--- /srv/rebuilderd/tmp/rebuilderd3033NU/inputs/qemu-user_10.0.11+ds-0+deb13u1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderd3033NU/out/qemu-user_10.0.11+ds-0+deb13u1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-06-28 05:33:17.000000 debian-binary │ --rw-r--r-- 0 0 0 2260 2026-06-28 05:33:17.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29463564 2026-06-28 05:33:17.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 2264 2026-06-28 05:33:17.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 29465244 2026-06-28 05:33:17.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x11801 │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x8482a4 0x008582a4 0x008582a4 0x00d88 0x00d88 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x849050 0x849050 R E 0x10000 │ │ │ │ + ARM_EXIDX 0x848264 0x00858264 0x00858264 0x00d88 0x00d88 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x849010 0x849010 R E 0x10000 │ │ │ │ LOAD 0x84c6cc 0x0086c6cc 0x0086c6cc 0xe7ce4 0x20f5ecc RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x849030 0x00859030 0x00859030 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x848ff0 0x00858ff0 0x00858ff0 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x84c6cc 0x0086c6cc 0x0086c6cc 0x00044 0x000f0 R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x84c6cc 0x0086c6cc 0x0086c6cc 0xa3934 0xa3934 R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,21 +3,21 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2caf82 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002db144 2cb144 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002db150 2cb150 57cb4c 00 A 0 0 8 │ │ │ │ - [ 8] .ARM.extab PROGBITS 00857c9c 847c9c 000608 00 A 0 0 4 │ │ │ │ - [ 9] .ARM.exidx ARM_EXIDX 008582a4 8482a4 000d88 00 AL 5 0 4 │ │ │ │ - [10] .eh_frame PROGBITS 0085902c 84902c 000004 00 A 0 0 4 │ │ │ │ - [11] .note.ABI-tag NOTE 00859030 849030 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2caf46 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002db108 2cb108 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002db110 2cb110 57cb4c 00 A 0 0 8 │ │ │ │ + [ 8] .ARM.extab PROGBITS 00857c5c 847c5c 000608 00 A 0 0 4 │ │ │ │ + [ 9] .ARM.exidx ARM_EXIDX 00858264 848264 000d88 00 AL 5 0 4 │ │ │ │ + [10] .eh_frame PROGBITS 00858fec 848fec 000004 00 A 0 0 4 │ │ │ │ + [11] .note.ABI-tag NOTE 00858ff0 848ff0 000020 00 A 0 0 4 │ │ │ │ [12] .tdata PROGBITS 0086c6cc 84c6cc 000044 00 WAT 0 0 4 │ │ │ │ [13] .tbss NOBITS 0086c710 84c710 0000ac 00 WAT 0 0 4 │ │ │ │ [14] .init_array INIT_ARRAY 0086c710 84c710 000084 04 WA 0 0 4 │ │ │ │ [15] .fini_array FINI_ARRAY 0086c794 84c794 000004 04 WA 0 0 4 │ │ │ │ [16] .data.rel.ro PROGBITS 0086c798 84c798 0a3300 00 WA 0 0 8 │ │ │ │ [17] .got PROGBITS 0090fa98 8efa98 000564 04 WA 0 0 4 │ │ │ │ [18] .data PROGBITS 00910000 8f0000 0443b0 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 8827c09c2109974f2ceb59085439f50032e7a168 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 65879ea0202c4fc91cb02f46f2acebce9c003fac │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -1074,15 +1074,14 @@ │ │ │ │ HyDzDP1xD │ │ │ │ #I#J$HyDzDxDh1 │ │ │ │ I J!HyDzDh1xD │ │ │ │ HyDzDh1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ -K{DXmpGndr │ │ │ │ tKuJuI{DuHzDyD │ │ │ │ qKqH{DxDS │ │ │ │ zD3F%!(F │ │ │ │ ;F2F!F(F │ │ │ │ F&H2F!FxD │ │ │ │ F H*F!FxD │ │ │ │ AIAJBHyDzD │ │ │ │ @@ -1659,15 +1658,14 @@ │ │ │ │ 9l*F3F F │ │ │ │ ch@F3Dc` │ │ │ │ +j2FAF F │ │ │ │ ;j2F)F F │ │ │ │ &I'K'JyD{D │ │ │ │ SD:FAF0F │ │ │ │ pG@kpGpG │ │ │ │ -`K`pGTRh │ │ │ │ #i0F+Dca │ │ │ │ JIJH{DyDxD │ │ │ │ "HIIH{DyDxD │ │ │ │ rFIGH{DyDxD │ │ │ │ 22DIEH{DyDxD │ │ │ │ rBICH{DyDxD │ │ │ │ Vr@IAH{DyDxD │ │ │ │ @@ -1678,15 +1676,14 @@ │ │ │ │ `#aca+h# │ │ │ │ "=I=H{DyDxD │ │ │ │ rOIOH{DyDxD │ │ │ │ r3I4H{DyDxD │ │ │ │ 'I(KjFyD8F{D │ │ │ │ : │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q12 │ │ │ │ - vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ vst4.8 {d16-d19}, [pc :128]! │ │ │ │ vqsub.s32 d23, d18, d27 │ │ │ │ - andeq pc, r0, r9, ror #24 │ │ │ │ + andeq pc, r0, r9, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ + vshr.s64 q8, q10, #64 │ │ │ │ blmi 0x902c8 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - mrrc2 2, 6, pc, r4, cr2 @ │ │ │ │ - eorseq r8, r3, ip, lsr pc │ │ │ │ + ldc2 2, cr15, [r4], #-392 @ 0xfffffe78 │ │ │ │ + ldrshteq r8, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ + vshr.s64 q8, q10, #64 │ │ │ │ blmi 0x902f4 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - ldc2 2, cr15, [lr], #-392 @ 0xfffffe78 │ │ │ │ - eorseq sl, r3, r4, asr #4 │ │ │ │ + ldc2 2, cr15, [lr], {98} @ 0x62 │ │ │ │ + eorseq sl, r3, r4, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d16, d0[4] │ │ │ │ @ instruction: 0xf64f0333 │ │ │ │ - vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 d18, d28, #64 │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ vhsub.s32 d18, d18, d19 │ │ │ │ - andeq pc, r0, r5, lsr #24 │ │ │ │ + andeq pc, r0, r5, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vmla.f d18, d16, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ blmi 0x90354 │ │ │ │ andne pc, sp, #64, 4 │ │ │ │ - ldc2 2, cr15, [r0], {98} @ 0x62 │ │ │ │ - eorseq sp, r3, ip, lsl r5 │ │ │ │ + blx 0xffc4cc2e │ │ │ │ + ldrsbteq sp, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q12 │ │ │ │ - vqdmlal.s , d16, d0[6] │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ vcge.s8 d16, d8, d19 │ │ │ │ - vmla.f d18, d16, d0[1] │ │ │ │ + vaddw.s8 q9, q8, d4 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 q9, q4, #64 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ eorscs r0, r1, #46 @ 0x2e │ │ │ │ - blx 0xffe4cc5e │ │ │ │ + blx 0xff64cc5e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d17, d8, #64 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q9, d16, d4 │ │ │ │ blmi 0x903b0 │ │ │ │ vhsub.s32 d18, d18, d1 │ │ │ │ - svclt 0x0000fbe5 │ │ │ │ - ldrsbteq r2, [r4], -r0 │ │ │ │ + svclt 0x0000fbc5 │ │ │ │ + mlaseq r4, r0, sp, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d17, d8, #64 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d18, d16, d0[5] │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ blmi 0x903dc │ │ │ │ vqsub.s32 d18, d18, d23 │ │ │ │ - svclt 0x0000fbcf │ │ │ │ - eorseq r2, r4, ip, lsl #28 │ │ │ │ + svclt 0x0000fbaf │ │ │ │ + eorseq r2, r4, ip, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ @ instruction: 0xf645012f │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ blmi 0x90408 │ │ │ │ subvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfee4ccde │ │ │ │ - eorseq r3, r4, r8, lsr #3 │ │ │ │ + blx 0xfe64ccde │ │ │ │ + eorseq r3, r4, r8, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6420ff8 │ │ │ │ - vaddw.s8 q8, q0, d0 │ │ │ │ - @ instruction: 0xf642012f │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vrecps.f32 q8, q9, q12 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + vrhadd.s8 d16, d2, d31 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ blmi 0x90434 │ │ │ │ vhsub.s32 d18, d2, d31 │ │ │ │ - svclt 0x0000fba3 │ │ │ │ - eorseq r3, r4, r8, lsr #10 │ │ │ │ + svclt 0x0000fb83 │ │ │ │ + eorseq r3, r4, r8, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf6420334 │ │ │ │ - vmla.f d19, d0, d0[6] │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ vst4.8 {d16-d19}, [pc :128] │ │ │ │ vhsub.s32 d23, d18, d14 │ │ │ │ - strlt pc, [r8, #-2953] @ 0xfffff477 │ │ │ │ + strlt pc, [r8, #-2921] @ 0xfffff497 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - teqpmi r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r1, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - submi pc, ip, r1, asr #12 │ │ │ │ + andmi pc, ip, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - blx 0x1dccd62 │ │ │ │ - eorseq r3, r4, r4, lsr #12 │ │ │ │ + blx 0x15ccd62 │ │ │ │ + eorseq r3, r4, r4, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vmla.f d19, d0, d0[6] │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x904b8 │ │ │ │ vqsub.s32 d18, d18, d20 │ │ │ │ - svclt 0x0000fb61 │ │ │ │ - eorseq r3, r4, r4, asr r6 │ │ │ │ + svclt 0x0000fb41 │ │ │ │ + eorseq r3, r4, r4, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vmla.f d19, d0, d0[6] │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x904e4 │ │ │ │ sbcsvs pc, lr, #64, 4 │ │ │ │ - blx 0x12ccdba │ │ │ │ - eorseq r3, r4, r8, ror r6 │ │ │ │ + blx 0xaccdba │ │ │ │ + eorseq r3, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ blmi 0x90510 │ │ │ │ vqsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000fb35 │ │ │ │ - eorseq r3, r4, ip, ror #20 │ │ │ │ + svclt 0x0000fb15 │ │ │ │ + eorseq r3, r4, ip, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ blmi 0x9053c │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000fb1f │ │ │ │ - eorseq r3, r4, ip, ror sl │ │ │ │ + svclt 0x0000faff │ │ │ │ + eorseq r3, r4, ip, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 d18, d28, #64 │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x90564 │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - blx 0x24ce3e │ │ │ │ - eorseq r4, r4, ip, asr r0 │ │ │ │ + blx 0xffa4ce3c │ │ │ │ + eorseq r4, r4, ip, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 d18, d28, #64 │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x90590 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - blx 0xffccce68 │ │ │ │ - eorseq r4, r4, r8, rrx │ │ │ │ + blx 0xff4cce68 │ │ │ │ + eorseq r4, r4, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 d18, d28, #64 │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x905bc │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - blx 0xff74ce94 │ │ │ │ - eorseq r4, r4, r4, ror r0 │ │ │ │ + blx 0xfef4ce94 │ │ │ │ + eorseq r4, r4, r4, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vrsra.s64 q8, q12, #64 │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - blx 0xff14cec4 │ │ │ │ + blx 0xfe94cec4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vqdmlal.s , d0, d0[3] │ │ │ │ + vsubw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - blx 0xfebccef0 │ │ │ │ + blx 0xfe3ccef0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d17, d16, d0[1] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ blmi 0x90644 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - blx 0xfe6ccf18 │ │ │ │ - eorseq r8, r4, r4, asr #7 │ │ │ │ + blx 0x1eccf18 │ │ │ │ + eorseq r8, r4, r4, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6779c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ blmi 0x90670 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000fa85 │ │ │ │ - ldrsbteq r8, [r4], -r8 │ │ │ │ + svclt 0x0000fa65 │ │ │ │ + mlaseq r4, r8, r3, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ blmi 0x9069c │ │ │ │ vqsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000fa6f │ │ │ │ - eorseq r8, r4, r4, lsr #13 │ │ │ │ + svclt 0x0000fa4f │ │ │ │ + eorseq r8, r4, r4, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d14, d31 │ │ │ │ - vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0x906d0 │ │ │ │ vqsub.s32 d18, d2, d26 │ │ │ │ - svclt 0x0000fa59 │ │ │ │ - eorseq r8, r4, r0, ror #13 │ │ │ │ + svclt 0x0000fa39 │ │ │ │ + eorseq r8, r4, r0, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d17, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf6470334 │ │ │ │ - vmla.f d16, d0, d0[0] │ │ │ │ + vaddw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ eorcs r0, r4, #47 @ 0x2f │ │ │ │ - blx 0x104cfcc │ │ │ │ + blx 0x84cfcc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6784c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - blx 0xaccff8 │ │ │ │ + blx 0x2ccff8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vsubw.s8 q9, q0, d8 │ │ │ │ + vqdmlal.s , d16, d0[2] │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - blx 0x54d024 │ │ │ │ + @ instruction: 0xf9f4f262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ blmi 0x90778 │ │ │ │ vqsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000fa01 │ │ │ │ - eorseq r8, r4, ip, lsl #21 │ │ │ │ + svclt 0x0000f9e1 │ │ │ │ + eorseq r8, r4, ip, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ blmi 0x907a4 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f9eb │ │ │ │ - mlaseq r4, ip, sl, r8 │ │ │ │ + svclt 0x0000f9cb │ │ │ │ + eorseq r8, r4, ip, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ blmi 0x907d0 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f9d5 │ │ │ │ - eorseq r8, r4, r8, asr #23 │ │ │ │ + svclt 0x0000f9b5 │ │ │ │ + eorseq r8, r4, r8, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 d23, d0, #64 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x907fc │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf9bef262 │ │ │ │ - ldrhteq r8, [r4], -r8 │ │ │ │ + @ instruction: 0xf99ef262 │ │ │ │ + eorseq r8, r4, r8, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vmla.i d23, d16, d0[1] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ blmi 0x90828 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf9a8f262 │ │ │ │ - eorseq r8, r4, r4, asr #25 │ │ │ │ + @ instruction: 0xf988f262 │ │ │ │ + eorseq r8, r4, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vsubw.s8 q11, q8, d20 │ │ │ │ vcge.s8 d16, d8, d20 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vsra.s64 d19, d28, #64 │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ subscs r0, r1, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf990f262 │ │ │ │ + @ instruction: 0xf970f262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vsra.s64 d19, d28, #64 │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ blmi 0x90880 │ │ │ │ vhsub.s32 q9, q1, q12 │ │ │ │ - svclt 0x0000f97d │ │ │ │ - ldrshteq r8, [r4], -r8 │ │ │ │ + svclt 0x0000f95d │ │ │ │ + ldrhteq r8, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vsra.s64 d19, d28, #64 │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vaddl.s8 q10, d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ blmi 0x908ac │ │ │ │ vhsub.s32 q9, q9, q0 │ │ │ │ - svclt 0x0000f967 │ │ │ │ - eorseq r8, r4, r0, lsl pc │ │ │ │ + svclt 0x0000f947 │ │ │ │ + ldrsbteq r8, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vsra.s64 d19, d28, #64 │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vaddl.s8 q10, d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ blmi 0x908d8 │ │ │ │ vhsub.s32 q9, q9, │ │ │ │ - svclt 0x0000f951 │ │ │ │ - eorseq r8, r4, r4, lsr #30 │ │ │ │ + svclt 0x0000f931 │ │ │ │ + eorseq r8, r4, r4, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ blmi 0x90904 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f93b │ │ │ │ - eorseq r9, r4, r8, asr r2 │ │ │ │ + svclt 0x0000f91b │ │ │ │ + eorseq r9, r4, r8, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ blmi 0x90930 │ │ │ │ vqsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000f925 │ │ │ │ - ldrshteq r9, [r4], -r4 │ │ │ │ + svclt 0x0000f905 │ │ │ │ + ldrhteq r9, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsubw.s8 q10, q8, d16 │ │ │ │ + vqdmlal.s q10, d0, d0[4] │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf90cf262 │ │ │ │ + @ instruction: 0xf8ecf262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ blmi 0x90988 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f8f9 │ │ │ │ - ldrhteq r9, [r4], -r0 │ │ │ │ + svclt 0x0000f8d9 │ │ │ │ + eorseq r9, r4, r0, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmla.i d20, d16, d0[3] │ │ │ │ + vaddl.s8 q10, d16, d12 │ │ │ │ blmi 0x909b0 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f8e3 │ │ │ │ - mlaseq r4, r4, r9, r9 │ │ │ │ + svclt 0x0000f8c3 │ │ │ │ + eorseq r9, r4, r4, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ vcge.s8 d16, d7, d20 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ eorcs r0, fp, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf8caf262 │ │ │ │ + @ instruction: 0xf8aaf262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x90a0c │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f8b7 │ │ │ │ - eorseq r9, r4, r4, ror fp │ │ │ │ + svclt 0x0000f897 │ │ │ │ + eorseq r9, r4, r4, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x90a38 │ │ │ │ vhsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000f8a1 │ │ │ │ - eorseq r9, r4, r0, lsl #23 │ │ │ │ + svclt 0x0000f881 │ │ │ │ + eorseq r9, r4, r0, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ muleq r0, r1, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ + vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ blmi 0x90a78 │ │ │ │ vhsub.s32 d18, d2, d17 │ │ │ │ - svclt 0x0000f881 │ │ │ │ - eorseq lr, r4, ip, lsr #17 │ │ │ │ + svclt 0x0000f861 │ │ │ │ + eorseq lr, r4, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vqdmlal.s q9, d16, d0[5] │ │ │ │ + vsubw.s8 q9, q8, d20 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf868f262 │ │ │ │ + @ instruction: 0xf848f262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ blmi 0x90ad0 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f855 │ │ │ │ - ldrshteq pc, [r4], -r4 @ │ │ │ │ + svclt 0x0000f835 │ │ │ │ + ldrhteq pc, [r4], -r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a10 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ vqshl.s32 q10, q12, q1 │ │ │ │ - svclt 0x0000f841 │ │ │ │ - rsbseq r1, lr, ip, ror #29 │ │ │ │ - ldrhteq fp, [r0], -r2 │ │ │ │ - ldrsbteq fp, [r0], -r8 │ │ │ │ + svclt 0x0000f821 │ │ │ │ + rsbseq r1, lr, ip, lsr #29 │ │ │ │ + eorseq fp, r0, r2, ror r1 │ │ │ │ + mlaseq r0, r8, r1, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a40 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, q1 │ │ │ │ - svclt 0x0000f829 │ │ │ │ - ldrhteq r1, [lr], #-238 @ 0xffffff12 │ │ │ │ - ldrshteq fp, [r0], -r8 │ │ │ │ - eorseq fp, r0, r4, lsl r2 │ │ │ │ + svclt 0x0000f809 │ │ │ │ + rsbseq r1, lr, lr, ror lr │ │ │ │ + ldrhteq fp, [r0], -r8 │ │ │ │ + ldrsbteq fp, [r0], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a70 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ - vqshl.s32 q10, q12, q1 │ │ │ │ - svclt 0x0000f811 │ │ │ │ - addeq r5, r3, r2, ror #16 │ │ │ │ - eorseq r5, r1, r4, lsl #24 │ │ │ │ - eorseq r5, r1, ip, ror #24 │ │ │ │ + vqshl.s32 q10, q12, │ │ │ │ + svclt 0x0000fff1 │ │ │ │ + addeq r5, r3, r2, lsr #16 │ │ │ │ + eorseq r5, r1, r4, asr #23 │ │ │ │ + eorseq r5, r1, ip, lsr #24 │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r7, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ vcgt.s32 d16, d5, d0 │ │ │ │ - andcs pc, r0, pc, lsl #26 │ │ │ │ - @ instruction: 0xff4ef265 │ │ │ │ + andcs pc, r0, pc, ror #25 │ │ │ │ + @ instruction: 0xff2ef265 │ │ │ │ addcs sl, ip, #2048 @ 0x800 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc 2, cr15, [lr, #532] @ 0x214 │ │ │ │ + ldcl 2, cr15, [lr, #-532]! @ 0xfffffdec │ │ │ │ strmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf04f2006 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ vcgt.s32 d19, d5, d3 │ │ │ │ - andcs pc, r6, r7, ror #26 │ │ │ │ - stc2l 2, cr15, [r4, #-496] @ 0xfffffe10 │ │ │ │ + andcs pc, r6, r7, asr #26 │ │ │ │ + stc2 2, cr15, [r4, #-496]! @ 0xfffffe10 │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ stmib sp, {r0, sp}^ │ │ │ │ strbtmi r2, [r9], -r0, lsl #6 │ │ │ │ movwcs r2, #33280 @ 0x8200 │ │ │ │ stceq 0, cr15, [pc], #316 @ 0x10c50 │ │ │ │ - blx 0xff9cd47e │ │ │ │ + blx 0xff1cd47e │ │ │ │ svclt 0x0000deff │ │ │ │ ldrdeq lr, [pc], r6 │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ @ instruction: 0x4606b5f0 │ │ │ │ bmi 0x6e236c │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ @@ -616,165 +616,165 @@ │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmlal.s q5, d4, d3 │ │ │ │ - ldmdbmi r1, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r1, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r7, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - @ instruction: 0xff90f273 │ │ │ │ + @ instruction: 0xff70f273 │ │ │ │ blmi 0x2233b0 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, lsl #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vaddl.s16 , d6, d1 │ │ │ │ - vrecps.f32 , , │ │ │ │ + vrecps.f32 , , │ │ │ │ ldcllt 13, cr4, [r0, #80]! @ 0x50 │ │ │ │ addeq lr, pc, r6, ror #30 │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ - eorseq r0, r1, sl, ror r2 │ │ │ │ - eoreq sp, lr, r4, asr #32 │ │ │ │ - eoreq sp, lr, ip, lsr r0 │ │ │ │ - eorseq fp, r1, r6, ror #9 │ │ │ │ + eorseq r0, r1, sl, lsr r2 │ │ │ │ + eoreq sp, lr, r4 │ │ │ │ + strdeq ip, [lr], -ip @ │ │ │ │ + eorseq fp, r1, r6, lsr #9 │ │ │ │ addeq lr, pc, ip, lsl pc @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460541f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl pc, {r1, r4, fp, sp, lr} @ │ │ │ │ andhi pc, r2, r1, asr r8 @ │ │ │ │ mcrvs 8, 6, r6, cr3, cr8, {1} │ │ │ │ vmla.i d27, d21, d11 │ │ │ │ - mcrrne 15, 11, pc, r1, cr5 @ │ │ │ │ + mcrrne 15, 9, pc, r1, cr5 @ │ │ │ │ vaddl.s8 , d15, d13 │ │ │ │ - @ instruction: 0x4606fd51 │ │ │ │ + @ instruction: 0x4606fd31 │ │ │ │ andle r1, r8, r2, asr #24 │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - stc2 2, cr15, [ip, #464] @ 0x1d0 │ │ │ │ + stc2l 2, cr15, [ip, #-464]! @ 0xfffffe30 │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf28f4630 │ │ │ │ - ldmdavs r8!, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r8!, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ strbmi lr, [r2], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ ldmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vqadd.s64 d22, d4, d3 │ │ │ │ - svclt 0x0000bc7b │ │ │ │ + svclt 0x0000bc5b │ │ │ │ addeq lr, pc, lr, asr pc @ │ │ │ │ ldrdeq lr, [pc], r6 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - eorseq r6, r1, r6, lsl #22 │ │ │ │ + eorseq r6, r1, r6, asr #21 │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, sp, lsr pc @ │ │ │ │ subsmi pc, sp, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bea1 │ │ │ │ + svclt 0x0000be85 │ │ │ │ rscsvs pc, r1, r1, asr #4 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be99 │ │ │ │ + svclt 0x0000be7d │ │ │ │ andvc pc, r5, r2, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be91 │ │ │ │ + svclt 0x0000be75 │ │ │ │ sbcscc pc, r9, pc, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be89 │ │ │ │ - subvs pc, r1, r6, asr #4 │ │ │ │ + svclt 0x0000be6d │ │ │ │ + andvs pc, r9, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be81 │ │ │ │ - rscseq pc, sp, r6, asr #12 │ │ │ │ + svclt 0x0000be65 │ │ │ │ + sbceq pc, r5, r6, asr #12 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be79 │ │ │ │ + svclt 0x0000be5d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xfe84efe4 │ │ │ │ ldcpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [pc], -r9, ror #22 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ strls r4, [r6, -r1, lsl #13] │ │ │ │ vadd.i8 d26, d2, d30 │ │ │ │ vmls.f d16, d0, d0[6] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, sl, sp} │ │ │ │ ldrcc pc, [r4, #-2253]! @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc 2, cr15, [r4], #532 @ 0x214 │ │ │ │ + stc 2, cr15, [r4], {133} @ 0x85 │ │ │ │ smlabbcs r0, r8, r2, r2 │ │ │ │ vadd.i8 d26, d4, d12 │ │ │ │ vmvn.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xf2850695 │ │ │ │ - @ instruction: 0xf44fec9c │ │ │ │ + @ instruction: 0xf44fec7c │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d5, d0[0] │ │ │ │ - ldmdavs r8!, {r1, r2, r4, r7, sl, fp, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [ip], #264 @ 0x108 │ │ │ │ + ldmdavs r8!, {r1, r2, r4, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ + stc2l 1, cr15, [r0], #264 @ 0x108 │ │ │ │ @ instruction: 0xf13f2004 │ │ │ │ - @ instruction: 0xf002fea9 │ │ │ │ + @ instruction: 0xf002fe8d │ │ │ │ andcs pc, r3, r3, asr #18 │ │ │ │ - mcr2 1, 5, pc, cr4, cr15, {1} @ │ │ │ │ - stc2l 1, cr15, [r6], #-252 @ 0xffffff04 │ │ │ │ + mcr2 1, 4, pc, cr8, cr15, {1} @ │ │ │ │ + mcrr2 1, 3, pc, sl, cr15 @ │ │ │ │ teqvs r0, #2818048 @ 0x2b0000 │ │ │ │ cmnlt sl, sl, lsl r8 │ │ │ │ @ instruction: 0xf854461c │ │ │ │ bcs 0x1c934 │ │ │ │ adcmi sp, r3, #-1073741762 @ 0xc000003e │ │ │ │ and sp, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf8546b30 │ │ │ │ @ instruction: 0xf13f1d04 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ andcs sl, r3, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ vsubw.s16 , q1, d10 │ │ │ │ - ldmdblt r8, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r3], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ bichi pc, r2, r0 │ │ │ │ - strbtcc pc, [r8], #-590 @ 0xfffffdb2 @ │ │ │ │ + strtcc pc, [r8], #-590 @ 0xfffffdb2 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ subsvs pc, r8, r2, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ rscsvs r2, r3, #0, 6 │ │ │ │ - @ instruction: 0xf8aef143 │ │ │ │ + @ instruction: 0xf892f143 │ │ │ │ @ instruction: 0xb1206860 │ │ │ │ - blx 0xfff4d720 │ │ │ │ + blx 0xff74d720 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc}^ │ │ │ │ bvs 0x18e2bf0 │ │ │ │ blcs 0x1ddf4 │ │ │ │ blls 0x1c5568 │ │ │ │ @ instruction: 0x4620681c │ │ │ │ - @ instruction: 0xf912f286 │ │ │ │ + @ instruction: 0xf8f2f286 │ │ │ │ stmdble r9, {r0, r3, fp, sp} │ │ │ │ @ instruction: 0xf6473809 │ │ │ │ - vsra.s64 d17, d28, #64 │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - stc2l 2, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ + stc2 2, cr15, [r0, #-532]! @ 0xfffffdec │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ bleq 0x8cef8 │ │ │ │ - bcc 0xfe58e6d8 │ │ │ │ + bcc 0x178e6d8 │ │ │ │ beq 0x3cd8c4 │ │ │ │ ldrbmi r9, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd46d3 │ │ │ │ ldrmi sl, [r1, #24]! │ │ │ │ cmpphi fp, #64, 6 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r6, sl, asr r8 @ │ │ │ │ stmeq r6, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @@ -782,146 +782,146 @@ │ │ │ │ msrhi SPSR_fsxc, r0, asr #32 │ │ │ │ ldclne 8, cr7, [r2], #-356 @ 0xfffffe9c │ │ │ │ andls r1, r5, #92, 24 @ 0x5c00 │ │ │ │ tstle r3, sp, lsr #18 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, ip, sp, lr} │ │ │ │ cmpphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ vtst.8 , q7, │ │ │ │ - vqdmlsl.s , d0, d0[6] │ │ │ │ + vabdl.s8 , d0, d24 │ │ │ │ @ instruction: 0x465d0733 │ │ │ │ svclt 0x0008292d │ │ │ │ mul r2, ip, ip │ │ │ │ @ instruction: 0x37186a7d │ │ │ │ ldmdavs r9!, {r0, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ vsubhn.i16 d4, , q8 │ │ │ │ - stmdacs r0, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ bvc 0xe855f8 │ │ │ │ blls 0x17d588 │ │ │ │ vqrshl.u8 d20, d9, d16 │ │ │ │ ldrbmi r8, [r0], #800 @ 0x320 │ │ │ │ @ instruction: 0xf8d83602 │ │ │ │ strmi r0, [r8, r4]! │ │ │ │ blcs 0x2b224 │ │ │ │ @ instruction: 0xf643d1c9 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vsubl.s8 q9, d0, d28 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - mrrc2 2, 9, pc, r8, cr6 @ │ │ │ │ + ldc2 2, cr15, [r8], #-600 @ 0xfffffda8 │ │ │ │ vhadd.s32 d18, d6, d1 │ │ │ │ - strmi pc, [r8, r9, lsl #21]! │ │ │ │ + strmi pc, [r8, r9, ror #20]! │ │ │ │ strb r9, [r9, r5, lsl #28]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rschi pc, pc, #64, 6 │ │ │ │ strcs r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ ldmdavs r3, {r1, r8, sl, sp}^ │ │ │ │ mvnsvs r6, #144, 16 @ 0x900000 │ │ │ │ - @ instruction: 0xffd0f285 │ │ │ │ + @ instruction: 0xffb0f285 │ │ │ │ bvs 0xfece9440 │ │ │ │ subsvs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ - cdp2 1, 11, cr15, cr8, cr6, {2} │ │ │ │ - mrc2 1, 1, pc, cr10, cr0, {2} │ │ │ │ + cdp2 1, 9, cr15, cr12, cr6, {2} │ │ │ │ + mrc2 1, 0, pc, cr14, cr0, {2} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf1508104 │ │ │ │ - subcs pc, r8, #560 @ 0x230 │ │ │ │ + subcs pc, r8, #7, 28 @ 0x70 │ │ │ │ stmdage lr!, {r8, sp} │ │ │ │ - bl 0xfef4d8c0 │ │ │ │ + bl 0xfe74d8c0 │ │ │ │ smlabbcs r0, r8, r2, r2 │ │ │ │ vmlal.s8 q5, d5, d12 │ │ │ │ - @ instruction: 0xf44febb8 │ │ │ │ + @ instruction: 0xf44feb98 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d5, d0[0] │ │ │ │ - @ instruction: 0xf64cebb2 │ │ │ │ + @ instruction: 0xf64ceb92 │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf04f0394 │ │ │ │ ldmdavs r8, {r9, fp} │ │ │ │ - stc2 1, cr15, [ip], #252 @ 0xfc │ │ │ │ - @ instruction: 0xf960f0f5 │ │ │ │ - blx 0x24d840 │ │ │ │ + ldc2 1, cr15, [r0], {63} @ 0x3f │ │ │ │ + @ instruction: 0xf944f0f5 │ │ │ │ + @ instruction: 0xf9e8f259 │ │ │ │ @ instruction: 0xf8c04680 │ │ │ │ andcs sl, r2, r0 │ │ │ │ - cdp2 1, 5, cr15, cr12, cr5, {2} │ │ │ │ + cdp2 1, 4, cr15, cr0, cr5, {2} │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blvs 0xffc312a4 │ │ │ │ @ instruction: 0xf2914651 │ │ │ │ - vmlsne.f32 s30, s6, s14 │ │ │ │ + vmlane.f32 s30, s6, s15 │ │ │ │ @ instruction: 0xf2c0469b │ │ │ │ vhadd.s8 q12, q10, q2 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ blvs 0xffc11560 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [ip, #-600] @ 0xfffffda8 │ │ │ │ + stc2 2, cr15, [ip, #-600]! @ 0xfffffda8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stccs 0, cr8, [r0], {243} @ 0xf3 │ │ │ │ rscshi pc, fp, r0 │ │ │ │ stmdacs r0, {r4, r5, r6, r7, r9, fp, sp, lr} │ │ │ │ bichi pc, sl, r0 │ │ │ │ - @ instruction: 0xff20f0c2 │ │ │ │ + @ instruction: 0xff04f0c2 │ │ │ │ @ instruction: 0xa3a4f8df │ │ │ │ @ instruction: 0xf03063b0 │ │ │ │ @ instruction: 0x4604fb5f │ │ │ │ - @ instruction: 0xffd8f0fd │ │ │ │ + @ instruction: 0xffbcf0fd │ │ │ │ movtcc pc, #62016 @ 0xf240 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - adccs pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsbcs pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmnpcs r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - mrc2 0, 7, pc, cr12, cr13, {7} │ │ │ │ + mcr2 0, 7, pc, cr0, cr13, {7} @ │ │ │ │ @ instruction: 0xf0c54680 │ │ │ │ - blvc 0xccfedc │ │ │ │ + blvc 0xccfe6c │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ vcge.s8 d18, d22, d5 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vmla.f d17, d16, d0[6] │ │ │ │ movwls r0, #20782 @ 0x512e │ │ │ │ - @ instruction: 0xf9e0f0ff │ │ │ │ + @ instruction: 0xf9c4f0ff │ │ │ │ movwls r9, #2821 @ 0xb05 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ - bicne pc, r0, r6, asr #4 │ │ │ │ + orrne pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0ff6b72 │ │ │ │ - @ instruction: 0xf8d8fa71 │ │ │ │ + @ instruction: 0xf8d8fa55 │ │ │ │ andcs r3, r0, r4, lsr r0 │ │ │ │ vqshl.s64 d4, d8, #18 │ │ │ │ - strmi pc, [r0], r3, lsl #27 │ │ │ │ + strmi pc, [r0], r3, ror #26 │ │ │ │ @ instruction: 0xf0a0fa90 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - @ instruction: 0xf842f0c3 │ │ │ │ - @ instruction: 0xf842f0c3 │ │ │ │ + @ instruction: 0xf826f0c3 │ │ │ │ + @ instruction: 0xf826f0c3 │ │ │ │ @ instruction: 0xf0016bb0 │ │ │ │ @ instruction: 0x4604f8b7 │ │ │ │ @ instruction: 0xf94ef001 │ │ │ │ @ instruction: 0xee1d49c5 │ │ │ │ @ instruction: 0xf10a2f70 │ │ │ │ strtmi r0, [r0], -r8, lsl #6 │ │ │ │ vhadd.s8 d21, d29, d12 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0fd231b │ │ │ │ - @ instruction: 0xf500fe03 │ │ │ │ + @ instruction: 0xf500fde7 │ │ │ │ @ instruction: 0xf8d6534f │ │ │ │ @ instruction: 0xf853a024 │ │ │ │ @ instruction: 0xf4133c08 │ │ │ │ svclt 0x000c7f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ @ instruction: 0xf1ba9305 │ │ │ │ rsble r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0xf10a4641 │ │ │ │ vhadd.s16 d16, d7, d1 │ │ │ │ - blls 0x18f728 │ │ │ │ + blls 0x18f6b8 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ ldrmi r8, [sl, #141] @ 0x8d │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ svcmi 0x0080f1ba │ │ │ │ @ instruction: 0xf64ad857 │ │ │ │ @ instruction: 0xf6ca23ab │ │ │ │ @ instruction: 0xf5ba23aa │ │ │ │ @@ -938,30 +938,30 @@ │ │ │ │ stmdale r8, {r0, r1, r3, r4, r6}^ │ │ │ │ vtst.8 q11, , q8 │ │ │ │ vsubl.s8 , d16, d24 │ │ │ │ mulsvs r3, r5, r2 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbge r8, {r0, r2, r5, r8, pc} │ │ │ │ - @ instruction: 0xf942f14a │ │ │ │ + @ instruction: 0xf926f14a │ │ │ │ blcs 0x37c94 │ │ │ │ @ instruction: 0x4618d072 │ │ │ │ - mvncs pc, r7, asr #12 │ │ │ │ + @ instruction: 0x21a4f647 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cdp2 1, 10, cr15, cr2, cr1, {2} │ │ │ │ + cdp2 1, 8, cr15, cr6, cr1, {2} │ │ │ │ vhadd.s32 d18, d6, d1 │ │ │ │ - @ instruction: 0xf8d8f971 │ │ │ │ + @ instruction: 0xf8d8f951 │ │ │ │ blvs 0xffd11090 │ │ │ │ - cdp2 2, 13, cr15, cr6, cr5, {4} │ │ │ │ - msrcs (UNDEF: 108), r7 │ │ │ │ + cdp2 2, 11, cr15, cr6, cr5, {4} │ │ │ │ + msrcs R12_fiq, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ vaddl.s16 q1, d6, d1 │ │ │ │ - mulcs r1, r7, fp │ │ │ │ - @ instruction: 0xf960f266 │ │ │ │ + andcs pc, r1, r7, ror fp @ │ │ │ │ + @ instruction: 0xf940f266 │ │ │ │ cdpls 13, 0, cr9, cr7, cr5, {0} │ │ │ │ vrshl.u8 d20, d25, d16 │ │ │ │ blls 0x1b1860 │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ mvnsvs r3, #37 @ 0x25 │ │ │ │ ssatmi lr, #20, sp, asr #13 │ │ │ │ ldrbmi r9, [sp], -r7, lsl #28 │ │ │ │ @@ -975,337 +975,337 @@ │ │ │ │ vst4.8 {d22-d25}, [pc :64], r9 │ │ │ │ ldr r0, [r3, r0, lsl #7]! │ │ │ │ ldrbmi pc, [ip], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ addsmi r6, r9, #6356992 @ 0x610000 │ │ │ │ svclt 0x00384190 │ │ │ │ ldrt r6, [r3], -r3, rrx │ │ │ │ - orrcs pc, r8, r7, asr #12 │ │ │ │ + cmppcs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strdcs r6, [r1], -r2 │ │ │ │ - blx 0x18cdb6a │ │ │ │ + blx 0x10cdb6a │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ andcs sl, r8, r5, lsl #30 │ │ │ │ - stc2l 1, cr15, [r2, #-276] @ 0xfffffeec │ │ │ │ + stc2 1, cr15, [r6, #-276]! @ 0xfffffeec │ │ │ │ strbmi r1, [sl, #-3178] @ 0xfffff396 │ │ │ │ movwcs fp, #4012 @ 0xfac │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ usat r4, #25, sp, lsl #8 │ │ │ │ @ instruction: 0xf6434640 │ │ │ │ vmls.f d19, d0, d0[1] │ │ │ │ bfine r0, r5, (invalid: 11:1) │ │ │ │ - stc2 1, cr15, [r6], {60} @ 0x3c │ │ │ │ + blx 0xffacd62e │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ @ instruction: 0xf6474604 │ │ │ │ - vrshr.s64 d18, d20, #64 │ │ │ │ + vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ stmdavs r8!, {r1, r2, r3, r5, r9} │ │ │ │ - blx 0xff6cdba8 │ │ │ │ - vmax.s16 d4, d12, d16 │ │ │ │ - andcs pc, r1, sp, lsl #16 │ │ │ │ - @ instruction: 0xf908f266 │ │ │ │ + blx 0xfeecdba8 │ │ │ │ + vmax.s16 d4, d11, d16 │ │ │ │ + strdcs pc, [r1], -r1 │ │ │ │ + @ instruction: 0xf8e8f266 │ │ │ │ blvs 0xc229c4 │ │ │ │ @ instruction: 0xf13f9307 │ │ │ │ - andls pc, r5, r7, lsr fp @ │ │ │ │ + andls pc, r5, fp, lsl fp @ │ │ │ │ @ instruction: 0xf13f6b30 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + vpmin.s8 d31, d15, d17 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ vhadd.s d16, d5, d30 │ │ │ │ - strmi pc, [r2], r9, lsl #24 │ │ │ │ + strmi pc, [r2], r9, ror #23 │ │ │ │ blls 0x1fd748 │ │ │ │ @ instruction: 0xf647aa08 │ │ │ │ - vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q6, #64 │ │ │ │ movwls r0, #33070 @ 0x812e │ │ │ │ - cdp2 2, 6, cr15, cr0, cr11, {3} │ │ │ │ + cdp2 2, 4, cr15, cr0, cr11, {3} │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ @ instruction: 0x46508138 │ │ │ │ - @ instruction: 0xf9bef274 │ │ │ │ + @ instruction: 0xf99ef274 │ │ │ │ blcs 0x2c274 │ │ │ │ addshi pc, r6, r0 │ │ │ │ stmdbeq r5, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1092104 │ │ │ │ vhadd.s16 d0, d12, d1 │ │ │ │ - strmi pc, [r0], r7, lsr #16 │ │ │ │ + strmi pc, [r0], fp, lsl #16 │ │ │ │ stmdacs r0, {r4, r5, r6, r8, fp, sp, lr} │ │ │ │ msrhi CPSR_xc, r0 │ │ │ │ beq 0x8d304 │ │ │ │ - cdp2 2, 2, cr15, cr8, cr5, {4} │ │ │ │ + cdp2 2, 0, cr15, cr8, cr5, {4} │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldcle 5, cr4, [r3, #-836] @ 0xfffffcbc │ │ │ │ movweq lr, #43781 @ 0xab05 │ │ │ │ @ instruction: 0xf1039a06 │ │ │ │ bl 0x221fe0 │ │ │ │ blcc 0x53c0c │ │ │ │ streq lr, [r9, #2824] @ 0xb08 │ │ │ │ streq lr, [r3, r2, lsl #22] │ │ │ │ svceq 0x0004f857 │ │ │ │ - cdp2 2, 1, cr15, cr4, cr5, {4} │ │ │ │ + ldc2l 2, cr15, [r4, #532]! @ 0x214 │ │ │ │ bleq 0x14f320 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ @ instruction: 0xf8483070 │ │ │ │ vhadd.s16 d3, d11, d25 │ │ │ │ - strmi pc, [r5], -fp, ror #30 │ │ │ │ - @ instruction: 0xff02f0d5 │ │ │ │ + strmi pc, [r5], -pc, asr #30 │ │ │ │ + mcr2 0, 7, pc, cr6, cr5, {6} @ │ │ │ │ @ instruction: 0xf8c5ab0c │ │ │ │ blge 0x101d538 │ │ │ │ sbccc pc, ip, r5, asr #17 │ │ │ │ addspl pc, r0, #196, 16 @ 0xc40000 │ │ │ │ blcs 0x2b2d0 │ │ │ │ mrshi pc, (UNDEF: 10) @ │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf948f13e │ │ │ │ + @ instruction: 0xf92cf13e │ │ │ │ vstrls d10, [r5, #-256] @ 0xffffff00 │ │ │ │ movwls r4, #9794 @ 0x2642 │ │ │ │ movwls sl, #6924 @ 0x1b0c │ │ │ │ movwls sl, #2862 @ 0xb2e │ │ │ │ @ instruction: 0x462b4658 │ │ │ │ @ instruction: 0xf0d56bf1 │ │ │ │ - stmdacs r0, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, r9, r0, asr #32 │ │ │ │ and r3, r1, r4, lsl #26 │ │ │ │ - @ instruction: 0xff8af21b │ │ │ │ + @ instruction: 0xff6ef21b │ │ │ │ svceq 0x0004f855 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vadd.i16 d9, d11, d5 │ │ │ │ - vmax.f32 d31, d30, d3 │ │ │ │ + vmax.f32 , q7, │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r1], #-1115 @ 0xfffffba5 │ │ │ │ @ instruction: 0xf5049813 │ │ │ │ @ instruction: 0xf0eb5408 │ │ │ │ - ldrcc pc, [r0], #-3591 @ 0xfffff1f9 │ │ │ │ - cdp2 0, 6, cr15, cr10, cr11, {7} │ │ │ │ + ldrcc pc, [r0], #-3563 @ 0xfffff215 │ │ │ │ + cdp2 0, 4, cr15, cr14, cr11, {7} │ │ │ │ @ instruction: 0xf0d868b0 │ │ │ │ - @ instruction: 0xf111fe45 │ │ │ │ - strtmi pc, [r0], -r7, asr #25 │ │ │ │ + @ instruction: 0xf111fe29 │ │ │ │ + strtmi pc, [r0], -fp, lsr #25 │ │ │ │ @ instruction: 0xf031a92e │ │ │ │ bvs 0xc508e0 │ │ │ │ vrhadd.s8 d27, d14, d24 │ │ │ │ vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf1052195 │ │ │ │ - @ instruction: 0xf0c2fced │ │ │ │ - strtmi pc, [r0], -r5, asr #29 │ │ │ │ + @ instruction: 0xf0c2fcd1 │ │ │ │ + strtmi pc, [r0], -r9, lsr #29 │ │ │ │ blx 0x34d37a │ │ │ │ @ instruction: 0xf150a808 │ │ │ │ - @ instruction: 0xe6d9f8f7 │ │ │ │ + @ instruction: 0xe6d9f8db │ │ │ │ @ instruction: 0xf0d34658 │ │ │ │ - vpadd.i8 , , │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vpadd.i8 d31, d13, d29 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ rscsvs r0, r0, #45 @ 0x2d │ │ │ │ svclt 0x0000e62c │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - ldrsbteq lr, [r3], -r8 │ │ │ │ + mlaseq r3, r8, r5, lr │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subhi pc, r0, r6, asr #17 │ │ │ │ ldrbeq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0060f57f │ │ │ │ @ instruction: 0xf6474641 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf146002e │ │ │ │ - smmul r7, pc, ip @ │ │ │ │ - blx 0xff74d81a │ │ │ │ + ldrb pc, [r7, -r3, lsl #24] @ │ │ │ │ + blx 0xff04d81a │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ ldmibvs r3!, {r3, r4, r5, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ - @ instruction: 0x462bf9f7 │ │ │ │ + @ instruction: 0x462bf9d7 │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - rsbscc pc, r4, r7, asr #12 │ │ │ │ + eorscc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 2, cr15, [r2, #464] @ 0x1d0 │ │ │ │ + stc2 2, cr15, [r2, #464]! @ 0x1d0 │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - blls 0x4501ac │ │ │ │ + blls 0x45013c │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - adccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsbcc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf9e2f296 │ │ │ │ + @ instruction: 0xf9c2f296 │ │ │ │ tstcs r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ - blls 0x48fab8 │ │ │ │ + blls 0x48fa38 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - sbccc pc, r8, #74448896 @ 0x4700000 │ │ │ │ + addcc pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf9d0f296 │ │ │ │ + @ instruction: 0xf9b0f296 │ │ │ │ tstcs r1, r2, lsl fp │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vrshr.s64 d19, d12, #64 │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ - blls 0x54fa94 │ │ │ │ + blls 0x54fa14 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rscscc pc, r0, #74448896 @ 0x4700000 │ │ │ │ + adcscc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf9bef296 │ │ │ │ + @ instruction: 0xf99ef296 │ │ │ │ tstcs r1, r3, lsl fp │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vsubl.s8 q10, d0, d4 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ - blls 0x60fa70 │ │ │ │ + blls 0x60f9f0 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - andsmi pc, r8, #74448896 @ 0x4700000 │ │ │ │ + sbcscc pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf9acf296 │ │ │ │ + @ instruction: 0xf98cf296 │ │ │ │ tstcs r1, sp, lsl fp │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vsubl.s8 q10, d0, d28 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ - blls 0x80fa4c │ │ │ │ + blls 0x80f9cc │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - submi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + andmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf99af296 │ │ │ │ + @ instruction: 0xf97af296 │ │ │ │ tstcs r1, sl, lsl fp │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmov.i32 q10, #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d20, #1024 @ 0x00000400 │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ - @ instruction: 0x4628f991 │ │ │ │ - blx 0x1acd902 │ │ │ │ + @ instruction: 0x4628f971 │ │ │ │ + blx 0x13cd902 │ │ │ │ @ instruction: 0xf643e746 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ eorcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - ldc2l 2, cr15, [r4, #-464] @ 0xfffffe30 │ │ │ │ + ldc2 2, cr15, [r4, #-464]! @ 0xfffffe30 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - selmi pc, r2, r1 @ │ │ │ │ + pkhbtmi pc, r2, r1, lsl #31 @ │ │ │ │ stmdbls r8, {r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vceq.f32 q13, q15, q2 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ strbmi r2, [r1, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0x4641bf38 │ │ │ │ ldmdavs fp, {r0, r4, r5, sl, sp, lr} │ │ │ │ @ instruction: 0xf57f0458 │ │ │ │ @ instruction: 0xf647aeb8 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf146002e │ │ │ │ - @ instruction: 0xe6b0fb7f │ │ │ │ + ldrt pc, [r0], r3, ror #22 @ │ │ │ │ vmla.i16 d2, d18, d0[2] │ │ │ │ - mlavs r8, r9, pc, pc @ │ │ │ │ + eorvs pc, r8, r9, ror pc @ │ │ │ │ submi lr, r0, #240, 12 @ 0xf000000 │ │ │ │ @ instruction: 0xf643e621 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf950f296 │ │ │ │ + @ instruction: 0xf930f296 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0xf643ff81 │ │ │ │ + @ instruction: 0xf643ff61 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vsubl.s8 q9, d0, d4 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf940f296 │ │ │ │ + @ instruction: 0xf920f296 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0xf643ff71 │ │ │ │ + @ instruction: 0xf643ff51 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ eorcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - stc2 2, cr15, [r4, #-464] @ 0xfffffe30 │ │ │ │ + stc2l 2, cr15, [r4], #464 @ 0x1d0 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - svclt 0x0000ff61 │ │ │ │ - rsccc pc, r9, r8, asr #4 │ │ │ │ + svclt 0x0000ff41 │ │ │ │ + adcscc pc, r1, r8, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000ba6d │ │ │ │ - subeq pc, r9, sl, asr #4 │ │ │ │ + svclt 0x0000ba51 │ │ │ │ + andseq pc, r1, sl, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000ba65 │ │ │ │ - sbcspl pc, sp, fp, asr #4 │ │ │ │ + svclt 0x0000ba49 │ │ │ │ + adcpl pc, r5, fp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000ba5d │ │ │ │ - adcvc pc, r9, fp, asr #4 │ │ │ │ + svclt 0x0000ba41 │ │ │ │ + rsbsvc pc, r1, fp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000ba55 │ │ │ │ - addpl pc, r5, ip, asr #4 │ │ │ │ + svclt 0x0000ba39 │ │ │ │ + subpl pc, sp, ip, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000ba4d │ │ │ │ - adcpl pc, r1, ip, asr #4 │ │ │ │ + svclt 0x0000ba31 │ │ │ │ + rsbpl pc, r9, ip, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000ba45 │ │ │ │ - adceq pc, r1, ip, asr #12 │ │ │ │ + svclt 0x0000ba29 │ │ │ │ + rsbeq pc, r9, ip, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000ba3d │ │ │ │ - andvc pc, r1, sp, asr #4 │ │ │ │ + svclt 0x0000ba21 │ │ │ │ + sbcvs pc, r9, sp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000ba35 │ │ │ │ - sbccs pc, r9, lr, asr #4 │ │ │ │ + svclt 0x0000ba19 │ │ │ │ + addscs pc, r1, lr, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000ba2d │ │ │ │ - rsbscc pc, sp, r2, asr #4 │ │ │ │ + svclt 0x0000ba11 │ │ │ │ + subcc pc, r5, r2, asr #4 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000ba25 │ │ │ │ - sbcvs pc, r9, r2, asr #12 │ │ │ │ + svclt 0x0000ba09 │ │ │ │ + addsvs pc, r1, r2, asr #12 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000ba1d │ │ │ │ - addcc pc, sp, r2, asr #4 │ │ │ │ + svclt 0x0000ba01 │ │ │ │ + subscc pc, r5, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000ba15 │ │ │ │ - addscc pc, r9, r2, asr #4 │ │ │ │ + svclt 0x0000b9f9 │ │ │ │ + rsbcc pc, r1, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000ba0d │ │ │ │ - adccc pc, r5, r2, asr #4 │ │ │ │ + svclt 0x0000b9f1 │ │ │ │ + rsbcc pc, sp, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000ba05 │ │ │ │ - adcscc pc, r1, r2, asr #4 │ │ │ │ + svclt 0x0000b9e9 │ │ │ │ + rsbscc pc, r9, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b9fd │ │ │ │ - adcscc pc, sp, r2, asr #4 │ │ │ │ + svclt 0x0000b9e1 │ │ │ │ + addcc pc, r5, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b9f5 │ │ │ │ - sbccc pc, r9, r2, asr #4 │ │ │ │ + svclt 0x0000b9d9 │ │ │ │ + addscc pc, r1, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b9ed │ │ │ │ + svclt 0x0000b9d1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vaddhn.i16 d20, q8, q8 │ │ │ │ umulllt r2, fp, r5, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ movwcs r2, #1 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ vaddl.s8 q3, d12, d19 │ │ │ │ - bllt 0x124ff10 │ │ │ │ + bllt 0x124fe90 │ │ │ │ eorvs r2, r3, r1, lsl #6 │ │ │ │ andcs sl, r1, r4, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ vsubw.s8 , q6, d6 │ │ │ │ - blls 0x14fef8 │ │ │ │ + blls 0x14fe78 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ blx 0xfe8f762e │ │ │ │ blx 0x5de22 │ │ │ │ stmdbls r6, {r9, sp} │ │ │ │ bl 0x1097790 │ │ │ │ stmib r4, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -1317,36 +1317,36 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r5, fp, sp, lr} │ │ │ │ stmdage r4, {r2, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ stmib r0, {r2, r8, ip, pc}^ │ │ │ │ sbcvs r1, r1, r1, lsl #2 │ │ │ │ - blx 0xfea4e07e │ │ │ │ + blx 0xfe24e07e │ │ │ │ @ instruction: 0xf44f9b04 │ │ │ │ @ instruction: 0xf6c34c4a │ │ │ │ stmdbls r6, {r1, r3, r4, r7, sl, fp, ip, sp} │ │ │ │ cdpvc 4, 7, cr15, cr10, cr15, {2} │ │ │ │ blx 0xfe8f8a86 │ │ │ │ stmdals r7, {r2, r3, r9, ip, sp} │ │ │ │ andcs pc, r5, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x1c0efba1 │ │ │ │ blx 0x3977ee │ │ │ │ bl 0x10c1684 │ │ │ │ strb r0, [lr, r0, lsl #4] │ │ │ │ - blx 0xce0e4 │ │ │ │ + @ instruction: 0xf9e2f296 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtcs r0, [fp], r8 │ │ │ │ - blx 0xd4e0de │ │ │ │ + blx 0x54e0de │ │ │ │ @ instruction: 0xf04f1e04 │ │ │ │ stcle 0, cr0, [r4, #-760]! @ 0xfffffd08 │ │ │ │ - blx 0xbce0ea │ │ │ │ + blx 0x3ce0ea │ │ │ │ svclt 0x00cc2800 │ │ │ │ strtmi r4, [r2], -r2, lsl #12 │ │ │ │ eormi r1, r3, #1584 @ 0x630 │ │ │ │ cdpne 1, 5, cr13, cr3, cr4, {1} │ │ │ │ teqle r0, r3, lsl r2 │ │ │ │ movtvs pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -1357,73 +1357,73 @@ │ │ │ │ andmi lr, r0, r3, asr #19 │ │ │ │ smlabtcs r2, r3, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf28ebd10 │ │ │ │ - vmlane.f64 d15, d4, d9 │ │ │ │ + vmlsne.f32 s30, s9, s19 │ │ │ │ strtmi sp, [r2], -r1, lsl #26 │ │ │ │ subcs lr, r0, #57147392 @ 0x3680000 │ │ │ │ bfi r4, r4, #12, #18 │ │ │ │ - cmnpne r8, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + teqpne r8, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicpl pc, r0, r8, asr #4 │ │ │ │ + orrpl pc, r0, r8, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcspl pc, r4, r8, asr #4 │ │ │ │ + addspl pc, r4, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqsub.s32 q9, , q2 │ │ │ │ - vmla.i8 , , │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vmla.i8 d31, d25, d31 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d8, d20 │ │ │ │ - vmla.f d21, d16, d0[0] │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ sbcscs r0, r5, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf9c0f261 │ │ │ │ + @ instruction: 0xf9a0f261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6894c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsubl.s8 q9, d0, d21 │ │ │ │ + vmlal.s , d16, d1[7] │ │ │ │ @ instruction: 0xf6460215 │ │ │ │ - vmla.f d20, d16, d1[5] │ │ │ │ + vaddw.s8 q10, q8, d29 │ │ │ │ @ instruction: 0xf6460115 │ │ │ │ - vmla.i d21, d0, d1[0] │ │ │ │ + vaddl.s8 , d0, d9 │ │ │ │ vqadd.s64 d16, d9, d5 │ │ │ │ - pop {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1454008 │ │ │ │ - svclt 0x0000bd0d │ │ │ │ + svclt 0x0000bcf1 │ │ │ │ @ instruction: 0xf13d4801 │ │ │ │ - svclt 0x0000bea3 │ │ │ │ + svclt 0x0000be87 │ │ │ │ addseq lr, r5, #212, 14 @ 0x3500000 │ │ │ │ - adcseq pc, r5, r8, asr #4 │ │ │ │ + rsbseq pc, sp, r8, asr #4 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b901 │ │ │ │ - sbceq pc, r1, r8, asr #4 │ │ │ │ + svclt 0x0000b8e5 │ │ │ │ + addeq pc, r9, r8, asr #4 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b8f9 │ │ │ │ - andsmi pc, r5, r9, asr #4 │ │ │ │ + svclt 0x0000b8dd │ │ │ │ + sbcscc pc, sp, r9, asr #4 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b8f1 │ │ │ │ + svclt 0x0000b8d5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x2157a4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - @ instruction: 0xf994f212 │ │ │ │ - @ instruction: 0xf93cf212 │ │ │ │ - mcr2 2, 5, pc, cr8, cr15, {0} @ │ │ │ │ + @ instruction: 0xf978f212 │ │ │ │ + @ instruction: 0xf920f212 │ │ │ │ + mcr2 2, 4, pc, cr12, cr15, {0} @ │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - blt 0xff2ce114 │ │ │ │ + blt 0xfebce114 │ │ │ │ addseq sp, r4, #48, 4 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d20c8 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1433,15 +1433,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - blx 0xff1ce18e │ │ │ │ + blx 0xfeace18e │ │ │ │ @ instruction: 0xf946f7ff │ │ │ │ addeq lr, pc, ip, ror #4 │ │ │ │ @ instruction: 0x000003b0 │ │ │ │ ldr r3, [pc, #20] @ 0x11850 │ │ │ │ ldr r2, [pc, #20] @ 0x11854 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1473,25 +1473,25 @@ │ │ │ │ vqrshl.s8 d27, d0, d4 │ │ │ │ @ instruction: 0xf2c034b0 │ │ │ │ stmdavc r3!, {r0, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - eoreq pc, ip, r9, asr #4 │ │ │ │ + rscvc pc, ip, r8, asr #12 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ @ instruction: 0x31b4f244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - eoreq pc, ip, r9, asr #4 │ │ │ │ + rscvc pc, ip, r8, asr #12 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1539,15 +1539,15 @@ │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vqdmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ ldmdblt r8, {r2, r8} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf1021d18 │ │ │ │ - andcs pc, r1, r7, lsl r9 @ │ │ │ │ + strdcs pc, [r1], -fp │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb621ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1564,33 +1564,33 @@ │ │ │ │ vmls.f d19, d16, d0[3] │ │ │ │ movtcs r0, #26005 @ 0x6595 │ │ │ │ andls sl, r6, #16, 20 @ 0x10000 │ │ │ │ smlabteq r4, r5, r8, pc @ │ │ │ │ stmdavc r3!, {r0, r1, r3, r5, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vhadd.s8 d24, d27, d15 │ │ │ │ - vsubhn.i16 d18, q0, q2 │ │ │ │ + vmlsl.s , d16, d0[1] │ │ │ │ strcc r0, [r5, #-1581] @ 0xfffff9d3 │ │ │ │ strtmi lr, [r8], -r6 │ │ │ │ @ instruction: 0xf8003401 │ │ │ │ strmi r3, [r5], -r1, lsl #22 │ │ │ │ orrslt r7, fp, r3, lsr #16 │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r7], #396 @ 0x18c │ │ │ │ subsle r2, fp, r3, ror fp │ │ │ │ suble r2, r4, r8, ror fp │ │ │ │ eorle r2, r0, ip, ror #22 │ │ │ │ ldrtmi r1, [ip], -r3, ror #24 │ │ │ │ @ instruction: 0x4639461f │ │ │ │ @ instruction: 0xf1414630 │ │ │ │ - stmdavc r3!, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdami r9!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf105702b │ │ │ │ - blmi 0xdd165c │ │ │ │ + blmi 0xdd15ec │ │ │ │ blls 0x1ebaec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r3, r0, lsl #6 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r3], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -1603,48 +1603,48 @@ │ │ │ │ strbmi r4, [r4], -sl, lsr #18 │ │ │ │ @ instruction: 0xf0233307 │ │ │ │ blne 0x12526dc │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ ldmib r3, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - @ instruction: 0x53acf24d │ │ │ │ + msrpl SPSR_fs, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vrsra.s64 , , #43 │ │ │ │ - strmi pc, [r5], #-3949 @ 0xfffff093 │ │ │ │ + strmi pc, [r5], #-3917 @ 0xfffff0b3 │ │ │ │ blls 0x1cb9a8 │ │ │ │ ldmdbmi sp, {r3, r5, r9, sl, lr} │ │ │ │ ldcne 6, cr4, [sl, #-240] @ 0xffffff10 │ │ │ │ ldmdavs fp, {r1, r2, r9, ip, pc} │ │ │ │ movwls r1, #6985 @ 0x1b49 │ │ │ │ vhsub.s8 d18, d2, d1 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vrsra.s64 d17, d16, #64 │ │ │ │ movwls r0, #816 @ 0x330 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xff58f295 │ │ │ │ + @ instruction: 0xff38f295 │ │ │ │ ldr r4, [fp, r5, lsl #8] │ │ │ │ strtmi r9, [r8], -r6, lsl #24 │ │ │ │ @ instruction: 0xf04f4912 │ │ │ │ strcc r3, [r7], #-1023 @ 0xfffffc01 │ │ │ │ @ instruction: 0xf0242201 │ │ │ │ blne 0x1252b40 │ │ │ │ vmax.s8 d20, d27, d16 │ │ │ │ - @ instruction: 0xf2c01cfc │ │ │ │ + @ instruction: 0xf2c01cbc │ │ │ │ strcc r0, [ip], #-3117 @ 0xfffff3d3 │ │ │ │ stc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ blvc 0x4d198 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ blvc 0xcd178 │ │ │ │ vaddhn.i32 d9, , q3 │ │ │ │ - shasxmi pc, ip, r9 @ │ │ │ │ + shadd16mi pc, ip, r9 @ │ │ │ │ ldrb r4, [fp, -r5, lsl #8]! │ │ │ │ str r3, [pc, r5, lsl #10] │ │ │ │ - @ instruction: 0xff9cf295 │ │ │ │ + @ instruction: 0xff7cf295 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0x009543d0 │ │ │ │ @ instruction: 0x009544d0 │ │ │ │ blcs 0x2bc74 │ │ │ │ ldrblt sp, [r0, #-98]! @ 0xffffff9e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -1690,174 +1690,174 @@ │ │ │ │ @ instruction: 0xf8c52300 │ │ │ │ stmdavs r3!, {r2, r8, ip, sp}^ │ │ │ │ stmdble r4, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf8936823 │ │ │ │ blcs 0x10ddca4 │ │ │ │ andlt sp, r2, r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 1, cr15, [r8], #20 │ │ │ │ - stclt 1, cr15, [r6], #20 │ │ │ │ - eorcs pc, ip, fp, asr #4 │ │ │ │ + stclt 1, cr15, [ip], {5} │ │ │ │ + stclt 1, cr15, [sl], {5} │ │ │ │ + rscne pc, ip, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1014070 │ │ │ │ - tstcs r6, #884 @ 0x374 │ │ │ │ + tstcs r6, #772 @ 0x304 │ │ │ │ @ instruction: 0x2324e7d9 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - rsbsvs pc, ip, lr, asr #4 │ │ │ │ + eorsvs pc, ip, lr, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - ldcllt 0, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ + ldclt 0, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbmi pc, [r4], #580 @ 0x244 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavc r5!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2854691 │ │ │ │ - strmi pc, [r6], -r7, ror #29 │ │ │ │ + strmi pc, [r6], -r7, asr #29 │ │ │ │ cmple r0, r0, lsl #26 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf648b3b0 │ │ │ │ - vmvn.i16 d19, #12 @ 0x000c │ │ │ │ + @ instruction: 0xf2c028fc │ │ │ │ ands r0, fp, lr, lsr #16 │ │ │ │ @ instruction: 0xf04f2010 │ │ │ │ vpmax.s16 d0, d11, d0 │ │ │ │ - @ instruction: 0x4605fa11 │ │ │ │ + @ instruction: 0x4605f9f5 │ │ │ │ blge 0x8fcd4 │ │ │ │ eorvs r4, pc, r0, lsr r6 @ │ │ │ │ - @ instruction: 0xf9baf222 │ │ │ │ + @ instruction: 0xf99ef222 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vhadd.s32 q3, q1, │ │ │ │ - @ instruction: 0x4603f9b5 │ │ │ │ + @ instruction: 0x4603f999 │ │ │ │ adcvs r4, fp, r8, lsr #12 │ │ │ │ - @ instruction: 0xff0ef0f7 │ │ │ │ + mrc2 0, 7, pc, cr2, cr7, {7} │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 2, 12, cr15, cr2, cr5, {4} │ │ │ │ + cdp2 2, 10, cr15, cr2, cr5, {4} │ │ │ │ @ instruction: 0xb1a84606 │ │ │ │ @ instruction: 0x4630213d │ │ │ │ - ldc2 2, cr15, [r0, #-528] @ 0xfffffdf0 │ │ │ │ + ldc2l 2, cr15, [r0], #528 @ 0x210 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ vand , , q6 │ │ │ │ - vmls.i d18, d0, d0[5] │ │ │ │ + vaddhn.i16 d18, q0, q10 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ blmi 0x5521c0 │ │ │ │ adcscs r4, r2, #72, 12 @ 0x4800000 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff98f140 │ │ │ │ + @ instruction: 0xff7cf140 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r5, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, , q8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ blmi 0xd1e0c │ │ │ │ vhsub.s32 d18, d16, d20 │ │ │ │ - svclt 0x0000feb3 │ │ │ │ - eorseq lr, r2, ip, asr #13 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + svclt 0x0000fe93 │ │ │ │ + eorseq lr, r2, ip, lsl #13 │ │ │ │ + eorseq lr, r2, r0, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2 0, cr15, [sl], #-4 │ │ │ │ rsbeq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - blx 0x1dce5a4 │ │ │ │ + blx 0x16ce5a4 │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - stc2l 1, cr15, [r6, #-296] @ 0xfffffed8 │ │ │ │ + stc2 1, cr15, [sl, #-296]! @ 0xfffffed8 │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - blx 0xfecce28e │ │ │ │ + blx 0xfe5ce28e │ │ │ │ @ instruction: 0xf13d6f60 │ │ │ │ - svcvs 0x0060fe91 │ │ │ │ - @ instruction: 0xf9e6f21b │ │ │ │ + svcvs 0x0060fe75 │ │ │ │ + @ instruction: 0xf9caf21b │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s16 d4, d11, d0 │ │ │ │ - svclt 0x0000b9e1 │ │ │ │ + svclt 0x0000b9c5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf0f94604 │ │ │ │ - vmla.i8 d31, d11, d17 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vmla.i8 d31, d11, d5 │ │ │ │ + vsra.s64 d23, d12, #64 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ - mcr2 0, 7, pc, cr14, cr12, {7} @ │ │ │ │ + mrc2 0, 6, pc, cr2, cr12, {7} │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - @ instruction: 0xf888f0fd │ │ │ │ + @ instruction: 0xf86cf0fd │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - bicsvc pc, ip, fp, asr #4 │ │ │ │ + orrsvc pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + subcs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0fc2318 │ │ │ │ - tstplt r8, sp, lsr #31 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xb118ff91 │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1504620 │ │ │ │ - strtmi pc, [r0], -fp, lsl #17 │ │ │ │ + strtmi pc, [r0], -pc, ror #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d14030 │ │ │ │ - svclt 0x0000b861 │ │ │ │ - eorseq lr, r2, r8, ror #13 │ │ │ │ + svclt 0x0000b845 │ │ │ │ + eorseq lr, r2, r8, lsr #13 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6903c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - ldrbvs pc, [ip, #-590]! @ 0xfffffdb2 @ │ │ │ │ + ldrvs pc, [ip, #-590]! @ 0xfffffdb2 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1054606 │ │ │ │ movtcs r0, #53888 @ 0xd280 │ │ │ │ @ instruction: 0xf64a9200 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ vand d16, d11, d18 │ │ │ │ - vsubl.s8 q9, d16, d20 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf105ff73 │ │ │ │ + @ instruction: 0xf105ff57 │ │ │ │ @ instruction: 0x46040290 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 q9, q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - strmi pc, [r2], -r3, ror #30 │ │ │ │ + strmi pc, [r2], -r7, asr #30 │ │ │ │ movtcs r3, #9636 @ 0x25a4 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #10 │ │ │ │ vmin.s8 d20, d13, d5 │ │ │ │ - vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q9, q2, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vsubl.s8 q9, d16, d24 │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf641ff53 │ │ │ │ + @ instruction: 0xf641ff37 │ │ │ │ vmlal.s q10, d0, d1[6] │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ vorr.i32 q10, #1280 @ 0x00000500 │ │ │ │ strvs r0, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf6416743 │ │ │ │ vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ @@ -1882,65 +1882,65 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ vmax.f32 d20, d11, d23 │ │ │ │ - vmlsl.s q9, d16, d0[6] │ │ │ │ + vsubhn.i16 d18, q8, q12 │ │ │ │ vmax.s8 d16, d13, d29 │ │ │ │ - vorr.i32 d19, #262144 @ 0x00040000 │ │ │ │ + vshl.s64 q9, q2, #0 │ │ │ │ strmi r0, [r4], -sp, lsr #10 │ │ │ │ - @ instruction: 0xffd6f0fc │ │ │ │ + @ instruction: 0xffbaf0fc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r0, -r2, asr #6] │ │ │ │ - @ instruction: 0xff02f0fc │ │ │ │ + mcr2 0, 7, pc, cr6, cr12, {7} @ │ │ │ │ blx 0xffc4e00c │ │ │ │ @ instruction: 0xf0fc4620 │ │ │ │ - strtmi pc, [r9], -fp, asr #31 │ │ │ │ + strtmi pc, [r9], -pc, lsr #31 │ │ │ │ movtcs r4, #9778 @ 0x2632 │ │ │ │ strcs r9, [r0, #-1792] @ 0xfffff900 │ │ │ │ - mrc2 0, 7, pc, cr6, cr12, {7} │ │ │ │ + mrc2 0, 6, pc, cr10, cr12, {7} │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf1036623 │ │ │ │ - andcs pc, r1, #15104 @ 0x3b00 │ │ │ │ + andcs pc, r1, #7936 @ 0x1f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmib r4, {r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0x200433b1 │ │ │ │ ldrpl lr, [r6, #2500] @ 0x9c4 │ │ │ │ - @ instruction: 0xf8aef21b │ │ │ │ + @ instruction: 0xf892f21b │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s16 d6, d27, d19 │ │ │ │ - strbvs pc, [r0, -r9, lsr #17]! @ │ │ │ │ - ldc2l 1, cr15, [r6, #-244] @ 0xffffff0c │ │ │ │ + strbvs pc, [r0, -sp, lsl #17]! @ │ │ │ │ + ldc2 1, cr15, [sl, #-244]! @ 0xffffff0c │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - blx 0xfe54e490 │ │ │ │ + blx 0x1e4e490 │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - ldc2 1, cr15, [r6], #-296 @ 0xfffffed8 │ │ │ │ + ldc2 1, cr15, [sl], {74} @ 0x4a │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andsvc pc, pc, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_c, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r3, r1, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ blt 0xfedce084 │ │ │ │ - eorseq lr, r2, ip, lsr #14 │ │ │ │ + eorseq lr, r2, ip, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb691d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0xffc4e09c │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f89f │ │ │ │ - stc2 0, cr15, [r4], #-784 @ 0xfffffcf0 │ │ │ │ + stc2 0, cr15, [r8], {196} @ 0xc4 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf14f4010 │ │ │ │ - svclt 0x0000bfa1 │ │ │ │ + svclt 0x0000bf85 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldreq r6, [fp, #2075] @ 0x81b │ │ │ │ @@ -1956,31 +1956,31 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8812001 │ │ │ │ strtmi r0, [r0], -ip, lsl #4 │ │ │ │ sbcscs pc, r4, #196, 16 @ 0xc40000 │ │ │ │ rsbscc pc, lr, r4, lsl #17 │ │ │ │ addcs pc, r4, r4, asr #17 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - svclt 0x0050f0d0 │ │ │ │ + svclt 0x0034f0d0 │ │ │ │ sbcne pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - andcc pc, r0, fp, asr #4 │ │ │ │ + sbccs pc, r0, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2l 1, cr15, [r8, #-276]! @ 0xfffffeec │ │ │ │ + stc2l 1, cr15, [ip, #-276] @ 0xfffffeec │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @ instruction: 0xf14560ac │ │ │ │ - strmi pc, [r5], -r3, lsr #26 │ │ │ │ + strmi pc, [r5], -r7, lsl #26 │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {1} │ │ │ │ strtmi fp, [r0], -r3, asr #2 │ │ │ │ - @ instruction: 0xff56f14f │ │ │ │ + @ instruction: 0xff3af14f │ │ │ │ ldrtmi r6, [r2], -r3, lsr #28 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47986edb │ │ │ │ @ instruction: 0xf1454628 │ │ │ │ - @ instruction: 0xe7befd13 │ │ │ │ + @ instruction: 0xe7befcf7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb692ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @@ -2014,99 +2014,99 @@ │ │ │ │ bl 0xfeb69328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0, #-2843] @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0fd9502 │ │ │ │ - bmi 0x650f20 │ │ │ │ + bmi 0x650eb0 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - msrmi (UNDEF: 96), sl │ │ │ │ + msrmi R8_usr, sl │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbcs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0fc4604 │ │ │ │ - bge 0xd166c │ │ │ │ + bge 0xd15fc │ │ │ │ @ instruction: 0xf0f84629 │ │ │ │ - orrlt pc, r0, r1, lsl #26 │ │ │ │ + orrlt pc, r0, r5, ror #25 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4620d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - ldc2 1, cr15, [r2], #-256 @ 0xffffff00 │ │ │ │ + ldc2 1, cr15, [r6], {64} @ 0x40 │ │ │ │ @ instruction: 0xf0fd4620 │ │ │ │ - ldrdcs pc, [r1], -fp │ │ │ │ - @ instruction: 0xf8e8f265 │ │ │ │ - ldc2l 2, cr15, [r8], #-596 @ 0xfffffdac │ │ │ │ + @ instruction: 0x2001f8bf │ │ │ │ + @ instruction: 0xf8c8f265 │ │ │ │ + mrrc2 2, 9, pc, r8, cr5 @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, ip, lsr r7 │ │ │ │ + ldrshteq lr, [r2], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb693b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ mvnmi r4, #5242880 @ 0x500000 │ │ │ │ - stc2 1, cr15, [r0, #316]! @ 0x13c │ │ │ │ + stc2 1, cr15, [r4, #316] @ 0x13c │ │ │ │ @ instruction: 0xf8d5b160 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vrhadd.s8 q9, , q5 │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf14f002d │ │ │ │ - @ instruction: 0xf8d5fd9d │ │ │ │ + @ instruction: 0xf8d5fd81 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldclt 1, cr15, [r6, #316] @ 0x13c │ │ │ │ + ldcllt 1, cr15, [sl, #-316]! @ 0xfffffec4 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ @ instruction: 0xf64f307f │ │ │ │ @ instruction: 0xf50073ff │ │ │ │ vaddl.u , d15, d0 │ │ │ │ @ instruction: 0xf8a08f5b │ │ │ │ andcs r3, r0, sl, lsl #4 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {0} │ │ │ │ ldrblt fp, [r0, #-411]! @ 0xfffffe65 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf14f4616 │ │ │ │ - @ instruction: 0x4632fe7d │ │ │ │ + ldrtmi pc, [r2], -r1, ror #28 @ │ │ │ │ cdpvs 6, 2, cr4, cr3, cr9, {1} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ mrcvs 0, 6, r4, cr11, cr0, {3} │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6945c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf8df4a36 │ │ │ │ movtcs ip, #53468 @ 0xd0dc │ │ │ │ - msrmi (UNDEF: 96), sl │ │ │ │ + msrmi R8_usr, sl │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vhsub.s8 d25, d11, d0 │ │ │ │ - vsubl.s8 q9, d16, d20 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - stc2 0, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ - stc2l 0, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ + stc2 0, cr15, [lr], {252} @ 0xfc │ │ │ │ + mcrr2 0, 15, pc, r8, cr8 @ │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmiblt r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, asr #2 │ │ │ │ @@ -2125,82 +2125,82 @@ │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ ldmdavc fp, {r2, r6, r7, r9, lr} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ vaddw.s8 , , d4 │ │ │ │ - @ instruction: 0xf13bfd57 │ │ │ │ - blls 0x151fd0 │ │ │ │ + @ instruction: 0xf13bfd37 │ │ │ │ + blls 0x151f60 │ │ │ │ bls 0xa3b0c │ │ │ │ - andscc pc, r4, fp, asr #4 │ │ │ │ + sbcscs pc, r4, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1459400 │ │ │ │ - bfi pc, r1, (invalid: 24:3) @ │ │ │ │ + @ instruction: 0xe7c3fbf5 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r1], -r9, lsl #2 │ │ │ │ - eorscc pc, r0, fp, asr #4 │ │ │ │ + rscscs pc, r0, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1454010 │ │ │ │ - @ instruction: 0xf295bbff │ │ │ │ - svclt 0x0000fba9 │ │ │ │ - eorseq lr, r2, ip, lsr r7 │ │ │ │ + vqdmull.s16 , d21, d3[2] │ │ │ │ + svclt 0x0000fb89 │ │ │ │ + ldrshteq lr, [r2], -ip │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #28 │ │ │ │ @ instruction: 0xf0fc4605 │ │ │ │ - movtcs pc, #11729 @ 0x2dd1 @ │ │ │ │ + movtcs pc, #11701 @ 0x2db5 @ │ │ │ │ vmax.s8 d25, d11, d0 │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vsubl.s8 q9, d16, d24 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q9, q2, #64 │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - stclvs 12, cr15, [r3, #940] @ 0x3ac │ │ │ │ + stclvs 12, cr15, [r3, #828] @ 0x33c │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ - blx 0x15ce77e │ │ │ │ + blx 0xece77e │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - stc2 0, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ + ldc2 0, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - teqpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcc pc, r0, fp, asr #4 │ │ │ │ + andcc pc, r0, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ msreq CPSR_s, #-2147483647 @ 0x80000001 │ │ │ │ vqsub.s32 d18, d16, d0 │ │ │ │ - vpadd.i8 , , │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vpadd.i8 , , │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf106002d │ │ │ │ addscs r0, r1, #36, 6 @ 0x90000000 │ │ │ │ - blx 0x1a4ed76 │ │ │ │ - eorseq lr, r2, r0, lsr #14 │ │ │ │ + blx 0x124ed76 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb69600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - @ instruction: 0xf9daf0c4 │ │ │ │ + @ instruction: 0xf9bef0c4 │ │ │ │ @ instruction: 0xb1284604 │ │ │ │ @ instruction: 0xf0004628 │ │ │ │ @ instruction: 0x4628fe15 │ │ │ │ @ instruction: 0xf88ef02f │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -2208,99 +2208,99 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8c0f02f │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ strtmi pc, [r0], -pc, ror #28 │ │ │ │ - @ instruction: 0xf9f4f0c4 │ │ │ │ + @ instruction: 0xf9d8f0c4 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf14f4010 │ │ │ │ - svclt 0x0000bd71 │ │ │ │ + svclt 0x0000bd55 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf0fc4606 │ │ │ │ - bmi 0xf5196c │ │ │ │ + bmi 0xf518fc │ │ │ │ vcge.s8 d18, d11, d8 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d23, d12, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - addcs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + subcs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2l 0, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ + mcrr2 0, 15, pc, r8, cr12 @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xf8c2f224 │ │ │ │ + @ instruction: 0xf8a6f224 │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde76c │ │ │ │ umlalscc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - bicscc pc, r8, fp, asr #4 │ │ │ │ + orrscc pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf84cf225 │ │ │ │ + @ instruction: 0xf830f225 │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde79c │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ vmax.s8 d20, d11, d16 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s32 d0, d5, d29 │ │ │ │ - @ instruction: 0x4620f839 │ │ │ │ + @ instruction: 0x4620f81d │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - msrmi R12_fiq, fp │ │ │ │ + mvncc pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf830f225 │ │ │ │ + @ instruction: 0xf814f225 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s32 q2, , q8 │ │ │ │ - @ instruction: 0xf8d6be53 │ │ │ │ + @ instruction: 0xf8d6be37 │ │ │ │ vqadd.s8 d18, d27, d24 │ │ │ │ - vsra.s64 d19, d24, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ vrhadd.s32 d0, d5, d29 │ │ │ │ - @ instruction: 0xf895f821 │ │ │ │ + @ instruction: 0xf895f805 │ │ │ │ blcs 0x1e7dc │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ - biccc pc, r8, fp, asr #4 │ │ │ │ + orrcc pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf814f225 │ │ │ │ + @ instruction: 0xfff8f224 │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ - tstpmi ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf80af225 │ │ │ │ + @ instruction: 0xffeef224 │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - mvnscc pc, fp, asr #4 │ │ │ │ + @ instruction: 0x31b8f24b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf800f225 │ │ │ │ + @ instruction: 0xffe4f224 │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - mvncc pc, fp, asr #4 │ │ │ │ + @ instruction: 0x31a8f24b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xfff6f224 │ │ │ │ + @ instruction: 0xffdaf224 │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq lr, r2, ip, ror #14 │ │ │ │ + eorseq lr, r2, ip, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ pkhbtmi r4, r1, r2, lsl #13 │ │ │ │ - ldc2 0, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ + ldc2 0, cr15, [sl], {252} @ 0xfc │ │ │ │ movwls r4, #2996 @ 0xbb4 │ │ │ │ - addcs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + subcs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vcge.s8 d18, d11, d8 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - @ instruction: 0xf894fbdb │ │ │ │ + @ instruction: 0xf894fbbf │ │ │ │ strmi fp, [r0], r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ mrshi pc, (UNDEF: 77) @ │ │ │ │ movwls r6, #34979 @ 0x88a3 │ │ │ │ muls r0, r4, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ @@ -2429,32 +2429,32 @@ │ │ │ │ addsmi r3, sl, #100 @ 0x64 │ │ │ │ rschi pc, sp, r0, asr #1 │ │ │ │ ldrsbcs pc, [r8], #137 @ 0x89 @ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ ldrbmi r9, [r0], -r3, lsl #6 │ │ │ │ vqdmulh.s d20, d11, d23 │ │ │ │ - vaddhn.i16 d22, q8, q14 │ │ │ │ + vmls.i d22, d0, d0[7] │ │ │ │ @ instruction: 0xf8d8042d │ │ │ │ stmib sp, {r2, r4, r5, ip}^ │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r1 │ │ │ │ vhsub.s8 d23, d27, d0 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0xdcecdc │ │ │ │ + blx 0x6cecdc │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r0, #30478 @ 0x770e │ │ │ │ svcge 0x0045f47f │ │ │ │ - ldrtmi pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ + ldrbtcc pc, [ip], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcc (UNDEF: 96), fp │ │ │ │ + msrcc R8_usr, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ - blx 0x8ced04 │ │ │ │ + blx 0x1ced04 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdals r5, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ str r9, [ip, -r6] │ │ │ │ andls r9, r7, r4, lsl #16 │ │ │ │ @@ -2467,16 +2467,16 @@ │ │ │ │ @ instruction: 0xe6c7c038 │ │ │ │ eors pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cde6bc │ │ │ │ ldrt fp, [r1], r0, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, ip, lsr #30] │ │ │ │ - eorseq lr, r2, ip, ror #14 │ │ │ │ - eorseq lr, r2, r0, lsl #15 │ │ │ │ + eorseq lr, r2, ip, lsr #14 │ │ │ │ + eorseq lr, r2, r0, asr #14 │ │ │ │ stmdbls r8, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blcs 0x240cc │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ blx 0x38c7e │ │ │ │ andls pc, r6, #402653184 @ 0x18000000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ @ instruction: 0xf103fb0b │ │ │ │ @@ -2492,15 +2492,15 @@ │ │ │ │ blx 0x370be │ │ │ │ blls 0x14ecb0 │ │ │ │ blx 0x1b88c2 │ │ │ │ blx 0x10ecb2 │ │ │ │ blx 0x30ecb6 │ │ │ │ blx 0xcecba │ │ │ │ vrhadd.s16 d31, d5, d1 │ │ │ │ - andls pc, sl, r1, asr #24 │ │ │ │ + andls pc, sl, r5, lsr #24 │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ blx 0x390da │ │ │ │ blx 0xcf4ce │ │ │ │ bls 0x20f4d8 │ │ │ │ vqdmulh.s d15, d3, d2 │ │ │ │ blcs 0x394ec │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ @@ -2519,69 +2519,69 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ andls r9, r4, #8, 26 @ 0x200 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r8], -r0, asr #30 │ │ │ │ ldc2 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ strmi r9, [r4], -r4, lsl #20 │ │ │ │ - msrcc (UNDEF: 96), fp │ │ │ │ + msrcc R8_usr, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andmi lr, r1, #3358720 @ 0x334000 │ │ │ │ vpadd.i8 d20, d27, d11 │ │ │ │ - vsubl.s8 q11, d0, d0 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ ldrbmi r0, [r0], -sp, lsr #4 │ │ │ │ rscscs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf1409503 │ │ │ │ - strtmi pc, [r0], -r1, lsl #19 │ │ │ │ + strtmi pc, [r0], -r5, ror #18 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ vrecps.f16 q2, q13, q8 │ │ │ │ - blls 0x281990 │ │ │ │ + blls 0x281920 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 0x2b2c78 │ │ │ │ blcs 0x7897c │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ svclt 0x00382801 │ │ │ │ andls r2, r7, r1 │ │ │ │ ldrmi r9, [r0], -sl, lsl #6 │ │ │ │ @ instruction: 0xf103fb01 │ │ │ │ blx 0xf9596 │ │ │ │ vrhadd.s16 d31, d5, d1 │ │ │ │ - ldrdls pc, [r9], -pc @ │ │ │ │ + andls pc, r9, r3, asr #23 │ │ │ │ movwls lr, #14236 @ 0x379c │ │ │ │ blmi 0xfe1a42c8 │ │ │ │ - strbtvs pc, [r8], #-587 @ 0xfffffdb5 @ │ │ │ │ + strtvs pc, [r8], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ ldrsbtne pc, [r4], -r8 @ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ vqsub.s8 q9, , q12 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - @ instruction: 0xf950f140 │ │ │ │ + @ instruction: 0xf934f140 │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs r2, {r1, r3, r4, r9, ip} │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ mcrge 6, 4, pc, cr7, cr15, {7} @ │ │ │ │ rsbscs r4, lr, #123904 @ 0x1e400 │ │ │ │ vmin.s8 q10, , q0 │ │ │ │ - vaddhn.i16 d20, q8, q2 │ │ │ │ + vmls.i d20, d0, d0[1] │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - @ instruction: 0xf93af140 │ │ │ │ + @ instruction: 0xf91ef140 │ │ │ │ ldmib r4, {r1, r2, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b634 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 3, APSR_nzcv, cr13, cr15, {7} │ │ │ │ addcs r4, r6, #112640 @ 0x1b800 │ │ │ │ vmin.s8 q10, , q0 │ │ │ │ - vmls.i d20, d16, d0[0] │ │ │ │ + vaddhn.i16 d20, q8, q0 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - @ instruction: 0xf924f140 │ │ │ │ + @ instruction: 0xf908f140 │ │ │ │ andls lr, r6, #0, 14 │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1202cc │ │ │ │ blcc 0xccd134 │ │ │ │ stmdbls r6, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r9, asr #17 │ │ │ │ addmi r9, sl, #7168 @ 0x1c00 │ │ │ │ @@ -2593,84 +2593,84 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ stmdbls r6, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x15e4254 │ │ │ │ smlabtmi r1, sp, r9, lr │ │ │ │ ldrbmi r2, [r0], -r7, ror #5 │ │ │ │ - @ instruction: 0x51a8f24b │ │ │ │ + msrpl (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf140012d │ │ │ │ - @ instruction: 0xe770f8f3 │ │ │ │ + @ instruction: 0xe770f8d7 │ │ │ │ tstcs r2, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x12fe37c │ │ │ │ ldrbmi r2, [r0], -lr, lsl #5 │ │ │ │ - ldrbtmi pc, [ip], #587 @ 0x24b @ │ │ │ │ + ldrtmi pc, [ip], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcc (UNDEF: 96), fp │ │ │ │ + msrcc R8_usr, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1409400 │ │ │ │ - ssat pc, #26, sp, asr #17 @ │ │ │ │ + ldrt pc, [r9], r1, asr #17 @ │ │ │ │ movwcs lr, #43476 @ 0xa9d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x103e380 │ │ │ │ @ instruction: 0x46502296 │ │ │ │ - ldrtpl pc, [r4], #-587 @ 0xfffffdb5 @ │ │ │ │ + ldrbtmi pc, [r4], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcc (UNDEF: 96), fp │ │ │ │ + msrcc R8_usr, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1409400 │ │ │ │ - strt pc, [r3], r7, asr #17 │ │ │ │ + strt pc, [r3], fp, lsr #17 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0xd7e384 │ │ │ │ @ instruction: 0x4650229e │ │ │ │ - strbtpl pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ + strtpl pc, [ip], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcc (UNDEF: 96), fp │ │ │ │ + msrcc R8_usr, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1409400 │ │ │ │ - @ instruction: 0xe68df8b1 │ │ │ │ + pkhbt pc, sp, r5, lsl #17 @ │ │ │ │ bllt 0xef9714 │ │ │ │ bls 0x139714 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x00382b01 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - blx 0x54f46a │ │ │ │ + blx 0xffe4f468 │ │ │ │ ldrb r9, [r1], sl │ │ │ │ ldmdblt fp!, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r5, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blx 0x5d72e │ │ │ │ svclt 0x0038f102 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - blx 0xcf48e │ │ │ │ + blx 0xff9cf48c │ │ │ │ ldrt r9, [pc], r9 │ │ │ │ blcs 0x3975c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {3} │ │ │ │ blx 0x3976e │ │ │ │ blls 0x14ef58 │ │ │ │ blx 0x1b8b6a │ │ │ │ blx 0x10ef5a │ │ │ │ blls 0x2cef5c │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - blx 0xffb4f4b8 │ │ │ │ + blx 0xff44f4b8 │ │ │ │ strt r9, [r9], r7 │ │ │ │ blcs 0x3978c │ │ │ │ svcge 0x0049f43f │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x120438 │ │ │ │ blcc 0xccd2a0 │ │ │ │ @ instruction: 0xf8c99b0a │ │ │ │ @@ -2678,31 +2678,31 @@ │ │ │ │ sbcscc pc, r4, r9, asr #17 │ │ │ │ stmib r9, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8c9572e │ │ │ │ @ instruction: 0xf8c930b4 │ │ │ │ @ instruction: 0xf89420d8 │ │ │ │ @ instruction: 0xf8883050 │ │ │ │ @ instruction: 0xe6b730b3 │ │ │ │ - eorseq lr, r2, r0, lsl #15 │ │ │ │ + eorseq lr, r2, r0, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe43edd4 │ │ │ │ @ instruction: 0x460c4f90 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf990f0fc │ │ │ │ + @ instruction: 0xf974f0fc │ │ │ │ smladls r0, r8, r3, r2 │ │ │ │ - addcs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + subcs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsvc pc, ip, fp, asr #4 │ │ │ │ + orrsvc pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8b6f0fc │ │ │ │ + @ instruction: 0xf89af0fc │ │ │ │ strmi r2, [r0], r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ biceq lr, r1, r5, lsl #22 │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @@ -2715,69 +2715,69 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - eorsvc pc, r0, r7, asr #4 │ │ │ │ + rscsvs pc, r0, r7, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf9ecf130 │ │ │ │ + @ instruction: 0xf9d0f130 │ │ │ │ strmi r4, [r4], -pc, ror #22 │ │ │ │ - rscsvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + adcsvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vshl.s8 d18, d0, d11 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf13f1229 │ │ │ │ - ldrsh pc, [r5], #-243 @ 0xffffff0d @ │ │ │ │ - orrcs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + ldrsb pc, [r5], #-247 @ 0xffffff09 @ │ │ │ │ + movtcs pc, #49739 @ 0xc24b @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - blvc 0xff74f59c │ │ │ │ + blvc 0xfe74f59c │ │ │ │ bleq 0xb8f774 │ │ │ │ strtmi r9, [r9], r3, lsl #12 │ │ │ │ beq 0x84f090 │ │ │ │ @ instruction: 0xf8d9461e │ │ │ │ stccs 0, cr4, [r8], {224} @ 0xe0 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldrsbne pc, [ip], #137 @ 0x89 @ │ │ │ │ movweq lr, #6920 @ 0x1b08 │ │ │ │ umlalscc pc, r7, r3, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stccs 0, cr8, [r0], {132} @ 0x84 │ │ │ │ strtmi sp, [r8], -r7, rrx │ │ │ │ - @ instruction: 0xf924f0fc │ │ │ │ + @ instruction: 0xf908f0fc │ │ │ │ @ instruction: 0x46322318 │ │ │ │ smlsdls r0, r9, r6, r4 │ │ │ │ - @ instruction: 0xf850f0fc │ │ │ │ + @ instruction: 0xf834f0fc │ │ │ │ andsle r2, r0, r2, lsl #24 │ │ │ │ suble r2, r6, r3, lsl #24 │ │ │ │ eorsle r2, fp, r4, lsl #24 │ │ │ │ cmple fp, r6, lsl #24 │ │ │ │ umlalscc pc, r4, r0, r8 @ │ │ │ │ @ instruction: 0xf109b15b │ │ │ │ ldrbmi r0, [r1, #2312] @ 0x908 │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ adcseq pc, fp, r8, lsl #17 │ │ │ │ @ instruction: 0xf890e01d │ │ │ │ blcs 0x1efb4 │ │ │ │ mcrls 1, 0, sp, cr3, cr3, {7} │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf1300034 │ │ │ │ - vmul.i8 d31, d27, d5 │ │ │ │ - vrshr.s64 d23, d4, #64 │ │ │ │ + vmul.i8 , , │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ - msrcc (UNDEF: 96), fp │ │ │ │ + msrcc R8_usr, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ blmi 0xfe45c8 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xff9cf13f │ │ │ │ + @ instruction: 0xff80f13f │ │ │ │ blmi 0xe5ad14 │ │ │ │ blls 0x16cd80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r9, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2795,51 +2795,51 @@ │ │ │ │ @ instruction: 0xd1b42c07 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ stmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r8, r1] │ │ │ │ cdpls 7, 0, cr14, cr3, cr15, {5} │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf1300034 │ │ │ │ - blmi 0x8512b4 │ │ │ │ + blmi 0x851244 │ │ │ │ vmax.s8 d20, d11, d4 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #4 │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - msrcc (UNDEF: 96), fp │ │ │ │ + msrcc R8_usr, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subne pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xff54f13f │ │ │ │ + @ instruction: 0xff38f13f │ │ │ │ mcrls 7, 0, lr, cr3, cr6, {5} │ │ │ │ - eorsvc pc, r0, r7, asr #4 │ │ │ │ + rscsvs pc, r0, r7, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - ldrtvc pc, [r4], #-587 @ 0xfffffdb5 @ │ │ │ │ + ldrbtvs pc, [r4], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf930f130 │ │ │ │ + @ instruction: 0xf914f130 │ │ │ │ @ instruction: 0x46024b11 │ │ │ │ - msrcc (UNDEF: 96), fp │ │ │ │ + msrcc R8_usr, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r1, lsl #4 │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - @ instruction: 0xe79dff3b │ │ │ │ - mrc2 2, 2, pc, cr12, cr4, {4} │ │ │ │ + @ instruction: 0xe79dff1f │ │ │ │ + mrc2 2, 1, pc, cr12, cr4, {4} │ │ │ │ @ instruction: 0xf0fc4628 │ │ │ │ - tstpcs r8, #8847360 @ p-variant is OBSOLETE @ 0x870000 │ │ │ │ + tstpcs r8, #7012352 @ p-variant is OBSOLETE @ 0x6b0000 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vsubl.s8 q9, d16, d12 │ │ │ │ + vmlal.s q9, d0, d0[3] │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf0fb012d │ │ │ │ - strb pc, [r6, -sp, lsr #31]! @ │ │ │ │ + @ instruction: 0xe766ff91 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, ip, ror #14 │ │ │ │ - mlaseq r2, ip, r7, lr │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, ip, lsr #14 │ │ │ │ + eorseq lr, r2, ip, asr r7 │ │ │ │ + eorseq lr, r2, r4, ror r7 │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2877,94 +2877,94 @@ │ │ │ │ ldrsbtcc pc, [r8], #131 @ 0x83 @ │ │ │ │ svclt 0x0098429a │ │ │ │ stmdale r0!, {r0, sp} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blx 0x151032 │ │ │ │ - rscvc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + adcvc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrcc (UNDEF: 96), fp │ │ │ │ + msrcc R8_usr, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x3d78f8 │ │ │ │ - mrc2 1, 5, pc, cr8, cr15, {1} │ │ │ │ + mrc2 1, 4, pc, cr12, cr15, {1} │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ blmi 0x251b00 │ │ │ │ - eorseq pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + rscsvc pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrcc (UNDEF: 96), fp │ │ │ │ + msrcc R8_usr, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf13f1291 │ │ │ │ - @ instruction: 0xe7e5fe9f │ │ │ │ + strb pc, [r5, r3, lsl #29]! @ │ │ │ │ @ instruction: 0xf95af7fd │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + mlaseq r2, r0, r7, lr │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf64b681b │ │ │ │ - vsra.s64 d16, d4, #64 │ │ │ │ + vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - orrseq pc, r4, fp, asr #12 │ │ │ │ + cmppeq r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13c2238 │ │ │ │ - svclt 0x0000bc33 │ │ │ │ + svclt 0x0000bc17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q12 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ - ldrtcs pc, [r8], -fp, asr #4 @ │ │ │ │ + ldrbtne pc, [r8], fp, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ strvc pc, [ip, -r0, lsl #10] │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldrmi r2, [r8, r7, lsl #5] │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8d4228a │ │ │ │ eorsvs r6, r5, r0, asr r2 │ │ │ │ subspl pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf13c73ab │ │ │ │ - strtmi pc, [r0], -sp, lsl #24 │ │ │ │ + @ instruction: 0x4620fbf1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmdalt r4!, {r2, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt r8, {r2, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ @ instruction: 0xf2c044d8 │ │ │ │ @ instruction: 0x46200495 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf13c3b04 │ │ │ │ - @ instruction: 0xf104fa89 │ │ │ │ + @ instruction: 0xf104fa6d │ │ │ │ @ instruction: 0xf13c0020 │ │ │ │ - @ instruction: 0xf104fd43 │ │ │ │ + @ instruction: 0xf104fd27 │ │ │ │ @ instruction: 0xf13c0058 │ │ │ │ - @ instruction: 0xf104fd3f │ │ │ │ + @ instruction: 0xf104fd23 │ │ │ │ pop {r4, r7} │ │ │ │ @ instruction: 0xf13c4010 │ │ │ │ - svclt 0x0000bd39 │ │ │ │ + svclt 0x0000bd1d │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d11, d11 │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ stmdami r1, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ @ instruction: 0x009544dc │ │ │ │ - teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - bllt 0xff4cf4ec │ │ │ │ + bllt 0xfedcf4ec │ │ │ │ @ instruction: 0x009544dc │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #196, 4 @ 0x4000000c │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2984,15 +2984,15 @@ │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vshl.s64 q10, q4, #0 │ │ │ │ eorscs r0, r8, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf64b1d28 │ │ │ │ - vsra.s64 d16, d4, #64 │ │ │ │ + vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ sbccc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @@ -3013,41 +3013,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #196, 4 @ 0x4000000c │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - mvnvc pc, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x73a8f24e │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcseq pc, r0, fp, asr #12 │ │ │ │ + rsbseq pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf8c4fce5 │ │ │ │ + @ instruction: 0xf8c4fcc5 │ │ │ │ strb r3, [r3, r4, asr #5] │ │ │ │ - mvnvc pc, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x73a8f24e │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcseq pc, r8, fp, asr #12 │ │ │ │ + addseq pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000fcd3 │ │ │ │ + svclt 0x0000fcb3 │ │ │ │ @ instruction: 0x009544dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64b4817 │ │ │ │ - vsra.s64 d16, d4, #64 │ │ │ │ + vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ rsbscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r4, ror r2 │ │ │ │ rsbscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s8 d22, d4, d3 │ │ │ │ @@ -3085,15 +3085,15 @@ │ │ │ │ blmi 0x9a4a5c │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - mrc2 0, 6, pc, cr14, cr3, {6} │ │ │ │ + mcr2 0, 6, pc, cr2, cr3, {6} @ │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3109,32 +3109,32 @@ │ │ │ │ mrc2 7, 3, pc, cr12, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ subvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r3, lsr #7 │ │ │ │ - eorscs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + rscsne pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscs r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ bcs 0x3fdbc │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ - stc2 2, cr15, [sl], {148} @ 0x94 │ │ │ │ + blx 0xffacfcce │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ addseq r4, r5, r8, ror #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d9, d4 │ │ │ │ - @ instruction: 0x4601ff1f │ │ │ │ + strmi pc, [r1], -r3, lsl #30 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #6 │ │ │ │ strpl lr, [r1], #-2497 @ 0xfffff63f │ │ │ │ pop {r0, r1, r3, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xe6434070 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3155,20 +3155,20 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vshl.s64 q10, q4, #0 │ │ │ │ sbccs r0, ip, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d11, d24 │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ strbvs pc, [ip], #-578 @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - bcs 0xe4fc58 │ │ │ │ + bne 0xffe4fc58 │ │ │ │ beq 0xb8fe30 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23b94935 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d3f0 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3180,54 +3180,54 @@ │ │ │ │ sub fp, r3, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf894b17c │ │ │ │ sbcslt r3, fp, #112 @ 0x70 │ │ │ │ rscsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xf8844620 │ │ │ │ @ instruction: 0xf0d39071 │ │ │ │ - @ instruction: 0xf108fe2f │ │ │ │ + @ instruction: 0xf108fe13 │ │ │ │ @ instruction: 0xf8d40801 │ │ │ │ stccs 2, cr4, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0xf108d1ef │ │ │ │ @ instruction: 0xf8c50801 │ │ │ │ stmdavs fp!, {pc} │ │ │ │ vldrle d2, [r2, #-4] │ │ │ │ strbvs pc, [ip], #-578 @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - ldmdbcs r8!, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmibne r8!, {r0, r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ bicscs r4, pc, #1638400 @ 0x190000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ bfimi r0, ip, (invalid: 2:0) │ │ │ │ blcs 0x6d464 │ │ │ │ ldmdami r4, {r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ vhsub.s8 q9, , │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf13c012d │ │ │ │ - ldmibpl r3!, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r3!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ andlt r2, r2, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strb r4, [lr, r8, asr #13] │ │ │ │ - ldrbteq pc, [r4], #1611 @ 0x64b @ │ │ │ │ + ldrteq pc, [r4], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbccs r4, r5, #5120 @ 0x1400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf8cef228 │ │ │ │ + @ instruction: 0xf8b2f228 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ @ instruction: 0x009544dc │ │ │ │ @ instruction: 0x009544f8 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x6173e8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ stccc 0, cr4, [r1], {128} @ 0x80 │ │ │ │ @@ -3238,24 +3238,24 @@ │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vshl.s64 q10, q4, #0 │ │ │ │ rscscs r0, r2, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d11, d24 │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0xf8404628 │ │ │ │ @ instruction: 0xf13c4b58 │ │ │ │ - fstmdbxne r8!, {d15-d63} @ Deprecated │ │ │ │ - teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + fstmdbxne r8!, {d15-d49} @ Deprecated │ │ │ │ + mvnsne pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ @ instruction: 0xf13c22f5 │ │ │ │ - svclt 0x0000b98d │ │ │ │ + svclt 0x0000b971 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ vqadd.s8 , q2, q8 │ │ │ │ @@ -3267,25 +3267,25 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460581f0 │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64b1d20 │ │ │ │ - vsra.s64 d16, d4, #64 │ │ │ │ + vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, ip, sp, pc} │ │ │ │ stmdami lr, {r4, r5, r6, r7, r8, lr} │ │ │ │ @ instruction: 0xf885e520 │ │ │ │ stmdavs r3!, {r4, r5, r6, ip, sp} │ │ │ │ vand d27, d18, d3 │ │ │ │ vmul.i d22, d0, d0[3] │ │ │ │ vtst.8 d16, d27, d5 │ │ │ │ - vbic.i32 d18, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q12, #0 │ │ │ │ @ instruction: 0xf8d8072d │ │ │ │ stmdami r7, {sp, lr} │ │ │ │ @ instruction: 0x463a23b9 │ │ │ │ cmppeq r4, r0, lsr #3 @ p-variant is OBSOLETE │ │ │ │ stmdavs r3!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ @@ -3305,34 +3305,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64b1d20 │ │ │ │ - vsra.s64 d16, d4, #64 │ │ │ │ + vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ stmdami r7, {r4, r5, r6, lr} │ │ │ │ stmdavs r3!, {r2, r4, r6, r7, sl, sp, lr, pc} │ │ │ │ rsbsvs pc, r1, r5, lsl #17 │ │ │ │ eorvs r3, r3, r1, lsl #22 │ │ │ │ blcs 0x6d61c │ │ │ │ @ instruction: 0xf104d1f3 │ │ │ │ @ instruction: 0xf13c0020 │ │ │ │ - @ instruction: 0xe7eefab3 │ │ │ │ + @ instruction: 0xe7eefa97 │ │ │ │ @ instruction: 0x009544dc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a7a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d9, d4 │ │ │ │ - @ instruction: 0x4601fd93 │ │ │ │ + @ instruction: 0x4601fd77 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ stmib r1, {r4, r5, r9, sl, lr}^ │ │ │ │ orrhi r5, fp, r1, lsl #8 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e4b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a7d8 │ │ │ │ @@ -3345,96 +3345,96 @@ │ │ │ │ orrlt r0, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf8c46803 │ │ │ │ blcs 0x1ff2c │ │ │ │ @ instruction: 0xf8c4d1f4 │ │ │ │ andvs r6, r5, r0, asr r2 │ │ │ │ blcs 0x32214 │ │ │ │ vqadd.s16 , , │ │ │ │ - @ instruction: 0xf8d4fdb1 │ │ │ │ + @ instruction: 0xf8d4fd95 │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andcs sp, r0, lr, ror #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdavs r8!, {r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b0 │ │ │ │ - teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ vqadd.s8 , , q2 │ │ │ │ - vmvn.i32 d18, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c016f8 │ │ │ │ @ instruction: 0xf505062d │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r0, lsl #18 │ │ │ │ - stc2 2, cr15, [r0, #100] @ 0x64 │ │ │ │ + stc2l 2, cr15, [r4, #-100]! @ 0xffffff9c │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r5, r8, r9, ip, sp, pc} │ │ │ │ adcsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andls pc, r0, r4, asr #17 │ │ │ │ - @ instruction: 0xf888f13c │ │ │ │ + @ instruction: 0xf86cf13c │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e550c │ │ │ │ blcs 0x24f30 │ │ │ │ movwcs sp, #4572 @ 0x11dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d573a3 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf866f13c │ │ │ │ + @ instruction: 0xf84af13c │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf13c47f0 │ │ │ │ - @ instruction: 0xf14eba2d │ │ │ │ - @ instruction: 0xf7fffb23 │ │ │ │ + @ instruction: 0xf14eba11 │ │ │ │ + @ instruction: 0xf7fffb07 │ │ │ │ strtmi pc, [r8], -r7, ror #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe93 │ │ │ │ @ instruction: 0x463071ba │ │ │ │ - blx 0x54fc36 │ │ │ │ + blx 0xffe4fc34 │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ vmin.s8 d20, d11, d24 │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ pop {r0, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf13c47f0 │ │ │ │ - svclt 0x0000b843 │ │ │ │ + svclt 0x0000b827 │ │ │ │ addseq r4, r5, r8, ror #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fb8 │ │ │ │ addlt r4, sp, r2, asr #22 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ cdpvs 3, 0, cr0, cr3, cr0, {0} │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ ldrdcc pc, [r8], r3 │ │ │ │ ldrmi fp, [r8, fp, lsl #2] │ │ │ │ andscs r4, r0, r5, lsl #12 │ │ │ │ - stc2 2, cr15, [r6], #100 @ 0x64 │ │ │ │ + stc2 2, cr15, [sl], {25} │ │ │ │ tstpeq r0, #22 @ p-variant is OBSOLETE │ │ │ │ strpl lr, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf8d4d024 │ │ │ │ addvs r3, r3, ip, ror r2 │ │ │ │ @ instruction: 0xf100b353 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ tstpvc pc, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ @@ -3470,29 +3470,29 @@ │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ strcs r7, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xb1bb781b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff55021c │ │ │ │ - ldc2 1, cr15, [r0], #232 @ 0xe8 │ │ │ │ + blx 0xfed5021c │ │ │ │ + ldc2 1, cr15, [r4], {58} @ 0x3a │ │ │ │ strmi r9, [r1], -r8, lsl #22 │ │ │ │ strls r9, [r4], -r6, lsl #20 │ │ │ │ - andne pc, ip, fp, asr #12 │ │ │ │ + sbceq pc, ip, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ strpl lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf1449700 │ │ │ │ - ldr pc, [r0, fp, lsl #19]! │ │ │ │ + ldr pc, [r0, pc, ror #18]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - subne pc, r8, fp, asr #12 │ │ │ │ + andne pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1449600 │ │ │ │ - str pc, [r6, r1, lsl #19]! │ │ │ │ - @ instruction: 0xf92af294 │ │ │ │ + str pc, [r6, r5, ror #18]! │ │ │ │ + @ instruction: 0xf90af294 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r1, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @@ -3507,15 +3507,15 @@ │ │ │ │ ldmdavs fp, {r1, r8, sl, ip, lr} │ │ │ │ blmi 0x9c1e6c │ │ │ │ blls 0x2ed8ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 115) │ │ │ │ andlt r4, ip, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stcllt 2, cr15, [ip], #-100 @ 0xffffff9c │ │ │ │ + mrrclt 2, 1, pc, r0, cr9 @ │ │ │ │ addcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vqdmlal.s , d16, d0[3] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -3525,29 +3525,29 @@ │ │ │ │ @ instruction: 0xf8d02395 │ │ │ │ ldmib r4, {r2, r6, r7, r9, ip, sp, lr}^ │ │ │ │ ldmdavc fp, {r9, sl, pc} │ │ │ │ strtmi fp, [r9], -r3, asr #3 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ vabal.s8 , d6, d8 │ │ │ │ - @ instruction: 0xf13afa67 │ │ │ │ - blls 0x2529f0 │ │ │ │ + @ instruction: 0xf13afa47 │ │ │ │ + blls 0x252980 │ │ │ │ bls 0x1a50ec │ │ │ │ @ instruction: 0xf64b9604 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf8cd002d │ │ │ │ strls r8, [r3, #-8] │ │ │ │ @ instruction: 0xf1449700 │ │ │ │ - @ instruction: 0xe7bef91d │ │ │ │ + ldr pc, [lr, r1, lsl #18]! │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf64b9600 │ │ │ │ - vshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf144002d │ │ │ │ - @ instruction: 0xe7b4f913 │ │ │ │ - @ instruction: 0xf8bcf294 │ │ │ │ + @ instruction: 0xe7b4f8f7 │ │ │ │ + @ instruction: 0xf89cf294 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6ab24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8d3468c │ │ │ │ @@ -3633,66 +3633,66 @@ │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa52c8 │ │ │ │ blcs 0x147b58 │ │ │ │ strbmi sp, [r2, #-24] @ 0xffffffe8 │ │ │ │ ldrcc sp, [r1], #-2574 @ 0xfffff5f2 │ │ │ │ strbmi r3, [r5], #-1297 @ 0xfffffaef │ │ │ │ @ instruction: 0xf64b440c │ │ │ │ - @ instruction: 0xf2c018f4 │ │ │ │ + @ instruction: 0xf2c018b4 │ │ │ │ @ instruction: 0xf814082d │ │ │ │ strbmi r2, [r1], -r1, lsl #30 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ blcs 0x2e0c0 │ │ │ │ strbmi sp, [r2, #-333] @ 0xfffffeb3 │ │ │ │ @ instruction: 0xf64bdaf2 │ │ │ │ - vmul.f d17, d16, d0[5] │ │ │ │ + vqdmlal.s , d16, d20 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ blt 0x49bb18 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ strbmi fp, [r2, #-2507] @ 0xfffff635 │ │ │ │ @ instruction: 0xf64bdad6 │ │ │ │ - vmul.f d17, d16, d0[7] │ │ │ │ + vqdmlal.s , d16, d28 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0b0c │ │ │ │ addslt fp, r2, #335872 @ 0x52000 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf64bdabc │ │ │ │ - vmul.f d17, d16, d0[7] │ │ │ │ + vqdmlal.s , d16, d28 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0b40 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf64bdaa4 │ │ │ │ - vmul.f d17, d16, d0[5] │ │ │ │ + vqdmlal.s , d16, d20 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ @ instruction: 0x47b02012 │ │ │ │ ldclle 5, cr4, [r6], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3703,52 +3703,52 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - mvnsne pc, fp, asr #12 │ │ │ │ + @ instruction: 0x11bcf64b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bhi 0xba5a90 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3e00 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s16 q8, q2, q10 │ │ │ │ - @ instruction: 0xf64bfbed │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + @ instruction: 0xf64bfbd1 │ │ │ │ + vmla.f d17, d16, d0[2] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vrsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ blx 0x1148aa │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ @ instruction: 0xf64b46bc │ │ │ │ - vaddw.s8 q9, q0, d12 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andlt r0, r3, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ @ instruction: 0xf64bdd24 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vsra.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ ldrbmi sl, [ip], -r0 │ │ │ │ @ instruction: 0xf64c468a │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ andls r0, r1, r2, lsr r0 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ ssatmi r4, #2, r1, asr #12 │ │ │ │ stmiane r2!, {r6, r9, sl, lr} │ │ │ │ mvnvc lr, #68608 @ 0x10c00 │ │ │ │ sbfxmi r4, ip, #8, #25 │ │ │ │ ldrtmi r4, [r3], -r6, lsr #5 │ │ │ │ @@ -3770,46 +3770,46 @@ │ │ │ │ stmibvs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi r4, [lr], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8d04604 │ │ │ │ ldmdbeq fp, {r2, r7}^ │ │ │ │ bicvc lr, r3, r1, lsl #22 │ │ │ │ - @ instruction: 0xf86ef16a │ │ │ │ + @ instruction: 0xf852f16a │ │ │ │ cmplt r0, r5, lsl #12 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r5, -r8] │ │ │ │ andcs r6, r3, #48, 16 @ 0x300000 │ │ │ │ - @ instruction: 0xf8f6f16a │ │ │ │ + @ instruction: 0xf8daf16a │ │ │ │ ldrdne pc, [r4], r4 │ │ │ │ eorle r2, r0, r3, lsl #18 │ │ │ │ andsle r2, r0, r6, lsl #18 │ │ │ │ mrc 15, 0, r4, cr13, cr5, {0} │ │ │ │ ldmdbpl fp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf16a6830 │ │ │ │ - teqppl r8, r7, ror #19 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #19 @ p-variant is OBSOLETE │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ strcs r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ - @ instruction: 0xf8acf16a │ │ │ │ + @ instruction: 0xf890f16a │ │ │ │ svcmi 0x000de7da │ │ │ │ svcmi 0x0070ee1d │ │ │ │ - @ instruction: 0xf64e6830 │ │ │ │ - vsubl.s8 q8, d0, d8 │ │ │ │ + vtst.8 d22, d14, d16 │ │ │ │ + vmlal.s , d16, d0[2] │ │ │ │ @ instruction: 0xf16a0232 │ │ │ │ - ldmdbpl fp!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ svcmi 0x0006e7e6 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ andcs r6, r2, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf16a2101 │ │ │ │ - ldmdbpl fp!, {r0, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ svclt 0x0000e7da │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 0xfec5207c │ │ │ │ @@ -3820,15 +3820,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ stmdb r5, {r8, sp}^ │ │ │ │ strbmi r2, [r8], -r2, lsl #6 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrbhi pc, [r0], #-2269 @ 0xfffff723 @ │ │ │ │ - mrrc 2, 8, pc, r4, cr2 @ │ │ │ │ + ldc 2, cr15, [r4], #-520 @ 0xfffffdf8 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ eorvs r2, ip, r0, lsl #8 │ │ │ │ andmi pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xff7ef7ff │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a36 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @@ -3847,47 +3847,47 @@ │ │ │ │ ldrbmi r0, [r3], #-2058 @ 0xfffff7f6 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stmdavs r8!, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi sl, [sl], -r4, lsl #22 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - ldc2 1, cr15, [r0], #-424 @ 0xfffffe58 │ │ │ │ + ldc2 1, cr15, [r4], {106} @ 0x6a │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmiblt r2!, {r0, r5, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf16a4628 │ │ │ │ - andcs pc, r1, sp, lsr #16 │ │ │ │ + andcs pc, r1, r1, lsl r8 @ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ strtcc pc, [r4], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1290300 │ │ │ │ stcmi 2, cr15, [ip, #-52]! @ 0xffffffcc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r6, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf64b3000 │ │ │ │ - vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r0, ror #15 │ │ │ │ bcs 0x4ddc4 │ │ │ │ stmdbls r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - stc2 2, cr15, [sl], #588 @ 0x24c │ │ │ │ + stc2 2, cr15, [sl], {147} @ 0x93 │ │ │ │ str r9, [r5, r3, lsl #20]! │ │ │ │ @ instruction: 0xf64b6834 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vmla.f d18, d0, d0[2] │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r8}^ │ │ │ │ movwcs lr, #10581 @ 0x2955 │ │ │ │ strb r4, [r9, r0, lsr #15] │ │ │ │ - mrc2 2, 0, pc, cr4, cr3, {4} │ │ │ │ + ldc2l 2, cr15, [r4, #588]! @ 0x24c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0], #-2853 @ 0xfffff4db │ │ │ │ @@ -3905,48 +3905,48 @@ │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9ed4 │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf16a9400 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blls 0x10869c │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xffbef169 │ │ │ │ + @ instruction: 0xffa2f169 │ │ │ │ blmi 0x39bee4 │ │ │ │ blls 0x26df4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf64b3000 │ │ │ │ - vaddw.s8 q9, q8, d28 │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ vqdmlsl.s16 q7, d19, d5[2] │ │ │ │ - svclt 0x0000fdbd │ │ │ │ + svclt 0x0000fd9d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4606b090 │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c7c4 │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, q1, d0 │ │ │ │ - stmdbge r4, {r1, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf8dd4603 │ │ │ │ @@ -3963,23 +3963,23 @@ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x947b8 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - blx 0x1250562 │ │ │ │ + blx 0xb50562 │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s16 q2, d3, d2[1] │ │ │ │ - @ instruction: 0xf1c9fbe5 │ │ │ │ + @ instruction: 0xf1c9fbc5 │ │ │ │ ldmib sp, {r5, r9}^ │ │ │ │ @ instruction: 0xf04fae02 │ │ │ │ bl 0x656fe4 │ │ │ │ @ instruction: 0xf14e000a │ │ │ │ @ instruction: 0xf5100100 │ │ │ │ @ instruction: 0xf1416480 │ │ │ │ vcgt.u32 d16, d15, d0 │ │ │ │ @@ -3990,97 +3990,97 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf64bd0c1 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vmla.f d18, d0, d0[2] │ │ │ │ ldmdavs r4!, {r0, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ @ instruction: 0xf169a804 │ │ │ │ - andcs pc, r1, r1, lsl pc @ │ │ │ │ + strdcs pc, [r1], -r5 │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ vqdmlsl.s16 q7, d19, d4[3] │ │ │ │ - @ instruction: 0xf64bfd17 │ │ │ │ - vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf64bfcf7 │ │ │ │ + vsra.s64 q9, q2, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ blmi 0x114128 │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [r4, #-376]! @ 0xfffffe88 │ │ │ │ + stc2 2, cr15, [r4, #-376] @ 0xfffffe88 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - eorseq lr, r2, r4, lsl r8 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr4, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, q1, d0 │ │ │ │ - stmdbge r6, {r3, r4, r5, r7, r9, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r3, r4, r7, r9, fp, sp, lr, pc} │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff6505 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548598 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -r5, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 4, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr8, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2419 @ 0x973 │ │ │ │ @ instruction: 0xf16aab02 │ │ │ │ - ldmiblt r8, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf169a806 │ │ │ │ - @ instruction: 0x2001feb1 │ │ │ │ + mulcs r1, r5, lr │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf64b5972 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf102012d │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ ldrb r4, [pc, r8, lsr #15] │ │ │ │ strb r4, [r1, r8, lsr #12]! │ │ │ │ - stc2 2, cr15, [ip], #588 @ 0x24c │ │ │ │ - tstpcc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stc2 2, cr15, [ip], {147} @ 0x93 │ │ │ │ + bicscs pc, r4, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorscc pc, r4, fp, asr #12 │ │ │ │ + rscscs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vhsub.s16 , q7, │ │ │ │ - svclt 0x0000fcb9 │ │ │ │ + svclt 0x0000fc99 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - eorseq lr, r2, r8, lsr #16 │ │ │ │ + eorseq lr, r2, r8, ror #15 │ │ │ │ ldrlt r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf64d4602 │ │ │ │ - vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ + vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ ldmib r3, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ strtmi r4, [r3], -r0 │ │ │ │ blmi 0x1522ec │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -4112,70 +4112,70 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r5, lsr fp │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x350c14 │ │ │ │ + stmib ip!, {r1, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4642f999 │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ cmnpne r9, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ cmppne sp, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54544 @ 0xd510 │ │ │ │ ldrls r2, [r2, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ tstls r3, #-2080374784 @ 0x84000000 │ │ │ │ - bicpl pc, r1, #76, 12 @ 0x4c00000 │ │ │ │ + orrpl pc, r1, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ ldmiblt r8!, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmnlt fp, #14336 @ 0x3800 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf64bd01a │ │ │ │ - vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vmov.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ and r0, r3, sp, lsr #12 │ │ │ │ bl 0xfee25300 │ │ │ │ andsle r0, r1, r4, lsl #16 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0x1150cc8 │ │ │ │ + blx 0x950cc8 │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r8], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r4, lsl #12 │ │ │ │ - stc2l 2, cr15, [lr], #-456 @ 0xfffffe38 │ │ │ │ + mcrr2 2, 7, pc, lr, cr2 @ │ │ │ │ ble 0xffa5f294 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ bicsmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strb r9, [r9, lr, lsl #6] │ │ │ │ - blx 0xff950d16 │ │ │ │ + blx 0xff150d16 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r8 │ │ │ │ stmdals r2, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0c56880 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r5, ip, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -4184,47 +4184,47 @@ │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, sp, sp, lsr fp │ │ │ │ strmi r2, [r0], r0, lsl #14 │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ - @ instruction: 0xf988f0c5 │ │ │ │ + @ instruction: 0xf96cf0c5 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - ldmdb r6!, {r1, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r6, {r1, r7, r9, ip, sp, lr, pc}^ │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf928f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vqdmlal.s q9, d16, d1[2] │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - bicpl pc, r1, #76, 12 @ 0x4c00000 │ │ │ │ + orrpl pc, r1, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44ac50 │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - stmdbcc r8!, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbcc r8!, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s16 , d3, d0 │ │ │ │ - blls 0x452a74 │ │ │ │ + blls 0x4529f4 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vhadd.s d18, d2, d10 │ │ │ │ - @ instruction: 0x2c00fbe1 │ │ │ │ + @ instruction: 0x2c00fbc1 │ │ │ │ blmi 0x5caf44 │ │ │ │ blls 0xaee41c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4236,103 +4236,103 @@ │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ vhadd.s d16, d1, d29 │ │ │ │ - @ instruction: 0xe7d4fd55 │ │ │ │ - blx 0x1150e56 │ │ │ │ + @ instruction: 0xe7d4fd35 │ │ │ │ + blx 0x950e56 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrsbhi pc, [r0], #-130 @ 0xffffff7e @ │ │ │ │ ldrmi fp, [r4], -r5, lsl #1 │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ - mrc2 2, 1, pc, cr8, cr8, {0} │ │ │ │ + mrc2 2, 0, pc, cr12, cr8, {0} │ │ │ │ strmi r9, [r2], r0, lsl #8 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ strbmi r6, [r3], -r5, ror #21 │ │ │ │ sbfxmi r4, r2, #12, #9 │ │ │ │ @ instruction: 0xf1b8bbb8 │ │ │ │ stcle 15, cr0, [r6, #-0] │ │ │ │ ldrbcc pc, [pc, r8, lsl #2]! @ │ │ │ │ - rsbscc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + eorscc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbcc pc, [pc, #266]! @ 0x14562 @ │ │ │ │ @ instruction: 0xf1ca4457 │ │ │ │ @ instruction: 0xf6460901 │ │ │ │ - @ instruction: 0xf2c04bd8 │ │ │ │ + @ instruction: 0xf2c04b98 │ │ │ │ @ instruction: 0xf8cd0b31 │ │ │ │ strbmi sl, [r2], ip │ │ │ │ bl 0x265eb0 │ │ │ │ ldrtmi r0, [r2], -r5, lsl #6 │ │ │ │ ldrbeq r4, [fp], r1, asr #12 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f815 │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ strhle r4, [lr, #45]! @ 0x2d │ │ │ │ @ instruction: 0xf8dd46d0 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ - mcr2 2, 3, pc, cr10, cr8, {0} @ │ │ │ │ + mcr2 2, 2, pc, cr14, cr8, {0} @ │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf64b3000 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ vmin.s16 q2, q4, q0 │ │ │ │ - @ instruction: 0x4640fe55 │ │ │ │ + @ instruction: 0x4640fe39 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - orrscc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + cmppcc r4, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ - orrscc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + cmppcc ip, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e78c │ │ │ │ ldrlt r4, [r0], #-1684 @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - orrpl pc, ip, r4, asr #4 │ │ │ │ + cmpppl ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrdmi lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46a4 │ │ │ │ strbmi r4, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ stmdacs r5, {r4, r5, sl, ip, sp, pc} │ │ │ │ andle r9, r9, r2, lsl #24 │ │ │ │ @ instruction: 0xf64b4684 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ strbtmi r0, [r2], -sp, lsr #2 │ │ │ │ ldrdcc lr, [r0], -r4 │ │ │ │ @ instruction: 0x4718bc30 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ - @ instruction: 0x31b8f64b │ │ │ │ + cmnpcc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldclt 6, cr4, [r0], #-688 @ 0xfffffd50 │ │ │ │ svclt 0x00004760 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6b74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ smlatbcs r0, r0, r2, r2 │ │ │ │ - stmda r4!, {r1, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + stmda r4, {r1, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2104 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ vhsub.s8 d16, d4, d1 │ │ │ │ vsubw.s8 , q0, d13 │ │ │ │ @ instruction: 0xf8c40301 │ │ │ │ stmib r4, {r2, r7}^ │ │ │ │ @@ -4344,15 +4344,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - ldmda ip!, {r1, r7, r9, ip, sp, lr, pc} │ │ │ │ + ldmda ip, {r1, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ andspl pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4368,45 +4368,45 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrbtcc pc, [r4], #1611 @ 0x64b @ │ │ │ │ + ldrtcc pc, [r4], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpeq ip, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicscc pc, ip, fp, asr #12 │ │ │ │ + orrscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s32 d9, d0, d6 │ │ │ │ - svclt 0x0000ffbd │ │ │ │ + svclt 0x0000ffa1 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00ecf8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ blmi 0x43ee58 │ │ │ │ ldmdavs fp, {r0, r2, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf8520300 │ │ │ │ andls r1, r0, #4, 22 @ 0x1000 │ │ │ │ - cdp2 2, 9, cr15, cr14, cr2, {1} │ │ │ │ + cdp2 2, 8, cr15, cr2, cr2, {1} │ │ │ │ blmi 0x2ae7dc │ │ │ │ ldmdavs sl, {r6, r8, r9, fp, ip} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #3 │ │ │ │ - svclt 0x0000fa07 │ │ │ │ + svclt 0x0000f9e7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vrsra.s64 d21, d24, #64 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ @@ -4417,15 +4417,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addscc pc, r4, sp, asr #12 │ │ │ │ + subscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcc lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @@ -4832,28 +4832,28 @@ │ │ │ │ blx 0x8d55b0 │ │ │ │ sbcsmi pc, r3, r5, lsl #10 │ │ │ │ stmib r0, {r0, r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ bvc 0x12b2144 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ ldrbmi sl, [r4], -sp, asr #30 │ │ │ │ andcs lr, r0, lr, lsl #14 │ │ │ │ - msreq SPSR_, #81788928 @ 0x4e00000 │ │ │ │ + msreq CPSR_, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - @ instruction: 0xf64bfc21 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64bfc05 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0x94e28 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - mcr2 2, 5, pc, cr4, cr13, {2} @ │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ + mcr2 2, 4, pc, cr4, cr13, {2} @ │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6bf88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x100fa4 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4884,39 +4884,39 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd30 │ │ │ │ svclt 0x00010f01 │ │ │ │ andcs r6, r0, #68 @ 0x44 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ rscle r2, lr, r2, lsl #6 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x5952d4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q11, │ │ │ │ - vmovvc.s16 pc, d19[0] │ │ │ │ + vnmlsvc.f64 d15, d19, d17 │ │ │ │ ldmvs r1, {r0, r1, r3, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ stmib r0, {r0, r6, sp, lr}^ │ │ │ │ ldrb r2, [sl, r2, lsl #6] │ │ │ │ - strbmi pc, [r8, #-1611]! @ 0xfffff9b5 @ │ │ │ │ + strmi pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0a │ │ │ │ @ instruction: 0x462072de │ │ │ │ vrshl.s32 d9, d0, d6 │ │ │ │ - @ instruction: 0xf64bfba5 │ │ │ │ - vmls.f d20, d0, d0[6] │ │ │ │ + @ instruction: 0xf64bfb89 │ │ │ │ + vabal.s8 q10, d0, d24 │ │ │ │ @ instruction: 0xf64b052d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xd5320 │ │ │ │ sbcsvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0xfe5d1712 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ + blx 0x1ed1712 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #572 @ 0x23c │ │ │ │ @ instruction: 0xf04f0bc6 │ │ │ │ stmdavs r4!, {sl, fp} │ │ │ │ @@ -5324,20 +5324,20 @@ │ │ │ │ stmib r1, {r8, sl, sp}^ │ │ │ │ blls 0xe68ec │ │ │ │ subsle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf0467a94 │ │ │ │ strtmi r0, [r0], -r0, asr #12 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ @ instruction: 0xf64bae83 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0xfec555bc │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - blx 0xff6d1e84 │ │ │ │ + blx 0xfeed1e84 │ │ │ │ str r7, [ip, #2125]! @ 0x84d │ │ │ │ strble r0, [lr], #664 @ 0x298 │ │ │ │ @ instruction: 0xf64f3d01 │ │ │ │ vshr.s64 , , #64 │ │ │ │ bl 0x10d55a0 │ │ │ │ strb r0, [r6, r0, lsl #6] │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ @@ -5505,15 +5505,15 @@ │ │ │ │ b 0x1053bd8 │ │ │ │ blx 0x557dc │ │ │ │ @ instruction: 0xf04ff108 │ │ │ │ tstls sl, r8, lsl #18 │ │ │ │ @ instruction: 0xf1c8900b │ │ │ │ tstls r9, r7, lsr #2 │ │ │ │ bllt 0xfead37c8 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ @ instruction: 0xf1c02403 │ │ │ │ @ instruction: 0xf1000e00 │ │ │ │ blx 0x1d8860 │ │ │ │ @ instruction: 0xf88df000 │ │ │ │ blx 0x9e5828 │ │ │ │ b 0x1055024 │ │ │ │ @@ -5532,89 +5532,89 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144f0c4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - @ instruction: 0xf93af25d │ │ │ │ + @ instruction: 0xf91af25d │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf292e611 │ │ │ │ - @ instruction: 0xf1bef91b │ │ │ │ + @ instruction: 0xf1bef8fb │ │ │ │ andle r0, r6, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r4], -r5, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ ldmib sp, {r1, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe750af5c │ │ │ │ @ instruction: 0xf4bf4566 │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ - sbcmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + addmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d5, d7 │ │ │ │ - stccs 14, cr15, [r1], {123} @ 0x7b │ │ │ │ + stccs 14, cr15, [r1], {95} @ 0x5f │ │ │ │ blge 0x1b529b0 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x995d74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - @ instruction: 0xf64bfe6d │ │ │ │ - vsubl.s8 q10, d16, d28 │ │ │ │ + @ instruction: 0xf64bfe51 │ │ │ │ + vmlal.s q10, d0, d0[7] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r3, #64, 4 │ │ │ │ vpadd.i32 d4, d5, d12 │ │ │ │ - @ instruction: 0xf64bfe5f │ │ │ │ - @ instruction: 0xf2c044dc │ │ │ │ + @ instruction: 0xf64bfe43 │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x5d5dac │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1608 @ 0xfffff9b8 │ │ │ │ - cdp2 2, 5, cr15, cr0, cr5, {1} │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + cdp2 2, 3, cr15, cr4, cr5, {1} │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - cdp2 2, 4, cr15, cr2, cr5, {1} │ │ │ │ + cdp2 2, 2, cr15, cr6, cr5, {1} │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 3, cr15, cr4, cr5, {1} │ │ │ │ + cdp2 2, 1, cr15, cr8, cr5, {1} │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x195dfc │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - cdp2 2, 2, cr15, cr10, cr5, {1} │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r4, asr #17 │ │ │ │ + cdp2 2, 0, cr15, cr14, cr5, {1} │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, r4, ror r8 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [ip], #572 @ 0x23c │ │ │ │ strcs r0, [r0], -r7, asr #31 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -6016,21 +6016,21 @@ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ ldrcs r4, [r0, #-1282] @ 0xfffffafe │ │ │ │ stmdacs r0, {r0, r1, fp, ip, pc} │ │ │ │ bvc 0xfe54a11c │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stccs 6, cr4, [r0], {35} @ 0x23 │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {1} @ │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d30 │ │ │ │ vqsub.s16 d17, d28, d9 │ │ │ │ - stmdavc r8, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavc r8, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq lr, [r8, #1460] @ 0x5b4 │ │ │ │ stccc 4, cr13, [r1, #-824] @ 0xfffffcc8 │ │ │ │ mvnseq pc, #-1073741808 @ 0xc0000010 │ │ │ │ movwmi lr, #47050 @ 0xb7ca │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ str r4, [r0, fp, lsl #12]! │ │ │ │ @@ -6195,15 +6195,15 @@ │ │ │ │ tstpls sl, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ streq lr, [r9], #-2628 @ 0xfffff5bc │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstls r9, fp, lsl #8 │ │ │ │ bllt 0xfee14290 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ vst3.32 @ instruction: 0xf485fab5 │ │ │ │ @ instruction: 0xf1c42603 │ │ │ │ @ instruction: 0xf1040c00 │ │ │ │ blx 0x159b28 │ │ │ │ @ instruction: 0xf88df404 │ │ │ │ blx 0x96e2f0 │ │ │ │ b 0x11552e4 │ │ │ │ @@ -6223,89 +6223,89 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144fba4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - blx 0xff552c8e │ │ │ │ + blx 0xfed52c8e │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf291e616 │ │ │ │ - @ instruction: 0xf1befbb5 │ │ │ │ + @ instruction: 0xf1befb95 │ │ │ │ andle r0, r6, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r6], -r1, lsl #3 │ │ │ │ @ instruction: 0x2e04a908 │ │ │ │ ldmib sp, {r0, r1, r2, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ @ instruction: 0xf67f45bc │ │ │ │ smlsld sl, r8, r4, pc @ │ │ │ │ - sbcmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + addmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d5, d7 │ │ │ │ - @ instruction: 0x2e01f915 │ │ │ │ + mcrcs 8, 0, pc, cr1, cr9, {7} @ │ │ │ │ blge 0x1e1347c │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x996840 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - @ instruction: 0xf64bf907 │ │ │ │ - vsubl.s8 q10, d16, d28 │ │ │ │ + @ instruction: 0xf64bf8eb │ │ │ │ + vmlal.s q10, d0, d0[7] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r3, #64, 4 │ │ │ │ vpadd.i32 d4, d5, d12 │ │ │ │ - @ instruction: 0xf64bf8f9 │ │ │ │ - @ instruction: 0xf2c044dc │ │ │ │ + @ instruction: 0xf64bf8dd │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x5d6878 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf8eaf225 │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + @ instruction: 0xf8cef225 │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf8dcf225 │ │ │ │ + @ instruction: 0xf8c0f225 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8cef225 │ │ │ │ + @ instruction: 0xf8b2f225 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x1968c8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf8c4f225 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r4, asr #17 │ │ │ │ + @ instruction: 0xf8a8f225 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, r4, ror r8 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2500] @ 0xfffff63c │ │ │ │ strdls r0, [r6], -r7 │ │ │ │ @@ -6726,21 +6726,21 @@ │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ stmdbls r3, {r1, r8} │ │ │ │ rsble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d29 │ │ │ │ vqsub.s16 d17, d27, d9 │ │ │ │ - ldmdavc lr, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavc lr, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq lr, [r1, #-1440] @ 0xfffffa60 │ │ │ │ vshl.s8 , q6, q8 │ │ │ │ ldmdane r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf148460a │ │ │ │ strb r0, [r5, r0, lsl #16] │ │ │ │ @ instruction: 0xf04f4313 │ │ │ │ svclt 0x00140200 │ │ │ │ @@ -6904,15 +6904,15 @@ │ │ │ │ bicsle r2, sp, r5, lsl #18 │ │ │ │ @ instruction: 0xf0002a05 │ │ │ │ @ instruction: 0xf0158087 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab04 │ │ │ │ ldrb sl, [sp], -fp, lsl #30 │ │ │ │ ldrbt r2, [pc], r0, lsl #14 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ @ instruction: 0xf083fab3 │ │ │ │ blx 0xfecc5200 │ │ │ │ eorcc pc, r0, r2, lsl #1 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ blx 0xa6fcc │ │ │ │ b 0x1114de4 │ │ │ │ @ instruction: 0xf1c00308 │ │ │ │ @@ -6954,88 +6954,88 @@ │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ mvnsmi pc, r1 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r9, #3244032 @ 0x318000 │ │ │ │ andeq pc, r0, r0, asr #6 │ │ │ │ blvc 0x1850660 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - mrc2 2, 0, pc, cr14, cr11, {2} │ │ │ │ + ldc2l 2, cr15, [lr, #364]! @ 0x16c │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ bcs 0x1d0638 │ │ │ │ bcs 0x18aeb4 │ │ │ │ svcge 0x0075f47f │ │ │ │ blge 0x2286e0 │ │ │ │ ldrb r2, [sp, #2564] @ 0xa04 │ │ │ │ - ldc2l 2, cr15, [r6, #576]! @ 0x240 │ │ │ │ + ldc2l 2, cr15, [r6, #576] @ 0x240 │ │ │ │ movwvs lr, #27101 @ 0x69dd │ │ │ │ ldrdpl lr, [sl], -sp │ │ │ │ svclt 0x00084283 │ │ │ │ andle r4, r4, lr, lsr #5 │ │ │ │ orrmi r4, r3, lr, lsr #5 │ │ │ │ svcge 0x0048f4ff │ │ │ │ ldrmi lr, [lr, #1852]! @ 0x73c │ │ │ │ svcge 0x0044f67f │ │ │ │ @ instruction: 0xf64be738 │ │ │ │ - vmlal.s q10, d16, d0[0] │ │ │ │ + vsubl.s8 q10, d16, d0 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xadeedc │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - blx 0x1853776 │ │ │ │ - ldrbmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + blx 0x1153776 │ │ │ │ + ldrmi pc, [ip], #1611 @ 0x64b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b24 │ │ │ │ strls r7, [r0], #-518 @ 0xfffffdfa │ │ │ │ - blx 0x14d3792 │ │ │ │ + blx 0xdd3792 │ │ │ │ @ instruction: 0xf43f2901 │ │ │ │ andcs sl, r0, r8, lsr #22 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, lsl fp │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - blx 0x11537ae │ │ │ │ - adcmi pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + blx 0xa537ae │ │ │ │ + rsbmi pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55f780 │ │ │ │ - blx 0xdd37ca │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + blx 0x6d37ca │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xa537e6 │ │ │ │ + blx 0x3537e6 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x6d3802 │ │ │ │ + blx 0xfffd3800 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x197430 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x453816 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r4, asr #17 │ │ │ │ + blx 0xffd53814 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, r4, ror r8 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [lr], #572 @ 0x23c │ │ │ │ strcs r0, [r0, #-3014] @ 0xfffff43a │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -7439,21 +7439,21 @@ │ │ │ │ stmib r1, {sp}^ │ │ │ │ ldrcs r4, [r0, #-1282] @ 0xfffffafe │ │ │ │ blcs 0x3e200 │ │ │ │ bvc 0xfe54b758 │ │ │ │ movteq pc, #69 @ 0x45 @ │ │ │ │ stccs 6, cr4, [r0], {32} │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {1} @ │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d30 │ │ │ │ vqsub.s16 d17, d27, d9 │ │ │ │ - @ instruction: 0xf891fa53 │ │ │ │ + @ instruction: 0xf891fa33 │ │ │ │ ldr ip, [r4, #1]! │ │ │ │ strble r0, [sp], #472 @ 0x1d8 │ │ │ │ @ instruction: 0xf1633d01 │ │ │ │ @ instruction: 0xe7c9437f │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @@ -7618,15 +7618,15 @@ │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9109 │ │ │ │ @ instruction: 0xf7ff0e08 │ │ │ │ svclt 0x0000bbb3 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ submi r2, r4, #12582912 @ 0xc00000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0xf000fa07 │ │ │ │ andspl pc, r0, sp, lsl #17 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r7 │ │ │ │ andls r4, r7, r0, lsr #6 │ │ │ │ @@ -7645,88 +7645,88 @@ │ │ │ │ streq fp, [r3], -r0, ror #2 │ │ │ │ andeq pc, r0, #64, 6 │ │ │ │ mvnsmi pc, #3 │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ tstmi r3, #192, 18 @ 0x300000 │ │ │ │ blvc 0x14511e4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - @ instruction: 0xf8b8f25b │ │ │ │ + @ instruction: 0xf898f25b │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ @ instruction: 0xf290e618 │ │ │ │ - stccs 8, cr15, [r6], {153} @ 0x99 │ │ │ │ + stccs 8, cr15, [r6], {121} @ 0x79 │ │ │ │ stccs 0, cr13, [r5], {5} │ │ │ │ strtmi sp, [r5], -r5, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ ldmib sp, {r0, r1, r3, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, lr, pc}^ │ │ │ │ addmi r7, fp, #-2147483646 @ 0x80000002 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ ldrmi sp, [ip, #4]! │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe751af5d │ │ │ │ @ instruction: 0xf67f42b0 │ │ │ │ smlsld sl, sp, r9, pc @ │ │ │ │ - sbcmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + addmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d3, d7 │ │ │ │ - stccs 13, cr15, [r1, #-1004] @ 0xfffffc14 │ │ │ │ + stccs 13, cr15, [r1, #-892] @ 0xfffffc84 │ │ │ │ blge 0x1e54ab0 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x997e74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - @ instruction: 0xf64bfded │ │ │ │ - vsubl.s8 q10, d16, d28 │ │ │ │ + @ instruction: 0xf64bfdd1 │ │ │ │ + vmlal.s q10, d0, d0[7] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r3, #64, 4 │ │ │ │ vpadd.i32 d4, d3, d12 │ │ │ │ - @ instruction: 0xf64bfddf │ │ │ │ - @ instruction: 0xf2c044dc │ │ │ │ + @ instruction: 0xf64bfdc3 │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x5d7eac │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1648 @ 0xfffff990 │ │ │ │ - ldc2l 2, cr15, [r0, #140] @ 0x8c │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + ldc2 2, cr15, [r4, #140]! @ 0x8c │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2l 2, cr15, [r2, #140] @ 0x8c │ │ │ │ + stc2 2, cr15, [r6, #140]! @ 0x8c │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [r4, #140]! @ 0x8c │ │ │ │ + ldc2 2, cr15, [r8, #140] @ 0x8c │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x197efc │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - stc2 2, cr15, [sl, #140]! @ 0x8c │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r4, asr #17 │ │ │ │ + stc2 2, cr15, [lr, #140] @ 0x8c │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, r4, ror r8 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6ec6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ addlt r4, r2, sp, lsr sl │ │ │ │ @ instruction: 0xf982f7fd │ │ │ │ blcc 0x75b0c │ │ │ │ @@ -7780,21 +7780,21 @@ │ │ │ │ b 0x102fccc │ │ │ │ beq 0xff26bc48 │ │ │ │ smlabteq r2, r4, r9, lr │ │ │ │ andcs lr, r0, #45875200 @ 0x2bc0000 │ │ │ │ addsvs pc, r0, #805306380 @ 0x3000000c │ │ │ │ msrcc SPSR_fc, #64, 4 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscvs pc, sp, #64, 4 │ │ │ │ - ldc2 2, cr15, [ip, #-140] @ 0xffffff74 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r8, lsl r9 │ │ │ │ + stc2 2, cr15, [r0, #-140] @ 0xffffff74 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6bb40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ andls sl, r3, r8, lsr #18 │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -8900,20 +8900,20 @@ │ │ │ │ ldmib sp, {r3, sl, sp, lr, pc}^ │ │ │ │ andls r1, r8, r8 │ │ │ │ strpl lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ svcls 0x00069005 │ │ │ │ @ instruction: 0xf89be4e3 │ │ │ │ stccs 0, cr4, [r0], {13} │ │ │ │ @ instruction: 0xf64bd1e0 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfeb58d9c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - strcs pc, [r0], -fp, ror #29 │ │ │ │ + strcs pc, [r0], -fp, asr #29 │ │ │ │ streq lr, [r3], #-2638 @ 0xfffff5b2 │ │ │ │ streq lr, [r2, #-2633] @ 0xfffff5b7 │ │ │ │ @ instruction: 0x46b64631 │ │ │ │ @ instruction: 0xf7ff46b1 │ │ │ │ blx 0xfed07384 │ │ │ │ ldmdblt fp, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 10, 4, pc, cr6, cr6, {5} @ │ │ │ │ @@ -9004,15 +9004,15 @@ │ │ │ │ @ instruction: 0xf7ff4380 │ │ │ │ vstrls d11, [r8, #-672] @ 0xfffffd60 │ │ │ │ movwmi r9, #55556 @ 0xd904 │ │ │ │ ldrdvc lr, [r5, -sp] │ │ │ │ tstcs r0, pc, lsl #6 │ │ │ │ tstls r8, ip, lsl #12 │ │ │ │ str r9, [lr], #-261 @ 0xfffffefb │ │ │ │ - cdp2 2, 0, cr15, cr10, cr14, {4} │ │ │ │ + stc2l 2, cr15, [sl, #568]! @ 0x238 │ │ │ │ andle r2, r7, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ ldmdbge r6, {r0, r1, r2, r3, r4, r6, r9, sl, fp, sp, pc} │ │ │ │ movwls r2, #31492 @ 0x7b04 │ │ │ │ bllt 0xfe396e8c │ │ │ │ andspl lr, r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x4118e9dd │ │ │ │ @@ -9023,75 +9023,75 @@ │ │ │ │ ldmib sp, {r0, r5, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r4, r9, ip, lr}^ │ │ │ │ addmi r4, sl, #-2147483642 @ 0x80000006 │ │ │ │ adcmi fp, r5, #8, 30 │ │ │ │ ldrmi sp, [ip, #498]! @ 0x1f2 │ │ │ │ mcrge 6, 1, pc, cr4, cr15, {3} @ │ │ │ │ @ instruction: 0xf64be615 │ │ │ │ - @ instruction: 0xf2c044f0 │ │ │ │ + @ instruction: 0xf2c044b0 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0xcd9388 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d2 │ │ │ │ - @ instruction: 0xf64bfb63 │ │ │ │ - vshl.s64 q10, q6, #0 │ │ │ │ + @ instruction: 0xf64bfb47 │ │ │ │ + vshl.s64 d20, d12, #0 │ │ │ │ @ instruction: 0xf64b052d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xb593a4 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x1555786 │ │ │ │ - sbcmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + blx 0xe55786 │ │ │ │ + addmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d20 │ │ │ │ vqsub.s32 d2, d2, d7 │ │ │ │ - blls 0x217c30 │ │ │ │ + blls 0x217bc0 │ │ │ │ @ instruction: 0xf43e2b01 │ │ │ │ andcs sl, r0, sl, lsl #30 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, lsl fp │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - blx 0xdd57c2 │ │ │ │ - strtmi pc, [ip], #1611 @ 0x64b │ │ │ │ + blx 0x6d57c2 │ │ │ │ + strbtmi pc, [ip], #-1611 @ 0xfffff9b5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46504b16 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d2, d2, d3 │ │ │ │ - andcs pc, r0, r7, lsr #22 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, fp, lsl #22 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b12 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x7557f6 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x557f6 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d12 │ │ │ │ vqsub.s16 d17, d25, d9 │ │ │ │ - mulcs r0, pc, sp @ │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, pc, ror sp @ │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #8, 22 @ 0x2000 │ │ │ │ vhadd.s32 d9, d2, d0 │ │ │ │ - svclt 0x0000fb05 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, lsr r9 │ │ │ │ - eorseq lr, r2, ip, lsl #19 │ │ │ │ - eorseq lr, r2, ip, asr r9 │ │ │ │ - eorseq lr, r2, r4, ror r9 │ │ │ │ - eorseq lr, r2, r8, asr #18 │ │ │ │ + svclt 0x0000fae9 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, ip, asr #18 │ │ │ │ + eorseq lr, r2, ip, lsl r9 │ │ │ │ + eorseq lr, r2, r4, lsr r9 │ │ │ │ + eorseq lr, r2, r8, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeec5210 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vqrdmlsh.s q8, q8, d2[1] │ │ │ │ @@ -9142,15 +9142,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2l 2, cr15, [r8, #316]! @ 0x13c │ │ │ │ + ldc2l 2, cr15, [ip, #316] @ 0x13c │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96a9ce │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x567cbc │ │ │ │ @@ -9164,15 +9164,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ bl 0xfec2aa44 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ - strmi pc, [r3], -sp, asr #27 │ │ │ │ + @ instruction: 0x4603fdb1 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96ab4e │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d3ed8 │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -9390,21 +9390,21 @@ │ │ │ │ blcs 0x92fb4 │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x14da38 │ │ │ │ @ instruction: 0xf64bd04d │ │ │ │ - vmov.i32 d21, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c044dc │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xfea59944 │ │ │ │ subvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf884f222 │ │ │ │ + @ instruction: 0xf868f222 │ │ │ │ stmdale r6!, {r1, r2, r9, fp, sp}^ │ │ │ │ ldmdale r0!, {r2, r9, fp, sp} │ │ │ │ rsble r2, r4, r0, lsl #20 │ │ │ │ streq lr, [r5, #-2846] @ 0xfffff4e2 │ │ │ │ movweq lr, #15180 @ 0x3b4c │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ @ instruction: 0xe7b72210 │ │ │ │ @@ -9417,21 +9417,21 @@ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ andscs r2, r0, #134217728 @ 0x8000000 │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe846240 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr1, cr15, {1} │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d14 │ │ │ │ vqsub.s16 d17, d25, d9 │ │ │ │ - ldrbeq pc, [sl, #2783] @ 0xadf @ │ │ │ │ + ldrbeq pc, [sl, #2751] @ 0xabf @ │ │ │ │ stccc 4, cr13, [r1, #-840] @ 0xfffffcb8 │ │ │ │ mvnseq pc, #-1073741808 @ 0xc0000010 │ │ │ │ blls 0x15344c │ │ │ │ teqle sp, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [sl], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ @@ -9563,16 +9563,16 @@ │ │ │ │ svcvc 0x0093ebb2 │ │ │ │ @ instruction: 0xf04fbf0b │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwcs r0, #26656 @ 0x6820 │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ @ instruction: 0xf88d9b04 │ │ │ │ ldrbt r3, [r0], #-24 @ 0xffffffe8 │ │ │ │ - eorseq lr, r2, r0, lsr #19 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ + eorseq lr, r2, r0, ror #18 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ andcs lr, r0, #864026624 @ 0x33800000 │ │ │ │ blx 0xfecd3334 │ │ │ │ subsmi pc, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ @@ -9609,26 +9609,26 @@ │ │ │ │ movwls r0, #18464 @ 0x4820 │ │ │ │ movwcs lr, #22442 @ 0x57aa │ │ │ │ blls 0xd3450 │ │ │ │ adcsle r2, r0, r0, lsl #22 │ │ │ │ ldrbt r2, [ip], -r0, lsl #4 │ │ │ │ vstrcs d7, [r0, #-404] @ 0xfffffe6c │ │ │ │ stclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - @ instruction: 0xf960f259 │ │ │ │ + @ instruction: 0xf940f259 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ blls 0x153348 │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ stmdbge r6, {r1, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ str r7, [r4, #2125] @ 0x84d │ │ │ │ - @ instruction: 0xf93af28e │ │ │ │ + @ instruction: 0xf91af28e │ │ │ │ andle r2, r5, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmdbge sl, {r1, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrt r9, [r7], r4, lsl #6 │ │ │ │ andgt lr, r8, #3620864 @ 0x374000 │ │ │ │ ldrdpl lr, [ip], -sp │ │ │ │ svclt 0x00084282 │ │ │ │ @@ -9643,45 +9643,45 @@ │ │ │ │ svcge 0x0037f43f │ │ │ │ stmdbge r6, {r0, r2, r8, r9, sp} │ │ │ │ ldr r9, [fp], r4, lsl #6 │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ movwcs sl, #24331 @ 0x5f0b │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ mulcs r0, r4, r6 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl fp │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - cdp2 2, 8, cr15, cr14, cr1, {1} │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + cdp2 2, 7, cr15, cr2, cr1, {1} │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #19456 @ 0x4c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - cdp2 2, 8, cr15, cr0, cr1, {1} │ │ │ │ + cdp2 2, 6, cr15, cr4, cr1, {1} │ │ │ │ @ instruction: 0xf0484041 │ │ │ │ svceq 0x00cd0210 │ │ │ │ ldr r4, [r7, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x319d70 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - cdp2 2, 7, cr15, cr0, cr1, {1} │ │ │ │ + cdp2 2, 5, cr15, cr4, cr1, {1} │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 6, cr15, cr2, cr1, {1} │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r4, asr #17 │ │ │ │ + cdp2 2, 4, cr15, cr6, cr1, {1} │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r0, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d2[3] │ │ │ │ andls r5, r8, sl, lsl #14 │ │ │ │ @@ -9738,15 +9738,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf950f24f │ │ │ │ + @ instruction: 0xf934f24f │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96b31e │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x56860c │ │ │ │ @@ -9760,15 +9760,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ bl 0xfec2b394 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ - strmi pc, [r3], -r5, lsr #18 │ │ │ │ + strmi pc, [r3], -r9, lsl #18 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96b49e │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d4828 │ │ │ │ bls 0x20e6ec │ │ │ │ svclt 0x000845d6 │ │ │ │ @@ -9999,21 +9999,21 @@ │ │ │ │ addhi pc, r9, r0 │ │ │ │ @ instruction: 0xf88d8822 │ │ │ │ vst4.8 {d17-d20}, [r2 :64], r9 │ │ │ │ eorhi r4, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ blcs 0x13a014 │ │ │ │ @ instruction: 0xf64bd055 │ │ │ │ - vmov.i32 d21, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c044dc │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xfec9a2c8 │ │ │ │ subvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xff0d66a6 │ │ │ │ + blx 0xfe9d66a6 │ │ │ │ ldmdale ip!, {r1, r2, fp, sp}^ │ │ │ │ ldmdale r4!, {r2, fp, sp} │ │ │ │ rsbsle r2, sl, r0, lsl #16 │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ stmdaeq r8, {r1, r2, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ vmax.u32 q10, , q9 │ │ │ │ ldrcs r0, [r0, #-522] @ 0xfffffdf6 │ │ │ │ @@ -10028,21 +10028,21 @@ │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ stmdbls r2, {r1, r8} │ │ │ │ eorsle r2, ip, r0, lsl #18 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr5, cr15, {1} │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d5 │ │ │ │ vqsub.s16 d17, d24, d9 │ │ │ │ - ldreq pc, [r6, #-3609] @ 0xfffff1e7 │ │ │ │ + ldreq pc, [r6, #-3577] @ 0xfffff207 │ │ │ │ vshl.s8 , , q8 │ │ │ │ ldmdane r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf148460a │ │ │ │ strb r0, [r8, r0, lsl #16] │ │ │ │ bcs 0x806b8 │ │ │ │ @ instruction: 0xf893d14f │ │ │ │ andcs ip, r0, r1 │ │ │ │ @@ -10181,16 +10181,16 @@ │ │ │ │ bcs 0x1808d4 │ │ │ │ blcs 0x18e830 │ │ │ │ adcshi pc, r3, r0 │ │ │ │ svceq 0x000cf018 │ │ │ │ blge 0x1c9cf4 │ │ │ │ svcge 0x0011f47f │ │ │ │ svclt 0x0000e741 │ │ │ │ - eorseq lr, r2, r0, lsr #19 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ + eorseq lr, r2, r0, ror #18 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ b 0x115ac9c │ │ │ │ sbceq r5, r0, #80, 10 @ 0x14000000 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmdacs r0, {r5, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0xfe84e6b0 │ │ │ │ svcvc 0x0095ebb0 │ │ │ │ @ instruction: 0xf04fbf0b │ │ │ │ @@ -10250,27 +10250,27 @@ │ │ │ │ @ instruction: 0xf04f2005 │ │ │ │ andls r0, r4, r0, lsr #16 │ │ │ │ bls 0xd4038 │ │ │ │ addsle r2, sl, r0, lsl #20 │ │ │ │ ldrt r2, [pc], -r0, lsl #10 │ │ │ │ stmdacs r0, {r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ ldclge 4, cr15, [pc, #-508]! @ 0x19ff4 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #59392 @ 0xe800 │ │ │ │ - mrrc2 2, 5, pc, lr, cr8 @ │ │ │ │ + ldc2 2, cr15, [lr], #-352 @ 0xfffffea0 │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ blls 0x153cb4 │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ blge 0x1c5c14 │ │ │ │ mulgt r1, r3, r8 │ │ │ │ vshl.s8 d14, d19, #5 │ │ │ │ - blcs 0x1d9300 │ │ │ │ + blcs 0x1d9280 │ │ │ │ blcs 0x18e23c │ │ │ │ svcge 0x0044f47f │ │ │ │ blge 0x2bee40 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r9, lr, pc}^ │ │ │ │ addmi r7, r2, #12 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ @@ -10285,46 +10285,46 @@ │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ ldrbt sl, [r4], -sl, lsl #22 │ │ │ │ blcs 0x1c0e7c │ │ │ │ svcge 0x0022f43f │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ strbt sl, [ip], -r6, lsl #22 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x6da738 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - subsmi pc, r9, fp, lsl #19 │ │ │ │ + subsmi pc, r9, pc, ror #18 │ │ │ │ @ instruction: 0xf0484613 │ │ │ │ b 0x13daad8 │ │ │ │ @ instruction: 0x46617cd1 │ │ │ │ @ instruction: 0xf64be4d2 │ │ │ │ - @ instruction: 0xf2c044f0 │ │ │ │ + @ instruction: 0xf2c044b0 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0x45a764 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d1 │ │ │ │ - andcs pc, r0, r5, ror r9 @ │ │ │ │ - msreq SPSR_, #81788928 @ 0x4e00000 │ │ │ │ + andcs pc, r0, r9, asr r9 @ │ │ │ │ + msreq CPSR_, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - andcs pc, r0, r7, ror #18 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, fp, asr #18 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - svclt 0x0000f95d │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r4, asr #17 │ │ │ │ + svclt 0x0000f941 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de2ac │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r2, r7, asr #9 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ @@ -10427,28 +10427,28 @@ │ │ │ │ ldrbeq pc, [r5], #-111 @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425a │ │ │ │ blx 0x1bd24 │ │ │ │ blne 0xfe9570b4 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ adcsmi r4, r0, r3, lsl r3 │ │ │ │ @ instruction: 0xf64be73c │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x25a578 │ │ │ │ vqsub.s16 q9, q4, │ │ │ │ - strdcs pc, [r0], -sp │ │ │ │ - msreq SPSR_, #81788928 @ 0x4e00000 │ │ │ │ + ldrdcs pc, [r0], -sp │ │ │ │ + msreq CPSR_, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - svclt 0x0000f85f │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + svclt 0x0000f843 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb716f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcc 0x86708 │ │ │ │ ldmdale r8!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @@ -10476,20 +10476,20 @@ │ │ │ │ stmib r0, {r2, r6, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs lr, r0, lr, asr #15 │ │ │ │ - tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ adccs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf80cf221 │ │ │ │ - eorseq lr, r2, ip, lsr #19 │ │ │ │ + @ instruction: 0xfff0f220 │ │ │ │ + eorseq lr, r2, ip, ror #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf6cf2400 │ │ │ │ adcmi r7, r2, #-16777216 @ 0xff000000 │ │ │ │ svclt 0x00b8b083 │ │ │ │ @@ -10588,26 +10588,26 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ strb r0, [r3, r0, lsl #28] │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svclt 0x00144313 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ mulcs r0, r8, r7 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ subsmi pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xff2cf220 │ │ │ │ + @ instruction: 0xff10f220 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xdac0c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d16, d6 │ │ │ │ - svclt 0x0000ff21 │ │ │ │ - eorseq lr, r2, r0, asr #19 │ │ │ │ + svclt 0x0000ff05 │ │ │ │ + eorseq lr, r2, r0, lsl #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavc r3, {r0, r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6bf90 │ │ │ │ stmdals sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10662,20 +10662,20 @@ │ │ │ │ andeq lr, r4, #121856 @ 0x1dc00 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d25 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xdad1c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 d5, d0, d1 │ │ │ │ - svclt 0x0000fe99 │ │ │ │ - ldrsbteq lr, [r2], -ip │ │ │ │ + svclt 0x0000fe7d │ │ │ │ + mlaseq r2, ip, r9, lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ ldrmi fp, [sp], -r2, lsl #1 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x1a8c4 │ │ │ │ @@ -10742,20 +10742,20 @@ │ │ │ │ @ instruction: 0xf0880e02 │ │ │ │ svclt 0x00180201 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ addslt r4, fp, #64, 4 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, fp, lsl #15 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addspl pc, r2, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r8, #128]! @ 0x80 │ │ │ │ - ldrshteq lr, [r2], -r4 │ │ │ │ + ldc2l 2, cr15, [ip, #128] @ 0x80 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71bc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r7, [r4], -r3, lsl #16 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ svcls 0x000a6508 │ │ │ │ @@ -10800,20 +10800,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r2, r1, lsl #12]! │ │ │ │ ldr r4, [sp, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [ip, r1, lsl #12] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xdaf44 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q0, q3 │ │ │ │ - svclt 0x0000fd85 │ │ │ │ - eorseq lr, r2, r4, lsl sl │ │ │ │ + svclt 0x0000fd69 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r2, r2, r4, lsl #13 │ │ │ │ andeq pc, r9, r0, asr #7 │ │ │ │ @@ -10903,22 +10903,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - eorspl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + rscsmi pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d24 │ │ │ │ vqsub.s32 q3, q0, q14 │ │ │ │ - bvc 0xff559f08 │ │ │ │ + bvc 0xff559e98 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -10965,15 +10965,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf1c640b0 │ │ │ │ strbt r0, [r2], r7, lsr #12 │ │ │ │ stceq 0, cr15, [r5], {79} @ 0x4f │ │ │ │ @ instruction: 0xf041e6df │ │ │ │ andcs r0, r2, r4, lsl #2 │ │ │ │ svclt 0x0000e750 │ │ │ │ - eorseq lr, r2, ip, lsr #20 │ │ │ │ + eorseq lr, r2, ip, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vqrdmlsh.s q8, q8, d1[1] │ │ │ │ addlt r5, r3, r7, asr #13 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -11063,22 +11063,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - eorspl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + rscsmi pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s32 q3, q0, q14 │ │ │ │ - bvc 0xff559c88 │ │ │ │ + bvc 0xff559c18 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11127,15 +11127,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - eorseq lr, r2, ip, lsr #20 │ │ │ │ + eorseq lr, r2, ip, ror #19 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svceq 0x00cdb082 │ │ │ │ strpl pc, [sl, -r1, asr #7] │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11247,21 +11247,21 @@ │ │ │ │ stmdahi r2!, {r0, r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, r5, pc} │ │ │ │ blcs 0x14f800 │ │ │ │ @ instruction: 0xf1bed0a3 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0xf64baf55 │ │ │ │ - vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xe63198 │ │ │ │ rsbsvs pc, ip, #64, 4 │ │ │ │ - blx 0xd7a20 │ │ │ │ + @ instruction: 0xf9e6f220 │ │ │ │ movwlt r7, #2784 @ 0xae0 │ │ │ │ @ instruction: 0xf04a8823 │ │ │ │ @ instruction: 0xf01a0002 │ │ │ │ @ instruction: 0xf0430f60 │ │ │ │ eorhi r0, r2, r0, lsr #4 │ │ │ │ @ instruction: 0xf1bed1ce │ │ │ │ @ instruction: 0xf47f0f03 │ │ │ │ @@ -11309,15 +11309,15 @@ │ │ │ │ blx 0x81cee4 │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ strmi pc, [sp, -pc, asr #12] │ │ │ │ ldrbvc pc, [pc, pc, asr #13]! @ │ │ │ │ @ instruction: 0xe6bc1bbf │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ strb r2, [fp, -r2, lsl #6] │ │ │ │ - eorseq lr, r2, ip, lsr #20 │ │ │ │ + eorseq lr, r2, ip, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r1, r3, r7, asr #13 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ @@ -11407,22 +11407,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - eorspl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + rscsmi pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s32 q3, q0, q14 │ │ │ │ - bvc 0xff559728 │ │ │ │ + bvc 0xff5596b8 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11471,15 +11471,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - eorseq lr, r2, ip, lsr #20 │ │ │ │ + eorseq lr, r2, ip, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stcge 0, cr11, [ip], {141} @ 0x8d │ │ │ │ andeq lr, pc, r4, lsl #18 │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ @@ -11637,21 +11637,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x0076f47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1b9af76 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0xf64baf19 │ │ │ │ - vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe5a37b0 │ │ │ │ rsbsvs pc, ip, #64, 4 │ │ │ │ - mrc2 2, 7, pc, cr6, cr15, {0} │ │ │ │ + mrc2 2, 6, pc, cr10, cr15, {0} │ │ │ │ bvc 0xff4c2024 │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0xf04b9b1a │ │ │ │ ldmdbls sl, {r1, r9, sl, fp} │ │ │ │ svceq 0x0060f01b │ │ │ │ @ instruction: 0xf043881b │ │ │ │ andhi r0, sl, r0, lsr #4 │ │ │ │ @@ -11792,15 +11792,15 @@ │ │ │ │ tstpeq r1, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ adcmi r4, ip, r8, lsl r3 │ │ │ │ andls r1, r2, #74752 @ 0x12400 │ │ │ │ @ instruction: 0xf04ee732 │ │ │ │ movwcs r0, #11780 @ 0x2e04 │ │ │ │ svclt 0x0000e678 │ │ │ │ - eorseq lr, r2, ip, lsr sl │ │ │ │ + ldrshteq lr, [r2], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svceq 0x00c30fe8 │ │ │ │ sbcpl pc, r7, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x1ba80 │ │ │ │ @@ -11812,15 +11812,15 @@ │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x1409e80 │ │ │ │ @ instruction: 0xf64e0c5c │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ bl 0xdc728 │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -11932,36 +11932,36 @@ │ │ │ │ andeq r7, r0, #206848 @ 0x32800 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcle r2, lr, r0, lsl #24 │ │ │ │ blcs 0x3a960 │ │ │ │ @ instruction: 0xf64bd1c2 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x45bcfc │ │ │ │ vqsub.s16 q9, q3, │ │ │ │ - stmdahi sl, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi sl, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b1 │ │ │ │ str r4, [lr, r0, lsl #1]! │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [ip], {31} │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + ldc2l 2, cr15, [r0], #-124 @ 0xffffff84 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfee87ef8 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiavc r0, {s29-s107} │ │ │ │ @@ -12003,15 +12003,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - @ instruction: 0xf922f135 │ │ │ │ + @ instruction: 0xf906f135 │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x402988 │ │ │ │ blls 0x3acdcc │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12238,21 +12238,21 @@ │ │ │ │ ldrb r0, [pc, -r1, lsl #14] │ │ │ │ blcs 0x42cf8 │ │ │ │ rscshi pc, r3, r0 │ │ │ │ bvc 0xfe8640f4 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr5, cr15, {1} │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vqsub.s16 d17, d22, d9 │ │ │ │ - strcs pc, [r1, #-3285] @ 0xfffff32b │ │ │ │ + strcs pc, [r1, #-3253] @ 0xfffff34b │ │ │ │ bcs 0x1e4d20 │ │ │ │ svcge 0x0075f47f │ │ │ │ andeq pc, r8, #201326595 @ 0xc000003 │ │ │ │ tstmi r5, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ bl 0xe4934 │ │ │ │ strb r1, [lr, -r2, asr #7]! │ │ │ │ @@ -12361,19 +12361,19 @@ │ │ │ │ movweq pc, #16454 @ 0x4046 @ │ │ │ │ andcs lr, r0, ip, lsl r6 │ │ │ │ svccs 0x0001e6e2 │ │ │ │ svccs 0x0004d060 │ │ │ │ @ instruction: 0xf89cbf08 │ │ │ │ @ instruction: 0xf43f2001 │ │ │ │ @ instruction: 0xf64baee5 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xf5c7a8 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf952f21f │ │ │ │ + @ instruction: 0xf936f21f │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ subsmi r2, sp, #786432 @ 0xc0000 │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andsvc pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ movwls r4, #29483 @ 0x732b │ │ │ │ @@ -12382,73 +12382,73 @@ │ │ │ │ strcs r9, [r8], -r6, lsl #4 │ │ │ │ ldrb r9, [pc], #773 @ 0x1c32c │ │ │ │ ldrb r2, [sl, -r5]! │ │ │ │ strcs r2, [r5, -r0, lsr #12] │ │ │ │ blvc 0x18d6060 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf64baf17 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x9dc404 │ │ │ │ vqsub.s16 q9, q3, │ │ │ │ - @ instruction: 0xf041fbb7 │ │ │ │ + @ instruction: 0xf041fb97 │ │ │ │ ldrt r4, [r4], r0, lsl #3 │ │ │ │ andle r2, r6, r6, lsl #16 │ │ │ │ @ instruction: 0xd1a52805 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ vsubhn.i16 d14, , │ │ │ │ - ldmib sp, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addsmi r1, r3, #-1610612736 @ 0xa0000000 │ │ │ │ addmi fp, sp, #8, 30 │ │ │ │ addmi sp, sp, #8 │ │ │ │ movwle r4, #29075 @ 0x7193 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ @ instruction: 0xe77dae9a │ │ │ │ ldmle r7!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf47f2806 │ │ │ │ @ instruction: 0xe775ae92 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ @ instruction: 0xf64be5c2 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r6, #64, 4 │ │ │ │ vqdmulh.s16 d4, d15, d12 │ │ │ │ - @ instruction: 0xf64bf8f1 │ │ │ │ - @ instruction: 0xf2c044f0 │ │ │ │ + @ instruction: 0xf64bf8d5 │ │ │ │ + @ instruction: 0xf2c044b0 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0x21c888 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d15 │ │ │ │ - ldrmi pc, [r8], -r3, ror #17 │ │ │ │ + ldrmi pc, [r8], -r7, asr #17 │ │ │ │ svclt 0x0000e723 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - eorseq lr, r2, r0, asr fp │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8c8f21f │ │ │ │ + @ instruction: 0xf8acf21f │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x9c8d4 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf8bef21f │ │ │ │ - eorseq lr, r2, r4, asr #17 │ │ │ │ + @ instruction: 0xf8a2f21f │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldcmi 0, cr11, [fp, #596]! @ 0x254 │ │ │ │ vldmiavc r1, {s29-s107} │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ @@ -12496,15 +12496,15 @@ │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ movweq pc, #16438 @ 0x4036 @ │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1342306 │ │ │ │ - ldmib sp, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r4, r9, ip, sp} │ │ │ │ blls 0x26d160 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12743,20 +12743,20 @@ │ │ │ │ stccs 13, cr9, [r0, #-12] │ │ │ │ mrshi pc, (UNDEF: 11) @ │ │ │ │ bvc 0xfe8260d4 │ │ │ │ strbeq pc, [r0, -r6, asr #32] @ │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf64baea8 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0xfecdc9a8 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf8e4f256 │ │ │ │ + @ instruction: 0xf8c4f256 │ │ │ │ tsteq r3, ip, lsl fp │ │ │ │ tsteq r9, lr, asr fp │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strcs fp, [r1, -r8, lsr #30] │ │ │ │ streq pc, [r1, -r7, lsl #1] │ │ │ │ movwcs lr, #5943 @ 0x1737 │ │ │ │ stmdacs r7, {r8, sl, sp} │ │ │ │ @@ -12877,19 +12877,19 @@ │ │ │ │ andeq pc, r4, r6, asr #32 │ │ │ │ @ instruction: 0x2700e5fd │ │ │ │ svccs 0x0001e6c2 │ │ │ │ addhi pc, sl, r0 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7852 │ │ │ │ @ instruction: 0xf64baec8 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xc1cfb8 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - stc2l 2, cr15, [sl, #-120] @ 0xffffff88 │ │ │ │ + stc2 2, cr15, [lr, #-120]! @ 0xffffff88 │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec4af6c │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ blx 0x2cdf8 │ │ │ │ teqpmi sp, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ @@ -12902,71 +12902,71 @@ │ │ │ │ @ instruction: 0xf88d9507 │ │ │ │ andls r7, r5, r0, lsl r0 │ │ │ │ smlatbcs r5, r2, r4, lr │ │ │ │ @ instruction: 0x2620e73c │ │ │ │ strb r2, [r0, r5, lsl #14] │ │ │ │ blcs 0x3b8e8 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #21504 @ 0x5400 │ │ │ │ - @ instruction: 0xffa6f255 │ │ │ │ + @ instruction: 0xff86f255 │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdbcs r6, {r4, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdbcs r5, {r1, r2, ip, lr, pc} │ │ │ │ svcge 0x0066f47f │ │ │ │ str sl, [r7], r8, lsl #20 │ │ │ │ - @ instruction: 0xff80f28a │ │ │ │ + @ instruction: 0xff60f28a │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ andeq lr, sl, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrsmi r4, r3, r5, lsl #5 │ │ │ │ bge 0x2513c0 │ │ │ │ @ instruction: 0xf47f2906 │ │ │ │ @ instruction: 0xe73eae77 │ │ │ │ ldmible r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ svccs 0x0006aa04 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr0, cr15, {3} │ │ │ │ svclt 0x0000e737 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - subspl pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + andspl pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x56553c │ │ │ │ - ldc2l 2, cr15, [lr], {30} │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + stc2l 2, cr15, [r2], {30} │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2l 2, cr15, [r0], {30} │ │ │ │ + ldc2 2, cr15, [r4], #120 @ 0x78 │ │ │ │ ldrb r7, [sl, #-2130]! @ 0xfffff7ae │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2l 2, cr15, [r0], {30} │ │ │ │ + stc2 2, cr15, [r4], #120 @ 0x78 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x11d0e4 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [r6], #120 @ 0x78 │ │ │ │ - eorseq lr, r2, r0, asr fp │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r4, asr #17 │ │ │ │ + ldc2 2, cr15, [sl], {30} │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmibmi pc!, {r0, r1, r3, r9, sl, lr} @ │ │ │ │ strmi fp, [r7], -sl, lsl #1 │ │ │ │ @ instruction: 0xf3c30fdc │ │ │ │ @@ -12990,15 +12990,15 @@ │ │ │ │ @ instruction: 0xf00580f2 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ @ instruction: 0xf0826145 │ │ │ │ b 0x105ccb8 │ │ │ │ ldmdblt sl, {r7, r8, ip} │ │ │ │ b 0x11deeb8 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - rsbeq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + eoreq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8b2a904 │ │ │ │ @ instruction: 0x463a41f0 │ │ │ │ blx 0xfe91dd6a │ │ │ │ blx 0xfe94ccea │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ @@ -13009,27 +13009,27 @@ │ │ │ │ @ instruction: 0x4c0cfba0 │ │ │ │ mcrrmi 1, 12, pc, r0, cr12 @ │ │ │ │ stmdagt r0, {r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bl 0x746d18 │ │ │ │ strls r0, [r0], #-1036 @ 0xfffffbf4 │ │ │ │ stmdaeq r8, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf946f134 │ │ │ │ + @ instruction: 0xf92af134 │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf93ef134 │ │ │ │ + @ instruction: 0xf922f134 │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1342304 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc r2, {r2, r8, r9} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ b 0x101f64c │ │ │ │ beq 0x16f105c │ │ │ │ @ instruction: 0xf1431c41 │ │ │ │ blx 0x5fd5a │ │ │ │ blx 0xfe89956a │ │ │ │ @@ -13168,54 +13168,54 @@ │ │ │ │ blvc 0x8585f0 │ │ │ │ blvc 0xd85ac │ │ │ │ blvc 0x1585b0 │ │ │ │ blvc 0x1d85b4 │ │ │ │ addsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ @ instruction: 0xf64bd188 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x61d050 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - ldc 13, cr15, [pc, #580] @ 0x1d1e8 │ │ │ │ + ldc 13, cr15, [pc, #452] @ 0x1d168 │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd85e4 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x1585ec │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdacs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e771 │ │ │ │ strb r4, [lr, -r0, lsl #7]! │ │ │ │ - ldc2l 2, cr15, [ip, #-552] @ 0xfffffdd8 │ │ │ │ + ldc2 2, cr15, [ip, #-552]! @ 0xfffffdd8 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xff65986c │ │ │ │ + blx 0xfef5986c │ │ │ │ ... │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb74208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #2048 @ 0x800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xfef598a4 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + blx 0xfe8598a4 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ mrcvc 4, 2, fp, cr5, cr0, {3} │ │ │ │ stmdbvc sp, {r0, r2, r4, r8, ip, sp, pc} │ │ │ │ strne pc, [r0, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ mvnslt r6, r3, asr #17 │ │ │ │ adcmi r6, ip, #13959168 @ 0xd50000 │ │ │ │ tstcs r2, r2, lsr #20 │ │ │ │ @@ -13464,21 +13464,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007bf43f │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ @ instruction: 0xf64baee0 │ │ │ │ - vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xbe5444 │ │ │ │ rsbsvs pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf8acf21e │ │ │ │ + @ instruction: 0xf890f21e │ │ │ │ @ instruction: 0xf681fab1 │ │ │ │ blx 0xfec4b898 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r1, -r7, lsl #1] │ │ │ │ @ instruction: 0xf5a740b1 │ │ │ │ @ instruction: 0xf1a6537f │ │ │ │ blcc 0xfdf0e8 │ │ │ │ @@ -13511,21 +13511,21 @@ │ │ │ │ stmdahi r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf4432e01 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ ldr sp, [lr, -r4, lsr #3] │ │ │ │ tstcs r2, r2, lsl #22 │ │ │ │ streq pc, [r4, -r3, asr #32] │ │ │ │ andcs lr, r0, pc, lsr #14 │ │ │ │ - tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf852f21e │ │ │ │ - eorseq lr, r2, ip, lsr sl │ │ │ │ - eorseq lr, r2, ip, asr fp │ │ │ │ + @ instruction: 0xf836f21e │ │ │ │ + ldrshteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, ip, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ stmibmi ip, {r0, r1, r5, r7, ip, sp, pc}^ │ │ │ │ andcs r4, r0, r3, lsl #13 │ │ │ │ @ instruction: 0x91216809 │ │ │ │ @@ -13685,15 +13685,15 @@ │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ strbeq r8, [r6], r8, lsl #13 │ │ │ │ andhi pc, ip, #64, 2 │ │ │ │ svceq 0x0004f1bc │ │ │ │ strthi pc, [r6], -r0, asr #32 │ │ │ │ @ instruction: 0xf0012b04 │ │ │ │ eorcs r8, r8, #111 @ 0x6f │ │ │ │ - msreq SPSR_, #81788928 @ 0x4e00000 │ │ │ │ + msreq CPSR_, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #23298 @ 0x5b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ tst fp, r3, lsl #6 │ │ │ │ b 0x1401810 │ │ │ │ stmib sp, {r3, r4, r6, r7, fp, ip, sp}^ │ │ │ │ @@ -13820,22 +13820,22 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ strbhi pc, [r0, #64] @ 0x40 @ │ │ │ │ @ instruction: 0xf0012b05 │ │ │ │ @ instruction: 0xf8dd813a │ │ │ │ ldmib r8, {r2, r3, pc}^ │ │ │ │ @ instruction: 0xf8984202 │ │ │ │ strtmi r0, [r1], -r1 │ │ │ │ - msreq SPSR_, #81788928 @ 0x4e00000 │ │ │ │ + msreq CPSR_, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0422428 │ │ │ │ blx 0x12e1d6 │ │ │ │ @ instruction: 0xf9b33305 │ │ │ │ strt r3, [sl], r4, lsr #6 │ │ │ │ @ instruction: 0xf64e2228 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf8980332 │ │ │ │ blx 0x9d9f2 │ │ │ │ @ instruction: 0xf8d33305 │ │ │ │ movwls r3, #13092 @ 0x3324 │ │ │ │ mulcs r4, sl, r8 │ │ │ │ @ instruction: 0xf9bd2100 │ │ │ │ bicsmi r3, r2, #12 │ │ │ │ @@ -13902,15 +13902,15 @@ │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r6 │ │ │ │ tsteq r9, r1, asr #20 │ │ │ │ @ instruction: 0x432140fe │ │ │ │ @ instruction: 0x7018e9dd │ │ │ │ ldmda lr, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrne lr, [ip], -sp, asr #19 │ │ │ │ eorcs lr, r8, #40632320 @ 0x26c0000 │ │ │ │ - cdpeq 6, 6, cr15, cr0, cr14, {2} │ │ │ │ + cdpeq 6, 2, cr15, cr0, cr14, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdmi pc, [r8], -r8 │ │ │ │ movwne lr, #18904 @ 0x49d8 │ │ │ │ and pc, r5, #2048 @ 0x800 │ │ │ │ muleq r1, r8, r8 │ │ │ │ @ instruction: 0xf8d8430b │ │ │ │ svclt 0x0018300c │ │ │ │ @@ -14653,21 +14653,21 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fac32 │ │ │ │ @ instruction: 0xf89a0810 │ │ │ │ @ instruction: 0xf048100a │ │ │ │ strmi r0, [sl], -r0, asr #16 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [r7], #-252 @ 0xffffff04 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 q10, q8, │ │ │ │ vqsub.s16 d17, d20, d9 │ │ │ │ - @ instruction: 0x468ef9f1 │ │ │ │ + pkhtbmi pc, lr, r1, asr #19 @ │ │ │ │ @ instruction: 0x463946b0 │ │ │ │ @ instruction: 0xf7ff463e │ │ │ │ @ instruction: 0xf89aba07 │ │ │ │ strbeq r1, [r9], r4 │ │ │ │ mcrge 5, 1, pc, cr9, cr15, {3} @ │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @@ -14845,20 +14845,20 @@ │ │ │ │ tstmi r9, #12, 2 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ streq lr, [r4], #-2841 @ 0xfffff4e7 │ │ │ │ @ instruction: 0x0c06eb4c │ │ │ │ @ instruction: 0xf89ae656 │ │ │ │ stccs 0, cr4, [r0], {13} │ │ │ │ svcge 0x0067f47f │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xf872f254 │ │ │ │ + @ instruction: 0xf852f254 │ │ │ │ @ instruction: 0xf04f990e │ │ │ │ blls 0xe0a38 │ │ │ │ @ instruction: 0xf7ff460a │ │ │ │ @ instruction: 0xf04fba94 │ │ │ │ smlald r0, r0, r0, r8 @ │ │ │ │ @ instruction: 0xc604e9d8 │ │ │ │ tstpmi pc, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ @@ -14867,16 +14867,16 @@ │ │ │ │ @ instruction: 0xf0400506 │ │ │ │ @ instruction: 0xf8ba808f │ │ │ │ @ instruction: 0xf8984000 │ │ │ │ @ instruction: 0xf0440001 │ │ │ │ @ instruction: 0xf8aa0408 │ │ │ │ @ instruction: 0xf7ff4000 │ │ │ │ svclt 0x0000ba29 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ msrne CPSR_, #216, 16 @ 0xd80000 │ │ │ │ strmi r9, [fp], #-3332 @ 0xfffff2fc │ │ │ │ tsteq r9, r4, lsl #20 │ │ │ │ vmlaeq.f32 s28, s12, s10 │ │ │ │ tsteq lr, r1, asr sl │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf43f0808 │ │ │ │ @@ -14974,24 +14974,24 @@ │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ blx 0xeeefc │ │ │ │ msrmi CPSR_c, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-418 @ 0xfffffe5e │ │ │ │ vpmax.s8 d15, d2, d19 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r3 │ │ │ │ strb r4, [r8, #-801]! @ 0xfffffcdf │ │ │ │ - @ instruction: 0xff60f288 │ │ │ │ + @ instruction: 0xff40f288 │ │ │ │ eorle r2, sl, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ @ instruction: 0x4688acb3 │ │ │ │ mcrlt 7, 7, pc, cr13, cr14, {7} @ │ │ │ │ - tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s q10, q0, q14 │ │ │ │ andls r7, r0, ip, lsl #4 │ │ │ │ - ldc2l 2, cr15, [r8], {28} │ │ │ │ + ldc2 2, cr15, [ip], #112 @ 0x70 │ │ │ │ @ instruction: 0x4000f8ba │ │ │ │ b 0x1060da0 │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldreq pc, [r8], #-68 @ 0xffffffbc │ │ │ │ muleq r1, r8, r8 │ │ │ │ andmi pc, r0, #66 @ 0x42 │ │ │ │ msrmi CPSR_, #29360128 @ 0x1c00000 │ │ │ │ @@ -15032,79 +15032,79 @@ │ │ │ │ @ instruction: 0xf43f0f06 │ │ │ │ @ instruction: 0xf89dac51 │ │ │ │ @ instruction: 0xf7fe0051 │ │ │ │ smlabbcs r0, lr, lr, fp │ │ │ │ strmi r2, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff9103 │ │ │ │ @ instruction: 0xf64bbaea │ │ │ │ - @ instruction: 0xf2c044dc │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xddf178 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d12 │ │ │ │ - @ instruction: 0xf64bfc6b │ │ │ │ - @ instruction: 0xf2c044f0 │ │ │ │ + @ instruction: 0xf64bfc4f │ │ │ │ + @ instruction: 0xf2c044b0 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0xc5f194 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d12 │ │ │ │ - @ instruction: 0xf64bfc5d │ │ │ │ - vmlal.s q10, d16, d0[0] │ │ │ │ + @ instruction: 0xf64bfc41 │ │ │ │ + vsubl.s8 q10, d16, d0 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xa26d00 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - mcrr2 2, 1, pc, lr, cr12 @ │ │ │ │ - adcmi pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + ldc2 2, cr15, [r2], #-112 @ 0xffffff90 │ │ │ │ + rsbmi pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x82756c │ │ │ │ - mcrr2 2, 1, pc, r0, cr12 @ │ │ │ │ + stc2 2, cr15, [r4], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x79f1e4 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [r6], #-112 @ 0xffffff90 │ │ │ │ + ldc2 2, cr15, [sl], {28} │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [r8], #-112 @ 0xffffff90 │ │ │ │ + stc2 2, cr15, [ip], {28} │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ blmi 0x4df214 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 , q6, │ │ │ │ - andcs pc, r0, sp, lsl ip @ │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, lsl #24 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0e │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [r2], {28} │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xffddb5f2 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vqsub.s16 d17, d19, d9 │ │ │ │ - svclt 0x0000fe95 │ │ │ │ - eorseq lr, r2, ip, asr fp │ │ │ │ - eorseq lr, r2, r8, lsr r9 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, asr #18 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, ip, asr r9 │ │ │ │ - eorseq lr, r2, r4, ror r9 │ │ │ │ + svclt 0x0000fe75 │ │ │ │ + eorseq lr, r2, ip, lsl fp │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r8, lsl #18 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, ip, lsl r9 │ │ │ │ + eorseq lr, r2, r4, lsr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpvc 6, 5, cr4, cr5, cr12, {4} │ │ │ │ tstlt r5, r3, lsl #1 │ │ │ │ @ instruction: 0xf3c5790d │ │ │ │ ldmib r0, {r8, sl, ip}^ │ │ │ │ ldmib r0, {r0, r9, sl, ip, sp, lr}^ │ │ │ │ stmdbvs r3, {r0, r1, sl, ip}^ │ │ │ │ @@ -15331,21 +15331,21 @@ │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ ldrb r7, [r6, r3] │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstmi sl, #195 @ 0xc3 │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ @ instruction: 0x7003d1b1 │ │ │ │ andcs lr, r0, sp, asr #15 │ │ │ │ - tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - blx 0x65b9e4 │ │ │ │ - eorseq lr, r2, r8, ror fp │ │ │ │ - eorseq lr, r2, ip, asr fp │ │ │ │ + @ instruction: 0xf9fcf21c │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ + eorseq lr, r2, ip, lsl fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs ip, {r1, r2, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0x0c04eba6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib r0, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ cmple r7, r2, lsl #4 │ │ │ │ strmi lr, [r2, #-2513] @ 0xfffff62f │ │ │ │ @@ -15546,21 +15546,21 @@ │ │ │ │ subvs r0, r1, r0, lsl #8 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ strmi lr, [r4], #-2496 @ 0xfffff640 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd10 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x9f580 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000faf9 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + svclt 0x0000fad9 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ bcs 0x17d4e4 │ │ │ │ ldrlt sp, [r0, #-22] @ 0xffffffea │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb6f8 │ │ │ │ blvc 0x3539e4 │ │ │ │ @@ -15591,20 +15591,20 @@ │ │ │ │ andeq lr, r2, #3194880 @ 0x30c000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ str r7, [r1, r9, asr #22] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xdfa2c │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - @ instruction: 0xf812f21c │ │ │ │ + @ instruction: 0xfff6f21b │ │ │ │ ldc2 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ - eorseq lr, r2, r0, lsl ip │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ andle r2, pc, r6, lsl #22 │ │ │ │ blcs 0x1bd5d0 │ │ │ │ @@ -15671,19 +15671,19 @@ │ │ │ │ svclt 0x000842b5 │ │ │ │ ldrhle r4, [r2, #92]! @ 0x5c │ │ │ │ stmdavc sp, {r1, r2, r5, r6, fp, ip, sp, lr}^ │ │ │ │ mvnsle r4, #-536870902 @ 0xe000000a │ │ │ │ ldr r4, [pc, r8, lsl #12] │ │ │ │ stc2 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x9fb6c │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xff72f21b │ │ │ │ - eorseq lr, r2, r8, asr #18 │ │ │ │ + @ instruction: 0xff56f21b │ │ │ │ + eorseq lr, r2, r8, lsl #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb768cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cb8ec │ │ │ │ @@ -15765,19 +15765,19 @@ │ │ │ │ stmdale r1!, {r0, r1, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf63f2d01 │ │ │ │ svclt 0x0004af79 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x1f820 @ │ │ │ │ svcge 0x0072f43f │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x7dfce4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 d6, d11, d17 │ │ │ │ - stccs 14, cr15, [r4, #-724] @ 0xfffffd2c │ │ │ │ + stccs 14, cr15, [r4, #-612] @ 0xfffffd9c │ │ │ │ stmdavc sl, {r0, r1, r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r0!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale fp, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf64fbf08 │ │ │ │ @ instruction: 0xf43f72ff │ │ │ │ ubfx sl, sp, #30, #8 │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -15793,20 +15793,20 @@ │ │ │ │ strb r0, [r9, -r1, lsl #8] │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x159588 │ │ │ │ svcge 0x0062f43f │ │ │ │ ldrbeq lr, [sl, sl, asr #15] │ │ │ │ svcge 0x0047f53f │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andsvs pc, r4, #64, 4 │ │ │ │ - mrc2 2, 3, pc, cr12, cr11, {0} │ │ │ │ - eorseq lr, r2, r4, lsr #24 │ │ │ │ + mcr2 2, 3, pc, cr0, cr11, {0} @ │ │ │ │ + eorseq lr, r2, r4, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdad70 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -15875,20 +15875,20 @@ │ │ │ │ sbcshi pc, r1, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1069547520 @ 0x3fc00000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - @ instruction: 0xf958f249 │ │ │ │ + @ instruction: 0xf93cf249 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrtmi r1, [r3], -r7 │ │ │ │ stmib sp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1314500 │ │ │ │ - svcls 0x0004fad3 │ │ │ │ + svcls 0x0004fab7 │ │ │ │ @ instruction: 0x301ce9dd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ bl 0x1ee65f4 │ │ │ │ svclt 0x00380000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -15908,33 +15908,33 @@ │ │ │ │ strls sp, [r3, -lr, ror #23] │ │ │ │ bl 0x1c69a50 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s8 d18, d9, d0 │ │ │ │ - pkhbtmi pc, r8, r7, lsl #18 @ │ │ │ │ + @ instruction: 0x4688f8fb │ │ │ │ stmdaeq r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1782804 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ strcs fp, [r4, #-3900] @ 0xfffff0c4 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1483d04 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r8, {fp, ip, lr} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1318b1c │ │ │ │ - stmib sp, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r5, [r3], -r0, lsl #16 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1319807 │ │ │ │ - bls 0x6de48c │ │ │ │ + bls 0x6de41c │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -15999,20 +15999,20 @@ │ │ │ │ stccs 2, cr13, [r0, #-332] @ 0xfffffeb4 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ movwls r3, #13311 @ 0x33ff │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s8 q10, , │ │ │ │ - andls pc, r3, pc, asr r8 @ │ │ │ │ + andls pc, r3, r3, asr #16 │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldrdne lr, [r7], -sp │ │ │ │ ldrtmi r9, [r3], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf9d8f131 │ │ │ │ + @ instruction: 0xf9bcf131 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcs ip, #3620864 @ 0x374000 │ │ │ │ ldrne lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ andeq lr, r2, #191488 @ 0x2ec00 │ │ │ │ andeq lr, r3, sl, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1a62c0c │ │ │ │ @@ -16061,19 +16061,19 @@ │ │ │ │ stmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r8, {sl, ip, sp} │ │ │ │ movwcs lr, #39389 @ 0x99dd │ │ │ │ blvc 0x65b2f4 │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d7, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1317b1c │ │ │ │ - blls 0x15e26c │ │ │ │ + blls 0x15e1fc │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #8 │ │ │ │ stmdals r7, {r2, r3, r8, fp, ip, pc} │ │ │ │ - @ instruction: 0xf95ef131 │ │ │ │ + @ instruction: 0xf942f131 │ │ │ │ ldmib sp, {r1, r3, r4, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f041c │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmdane r8, {r3, r4, r8, r9, sp} │ │ │ │ cmpmi ip, fp, lsl r9 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ bne 0xfeaa3500 │ │ │ │ @@ -16337,25 +16337,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38be80 │ │ │ │ blcs 0x7e188 │ │ │ │ svcge 0x0055f43f │ │ │ │ - rsbspl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + eorspl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, q9 │ │ │ │ vhsub.s16 , , │ │ │ │ - @ instruction: 0x464ffa33 │ │ │ │ + @ instruction: 0x464ffa17 │ │ │ │ strb r4, [sp], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - stc2 2, cr15, [r4, #288]! @ 0x120 │ │ │ │ + stc2 2, cr15, [r8, #288] @ 0x120 │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ movwcs sp, #639 @ 0x27f │ │ │ │ andeq pc, r0, #1073741874 @ 0x40000032 │ │ │ │ movwls r4, #17948 @ 0x461c │ │ │ │ movwls r9, #13075 @ 0x3313 │ │ │ │ @@ -16440,16 +16440,16 @@ │ │ │ │ addsmi r4, r8, r4, asr r6 │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67f4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r6, r3 │ │ │ │ - blx 0xffa5ccde │ │ │ │ - eorseq lr, r2, r4, lsr ip │ │ │ │ + blx 0xff25ccde │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r5, asr #16 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @@ -16665,25 +16665,25 @@ │ │ │ │ ldrbtmi r4, [r0], -sl, lsl #12 │ │ │ │ strbmi r4, [r6], r1, ror #12 │ │ │ │ stmiavs r2!, {r1, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r0], ip, lsl #13 │ │ │ │ stmiavs r2!, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xe7bf4696 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x220afc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d26, d6 │ │ │ │ - andcs pc, r0, r9, lsr #31 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, lsl #31 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsmi pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xff9ef21a │ │ │ │ - eorseq lr, r2, r4, asr #24 │ │ │ │ + @ instruction: 0xff82f21a │ │ │ │ + eorseq lr, r2, r4, lsl #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890b083 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf10c4690 │ │ │ │ @@ -16739,20 +16739,20 @@ │ │ │ │ andeq lr, r4, #120832 @ 0x1d800 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d17 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xe0c24 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 d5, d10, d1 │ │ │ │ - svclt 0x0000ff15 │ │ │ │ - eorseq lr, r2, r4, ror #24 │ │ │ │ + svclt 0x0000fef9 │ │ │ │ + eorseq lr, r2, r4, lsr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ addlt ip, r3, r0 │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x207cc │ │ │ │ @@ -16801,20 +16801,20 @@ │ │ │ │ ldrb r2, [sl, r1, lsl #8]! │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ strmi r0, [r1], -r1, lsl #8 │ │ │ │ strmi lr, [r3], -r2, ror #15 │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ @ instruction: 0x46012410 │ │ │ │ ldrdcs lr, [r0], -ip │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subpl pc, r6, #64, 4 │ │ │ │ - mrc2 2, 4, pc, cr8, cr10, {0} │ │ │ │ - eorseq lr, r2, ip, ror ip │ │ │ │ + mrc2 2, 3, pc, cr12, cr10, {0} │ │ │ │ + eorseq lr, r2, ip, lsr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r8, lsr #31 │ │ │ │ ldmdbge r6, {r2, r9, sl, lr} │ │ │ │ ldcls 8, cr10, [fp, #-16] │ │ │ │ @@ -16931,24 +16931,24 @@ │ │ │ │ movwcs r9, #2566 @ 0xa06 │ │ │ │ @ instruction: 0xf04f9e07 │ │ │ │ adcsmi r4, lr, #0, 14 │ │ │ │ addsmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xf8bdbf08 │ │ │ │ @ instruction: 0xf47f200c │ │ │ │ ldr sl, [r5, r9, asr #30] │ │ │ │ - @ instruction: 0xf812f287 │ │ │ │ + @ instruction: 0xfff2f286 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ blmi 0x160f2c │ │ │ │ subvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - svclt 0x0000fd91 │ │ │ │ + svclt 0x0000fd75 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ - eorseq lr, r2, r0, asr #25 │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ + eorseq lr, r2, r0, lsl #25 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ cdpls 8, 1, cr10, cr9, cr2, {0} │ │ │ │ @@ -17048,23 +17048,23 @@ │ │ │ │ bfi r4, ip, #13, #4 │ │ │ │ andscs r2, r0, #0, 6 │ │ │ │ @ instruction: 0x461f461d │ │ │ │ bfi r4, ip, (invalid: 13:10) │ │ │ │ strmi r4, [sp], -r3, asr #12 │ │ │ │ @ instruction: 0x46cc4657 │ │ │ │ vqshl.s64 d14, d27, #6 │ │ │ │ - andcs pc, r0, r9, lsr #30 │ │ │ │ - tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r9, lsl #30 │ │ │ │ + bicmi pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbsvs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - stc2 2, cr15, [r8], #104 @ 0x68 │ │ │ │ + stc2 2, cr15, [ip], {26} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ - ldrsbteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ + mlaseq r2, ip, ip, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strvs lr, [r8, #-2514] @ 0xfffff62e │ │ │ │ ldmvs r3, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1164604 │ │ │ │ @@ -17481,28 +17481,28 @@ │ │ │ │ stmdaeq r8, {r0, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r9, {r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ strls fp, [r4, #-3844] @ 0xfffff0fc │ │ │ │ @ instruction: 0xf43f46b2 │ │ │ │ @ instruction: 0xf04fae6d │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ @ instruction: 0xe667a010 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d7 │ │ │ │ vqsub.s16 d17, d17, d9 │ │ │ │ - ldrdcs pc, [r0], -r5 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2000fbb5 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf93af21a │ │ │ │ - eorseq lr, r2, r4, ror r9 │ │ │ │ - eorseq lr, r2, ip, asr r9 │ │ │ │ + @ instruction: 0xf91ef21a │ │ │ │ + eorseq lr, r2, r4, lsr r9 │ │ │ │ + eorseq lr, r2, ip, lsl r9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, asr #22 │ │ │ │ mulhi r3, r2, r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -17510,15 +17510,15 @@ │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46054617 │ │ │ │ blcs 0x16ff68 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorsvs r3, r0, r0, ror r0 │ │ │ │ eorcs r0, r8, #201326592 @ 0xc000000 │ │ │ │ - msreq SPSR_, #81788928 @ 0x4e00000 │ │ │ │ + msreq CPSR_, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib r1, {r1, sl, fp, sp, pc}^ │ │ │ │ blx 0xa178e │ │ │ │ @ instruction: 0xf0413308 │ │ │ │ @ instruction: 0xf9b34100 │ │ │ │ ldmdavc r2!, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ biccc lr, r2, #3072 @ 0xc00 │ │ │ │ @@ -17550,45 +17550,45 @@ │ │ │ │ movwls r4, #17977 @ 0x4639 │ │ │ │ @ instruction: 0xf8cd7873 │ │ │ │ @ instruction: 0xf88dc008 │ │ │ │ @ instruction: 0xf7f33009 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0xe1820 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ - rsbeq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + eoreq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andcs pc, r8, #12, 22 @ 0x3000 │ │ │ │ msrcs CPSR_s, #13762560 @ 0xd20000 │ │ │ │ mulle fp, sl, r2 │ │ │ │ @ instruction: 0xe7b0b21b │ │ │ │ @ instruction: 0xf64e2228 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ stcge 3, cr0, [r2], {50} @ 0x32 │ │ │ │ movwcc pc, #35586 @ 0x8b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ andslt r7, fp, #933888 @ 0xe4000 │ │ │ │ bicmi r2, r9, #0 │ │ │ │ str r0, [r0, r9, asr #15]! │ │ │ │ stcge 3, cr2, [r2], {-0} │ │ │ │ @ instruction: 0x46194618 │ │ │ │ @ instruction: 0x4639e79b │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stcge 12, cr15, [r2], {1} │ │ │ │ ldrdeq lr, [r2, -r6] │ │ │ │ @ instruction: 0xe7d36873 │ │ │ │ - blx 0x4dde86 │ │ │ │ + blx 0xffcdde84 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ blmi 0x16192c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 , q5, │ │ │ │ - svclt 0x0000f891 │ │ │ │ + svclt 0x0000f875 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, ror fp │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsr fp │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ addsmi r7, r3, r2, lsr #16 │ │ │ │ @@ -17637,21 +17637,21 @@ │ │ │ │ smlabteq r4, r4, r9, lr │ │ │ │ stmib r4, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ ldrmi r6, [r0], -r3, rrx │ │ │ │ @ instruction: 0xe7ac4613 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x121a2c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - vhsub.s16 , q13, │ │ │ │ - svclt 0x0000f811 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ - eorseq lr, r2, ip, lsl #19 │ │ │ │ + vhsub.s16 , , │ │ │ │ + svclt 0x0000fff5 │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ + eorseq lr, r2, ip, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18d7a8 │ │ │ │ blcs 0x1d5644 │ │ │ │ blvc 0x2d5b20 │ │ │ │ @@ -17699,27 +17699,27 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd10 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x261b24 │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - @ instruction: 0xff96f219 │ │ │ │ + @ instruction: 0xff7af219 │ │ │ │ stc2l 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0x65dfd8 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + @ instruction: 0xf9f8f251 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb788a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cd8bc │ │ │ │ stmdavc fp, {r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -17792,27 +17792,27 @@ │ │ │ │ @ instruction: 0x41b545bc │ │ │ │ strtmi sp, [r3], -r1, ror #7 │ │ │ │ stmdavc r6, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r7, lr, #5046272 @ 0x4d0000 │ │ │ │ @ instruction: 0x4608d3f9 │ │ │ │ @ instruction: 0xf7fbe7a8 │ │ │ │ @ instruction: 0xf64bfc13 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x1e18a0 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - andcs pc, r0, r9, ror #18 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r9, asr #18 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000fecf │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - eorseq lr, r2, r4, asr #17 │ │ │ │ + svclt 0x0000feb3 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r7, [r4], -sl, asr #16 │ │ │ │ subsmi r7, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf04f780a │ │ │ │ @@ -17877,44 +17877,44 @@ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ sxth r4, r0 │ │ │ │ @ instruction: 0xd1ba2802 │ │ │ │ stmdacs r2, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe79fd1df │ │ │ │ @ instruction: 0xf0104090 │ │ │ │ orrsle r0, fp, ip │ │ │ │ - adcmi pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + rsbmi pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x5aa194 │ │ │ │ - mcr2 2, 1, pc, cr12, cr9, {0} @ │ │ │ │ - sbcmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + mrc2 2, 0, pc, cr0, cr9, {0} │ │ │ │ + addmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s16 d2, d9, d7 │ │ │ │ - @ instruction: 0xf64bfe1d │ │ │ │ - @ instruction: 0xf2c044dc │ │ │ │ + @ instruction: 0xf64bfe01 │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x261e30 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d9 │ │ │ │ - @ instruction: 0xf64bfe0f │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64bfdf3 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xe1a4c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000f893 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + svclt 0x0000f873 │ │ │ │ + eorseq lr, r2, r4, ror r8 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78bb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cdbd0 │ │ │ │ @@ -17991,19 +17991,19 @@ │ │ │ │ stccs 8, cr7, [r3, #-52] @ 0xffffffcc │ │ │ │ stccs 8, cr13, [r1, #-128] @ 0xffffff80 │ │ │ │ svclt 0x0004d882 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x21af0 @ │ │ │ │ svcge 0x007cf43f │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x7a1fb4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 d6, d9, d17 │ │ │ │ - stccs 13, cr15, [r4, #-308] @ 0xfffffecc │ │ │ │ + stccs 13, cr15, [r4, #-196] @ 0xffffff3c │ │ │ │ stmdavc sl, {r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r1!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale ip, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf003d1ec │ │ │ │ @ instruction: 0xf64f0501 │ │ │ │ @ instruction: 0xe76772ff │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -18018,20 +18018,20 @@ │ │ │ │ andcs sl, r1, #92, 30 @ 0x170 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e752 │ │ │ │ @ instruction: 0xe74972ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ strb sl, [r9, r9, ror #30] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xe2020 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d9, d4 │ │ │ │ - svclt 0x0000fd17 │ │ │ │ - eorseq lr, r2, ip, lsl #26 │ │ │ │ + svclt 0x0000fcfb │ │ │ │ + eorseq lr, r2, ip, asr #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18074,17 +18074,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xff24f285 │ │ │ │ + @ instruction: 0xff04f285 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18127,17 +18127,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdp2 2, 11, cr15, cr10, cr5, {4} │ │ │ │ + cdp2 2, 9, cr15, cr10, cr5, {4} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18180,17 +18180,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r9, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vsra.s64 q4, q8, #59 │ │ │ │ - svclt 0x0000fe51 │ │ │ │ + svclt 0x0000fe31 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -sp, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s27 │ │ │ │ @@ -18233,17 +18233,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf285bdf0 │ │ │ │ - svclt 0x0000fde7 │ │ │ │ + svclt 0x0000fdc7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd38c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ strmi fp, [r4], r5, lsr #1 │ │ │ │ ldrdcs r4, [r0], -r3 │ │ │ │ @@ -18386,29 +18386,29 @@ │ │ │ │ blhi 0x45d740 │ │ │ │ blhi 0x4dd744 │ │ │ │ blhi 0x55d748 │ │ │ │ blhi 0x5dd74c │ │ │ │ blhi 0x65d750 │ │ │ │ blhi 0x6dd754 │ │ │ │ blhi 0x75d758 │ │ │ │ - @ instruction: 0xff3af12e │ │ │ │ + @ instruction: 0xff1ef12e │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xff32f12e │ │ │ │ + @ instruction: 0xff16f12e │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - @ instruction: 0xff2af12e │ │ │ │ + @ instruction: 0xff0ef12e │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff1ef12e │ │ │ │ + @ instruction: 0xff02f12e │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18448,15 +18448,15 @@ │ │ │ │ andeq lr, r0, r2, asr #22 │ │ │ │ andcc lr, sl, sp, asr #19 │ │ │ │ strbmi lr, [r3], -r4, ror #13 │ │ │ │ strbmi sl, [sl], -ip, lsl #16 │ │ │ │ @ instruction: 0xf8cda90a │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf12e8004 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, ip, sp}^ │ │ │ │ ldrb r6, [r5], ip, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ bleq 0x5e378 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -18533,28 +18533,28 @@ │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ stmdahi r3!, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf8ac8023 │ │ │ │ ldrt r2, [r2], r0 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x2a2830 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d25, d30 │ │ │ │ - vqdmlal.s , d5, d15 │ │ │ │ - @ instruction: 0xf64bfb83 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf285f8f3 │ │ │ │ + @ instruction: 0xf64bfb63 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xe2450 │ │ │ │ vqsub.s16 q9, q0, │ │ │ │ - svclt 0x0000fb91 │ │ │ │ - mlaseq r2, r8, sp, lr │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + svclt 0x0000fb71 │ │ │ │ + eorseq lr, r2, r8, asr sp │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd86c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2062 @ 0xfffff7f2 │ │ │ │ @@ -18600,19 +18600,19 @@ │ │ │ │ addhi pc, r2, r0, lsl #1 │ │ │ │ bl 0x1e6e06c │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x22474 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s8 q10, q3, │ │ │ │ - strmi pc, [r4], -r9, lsl #24 │ │ │ │ + strmi pc, [r4], -sp, ror #23 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - stc2 1, cr15, [r4, #184] @ 0xb8 │ │ │ │ + stc2l 1, cr15, [r8, #-184]! @ 0xffffff48 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e654b4 │ │ │ │ @@ -18632,24 +18632,24 @@ │ │ │ │ blle 0xffb660e8 │ │ │ │ bl 0x1c6ccec │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 6 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmax.s8 d20, d6, d26 │ │ │ │ - strmi pc, [fp], -r9, asr #23 │ │ │ │ + strmi pc, [fp], -sp, lsr #23 │ │ │ │ stmdacs r2, {r0, r1, r5, r8, r9, lr} │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ andcs fp, r2, ip, lsr pc │ │ │ │ stmdacc r2, {r8, r9, sp} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ movweq lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - ldc2 1, cr15, [sl, #-184]! @ 0xffffff48 │ │ │ │ + ldc2 1, cr15, [lr, #-184] @ 0xffffff48 │ │ │ │ ldmib sp, {sp}^ │ │ │ │ bls 0x2a7160 │ │ │ │ bl 0x1e28e38 │ │ │ │ svclt 0x00380303 │ │ │ │ bne 0xfeeaa540 │ │ │ │ stmeq pc, {r1, r4, r9, fp, ip} @ │ │ │ │ strvc lr, [r3, r7, asr #20] │ │ │ │ @@ -18756,20 +18756,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d1 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0xff3df010 │ │ │ │ + blx 0xfecdf010 │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - mcrr2 1, 2, pc, r8, cr14 @ │ │ │ │ + stc2 1, cr15, [ip], #-184 @ 0xffffff48 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee5f2c │ │ │ │ @@ -18791,27 +18791,27 @@ │ │ │ │ blle 0xffaa6368 │ │ │ │ bl 0x1c6c76c │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800b02 │ │ │ │ movwcs r8, #131 @ 0x83 │ │ │ │ vmax.s8 d20, d6, d26 │ │ │ │ - b 0x10a11a8 │ │ │ │ + b 0x10a1138 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5eeb8 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ tstls r8, r0, lsr #2 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - blx 0xffd5ec6e │ │ │ │ + blx 0xff65ec6e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ andeq lr, r2, #188, 22 @ 0x2f000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ ldrmi r0, [lr], r1, lsl #24 │ │ │ │ @@ -18893,22 +18893,22 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldmdavc lr, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ blls 0x18e3ec │ │ │ │ blcs 0x80980 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - rsbspl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + eorspl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d21 │ │ │ │ vhsub.s16 , q4, │ │ │ │ - b 0x1522214 │ │ │ │ + b 0x15221a4 │ │ │ │ suble r0, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf1a2b178 │ │ │ │ blx 0x22dc8 │ │ │ │ blx 0x11fd54 │ │ │ │ movwmi pc, #53505 @ 0xd101 @ │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ @@ -18941,28 +18941,28 @@ │ │ │ │ bls 0x19237c │ │ │ │ andsvc r2, r3, r1, lsl #6 │ │ │ │ cmplt r9, sl, asr r6 │ │ │ │ ldrbmi sl, [r9], sl, lsl #22 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ blge 0x3249d4 │ │ │ │ ldrbt r9, [r0], -r4, lsl #6 │ │ │ │ - @ instruction: 0xf85af285 │ │ │ │ + @ instruction: 0xf83af285 │ │ │ │ @ instruction: 0x41ab42b2 │ │ │ │ @ instruction: 0xf04fbf2c │ │ │ │ @ instruction: 0xf04f0b01 │ │ │ │ ldrb r0, [r4, #2816] @ 0xb00 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf860f250 │ │ │ │ - eorseq lr, r2, r8, lsr #27 │ │ │ │ + @ instruction: 0xf840f250 │ │ │ │ + eorseq lr, r2, r8, ror #26 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mul r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -18990,15 +18990,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4b94 │ │ │ │ b 0x110118c │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d6, d0 │ │ │ │ - @ instruction: 0x4606f8fb │ │ │ │ + @ instruction: 0x4606f8df │ │ │ │ @ instruction: 0x46484696 │ │ │ │ movwgt pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x174232 │ │ │ │ bl 0x1caf6b4 │ │ │ │ andsle r0, r6, #-1073741824 @ 0xc0000000 │ │ │ │ bcc 0x1ef10 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -19011,15 +19011,15 @@ │ │ │ │ strbmi r0, [r8], -r1, lsl #2 │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ cmple r3, r0, lsl #18 │ │ │ │ bl 0xfec3443c │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d6, d0 │ │ │ │ - @ instruction: 0x4603f8d1 │ │ │ │ + @ instruction: 0x4603f8b5 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe974546 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3dd8d0 │ │ │ │ pkhbtmi sp, r1, r9, lsl #4 │ │ │ │ blcc 0x1ef5c │ │ │ │ @@ -19097,30 +19097,30 @@ │ │ │ │ ldmibeq r8, {r8, lr}^ │ │ │ │ vhadd.u8 q11, , q9 │ │ │ │ rsbvc r0, r0, r0, lsl #6 │ │ │ │ movwne lr, #6596 @ 0x19c4 │ │ │ │ mullt r5, r3, r7 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ - ldrpl pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ + ldrbmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ ldrbtmi r7, [r0], -r8, asr #4 │ │ │ │ vshl.s16 d9, d0, d8 │ │ │ │ - @ instruction: 0xf64bfc9f │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64bfc83 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xe2d2c │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000ff23 │ │ │ │ - eorseq lr, r2, r0, lsr #19 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + svclt 0x0000ff03 │ │ │ │ + eorseq lr, r2, r0, ror #18 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x1666b98 │ │ │ │ stmdavc pc, {r0, r1, r3, r7, ip, sp, pc} @ │ │ │ │ ldmdavs fp, {r0, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @@ -19138,15 +19138,15 @@ │ │ │ │ svclt 0x00447704 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xf956f12e │ │ │ │ + @ instruction: 0xf93af12e │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3af94 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19171,21 +19171,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - subspl pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + andspl pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7ab6e0 │ │ │ │ - stc2 2, cr15, [ip], {24} │ │ │ │ + blx 0xffc5f5ee │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19199,24 +19199,24 @@ │ │ │ │ blmi 0x39cc78 │ │ │ │ blls 0x27ce3c │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ vmov.i32 , #20479 @ 0x00004fff │ │ │ │ - @ instruction: 0xf64bfe57 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64bfe37 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x122ea8 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fe65 │ │ │ │ + svclt 0x0000fe45 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, asr fp │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ strcs r7, [r1, #-2048] @ 0xfffff800 │ │ │ │ ldrmi r7, [r1], fp, lsl #16 │ │ │ │ @@ -19254,15 +19254,15 @@ │ │ │ │ movwcc r6, #6242 @ 0x1862 │ │ │ │ movwls r4, #29715 @ 0x7413 │ │ │ │ movwcs lr, #10705 @ 0x29d1 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdavc r3!, {r3, r8, fp, sp, pc}^ │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xf86ef12e │ │ │ │ + @ instruction: 0xf852f12e │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ bcs 0x4aae4 │ │ │ │ ldmib sp, {r1, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ svccc 0x0001100a │ │ │ │ stmdane r9, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r6, r8, lr}^ │ │ │ │ svclt 0x0028100a │ │ │ │ @@ -19542,32 +19542,32 @@ │ │ │ │ mulcc r0, r9, r8 │ │ │ │ addsmi r2, r8, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ blcs 0x97898 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf64baf4f │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adccs pc, r2, #64, 4 │ │ │ │ vpadd.i16 d4, d8, d23 │ │ │ │ - @ instruction: 0xf899f927 │ │ │ │ + @ instruction: 0xf899f90b │ │ │ │ blcs 0x16f35c │ │ │ │ @ instruction: 0x4648bf18 │ │ │ │ @ instruction: 0xf89ad1c4 │ │ │ │ blcs 0x2f39c │ │ │ │ svcge 0x0022f47f │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #46080 @ 0xb400 │ │ │ │ - blx 0xfe85fcc2 │ │ │ │ + blx 0xfe05fcc2 │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -19575,46 +19575,46 @@ │ │ │ │ orreq pc, r0, #34 @ 0x22 │ │ │ │ sbcsle r2, sl, r2, lsl #22 │ │ │ │ sbcsle r2, r2, r3, lsl #22 │ │ │ │ svclt 0x00042b01 │ │ │ │ @ instruction: 0xf8994648 │ │ │ │ addsle r3, r7, r0 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x72387c │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - @ instruction: 0xf8eaf218 │ │ │ │ + @ instruction: 0xf8cef218 │ │ │ │ stmdage r6, {r0, r3, r4, r6, r7, r8, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ blls 0x1219f0 │ │ │ │ ldrmi r2, [pc], -r0, lsl #2 │ │ │ │ ldrb r4, [lr], -fp, lsl #12 │ │ │ │ muleq pc, r9, r8 @ │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ @ instruction: 0xf043e5ea │ │ │ │ str r4, [sp, r0, lsl #7] │ │ │ │ - blx 0x135fe0a │ │ │ │ - subspl pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + blx 0xb5fe0a │ │ │ │ + andspl pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x22be64 │ │ │ │ - @ instruction: 0xf8c8f218 │ │ │ │ + @ instruction: 0xf8acf218 │ │ │ │ ldc2l 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcpl pc, r8, fp, asr #12 │ │ │ │ + rsbpl pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - blx 0x12dfd6e │ │ │ │ - eorseq lr, r2, r8, ror #27 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + blx 0xadfd6e │ │ │ │ + eorseq lr, r2, r8, lsr #27 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, r8, ror sp │ │ │ │ + mlaseq r2, r0, sp, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7a648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e7430 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19625,21 +19625,21 @@ │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xa354c │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fb13 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + svclt 0x0000faf3 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ @ instruction: 0xf647b410 │ │ │ │ strcs r7, [r0], #-3327 @ 0xfffff301 │ │ │ │ addlt r7, r5, r2, lsl r9 │ │ │ │ biccc lr, r1, ip, lsl #22 │ │ │ │ ldrbeq r4, [r2, r4, lsl #13] │ │ │ │ @ instruction: 0xf1029402 │ │ │ │ strls r4, [r0], #-512 @ 0xfffffe00 │ │ │ │ @@ -19902,21 +19902,21 @@ │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64b4770 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0xa39a0 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8e8f24f │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + @ instruction: 0xf8c8f24f │ │ │ │ + eorseq lr, r2, r0, asr #27 │ │ │ │ @ instruction: 0x4606b470 │ │ │ │ stcge 0, cr11, [r4, #-532] @ 0xfffffdec │ │ │ │ stmdb r5, {r3, sl, fp, ip, pc} │ │ │ │ strmi r0, [sp], -pc │ │ │ │ bllt 0x64288c │ │ │ │ stmdblt r1!, {r0, r5, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -20321,17 +20321,17 @@ │ │ │ │ blls 0x27dfb8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [r2, #524] @ 0x20c │ │ │ │ + ldc2l 2, cr15, [r2, #-524]! @ 0xfffffdf4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -r4, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s9 │ │ │ │ @@ -20365,17 +20365,17 @@ │ │ │ │ blls 0x27e068 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [sl, #-524]! @ 0xfffffdf4 │ │ │ │ + ldc2 2, cr15, [sl, #-524] @ 0xfffffdf4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000bfb7 │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000bfb3 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20401,15 +20401,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #805306368 @ 0x30000000 │ │ │ │ - svclt 0x0000fcf3 │ │ │ │ + svclt 0x0000fcd3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcge 0, cr11, [ip], {138} @ 0x8a │ │ │ │ @ instruction: 0xf10da910 │ │ │ │ @@ -20432,15 +20432,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #805306368 @ 0x30000000 │ │ │ │ - svclt 0x0000fcb5 │ │ │ │ + svclt 0x0000fc95 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xed9da90c │ │ │ │ @@ -20461,15 +20461,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2l 2, cr15, [sl], #-524 @ 0xfffffdf4 │ │ │ │ + mrrc2 2, 8, pc, sl, cr3 @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xed9da90c │ │ │ │ @@ -20490,15 +20490,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrr2 2, 8, pc, r0, cr3 @ │ │ │ │ + stc2 2, cr15, [r0], #-524 @ 0xfffffdf4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfefd047c │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ @@ -20542,15 +20542,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0373310 │ │ │ │ cmple r2, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - cdp2 1, 5, cr15, cr14, cr12, {1} │ │ │ │ + cdp2 1, 4, cr15, cr2, cr12, {1} │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40af10 │ │ │ │ blls 0x3b5354 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -20784,21 +20784,21 @@ │ │ │ │ ldrb r0, [r9, -r1, lsl #14] │ │ │ │ blcs 0x4b29c │ │ │ │ rscshi pc, ip, r0 │ │ │ │ bvc 0xfe8aca98 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ bcs 0x35eec │ │ │ │ mcrge 4, 5, pc, cr6, cr15, {1} @ │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d18 │ │ │ │ vqsub.s8 d17, d30, d9 │ │ │ │ - strcs pc, [r1, #-2563] @ 0xfffff5fd │ │ │ │ + strcs pc, [r1, #-2531] @ 0xfffff61d │ │ │ │ bcs 0x1ed2c4 │ │ │ │ svcge 0x006ff47f │ │ │ │ andseq pc, r5, #201326595 @ 0xc000003 │ │ │ │ addne pc, r0, #679477248 @ 0x28800000 │ │ │ │ svclt 0x00144315 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ movwpl lr, #11011 @ 0x2b03 │ │ │ │ @@ -20912,20 +20912,20 @@ │ │ │ │ str r0, [ip], -r4 │ │ │ │ ldrb r2, [r4], r0, lsl #2 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d063 │ │ │ │ svclt 0x00080f04 │ │ │ │ mulvs r1, ip, r8 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46384b35 │ │ │ │ vabd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , q11, │ │ │ │ - blx 0xfece4290 │ │ │ │ + blx 0xfece4220 │ │ │ │ @ instruction: 0xf04ff382 │ │ │ │ subsmi r0, lr, #196608 @ 0x30000 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae4f0 │ │ │ │ @ instruction: 0xf88df606 │ │ │ │ adcmi r8, sl, r0, lsl r0 │ │ │ │ @@ -20934,73 +20934,73 @@ │ │ │ │ strls r9, [r5, #-518] @ 0xfffffdfa │ │ │ │ andcs lr, r5, #-989855744 @ 0xc5000000 │ │ │ │ @ instruction: 0x2720e771 │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blvc 0x19de5f4 │ │ │ │ @ instruction: 0xf47f2e00 │ │ │ │ @ instruction: 0xf64baf0c │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x7e49c0 │ │ │ │ vqsub.s8 q9, q7, │ │ │ │ - @ instruction: 0xf042f8d9 │ │ │ │ + @ instruction: 0xf042f8b9 │ │ │ │ strt r4, [r8], r0, lsl #5 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ lslle r2, r5, #20 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf283e69f │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #9 │ │ │ │ movwle r4, #33163 @ 0x818b │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ svceq 0x0006f1b8 │ │ │ │ mcrge 4, 4, pc, cr13, cr15, {3} @ │ │ │ │ ldrbmi lr, [r4, #1910]! @ 0x776 │ │ │ │ @ instruction: 0xf10dd3f6 │ │ │ │ bcs 0x1a79d8 │ │ │ │ mcrge 4, 4, pc, cr5, cr15, {3} @ │ │ │ │ @ instruction: 0xf89ce76e │ │ │ │ str r6, [lr, #1]! │ │ │ │ - subspl pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + andspl pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x12d2d4 │ │ │ │ - mrc2 2, 0, pc, cr2, cr6, {0} │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - eorseq lr, r2, r0, asr fp │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + ldc2l 2, cr15, [r6, #88]! @ 0x58 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #15360 @ 0x3c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2l 2, cr15, [ip, #88]! @ 0x58 │ │ │ │ + stc2l 2, cr15, [r0, #88]! @ 0x58 │ │ │ │ @ instruction: 0xe710461a │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2l 2, cr15, [ip, #88]! @ 0x58 │ │ │ │ + ldc2l 2, cr15, [r0, #88] @ 0x58 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xe4e8c │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - stc2l 2, cr15, [r2, #88]! @ 0x58 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r4, asr #17 │ │ │ │ + stc2l 2, cr15, [r6, #88] @ 0x58 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-99 @ 0xffffff9d │ │ │ │ bllt 0xfe742c48 │ │ │ │ @ instruction: 0x2c007ad4 │ │ │ │ ldcleq 1, cr13, [r8, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf0103001 │ │ │ │ @@ -21179,17 +21179,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf282bdf0 │ │ │ │ - svclt 0x0000fedf │ │ │ │ + svclt 0x0000febf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfef10f44 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiacc r0, {s29-s107} │ │ │ │ @@ -21231,15 +21231,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - @ instruction: 0xf8fcf12c │ │ │ │ + @ instruction: 0xf8e0f12c │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40b9d4 │ │ │ │ blls 0x3b5e18 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21467,21 +21467,21 @@ │ │ │ │ strb r0, [r1, -r1, lsl #14]! │ │ │ │ blcs 0x4bd48 │ │ │ │ rscshi pc, r4, r0 │ │ │ │ bvc 0xfe86d144 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vqsub.s8 d17, d29, d9 │ │ │ │ - strcs pc, [r1, #-3245] @ 0xfffff353 │ │ │ │ + strcs pc, [r1, #-3213] @ 0xfffff373 │ │ │ │ bcs 0x1edd70 │ │ │ │ svcge 0x0077f47f │ │ │ │ rsbsmi pc, lr, #35 @ 0x23 │ │ │ │ andeq pc, r0, #679477248 @ 0x28800000 │ │ │ │ svclt 0x00144315 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ bicpl lr, r2, #3072 @ 0xc00 │ │ │ │ @@ -21590,20 +21590,20 @@ │ │ │ │ @ instruction: 0xf046e6f7 │ │ │ │ ldr r0, [sp], -r4, lsl #6 │ │ │ │ strbt r2, [r1], r0 │ │ │ │ rsble r2, r0, r1, lsl #30 │ │ │ │ svclt 0x00082f04 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {1} @ │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46304b3c │ │ │ │ vmax.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , q11, │ │ │ │ - blx 0xfece37f8 │ │ │ │ + blx 0xfece3788 │ │ │ │ strcs pc, [r3, -r2, lsl #7] │ │ │ │ @ instruction: 0xf103425d │ │ │ │ blx 0xa6be0 │ │ │ │ @ instruction: 0xf88df303 │ │ │ │ blx 0x8c13a8 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf06f9307 │ │ │ │ @@ -21611,73 +21611,73 @@ │ │ │ │ andls r1, r6, #158720 @ 0x26c00 │ │ │ │ movwls r2, #22024 @ 0x5608 │ │ │ │ ldrdcs lr, [r5], -ip │ │ │ │ @ instruction: 0x2620e77a │ │ │ │ strb r2, [sl, -r5, lsl #14] │ │ │ │ bcs 0x44114 │ │ │ │ svcge 0x0017f47f │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #38912 @ 0x9800 │ │ │ │ - blx 0xfe3e1cde │ │ │ │ + blx 0x1be1cde │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdacs r6, {r0, r1, r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r2, ip, lr, pc} │ │ │ │ @ instruction: 0xf10dd1a5 │ │ │ │ strt r0, [sl], r0, lsr #24 │ │ │ │ - blx 0x1a61dca │ │ │ │ + blx 0x1261dca │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r8, sp, lsl #5 │ │ │ │ orrsmi r4, r3, sp, lsl #5 │ │ │ │ @ instruction: 0xf10dd307 │ │ │ │ svccs 0x00060c10 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr9, cr15, {3} │ │ │ │ strbmi lr, [r6, #1917]! @ 0x77d │ │ │ │ @ instruction: 0xf10dd8f7 │ │ │ │ stmdacs r6, {r5, sl, fp} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr1, cr15, {3} │ │ │ │ @ instruction: 0xf89ce775 │ │ │ │ strb r2, [r3, #1] │ │ │ │ - subspl pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + andspl pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x32dd68 │ │ │ │ - @ instruction: 0xf8c8f216 │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + @ instruction: 0xf8acf216 │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf8baf216 │ │ │ │ + @ instruction: 0xf89ef216 │ │ │ │ @ instruction: 0xe7234618 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - eorseq lr, r2, r0, asr fp │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, r0, lsl fp │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8a0f216 │ │ │ │ + @ instruction: 0xf884f216 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xa5924 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf896f216 │ │ │ │ - eorseq lr, r2, r4, asr #17 │ │ │ │ + @ instruction: 0xf87af216 │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8809c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r0 │ │ │ │ stmdbge r4, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21738,15 +21738,15 @@ │ │ │ │ eorls r4, r6, r0, lsl #4 │ │ │ │ @ instruction: 0xf04f9227 │ │ │ │ strls r0, [r8, #-514]! @ 0xfffffdfe │ │ │ │ addscs pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf0409305 │ │ │ │ eorcs r8, r8, #-520093696 @ 0xe1000000 │ │ │ │ vadd.i64 d26, d1, d26 │ │ │ │ - blls 0x11f6c0 │ │ │ │ + blls 0x11f640 │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ rscshi pc, sl, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r8, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21757,27 +21757,27 @@ │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4642231c │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ @ instruction: 0xf12b8b00 │ │ │ │ - ldrtmi pc, [r2], -r1, ror #25 @ │ │ │ │ + ldrtmi pc, [r2], -r5, asr #25 @ │ │ │ │ ldmdbge sl, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #112] @ 0x70 │ │ │ │ @ instruction: 0xf12b9b00 │ │ │ │ - @ instruction: 0x4642fcd9 │ │ │ │ + @ instruction: 0x4642fcbd │ │ │ │ ldmdbge r4, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf12b9b00 │ │ │ │ - @ instruction: 0x463bfcd1 │ │ │ │ + @ instruction: 0x463bfcb5 │ │ │ │ ldmdbge r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf12b8b00 │ │ │ │ - ldcls 12, cr15, [ip], {201} @ 0xc9 │ │ │ │ + ldcls 12, cr15, [ip], {173} @ 0xad │ │ │ │ @ instruction: 0x2618e9dd │ │ │ │ @ instruction: 0x871ae9dd │ │ │ │ ldmib sp, {r1, r4, r8, fp, ip}^ │ │ │ │ ldmdals sp, {r1, r2, r4, r8, ip, sp} │ │ │ │ bl 0x15cc670 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00280600 │ │ │ │ @@ -21865,15 +21865,15 @@ │ │ │ │ eorls r4, r5, #89 @ 0x59 │ │ │ │ @ instruction: 0xf88d2203 │ │ │ │ svceq 0x00cb2090 │ │ │ │ movwls r9, #22787 @ 0x5903 │ │ │ │ tstpeq ip, r1, lsr r0 @ p-variant is OBSOLETE │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ - svc 0x004cf270 │ │ │ │ + svc 0x002cf270 │ │ │ │ @ instruction: 0x3000f8bb │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ svclt 0x0000e6fe │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ bhi 0x62f3a8 │ │ │ │ @ instruction: 0xf5b02400 │ │ │ │ @@ -22367,20 +22367,20 @@ │ │ │ │ ldrbt r0, [r6], #-3026 @ 0xfffff42e │ │ │ │ @ instruction: 0xf0419903 │ │ │ │ strbt r0, [fp], #4 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ bcs 0x146460 │ │ │ │ ldmdavc fp, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mrcge 4, 2, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -lr, lsr #23 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , , │ │ │ │ - andcs pc, r8, r7, lsl fp @ │ │ │ │ + strdcs pc, [r8], -fp │ │ │ │ @ instruction: 0x2320e7da │ │ │ │ movwcs r9, #21251 @ 0x5303 │ │ │ │ ldr r9, [sl, r6, lsl #6] │ │ │ │ ldr r2, [r7, -r5, lsl #4] │ │ │ │ movweq lr, #2645 @ 0xa55 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ movweq lr, #19026 @ 0x4a52 │ │ │ │ @@ -22408,20 +22408,20 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ ldmib sp, {r1, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi r8, [pc], -r3, lsl #10 │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89be561 │ │ │ │ stmdbcs r0, {r0, r2, r3, ip} │ │ │ │ mcrge 4, 4, pc, cr0, cr15, {3} @ │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132, 22 @ 0x21000 │ │ │ │ - ldc2l 2, cr15, [r4, #-304] @ 0xfffffed0 │ │ │ │ + ldc2 2, cr15, [r4, #-304]! @ 0xfffffed0 │ │ │ │ mcr2 10, 4, pc, cr8, cr8, {5} @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ blx 0xfedda434 │ │ │ │ @ instruction: 0xf10efe86 │ │ │ │ blx 0x2298b0 │ │ │ │ @ instruction: 0xf1aef20e │ │ │ │ @ instruction: 0xf1ce0820 │ │ │ │ @@ -22495,15 +22495,15 @@ │ │ │ │ strbtmi r0, [r6], r0, lsl #24 │ │ │ │ @ instruction: 0xf8cd46e0 │ │ │ │ ldrt ip, [r6], #20 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ blge 0x951b58 │ │ │ │ vmls.f d14, d1, d0[5] │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r5, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483639 @ 0x80000009 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #8 │ │ │ │ movwle r4, #61835 @ 0xf18b │ │ │ │ blcs 0x1ccd94 │ │ │ │ @ instruction: 0xf47fab1e │ │ │ │ @@ -22512,53 +22512,53 @@ │ │ │ │ ldrdeq lr, [r8, -sp]! │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r0, r1, r2, r5, r6, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d0e2c │ │ │ │ stclge 4, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0xf64be644 │ │ │ │ - @ instruction: 0xf2c044f0 │ │ │ │ + @ instruction: 0xf2c044b0 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0x7a6668 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d5 │ │ │ │ - @ instruction: 0xf64bf9f3 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf64bf9d7 │ │ │ │ + vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r6, #64, 4 │ │ │ │ vpadd.i16 d4, d5, d6 │ │ │ │ - ldmdavc fp, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavc fp, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ bllt 0xfece41dc │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ vqsub.s8 d17, d28, d9 │ │ │ │ - andcs pc, r0, r5, ror #24 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r5, asr #24 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s16 d9, d5, d0 │ │ │ │ - andcs pc, r0, fp, asr #19 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, pc, lsr #19 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf9c0f215 │ │ │ │ - eorseq lr, r2, ip, lsl #19 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + @ instruction: 0xf9a4f215 │ │ │ │ + eorseq lr, r2, ip, asr #18 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, lsl lr │ │ │ │ - eorseq lr, r2, r4, ror r9 │ │ │ │ - eorseq lr, r2, r8, asr #18 │ │ │ │ - eorseq lr, r2, ip, asr r9 │ │ │ │ + eorseq lr, r2, r4, lsr r9 │ │ │ │ + eorseq lr, r2, r8, lsl #18 │ │ │ │ + eorseq lr, r2, ip, lsl r9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb88e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ svcge 0x0024a942 │ │ │ │ @@ -22643,15 +22643,15 @@ │ │ │ │ b 0x13f6664 │ │ │ │ ldrdls r3, [r7, -r2]! │ │ │ │ @ instruction: 0xf0332202 │ │ │ │ @ instruction: 0xf88d010c │ │ │ │ @ instruction: 0xf0412090 │ │ │ │ eorcs r8, r8, #163 @ 0xa3 │ │ │ │ vadd.i64 d26, d0, d26 │ │ │ │ - @ instruction: 0x2e03e93a │ │ │ │ + @ instruction: 0x2e03e91a │ │ │ │ @ instruction: 0xf8bbd105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8ab4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r8, [r0], #-2854 @ 0xfffff4da │ │ │ │ stmdbhi r0!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r0, lsl #10 │ │ │ │ @@ -22661,27 +22661,27 @@ │ │ │ │ stmib sp, {r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf12a451c │ │ │ │ - @ instruction: 0x4642fdd1 │ │ │ │ + @ instruction: 0x4642fdb5 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge sl, {r8, sl, lr} │ │ │ │ @ instruction: 0xf12aa81c │ │ │ │ - strtmi pc, [r2], -r9, asr #27 │ │ │ │ + strtmi pc, [r2], -sp, lsr #27 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r4, {r8, sl, lr} │ │ │ │ @ instruction: 0xf12aa832 │ │ │ │ - strbmi pc, [r2], -r1, asr #27 @ │ │ │ │ + strbmi pc, [r2], -r5, lsr #27 @ │ │ │ │ ldmdbge r0, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf12a8b00 │ │ │ │ - ldcls 13, cr15, [ip, #-740] @ 0xfffffd1c │ │ │ │ + ldcls 13, cr15, [ip, #-628] @ 0xfffffd8c │ │ │ │ @ instruction: 0xf04f9a18 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmdbne r2, {r1, r2, r4, r8, ip, sp}^ │ │ │ │ @ instruction: 0xc71ae9dd │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f981d │ │ │ │ ldcls 8, cr0, [r9], {-0} │ │ │ │ @@ -22758,15 +22758,15 @@ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf0c045c4 │ │ │ │ stmdbcs r6, {r1, r2, r4, r7, r8, r9, sl, pc} │ │ │ │ adcshi pc, r9, #0 │ │ │ │ andpl lr, r2, #3522560 @ 0x35c000 │ │ │ │ mulge r1, r7, r8 │ │ │ │ @ instruction: 0xf64e2128 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf0420332 │ │ │ │ blx 0x76d8a │ │ │ │ @ instruction: 0xf9b33304 │ │ │ │ stmib sp, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ bge 0xabae3c │ │ │ │ biccc lr, sl, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -22781,15 +22781,15 @@ │ │ │ │ ldc 0, cr11, [sp], #220 @ 0xdc │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf64e2228 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf8970332 │ │ │ │ blx 0xce5ea │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89b7324 │ │ │ │ strcs r2, [r0, #-4] │ │ │ │ bicsmi fp, r2, #-1342177277 @ 0xb0000003 │ │ │ │ @ instruction: 0xe7ca07d2 │ │ │ │ @@ -22839,21 +22839,21 @@ │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ tstpeq r0, #16 @ p-variant is OBSOLETE │ │ │ │ subshi pc, pc, #64 @ 0x40 │ │ │ │ andeq pc, r2, r0, lsl r0 @ │ │ │ │ sadd16mi fp, sp, ip │ │ │ │ @ instruction: 0xf47f461a │ │ │ │ @ instruction: 0xf64baf68 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r6, #64, 4 │ │ │ │ vpadd.i16 q2, q2, │ │ │ │ - vqrdmlsh.s , q0, d1[5] │ │ │ │ + vqrdmlsh.s , q0, d1[2] │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ @ instruction: 0x9324e5f1 │ │ │ │ ldmcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movwcc lr, #18887 @ 0x49c7 │ │ │ │ @ instruction: 0x3e25e9cd │ │ │ │ movweq lr, #6750 @ 0x1a5e │ │ │ │ @@ -22868,15 +22868,15 @@ │ │ │ │ vqshl.u64 d30, d23, #0 │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ movwcs lr, #1562 @ 0x61a │ │ │ │ mulge r1, r7, r8 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ eorcs lr, r8, #11796480 @ 0xb40000 │ │ │ │ - cdpeq 6, 6, cr15, cr0, cr14, {2} │ │ │ │ + cdpeq 6, 2, cr15, cr0, cr14, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdls pc, [ip], -r7 │ │ │ │ movwne lr, #18903 @ 0x49d7 │ │ │ │ blx 0xb827a │ │ │ │ @ instruction: 0xf897e204 │ │ │ │ movwmi sl, #45057 @ 0xb001 │ │ │ │ svclt 0x001868b9 │ │ │ │ @@ -22968,15 +22968,15 @@ │ │ │ │ movwcs r4, #4202 @ 0x106a │ │ │ │ bcc 0xff4e11ec │ │ │ │ adcsmi r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ @ instruction: 0xf88d0010 │ │ │ │ usat r2, #4, r0, lsl #1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsl lr │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ @ instruction: 0xf04f787d │ │ │ │ @ instruction: 0x460130ff │ │ │ │ andcs fp, r0, r5, lsl r1 │ │ │ │ strmi r2, [r1], -r1, lsl #10 │ │ │ │ ldrdgt pc, [r4], -r7 │ │ │ │ cmnppl pc, #12, 10 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ blcs 0x335e0 │ │ │ │ @@ -23139,15 +23139,15 @@ │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ orrmi pc, r0, #12, 10 @ 0x3000000 │ │ │ │ strbvc lr, [r2], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ adcsvs r4, ip, r0, lsl #4 │ │ │ │ andscs r6, r0, #250 @ 0xfa │ │ │ │ eorcs lr, r8, #216, 12 @ 0xd800000 │ │ │ │ - msreq SPSR_, #81788928 @ 0x4e00000 │ │ │ │ + msreq CPSR_, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ msrvc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21811 @ 0x5533 │ │ │ │ @ instruction: 0xf89be629 │ │ │ │ @ instruction: 0xf1baa011 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @@ -23393,21 +23393,21 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fad7d │ │ │ │ @ instruction: 0xf89b0810 │ │ │ │ @ instruction: 0xf048500a │ │ │ │ strtmi r0, [sl], -r0, asr #16 │ │ │ │ stccs 6, cr4, [r0, #-172] @ 0xffffff54 │ │ │ │ ldclge 4, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s q10, q8, │ │ │ │ vqsub.s8 d17, d27, d9 │ │ │ │ - @ instruction: 0xf1c3fda1 │ │ │ │ + @ instruction: 0xf1c3fd81 │ │ │ │ ldrt r0, [r0], -r1, lsl #6 │ │ │ │ mulmi r4, fp, r8 │ │ │ │ @ instruction: 0xf57f06e1 │ │ │ │ @ instruction: 0xf1c3aeef │ │ │ │ blcs 0x2a798 │ │ │ │ eorshi pc, r4, #0 │ │ │ │ strcs r2, [r0], #-257 @ 0xfffffeff │ │ │ │ @@ -23451,15 +23451,15 @@ │ │ │ │ blx 0xbcb0d0 │ │ │ │ tstpmi r9, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0x91272301 │ │ │ │ @ instruction: 0xf03340b3 │ │ │ │ @ instruction: 0xf040010c │ │ │ │ eorcs r8, r8, #76, 4 @ 0xc0000004 │ │ │ │ vadd.i32 d26, d15, d26 │ │ │ │ - @ instruction: 0xf7ffeaea │ │ │ │ + @ instruction: 0xf7ffeaca │ │ │ │ blls 0x3d5718 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mvnsmi r8, #235 @ 0xeb │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf04f43c5 │ │ │ │ blx 0x1a90bc │ │ │ │ sbcsmi pc, r5, r3, lsl #6 │ │ │ │ @@ -23541,20 +23541,20 @@ │ │ │ │ blls 0x3c7480 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf04faed6 │ │ │ │ movwcs r0, #6168 @ 0x1818 │ │ │ │ @ instruction: 0xf89be44e │ │ │ │ stccs 0, cr5, [r0, #-52] @ 0xffffffcc │ │ │ │ mcrge 4, 2, pc, cr10, cr15, {3} @ │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #55296 @ 0xd800 │ │ │ │ - ldc2l 2, cr15, [sl], #-300 @ 0xfffffed4 │ │ │ │ + mrrc2 2, 4, pc, sl, cr11 @ │ │ │ │ blcs 0x20dde8 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr2, cr15, {3} │ │ │ │ b 0xfe1cd5ec │ │ │ │ blls 0x328738 │ │ │ │ stmdbls sp, {r0, r1, r3, lr} │ │ │ │ streq lr, [ip], #-2561 @ 0xfffff5ff │ │ │ │ adcmi r9, r5, #147456 @ 0x24000 │ │ │ │ @@ -23599,16 +23599,16 @@ │ │ │ │ b 0x14039b8 │ │ │ │ @ instruction: 0xf04c0c5c │ │ │ │ b 0x87a290 │ │ │ │ b 0xb27694 │ │ │ │ @ instruction: 0xf04f0c06 │ │ │ │ tstls r4, r8, lsl r8 │ │ │ │ bllt 0xff1e529c │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ @ instruction: 0xe604e9d7 │ │ │ │ tstpmi pc, #12, 10 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ andpl lr, r2, #3522560 @ 0x35c000 │ │ │ │ b 0x17b42b4 │ │ │ │ cmnle r5, r6, lsl #8 │ │ │ │ @ instruction: 0x1000f8bb │ │ │ │ mulge r1, r7, r8 │ │ │ │ @@ -23679,20 +23679,20 @@ │ │ │ │ stmdbcs r0, {r0, r8, sp} │ │ │ │ @ instruction: 0xf8bbd145 │ │ │ │ @ instruction: 0xf8971000 │ │ │ │ @ instruction: 0xf041a001 │ │ │ │ @ instruction: 0xf8ab0118 │ │ │ │ @ instruction: 0xf7ff1000 │ │ │ │ vmlsl.s8 , d16, d31 │ │ │ │ - @ instruction: 0xf64bfb57 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + @ instruction: 0xf64bfb37 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ blmi 0x1b678a0 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - stmdbcs r6, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r6, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r5, {r0, r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ blge 0xfe4245fc │ │ │ │ ldmlt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ b 0x28e018 │ │ │ │ andmi r0, r3, r6, lsl #8 │ │ │ │ @ instruction: 0xf43f4323 │ │ │ │ @ instruction: 0xf8cdae9b │ │ │ │ @@ -23750,61 +23750,61 @@ │ │ │ │ @ instruction: 0xf013e67a │ │ │ │ tstle sp, r0, ror #30 │ │ │ │ andeq pc, r8, r3, asr #32 │ │ │ │ ldmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r4, r3, asr #32 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ @ instruction: 0xf64bb8cb │ │ │ │ - @ instruction: 0xf2c044f0 │ │ │ │ + @ instruction: 0xf2c044b0 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0x9a79c0 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d4 │ │ │ │ - strcs pc, [r0, #-2119] @ 0xfffff7b9 │ │ │ │ + strcs pc, [r0, #-2091] @ 0xfffff7d5 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ strls r9, [r6, #-772] @ 0xfffffcfc │ │ │ │ bllt 0xff365520 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ mulcs r0, ip, r9 │ │ │ │ - tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, lsl fp │ │ │ │ subsvc pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf832f214 │ │ │ │ + @ instruction: 0xf816f214 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf824f214 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf808f214 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s8 d17, d27, d9 │ │ │ │ - andcs pc, r0, r7, lsr #21 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r7, lsl #21 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #11264 @ 0x2c00 │ │ │ │ - vhadd.s16 d9, d4, d0 │ │ │ │ - andcs pc, r0, sp, lsl #16 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + vhadd.s16 d9, d3, d0 │ │ │ │ + strdcs pc, [r0], -r1 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf802f214 │ │ │ │ - eorseq lr, r2, ip, asr fp │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r4, ror r9 │ │ │ │ - eorseq lr, r2, r8, asr #18 │ │ │ │ - eorseq lr, r2, ip, asr r9 │ │ │ │ + @ instruction: 0xffe6f213 │ │ │ │ + eorseq lr, r2, ip, lsl fp │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r4, lsr r9 │ │ │ │ + eorseq lr, r2, r8, lsl #18 │ │ │ │ + eorseq lr, r2, ip, lsl r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ strcs fp, [r0, #-165] @ 0xffffff5b │ │ │ │ streq pc, [r9], #-960 @ 0xfffffc40 │ │ │ │ movwls r0, #19398 @ 0x4bc6 │ │ │ │ @@ -23878,15 +23878,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf129230e │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2b778 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x27744 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -24409,40 +24409,40 @@ │ │ │ │ ldclge 4, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ blcs 0x14eb4c │ │ │ │ adcshi pc, sp, r0, asr #4 │ │ │ │ blcc 0x18eb54 │ │ │ │ blcs 0x94aac │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xff1e8404 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , , │ │ │ │ - vstrcs d15, [r0, #-148] @ 0xffffff6c │ │ │ │ + vstrcs d15, [r0, #-36] @ 0xffffffdc │ │ │ │ mvnsvc pc, #64, 4 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d20-d23}, [pc :256], r0 │ │ │ │ @ instruction: 0xf04f42f8 │ │ │ │ svclt 0x00080014 │ │ │ │ str r2, [r2, #-768]! @ 0xfffffd00 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi r7, #0 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {138} @ 0x8a │ │ │ │ stcge 4, cr15, [sp, #252]! @ 0xfc │ │ │ │ - sbcpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d18 │ │ │ │ vhsub.s16 d2, d19, d18 │ │ │ │ - stmdacs r6, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r6, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ teqphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ stmdale lr, {r2, fp, sp}^ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmiane r3!, {r1, r2, r4, r5, r8, pc}^ │ │ │ │ andeq lr, r2, #76, 22 @ 0x13000 │ │ │ │ andseq pc, r4, #-1140850687 @ 0xbc000001 │ │ │ │ ssat r2, #9, r0 │ │ │ │ @@ -24457,34 +24457,34 @@ │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ blcs 0x4ec00 │ │ │ │ sbchi pc, sl, r0 │ │ │ │ mulcc sl, sl, r8 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ blcs 0x3986c │ │ │ │ ldclge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d6 │ │ │ │ vqsub.s8 d17, d26, d9 │ │ │ │ - blls 0x1e7568 │ │ │ │ + blls 0x1e74e8 │ │ │ │ orrle r2, r3, r4, lsl #22 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ strb r4, [r9], #760 @ 0x2f8 │ │ │ │ teqle r3, r5, lsl #24 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf64badff │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfe2a8104 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - addseq pc, r0, #3520 @ 0xdc0 │ │ │ │ + addseq pc, r0, #1472 @ 0x5c0 │ │ │ │ blcc 0x9d32c │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf99ae7ac │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @@ -24610,18 +24610,18 @@ │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf0428916 │ │ │ │ @ instruction: 0xf8aa0220 │ │ │ │ andcs r2, r1, #0 │ │ │ │ subscs pc, r0, sp, lsl #17 │ │ │ │ svclt 0x0000e45e │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - eorseq lr, r2, r8, ror #27 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + eorseq lr, r2, r8, lsr #27 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x2808c │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -24816,56 +24816,56 @@ │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ands pc, r4, sp, asr #17 │ │ │ │ blt 0x19e6590 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x103119c │ │ │ │ ldrmi r0, [sl], -r2, lsl #10 │ │ │ │ vqshl.s64 q15, q8, │ │ │ │ - strcs pc, [r0, #-2677] @ 0xfffff58b │ │ │ │ + strcs pc, [r0, #-2645] @ 0xfffff5ab │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ ldrdcs lr, [r0], -r2 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - @ instruction: 0xf64bffeb │ │ │ │ - @ instruction: 0xf2c044f0 │ │ │ │ + @ instruction: 0xf64bffcf │ │ │ │ + @ instruction: 0xf2c044b0 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0x628a94 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d2 │ │ │ │ - @ instruction: 0xf64bffdd │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf64bffc1 │ │ │ │ + vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ addscs pc, r5, #64, 4 │ │ │ │ vpadd.i16 d4, d2, d0 │ │ │ │ - andcs pc, r0, pc, asr #31 │ │ │ │ - msreq SPSR_, #81788928 @ 0x4e00000 │ │ │ │ + @ instruction: 0x2000ffb3 │ │ │ │ + msreq CPSR_, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - @ instruction: 0xf64bffc1 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64bffa5 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ blmi 0x1686e8 │ │ │ │ vhsub.s8 d18, d26, d22 │ │ │ │ - svclt 0x0000fa45 │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, ror #27 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + svclt 0x0000fa25 │ │ │ │ + eorseq lr, r2, r8, ror sp │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r8, lsr #27 │ │ │ │ + mlaseq r2, r0, sp, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb7f854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ blls 0x139ed0 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ @@ -24951,15 +24951,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf128230e │ │ │ │ - ldmib sp, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2c83c │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x28808 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -25479,39 +25479,39 @@ │ │ │ │ stcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ blcs 0x14fc04 │ │ │ │ adcshi pc, r8, r0, asr #4 │ │ │ │ blcc 0x18fc0c │ │ │ │ blcs 0x95b64 │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xff1294bc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , q9, │ │ │ │ - vstrcs s30, [r0, #-804] @ 0xfffffcdc │ │ │ │ + vstrcs s30, [r0, #-692] @ 0xfffffd4c │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf15 │ │ │ │ @ instruction: 0xf04f43fe │ │ │ │ @ instruction: 0xf06f43ff │ │ │ │ tstcs r0, pc, ror r1 │ │ │ │ @ instruction: 0xf013e528 │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01c8338 │ │ │ │ @ instruction: 0xf0400c0c │ │ │ │ stccs 1, cr8, [r1], {7} │ │ │ │ stcge 4, cr15, [fp, #252] @ 0xfc │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ @ instruction: 0xf64badae │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfec3a9dc │ │ │ │ adccs pc, r2, #64, 4 │ │ │ │ - blx 0xfe8658ac │ │ │ │ + blx 0xfe1658ac │ │ │ │ vadd.i8 d2, d0, d6 │ │ │ │ stmdacs r4, {r2, r4, r5, r8, pc} │ │ │ │ stmdacs r0, {r1, r2, r3, r6, fp, ip, lr, pc} │ │ │ │ teqphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ bl 0x13af1fc │ │ │ │ @ instruction: 0xf0230303 │ │ │ │ @ instruction: 0x201003ff │ │ │ │ @@ -25527,33 +25527,33 @@ │ │ │ │ stmdbls r3, {r4, sp} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf89a80c6 │ │ │ │ @ instruction: 0xf040100a │ │ │ │ strmi r0, [fp], -r0, asr #32 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf64bacdf │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0xfe529184 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r6], #292 @ 0x124 │ │ │ │ + ldc2l 2, cr15, [r6], {73} @ 0x49 │ │ │ │ blcs 0x14fcf4 │ │ │ │ smlabbcs r0, r4, r1, sp │ │ │ │ mvnsmi pc, #79 @ 0x4f │ │ │ │ stccs 4, cr14, [r5], {207} @ 0xcf │ │ │ │ @ instruction: 0xf89ad12f │ │ │ │ blcs 0x35124 │ │ │ │ mcrge 4, 0, pc, cr0, cr15, {3} @ │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #138240 @ 0x21c00 │ │ │ │ - ldc2l 2, cr15, [ip], {73} @ 0x49 │ │ │ │ + ldc2 2, cr15, [ip], #292 @ 0x124 │ │ │ │ ldrtle r0, [r4], #1496 @ 0x5d8 │ │ │ │ @ instruction: 0xf1433901 │ │ │ │ @ instruction: 0xe7b003ff │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcc r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ @@ -25677,18 +25677,18 @@ │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf0428916 │ │ │ │ @ instruction: 0xf8aa0220 │ │ │ │ andcs r2, r1, #0 │ │ │ │ subscs pc, r0, sp, lsl #17 │ │ │ │ svclt 0x0000e464 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - eorseq lr, r2, r8, ror #27 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + eorseq lr, r2, r8, lsr #27 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ ldclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -25886,56 +25886,56 @@ │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ands pc, r4, sp, asr #17 │ │ │ │ blt 0x19e7648 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x1032254 │ │ │ │ ldrmi r0, [sl], -r2, lsl #10 │ │ │ │ vqshl.s64 q15, q8, q7 │ │ │ │ - strcs pc, [r0, #-2585] @ 0xfffff5e7 │ │ │ │ + strcs pc, [r0, #-2553] @ 0xfffff607 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ andcs lr, r0, sp, asr #11 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - @ instruction: 0xf64bff8f │ │ │ │ - @ instruction: 0xf2c044f0 │ │ │ │ + @ instruction: 0xf64bff73 │ │ │ │ + @ instruction: 0xf2c044b0 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0x629b4c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d1 │ │ │ │ - @ instruction: 0xf64bff81 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf64bff65 │ │ │ │ + vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ addscs pc, r5, #64, 4 │ │ │ │ vpadd.i16 d4, d1, d0 │ │ │ │ - andcs pc, r0, r3, ror pc @ │ │ │ │ - msreq SPSR_, #81788928 @ 0x4e00000 │ │ │ │ + andcs pc, r0, r7, asr pc @ │ │ │ │ + msreq CPSR_, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - @ instruction: 0xf64bff65 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64bff49 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ blmi 0x1697a0 │ │ │ │ vhsub.s8 d18, d25, d22 │ │ │ │ - svclt 0x0000f9e9 │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, ror #27 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + svclt 0x0000f9c9 │ │ │ │ + eorseq lr, r2, r8, ror sp │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r8, lsr #27 │ │ │ │ + mlaseq r2, r0, sp, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r9], #660 @ 0x294 │ │ │ │ strpl pc, [sl, #-961] @ 0xfffffc3f │ │ │ │ ldreq pc, [r3], -r1, asr #7 │ │ │ │ @@ -26019,15 +26019,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf127230e │ │ │ │ - ldmib sp, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2d8ec │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x298b8 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -26575,37 +26575,37 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ @ instruction: 0xf1b9ac4a │ │ │ │ vmax.f32 d16, d0, d4 │ │ │ │ @ instruction: 0xf1a980b7 │ │ │ │ sbcslt r0, r2, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, r8, asr #28 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sp, asr #23 │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - blx 0xe66978 │ │ │ │ + blx 0x766978 │ │ │ │ @ instruction: 0xf5a16898 │ │ │ │ @ instruction: 0xf04661c0 │ │ │ │ ldrb r0, [r4], #1540 @ 0x604 │ │ │ │ andeq pc, r2, #18 │ │ │ │ cmnphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ tstphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {67} @ 0x43 │ │ │ │ stclge 4, cr15, [r7, #-252]! @ 0xffffff04 │ │ │ │ - sbcpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d28 │ │ │ │ vhsub.s16 d2, d17, d18 │ │ │ │ - @ instruction: 0x2c06fa15 │ │ │ │ + @ instruction: 0x2c06f9f9 │ │ │ │ mrshi pc, (UNDEF: 109) @ │ │ │ │ ldmdale r0, {r2, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ bl 0x74a6b8 │ │ │ │ bl 0x13ad190 │ │ │ │ strbtmi r0, [r0], -r1, lsl #2 │ │ │ │ andeq pc, sl, pc, ror #6 │ │ │ │ @@ -26620,35 +26620,35 @@ │ │ │ │ bls 0xea5c4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf89a80db │ │ │ │ @ instruction: 0xf046000a │ │ │ │ strmi r0, [r2], -r0, asr #12 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ ldcge 4, cr15, [r1], {63} @ 0x3f │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d16 │ │ │ │ vqsub.s8 d17, d24, d9 │ │ │ │ - @ instruction: 0xf1b9fc6b │ │ │ │ + @ instruction: 0xf1b9fc4b │ │ │ │ orrle r0, sl, r4, lsl #30 │ │ │ │ strmi r2, [r4], -r0 │ │ │ │ @ instruction: 0xf6c74602 │ │ │ │ ldrbt r7, [pc], #-1264 @ 0x2a200 │ │ │ │ teqle r2, r5, lsl #24 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf64badbd │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfe4ea2d4 │ │ │ │ vqsub.s8 q9, q4, │ │ │ │ - streq pc, [r2, #-3151] @ 0xfffff3b1 │ │ │ │ + streq pc, [r2, #-3119] @ 0xfffff3d1 │ │ │ │ vqshl.s8 d29, d20, d16 │ │ │ │ stmne r2, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf1414610 │ │ │ │ str r0, [sp, r0, lsl #2]! │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @@ -26783,18 +26783,18 @@ │ │ │ │ strcs r0, [r0], #-0 │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf0404516 │ │ │ │ @ instruction: 0xf8aa0020 │ │ │ │ andcs r0, r1, r0 │ │ │ │ subseq pc, r0, sp, lsl #17 │ │ │ │ svclt 0x0000e405 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - eorseq lr, r2, r8, ror #27 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + eorseq lr, r2, r8, lsr #27 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ mulne lr, sl, r8 │ │ │ │ svcvc 0x0094ebb1 │ │ │ │ ldcge 4, cr15, [fp], {127} @ 0x7f │ │ │ │ strcs r9, [r6], #-2307 @ 0xfffff6fd │ │ │ │ tstcc r8, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r1, r3, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, ip, sp}^ │ │ │ │ @@ -27014,58 +27014,58 @@ │ │ │ │ svclt 0x00189706 │ │ │ │ strls r2, [r4, -r1, lsl #8] │ │ │ │ ldmiblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ streq lr, [r3, #-2625] @ 0xfffff5bf │ │ │ │ b 0x10333f4 │ │ │ │ ldrmi r0, [sl], -r2, lsl #24 │ │ │ │ vshl.s64 d30, d4, d13 │ │ │ │ - strcs pc, [r0, #-2377] @ 0xfffff6b7 │ │ │ │ + strcs pc, [r0, #-2345] @ 0xfffff6d7 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x103c0c4 │ │ │ │ strtmi r0, [sl], -r2, lsl #6 │ │ │ │ strtmi r9, [fp], -r6, lsl #6 │ │ │ │ svclt 0x0000e590 │ │ │ │ ... │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #28, 22 @ 0x7000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - mrc2 2, 5, pc, cr6, cr0, {0} │ │ │ │ + mrc2 2, 4, pc, cr10, cr0, {0} │ │ │ │ @ instruction: 0xf64b4610 │ │ │ │ - vmov.i32 , #262144 @ 0x00040000 │ │ │ │ + vmov.i32 d21, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x5aad00 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d2, d16, d5 │ │ │ │ - andcs pc, r0, r7, lsr #29 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, fp, lsl #29 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #17408 @ 0x4400 │ │ │ │ vhadd.s16 d9, d0, d0 │ │ │ │ - mulcs r0, sp, lr │ │ │ │ - msreq SPSR_, #81788928 @ 0x4e00000 │ │ │ │ + andcs pc, r0, r1, lsl #29 │ │ │ │ + msreq CPSR_, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d0, d0 │ │ │ │ - @ instruction: 0xf64bfe8f │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64bfe73 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ blmi 0x16a94c │ │ │ │ vhsub.s8 d18, d24, d22 │ │ │ │ - svclt 0x0000f913 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, ror #27 │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + svclt 0x0000f8f3 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r8, lsr #27 │ │ │ │ + eorseq lr, r2, r8, ror sp │ │ │ │ + mlaseq r2, r0, sp, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmdahi r3!, {r3, r9, sl, fp, ip, pc} │ │ │ │ ldrle r0, [r8, #-1752] @ 0xfffff928 │ │ │ │ @@ -27119,15 +27119,15 @@ │ │ │ │ blcs 0x3d1cc │ │ │ │ strbeq sp, [r8, r8, asr #2]! │ │ │ │ bcs 0x466198 │ │ │ │ bne 0xfe466198 │ │ │ │ svclt 0x00489203 │ │ │ │ bne 0x10a6464 │ │ │ │ @ instruction: 0xf1ed9102 │ │ │ │ - cdp 15, 1, cr15, cr0, cr9, {1} │ │ │ │ + cdp 15, 1, cr15, cr0, cr13, {0} │ │ │ │ ldmib sp, {r4, r9, fp}^ │ │ │ │ @ instruction: 0xf0201202 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00024fff │ │ │ │ @ instruction: 0xf0438833 │ │ │ │ eorshi r0, r3, r4, lsl #6 │ │ │ │ mrc 0, 5, sp, cr0, cr3, {6} │ │ │ │ @@ -27228,15 +27228,15 @@ │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ svceq 0x0001f018 │ │ │ │ blvs 0x4e5c64 │ │ │ │ blcs 0x465c58 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ mrc 15, 5, fp, cr1, cr8, {0} │ │ │ │ @ instruction: 0xf1ed2b42 │ │ │ │ - vstr s30, [sp, #820] @ 0x334 │ │ │ │ + vstr s30, [sp, #708] @ 0x2c4 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf04f0106 │ │ │ │ @ instruction: 0xf6c70c00 │ │ │ │ @ instruction: 0xf0217cf0 │ │ │ │ strbmi r4, [r6, #3584]! @ 0xe00 │ │ │ │ stmdacs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27339,17 +27339,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, #17 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s q12, q14, q8 │ │ │ │ - svclt 0x0000febd │ │ │ │ + svclt 0x0000fe9d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsr #1 │ │ │ │ @ instruction: 0x26004b9b │ │ │ │ ldrbteq pc, [pc], #-0 @ 0x2ad3c @ │ │ │ │ @@ -27423,15 +27423,15 @@ │ │ │ │ mlasls r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r9, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf126230e │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r8, sp}^ │ │ │ │ stmdbcs r0, {r2, r3, r4, sl} │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r0, {r1, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2aeac │ │ │ │ @ instruction: 0xf8cd4164 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -27960,39 +27960,39 @@ │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x2b4b4 │ │ │ │ blcs 0x1522c4 │ │ │ │ adcshi pc, r7, r0, asr #4 │ │ │ │ blcc 0x1922cc │ │ │ │ blcs 0x9822c │ │ │ │ mrcge 6, 2, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xff16bb84 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - stccs 15, cr15, [r0, #-404] @ 0xfffffe6c │ │ │ │ + stccs 15, cr15, [r0, #-292] @ 0xfffffedc │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf44fbf15 │ │ │ │ vst2. {d20-d23}, [pc :256], lr │ │ │ │ ldrshcs r4, [pc, #63] @ 0x2b72b │ │ │ │ ldrbt r2, [r4], #256 @ 0x100 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ streq pc, [ip], #-20 @ 0xffffffec │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr8, {2} │ │ │ │ ldclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ - sbcpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d17 │ │ │ │ vhsub.s8 d2, d31, d18 │ │ │ │ - stmdacs r6, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r6, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ teqphi r9, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ stmdale lr, {r2, fp, sp}^ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdane r1!, {r0, r1, r2, r4, r5, r8, pc}^ │ │ │ │ movweq lr, #15182 @ 0x3b4e │ │ │ │ cmnpmi pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xe6702010 │ │ │ │ @@ -28007,34 +28007,34 @@ │ │ │ │ andscs r0, r0, r2, lsl #2 │ │ │ │ stmdbcs r0, {r1, r8, fp, ip, pc} │ │ │ │ sbchi pc, ip, r0 │ │ │ │ mulne sl, sl, r8 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d5 │ │ │ │ vqsub.s8 d17, d23, d9 │ │ │ │ - blls 0x169dec │ │ │ │ + blls 0x169d6c │ │ │ │ orrle r2, r5, r4, lsl #22 │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ ldr r4, [fp], #1023 @ 0x3ff │ │ │ │ @ instruction: 0xd12f2e05 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf64badca │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfe26b880 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - bicseq pc, r8, r9, ror r9 @ │ │ │ │ + bicseq pc, r8, r9, asr r9 @ │ │ │ │ stmdbcc r1, {r2, r4, r5, r7, sl, ip, lr, pc} │ │ │ │ cmnpmi pc, #-1073741800 @ p-variant is OBSOLETE @ 0xc0000018 │ │ │ │ @ instruction: 0xf99ae7b0 │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @ instruction: 0xf8babfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @@ -28159,18 +28159,18 @@ │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ ldrvs lr, [r6, -sp, asr #19] │ │ │ │ eoreq pc, r0, #66 @ 0x42 │ │ │ │ andcs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf88d2201 │ │ │ │ strt r2, [r9], #-80 @ 0xffffffb0 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - eorseq lr, r2, r8, ror #27 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + eorseq lr, r2, r8, lsr #27 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ ldcge 4, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ stmib sp, {r1, r2, r9, sl, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, ip}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf88d111c │ │ │ │ @@ -28363,56 +28363,56 @@ │ │ │ │ strbmi r2, [r3], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd46c1 │ │ │ │ @ instruction: 0xf7ff800c │ │ │ │ b 0x105a5ec │ │ │ │ andcs r0, r0, #134217728 @ 0x8000000 │ │ │ │ streq lr, [r1], -r4, asr #20 │ │ │ │ strb r4, [r7], #-1553 @ 0xfffff9ef │ │ │ │ - mrc2 2, 5, pc, cr12, cr11, {3} │ │ │ │ + mrc2 2, 4, pc, cr12, cr11, {3} │ │ │ │ b 0x103551c │ │ │ │ ldrtmi r0, [r7], -r2, lsl #24 │ │ │ │ andeq lr, r1, #68, 20 @ 0x44000 │ │ │ │ andls r4, r5, #51380224 @ 0x3100000 │ │ │ │ ldrb r4, [r9, #1586] @ 0x632 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x76c1ec │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - ldc2 2, cr15, [r2], #-60 @ 0xffffffc4 │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + ldc2 2, cr15, [r6], {15} │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2 2, cr15, [r4], #-60 @ 0xffffffc4 │ │ │ │ - subspl pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + stc2 2, cr15, [r8], {15} │ │ │ │ + andspl pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x4347c8 │ │ │ │ - ldc2 2, cr15, [r6], {15} │ │ │ │ + blx 0xffee85b6 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [r8], {15} │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xffb685d2 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcpl pc, r8, fp, asr #12 │ │ │ │ + rsbpl pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - cdp2 2, 8, cr15, cr12, cr6, {2} │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, ror #27 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + cdp2 2, 6, cr15, cr12, cr6, {2} │ │ │ │ + eorseq lr, r2, r8, ror sp │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r8, lsr #27 │ │ │ │ + mlaseq r2, r0, sp, lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8e9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ smulllt r0, sp, r8, lr │ │ │ │ ldmdbge sl, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -28493,15 +28493,15 @@ │ │ │ │ @ instruction: 0x973a03ff │ │ │ │ strcs r2, [r2], #-1796 @ 0xfffff8fc │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf88d9237 │ │ │ │ ldrsbtls r4, [r8], -r8 │ │ │ │ eorcs r9, r8, #-335544320 @ 0xec000000 │ │ │ │ ldmdage ip!, {r8, sp} │ │ │ │ - bl 0xfe0e88c8 │ │ │ │ + bl 0x18e88c8 │ │ │ │ b 0x1112b3c │ │ │ │ b 0x102bf3c │ │ │ │ movwls r0, #37639 @ 0x9307 │ │ │ │ msreq SPSR_, #16 │ │ │ │ @ instruction: 0xf0409307 │ │ │ │ blls 0x19cd238 │ │ │ │ streq lr, [r8], -r6, lsl #21 │ │ │ │ @@ -28532,27 +28532,27 @@ │ │ │ │ tstcs lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0x2320e9cd │ │ │ │ @ instruction: 0x2322e9cd │ │ │ │ @ instruction: 0x2324e9cd │ │ │ │ @ instruction: 0x2326e9cd │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ - @ instruction: 0xfff0f124 │ │ │ │ + @ instruction: 0xffd4f124 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage r8!, {r1, r2, r5, r8, fp, sp, pc} │ │ │ │ blls 0x675fc │ │ │ │ - @ instruction: 0xffe8f124 │ │ │ │ + @ instruction: 0xffccf124 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stmdage r4, {r5, r8, fp, sp, pc}^ │ │ │ │ blls 0x6760c │ │ │ │ - @ instruction: 0xffe0f124 │ │ │ │ + @ instruction: 0xffc4f124 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage lr, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x6761c │ │ │ │ - @ instruction: 0xffd8f124 │ │ │ │ + @ instruction: 0xffbcf124 │ │ │ │ bls 0x953890 │ │ │ │ ldmib sp, {r2, r3, r5, r7, r9, sl, lr}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9} │ │ │ │ @ instruction: 0x5726e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls r5!, {r0, r3, r5, r9, sl, fp, ip, pc} │ │ │ │ mcrls 1, 1, r4, cr0, cr1, {3} │ │ │ │ @@ -29480,44 +29480,44 @@ │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01786ee │ │ │ │ @ instruction: 0xf040070c │ │ │ │ stccs 1, cr8, [r1], {246} @ 0xf6 │ │ │ │ orrhi pc, r8, r0 │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ @ instruction: 0xf64baee6 │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeebe77c │ │ │ │ adccs pc, r2, #64, 4 │ │ │ │ - blx 0xfe0696de │ │ │ │ + blx 0x19696de │ │ │ │ @ instruction: 0xf7ff930e │ │ │ │ bls 0x11bab8 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ stccs 7, cr14, [r5], {167} @ 0xa7 │ │ │ │ blls 0x121408 │ │ │ │ blcs 0x4bc2c │ │ │ │ ldcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #172, 22 @ 0x2b000 │ │ │ │ - ldc2l 2, cr15, [r4, #276]! @ 0x114 │ │ │ │ + ldc2l 2, cr15, [r4, #276] @ 0x114 │ │ │ │ bcc 0x193718 │ │ │ │ bcs 0x99a2c │ │ │ │ ldcge 6, cr15, [sp, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xfe9ad3a8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 , q15, │ │ │ │ - ldmdacs pc!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdacs pc!, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ ldrhi pc, [r0], -r0, lsl #6 │ │ │ │ eorseq pc, pc, r0, lsl r0 @ │ │ │ │ ldrbhi pc, [r0], #0 @ │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strmi r9, [sl], -r9, lsl #22 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r9, [r1], r4, lsl #2 │ │ │ │ @@ -29671,17 +29671,17 @@ │ │ │ │ bls 0x37d524 │ │ │ │ movwmi r9, #43279 @ 0xa90f │ │ │ │ @ instruction: 0xf047bf18 │ │ │ │ tstcs r0, r1, lsl #14 │ │ │ │ tstls r2, sp, lsl r6 │ │ │ │ tstne r0, sp, asr #19 │ │ │ │ bllt 0x5eb180 │ │ │ │ - eorseq lr, r2, r0, ror #28 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - eorseq lr, r2, ip, lsl #19 │ │ │ │ + eorseq lr, r2, r0, lsr #28 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, ip, asr #18 │ │ │ │ @ instruction: 0xf89d9a66 │ │ │ │ @ instruction: 0x071030d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x1211c4 │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfeceddb0 │ │ │ │ @@ -29840,15 +29840,15 @@ │ │ │ │ @ instruction: 0xf7ff2332 │ │ │ │ blvc 0xfecdbcbc │ │ │ │ svcvc 0x0093ebb2 │ │ │ │ sbchi pc, sl, r0, asr #32 │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldm ip!, {r0, r3, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm ip, {r0, r3, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ bls 0xfeca8 │ │ │ │ ldmdahi r3, {r6, r8, sp} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ @ instruction: 0x9c03ba3e │ │ │ │ @@ -29941,15 +29941,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ svcge 0x0031f43f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldmda r2!, {r0, r3, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmda r2, {r0, r3, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ @ instruction: 0xf043461d │ │ │ │ movwls r0, #37664 @ 0x9320 │ │ │ │ ldmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vqrdmlah.s q1, q8, │ │ │ │ @ instruction: 0xf013826a │ │ │ │ svclt 0x00040280 │ │ │ │ @@ -30318,15 +30318,15 @@ │ │ │ │ movwls r9, #35596 @ 0x8b0c │ │ │ │ tstls r6, #18432 @ 0x4800 │ │ │ │ tstls r2, #17408 @ 0x4400 │ │ │ │ tstls r1, #10240 @ 0x2800 │ │ │ │ movwls r9, #43787 @ 0xab0b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strb r3, [r5, #-779] @ 0xfffffcf5 │ │ │ │ - @ instruction: 0xff76f279 │ │ │ │ + @ instruction: 0xff56f279 │ │ │ │ teqmi sl, #53248 @ 0xd000 │ │ │ │ bls 0x4123e0 │ │ │ │ @ instruction: 0xf8cd9f04 │ │ │ │ @ instruction: 0x46dee010 │ │ │ │ bleq 0x69cf4 │ │ │ │ andeq lr, r2, #72, 20 @ 0x48000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @@ -30350,57 +30350,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46be4332 │ │ │ │ @ instruction: 0x46bb46b9 │ │ │ │ tstls sp, lr, lsr r6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff7704 │ │ │ │ @ instruction: 0xf64bbaa6 │ │ │ │ - @ instruction: 0xf2c044f0 │ │ │ │ + @ instruction: 0xf2c044b0 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0x86e0e4 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s8 d9, d0, d13 │ │ │ │ - @ instruction: 0x2000fcb5 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mulcs r0, r9, ip │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s8 d9, d13, d0 │ │ │ │ - @ instruction: 0xf64bfcab │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf64bfc8f │ │ │ │ + vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ addscs pc, r5, #64, 4 │ │ │ │ vpadd.i8 d4, d13, d5 │ │ │ │ - @ instruction: 0xf64bfc9d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64bfc81 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0x46dd30 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xff20f244 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff00f244 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcpl pc, r8, fp, asr #12 │ │ │ │ + rsbpl pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #11264 @ 0x2c00 │ │ │ │ - @ instruction: 0xff14f244 │ │ │ │ + cdp2 2, 15, cr15, cr4, cr4, {2} │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x22e15c │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d13, d0 │ │ │ │ - svclt 0x0000fc79 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, lsr #28 │ │ │ │ - eorseq lr, r2, r0, ror #28 │ │ │ │ - eorseq lr, r2, r4, ror r9 │ │ │ │ - eorseq lr, r2, r4, asr #28 │ │ │ │ - eorseq lr, r2, ip, asr r9 │ │ │ │ + svclt 0x0000fc5d │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r8, ror #27 │ │ │ │ + eorseq lr, r2, r0, lsr #28 │ │ │ │ + eorseq lr, r2, r4, lsr r9 │ │ │ │ + eorseq lr, r2, r4, lsl #28 │ │ │ │ + eorseq lr, r2, ip, lsl r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb84ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -fp, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -30441,17 +30441,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fe81 │ │ │ │ + svclt 0x0000fe61 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-88 @ 0xffffffa8 │ │ │ │ bllt 0xfe54bff8 │ │ │ │ bllt 0xfeb4c8fc │ │ │ │ ldrdcc r0, [r1], -r8 │ │ │ │ svceq 0x00fef010 │ │ │ │ @@ -30620,17 +30620,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fd1b │ │ │ │ + svclt 0x0000fcfb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeeda2bc │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ @ instruction: 0xf0000bc6 │ │ │ │ @@ -30681,15 +30681,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2 2, cr15, [r2, #232]! @ 0xe8 │ │ │ │ + stc2 2, cr15, [r6, #232] @ 0xe8 │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe97fa7a │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x57cd68 │ │ │ │ @@ -30703,15 +30703,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r9, r0, asr #32 │ │ │ │ bl 0xfec3faf0 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s d2, d10, d0 │ │ │ │ - @ instruction: 0x4603fd77 │ │ │ │ + @ instruction: 0x4603fd5b │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe97fbfa │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3e8f84 │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -30928,21 +30928,21 @@ │ │ │ │ blcs 0xa8064 │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x162ae0 │ │ │ │ @ instruction: 0xf64bd04d │ │ │ │ - vmov.i32 d21, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c044dc │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0xfeaae9ec │ │ │ │ subvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf830f20d │ │ │ │ + @ instruction: 0xf814f20d │ │ │ │ stmdale r6!, {r1, r2, r9, fp, sp}^ │ │ │ │ ldmdale r0!, {r2, r9, fp, sp} │ │ │ │ rsble r2, r4, r0, lsl #20 │ │ │ │ streq lr, [r5, #-2846] @ 0xfffff4e2 │ │ │ │ movweq lr, #15180 @ 0x3b4c │ │ │ │ cmnpmi pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xe7b92210 │ │ │ │ @@ -30955,21 +30955,21 @@ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ andscs r2, r0, #134217728 @ 0x8000000 │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe85b2e8 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr3, cr15, {1} │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, fp, asr #12 │ │ │ │ + rscscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d15 │ │ │ │ vqsub.s8 d17, d20, d9 │ │ │ │ - bicseq pc, sl, fp, lsl #21 │ │ │ │ + bicseq pc, sl, fp, ror #20 │ │ │ │ stccc 4, cr13, [r1, #-840] @ 0xfffffcb8 │ │ │ │ cmnpmi pc, #-1073741800 @ p-variant is OBSOLETE @ 0xc0000018 │ │ │ │ blls 0x1684f4 │ │ │ │ teqle lr, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [ip], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ @@ -31102,16 +31102,16 @@ │ │ │ │ svclt 0x000b7f93 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ blls 0x1533e8 │ │ │ │ andscc pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e471 │ │ │ │ - eorseq lr, r2, r0, lsr #19 │ │ │ │ - eorseq lr, r2, r8, ror r8 │ │ │ │ + eorseq lr, r2, r0, ror #18 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ andcs lr, r0, #864026624 @ 0x33800000 │ │ │ │ blx 0xfece83d8 │ │ │ │ subsmi pc, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ @@ -31148,26 +31148,26 @@ │ │ │ │ movwls r0, #18464 @ 0x4820 │ │ │ │ movwcs lr, #22441 @ 0x57a9 │ │ │ │ blls 0xe84f8 │ │ │ │ adcsle r2, r0, r0, lsl #22 │ │ │ │ ldrbt r2, [sl], -r0, lsl #4 │ │ │ │ vstrcs d7, [r0, #-404] @ 0xfffffe6c │ │ │ │ stclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - @ instruction: 0xf90af244 │ │ │ │ + @ instruction: 0xf8eaf244 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ blls 0x1683f0 │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ stmdbge r6, {r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ str r7, [r4, #2125] @ 0x84d │ │ │ │ - @ instruction: 0xf8e4f279 │ │ │ │ + @ instruction: 0xf8c4f279 │ │ │ │ andle r2, r5, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmdbge sl, {r0, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrt r9, [r6], r4, lsl #6 │ │ │ │ andgt lr, r8, #3620864 @ 0x374000 │ │ │ │ ldrdpl lr, [ip], -sp │ │ │ │ svclt 0x00084282 │ │ │ │ @@ -31182,45 +31182,45 @@ │ │ │ │ svcge 0x0036f43f │ │ │ │ stmdbge r6, {r0, r2, r8, r9, sp} │ │ │ │ ldr r9, [sl], r4, lsl #6 │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ movwcs sl, #24330 @ 0x5f0a │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ mulcs r0, r3, r6 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl fp │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - cdp2 2, 3, cr15, cr8, cr12, {0} │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + cdp2 2, 1, cr15, cr12, cr12, {0} │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #19456 @ 0x4c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - cdp2 2, 2, cr15, cr10, cr12, {0} │ │ │ │ + cdp2 2, 0, cr15, cr14, cr12, {0} │ │ │ │ @ instruction: 0xf0484041 │ │ │ │ bleq 0xff36f198 │ │ │ │ ldr r4, [r7, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x32ee1c │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - cdp2 2, 1, cr15, cr10, cr12, {0} │ │ │ │ + ldc2l 2, cr15, [lr, #48]! @ 0x30 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 0, cr15, cr12, cr12, {0} │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - mlaseq r2, r0, r8, lr │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r4, asr #17 │ │ │ │ + ldc2l 2, cr15, [r0, #48]! @ 0x30 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb915b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ @ instruction: 0x9c37a934 │ │ │ │ @@ -31310,22 +31310,22 @@ │ │ │ │ movwls r2, #58113 @ 0xe301 │ │ │ │ strmi r2, [r8, #1280]! @ 0x500 │ │ │ │ movweq lr, #43897 @ 0xab79 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4652 │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ - @ instruction: 0xf8b8f23a │ │ │ │ + @ instruction: 0xf89cf23a │ │ │ │ blge 0x640338 │ │ │ │ @ instruction: 0x4618a916 │ │ │ │ movwls r4, #42586 @ 0xa65a │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ strcs r5, [r0, -r0, lsl #8] │ │ │ │ @ instruction: 0xf1229109 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x1b43a0 │ │ │ │ blls 0x2f55b4 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31342,30 +31342,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a38c │ │ │ │ bl 0x1c78b90 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - @ instruction: 0xf878f23a │ │ │ │ + @ instruction: 0xf85cf23a │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a22c │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2314] @ 0xfffff6f6 │ │ │ │ blhi 0x56a1f8 │ │ │ │ blhi 0x5ea1fc │ │ │ │ blhi 0x66a200 │ │ │ │ - @ instruction: 0xf9e6f122 │ │ │ │ + @ instruction: 0xf9caf122 │ │ │ │ ldrbmi r9, [sl], -r9, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9def122 │ │ │ │ + @ instruction: 0xf9c2f122 │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31423,22 +31423,22 @@ │ │ │ │ mvnhi pc, r0, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d801f4 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -ip, lsl #4 │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ - @ instruction: 0xffd6f239 │ │ │ │ + @ instruction: 0xffbaf239 │ │ │ │ and r4, r5, r0, lsl #13 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf94af122 │ │ │ │ + @ instruction: 0xf92ef122 │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2018 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ bne 0xfecb3970 │ │ │ │ andeq lr, r0, r7, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1872528 │ │ │ │ @@ -31460,28 +31460,28 @@ │ │ │ │ blle 0xffab2964 │ │ │ │ bl 0x1c78d68 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s d2, d9, d0 │ │ │ │ - strmi pc, [r9], fp, lsl #31 │ │ │ │ + strmi pc, [r9], pc, ror #30 │ │ │ │ stmdbeq r8, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldmdage r2, {r1, r8, r9, sp} │ │ │ │ stmib sp, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ vstr d8, [sp, #88] @ 0x58 │ │ │ │ @ instruction: 0xf1228b18 │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r9, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa914 │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1228900 │ │ │ │ - bls 0x5ed188 │ │ │ │ + bls 0x5ed118 │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ @ instruction: 0x9c179b18 │ │ │ │ bls 0x67510c │ │ │ │ @ instruction: 0x0114e9dd │ │ │ │ svclt 0x00244162 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ bl 0xfed55de8 │ │ │ │ @@ -31860,22 +31860,22 @@ │ │ │ │ adchi pc, r5, r0 │ │ │ │ @ instruction: 0xf88d9907 │ │ │ │ stmdahi fp, {r0, r3, r5, r6, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0], {11} │ │ │ │ adchi pc, r0, r0, asr #32 │ │ │ │ suble r2, r6, r4, lsl #20 │ │ │ │ - ldrpl pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ + ldrbmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bac │ │ │ │ andcs r7, r0, r8, asr #4 │ │ │ │ vshl.s8 d9, d0, d12 │ │ │ │ - ldmdbcs pc!, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdbcs pc!, {r0, r3, r6, r7, fp, ip, sp, lr, pc}^ @ │ │ │ │ rsbhi pc, r8, #0, 6 │ │ │ │ teqpeq pc, r1, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ subhi pc, sp, #0 │ │ │ │ beq 0x6b528 │ │ │ │ eoreq pc, r0, #1073741864 @ 0x40000028 │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ @@ -32037,15 +32037,15 @@ │ │ │ │ bls 0x40fdd4 │ │ │ │ @ instruction: 0xe7f2ab1a │ │ │ │ blcs 0x1562ac │ │ │ │ blcs 0x1e5e2c │ │ │ │ movwcs sp, #20513 @ 0x5021 │ │ │ │ blge 0x6d42b8 │ │ │ │ svclt 0x0000e771 │ │ │ │ - eorseq lr, r2, r8, ror lr │ │ │ │ + eorseq lr, r2, r8, lsr lr │ │ │ │ rscle r2, fp, r0, lsl #18 │ │ │ │ mvnle r2, r6, lsl #20 │ │ │ │ stmdbls r7, {r5, r8, r9, fp, sp, pc} │ │ │ │ andpl lr, r2, #3457024 @ 0x34c000 │ │ │ │ stmdbcs r0, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ bicshi pc, r2, r0, asr #32 │ │ │ │ blvc 0xfe295abc │ │ │ │ @@ -32171,20 +32171,20 @@ │ │ │ │ streq pc, [r1], #-64 @ 0xffffffc0 │ │ │ │ pkhbtmi lr, sl, r0, lsl #11 │ │ │ │ @ instruction: 0xf8cd46dc │ │ │ │ tstls r2, r0, lsl r0 │ │ │ │ blls 0x228c4c │ │ │ │ blcs 0x4e600 │ │ │ │ stcge 4, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132, 22 @ 0x21000 │ │ │ │ - @ instruction: 0xf90af243 │ │ │ │ + @ instruction: 0xf8eaf243 │ │ │ │ @ instruction: 0x0c08ea4b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andeq lr, lr, #299008 @ 0x49000 │ │ │ │ strbmi r4, [r6], r2, asr #13 │ │ │ │ @ instruction: 0xf8cd9204 │ │ │ │ ldrb r8, [r2], #8 │ │ │ │ stc2 10, cr15, [r2], {178} @ 0xb2 @ │ │ │ │ @@ -32271,57 +32271,57 @@ │ │ │ │ @ instruction: 0xf0139b08 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab1a │ │ │ │ str sl, [r8, #3444]! @ 0xd74 │ │ │ │ bcs 0x1da6a0 │ │ │ │ stcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ vmin.s d30, d8, d19 │ │ │ │ - andcs pc, r0, r3, lsr r8 @ │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, lsl r8 @ │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsr #22 │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - ldc2 2, cr15, [r2, #44]! @ 0x2c │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + ldc2 2, cr15, [r6, #44] @ 0x2c │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #28, 22 @ 0x7000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2 2, cr15, [r4, #44]! @ 0x2c │ │ │ │ + stc2 2, cr15, [r8, #44] @ 0x2c │ │ │ │ bcs 0x1d629c │ │ │ │ mcrge 4, 1, pc, cr11, cr15, {1} @ │ │ │ │ blge 0x6d46a4 │ │ │ │ bls 0x428e10 │ │ │ │ @ instruction: 0xf43f2a06 │ │ │ │ movwls sl, #65060 @ 0xfe24 │ │ │ │ ldrb sl, [r0, #-2842]! @ 0xfffff4e6 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x46ff38 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d11, d0 │ │ │ │ - andcs pc, r0, fp, lsl #27 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, pc, ror #26 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s8 d9, d11, d0 │ │ │ │ - @ instruction: 0xf64bfd81 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64bfd65 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0x1efb68 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf804f243 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - eorseq lr, r2, ip, lsl #19 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, ip, asr r9 │ │ │ │ - eorseq lr, r2, r8, asr #18 │ │ │ │ - eorseq lr, r2, r4, ror r9 │ │ │ │ + @ instruction: 0xffe4f242 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + eorseq lr, r2, ip, asr #18 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, ip, lsl r9 │ │ │ │ + eorseq lr, r2, r8, lsl #18 │ │ │ │ + eorseq lr, r2, r4, lsr r9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb926ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r8, lsr pc │ │ │ │ andls sl, r3, r2, lsr r9 │ │ │ │ @@ -32411,21 +32411,21 @@ │ │ │ │ andshi pc, ip, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - @ instruction: 0xf81cf239 │ │ │ │ + @ instruction: 0xf800f239 │ │ │ │ blge 0x5c1470 │ │ │ │ @ instruction: 0x4618a914 │ │ │ │ movwls r4, #38482 @ 0x9652 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ - @ instruction: 0xf994f121 │ │ │ │ + @ instruction: 0xf978f121 │ │ │ │ tstne r4, #3620864 @ 0x374000 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ bls 0x5d5ca8 │ │ │ │ ldmdals r7, {r1, r7, r9, fp, ip} │ │ │ │ andeq lr, r0, r9, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e73494 │ │ │ │ @@ -32446,30 +32446,30 @@ │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrtmi sp, [r2], -r3, lsl #4 │ │ │ │ vcgt.s d2, d8, d0 │ │ │ │ - pkhtbmi pc, r3, r7, asr #31 @ │ │ │ │ + selmi pc, r3, fp @ │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ ldc 3, cr9, [pc, #24] @ 0x2fd08 │ │ │ │ stmdage lr, {r0, r1, r6, r7, r8, r9, fp, pc} │ │ │ │ bls 0xd6d10 │ │ │ │ stmdbls r9, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8cd9401 │ │ │ │ stc 0, cr11, [sp] │ │ │ │ vstr d8, [sp, #72] @ 0x48 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf1218b16 │ │ │ │ - stmdals r8, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmib sp, {r1, r4, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf121b400 │ │ │ │ - blls 0x56e218 │ │ │ │ + blls 0x56e1a8 │ │ │ │ ldrcs lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldreq lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ ldmdbls r7, {r0, r1, r3, r4, r8, fp, ip} │ │ │ │ svclt 0x0028414a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ ldmib sp, {r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -32524,19 +32524,19 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d81338 │ │ │ │ svclt 0x00280306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - @ instruction: 0x4680ff3b │ │ │ │ + pkhbtmi pc, r0, pc, lsl #30 @ │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8b6f121 │ │ │ │ + @ instruction: 0xf89af121 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2016e9dd │ │ │ │ @ instruction: 0x1c14e9dd │ │ │ │ blls 0x1f6928 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1873650 │ │ │ │ @@ -32559,28 +32559,28 @@ │ │ │ │ @ instruction: 0xf8dddbeb │ │ │ │ stmdacs r0, {r3, r5, ip, sp, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ andle r0, r4, #0, 18 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - mrc2 2, 7, pc, cr4, cr8, {1} │ │ │ │ + mrc2 2, 6, pc, cr8, cr8, {1} │ │ │ │ b 0x12818d4 │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ ldmdage r0, {r0, r3, r8, fp, ip, pc} │ │ │ │ blls 0x1966c4 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x4eb4f8 │ │ │ │ blhi 0x56b4fc │ │ │ │ blhi 0x5eb500 │ │ │ │ - @ instruction: 0xf866f121 │ │ │ │ + @ instruction: 0xf84af121 │ │ │ │ ldmdbge r2, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf85ef121 │ │ │ │ + @ instruction: 0xf842f121 │ │ │ │ andcs sl, r0, #1179648 @ 0x120000 │ │ │ │ bls 0x5d4708 │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39445 @ 0x9a15 │ │ │ │ cmpmi sl, r7, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed54b1c │ │ │ │ @@ -32659,22 +32659,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x1640d0 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r5, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - ldrpl pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ + ldrbmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andcs r7, r0, r8, asr #4 │ │ │ │ vshl.s8 d9, d0, d11 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {178} @ 0xb2 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r5, fp]! │ │ │ │ @@ -32693,16 +32693,16 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a530 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ strmi pc, [r1], -r5, ror #20 │ │ │ │ vabd.s d30, d23, d1 │ │ │ │ - svclt 0x0000fce5 │ │ │ │ - eorseq lr, r2, r8, ror lr │ │ │ │ + svclt 0x0000fcc5 │ │ │ │ + eorseq lr, r2, r8, lsr lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb872d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -sl, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -32742,17 +32742,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [r2], {119} @ 0x77 │ │ │ │ + stc2l 2, cr15, [r2], #-476 @ 0xfffffe24 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8739c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -ip, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s25 │ │ │ │ @@ -32794,17 +32794,17 @@ │ │ │ │ blls 0x28a2a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [sl], {119} @ 0x77 │ │ │ │ + blx 0xffeecc3a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strcs fp, [r0], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0x4606a914 │ │ │ │ strls r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -32847,17 +32847,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfec6cd0e │ │ │ │ + blx 0xfe46cd0e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4604b091 │ │ │ │ stmdage r2, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ stm r1, {r5, r8, sl, fp, ip, pc} │ │ │ │ @@ -32898,15 +32898,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x12ecdda │ │ │ │ + blx 0xaecdda │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb813cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r0, lsr #31 │ │ │ │ ldmdbge r8, {r0, r2, r9, sl, lr} │ │ │ │ @@ -32947,15 +32947,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, , q8 │ │ │ │ - svclt 0x0000fae9 │ │ │ │ + svclt 0x0000fac9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb80c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r0, lsr #31 │ │ │ │ blvc 0xaebb58 │ │ │ │ @@ -32996,15 +32996,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfe1ecf60 │ │ │ │ + blx 0x19ecf60 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -sl, lsr #16 │ │ │ │ @@ -33045,18 +33045,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffa8f7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000fa23 │ │ │ │ - eorseq lr, r2, r8, lsl #29 │ │ │ │ + svclt 0x0000fa03 │ │ │ │ + eorseq lr, r2, r8, asr #28 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b086 │ │ │ │ strcs r7, [r0], #-692 @ 0xfffffd4c │ │ │ │ @@ -33096,18 +33096,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff42f7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000f9bd │ │ │ │ - eorseq lr, r2, r8, lsl #29 │ │ │ │ + svclt 0x0000f99d │ │ │ │ + eorseq lr, r2, r8, asr #28 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8792c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ strmi r4, [lr], -sl, lsr #20 │ │ │ │ movwls r0, #4036 @ 0xfc4 │ │ │ │ @@ -33147,19 +33147,19 @@ │ │ │ │ cdp2 7, 9, cr15, cr2, cr9, {7} │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 7, 6, pc, cr12, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000f957 │ │ │ │ + svclt 0x0000f937 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ - eorseq lr, r2, r8, lsl #29 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ + eorseq lr, r2, r8, asr #28 │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c2e4 │ │ │ │ blvc 0x6be40 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33217,19 +33217,19 @@ │ │ │ │ cdp2 7, 0, cr15, cr6, cr9, {7} │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ @ instruction: 0x46684631 │ │ │ │ mrc2 7, 2, pc, cr0, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulpl r1, sp, r8 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000f8cb │ │ │ │ + svclt 0x0000f8ab │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ - eorseq lr, r2, r8, lsl #29 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ + eorseq lr, r2, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r7, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r6, lsr #20 │ │ │ │ @@ -33265,18 +33265,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfdef │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - @ instruction: 0xf86af277 │ │ │ │ + @ instruction: 0xf84af277 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9b95dc │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33311,18 +33311,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd93 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - @ instruction: 0xf80ef277 │ │ │ │ + @ instruction: 0xffeef276 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f9694 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33358,18 +33358,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd35 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ - @ instruction: 0xffb0f276 │ │ │ │ + @ instruction: 0xff90f276 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f9750 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33405,18 +33405,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r8], {240} @ 0xf0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, q7 │ │ │ │ - svclt 0x0000ff53 │ │ │ │ + svclt 0x0000ff33 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r8, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r7, lsr #20 │ │ │ │ @@ -33453,18 +33453,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r8], #-960 @ 0xfffffc40 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, q7 │ │ │ │ - svclt 0x0000fef3 │ │ │ │ + svclt 0x0000fed3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33517,18 +33517,18 @@ │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r2, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fe73 │ │ │ │ + svclt 0x0000fe53 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r0, r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33582,18 +33582,18 @@ │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r0, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fdf1 │ │ │ │ + svclt 0x0000fdd1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb880c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33632,16 +33632,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfab5 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - stc2 2, cr15, [ip, #472] @ 0x1d8 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + stc2l 2, cr15, [ip, #-472]! @ 0xfffffe28 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -33681,17 +33681,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfa53 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - stc2 2, cr15, [sl, #-472]! @ 0xfffffe28 │ │ │ │ + stc2 2, cr15, [sl, #-472] @ 0xfffffe28 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8824c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {72} @ 0x48 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33754,24 +33754,24 @@ │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89dfa21 │ │ │ │ bfi r4, r9, #0, #18 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d22, d25 │ │ │ │ - @ instruction: 0xf64bfc99 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64bfc79 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x131224 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fca7 │ │ │ │ + svclt 0x0000fc87 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8838c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {73} @ 0x49 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33835,24 +33835,24 @@ │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89df97f │ │ │ │ bfi r4, r9, #0, #16 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d22, d23 │ │ │ │ - @ instruction: 0xf64bfbf7 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64bfbd7 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x131368 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fc05 │ │ │ │ + svclt 0x0000fbe5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -33897,23 +33897,23 @@ │ │ │ │ stmdahi fp!, {r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strb r8, [r9, fp, lsr #32] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a4f7ee │ │ │ │ mulcc r8, sp, r8 │ │ │ │ vabd.s q15, q11, q0 │ │ │ │ - @ instruction: 0xf64bfb7b │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64bfb5b │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xf1460 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fb89 │ │ │ │ + svclt 0x0000fb69 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb885c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33952,16 +33952,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df835 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - blx 0x36de52 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + blx 0xffb6de50 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -34001,17 +34001,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eda804 │ │ │ │ @ instruction: 0xf89dffd3 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - blx 0xfeaedf14 │ │ │ │ + blx 0xfe2edf14 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x9d10a90c │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34046,17 +34046,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff7af7ed │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vaba.s q15, q11, │ │ │ │ - svclt 0x0000fa51 │ │ │ │ + svclt 0x0000fa31 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a20c │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34096,24 +34096,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - @ instruction: 0xf9ecf276 │ │ │ │ + @ instruction: 0xf9ccf276 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x171b78 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q2, , │ │ │ │ - svclt 0x0000ff6b │ │ │ │ + svclt 0x0000ff4f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ + eorseq lr, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb888e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a2f0 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34153,23 +34153,23 @@ │ │ │ │ tstcs r7, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ @ instruction: 0xff04f7e8 │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vaba.s q15, q11, q1 │ │ │ │ - andcs pc, r0, fp, ror r9 @ │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, fp, asr r9 @ │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ sbcmi pc, r1, #64, 4 │ │ │ │ - cdp2 2, 15, cr15, cr10, cr9, {0} │ │ │ │ + cdp2 2, 13, cr15, cr14, cr9, {0} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb889c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ @ instruction: 0x460b4c32 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r1, lsr sl │ │ │ │ @@ -34211,23 +34211,23 @@ │ │ │ │ teqcs r4, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 9, cr15, cr0, cr8, {7} │ │ │ │ sbcsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vaba.s q15, q11, q0 │ │ │ │ - andcs pc, r0, r7, lsl #18 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r7, ror #17 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ sbcmi pc, r1, #64, 4 │ │ │ │ - cdp2 2, 8, cr15, cr6, cr9, {0} │ │ │ │ + cdp2 2, 6, cr15, cr10, cr9, {0} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ + eorseq lr, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a4b8 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34267,24 +34267,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - @ instruction: 0xf896f276 │ │ │ │ + @ instruction: 0xf876f276 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x171e24 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q2, , │ │ │ │ - svclt 0x0000fe15 │ │ │ │ + svclt 0x0000fdf9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ + eorseq lr, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d12a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34323,24 +34323,24 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbscs r7, r0, #11075584 @ 0xa90000 │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r5, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [ip, fp, lsr #32] │ │ │ │ - @ instruction: 0xf826f276 │ │ │ │ + @ instruction: 0xf806f276 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x171f04 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q2, , │ │ │ │ - svclt 0x0000fda5 │ │ │ │ + svclt 0x0000fd89 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ - eorseq lr, r2, r8, asr #29 │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ + eorseq lr, r2, r8, lsl #29 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -34371,35 +34371,35 @@ │ │ │ │ strtmi sp, [r0], -r4, lsr #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x212878ea │ │ │ │ - msreq SPSR_, #81788928 @ 0x4e00000 │ │ │ │ + msreq CPSR_, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0x9bb16 │ │ │ │ stmiavc r9!, {r1, r8, r9, ip, sp} │ │ │ │ msrcs CPSR_f, #13828096 @ 0xd30000 │ │ │ │ blx 0xff66fad2 │ │ │ │ sbcsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ @ instruction: 0x4629e7d3 │ │ │ │ @ instruction: 0xf7f14620 │ │ │ │ ldrb pc, [r3, r9, lsl #25] @ │ │ │ │ - @ instruction: 0xffaef275 │ │ │ │ + @ instruction: 0xff8ef275 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x131ff4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q2, , │ │ │ │ - svclt 0x0000fd2d │ │ │ │ + svclt 0x0000fd11 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #29 │ │ │ │ + eorseq lr, r2, r8, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31c44 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34426,22 +34426,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff58f275 │ │ │ │ + @ instruction: 0xff38f275 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31cec │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34468,22 +34468,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff04f275 │ │ │ │ + mcr2 2, 7, pc, cr4, cr5, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31d94 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34510,22 +34510,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000feb1 │ │ │ │ + svclt 0x0000fe91 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31e3c │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34551,21 +34551,21 @@ │ │ │ │ blls 0x30be20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrc2 2, 2, pc, cr14, cr5, {3} │ │ │ │ + mrc2 2, 1, pc, cr14, cr5, {3} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31edc │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34592,22 +34592,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcr2 2, 0, pc, cr12, cr5, {3} @ │ │ │ │ + stc2l 2, cr15, [ip, #468]! @ 0x1d4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8909c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31f84 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34634,22 +34634,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fdb9 │ │ │ │ + svclt 0x0000fd99 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3202c │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34675,21 +34675,21 @@ │ │ │ │ blls 0x30c010 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [r6, #-468]! @ 0xfffffe2c │ │ │ │ + stc2l 2, cr15, [r6, #-468] @ 0xfffffe2c │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb891e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ ldrmi r4, [r5], -r0, lsr #22 │ │ │ │ svcls 0x00124a20 │ │ │ │ @@ -34719,17 +34719,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fd0f │ │ │ │ + svclt 0x0000fcef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34757,17 +34757,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [r2], {117} @ 0x75 │ │ │ │ + stc2 2, cr15, [r2], #468 @ 0x1d4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8931c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34795,17 +34795,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fc77 │ │ │ │ + svclt 0x0000fc57 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb893b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3229c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34832,22 +34832,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [ip], #-468 @ 0xfffffe2c │ │ │ │ + stc2 2, cr15, [ip], {117} @ 0x75 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8945c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32344 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34874,22 +34874,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xff66ecb6 │ │ │ │ + blx 0xfee6ecb6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x323ec │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34916,22 +34916,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fb85 │ │ │ │ + svclt 0x0000fb65 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb895ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32494 │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34957,21 +34957,21 @@ │ │ │ │ blls 0x30c478 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xceee02 │ │ │ │ + blx 0x4eee02 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8964c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6334 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -34998,17 +34998,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fae1 │ │ │ │ + svclt 0x0000fac1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb896e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8363c8 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35036,17 +35036,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfe56ef3c │ │ │ │ + blx 0x1d6ef3c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6460 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35073,17 +35073,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fa4b │ │ │ │ + svclt 0x0000fa2b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8980c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b64f4 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35109,17 +35109,17 @@ │ │ │ │ blls 0x30c6d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xef060 │ │ │ │ + @ instruction: 0xf9e2f275 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8989c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x836584 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35147,17 +35147,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf9b6f275 │ │ │ │ + @ instruction: 0xf996f275 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f661c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35184,17 +35184,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f96d │ │ │ │ + svclt 0x0000f94d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb899c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b66b0 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35220,17 +35220,17 @@ │ │ │ │ blls 0x30c894 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf924f275 │ │ │ │ + @ instruction: 0xf904f275 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x804094 │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35259,16 +35259,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f8d7 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + svclt 0x0000f8b7 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x784130 │ │ │ │ @@ -35296,16 +35296,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf88cf275 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + @ instruction: 0xf86cf275 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7841c4 │ │ │ │ @@ -35333,16 +35333,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f843 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + svclt 0x0000f823 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35374,17 +35374,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xfff0f274 │ │ │ │ + @ instruction: 0xffd0f274 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35415,17 +35415,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000ff9f │ │ │ │ + svclt 0x0000ff7f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b2ba8 │ │ │ │ @@ -35443,15 +35443,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff66f274 │ │ │ │ + @ instruction: 0xff46f274 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -35491,23 +35491,23 @@ │ │ │ │ @ instruction: 0xf06f3021 │ │ │ │ andls r4, sl, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ mrsls r0, (UNDEF: 59) │ │ │ │ movwls r9, #54028 @ 0xd30c │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r0, lsr #32] │ │ │ │ - @ instruction: 0xff06f274 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mcr2 2, 7, pc, cr6, cr4, {3} @ │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xff14f23f │ │ │ │ + mrc2 2, 7, pc, cr4, cr15, {1} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -35546,23 +35546,23 @@ │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ movwls r9, #37386 @ 0x920a │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwls r9, #49419 @ 0xc10b │ │ │ │ movwcs r9, #21261 @ 0x530d │ │ │ │ eorcc pc, r0, sp, lsl #17 │ │ │ │ vabd.s q15, q10, q4 │ │ │ │ - @ instruction: 0xf64bfe99 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64bfe79 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xf2e24 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fea7 │ │ │ │ + svclt 0x0000fe87 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x83bd94 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32da4 │ │ │ │ stmdage r6, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35589,19 +35589,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 2, pc, cr2, cr4, {3} @ │ │ │ │ + mcr2 2, 1, pc, cr2, cr4, {3} @ │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbe30 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32e40 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35627,19 +35627,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fdf7 │ │ │ │ + svclt 0x0000fdd7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbec8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32ed8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35664,20 +35664,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fdad │ │ │ │ + svclt 0x0000fd8d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87bf60 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32f70 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35704,20 +35704,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [ip, #-464] @ 0xfffffe30 │ │ │ │ + ldc2 2, cr15, [ip, #-464]! @ 0xfffffe30 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc000 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33010 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35743,19 +35743,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fd0f │ │ │ │ + svclt 0x0000fcef │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc098 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x330a8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35780,20 +35780,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fcc5 │ │ │ │ + svclt 0x0000fca5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x82e7ac │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35821,19 +35821,19 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fc73 │ │ │ │ + svclt 0x0000fc53 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae84c │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35859,19 +35859,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r6], #-464 @ 0xfffffe30 │ │ │ │ + stc2 2, cr15, [r6], {116} @ 0x74 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae8e4 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35896,20 +35896,20 @@ │ │ │ │ blls 0x30d324 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff76fcaa │ │ │ │ + blx 0xfef6fcaa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35940,17 +35940,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0xfe16fd5a │ │ │ │ + blx 0x196fd5a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35981,17 +35981,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 d27, d4, d16 │ │ │ │ - svclt 0x0000fb33 │ │ │ │ + svclt 0x0000fb13 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -36009,15 +36009,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, q2, q8 │ │ │ │ - svclt 0x0000fafb │ │ │ │ + svclt 0x0000fadb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -36057,23 +36057,23 @@ │ │ │ │ tstcs r5, sl, lsl #4 │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vabd.s q15, q10, │ │ │ │ - @ instruction: 0xf64bfa9b │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64bfa7b │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xf3620 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000faa9 │ │ │ │ + svclt 0x0000fa89 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36111,23 +36111,23 @@ │ │ │ │ andls r4, sl, #738197504 @ 0x2c000000 │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ - blx 0xbf0004 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x3f0004 │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0xf6ff48 │ │ │ │ + blx 0x76ff48 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7544 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36154,17 +36154,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000f9d9 │ │ │ │ + svclt 0x0000f9b9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8375d8 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36192,17 +36192,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf98cf274 │ │ │ │ + @ instruction: 0xf96cf274 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7670 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36229,17 +36229,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000f943 │ │ │ │ + svclt 0x0000f923 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b7704 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36265,17 +36265,17 @@ │ │ │ │ blls 0x30d8e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf8faf274 │ │ │ │ + @ instruction: 0xf8daf274 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aaac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc8b8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x338c8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36301,19 +36301,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8b2f274 │ │ │ │ + @ instruction: 0xf892f274 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ab44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87c950 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33960 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36340,20 +36340,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf864f274 │ │ │ │ + @ instruction: 0xf844f274 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8abe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc9f0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33a00 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36378,20 +36378,20 @@ │ │ │ │ blls 0x30daac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000f817 │ │ │ │ + vmls.f16 , , q8 │ │ │ │ + svclt 0x0000fff7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fca88 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33a98 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36416,20 +36416,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000ffcd │ │ │ │ + svclt 0x0000ffad │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ad14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x645388 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36451,17 +36451,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff86f273 │ │ │ │ + @ instruction: 0xff66f273 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ad94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x645408 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36483,17 +36483,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000ff47 │ │ │ │ + svclt 0x0000ff27 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ae14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33d1c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36518,20 +36518,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff00f273 │ │ │ │ + mcr2 2, 7, pc, cr0, cr3, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aeac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33db4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36556,20 +36556,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrc2 2, 5, pc, cr4, cr3, {3} │ │ │ │ + mrc2 2, 4, pc, cr4, cr3, {3} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8af44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33e4c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36594,20 +36594,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fe69 │ │ │ │ + svclt 0x0000fe49 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8afdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33ee4 │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36631,19 +36631,19 @@ │ │ │ │ blls 0x28dea0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrc2 2, 0, pc, cr14, cr3, {3} │ │ │ │ + ldc2l 2, cr15, [lr, #460]! @ 0x1cc │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33f74 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36668,20 +36668,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2l 2, cr15, [r4, #460] @ 0x1cc │ │ │ │ + ldc2 2, cr15, [r4, #460]! @ 0x1cc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3400c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36706,20 +36706,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fd89 │ │ │ │ + svclt 0x0000fd69 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x340a4 │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36743,19 +36743,19 @@ │ │ │ │ blls 0x28e060 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [lr, #-460]! @ 0xfffffe34 │ │ │ │ + ldc2 2, cr15, [lr, #-460] @ 0xfffffe34 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1c │ │ │ │ svcls 0x00104a1c │ │ │ │ @@ -36781,17 +36781,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fcf3 │ │ │ │ + svclt 0x0000fcd3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36816,17 +36816,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [ip], #460 @ 0x1cc │ │ │ │ + stc2 2, cr15, [ip], {115} @ 0x73 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36851,17 +36851,17 @@ │ │ │ │ blls 0x28e210 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [r6], #-460 @ 0xfffffe34 │ │ │ │ + mcrr2 2, 7, pc, r6, cr3 @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x342dc │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36886,20 +36886,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [r0], #-460 @ 0xfffffe34 │ │ │ │ + stc2 2, cr15, [r0], {115} @ 0x73 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x34374 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36924,20 +36924,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xff570cb6 │ │ │ │ + blx 0xfed70cb6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3440c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36962,20 +36962,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fb89 │ │ │ │ + svclt 0x0000fb69 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x344a4 │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36999,19 +36999,19 @@ │ │ │ │ blls 0x28e460 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xff0de2 │ │ │ │ + blx 0x7f0de2 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x738334 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37035,17 +37035,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000faf7 │ │ │ │ + svclt 0x0000fad7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7383bc │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37069,17 +37069,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfecf0ef8 │ │ │ │ + blx 0xfe4f0ef8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x738444 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37103,17 +37103,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fa6f │ │ │ │ + svclt 0x0000fa4f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7384cc │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37137,17 +37137,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fa2b │ │ │ │ + svclt 0x0000fa0b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x738554 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37171,17 +37171,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf9e6f273 │ │ │ │ + @ instruction: 0xf9c6f273 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7385dc │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37205,17 +37205,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f9a3 │ │ │ │ + svclt 0x0000f983 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b95c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x738664 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37239,17 +37239,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f95f │ │ │ │ + svclt 0x0000f93f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x706020 │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37274,16 +37274,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f919 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + svclt 0x0000f8f9 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c60ac │ │ │ │ @@ -37308,16 +37308,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf8d4f273 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + @ instruction: 0xf8b4f273 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8baf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c6134 │ │ │ │ @@ -37342,16 +37342,16 @@ │ │ │ │ blls 0x28e9bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf890f273 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + @ instruction: 0xf870f273 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37380,17 +37380,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf844f273 │ │ │ │ + @ instruction: 0xf824f273 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bc18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37418,17 +37418,17 @@ │ │ │ │ blmi 0x234480 │ │ │ │ blls 0x48eaf0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xfff8f272 │ │ │ │ + @ instruction: 0xffd8f272 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b4af4 │ │ │ │ @@ -37446,15 +37446,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xffc0f272 │ │ │ │ + @ instruction: 0xffa0f272 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77db28 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34b38 │ │ │ │ @@ -37478,20 +37478,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff80f272 │ │ │ │ + @ instruction: 0xff60f272 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bdac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dbb8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34bc8 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37514,20 +37514,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000ff39 │ │ │ │ + svclt 0x0000ff19 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fdc48 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34c58 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37549,19 +37549,19 @@ │ │ │ │ blls 0x28ecf8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 7, pc, cr2, cr2, {3} │ │ │ │ + mrc2 2, 6, pc, cr2, cr2, {3} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dcd0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34ce0 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37584,20 +37584,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 5, pc, cr12, cr2, {3} @ │ │ │ │ + mcr2 2, 4, pc, cr12, cr2, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bf54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dd60 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34d70 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37620,20 +37620,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000fe65 │ │ │ │ + svclt 0x0000fe45 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bfe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fddf0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34e00 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37655,19 +37655,19 @@ │ │ │ │ blls 0x28eea0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 0, pc, cr14, cr2, {3} │ │ │ │ + ldc2l 2, cr15, [lr, #456]! @ 0x1c8 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x7304f4 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ bmi 0x6fe280 │ │ │ │ @@ -37691,18 +37691,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000fdd7 │ │ │ │ + svclt 0x0000fdb7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x730584 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37726,19 +37726,19 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r0, #456] @ 0x1c8 │ │ │ │ + ldc2l 2, cr15, [r0, #-456]! @ 0xfffffe38 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x730614 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37762,19 +37762,19 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000fd49 │ │ │ │ + svclt 0x0000fd29 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37803,17 +37803,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r6], #456 @ 0x1c8 │ │ │ │ + ldc2l 2, cr15, [r6], {114} @ 0x72 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37841,17 +37841,17 @@ │ │ │ │ blmi 0x233de4 │ │ │ │ blls 0x48f18c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #19 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [sl], #456 @ 0x1c8 │ │ │ │ + stc2 2, cr15, [sl], {114} @ 0x72 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -37869,15 +37869,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, q1, q8 │ │ │ │ - svclt 0x0000fc73 │ │ │ │ + svclt 0x0000fc53 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7390c0 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @@ -37902,17 +37902,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fc31 │ │ │ │ + svclt 0x0000fc11 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739148 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37936,17 +37936,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xffb71c82 │ │ │ │ + blx 0xff371c82 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c4c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7391d0 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37970,17 +37970,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fba9 │ │ │ │ + svclt 0x0000fb89 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739258 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38004,17 +38004,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fb65 │ │ │ │ + svclt 0x0000fb45 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x73e3e4 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x353f4 │ │ │ │ stmdage r4, {r0, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38037,19 +38037,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x8f1e16 │ │ │ │ + blx 0xf1e16 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e470 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35480 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38072,20 +38072,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff771ea0 │ │ │ │ + blx 0xfef71ea0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e500 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35510 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38108,20 +38108,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000fa95 │ │ │ │ + svclt 0x0000fa75 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fe590 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x355a0 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38143,19 +38143,19 @@ │ │ │ │ blls 0x28f640 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x13f1fbc │ │ │ │ + blx 0xbf1fbc │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38207,17 +38207,17 @@ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, q9, q14 │ │ │ │ - svclt 0x0000f9cf │ │ │ │ + svclt 0x0000f9af │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38270,17 +38270,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, q9, q14 │ │ │ │ - svclt 0x0000f951 │ │ │ │ + svclt 0x0000f931 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ca00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38333,17 +38333,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, q9, q14 │ │ │ │ - svclt 0x0000f8d3 │ │ │ │ + svclt 0x0000f8b3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38388,17 +38388,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fd9bc │ │ │ │ blx 0xfecf66c8 │ │ │ │ blcs 0x74bcc │ │ │ │ @ instruction: 0xe7ecd1bc │ │ │ │ - @ instruction: 0xf864f272 │ │ │ │ + @ instruction: 0xf844f272 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39960 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38442,17 +38442,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fda94 │ │ │ │ blx 0xfecf67a0 │ │ │ │ blcs 0x724a4 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xfff8f271 │ │ │ │ + @ instruction: 0xffd8f271 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ccb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39a38 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38496,17 +38496,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdb6c │ │ │ │ blx 0xfecf6878 │ │ │ │ blcs 0x7257c │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xff8cf271 │ │ │ │ + @ instruction: 0xff6cf271 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cd88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39b10 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38550,29 +38550,29 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdc44 │ │ │ │ blx 0xfecf6950 │ │ │ │ blcs 0x72654 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xff20f271 │ │ │ │ + @ instruction: 0xff00f271 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ce60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ ldmiblt r2!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r0, r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d12 │ │ │ │ - blmi 0xd75a6c │ │ │ │ + blmi 0xd759fc │ │ │ │ blls 0x18fcf4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38616,17 +38616,17 @@ │ │ │ │ @ instruction: 0xf822f7df │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vaba.s d30, d17, d9 │ │ │ │ - svclt 0x0000fe9d │ │ │ │ + svclt 0x0000fe7d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf71 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38637,15 +38637,15 @@ │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d12 │ │ │ │ - blmi 0xb75948 │ │ │ │ + blmi 0xb758d8 │ │ │ │ blls 0x18fe18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_hyp │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38681,17 +38681,17 @@ │ │ │ │ @ instruction: 0xffa0f7de │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabd.s d30, d17, d25 │ │ │ │ - svclt 0x0000fe1b │ │ │ │ + svclt 0x0000fdfb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9df4 │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38737,17 +38737,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe141f2c │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ - stc2 2, cr15, [sl, #452]! @ 0x1c4 │ │ │ │ + stc2 2, cr15, [sl, #452] @ 0x1c4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9ed4 │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38793,29 +38793,29 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe14200c │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ - ldc2 2, cr15, [sl, #-452]! @ 0xfffffe3c │ │ │ │ + ldc2 2, cr15, [sl, #-452] @ 0xfffffe3c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ stmiblt sl!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d4 │ │ │ │ - blmi 0xdb52a8 │ │ │ │ + blmi 0xdb5238 │ │ │ │ blls 0x1900c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -38860,17 +38860,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c11c │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d17, d7 │ │ │ │ - svclt 0x0000fcb5 │ │ │ │ + svclt 0x0000fc95 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38927,17 +38927,17 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe19c230 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d17, d15 │ │ │ │ - svclt 0x0000fc2f │ │ │ │ + svclt 0x0000fc0f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38994,30 +38994,30 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe19c33c │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d17, d15 │ │ │ │ - svclt 0x0000fba9 │ │ │ │ + svclt 0x0000fb89 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r5, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d4 │ │ │ │ - blmi 0xbb4f80 │ │ │ │ + blmi 0xbb4f10 │ │ │ │ blls 0x1903e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39054,17 +39054,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c424 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabd.s d30, d17, d23 │ │ │ │ - svclt 0x0000fb31 │ │ │ │ + svclt 0x0000fb11 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a3a8 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39112,17 +39112,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ - blx 0xfef72edc │ │ │ │ + blx 0xfe772edc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a490 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39170,17 +39170,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ - blx 0x1272fc4 │ │ │ │ + blx 0xa72fc4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39232,17 +39232,17 @@ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000f9cd │ │ │ │ + svclt 0x0000f9ad │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7f │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf79 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39374,15 +39374,15 @@ │ │ │ │ stmdaeq r7, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf700fa25 │ │ │ │ streq lr, [r7, -r8, asr #20] │ │ │ │ addmi r4, sp, r8, lsr #13 │ │ │ │ blx 0xfed30710 │ │ │ │ smlawbcc r0, r3, r1, pc @ │ │ │ │ vabd.s q15, , q11 │ │ │ │ - svclt 0x0000f8b1 │ │ │ │ + svclt 0x0000f891 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8db3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp], #-864 @ 0xfffffca0 │ │ │ │ ldrmi fp, [r1], -r8, lsl #1 │ │ │ │ stmdavs r4!, {r9, sp} │ │ │ │ @@ -39424,15 +39424,15 @@ │ │ │ │ ldrb r0, [r2, r0, lsr #24] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f69ec │ │ │ │ blx 0xfecf76f8 │ │ │ │ blcs 0x75bfc │ │ │ │ strb sp, [lr, r7, asr #3]! │ │ │ │ - @ instruction: 0xf84cf271 │ │ │ │ + @ instruction: 0xf82cf271 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8dc04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strbne r2, [fp, r0, lsl #8] │ │ │ │ b 0x1488228 │ │ │ │ @@ -39472,15 +39472,15 @@ │ │ │ │ ldrb r3, [r5, r0, lsr #8] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6aac │ │ │ │ blx 0xfecf77b8 │ │ │ │ blcs 0x73cbc │ │ │ │ strb sp, [pc, sl, asr #3]! │ │ │ │ - @ instruction: 0xffecf270 │ │ │ │ + @ instruction: 0xffccf270 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dcc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp], #-864 @ 0xfffffca0 │ │ │ │ ldrmi fp, [r1], -r8, lsl #1 │ │ │ │ stmdavs r4!, {r9, sp} │ │ │ │ @@ -39522,15 +39522,15 @@ │ │ │ │ ldrb r0, [r2, r0, lsr #24] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6b74 │ │ │ │ blx 0xfecf7880 │ │ │ │ blcs 0x75d84 │ │ │ │ strb sp, [lr, r7, asr #3]! │ │ │ │ - @ instruction: 0xff88f270 │ │ │ │ + @ instruction: 0xff68f270 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8dd8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strbne r2, [fp, r0, lsl #8] │ │ │ │ b 0x14883b0 │ │ │ │ @@ -39570,15 +39570,15 @@ │ │ │ │ ldrb r3, [r5, r0, lsr #8] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6c34 │ │ │ │ blx 0xfecf7940 │ │ │ │ blcs 0x73e44 │ │ │ │ strb sp, [pc, sl, asr #3]! │ │ │ │ - @ instruction: 0xff28f270 │ │ │ │ + @ instruction: 0xff08f270 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8de4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdbmi fp!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @@ -39619,17 +39619,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s d30, d16, d28 │ │ │ │ - svclt 0x0000fec7 │ │ │ │ + svclt 0x0000fea7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8df14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c8568 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39665,17 +39665,17 @@ │ │ │ │ andlt sp, r6, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ - mcr2 2, 3, pc, cr10, cr0, {3} @ │ │ │ │ + mcr2 2, 2, pc, cr10, cr0, {3} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c8620 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39711,17 +39711,17 @@ │ │ │ │ andlt sp, r6, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ - mcr2 2, 0, pc, cr14, cr0, {3} @ │ │ │ │ + stc2l 2, cr15, [lr, #448]! @ 0x1c0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi r4!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39754,17 +39754,17 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec66354 │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s q15, q8, │ │ │ │ - svclt 0x0000fdb9 │ │ │ │ + svclt 0x0000fd99 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39790,17 +39790,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r0, #-448]! @ 0xfffffe40 │ │ │ │ + ldc2l 2, cr15, [r0, #-448] @ 0xfffffe40 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39826,17 +39826,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r8, #-448]! @ 0xfffffe40 │ │ │ │ + stc2 2, cr15, [r8, #-448] @ 0xfffffe40 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39862,30 +39862,30 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r0], #448 @ 0x1c0 │ │ │ │ + stc2l 2, cr15, [r0], {112} @ 0x70 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiblt r2, {r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d14 │ │ │ │ - blmi 0xa365c8 │ │ │ │ + blmi 0xa36558 │ │ │ │ blls 0x191178 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39916,17 +39916,17 @@ │ │ │ │ strls r4, [r3], #-2568 @ 0xfffff5f8 │ │ │ │ ldc2l 7, cr15, [r8, #884]! @ 0x374 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vaba.s d30, d16, d19 │ │ │ │ - svclt 0x0000fc75 │ │ │ │ + svclt 0x0000fc55 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -39967,17 +39967,17 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, q12 │ │ │ │ - svclt 0x0000fc0f │ │ │ │ + svclt 0x0000fbef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40018,29 +40018,29 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, q12 │ │ │ │ - svclt 0x0000fba9 │ │ │ │ + svclt 0x0000fb89 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xabb2b8 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r3, r0, lsl pc │ │ │ │ stmiblt sp, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - blx 0xffe73c3e │ │ │ │ + blx 0xff773c3e │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40066,17 +40066,17 @@ │ │ │ │ ldmib sp, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, (invalid: 6:1) │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r8, r0, lsr #10] │ │ │ │ - blx 0x1273dc2 │ │ │ │ + blx 0xa73dc2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b378 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40108,17 +40108,17 @@ │ │ │ │ bmi 0x23f4ac │ │ │ │ @ instruction: 0xf7dd9405 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ - blx 0xffd73e68 │ │ │ │ + blx 0xff573e68 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b420 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40150,30 +40150,30 @@ │ │ │ │ bmi 0x23f554 │ │ │ │ @ instruction: 0xf7dd9405 │ │ │ │ ldmib sp, {r0, r1, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ - blx 0xfe873f10 │ │ │ │ + blx 0xfe073f10 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmiblt sl!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d6 │ │ │ │ - blmi 0xa75d50 │ │ │ │ + blmi 0xa75ce0 │ │ │ │ blls 0x1915f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -40205,17 +40205,17 @@ │ │ │ │ stmdbls r3, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ bls 0x945d8 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7a6c │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vaba.s d30, d16, d17 │ │ │ │ - svclt 0x0000fa33 │ │ │ │ + svclt 0x0000fa13 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40258,17 +40258,17 @@ │ │ │ │ bls 0x1146a4 │ │ │ │ vmlal.u8 , d1, d4 │ │ │ │ b 0xf7b38 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, │ │ │ │ - svclt 0x0000f9c9 │ │ │ │ + svclt 0x0000f9a9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40311,29 +40311,29 @@ │ │ │ │ bls 0x114778 │ │ │ │ vmlal.u8 , d1, d4 │ │ │ │ b 0xf7c0c │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, │ │ │ │ - svclt 0x0000f95f │ │ │ │ + svclt 0x0000f93f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xafb74c │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r2, r0, lsl pc │ │ │ │ stmiblt r5, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8b0f231 │ │ │ │ + @ instruction: 0xf894f231 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, ip, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40360,17 +40360,17 @@ │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bf4319 │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r5, r0, lsr #10] │ │ │ │ - @ instruction: 0xf8fcf270 │ │ │ │ + @ instruction: 0xf8dcf270 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eaa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb810 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40404,17 +40404,17 @@ │ │ │ │ blx 0xaf58a0 │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ - @ instruction: 0xf8a4f270 │ │ │ │ + @ instruction: 0xf884f270 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eb58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb8c0 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40448,17 +40448,17 @@ │ │ │ │ @ instruction: 0xf9d2f7dd │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ - @ instruction: 0xf84cf270 │ │ │ │ + @ instruction: 0xf82cf270 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ec08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdbmi fp!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -40498,17 +40498,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s32 d30, d31, d28 │ │ │ │ - svclt 0x0000ffe9 │ │ │ │ + svclt 0x0000ffc9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf97 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40550,17 +40550,17 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec66fc4 │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000ff81 │ │ │ │ + svclt 0x0000ff61 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eda0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40586,17 +40586,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff38f26f │ │ │ │ + @ instruction: 0xff18f26f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ee30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40622,17 +40622,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 15, cr15, cr0, cr15, {3} │ │ │ │ + cdp2 2, 13, cr15, cr0, cr15, {3} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40658,17 +40658,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 10, cr15, cr8, cr15, {3} │ │ │ │ + cdp2 2, 8, cr15, cr8, cr15, {3} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ef50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9097ac │ │ │ │ strmi r2, [r4], -r0, lsl #2 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -40700,15 +40700,15 @@ │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfef6721c │ │ │ │ smlawbcc r0, ip, r1, pc @ │ │ │ │ vaba.s32 q15, , │ │ │ │ - svclt 0x0000fe55 │ │ │ │ + svclt 0x0000fe35 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r0, asr #31 │ │ │ │ ldmdbge r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ @@ -40786,15 +40786,15 @@ │ │ │ │ blx 0x888c1c │ │ │ │ b 0x1173f28 │ │ │ │ addsmi r0, r9, lr, lsl #8 │ │ │ │ @ instruction: 0xf1c34304 │ │ │ │ @ instruction: 0xe792037f │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldr r3, [r5, r0, lsr #6]! │ │ │ │ - stc2 2, cr15, [r8, #444]! @ 0x1bc │ │ │ │ + stc2 2, cr15, [r8, #444] @ 0x1bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf7e92300 │ │ │ │ svclt 0x0000be19 │ │ │ │ @ instruction: 0xf7e92302 │ │ │ │ svclt 0x0000be15 │ │ │ │ @ instruction: 0xf7e92306 │ │ │ │ svclt 0x0000be11 │ │ │ │ @@ -40981,17 +40981,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000fc23 │ │ │ │ + svclt 0x0000fc03 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41041,17 +41041,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000fbab │ │ │ │ + svclt 0x0000fb8b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41101,17 +41101,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000fb33 │ │ │ │ + svclt 0x0000fb13 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41161,17 +41161,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000fabb │ │ │ │ + svclt 0x0000fa9b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb894f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41221,17 +41221,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000fa43 │ │ │ │ + svclt 0x0000fa23 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb895e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41281,17 +41281,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000f9cb │ │ │ │ + svclt 0x0000f9ab │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb896d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41341,17 +41341,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000f953 │ │ │ │ + svclt 0x0000f933 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb897c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41401,17 +41401,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000f8db │ │ │ │ + svclt 0x0000f8bb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ @ instruction: 0xf7e22300 │ │ │ │ svclt 0x0000b8db │ │ │ │ @ instruction: 0xf7e22301 │ │ │ │ svclt 0x0000b8d7 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -41635,24 +41635,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfc89 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - @ instruction: 0xff06f26e │ │ │ │ + cdp2 2, 14, cr15, cr6, cr14, {3} │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x179144 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d18, d9 │ │ │ │ - svclt 0x0000fc85 │ │ │ │ + svclt 0x0000fc69 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #26 │ │ │ │ - eorseq lr, r2, r0, ror #29 │ │ │ │ + eorseq lr, r2, r0, ror #25 │ │ │ │ + eorseq lr, r2, r0, lsr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8feb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ svceq 0x00c44a33 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41696,23 +41696,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 7, cr15, [r0], {232} @ 0xe8 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vaba.s32 q15, q15, q4 │ │ │ │ - andcs pc, r0, sp, lsl #29 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, ror #28 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r9, #64, 4 │ │ │ │ - stc2 2, cr15, [ip], {2} │ │ │ │ + blx 0xffc75596 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, ror #29 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ffa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ blmi 0xd8a614 │ │ │ │ andls r4, r4, r7, lsl r6 │ │ │ │ @@ -41758,23 +41758,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ blx 0xfe576e06 │ │ │ │ mulpl r9, sp, r8 │ │ │ │ vaba.s32 q15, q15, q3 │ │ │ │ - andcs pc, r0, r1, lsl lr @ │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r0], -r1 │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r9, #64, 4 │ │ │ │ - blx 0xfe47568e │ │ │ │ + blx 0x1d7568e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ - eorseq lr, r2, r0, ror #29 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ + eorseq lr, r2, r0, lsr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ bleq 0xff14b778 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41818,24 +41818,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb1b │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - ldc2 2, cr15, [r8, #440] @ 0x1b8 │ │ │ │ + ldc2l 2, cr15, [r8, #-440]! @ 0xfffffe48 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x179420 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d18, d9 │ │ │ │ - svclt 0x0000fb17 │ │ │ │ + svclt 0x0000fafb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr #26 │ │ │ │ - eorseq lr, r2, r0, ror #29 │ │ │ │ + eorseq lr, r2, r8, lsl #26 │ │ │ │ + eorseq lr, r2, r0, lsr #29 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d13a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -41878,24 +41878,24 @@ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46294770 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ strb pc, [r3, r7, asr #20]! @ │ │ │ │ - stc2 2, cr15, [r0, #-440]! @ 0xfffffe48 │ │ │ │ + stc2 2, cr15, [r0, #-440] @ 0xfffffe48 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x179510 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d18, d9 │ │ │ │ - svclt 0x0000fa9f │ │ │ │ + svclt 0x0000fa83 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, asr ip │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r0], #-138 @ 0xffffff76 │ │ │ │ strmi sl, [r5], -lr, lsl #18 │ │ │ │ cdpls 8, 1, cr10, cr3, cr2, {0} │ │ │ │ @@ -41938,23 +41938,23 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46314770 │ │ │ │ @ instruction: 0xf7ea4628 │ │ │ │ strb pc, [r8, r9, lsl #19]! @ │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9d0f7e6 │ │ │ │ ldrb r9, [ip, r3, lsl #24] │ │ │ │ - stc2 2, cr15, [r8], #440 @ 0x1b8 │ │ │ │ + stc2 2, cr15, [r8], {110} @ 0x6e │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x139600 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d18, d9 │ │ │ │ - svclt 0x0000fa27 │ │ │ │ + svclt 0x0000fa0b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bleq 0xff0fd110 │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x391a0 │ │ │ │ @@ -41966,15 +41966,15 @@ │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x14275d4 │ │ │ │ @ instruction: 0xf64e0c5c │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ bl 0xf9e7c │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -42087,36 +42087,36 @@ │ │ │ │ strbeq r7, [r0, #-3018] @ 0xfffff436 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcsle r2, r1, r0, lsl #24 │ │ │ │ blcs 0x580b8 │ │ │ │ @ instruction: 0xf64bd1c5 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x479454 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - stmdahi sl, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi sl, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b4 │ │ │ │ ldr r4, [r1, r0, lsl #1]! │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8e0f202 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + @ instruction: 0xf8c4f202 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb905f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42138,15 +42138,15 @@ │ │ │ │ @ instruction: 0xf010bae5 │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ @ instruction: 0xf1dfe7d9 │ │ │ │ - mrc 9, 7, APSR_nzcv, cr0, cr7, {5} │ │ │ │ + mrc 9, 7, APSR_nzcv, cr0, cr11, {4} │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9066c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [pc, #-1756] @ 0x38d9c │ │ │ │ stmiblt ip!, {r2, r4, r7, fp, ip, sp, lr}^ │ │ │ │ @@ -42172,15 +42172,15 @@ │ │ │ │ bicsle r2, r9, r0, lsl #24 │ │ │ │ strmi pc, [r0, #-33] @ 0xffffffdf │ │ │ │ sbcsle r4, fp, r5, lsl #6 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ tstpmi r0, r1 @ p-variant is OBSOLETE │ │ │ │ andshi r4, r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf1dee7d4 │ │ │ │ - cdp 13, 11, cr15, cr0, cr15, {7} │ │ │ │ + mrc 13, 5, APSR_nzcv, cr0, cr3, {6} │ │ │ │ ldrb r7, [sl, r0, asr #22] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r5], {142} @ 0x8e │ │ │ │ ldrmi r4, [r5], -fp, lsl #12 │ │ │ │ @@ -42208,15 +42208,15 @@ │ │ │ │ andeq pc, r1, #6 │ │ │ │ andeq pc, r1, r2, lsl #1 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ orrne lr, r0, r1, asr #20 │ │ │ │ ldmdaeq pc!, {r1, r3, r4, r8, fp, ip, sp, pc}^ @ │ │ │ │ strbvc lr, [r3, r7, asr #20] │ │ │ │ @ instruction: 0xf64e085b │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + vsubl.s8 q8, d0, d16 │ │ │ │ bl 0xb9e44 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ ldrheq pc, [r0, #130]! @ 0x82 @ │ │ │ │ streq r4, [r0], #-1594 @ 0xfffff9c6 │ │ │ │ strgt pc, [r3], #-2976 @ 0xfffff460 │ │ │ │ strgt pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ strbmi pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ @@ -42226,27 +42226,27 @@ │ │ │ │ blx 0xfe9695b2 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe8496ae │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x12635cc │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - stc2l 1, cr15, [lr], #92 @ 0x5c │ │ │ │ + ldc2l 1, cr15, [r2], {23} │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r6], #92 @ 0x5c │ │ │ │ + stc2l 1, cr15, [sl], {23} │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1172304 │ │ │ │ - blls 0x17894c │ │ │ │ + blls 0x1788dc │ │ │ │ blcc 0xdfe08 │ │ │ │ rscscc pc, pc, #-2147483632 @ 0x80000010 │ │ │ │ b 0x10fbf68 │ │ │ │ beq 0x14ce508 │ │ │ │ @ instruction: 0xf1421c58 │ │ │ │ blx 0x3a60a │ │ │ │ blx 0xfe875a16 │ │ │ │ @@ -42316,30 +42316,30 @@ │ │ │ │ @ instruction: 0x4629e7b9 │ │ │ │ @ instruction: 0xf7e7a808 │ │ │ │ @ instruction: 0xe7b4ff3d │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ andcs lr, r0, r7, lsl r7 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ rsbscc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xff36f201 │ │ │ │ - @ instruction: 0xf9aaf26e │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff1af201 │ │ │ │ + @ instruction: 0xf98af26e │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #4, 22 @ 0x1000 │ │ │ │ - @ instruction: 0xf9b8f239 │ │ │ │ + @ instruction: 0xf998f239 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ - eorseq lr, r2, r0, lsl #30 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ + eorseq lr, r2, r0, asr #29 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9096c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff13a574 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42351,15 +42351,15 @@ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf00280af │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103a7ac │ │ │ │ stmdblt fp, {r2, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - msreq SPSR_, #81788928 @ 0x4e00000 │ │ │ │ + msreq CPSR_, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ ldrheq pc, [r0, #131]! @ 0x83 @ │ │ │ │ blx 0xfe83a7c6 │ │ │ │ blx 0xfe84a3fa │ │ │ │ @ instruction: 0xf1c34303 │ │ │ │ blx 0xfe90a4d2 │ │ │ │ @@ -42468,37 +42468,37 @@ │ │ │ │ blvc 0xff3b35c8 │ │ │ │ blvc 0x2bb1d0 │ │ │ │ blvc 0xfe327de8 │ │ │ │ addsmi r0, sp, #532 @ 0x214 │ │ │ │ bcs 0x6d9bc │ │ │ │ blvc 0x136dcb8 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #17408 @ 0x4400 │ │ │ │ - @ instruction: 0xf894f239 │ │ │ │ + @ instruction: 0xf874f239 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf020b125 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r1, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ andcs lr, r0, lr, lsr #15 │ │ │ │ - msreq SPSR_, #81788928 @ 0x4e00000 │ │ │ │ + msreq CPSR_, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fde5 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + svclt 0x0000fdc9 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9c5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ andls sl, r2, #52, 18 @ 0xd0000 │ │ │ │ @@ -42546,60 +42546,60 @@ │ │ │ │ blls 0xe8010 │ │ │ │ b 0x10fbc14 │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq sp!, {r0, r1, r3, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r4, #2629] @ 0xa45 │ │ │ │ bleq 0x17343c4 │ │ │ │ @ instruction: 0xf64e0864 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ bl 0xfa78c │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #168] @ 0x39b74 │ │ │ │ @ instruction: 0xf8b38ba0 │ │ │ │ @ instruction: 0x462361f0 │ │ │ │ blx 0xfe9babb2 │ │ │ │ blx 0xfe9e9aee │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849be6 │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - blx 0x14f5f54 │ │ │ │ + blx 0xdf5f54 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - blx 0x1275f68 │ │ │ │ + blx 0xb75f68 │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28b414 │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dbf48 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1178900 │ │ │ │ - blls 0x2f8410 │ │ │ │ + blls 0x2f83a0 │ │ │ │ stmdbge ip, {r1, r3, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1174623 │ │ │ │ - stmdbge r8, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf117230c │ │ │ │ - bls 0x2783e0 │ │ │ │ + bls 0x278370 │ │ │ │ blls 0x2a3f98 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x575fd0 │ │ │ │ + @ instruction: 0xf9f8f117 │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x748c8 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -42614,27 +42614,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1178b24 │ │ │ │ - strtmi pc, [sl], -r7, ror #19 │ │ │ │ + strtmi pc, [sl], -fp, asr #19 │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ @ instruction: 0xf117a824 │ │ │ │ - @ instruction: 0x465bf9df │ │ │ │ + ldrbmi pc, [fp], -r3, asr #19 @ │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ @ instruction: 0xf117a816 │ │ │ │ - @ instruction: 0x462af9d7 │ │ │ │ + @ instruction: 0x462af9bb │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf117a81a │ │ │ │ - svcls 0x0024f9cf │ │ │ │ + svcls 0x0024f9b3 │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -42675,27 +42675,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x6752e0 │ │ │ │ blhi 0x7752e4 │ │ │ │ blhi 0x7f52e8 │ │ │ │ blhi 0x8752ec │ │ │ │ blhi 0x8f52f0 │ │ │ │ blhi 0x9752f4 │ │ │ │ - @ instruction: 0xf96cf117 │ │ │ │ + @ instruction: 0xf950f117 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf964f117 │ │ │ │ + @ instruction: 0xf948f117 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf95cf117 │ │ │ │ + @ instruction: 0xf940f117 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf954f117 │ │ │ │ + @ instruction: 0xf938f117 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba188 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87bd0c │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -42747,28 +42747,28 @@ │ │ │ │ ldrtmi r0, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ @ instruction: 0xf1178b1c │ │ │ │ - svcls 0x0007f8db │ │ │ │ + svcls 0x0007f8bf │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strtmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1179701 │ │ │ │ - blls 0x178140 │ │ │ │ + blls 0x1780d0 │ │ │ │ ldmdbge ip, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwls sl, #2070 @ 0x816 │ │ │ │ strtmi r9, [r3], -r1, lsl #14 │ │ │ │ - @ instruction: 0xf8c8f117 │ │ │ │ + @ instruction: 0xf8acf117 │ │ │ │ strtmi r4, [fp], -r2, asr #12 │ │ │ │ blge 0x74548 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8c0f117 │ │ │ │ + @ instruction: 0xf8a4f117 │ │ │ │ stmdals r0!, {r2, r5, r9, sl, fp, ip, pc} │ │ │ │ ldmib sp, {sl, sp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ @ instruction: 0xf04f9f25 │ │ │ │ cdpls 14, 2, cr0, cr1, cr0, {0} │ │ │ │ bls 0x7cb9f8 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -42808,15 +42808,15 @@ │ │ │ │ b 0x11c0a74 │ │ │ │ b 0x140b9d4 │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ @ instruction: 0xf1170800 │ │ │ │ - ldmib sp, {r0, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r6, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7e730 │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x1402aec │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43057,39 +43057,39 @@ │ │ │ │ blvc 0x445abc │ │ │ │ ldmdahi r3, {r2, r6, r8, ip, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmdacs r0, {r0, r1, r4, pc} │ │ │ │ blvc 0x14ae3ec │ │ │ │ orrle r2, sl, r0, lsl #18 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #43008 @ 0xa800 │ │ │ │ - blx 0xffe76bb6 │ │ │ │ + blx 0xff676bb6 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ andcs sl, r0, #456 @ 0x1c8 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [lr], -fp, lsl #12 │ │ │ │ strmi r4, [ip], -sp, lsl #12 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0067f47f │ │ │ │ ldmdahi r3, {r0, r2, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ andcs fp, r0, #200, 22 @ 0x32000 │ │ │ │ @ instruction: 0x46164613 │ │ │ │ @ instruction: 0x46144615 │ │ │ │ andcs lr, r0, r9, asr #13 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl fp │ │ │ │ rsbscc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf942f201 │ │ │ │ + @ instruction: 0xf926f201 │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @ instruction: 0x462c72ff │ │ │ │ strtmi r4, [lr], -fp, lsr #12 │ │ │ │ ssat r2, #18, r4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a60a4 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43104,16 +43104,16 @@ │ │ │ │ blvc 0xfe720f74 │ │ │ │ eorsle r2, r7, r0, lsl #22 │ │ │ │ strmi pc, [r0], #36 @ 0x24 │ │ │ │ strpl pc, [r0], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0x2605e73e │ │ │ │ bllt 0x1db8370 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ - eorseq lr, r2, r0, lsl pc │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ andeq lr, r3, #352256 @ 0x56000 │ │ │ │ bls 0xee82c │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2e520 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece0ba4 │ │ │ │ @@ -43164,29 +43164,29 @@ │ │ │ │ vpmax.u8 d15, d2, d0 │ │ │ │ bne 0xfef1f05c │ │ │ │ ldr r9, [sl, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [ip], -r2, lsl #26 │ │ │ │ ldr r9, [r2, r3, lsl #6]! │ │ │ │ - blx 0x4f6e22 │ │ │ │ - ldrbtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ + blx 0xffcf6e20 │ │ │ │ + ldrtmi pc, [r0], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ vshl.s8 d9, d0, d1 │ │ │ │ - andcs pc, r0, pc, lsl #17 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, ror r8 @ │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf884f201 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, ip, asr r9 │ │ │ │ + @ instruction: 0xf868f201 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ + eorseq lr, r2, ip, lsl r9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ andls sl, r2, sl, lsr r9 │ │ │ │ @@ -43231,60 +43231,60 @@ │ │ │ │ bicvc lr, sl, #274432 @ 0x43000 │ │ │ │ b 0x141f170 │ │ │ │ b 0x1417488 │ │ │ │ b 0x127cacc │ │ │ │ b 0x1118c8c │ │ │ │ b 0x13fced8 │ │ │ │ @ instruction: 0xf64e0858 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ bl 0xfb244 │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ @ instruction: 0xf04f464a │ │ │ │ ldc 6, cr4, [pc, #256] @ 0x3a688 │ │ │ │ @ instruction: 0xf8b38ba9 │ │ │ │ @ instruction: 0x464341f0 │ │ │ │ blx 0xfe93b626 │ │ │ │ blx 0xfe94e5ba │ │ │ │ @ instruction: 0xf1c05000 │ │ │ │ blx 0xfe84a6a2 │ │ │ │ stmdane r0, {r2, sl} │ │ │ │ cmnmi r4, r0 │ │ │ │ strls r9, [r1], #-10 │ │ │ │ strls sl, [fp], #-2070 @ 0xfffff7ea │ │ │ │ - ldc2l 1, cr15, [r4], #88 @ 0x58 │ │ │ │ + ldc2l 1, cr15, [r8], {22} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - stc2l 1, cr15, [sl], #88 @ 0x58 │ │ │ │ + stc2l 1, cr15, [lr], {22} │ │ │ │ stmdbge sl, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ ldmib sp, {r1, r4, r6, r9, lr}^ │ │ │ │ bl 0x19cba00 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1164500 │ │ │ │ - blls 0x2f9958 │ │ │ │ + blls 0x2f98e8 │ │ │ │ stmdbge ip, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1164643 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf116230c │ │ │ │ - bls 0x279928 │ │ │ │ + bls 0x2798b8 │ │ │ │ blls 0x2a4a50 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r4, r2, #41943040 @ 0x2800000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 1, cr15, [r8], #88 @ 0x58 │ │ │ │ + ldc2 1, cr15, [ip], {22} │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x465a417f │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @@ -43297,27 +43297,27 @@ │ │ │ │ blhi 0x675c98 │ │ │ │ blhi 0x6f5c9c │ │ │ │ blhi 0x775ca0 │ │ │ │ blhi 0x7f5ca4 │ │ │ │ blhi 0x875ca8 │ │ │ │ blhi 0x8f5cac │ │ │ │ blhi 0x975cb0 │ │ │ │ - stc2 1, cr15, [lr], {22} │ │ │ │ + ldc2l 1, cr15, [r2], #-88 @ 0xffffffa8 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - stc2 1, cr15, [r6], {22} │ │ │ │ + stc2l 1, cr15, [sl], #-88 @ 0xffffffa8 │ │ │ │ @ instruction: 0x465a4653 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - ldc2l 1, cr15, [lr], #-88 @ 0xffffffa8 │ │ │ │ + stc2l 1, cr15, [r2], #-88 @ 0xffffffa8 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - ldc2l 1, cr15, [r6], #-88 @ 0xffffffa8 │ │ │ │ + mrrc2 1, 1, pc, sl, cr6 @ │ │ │ │ blls 0x860744 │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmdane fp, {r1, r2, r3, r4, r8, r9, sl, lr} │ │ │ │ eorvs lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdals r1!, {r0, r2, r5, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0x8e18e9dd │ │ │ │ @@ -43356,27 +43356,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1168b24 │ │ │ │ - @ instruction: 0x4622fc19 │ │ │ │ + @ instruction: 0x4622fbfd │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf116a824 │ │ │ │ - @ instruction: 0x463afc11 │ │ │ │ + @ instruction: 0x463afbf5 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf116a816 │ │ │ │ - strtmi pc, [r2], -r9, lsl #24 │ │ │ │ + strtmi pc, [r2], -sp, ror #23 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, pc} │ │ │ │ @ instruction: 0xf116a81a │ │ │ │ - ldmdage lr, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage lr, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f9c24 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf04f5222 │ │ │ │ stmdagt fp, {r9, fp} │ │ │ │ blhi 0x8f5de4 │ │ │ │ blhi 0x7f5de8 │ │ │ │ stmdaeq r4, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -43429,27 +43429,27 @@ │ │ │ │ blls 0x17cc84 │ │ │ │ beq 0x76e24 │ │ │ │ stmdage r0!, {r1, r3, r5, r9, sl, lr} │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ stc 6, cr4, [sp, #268] @ 0x10c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ @ instruction: 0xf1168b1a │ │ │ │ - strbmi pc, [sl], -r5, lsl #23 @ │ │ │ │ + strbmi pc, [sl], -r9, ror #22 @ │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf116a824 │ │ │ │ - @ instruction: 0x462afb7d │ │ │ │ + strtmi pc, [sl], -r1, ror #22 │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf116a816 │ │ │ │ - blls 0x1b9688 │ │ │ │ + blls 0x1b9618 │ │ │ │ ldmdbge r8, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls sl, #2074 @ 0x81a │ │ │ │ ldrbmi r9, [r3], -r1, lsl #8 │ │ │ │ - blx 0x1b76d1e │ │ │ │ + blx 0x1476d1e │ │ │ │ bls 0x862158 │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9, sl, ip, lr} │ │ │ │ tstmi lr, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r9, [r0], r5, lsr #28 │ │ │ │ @ instruction: 0xf04f9821 │ │ │ │ @@ -43491,15 +43491,15 @@ │ │ │ │ bleq 0x1b8bc84 │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ @ instruction: 0x46230b7f │ │ │ │ strls r4, [r1], #-1586 @ 0xfffff9ce │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blx 0x1e0186 │ │ │ │ @ instruction: 0xf116f807 │ │ │ │ - blls 0x1795b0 │ │ │ │ + blls 0x179540 │ │ │ │ stmdahi r4, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0xfe9e0de6 │ │ │ │ strbmi r2, [r8], -r5, lsl #28 │ │ │ │ vstmiaeq r3, {s28-s106} │ │ │ │ strbmi r9, [r6], #2834 @ 0xb12 │ │ │ │ bl 0x13c0bec │ │ │ │ ldmne r2, {r1, r2, r3, r9, sl, fp}^ │ │ │ │ @@ -43617,22 +43617,22 @@ │ │ │ │ ldc2 7, cr15, [r8], #912 @ 0x390 │ │ │ │ @ instruction: 0xf89de7b0 │ │ │ │ blcs 0x46dd4 │ │ │ │ bls 0x12f31c │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbscc pc, sp, #64, 4 │ │ │ │ - stc2 2, cr15, [r8, #-0] │ │ │ │ - @ instruction: 0xff7cf26c │ │ │ │ + stc2l 2, cr15, [ip] │ │ │ │ + @ instruction: 0xff5cf26c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl pc │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb91da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x8437b4 │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -43661,17 +43661,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d12, d0 │ │ │ │ - svclt 0x0000ff2f │ │ │ │ + svclt 0x0000ff0f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb91e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrmi r4, [r4], -r2, lsr #26 │ │ │ │ bmi 0x8cc480 │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @@ -43702,17 +43702,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d12, d16 │ │ │ │ - svclt 0x0000fedd │ │ │ │ + svclt 0x0000febd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fecd0 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -43720,21 +43720,21 @@ │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cb8ec │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xbade0 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fec9 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + svclt 0x0000fea9 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed28 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -43742,21 +43742,21 @@ │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cb960 │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xbae38 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fe9d │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + svclt 0x0000fe7d │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed80 │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -43767,21 +43767,21 @@ │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fb944 │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xbae9c │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fe6b │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + svclt 0x0000fe4b │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb91ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12fedc4 │ │ │ │ ldmibeq sl, {r0, r1, r3, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ vmlsvs.f32 s28, s6, s30 │ │ │ │ @@ -43796,39 +43796,39 @@ │ │ │ │ andvs r4, r2, r1, asr #4 │ │ │ │ b 0x10bbf60 │ │ │ │ stmib r0, {r0, r4, r6, r7, r9, ip, sp}^ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd38 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xbaf10 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fe31 │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + svclt 0x0000fe11 │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103ee58 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, fp, asr #12 │ │ │ │ + subsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - mcr2 2, 0, pc, cr12, cr7, {1} @ │ │ │ │ - eorseq lr, r2, r0, lsr #17 │ │ │ │ + stc2l 2, cr15, [ip, #220]! @ 0xdc │ │ │ │ + eorseq lr, r2, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb920b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2beea0 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmiblt sl, {r0, r3, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmdblt r9, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44055,15 +44055,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdbge r8, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e4a802 │ │ │ │ @ instruction: 0x462af99f │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf872f7e6 │ │ │ │ vabd.s32 q15, q14, q9 │ │ │ │ - svclt 0x0000fc1b │ │ │ │ + svclt 0x0000fbfb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ @ instruction: 0x9e182901 │ │ │ │ @@ -44460,26 +44460,26 @@ │ │ │ │ @ instruction: 0xf04f460b │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ ldrb r4, [sp], r0, lsl #2 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r5], -sp, asr #12 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ blmi 0x27bd68 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1ff32b0 │ │ │ │ - b 0x143b28c │ │ │ │ + b 0x143b21c │ │ │ │ stmdaeq r9!, {r0, r3, r4, r6}^ │ │ │ │ sbcvc lr, r5, r0, asr #20 │ │ │ │ stmdaeq lr, {r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ svcge 0x0023f47f │ │ │ │ @ instruction: 0xf7d5e6c1 │ │ │ │ svclt 0x0000f8f3 │ │ │ │ - eorseq lr, r2, r0, lsr #30 │ │ │ │ + eorseq lr, r2, r0, ror #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ stmdavs r4!, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9409 │ │ │ │ @@ -44535,15 +44535,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.32 @ instruction: 0xf487fab7 │ │ │ │ str r3, [sp, r0, lsr #8]! │ │ │ │ @ instruction: 0x46054637 │ │ │ │ @ instruction: 0x468446b2 │ │ │ │ ldrb r2, [r9, r0, asr #8] │ │ │ │ - @ instruction: 0xf85af26c │ │ │ │ + @ instruction: 0xf83af26c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4606b095 │ │ │ │ stcge 12, cr10, [lr, #-24] @ 0xffffffe8 │ │ │ │ @@ -44648,29 +44648,29 @@ │ │ │ │ b 0xfe10bcac │ │ │ │ strb r0, [r4, r2] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ - tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ adcmi pc, fp, #268435460 @ 0x10000004 │ │ │ │ - ldc2l 1, cr15, [sl], #1020 @ 0x3fc │ │ │ │ - @ instruction: 0xff6ef26b │ │ │ │ + ldc2l 1, cr15, [lr], {255} @ 0xff │ │ │ │ + @ instruction: 0xff4ef26b │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, asr #30 │ │ │ │ - eorseq lr, r2, r0, ror sp │ │ │ │ - eorseq lr, r2, r8, lsr pc │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsl #30 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -44695,15 +44695,15 @@ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46294770 │ │ │ │ @ instruction: 0xf7e74620 │ │ │ │ @ instruction: 0xe7e8fbf5 │ │ │ │ - @ instruction: 0xff1af26b │ │ │ │ + cdp2 2, 15, cr15, cr10, cr11, {3} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ sbccc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ mcrne 0, 0, r4, cr8, cr9, {0} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ sbccc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ @@ -44732,80 +44732,80 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ mrscs r5, SP_irq │ │ │ │ @ instruction: 0xf88330a8 │ │ │ │ vhsub.s32 d17, d11, d12 │ │ │ │ - svclt 0x0000fd3b │ │ │ │ + svclt 0x0000fd1b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff32d4 │ │ │ │ svclt 0x0000ffe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0x4620b911 │ │ │ │ @ instruction: 0xffd6f7ff │ │ │ │ - ldc2 0, cr15, [r8, #624] @ 0x270 │ │ │ │ + ldc2l 0, cr15, [ip, #-624]! @ 0xfffffd90 │ │ │ │ svclt 0x0000e7f9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb92f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, ip, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ @ instruction: 0xf64bb182 │ │ │ │ - vmov.i32 d22, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c054dc │ │ │ │ @ instruction: 0xf64e042d │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vaddw.s8 q11, q0, d0 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ subscs r0, r7, #1073741835 @ 0x4000000b │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 1, cr15, [ip], {255} @ 0xff │ │ │ │ + stc2 1, cr15, [r0], {255} @ 0xff │ │ │ │ vsubl.s8 q9, d0, d5 │ │ │ │ @ instruction: 0xf8c00201 │ │ │ │ @ instruction: 0xf7ff22d4 │ │ │ │ svclt 0x0000ffc9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - tstpcs r0, r3, lsl fp @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r0, -r7] │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - strmi pc, [r8], -sp, asr #24 │ │ │ │ + @ instruction: 0x4608fc31 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - @ instruction: 0x2100f9b5 │ │ │ │ + @ instruction: 0x2100f999 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - @ instruction: 0x4608fad3 │ │ │ │ + @ instruction: 0x4608fab7 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x4c054 │ │ │ │ @@ -44835,40 +44835,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - andcs pc, r0, #2896 @ 0xb50 │ │ │ │ + andcs pc, r0, #2448 @ 0x990 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - ldrmi pc, [r0], -r5, lsr #29 │ │ │ │ + ldrmi pc, [r0], -r9, lsl #29 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - andcs pc, r0, #3632 @ 0xe30 │ │ │ │ + andcs pc, r0, #3184 @ 0xc70 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - @ instruction: 0x4610fed3 │ │ │ │ + @ instruction: 0x4610feb7 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb93108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -44879,25 +44879,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf7568 │ │ │ │ blvc 0x17756c │ │ │ │ - @ instruction: 0xf830f115 │ │ │ │ + @ instruction: 0xf814f115 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x17a0d6 │ │ │ │ - ldc2 2, cr15, [r6, #428] @ 0x1ac │ │ │ │ + ldc2l 2, cr15, [r6, #-428]! @ 0xfffffe54 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb93178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ blvc 0x577600 │ │ │ │ @@ -44906,25 +44906,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf75d8 │ │ │ │ blvc 0x1775dc │ │ │ │ - @ instruction: 0xf824f115 │ │ │ │ + @ instruction: 0xf808f115 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x17a146 │ │ │ │ - ldc2l 2, cr15, [lr, #-428] @ 0xfffffe54 │ │ │ │ + ldc2 2, cr15, [lr, #-428]! @ 0xfffffe54 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ blx 0xfec68404 │ │ │ │ strmi pc, [r8], -r0, lsl #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ blx 0xfe468450 │ │ │ │ blx 0xfecb8674 │ │ │ │ @@ -44961,31 +44961,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - strbne pc, [r1, r5, ror #28] @ │ │ │ │ + strbne pc, [r1, r9, asr #28] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - movwcs pc, #3613 @ 0xe1d @ │ │ │ │ + movwcs pc, #3585 @ 0xe01 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - strbne pc, [r1, r1, lsr #28] @ │ │ │ │ + strbne pc, [r1, r5, lsl #28] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -46000,16 +46000,16 @@ │ │ │ │ @ instruction: 0xf7d341f0 │ │ │ │ bl 0xfe96b208 │ │ │ │ @ instruction: 0xf1060408 │ │ │ │ ldmibne r8!, {r3, r8, r9} │ │ │ │ rsceq r2, r2, r0, lsl #2 │ │ │ │ svclt 0x00d8429d │ │ │ │ pop {r3, r9, sp} │ │ │ │ - vsra.s64 q2, q8, #34 │ │ │ │ - svclt 0x0000b813 │ │ │ │ + vsra.s64 q2, q8, #35 │ │ │ │ + svclt 0x0000bff3 │ │ │ │ vorr.i32 d27, #9437184 @ 0x00900000 │ │ │ │ sbclt r2, ip, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ b 0x1400924 │ │ │ │ svclt 0x001404c4 │ │ │ │ @@ -50321,103 +50321,103 @@ │ │ │ │ @ instruction: 0xf1a78ff0 │ │ │ │ strcs r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ strmi r2, [r3], #-1280 @ 0xfffffb00 │ │ │ │ stmib r3!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ andscc r4, r0, #8388608 @ 0x800000 │ │ │ │ ldrmi r1, [r0, #2578] @ 0xa12 │ │ │ │ @ instruction: 0xe7eadcf8 │ │ │ │ - bicsvc pc, r8, lr, asr #12 │ │ │ │ + orrsvc pc, r8, lr, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c82201 │ │ │ │ - svclt 0x0000bc17 │ │ │ │ + svclt 0x0000bbfb │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56604 @ 0xdd1c │ │ │ │ - adccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbcs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 96), sl │ │ │ │ + msrmi R8_usr, sl │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ - blx 0x107d89a │ │ │ │ - @ instruction: 0xf8bcf0c9 │ │ │ │ + blx 0x97d89a │ │ │ │ + @ instruction: 0xf8a0f0c9 │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - adccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbcs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 96), sl │ │ │ │ + msrmi R8_usr, sl │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xc7d8ba │ │ │ │ - @ instruction: 0xf8acf0c9 │ │ │ │ + blx 0x57d8ba │ │ │ │ + @ instruction: 0xf890f0c9 │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cmppcs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, sp, asr #4 │ │ │ │ + eorcs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ vhsub.s d2, d1, d26 │ │ │ │ - svclt 0x0000fa85 │ │ │ │ - eorseq pc, r2, r8 │ │ │ │ + svclt 0x0000fa65 │ │ │ │ + eorseq lr, r2, r8, asr #31 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb987cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0cf0ff8 │ │ │ │ - vpmin.s8 d31, d27, d23 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vpmin.s8 d31, d27, d11 │ │ │ │ + vsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - vtst.8 d31, d29, d7 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vtst.8 , , │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ pop {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0cc4008 │ │ │ │ - svclt 0x0000b88f │ │ │ │ + svclt 0x0000b873 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb987fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vmls.i d21, d16, d0[0] │ │ │ │ umulllt r0, r2, r5, r4 │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d0 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf095002d │ │ │ │ - bicslt pc, r8, r3, lsr #16 │ │ │ │ - @ instruction: 0xf8fef0ce │ │ │ │ - vcge.s8 d18, d15, d5 │ │ │ │ - vaddw.s8 q8, q0, d24 │ │ │ │ + bicslt pc, r8, r7, lsl #16 │ │ │ │ + @ instruction: 0xf8e2f0ce │ │ │ │ + @ instruction: 0xf64e2315 │ │ │ │ + vmla.f d23, d16, d0[6] │ │ │ │ vand d16, d13, d18 │ │ │ │ - vrshr.s64 q9, q4, #64 │ │ │ │ + vrshr.s64 d18, d8, #64 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - cmnpcs r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xff2fd984 │ │ │ │ + blx 0xfebfd984 │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbtcs pc, [ip], #589 @ 0x24d @ │ │ │ │ + strtcs pc, [ip], #589 @ 0x24d │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msreq CPSR_f, #-268435452 @ 0xf0000004 │ │ │ │ + mvnvc pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicscs pc, r8, sp, asr #4 │ │ │ │ + orrscs pc, r8, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-532 @ 0xfffffdec │ │ │ │ - @ instruction: 0xff90f1f9 │ │ │ │ + @ instruction: 0xff74f1f9 │ │ │ │ mov ip, sp │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r8, r0 │ │ │ │ mov r7, r1 │ │ │ │ mov r0, r2 │ │ │ │ mov r1, r3 │ │ │ │ ldm ip, {r2, r3, r4, r5, r6} │ │ │ │ @@ -50427,51 +50427,51 @@ │ │ │ │ svc 0x00000000 │ │ │ │ cmn r0, #4096 @ 0x1000 │ │ │ │ rsbhi r0, r0, #0 │ │ │ │ bhi 0x416c0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ - b 0x2db130 │ │ │ │ + b 0x2db0f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb988d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - cdp2 2, 0, cr15, cr6, cr8, {1} │ │ │ │ + stc2l 2, cr15, [r6, #160]! @ 0xa0 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb988fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q8 │ │ │ │ - vmvn.i32 d16, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64e0ff0 │ │ │ │ + @ instruction: 0xf2c074f8 │ │ │ │ @ instruction: 0xf1040432 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf0033410 │ │ │ │ adcmi pc, ip, #8128 @ 0x1fc0 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0x14ed948 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r7, r0, #12, 22 @ 0x3000 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bpl 0xfe0bd894 │ │ │ │ - blx 0x117da90 │ │ │ │ + blx 0xa7da90 │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r8, #-1280] @ 0xfffffb00 @ │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ cdppl 5, 5, cr15, cr9, cr0, {0} │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ @@ -50538,60 +50538,60 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r1, lsr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwhi ip, #12291 @ 0x3003 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r2, r8, r0, pc @ │ │ │ │ + eorseq pc, r2, r8, asr r0 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - ldrteq pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtvc pc, [r8], #1614 @ 0x64e @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460e │ │ │ │ vcgt.s8 q8, , q12 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4607231b │ │ │ │ - blx 0x127dbf4 │ │ │ │ + blx 0xb7dbf4 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46380378 │ │ │ │ vcgt.s8 d25, d11, d0 │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vsubl.s8 q9, d16, d24 │ │ │ │ movtcs r0, #8749 @ 0x222d │ │ │ │ - tstpcc r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xe7dc14 │ │ │ │ + blx 0x77dc14 │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ vqadd.s8 d22, d29, d24 │ │ │ │ - vorr.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf8c0032d │ │ │ │ @ instruction: 0xf8c040a4 │ │ │ │ andlt r3, r3, ip, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #208896 @ 0x33000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strvc pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0cd022d │ │ │ │ - @ instruction: 0xf500f955 │ │ │ │ + @ instruction: 0xf500f939 │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 1, cr5, [pc, #352] @ 0x41aa4 │ │ │ │ @ instruction: 0xf8527b26 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8427302 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ stc 2, cr5, [r1, #340] @ 0x154 │ │ │ │ @@ -50626,26 +50626,26 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mrsmi ip, R12_fiq │ │ │ │ ... │ │ │ │ - mlaseq r2, r8, r0, pc @ │ │ │ │ + eorseq pc, r2, r8, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #56, 20 @ 0x38000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0cd022d │ │ │ │ - @ instruction: 0xf500f8e5 │ │ │ │ + @ instruction: 0xf500f8c9 │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41b84 │ │ │ │ @ instruction: 0xf8527b2c │ │ │ │ @ instruction: 0xf8523c08 │ │ │ │ @ instruction: 0xf4434c04 │ │ │ │ @ instruction: 0xf8427308 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @@ -50686,26 +50686,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstmi pc, r1, lsr r2 @ │ │ │ │ ... │ │ │ │ - mlaseq r2, r8, r0, pc @ │ │ │ │ + eorseq pc, r2, r8, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #270336 @ 0x42000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0cd022d │ │ │ │ - @ instruction: 0xf500f869 │ │ │ │ + @ instruction: 0xf500f84d │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41c7c │ │ │ │ @ instruction: 0xf8537b36 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50757,26 +50757,26 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi pc, r2, ror r2 @ │ │ │ │ ... │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ - mlaseq r2, r8, r0, pc @ │ │ │ │ + eorseq pc, r2, r8, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #60, 20 @ 0x3c000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500ffd9 │ │ │ │ + @ instruction: 0xf500ffbd │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 5, cr5, [pc, #352] @ 0x41d9c │ │ │ │ @ instruction: 0xf8537b32 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50823,26 +50823,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ tstmi pc, r0, asr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r2, r8, r0, pc @ │ │ │ │ + eorseq pc, r2, r8, asr r0 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #76, 20 @ 0x4c000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500ff55 │ │ │ │ + @ instruction: 0xf500ff39 │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @ instruction: 0xf5005558 │ │ │ │ @ instruction: 0xf5005255 │ │ │ │ @ instruction: 0xf5005455 │ │ │ │ @ instruction: 0xf8515e59 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ strtmi r5, [ip], r0, asr #32 │ │ │ │ @@ -50905,28 +50905,28 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r3, lsl r2 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r2, r8, r0, pc @ │ │ │ │ + eorseq pc, r2, r8, asr r0 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r2, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi fp, [sp], #-133 @ 0xffffff7b │ │ │ │ strmi r6, [lr], -sp, lsr #16 │ │ │ │ andls r4, r2, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ @ instruction: 0xf0a100c8 │ │ │ │ - @ instruction: 0xf1b0fde5 │ │ │ │ + @ instruction: 0xf1b0fdc9 │ │ │ │ ldmib r6, {fp}^ │ │ │ │ svclt 0x00127500 │ │ │ │ beq 0xbdfd4 │ │ │ │ beq 0x7dfd8 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @@ -50993,19 +50993,19 @@ │ │ │ │ rsceq pc, ip, #13172736 @ 0xc90000 │ │ │ │ hvceq 13952 @ 0x3680 │ │ │ │ svclt 0x00489b02 │ │ │ │ strhtvs r6, [r3], -r2 │ │ │ │ movwcs lr, #6085 @ 0x17c5 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - orrslt pc, r0, fp, ror lr @ │ │ │ │ + orrslt pc, r0, pc, asr lr @ │ │ │ │ ldcne 3, cr2, [r9, #-4]! │ │ │ │ stmdavs r7, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - cmpplt r0, r3, ror lr @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, r7, asr lr @ p-variant is OBSOLETE │ │ │ │ movwls r6, #14339 @ 0x3803 │ │ │ │ rsbscs lr, r7, lr, ror #14 │ │ │ │ addsvc pc, r0, lr, asr #13 │ │ │ │ ldrbeq pc, [r7, #-583]! @ 0xfffffdb9 @ │ │ │ │ strcc pc, [r0, #718]! @ 0x2ce │ │ │ │ ldrdcs lr, [r1], -sl │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -51024,15 +51024,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ subvs r4, r4, pc, lsl #12 │ │ │ │ andvs r4, r4, r1, lsl r6 │ │ │ │ addvs r4, r4, r5, lsl r6 │ │ │ │ smlabtvs r4, r4, r0, r6 │ │ │ │ stmib sp, {r3, r5, r6, r9, sl, lr}^ │ │ │ │ strls r4, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - cdp2 0, 4, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 0, 2, cr15, cr14, cr7, {5} │ │ │ │ blgt 0x2139e4 │ │ │ │ adcsvs r6, r0, r2, lsr r1 │ │ │ │ rscsvs r4, r1, r8, lsr #12 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ eorsvs r6, r3, #2818048 @ 0x2b0000 │ │ │ │ rsbsvs r6, r3, #7012352 @ 0x6b0000 │ │ │ │ adcsvs r6, r3, #11206656 @ 0xab0000 │ │ │ │ @@ -51116,30 +51116,30 @@ │ │ │ │ @ instruction: 0xf8d53c10 │ │ │ │ @ instruction: 0xf84c3f2c │ │ │ │ @ instruction: 0xf8d53c0c │ │ │ │ @ instruction: 0xf84c3f30 │ │ │ │ @ instruction: 0xf8d53c08 │ │ │ │ @ instruction: 0xf84c3f34 │ │ │ │ str r3, [r9, r4, lsl #24] │ │ │ │ - ldc2l 2, cr15, [r6], #-404 @ 0xfffffe6c │ │ │ │ + mrrc2 2, 6, pc, r6, cr5 @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb993b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x19c5f58 │ │ │ │ strmi fp, [sp], -r3, lsr #1 │ │ │ │ addcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xafeb20 │ │ │ │ + b 0x2feb20 │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf0a7a801 │ │ │ │ - stmdage r1, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [r0, #-668] @ 0xfffffd64 │ │ │ │ + stmdage r1, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stc2l 0, cr15, [r4], #668 @ 0x29c │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -51186,15 +51186,15 @@ │ │ │ │ @ instruction: 0xf8c43094 │ │ │ │ @ instruction: 0xf8de3f2c │ │ │ │ @ instruction: 0xf8c43098 │ │ │ │ @ instruction: 0xf8de3f30 │ │ │ │ @ instruction: 0xf8c4309c │ │ │ │ qasxmi r3, r1, r4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - stc2l 0, cr15, [r6, #-668] @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [sl, #-668]! @ 0xfffffd64 │ │ │ │ blmi 0x94a2c0 │ │ │ │ blls 0x89c32c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -51223,35 +51223,35 @@ │ │ │ │ svccc 0x0028f8c4 │ │ │ │ ldrsbcc pc, [ip, #133]! @ 0x85 @ │ │ │ │ svccc 0x002cf8c4 │ │ │ │ andcc pc, r0, #13959168 @ 0xd50000 │ │ │ │ svccc 0x0030f8c4 │ │ │ │ andcs lr, r1, lr, ror r7 │ │ │ │ vaba.s32 d30, d21, d25 │ │ │ │ - svclt 0x0000fba1 │ │ │ │ + svclt 0x0000fb81 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ blmi 0x1053bdc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blvs 0x1a53d98 │ │ │ │ @ instruction: 0xf0a74691 │ │ │ │ - @ instruction: 0xf64efc89 │ │ │ │ + @ instruction: 0xf64efc6d │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf5a02395 │ │ │ │ @ instruction: 0xf024743e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2971 @ 0xb9b │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r6], {195} @ 0xc3 │ │ │ │ + stc2l 0, cr15, [sl], #-780 @ 0xfffffcf4 │ │ │ │ mvnlt r4, r6, lsl #12 │ │ │ │ strtmi r4, [sl], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ @ instruction: 0x46414633 │ │ │ │ ldrtmi r4, [sl], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -51266,63 +51266,63 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a843f0 │ │ │ │ - vpmin.s8 , q15, │ │ │ │ + vpmin.s8 , q15, │ │ │ │ vsubw.s8 q10, q0, d18 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d29, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - ldc2 2, cr15, [ip], #348 @ 0x15c │ │ │ │ - cdp2 1, 9, cr15, cr8, cr11, {0} │ │ │ │ + ldc2 2, cr15, [ip], {87} @ 0x57 │ │ │ │ + cdp2 1, 7, cr15, cr12, cr11, {0} │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d13, d2 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ strls r0, [r0, #-45] @ 0xffffffd3 │ │ │ │ - blx 0x1d7e8a6 │ │ │ │ + blx 0x167e8a6 │ │ │ │ @ instruction: 0x4622e79f │ │ │ │ vmax.s8 d20, d13, d25 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ @ instruction: 0xf115002d │ │ │ │ - ldr pc, [r6, fp, ror #22] │ │ │ │ - blx 0x57edfe │ │ │ │ + ldr pc, [r6, pc, asr #22] │ │ │ │ + blx 0xffd7edfc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], sl, lsl #1 │ │ │ │ strmi r4, [r7], -r5, asr #22 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ ldmdavs fp, {r1, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ blvs 0x1c43094 │ │ │ │ - blx 0xfff7e736 │ │ │ │ + blx 0xff87e736 │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ blcs 0x5c518 │ │ │ │ movwcs sp, #317 @ 0x13d │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - blx 0xffe7e7ca │ │ │ │ + blx 0xff77e7ca │ │ │ │ teqlt r8, #5242880 @ 0x500000 │ │ │ │ addcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7cd3580 │ │ │ │ @ instruction: 0x4649ee5a │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ strbmi r4, [r1], -fp, lsr #12 │ │ │ │ @@ -51342,69 +51342,69 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a847f0 │ │ │ │ - vpmin.s8 , q7, │ │ │ │ + vpmax.s8 , q7, │ │ │ │ vsubw.s8 q10, q0, d16 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d19, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ strcs r2, [r0, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - stc2 2, cr15, [r4], #-348 @ 0xfffffea4 │ │ │ │ - cdp2 1, 0, cr15, cr0, cr11, {0} │ │ │ │ + stc2 2, cr15, [r4], {87} @ 0x57 │ │ │ │ + stc2l 1, cr15, [r4, #44]! @ 0x2c │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vrshl.s8 d20, d2, d13 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 d19, d8, #64 │ │ │ │ strls r0, [r0], -sp, lsr #32 │ │ │ │ - blx 0xff77e9d4 │ │ │ │ + blx 0xff07e9d4 │ │ │ │ @ instruction: 0x4622e795 │ │ │ │ vmin.s8 d20, d13, d17 │ │ │ │ - vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf115002d │ │ │ │ - @ instruction: 0xe78cfad3 │ │ │ │ - blx 0x1f7ef2c │ │ │ │ + @ instruction: 0xe78cfab7 │ │ │ │ + blx 0x177ef2c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb997a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fc8 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ bmi 0xd4b408 │ │ │ │ blvs 0x11ae7e0 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb33 │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - @ instruction: 0xff70f0a7 │ │ │ │ + @ instruction: 0xff54f0a7 │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc] │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - @ instruction: 0x4601fb55 │ │ │ │ + @ instruction: 0x4601fb39 │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7dad0de │ │ │ │ tstpmi ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ blcs 0x6468c │ │ │ │ @@ -51415,55 +51415,55 @@ │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, sp, lr}^ │ │ │ │ vmax.s16 d22, d7, d6 │ │ │ │ - @ instruction: 0xf10bfbaf │ │ │ │ - blls 0x201c80 │ │ │ │ + @ instruction: 0xf10bfb8f │ │ │ │ + blls 0x201c10 │ │ │ │ bls 0x153e5c │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ - submi pc, r4, sp, asr #4 │ │ │ │ + andmi pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1159400 │ │ │ │ - str pc, [ip, r7, ror #20]! │ │ │ │ + str pc, [ip, fp, asr #20]! │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - addmi pc, r0, sp, asr #4 │ │ │ │ + submi pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x17fead0 │ │ │ │ + blx 0x10fead0 │ │ │ │ vabd.s32 d30, d21, d19 │ │ │ │ - svclt 0x0000fa07 │ │ │ │ + svclt 0x0000f9e7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fc8 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ bmi 0xd4b4f4 │ │ │ │ blvs 0x11ae8cc │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb3b │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - cdp2 0, 15, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 0, 13, cr15, cr14, cr7, {5} │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc :64], r0 │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4629725e │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e1 │ │ │ │ strtmi r0, [r0], -r0, lsl #3 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ sbcsle r2, sp, r0, lsl #16 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vorr.i32 d20, #3584 @ 0x00000e00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -51474,36 +51474,36 @@ │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - blx 0xe7f09a │ │ │ │ - ldc2 1, cr15, [r4, #-44] @ 0xffffffd4 │ │ │ │ + blx 0x67f09a │ │ │ │ + ldc2l 1, cr15, [r8], #44 @ 0x2c │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d21, d13, d2 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ strls r0, [r0], #-45 @ 0xffffffd3 │ │ │ │ - @ instruction: 0xf9f0f115 │ │ │ │ + @ instruction: 0xf9d4f115 │ │ │ │ strmi lr, [r1], -fp, lsr #15 │ │ │ │ vmax.s8 d20, d13, d26 │ │ │ │ - vmla.i d20, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ @ instruction: 0xf115002d │ │ │ │ - str pc, [r2, r7, ror #19]! │ │ │ │ - @ instruction: 0xf990f265 │ │ │ │ + str pc, [r2, fp, asr #19]! │ │ │ │ + @ instruction: 0xf970f265 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9997c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ andcs r2, r3, r0, ror #4 │ │ │ │ - blx 0xfe3fea9c │ │ │ │ + blx 0x1cfea9c │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ vrshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0x21770295 │ │ │ │ orrsvc pc, r0, lr, asr #13 │ │ │ │ stceq 0, cr15, [sp], #316 @ 0x13c │ │ │ │ ldcvc 6, cr15, [r0], {206} @ 0xce │ │ │ │ @@ -51539,49 +51539,49 @@ │ │ │ │ ldrvs r6, [r9, #-1180] @ 0xfffffb64 │ │ │ │ ldrvs r6, [sl, #1368] @ 0x558 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d15, d0 │ │ │ │ - vqdmlal.s q8, d16, d0[5] │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ vcge.s8 d16, d13, d18 │ │ │ │ - vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q10, q4, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q10, q8, #64 │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vqsub.s64 q1, q0, │ │ │ │ - svclt 0x0000f935 │ │ │ │ + svclt 0x0000f915 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcc r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ andmi r4, r1, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf098d113 │ │ │ │ - @ instruction: 0xf000f96d │ │ │ │ + @ instruction: 0xf000f951 │ │ │ │ blcs 0x6834e0 │ │ │ │ vand d29, d4, d11 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ tstcs r0, r0, lsr #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4602bd10 │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ - cdp2 0, 4, cr15, cr2, cr7, {5} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr7, {5} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf010bd10 │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - cdp2 0, 3, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 0, 1, cr15, cr4, cr7, {5} │ │ │ │ svclt 0x0000e7ec │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a0b08d │ │ │ │ vst3.8 {d21-d23}, [pc], r8 │ │ │ │ @@ -51591,15 +51591,15 @@ │ │ │ │ strmi r0, [r5], -r0, lsl #20 │ │ │ │ @ instruction: 0xf44f3c10 │ │ │ │ @ instruction: 0xf6cf6b7e │ │ │ │ @ instruction: 0xf8cd7bff │ │ │ │ strtmi fp, [r0], -r4, lsr #32 │ │ │ │ stc2l 7, cr15, [r2, #832] @ 0x340 │ │ │ │ @ instruction: 0xf0954620 │ │ │ │ - strmi pc, [r6], -r9, lsr #19 │ │ │ │ + strmi pc, [r6], -sp, lsl #19 │ │ │ │ @ instruction: 0xf7d04620 │ │ │ │ strtmi pc, [r0], -r9, lsl #28 │ │ │ │ mcr2 7, 4, pc, cr2, cr0, {6} @ │ │ │ │ vacge.f32 d2, d0, d2 │ │ │ │ mcrcs 1, 0, r8, cr0, cr2, {0} │ │ │ │ eorshi pc, r9, #64, 6 │ │ │ │ blcs 0x48a2f8 │ │ │ │ @@ -51612,30 +51612,30 @@ │ │ │ │ eorseq r0, r3, #179 @ 0xb3 │ │ │ │ eorseq r0, r3, #805306371 @ 0x30000003 │ │ │ │ eorseq r0, r3, #805306371 @ 0x30000003 │ │ │ │ adceq r0, r6, r3, lsr r2 │ │ │ │ andseq r0, r2, r2, lsl r0 │ │ │ │ blvs 0xffa8b560 │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - @ instruction: 0xf9a4f0c3 │ │ │ │ + @ instruction: 0xf988f0c3 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d58107 │ │ │ │ stmdavs r0, {r3, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0x7117c │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r6 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5a5d056 │ │ │ │ @ instruction: 0xf8d35308 │ │ │ │ @ instruction: 0xf1066280 │ │ │ │ @ instruction: 0xf0c40108 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, r0, r0 │ │ │ │ submi sp, r2, #7680 @ 0x1e00 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svclt 0x00480791 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ svclt 0x00480750 │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ @@ -51657,43 +51657,43 @@ │ │ │ │ blx 0x102e78 │ │ │ │ andsmi pc, r0, #1 │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ adceq pc, r0, r0, lsl r0 @ │ │ │ │ tstphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0004299 │ │ │ │ vrhadd.s8 d24, d15, d11 │ │ │ │ - vrsra.s64 q8, q10, #64 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ vcge.s8 d16, d13, d18 │ │ │ │ - vmla.f d21, d0, d0[6] │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r7, r0, r3, ror #5 │ │ │ │ - ldc2 1, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ + stc2 1, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xf64db282 │ │ │ │ ldrbmi r6, [r0, #-769] @ 0xfffffcff │ │ │ │ addsmi fp, sl, #24, 30 @ 0x60 │ │ │ │ adchi pc, r4, r0, asr #32 │ │ │ │ smlattcs r1, sl, fp, r6 │ │ │ │ @ instruction: 0xf0a72005 │ │ │ │ - @ instruction: 0x4628fd71 │ │ │ │ - @ instruction: 0xf9d0f0a8 │ │ │ │ + @ instruction: 0x4628fd55 │ │ │ │ + @ instruction: 0xf9b4f0a8 │ │ │ │ @ instruction: 0xf505e759 │ │ │ │ movwcs r5, #5760 @ 0x1680 │ │ │ │ andcc pc, r0, #8781824 @ 0x860000 │ │ │ │ @ instruction: 0x214df895 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ stmibvs r9!, {r0, r4, r5, r7, pc}^ │ │ │ │ svccs 0x0070f5b1 │ │ │ │ addshi pc, r2, r0, asr #4 │ │ │ │ cmnpcs r0, #675282944 @ p-variant is OBSOLETE @ 0x28400000 │ │ │ │ blcs 0x191678 │ │ │ │ ldm pc, {r0, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stclcc 0, cr15, [sl, #-12] │ │ │ │ eorsmi r5, r1, r4, asr r4 │ │ │ │ @ instruction: 0xf0924620 │ │ │ │ - @ instruction: 0xf895fda7 │ │ │ │ + @ instruction: 0xf895fd8b │ │ │ │ blvs 0xffb0afc0 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ mvnvs r4, #318767104 @ 0x13000000 │ │ │ │ blvs 0xffb3c9f0 │ │ │ │ @ instruction: 0xf00042bb │ │ │ │ vhadd.s8 q4, q8, │ │ │ │ @@ -51708,22 +51708,22 @@ │ │ │ │ blvs 0xfeb26834 │ │ │ │ svclt 0x004407da │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ mvnvs r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf885bf48 │ │ │ │ ldr r2, [r4, sp, asr #2]! │ │ │ │ stmdavs lr!, {r3, r5, r9, sl, lr} │ │ │ │ - mrc2 0, 3, pc, cr8, cr11, {2} │ │ │ │ + mrc2 0, 2, pc, cr12, cr11, {2} │ │ │ │ stmdacs r0, {r8, r9, sp} │ │ │ │ msrhi CPSR_sxc, r0, asr #32 │ │ │ │ ldrbvs pc, [r0, #-2245] @ 0xfffff73b @ │ │ │ │ ldrbeq pc, [r4, #-2245] @ 0xfffff73b @ │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ strtmi lr, [r8], -r5, lsr #15 │ │ │ │ - mcr2 0, 3, pc, cr10, cr11, {2} @ │ │ │ │ + mcr2 0, 2, pc, cr14, cr11, {2} @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d58117 │ │ │ │ eorvs r3, fp, r8, asr #10 │ │ │ │ @ instruction: 0xf895e79b │ │ │ │ blcs 0x4f048 │ │ │ │ svclt 0x000c6beb │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ @@ -51746,109 +51746,109 @@ │ │ │ │ andeq r2, r4, r3, asr #20 │ │ │ │ muleq r4, r7, sp │ │ │ │ andeq r2, r4, r9, lsr sl │ │ │ │ muleq r4, r7, sp │ │ │ │ andeq r2, r4, r3, asr #20 │ │ │ │ andeq r2, r4, r1, ror fp │ │ │ │ @ instruction: 0xf0944620 │ │ │ │ - strb pc, [r4, -r7, lsr #30]! @ │ │ │ │ + strb pc, [r4, -fp, lsl #30]! @ │ │ │ │ blcs 0x543e0 │ │ │ │ svcge 0x0005f43f │ │ │ │ smlattcs r2, sl, fp, r6 │ │ │ │ @ instruction: 0xf0a72004 │ │ │ │ - ldrb pc, [sl, -sp, asr #25] @ │ │ │ │ + @ instruction: 0xe75afcb1 │ │ │ │ strtmi r6, [r8], -fp, ror #18 │ │ │ │ stmdbvs fp!, {r0, r1, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r1, r8, r9, ip, pc}^ │ │ │ │ stmiavs fp!, {r0, r8, r9, ip, pc} │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #2517 @ 0x9d5 │ │ │ │ - @ instruction: 0xff34f0ba │ │ │ │ + @ instruction: 0xff18f0ba │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r0, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ strb r6, [r0, -r8, lsr #32] │ │ │ │ ldrmi r6, [r8], -r9, ror #23 │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - @ instruction: 0xf86ef0c3 │ │ │ │ + @ instruction: 0xf852f0c3 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8d5af46 │ │ │ │ stmdavs r1, {r3, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061b │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @ instruction: 0xf8860110 │ │ │ │ @ instruction: 0xf47f3200 │ │ │ │ @ instruction: 0xe734af37 │ │ │ │ addsmi r9, r3, #36864 @ 0x9000 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0xf05b4628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrbcc pc, [r0, #-2261] @ 0xfffff72b @ │ │ │ │ ldrb r6, [r8, -fp, lsr #32] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r0], #852 @ 0x354 │ │ │ │ - stc2 0, cr15, [r4], {167} @ 0xa7 │ │ │ │ + stc2l 0, cr15, [r8], #-668 @ 0xfffffd64 │ │ │ │ tstcs r2, r1, lsl r7 │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ stmdbvs r0, {r0, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [r0, #-656] @ 0xfffffd70 │ │ │ │ + ldc2 0, cr15, [r4, #-656]! @ 0xfffffd70 │ │ │ │ tstcs r4, r0, asr #12 │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vaddl.u q4, d31, d23 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r0, #3840]! @ 0xf00 │ │ │ │ stmda r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ blcs 0x67858 │ │ │ │ vsra.u64 , , #1 │ │ │ │ @ instruction: 0xf0a48f5b │ │ │ │ - bl 0xfea021a8 │ │ │ │ + bl 0xfea02138 │ │ │ │ submi r0, r1, #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00b0749 │ │ │ │ bl 0xfee02838 │ │ │ │ svclt 0x00180608 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ ldr r6, [lr, -lr, lsr #32] │ │ │ │ movwcs r6, #6190 @ 0x182e │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf0c34631 │ │ │ │ - stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0c24631 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r0, r5, r6, ip, lr, pc} │ │ │ │ stmdavs lr!, {r3, r9, sp}^ │ │ │ │ stmdavs r3, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r4, #30257 @ 0x7631 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ - @ instruction: 0xfffef0c2 │ │ │ │ + @ instruction: 0xffe2f0c2 │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ movwls r6, #43011 @ 0xa803 │ │ │ │ movwls r6, #47171 @ 0xb843 │ │ │ │ - stc2 0, cr15, [ip, #-656] @ 0xfffffd70 │ │ │ │ + ldc2l 0, cr15, [r0], #656 @ 0x290 │ │ │ │ smlatbcs r8, r8, r8, r6 │ │ │ │ stc2l 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ rsble r2, r3, r0, lsl #16 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xbc0ae9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084599 │ │ │ │ @ instruction: 0xd1034590 │ │ │ │ ldcllt 8, cr14, [r6], #-768 @ 0xfffffd00 │ │ │ │ mvnsle r2, r0, lsl #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - stc2 0, cr15, [r8, #-656] @ 0xfffffd70 │ │ │ │ + stc2l 0, cr15, [ip], #656 @ 0x290 │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ bls 0x207514 │ │ │ │ strbmi r4, [sl, #-1547] @ 0xfffff9f5 │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sadd16mi fp, r9, r4 │ │ │ │ @ instruction: 0xf04f2101 │ │ │ │ @@ -51866,39 +51866,39 @@ │ │ │ │ @ instruction: 0xf8c56548 │ │ │ │ ldrb r3, [r7], ip, asr #10 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffacb15c │ │ │ │ blcs 0x54570 │ │ │ │ movwcs fp, #20236 @ 0x4f0c │ │ │ │ bne 0xff4cb960 │ │ │ │ - blx 0xff9feffa │ │ │ │ + blx 0xff2feffa │ │ │ │ @ instruction: 0x4630e673 │ │ │ │ - mrc2 0, 7, pc, cr6, cr7, {4} │ │ │ │ + mrc2 0, 6, pc, cr10, cr7, {4} │ │ │ │ svceq 0x0008f010 │ │ │ │ svclt 0x000c4632 │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf0a7200b │ │ │ │ - ssat pc, #7, r9, asr #23 @ │ │ │ │ + @ instruction: 0xe6a6fbbd │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffb0d980 │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe70b590 │ │ │ │ ldrb r6, [ip], -fp, ror #7 │ │ │ │ @ instruction: 0xf0a72008 │ │ │ │ - ldrb pc, [r8], -pc, lsl #23 @ │ │ │ │ - ldc2 0, cr15, [r6], #656 @ 0x290 │ │ │ │ + @ instruction: 0xe658fb73 │ │ │ │ + ldc2 0, cr15, [sl], {164} @ 0xa4 │ │ │ │ @ instruction: 0x4632e695 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ @ instruction: 0xf0ba012d │ │ │ │ - @ instruction: 0xf7cdfd75 │ │ │ │ + @ instruction: 0xf7cdfd59 │ │ │ │ vceq.f32 d31, d29, d7 │ │ │ │ - vmla.i d21, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - @ instruction: 0xe6c1febf │ │ │ │ + strb pc, [r1], r3, lsr #29 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf64f460d │ │ │ │ @ instruction: 0xf6cf6220 │ │ │ │ @@ -51974,68 +51974,68 @@ │ │ │ │ subcc pc, ip, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf8c06893 │ │ │ │ ldmdbvs r3, {r4, r5, sl, ip, sp} │ │ │ │ @ instruction: 0xf8c0035b │ │ │ │ @ instruction: 0x20003eb8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - andne pc, r0, pc, asr #4 │ │ │ │ + sbceq pc, r0, pc, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - stclt 0, cr15, [r6], {203} @ 0xcb │ │ │ │ + stcllt 0, cr15, [sl], #-812 @ 0xfffffcd4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vhadd.s8 d27, d31, d2 │ │ │ │ - vabal.s8 , d0, d0 │ │ │ │ + vmls.f d16, d16, d0[0] │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ strmi r0, [r0], sp, lsr #4 │ │ │ │ - @ instruction: 0xff02f0cb │ │ │ │ + cdp2 0, 14, cr15, cr6, cr11, {6} │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - rsccs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + adccs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vcgt.s8 d25, d13, d0 │ │ │ │ - vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q9, q2, #64 │ │ │ │ movtcs r0, #8493 @ 0x212d │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - @ instruction: 0xf105fef3 │ │ │ │ + @ instruction: 0xf105fed7 │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 q9, , │ │ │ │ - vsubl.s8 q9, d16, d20 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf0cb0132 │ │ │ │ - @ instruction: 0xf105fee3 │ │ │ │ + @ instruction: 0xf105fec7 │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcge.s8 d18, d11, d5 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 q9, q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf106fed3 │ │ │ │ + @ instruction: 0xf106feb7 │ │ │ │ @ instruction: 0x468002bc │ │ │ │ mvnspl pc, r3, asr #12 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf0c84638 │ │ │ │ - @ instruction: 0x4638f815 │ │ │ │ + @ instruction: 0xf0c74638 │ │ │ │ + shsub8mi pc, r8, r9 @ │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c62206 │ │ │ │ - movwcs pc, #3785 @ 0xec9 @ │ │ │ │ + movwcs pc, #3757 @ 0xead @ │ │ │ │ @ instruction: 0x36c04619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ eorne pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ - blx 0xfee7f304 │ │ │ │ + blx 0xfe77f304 │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d3, d1 │ │ │ │ vmlal.s q8, d0, d1[4] │ │ │ │ @ instruction: 0xf6420204 │ │ │ │ vsubw.s8 q11, q0, d17 │ │ │ │ strbvs r0, [r2, #772]! @ 0x304 │ │ │ │ vmax.s8 q11, , │ │ │ │ @@ -52065,34 +52065,34 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffd8f1f1 │ │ │ │ + @ instruction: 0xffbcf1f1 │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - @ instruction: 0x51b4f24d │ │ │ │ + cmnppl r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vmax.s16 d20, d3, d24 │ │ │ │ - vpadd.i8 , , │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + vpadd.i8 d31, d27, d17 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - adcspl pc, r8, sp, asr #4 │ │ │ │ + rsbspl pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf8a2f1f1 │ │ │ │ + @ instruction: 0xf886f1f1 │ │ │ │ @ instruction: 0xf0cb4605 │ │ │ │ - strmi pc, [r3], -r9, lsr #30 │ │ │ │ + strmi pc, [r3], -sp, lsl #30 │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf8fef1f2 │ │ │ │ + @ instruction: 0xf8e2f1f2 │ │ │ │ @ instruction: 0xf1ea4628 │ │ │ │ - @ instruction: 0x4620f857 │ │ │ │ + @ instruction: 0x4620f83b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -52111,21 +52111,21 @@ │ │ │ │ ldrtmi r4, [r0], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r1, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr12, cr15, {7} @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xffbaf007 │ │ │ │ svclt 0x0008428d │ │ │ │ rscle r4, r0, r6, lsl #5 │ │ │ │ - bicpl pc, r4, sp, asr #4 │ │ │ │ + orrpl pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcspl pc, r8, sp, asr #4 │ │ │ │ + addspl pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcscs r4, pc, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [r0], {47} @ 0x2f │ │ │ │ - eorseq pc, r2, r0, asr #5 │ │ │ │ + stc2 2, cr15, [r0], #188 @ 0xbc │ │ │ │ + eorseq pc, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf413694b │ │ │ │ mrsle r3, ELR_hyp │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ teqlt r1, ip, asr r3 │ │ │ │ bicscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -52136,120 +52136,120 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #6400 @ 0x1900 │ │ │ │ vmax.s8 d20, d13, d13 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0cb3410 │ │ │ │ - strls pc, [r0], #-3541 @ 0xfffff22b │ │ │ │ + strls pc, [r0], #-3513 @ 0xfffff247 │ │ │ │ movtcs r4, #9732 @ 0x2604 │ │ │ │ - rsccs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + adccs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpcc r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2l 0, cr15, [r8, #812] @ 0x32c │ │ │ │ + stc2 0, cr15, [ip, #812]! @ 0x32c │ │ │ │ adcspl pc, r8, r4, asr #17 │ │ │ │ - mvnspl pc, #-805306364 @ 0xd0000004 │ │ │ │ + movspl pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ addcc pc, ip, r0, asr #17 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ tstlt fp, fp, asr r8 │ │ │ │ addscc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq pc, r2, r4, lsr r1 @ │ │ │ │ + ldrshteq pc, [r2], -r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #53248 @ 0xd000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500fce3 │ │ │ │ + @ instruction: 0xf500fcc7 │ │ │ │ @ instruction: 0xf8905040 │ │ │ │ andlt r0, r3, r2, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ + mlaseq r2, r4, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500fcbd │ │ │ │ + @ instruction: 0xf500fca1 │ │ │ │ vhsub.s8 , , │ │ │ │ - vsubw.s8 q11, q0, d8 │ │ │ │ + vqdmlal.s , d16, d0[2] │ │ │ │ vcgt.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ @ instruction: 0xf852002d │ │ │ │ @ instruction: 0xf0122c08 │ │ │ │ svclt 0x00080f04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ + mlaseq r2, r4, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #20, 20 @ 0x14000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500fc8b │ │ │ │ + @ instruction: 0xf500fc6f │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt fp, ip, asr r3 │ │ │ │ cmppeq r0, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x181466 │ │ │ │ subeq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x18147e │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ + mlaseq r2, r4, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ vmax.s8 d20, d13, d12 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mrrc2 0, 12, pc, r6, cr11 @ │ │ │ │ + ldc2 0, cr15, [sl], #-812 @ 0xfffffcd4 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cmppmi r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802354 │ │ │ │ andlt r3, r2, sp, asr r3 │ │ │ │ @@ -52263,143 +52263,143 @@ │ │ │ │ @ instruction: 0xf8c0335d │ │ │ │ andlt r4, r2, ip, asr #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ + mlaseq r2, r4, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d13, d12 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2 0, cr15, [r4], {203} @ 0xcb │ │ │ │ + blx 0xffe7f6ea │ │ │ │ movtpl pc, #62720 @ 0xf500 @ │ │ │ │ andne lr, r2, #1359872 @ 0x14c000 │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5000202 │ │ │ │ stmdb r3, {r6, ip, lr}^ │ │ │ │ @ instruction: 0xf8801202 │ │ │ │ andlt r4, r2, r2, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r0, [ip, r2, lsl #4]! │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ + mlaseq r2, r4, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #151552 @ 0x25000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - andcs pc, r0, #232448 @ 0x38c00 │ │ │ │ + andcs pc, r0, #203776 @ 0x31c00 │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vqdmlal.s , d0, d1[7] │ │ │ │ - @ instruction: 0xf6430322 │ │ │ │ - vorr.i32 d16, #5 @ 0x00000005 │ │ │ │ + vbic.i32 d17, #1280 @ 0x00000500 │ │ │ │ + vcgt.s8 d16, d3, d18 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6410122 │ │ │ │ - vmla.i d20, d16, d1[2] │ │ │ │ + vshr.s64 d20, d1, #64 │ │ │ │ @ instruction: 0xf1de0022 │ │ │ │ - vrecps.f32 , q10, │ │ │ │ + vrecps.f32 , q10, │ │ │ │ vrshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf5040295 │ │ │ │ vcgt.s8 , , q0 │ │ │ │ bl 0x15f890 │ │ │ │ ldmdavc r2, {r0, sl, fp} │ │ │ │ strteq pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00080200 │ │ │ │ @ instruction: 0xf84c2001 │ │ │ │ svclt 0x00182c04 │ │ │ │ andne pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04f5062 │ │ │ │ vand , , │ │ │ │ - vsubl.s8 q11, d0, d12 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ @ instruction: 0xf8c31524 │ │ │ │ @ instruction: 0xf8c324f4 │ │ │ │ strdlt r0, [r2], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ + mlaseq r2, r4, r2, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500fb8d │ │ │ │ + @ instruction: 0xf500fb71 │ │ │ │ @ instruction: 0xf8d65640 │ │ │ │ @ instruction: 0xf1df0420 │ │ │ │ - @ instruction: 0xf8d6fe3b │ │ │ │ + @ instruction: 0xf8d6fe1f │ │ │ │ biclt r0, r0, ip, lsl #14 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e95502 │ │ │ │ - @ instruction: 0x4620fe3f │ │ │ │ + strtmi pc, [r0], -r3, lsr #28 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e92202 │ │ │ │ - @ instruction: 0xf8d6fe31 │ │ │ │ + @ instruction: 0xf8d6fe15 │ │ │ │ bicslt r0, r8, r0, lsl r7 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e95502 │ │ │ │ - strtmi pc, [r0], -r3, lsr #28 │ │ │ │ + strtmi pc, [r0], -r7, lsl #28 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - cdplt 1, 1, cr15, cr2, cr9, {7} │ │ │ │ + ldcllt 1, cr15, [r6, #932]! @ 0x3a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ + mlaseq r2, r4, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #167936 @ 0x29000 │ │ │ │ vmax.s8 d20, d13, d12 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xaff8be │ │ │ │ + blx 0x3ff8be │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstppl r3, #0, 10 @ p-variant is OBSOLETE │ │ │ │ cmppcs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andcs fp, r4, #-2147483598 @ 0x80000032 │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ @@ -52427,49 +52427,49 @@ │ │ │ │ vmlal.u q9, d1, d0[0] │ │ │ │ b 0x141bc08 │ │ │ │ b 0x10c7f14 │ │ │ │ svclt 0x000c1281 │ │ │ │ tstcs r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8c4430a │ │ │ │ strb r2, [ip, r8, lsl #1] │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ + mlaseq r2, r4, r2, pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ cdpmi 0, 11, cr11, cr12, cr11, {4} │ │ │ │ @ instruction: 0x460d231b │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d8 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - blx 0xff2ff97c │ │ │ │ + blx 0xfebff97c │ │ │ │ strpl pc, [r0, -r0, lsl #10] │ │ │ │ movwpl pc, #34048 @ 0x8500 @ │ │ │ │ movwls r3, #37648 @ 0x9310 │ │ │ │ cmppmi ip, #9895936 @ p-variant is OBSOLETE @ 0x970000 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf5008152 │ │ │ │ vmax.s8 d21, d13, d8 │ │ │ │ - vqdmull.s q11, d0, d0[0] │ │ │ │ + vqdmlsl.s q11, d0, d0 │ │ │ │ @ instruction: 0xf64b0b2d │ │ │ │ - vmul.i d19, d0, d0[5] │ │ │ │ + vmlal.s8 , d0, d20 │ │ │ │ @ instruction: 0xf64c082d │ │ │ │ - vmlsl.s8 , d16, d28 │ │ │ │ + vmull.s , d0, d0[7] │ │ │ │ @ instruction: 0x46810a32 │ │ │ │ ldrbmi r3, [r9], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8564622 │ │ │ │ strtmi r3, [r8], -r4, lsl #30 │ │ │ │ - @ instruction: 0xf8e6f110 │ │ │ │ + @ instruction: 0xf8caf110 │ │ │ │ movweq pc, #12292 @ 0x3004 @ │ │ │ │ strtmi r2, [r8], -r3, lsl #22 │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strcc r4, [r1], #-1601 @ 0xfffff9bf │ │ │ │ - @ instruction: 0xf8dcf110 │ │ │ │ + @ instruction: 0xf8c0f110 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ strbpl pc, [pc], -r9, lsl #10 @ │ │ │ │ tstcc r2, r6, asr r9 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ @ instruction: 0xf8d780d7 │ │ │ │ @ instruction: 0xf8d73420 │ │ │ │ @ instruction: 0xf0030e50 │ │ │ │ @@ -52490,91 +52490,91 @@ │ │ │ │ andseq r0, fp, #98566144 @ 0x5e00000 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strbvs pc, [r0], r6 @ │ │ │ │ cmnpmi ip, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ stmdbeq r0, {r1, r4, r5, r8, r9, lr}^ │ │ │ │ smladeq fp, sl, r3, r4 │ │ │ │ @ instruction: 0xf64dbf58 │ │ │ │ - b 0x10d056c │ │ │ │ + b 0x10d046c │ │ │ │ svclt 0x00587280 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf8d7d50c │ │ │ │ vceq.f32 q8, , q12 │ │ │ │ - vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ vcgt.s8 d16, d13, d29 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vmla.f d21, d16, d0[4] │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x460bbf18 │ │ │ │ smlabteq r8, r2, r3, pc @ │ │ │ │ cmnle pc, r0, lsl #18 │ │ │ │ mcrne 8, 3, pc, cr8, cr7, {6} @ │ │ │ │ - eorvs pc, r4, sp, asr #4 │ │ │ │ + rscpl pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ orreq lr, r1, r7, lsl #22 │ │ │ │ mrcne 8, 0, APSR_nzcv, cr4, cr1, {6} │ │ │ │ svceq 0x0001f011 │ │ │ │ - teqpvs r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ stmib sp, {r9, fp, sp}^ │ │ │ │ svclt 0x00ac3104 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ - cmppvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf012205a │ │ │ │ andls r5, r0, r0, lsl #30 │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122043 │ │ │ │ svclt 0x000c5f80 │ │ │ │ ldrbcs r2, [r6], -sp, lsr #12 │ │ │ │ svcvc 0x0080f012 │ │ │ │ andls r9, r1, r2, lsl #12 │ │ │ │ strbcs fp, [r1], -ip, lsl #30 │ │ │ │ @ instruction: 0x46282654 │ │ │ │ @ instruction: 0xf1109603 │ │ │ │ - blls 0x28190c │ │ │ │ + blls 0x28189c │ │ │ │ strble r0, [sl, #-922] @ 0xfffffc66 │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbcc pc, [r0, #-2265]! @ 0xfffff727 @ │ │ │ │ svceq 0x000ef013 │ │ │ │ addshi pc, sp, r0, asr #32 │ │ │ │ andsle r0, sl, fp, lsl r7 │ │ │ │ - bvs 0xfe280108 │ │ │ │ + bvs 0x1280108 │ │ │ │ beq 0xbc02d8 │ │ │ │ @ instruction: 0xf5062600 │ │ │ │ rsbseq r7, r2, lr, asr #25 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ bl 0x21512c │ │ │ │ strtmi r0, [r8], -ip, asr #25 │ │ │ │ @ instruction: 0x3c84e9dc │ │ │ │ strgt lr, [r1], -sp, asr #19 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r0, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf1103c04 │ │ │ │ - adcsmi pc, r4, #3080192 @ 0x2f0000 │ │ │ │ + adcsmi pc, r4, #1245184 @ 0x130000 │ │ │ │ stmdals r9, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf914f00c │ │ │ │ - asrsvs pc, sp, #4 @ │ │ │ │ + cmnpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf822f110 │ │ │ │ + @ instruction: 0xf806f110 │ │ │ │ strbcc pc, [r8, #-2265]! @ 0xfffff727 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d9d015 │ │ │ │ @ instruction: 0xf4133574 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ mrccs 8, 5, APSR_nzcv, cr4, cr7, {6} │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ andlt r0, fp, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stmdalt ip, {r4, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x21b4f248 │ │ │ │ + svclt 0x00f0f10f │ │ │ │ + cmnpcs r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andlt lr, fp, ip, lsl #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -52582,20 +52582,20 @@ │ │ │ │ @ instruction: 0xf856f8b9 │ │ │ │ strmi r3, [r2], -r8, lsl #24 │ │ │ │ ble 0x48e478 │ │ │ │ tstpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ andle r2, sp, r6, lsl fp │ │ │ │ strbcc pc, [r8, #2263] @ 0x8d7 @ │ │ │ │ svclt 0x004407de │ │ │ │ - tstpvs ip, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + bicspl pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vshl.s8 d29, d8, d13 │ │ │ │ - vsubw.s8 q11, q0, d16 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ and r0, r3, sp, lsr #6 │ │ │ │ - orrscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + cmppcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwls r2, #18944 @ 0x4a00 │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf012234e │ │ │ │ svclt 0x000c4f80 │ │ │ │ cmpcs sl, sp, lsr #2 │ │ │ │ svcpl 0x0000f012 │ │ │ │ @@ -52610,65 +52610,65 @@ │ │ │ │ orreq lr, r0, r1, lsl #22 │ │ │ │ svclt 0x000c9105 │ │ │ │ cmpcs r4, r1, asr #2 │ │ │ │ svceq 0x0010f012 │ │ │ │ strtmi r9, [r8], -r3, lsl #2 │ │ │ │ tstcs sl, ip, lsl #30 │ │ │ │ tstls r6, r0, lsr #2 │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + msrvs R8_fiq, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffaef10f │ │ │ │ + @ instruction: 0xff92f10f │ │ │ │ strtcs lr, [r0], #-1879 @ 0xfffff8a9 │ │ │ │ andcs lr, r0, r2, ror #14 │ │ │ │ - bicpl pc, r4, sp, asr #4 │ │ │ │ + orrpl pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ movweq pc, #33030 @ 0x8106 @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f75261 │ │ │ │ - svclt 0x0000fe41 │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ - ldrshteq pc, [r2], -r4 @ │ │ │ │ + svclt 0x0000fe25 │ │ │ │ + mlaseq r2, r4, r2, pc @ │ │ │ │ + ldrhteq pc, [r2], -r4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stclmi 0, cr11, [r9], {137} @ 0x89 │ │ │ │ @ instruction: 0x4607231b │ │ │ │ vmax.s8 d20, d29, d8 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf944f0cb │ │ │ │ + @ instruction: 0xf928f0cb │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0cb3460 │ │ │ │ - tstpcs fp, #798720 @ p-variant is OBSOLETE @ 0xc3000 │ │ │ │ + tstpcs fp, #684032 @ p-variant is OBSOLETE @ 0xa7000 │ │ │ │ vshl.s8 d25, d0, d13 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf505012d │ │ │ │ @ instruction: 0xf0cb5608 │ │ │ │ - @ instruction: 0xf8d0f9e7 │ │ │ │ + @ instruction: 0xf8d0f9cb │ │ │ │ ldrcc r3, [r0], -r4, asr #1 │ │ │ │ @ instruction: 0x4641b113 │ │ │ │ @ instruction: 0x47984638 │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ vrhadd.s8 d18, d1, d0 │ │ │ │ ldrtmi r1, [r0], -r4, lsr #5 │ │ │ │ - mcr 2, 2, pc, cr2, cr2, {2} @ │ │ │ │ + mcr 2, 1, pc, cr2, cr2, {2} @ │ │ │ │ @ instruction: 0xf8d4462a │ │ │ │ @ instruction: 0xf6420420 │ │ │ │ vbic.i32 d22, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf1df0104 │ │ │ │ - @ instruction: 0xf8d4fc99 │ │ │ │ + @ instruction: 0xf8d4fc7d │ │ │ │ strtmi r0, [sl], -r0, lsr #8 │ │ │ │ bicseq pc, r1, r3, asr #4 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - ldc2 1, cr15, [r0], {223} @ 0xdf │ │ │ │ + ldc2l 1, cr15, [r4], #-892 @ 0xfffffc84 │ │ │ │ @ instruction: 0x360cf8d4 │ │ │ │ tstpcc r8, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldrbcc pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ teqpcc r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d49304 │ │ │ │ @ instruction: 0xf8c43574 │ │ │ │ @ instruction: 0xf8d43130 │ │ │ │ @@ -52808,61 +52808,61 @@ │ │ │ │ mvnlt r2, ip, lsl #10 │ │ │ │ stmvs r0, {r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r5, r0, asr #32 │ │ │ │ ldrle r0, [r5, #-1667] @ 0xfffff97d │ │ │ │ @ instruction: 0x46410092 │ │ │ │ biceq pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - stc 2, cr15, [r8, #-328] @ 0xfffffeb8 │ │ │ │ + stcl 2, cr15, [r8], #328 @ 0x148 │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf8d44641 │ │ │ │ addseq r0, r2, r4, asr #7 │ │ │ │ - stc 2, cr15, [r0, #-328] @ 0xfffffeb8 │ │ │ │ + stcl 2, cr15, [r0], #328 @ 0x148 │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ biceq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addseq r4, r2, r1, asr #12 │ │ │ │ - ldcl 2, cr15, [r8], #328 @ 0x148 │ │ │ │ + ldcl 2, cr15, [r8], {82} @ 0x52 │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ movwcs r8, #154 @ 0x9a │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xf8539b03 │ │ │ │ @ instruction: 0xf01ccc04 │ │ │ │ andle r0, ip, r8, lsl #30 │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ mul r1, r7, r0 │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ + mlaseq r2, r4, r2, pc @ │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c43408 │ │ │ │ vshl.s8 d19, d12, d0 │ │ │ │ strcs r1, [r1, -r1, lsl #6] │ │ │ │ mvncc pc, r4, lsr #17 │ │ │ │ rsbvc pc, r8, r6, lsl #12 │ │ │ │ mvnvc pc, r4, lsl #17 │ │ │ │ andvc pc, r2, #132, 16 @ 0x840000 │ │ │ │ - stc2 0, cr15, [lr, #564] @ 0x234 │ │ │ │ + ldc2l 0, cr15, [r2, #-564]! @ 0xfffffdcc │ │ │ │ rsbsvc pc, sl, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [sl, #564] @ 0x234 │ │ │ │ + stc2l 0, cr15, [lr, #-564]! @ 0xfffffdcc │ │ │ │ sbcsvc pc, r4, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r6, #564] @ 0x234 │ │ │ │ + stc2l 0, cr15, [sl, #-564]! @ 0xfffffdcc │ │ │ │ addvc pc, ip, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r2, #564] @ 0x234 │ │ │ │ + stc2l 0, cr15, [r6, #-564]! @ 0xfffffdcc │ │ │ │ addsvc pc, lr, r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr, #-564]! @ 0xfffffdcc │ │ │ │ + stc2l 0, cr15, [r2, #-564]! @ 0xfffffdcc │ │ │ │ rscvc pc, r6, r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [sl, #-564]! @ 0xfffffdcc │ │ │ │ + ldc2l 0, cr15, [lr, #-564] @ 0xfffffdcc │ │ │ │ subpl pc, r7, r5, lsl #10 │ │ │ │ - stc2 0, cr15, [r8, #564] @ 0x234 │ │ │ │ + stc2l 0, cr15, [ip, #-564]! @ 0xfffffdcc │ │ │ │ sbcvc pc, r2, r6, lsl #12 │ │ │ │ bicvc pc, r9, r4, lsl #17 │ │ │ │ bicvc pc, fp, r4, lsl #17 │ │ │ │ - stc2 0, cr15, [r0, #564] @ 0x234 │ │ │ │ + stc2l 0, cr15, [r4, #-564]! @ 0xfffffdcc │ │ │ │ @ instruction: 0x53bcf244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ blcs 0x61d44 │ │ │ │ andlt sp, r9, pc, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52896,73 +52896,73 @@ │ │ │ │ blge 0xfe25c │ │ │ │ @ instruction: 0x4628e6d1 │ │ │ │ @ instruction: 0xf9c2f002 │ │ │ │ @ instruction: 0xf0024628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #18 @ │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf05a4ff0 │ │ │ │ - @ instruction: 0xf8d4bd47 │ │ │ │ + @ instruction: 0xf8d4bd2b │ │ │ │ addseq r0, r2, r4, ror #7 │ │ │ │ vrhadd.s16 d18, d2, d0 │ │ │ │ - @ instruction: 0xf8d4ec54 │ │ │ │ + @ instruction: 0xf8d4ec34 │ │ │ │ @ instruction: 0xf8d42510 │ │ │ │ smlattcs r0, r8, r3, r0 │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - ldrb lr, [r6, -ip, asr #24] │ │ │ │ + ldrb lr, [r6, -ip, lsr #24] │ │ │ │ streq pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ - mcrr 2, 5, pc, r4, cr2 @ │ │ │ │ + stc 2, cr15, [r4], #-328 @ 0xfffffeb8 │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ streq pc, [r4], #-2260 @ 0xfffff72c │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - ldc 2, cr15, [ip], #-328 @ 0xfffffeb8 │ │ │ │ + ldc 2, cr15, [ip], {82} @ 0x52 │ │ │ │ addseq lr, r2, ip, asr r7 │ │ │ │ @ instruction: 0xf8d42100 │ │ │ │ vcge.s16 q8, q9, q2 │ │ │ │ - @ instruction: 0xf8d4ec36 │ │ │ │ + @ instruction: 0xf8d4ec16 │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ ldrdcs r0, [r0, -ip] │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - blls 0x13ee84 │ │ │ │ + blls 0x13ee04 │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ @ instruction: 0xf57f071a │ │ │ │ @ instruction: 0xf8d4af2f │ │ │ │ tstcs r0, ip, lsl #10 │ │ │ │ bicseq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - @ instruction: 0xf8d4ec20 │ │ │ │ + @ instruction: 0xf8d4ec00 │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ smlattcs r0, r0, r3, r0 │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - @ instruction: 0xe71dec18 │ │ │ │ + @ instruction: 0xe71debf8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcmi 0x00acb08f │ │ │ │ tstcs fp, #172, 20 @ 0xac000 │ │ │ │ vmax.s8 d20, d29, d9 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ strls r0, [r0, -sp, lsr #2] │ │ │ │ ldmdavs r2, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920d │ │ │ │ vhsub.s8 d16, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - @ instruction: 0x4605fed9 │ │ │ │ + @ instruction: 0x4605febd │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ @ instruction: 0xf0cb4630 │ │ │ │ - tstpcs fp, #5701632 @ p-variant is OBSOLETE @ 0x570000 │ │ │ │ + tstpcs fp, #3866624 @ p-variant is OBSOLETE @ 0x3b0000 │ │ │ │ rsbeq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - movwcs pc, #3963 @ 0xf7b @ │ │ │ │ + movwcs pc, #3935 @ 0xf5f @ │ │ │ │ @ instruction: 0xf894930c │ │ │ │ blcs 0x51308 │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ cmpppl sp, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ tstcc r0, #137363456 @ 0x8300000 │ │ │ │ tstcs r2, r3, asr r9 │ │ │ │ @ instruction: 0xf000430a │ │ │ │ @@ -53069,55 +53069,55 @@ │ │ │ │ ldmib r1, {r3, r5, r8, sp, pc}^ │ │ │ │ stmdb r3, {r8}^ │ │ │ │ ldr r0, [r2, -r2, lsl #2]! │ │ │ │ streq pc, [r3, #-2196] @ 0xfffff76c │ │ │ │ @ instruction: 0xf43f4560 │ │ │ │ blmi 0xaafd44 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + vmlal.s q11, d16, d0[1] │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ eorseq pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 1, 0, cr15, cr6, cr14, {0} │ │ │ │ + stc2l 1, cr15, [sl, #56]! @ 0x38 │ │ │ │ tstge sp, pc │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ tsteq r2, r3, asr #18 │ │ │ │ ldrtmi sl, [r0], -ip, lsl #18 │ │ │ │ @ instruction: 0xf9d4f7ce │ │ │ │ stmdbcs r0, {r2, r3, r8, fp, ip, pc} │ │ │ │ svcge 0x0019f43f │ │ │ │ @ instruction: 0xf10e4648 │ │ │ │ - blmi 0x683ea4 │ │ │ │ + blmi 0x683e34 │ │ │ │ blls 0x39e0cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andlt r8, pc, fp, ror #5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cmnpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vmlal.s q11, d16, d0[3] │ │ │ │ + vsubl.s8 q11, d16, d12 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbcvc pc, r2, #64, 4 │ │ │ │ - ldc2l 1, cr15, [r2, #56] @ 0x38 │ │ │ │ + ldc2 1, cr15, [r6, #56]! @ 0x38 │ │ │ │ svclt 0x0000e7db │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe6f68b0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ + mlaseq r2, r4, r2, pc @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq pc, r2, r8, asr #6 │ │ │ │ + eorseq pc, r2, r8, lsl #6 │ │ │ │ bcs 0x6a8e0 │ │ │ │ rsbshi pc, r0, #64 @ 0x40 │ │ │ │ ldrbge pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ ldmdapl r6, {r0, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ cdppl 5, 5, cr15, cr6, cr5, {0} │ │ │ │ cdpeq 1, 3, cr15, cr0, cr14, {0} │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -53275,49 +53275,49 @@ │ │ │ │ @ instruction: 0xf1bc8093 │ │ │ │ teqle r9, r0, lsr #31 │ │ │ │ svceq 0x00fff1ba │ │ │ │ cmpphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf140015b │ │ │ │ @ instruction: 0xf1e88140 │ │ │ │ - tstpcs r4, r5, asr pc @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, r9, lsr pc @ p-variant is OBSOLETE │ │ │ │ bicseq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0xf8c4ff4f │ │ │ │ + @ instruction: 0xf8c4ff33 │ │ │ │ @ instruction: 0xf85703dc │ │ │ │ ldreq r3, [r9, -r4, lsl #24] │ │ │ │ cmpphi r1, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xff44f1e8 │ │ │ │ + @ instruction: 0xff28f1e8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0x465003d8 │ │ │ │ - @ instruction: 0xff3ef1e8 │ │ │ │ + @ instruction: 0xff22f1e8 │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ mvneq pc, #196, 16 @ 0xc40000 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ cmnlt r2, r4, asr #2 │ │ │ │ tstcs r4, r0, lsl r6 │ │ │ │ - @ instruction: 0xff32f1e8 │ │ │ │ + @ instruction: 0xff16f1e8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0xf8d403e4 │ │ │ │ @ instruction: 0xf1e80510 │ │ │ │ - @ instruction: 0xf8c4ff2b │ │ │ │ + @ instruction: 0xf8c4ff0f │ │ │ │ ldmdb r7, {r3, r5, r6, r7, r8, r9}^ │ │ │ │ andls r3, r3, #536870912 @ 0x20000000 │ │ │ │ ldreq r9, [r2, -r3, lsl #20] │ │ │ │ @ instruction: 0xf8d4d517 │ │ │ │ @ instruction: 0xf1baa514 │ │ │ │ vrecps.f32 q0, q8, │ │ │ │ @ instruction: 0xf1ba80f4 │ │ │ │ andle r0, lr, r0, lsl #30 │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xff16f1e8 │ │ │ │ + cdp2 1, 15, cr15, cr10, cr8, {7} │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ ldrbmi r0, [r0], -r0, lsl #8 │ │ │ │ - @ instruction: 0xff10f1e8 │ │ │ │ + cdp2 1, 15, cr15, cr4, cr8, {7} │ │ │ │ streq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ blcs 0x68c00 │ │ │ │ @ instruction: 0xf847bfb8 │ │ │ │ strtmi r3, [r8], -r8, lsl #24 │ │ │ │ blls 0x1342f8 │ │ │ │ andeq pc, r4, #67 @ 0x43 │ │ │ │ @@ -53337,15 +53337,15 @@ │ │ │ │ svcvs 0x0060f412 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ blcs 0x80cc44 │ │ │ │ @ instruction: 0xf042bfc8 │ │ │ │ bcs 0x44c50 │ │ │ │ rscshi pc, ip, r0 │ │ │ │ @ instruction: 0xf09e4630 │ │ │ │ - ldrtmi pc, [r0], -pc, asr #26 @ │ │ │ │ + @ instruction: 0x4630fd33 │ │ │ │ cdp2 7, 15, cr15, cr12, cr13, {6} │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrb r4, [sl, #1944]! @ 0x798 │ │ │ │ andspl pc, r0, r3, asr #4 │ │ │ │ vmlaeq.f64 d14, d0, d5 │ │ │ │ @ instruction: 0xf1bc2100 │ │ │ │ @@ -53355,46 +53355,46 @@ │ │ │ │ @ instruction: 0xe798d19c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ str sl, [r6, -pc, asr #30]! │ │ │ │ @ instruction: 0xf57f0791 │ │ │ │ strtmi sl, [r8], -r9, ror #29 │ │ │ │ @ instruction: 0xffa4f006 │ │ │ │ @ instruction: 0xf1e82010 │ │ │ │ - movwcs pc, #3617 @ 0xe21 @ │ │ │ │ + movwcs pc, #3589 @ 0xe05 @ │ │ │ │ @ instruction: 0xf64b6043 │ │ │ │ vqdmlal.s q8, d16, d1[7] │ │ │ │ andvs r0, r3, r4, lsl #6 │ │ │ │ @ instruction: 0x370cf8d4 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c4535c │ │ │ │ movwcc r0, #50956 @ 0xc70c │ │ │ │ andscs r6, r0, r3, asr #1 │ │ │ │ - cdp2 1, 0, cr15, cr10, cr8, {7} │ │ │ │ + stc2l 1, cr15, [lr, #928]! @ 0x3a0 │ │ │ │ subvs r2, r3, r0, lsl #6 │ │ │ │ movtne pc, #5707 @ 0x164b @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8d46003 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ cmpppl ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ ldreq pc, [r0, -r4, asr #17] │ │ │ │ sbcvs r3, r3, r0, lsl r3 │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ strb r9, [sp], r3, lsl #4 │ │ │ │ strbmi r4, [r8], -ip, ror #22 │ │ │ │ - eorsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + rscsvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicpl pc, r4, sp, asr #4 │ │ │ │ + orrpl pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf10e0243 │ │ │ │ - str pc, [r0, #2967]! @ 0xb97 │ │ │ │ + str pc, [r0, #2939]! @ 0xb7b │ │ │ │ @ instruction: 0xf8479a03 │ │ │ │ @ instruction: 0xf0223c08 │ │ │ │ @ instruction: 0xf8470201 │ │ │ │ andls r2, r3, #4, 24 @ 0x400 │ │ │ │ sbcvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ ldrne pc, [r4, #-2260]! @ 0xfffff72c │ │ │ │ vld1.8 {d9-d12}, [r1], r4 │ │ │ │ @@ -53428,83 +53428,83 @@ │ │ │ │ @ instruction: 0xf1bca578 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ strt sl, [sp], #3360 @ 0xd20 │ │ │ │ mcrrcs 3, 12, pc, r0, cr3 @ │ │ │ │ blmi 0xffda10 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ @ instruction: 0xf64d621d │ │ │ │ - vmov.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + vmov.i32 d16, #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d29, d13 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ strls sl, [r0], #-4 │ │ │ │ - blx 0xe80a12 │ │ │ │ + blx 0x780a12 │ │ │ │ @ instruction: 0xf1e8e541 │ │ │ │ - tstpcs r4, r5, lsl lr @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r4, -r9] │ │ │ │ biceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - tstpcs r4, pc, lsl #28 @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r4, -r3] │ │ │ │ biceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0xf8c4fe09 │ │ │ │ + @ instruction: 0xf8c4fded │ │ │ │ @ instruction: 0xf8d403c8 │ │ │ │ @ instruction: 0xe6c92510 │ │ │ │ strbmi r4, [r8], -fp, lsr #22 │ │ │ │ - andseq pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + sbcsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicpl pc, r4, sp, asr #4 │ │ │ │ + orrpl pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bcs 0x7ed4c │ │ │ │ adcne pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x580a5a │ │ │ │ + blx 0xffe80a58 │ │ │ │ blmi 0x93da98 │ │ │ │ - @ instruction: 0xf64d4648 │ │ │ │ - vmvn.i32 d16, #524288 @ 0x00080000 │ │ │ │ + vmax.s8 q10, , q4 │ │ │ │ + @ instruction: 0xf2c074f8 │ │ │ │ vshl.s8 d16, d29, d13 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf10e12bf │ │ │ │ - str pc, [ip, #-2819] @ 0xfffff4fd │ │ │ │ - blx 0x980fd4 │ │ │ │ - bicpl pc, r4, sp, asr #4 │ │ │ │ + str pc, [ip, #-2791] @ 0xfffff519 │ │ │ │ + blx 0x180fd4 │ │ │ │ + orrpl pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addseq pc, ip, sp, asr #12 │ │ │ │ + subseq pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b16 │ │ │ │ vhsub.s32 d2, d14, d22 │ │ │ │ - vpmin.s8 d31, d13, d17 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vpmin.s8 d31, d13, d1 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ blmi 0x444728 │ │ │ │ andscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x980f34 │ │ │ │ - bicpl pc, r4, sp, asr #4 │ │ │ │ + blx 0x180f34 │ │ │ │ + orrpl pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscvc pc, r4, sp, asr #4 │ │ │ │ + adcvc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b09 │ │ │ │ vqsub.s32 , q7, │ │ │ │ - vpmin.s8 d31, d13, d7 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vmul.i8 , , │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d23, d0, d0[7] │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ blmi 0x10475c │ │ │ │ andvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x300f68 │ │ │ │ - eorseq pc, r2, r8, asr #6 │ │ │ │ - eorseq pc, r2, ip, asr r3 @ │ │ │ │ + @ instruction: 0xf9eaf22e │ │ │ │ + eorseq pc, r2, r8, lsl #6 │ │ │ │ + eorseq pc, r2, ip, lsl r3 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e8460e │ │ │ │ - @ instruction: 0xf504fd07 │ │ │ │ + @ instruction: 0xf504fceb │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, ip, lsl #14 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ streq pc, [ip, -r2, asr #17] │ │ │ │ @@ -53516,15 +53516,15 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e8460e │ │ │ │ - @ instruction: 0xf504fcdf │ │ │ │ + @ instruction: 0xf504fcc3 │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ ldreq pc, [r0, -r2, asr #17] │ │ │ │ @@ -53535,23 +53535,23 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vhadd.s8 d27, d31, d3 │ │ │ │ - vabal.s8 , d0, d0 │ │ │ │ + vmls.f d16, d16, d0[0] │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ rscvc pc, sl, #20971520 @ 0x1400000 │ │ │ │ andls r4, r0, #12, 12 @ 0xc00000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xb00ab8 │ │ │ │ + blx 0x400ab8 │ │ │ │ subpl pc, pc, #0, 10 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdb r2, {r1, sl, fp, sp}^ │ │ │ │ b 0x1411fa8 │ │ │ │ b 0x14212f0 │ │ │ │ b 0x10e15f4 │ │ │ │ b 0x11050c4 │ │ │ │ @@ -53659,33 +53659,33 @@ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00a4ff0 │ │ │ │ @ instruction: 0xf8d1b887 │ │ │ │ @ instruction: 0xf8d125c8 │ │ │ │ vst3. {d28,d30,d32}, [r2], ip │ │ │ │ ldr r7, [pc, r0, lsl #5]! │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf505012d │ │ │ │ vst2.8 {d23-d26}, [pc :128], r3 │ │ │ │ andls r7, r0, r8, lsl r2 │ │ │ │ - mrc2 1, 0, pc, cr10, cr6, {7} │ │ │ │ - bicpl pc, r4, sp, asr #4 │ │ │ │ + ldc2l 1, cr15, [lr, #984]! @ 0x3d8 │ │ │ │ + orrpl pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcseq pc, ip, sp, asr #12 │ │ │ │ + rsbseq pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf89cf22e │ │ │ │ - bicpl pc, r4, sp, asr #4 │ │ │ │ + @ instruction: 0xf87cf22e │ │ │ │ + orrpl pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbceq pc, r8, sp, asr #12 │ │ │ │ + addeq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf88ef22e │ │ │ │ + @ instruction: 0xf86ef22e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9bbb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -r8, lsl #10 │ │ │ │ @ instruction: 0x46283510 │ │ │ │ @ instruction: 0xf80cf007 │ │ │ │ @@ -53694,15 +53694,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ subeq pc, r0, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1627] @ 0xfffff9a5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r6, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - cmnlt r2, r9, lsr #31 │ │ │ │ + cmnlt r2, sp, lsl #31 │ │ │ │ cmpcs r0, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xff68292c │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ @ instruction: 0x0601fff5 │ │ │ │ @ instruction: 0xf8d4d4e2 │ │ │ │ ldrbeq r3, [sl], -r8, lsl #1 │ │ │ │ @@ -53723,15 +53723,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r7, #-1435] @ 0xfffffa65 │ │ │ │ @ instruction: 0x4620b9ba │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - svclt 0x006ef095 │ │ │ │ + svclt 0x0052f095 │ │ │ │ @ instruction: 0x4620b17a │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xfe7829a4 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ strbeq pc, [r1, #4025] @ 0xfb9 @ │ │ │ │ @ instruction: 0xf8d4d4e0 │ │ │ │ @@ -53753,15 +53753,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1819] @ 0xfffff8e5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r3, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - cmnlt r2, r3, lsr pc │ │ │ │ + cmnlt r2, r7, lsl pc │ │ │ │ tstcs r8, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0x1902a18 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ @ instruction: 0x0601ff7f │ │ │ │ @ instruction: 0xf8d4d5e2 │ │ │ │ ldreq r3, [sl, -r8, lsl #1] │ │ │ │ @@ -53787,15 +53787,15 @@ │ │ │ │ @ instruction: 0xff52f006 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ vst3. {d0,d2,d4}, [r3], r2 │ │ │ │ strle r6, [r7, #-768] @ 0xfffffd00 │ │ │ │ strtmi fp, [r0], -r3, asr #18 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mcrlt 0, 7, pc, cr14, cr5, {4} @ │ │ │ │ + mrclt 0, 6, APSR_nzcv, cr2, cr5, {4} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ tstppl r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -53803,25 +53803,25 @@ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ orrvc pc, r0, r3, lsl #8 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ mulle r8, sl, r2 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [pc :64], r9 │ │ │ │ @ instruction: 0xf0957180 │ │ │ │ - @ instruction: 0xf44fbecf │ │ │ │ + @ instruction: 0xf44fbeb3 │ │ │ │ @ instruction: 0xf7cd7180 │ │ │ │ andcs fp, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9bdbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - strmi pc, [fp], -r1, asr #26 │ │ │ │ + strmi pc, [fp], -r5, lsr #26 │ │ │ │ andcs lr, r0, r3, asr #20 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ subspl pc, r9, r0, lsl #10 │ │ │ │ ldmib r0, {r4, ip, sp}^ │ │ │ │ @@ -53834,33 +53834,33 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ movwcs lr, #10704 @ 0x29d0 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - @ instruction: 0xf83cf224 │ │ │ │ + @ instruction: 0xf820f224 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe6f7430 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0xff1f0e54 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - @ instruction: 0xf500ffc1 │ │ │ │ + @ instruction: 0xf500ffa5 │ │ │ │ strmi r5, [r6], -pc, asr #8 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ @ instruction: 0xf140059f │ │ │ │ @ instruction: 0xf04380cf │ │ │ │ cmpeq r8, r0, lsl #3 │ │ │ │ @ instruction: 0x460bbf55 │ │ │ │ moveq pc, #67 @ 0x43 │ │ │ │ @@ -53890,31 +53890,31 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcc lr, r2, #68, 18 @ 0x110000 │ │ │ │ tstvc r3, r1, asr #20 │ │ │ │ svclt 0x005807c8 │ │ │ │ ldrle r4, [r3, #-3997] @ 0xfffff063 │ │ │ │ movtcs r4, #57244 @ 0xdf9c │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - adccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbcs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 96), sl │ │ │ │ + msrmi R8_usr, sl │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff6cf0c9 │ │ │ │ + @ instruction: 0xff50f0c9 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffcef0c4 │ │ │ │ + @ instruction: 0xffb2f0c4 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ ldrle r0, [r1], #-1433 @ 0xfffffa67 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vsubl.s8 q9, d16, d20 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmibmi ip, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffbaf0c4 │ │ │ │ + stmibmi ip, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff9ef0c4 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ cps #24 │ │ │ │ @ instruction: 0x07918197 │ │ │ │ cmnphi pc, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1400118 │ │ │ │ @ instruction: 0xf8d88115 │ │ │ │ vst3.32 {d1,d3,d5}, [r1 :128], r8 │ │ │ │ @@ -53941,25 +53941,25 @@ │ │ │ │ @ instruction: 0xf1000618 │ │ │ │ ldreq r8, [r2, -r0, lsr #3] │ │ │ │ cmnphi sl, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf100059b │ │ │ │ @ instruction: 0xf506816b │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x46283218 │ │ │ │ - orrsne pc, r8, sp, asr #12 │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf93ef0cd │ │ │ │ + @ instruction: 0xf922f0cd │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vsubl.s8 q9, d16, d20 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmdbmi r0!, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff60f0c4 │ │ │ │ + stmdbmi r0!, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff44f0c4 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ @ instruction: 0xf100035c │ │ │ │ andlt r8, r3, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54016,68 +54016,68 @@ │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdapl r0, {r1, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d8d0b0 │ │ │ │ @ instruction: 0xf0111530 │ │ │ │ svclt 0x00186f60 │ │ │ │ @ instruction: 0xd1a92100 │ │ │ │ - bicpl pc, r4, sp, asr #4 │ │ │ │ + orrpl pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcseq pc, r4, sp, asr #12 │ │ │ │ + addseq pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d11 │ │ │ │ vhsub.s32 d6, d29, d15 │ │ │ │ - movtcs pc, #56797 @ 0xdddd @ │ │ │ │ + movtcs pc, #56765 @ 0xddbd @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - adccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbcs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 96), sl │ │ │ │ + msrmi R8_usr, sl │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - cdp2 0, 6, cr15, cr0, cr9, {6} │ │ │ │ + cdp2 0, 4, cr15, cr4, cr9, {6} │ │ │ │ @ instruction: 0xf0c44913 │ │ │ │ - ldmdb r4, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [r9, #514] @ 0x202 │ │ │ │ svcge 0x002df57f │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ strcc pc, [r5, #-2184] @ 0xfffff778 │ │ │ │ - adccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbcs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strls r2, [r0, -sp, asr #6] │ │ │ │ - msrmi (UNDEF: 96), sl │ │ │ │ + msrmi R8_usr, sl │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - cdp2 0, 4, cr15, cr8, cr9, {6} │ │ │ │ + cdp2 0, 2, cr15, cr12, cr9, {6} │ │ │ │ @ instruction: 0xf0c44908 │ │ │ │ - ldmdb r4, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r6, -r2, lsl #4] │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ - eorseq pc, r2, r0, ror #7 │ │ │ │ - eorseq pc, r2, r8, lsl r4 @ │ │ │ │ - eorseq pc, r2, r8, ror #10 │ │ │ │ - ldrhteq pc, [r2], -r8 @ │ │ │ │ - eorseq pc, r2, r8, asr #8 │ │ │ │ - eorseq pc, r2, r8, lsr #9 │ │ │ │ + mlaseq r2, r4, r2, pc @ │ │ │ │ + eorseq pc, r2, r0, lsr #7 │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ + eorseq pc, r2, r8, lsr #10 │ │ │ │ + eorseq pc, r2, r8, ror r3 @ │ │ │ │ + eorseq pc, r2, r8, lsl #8 │ │ │ │ + eorseq pc, r2, r8, ror #8 │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ svcvs 0x007ff411 │ │ │ │ svcge 0x0000f43f │ │ │ │ ldmibpl ip!, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ @ instruction: 0xf8990503 │ │ │ │ stmdblt r8!, {} @ │ │ │ │ addeq pc, r0, lr, asr #12 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ orrslt r7, r8, r0, lsl #16 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vsubl.s8 q9, d16, d20 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - ldmdbmi r8!, {r0, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - cdp2 0, 7, cr15, cr4, cr4, {6} │ │ │ │ + ldmdbmi r8!, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + cdp2 0, 5, cr15, cr8, cr4, {6} │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ svceq 0x000ef011 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ mulne r0, r9, r8 │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ ldmdblt r9!, {r2, r8, sl} │ │ │ │ @@ -54085,183 +54085,183 @@ │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ mcrge 4, 6, pc, cr10, cr15, {1} @ │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ @ instruction: 0xf57f0598 │ │ │ │ movtcs sl, #57029 @ 0xdec5 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - adccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbcs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 96), sl │ │ │ │ + msrmi R8_usr, sl │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2l 0, cr15, [r6, #804]! @ 0x324 │ │ │ │ + stc2l 0, cr15, [sl, #804] @ 0x324 │ │ │ │ @ instruction: 0xf0c44963 │ │ │ │ - ldmdb r4, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrt r3, [r1], r2, lsl #4 │ │ │ │ ldrtmi r2, [r0], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vsubl.s8 q9, d16, d20 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - ldmdbmi fp, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi fp, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c443f0 │ │ │ │ - movwcs fp, #7731 @ 0x1e33 │ │ │ │ + movwcs fp, #7703 @ 0x1e17 │ │ │ │ @ instruction: 0xf8884628 │ │ │ │ vrshl.s8 d19, d2, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vhsub.s8 d16, d3, d4 │ │ │ │ vsubw.s8 , q8, d13 │ │ │ │ @ instruction: 0xf64d0304 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - ldmdb r4, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbt r3, [fp], -r2, lsl #4 │ │ │ │ subspl pc, fp, #25165824 @ 0x1800000 │ │ │ │ eorscc r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0cd012d │ │ │ │ - ldmdb r4, {r0, r1, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r5, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [sl], -r2, lsl #4 │ │ │ │ subspl pc, r4, #25165824 @ 0x1800000 │ │ │ │ eorcc r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vmla.f d17, d0, d0[3] │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - pkhtb pc, r8, r3, asr #31 @ │ │ │ │ + sel pc, r8, r7 @ │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ - cmnpcs sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + movtcs pc, #22088 @ 0x5648 @ │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5069300 │ │ │ │ teqcc r0, #1275068417 @ 0x4c000001 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf64d022d │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf506ff5d │ │ │ │ + @ instruction: 0xf506ff41 │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x4628321c │ │ │ │ - orrne pc, r0, sp, asr #12 │ │ │ │ + cmppne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffb2f0cc │ │ │ │ + @ instruction: 0xff96f0cc │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ movtcs lr, #54882 @ 0xd662 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - adccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbcs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 96), sl │ │ │ │ + msrmi R8_usr, sl │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2l 0, cr15, [lr, #-804]! @ 0xfffffcdc │ │ │ │ + ldc2l 0, cr15, [r2, #-804] @ 0xfffffcdc │ │ │ │ @ instruction: 0xf0c44929 │ │ │ │ - ldmdb r4, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq r3, [r9], r2, lsl #4 │ │ │ │ mcrge 5, 2, pc, cr11, cr15, {3} @ │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vsubl.s8 q9, d16, d20 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmdbmi r0!, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [ip, #784]! @ 0x310 │ │ │ │ + stmdbmi r0!, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stc2 0, cr15, [r0, #784]! @ 0x310 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ b 0x10bea1c │ │ │ │ bfieq r7, r3, #2, #7 │ │ │ │ svcmi 0x001cbf58 │ │ │ │ ldclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdbcs r0, {r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf8d8e6c5 │ │ │ │ svceq 0x001b3534 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - bicpl pc, r4, sp, asr #4 │ │ │ │ + orrpl pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r8, sp, asr #12 │ │ │ │ + sbcseq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d2 │ │ │ │ vhsub.s32 d6, d29, d27 │ │ │ │ - movtcs pc, #56485 @ 0xdca5 @ │ │ │ │ + movtcs pc, #56453 @ 0xdc85 @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - adccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbcs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 96), sl │ │ │ │ + msrmi R8_usr, sl │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2 0, cr15, [r8, #-804]! @ 0xfffffcdc │ │ │ │ + stc2 0, cr15, [ip, #-804] @ 0xfffffcdc │ │ │ │ @ instruction: 0xf0c4490a │ │ │ │ - ldmdb r4, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ str r3, [r3], -r2, lsl #4 │ │ │ │ @ instruction: 0xe6664618 │ │ │ │ - eorseq pc, r2, r8, asr #8 │ │ │ │ - eorseq pc, r2, r8, ror r4 @ │ │ │ │ - mlaseq r2, r8, r5, pc @ │ │ │ │ - eorseq pc, r2, r8, lsl #10 │ │ │ │ - eorseq pc, r2, r8, lsr r5 @ │ │ │ │ - eorseq pc, r2, r0, ror #7 │ │ │ │ - ldrhteq pc, [r2], -r8 @ │ │ │ │ - ldrsbteq pc, [r2], -r8 @ │ │ │ │ + eorseq pc, r2, r8, lsl #8 │ │ │ │ + eorseq pc, r2, r8, lsr r4 @ │ │ │ │ + eorseq pc, r2, r8, asr r5 @ │ │ │ │ + eorseq pc, r2, r8, asr #9 │ │ │ │ + ldrshteq pc, [r2], -r8 @ │ │ │ │ + eorseq pc, r2, r0, lsr #7 │ │ │ │ + eorseq pc, r2, r8, ror r3 @ │ │ │ │ + mlaseq r2, r8, r4, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0c94604 │ │ │ │ - bmi 0x384c00 │ │ │ │ + bmi 0x384b90 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 0, cr15, [lr, #804]! @ 0x324 │ │ │ │ + ldc2 0, cr15, [r2, #804] @ 0x324 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [r4, #-1020] @ 0xfffffc04 │ │ │ │ - eorseq pc, r2, r4, lsr r3 @ │ │ │ │ + ldrshteq pc, [r2], -r4 @ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x871460 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s16 d16, d1, d0 │ │ │ │ - stmiavs r3!, {r1, r2, r4, r5, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r2, r4, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ rsbsne pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ vadd.i8 d22, d13, d17 │ │ │ │ - vshr.s64 d21, d24, #64 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ blcs 0x45304 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ movwls r9, #37899 @ 0x940b │ │ │ │ - andscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + sbcscs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bicne pc, r1, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ movwls r9, #16897 @ 0x4201 │ │ │ │ - @ instruction: 0xffc0f1ee │ │ │ │ + @ instruction: 0xffa4f1ee │ │ │ │ strbtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0c99300 │ │ │ │ - stmdals r0, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff78f1e7 │ │ │ │ + stmdals r0, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff5cf1e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d2, d0 │ │ │ │ - svclt 0x0000fbf5 │ │ │ │ + svclt 0x0000fbd5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ stmiblt r9, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x11abf243 │ │ │ │ cmppcs r3, r3, asr #13 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #285212672 @ 0x11000000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @@ -54348,15 +54348,15 @@ │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d405c │ │ │ │ vtst.8 d29, d15, d5 │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ @@ -54377,22 +54377,22 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000cdc08 │ │ │ │ addvs pc, r0, #79 @ 0x4f │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strtmi r4, [r0], -sl, lsr #6 │ │ │ │ - @ instruction: 0xf84af07a │ │ │ │ - cmppcs ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf82ef07a │ │ │ │ + tstpcs ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r8, sp, asr #12 │ │ │ │ + eorscs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, fp, #1024 @ 0x400 │ │ │ │ - blx 0x301d66 │ │ │ │ - ldrshteq pc, [r2], -r4 @ │ │ │ │ + blx 0xffb01d64 │ │ │ │ + ldrhteq pc, [r2], -r4 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrdcs lr, [r2, -r3] │ │ │ │ ldrtle r0, [sp], #-1427 @ 0xfffffa6d │ │ │ │ bcs 0x49010 │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ blle 0x6728cc │ │ │ │ strtle r0, [ip], #-2009 @ 0xfffff827 │ │ │ │ @@ -54435,15 +54435,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d3db8 │ │ │ │ vtst.8 d29, d15, d1 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vsubw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf8530332 │ │ │ │ blcs 0xd1610 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2.16 {d0-d1}, [r0], r0 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -54461,15 +54461,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311b04 │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d4220 │ │ │ │ vtst.8 d29, d15, d7 │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf9f4f006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x455f8 │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54502,15 +54502,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311ba8 │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d42c4 │ │ │ │ vtst.8 d29, d15, d7 │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf9a2f006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x4569c │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54544,15 +54544,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d44b │ │ │ │ blcs 0x51c50 │ │ │ │ @ instruction: 0xf8d0d13f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x4463a8 │ │ │ │ stmdale r3, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - sbcpl pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addpl pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ @ instruction: 0x46200976 │ │ │ │ stmdavc r0!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf948f006 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ @@ -54618,15 +54618,15 @@ │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4809e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x4464cc │ │ │ │ svclt 0x00882b0a │ │ │ │ stmdale r5, {r0, r8, r9, sl, sp} │ │ │ │ - strbpl pc, [r8, pc, asr #4] @ │ │ │ │ + strpl pc, [r8, pc, asr #4] │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ eorvc pc, r3, r7, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d480a2 │ │ │ │ andcs ip, r0, #76, 4 @ 0xc0000004 │ │ │ │ orrvs pc, r9, #4194304 @ 0x400000 │ │ │ │ orreq lr, r3, #4, 22 @ 0x1000 │ │ │ │ @@ -54675,15 +54675,15 @@ │ │ │ │ addhi pc, r6, r0, lsl #2 │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4808e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x4465b4 │ │ │ │ ldmdale r3, {r1, r3, r8, r9, fp, sp} │ │ │ │ - sbcpl pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addpl pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ rsble r2, ip, r2, lsl #22 │ │ │ │ blcs 0x7ca84 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andvs pc, r0, r0 │ │ │ │ tstpeq r4, r1 @ p-variant is OBSOLETE │ │ │ │ @@ -54799,15 +54799,15 @@ │ │ │ │ ldceq 0, cr15, [pc], {5} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cdppl 2, 12, cr15, cr8, cr15, {2} │ │ │ │ + cdppl 2, 8, cr15, cr8, cr15, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ eorvs pc, ip, lr, asr r8 @ │ │ │ │ b 0x1434234 │ │ │ │ bcs 0x60e88 │ │ │ │ mcrrne 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf01cdb3b │ │ │ │ rscle r0, r8, r1, lsl #30 │ │ │ │ @@ -54849,15 +54849,15 @@ │ │ │ │ strle r0, [r0, #82]! @ 0x52 │ │ │ │ orrpl pc, r0, #4194304 @ 0x400000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ orrsle r4, r8, fp, lsr #6 │ │ │ │ @ instruction: 0xf8d1b9a4 │ │ │ │ sbfx r5, r8, #2, #12 │ │ │ │ - sbcpl pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addpl pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ blcs 0xb1968 │ │ │ │ svcge 0x0052f47f │ │ │ │ vst1.32 {d14}, [r3 :128], r3 │ │ │ │ teqmi r3, #128, 6 │ │ │ │ @@ -54908,20 +54908,20 @@ │ │ │ │ strmi pc, [r8], -r4, lsl #22 │ │ │ │ svclt 0x0000e7f4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9ced4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #36, 20 @ 0x24000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500ff77 │ │ │ │ + @ instruction: 0xf500ff5b │ │ │ │ @ instruction: 0xf8d65600 │ │ │ │ ldreq r3, [sl], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54944,26 +54944,26 @@ │ │ │ │ @ instruction: 0xf8d6e7d5 │ │ │ │ addseq r3, fp, #88, 6 @ 0x60000001 │ │ │ │ ubfx sp, r1, #11, #8 │ │ │ │ cmppcc sp, #9830400 @ p-variant is OBSOLETE @ 0x960000 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ submi pc, ip, #14024704 @ 0xd60000 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ - eorseq pc, r2, ip, lsl #12 │ │ │ │ + eorseq pc, r2, ip, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cf7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500ff23 │ │ │ │ + @ instruction: 0xf500ff07 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ ldreq r3, [fp], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54974,26 +54974,26 @@ │ │ │ │ strcs sp, [r0], #-237 @ 0xffffff13 │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ stc2 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - eorseq pc, r2, ip, lsl #12 │ │ │ │ + eorseq pc, r2, ip, asr #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ bmi 0xf17618 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 14, cr15, cr6, cr8, {6} │ │ │ │ + cdp2 0, 12, cr15, cr10, cr8, {6} │ │ │ │ addpl pc, ip, #14024704 @ 0xd60000 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ ldrcc r4, [r0, -r4, lsl #12] │ │ │ │ stmdbvs fp!, {r0, r2, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtle r0, [sp], #-1690 @ 0xfffff966 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -55038,15 +55038,15 @@ │ │ │ │ stmiavs sl!, {r6, r7, r8, r9, ip} │ │ │ │ eorcs r6, r2, #34 @ 0x22 │ │ │ │ andcs pc, r0, #-805306356 @ 0xd000000c │ │ │ │ b 0x10de060 │ │ │ │ smlabbcs r4, r3, r2, r1 │ │ │ │ blx 0xff183ee0 │ │ │ │ ... │ │ │ │ - eorseq pc, r2, ip, lsl #12 │ │ │ │ + eorseq pc, r2, ip, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0x1f83f00 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff460d │ │ │ │ @@ -55055,15 +55055,15 @@ │ │ │ │ stceq 8, cr15, [ip], #784 @ 0x310 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf04f0500 │ │ │ │ svclt 0x00b80400 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ strmi lr, [r0, #-2508] @ 0xfffff634 │ │ │ │ - blx 0xfff82118 │ │ │ │ + blx 0xff882118 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ svclt 0x0000fa91 │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @@ -55072,15 +55072,15 @@ │ │ │ │ movwcs fp, #275 @ 0x113 │ │ │ │ cmnpcc r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subpl pc, sp, r0, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vshr.s16 d3, d16, #11 │ │ │ │ - svclt 0x0000b8db │ │ │ │ + svclt 0x0000b8bb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ bl 0x461bc │ │ │ │ stmdbne r6, {r0, r6, r7, r9} │ │ │ │ msrpl CPSR_, #8388608 @ 0x800000 │ │ │ │ @@ -55106,32 +55106,32 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r0, #1370]! @ 0x55a │ │ │ │ - addcs pc, ip, sp, asr #12 │ │ │ │ + subcs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldclt 1, cr15, [r6, #68] @ 0x44 │ │ │ │ + ldcllt 1, cr15, [sl, #-68]! @ 0xffffffbc │ │ │ │ strbne pc, [r3, -r7, asr #7] @ │ │ │ │ rscle r2, r4, r0, lsl #30 │ │ │ │ movtpl pc, #50436 @ 0xc504 @ │ │ │ │ tstpeq r3, r8, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1032f0c │ │ │ │ strtmi r0, [fp], #-816 @ 0xfffffcd0 │ │ │ │ svclt 0x00084628 │ │ │ │ eorcs r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ bllt 0x1e03f68 │ │ │ │ - sbccs pc, r4, sp, asr #12 │ │ │ │ + addcs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 1, cr15, [sl, #-68]! @ 0xffffffbc │ │ │ │ + ldcllt 1, cr15, [lr, #-68] @ 0xffffffbc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9d24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe0ca014 │ │ │ │ stmibvc sp, {r1, r6, sl, fp} │ │ │ │ mcrreq 0, 0, pc, r0, cr12 @ │ │ │ │ b 0xfe357870 │ │ │ │ @@ -55173,15 +55173,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r0]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ mcrr2 7, 12, pc, r0, cr13 @ │ │ │ │ subpl pc, ip, r5, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s16 d19, d0, d16 │ │ │ │ - strtmi lr, [r1], -lr, lsl #21 │ │ │ │ + strtmi lr, [r1], -lr, ror #20 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -55231,28 +55231,28 @@ │ │ │ │ stmdavc r5, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1615 @ 0xfffff9b1 │ │ │ │ bleq 0x682618 │ │ │ │ vmin.s8 d20, d22, d9 │ │ │ │ vqrdmlah.s d16, d0, d1[0] │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf8cd022d │ │ │ │ stmib sp, {r2, r3, sp, lr, pc}^ │ │ │ │ strtmi r1, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf1ed9804 │ │ │ │ - qsub8mi pc, r1, r1 @ │ │ │ │ + @ instruction: 0x4621ffd5 │ │ │ │ stmdals r5, {r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xffecf1ed │ │ │ │ + @ instruction: 0xffd0f1ed │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s16 d16, d0, d13 │ │ │ │ - blls 0x100a28 │ │ │ │ + blls 0x1009a8 │ │ │ │ andcs r9, r0, #1543503872 @ 0x5c000000 │ │ │ │ ldrbmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0x932f4650 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ @@ -55279,41 +55279,41 @@ │ │ │ │ @ instruction: 0xf8cd0c80 │ │ │ │ strcc r8, [r8, -r4, asr #1] │ │ │ │ adcgt pc, r8, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r1, cr0 @ │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ cdp2 0, 6, cr15, cr14, cr5, {0} │ │ │ │ @ instruction: 0xf1e64630 │ │ │ │ - qsaxmi pc, r8, pc @ │ │ │ │ - @ instruction: 0xff5cf1e6 │ │ │ │ + strtmi pc, [r8], -r3, asr #30 │ │ │ │ + @ instruction: 0xff40f1e6 │ │ │ │ addsmi r9, ip, #0, 22 │ │ │ │ strbmi sp, [pc], -r3, lsr #3 │ │ │ │ @ instruction: 0x33adf245 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ stmibvs r3!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vcgt.s8 d25, d5, d0 │ │ │ │ vqrdmlah.s d19, d0, d1[5] │ │ │ │ ldrtmi r0, [fp], -r4, lsl #28 │ │ │ │ - rsbcc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + eorcc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64d464f │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ stmib sp, {r3, sp, pc}^ │ │ │ │ strcs fp, [r0], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0x469346f2 │ │ │ │ @ instruction: 0x46214699 │ │ │ │ @ instruction: 0xf1ed9804 │ │ │ │ - qsub16mi pc, r1, r7 @ │ │ │ │ + qsaxmi pc, r1, fp @ │ │ │ │ ldrbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff72f1ed │ │ │ │ + @ instruction: 0xff56f1ed │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s16 d16, d0, d13 │ │ │ │ - blls 0x80934 │ │ │ │ + blls 0x808b4 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tstls r7, #0, 4 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ ldrls r9, [r2, -r1, lsr #6] │ │ │ │ @@ -55340,16 +55340,16 @@ │ │ │ │ adcsge pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r2, cr0 @ │ │ │ │ sbchi pc, r4, sp, asr #17 │ │ │ │ addsgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 0, cr15, [r4, #20]! │ │ │ │ @ instruction: 0xf1e64630 │ │ │ │ - strtmi pc, [r8], -r5, ror #29 │ │ │ │ - cdp2 1, 14, cr15, cr2, cr6, {7} │ │ │ │ + strtmi pc, [r8], -r9, asr #29 │ │ │ │ + cdp2 1, 12, cr15, cr6, cr6, {7} │ │ │ │ addsmi r9, ip, #1024 @ 0x400 │ │ │ │ blmi 0x47aa40 │ │ │ │ blls 0xe20420 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r9, r5, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -55361,109 +55361,109 @@ │ │ │ │ andvs pc, r3, #201326595 @ 0xc000003 │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ vmov.f32 d16, #-26 @ 0xc1d00000 │ │ │ │ andcc r5, r1, #201326592 @ 0xc000000 │ │ │ │ andls r3, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e6cf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq pc, r2, r8, lsr #12 │ │ │ │ + eorseq pc, r2, r8, ror #11 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ bleq 0x68283c │ │ │ │ - stmdb ip, {r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmia ip!, {r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ strcs r9, [r0, #-1296] @ 0xfffffaf0 │ │ │ │ ldrbmi r2, [r9], -lr, lsl #4 │ │ │ │ andscs pc, ip, sp, lsl #17 │ │ │ │ adccs r2, sl, #16, 12 @ 0x1000000 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ strtmi r6, [sl], -sl, lsl #4 │ │ │ │ - mvnscs pc, #80740352 @ 0x4d00000 │ │ │ │ + @ instruction: 0x23bcf64d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ ldrbvs pc, [r5, r5, asr #4]! @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ ldrls r9, [r5, -r6, lsl #6] │ │ │ │ blx 0x1902452 │ │ │ │ strcc pc, [r4, #2260] @ 0x8d4 │ │ │ │ @ instruction: 0xf57f0419 │ │ │ │ subscs sl, sl, #2192 @ 0x890 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ vqadd.s16 d16, d0, d14 │ │ │ │ - @ instruction: 0xf8d4e8ea │ │ │ │ + @ instruction: 0xf8d4e8ca │ │ │ │ strtmi r3, [sl], -r8, lsl #11 │ │ │ │ @ instruction: 0x46504659 │ │ │ │ @ instruction: 0x960a9310 │ │ │ │ ldrls r2, [r5, -r2, lsl #6] │ │ │ │ eorcc pc, r1, sp, lsl #17 │ │ │ │ ldrls r2, [r1, #-936] @ 0xfffffc58 │ │ │ │ @ instruction: 0xf64d930b │ │ │ │ - vsubw.s8 , q0, d4 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ movwls r0, #25389 @ 0x632d │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ blx 0x100249a │ │ │ │ ldrbcc pc, [ip, #-2260]! @ 0xfffff72c @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #1696 @ 0x6a0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ strcs r0, [r1, #-30] @ 0xffffffe2 │ │ │ │ - stmia r2, {r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmia r2!, {r4, r6, r9, ip, sp, lr, pc} │ │ │ │ strcc pc, [ip, #2260] @ 0x8d4 │ │ │ │ adccs r2, r8, #16, 2 │ │ │ │ andvc pc, lr, r0, asr #4 │ │ │ │ andne lr, sl, #3358720 @ 0x334000 │ │ │ │ eorne lr, r2, #3358720 @ 0x334000 │ │ │ │ tstls r0, #0, 4 │ │ │ │ @ instruction: 0xf8ada906 │ │ │ │ @ instruction: 0xf64d001c │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf8ad032d │ │ │ │ movwls r0, #24700 @ 0x607c │ │ │ │ movwcs r4, #9808 @ 0x2650 │ │ │ │ eorpl pc, r1, sp, lsl #17 │ │ │ │ ldrbvs pc, [r5, r5, asr #4]! @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ - ldrcc pc, [ip, #-1613] @ 0xfffff9b3 │ │ │ │ + ldrbcs pc, [ip, #1613] @ 0x64d @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0x972d9715 │ │ │ │ @ instruction: 0xf005951e │ │ │ │ ldrt pc, [sl], -sp, asr #26 @ │ │ │ │ movwcs r4, #10510 @ 0x290e │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ stc2l 0, cr15, [r6, #-20] @ 0xffffffec │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0054650 │ │ │ │ @ instruction: 0xe652fd3f │ │ │ │ - blx 0xff082e94 │ │ │ │ - cmppcs ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe882e94 │ │ │ │ + tstpcs ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcc pc, r8, sp, asr #12 │ │ │ │ + rsccs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vqsub.s32 q2, q14, │ │ │ │ - svclt 0x0000facd │ │ │ │ - eorseq pc, r2, r8, lsr #27 │ │ │ │ - eorseq pc, r2, r8, asr #26 │ │ │ │ - eorseq pc, r2, r4, lsl r6 @ │ │ │ │ + svclt 0x0000faad │ │ │ │ + eorseq pc, r2, r8, ror #26 │ │ │ │ + eorseq pc, r2, r8, lsl #26 │ │ │ │ + ldrsbteq pc, [r2], -r4 @ │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rsbvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + eorvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xe82896 │ │ │ │ + blx 0x782896 │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ stmdavs sl!, {r8, r9, ip, lr} │ │ │ │ @@ -55474,55 +55474,55 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rsbvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + eorvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #24, 18 @ 0x60000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf0c8012d │ │ │ │ - strdlt pc, [r4, pc] │ │ │ │ + orrlt pc, r4, r3, ror #21 │ │ │ │ blmi 0x40e5ec │ │ │ │ blls 0x120658 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #0, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ mrccc 8, 5, APSR_nzcv, cr4, cr3, {6} │ │ │ │ @ instruction: 0xf1d49302 │ │ │ │ - andcs pc, r4, r3, asr #17 │ │ │ │ + andcs pc, r4, r7, lsr #17 │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000fa35 │ │ │ │ + svclt 0x0000fa15 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rsbvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + eorvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff102980 │ │ │ │ + blx 0xfea02980 │ │ │ │ stccs 1, cr11, [r1], {164} @ 0xa4 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ @ instruction: 0xf500d107 │ │ │ │ stmdavs fp!, {r6, ip, lr} │ │ │ │ orrmi pc, r0, #3 │ │ │ │ teqpcc r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ andlt r2, r3, r4 │ │ │ │ @@ -55534,110 +55534,110 @@ │ │ │ │ @ instruction: 0xf8c0682b │ │ │ │ @ instruction: 0xe7ef3118 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rsbvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + eorvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #491520 @ 0x78000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf0c8012d │ │ │ │ - mvnslt pc, r7, lsl #21 │ │ │ │ + mvnslt pc, fp, ror #20 │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 10) │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ movwls r3, #8504 @ 0x2138 │ │ │ │ - @ instruction: 0xf858f1d4 │ │ │ │ + @ instruction: 0xf83cf1d4 │ │ │ │ blmi 0x3ce708 │ │ │ │ blls 0x120764 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #64, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ @ instruction: 0x3118f8d3 │ │ │ │ @ instruction: 0xf1d49302 │ │ │ │ - @ instruction: 0xe7e3f83d │ │ │ │ - @ instruction: 0xf9b0f261 │ │ │ │ + strb pc, [r3, r1, lsr #16]! @ │ │ │ │ + @ instruction: 0xf990f261 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ - rsbvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + eorvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #40, 18 @ 0xa0000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf0c8012d │ │ │ │ - @ instruction: 0xf500fa39 │ │ │ │ + @ instruction: 0xf500fa1d │ │ │ │ strmi r5, [r4], -r0, asr #6 │ │ │ │ ldrbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ eorne pc, r5, r2, asr r8 @ │ │ │ │ @ instruction: 0xf92af008 │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf50468c3 │ │ │ │ andscc r5, r0, r8 │ │ │ │ andsle r2, ip, r1, lsl #22 │ │ │ │ ldreq r6, [fp], fp, lsl #18 │ │ │ │ @ instruction: 0xf004d419 │ │ │ │ andcs pc, r4, #31488 @ 0x7b00 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ - @ instruction: 0xfffaf1d3 │ │ │ │ + @ instruction: 0xffdef1d3 │ │ │ │ blmi 0x44e7c4 │ │ │ │ blls 0x1a0820 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf004bd70 │ │ │ │ andcs pc, r8, #24832 @ 0x6100 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ bl 0x3980a0 │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ @ instruction: 0xf1d34502 │ │ │ │ - ldrdcs pc, [r8], -sp │ │ │ │ + andcs pc, r8, r1, asr #31 │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000f94f │ │ │ │ + svclt 0x0000f92f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9da00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf64f460d │ │ │ │ - vmlal.s q11, d0, d0[6] │ │ │ │ + vsubl.s8 q11, d0, d24 │ │ │ │ vqsub.s8 d16, d13, d18 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9dcf0c8 │ │ │ │ + @ instruction: 0xf9c0f0c8 │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ ldrbcc pc, [r0, #-2259]! @ 0xfffff72d @ │ │ │ │ svceq 0x000ef013 │ │ │ │ andscs fp, r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r2, #32, 4 │ │ │ │ @ instruction: 0xf500dc29 │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @@ -55674,25 +55674,25 @@ │ │ │ │ andcs pc, r4, r7, lsr #18 │ │ │ │ svclt 0x0000e7cd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rsbvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + eorvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #950272 @ 0xe8000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf0c8012d │ │ │ │ - @ instruction: 0xf500f96f │ │ │ │ + @ instruction: 0xf500f953 │ │ │ │ @ instruction: 0xf8d35340 │ │ │ │ @ instruction: 0xf0133570 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ ldcle 2, cr4, [fp], #-648 @ 0xfffffd78 │ │ │ │ mcrrpl 5, 0, pc, pc, cr0 @ │ │ │ │ tstppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -55714,64 +55714,64 @@ │ │ │ │ andcs r3, r8, #-1375731712 @ 0xae000000 │ │ │ │ strtmi r0, [r1], #-292 @ 0xfffffedc │ │ │ │ ldmib r1, {r0, r1, r5, sl, lr}^ │ │ │ │ ldmib r3, {r1, r8}^ │ │ │ │ stmib sp, {r2, r7, r8, r9, sl, sp, lr}^ │ │ │ │ bl 0x386d80 │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ - @ instruction: 0xff12f1d3 │ │ │ │ + mrc2 1, 7, pc, cr6, cr3, {6} │ │ │ │ bl 0x38f1a4 │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ - @ instruction: 0xff0af1d3 │ │ │ │ + mcr2 1, 7, pc, cr14, cr3, {6} @ │ │ │ │ bfi r2, r0, #0, #19 │ │ │ │ biceq lr, r4, #0, 22 │ │ │ │ @ instruction: 0xf5032208 │ │ │ │ @ instruction: 0x46285333 │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ strmi lr, [ip, #2515] @ 0x9d3 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 1, 7, pc, cr10, cr3, {6} │ │ │ │ + mrc2 1, 6, pc, cr14, cr3, {6} │ │ │ │ strb r2, [r2, r8] │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ andcs pc, r4, #3997696 @ 0x3d0000 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - mcr2 1, 7, pc, cr14, cr3, {6} @ │ │ │ │ + mrc2 1, 6, pc, cr2, cr3, {6} │ │ │ │ ldr r2, [r6, r4]! │ │ │ │ - @ instruction: 0xf860f261 │ │ │ │ + @ instruction: 0xf840f261 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0xf64f4615 │ │ │ │ - vmlsl.s q11, d0, d0[6] │ │ │ │ + vsubhn.i16 d22, q0, q12 │ │ │ │ bmi 0x13882b8 │ │ │ │ @ instruction: 0x9600231b │ │ │ │ vmax.s8 d20, d13, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ ldmdavs r2, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - strmi pc, [r4], -r9, ror #17 │ │ │ │ + strmi pc, [r4], -sp, asr #17 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ stccs 0, cr3, [r3, #-64] @ 0xffffffc0 │ │ │ │ mcrne 8, 3, pc, cr8, cr3, {6} @ │ │ │ │ stmdbcc r0, {r0, r1, r2, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf005e8df │ │ │ │ mcrrne 0, 0, r4, r5, cr4 │ │ │ │ vstmdbcs r6!, {d21-} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - mcr2 0, 3, pc, cr2, cr11, {2} @ │ │ │ │ + mcr2 0, 2, pc, cr6, cr11, {2} @ │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46a48 @ │ │ │ │ strbeq lr, [r5], r6, lsl #22 │ │ │ │ strcc lr, [r2], #-2388 @ 0xfffff6ac │ │ │ │ @ instruction: 0xf1c268f2 │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1552dc │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -55790,18 +55790,18 @@ │ │ │ │ @ instruction: 0xf854544f │ │ │ │ cmpeq lr, r8, lsl #24 │ │ │ │ vrshl.s8 , q12, │ │ │ │ bl 0x52f14 │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - mrc2 1, 3, pc, cr10, cr3, {6} │ │ │ │ + mrc2 1, 2, pc, cr14, cr3, {6} │ │ │ │ ldrb r2, [ip, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - mcr2 0, 1, pc, cr6, cr11, {2} @ │ │ │ │ + mcr2 0, 0, pc, cr10, cr11, {2} @ │ │ │ │ @ instruction: 0xf504e7c2 │ │ │ │ @ instruction: 0xf854544f │ │ │ │ ldreq r3, [sp, #3080] @ 0xc08 │ │ │ │ vqrshl.s8 , q0, │ │ │ │ bl 0x52f14 │ │ │ │ strb r0, [r6, r1, lsl #1]! │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46ad8 @ │ │ │ │ @@ -55817,33 +55817,33 @@ │ │ │ │ ldrb r0, [r0, r1, lsl #1] │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46b04 @ │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [pc, #347]! @ 0x46c67 │ │ │ │ tstpcc fp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf05be7c5 │ │ │ │ - @ instruction: 0x4603fcd9 │ │ │ │ + @ instruction: 0x4603fcbd │ │ │ │ vabd.s32 q15, q8, q1 │ │ │ │ - svclt 0x0000ffb7 │ │ │ │ + svclt 0x0000ff97 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf64f460c │ │ │ │ - vmls.f d22, d0, d0[6] │ │ │ │ + vabal.s8 q11, d0, d24 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ strmi r9, [r7], -r0, lsl #10 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vtst.8 d22, d13, d16 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf0c8012d │ │ │ │ - stmdbvs r1!, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ svcmi 0x0004f411 │ │ │ │ @ instruction: 0xf500d109 │ │ │ │ strmi r5, [r5], -pc, asr #6 │ │ │ │ @ instruction: 0xf85368e2 │ │ │ │ tsteq r8, r8, lsl #24 │ │ │ │ bcs 0xbbfac │ │ │ │ andlt sp, r2, r6, lsr #32 │ │ │ │ @@ -55859,52 +55859,52 @@ │ │ │ │ @ instruction: 0xf0118014 │ │ │ │ @ instruction: 0xf1060f20 │ │ │ │ svclt 0x00180004 │ │ │ │ @ instruction: 0xf1082240 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ eorcs fp, r0, #8, 30 │ │ │ │ stmdavs r1!, {r0, r1, r6, r9, sl, lr} │ │ │ │ - ldrbtmi pc, [r0], #-1613 @ 0xfffff9b3 @ │ │ │ │ + ldrtmi pc, [r0], #-1613 @ 0xfffff9b3 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ and r9, sp, r1, lsl #8 │ │ │ │ @ instruction: 0x8014f8d6 │ │ │ │ - cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + teqpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf1089301 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ ldcne 2, cr2, [r0, #-256]! @ 0xffffff00 │ │ │ │ strbmi r6, [r3], -r1, lsr #16 │ │ │ │ - strtcs pc, [r0], #-1602 @ 0xfffff9be │ │ │ │ + strbtne pc, [r0], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf0ce9400 │ │ │ │ - @ instruction: 0xf505fc37 │ │ │ │ + @ instruction: 0xf505fc1b │ │ │ │ @ instruction: 0xf8d05040 │ │ │ │ @ instruction: 0xf8433450 │ │ │ │ andlt r7, r2, r8, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9de20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rsbvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + eorvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #64, 18 @ 0x100000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - stccs 15, cr15, [pc], {199} @ 0xc7 │ │ │ │ + stccs 15, cr15, [pc], {171} @ 0xab │ │ │ │ ldccs 13, cr13, [r9], {81} @ 0x51 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xdbaca0 │ │ │ │ blls 0x120cd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -55937,44 +55937,44 @@ │ │ │ │ sbcvs pc, r0, #2 │ │ │ │ tstmi r3, #-1879048192 @ 0x90000000 │ │ │ │ cmnpmi ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ movwmi r0, #47460 @ 0xb964 │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - andcs pc, r4, r5, asr sp @ │ │ │ │ + andcs pc, r4, r9, lsr sp @ │ │ │ │ @ instruction: 0xf500e7b1 │ │ │ │ andcs r5, r4, #0 │ │ │ │ orreq lr, r4, #0, 22 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ andscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - ldrb pc, [r0, r7, asr #26]! @ │ │ │ │ + ldrb pc, [r0, fp, lsr #26]! @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ andcs pc, r4, #1520 @ 0x5f0 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - ldc2 1, cr15, [sl, #-844]! @ 0xfffffcb4 │ │ │ │ + ldc2 1, cr15, [lr, #-844] @ 0xfffffcb4 │ │ │ │ vabd.s32 q15, q8, │ │ │ │ - svclt 0x0000fead │ │ │ │ + svclt 0x0000fe8d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9df44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64f231b │ │ │ │ - vmlal.s q11, d0, d0[6] │ │ │ │ + vsubl.s8 q11, d0, d24 │ │ │ │ vqsub.s8 d16, d13, d18 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff3af0c7 │ │ │ │ + @ instruction: 0xff1ef0c7 │ │ │ │ stccs 8, cr6, [pc], {41} @ 0x29 │ │ │ │ @ instruction: 0xf021bf08 │ │ │ │ andsle r0, r7, r1, lsl #2 │ │ │ │ ldccs 13, cr13, [r9], {12} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r3, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -56015,35 +56015,35 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ bfi pc, sp, (invalid: 28:11) @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9e028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1d20ff0 │ │ │ │ - strmi pc, [r4], -r5, lsl #27 │ │ │ │ - stc2 1, cr15, [r2, #840] @ 0x348 │ │ │ │ + strmi pc, [r4], -r9, ror #26 │ │ │ │ + stc2l 1, cr15, [r6, #-840]! @ 0xfffffcb8 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - blx 0xffb035fe │ │ │ │ + blx 0xff4035fe │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1ef4630 │ │ │ │ - strtmi pc, [r8], -r3, lsr #19 │ │ │ │ - @ instruction: 0xffdaf1d2 │ │ │ │ + strtmi pc, [r8], -r7, lsl #19 │ │ │ │ + @ instruction: 0xffbef1d2 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1d24070 │ │ │ │ - @ instruction: 0x4620bfd5 │ │ │ │ - @ instruction: 0xff5af0ce │ │ │ │ + @ instruction: 0x4620bfb9 │ │ │ │ + @ instruction: 0xff3ef0ce │ │ │ │ blcs 0x6101c │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ - @ instruction: 0xff6cf0ce │ │ │ │ + @ instruction: 0xff50f0ce │ │ │ │ blcs 0x61048 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ - @ instruction: 0xff06f0ce │ │ │ │ + cdp2 0, 14, cr15, cr10, cr14, {6} │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdapl pc, {r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb08b4bb8 │ │ │ │ @@ -56065,55 +56065,55 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8d68096 │ │ │ │ @ instruction: 0xf4133568 │ │ │ │ andle r6, r4, r0, ror pc │ │ │ │ ldrbcc pc, [r4, #-2262]! @ 0xfffff72a @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf64fd16f │ │ │ │ - vmls.f d22, d0, d0[6] │ │ │ │ + vabal.s8 q11, d0, d24 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsblt pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - cdp2 0, 6, cr15, cr4, cr7, {6} │ │ │ │ + cdp2 0, 4, cr15, cr8, cr7, {6} │ │ │ │ stmdbpl r0, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0xf5069403 │ │ │ │ stmib sp, {r4, r6, r9, sl, ip, lr}^ │ │ │ │ ldrtcc r7, [ip], -r4, lsl #14 │ │ │ │ strvc lr, [r6, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d99708 │ │ │ │ @ instruction: 0xf1dc0420 │ │ │ │ - @ instruction: 0x4631fa97 │ │ │ │ + @ instruction: 0x4631fa7b │ │ │ │ @ instruction: 0xf8cd4682 │ │ │ │ stmdage r4, {ip, sp, pc} │ │ │ │ - bicsmi pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + orrsmi pc, r0, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - rscmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + adcmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xa83294 │ │ │ │ + blx 0x383294 │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf92cf1e6 │ │ │ │ + @ instruction: 0xf910f1e6 │ │ │ │ @ instruction: 0xf8c9aa03 │ │ │ │ @ instruction: 0xf6460450 │ │ │ │ vaddw.s8 , q0, d21 │ │ │ │ @ instruction: 0xf8d90104 │ │ │ │ @ instruction: 0xf1dc0420 │ │ │ │ - stmdage r4, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff1832b8 │ │ │ │ + stmdage r4, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfea832b8 │ │ │ │ @ instruction: 0x46204633 │ │ │ │ vabd.s8 d25, d6, d0 │ │ │ │ vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ vhsub.s8 d16, d6, d4 │ │ │ │ vbic.i32 d23, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf0ce0104 │ │ │ │ - @ instruction: 0xf858fc89 │ │ │ │ + @ instruction: 0xf858fc6d │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ vrshl.s8 d29, d6, d4 │ │ │ │ vrsra.s64 d21, d28, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ @@ -56124,57 +56124,57 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vrsra.s64 d21, d28, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addle r2, r8, r0, lsl #22 │ │ │ │ - adcsmi pc, r8, sp, asr #12 │ │ │ │ + rsbsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xff383328 │ │ │ │ + blx 0xfec83328 │ │ │ │ strmi r2, [r3], -r0, lsl #2 │ │ │ │ strtmi r9, [r0], -r0, lsl #2 │ │ │ │ eorspl pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ @ instruction: 0x51a5f246 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - mrrc2 0, 12, pc, r0, cr14 @ │ │ │ │ + ldc2 0, cr15, [r4], #-824 @ 0xfffffcc8 │ │ │ │ @ instruction: 0xf64de773 │ │ │ │ - vaddl.s8 q10, d16, d20 │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ @ instruction: 0xf0ce002d │ │ │ │ - strls pc, [r0, #-2743] @ 0xfffff549 │ │ │ │ + strls pc, [r0, #-2715] @ 0xfffff565 │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vsubl.s8 q11, d0, d25 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ orrsvs pc, r5, r6, asr #4 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - ldc2 0, cr15, [ip], #-824 @ 0xfffffcc8 │ │ │ │ + stc2 0, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ strls lr, [r0, #-1877] @ 0xfffff8ab │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbvs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - stc2l 0, cr15, [r8, #796] @ 0x31c │ │ │ │ + stc2 0, cr15, [ip, #796]! @ 0x31c │ │ │ │ ldmdbpl r1, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq ip!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x960046bb │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ - movwpl pc, #17997 @ 0x464d @ │ │ │ │ + bicmi pc, r4, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64da803 │ │ │ │ - vmov.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 q10, q4, #64 │ │ │ │ stmib sp, {r0, r2, r3, r5, r9}^ │ │ │ │ @ instruction: 0xf6427703 │ │ │ │ - vmlal.s8 q9, d0, d16 │ │ │ │ + vmul.i d17, d16, d0[4] │ │ │ │ stmib sp, {r0, r4, r5, fp}^ │ │ │ │ ldrbmi r7, [sl], r5, lsl #14 │ │ │ │ strbpl pc, [pc, -r6, lsl #10] @ │ │ │ │ - @ instruction: 0xf98ef0ce │ │ │ │ + @ instruction: 0xf972f0ce │ │ │ │ streq pc, [r8], -r5, lsl #2 │ │ │ │ and r3, r2, r8, asr #10 │ │ │ │ adcsmi r3, r5, #8, 12 @ 0x800000 │ │ │ │ ldmdb r7, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ ldmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ eoreq pc, r0, r1, asr #3 │ │ │ │ stmdbcc r0!, {r1, r3, r6, r7, lr} │ │ │ │ @@ -56182,59 +56182,59 @@ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ movwmi r4, #41730 @ 0xa302 │ │ │ │ strble r0, [sp, #2003]! @ 0x7d3 │ │ │ │ bhi 0x817f4 │ │ │ │ eorcs r4, r0, #95420416 @ 0x5b00000 │ │ │ │ ldmdavs r1!, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf0ce3608 │ │ │ │ - @ instruction: 0xf10bf9cb │ │ │ │ + @ instruction: 0xf10bf9af │ │ │ │ adcsmi r0, r5, #1024 @ 0x400 │ │ │ │ stmdage r3, {r0, r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf0ce2500 │ │ │ │ - @ instruction: 0x464bfa15 │ │ │ │ + @ instruction: 0x464bf9f9 │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vsra.s64 , , #64 │ │ │ │ strls r0, [r0, #-260] @ 0xfffffefc │ │ │ │ - blx 0xff703432 │ │ │ │ + blx 0xff003432 │ │ │ │ @ instruction: 0xf64de75a │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0ce002d │ │ │ │ - strls pc, [r0, #-2625] @ 0xfffff5bf │ │ │ │ + strls pc, [r0, #-2597] @ 0xfffff5db │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ biceq pc, r5, r6, asr #12 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - blx 0xff20345a │ │ │ │ + blx 0xfeb0345a │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strbpl pc, [r0], -r4, lsl #10 @ │ │ │ │ strbcs pc, [r0, #-963] @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe76caed8 │ │ │ │ - addsmi pc, r8, sp, asr #12 │ │ │ │ + subsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x983478 │ │ │ │ + blx 0x283478 │ │ │ │ strls r4, [r0, #-1539] @ 0xfffff9fd │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vmla.f d16, d16, d1[1] │ │ │ │ @ instruction: 0xf0ce0104 │ │ │ │ - @ instruction: 0xf858fba9 │ │ │ │ + @ instruction: 0xf858fb8d │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0xf64de751 │ │ │ │ - vaddl.s8 q10, d16, d8 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ @ instruction: 0xf0ce002d │ │ │ │ - strls pc, [r0, -r9, lsl #20] │ │ │ │ + strls pc, [r0, -sp, ror #19] │ │ │ │ strb r4, [r3, r3, lsl #12]! │ │ │ │ - stc2 2, cr15, [r8], {96} @ 0x60 │ │ │ │ + stc2l 2, cr15, [r8], #-384 @ 0xfffffe80 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf8513110 │ │ │ │ @ instruction: 0xf0111c08 │ │ │ │ smlabble r9, r0, pc, r6 @ │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ @@ -56325,15 +56325,15 @@ │ │ │ │ @ instruction: 0xf8c42a3c │ │ │ │ ldmdale r5, {r2, r3, r6, r9, fp, ip, sp} │ │ │ │ bicpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscs pc, r2, r3, lsr r8 @ │ │ │ │ andle r4, fp, sl, lsl #5 │ │ │ │ - movsvs pc, #82837504 @ 0x4f00000 │ │ │ │ + cmnpvs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldrvs pc, [r5], #-1284 @ 0xfffffafc │ │ │ │ @ instruction: 0x4798689b │ │ │ │ smlabteq r0, r4, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -56784,63 +56784,63 @@ │ │ │ │ andsmi r0, r3, r8, lsl r3 │ │ │ │ stmib r4, {r9, sp}^ │ │ │ │ ldmdblt r9!, {r2, r3, r5, r6, r7, r9, ip, sp} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf964f11a │ │ │ │ + @ instruction: 0xf948f11a │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldccc 4, cr5, [r0], {8} │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ strtmi pc, [r0], -r7, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ @ instruction: 0xf64db85b │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d022d │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adcpl pc, fp, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf1f34b01 │ │ │ │ - svclt 0x0000fd9b │ │ │ │ - ldrshteq pc, [r2], -r0 @ │ │ │ │ + svclt 0x0000fd7f │ │ │ │ + ldrhteq pc, [r2], -r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r5, r8, sp} │ │ │ │ - svclt 0x005ef092 │ │ │ │ + svclt 0x0042f092 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9ec88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xf888f11a │ │ │ │ + @ instruction: 0xf86cf11a │ │ │ │ @ instruction: 0xf5a44605 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf7fd460c │ │ │ │ movwcs pc, #2211 @ 0x8a3 @ │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ vmax.s32 d4, d1, d24 │ │ │ │ - andcs pc, r0, #10682368 @ 0xa30000 │ │ │ │ + andcs pc, r0, #8847360 @ 0x870000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9ecc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ movwcs r5, #16544 @ 0x40a0 │ │ │ │ @ instruction: 0xf0016801 │ │ │ │ addmi r0, fp, pc, lsl #2 │ │ │ │ blcc 0x98450 │ │ │ │ b 0x1117b34 │ │ │ │ @ instruction: 0xf09f0402 │ │ │ │ - @ instruction: 0x4621fdf9 │ │ │ │ + @ instruction: 0x4621fddd │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - pop {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf09f4038 │ │ │ │ - svclt 0x0000be07 │ │ │ │ + svclt 0x0000bdeb │ │ │ │ @ instruction: 0xf0074611 │ │ │ │ svclt 0x0000bfd9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9ed08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0070ff8 │ │ │ │ tstpcs r0, fp, ror #30 @ p-variant is OBSOLETE │ │ │ │ @@ -56895,17 +56895,17 @@ │ │ │ │ @ instruction: 0xf2a2fa92 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ bcs 0x963f0 │ │ │ │ msrhi R11_fiq, r0 │ │ │ │ andls r2, r6, #0, 4 │ │ │ │ movwls r9, #24324 @ 0x5f04 │ │ │ │ vmin.s8 d20, d15, d24 │ │ │ │ - strmi pc, [r3], r9, ror #19 │ │ │ │ + strmi pc, [r3], r9, asr #19 │ │ │ │ @ instruction: 0xf1e53061 │ │ │ │ - rsbcs pc, r0, #339968 @ 0x53000 │ │ │ │ + rsbcs pc, r0, #225280 @ 0x37000 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ b 0xfef85b24 │ │ │ │ andeq pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ @ instruction: 0xf1044639 │ │ │ │ @ instruction: 0xf7c80060 │ │ │ │ bls 0xc26ec │ │ │ │ bls 0x11ffa0 │ │ │ │ @@ -56955,15 +56955,15 @@ │ │ │ │ @ instruction: 0xf0006f82 │ │ │ │ blls 0x67f10 │ │ │ │ stmdbls r2, {r1, r5, r9, sl, lr} │ │ │ │ movtpl pc, #1283 @ 0x503 @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1da4ff0 │ │ │ │ - mcrcs 14, 0, fp, cr0, cr7, {3} │ │ │ │ + mcrcs 14, 0, fp, cr0, cr11, {2} │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc}^ │ │ │ │ svclt 0x00182a02 │ │ │ │ eorle r0, lr, r2, lsr r4 │ │ │ │ tstmi sl, #232, 18 @ 0x3a0000 │ │ │ │ sbceq lr, r9, #270336 @ 0x42000 │ │ │ │ b 0x10c9520 │ │ │ │ b 0x10d0828 │ │ │ │ @@ -56971,26 +56971,26 @@ │ │ │ │ sbcne lr, r0, #270336 @ 0x42000 │ │ │ │ addpl pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf53f9202 │ │ │ │ movwls sl, #24404 @ 0x5f54 │ │ │ │ stmdbls r2, {r8, r9, fp, ip, pc} │ │ │ │ subpl pc, r0, #12582912 @ 0xc00000 │ │ │ │ strteq pc, [r0], #-2258 @ 0xfffff72e │ │ │ │ - ldc2l 1, cr15, [sl, #-872] @ 0xfffffc98 │ │ │ │ + ldc2 1, cr15, [lr, #-872]! @ 0xfffffc98 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0047f43f │ │ │ │ ldreq r6, [r2], -r2, lsl #18 │ │ │ │ svcge 0x0043f53f │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r4, sp, asr #12 │ │ │ │ + subspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s q10, q1, │ │ │ │ vhsub.s32 d3, d26, d18 │ │ │ │ - @ instruction: 0xf44ffebb │ │ │ │ + @ instruction: 0xf44ffe9b │ │ │ │ @ instruction: 0x26131298 │ │ │ │ @ instruction: 0xf011e7cc │ │ │ │ svclt 0x000c4f80 │ │ │ │ ldrshcs r2, [r0, #28]! │ │ │ │ svclt 0x00184211 │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ svcge 0x003ef47f │ │ │ │ @@ -57029,21 +57029,21 @@ │ │ │ │ blcs 0x62a7c │ │ │ │ svcge 0x006bf47f │ │ │ │ cmnlt r3, #58112 @ 0xe300 │ │ │ │ blcs 0x63088 │ │ │ │ svcge 0x0065f47f │ │ │ │ blcs 0x62e90 │ │ │ │ svcge 0x0061f47f │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscpl pc, r4, sp, asr #12 │ │ │ │ + adcpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d10 │ │ │ │ vqsub.s32 d4, d10, d20 │ │ │ │ - @ instruction: 0xf442fe51 │ │ │ │ + @ instruction: 0xf442fe31 │ │ │ │ @ instruction: 0x61224201 │ │ │ │ stmiavs sl!, {r0, r1, r3, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00062a02 │ │ │ │ vst1.8 {d18-d20}, [pc] │ │ │ │ andcs r2, r0, r0, ror r0 │ │ │ │ subeq lr, pc, sl, lsr #13 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @@ -57054,29 +57054,29 @@ │ │ │ │ stclvs 6, cr14, [r3], #-808 @ 0xfffffcd8 │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ stmdbcs r0, {r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbls r9, {r0, r1, r2, r3, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldrtle r0, [sl], #329 @ 0x149 │ │ │ │ @ instruction: 0xf64de7a1 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0xc7f30 │ │ │ │ sbcscc pc, r7, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 2, cr15, cr0, cr10, {1} │ │ │ │ - ldrshteq pc, [r2], -ip @ │ │ │ │ + cdp2 2, 0, cr15, cr0, cr10, {1} │ │ │ │ + ldrhteq pc, [r2], -ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff0 │ │ │ │ strmi r5, [r4], -r0, asr #10 │ │ │ │ @ instruction: 0xf8d54601 │ │ │ │ @ instruction: 0xf1da0420 │ │ │ │ - stmdbvs r3, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d5d11d │ │ │ │ rsceq r1, r3, ip, lsr #8 │ │ │ │ strtcs pc, [r4], #-2261 @ 0xfffff72b │ │ │ │ sbceq lr, r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf414d41e │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @@ -57111,21 +57111,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, r0, sp, asr #12 │ │ │ │ + sbcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [lr, #168]! @ 0xa8 │ │ │ │ - eorseq pc, r2, r4, lsl pc @ │ │ │ │ + stc2 2, cr15, [lr, #168] @ 0xa8 │ │ │ │ + ldrsbteq pc, [r2], -r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30bf5c │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57135,21 +57135,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd08 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ blmi 0xc8074 │ │ │ │ vhsub.s32 d2, d10, d26 │ │ │ │ - svclt 0x0000fd7f │ │ │ │ - eorseq pc, r2, r0, lsr #30 │ │ │ │ + svclt 0x0000fd5f │ │ │ │ + eorseq pc, r2, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ stmibvc fp, {r0, r1, r2, r3, r4, r7, r9, ip, lr} │ │ │ │ bvc 0x1294824 │ │ │ │ @ instruction: 0xf00100db │ │ │ │ @@ -57160,29 +57160,29 @@ │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ movwne pc, #45571 @ 0xb203 @ │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd08 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ blmi 0xc80d8 │ │ │ │ subsvs pc, r3, #64, 4 │ │ │ │ - stc2l 2, cr15, [ip, #-168] @ 0xffffff58 │ │ │ │ - eorseq pc, r2, ip, lsr #30 │ │ │ │ + stc2 2, cr15, [ip, #-168]! @ 0xffffff58 │ │ │ │ + eorseq pc, r2, ip, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9f238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ @ instruction: 0xf5044601 │ │ │ │ @ instruction: 0xf8d45440 │ │ │ │ @ instruction: 0xf1da0420 │ │ │ │ - stmdbvs r3, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d4bf02 │ │ │ │ movwcc r3, #5164 @ 0x142c │ │ │ │ strtcc pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -57290,15 +57290,15 @@ │ │ │ │ and r4, r8, r0, lsl #4 │ │ │ │ svceq 0x0000f1be │ │ │ │ blls 0xfc29c │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ stmib r0, {r0, r1, r3, lr}^ │ │ │ │ @ instruction: 0xf11923ea │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r8], -r0, rrx │ │ │ │ blx 0xff08621a │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4628fbf7 │ │ │ │ stc2 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0x33a4f8d4 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -57340,22 +57340,22 @@ │ │ │ │ b 0x348824 │ │ │ │ andmi r0, fp, r2, lsl #4 │ │ │ │ blls 0x10211c │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ cmnppl r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ str r4, [r9, fp] │ │ │ │ - addpl pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subpl pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d1, d0 │ │ │ │ blmi 0x98ed0 │ │ │ │ - @ instruction: 0xf952f1f3 │ │ │ │ - eorseq pc, r2, r0, asr #30 │ │ │ │ + @ instruction: 0xf936f1f3 │ │ │ │ + eorseq pc, r2, r0, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9f50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x484d4 │ │ │ │ addlt r7, r3, sl, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 3, cr2, [sp, #672] @ 0x2a0 │ │ │ │ @@ -57605,21 +57605,21 @@ │ │ │ │ @ instruction: 0xf3c3bfa8 │ │ │ │ ble 0xffaa08f8 │ │ │ │ strbteq pc, [r8], #-2192 @ 0xfffff770 @ │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd08 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0xc87d0 │ │ │ │ submi pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf9d0f22a │ │ │ │ - eorseq pc, r2, r0, asr pc @ │ │ │ │ + @ instruction: 0xf9b0f22a │ │ │ │ + eorseq pc, r2, r0, lsl pc @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0x0151689a │ │ │ │ @ instruction: 0xf500d42b │ │ │ │ ldrlt r5, [r0], #-896 @ 0xfffffc80 │ │ │ │ msrmi SPSR_, #13828096 @ 0xd30000 │ │ │ │ movweq pc, #61460 @ 0xf014 @ │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ @@ -57680,15 +57680,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, sl, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000bebb │ │ │ │ + svclt 0x0000be9f │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57713,15 +57713,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi sl, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000be79 │ │ │ │ + svclt 0x0000be5d │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57747,15 +57747,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, fp, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000be35 │ │ │ │ + svclt 0x0000be19 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57781,15 +57781,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi fp, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000bdf1 │ │ │ │ + svclt 0x0000bdd5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9fbd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30c9c0 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57799,31 +57799,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd08 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ blmi 0xc8ad8 │ │ │ │ vhsub.s32 d2, d10, d26 │ │ │ │ - svclt 0x0000f84d │ │ │ │ - eorseq pc, r2, r0, lsr #30 │ │ │ │ + svclt 0x0000f82d │ │ │ │ + eorseq pc, r2, r0, ror #29 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7690 │ │ │ │ @ instruction: 0xf64fd80e │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc9324 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57836,15 +57836,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d76e4 │ │ │ │ @ instruction: 0xf64fd80e │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc9378 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57857,15 +57857,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7738 │ │ │ │ @ instruction: 0xf64fd80e │ │ │ │ - vsra.s64 d22, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0x88fcc │ │ │ │ @ instruction: 0xf8d10183 │ │ │ │ blcs 0x114ddc │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ @@ -57879,15 +57879,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41c │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7790 │ │ │ │ @ instruction: 0xf64fd812 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc9424 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x94e34 │ │ │ │ andcs sp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ @@ -57902,15 +57902,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d77ec │ │ │ │ @ instruction: 0xf64fd80d │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc9480 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114e90 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @ instruction: 0xf0000840 │ │ │ │ @@ -57925,15 +57925,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7448 │ │ │ │ @ instruction: 0xf64fd813 │ │ │ │ - vrsra.s64 d22, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0x1098dc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd4eec │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ blcs 0x557c4 │ │ │ │ andmi pc, r0, r3 │ │ │ │ @ instruction: 0x2007bfb8 │ │ │ │ @@ -57948,15 +57948,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d78a4 │ │ │ │ @ instruction: 0xf64fd80d │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc9538 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114f48 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57971,15 +57971,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7900 │ │ │ │ @ instruction: 0xf64fd80d │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc9594 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114fa4 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57994,15 +57994,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d755c │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vrsra.s64 d22, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0x1099f0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ strhlt r3, [fp, r4]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -58022,15 +58022,15 @@ │ │ │ │ streq r1, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xc8d2b0 │ │ │ │ ldrsbne pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ @ instruction: 0xf64fd814 │ │ │ │ - @ instruction: 0xf2c06cb0 │ │ │ │ + vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ bl 0x34be60 │ │ │ │ @ instruction: 0xf8dc0c81 │ │ │ │ stmdbcs r3, {r2, r4, r5, r7, ip} │ │ │ │ @ instruction: 0xf8c0d10a │ │ │ │ @ instruction: 0xf8c02b88 │ │ │ │ andcs r3, r0, ip, lsl #23 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -58049,15 +58049,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ bllt 0x11531c │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7a38 │ │ │ │ @ instruction: 0xf64fd810 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc96cc │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x1150dc │ │ │ │ @ instruction: 0xf500d106 │ │ │ │ ldmdb r0, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -58082,21 +58082,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, r0, sp, asr #12 │ │ │ │ + sbcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - cdp2 2, 1, cr15, cr6, cr9, {1} │ │ │ │ - eorseq pc, r2, r4, lsl pc @ │ │ │ │ + ldc2l 2, cr15, [r6, #164]! @ 0xa4 │ │ │ │ + ldrsbteq pc, [r2], -r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba00a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34ce6c │ │ │ │ stmiavs sp, {r2, r4, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, fp, r1, lsl #26 │ │ │ │ @@ -58107,21 +58107,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, r0, sp, asr #12 │ │ │ │ + sbcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [r4, #164]! @ 0xa4 │ │ │ │ - eorseq pc, r2, r4, lsl pc @ │ │ │ │ + stc2l 2, cr15, [r4, #164] @ 0xa4 │ │ │ │ + ldrsbteq pc, [r2], -r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34ced0 │ │ │ │ stmiavs sp, {r2, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andseq pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ @@ -58133,21 +58133,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, r0, sp, asr #12 │ │ │ │ + sbcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - ldc2 2, cr15, [r0, #164]! @ 0xa4 │ │ │ │ - eorseq pc, r2, r4, lsl pc @ │ │ │ │ + ldc2 2, cr15, [r0, #164] @ 0xa4 │ │ │ │ + ldrsbteq pc, [r2], -r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30cf38 │ │ │ │ stmiavs sp, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ bl 0x51f84 │ │ │ │ @@ -58160,30 +58160,30 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r8, lsr sp │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd38 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ blmi 0xc907c │ │ │ │ vqsub.s32 d2, d9, d20 │ │ │ │ - svclt 0x0000fd7b │ │ │ │ - eorseq pc, r2, r4, lsl pc @ │ │ │ │ + svclt 0x0000fd5b │ │ │ │ + ldrsbteq pc, [r2], -r4 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ streq r6, [sl, #2201] @ 0x899 │ │ │ │ @ instruction: 0xf890d419 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7830 │ │ │ │ @ instruction: 0xf64fd80f │ │ │ │ - vrsra.s64 d22, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0x109cc4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd52d4 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ @ instruction: 0x065b33bc │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -58199,15 +58199,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x111d40 │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9c2 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ bcc 0x4498cc │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - asrsvs pc, pc, #12 @ │ │ │ │ + cmnpvs r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrsbtcs pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf500b1d2 │ │ │ │ @ instruction: 0xf890605f │ │ │ │ tstmi r8, #246415360 @ 0xeb00000 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @@ -58230,15 +58230,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7d0c │ │ │ │ @ instruction: 0xf64fd80c │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc99a0 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt r3!, {r2, r4, r5, r7, ip, sp} │ │ │ │ strcc pc, [r0], #2256 @ 0x8d0 │ │ │ │ strle r0, [r4, #-2011]! @ 0xfffff825 │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -58266,15 +58266,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7d9c │ │ │ │ @ instruction: 0xf64fd80c │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc9a30 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt r3!, {r2, r4, r5, r7, ip, sp} │ │ │ │ strcc pc, [r0], #2256 @ 0x8d0 │ │ │ │ strle r0, [r4, #-2011]! @ 0xfffff825 │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -58306,15 +58306,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7e3c │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc9ad0 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58325,15 +58325,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrble r0, [r3], #1371 @ 0x55b │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -58349,15 +58349,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7ee8 │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc9b7c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58368,15 +58368,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58390,15 +58390,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7f8c │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc9c20 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58409,15 +58409,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058059b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58431,15 +58431,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d8030 │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc9cc4 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58450,15 +58450,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58472,15 +58472,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d80d4 │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xc9d68 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58491,15 +58491,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58522,21 +58522,21 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blvs 0x338d2c │ │ │ │ rscpl fp, sl, fp, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbdf8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ blmi 0xc9624 │ │ │ │ vqsub.s32 d2, d9, d20 │ │ │ │ - svclt 0x0000faa7 │ │ │ │ - eorseq pc, r2, r4, lsl pc @ │ │ │ │ + svclt 0x0000fa87 │ │ │ │ + ldrsbteq pc, [r2], -r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba0784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0538d │ │ │ │ tstcc r0, #72, 2 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -58544,15 +58544,15 @@ │ │ │ │ @ instruction: 0xf890bbb3 │ │ │ │ bllt 0x1f15ad4 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d81f0 │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r8, {r0, r1, r3, r9, sl, lr} │ │ │ │ - asrsvs pc, pc, #12 @ │ │ │ │ + cmnpvs r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ rsbmi r4, r2, r9, lsl r6 │ │ │ │ ldrle r0, [r2, #-2002] @ 0xfffff82e │ │ │ │ andeq pc, r1, #132 @ 0x84 │ │ │ │ @ instruction: 0xed903901 │ │ │ │ @@ -58583,21 +58583,21 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strmi r0, [fp], -r1, lsl #2 │ │ │ │ @ instruction: 0xf64de7bb │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0xc9718 │ │ │ │ eorscs pc, r3, #64, 4 │ │ │ │ - blx 0xb85f10 │ │ │ │ - mlaseq r2, r0, pc, pc @ │ │ │ │ + blx 0x385f10 │ │ │ │ + eorseq pc, r2, r0, asr pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d640 │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58605,21 +58605,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd38 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ blmi 0xc9770 │ │ │ │ vhsub.s32 d2, d9, d26 │ │ │ │ - svclt 0x0000fa01 │ │ │ │ - eorseq pc, r2, r0, lsr #30 │ │ │ │ + svclt 0x0000f9e1 │ │ │ │ + eorseq pc, r2, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba08d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d698 │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58627,21 +58627,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd38 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ blmi 0xc97c8 │ │ │ │ vhsub.s32 d2, d9, d26 │ │ │ │ - svclt 0x0000f9d5 │ │ │ │ - eorseq pc, r2, r0, lsr #30 │ │ │ │ + svclt 0x0000f9b5 │ │ │ │ + eorseq pc, r2, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r8], #-357 @ 0xfffffe9b │ │ │ │ @@ -58664,31 +58664,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ svclt 0x001a0fe3 │ │ │ │ eorseq pc, r7, #2 │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ ldrb r0, [sl, r7, lsl #4] │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, r0, sp, asr #12 │ │ │ │ + sbcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf98af229 │ │ │ │ - eorseq pc, r2, r4, lsl pc @ │ │ │ │ + @ instruction: 0xf96af229 │ │ │ │ + ldrsbteq pc, [r2], -r4 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42f │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d8414 │ │ │ │ @ instruction: 0xf64fd80c │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xca0a8 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt fp!, {r2, r4, r5, r7, ip, sp} │ │ │ │ ldclcc 8, cr15, [r8], {208} @ 0xd0 │ │ │ │ strtle r0, [r5], #-2011 @ 0xfffff825 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ addcc pc, r0, r0, lsl #8 │ │ │ │ @@ -58718,15 +58718,15 @@ │ │ │ │ ldreq sp, [fp, #1045] @ 0x415 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d84ac │ │ │ │ @ instruction: 0xf64fd80d │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xca140 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x95b50 │ │ │ │ andcs sp, r0, r3, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.8 {d0-d2}, [r0 :256], r8 │ │ │ │ @@ -58741,15 +58741,15 @@ │ │ │ │ @ instruction: 0xb1ab6380 │ │ │ │ ldrle r0, [r7], #-1427 @ 0xfffffa6d │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x44a544 │ │ │ │ stmdale sp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - adcsvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + rsbsvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcc pc, [r4], r2 @ │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rsccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @@ -58783,39 +58783,39 @@ │ │ │ │ strble r5, [ip, #133]! @ 0x85 │ │ │ │ @ instruction: 0xf8cc5085 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - rsbsvs pc, r4, sp, asr #12 │ │ │ │ + eorsvs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldmlt sl, {r1, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldmlt lr!, {r1, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, r0, sp, asr #12 │ │ │ │ + sbcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf894f229 │ │ │ │ - eorseq pc, r2, r4, lsl pc @ │ │ │ │ + @ instruction: 0xf874f229 │ │ │ │ + ldrsbteq pc, [r2], -r4 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ vmull.u8 , d2, d4 │ │ │ │ stccs 4, cr2, [r0], {64} @ 0x40 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0x414cf890 │ │ │ │ cmnle r2, r0, lsl #24 │ │ │ │ ldrsbmi pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ ldreq pc, [pc], #-4 @ 0x499cc │ │ │ │ stccs 12, cr3, [sl], {16} │ │ │ │ strcs fp, [r1], #-3983 @ 0xfffff071 │ │ │ │ - ldrvs pc, [r0, #1615]! @ 0x64f │ │ │ │ + ldrbvs pc, [r0, #-1615]! @ 0xfffff9b1 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r4, #2821] @ 0xb05 │ │ │ │ @ instruction: 0xf8d5bf98 │ │ │ │ vshr.u64 d20, d20, #61 │ │ │ │ blcs 0x4a6ec │ │ │ │ vmla.i , q1, d1[5] │ │ │ │ stccs 5, cr7, [r0, #-512] @ 0xfffffe00 │ │ │ │ @@ -58942,15 +58942,15 @@ │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsble r2, r3, r0, lsl #18 │ │ │ │ strbtmi r2, [r9], -r1 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ vcgt.s16 d19, d3, d2 │ │ │ │ - stcls 15, cr15, [r0], {71} @ 0x47 │ │ │ │ + stcls 15, cr15, [r0], {39} @ 0x27 │ │ │ │ movtmi pc, #42063 @ 0xa44f @ │ │ │ │ orrscc pc, sl, #204472320 @ 0xc300000 │ │ │ │ blx 0xfe970406 │ │ │ │ blx 0x11b412 │ │ │ │ blls 0xe3410 │ │ │ │ bl 0x11cff9c │ │ │ │ tstcs pc, r3, ror #13 │ │ │ │ @@ -58991,15 +58991,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstls r0, r8, ror #12 │ │ │ │ smlabtne r1, sp, r9, lr │ │ │ │ vrhadd.s16 d25, d0, d3 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ vst1.8 {d23-d25}, [pc], r2 │ │ │ │ @ instruction: 0xf6c3404a │ │ │ │ stcls 0, cr3, [r0], {154} @ 0x9a │ │ │ │ cmneq r1, r1, lsl #20 │ │ │ │ blne 0xff70a2b8 │ │ │ │ bicsvs lr, r7, r1, asr #20 │ │ │ │ tsteq r6, r1, ror #22 │ │ │ │ @@ -59022,17 +59022,17 @@ │ │ │ │ andle r0, fp, r0, ror #9 │ │ │ │ ldrcs pc, [r0], #2261 @ 0x8d5 │ │ │ │ @ instruction: 0xf8d54013 │ │ │ │ b 0x352f74 │ │ │ │ b 0x150cd30 │ │ │ │ svclt 0x0014030c │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - ldc2 0, cr15, [lr], #-776 @ 0xfffffcf8 │ │ │ │ + stc2 0, cr15, [r2], #-776 @ 0xfffffcf8 │ │ │ │ vabd.s16 d30, d29, d16 │ │ │ │ - svclt 0x0000feab │ │ │ │ + svclt 0x0000fe8b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strbeq lr, [r1, #2816] @ 0xb00 │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ @@ -59040,15 +59040,15 @@ │ │ │ │ blcs 0xf58680 │ │ │ │ vtst.8 , q2, q1 │ │ │ │ vmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf8320295 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0xf64fd048 │ │ │ │ - vrsra.s64 d22, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0x10aa48 │ │ │ │ @ instruction: 0xf5051302 │ │ │ │ ldmvs fp, {r0, r2, r4, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46074798 │ │ │ │ strtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -59106,15 +59106,15 @@ │ │ │ │ andle r0, sl, r0, ror #9 │ │ │ │ ldrcc pc, [r0], #2260 @ 0x8d4 │ │ │ │ tsteq r3, ip, lsl #20 │ │ │ │ ldrcc pc, [r4], #2260 @ 0x8d4 │ │ │ │ teqmi r1, #30 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ andls r2, r1, #0, 2 │ │ │ │ - blx 0xfe60618e │ │ │ │ + blx 0x1f0618e │ │ │ │ str r9, [lr, r1, lsl #20]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r7, [pc], -ip, lsl #19 │ │ │ │ rsceq r7, r4, fp, asr #20 │ │ │ │ @@ -59153,21 +59153,21 @@ │ │ │ │ @ instruction: 0xf8c80207 │ │ │ │ andcs r2, r0, r4, asr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64d83f8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ blmi 0xca000 │ │ │ │ subvs pc, fp, #64, 4 │ │ │ │ - ldc2 2, cr15, [r8, #160]! @ 0xa0 │ │ │ │ - eorseq pc, r2, r0, lsr #31 │ │ │ │ + ldc2 2, cr15, [r8, #160] @ 0xa0 │ │ │ │ + eorseq pc, r2, r0, ror #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ mulsvc r8, sp, r8 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ bl 0x1db858 │ │ │ │ @@ -59178,15 +59178,15 @@ │ │ │ │ mulsle r8, sl, r2 │ │ │ │ ldmdale fp!, {r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ sbcpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ andscs pc, r3, r2, lsr r8 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ mlasle r1, sl, r2, r4 │ │ │ │ - movsvs pc, #82837504 @ 0x4f00000 │ │ │ │ + cmnpvs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldmvs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8c44798 │ │ │ │ @ instruction: 0xf8c40950 │ │ │ │ vmul.p32 , , q2 │ │ │ │ movwcs r4, #1304 @ 0x518 │ │ │ │ @@ -59598,15 +59598,15 @@ │ │ │ │ tstpeq r1, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d7d009 │ │ │ │ mulsmi r8, r0, r4 │ │ │ │ ldrcc pc, [r4], #2263 @ 0x8d7 │ │ │ │ movwmi r4, #8218 @ 0x201a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffbef0c1 │ │ │ │ + @ instruction: 0xffa2f0c1 │ │ │ │ svclt 0x0000e7bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba1840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0xf005fab3 │ │ │ │ @@ -59727,20 +59727,20 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x07dd3230 │ │ │ │ @ instruction: 0xf500d412 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ ldrbeq r3, [ip, ip, lsr #14] │ │ │ │ @ instruction: 0xf64dd40c │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d9, d29 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vaddl.s8 q8, d16, d16 │ │ │ │ blmi 0x6ca900 │ │ │ │ addne pc, pc, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf93cf228 │ │ │ │ + @ instruction: 0xf91cf228 │ │ │ │ @ instruction: 0xf0026b0b │ │ │ │ strcs r0, [r0], #-527 @ 0xfffffdf1 │ │ │ │ stmiavs sp, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andsle r2, r5, r1, lsl #26 │ │ │ │ streq r6, [r9], r9, lsl #18 │ │ │ │ sbcpl fp, r2, r8, asr pc │ │ │ │ @@ -59751,22 +59751,22 @@ │ │ │ │ ldrbeq r3, [fp, ip, lsr #14] │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ strb r4, [sl, r4]! │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, r0, sp, asr #12 │ │ │ │ + sbcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf90cf228 │ │ │ │ - ldrhteq pc, [r2], -r4 @ │ │ │ │ - eorseq pc, r2, r4, lsl pc @ │ │ │ │ + @ instruction: 0xf8ecf228 │ │ │ │ + eorseq pc, r2, r4, ror pc @ │ │ │ │ + ldrsbteq pc, [r2], -r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba1abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34e884 │ │ │ │ stmiavs sp, {r2, r4, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r3, r1, lsl #26 │ │ │ │ @@ -59783,33 +59783,33 @@ │ │ │ │ stmdbpl r5, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0008428b │ │ │ │ rscsle r4, r3, sl, lsr #5 │ │ │ │ andcs r5, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, r0, sp, asr #12 │ │ │ │ + sbcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8ccf228 │ │ │ │ - eorseq pc, r2, r0, lsr #30 │ │ │ │ + @ instruction: 0xf8acf228 │ │ │ │ + eorseq pc, r2, r0, ror #29 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ cmpeq r9, r0, asr #4 │ │ │ │ bcs 0x7fdac │ │ │ │ @ instruction: 0xf890d13f │ │ │ │ blcs 0x56e7c │ │ │ │ @ instruction: 0xf8d0d166 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ blcc 0x44b5d4 │ │ │ │ ldmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ - asrsvs pc, pc, #12 @ │ │ │ │ + cmnpvs r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ streq r1, [r9, -r0, lsl #9] │ │ │ │ eor sp, r1, r7, lsl #10 │ │ │ │ @ instruction: 0xf890bbb2 │ │ │ │ @@ -59820,15 +59820,15 @@ │ │ │ │ stmdble sl, {r1, r3, r9, fp, sp} │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf64f4770 │ │ │ │ - vrsra.s64 d22, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0x10b678 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ tstlt sl, #180 @ 0xb4 │ │ │ │ mvnle r2, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -59879,15 +59879,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x56fb4 │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - movsvs pc, #82837504 @ 0x4f00000 │ │ │ │ + cmnpvs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188c24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59911,15 +59911,15 @@ │ │ │ │ bl 0x51c5c │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #128, 8 @ 0x80000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - ldcvs 6, cr15, [r0], #316 @ 0x13c │ │ │ │ + ldclvs 6, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stceq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -59954,15 +59954,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x570e0 │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - movsvs pc, #82837504 @ 0x4f00000 │ │ │ │ + cmnpvs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188d50 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59986,15 +59986,15 @@ │ │ │ │ bl 0x51d88 │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #192, 8 @ 0xc0000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - ldcvs 6, cr15, [r0], #316 @ 0x13c │ │ │ │ + ldclvs 6, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -60028,15 +60028,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf890b9ec │ │ │ │ blcs 0x57208 │ │ │ │ @ instruction: 0xf8d0d15e │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r6!, {r1, r3, r8, fp, sp}^ │ │ │ │ - movsvs pc, #82837504 @ 0x4f00000 │ │ │ │ + cmnpvs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf85dd1d9 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ @@ -60061,15 +60061,15 @@ │ │ │ │ ldrle r0, [r0, #2012]! @ 0x7dc │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @ instruction: 0xf0134313 │ │ │ │ ldrshle r0, [r8, #63] @ 0x3f │ │ │ │ @ instruction: 0xe7ab4618 │ │ │ │ - ldrtvs pc, [r0], #1615 @ 0x64f @ │ │ │ │ + ldrbtvs pc, [r0], #-1615 @ 0xfffff9b1 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r3], #2820 @ 0xb04 │ │ │ │ ldrsbtcc pc, [r4], r4 @ │ │ │ │ @ instruction: 0xd1ae2b00 │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -60119,21 +60119,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ ble 0x116644 │ │ │ │ strle r0, [r1, #-310] @ 0xfffffeca │ │ │ │ sbcsle r2, ip, r1, lsl #26 │ │ │ │ ldrble r0, [sl], #1673 @ 0x689 │ │ │ │ @ instruction: 0xf64de7ee │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ blmi 0xcaf18 │ │ │ │ vhsub.s32 d2, d7, d26 │ │ │ │ - svclt 0x0000fe2d │ │ │ │ - eorseq pc, r2, r0, lsr #30 │ │ │ │ + svclt 0x0000fe0d │ │ │ │ + eorseq pc, r2, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba2078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r4, #-1572] @ 0xfffff9dc │ │ │ │ @@ -60172,29 +60172,29 @@ │ │ │ │ movpl pc, #13959168 @ 0xd50000 │ │ │ │ svcvs 0x0060f415 │ │ │ │ bvc 0x3bf368 │ │ │ │ svclt 0x00182d06 │ │ │ │ cmnpvs lr, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ vld4.8 {d13,d15,d17,d19}, [r3], lr │ │ │ │ stmdblt ip!, {r1, r4, r5, r8, r9, sp, lr}^ │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, r0, sp, asr #12 │ │ │ │ + sbcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #9216 @ 0x2400 │ │ │ │ - stc2l 2, cr15, [r2, #156] @ 0x9c │ │ │ │ + stc2 2, cr15, [r2, #156]! @ 0x9c │ │ │ │ rscsle r2, r1, r0, lsl #24 │ │ │ │ vmlaeq.f64 d14, d4, d0 │ │ │ │ @ instruction: 0xf8de5905 │ │ │ │ adcmi r4, r3, #4 │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xe7bcd1b2 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mrrclt 0, 5, pc, r0, cr3 @ │ │ │ │ - eorseq pc, r2, r0, lsr #30 │ │ │ │ + ldclt 0, cr15, [r4], #-332 @ 0xfffffeb4 │ │ │ │ + eorseq pc, r2, r0, ror #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba216c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ blvs 0x3a01ac │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ vmull.u8 q10, d4, d8 │ │ │ │ @@ -60229,21 +60229,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsvs r5, r3, r2, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd70 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ blmi 0xcb0d0 │ │ │ │ vqsub.s32 d2, d7, d20 │ │ │ │ - svclt 0x0000fd51 │ │ │ │ - eorseq pc, r2, r4, lsl pc @ │ │ │ │ + svclt 0x0000fd31 │ │ │ │ + ldrsbteq pc, [r2], -r4 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbteq r6, [ip], sp, lsl #18 │ │ │ │ stclvs 4, cr13, [pc], {21} │ │ │ │ ssatmi fp, #29, pc, lsl #2 @ │ │ │ │ @@ -60257,21 +60257,21 @@ │ │ │ │ andle r5, r1, r6, asr #1 │ │ │ │ strle r0, [r0, #-1707] @ 0xfffff955 │ │ │ │ andcs r6, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64d81f0 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ blmi 0xcb140 │ │ │ │ vqsub.s32 d2, d7, d20 │ │ │ │ - svclt 0x0000fd19 │ │ │ │ - eorseq pc, r2, r4, lsl pc @ │ │ │ │ + svclt 0x0000fcf9 │ │ │ │ + ldrsbteq pc, [r2], -r4 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba22a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strbteq r4, [r2], fp, lsl #12 │ │ │ │ ldmib r1, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrle r0, [r4], #-266 @ 0xfffffef6 │ │ │ │ @@ -60284,21 +60284,21 @@ │ │ │ │ ldmdane r5, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ blcs 0xa1114 │ │ │ │ @ instruction: 0xf014d002 │ │ │ │ andle r0, r0, r0, lsr #2 │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, r0, sp, asr #12 │ │ │ │ + sbcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [r2], #156 @ 0x9c │ │ │ │ - eorseq pc, r2, r0, lsr #30 │ │ │ │ + stc2l 2, cr15, [r2], {39} @ 0x27 │ │ │ │ + eorseq pc, r2, r0, ror #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strbpl pc, [r0], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x581d0 │ │ │ │ @@ -60333,15 +60333,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1d70420 │ │ │ │ - @ instruction: 0x4604fb15 │ │ │ │ + @ instruction: 0x4604faf9 │ │ │ │ stmdbvs r3, {r4, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ strmi r4, [r8], r1, lsl #13 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -60406,15 +60406,15 @@ │ │ │ │ tstpmi r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstppl r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ strteq pc, [r0], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf853189c │ │ │ │ @ instruction: 0xf8d48002 │ │ │ │ @ instruction: 0xf1d7b004 │ │ │ │ - strbmi pc, [r2], -r3, lsl #21 @ │ │ │ │ + strbmi pc, [r2], -r7, ror #20 @ │ │ │ │ ldrbmi r4, [fp], -r4, lsl #12 │ │ │ │ stccs 6, cr4, [r0], {72} @ 0x48 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1, #-1068] @ 0xfffffbd4 │ │ │ │ adcmi r4, fp, #169869312 @ 0xa200000 │ │ │ │ ldrbmi sp, [r0], -pc, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -60431,75 +60431,75 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ @ instruction: 0xf8d40800 │ │ │ │ @ instruction: 0xf1d80420 │ │ │ │ - vtst.8 d31, d24, d25 │ │ │ │ + vtst.8 d31, d24, d13 │ │ │ │ vsra.s64 d21, d29, #64 │ │ │ │ @ instruction: 0xf1d90104 │ │ │ │ - ldrtmi pc, [r2], -r7, ror #16 @ │ │ │ │ + ldrtmi pc, [r2], -fp, asr #16 @ │ │ │ │ strthi pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ msreq SP_fiq, r8 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d94607 │ │ │ │ - @ instruction: 0xf8d4f835 │ │ │ │ + @ instruction: 0xf8d4f819 │ │ │ │ tstcs r8, ip, lsr #8 │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - tstpcs r8, sp, lsr #30 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r8, r1, lsl pc @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - tstpcs r8, r7, lsr #30 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r8, fp, lsl #30 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - tstpcs r8, r1, lsr #30 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r8, r5, lsl #30 @ p-variant is OBSOLETE │ │ │ │ ldrteq pc, [r0], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - @ instruction: 0xf8d4ff1b │ │ │ │ + @ instruction: 0xf8d4feff │ │ │ │ @ instruction: 0xf8c4342c │ │ │ │ @ instruction: 0x46320434 │ │ │ │ ldrtcc pc, [r8], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf8c44638 │ │ │ │ @ instruction: 0xf647842c │ │ │ │ vaddw.s8 q11, q8, d5 │ │ │ │ - @ instruction: 0xf1d90104 │ │ │ │ - @ instruction: 0xf8d4f80d │ │ │ │ + @ instruction: 0xf1d80104 │ │ │ │ + @ instruction: 0xf8d4fff1 │ │ │ │ adcmi r3, fp, #44, 8 @ 0x2c000000 │ │ │ │ ldrtmi sp, [r8], -r4, lsl #2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 1, cr15, [r8], #864 @ 0x360 │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldcllt 1, cr15, [ip], {216} @ 0xd8 │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvs pc, r8, sp, asr #12 │ │ │ │ + rsbvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 d1, d7, d7 │ │ │ │ - svclt 0x0000fb79 │ │ │ │ - eorseq pc, r2, r8, asr #31 │ │ │ │ + svclt 0x0000fb59 │ │ │ │ + eorseq pc, r2, r8, lsl #31 │ │ │ │ andsmi pc, r5, r0, asr #12 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ rsbscs r4, sl, #7340032 @ 0x700000 │ │ │ │ bpl 0x1688814 │ │ │ │ strpl pc, [r8, -r7, lsl #10] │ │ │ │ @ instruction: 0xf10a46d0 │ │ │ │ @ instruction: 0xf1080a20 │ │ │ │ mvnscs r0, r0, lsr r8 │ │ │ │ sbcpl pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - ldrtvs pc, [r0], #1615 @ 0x64f @ │ │ │ │ + ldrbtvs pc, [r0], #-1615 @ 0xfffff9b1 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmibpl r4, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrcc r2, [r0, -r0, lsl #12] │ │ │ │ - ldm lr!, {r0, r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm lr, {r0, r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #2506 @ 0x9ca │ │ │ │ movwcs lr, #10568 @ 0x2948 │ │ │ │ ldccs 8, cr8, [ip, #-148]! @ 0xffffff6c │ │ │ │ stmdavs r3!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x47984638 │ │ │ │ @ instruction: 0xf005b1d8 │ │ │ │ @@ -60525,22 +60525,22 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da87f0 │ │ │ │ tstmi sl, #0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ andcs pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf8ca430b │ │ │ │ strb r3, [r6, r4]! │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcvs pc, ip, sp, asr #12 │ │ │ │ + addvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 , , q7 │ │ │ │ - svclt 0x0000faff │ │ │ │ - ldrsbteq pc, [r2], -r8 @ │ │ │ │ + svclt 0x0000fadf │ │ │ │ + mlaseq r2, r8, pc, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba26d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ blx 0x1b094da │ │ │ │ ldrpl pc, [pc], r5, lsl #10 │ │ │ │ @ instruction: 0xf8563610 │ │ │ │ @@ -60751,15 +60751,15 @@ │ │ │ │ @ instruction: 0xf505d005 │ │ │ │ andcs r6, r0, r5, lsl #4 │ │ │ │ stmdb r2, {r8, sp}^ │ │ │ │ ldreq r0, [sl, r2, lsl #2]! │ │ │ │ @ instruction: 0xb12bd506 │ │ │ │ ldrdcs r0, [r0, -sl] │ │ │ │ subseq pc, r8, r5, lsl #12 │ │ │ │ - cdp 2, 15, cr15, cr6, cr10, {2} │ │ │ │ + cdp 2, 13, cr15, cr6, cr10, {2} │ │ │ │ strbtcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ ldrbeq pc, [r9, r7]! @ │ │ │ │ @ instruction: 0xf0234628 │ │ │ │ teqmi fp, #-469762045 @ 0xe4000003 │ │ │ │ strbtcc pc, [r8], #-2245 @ 0xfffff73b @ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ @@ -60849,22 +60849,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscvs pc, r8, sp, asr #12 │ │ │ │ + adcvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ vhsub.s32 d5, d7, d19 │ │ │ │ - svclt 0x0000f877 │ │ │ │ - eorseq pc, r2, r4, ror #31 │ │ │ │ + svclt 0x0000f857 │ │ │ │ + eorseq pc, r2, r4, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02100 │ │ │ │ @ instruction: 0xf4133390 │ │ │ │ svclt 0x00142f70 │ │ │ │ @@ -60884,29 +60884,29 @@ │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ subsvs pc, pc, r0, lsl #10 │ │ │ │ @ instruction: 0x372cf8d0 │ │ │ │ strle r0, [ip], #-2011 @ 0xfffff825 │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsceq pc, r0, r9, asr #4 │ │ │ │ + adceq pc, r0, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b09 │ │ │ │ vhsub.s32 d1, d23, d15 │ │ │ │ - @ instruction: 0x4610f831 │ │ │ │ + @ instruction: 0x4610f811 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrhteq pc, [r2], -r4 @ │ │ │ │ + eorseq pc, r2, r4, ror pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba2c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf5003230 │ │ │ │ @ instruction: 0xf013605f │ │ │ │ andle r0, lr, r1, lsl #6 │ │ │ │ @@ -60916,28 +60916,28 @@ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ tstcs r0, sp, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ ldrbeq r2, [r2, ip, lsr #14] │ │ │ │ @ instruction: 0xf64dd40c │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d9, d29 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vaddl.s8 q8, d16, d16 │ │ │ │ blmi 0x28bb94 │ │ │ │ addne pc, pc, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xfff2f226 │ │ │ │ + @ instruction: 0xffd2f226 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - ldrhteq pc, [r2], -r4 @ │ │ │ │ + eorseq pc, r2, r4, ror pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ stmibvc r9, {r2, r3, r9, sl, lr} │ │ │ │ blmi 0xfeef7dcc │ │ │ │ @ instruction: 0x460729ff │ │ │ │ @@ -60974,31 +60974,31 @@ │ │ │ │ rsbsle r2, r9, r0, lsl #16 │ │ │ │ mvnle r2, r1, lsl #16 │ │ │ │ ldmdacs r3, {r5, r8, fp, ip, sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ bicshi pc, r1, r0, asr #32 │ │ │ │ vadd.f32 d2, d0, d7 │ │ │ │ @ instruction: 0xf64f815d │ │ │ │ - vrsra.s64 d22, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0x10c880 │ │ │ │ stmdbvs r0!, {r0, r2, r7, r8, sl}^ │ │ │ │ @ instruction: 0x5198f8d5 │ │ │ │ streq lr, [r5, #-2608] @ 0xfffff5d0 │ │ │ │ bichi pc, lr, r0, asr #32 │ │ │ │ svceq 0x001ff01e │ │ │ │ stmdbvs r5!, {r0, r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf140062b │ │ │ │ blvs 0x86c044 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldrmi r8, [r2, #308] @ 0x134 │ │ │ │ sbchi pc, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x460b1c50 │ │ │ │ - stcne 2, cr15, [r0], #-312 @ 0xfffffec8 │ │ │ │ + stcleq 2, cr15, [r0], #312 @ 0x138 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - cdpeq 2, 14, cr15, cr8, cr14, {2} │ │ │ │ + cdpeq 2, 10, cr15, cr8, cr14, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ @ instruction: 0x46324659 │ │ │ │ vqsub.u8 d4, d16, d3 │ │ │ │ ldrmi r8, [r9], sp, lsr #1 │ │ │ │ @ instruction: 0xf1011c55 │ │ │ │ strls r0, [lr, #-2817] @ 0xfffff4ff │ │ │ │ movweq lr, #63949 @ 0xf9cd │ │ │ │ @@ -61049,15 +61049,15 @@ │ │ │ │ ldrb sp, [r1, -r2, lsl #1]! │ │ │ │ strtmi r2, [r1], -r0, ror #4 │ │ │ │ @ instruction: 0xf7c4a812 │ │ │ │ stmdbvc r3!, {r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ movwls r9, #38923 @ 0x980b │ │ │ │ @ instruction: 0xf1e89208 │ │ │ │ - ldmib sp, {r0, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r3], r8, lsl #6 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ blcs 0x3ec144 │ │ │ │ msrhi R8_usr, r0 │ │ │ │ sbcslt r3, fp, #67108864 @ 0x4000000 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r2], sl │ │ │ │ ldrtmi r5, [r8], -r0, lsl #4 │ │ │ │ @@ -61065,15 +61065,15 @@ │ │ │ │ movwcs r9, #8729 @ 0x2219 │ │ │ │ movwls sl, #2322 @ 0x912 │ │ │ │ movwcs r4, #5698 @ 0x1642 │ │ │ │ blvs 0x146444 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff18f7fb │ │ │ │ @ instruction: 0xf1e14658 │ │ │ │ - stmib sp, {r0, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r2, r3, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r2], -r2, lsl #12 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7fb2301 │ │ │ │ blls 0x24b958 │ │ │ │ @@ -61093,141 +61093,141 @@ │ │ │ │ cmnle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e8980a │ │ │ │ - @ instruction: 0x4642fa31 │ │ │ │ + @ instruction: 0x4642fa15 │ │ │ │ movwcs r4, #5763 @ 0x1683 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #3 │ │ │ │ @ instruction: 0x462b4638 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mrc2 7, 6, pc, cr0, cr11, {7} │ │ │ │ @ instruction: 0xf1e14658 │ │ │ │ - stmib sp, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cd9602 │ │ │ │ strtmi sl, [fp], -r4 │ │ │ │ andls r6, r4, #2228224 @ 0x220000 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf64de756 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x3cc280 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ rscsmi pc, r8, #536870916 @ 0x20000004 │ │ │ │ - blx 0xffa08596 │ │ │ │ + blx 0xff308596 │ │ │ │ svceq 0x0001f1bc │ │ │ │ blcs 0x23bc00 │ │ │ │ svcge 0x006df67f │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcvc pc, r0, sp, asr #12 │ │ │ │ + addvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d4 │ │ │ │ vqsub.s32 q2, q3, │ │ │ │ - svclt 0x0000fe63 │ │ │ │ + svclt 0x0000fe43 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r0, r3, r4, lsr #32 │ │ │ │ - eorseq r0, r3, r0 │ │ │ │ + eorseq pc, r2, r4, ror #31 │ │ │ │ + eorseq pc, r2, r0, asr #31 │ │ │ │ @ instruction: 0xf57f0668 │ │ │ │ blvs 0x8779ac │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ blvs 0x18779a4 │ │ │ │ @ instruction: 0x6c60b9f0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf64daedc │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - vshr.s64 d16, d0, #64 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x14cbeec │ │ │ │ adcsmi pc, r8, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 4, cr15, cr2, cr6, {1} │ │ │ │ + cdp2 2, 2, cr15, cr2, cr6, {1} │ │ │ │ andls r4, ip, r3, lsl #13 │ │ │ │ blvs 0x18858dc │ │ │ │ blvs 0xfe8782ac │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stcvs 14, cr10, [r0], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0x066bb1f0 │ │ │ │ strb sp, [r0], r1, ror #9 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ ssat sp, #29, sp, asr #1 │ │ │ │ - mrc2 2, 0, pc, cr4, cr11, {2} │ │ │ │ + ldc2l 2, cr15, [r4, #364]! @ 0x16c │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x114c328 │ │ │ │ vhadd.s8 d25, d2, d0 │ │ │ │ @ instruction: 0xf1ef42a7 │ │ │ │ - mulcs r0, r3, fp │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r7, ror fp @ │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3e │ │ │ │ andls r5, r0, r2, lsl r2 │ │ │ │ - blx 0xfe288652 │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1b88652 │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorseq pc, r8, lr, asr #4 │ │ │ │ + rscsvc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d22 │ │ │ │ vqsub.s32 d4, d22, d19 │ │ │ │ - @ instruction: 0xf64dfe0b │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64dfdeb │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ blmi 0xc4bf74 │ │ │ │ rsbsmi pc, r7, #536870916 @ 0x20000004 │ │ │ │ - ldc2l 2, cr15, [lr, #152]! @ 0x98 │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 2, cr15, [lr, #152] @ 0x98 │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, ip, sp, asr #12 │ │ │ │ + adcsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d25 │ │ │ │ vhsub.s32 q2, q3, q8 │ │ │ │ - @ instruction: 0xf64dfdf1 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64dfdd1 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q11, q8, #64 │ │ │ │ blmi 0x90bfa8 │ │ │ │ rsbmi pc, r2, #536870916 @ 0x20000004 │ │ │ │ - stc2l 2, cr15, [r4, #152]! @ 0x98 │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stc2l 2, cr15, [r4, #152] @ 0x98 │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvc pc, r4, sp, asr #12 │ │ │ │ + eorvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d12 │ │ │ │ vhsub.s32 q2, q3, q10 │ │ │ │ - @ instruction: 0xf64dfdd7 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64dfdb7 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ blmi 0x5cbfdc │ │ │ │ sbcsmi pc, r5, #536870916 @ 0x20000004 │ │ │ │ - stc2l 2, cr15, [sl, #152] @ 0x98 │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stc2 2, cr15, [sl, #152]! @ 0x98 │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andne pc, ip, lr, asr #4 │ │ │ │ + sbceq pc, ip, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d15 │ │ │ │ vqsub.s32 q2, q11, q3 │ │ │ │ - @ instruction: 0xf64dfdbd │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64dfd9d │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d23, d16, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x28c010 │ │ │ │ rsbsmi pc, sp, #536870916 @ 0x20000004 │ │ │ │ - ldc2 2, cr15, [r0, #152]! @ 0x98 │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2 2, cr15, [r0, #152] @ 0x98 │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andseq pc, ip, lr, asr #4 │ │ │ │ + sbcsvc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x73a8f503 │ │ │ │ adcmi pc, sl, #536870916 @ 0x20000004 │ │ │ │ - stc2 2, cr15, [r2, #152]! @ 0x98 │ │ │ │ - eorseq r0, r3, r0 │ │ │ │ - eorseq r0, r3, r4, lsr #32 │ │ │ │ + stc2 2, cr15, [r2, #152] @ 0x98 │ │ │ │ + eorseq pc, r2, r0, asr #31 │ │ │ │ + eorseq pc, r2, r4, ror #31 │ │ │ │ push {r0, r1, r3, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ bl 0xfeba3194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0, #-4072] @ 0xfffff018 │ │ │ │ ldrmi r4, [r0], r7, lsl #12 │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -61259,31 +61259,31 @@ │ │ │ │ stccs 0, cr5, [r0, #-16] │ │ │ │ @ instruction: 0xb1a6d14e │ │ │ │ @ instruction: 0xf04f9c01 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ bllt 0x18eec4 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ vadd.i8 d22, d10, d16 │ │ │ │ - cmpplt r8, #1792 @ p-variant is OBSOLETE @ 0x700 │ │ │ │ + cmpplt r8, #236544 @ p-variant is OBSOLETE @ 0x39c00 │ │ │ │ beq 0xc8454 │ │ │ │ ldrbmi r3, [r6, #-1120] @ 0xfffffba0 │ │ │ │ @ instruction: 0xb115d8f3 │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - blls 0x8bdc0 │ │ │ │ + blls 0x8bd50 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ bicsle r4, lr, r3, asr #10 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10ad0d8 │ │ │ │ stmib r4, {r0, r9, fp}^ │ │ │ │ vstr d7, [r4, #16] │ │ │ │ ldrmi r8, [r2, #2826]! @ 0xb0a │ │ │ │ strbteq pc, [r0], #-260 @ 0xfffffefc @ │ │ │ │ ldrb sp, [r8, pc, ror #7] │ │ │ │ @ instruction: 0x23aa6127 │ │ │ │ @@ -61294,15 +61294,15 @@ │ │ │ │ stmib r4, {r0, r1, r3, lr}^ │ │ │ │ @ instruction: 0xf8d9230a │ │ │ │ tstmi r1, #16 │ │ │ │ @ instruction: 0x2014f8d9 │ │ │ │ tstmi r3, #268435466 @ 0x1000000a │ │ │ │ strb r6, [r2, r3, ror #5] │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - stc2l 1, cr15, [r2, #912]! @ 0x390 │ │ │ │ + stc2l 1, cr15, [r6, #912] @ 0x390 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr5, {0} │ │ │ │ ldr sp, [sl, sl, lsr #3]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ... │ │ │ │ @@ -61341,39 +61341,39 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [r2], {255} @ 0xff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq r8, r8, lsl #24 │ │ │ │ @ instruction: 0x81b1f142 │ │ │ │ @ instruction: 0xf0844650 │ │ │ │ - blls 0x8abf0 │ │ │ │ + blls 0x8ab80 │ │ │ │ stccs 8, cr15, [r8], {83} @ 0x53 │ │ │ │ sbceq pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50d87f1 │ │ │ │ @ instruction: 0xf50a63ac │ │ │ │ @ instruction: 0xf44f5b40 │ │ │ │ smlabtcs r0, r0, r2, r6 │ │ │ │ ldrcs r4, [r0], #-1560 @ 0xfffff9e8 │ │ │ │ - b 0x1208ac0 │ │ │ │ + b 0xa08ac0 │ │ │ │ vmax.s8 d20, d14, d3 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ andvs r0, r1, sp, lsr #2 │ │ │ │ @ instruction: 0xf8db2202 │ │ │ │ vrshl.s8 , q10, q0 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf04f2403 │ │ │ │ stmib r0, {r0, fp}^ │ │ │ │ @ instruction: 0xf04f241b │ │ │ │ stmib r0, {r0, r1, r9, sl, fp}^ │ │ │ │ vqshl.s8 d18, d19, d8 │ │ │ │ vabal.s8 q10, d0, d1 │ │ │ │ sbchi r0, r6, r4, lsl #10 │ │ │ │ rsbvs pc, r6, r0, lsr #17 │ │ │ │ - ldrne pc, [r0, -lr, asr #4]! │ │ │ │ + ldrbeq pc, [r0, lr, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ sbcvs pc, r6, r0, lsr #17 │ │ │ │ sbccs pc, r9, r0, lsl #17 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ msrvs CPSR_sx, r0, lsr #17 │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ smlawtcs ip, r0, r8, pc @ │ │ │ │ @@ -61382,18 +61382,18 @@ │ │ │ │ addne pc, r8, r3, asr #17 │ │ │ │ ldrbne pc, [ip, #-2267]! @ 0xfffff725 @ │ │ │ │ rscne pc, r8, r3, asr #17 │ │ │ │ @ instruction: 0xf8832100 │ │ │ │ bicsvs r8, sp, #105 @ 0x69 │ │ │ │ rscspl pc, ip, r3, asr #17 │ │ │ │ vmin.s8 d22, d14, d15 │ │ │ │ - vbic.i32 d17, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 q8, q12, #0 │ │ │ │ cmpvs r8, sp, lsr #14 │ │ │ │ sbcvc pc, r0, r3, asr #17 │ │ │ │ - strbne pc, [r0, -lr, asr #4] @ │ │ │ │ + strne pc, [r0, -lr, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0xf8c36758 │ │ │ │ @ instruction: 0xf8c37120 │ │ │ │ sbcsvs r0, r9, #212 @ 0xd4 │ │ │ │ addne pc, ip, r3, asr #17 │ │ │ │ rscne pc, ip, r3, asr #17 │ │ │ │ smlawb r9, r3, r8, pc @ │ │ │ │ @@ -61402,21 +61402,21 @@ │ │ │ │ smlalbtvc pc, r8, r3, r8 @ │ │ │ │ strbvc pc, [ip, #-2267] @ 0xfffff725 @ │ │ │ │ @ instruction: 0x71a8f8c3 │ │ │ │ ldrbvc pc, [r0, #-2267] @ 0xfffff725 @ │ │ │ │ andvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ streq pc, [r6, -pc, asr #32] │ │ │ │ subvc pc, r9, #8585216 @ 0x830000 │ │ │ │ - strbne pc, [r8, -lr, asr #4] @ │ │ │ │ + strne pc, [r8, -lr, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ orrvc pc, r0, r3, asr #17 │ │ │ │ - ldrbne pc, [r4, -lr, asr #4] @ │ │ │ │ + ldrne pc, [r4, -lr, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ mvnvc pc, r3, asr #17 │ │ │ │ - strbne pc, [r0, -lr, asr #4]! @ │ │ │ │ + strne pc, [r0, -lr, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ subvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ ldrbvc pc, [r4, #-2267] @ 0xfffff725 @ │ │ │ │ strbtcs lr, [r3], #-2499 @ 0xfffff63d │ │ │ │ ldrbtcs lr, [fp], #-2499 @ 0xfffff63d │ │ │ │ ldrcs lr, [r3], #2499 @ 0x9c3 │ │ │ │ cmpppl ip, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -61430,15 +61430,15 @@ │ │ │ │ @ instruction: 0x11acf8c3 │ │ │ │ mvnseq pc, r3, asr #17 │ │ │ │ andne pc, ip, #12779520 @ 0xc30000 │ │ │ │ subseq pc, r4, #12779520 @ 0xc30000 │ │ │ │ orrgt pc, r9, r3, lsl #17 │ │ │ │ mvnls pc, r3, lsl #17 │ │ │ │ rsbvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ - strbne pc, [ip, -lr, asr #4]! @ │ │ │ │ + strne pc, [ip, -lr, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ adcvs pc, r6, #10682368 @ 0xa30000 │ │ │ │ ldrbvs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ sbcvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r0, #-2267]! @ 0xfffff725 │ │ │ │ msrvs CPSR_f, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r4, #-2267]! @ 0xfffff725 │ │ │ │ @@ -61450,23 +61450,23 @@ │ │ │ │ rsbspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ sbcspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ teqppl ip, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ orrspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ orrvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ strcc pc, [r2], -r0, asr #4 │ │ │ │ adcvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ - ldrbne pc, [r8, -lr, asr #4]! @ │ │ │ │ + ldrne pc, [r8, -lr, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ rsbne pc, ip, #12779520 @ 0xc30000 │ │ │ │ movwvc pc, #2243 @ 0x8c3 @ │ │ │ │ - strne pc, [r4, lr, asr #4] │ │ │ │ + strbne pc, [r4, -lr, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ adcseq pc, r4, #12779520 @ 0xc30000 │ │ │ │ msrvc SPSR_, #12779520 @ 0xc30000 │ │ │ │ - ldrne pc, [r0, lr, asr #4] │ │ │ │ + ldrbne pc, [r0, -lr, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ sbcne pc, ip, #12779520 @ 0xc30000 │ │ │ │ bicvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ tstpeq r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ msrne CPSR_fs, #12779520 @ 0xc30000 │ │ │ │ cmnpeq r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ orrne pc, ip, #12779520 @ 0xc30000 │ │ │ │ @@ -61498,21 +61498,21 @@ │ │ │ │ ldrvc pc, [ip, #-2267]! @ 0xfffff725 │ │ │ │ ldrtpl pc, [ip], #2243 @ 0x8c3 @ │ │ │ │ strbtcs pc, [ip], #2243 @ 0x8c3 @ │ │ │ │ strbtvs pc, [r6], #2211 @ 0x8a3 @ │ │ │ │ stmibvc r8!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strbvc pc, [r0, #-2267] @ 0xfffff725 @ │ │ │ │ bvc 0x28a718 │ │ │ │ - ldrne pc, [ip, lr, asr #4] │ │ │ │ + ldrbne pc, [ip, -lr, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strtvc pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ - strne pc, [r8, lr, asr #4]! │ │ │ │ + strbne pc, [r8, -lr, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strvc pc, [r0], #2243 @ 0x8c3 │ │ │ │ - ldrne pc, [r4, lr, asr #4]! │ │ │ │ + ldrbne pc, [r4, -lr, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strbtvc pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ ldrbtmi pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ streq pc, [r6, -pc, asr #32] │ │ │ │ ldrpl pc, [ip, #-2243] @ 0xfffff73d │ │ │ │ ldrvs pc, [r6, #-1293]! @ 0xfffffaf3 │ │ │ │ strbvc pc, [r9, #-2179] @ 0xfffff77d @ │ │ │ │ @@ -61530,24 +61530,24 @@ │ │ │ │ ldrbeq pc, [r4, #-2243] @ 0xfffff73d @ │ │ │ │ ldreq pc, [r4, #2243]! @ 0x8c3 │ │ │ │ bcs 0x1a8a788 │ │ │ │ ldrbcs pc, [ip, #-2267] @ 0xfffff725 @ │ │ │ │ bcs 0xff28a790 │ │ │ │ strbcs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ blcs 0xa8a798 │ │ │ │ - sbcne pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + addne pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bne 0xff38a7a4 │ │ │ │ blne 0xb8a7a8 │ │ │ │ strbcs pc, [r0, #-2243] @ 0xfffff73d @ │ │ │ │ andmi pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ ldrbcs pc, [ip, #-2243]! @ 0xfffff73d @ │ │ │ │ ldrbcs pc, [ip, #2243] @ 0x8c3 @ │ │ │ │ - sbcne pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + addne pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strcs pc, [r0, #2243]! @ 0x8c3 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xc8a49e │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf5044c17 │ │ │ │ @@ -61561,25 +61561,25 @@ │ │ │ │ ldreq r8, [sl], #1625 @ 0x659 │ │ │ │ strbthi pc, [r7], -r0, lsl #2 @ │ │ │ │ @ instruction: 0xf140069b │ │ │ │ subscs r8, ip, #116, 12 @ 0x7400000 │ │ │ │ ldcge 1, cr2, [r8], {0} │ │ │ │ @ instruction: 0xf50da899 │ │ │ │ movwls r6, #5101 @ 0x13ed │ │ │ │ - stmia r0!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stm r0, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stcmi 6, cr4, [r8], {33} @ 0x21 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bicsne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + orrsne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d25, d16, d8 │ │ │ │ @ instruction: 0xf8ad1303 │ │ │ │ and r3, r5, r7, ror #4 │ │ │ │ - eorseq r0, r3, r8, rrx │ │ │ │ - eorseq r0, r3, r8, lsr #8 │ │ │ │ - eorseq r0, r3, r8, lsr #20 │ │ │ │ + eorseq r0, r3, r8, lsr #32 │ │ │ │ + eorseq r0, r3, r8, ror #7 │ │ │ │ + eorseq r0, r3, r8, ror #19 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ tstcs r0, #-1879048186 @ 0x90000006 │ │ │ │ orrsls lr, fp, #3358720 @ 0x334000 │ │ │ │ orrsls r2, sp, #168, 6 @ 0xa0000002 │ │ │ │ movwmi pc, #42560 @ 0xa640 @ │ │ │ │ @ instruction: 0xf50a939f │ │ │ │ @ instruction: 0xf5045359 │ │ │ │ @@ -61602,15 +61602,15 @@ │ │ │ │ ldmibeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ movwvs lr, #10579 @ 0x2953 │ │ │ │ ldrvs pc, [r5], #1445 @ 0x5a5 │ │ │ │ movwls r1, #14824 @ 0x39e8 │ │ │ │ vst1.8 {d25-d27}, [pc], r2 │ │ │ │ vmlal.u8 q11, d22, d13 │ │ │ │ strls r2, [r8, -r4, asr #15] │ │ │ │ - stmda lr, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmda lr!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8c446a4 │ │ │ │ subscs r8, ip, #48 @ 0x30 │ │ │ │ vaddw.s32 q1, , d0 │ │ │ │ movwcs r4, #49220 @ 0xc044 │ │ │ │ @ instruction: 0x71a39501 │ │ │ │ blne 0x449ea0 │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ @@ -61620,28 +61620,28 @@ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ ldrbeq pc, [r5], #-1600 @ 0xfffff9c0 @ │ │ │ │ subvc pc, r0, ip, asr #17 │ │ │ │ teqpne r9, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ andsmi pc, ip, ip, asr #17 │ │ │ │ eorscc pc, ip, ip, asr #17 │ │ │ │ - strbtne pc, [r0], #590 @ 0x24e @ │ │ │ │ + strtne pc, [r0], #590 @ 0x24e │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ strbvc pc, [sp], fp, asr #4 @ │ │ │ │ streq pc, [r4], -r0, asr #5 │ │ │ │ andmi pc, r0, ip, asr #17 │ │ │ │ subvs pc, r4, ip, asr #17 │ │ │ │ strbvc pc, [r9, #-1607]! @ 0xfffff9b9 @ │ │ │ │ streq pc, [r4, #-704] @ 0xfffffd40 │ │ │ │ strvc pc, [r5], #-1607 @ 0xfffff9b9 │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ subpl pc, r8, ip, asr #17 │ │ │ │ submi pc, ip, ip, asr #17 │ │ │ │ - vcgt.s8 d25, d10, d4 │ │ │ │ - stmdals r1, {r1, r4, fp, sp, lr, pc} │ │ │ │ + vcgt.s8 d25, d9, d4 │ │ │ │ + stmdals r1, {r1, r4, r5, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ cdpvc 4, 4, cr15, cr8, cr15, {3} │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ stcvs 5, cr15, [r9], {160} @ 0xa0 │ │ │ │ subseq pc, r5, #64, 12 @ 0x4000000 │ │ │ │ eorcc pc, r8, ip, asr #17 │ │ │ │ stmib ip, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f380b │ │ │ │ @@ -61651,32 +61651,32 @@ │ │ │ │ ldrvs lr, [r1, #-2508] @ 0xfffff634 │ │ │ │ andscs pc, ip, ip, asr #17 │ │ │ │ @ instruction: 0xf8cc2259 │ │ │ │ strmi r4, [r4], -ip, asr #32 │ │ │ │ movwhi lr, #14796 @ 0x39cc │ │ │ │ @ instruction: 0xf8cc4470 │ │ │ │ vqadd.s8 d25, d14, d4 │ │ │ │ - vqdmlal.s , d16, d0[6] │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf8cc032d │ │ │ │ @ instruction: 0xf6403000 │ │ │ │ vsubw.s8 q10, q0, d9 │ │ │ │ @ instruction: 0xf8cc3303 │ │ │ │ @ instruction: 0xf5a43005 │ │ │ │ vshl.s8 , q5, │ │ │ │ - blls 0x885e8 │ │ │ │ + blls 0x88568 │ │ │ │ ldmibge r0!, {r9, sp} │ │ │ │ @ instruction: 0xf8a44650 │ │ │ │ @ instruction: 0xf853b004 │ │ │ │ @ instruction: 0xf8c43c08 │ │ │ │ @ instruction: 0xf0139014 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ @ instruction: 0x71a3030d │ │ │ │ movtmi pc, #63040 @ 0xf640 @ │ │ │ │ vrhadd.s8 q11, q15, │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vrsra.s64 d17, d20, #64 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ msrcs CPSR_fsc, #77594624 @ 0x4a00000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ vcgt.s8 q11, q13, │ │ │ │ vbic.i32 d17, #2304 @ 0x00000900 │ │ │ │ strtvs r0, [r3], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0x63b1f24a │ │ │ │ @@ -61713,44 +61713,44 @@ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ vcgt.s8 d25, d10, d12 │ │ │ │ vsubw.s8 q8, q0, d9 │ │ │ │ movwls r0, #37636 @ 0x9304 │ │ │ │ @ instruction: 0x23b9f247 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ vcgt.s8 d25, d14, d11 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vrsra.s64 d17, d28, #64 │ │ │ │ tstls r2, #-1275068416 @ 0xb4000000 │ │ │ │ - movwcs pc, #33358 @ 0x824e @ │ │ │ │ + bicne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d25, d14, d3 │ │ │ │ - vorr.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ tstls r4, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0x63adf50d │ │ │ │ @ instruction: 0xf50d9307 │ │ │ │ movwls r6, #25516 @ 0x63ac │ │ │ │ ldmdals r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ - stc2l 1, cr15, [r0, #-924] @ 0xfffffc64 │ │ │ │ + stc2 1, cr15, [r4, #-924]! @ 0xfffffc64 │ │ │ │ strmi r4, [r4], -r9, asr #12 │ │ │ │ ldmdals r3, {r0, r1, ip, pc} │ │ │ │ bleq 0x4088b8 │ │ │ │ - ldc2 1, cr15, [r8, #-924]! @ 0xfffffc64 │ │ │ │ + ldc2 1, cr15, [ip, #-924] @ 0xfffffc64 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ ldmdals r4, {r2, ip, pc} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2 1, cr15, [r0, #-924]! @ 0xfffffc64 │ │ │ │ + ldc2 1, cr15, [r4, #-924] @ 0xfffffc64 │ │ │ │ strmi r4, [r7], -r9, asr #12 │ │ │ │ vhadd.s8 d25, d14, d5 │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf1e7002d │ │ │ │ - blls 0xcbc40 │ │ │ │ + blls 0xcbbd0 │ │ │ │ vst1.8 {d20-d22}, [pc], r6 │ │ │ │ @ instruction: 0xf5a372c0 │ │ │ │ tstcs r0, r2, lsl #6 │ │ │ │ vmin.s8 d20, d9, d8 │ │ │ │ - bls 0x4c8498 │ │ │ │ + bls 0x4c8418 │ │ │ │ @ instruction: 0x46039910 │ │ │ │ smlawtcs r7, r0, r9, lr │ │ │ │ cdpvc 4, 0, cr15, cr0, cr15, {2} │ │ │ │ strvs r6, [r1], #-962 @ 0xfffffc3e │ │ │ │ stmdbls r6, {r1, r2, r3, r9, fp, ip, pc} │ │ │ │ adccs pc, r8, r0, asr #17 │ │ │ │ bls 0x2f0bdc │ │ │ │ @@ -61807,34 +61807,34 @@ │ │ │ │ @ instruction: 0xf8c30164 │ │ │ │ strtmi r2, [r1], -ip, ror #2 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, r5, #671744 @ 0xa4000 │ │ │ │ stmdals r3, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - mrrc2 1, 14, pc, sl, cr0 @ │ │ │ │ + ldc2 1, cr15, [lr], #-896 @ 0xfffffc80 │ │ │ │ @ instruction: 0xf1e09804 │ │ │ │ - stmdals r5, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrrc2 1, 14, pc, r4, cr0 @ │ │ │ │ + stmdals r5, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldc2 1, cr15, [r8], #-896 @ 0xfffffc80 │ │ │ │ @ instruction: 0xf1e04630 │ │ │ │ - blls 0x28ba14 │ │ │ │ + blls 0x28b9a4 │ │ │ │ @ instruction: 0xf47f454b │ │ │ │ @ instruction: 0xf50aaf49 │ │ │ │ @ instruction: 0xf8db5b40 │ │ │ │ @ instruction: 0xf013357c │ │ │ │ suble r6, pc, r0, asr #30 │ │ │ │ cmnpvs r0, #3 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0070f1b3 │ │ │ │ blls 0xc0a18 │ │ │ │ strvc pc, [r0, #-1135] @ 0xfffffb91 │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ vmul.i8 , , q4 │ │ │ │ - @ instruction: 0xf24eee92 │ │ │ │ - vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf24eee72 │ │ │ │ + vrsra.s64 , q10, #64 │ │ │ │ andcs r0, r0, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0xf6406023 │ │ │ │ adchi r1, r3, pc, lsl #6 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ rsbcc pc, r4, r4, lsr #17 │ │ │ │ @ instruction: 0xf8842305 │ │ │ │ @ instruction: 0xf50a3069 │ │ │ │ @@ -61852,15 +61852,15 @@ │ │ │ │ cmnpmi sl, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ strbvs r6, [r3, r3, ror #3]! │ │ │ │ rsbvc r2, r3, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x03a9f249 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8c463e3 │ │ │ │ vqadd.s8 d19, d30, d12 │ │ │ │ - vbic.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ @ instruction: 0xf8c4f7ff │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ @ instruction: 0x465061b8 │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ ldrbcc pc, [r8, #2267] @ 0x8db @ │ │ │ │ andseq pc, pc, #72, 4 @ 0x80000004 │ │ │ │ @@ -61915,27 +61915,27 @@ │ │ │ │ blls 0x8abb4 │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ mvnvs pc, #54525952 @ 0x3400000 │ │ │ │ moveq r9, #67108864 @ 0x4000000 │ │ │ │ tstcs r0, r5, lsr r5 │ │ │ │ vqsub.s8 q1, , │ │ │ │ vhadd.s8 , , │ │ │ │ - ldrdeq lr, [r1, lr]! @ │ │ │ │ + @ instruction: 0x01a1edbe │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ @ instruction: 0xf04f4650 │ │ │ │ @ instruction: 0xf88d0304 │ │ │ │ @ instruction: 0xf04f3566 │ │ │ │ @ instruction: 0xf8cd03fc │ │ │ │ vst3.16 {d19,d21,d23}, [pc :256], r4 │ │ │ │ @ instruction: 0xf8cd638b │ │ │ │ vst3.32 {d19,d21,d23}, [pc :64], r4 │ │ │ │ @ instruction: 0xf8cd6389 │ │ │ │ @ instruction: 0xf64e3598 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8cd032d │ │ │ │ vrshl.s8 , q8, q0 │ │ │ │ @ instruction: 0xf8ad730f │ │ │ │ @ instruction: 0xf64a3564 │ │ │ │ vqdmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf8cd0304 │ │ │ │ svclt 0x004435a4 │ │ │ │ @@ -61965,29 +61965,29 @@ │ │ │ │ @ instruction: 0xfff4f7fe │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ @ instruction: 0x01a24c08 │ │ │ │ ldrbthi pc, [r2], #-257 @ 0xfffffeff @ │ │ │ │ ldrcc pc, [r4, #-2267]! @ 0xfffff725 │ │ │ │ @ instruction: 0xf0410f1b │ │ │ │ and r8, sp, r1, lsr r4 │ │ │ │ - eorseq r1, r3, r8, ror #13 │ │ │ │ - eorseq r4, r3, r8, lsr r1 │ │ │ │ - ldrhteq r4, [r3], -r8 │ │ │ │ - eorseq r4, r3, r8, lsr sp │ │ │ │ - eorseq r4, r3, r8, asr lr │ │ │ │ - ldrhteq r5, [r3], -r8 │ │ │ │ - eorseq r5, r3, r8, asr r7 │ │ │ │ + eorseq r1, r3, r8, lsr #13 │ │ │ │ + ldrshteq r4, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, ror r2 │ │ │ │ + ldrshteq r4, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, lsl lr │ │ │ │ + eorseq r5, r3, r8, ror r4 │ │ │ │ + eorseq r5, r3, r8, lsl r7 │ │ │ │ @ instruction: 0xf50a9e01 │ │ │ │ vst3.16 {d21,d23,d25}, [pc :64], r8 │ │ │ │ tstcs r0, r0, lsl r2 │ │ │ │ strvc pc, [r2], #-1446 @ 0xfffffa5a │ │ │ │ stmdbeq r6, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ vadd.i8 d16, d9, d7 │ │ │ │ - ldc 13, cr14, [r5, #376] @ 0x178 │ │ │ │ + ldc 13, cr14, [r5, #248] @ 0xf8 │ │ │ │ @ instruction: 0xf5a68b00 │ │ │ │ @ instruction: 0xf04f6389 │ │ │ │ @ instruction: 0xf04f0eff │ │ │ │ @ instruction: 0xf8840c0f │ │ │ │ @ instruction: 0xf884e009 │ │ │ │ vst4.16 {d30-d33}, [pc :128], r9 │ │ │ │ @ instruction: 0xf8847290 │ │ │ │ @@ -62014,22 +62014,22 @@ │ │ │ │ @ instruction: 0x63230503 │ │ │ │ movwvc pc, #22087 @ 0x5647 @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ rsbpl pc, r6, r4, lsl #17 │ │ │ │ sbcvc pc, r6, r4, lsl #17 │ │ │ │ @ instruction: 0xf8842505 │ │ │ │ vrhadd.s8 d25, d30, d6 │ │ │ │ - vabdl.s8 q11, d16, d8 │ │ │ │ + vqdmlsl.s q11, d0, d0[2] │ │ │ │ @ instruction: 0xf884072d │ │ │ │ eorvs r5, r7, r6, lsr #2 │ │ │ │ strbne pc, [sp, #1608] @ 0x648 @ │ │ │ │ streq pc, [r4, #-704] @ 0xfffffd40 │ │ │ │ subgt pc, r4, r4, asr #17 │ │ │ │ vshl.s8 d22, d21, d14 │ │ │ │ - @ instruction: 0xf2c06c90 │ │ │ │ + vmov.i32 q11, #255 @ 0x000000ff │ │ │ │ movwls r0, #44077 @ 0xac2d │ │ │ │ tstcs r0, #-486539264 @ 0xe3000000 │ │ │ │ rsbgt pc, r0, r4, asr #17 │ │ │ │ sbcgt pc, r0, r4, asr #17 │ │ │ │ blhi 0x308238 │ │ │ │ smlawtgt r0, r4, r8, pc @ │ │ │ │ orr pc, r9, r4, lsl #17 │ │ │ │ @@ -62037,26 +62037,26 @@ │ │ │ │ strbtcc lr, [r4], -r4, asr #19 │ │ │ │ ldrbtcc lr, [ip], -r4, asr #19 │ │ │ │ orrgt pc, r0, r4, asr #17 │ │ │ │ mvngt pc, r4, asr #17 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ mvnhi pc, r4, lsl #17 │ │ │ │ mvngt pc, r4, lsl #17 │ │ │ │ - stcl 2, cr15, [r8], #292 @ 0x124 │ │ │ │ + stcl 2, cr15, [r8], {73} @ 0x49 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ @ instruction: 0xf880020f │ │ │ │ andscs r2, r0, #100 @ 0x64 │ │ │ │ ldrtcs lr, [r4], -r0, asr #19 │ │ │ │ @ instruction: 0x2608f8db │ │ │ │ tstpvc lr, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vst3.8 {d22-d24}, [pc], r5 │ │ │ │ movwvs r6, #5504 @ 0x1580 │ │ │ │ tstpeq r3, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ rsbhi pc, r9, r0, lsl #17 │ │ │ │ - ldcvs 2, cr15, [r8], {78} @ 0x4e │ │ │ │ + mrrcvs 2, 4, pc, r8, cr14 @ │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ sbcls pc, r9, r0, lsl #17 │ │ │ │ @ instruction: 0xf04f71c1 │ │ │ │ cmpvs r6, r2, lsl #16 │ │ │ │ ldmibcc r9!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbvs r6, [r6, -r7, lsl #12] │ │ │ │ @@ -62073,31 +62073,31 @@ │ │ │ │ stcls 0, cr5, [r1, #-880] @ 0xfffffc90 │ │ │ │ @ instruction: 0xf5a59801 │ │ │ │ @ instruction: 0xf8c365d1 │ │ │ │ @ instruction: 0xf8c3c000 │ │ │ │ vshr.s64 , q14, #32 │ │ │ │ @ instruction: 0xf8c36083 │ │ │ │ vhadd.s8 d24, d14, d12 │ │ │ │ - vmull.s8 q11, d16, d20 │ │ │ │ + vqdmulh.s d22, d0, d0[5] │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf8c380cc │ │ │ │ vhadd.s8 q14, , q0 │ │ │ │ - mlavs pc, sl, ip, lr @ │ │ │ │ + eorvs lr, pc, sl, ror ip @ │ │ │ │ strtmi r9, [fp], -r1, lsl #30 │ │ │ │ @ instruction: 0xf04f616e │ │ │ │ stc 2, cr0, [r5, #60] @ 0x3c │ │ │ │ @ instruction: 0xf04f8b0a │ │ │ │ @ instruction: 0x712a0c04 │ │ │ │ @ instruction: 0xf8852100 │ │ │ │ @ instruction: 0xf5a7c009 │ │ │ │ vst3.16 {d23,d25,d27}, [pc], sl │ │ │ │ @ instruction: 0x46287290 │ │ │ │ ldcne 2, cr15, [r0], {72} @ 0x48 │ │ │ │ andsgt pc, r0, r3, asr #17 │ │ │ │ - stc 2, cr15, [r0], {73} @ 0x49 │ │ │ │ + stcl 2, cr15, [r0], #-292 @ 0xfffffedc │ │ │ │ @ instruction: 0xf04f2210 │ │ │ │ @ instruction: 0x712b030f │ │ │ │ sbccc pc, r4, r5, lsl #17 │ │ │ │ cmpppl r8, #41943040 @ p-variant is OBSOLETE @ 0x2800000 │ │ │ │ stmib r5, {r0, r1, r4, sl, lr}^ │ │ │ │ stmib r5, {r2, r9, sl, sp}^ │ │ │ │ tstcs r0, r4, lsr r6 │ │ │ │ @@ -62113,68 +62113,68 @@ │ │ │ │ strbvs r4, [fp, lr, lsl #6]! │ │ │ │ bicvs pc, r5, #700448768 @ 0x29c00000 │ │ │ │ blvc 0x308384 │ │ │ │ blvc 0x908388 │ │ │ │ rscsls pc, ip, r5, asr #17 │ │ │ │ ldrmi r9, [pc], -r1, lsl #14 │ │ │ │ vcgt.s8 d25, d14, d2 │ │ │ │ - vrsra.s64 d22, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf885032d │ │ │ │ eorvs r8, fp, r9, asr #1 │ │ │ │ mvnsmi pc, #72, 12 @ 0x4800000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8c563eb │ │ │ │ vqadd.s8 d19, d30, d12 │ │ │ │ - vrsra.s64 d22, d20, #64 │ │ │ │ + vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ strtvs r0, [fp], -sp, lsr #6 │ │ │ │ - @ instruction: 0x63bcf24e │ │ │ │ + cmnpvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbccc pc, r0, r5, asr #17 │ │ │ │ - ldc 2, cr15, [r8], #-292 @ 0xfffffedc │ │ │ │ + ldc 2, cr15, [r8], {73} @ 0x49 │ │ │ │ blls 0x9e69c │ │ │ │ andeq pc, pc, #79 @ 0x4f │ │ │ │ eorsls pc, ip, r7, asr #17 │ │ │ │ @ instruction: 0xf04f713a │ │ │ │ subvc r0, pc, #786432 @ 0xc0000 │ │ │ │ cmpvs lr, pc, lsl #12 │ │ │ │ vrshr.s32 d2, d0, #29 │ │ │ │ smlabtvs sl, r3, r0, r5 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ ldmibvs r9!, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - bicvs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + orrvs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vqadd.s8 d22, d9, d27 │ │ │ │ - @ instruction: 0xf8dbec1e │ │ │ │ + @ instruction: 0xf8dbebfe │ │ │ │ @ instruction: 0xf8c9350c │ │ │ │ @ instruction: 0xf04f6014 │ │ │ │ @ instruction: 0xf889020f │ │ │ │ andscs r2, r0, #4 │ │ │ │ @ instruction: 0xf8c9021b │ │ │ │ blls 0x98ea4 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ andscs pc, r0, r9, asr #17 │ │ │ │ strtvs pc, [sp], r3, lsr #11 │ │ │ │ vrshr.s32 q1, , #29 │ │ │ │ @ instruction: 0xf04f5063 │ │ │ │ @ instruction: 0xf24e0c04 │ │ │ │ - vqdmlal.s q11, d16, d0[3] │ │ │ │ + vsubw.s8 q11, q8, d12 │ │ │ │ @ instruction: 0xf889032d │ │ │ │ @ instruction: 0xf8c9c009 │ │ │ │ vhadd.s8 d19, d9, d0 │ │ │ │ - @ instruction: 0xf8dbebfc │ │ │ │ + @ instruction: 0xf8dbebdc │ │ │ │ @ instruction: 0xf04f2510 │ │ │ │ adcsvs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ bmi 0xff115248 │ │ │ │ teqvc r3, r8, asr #17 │ │ │ │ @ instruction: 0xf04f4643 │ │ │ │ teqvs r7, r0, lsr #25 │ │ │ │ andsgt pc, r4, r6, asr #17 │ │ │ │ stcmi 2, cr15, [r4], {64} @ 0x40 │ │ │ │ andgt pc, r8, r6, lsr #17 │ │ │ │ - ldclvs 2, cr15, [r4], {78} @ 0x4e │ │ │ │ + ldcvs 2, cr15, [r4], {78} @ 0x4e │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, r6, asr #17 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ svcge 0x00ca9b00 │ │ │ │ stccs 8, cr15, [r8], {83} @ 0x53 │ │ │ │ b 0x110febc │ │ │ │ bfieq r2, r2, #7, #21 │ │ │ │ @@ -62234,19 +62234,19 @@ │ │ │ │ @ instruction: 0x5606e9d3 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstphi ip, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ subscs r9, sl, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf5a34641 │ │ │ │ vaddhn.i64 d7, , q1 │ │ │ │ vhadd.s8 d18, d9, d2 │ │ │ │ - movwcs lr, #19296 @ 0x4b60 │ │ │ │ + movwcs lr, #19264 @ 0x4b40 │ │ │ │ strpl lr, [sl], -r4, asr #19 │ │ │ │ mvncs r7, #805306370 @ 0x30000002 │ │ │ │ vrhadd.s8 q11, q7, │ │ │ │ - vbic.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 q11, q10, #64 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ vhadd.s8 d24, d16, d19 │ │ │ │ @ instruction: 0x63236304 │ │ │ │ tstcs r0, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf8c421a8 │ │ │ │ stmib r4, {r4, r5, pc}^ │ │ │ │ @@ -62260,17 +62260,17 @@ │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ blls 0x8c64c │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ subscs r9, ip, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf5a32100 │ │ │ │ @ instruction: 0xf5a3754a │ │ │ │ vhadd.s8 , q7, │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ eorvs r0, fp, sp, lsr #6 │ │ │ │ - bl 0xa098fc │ │ │ │ + bl 0x2098fc │ │ │ │ strbtvs r9, [fp], #2826 @ 0xb0a │ │ │ │ stcvc 4, cr15, [lr], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0x3618f8db │ │ │ │ adcvs r2, fp, #0, 4 │ │ │ │ cdpmi 6, 1, cr15, cr13, cr0, {2} │ │ │ │ vst2.8 {d25,d27}, [pc], r8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @@ -62355,21 +62355,21 @@ │ │ │ │ stmdbmi ip, {r0, r3, r4, r5, sl, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ ldcpl 5, cr15, [fp, #52]! @ 0x34 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ svclt 0x0000bcdd │ │ │ │ - mlaseq r3, r8, r9, r5 │ │ │ │ - eorseq r5, r3, r8, ror #21 │ │ │ │ - eorseq r5, r3, r0, asr #29 │ │ │ │ - eorseq r6, r3, r0, lsl #5 │ │ │ │ - eorseq r6, r3, r0, asr #12 │ │ │ │ + eorseq r5, r3, r8, asr r9 │ │ │ │ + eorseq r5, r3, r8, lsr #21 │ │ │ │ + eorseq r5, r3, r0, lsl #29 │ │ │ │ + eorseq r6, r3, r0, asr #4 │ │ │ │ + eorseq r6, r3, r0, lsl #12 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r6, r3, r0, lsl #17 │ │ │ │ + eorseq r6, r3, r0, asr #16 │ │ │ │ @ instruction: 0x4650491e │ │ │ │ stc2l 7, cr15, [sl], {254} @ 0xfe │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ ldrbeq r3, [r9], r8, lsl #24 │ │ │ │ stmibge r7!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5044c1a │ │ │ │ @ instruction: 0x46217510 │ │ │ │ @@ -62393,24 +62393,24 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2 7, cr15, [sl], {254} @ 0xfe │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq sl, r8, lsl #24 │ │ │ │ blge 0xffc8a7d8 │ │ │ │ svclt 0x0000e00a │ │ │ │ - eorseq r0, r3, r8, asr #13 │ │ │ │ - eorseq r0, r3, r8, lsr #14 │ │ │ │ - eorseq r0, r3, r8, ror #18 │ │ │ │ - eorseq r0, r3, r8, asr #19 │ │ │ │ - eorseq r1, r3, r8, asr #14 │ │ │ │ + eorseq r0, r3, r8, lsl #13 │ │ │ │ + eorseq r0, r3, r8, ror #13 │ │ │ │ + eorseq r0, r3, r8, lsr #18 │ │ │ │ + eorseq r0, r3, r8, lsl #19 │ │ │ │ + eorseq r1, r3, r8, lsl #14 │ │ │ │ stmibvs ip!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ addspl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - b 0x489b28 │ │ │ │ - movtcs pc, #16974 @ 0x424e @ │ │ │ │ + ldmib r0!, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + movwcs pc, #16974 @ 0x424e @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ movtvc pc, #5199 @ 0x144f @ │ │ │ │ andcc pc, r6, r9, lsr #17 │ │ │ │ rsbcc pc, r6, r9, lsr #17 │ │ │ │ @ instruction: 0xf8a92510 │ │ │ │ strtcs r3, [r8], r6, asr #1 │ │ │ │ @@ -62441,171 +62441,171 @@ │ │ │ │ vrhadd.s8 d20, d9, d28 │ │ │ │ vaddhn.i16 d16, q8, │ │ │ │ movwls r0, #17412 @ 0x4404 │ │ │ │ movwcs r9, #4618 @ 0x120a │ │ │ │ @ instruction: 0xf1009112 │ │ │ │ @ instruction: 0xf8c90120 │ │ │ │ vhadd.s8 d19, d14, d12 │ │ │ │ - vmla.i d18, d16, d0[0] │ │ │ │ + vaddl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf889002d │ │ │ │ tstls r4, r9, rrx │ │ │ │ - cmppcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + tstpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andspl pc, r0, r9, asr #17 │ │ │ │ rsbcc pc, r0, r9, asr #17 │ │ │ │ - msrcs SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ + msrcs CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ rsbspl pc, r0, r9, asr #17 │ │ │ │ sbccc pc, r0, r9, asr #17 │ │ │ │ - orrcs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + movtcs pc, #590 @ 0x24e @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbcspl pc, r0, r9, asr #17 │ │ │ │ smlawtcc r0, r9, r8, pc @ │ │ │ │ - orrscs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + cmppcs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ teqppl r0, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ addsvc pc, ip, r9, asr #17 │ │ │ │ - @ instruction: 0x21acf24e │ │ │ │ + msrcs (UNDEF: 108), lr │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscsvc pc, ip, r9, asr #17 │ │ │ │ cmppvc ip, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ - rscscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + adcscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ orrcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf50a1973 │ │ │ │ tstls lr, #88, 12 @ 0x5800000 │ │ │ │ - bicscs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + orrscs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andls r9, r7, r5, lsl #2 │ │ │ │ - tstpcc r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccs pc, r8, lr, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ - andscc pc, r8, lr, asr #4 │ │ │ │ + sbcscs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andls r9, ip, fp, lsl #2 │ │ │ │ - teqpcc r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + mvnscs pc, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - rsbcc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + eorcc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r9, lr, #872415232 @ 0x34000000 │ │ │ │ - cmnpcc r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpcc r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcc pc, ip, lr, asr #4 │ │ │ │ + subcc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r0, pc, lsl #2 │ │ │ │ - @ instruction: 0x33a8f24e │ │ │ │ + msrcc SPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - adcscc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + rsbscc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r3, #1140850688 @ 0x44000000 │ │ │ │ - bicscc pc, r0, lr, asr #4 │ │ │ │ + orrscc pc, r0, lr, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, r4, lr, asr #4 │ │ │ │ + adccc pc, r4, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r6, r5, lsl r1 │ │ │ │ - movwmi pc, #590 @ 0x24e @ │ │ │ │ + biccc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - andsmi pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + sbcscc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r8, #1543503872 @ 0x5c000000 │ │ │ │ - teqpmi r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, lr, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsmi pc, r4, lr, asr #4 │ │ │ │ + andsmi pc, r4, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, sl, r9, lsl r1 │ │ │ │ teqpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - cmnpmi r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + teqpmi r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vand d25, d14, d18 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vmlal.s q10, d0, d0[1] │ │ │ │ tstls fp, #-805306366 @ 0xd0000002 │ │ │ │ vqsub.s8 d25, d14, d12 │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ vhadd.s8 d16, d14, d29 │ │ │ │ - vsubhn.i16 d20, q8, q14 │ │ │ │ + vmlsl.s q10, d0, d0[7] │ │ │ │ andsls r0, sp, sp, lsr #12 │ │ │ │ vmin.s8 d25, d14, d15 │ │ │ │ - vorr.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 q10, q2, #64 │ │ │ │ vcgt.s8 d16, d14, d29 │ │ │ │ - vmlsl.s q10, d16, d0[0] │ │ │ │ + vsubhn.i16 d20, q8, q0 │ │ │ │ @ instruction: 0x9323062d │ │ │ │ vmax.s8 d25, d14, d16 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 q10, q8, #64 │ │ │ │ vhsub.s8 d16, d14, d29 │ │ │ │ - @ instruction: 0xf2c046dc │ │ │ │ + @ instruction: 0xf2c0469c │ │ │ │ eorls r0, r4, #47185920 @ 0x2d00000 │ │ │ │ vmax.s8 d25, d14, d17 │ │ │ │ - vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q10, q14, #64 │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - @ instruction: 0xf2c046f8 │ │ │ │ + @ instruction: 0xf2c046b8 │ │ │ │ @ instruction: 0x9125062d │ │ │ │ vmax.s8 d25, d14, d18 │ │ │ │ - vmla.i d21, d0, d0[2] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ vhadd.s8 d16, d14, d29 │ │ │ │ - vorr.i32 , #1024 @ 0x00000400 │ │ │ │ + vorr.i32 d21, #1024 @ 0x00000400 │ │ │ │ eorls r0, r6, sp, lsr #6 │ │ │ │ vcgt.s8 d25, d14, d23 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ eorls r0, r8, #-805306366 @ 0xd0000002 │ │ │ │ @ instruction: 0xf6409401 │ │ │ │ vaddhn.i16 d20, q0, │ │ │ │ strls r3, [r2], #-1027 @ 0xfffffbfd │ │ │ │ strtcs pc, [sp], #-1610 @ 0xfffff9b6 │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ vqshl.s8 d25, d21, d10 │ │ │ │ vmvn.i32 d17, #589824 @ 0x00090000 │ │ │ │ ldrtls r0, [r6], #-1028 @ 0xfffffbfc │ │ │ │ ldrbeq pc, [r1], #586 @ 0x24a @ │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf04f9437 │ │ │ │ stcls 14, cr0, [r3], {4} │ │ │ │ - cmnppl r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ orr pc, r9, r9, lsl #17 │ │ │ │ vrhadd.s8 d25, d14, d25 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ @ instruction: 0xf8cd002d │ │ │ │ ldc 0, cr9, [r4, #-96] @ 0xffffffa0 │ │ │ │ vqdmulh.s d23, d14, d2 │ │ │ │ - vrsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ eorls r0, sl, sp, lsr #6 │ │ │ │ vcgt.s8 d25, d14, d27 │ │ │ │ - vrshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ stc 2, cr0, [r9, #180] @ 0xb4 │ │ │ │ vldr d7, [r4, #40] @ 0x28 │ │ │ │ vqdmulh.s d23, d14, d0 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d21, d0, d0[5] │ │ │ │ stcls 1, cr0, [r5], {45} @ 0x2d │ │ │ │ mvnmi pc, r9, asr #17 │ │ │ │ - ldrtpl pc, [r0], lr, asr #4 @ │ │ │ │ + ldrbtpl pc, [r0], -lr, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf8c99c07 │ │ │ │ vhsub.s8 q10, q7, q0 │ │ │ │ - vmov.i16 , #0 @ 0x0000 │ │ │ │ + vmov.i16 d19, #0 @ 0x0000 │ │ │ │ stcls 8, cr0, [r8], {45} @ 0x2d │ │ │ │ adcmi pc, r0, #13172736 @ 0xc90000 │ │ │ │ blpl 0x108a8f4 │ │ │ │ @ instruction: 0xf50d9c09 │ │ │ │ @ instruction: 0xf8c95cab │ │ │ │ strcs r4, [r1], #-768 @ 0xfffffd00 │ │ │ │ blvc 0x908b00 │ │ │ │ eorls r4, ip, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0x912d2312 │ │ │ │ @ instruction: 0x962e2130 │ │ │ │ - strbpl pc, [r0], lr, asr #4 @ │ │ │ │ + strpl pc, [r0], lr, asr #4 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ vmax.s8 d25, d14, d31 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vsubhn.i16 d21, q8, q4 │ │ │ │ ldrtls r0, [r0], -sp, lsr #12 │ │ │ │ - ldrbpl pc, [r4], lr, asr #4 @ │ │ │ │ + ldrpl pc, [r4], lr, asr #4 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ vmin.s8 d25, d14, d17 │ │ │ │ - @ instruction: 0xf2c056dc │ │ │ │ + @ instruction: 0xf2c0569c │ │ │ │ ldrtls r0, [r3], -sp, lsr #12 │ │ │ │ - ldrbtne pc, [r4], lr, asr #4 @ │ │ │ │ + ldrtne pc, [r4], lr, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ stmib r9, {r2, r4, r5, r9, sl, ip, pc}^ │ │ │ │ strtcs r4, [r8], r3, ror #10 │ │ │ │ strbvc pc, [r1], #-1103 @ 0xfffffbb1 @ │ │ │ │ orrsvs pc, r4, r9, asr #17 │ │ │ │ mvnmi pc, r9, lsr #17 │ │ │ │ streq pc, [r5], -pc, asr #32 │ │ │ │ @@ -62956,15 +62956,15 @@ │ │ │ │ @ instruction: 0xf8ce7e1c │ │ │ │ @ instruction: 0xf04f4000 │ │ │ │ @ instruction: 0xf8c90e04 │ │ │ │ strcs r6, [r2], #-3648 @ 0xfffff1c0 │ │ │ │ @ instruction: 0xf8c99e2b │ │ │ │ @ instruction: 0xf8896ea0 │ │ │ │ and lr, r1, r9, lsr #29 │ │ │ │ - eorseq r1, r3, r8, ror #19 │ │ │ │ + eorseq r1, r3, r8, lsr #19 │ │ │ │ cdpeq 0, 0, cr15, cr5, cr15, {2} │ │ │ │ svc 0x0009f889 │ │ │ │ cdpcc 2, 0, cr15, cr3, cr0, {2} │ │ │ │ cdp 8, 4, cr15, cr6, cr9, {5} │ │ │ │ cdp 8, 10, cr15, cr6, cr9, {5} │ │ │ │ svc 0x0006f8a9 │ │ │ │ svc 0x0066f8a9 │ │ │ │ @@ -63108,34 +63108,34 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ @ instruction: 0xff04f7fd │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ strcc pc, [r8, #2267]! @ 0x8db │ │ │ │ svceq 0x00e0f013 │ │ │ │ strbhi pc, [lr, #64] @ 0x40 @ │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ - ldmpl ip!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl ip!, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf50d2504 │ │ │ │ strtmi r6, [r9], -r8, lsl #9 │ │ │ │ @ instruction: 0xf1e64640 │ │ │ │ - subscs pc, fp, #421888 @ 0x67000 │ │ │ │ + subscs pc, fp, #307200 @ 0x4b000 │ │ │ │ tstcs r0, r6, lsl #12 │ │ │ │ submi pc, r5, sp, lsl #4 │ │ │ │ - ldcl 2, cr15, [sl], #-288 @ 0xfffffee0 │ │ │ │ + mrrc 2, 4, pc, sl, cr8 @ │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbmi r2, [r9], -r0, lsl #4 │ │ │ │ movwcs r4, #63056 @ 0xf650 │ │ │ │ strcc r7, [r1, #-421] @ 0xfffffe5b │ │ │ │ mvnscs r7, #-1073741816 @ 0xc0000008 │ │ │ │ rsbvc r6, r3, #38 @ 0x26 │ │ │ │ mvnvs r2, #168, 6 @ 0xa0000002 │ │ │ │ movwgt lr, #18884 @ 0x49c4 │ │ │ │ mrc2 7, 6, pc, cr6, cr13, {7} │ │ │ │ @ instruction: 0xf1df4630 │ │ │ │ - vldrcs s30, [r0, #-44] @ 0xffffffd4 │ │ │ │ + @ instruction: 0x2d10f9ef │ │ │ │ blls 0x824d4 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ addvc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ vceq.f32 d26, d3, d28 │ │ │ │ bl 0x2e66b4 │ │ │ │ @ instruction: 0xf50a0102 │ │ │ │ @@ -63145,28 +63145,28 @@ │ │ │ │ @ instruction: 0xf89bd506 │ │ │ │ blcs 0x5b22c │ │ │ │ ldrbhi pc, [fp, #-64]! @ 0xffffffc0 @ │ │ │ │ strmi pc, [r0, -r7, asr #32] │ │ │ │ @ instruction: 0x63acf50d │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - mcrr 2, 4, pc, r0, cr8 @ │ │ │ │ + stc 2, cr15, [r0], #-288 @ 0xfffffee0 │ │ │ │ ldmdbpl r8, {r1, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ bls 0xdf5b8 │ │ │ │ strbtvs pc, [sp], #1293 @ 0x50d @ │ │ │ │ @ instruction: 0xf8c09401 │ │ │ │ ldrbcs r7, [r0, #232]! @ 0xe8 │ │ │ │ rsccs pc, ip, r0, asr #17 │ │ │ │ cdpvs 4, 3, cr15, cr5, cr15, {2} │ │ │ │ cmpvs sp, r1, lsl #12 │ │ │ │ @ instruction: 0xf5a4675d │ │ │ │ @ instruction: 0xf8c37049 │ │ │ │ strcs r5, [pc], #-212 @ 0x4ddd0 │ │ │ │ teqppl r4, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ - stcvs 2, cr15, [ip], {78} @ 0x4e │ │ │ │ + stclpl 2, cr15, [ip], {78} @ 0x4e │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf883711c │ │ │ │ vst4. {d20-d23}, [pc], r4 │ │ │ │ @ instruction: 0xf8c32480 │ │ │ │ subscs lr, ip, #240 @ 0xf0 │ │ │ │ tstcs r0, ip, lsl r7 │ │ │ │ teqpmi r0, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -63178,25 +63178,25 @@ │ │ │ │ vqadd.s8 d20, d16, d0 │ │ │ │ @ instruction: 0xf8c34403 │ │ │ │ @ instruction: 0xf04fc03c │ │ │ │ @ instruction: 0xf8a30850 │ │ │ │ @ instruction: 0xf8a34067 │ │ │ │ strcs r4, [r4], #-295 @ 0xfffffed9 │ │ │ │ rscsgt pc, ip, r3, asr #17 │ │ │ │ - ldcvs 2, cr15, [r4], {78} @ 0x4e │ │ │ │ + ldclpl 2, cr15, [r4], {78} @ 0x4e │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf8c3721c │ │ │ │ strcs ip, [r8], #96 @ 0x60 │ │ │ │ vmin.s8 q11, q15, q7 │ │ │ │ - vmull.s8 q11, d0, d16 │ │ │ │ + vqdmulh.s d21, d16, d0[4] │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf8c34080 │ │ │ │ strcs ip, [r5], #-192 @ 0xffffff40 │ │ │ │ smlawtvs ip, r3, r8, pc @ │ │ │ │ - stcvs 2, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ + stclpl 2, cr15, [r8], #312 @ 0x138 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ smlawbmi r9, r3, r8, pc @ │ │ │ │ smlawtgt r0, r3, r8, pc @ │ │ │ │ strpl pc, [r4], #-576 @ 0xfffffdc0 │ │ │ │ sbcmi pc, r8, r3, lsr #17 │ │ │ │ strvc pc, [r0], #1103 @ 0x44f │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @@ -63206,26 +63206,26 @@ │ │ │ │ smlalbtvc pc, r8, r3, r8 @ │ │ │ │ strbvc pc, [sl], #-1444 @ 0xfffffa5c @ │ │ │ │ stmib r3, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ stc 14, cr7, [r3, #332] @ 0x14c │ │ │ │ vstr d7, [r3, #40] @ 0x28 │ │ │ │ @ instruction: 0xf8c37b22 │ │ │ │ vrhadd.s8 q12, q4, q0 │ │ │ │ - @ instruction: 0xf859ebc8 │ │ │ │ + @ instruction: 0xf859eba8 │ │ │ │ cmnvs r5, r8, lsl #24 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ vabal.u8 q9, d3, d2 │ │ │ │ rsbvc r2, r6, #196, 6 @ 0x10000003 │ │ │ │ ldrbmi r6, [r0], -r3, lsr #5 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ stmib r4, {r1, r5, r6, r7, r9, sp, lr}^ │ │ │ │ @ instruction: 0xf6405303 │ │ │ │ @ instruction: 0xf50d0338 │ │ │ │ @ instruction: 0x632365dc │ │ │ │ - teqpvs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + mvnspl pc, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8c44303 │ │ │ │ vhadd.s8 d19, d11, d5 │ │ │ │ vsubw.s8 , q8, d29 │ │ │ │ strbtvs r0, [r3], #-772 @ 0xfffffcfc │ │ │ │ @@ -63257,15 +63257,15 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf44f9b01 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ movwvc pc, #9635 @ 0x25a3 @ │ │ │ │ vmin.s8 d20, d8, d8 │ │ │ │ - @ instruction: 0xf8dbeb62 │ │ │ │ + @ instruction: 0xf8dbeb42 │ │ │ │ @ instruction: 0xf8c02618 │ │ │ │ strmi r2, [r3], -r8, asr #2 │ │ │ │ andmi lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf5022100 │ │ │ │ bls 0x6b668 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ sbcvs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -63290,38 +63290,38 @@ │ │ │ │ addcs r2, r0, #208 @ 0xd0 │ │ │ │ vst4.16 {d22,d24,d26,d28}, [pc], r2 │ │ │ │ movwvs r6, #8860 @ 0x229c │ │ │ │ @ instruction: 0xf8c02200 │ │ │ │ vst4. {d18-d21}, [pc :128], ip │ │ │ │ @ instruction: 0xf8c0722e │ │ │ │ vand q9, q7, q0 │ │ │ │ - vmlal.s q11, d0, d0[0] │ │ │ │ + vsubl.s8 q11, d0, d0 │ │ │ │ andvs r0, r2, sp, lsr #4 │ │ │ │ - subvs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + andvs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 d22, d14, d2 │ │ │ │ - vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8c0022d │ │ │ │ @ instruction: 0xf64020c0 │ │ │ │ @ instruction: 0xf8a0420f │ │ │ │ vhadd.s8 q9, q15, q2 │ │ │ │ - vmov.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8c0022d │ │ │ │ @ instruction: 0xf64a2120 │ │ │ │ vmlal.s q11, d0, d1[7] │ │ │ │ @ instruction: 0xf8c00204 │ │ │ │ andcs r2, r1, r4, ror #2 │ │ │ │ andvc pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ smlawteq r2, r3, r9, lr │ │ │ │ msrcs SPSR_fs, r3, asr #17 │ │ │ │ svclt 0x0000e006 │ │ │ │ - mlaseq r3, r8, fp, r1 │ │ │ │ - eorseq r2, r3, r8, ror ip │ │ │ │ - mlaseq r3, r8, r9, r3 │ │ │ │ + eorseq r1, r3, r8, asr fp │ │ │ │ + eorseq r2, r3, r8, lsr ip │ │ │ │ + eorseq r3, r3, r8, asr r9 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ blcs 0x5d07c │ │ │ │ ldcge 6, cr15, [sp], #760 @ 0x2f8 │ │ │ │ @@ -63392,31 +63392,31 @@ │ │ │ │ @ instruction: 0xf01335ac │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ rsb sl, r0, r2, ror #29 │ │ │ │ @ instruction: 0xf46f9b01 │ │ │ │ adcscs r7, r9, #0 │ │ │ │ @ instruction: 0xf5a32100 │ │ │ │ ldmdane r8, {r1, sl, ip, sp, lr} │ │ │ │ - b 0x150aaa0 │ │ │ │ + b 0xd0aaa0 │ │ │ │ @ instruction: 0xf8c40cab │ │ │ │ ldreq r6, [fp], #140 @ 0x8c │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ addpl pc, r8, r4, asr #17 │ │ │ │ adcvs r4, r3, #-872415232 @ 0xcc000000 │ │ │ │ eorvc r2, r3, #67108864 @ 0x4000000 │ │ │ │ tstcs r0, #238026752 @ 0xe300000 │ │ │ │ strvs r6, [r3, -r3, lsr #2]! │ │ │ │ cmnvs r3, r8, lsr #7 │ │ │ │ movwcs r6, #14179 @ 0x3763 │ │ │ │ vrhadd.s8 d23, d30, d19 │ │ │ │ - vbic.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 q11, q10, #64 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ vhadd.s8 d24, d30, d19 │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 q11, q14, #64 │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ movwcc pc, #62016 @ 0xf240 @ │ │ │ │ movwne pc, #12992 @ 0x32c0 @ │ │ │ │ rsbcc pc, r5, r4, asr #17 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ andcs r8, r0, #-1677721597 @ 0x9c000003 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ @@ -63451,25 +63451,25 @@ │ │ │ │ ldmdb r3, {r8, r9, fp, ip, pc}^ │ │ │ │ mvneq r4, r2, lsl #6 │ │ │ │ mcrge 5, 3, pc, cr13, cr14, {3} @ │ │ │ │ subscs r9, ip, #1024 @ 0x400 │ │ │ │ strcs r2, [r3, #-256] @ 0xffffff00 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ andvc pc, r1, r3, lsr #11 │ │ │ │ - ldmib ip, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmib ip!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r1, lsl #6 │ │ │ │ mvnvc r4, r1, ror #20 │ │ │ │ adcvs pc, ip, sp, lsl #10 │ │ │ │ strcs r2, [r2], -r5, lsl #10 │ │ │ │ vst1.16 {d23-d26}, [pc :128], r5 │ │ │ │ stmib r4, {r7, r8, sl, sp, lr}^ │ │ │ │ strcs r6, [r8, #1283]! @ 0x503 │ │ │ │ @ instruction: 0xf6406165 │ │ │ │ mvnvs r4, sl, lsl r5 │ │ │ │ - strvc pc, [r4, #-590] @ 0xfffffdb2 │ │ │ │ + strbvs pc, [r4, #590] @ 0x24e @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ vhadd.s8 d22, d8, d21 │ │ │ │ vabal.s8 q10, d0, d21 │ │ │ │ strtvs r0, [r5], #-1284 @ 0xfffffafc │ │ │ │ mrc2 7, 4, pc, cr8, cr13, {7} │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ ldrbmi r6, [r0], -ip, lsr #3 │ │ │ │ @@ -63477,15 +63477,15 @@ │ │ │ │ ldmdb r3, {r8, r9, fp, ip, pc}^ │ │ │ │ strbeq r4, [r2, r2, lsl #6]! │ │ │ │ mrcge 5, 1, APSR_nzcv, cr12, cr14, {3} │ │ │ │ @ instruction: 0xf44f9b01 │ │ │ │ @ instruction: 0x21007290 │ │ │ │ @ instruction: 0xf5a32401 │ │ │ │ ldrmi r7, [r8], -r2, lsl #6 │ │ │ │ - stmib r8!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmib r8, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ @ instruction: 0xf50d26e0 │ │ │ │ addvs r6, r2, #172, 2 @ 0x2b │ │ │ │ cmpvc ip, r0, lsl #4 │ │ │ │ subsvc r4, ip, #80, 12 @ 0x5000000 │ │ │ │ rsbmi pc, r5, r3, lsl #17 │ │ │ │ rsbmi pc, r9, r3, lsl #17 │ │ │ │ @@ -63502,23 +63502,23 @@ │ │ │ │ ldrbtcs r6, [r0], #540 @ 0x21c │ │ │ │ strbcs r6, [r0], #1884 @ 0x75c │ │ │ │ sbcsmi pc, r4, r3, asr #17 │ │ │ │ strmi pc, [r3], #-576 @ 0xfffffdc0 │ │ │ │ rsbmi pc, r7, r3, lsr #17 │ │ │ │ strvs pc, [r3], #-576 @ 0xfffffdc0 │ │ │ │ sbcmi pc, r7, r3, lsr #17 │ │ │ │ - ldrvc pc, [r0], #-590 @ 0xfffffdb2 │ │ │ │ + ldrbvs pc, [r0], #590 @ 0x24e @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ vqadd.s8 d22, d8, d12 │ │ │ │ @ instruction: 0xf2c034f1 │ │ │ │ bicsvs r0, ip, #4, 8 @ 0x4000000 │ │ │ │ - ldrvc pc, [ip], #-590 @ 0xfffffdb2 │ │ │ │ + ldrbvs pc, [ip], #590 @ 0x24e @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ vmin.s8 d22, d14, d12 │ │ │ │ - vaddhn.i16 d23, q0, q12 │ │ │ │ + vmls.i d22, d16, d0[6] │ │ │ │ @ instruction: 0xf8c3042d │ │ │ │ @ instruction: 0xf7fd40c0 │ │ │ │ andcs pc, r0, #211968 @ 0x33c00 │ │ │ │ @ instruction: 0x61b8f50d │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ andcs pc, r0, #205824 @ 0x32400 │ │ │ │ bicvs pc, r4, sp, lsl #10 │ │ │ │ @@ -63534,35 +63534,35 @@ │ │ │ │ @ instruction: 0x4650fbb3 │ │ │ │ andcs r4, r0, #24, 18 @ 0x60000 │ │ │ │ blx 0xfec0c39a │ │ │ │ andcs r4, r0, #376832 @ 0x5c000 │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ @ instruction: 0xf7fefba9 │ │ │ │ svclt 0x0000bbcd │ │ │ │ + ldrhteq r3, [r3], -r8 │ │ │ │ + ldrshteq r4, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, lsr r9 │ │ │ │ + eorseq r4, r3, r8, lsl fp │ │ │ │ + eorseq r6, r3, r0, asr #7 │ │ │ │ + eorseq r6, r3, r0, lsr #8 │ │ │ │ + eorseq r6, r3, r0, lsl #9 │ │ │ │ + eorseq r6, r3, r0, ror #9 │ │ │ │ + eorseq r6, r3, r0, asr #10 │ │ │ │ + eorseq r6, r3, r0, lsr #11 │ │ │ │ + eorseq r3, r3, r8, lsl r7 │ │ │ │ + eorseq r3, r3, r8, lsr r8 │ │ │ │ + mlaseq r3, r8, r8, r3 │ │ │ │ ldrshteq r3, [r3], -r8 │ │ │ │ - eorseq r4, r3, r8, lsr r1 │ │ │ │ - eorseq r4, r3, r8, ror r9 │ │ │ │ - eorseq r4, r3, r8, asr fp │ │ │ │ - eorseq r6, r3, r0, lsl #8 │ │ │ │ - eorseq r6, r3, r0, ror #8 │ │ │ │ - eorseq r6, r3, r0, asr #9 │ │ │ │ - eorseq r6, r3, r0, lsr #10 │ │ │ │ - eorseq r6, r3, r0, lsl #11 │ │ │ │ - eorseq r6, r3, r0, ror #11 │ │ │ │ - eorseq r3, r3, r8, asr r7 │ │ │ │ - eorseq r3, r3, r8, ror r8 │ │ │ │ + eorseq r4, r3, r8, ror r0 │ │ │ │ + eorseq r3, r3, r8, ror r7 │ │ │ │ ldrsbteq r3, [r3], -r8 │ │ │ │ - eorseq r3, r3, r8, lsr r9 │ │ │ │ - ldrhteq r4, [r3], -r8 │ │ │ │ - ldrhteq r3, [r3], -r8 │ │ │ │ - eorseq r3, r3, r8, lsl r8 │ │ │ │ - eorseq r5, r3, r8, ror #27 │ │ │ │ - eorseq r5, r3, r8, asr #19 │ │ │ │ - eorseq r5, r3, r8, lsr #20 │ │ │ │ - eorseq r5, r3, r8, lsl #21 │ │ │ │ + eorseq r5, r3, r8, lsr #27 │ │ │ │ + eorseq r5, r3, r8, lsl #19 │ │ │ │ + eorseq r5, r3, r8, ror #19 │ │ │ │ + eorseq r5, r3, r8, asr #20 │ │ │ │ @ instruction: 0xf5044c60 │ │ │ │ @ instruction: 0x462175f0 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, ip, #117760 @ 0x1cc00 │ │ │ │ @ instruction: 0xf7fed1f7 │ │ │ │ mrrcmi 11, 8, fp, fp, cr1 @ │ │ │ │ @@ -63652,32 +63652,32 @@ │ │ │ │ @ instruction: 0x4c17ba37 │ │ │ │ strvs pc, [r8, #1284]! @ 0x504 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xff00c578 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ blt 0x13cc584 │ │ │ │ - ldrhteq r5, [r3], -r8 │ │ │ │ - eorseq r5, r3, r0, lsr #30 │ │ │ │ - eorseq r6, r3, r0, lsl #2 │ │ │ │ - eorseq r6, r3, r0, ror #2 │ │ │ │ - eorseq r6, r3, r0, asr #3 │ │ │ │ - eorseq r6, r3, r0, lsr #4 │ │ │ │ - eorseq r4, r3, r8, ror ip │ │ │ │ + eorseq r5, r3, r8, ror r7 │ │ │ │ + eorseq r5, r3, r0, ror #29 │ │ │ │ + eorseq r6, r3, r0, asr #1 │ │ │ │ + eorseq r6, r3, r0, lsr #2 │ │ │ │ + eorseq r6, r3, r0, lsl #3 │ │ │ │ + eorseq r6, r3, r0, ror #3 │ │ │ │ + eorseq r4, r3, r8, lsr ip │ │ │ │ + mlaseq r3, r8, ip, r4 │ │ │ │ + eorseq r4, r3, r8, ror fp │ │ │ │ ldrsbteq r4, [r3], -r8 │ │ │ │ + eorseq r0, r3, r8, lsr #3 │ │ │ │ + ldrsbteq r5, [r3], -r8 │ │ │ │ + eorseq r5, r3, r8, lsl r1 │ │ │ │ + eorseq r4, r3, r8, ror lr │ │ │ │ + eorseq r4, r3, r8, asr sp │ │ │ │ ldrhteq r4, [r3], -r8 │ │ │ │ - eorseq r4, r3, r8, lsl ip │ │ │ │ - eorseq r0, r3, r8, ror #3 │ │ │ │ - eorseq r5, r3, r8, lsl r5 │ │ │ │ - eorseq r5, r3, r8, asr r1 │ │ │ │ - ldrhteq r4, [r3], -r8 │ │ │ │ - mlaseq r3, r8, sp, r4 │ │ │ │ + eorseq r4, r3, r8, lsl r0 │ │ │ │ ldrshteq r4, [r3], -r8 │ │ │ │ - eorseq r4, r3, r8, asr r0 │ │ │ │ - eorseq r4, r3, r8, lsr r4 │ │ │ │ andcs r4, r0, #49664 @ 0xc200 │ │ │ │ ldrbmi sl, [r0], -r8, ror #18 │ │ │ │ strvc pc, [r8, #-1284]! @ 0xfffffafc │ │ │ │ blx 0xfe40c5d8 │ │ │ │ stmibge r0, {r9, sp} │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ strtmi pc, [r1], -r9, lsl #21 │ │ │ │ @@ -63691,32 +63691,32 @@ │ │ │ │ blge 0xfe657a10 │ │ │ │ stcne 2, cr15, [r1], {71} @ 0x47 │ │ │ │ stceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ msrvc (UNDEF: 101), r7 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ stmibvs r1!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - cdpvs 2, 13, cr15, cr12, cr14, {2} │ │ │ │ + cdpvs 2, 9, cr15, cr12, cr14, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ tstls r5, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cdabb0 │ │ │ │ stmib sp, {r2, r5, ip, sp, pc}^ │ │ │ │ stmib sp, {r0, r1, r9, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd9c06 │ │ │ │ @ instruction: 0xf005e02c │ │ │ │ strtmi r0, [r9], -r1, lsl #6 │ │ │ │ strtvs pc, [r0], pc, ror #8 │ │ │ │ b 0x1434680 │ │ │ │ @ instruction: 0xf1e50983 │ │ │ │ - strmi pc, [r4], -fp, asr #27 │ │ │ │ + strmi pc, [r4], -pc, lsr #27 │ │ │ │ andeq lr, r6, r8, lsl #22 │ │ │ │ strtvs pc, [r1], r8, lsr #11 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ strbeq pc, [r2, -r5, asr #7] @ │ │ │ │ - svc 0x00daf247 │ │ │ │ + svc 0x00baf247 │ │ │ │ bls 0x1b5290 │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf3c59906 │ │ │ │ eorsvs r1, r4, r7, lsl #22 │ │ │ │ bvs 0xfe88b7c0 │ │ │ │ mvnsvs r7, #-1073741779 @ 0xc000002d │ │ │ │ ldrtvs r2, [r2], #-1020 @ 0xfffffc04 │ │ │ │ @@ -63724,39 +63724,39 @@ │ │ │ │ movwge lr, #18886 @ 0x49c6 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ adcshi r9, r3, r2, lsl #18 │ │ │ │ @ instruction: 0xf8869804 │ │ │ │ @ instruction: 0xf886b008 │ │ │ │ @ instruction: 0xf7fd9009 │ │ │ │ strtmi pc, [r0], -fp, lsr #20 │ │ │ │ - stc2l 1, cr15, [r0, #-888]! @ 0xfffffc88 │ │ │ │ + stc2l 1, cr15, [r4, #-888] @ 0xfffffc88 │ │ │ │ ldrvs pc, [r5], #1448 @ 0x5a8 │ │ │ │ vmax.s8 d20, d14, d25 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d16, d20 │ │ │ │ strcc r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - ldc2 1, cr15, [r6, #916] @ 0x394 │ │ │ │ + ldc2l 1, cr15, [sl, #-916]! @ 0xfffffc6c │ │ │ │ ldcvs 4, cr15, [r4], {111} @ 0x6f │ │ │ │ subscs r4, r9, #6291456 @ 0x600000 │ │ │ │ andeq lr, ip, r8, lsl #22 │ │ │ │ vrhadd.s8 d18, d7, d0 │ │ │ │ - bls 0x1ca578 │ │ │ │ + bls 0x1ca4f8 │ │ │ │ vmla.i8 d25, d0, d6 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4169 @ 0x1049 @ │ │ │ │ blls 0x22b074 │ │ │ │ @ instruction: 0x71a763e3 │ │ │ │ strtvs r2, [r2], #-2044 @ 0xfffff804 │ │ │ │ strbtvs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ andlt pc, r8, r4, lsl #17 │ │ │ │ ldrdne lr, [r3], -sp │ │ │ │ andsge pc, r0, r4, asr #17 │ │ │ │ eorvs r6, r6, r7, ror #2 │ │ │ │ @ instruction: 0xf9fcf7fd │ │ │ │ @ instruction: 0xf1de4630 │ │ │ │ - blls 0x2cdbd4 │ │ │ │ + blls 0x2cdb64 │ │ │ │ strcc pc, [ip, #-2259] @ 0xfffff72d │ │ │ │ svclt 0x00282b20 │ │ │ │ adcmi r2, fp, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8ddd893 │ │ │ │ @ instruction: 0xf8dda010 │ │ │ │ @ instruction: 0xf8dbb024 │ │ │ │ blcs 0x5bb6c │ │ │ │ @@ -63764,30 +63764,30 @@ │ │ │ │ stmibvs r1!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ blls 0x208e70 │ │ │ │ @ instruction: 0xf8dd2500 │ │ │ │ blge 0xfe672754 │ │ │ │ msrvc (UNDEF: 101), r7 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - stclvs 2, cr15, [ip], #312 @ 0x138 │ │ │ │ + stcvs 2, cr15, [ip], #312 @ 0x138 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ blge 0xfec73360 │ │ │ │ stmib sp, {r0, r2, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf8cd3a03 │ │ │ │ @ instruction: 0xf005c024 │ │ │ │ strtmi r0, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf5a99809 │ │ │ │ b 0x14281f4 │ │ │ │ @ instruction: 0xf1e50a83 │ │ │ │ - @ instruction: 0x4604fd3d │ │ │ │ + strmi pc, [r4], -r1, lsr #26 │ │ │ │ adcvs pc, r0, pc, ror #8 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ vmls.i q10, , d0[2] │ │ │ │ vadd.i8 q8, , q1 │ │ │ │ - vqrdmlsh.s q15, , d2[3] │ │ │ │ + @ instruction: 0xf3c5ef2e │ │ │ │ blls 0x1943ac │ │ │ │ stmdaeq r8, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0479a06 │ │ │ │ stmdbls r2, {r2, r8, r9, sl} │ │ │ │ blvs 0xfe08b8dc │ │ │ │ ldrtvs r6, [r3], #-52 @ 0xffffffcc │ │ │ │ ldrbtvs r2, [r2], #-1008 @ 0xfffffc10 │ │ │ │ @@ -63795,57 +63795,57 @@ │ │ │ │ vcgt.s8 d27, d0, d4 │ │ │ │ stmdals r4, {r0, r1, r2, r3, r8, r9, sp, lr} │ │ │ │ @ instruction: 0xf88680b3 │ │ │ │ eorsvc r8, r7, #6 │ │ │ │ andge pc, r9, r6, lsl #17 │ │ │ │ @ instruction: 0xf99ef7fd │ │ │ │ @ instruction: 0xf1de4620 │ │ │ │ - @ instruction: 0xf46ffcd3 │ │ │ │ + @ instruction: 0xf46ffcb7 │ │ │ │ @ instruction: 0x46296494 │ │ │ │ - rscsvs pc, r8, lr, asr #4 │ │ │ │ + adcsvs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1e53501 │ │ │ │ - strmi pc, [r6], -r9, lsl #26 │ │ │ │ + strmi pc, [r6], -sp, ror #25 │ │ │ │ andeq lr, r4, r9, lsl #22 │ │ │ │ ldrvs pc, [r5], #1449 @ 0x5a9 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ - svc 0x001af247 │ │ │ │ + cdp 2, 15, cr15, cr10, cr7, {2} │ │ │ │ vpmax.s8 d25, d0, d6 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4170 @ 0x104a @ │ │ │ │ blls 0x1ab18c │ │ │ │ strtvs r2, [r3], #-496 @ 0xfffffe10 │ │ │ │ strbtvs r6, [r2], #-353 @ 0xfffffe9f │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ @ instruction: 0xf8841003 │ │ │ │ eorvc r8, r7, #6 │ │ │ │ andslt pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0xf7fd6026 │ │ │ │ @ instruction: 0x4630f971 │ │ │ │ - stc2 1, cr15, [r6], #888 @ 0x378 │ │ │ │ + stc2 1, cr15, [sl], {222} @ 0xde │ │ │ │ @ instruction: 0xf8d39b07 │ │ │ │ blcs 0x85bc6c │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ ldmle r6, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ @ instruction: 0xf8dd9b00 │ │ │ │ @ instruction: 0xf8dda010 │ │ │ │ ldmdb r3, {r2, r3, r4, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7fe4302 │ │ │ │ blls 0xbd614 │ │ │ │ tstcs r0, sl, asr r2 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ andcs pc, r2, r3, lsr #5 │ │ │ │ - cdp 2, 14, cr15, cr6, cr7, {2} │ │ │ │ + cdp 2, 12, cr15, cr6, cr7, {2} │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ ldrbmi r7, [r0], -r3, lsr #4 │ │ │ │ strdvs r2, [r3, #-48]! @ 0xffffffd0 │ │ │ │ teqpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ vcgt.s8 d22, d14, d19 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d23, #2048 @ 0x00000800 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwcs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf7fd80a3 │ │ │ │ @ instruction: 0xf7fef93f │ │ │ │ @ instruction: 0xf047bbdf │ │ │ │ @ instruction: 0xf7ff4740 │ │ │ │ ldrbmi fp, [r0], -r3, lsl #21 │ │ │ │ @@ -63865,28 +63865,28 @@ │ │ │ │ @ instruction: 0xf50dba21 │ │ │ │ @ instruction: 0xf50a63ed │ │ │ │ movwls r5, #6976 @ 0x1b40 │ │ │ │ @ instruction: 0x63adf50d │ │ │ │ @ instruction: 0xf50d9307 │ │ │ │ movwls r6, #25516 @ 0x63ac │ │ │ │ bllt 0xbcc8dc │ │ │ │ - eorseq r5, r3, r8, asr #22 │ │ │ │ - eorseq r5, r3, r0, lsl #28 │ │ │ │ - eorseq r5, r3, r0, ror #28 │ │ │ │ - eorseq r2, r3, r8, asr fp │ │ │ │ - ldrhteq r2, [r3], -r8 │ │ │ │ - eorseq r2, r3, r8, lsl ip │ │ │ │ + eorseq r5, r3, r8, lsl #22 │ │ │ │ + eorseq r5, r3, r0, asr #27 │ │ │ │ + eorseq r5, r3, r0, lsr #28 │ │ │ │ + eorseq r2, r3, r8, lsl fp │ │ │ │ + eorseq r2, r3, r8, ror fp │ │ │ │ + ldrsbteq r2, [r3], -r8 │ │ │ │ @ instruction: 0xf50d9301 │ │ │ │ strbmi r6, [r1], -sp, ror #7 │ │ │ │ @ instruction: 0xf5a322bc │ │ │ │ vhadd.s8 , q7, │ │ │ │ - vqdmulh.s d21, d16, d0[6] │ │ │ │ + vmull.s8 , d16, d24 │ │ │ │ @ instruction: 0xf8cd0c2d │ │ │ │ vshl.s8 q14, q0, │ │ │ │ - @ instruction: 0xf04fee88 │ │ │ │ + @ instruction: 0xf04fee68 │ │ │ │ @ instruction: 0xf88d0301 │ │ │ │ @ instruction: 0x23a83449 │ │ │ │ ldrbcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ movweq pc, #49231 @ 0xc04f @ │ │ │ │ strtcc pc, [r5], #2189 @ 0x88d │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ strtcc pc, [r7], #2189 @ 0x88d │ │ │ │ @@ -63905,38 +63905,38 @@ │ │ │ │ ldrbtcc pc, [r0], #-2253 @ 0xfffff733 @ │ │ │ │ @ instruction: 0xf8cd23fc │ │ │ │ movwcs r3, #1204 @ 0x4b4 │ │ │ │ strbcc pc, [ip], #2253 @ 0x8cd @ │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ strbcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ - mvnspl pc, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x53b4f24e │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ strtcc pc, [r0], #2253 @ 0x8cd │ │ │ │ @ instruction: 0xf8b8f7fd │ │ │ │ @ instruction: 0xf50d4642 │ │ │ │ @ instruction: 0x46506194 │ │ │ │ @ instruction: 0xf8b2f7fd │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf876f259 │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf856f259 │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvc pc, r8, lr, asr #4 │ │ │ │ + andvc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ vhsub.s32 d2, d20, d31 │ │ │ │ - @ instruction: 0xf64df883 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64df863 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - vmla.i d22, d0, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ blmi 0xcea84 │ │ │ │ eorsne pc, ip, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf876f224 │ │ │ │ - eorseq r4, r3, r8, lsl r1 │ │ │ │ - mrclt 1, 7, APSR_nzcv, cr12, cr3, {6} │ │ │ │ + @ instruction: 0xf856f224 │ │ │ │ + ldrsbteq r4, [r3], -r8 │ │ │ │ + mcrlt 1, 7, pc, cr0, cr3, {6} @ │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf8d05208 │ │ │ │ @ instruction: 0xf0031158 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x111f258 │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -64073,29 +64073,29 @@ │ │ │ │ ldreq r2, [r2, #3080] @ 0xc08 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ @ instruction: 0x214cf894 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r4, r6, r7, pc} │ │ │ │ vmla.i8 d2, d0, d10 │ │ │ │ @ instruction: 0xf64f8085 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xcf4f0 │ │ │ │ @ instruction: 0xf8d20281 │ │ │ │ vqadd.s8 d28, d30, d20 │ │ │ │ vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf1bc2295 │ │ │ │ ldmdavs r1, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf5a4d154 │ │ │ │ strbeq r5, [r9], r8, lsl #4 │ │ │ │ andseq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ addshi pc, pc, r0, lsl #2 │ │ │ │ - tstpne r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + biceq pc, r4, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0854610 │ │ │ │ - vst2.16 {d15,d17}, [r5 :256], r1 │ │ │ │ + vst2.16 {d15,d17}, [r5 :64], r5 │ │ │ │ @ instruction: 0xf8d473e0 │ │ │ │ b 0x8cf1c4 │ │ │ │ b 0x18f474 │ │ │ │ vst2.8 {d0-d3}, [r3], r6 │ │ │ │ tstmi sl, #224, 6 @ 0x80000003 │ │ │ │ eorcs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ @@ -64131,93 +64131,93 @@ │ │ │ │ @ instruction: 0xd1212b03 │ │ │ │ ldreq r6, [fp, #-2067] @ 0xfffff7ed │ │ │ │ b 0xfe07ea68 │ │ │ │ eormi r0, sl, r6, lsl #4 │ │ │ │ blmi 0x1184400 │ │ │ │ mrseq pc, CPSR @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ - adcseq pc, r8, lr, asr #12 │ │ │ │ + rsbseq pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ - @ instruction: 0xff0ef108 │ │ │ │ + cdp2 1, 15, cr15, cr2, cr8, {0} │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [fp, sl, lsr #32]! │ │ │ │ rscsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq pc, [pc, #-37] @ 0x4ed0f │ │ │ │ stccc 8, cr15, [r8], {89} @ 0x59 │ │ │ │ svclt 0x00440159 │ │ │ │ strne pc, [r0, #1093] @ 0x445 │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @ instruction: 0x4620e7d4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f43f0 │ │ │ │ - vmla.f32 , q7, │ │ │ │ + vmla.f32 d27, d14, d27 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r6], #-1755 @ 0xfffff925 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ @ instruction: 0xf5a4bf1c │ │ │ │ bcc 0x46358c │ │ │ │ svcge 0x006ef47f │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [r1, sl, lsr #32] │ │ │ │ rscsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x06d26812 │ │ │ │ vrshl.s8 , q13, q15 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ blcs 0x8f650 │ │ │ │ sadd16mi fp, r1, r8 │ │ │ │ @ instruction: 0xf0004b1b │ │ │ │ @ instruction: 0xf006020f │ │ │ │ bl 0x10ede8 │ │ │ │ bl 0x10f7b8 │ │ │ │ blvs 0xff84fbb4 │ │ │ │ @ instruction: 0xf64e9000 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ @ instruction: 0xf108002d │ │ │ │ - @ instruction: 0xe7cdfebb │ │ │ │ + bfc pc, (invalid: 29:13) @ │ │ │ │ ldrdcs pc, [r8, #-132] @ 0xffffff7c │ │ │ │ stceq 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ vabd.s8 d30, d14, d31 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ strb r0, [r3, sp, lsr #2]! │ │ │ │ - andseq pc, r0, lr, asr #12 │ │ │ │ + sbcsvc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14e88c │ │ │ │ + blls 0x14e81c │ │ │ │ vmax.s8 q15, q15, q1 │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ movwls r0, #12333 @ 0x302d │ │ │ │ - cdp2 1, 10, cr15, cr0, cr8, {0} │ │ │ │ + cdp2 1, 8, cr15, cr4, cr8, {0} │ │ │ │ strt r9, [r8], r3, lsl #22 │ │ │ │ - rsbeq pc, r4, lr, asr #12 │ │ │ │ + eoreq pc, r4, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14e868 │ │ │ │ + blls 0x14e7f8 │ │ │ │ svclt 0x0000e6c0 │ │ │ │ - eorseq r6, r3, r0, ror #17 │ │ │ │ + eorseq r6, r3, r0, lsr #17 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x10f2e8 │ │ │ │ eorvs pc, r9, #536870916 @ 0x20000004 │ │ │ │ @ instruction: 0xf1ec9000 │ │ │ │ - svclt 0x0000fbb3 │ │ │ │ - eorseq r6, r3, r0, lsr #18 │ │ │ │ + svclt 0x0000fb97 │ │ │ │ + eorseq r6, r3, r0, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba604c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ bl 0x17b33c │ │ │ │ ldmib r4, {r0, r6, r7, sl}^ │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @@ -64226,15 +64226,15 @@ │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r1], #-1435 @ 0xfffffa65 │ │ │ │ strb r2, [lr, r1, lsl #2]! │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0532101 │ │ │ │ - ldmdacs r1, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r0, r1, r5, r6, r7, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ ubfx sp, pc, #1, #14 │ │ │ │ stmdale r9, {r0, r2, r4, r9, fp, sp} │ │ │ │ stmdale fp, {r0, r1, r2, r3, r9, fp, sp} │ │ │ │ andpl pc, r0, r0, asr #6 │ │ │ │ @@ -64450,15 +64450,15 @@ │ │ │ │ ldrb r2, [r8, -r7, lsr #32] │ │ │ │ ldr r9, [r6, -r2] │ │ │ │ @ instruction: 0xf3c20f96 │ │ │ │ vmlacc.f32 s8, s2, s10 │ │ │ │ blcs 0xfe08c10c │ │ │ │ svclt 0x008f2e02 │ │ │ │ vmax.s8 d18, d6, d3 │ │ │ │ - vabdl.s8 q10, d16, d0 │ │ │ │ + vqdmlsl.s q10, d0, d0[0] │ │ │ │ bl 0x210ed8 │ │ │ │ svclt 0x00980786 │ │ │ │ strbvs pc, [r4], #2263 @ 0x8d7 @ │ │ │ │ strvc pc, [r1, -r2, asr #7] │ │ │ │ vrsubhn.i16 d25, q1, │ │ │ │ strls r5, [r4, -r0, asr #13] │ │ │ │ strvs pc, [r0, -r4, asr #7] │ │ │ │ @@ -64690,34 +64690,34 @@ │ │ │ │ @ instruction: 0x9607e6f6 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ ldrtmi r9, [r3], -r5, lsl #28 │ │ │ │ @ instruction: 0x9607e556 │ │ │ │ @ instruction: 0xf5002600 │ │ │ │ ldrtmi r5, [r3], -r0, lsl #29 │ │ │ │ andcs lr, r0, sp, ror r6 │ │ │ │ - cmppvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ submi pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xffe6f1eb │ │ │ │ + @ instruction: 0xffcaf1eb │ │ │ │ strb r2, [r0, #-1794]! @ 0xfffff8fe │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorne pc, r8, lr, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6424b03 │ │ │ │ vhsub.s32 , , q14 │ │ │ │ - svclt 0x0000fa67 │ │ │ │ - eorseq r6, r3, r8, lsr r9 │ │ │ │ - eorseq r6, r3, r0, asr r9 │ │ │ │ + svclt 0x0000fa47 │ │ │ │ + ldrshteq r6, [r3], -r8 │ │ │ │ + eorseq r6, r3, r0, lsl r9 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ subeq pc, r0, #16 │ │ │ │ ldmdacc r0, {r4, r8, ip, lr, pc} │ │ │ │ ldmdale r5, {r0, r3, fp, sp} │ │ │ │ - orrmi pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + movtmi pc, #582 @ 0x246 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ strbteq pc, [r4], #2259 @ 0x8d3 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq pc, r1, r0 │ │ │ │ @@ -64725,31 +64725,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d4610 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x10fb0c │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ @ instruction: 0xf1eb4283 │ │ │ │ - svclt 0x0000ffa1 │ │ │ │ - eorseq r6, r3, ip, lsl #19 │ │ │ │ + svclt 0x0000ff85 │ │ │ │ + eorseq r6, r3, ip, asr #18 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svcvc 0x0000f412 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02809 │ │ │ │ stmdbcc r0, {r3, r4, r6, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - ldmdalt r8!, {r0, r1, r4, r6, ip, sp, lr, pc} │ │ │ │ + ldmdalt ip, {r0, r1, r4, r6, ip, sp, lr, pc} │ │ │ │ tstcs r0, r6, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -64780,30 +64780,30 @@ │ │ │ │ @ instruction: 0x315af893 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strlt lr, [r0, #-2020] @ 0xfffff81c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - cmnppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6424b02 │ │ │ │ @ instruction: 0x900042bd │ │ │ │ - @ instruction: 0xff32f1eb │ │ │ │ - eorseq r6, r3, r0, lsr #19 │ │ │ │ + @ instruction: 0xff16f1eb │ │ │ │ + eorseq r6, r3, r0, ror #18 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c16899 │ │ │ │ ldmiblt r9, {r6, r8, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b993 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x4503dc │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64f2101 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xd0038 │ │ │ │ svclt 0x00980283 │ │ │ │ ldrsbtne pc, [r4], r2 @ │ │ │ │ svclt 0x0076f7ff │ │ │ │ ldrdne pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, r1, asr #7 │ │ │ │ svclt 0x0070f7ff │ │ │ │ @@ -64817,15 +64817,15 @@ │ │ │ │ svclt 0x0000bf61 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba69b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ldmib r4, {r0, r1, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07d32054 │ │ │ │ @ instruction: 0xf8d4d51d │ │ │ │ eorsvs r3, fp, r0, asr #2 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ movne pc, #13828096 @ 0xd30000 │ │ │ │ streq r2, [r9, -r0, lsl #6] │ │ │ │ ldreq sp, [r7, ip, ror #2] │ │ │ │ @@ -64915,15 +64915,15 @@ │ │ │ │ @ instruction: 0xf4134620 │ │ │ │ @ instruction: 0xf8d64f70 │ │ │ │ svclt 0x0008338c │ │ │ │ streq pc, [r7, #-37] @ 0xffffffdb │ │ │ │ svcmi 0x0060f413 │ │ │ │ @ instruction: 0xf425bf08 │ │ │ │ strtmi r5, [r9], -r0, lsl #10 │ │ │ │ - @ instruction: 0xffd2f081 │ │ │ │ + @ instruction: 0xffb6f081 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ vmov.i32 d29, #14614528 @ 0x00df0000 │ │ │ │ vsubl.u8 q10, d5, d2 │ │ │ │ @ instruction: 0xf8c45301 │ │ │ │ @ instruction: 0xf8c42ef0 │ │ │ │ @@ -64960,15 +64960,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ mrcpl 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ - cdp2 0, 15, cr15, cr8, cr1, {4} │ │ │ │ + cdp2 0, 13, cr15, cr12, cr1, {4} │ │ │ │ mcrcs 8, 7, pc, cr4, cr4, {6} @ │ │ │ │ mcrcc 8, 7, pc, cr0, cr4, {6} @ │ │ │ │ mcrne 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ movwmi r2, #48876 @ 0xbeec │ │ │ │ blcc 0x60664 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @@ -64989,15 +64989,15 @@ │ │ │ │ mrcvs 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr0, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr4, cr0, {6} │ │ │ │ movwpl lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf081401d │ │ │ │ - @ instruction: 0xf8d4febf │ │ │ │ + @ instruction: 0xf8d4fea3 │ │ │ │ @ instruction: 0xf8d42ee4 │ │ │ │ tstmi r3, #224, 28 @ 0xe00 │ │ │ │ mcrcs 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ tstmi r3, #236, 28 @ 0xec0 │ │ │ │ @ instruction: 0xf6cf229f │ │ │ │ blcc 0x50290 │ │ │ │ @@ -65026,15 +65026,15 @@ │ │ │ │ @ instruction: 0xf8c03ee8 │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ andmi r2, fp, r0, lsl #8 │ │ │ │ cdpmi 8, 15, cr15, cr12, cr0, {6} │ │ │ │ cdpcc 8, 15, cr15, cr8, cr0, {6} │ │ │ │ blmi 0x18dc78 │ │ │ │ - cdplt 0, 14, cr15, cr0, cr1, {4} │ │ │ │ + cdplt 0, 12, cr15, cr4, cr1, {4} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e6ec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf44f0ff0 │ │ │ │ vmov.i32 d20, #3840 @ 0x00000f00 │ │ │ │ @@ -65058,69 +65058,69 @@ │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ pop {r2, r3, r4, r5, r6, r7, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf0814038 │ │ │ │ - svclt 0x0000bea1 │ │ │ │ + svclt 0x0000be85 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6462000 │ │ │ │ - vrsra.s64 d17, d16, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d15, d19 │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ andscs r0, r2, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1eb9000 │ │ │ │ - svclt 0x0000fcf9 │ │ │ │ + svclt 0x0000fcdd │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ blmi 0xd0084 │ │ │ │ andls r2, r0, r7, lsl r2 │ │ │ │ - stc2l 1, cr15, [r6], #940 @ 0x3ac │ │ │ │ - eorseq r6, r3, r8, asr #19 │ │ │ │ + stc2l 1, cr15, [sl], {235} @ 0xeb │ │ │ │ + eorseq r6, r3, r8, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - rscne pc, r0, r6, asr #12 │ │ │ │ + adcne pc, r0, r6, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrbvc pc, [r8, #1284]! @ 0x504 @ │ │ │ │ - mrc2 0, 0, pc, cr2, cr14, {5} │ │ │ │ + ldc2l 0, cr15, [r6, #760]! @ 0x2f8 │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ blx 0x28dbda │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - eorseq r6, r3, r4, lsl sl │ │ │ │ + ldrsbteq r6, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf646b091 │ │ │ │ - vmls.i d17, d16, d0[4] │ │ │ │ + vaddhn.i16 d17, q8, q8 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500ffc9 │ │ │ │ + @ instruction: 0xf500ffad │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ vrhadd.s8 d23, d15, d12 │ │ │ │ - vmov.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 d20, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ @ instruction: 0xf5009204 │ │ │ │ @ instruction: 0xf5005259 │ │ │ │ andscc r5, r0, #1476395009 @ 0x58000001 │ │ │ │ @@ -65234,20 +65234,20 @@ │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba703c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fec3 │ │ │ │ + @ instruction: 0xf500fea7 │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x4ffa0 │ │ │ │ @ instruction: 0xf8527b0e │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8421388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005258 │ │ │ │ cmncs r0, #64 @ 0x40 │ │ │ │ @@ -65257,29 +65257,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba70b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fe89 │ │ │ │ + @ instruction: 0xf500fe6d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vsubw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25058 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x502bc │ │ │ │ @ instruction: 0xf8517b0c │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8411388 │ │ │ │ cmncs r0, #8, 24 @ 0x800 │ │ │ │ @@ -65289,26 +65289,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #28, 20 @ 0x1c000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fe49 │ │ │ │ + @ instruction: 0xf500fe2d │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x50094 │ │ │ │ @ instruction: 0xf8527b11 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8424388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005358 │ │ │ │ rsbscs r5, r0, #64 @ 0x40 │ │ │ │ @@ -65323,29 +65323,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba71b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fe05 │ │ │ │ + @ instruction: 0xf500fde9 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d20, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x503c4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65361,29 +65361,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fdb9 │ │ │ │ + @ instruction: 0xf500fd9d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d20, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5045c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65399,29 +65399,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba72e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fd6d │ │ │ │ + @ instruction: 0xf500fd51 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d20, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x504f4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65437,29 +65437,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fd21 │ │ │ │ + @ instruction: 0xf500fd05 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d20, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5058c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65475,29 +65475,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fcd5 │ │ │ │ + @ instruction: 0xf500fcb9 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d20, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50624 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65513,29 +65513,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba74b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fc89 │ │ │ │ + @ instruction: 0xf500fc6d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d20, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x506bc │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65551,29 +65551,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fc3d │ │ │ │ + @ instruction: 0xf500fc21 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d20, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50754 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65589,29 +65589,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba75e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fbf1 │ │ │ │ + @ instruction: 0xf500fbd5 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d20, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x507ec │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65627,29 +65627,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fba5 │ │ │ │ + @ instruction: 0xf500fb89 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d20, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50884 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65665,29 +65665,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r8, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fb59 │ │ │ │ + @ instruction: 0xf500fb3d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d20, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5091c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65703,29 +65703,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba77a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fb0d │ │ │ │ + @ instruction: 0xf500faf1 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d20, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x509b4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65741,29 +65741,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fac1 │ │ │ │ + @ instruction: 0xf500faa5 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vsubw.s8 q10, q8, d12 │ │ │ │ + vqdmlal.s q10, d0, d0[3] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50a4c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431384 │ │ │ │ @ instruction: 0xf8410380 │ │ │ │ @@ -65779,31 +65779,31 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba78d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #68, 20 @ 0x44000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r2, r0, #0, 10 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strne pc, [r3], -r0, asr #4 │ │ │ │ ldrne pc, [r0], -r0, asr #5 │ │ │ │ - blx 0x1c8c9fc │ │ │ │ + blx 0x158c9fc │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - addsmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + subsmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbpl pc, [r8], #-1280 @ 0xfffffb00 @ │ │ │ │ blvc 0xd0bd98 │ │ │ │ ldrbtcs pc, [r4], #2243 @ 0x8c3 @ │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ addvc pc, r9, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ @@ -65853,31 +65853,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstmi pc, r2, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x1d192992 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x127ca18 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf04f022d │ │ │ │ @ instruction: 0xf0be0833 │ │ │ │ - @ instruction: 0xf500f9dd │ │ │ │ + @ instruction: 0xf500f9c1 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vsubl.s8 q10, d16, d24 │ │ │ │ + vmlal.s q10, d0, d0[6] │ │ │ │ vhsub.s8 d16, d3, d29 │ │ │ │ @ instruction: 0xf8c35c50 │ │ │ │ andscs r2, r0, #244, 8 @ 0xf4000000 │ │ │ │ sbcseq pc, r2, #200, 4 @ 0x8000000c │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stcmi 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldmdbne r1, {r6, r9, ip, sp, lr, pc} │ │ │ │ @@ -65931,31 +65931,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstmi pc, r7, ror #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127cb4c │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0be1811 │ │ │ │ - @ instruction: 0xf500f941 │ │ │ │ + @ instruction: 0xf500f925 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vrshr.s64 d20, d20, #64 │ │ │ │ + vmvn.i32 q10, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -66009,31 +66009,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r3, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127cc84 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0be1811 │ │ │ │ - @ instruction: 0xf500f8a5 │ │ │ │ + @ instruction: 0xf500f889 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vrshr.s64 d20, d20, #64 │ │ │ │ + vmvn.i32 q10, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -66087,29 +66087,29 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r2, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ - @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f80d │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ + @ instruction: 0xf0bd022d │ │ │ │ + @ instruction: 0xf500fff1 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q10, d16, d0[0] │ │ │ │ + vsubw.s8 q10, q8, d0 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldrshtcs r3, [r8], #-68 @ 0xffffffbc │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ blvc 0x70c268 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ movtne pc, #9283 @ 0x2443 @ │ │ │ │ @@ -66137,29 +66137,29 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf646b085 │ │ │ │ - vmls.i d17, d16, d0[4] │ │ │ │ + vaddhn.i16 d17, q8, q8 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ffa3 │ │ │ │ + @ instruction: 0xf500ff87 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf5005e55 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ ldc 1, cr7, [pc, #144] @ 0x50d40 │ │ │ │ @ instruction: 0xf8537b35 │ │ │ │ @ instruction: 0xf2402c08 │ │ │ │ @ instruction: 0xf04f1b31 │ │ │ │ @@ -66220,50 +66220,50 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d13, d5 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff0ef0bd │ │ │ │ + mrc2 0, 7, pc, cr2, cr13, {5} │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff4cf7ff │ │ │ │ subspl pc, r5, r4, lsl #10 │ │ │ │ ldmib r3, {r0, r1, r2, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ andlt r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf646b08b │ │ │ │ - vmls.i d17, d16, d0[4] │ │ │ │ + vaddhn.i16 d17, q8, q8 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fed7 │ │ │ │ + @ instruction: 0xf500febb │ │ │ │ @ instruction: 0xf5005c40 │ │ │ │ vmin.s8 , , │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d16, d12 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc5358 │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ @ instruction: 0xf504524f │ │ │ │ ldrtcc r7, [r0], -ip, ror #2 │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf5009603 │ │ │ │ @@ -66358,25 +66358,25 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba81cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, ip, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r4, cr3 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0bd0400 │ │ │ │ - @ instruction: 0xf500fdf5 │ │ │ │ + @ instruction: 0xf500fdd9 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vrsra.s64 q10, q6, #64 │ │ │ │ + vrsra.s64 d20, d12, #64 │ │ │ │ strmi r0, [r4], -sp, lsr #6 │ │ │ │ blvc 0xccc68c │ │ │ │ ldrbtcc pc, [r4], #2242 @ 0x8c2 @ │ │ │ │ subspl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf85126fc │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431342 │ │ │ │ @@ -66399,18 +66399,18 @@ │ │ │ │ orrpl pc, r0, r1, asr #32 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrne pc, [r4, #-2242]! @ 0xfffff73e │ │ │ │ ldrbcc pc, [r0, #-2242]! @ 0xfffff73e @ │ │ │ │ @ instruction: 0xf8c22100 │ │ │ │ @ instruction: 0xf10d56e0 │ │ │ │ subscs r0, sl, #14 │ │ │ │ - b 0xff48d998 │ │ │ │ + b 0xfec8d998 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ vmla.i8 d26, d15, d2 │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ + vqdmlal.s , d0, d0[5] │ │ │ │ @ instruction: 0xf88d032d │ │ │ │ vqadd.s8 d21, d0, d1 │ │ │ │ movwls r6, #9231 @ 0x240f │ │ │ │ tstpmi ip, #64, 4 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #58887 @ 0xe607 │ │ │ │ andmi pc, ip, sp, lsr #17 │ │ │ │ stc2 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ @@ -66419,35 +66419,35 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, ip, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f16 , q3, q8 │ │ │ │ - svclt 0x0000fcdf │ │ │ │ + svclt 0x0000fcbf │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf646b08d │ │ │ │ - vmls.i d17, d16, d0[4] │ │ │ │ + vaddhn.i16 d17, q8, q8 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf504fd61 │ │ │ │ + @ instruction: 0xf504fd45 │ │ │ │ @ instruction: 0xf50061e2 │ │ │ │ @ instruction: 0xf500544f │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ strcc r9, [r0, #-514]! @ 0xfffffdfe │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbpl pc, [r9], -r0, lsl #10 @ │ │ │ │ @@ -66557,24 +66557,24 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1d3d52c │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ vqdmull.s , d4, d3[0] │ │ │ │ andls r1, r0, #3072 @ 0xc00 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2l 0, cr15, [r6], #-756 @ 0xfffffd0c │ │ │ │ + mcrr2 0, 11, pc, sl, cr13 @ │ │ │ │ mcrrpl 5, 0, pc, r0, cr0 @ │ │ │ │ strbpl pc, [pc], #-1280 @ 0x51320 @ │ │ │ │ - rscmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + adcmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmpppl r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldrbtcs pc, [r4], #2252 @ 0x8cc @ │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ andls r3, r5, #32, 4 │ │ │ │ subspl pc, r9, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -66671,33 +66671,33 @@ │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ andhi r8, r4, #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ and lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ - ldrhteq r7, [r3], -r0 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ + eorseq r7, r3, r0, ror sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf646b091 │ │ │ │ - vmls.i d17, d16, d0[4] │ │ │ │ + vaddhn.i16 d17, q8, q8 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fb71 │ │ │ │ + @ instruction: 0xf500fb55 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ vrhadd.s8 d23, d15, d12 │ │ │ │ - vrshr.s64 q10, q12, #64 │ │ │ │ + vrshr.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ eorcc r5, r0, #1342177285 @ 0x50000005 │ │ │ │ ldrbpl pc, [r5], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf5009206 │ │ │ │ @ instruction: 0x36305258 │ │ │ │ @@ -66884,24 +66884,24 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1ffda48 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ vrhadd.s8 d16, d1, d29 │ │ │ │ vorr.i16 d17, #4352 @ 0x1100 │ │ │ │ andls r2, r0, #17408 @ 0x4400 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9d8f0bd │ │ │ │ + @ instruction: 0xf9bcf0bd │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - andpl pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + sbcmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ blvc 0x194cec4 │ │ │ │ ldrbtcs pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ subspl pc, r8, #0, 10 │ │ │ │ andls r3, r3, #16, 4 │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -67008,15 +67008,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andsvc lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, r2, lsl r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscsvc lr, pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsl #24 │ │ │ │ + eorseq r6, r3, r4, asr #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba8c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ @@ -67025,15 +67025,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [sl], #-840 @ 0xfffffcb8 │ │ │ │ + mcrr2 0, 13, pc, lr, cr2 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67047,15 +67047,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [lr], #-840 @ 0xfffffcb8 │ │ │ │ + stc2 0, cr15, [r2], #-840 @ 0xfffffcb8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67069,15 +67069,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r2], {210} @ 0xd2 │ │ │ │ + blx 0xffe0de4e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, ror r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67091,15 +67091,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffa0dea6 │ │ │ │ + blx 0xff30dea6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, lsr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67113,15 +67113,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfef0defe │ │ │ │ + blx 0xfe80defe │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67135,15 +67135,15 @@ │ │ │ │ @ instruction: 0xf6419100 │ │ │ │ vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe40df56 │ │ │ │ + blx 0x1d0df56 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67157,15 +67157,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 q11, q8, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x190dfae │ │ │ │ + blx 0x120dfae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsl r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67179,15 +67179,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xe0e006 │ │ │ │ + blx 0x70e006 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, asr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67201,15 +67201,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x30e05e │ │ │ │ + blx 0xffc0e05c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, ror #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67223,15 +67223,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 q9, q2, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff80e0b4 │ │ │ │ + blx 0xff10e0b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67245,15 +67245,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfed0e10c │ │ │ │ + blx 0xfe60e10c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008be1be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67267,15 +67267,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe20e164 │ │ │ │ + blx 0x1b0e164 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67289,15 +67289,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x170e1bc │ │ │ │ + blx 0x100e1bc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67311,15 +67311,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xc0e214 │ │ │ │ + blx 0x50e214 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strheq lr, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67333,15 +67333,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x10e26c │ │ │ │ + @ instruction: 0xf9e6f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67355,15 +67355,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9d6f0d2 │ │ │ │ + @ instruction: 0xf9baf0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67377,15 +67377,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9aaf0d2 │ │ │ │ + @ instruction: 0xf98ef0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67399,15 +67399,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf97ef0d2 │ │ │ │ + @ instruction: 0xf962f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67421,15 +67421,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf952f0d2 │ │ │ │ + @ instruction: 0xf936f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67443,15 +67443,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d23, d28, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf926f0d2 │ │ │ │ + @ instruction: 0xf90af0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67465,15 +67465,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8faf0d2 │ │ │ │ + @ instruction: 0xf8def0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67487,15 +67487,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8cef0d2 │ │ │ │ + @ instruction: 0xf8b2f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67509,15 +67509,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8a2f0d2 │ │ │ │ + @ instruction: 0xf886f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, lr, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67531,15 +67531,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf876f0d2 │ │ │ │ + @ instruction: 0xf85af0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67553,15 +67553,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf84af0d2 │ │ │ │ + @ instruction: 0xf82ef0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67575,15 +67575,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf81ef0d2 │ │ │ │ + @ instruction: 0xf802f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, r6, ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67597,15 +67597,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xfff2f0d1 │ │ │ │ + @ instruction: 0xffd6f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67619,15 +67619,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffc6f0d1 │ │ │ │ + @ instruction: 0xffaaf0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67641,15 +67641,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff9af0d1 │ │ │ │ + @ instruction: 0xff7ef0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67663,15 +67663,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff6ef0d1 │ │ │ │ + @ instruction: 0xff52f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67685,15 +67685,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff42f0d1 │ │ │ │ + @ instruction: 0xff26f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67707,15 +67707,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff16f0d1 │ │ │ │ + mrc2 0, 7, pc, cr10, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67729,15 +67729,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 7, pc, cr10, cr1, {6} @ │ │ │ │ + mcr2 0, 6, pc, cr14, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67751,15 +67751,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 5, pc, cr14, cr1, {6} │ │ │ │ + mcr2 0, 5, pc, cr2, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67773,15 +67773,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 4, pc, cr2, cr1, {6} │ │ │ │ + mrc2 0, 3, pc, cr6, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67795,15 +67795,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 3, pc, cr6, cr1, {6} @ │ │ │ │ + mcr2 0, 2, pc, cr10, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67817,15 +67817,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 1, pc, cr10, cr1, {6} │ │ │ │ + mrc2 0, 0, pc, cr14, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67839,15 +67839,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 0, pc, cr14, cr1, {6} @ │ │ │ │ + ldc2l 0, cr15, [r2, #836]! @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67861,15 +67861,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r2, #836]! @ 0x344 │ │ │ │ + stc2l 0, cr15, [r6, #836] @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67883,15 +67883,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r6, #836]! @ 0x344 │ │ │ │ + ldc2 0, cr15, [sl, #836] @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67904,15 +67904,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c05c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [lr, #-836]! @ 0xfffffcbc │ │ │ │ + ldc2 0, cr15, [r2, #-836] @ 0xfffffcbc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67925,15 +67925,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r4, #-836] @ 0xfffffcbc │ │ │ │ + stc2l 0, cr15, [r8], #836 @ 0x344 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67946,15 +67946,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q11, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl], {209} @ 0xd1 │ │ │ │ + ldc2 0, cr15, [lr], #836 @ 0x344 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67967,15 +67967,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r0], #836 @ 0x344 │ │ │ │ + ldc2 0, cr15, [r4], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67988,15 +67988,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6], {209} @ 0xd1 │ │ │ │ + stc2l 0, cr15, [sl], #-836 @ 0xfffffcbc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68009,15 +68009,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q10, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 13, pc, ip, cr1 @ │ │ │ │ + mcrr2 0, 13, pc, r0, cr1 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68030,15 +68030,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c04c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r2], #-836 @ 0xfffffcbc │ │ │ │ + ldc2 0, cr15, [r6], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68051,15 +68051,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8], {209} @ 0xd1 │ │ │ │ + blx 0xffb8eda2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68072,15 +68072,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff80edf6 │ │ │ │ + blx 0xff10edf6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68093,15 +68093,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c01cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfed8ee4a │ │ │ │ + blx 0xfe68ee4a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68114,15 +68114,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q9, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe30ee9e │ │ │ │ + blx 0x1c0ee9e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68135,15 +68135,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x188eef2 │ │ │ │ + blx 0x118eef2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68156,15 +68156,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xe0ef46 │ │ │ │ + blx 0x70ef46 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68177,15 +68177,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c05cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x38ef9a │ │ │ │ + blx 0xffc8ef98 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68198,15 +68198,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff90efec │ │ │ │ + blx 0xff20efec │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68219,15 +68219,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfee8f040 │ │ │ │ + blx 0xfe78f040 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68240,15 +68240,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe40f094 │ │ │ │ + blx 0x1d0f094 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68261,15 +68261,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x198f0e8 │ │ │ │ + blx 0x128f0e8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68282,15 +68282,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xf0f13c │ │ │ │ + blx 0x80f13c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68303,15 +68303,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c00cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x48f190 │ │ │ │ + @ instruction: 0xf9f4f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68324,15 +68324,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9e6f0d1 │ │ │ │ + @ instruction: 0xf9caf0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68345,15 +68345,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9bcf0d1 │ │ │ │ + @ instruction: 0xf9a0f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68366,15 +68366,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf992f0d1 │ │ │ │ + @ instruction: 0xf976f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68387,15 +68387,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c04cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf968f0d1 │ │ │ │ + @ instruction: 0xf94cf0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68408,15 +68408,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf93ef0d1 │ │ │ │ + @ instruction: 0xf922f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68429,15 +68429,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c01cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf914f0d1 │ │ │ │ + @ instruction: 0xf8f8f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68450,15 +68450,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8eaf0d1 │ │ │ │ + @ instruction: 0xf8cef0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r6, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68471,15 +68471,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8c0f0d1 │ │ │ │ + @ instruction: 0xf8a4f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq ip, fp, r2, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68492,15 +68492,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf896f0d1 │ │ │ │ + @ instruction: 0xf87af0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68513,15 +68513,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf86cf0d1 │ │ │ │ + @ instruction: 0xf850f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68534,15 +68534,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf842f0d1 │ │ │ │ + @ instruction: 0xf826f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq ip, fp, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68555,15 +68555,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c00cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf818f0d1 │ │ │ │ + @ instruction: 0xfffcf0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68576,15 +68576,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffeef0d0 │ │ │ │ + @ instruction: 0xffd2f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68597,15 +68597,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffc4f0d0 │ │ │ │ + @ instruction: 0xffa8f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq ip, fp, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68618,15 +68618,15 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff9af0d0 │ │ │ │ + @ instruction: 0xff7ef0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r6, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68639,590 +68639,590 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff70f0d0 │ │ │ │ + @ instruction: 0xff54f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq ip, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf88cf0d7 │ │ │ │ + @ instruction: 0xf870f0d7 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d64038 │ │ │ │ - svclt 0x0000bc71 │ │ │ │ + svclt 0x0000bc55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 0, cr15, [r0], {212} @ 0xd4 │ │ │ │ + stc2 0, cr15, [r4], #848 @ 0x350 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d44038 │ │ │ │ - svclt 0x0000b94b │ │ │ │ + svclt 0x0000b92f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xffe8f794 │ │ │ │ + blx 0xff78f794 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df4038 │ │ │ │ - svclt 0x0000bb0f │ │ │ │ + svclt 0x0000baf3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20eaac │ │ │ │ blvc 0x8ea70 │ │ │ │ - blx 0xfe30f7de │ │ │ │ + blx 0x1c0f7de │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e74070 │ │ │ │ - svclt 0x0000bbf9 │ │ │ │ + svclt 0x0000bbdd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xfe08f7f4 │ │ │ │ + blx 0x198f7f4 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df4038 │ │ │ │ - svclt 0x0000bac7 │ │ │ │ + svclt 0x0000baab │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xffc2f0d6 │ │ │ │ + @ instruction: 0xffa6f0d6 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d64038 │ │ │ │ - svclt 0x0000bc05 │ │ │ │ + svclt 0x0000bbe9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xffe0f80e │ │ │ │ + blx 0xff70f80e │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d44038 │ │ │ │ - svclt 0x0000b8df │ │ │ │ + svclt 0x0000b8c3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa6d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x50f86c │ │ │ │ + @ instruction: 0xf9f6f0e2 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df4038 │ │ │ │ - svclt 0x0000baa3 │ │ │ │ + svclt 0x0000ba87 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20eb84 │ │ │ │ blvc 0x8eb48 │ │ │ │ - blx 0x60f8b6 │ │ │ │ + blx 0xfff0f8b4 │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e74070 │ │ │ │ - svclt 0x0000bb8d │ │ │ │ + svclt 0x0000bb71 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9c2f0e2 │ │ │ │ + @ instruction: 0xf9a6f0e2 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df4038 │ │ │ │ - svclt 0x0000ba5b │ │ │ │ + svclt 0x0000ba3f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - @ instruction: 0xff5af0cf │ │ │ │ + @ instruction: 0xff3ef0cf │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - ldc2l 0, cr15, [r8], #864 @ 0x360 │ │ │ │ + ldc2l 0, cr15, [ip], {216} @ 0xd8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - @ instruction: 0xffa6f0d6 │ │ │ │ + @ instruction: 0xff8af0d6 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d641f0 │ │ │ │ - svclt 0x0000bb8b │ │ │ │ + svclt 0x0000bb6f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - @ instruction: 0xff38f0cf │ │ │ │ + @ instruction: 0xff1cf0cf │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - ldc2l 0, cr15, [r6], {216} @ 0xd8 │ │ │ │ + ldc2 0, cr15, [sl], #864 @ 0x360 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - @ instruction: 0xff26f0d6 │ │ │ │ + @ instruction: 0xff0af0d6 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d641f0 │ │ │ │ - svclt 0x0000bb69 │ │ │ │ + svclt 0x0000bb4d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - @ instruction: 0xff16f0cf │ │ │ │ + cdp2 0, 15, cr15, cr10, cr15, {6} │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -r9, lsl #30 │ │ │ │ + strtmi pc, [r9], -sp, ror #29 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ @ instruction: 0xf0d61301 │ │ │ │ - strtmi pc, [r2], -pc, asr #28 │ │ │ │ + @ instruction: 0x4622fe33 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e24643 │ │ │ │ - strtmi pc, [sl], -sp, ror #19 │ │ │ │ + @ instruction: 0x462af9d1 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x18f9ac │ │ │ │ + stmiblt r8!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - ldrtmi pc, [sl], -sp, ror #29 @ │ │ │ │ + @ instruction: 0x463afed1 │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmiblt sl!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmiblt lr, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - cdp2 0, 13, cr15, cr2, cr15, {6} │ │ │ │ + cdp2 0, 11, cr15, cr6, cr15, {6} │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -r5, asr #29 │ │ │ │ + strtmi pc, [r9], -r9, lsr #29 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf0d63301 │ │ │ │ - strtmi pc, [r2], -fp, lsl #28 │ │ │ │ + strtmi pc, [r2], -pc, ror #27 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e24643 │ │ │ │ - strtmi pc, [sl], -r1, ror #18 │ │ │ │ + strtmi pc, [sl], -r5, asr #18 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmiblt r8!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmiblt ip, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - ldrtmi pc, [sl], -r9, lsr #29 @ │ │ │ │ + ldrtmi pc, [sl], -sp, lsl #29 @ │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmiblt lr, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdblt r2!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - cdp2 0, 8, cr15, cr14, cr15, {6} │ │ │ │ + cdp2 0, 7, cr15, cr2, cr15, {6} │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -r1, lsl #29 │ │ │ │ + strtmi pc, [r9], -r5, ror #28 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ @ instruction: 0xf0d61301 │ │ │ │ - strtmi pc, [r2], -r7, asr #27 │ │ │ │ + strtmi pc, [r2], -fp, lsr #27 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e24643 │ │ │ │ - strtmi pc, [sl], -fp, ror #17 │ │ │ │ + strtmi pc, [sl], -pc, asr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdblt ip!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - cdp2 0, 6, cr15, cr4, cr15, {6} │ │ │ │ + cdp2 0, 4, cr15, cr8, cr15, {6} │ │ │ │ tstpeq r0, #1073741865 @ p-variant is OBSOLETE @ 0x40000029 │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df41f0 │ │ │ │ - @ instruction: 0x4641b95d │ │ │ │ + strbmi fp, [r1], -r1, asr #18 │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ - @ instruction: 0xf8c0f0e2 │ │ │ │ + @ instruction: 0xf8a4f0e2 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df41f0 │ │ │ │ - svclt 0x0000b951 │ │ │ │ + svclt 0x0000b935 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - cdp2 0, 3, cr15, cr8, cr15, {6} │ │ │ │ + cdp2 0, 1, cr15, cr12, cr15, {6} │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -fp, lsr #28 │ │ │ │ + strtmi pc, [r9], -pc, lsl #28 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf0d63301 │ │ │ │ - @ instruction: 0x4622fd71 │ │ │ │ + @ instruction: 0x4622fd55 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e24643 │ │ │ │ - @ instruction: 0x462af875 │ │ │ │ + @ instruction: 0x462af859 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmdblt lr, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmlt r2!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - cdp2 0, 0, cr15, cr14, cr15, {6} │ │ │ │ + ldc2l 0, cr15, [r2, #828]! @ 0x33c │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df41f0 │ │ │ │ - strbmi fp, [r1], -pc, ror #17 │ │ │ │ + @ instruction: 0x4641b8d3 │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - @ instruction: 0xf84af0e2 │ │ │ │ + @ instruction: 0xf82ef0e2 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df41f0 │ │ │ │ - svclt 0x0000b8e3 │ │ │ │ + svclt 0x0000b8c7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - @ instruction: 0x4621fe95 │ │ │ │ + @ instruction: 0x4621fe79 │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - stc2 0, cr15, [r0], {208} @ 0xd0 │ │ │ │ + blx 0xff98fbb6 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - @ instruction: 0xf95cf0e7 │ │ │ │ + @ instruction: 0xf940f0e7 │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xff72f0e6 │ │ │ │ + @ instruction: 0xff56f0e6 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e7a004 │ │ │ │ - @ instruction: 0x4633f955 │ │ │ │ + @ instruction: 0x4633f939 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmiblt r4, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x46084617 │ │ │ │ ldmib sp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf890a │ │ │ │ - @ instruction: 0x463afe59 │ │ │ │ + @ instruction: 0x463afe3d │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -fp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stmiblt r2!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmiblt r6, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - @ instruction: 0x4621fe37 │ │ │ │ + @ instruction: 0x4621fe1b │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - blx 0xfe90fc72 │ │ │ │ + blx 0xfe20fc72 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - @ instruction: 0xf8fef0e7 │ │ │ │ + @ instruction: 0xf8e2f0e7 │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xff14f0e6 │ │ │ │ + cdp2 0, 15, cr15, cr8, cr6, {7} │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e7a004 │ │ │ │ - ldrtmi pc, [r3], -pc, ror #17 @ │ │ │ │ + @ instruction: 0x4633f8d3 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmdblt r6!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdblt sl, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf790a │ │ │ │ - movwcs pc, #36347 @ 0x8dfb @ │ │ │ │ + movwcs pc, #36319 @ 0x8ddf @ │ │ │ │ adcmi r4, r3, r6, lsl #12 │ │ │ │ strbmi r1, [r9, #-2009] @ 0xfffff827 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf8cd9700 │ │ │ │ @ instruction: 0xf7ff9004 │ │ │ │ ldrtmi pc, [r3], -r3, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldmdblt ip!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt r0!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ strmi r3, [r1], -r1, lsl #30 │ │ │ │ mvnscc pc, #1073741842 @ 0x40000012 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ movwls r9, #5888 @ 0x1700 │ │ │ │ - @ instruction: 0xf8b2f0e7 │ │ │ │ + @ instruction: 0xf896f0e7 │ │ │ │ svclt 0x0000e7eb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - stc2l 0, cr15, [r6, #828] @ 0x33c │ │ │ │ + stc2 0, cr15, [sl, #828]! @ 0x33c │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffeb5 │ │ │ │ + @ instruction: 0xf04ffe99 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf896f0e7 │ │ │ │ + @ instruction: 0xf87af0e7 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e78900 │ │ │ │ - strbmi pc, [r2], -pc, lsl #17 @ │ │ │ │ + @ instruction: 0x4642f873 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d04628 │ │ │ │ - @ instruction: 0x4632fb19 │ │ │ │ + @ instruction: 0x4632fafd │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4653fe97 │ │ │ │ + @ instruction: 0x4653fe7b │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e74620 │ │ │ │ - @ instruction: 0x4633f8f5 │ │ │ │ + @ instruction: 0x4633f8d9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmialt ip!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r0, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - stc2 0, cr15, [r2, #828] @ 0x33c │ │ │ │ + stc2l 0, cr15, [r6, #-828]! @ 0xfffffcc4 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffe71 │ │ │ │ + @ instruction: 0xf04ffe55 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf84af0e7 │ │ │ │ + @ instruction: 0xf82ef0e7 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e78900 │ │ │ │ - strbmi pc, [r2], -r3, asr #16 @ │ │ │ │ + strbmi pc, [r2], -r7, lsr #16 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d04628 │ │ │ │ - @ instruction: 0x4632fad5 │ │ │ │ + @ instruction: 0x4632fab9 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4653fe53 │ │ │ │ + @ instruction: 0x4653fe37 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e74620 │ │ │ │ - @ instruction: 0x4633f8b1 │ │ │ │ + @ instruction: 0x4633f895 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmialt r8!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmlt ip, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r5], -r4, lsl #8 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ strmi r4, [lr], -ip, lsr #1 │ │ │ │ @ instruction: 0xf0cf4690 │ │ │ │ - @ instruction: 0xf1c4fd3d │ │ │ │ + @ instruction: 0xf1c4fd21 │ │ │ │ strmi r0, [r7], -r0, asr #24 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eoreq pc, r0, r4, lsr #3 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924738 │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xfe68fe84 │ │ │ │ + blx 0x1f8fe84 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ strmi r9, [r4], -r1, lsl #8 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - qsub8mi pc, r3, r7 @ │ │ │ │ + @ instruction: 0x4623ffdb │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - ldrtmi pc, [fp], -sp, lsl #28 @ │ │ │ │ + @ instruction: 0x463bfdf1 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmdalt r8!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt ip, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaad7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0cf460d │ │ │ │ - ldrtmi pc, [r2], -r1, lsl #26 @ │ │ │ │ + ldrtmi pc, [r2], -r5, ror #25 @ │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -sp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e74070 │ │ │ │ - svclt 0x0000b84d │ │ │ │ + svclt 0x0000b831 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaadb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strbeq pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ - stc2 0, cr15, [r6], #-856 @ 0xfffffca8 │ │ │ │ + stc2 0, cr15, [sl], {214} @ 0xd6 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d79400 │ │ │ │ - andlt pc, r2, r9, asr #31 │ │ │ │ + andlt pc, r2, sp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaadf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, asr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xffaef0d7 │ │ │ │ + @ instruction: 0xff92f0d7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaae2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strteq pc, [r0], #-452 @ 0xfffffe3c │ │ │ │ - @ instruction: 0xf832f0d4 │ │ │ │ + @ instruction: 0xf816f0d4 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d49400 │ │ │ │ - andlt pc, r2, pc, lsl pc @ │ │ │ │ + andlt pc, r2, r3, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaae70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, lsr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff04f0d4 │ │ │ │ + mcr2 0, 7, pc, cr8, cr4, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -69242,164 +69242,164 @@ │ │ │ │ bl 0x766d0c │ │ │ │ bl 0x10d6cf0 │ │ │ │ ldreq r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ tstmi ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ streq lr, [r4], #-2844 @ 0xfffff4e4 │ │ │ │ stmdbeq r3, {r1, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xfe610036 │ │ │ │ + blx 0x1f10036 │ │ │ │ @ instruction: 0x46434632 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ - blx 0xfe31005e │ │ │ │ + blx 0x1c1005e │ │ │ │ strbmi r4, [fp], -r2, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xff510068 │ │ │ │ + blx 0xfee10068 │ │ │ │ strtmi r4, [r9], -r2, ror #7 │ │ │ │ b 0x1c255b8 │ │ │ │ @ instruction: 0xf0d60309 │ │ │ │ - ldrtmi pc, [r2], -fp, asr #21 @ │ │ │ │ + ldrtmi pc, [r2], -pc, lsr #21 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldmdalt r8, {r1, r2, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt ip!, {r1, r2, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldcleq 0, cr15, [pc], #316 @ 0x53e7c │ │ │ │ @ instruction: 0xf04f4699 │ │ │ │ ldrmi r3, [r6], -r1, lsl #6 │ │ │ │ stc2 10, cr15, [r2], {76} @ 0x4c @ │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @ instruction: 0xf70cfb03 │ │ │ │ andgt pc, r3, #172, 22 @ 0x2b000 │ │ │ │ strvc pc, [r4], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0xf0cf4414 │ │ │ │ - @ instruction: 0x4632fb5f │ │ │ │ + ldrtmi pc, [r2], -r3, asr #22 @ │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d64641 │ │ │ │ - @ instruction: 0x463afb53 │ │ │ │ + @ instruction: 0x463afb37 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf0d64630 │ │ │ │ - mvnsmi pc, #634880 @ 0x9b000 │ │ │ │ + mvnsmi pc, #520192 @ 0x7f000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d643e3 │ │ │ │ - @ instruction: 0x4632fa95 │ │ │ │ + @ instruction: 0x4632fa79 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stmdalt r2!, {r1, r2, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt r6, {r1, r2, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaafa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xf100ee │ │ │ │ + blx 0x8100ee │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf0d64606 │ │ │ │ - @ instruction: 0x4621f811 │ │ │ │ + @ instruction: 0xf0d54606 │ │ │ │ + qsub8mi pc, r1, r5 @ │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629fe1b │ │ │ │ + @ instruction: 0x4629fdff │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffe15 │ │ │ │ + @ instruction: 0xf04ffdf9 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d61201 │ │ │ │ - strtmi pc, [sl], -r9, ror #20 │ │ │ │ + strtmi pc, [sl], -sp, asr #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcr2 0, 1, pc, cr6, cr14, {6} @ │ │ │ │ + mcr2 0, 0, pc, cr10, cr14, {6} @ │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000be1f │ │ │ │ + svclt 0x0000be03 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x290152 │ │ │ │ + blx 0xffb90150 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - @ instruction: 0x4621ffdf │ │ │ │ + strtmi pc, [r1], -r3, asr #31 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - strtmi pc, [r9], -r1, lsr #27 │ │ │ │ + strtmi pc, [r9], -r5, lsl #27 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffd9b │ │ │ │ + @ instruction: 0xf04ffd7f │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d63201 │ │ │ │ - @ instruction: 0x462afa37 │ │ │ │ + @ instruction: 0x462afa1b │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [ip, #888] @ 0x378 │ │ │ │ + stc2l 0, cr15, [r0, #888] @ 0x378 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bdd5 │ │ │ │ + svclt 0x0000bdb9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xff6101b4 │ │ │ │ + blx 0xfef101b4 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - strtmi pc, [r1], -sp, lsr #31 │ │ │ │ + qadd8mi pc, r1, r1 @ │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629fd3d │ │ │ │ + strtmi pc, [r9], -r1, lsr #26 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffd37 │ │ │ │ + @ instruction: 0xf04ffd1b │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d61201 │ │ │ │ - strtmi pc, [sl], -r5, lsl #20 │ │ │ │ + strtmi pc, [sl], -r9, ror #19 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r2, #888] @ 0x378 │ │ │ │ + stc2 0, cr15, [r6, #888]! @ 0x378 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bdbb │ │ │ │ + svclt 0x0000bd9f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab0cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xfe990218 │ │ │ │ + blx 0xfe290218 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - qsub16mi pc, r1, fp @ │ │ │ │ + qsaxmi pc, r1, pc @ │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - strtmi pc, [r9], -fp, ror #25 │ │ │ │ + strtmi pc, [r9], -pc, asr #25 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffce5 │ │ │ │ + @ instruction: 0xf04ffcc9 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d63201 │ │ │ │ - @ instruction: 0x462af9d3 │ │ │ │ + @ instruction: 0x462af9b7 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r8, #-888]! @ 0xfffffc88 │ │ │ │ + ldc2l 0, cr15, [ip, #-888] @ 0xfffffc88 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bd71 │ │ │ │ + svclt 0x0000bd55 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf690a │ │ │ │ - @ instruction: 0xf04ffb23 │ │ │ │ + @ instruction: 0xf04ffb07 │ │ │ │ @ instruction: 0x46073cff │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ eoreq pc, r0, r6, lsr #3 │ │ │ │ @ instruction: 0xf1c62208 │ │ │ │ blx 0xb54be0 │ │ │ │ blx 0x39039c │ │ │ │ adcmi pc, r2, r0 │ │ │ │ @@ -69412,94 +69412,94 @@ │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ b 0x136581c │ │ │ │ @ instruction: 0xf0d00303 │ │ │ │ - strbmi pc, [r2], -fp, ror #16 @ │ │ │ │ + strbmi pc, [r2], -pc, asr #16 @ │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi r6, [r6], -r0, lsl #18 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -fp, asr #27 @ │ │ │ │ + ldrtmi pc, [r3], -pc, lsr #27 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [fp], -r1, ror #23 @ │ │ │ │ + ldrtmi pc, [fp], -r5, asr #23 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stclt 0, cr15, [r2], {230} @ 0xe6 │ │ │ │ + bllt 0xffa10364 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0xff510328 │ │ │ │ + blx 0xfee10328 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffbeb │ │ │ │ + @ instruction: 0xf04ffbcf │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [r2, #920]! @ 0x398 │ │ │ │ + stc2 0, cr15, [r6, #920] @ 0x398 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - @ instruction: 0x4642fd9b │ │ │ │ + @ instruction: 0x4642fd7f │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d04628 │ │ │ │ - ldrtmi pc, [r2], -r5, lsr #16 @ │ │ │ │ + ldrtmi pc, [r2], -r9, lsl #16 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrbmi pc, [r3], -r3, lsr #23 @ │ │ │ │ + ldrbmi pc, [r3], -r7, lsl #23 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -r1, lsl #28 @ │ │ │ │ + ldrtmi pc, [r3], -r5, ror #27 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldcllt 0, cr15, [r8, #920]! @ 0x398 │ │ │ │ + ldcllt 0, cr15, [ip, #920] @ 0x398 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0xfe4103b0 │ │ │ │ + blx 0x1d103b0 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffba7 │ │ │ │ + @ instruction: 0xf04ffb8b │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [r6, #-920] @ 0xfffffc68 │ │ │ │ + ldc2 0, cr15, [sl, #-920]! @ 0xfffffc68 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - strbmi pc, [r2], -pc, asr #26 @ │ │ │ │ + @ instruction: 0x4642fd33 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - ldrtmi pc, [r2], -r1, ror #31 @ │ │ │ │ + ldrtmi pc, [r2], -r5, asr #31 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4653fb5f │ │ │ │ + ldrbmi pc, [r3], -r3, asr #22 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633fdbd │ │ │ │ + ldrtmi pc, [r3], -r1, lsr #27 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldclt 0, cr15, [r4, #920]! @ 0x398 │ │ │ │ + ldclt 0, cr15, [r8, #920] @ 0x398 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldclvc 6, cr15, [pc], #316 @ 0x5422c │ │ │ │ blx 0x36594c │ │ │ │ ldrmi pc, [r8], r2, lsl #24 │ │ │ │ @@ -69514,166 +69514,166 @@ │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ b 0x1115190 │ │ │ │ b 0x1424d98 │ │ │ │ bl 0x76715c │ │ │ │ @ instruction: 0xf1430402 │ │ │ │ @ instruction: 0xf0cf0900 │ │ │ │ - @ instruction: 0x4632f977 │ │ │ │ + @ instruction: 0x4632f95b │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4622f8fb │ │ │ │ + @ instruction: 0x4622f8df │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d64630 │ │ │ │ - mvnmi pc, #11730944 @ 0xb30000 │ │ │ │ + mvnmi pc, #9895936 @ 0x970000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ movweq lr, #39535 @ 0x9a6f │ │ │ │ - @ instruction: 0xf8acf0d6 │ │ │ │ + @ instruction: 0xf890f0d6 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d543f8 │ │ │ │ - svclt 0x0000be39 │ │ │ │ + svclt 0x0000be1d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f24ff │ │ │ │ ldrmi r3, [r6], -r1, lsl #24 │ │ │ │ addsmi r4, r4, r8, lsl #13 │ │ │ │ @ instruction: 0x46054699 │ │ │ │ blx 0x380d22 │ │ │ │ blx 0xfe991da6 │ │ │ │ bl 0x2271c8 │ │ │ │ @ instruction: 0xf0cf040c │ │ │ │ - ldrtmi pc, [r2], -r3, asr #18 @ │ │ │ │ + ldrtmi pc, [r2], -r7, lsr #18 @ │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d64641 │ │ │ │ - ldrtmi pc, [sl], -r7, asr #17 @ │ │ │ │ + ldrtmi pc, [sl], -fp, lsr #17 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf0d64630 │ │ │ │ - mvnsmi pc, #8323072 @ 0x7f0000 │ │ │ │ + mvnsmi pc, #6488064 @ 0x630000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d643e3 │ │ │ │ - @ instruction: 0x4632f879 │ │ │ │ + @ instruction: 0x4632f85d │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - mcrlt 0, 0, pc, cr6, cr5, {6} @ │ │ │ │ + stcllt 0, cr15, [sl, #852]! @ 0x354 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf790a │ │ │ │ - @ instruction: 0xf04ff9cf │ │ │ │ + @ instruction: 0xf04ff9b3 │ │ │ │ @ instruction: 0x460633ff │ │ │ │ mcrreq 1, 12, pc, r0, cr7 @ │ │ │ │ eoreq pc, r0, r7, lsr #3 │ │ │ │ eoreq pc, r0, #-1073741775 @ 0xc0000031 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924e14 │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff2af0cf │ │ │ │ + @ instruction: 0xff0ef0cf │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ stmdbvc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - stc2 0, cr15, [r2], {230} @ 0xe6 │ │ │ │ + stc2l 0, cr15, [r6], #-920 @ 0xfffffc68 │ │ │ │ @ instruction: 0x4622463b │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe8905d4 │ │ │ │ + blx 0xfe1905d4 │ │ │ │ @ instruction: 0x46224633 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e643f0 │ │ │ │ - svclt 0x0000bac1 │ │ │ │ + svclt 0x0000baa5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r2, [r4], -r4, lsl #12 │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r8], -r6, lsr #1 │ │ │ │ @ instruction: 0xf0cf460f │ │ │ │ - b 0x14528b0 │ │ │ │ + b 0x1452840 │ │ │ │ strmi r7, [r5], -r6, ror #19 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #12 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ - mrrc2 0, 14, pc, r6, cr6 @ │ │ │ │ + ldc2 0, cr15, [sl], #-920 @ 0xfffffc68 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e66900 │ │ │ │ - @ instruction: 0x462afc5f │ │ │ │ + strtmi pc, [sl], -r3, asr #24 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf0e69004 │ │ │ │ - @ instruction: 0x462bfc57 │ │ │ │ + @ instruction: 0x462bfc3b │ │ │ │ @ instruction: 0x4639463a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stcllt 0, cr15, [r6], {230} @ 0xe6 │ │ │ │ + stclt 0, cr15, [sl], #920 @ 0x398 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0cf460d │ │ │ │ - @ instruction: 0x4632f95f │ │ │ │ + ldrtmi pc, [r2], -r3, asr #18 @ │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4633ffb9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bcab │ │ │ │ + svclt 0x0000bc8f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab4f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - mcr2 0, 2, pc, cr12, cr5, {6} @ │ │ │ │ + mrc2 0, 1, pc, cr0, cr5, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000bccb │ │ │ │ + svclt 0x0000bcaf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff54f0d3 │ │ │ │ + @ instruction: 0xff38f0d3 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000b9a5 │ │ │ │ + svclt 0x0000b989 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d40b4 │ │ │ │ + blmi 0x3d4044 │ │ │ │ bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff40f0cf │ │ │ │ + @ instruction: 0xff24f0cf │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq fp, fp, r0, lsl #24 │ │ │ │ ldrdeq fp, [fp], r8 │ │ │ │ @@ -69686,22 +69686,22 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d4044 │ │ │ │ + blmi 0x3d3fd4 │ │ │ │ cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff08f0cf │ │ │ │ + cdp2 0, 14, cr15, cr12, cr15, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umulleq fp, fp, r0, fp @ │ │ │ │ addeq fp, fp, r8, ror #22 │ │ │ │ @@ -69713,15 +69713,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrspl pc, r4, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - cdp2 0, 14, cr15, cr0, cr15, {6} │ │ │ │ + cdp2 0, 12, cr15, cr4, cr15, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq fp, fp, r0, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69732,243 +69732,243 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - cdp2 0, 11, cr15, cr10, cr15, {6} │ │ │ │ + cdp2 0, 9, cr15, cr14, cr15, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq fp, [fp], r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf0e64611 │ │ │ │ - strtmi pc, [r3], -r5, ror #23 │ │ │ │ + strtmi pc, [r3], -r9, asr #23 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bbb1 │ │ │ │ + svclt 0x0000bb95 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab6ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r2, #-852] @ 0xfffffcac │ │ │ │ + ldc2 0, cr15, [r6, #-852]! @ 0xfffffcac │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000bc01 │ │ │ │ + svclt 0x0000bbe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - mrc2 0, 2, pc, cr10, cr3, {6} │ │ │ │ + mrc2 0, 1, pc, cr14, cr3, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000b909 │ │ │ │ + svclt 0x0000b8ed │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf0e64611 │ │ │ │ - strtmi pc, [r3], -r7, lsr #23 │ │ │ │ + strtmi pc, [r3], -fp, lsl #23 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bb89 │ │ │ │ + svclt 0x0000bb6d │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0d6200d │ │ │ │ - svclt 0x0000b9ed │ │ │ │ + svclt 0x0000b9d1 │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0d3200d │ │ │ │ - svclt 0x0000bd7d │ │ │ │ + svclt 0x0000bd61 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebab788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ strbtmi r4, [r3], -sl, lsl #12 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf0e6200d │ │ │ │ - andlt pc, r2, r5, lsl #22 │ │ │ │ + andlt pc, r2, r9, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - cdp2 0, 15, cr15, cr4, cr14, {6} │ │ │ │ + cdp2 0, 13, cr15, cr8, cr14, {6} │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - @ instruction: 0x4607fef1 │ │ │ │ - cdp2 0, 14, cr15, cr14, cr14, {6} │ │ │ │ + @ instruction: 0x4607fed5 │ │ │ │ + cdp2 0, 13, cr15, cr2, cr14, {6} │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - strmi pc, [r6], -fp, ror #29 │ │ │ │ + strmi pc, [r6], -pc, asr #29 │ │ │ │ @ instruction: 0xf0cf2000 │ │ │ │ - strmi pc, [r3], r1, lsr #23 │ │ │ │ + strmi pc, [r3], r5, lsl #23 │ │ │ │ @ instruction: 0xf0cf2020 │ │ │ │ - @ instruction: 0x4641fb9d │ │ │ │ + strbmi pc, [r1], -r1, lsl #23 @ │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - stc2 0, cr15, [r2, #848]! @ 0x350 │ │ │ │ + stc2 0, cr15, [r6, #848] @ 0x350 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf934f0d3 │ │ │ │ + @ instruction: 0xf918f0d3 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34648 │ │ │ │ - ldrtmi pc, [r2], -r9, asr #21 @ │ │ │ │ + ldrtmi pc, [r2], -sp, lsr #21 @ │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - blx 0x91096a │ │ │ │ + blx 0x21096a │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8ed5c │ │ │ │ - stc2 0, cr15, [r4], #-848 @ 0xfffffcb0 │ │ │ │ + stc2 0, cr15, [r8], {212} @ 0xd4 │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 0, cr15, [ip], {212} @ 0xd4 │ │ │ │ + stc2 0, cr15, [r0], {212} @ 0xd4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -r7, lsr #29 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #29 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf866f0d3 │ │ │ │ + @ instruction: 0xf84af0d3 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - andcs pc, r2, r1, ror #16 │ │ │ │ + andcs pc, r2, r5, asr #16 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d44700 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + ldrdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632fe7d │ │ │ │ + ldrtmi pc, [r2], -r1, ror #28 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf83cf0d3 │ │ │ │ + @ instruction: 0xf820f0d3 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - andcs pc, sl, r7, lsr r8 @ │ │ │ │ + andcs pc, sl, fp, lsl r8 @ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d44700 │ │ │ │ - andlt pc, r3, r7, asr #23 │ │ │ │ + andlt pc, r3, fp, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - cdp2 0, 8, cr15, cr6, cr14, {6} │ │ │ │ + cdp2 0, 6, cr15, cr10, cr14, {6} │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - strmi pc, [r7], -r3, lsl #29 │ │ │ │ - cdp2 0, 8, cr15, cr0, cr14, {6} │ │ │ │ + strmi pc, [r7], -r7, ror #28 │ │ │ │ + cdp2 0, 6, cr15, cr4, cr14, {6} │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - tstpcs r0, sp, ror lr @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, ror #28 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - blx 0x690a72 │ │ │ │ + blx 0xfff90a70 │ │ │ │ strmi r2, [r3], r0, lsl #2 │ │ │ │ @ instruction: 0xf0cf2040 │ │ │ │ - @ instruction: 0x4641fb13 │ │ │ │ + @ instruction: 0x4641faf7 │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0xfff90aa0 │ │ │ │ + blx 0xff890aa0 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r2, #852] @ 0x354 │ │ │ │ + stc2l 0, cr15, [r6, #-852]! @ 0xfffffcac │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d54648 │ │ │ │ - @ instruction: 0x4632fbb1 │ │ │ │ + @ instruction: 0x4632fb95 │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - blx 0xff510aba │ │ │ │ + blx 0xfee10aba │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8eea4 │ │ │ │ - mcr2 0, 2, pc, cr8, cr7, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr12, cr7, {6} @ │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 0, 2, pc, cr0, cr7, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr4, cr7, {6} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632fe37 │ │ │ │ + @ instruction: 0x4632fe1b │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0xfea10b14 │ │ │ │ + blx 0xfe310b14 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54620 │ │ │ │ - andcs pc, r2, r1, lsr #21 │ │ │ │ + andcs pc, r2, r5, lsl #21 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d74700 │ │ │ │ - andlt pc, r3, r5, lsl lr @ │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab9f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -sp, lsl #28 @ │ │ │ │ + @ instruction: 0x4632fdf1 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0x1f90b68 │ │ │ │ + blx 0x1890b68 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54620 │ │ │ │ - andcs pc, sl, r7, ror sl @ │ │ │ │ + andcs pc, sl, fp, asr sl @ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d74700 │ │ │ │ - andlt pc, r3, fp, ror #27 │ │ │ │ + andlt pc, r3, pc, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaba4c │ │ │ │ @@ -69980,15 +69980,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r5, lsr #26 │ │ │ │ + andlt pc, r5, r9, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq fp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70001,15 +70001,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70022,15 +70022,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + @ instruction: 0xb005fcb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70043,15 +70043,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r7, lsr #25 │ │ │ │ + andlt pc, r5, fp, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70064,15 +70064,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, sp, ror ip @ │ │ │ │ + andlt pc, r5, r1, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70085,15 +70085,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r3, asr ip @ │ │ │ │ + andlt pc, r5, r7, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70106,15 +70106,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r9, lsr #24 │ │ │ │ + andlt pc, r5, sp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70127,15 +70127,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, r3, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008bb4b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70148,15 +70148,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + @ instruction: 0xb005fbb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70169,15 +70169,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, fp, lsr #23 │ │ │ │ + andlt pc, r5, pc, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70190,15 +70190,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r1, lsl #23 │ │ │ │ + andlt pc, r5, r5, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008bb3b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70211,15 +70211,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r7, asr fp @ │ │ │ │ + andlt pc, r5, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70232,15 +70232,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, sp, lsr #22 │ │ │ │ + andlt pc, r5, r1, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70253,15 +70253,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r3, lsl #22 │ │ │ │ + andlt pc, r5, r7, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008bb2ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70274,15 +70274,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005fabd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70295,15 +70295,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, pc, lsr #21 │ │ │ │ + mullt r5, r3, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70316,15 +70316,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r5, lsl #21 │ │ │ │ + andlt pc, r5, r9, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008bb1be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70337,15 +70337,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, fp, asr sl @ │ │ │ │ + andlt pc, r5, pc, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70358,15 +70358,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r1, lsr sl @ │ │ │ │ + andlt pc, r5, r5, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70379,15 +70379,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r7, lsl #20 │ │ │ │ + andlt pc, r5, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70400,15 +70400,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r1, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70421,15 +70421,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - @ instruction: 0xb005f9b3 │ │ │ │ + mullt r5, r7, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70442,15 +70442,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r9, lsl #19 │ │ │ │ + andlt pc, r5, sp, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70463,15 +70463,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, pc, asr r9 @ │ │ │ │ + andlt pc, r5, r3, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70484,15 +70484,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r5, lsr r9 @ │ │ │ │ + andlt pc, r5, r9, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70505,15 +70505,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, fp, lsl #18 │ │ │ │ + andlt pc, r5, pc, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70526,15 +70526,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r1, ror #17 │ │ │ │ + andlt pc, r5, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70547,15 +70547,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f249 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - @ instruction: 0xb005f8b7 │ │ │ │ + mullt r5, fp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70568,15 +70568,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, sp, lsl #17 │ │ │ │ + andlt pc, r5, r1, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70589,15 +70589,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r3, ror #16 │ │ │ │ + andlt pc, r5, r7, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70610,15 +70610,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r9, lsr r8 @ │ │ │ │ + andlt pc, r5, sp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70630,16 +70630,16 @@ │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, pc, lsl #16 │ │ │ │ + @ instruction: 0xf0ce6808 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq sl, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70652,15 +70652,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, ror #31 │ │ │ │ + andlt pc, r5, r9, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70673,15 +70673,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005ffbb │ │ │ │ + mullt r5, pc, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70694,15 +70694,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, r1, pc @ │ │ │ │ + andlt pc, r5, r5, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq sl, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70715,15 +70715,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, ror #30 │ │ │ │ + andlt pc, r5, fp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70736,15 +70736,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, lsr pc @ │ │ │ │ + andlt pc, r5, r1, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70757,15 +70757,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 108), r8 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, lsl pc @ │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq sl, [fp], sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70778,15 +70778,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, ror #29 │ │ │ │ + andlt pc, r5, sp, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70799,15 +70799,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005febf │ │ │ │ + andlt pc, r5, r3, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70820,15 +70820,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, r5, lr │ │ │ │ + andlt pc, r5, r9, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq sl, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70841,15 +70841,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, ror #28 │ │ │ │ + andlt pc, r5, pc, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70862,15 +70862,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, asr #28 │ │ │ │ + andlt pc, r5, r5, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70883,15 +70883,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, lsl lr @ │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70904,15 +70904,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, ror #27 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70925,15 +70925,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, asr #27 │ │ │ │ + andlt pc, r5, r7, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70946,15 +70946,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, r9, sp │ │ │ │ + andlt pc, r5, sp, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70967,15 +70967,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, ror #26 │ │ │ │ + andlt pc, r5, r3, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, r2, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70988,15 +70988,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, asr #26 │ │ │ │ + andlt pc, r5, r9, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71009,15 +71009,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, lsl sp @ │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71030,15 +71030,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, r6, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71051,15 +71051,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, asr #25 │ │ │ │ + andlt pc, r5, fp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71072,15 +71072,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, sp, ip │ │ │ │ + andlt pc, r5, r1, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71093,15 +71093,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, ror ip @ │ │ │ │ + andlt pc, r5, r7, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, sl, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71114,15 +71114,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, asr #24 │ │ │ │ + andlt pc, r5, sp, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71135,1176 +71135,1176 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, lsl ip @ │ │ │ │ + andlt pc, r5, r3, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - stc2l 0, cr15, [r6, #-820]! @ 0xfffffccc │ │ │ │ + stc2l 0, cr15, [sl, #-820] @ 0xfffffccc │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - stc2l 0, cr15, [r2, #-820]! @ 0xfffffccc │ │ │ │ + stc2l 0, cr15, [r6, #-820] @ 0xfffffccc │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr, #-820] @ 0xfffffccc │ │ │ │ + stc2l 0, cr15, [r2, #-820] @ 0xfffffccc │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - ldc2l 0, cr15, [sl, #-820] @ 0xfffffccc │ │ │ │ + ldc2 0, cr15, [lr, #-820]! @ 0xfffffccc │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xfff4f0e4 │ │ │ │ + @ instruction: 0xffd8f0e4 │ │ │ │ ldrbmi fp, [r9], -r4, asr #23 │ │ │ │ @ instruction: 0xf0e44648 │ │ │ │ - ldrbmi pc, [r2], -sp, asr #25 @ │ │ │ │ + @ instruction: 0x4652fcb1 │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0x4652f911 │ │ │ │ + @ instruction: 0x4652f8f5 │ │ │ │ ldrtmi r4, [r9], -r3, asr #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - strtmi pc, [r1], -r1, lsr #18 │ │ │ │ + strtmi pc, [r1], -r5, lsl #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - strtmi pc, [r1], -pc, lsr #21 │ │ │ │ + @ instruction: 0x4621fa93 │ │ │ │ andcs r4, r8, #137363456 @ 0x8300000 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - blx 0xfea91e5c │ │ │ │ + blx 0xfe391e5c │ │ │ │ strmi r4, [r2], fp, asr #12 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ stmib sp, {ip, pc}^ │ │ │ │ andcs fp, fp, r1, lsl #12 │ │ │ │ - @ instruction: 0xf9e8f0e5 │ │ │ │ + @ instruction: 0xf9ccf0e5 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, fp, r1, lsr #12 │ │ │ │ blge 0x90278 │ │ │ │ @ instruction: 0xf0e59702 │ │ │ │ - @ instruction: 0x463bf9df │ │ │ │ + ldrtmi pc, [fp], -r3, asr #19 @ │ │ │ │ @ instruction: 0x46294632 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - cdplt 0, 3, cr15, cr10, cr4, {7} │ │ │ │ + cdplt 0, 1, cr15, cr14, cr4, {7} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #767 @ 0x2ff │ │ │ │ - blx 0xfe211ea0 │ │ │ │ + blx 0x1b11ea0 │ │ │ │ @ instruction: 0x4603465a │ │ │ │ andls r4, r5, r9, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - blls 0x1d5384 │ │ │ │ + blls 0x1d5314 │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x464bfdfd │ │ │ │ + strbmi pc, [fp], -r1, ror #27 @ │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - strbmi pc, [r3], -r9, asr #17 @ │ │ │ │ + strbmi pc, [r3], -sp, lsr #17 @ │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0x4621f8d9 │ │ │ │ + @ instruction: 0x4621f8bd │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0ce2300 │ │ │ │ - andcs pc, r8, #421888 @ 0x67000 │ │ │ │ + andcs pc, r8, #307200 @ 0x4b000 │ │ │ │ strtmi r4, [r1], -r3, lsl #13 │ │ │ │ strtmi r4, [r8], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0ce17d3 │ │ │ │ - @ instruction: 0x464bfa5f │ │ │ │ + strbmi pc, [fp], -r3, asr #20 @ │ │ │ │ ldrtmi r4, [r2], -r2, lsl #13 │ │ │ │ andls r4, r0, r1, lsr #12 │ │ │ │ strlt lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf0e52003 │ │ │ │ - @ instruction: 0x4643f99f │ │ │ │ + strbmi pc, [r3], -r3, lsl #19 @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ strls sl, [r2, -r0, lsl #22] │ │ │ │ - @ instruction: 0xf996f0e5 │ │ │ │ + @ instruction: 0xf97af0e5 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - blx 0xff891f32 │ │ │ │ + blx 0xff191f32 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - @ instruction: 0x4607fbdd │ │ │ │ - blx 0xff711f3e │ │ │ │ + strmi pc, [r7], -r1, asr #23 │ │ │ │ + blx 0xff011f3e │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - @ instruction: 0x4606fbd7 │ │ │ │ + @ instruction: 0x4606fbbb │ │ │ │ @ instruction: 0xf0ce2000 │ │ │ │ - strmi pc, [r0], sp, lsl #17 │ │ │ │ + sxtab16mi pc, r0, r1, ror #16 @ │ │ │ │ @ instruction: 0xf0ce201f │ │ │ │ - strbmi pc, [r9], -r9, lsl #17 @ │ │ │ │ + strbmi pc, [r9], -sp, ror #16 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - blx 0xfe411f74 │ │ │ │ + blx 0x1d11f74 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mcr2 0, 1, pc, cr0, cr1, {6} @ │ │ │ │ + mcr2 0, 0, pc, cr4, cr1, {6} @ │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - @ instruction: 0x464affb5 │ │ │ │ + @ instruction: 0x464aff99 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x1f11f92 │ │ │ │ + blx 0x1811f92 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d24638 │ │ │ │ - strbmi pc, [fp], -r7, ror #16 @ │ │ │ │ + strbmi pc, [fp], -fp, asr #16 @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ @ instruction: 0xf0d35800 │ │ │ │ - strbmi pc, [r3], -fp, lsl #18 @ │ │ │ │ + strbmi pc, [r3], -pc, ror #17 @ │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ @ instruction: 0xf0d39700 │ │ │ │ - andlt pc, r3, r3, lsl #18 │ │ │ │ + andlt pc, r3, r7, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - blx 0xff111fd6 │ │ │ │ + blx 0xfea11fd6 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - @ instruction: 0x4607fbbf │ │ │ │ - blx 0xfef91fe2 │ │ │ │ + strmi pc, [r7], -r3, lsr #23 │ │ │ │ + blx 0xfe891fe2 │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - @ instruction: 0x2100fbb9 │ │ │ │ + @ instruction: 0x2100fb9d │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - @ instruction: 0xf854f0ce │ │ │ │ + @ instruction: 0xf838f0ce │ │ │ │ strmi r2, [r0], r0, lsl #2 │ │ │ │ @ instruction: 0xf0ce203f │ │ │ │ - strbmi pc, [r9], -pc, asr #16 @ │ │ │ │ + @ instruction: 0x4649f833 │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf838f0d5 │ │ │ │ + @ instruction: 0xf81cf0d5 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff012028 │ │ │ │ + blx 0xfe912028 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44628 │ │ │ │ - strbmi pc, [sl], -sp, ror #17 @ │ │ │ │ + @ instruction: 0x464af8d1 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 0, cr15, [r6, #856] @ 0x358 │ │ │ │ + stc2l 0, cr15, [sl, #-856]! @ 0xfffffca8 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d44638 │ │ │ │ - strbmi pc, [fp], -pc, lsr #18 @ │ │ │ │ + @ instruction: 0x464bf913 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ @ instruction: 0xf0d65800 │ │ │ │ - @ instruction: 0x4643fb7f │ │ │ │ + strbmi pc, [r3], -r3, ror #22 @ │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ @ instruction: 0xf0d69700 │ │ │ │ - andlt pc, r3, r7, ror fp @ │ │ │ │ + andlt pc, r3, fp, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - stc2 0, cr15, [r2], #-820 @ 0xfffffccc │ │ │ │ + stc2 0, cr15, [r6], {205} @ 0xcd │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - ldc2 0, cr15, [lr], {205} @ 0xcd │ │ │ │ + stc2 0, cr15, [r2], {205} @ 0xcd │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - ldc2 0, cr15, [sl], {205} @ 0xcd │ │ │ │ + blx 0x12092 │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ - ldc2 0, cr15, [r6], {205} @ 0xcd │ │ │ │ + blx 0xfff1209a │ │ │ │ @ instruction: 0x4606465a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - cdp2 0, 11, cr15, cr0, cr4, {7} │ │ │ │ + cdp2 0, 9, cr15, cr4, cr4, {7} │ │ │ │ cmple r2, r0, lsl #24 │ │ │ │ @ instruction: 0x46404659 │ │ │ │ - blx 0xfe29210e │ │ │ │ + blx 0x1b9210e │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - @ instruction: 0xf976f0ce │ │ │ │ + @ instruction: 0xf95af0ce │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0x4643fa39 │ │ │ │ + @ instruction: 0x4643fa1d │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4633ffbf │ │ │ │ + ldrtmi pc, [r3], -r3, lsr #31 @ │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strtmi pc, [r1], -r5, ror #31 │ │ │ │ + strtmi pc, [r1], -r9, asr #31 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0ce2300 │ │ │ │ - @ instruction: 0x4643f95d │ │ │ │ + strbmi pc, [r3], -r1, asr #18 @ │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0701 │ │ │ │ andcs fp, r6, r0 │ │ │ │ - @ instruction: 0xf89cf0e5 │ │ │ │ + @ instruction: 0xf880f0e5 │ │ │ │ strtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd9702 │ │ │ │ strls r9, [r0], -r4 │ │ │ │ - @ instruction: 0xf892f0e5 │ │ │ │ + @ instruction: 0xf876f0e5 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r1, r0 │ │ │ │ rscscs r4, pc, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0ce2300 │ │ │ │ - @ instruction: 0x465af937 │ │ │ │ + @ instruction: 0x465af91b │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r9, [r0], -r5 │ │ │ │ - ldc2 0, cr15, [r4], #912 @ 0x390 │ │ │ │ + ldc2 0, cr15, [r8], {228} @ 0xe4 │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - stc2 0, cr15, [lr], #912 @ 0x390 │ │ │ │ + ldc2 0, cr15, [r2], {228} @ 0xe4 │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ adcmi r4, r2, r8, lsr #12 │ │ │ │ ldrbne r3, [r3, r1, lsl #20] │ │ │ │ - @ instruction: 0xf922f0ce │ │ │ │ + @ instruction: 0xf906f0ce │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - strbmi pc, [r3], -r5, ror #19 @ │ │ │ │ + strbmi pc, [r3], -r9, asr #19 @ │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [r3], -fp, ror #30 @ │ │ │ │ + ldrtmi pc, [r3], -pc, asr #30 @ │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - qadd8mi pc, r1, r1 @ │ │ │ │ + qsub16mi pc, r1, r5 @ │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0ce2300 │ │ │ │ - strbmi pc, [r3], -r9, lsl #18 @ │ │ │ │ + strbmi pc, [r3], -sp, ror #17 @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ andlt lr, r0, sp, asr #19 │ │ │ │ strls r2, [r2, -r6] │ │ │ │ - @ instruction: 0xf84af0e5 │ │ │ │ + @ instruction: 0xf82ef0e5 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #640 @ 0x280 │ │ │ │ - @ instruction: 0xf8faf0ce │ │ │ │ + @ instruction: 0xf8def0ce │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r9, [r1, -r8] │ │ │ │ @ instruction: 0xf0e59600 │ │ │ │ - andlt pc, r7, r9, lsr r8 @ │ │ │ │ + andlt pc, r7, sp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebad0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - blx 0xfec121fc │ │ │ │ + blx 0xfe5121fc │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34604 │ │ │ │ - @ instruction: 0xf04ffeed │ │ │ │ + @ instruction: 0xf04ffed1 │ │ │ │ @ instruction: 0xf04f31ff │ │ │ │ @ instruction: 0xf0cd30ff │ │ │ │ - ldrtmi pc, [r3], -r3, asr #30 @ │ │ │ │ + ldrtmi pc, [r3], -r7, lsr #30 @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ streq lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0d6200a │ │ │ │ - strtmi pc, [sl], -fp, lsl #21 │ │ │ │ + strtmi pc, [sl], -pc, ror #20 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffaaf0d3 │ │ │ │ + @ instruction: 0xff8ef0d3 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x006af0d3 │ │ │ │ + svclt 0x004ef0d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [pc], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - @ instruction: 0x463afa7f │ │ │ │ + ldrtmi pc, [sl], -r3, ror #20 @ │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - mcr2 0, 7, pc, cr14, cr3, {6} @ │ │ │ │ + mrc2 0, 6, pc, cr2, cr3, {6} │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - @ instruction: 0xff16f0cd │ │ │ │ + cdp2 0, 15, cr15, cr10, cr13, {6} │ │ │ │ @ instruction: 0x4632463b │ │ │ │ andls r4, r0, r9, lsr #12 │ │ │ │ strls r2, [r1], #-10 │ │ │ │ - blx 0x18122a0 │ │ │ │ + blx 0x11122a0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - qsub16mi pc, r2, sp @ │ │ │ │ + strtmi pc, [r2], -r1, ror #30 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d341f0 │ │ │ │ - svclt 0x0000bf3d │ │ │ │ + svclt 0x0000bf21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cd4690 │ │ │ │ - strbmi pc, [fp], -r5, lsl #22 @ │ │ │ │ + strbmi pc, [fp], -r9, ror #21 @ │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - cdp2 0, 5, cr15, cr8, cr4, {7} │ │ │ │ + cdp2 0, 3, cr15, cr12, cr4, {7} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf9d6f0e5 │ │ │ │ + @ instruction: 0xf9baf0e5 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [ip], #-912 @ 0xfffffc70 │ │ │ │ + stc2 0, cr15, [r0], #-912 @ 0xfffffc70 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stclt 0, cr15, [sl], {228} @ 0xe4 │ │ │ │ + bllt 0xffc1234c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cd4680 │ │ │ │ - strmi pc, [r4], -r5, lsr #20 │ │ │ │ - blx 0x912314 │ │ │ │ + strmi pc, [r4], -r9, lsl #20 │ │ │ │ + blx 0x212314 │ │ │ │ @ instruction: 0xf0cd4606 │ │ │ │ - @ instruction: 0x464afa1f │ │ │ │ + strbmi pc, [sl], -r3, lsl #20 @ │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x464afe5d │ │ │ │ + strbmi pc, [sl], -r1, asr #28 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xff28f0d3 │ │ │ │ + @ instruction: 0xff0cf0d3 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - ldrtmi pc, [r2], -r3, lsr #30 @ │ │ │ │ + ldrtmi pc, [r2], -r7, lsl #30 @ │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf99af0d5 │ │ │ │ + @ instruction: 0xf97ef0d5 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - blx 0x179236c │ │ │ │ + blx 0x109236c │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - @ instruction: 0xf970f0d4 │ │ │ │ + @ instruction: 0xf954f0d4 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - cdp2 0, 9, cr15, cr8, cr13, {6} │ │ │ │ + cdp2 0, 7, cr15, cr12, cr13, {6} │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - @ instruction: 0xf9e0f0d6 │ │ │ │ + @ instruction: 0xf9c4f0d6 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4622feff │ │ │ │ + strtmi pc, [r2], -r3, ror #29 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000bebf │ │ │ │ + svclt 0x0000bea3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cd4690 │ │ │ │ - strbmi pc, [fp], -r7, lsl #21 @ │ │ │ │ + strbmi pc, [fp], -fp, ror #20 @ │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2l 0, cr15, [sl, #912] @ 0x390 │ │ │ │ + ldc2 0, cr15, [lr, #912]! @ 0x390 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 1, cr15, cr6, cr4, {7} │ │ │ │ + ldc2l 0, cr15, [sl, #912]! @ 0x390 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xff01243a │ │ │ │ + blx 0xfe91243a │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe392448 │ │ │ │ + bllt 0x1c92448 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cd4690 │ │ │ │ - @ instruction: 0x464bfa5b │ │ │ │ + @ instruction: 0x464bfa3f │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2l 0, cr15, [r4, #912] @ 0x390 │ │ │ │ + stc2 0, cr15, [r8, #912]! @ 0x390 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf8eaf0e5 │ │ │ │ + @ instruction: 0xf8cef0e5 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xfe512492 │ │ │ │ + blx 0x1e12492 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x18924a0 │ │ │ │ + bllt 0x11924a0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cd4680 │ │ │ │ - @ instruction: 0x4604f97b │ │ │ │ - @ instruction: 0xf978f0cd │ │ │ │ + @ instruction: 0x4604f95f │ │ │ │ + @ instruction: 0xf95cf0cd │ │ │ │ @ instruction: 0xf0cd4606 │ │ │ │ - @ instruction: 0x464af975 │ │ │ │ + @ instruction: 0x464af959 │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strbmi pc, [sl], -r3, ror #27 @ │ │ │ │ + strbmi pc, [sl], -r7, asr #27 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - mrc2 0, 3, pc, cr14, cr3, {6} │ │ │ │ + mcr2 0, 3, pc, cr2, cr3, {6} @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - @ instruction: 0x462afe79 │ │ │ │ + @ instruction: 0x462afe5d │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - mcr2 0, 0, pc, cr4, cr3, {6} @ │ │ │ │ + stc2l 0, cr15, [r8, #844]! @ 0x34c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - @ instruction: 0xf9b2f0d4 │ │ │ │ + @ instruction: 0xf996f0d4 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - @ instruction: 0xf8c6f0d4 │ │ │ │ + @ instruction: 0xf8aaf0d4 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - stc2l 0, cr15, [lr, #820]! @ 0x334 │ │ │ │ + ldc2l 0, cr15, [r2, #820] @ 0x334 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - @ instruction: 0xf936f0d6 │ │ │ │ + @ instruction: 0xf91af0d6 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4622fe55 │ │ │ │ + @ instruction: 0x4622fe39 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000be15 │ │ │ │ + svclt 0x0000bdf9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf92cf0cd │ │ │ │ + @ instruction: 0xf910f0cd │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -fp, asr #27 │ │ │ │ + strtmi pc, [r1], -pc, lsr #27 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -sp, lsl #24 │ │ │ │ + @ instruction: 0x4629fbf1 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ffc07 │ │ │ │ + @ instruction: 0xf04ffbeb │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d41201 │ │ │ │ - @ instruction: 0x462af85b │ │ │ │ + @ instruction: 0x462af83f │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r8], {220} @ 0xdc │ │ │ │ + blx 0xfff9257a │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000bc11 │ │ │ │ + svclt 0x0000bbf5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf8faf0cd │ │ │ │ + @ instruction: 0xf8def0cd │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4621fd99 │ │ │ │ + @ instruction: 0x4621fd7d │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0x4629fb93 │ │ │ │ + @ instruction: 0x4629fb77 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ffb8d │ │ │ │ + @ instruction: 0xf04ffb71 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d43201 │ │ │ │ - strtmi pc, [sl], -r9, lsr #16 │ │ │ │ + strtmi pc, [sl], -sp, lsl #16 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xff4125de │ │ │ │ + blx 0xfed125de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000bbc7 │ │ │ │ + svclt 0x0000bbab │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf8c8f0cd │ │ │ │ + @ instruction: 0xf8acf0cd │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -r7, ror #26 │ │ │ │ + strtmi pc, [r1], -fp, asr #26 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -pc, lsr #22 │ │ │ │ + @ instruction: 0x4629fb13 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ffb29 │ │ │ │ + @ instruction: 0xf04ffb0d │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - qsub8mi pc, sl, r7 @ │ │ │ │ + @ instruction: 0x462affdb │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfed92642 │ │ │ │ + blx 0xfe692642 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000bbad │ │ │ │ + svclt 0x0000bb91 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf896f0cd │ │ │ │ + @ instruction: 0xf87af0cd │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4621fd35 │ │ │ │ + @ instruction: 0x4621fd19 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0x4629fadd │ │ │ │ + strtmi pc, [r9], -r1, asr #21 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ffad7 │ │ │ │ + @ instruction: 0xf04ffabb │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - strtmi pc, [sl], -r5, asr #31 │ │ │ │ + strtmi pc, [sl], -r9, lsr #31 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1b126a6 │ │ │ │ + blx 0x14126a6 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000bb63 │ │ │ │ + svclt 0x0000bb47 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cd460f │ │ │ │ - @ instruction: 0xf64ff865 │ │ │ │ + @ instruction: 0xf64ff849 │ │ │ │ @ instruction: 0x460471ff │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ - ldc2l 0, cr15, [lr], #820 @ 0x334 │ │ │ │ + stc2l 0, cr15, [r2], #820 @ 0x334 │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d42210 │ │ │ │ - @ instruction: 0x4632f851 │ │ │ │ + @ instruction: 0x4632f835 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2l 0, cr15, [r6], #844 @ 0x34c │ │ │ │ + ldc2l 0, cr15, [sl], {211} @ 0xd3 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4622fcf1 │ │ │ │ + @ instruction: 0x4622fcd5 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stclt 0, cr15, [sl], {211} @ 0xd3 │ │ │ │ + stcllt 0, cr15, [lr], #-844 @ 0xfffffcb4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cd460f │ │ │ │ - @ instruction: 0xf04ff83b │ │ │ │ + @ instruction: 0xf04ff81f │ │ │ │ @ instruction: 0x460411ff │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - ldc2l 0, cr15, [r4], {205} @ 0xcd │ │ │ │ + ldc2 0, cr15, [r8], #820 @ 0x334 │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d42208 │ │ │ │ - ldrtmi pc, [r2], -r7, lsr #16 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #16 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2l 0, cr15, [ip], {211} @ 0xd3 │ │ │ │ + ldc2 0, cr15, [r0], #844 @ 0x34c │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -r7, asr #25 │ │ │ │ + strtmi pc, [r2], -fp, lsr #25 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stcllt 0, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ + mcrrlt 0, 13, pc, r4, cr3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ - @ instruction: 0xf0cd4604 │ │ │ │ - @ instruction: 0x4629f811 │ │ │ │ + @ instruction: 0xf0cc4604 │ │ │ │ + qsub8mi pc, r9, r5 @ │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r7, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x492788 │ │ │ │ + blt 0xffd92788 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cd4690 │ │ │ │ - strbmi pc, [fp], -fp, lsr #17 @ │ │ │ │ + strbmi pc, [fp], -pc, lsl #17 @ │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2 0, cr15, [r4], {228} @ 0xe4 │ │ │ │ + blx 0xffe927da │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - mrrc2 0, 14, pc, r0, cr4 @ │ │ │ │ + ldc2 0, cr15, [r4], #-912 @ 0xfffffc70 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9e2f0e4 │ │ │ │ + @ instruction: 0xf9c6f0e4 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmiblt r0!, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmiblt r4, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ @ instruction: 0xf0cd460d │ │ │ │ - strbmi pc, [r3], -r1, lsl #17 @ │ │ │ │ + strbmi pc, [r3], -r5, ror #16 @ │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - cdp2 0, 8, cr15, cr6, cr4, {7} │ │ │ │ + cdp2 0, 6, cr15, cr10, cr4, {7} │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 14, cr15, cr0, cr4, {7} │ │ │ │ + cdp2 0, 12, cr15, cr4, cr4, {7} │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff792848 │ │ │ │ + bllt 0xff092848 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ @ instruction: 0xf0cd460d │ │ │ │ - @ instruction: 0x4643f85d │ │ │ │ + strbmi pc, [r3], -r1, asr #16 @ │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr4, {7} │ │ │ │ + cdp2 0, 7, cr15, cr6, cr4, {7} │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 2, cr15, cr12, cr4, {7} │ │ │ │ + cdp2 0, 1, cr15, cr0, cr4, {7} │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfee92890 │ │ │ │ + bllt 0xfe792890 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xff52f0cc │ │ │ │ + @ instruction: 0xff36f0cc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - @ instruction: 0x4621f9bb │ │ │ │ + @ instruction: 0x4621f99f │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - ldc2 0, cr15, [ip], {209} @ 0xd1 │ │ │ │ + stc2 0, cr15, [r0], {209} @ 0xd1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - @ instruction: 0x4631fc17 │ │ │ │ + @ instruction: 0x4631fbfb │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf9d0f0d1 │ │ │ │ + @ instruction: 0xf9b4f0d1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - @ instruction: 0x4632f89f │ │ │ │ + ldrtmi pc, [r2], -r3, lsl #17 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmlt r8, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt ip!, {r0, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xff26f0cc │ │ │ │ + @ instruction: 0xff0af0cc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - strtmi pc, [r1], -pc, lsl #19 │ │ │ │ + @ instruction: 0x4621f973 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xfe5128ca │ │ │ │ + blx 0x1e128ca │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - ldrtmi pc, [r1], -sp, lsl #23 @ │ │ │ │ + @ instruction: 0x4631fb71 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf9a4f0d1 │ │ │ │ + @ instruction: 0xf988f0d1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - @ instruction: 0x4632f873 │ │ │ │ + @ instruction: 0x4632f857 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmdalt ip!, {r0, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r0, {r0, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 15, cr15, cr10, cr12, {6} │ │ │ │ + cdp2 0, 13, cr15, cr14, cr12, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - strtmi pc, [r1], -fp, asr #31 │ │ │ │ + strtmi pc, [r1], -pc, lsr #31 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xff192922 │ │ │ │ + blx 0xfea92922 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - @ instruction: 0x4631fbbf │ │ │ │ + ldrtmi pc, [r1], -r3, lsr #23 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf978f0d1 │ │ │ │ + @ instruction: 0xf95cf0d1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - ldrtmi pc, [r2], -r5, lsr #17 @ │ │ │ │ + ldrtmi pc, [r2], -r9, lsl #17 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmlt lr, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmlt r2, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 12, cr15, cr14, cr12, {6} │ │ │ │ + cdp2 0, 11, cr15, cr2, cr12, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - qadd8mi pc, r1, pc @ │ │ │ │ + strtmi pc, [r1], -r3, lsl #31 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xf1297a │ │ │ │ + blx 0x81297a │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - @ instruction: 0x4631fb35 │ │ │ │ + @ instruction: 0x4631fb19 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf94cf0d1 │ │ │ │ + @ instruction: 0xf930f0d1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - @ instruction: 0x4632f879 │ │ │ │ + @ instruction: 0x4632f85d │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmdalt r2!, {r0, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r6, {r0, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr12, {6} │ │ │ │ + cdp2 0, 11, cr15, cr10, cr12, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - strtmi pc, [r1], -r1, ror #28 │ │ │ │ + strtmi pc, [r1], -r5, asr #28 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0x4629f9b7 │ │ │ │ + @ instruction: 0x4629f99b │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ff9b1 │ │ │ │ + @ instruction: 0xf04ff995 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - strtmi pc, [sl], -r5, lsl #28 │ │ │ │ + strtmi pc, [sl], -r9, ror #27 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf852f0df │ │ │ │ + @ instruction: 0xf836f0df │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df40f8 │ │ │ │ - svclt 0x0000b84b │ │ │ │ + svclt 0x0000b82f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 10, cr15, cr4, cr12, {6} │ │ │ │ + cdp2 0, 8, cr15, cr8, cr12, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - strtmi pc, [r1], -pc, lsr #28 │ │ │ │ + @ instruction: 0x4621fe13 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -fp, lsl #18 │ │ │ │ + strtmi pc, [r9], -pc, ror #17 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ff905 │ │ │ │ + @ instruction: 0xf04ff8e9 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - @ instruction: 0x462afdd3 │ │ │ │ + @ instruction: 0x462afdb7 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf820f0df │ │ │ │ + @ instruction: 0xf804f0df │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0df40f8 │ │ │ │ - svclt 0x0000b819 │ │ │ │ + @ instruction: 0xf0de40f8 │ │ │ │ + svclt 0x0000bffd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - @ instruction: 0xff24f0cc │ │ │ │ + @ instruction: 0xff08f0cc │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0xf04ff891 │ │ │ │ + @ instruction: 0xf04ff875 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9f4f0e4 │ │ │ │ + @ instruction: 0xf9d8f0e4 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e48900 │ │ │ │ - strbmi pc, [r2], -sp, ror #19 @ │ │ │ │ + @ instruction: 0x4642f9d1 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - @ instruction: 0x4632fc77 │ │ │ │ + @ instruction: 0x4632fc5b │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - usub8mi pc, r3, r5 @ │ │ │ │ + @ instruction: 0x4653ffd9 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [r3], -r9, ror #20 @ │ │ │ │ + ldrtmi pc, [r3], -sp, asr #20 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x1892b40 │ │ │ │ + blt 0x1192b40 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - cdp2 0, 14, cr15, cr0, cr12, {6} │ │ │ │ + cdp2 0, 12, cr15, cr4, cr12, {6} │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0xf04ff84d │ │ │ │ + @ instruction: 0xf04ff831 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9a8f0e4 │ │ │ │ + @ instruction: 0xf98cf0e4 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e48900 │ │ │ │ - strbmi pc, [r2], -r1, lsr #19 @ │ │ │ │ + strbmi pc, [r2], -r5, lsl #19 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - @ instruction: 0x4632fc33 │ │ │ │ + @ instruction: 0x4632fc17 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x4653ffb1 │ │ │ │ + uadd8mi pc, r3, r5 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [r3], -r5, lsr #20 @ │ │ │ │ + ldrtmi pc, [r3], -r9, lsl #20 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x792bc8 │ │ │ │ + blt 0x92bc8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebada40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2l 0, cr15, [sl, #816]! @ 0x330 │ │ │ │ + stc2l 0, cr15, [lr, #816] @ 0x330 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621fd75 │ │ │ │ + @ instruction: 0x4621fd59 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -r3, lsl #17 │ │ │ │ + strtmi pc, [r9], -r7, ror #16 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ff87d │ │ │ │ + @ instruction: 0xf04ff861 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - @ instruction: 0x462afd19 │ │ │ │ + @ instruction: 0x462afcfd │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff4ef0de │ │ │ │ + @ instruction: 0xff32f0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bf47 │ │ │ │ + svclt 0x0000bf2b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadaa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2 0, cr15, [r8, #816]! @ 0x330 │ │ │ │ + ldc2 0, cr15, [ip, #816] @ 0x330 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - strtmi pc, [r1], -r3, asr #26 │ │ │ │ + strtmi pc, [r1], -r7, lsr #26 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - qsub8mi pc, r9, pc @ │ │ │ │ + strtmi pc, [r9], -r3, ror #31 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffff9 │ │ │ │ + @ instruction: 0xf04fffdd │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - strtmi pc, [sl], -r7, ror #25 │ │ │ │ + strtmi pc, [sl], -fp, asr #25 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff1cf0de │ │ │ │ + @ instruction: 0xff00f0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bf15 │ │ │ │ + svclt 0x0000bef9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadb08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2l 0, cr15, [r2, #-816] @ 0xfffffcd0 │ │ │ │ + ldc2 0, cr15, [r6, #-816]! @ 0xfffffcd0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - strtmi pc, [r1], -r7, asr #16 │ │ │ │ + strtmi pc, [r1], -fp, lsr #16 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x792c70 │ │ │ │ + blx 0x92c70 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - @ instruction: 0x4631fa17 │ │ │ │ + @ instruction: 0x4631f9fb │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xffd0f0d0 │ │ │ │ + @ instruction: 0xffb4f0d0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - @ instruction: 0x4632fe9f │ │ │ │ + ldrtmi pc, [r2], -r3, lsl #29 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mrclt 0, 4, APSR_nzcv, cr8, cr0, {6} │ │ │ │ + mrclt 0, 3, APSR_nzcv, cr12, cr0, {6} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadb60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2 0, cr15, [r6, #-816]! @ 0xfffffcd0 │ │ │ │ + stc2 0, cr15, [sl, #-816] @ 0xfffffcd0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf0d14606 │ │ │ │ - @ instruction: 0x4621f81b │ │ │ │ + @ instruction: 0xf0d04606 │ │ │ │ + qsub8mi pc, r1, pc @ │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf992f0d1 │ │ │ │ + @ instruction: 0xf976f0d1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - ldrtmi pc, [r1], -sp, lsl #19 @ │ │ │ │ + @ instruction: 0x4631f971 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xffa4f0d0 │ │ │ │ + @ instruction: 0xff88f0d0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - @ instruction: 0x4632fe73 │ │ │ │ + @ instruction: 0x4632fe57 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mcrlt 0, 3, pc, cr12, cr0, {6} @ │ │ │ │ + mrclt 0, 2, APSR_nzcv, cr0, cr0, {6} │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccc 6, cr15, [ip], {68} @ 0x44 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bc05 │ │ │ │ + svclt 0x0000bbe9 │ │ │ │ umulleq r9, fp, r8, r5 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bbed │ │ │ │ + svclt 0x0000bbd1 │ │ │ │ addeq r9, fp, r8, ror #10 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r4], #-272 @ 0xfffffef0 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bbd5 │ │ │ │ + svclt 0x0000bbb9 │ │ │ │ addeq r9, fp, r8, lsr r5 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bbbd │ │ │ │ + svclt 0x0000bba1 │ │ │ │ addeq r9, fp, r8, lsl #10 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccs 6, cr15, [ip], {67} @ 0x43 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bba5 │ │ │ │ + svclt 0x0000bb89 │ │ │ │ ldrdeq r9, [fp], r8 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bb8d │ │ │ │ + svclt 0x0000bb71 │ │ │ │ addeq r9, fp, r8, lsr #9 │ │ │ │ @ instruction: 0xf0d12220 │ │ │ │ - svclt 0x0000be3d │ │ │ │ + svclt 0x0000be21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebadce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0x592e3e │ │ │ │ + blx 0xffe92e3c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x009cf0d4 │ │ │ │ + svclt 0x0080f0d4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -r9, lsl #25 │ │ │ │ + strtmi pc, [r9], -sp, ror #24 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4629f97b │ │ │ │ + @ instruction: 0x4629f95f │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d32300 │ │ │ │ - @ instruction: 0x4632fcd7 │ │ │ │ + @ instruction: 0x4632fcbb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmlt ip!, {r0, r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmialt r0!, {r0, r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadd3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -sp, ror #24 │ │ │ │ + @ instruction: 0x4629fc51 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ @ instruction: 0x462afbf9 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - svclt 0x0022f0e1 │ │ │ │ + svclt 0x0006f0e1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - @ instruction: 0x4629fc57 │ │ │ │ + @ instruction: 0x4629fc3b │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4629f9f3 │ │ │ │ + @ instruction: 0x4629f9d7 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d32300 │ │ │ │ - ldrtmi pc, [r2], -r7, asr #24 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsr #24 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmlt sl, {r0, r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt lr!, {r0, r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ andsle r2, sp, r0, lsr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadda4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - stc2 0, cr15, [r4], {204} @ 0xcc │ │ │ │ + blx 0xffa92ee6 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - @ instruction: 0xffdef0d1 │ │ │ │ + @ instruction: 0xffc2f0d1 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - ldrtmi pc, [sl], -sp, asr #17 @ │ │ │ │ + @ instruction: 0x463af8b1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldcllt 0, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ + ldclt 0, cr15, [ip, #-832]! @ 0xfffffcc0 │ │ │ │ @ instruction: 0xf0d02100 │ │ │ │ - svclt 0x0000bd2f │ │ │ │ + svclt 0x0000bd13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadde8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - blx 0xff912f2a │ │ │ │ + blx 0xff212f2a │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -fp, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldclt 0, cr15, [ip, #-832]! @ 0xfffffcc0 │ │ │ │ + stclt 0, cr15, [r0, #-832]! @ 0xfffffcc0 │ │ │ │ andsle r2, lr, r0, lsr #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - vnmulne.f64 d31, d18, d7 │ │ │ │ + vmulne.f64 d31, d18, d27 │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d14607 │ │ │ │ - strtmi pc, [r2], -r1, lsr #31 │ │ │ │ + strtmi pc, [r2], -r5, lsl #31 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xf832f0d1 │ │ │ │ + @ instruction: 0xf816f0d1 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - movwcs fp, #7451 @ 0x1d1b │ │ │ │ + movwcs fp, #7423 @ 0x1cff │ │ │ │ @ instruction: 0xf0d1221f │ │ │ │ - svclt 0x0000bf91 │ │ │ │ + svclt 0x0000bf75 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebade64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - blmi 0x3d5798 │ │ │ │ + blmi 0x3d5728 │ │ │ │ biceq pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xfed12fe4 │ │ │ │ + blx 0xfe612fe4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq r9, fp, r4, ror #5 │ │ │ │ @ instruction: 0x008b92bc │ │ │ │ @@ -72317,420 +72317,420 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - blmi 0x3d5728 │ │ │ │ + blmi 0x3d56b8 │ │ │ │ cmppne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0x1f13054 │ │ │ │ + blx 0x1813054 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq r9, fp, r4, ror r2 │ │ │ │ addeq r9, fp, ip, asr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadf44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf0cc460e │ │ │ │ - blmi 0x355af8 │ │ │ │ + blmi 0x355a88 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R8_usr, r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - @ instruction: 0x4622fa39 │ │ │ │ + @ instruction: 0x4622fa1d │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mrclt 0, 2, APSR_nzcv, cr12, cr11, {6} │ │ │ │ + mcrlt 0, 2, pc, cr0, cr11, {6} @ │ │ │ │ strdeq r9, [fp], r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadf8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf0cc460e │ │ │ │ - blmi 0x355ab0 │ │ │ │ + blmi 0x355a40 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscs pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - @ instruction: 0x4622fa15 │ │ │ │ + @ instruction: 0x4622f9f9 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stcllt 0, cr15, [lr, #900]! @ 0x384 │ │ │ │ + ldcllt 0, cr15, [r2, #900] @ 0x384 │ │ │ │ @ instruction: 0x008b91b0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - strmi pc, [r4], -r1, lsr #22 │ │ │ │ - blx 0x81311a │ │ │ │ + strmi pc, [r4], -r5, lsl #22 │ │ │ │ + blx 0x11311a │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf810f0d4 │ │ │ │ + @ instruction: 0xfff4f0d3 │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x1b9314a │ │ │ │ + blx 0x149314a │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - qsaxmi pc, r2, r3 @ │ │ │ │ + qasxmi pc, r2, r7 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x004cf0d2 │ │ │ │ + svclt 0x0030f0d2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebae01c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - @ instruction: 0x4604fafd │ │ │ │ - blx 0xfff13160 │ │ │ │ + strmi pc, [r4], -r1, ror #21 │ │ │ │ + blx 0xff813160 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf896f0d4 │ │ │ │ + @ instruction: 0xf87af0d4 │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xffb13190 │ │ │ │ + blx 0xff413190 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [r2], -pc, lsr #30 │ │ │ │ + qadd16mi pc, r2, r3 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x0028f0d2 │ │ │ │ + svclt 0x000cf0d2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46074699 │ │ │ │ - blx 0xff6131a8 │ │ │ │ + blx 0xfef131a8 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - mrcne 10, 3, APSR_nzcv, cr2, cr3, {6} │ │ │ │ + mrcne 10, 3, APSR_nzcv, cr2, cr7, {5} │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ @ instruction: 0xf0d54680 │ │ │ │ - @ instruction: 0x4632f871 │ │ │ │ + @ instruction: 0x4632f855 │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4642fb1f │ │ │ │ + strbmi pc, [r2], -r3, lsl #22 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff06f0d2 │ │ │ │ + mcr2 0, 7, pc, cr10, cr2, {6} @ │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000beff │ │ │ │ + svclt 0x0000bee3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - blx 0x1e931fc │ │ │ │ + blx 0x17931fc │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - @ instruction: 0x4632fa75 │ │ │ │ + @ instruction: 0x4632fa59 │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [r4], #-832 @ 0xfffffcc0 │ │ │ │ + ldc2 0, cr15, [r8], {208} @ 0xd0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - strtmi pc, [sl], -pc, lsr #24 │ │ │ │ + @ instruction: 0x462afc13 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - @ instruction: 0xffbef0d1 │ │ │ │ + @ instruction: 0xffa2f0d1 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff093248 │ │ │ │ + bllt 0xfe993248 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - blx 0x1393254 │ │ │ │ + blx 0xc93254 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - ldrtmi pc, [r2], -r9, asr #20 @ │ │ │ │ + ldrtmi pc, [r2], -sp, lsr #20 @ │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - stc2 0, cr15, [r8], {208} @ 0xd0 │ │ │ │ + blx 0xffb93276 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - strtmi pc, [sl], -r3, lsl #24 │ │ │ │ + strtmi pc, [sl], -r7, ror #23 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - @ instruction: 0xff92f0d1 │ │ │ │ + @ instruction: 0xff76f0d1 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe5932a0 │ │ │ │ + bllt 0x1e932a0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - blx 0x15932ac │ │ │ │ + blx 0xe932ac │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - @ instruction: 0x4632fa51 │ │ │ │ + @ instruction: 0x4632fa35 │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - mcr2 0, 6, pc, cr0, cr2, {6} @ │ │ │ │ + mcr2 0, 5, pc, cr4, cr2, {6} @ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x462afebb │ │ │ │ + @ instruction: 0x462afe9f │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - blx 0xc132fc │ │ │ │ + blx 0x5132fc │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mrclt 0, 3, APSR_nzcv, cr10, cr2, {6} │ │ │ │ + mrclt 0, 2, APSR_nzcv, cr14, cr2, {6} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - blx 0xa93304 │ │ │ │ + blx 0x393304 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - ldrtmi pc, [r2], -r5, lsr #20 @ │ │ │ │ + ldrtmi pc, [r2], -r9, lsl #20 @ │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - mrc2 0, 4, pc, cr4, cr2, {6} │ │ │ │ + mrc2 0, 3, pc, cr8, cr2, {6} │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [sl], -pc, lsl #29 │ │ │ │ + @ instruction: 0x462afe73 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - blx 0x113354 │ │ │ │ + @ instruction: 0xf9e6f0d5 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrlt 0, 2, pc, cr14, cr2, {6} @ │ │ │ │ + mrclt 0, 1, APSR_nzcv, cr2, cr2, {6} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cc4699 │ │ │ │ - @ instruction: 0x4605fab1 │ │ │ │ - blx 0xfec13364 │ │ │ │ + @ instruction: 0x4605fa95 │ │ │ │ + blx 0xfe513364 │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x464bf8b3 │ │ │ │ + @ instruction: 0x464bf897 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [fp], -sp, lsl #18 @ │ │ │ │ + @ instruction: 0x463bf8f1 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - strtmi pc, [fp], -fp, lsl #28 │ │ │ │ + strtmi pc, [fp], -pc, ror #27 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000bded │ │ │ │ + svclt 0x0000bdd1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cc4699 │ │ │ │ - strmi pc, [r5], -r3, lsl #21 │ │ │ │ - blx 0xfe0933c0 │ │ │ │ + strmi pc, [r5], -r7, ror #20 │ │ │ │ + blx 0x19933c0 │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x464bf8b5 │ │ │ │ + @ instruction: 0x464bf899 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [fp], -pc, asr #16 @ │ │ │ │ + @ instruction: 0x463bf833 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x462bfddd │ │ │ │ + strtmi pc, [fp], -r1, asr #27 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000bdbf │ │ │ │ + svclt 0x0000bda3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ strmi r4, [lr], -r0, lsl #13 │ │ │ │ - @ instruction: 0xf9a0f0cc │ │ │ │ + @ instruction: 0xf984f0cc │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ teqmi fp, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0ccd019 │ │ │ │ - @ instruction: 0x1e6af999 │ │ │ │ + @ instruction: 0x1e6af97d │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d44681 │ │ │ │ - qasxmi pc, sl, r7 @ │ │ │ │ + qadd16mi pc, sl, fp @ │ │ │ │ @ instruction: 0x4631463b │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strbmi pc, [sl], -r7, lsl #19 @ │ │ │ │ + strbmi pc, [sl], -fp, ror #18 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [ip, #840] @ 0x348 │ │ │ │ + ldc2 0, cr15, [r0, #840]! @ 0x348 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - ldrtmi fp, [r1], -r5, asr #27 │ │ │ │ + ldrtmi fp, [r1], -r9, lsr #27 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - @ instruction: 0xf976f0d3 │ │ │ │ + @ instruction: 0xf95af0d3 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000bdb9 │ │ │ │ + svclt 0x0000bd9d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf0cc460e │ │ │ │ - @ instruction: 0x2d20f933 │ │ │ │ + @ instruction: 0x2d20f917 │ │ │ │ andsle r4, r8, r4, lsl #12 │ │ │ │ - @ instruction: 0xf92ef0cc │ │ │ │ + @ instruction: 0xf912f0cc │ │ │ │ cdpne 3, 6, cr2, cr10, cr1, {0} │ │ │ │ @ instruction: 0x46804631 │ │ │ │ - stc2 0, cr15, [r8, #-836] @ 0xfffffcbc │ │ │ │ + stc2l 0, cr15, [ip], #836 @ 0x344 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - @ instruction: 0x4642fd99 │ │ │ │ + @ instruction: 0x4642fd7d │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfe1934c0 │ │ │ │ + blx 0x1a934c0 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - @ instruction: 0x4631ba7d │ │ │ │ + ldrtmi fp, [r1], -r1, ror #20 │ │ │ │ @ instruction: 0xf0d0221f │ │ │ │ - strtmi pc, [r2], -r9, lsl #27 │ │ │ │ + strtmi pc, [r2], -sp, ror #26 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1d134e4 │ │ │ │ + blt 0x16134e4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ - cmnpvs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + teqpvs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8534615 │ │ │ │ @ instruction: 0xf0cc8020 │ │ │ │ - vmul.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r7], -lr, ror #4 │ │ │ │ @ instruction: 0xf0d06819 │ │ │ │ - blls 0x355bc0 │ │ │ │ + blls 0x355b50 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - mullt r4, r5, r9 │ │ │ │ + andlt pc, r4, r9, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldclvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldcvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [r4], -ip │ │ │ │ - @ instruction: 0xf926f0cc │ │ │ │ + @ instruction: 0xf90af0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0x1013594 │ │ │ │ + blx 0x913594 │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - @ instruction: 0xf95cf0df │ │ │ │ + @ instruction: 0xf940f0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldclvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldcvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [ip], -ip │ │ │ │ - @ instruction: 0xf8ecf0cc │ │ │ │ + @ instruction: 0xf8d0f0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0x193608 │ │ │ │ + @ instruction: 0xf9e8f0d0 │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - @ instruction: 0xf922f0df │ │ │ │ + @ instruction: 0xf906f0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldclvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldcvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0x8014f8dc │ │ │ │ - @ instruction: 0xf8b2f0cc │ │ │ │ + @ instruction: 0xf896f0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9caf0d0 │ │ │ │ + @ instruction: 0xf9aef0d0 │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - @ instruction: 0xf8e8f0df │ │ │ │ + @ instruction: 0xf8ccf0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72740,15 +72740,15 @@ │ │ │ │ blvc 0x392a00 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #32] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - strdlt pc, [r4], -fp │ │ │ │ + ldrdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72758,15 +72758,15 @@ │ │ │ │ blvc 0x3d2a4c │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #28] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - ldrdlt pc, [r4], -r5 │ │ │ │ + @ instruction: 0xb004fdb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72777,15 +72777,15 @@ │ │ │ │ blvc 0x3d2a9c │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #12] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, sp, lsr #27 │ │ │ │ + mullt r4, r1, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72796,15 +72796,15 @@ │ │ │ │ blvc 0x3d2aec │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #8] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r5, lsl #27 │ │ │ │ + andlt pc, r4, r9, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72815,15 +72815,15 @@ │ │ │ │ blvc 0x3d2b3c │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #24] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, sp, asr sp @ │ │ │ │ + andlt pc, r4, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72832,29 +72832,29 @@ │ │ │ │ blcc 0xa7714 │ │ │ │ b 0x1427f80 │ │ │ │ bl 0x1df489c │ │ │ │ svclt 0x00bc0c04 │ │ │ │ ldrtmi r4, [r4], -fp, lsr #12 │ │ │ │ strcc lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0e2bc70 │ │ │ │ - svclt 0x0000b8a5 │ │ │ │ + svclt 0x0000b889 │ │ │ │ @ instruction: 0xf04fb530 │ │ │ │ stcls 12, cr0, [r3, #-32] @ 0xffffffe0 │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ stcls 5, cr4, [r4, #-404] @ 0xfffffe6c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ movwmi lr, #23005 @ 0x59dd │ │ │ │ vmoveq.16 d14[1], lr │ │ │ │ vldr d13, [pc, #32] @ 0x57564 │ │ │ │ strtmi r7, [r2], -r6, lsl #22 │ │ │ │ blvc 0x152b80 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmiblt r8, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt ip!, {r0, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00def0e1 │ │ │ │ + svclt 0x00c2f0e1 │ │ │ │ ... │ │ │ │ @ instruction: 0x4603b4f0 │ │ │ │ strmi r2, [r8], -r8, lsl #8 │ │ │ │ bmi 0x368db4 │ │ │ │ ldrcs r4, [ip, #-156] @ 0xffffff64 │ │ │ │ cdpls 12, 0, cr3, cr4, cr1, {0} │ │ │ │ blx 0x1bf192 │ │ │ │ @@ -72862,74 +72862,74 @@ │ │ │ │ strbvc lr, [r4, #2639]! @ 0xa4f │ │ │ │ bl 0x1e3dda0 │ │ │ │ movwls r0, #27653 @ 0x6c05 │ │ │ │ @ instruction: 0x4634bfbc │ │ │ │ blls 0x228e88 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf0dfbcf0 │ │ │ │ - svclt 0x0000bf5f │ │ │ │ - mlaseq r3, r0, lr, r7 │ │ │ │ + svclt 0x0000bf43 │ │ │ │ + eorseq r7, r3, r0, asr lr │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #30 │ │ │ │ addsmi r4, pc, #20, 12 @ 0x1400000 │ │ │ │ b 0x143ddd0 │ │ │ │ blls 0x1f4d44 │ │ │ │ strmi r9, [lr], r8, lsl #28 │ │ │ │ streq lr, [r5, #-2931] @ 0xfffff48d │ │ │ │ strtmi sp, [r1], -ip, lsl #20 │ │ │ │ strmi r4, [r4], r9, lsl #24 │ │ │ │ @ instruction: 0x4633251c │ │ │ │ blx 0x1a8f92 │ │ │ │ strls r4, [r7], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x0040f0df │ │ │ │ + svclt 0x0024f0df │ │ │ │ @ instruction: 0x96054613 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e040f0 │ │ │ │ - svclt 0x0000bf05 │ │ │ │ - eorseq r7, r3, r0, lsl #30 │ │ │ │ + svclt 0x0000bee9 │ │ │ │ + eorseq r7, r3, r0, asr #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x368e50 │ │ │ │ bls 0x296600 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ strbtvc lr, [ip], pc, asr #20 │ │ │ │ adcmi r9, r6, #9216 @ 0x2400 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ blx 0x1a8f22 │ │ │ │ strls r4, [r8], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x0018f0df │ │ │ │ + mrclt 0, 7, APSR_nzcv, cr12, cr15, {6} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdblt r4, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ - eorseq r7, r3, r0, ror pc │ │ │ │ + ldmlt r8!, {r0, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + eorseq r7, r3, r0, lsr pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x267858 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ stcls 7, cr1, [r9, #-888] @ 0xfffffc88 │ │ │ │ adcmi r4, r6, #148897792 @ 0x8e00000 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ @ instruction: 0x4641251c │ │ │ │ blx 0x1a902e │ │ │ │ strls r4, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mrclt 0, 7, APSR_nzcv, cr2, cr15, {6} │ │ │ │ + mrclt 0, 6, APSR_nzcv, cr6, cr15, {6} │ │ │ │ strls r4, [r6, #-1555] @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e041f0 │ │ │ │ - svclt 0x0000beb7 │ │ │ │ - eorseq r7, r3, r0, ror #31 │ │ │ │ + svclt 0x0000be9b │ │ │ │ + eorseq r7, r3, r0, lsr #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ @ instruction: 0x4607e9dd │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ movwls lr, #39389 @ 0x99dd │ │ │ │ strbvc lr, [ip, pc, asr #20]! │ │ │ │ svclt 0x000842b7 │ │ │ │ @@ -72937,40 +72937,40 @@ │ │ │ │ stcmi 6, cr4, [fp], {21} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ strmi pc, [lr], #-2821 @ 0xfffff4fb │ │ │ │ pop {r0, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf0df43f0 │ │ │ │ - stccc 14, cr11, [r1], {201} @ 0xc9 │ │ │ │ + stccc 14, cr11, [r1], {173} @ 0xad │ │ │ │ @ instruction: 0xf1469407 │ │ │ │ @ instruction: 0x960836ff │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - svclt 0x001ef0e1 │ │ │ │ - eorseq r8, r3, r0, asr r0 │ │ │ │ + svclt 0x0002f0e1 │ │ │ │ + eorseq r8, r3, r0, lsl r0 │ │ │ │ tstcs ip, #16, 8 @ 0x10000000 │ │ │ │ blx 0x12a6fe │ │ │ │ strmi r4, [r8], -r0, lsl #8 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strls r2, [r3], #-771 @ 0xfffffcfd │ │ │ │ blmi 0x19586c │ │ │ │ - mrclt 0, 5, APSR_nzcv, cr0, cr15, {6} │ │ │ │ - eorseq r8, r3, r0, asr #1 │ │ │ │ + mrclt 0, 4, APSR_nzcv, cr4, cr15, {6} │ │ │ │ + eorseq r8, r3, r0, lsl #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x120399c │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x007af23e │ │ │ │ + svc 0x005af23e │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x36a430 │ │ │ │ movwls pc, #39940 @ 0x9c04 @ │ │ │ │ tstls r0, #224, 10 @ 0x38000000 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ andeq lr, r2, #121856 @ 0x1dc00 │ │ │ │ @@ -73011,43 +73011,43 @@ │ │ │ │ bge 0x18e054 │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd3ee │ │ │ │ bls 0xae07fc │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - blmi 0x4170c8 │ │ │ │ + blmi 0x417058 │ │ │ │ blls 0x8b1860 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ blls 0xafe8c8 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e09400 │ │ │ │ - strb pc, [r4, r7, ror #27]! @ │ │ │ │ - @ instruction: 0xf932f250 │ │ │ │ + strb pc, [r4, fp, asr #27]! @ │ │ │ │ + @ instruction: 0xf912f250 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r8, r3, r0, lsr r1 │ │ │ │ + ldrshteq r8, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x10c3ad0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mcr 2, 7, pc, cr0, cr14, {1} @ │ │ │ │ + mcr 2, 6, pc, cr0, cr14, {1} @ │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -73080,15 +73080,15 @@ │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ tstls ip, #335544320 @ 0x14000000 │ │ │ │ movweq lr, #31320 @ 0x7a58 │ │ │ │ @ instruction: 0x4620d119 │ │ │ │ blls 0xafe9a8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0e09400 │ │ │ │ - blmi 0x4d6ee4 │ │ │ │ + blmi 0x4d6e74 │ │ │ │ blls 0x8b1974 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -73096,284 +73096,284 @@ │ │ │ │ bge 0x1780ec │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd542 │ │ │ │ bls 0xae0950 │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - ldrb pc, [lr, fp, lsl #27] @ │ │ │ │ - @ instruction: 0xf8a2f250 │ │ │ │ + ldrb pc, [lr, pc, ror #26] @ │ │ │ │ + @ instruction: 0xf882f250 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r8, r3, r8, lsr r1 │ │ │ │ + ldrshteq r8, [r3], -r8 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1291d0 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmdalt r0, {r5, r6, r7, ip, sp, lr, pc} │ │ │ │ - eorseq r8, r3, r0, asr #2 │ │ │ │ + svclt 0x00e4f0df │ │ │ │ + eorseq r8, r3, r0, lsl #2 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1291f8 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00ecf0df │ │ │ │ - ldrhteq r8, [r3], -r0 │ │ │ │ + svclt 0x00d0f0df │ │ │ │ + eorseq r8, r3, r0, ror r1 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129220 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00d8f0df │ │ │ │ - eorseq r8, r3, r0, lsr #4 │ │ │ │ + svclt 0x00bcf0df │ │ │ │ + eorseq r8, r3, r0, ror #3 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129248 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00c4f0df │ │ │ │ - mlaseq r3, r0, r2, r8 │ │ │ │ + svclt 0x00a8f0df │ │ │ │ + eorseq r8, r3, r0, asr r2 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129270 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00b0f0df │ │ │ │ - eorseq r8, r3, r0, lsl #6 │ │ │ │ + svclt 0x0094f0df │ │ │ │ + eorseq r8, r3, r0, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaec24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldcvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383c48 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1280 @ 0x500 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - ldc2l 0, cr15, [r0], #-888 @ 0xfffffc88 │ │ │ │ + mrrc2 0, 13, pc, r4, cr14 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaec70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldcvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383c94 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1296 @ 0x510 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - mcrr2 0, 13, pc, sl, cr14 @ │ │ │ │ + stc2 0, cr15, [lr], #-888 @ 0xfffffc88 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaecbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9310 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmnpvs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + teqpvs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - ldc2 0, cr15, [r8, #-888] @ 0xfffffc88 │ │ │ │ + ldc2l 0, cr15, [ip], #888 @ 0x378 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaed14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9368 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmnpvs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + teqpvs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - stc2l 0, cr15, [ip], #888 @ 0x378 │ │ │ │ + ldc2l 0, cr15, [r0], {222} @ 0xde │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaed6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e93c0 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmnpvs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + teqpvs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - stc2l 0, cr15, [r0], {222} @ 0xde │ │ │ │ + stc2 0, cr15, [r4], #888 @ 0x378 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaedc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9418 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmnpvs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + teqpvs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - ldc2 0, cr15, [r4], {222} @ 0xde │ │ │ │ + ldc2l 0, cr15, [r8], #-888 @ 0xfffffc88 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf6474611 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ rscseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000bc6d │ │ │ │ + svclt 0x0000bc51 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf6474611 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ rscseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000bc51 │ │ │ │ + svclt 0x0000bc35 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf6474611 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ rscseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000bc35 │ │ │ │ + svclt 0x0000bc19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ - blx 0xfe99400a │ │ │ │ + blx 0xfe29400a │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - movwcs pc, #36835 @ 0x8fe3 @ │ │ │ │ + movwcs pc, #36807 @ 0x8fc7 @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d9, d3 │ │ │ │ smlalbteq pc, r0, r3, r1 @ │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ b 0x1069510 │ │ │ │ tstmi r8, #12 │ │ │ │ - @ instruction: 0xf828f0cc │ │ │ │ + @ instruction: 0xf80cf0cc │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0d44628 │ │ │ │ - strtmi pc, [sl], -sp, ror #26 │ │ │ │ + @ instruction: 0x462afd51 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf892f0d2 │ │ │ │ + @ instruction: 0xf876f0d2 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000b853 │ │ │ │ + svclt 0x0000b837 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaef40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e9576 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - @ instruction: 0xf88ef0e0 │ │ │ │ + @ instruction: 0xf872f0e0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r8, r3, r0, lsl #8 │ │ │ │ + eorseq r8, r3, r0, asr #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73384,87 +73384,87 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15ae34 │ │ │ │ blx 0x9949c0 │ │ │ │ blx 0x9965c0 │ │ │ │ b 0x1316dec │ │ │ │ b 0x12da5cc │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - blx 0xc140f6 │ │ │ │ + blx 0x5140f6 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - strtmi pc, [r1], -sp, ror #30 │ │ │ │ + qsaxmi pc, r1, r1 @ │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - strtmi pc, [r9], -r5, asr #31 │ │ │ │ + strtmi pc, [r9], -r9, lsr #31 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [lr], #848 @ 0x350 │ │ │ │ + ldc2l 0, cr15, [r2], {212} @ 0xd4 │ │ │ │ b 0x1c28d6c │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - @ instruction: 0x4631ffbb │ │ │ │ + shadd8mi pc, r1, pc @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [ip, #-848] @ 0xfffffcb0 │ │ │ │ + stc2 0, cr15, [r0, #-848] @ 0xfffffcb0 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d24628 │ │ │ │ - strtmi pc, [sl], -r5, lsr #16 │ │ │ │ + strtmi pc, [sl], -r9, lsl #16 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - svclt 0x00e6f0d1 │ │ │ │ + svclt 0x00caf0d1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e964e │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - @ instruction: 0xf822f0e0 │ │ │ │ + @ instruction: 0xf806f0e0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r8, r3, r0, ror r4 │ │ │ │ + eorseq r8, r3, r0, lsr r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0xff71419c │ │ │ │ + blx 0xff01419c │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - tstpcs r0, r9, asr #30 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, lsr #30 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0cb2000 │ │ │ │ - qsub16mi pc, r1, r1 @ │ │ │ │ + qsaxmi pc, r1, r5 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r2], {212} @ 0xd4 │ │ │ │ + ldc2 0, cr15, [r6], #848 @ 0x350 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14620 │ │ │ │ - @ instruction: 0x4622ffdb │ │ │ │ + @ instruction: 0x4622ffbf │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x009cf0d1 │ │ │ │ + svclt 0x0080f0d1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e96e2 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - @ instruction: 0xffd8f0df │ │ │ │ + @ instruction: 0xffbcf0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r8, r3, r0, ror #9 │ │ │ │ + eorseq r8, r3, r0, lsr #9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73475,559 +73475,559 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15afa0 │ │ │ │ blx 0x994b2c │ │ │ │ blx 0x99672c │ │ │ │ b 0x1316f58 │ │ │ │ b 0x12da738 │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - blx 0x1e94260 │ │ │ │ + blx 0x1794260 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - strtmi pc, [r1], -r7, ror #29 │ │ │ │ + strtmi pc, [r1], -fp, asr #29 │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - strtmi pc, [r9], -pc, lsl #30 │ │ │ │ + @ instruction: 0x4629fef3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [r8], #-848 @ 0xfffffcb0 │ │ │ │ + ldc2 0, cr15, [ip], {212} @ 0xd4 │ │ │ │ b 0x1c28ed8 │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - ldrtmi pc, [r1], -r5, lsl #30 @ │ │ │ │ + ldrtmi pc, [r1], -r9, ror #29 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [r6], #-848 @ 0xfffffcb0 │ │ │ │ + mcrr2 0, 13, pc, sl, cr4 @ │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - strtmi pc, [sl], -pc, ror #30 │ │ │ │ + qsaxmi pc, sl, r3 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - svclt 0x0030f0d1 │ │ │ │ + svclt 0x0014f0d1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e97ba │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - @ instruction: 0xff6cf0df │ │ │ │ + @ instruction: 0xff50f0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r8, r3, r0, asr r5 │ │ │ │ + eorseq r8, r3, r0, lsl r5 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12983c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stcllt 0, cr15, [sl], {223} @ 0xdf │ │ │ │ - eorseq r8, r3, r0, asr #11 │ │ │ │ + stclt 0, cr15, [lr], #892 @ 0x37c │ │ │ │ + eorseq r8, r3, r0, lsl #11 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129864 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 0, cr15, [r6], #892 @ 0x37c │ │ │ │ - eorseq r8, r3, r0, lsr r6 │ │ │ │ + ldclt 0, cr15, [sl], {223} @ 0xdf │ │ │ │ + ldrshteq r8, [r3], -r0 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12988c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stclt 0, cr15, [r2], #892 @ 0x37c │ │ │ │ - eorseq r8, r3, r0, lsr #13 │ │ │ │ + stclt 0, cr15, [r6], {223} @ 0xdf │ │ │ │ + eorseq r8, r3, r0, ror #12 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1298b4 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stclt 0, cr15, [lr], {223} @ 0xdf │ │ │ │ - eorseq r8, r3, r0, lsl r7 │ │ │ │ + ldcllt 0, cr15, [r2], #-892 @ 0xfffffc84 │ │ │ │ + ldrsbteq r8, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldcvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x38428c │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2320 @ 0x910 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf94ef0de │ │ │ │ + @ instruction: 0xf932f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldcvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3842d8 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2336 @ 0x920 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf928f0de │ │ │ │ + @ instruction: 0xf90cf0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldcvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384324 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2352 @ 0x930 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf902f0de │ │ │ │ + @ instruction: 0xf8e6f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldcvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384370 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2368 @ 0x940 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf8dcf0de │ │ │ │ + @ instruction: 0xf8c0f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldcvs 6, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3843bc │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2384 @ 0x950 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf8b6f0de │ │ │ │ + @ instruction: 0xf89af0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129a58 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfef9457c │ │ │ │ - ldrsbteq r8, [r3], -r0 │ │ │ │ + bllt 0xfe89457c │ │ │ │ + mlaseq r3, r0, r7, r8 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129a80 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfea945a4 │ │ │ │ - eorseq r8, r3, r4, lsr #16 │ │ │ │ + bllt 0xfe3945a4 │ │ │ │ + eorseq r8, r3, r4, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbaca │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xfe3145e0 │ │ │ │ - msreq (UNDEF: 108), pc │ │ │ │ + bllt 0x1c145e0 │ │ │ │ + msreq R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addeq pc, r8, pc, asr #12 │ │ │ │ + subeq pc, r8, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 q0, q5, q7 │ │ │ │ - svclt 0x0000fc23 │ │ │ │ - eorseq r8, r3, r8, lsl #17 │ │ │ │ - eorseq r8, r3, r8, ror r8 │ │ │ │ + svclt 0x0000fc03 │ │ │ │ + eorseq r8, r3, r8, asr #16 │ │ │ │ + eorseq r8, r3, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbb26 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0x179463c │ │ │ │ - msreq (UNDEF: 108), pc │ │ │ │ + bllt 0x109463c │ │ │ │ + msreq R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addeq pc, r8, pc, asr #12 │ │ │ │ + subeq pc, r8, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 d0, d26, d22 │ │ │ │ - svclt 0x0000fbf5 │ │ │ │ - eorseq r8, r3, r8, lsl #18 │ │ │ │ - ldrshteq r8, [r3], -r8 │ │ │ │ + svclt 0x0000fbd5 │ │ │ │ + eorseq r8, r3, r8, asr #17 │ │ │ │ + ldrhteq r8, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbb82 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xc14698 │ │ │ │ - msreq (UNDEF: 108), pc │ │ │ │ + bllt 0x514698 │ │ │ │ + msreq R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addeq pc, r8, pc, asr #12 │ │ │ │ + subeq pc, r8, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 q0, q13, q15 │ │ │ │ - svclt 0x0000fbc7 │ │ │ │ - eorseq r8, r3, r8, lsl #19 │ │ │ │ - eorseq r8, r3, r8, ror r9 │ │ │ │ + svclt 0x0000fba7 │ │ │ │ + eorseq r8, r3, r8, asr #18 │ │ │ │ + eorseq r8, r3, r8, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbbde │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0x946f4 │ │ │ │ - msreq (UNDEF: 108), pc │ │ │ │ + blt 0xff9946f4 │ │ │ │ + msreq R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addeq pc, r8, pc, asr #12 │ │ │ │ + subeq pc, r8, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 d1, d10, d22 │ │ │ │ - svclt 0x0000fb99 │ │ │ │ - eorseq r8, r3, ip, ror #19 │ │ │ │ - ldrsbteq r8, [r3], -ip │ │ │ │ + svclt 0x0000fb79 │ │ │ │ + eorseq r8, r3, ip, lsr #19 │ │ │ │ + mlaseq r3, ip, r9, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64fbedd │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + @ instruction: 0xf64fbec1 │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x118494 │ │ │ │ subne pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1c14c52 │ │ │ │ - eorseq r8, r3, r0, asr sl │ │ │ │ - eorseq r8, r3, r0, asr #20 │ │ │ │ + blx 0x1414c52 │ │ │ │ + eorseq r8, r3, r0, lsl sl │ │ │ │ + eorseq r8, r3, r0, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64fbeb3 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + @ instruction: 0xf64fbe97 │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x1184e8 │ │ │ │ subsne pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1194ca6 │ │ │ │ - ldrhteq r8, [r3], -r4 │ │ │ │ - eorseq r8, r3, r4, lsr #21 │ │ │ │ + blx 0x994ca6 │ │ │ │ + eorseq r8, r3, r4, ror sl │ │ │ │ + eorseq r8, r3, r4, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vorr.i32 q9, #65536 @ 0x00010000 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd870 │ │ │ │ - mrc2 0, 7, pc, cr8, cr13, {6} │ │ │ │ + mrc2 0, 6, pc, cr12, cr13, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - msreq (UNDEF: 108), pc │ │ │ │ + msreq R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addseq pc, r8, pc, asr #12 │ │ │ │ + subseq pc, r8, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vqsub.s16 d6, d10, d6 │ │ │ │ - svclt 0x0000fb13 │ │ │ │ - eorseq r8, r3, r8, lsl #22 │ │ │ │ + svclt 0x0000faf3 │ │ │ │ + eorseq r8, r3, r8, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vabal.s8 q9, d16, d21 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd8d0 │ │ │ │ - mcr2 0, 6, pc, cr8, cr13, {6} @ │ │ │ │ + mcr2 0, 5, pc, cr12, cr13, {6} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - msreq (UNDEF: 108), pc │ │ │ │ + msreq R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addseq pc, r8, pc, asr #12 │ │ │ │ + subseq pc, r8, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vhsub.s16 , q5, q12 │ │ │ │ - svclt 0x0000fae3 │ │ │ │ - eorseq r8, r3, r8, lsl fp │ │ │ │ + svclt 0x0000fac3 │ │ │ │ + ldrsbteq r8, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r1, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stc 4, cr3, [sp, #8] │ │ │ │ @ instruction: 0xf0e17b00 │ │ │ │ - ldrdlt pc, [r4], -sp │ │ │ │ + andlt pc, r4, r1, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64fbd10 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 d16, d8, #64 │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ blmi 0x198604 │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfee14dc0 │ │ │ │ + blx 0xfe614dc0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r8, lsr #22 │ │ │ │ + eorseq r8, r3, r8, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ blls 0x269dec │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ andcs r4, r2, r2, lsl #6 │ │ │ │ strcs r2, [r0, #-1040] @ 0xfffffbf0 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8a8f0e1 │ │ │ │ + @ instruction: 0xf88cf0e1 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stcmi 6, cr4, [sl, #-600] @ 0xfffffda8 │ │ │ │ strtmi r4, [r2], -r8, lsl #12 │ │ │ │ strls r4, [r8, #-1649] @ 0xfffff98f │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4030 │ │ │ │ - andcs fp, r0, r5, ror #27 │ │ │ │ - msreq (UNDEF: 108), pc │ │ │ │ + andcs fp, r0, r9, asr #27 │ │ │ │ + msreq R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffe8f1e2 │ │ │ │ - eorseq r8, r3, r8, lsr fp │ │ │ │ - eorseq r8, r3, r4, asr fp │ │ │ │ + @ instruction: 0xffccf1e2 │ │ │ │ + ldrshteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r4, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, ip, lsl #12 │ │ │ │ blls 0x1e25f8 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldc 1, cr13, [pc, #132] @ 0x58680 │ │ │ │ andcs r7, r3, r6, lsl fp │ │ │ │ movwmi lr, #10701 @ 0x29cd │ │ │ │ blvc 0x93c3c │ │ │ │ - @ instruction: 0xf86cf0e1 │ │ │ │ + @ instruction: 0xf850f0e1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46224696 │ │ │ │ strmi r4, [r8], -sp, lsl #24 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ blx 0x3dbea2 │ │ │ │ strls r4, [r6], #-1036 @ 0xfffffbf4 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - andcs fp, r0, r5, lsr #27 │ │ │ │ - msreq (UNDEF: 108), pc │ │ │ │ + andcs fp, r0, r9, lsl #27 │ │ │ │ + msreq R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffa8f1e2 │ │ │ │ + @ instruction: 0xff8cf1e2 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r4, ror #22 │ │ │ │ - mlaseq r3, ip, fp, r8 │ │ │ │ + eorseq r8, r3, r4, lsr #22 │ │ │ │ + eorseq r8, r3, ip, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64fbd79 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + @ instruction: 0xf64fbd5d │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x11875c │ │ │ │ sbcne pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x314f18 │ │ │ │ - ldrhteq r8, [r3], -ip │ │ │ │ - eorseq r8, r3, ip, lsr #23 │ │ │ │ + @ instruction: 0xf9eaf21a │ │ │ │ + eorseq r8, r3, ip, ror fp │ │ │ │ + eorseq r8, r3, ip, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64fbd4f │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + @ instruction: 0xf64fbd33 │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x1187b0 │ │ │ │ andcs pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9e0f21a │ │ │ │ - eorseq r8, r3, r0, lsr #24 │ │ │ │ - eorseq r8, r3, r0, lsl ip │ │ │ │ + @ instruction: 0xf9c0f21a │ │ │ │ + eorseq r8, r3, r0, ror #23 │ │ │ │ + ldrsbteq r8, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64fbd25 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + @ instruction: 0xf64fbd09 │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x118804 │ │ │ │ subcs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9b6f21a │ │ │ │ - eorseq r8, r3, r4, lsl #25 │ │ │ │ - eorseq r8, r3, r4, ror ip │ │ │ │ + @ instruction: 0xf996f21a │ │ │ │ + eorseq r8, r3, r4, asr #24 │ │ │ │ + eorseq r8, r3, r4, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64fbcfb │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + @ instruction: 0xf64fbcdf │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x118858 │ │ │ │ addcs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf98cf21a │ │ │ │ - eorseq r8, r3, r8, ror #25 │ │ │ │ - ldrsbteq r8, [r3], -r8 │ │ │ │ + @ instruction: 0xf96cf21a │ │ │ │ + eorseq r8, r3, r8, lsr #25 │ │ │ │ + mlaseq r3, r8, ip, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -74038,15 +74038,15 @@ │ │ │ │ strls r0, [r0], #-801 @ 0xfffffcdf │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnscc pc, #76, 2 │ │ │ │ blls 0x1fd3fc │ │ │ │ @ instruction: 0xf0e09303 │ │ │ │ - andlt pc, r4, r3, lsl sp @ │ │ │ │ + strdlt pc, [r4], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebafa18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -74058,15 +74058,15 @@ │ │ │ │ msreq CPSR_c, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ blls 0x1fd448 │ │ │ │ vst1.8 {d15-d16}, [r4], lr │ │ │ │ strls r9, [r0], #-771 @ 0xfffffcfd │ │ │ │ - stc2l 0, cr15, [r0, #-896]! @ 0xfffffc80 │ │ │ │ + stc2l 0, cr15, [r4, #-896] @ 0xfffffc80 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafa68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -74074,1625 +74074,1624 @@ │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ @ instruction: 0xf2c024f9 │ │ │ │ blls 0x1d989c │ │ │ │ @ instruction: 0xf0dd9401 │ │ │ │ - andlt pc, r3, r9, ror #25 │ │ │ │ + andlt pc, r3, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64fbd30 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ blmi 0xd8968 │ │ │ │ addscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf904f21a │ │ │ │ - eorseq r8, r3, ip, lsr sp │ │ │ │ + @ instruction: 0xf8e4f21a │ │ │ │ + ldrshteq r8, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ vmls.i d19, d0, d1[3] │ │ │ │ blls 0x1d98fc │ │ │ │ @ instruction: 0xf0dd9401 │ │ │ │ - @ instruction: 0xb003fcb9 │ │ │ │ + mullt r3, sp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64fbd30 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ blmi 0xd89c8 │ │ │ │ adccs pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8d4f21a │ │ │ │ - eorseq r8, r3, ip, asr #26 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + @ instruction: 0xf8b4f21a │ │ │ │ + eorseq r8, r3, ip, lsl #26 │ │ │ │ @ instruction: 0xf011b410 │ │ │ │ svclt 0x00140f01 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0x58a6c │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0x58a68 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0048078b │ │ │ │ - ldclmi 4, cr15, [pc], #-304 @ 0x5880c │ │ │ │ + ldclmi 4, cr15, [pc], #-304 @ 0x58808 │ │ │ │ @ instruction: 0xf8d0074c │ │ │ │ svclt 0x004840c8 │ │ │ │ - ldcleq 4, cr15, [pc], #-304 @ 0x58818 │ │ │ │ + ldcleq 4, cr15, [pc], #-304 @ 0x58814 │ │ │ │ svclt 0x00480709 │ │ │ │ - ldclmi 0, cr15, [pc], #-304 @ 0x58820 │ │ │ │ + ldclmi 0, cr15, [pc], #-304 @ 0x5881c │ │ │ │ strbteq r6, [r3], #-3329 @ 0xfffff2ff │ │ │ │ vrecps.f32 , q0, q2 │ │ │ │ vcge.s8 , q8, │ │ │ │ vrsra.s64 , , #49 │ │ │ │ strteq r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ streq r6, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf443bf44 │ │ │ │ vst2.16 {d18-d21}, [r3 :256], r0 │ │ │ │ strbteq r7, [r0], -r0, lsl #6 │ │ │ │ svclt 0x00446848 │ │ │ │ bicvs pc, r0, #67 @ 0x43 │ │ │ │ cmnpmi ip, #1124073472 @ p-variant is OBSOLETE @ 0x43000000 │ │ │ │ - bvs 0xfe25c588 │ │ │ │ + bvs 0xfe25c584 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ @ instruction: 0xf4107380 │ │ │ │ - blvs 0x1264754 │ │ │ │ + blvs 0x1264750 │ │ │ │ svclt 0x00186bc9 │ │ │ │ orreq pc, r0, #1124073472 @ 0x43000000 │ │ │ │ svcvs 0x0070f010 │ │ │ │ @ instruction: 0xf443bf18 │ │ │ │ @ instruction: 0xf0111300 │ │ │ │ svclt 0x00180ff0 │ │ │ │ movweq pc, #1091 @ 0x443 @ │ │ │ │ movweq lr, #14860 @ 0x3a0c │ │ │ │ @ instruction: 0xf023b92a │ │ │ │ vld2. {d6-d9}, [r3 :128], r2 │ │ │ │ @ instruction: 0xf023437c │ │ │ │ vst2.8 {d16-d19}, [pc :128], r0 │ │ │ │ @ instruction: 0xf6cf7000 │ │ │ │ andsmi r0, r8, pc │ │ │ │ - blmi 0x196b44 │ │ │ │ + blmi 0x196b40 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebafbe4 │ │ │ │ + bl 0xfebafbe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0020ff8 │ │ │ │ vmov.i32 d16, #45055 @ 0x0000afff │ │ │ │ @ instruction: 0xf1bc1340 │ │ │ │ svclt 0x00080f0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ strtle r0, [r2], #-2011 @ 0xfffff825 │ │ │ │ cdpcs 3, 0, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf08e058b │ │ │ │ @ instruction: 0xf0030e01 │ │ │ │ @ instruction: 0xf3c273e0 │ │ │ │ vraddhn.i16 d17, q9, q0 │ │ │ │ - b 0x111d518 │ │ │ │ + b 0x111d514 │ │ │ │ @ instruction: 0xf3c1634e │ │ │ │ - b 0x1119120 │ │ │ │ - b 0x1129654 │ │ │ │ + b 0x111911c │ │ │ │ + b 0x1129650 │ │ │ │ @ instruction: 0xf8903384 │ │ │ │ - b 0x1128e00 │ │ │ │ - b 0x111d838 │ │ │ │ - bleq 0x172d738 │ │ │ │ + b 0x1128dfc │ │ │ │ + b 0x111d834 │ │ │ │ + bleq 0x172d734 │ │ │ │ movwvs pc, #1091 @ 0x443 @ │ │ │ │ stmibvs r2, {r2, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r2, r4, r5, r6, r7, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mvnsvs pc, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x63b8f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x01b8f64f │ │ │ │ + cmnpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcseq pc, r4, pc, asr #12 │ │ │ │ + addseq pc, r4, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf828f21a │ │ │ │ + @ instruction: 0xf80af21a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebafc7c │ │ │ │ + bl 0xfebafc78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #992] @ 0x3e0 │ │ │ │ stclne 6, cr4, [r0], #-12 │ │ │ │ @ instruction: 0x4608d016 │ │ │ │ @ instruction: 0xf8d16819 │ │ │ │ ldclvs 0, cr12, [r9, #-80] @ 0xffffffb0 │ │ │ │ svccc 0x0000f41c │ │ │ │ andle r4, r9, r1, lsl r4 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pop {r1, r3, r8, r9, fp, ip} │ │ │ │ - blvs 0xff6a8aec │ │ │ │ - cdplt 0, 1, cr15, cr0, cr14, {6} │ │ │ │ + blvs 0xff6a8ae8 │ │ │ │ + ldcllt 0, cr15, [r6, #824]! @ 0x338 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stcllt 0, cr15, [r2, #824] @ 0x338 │ │ │ │ - mvneq pc, pc, asr #12 │ │ │ │ + stclt 0, cr15, [r8, #824]! @ 0x338 │ │ │ │ + @ instruction: 0x01acf64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andne pc, r8, pc, asr #12 │ │ │ │ + sbceq pc, r8, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 d7, d25, d4 │ │ │ │ - svclt 0x0000fff9 │ │ │ │ - eorseq r8, r3, r0, lsl pc │ │ │ │ + svclt 0x0000ffdb │ │ │ │ + ldrsbteq r8, [r3], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebafce0 │ │ │ │ + bl 0xfebafcdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldmdavs sp, {r1, r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xf91cf0cb │ │ │ │ + @ instruction: 0xf902f0cb │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ - @ instruction: 0xf918f0cb │ │ │ │ + @ instruction: 0xf8fef0cb │ │ │ │ vnmls.f32 s8, s26, s28 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ tstpcc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ stmib sp, {r2, r3, r4, sl, lr}^ │ │ │ │ strtmi r4, [fp], #-0 │ │ │ │ @ instruction: 0xf0cb6808 │ │ │ │ - andlt pc, r2, r3, lsr #23 │ │ │ │ + andlt pc, r2, r9, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r7, fp, r2, asr r4 │ │ │ │ + addeq r7, fp, r6, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebafd48 │ │ │ │ + bl 0xfebafd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orreq pc, r4, r0, lsl #2 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ - blx 0x1e94eaa │ │ │ │ + blx 0x1814ea6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, r2, lsl #8 │ │ │ │ + addeq r7, fp, r6, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebafd9c │ │ │ │ + bl 0xfebafd98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvc pc, r4, r0, lsl #10 │ │ │ │ ldrdeq pc, [r8, -r0] │ │ │ │ - blx 0x1414efe │ │ │ │ + blx 0xd94efa │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, lr, lsr #7 │ │ │ │ + @ instruction: 0x008b73b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebafdf0 │ │ │ │ + bl 0xfebafdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicvc pc, r6, r0, lsl #10 │ │ │ │ ldrdeq pc, [ip, r0] │ │ │ │ - blx 0x994f52 │ │ │ │ + blx 0x314f4e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, sl, asr r3 │ │ │ │ + addeq r7, fp, lr, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebafe44 │ │ │ │ + bl 0xfebafe40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xfff14fa4 │ │ │ │ + blx 0xff894fa0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, r6, lsl #6 │ │ │ │ + addeq r7, fp, sl, lsl #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebafe98 │ │ │ │ + bl 0xfebafe94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xf83ef0cb │ │ │ │ + @ instruction: 0xf824f0cb │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-293 @ 0xfffffedb │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xff21500c │ │ │ │ + blx 0xfeb95008 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r7, fp, lr, r2 │ │ │ │ + addeq r7, fp, r2, lsr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebaff00 │ │ │ │ + bl 0xfebafefc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xf80af0cb │ │ │ │ + @ instruction: 0xfff0f0ca │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-326 @ 0xfffffeba │ │ │ │ tstpeq r8, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ - blx 0xfe515074 │ │ │ │ + blx 0x1e95070 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, r6, lsr r2 │ │ │ │ + addeq r7, fp, sl, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebaff68 │ │ │ │ + bl 0xfebaff64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc SPSR_sxc, r0, lsl #10 │ │ │ │ orrseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - blx 0x1a950c8 │ │ │ │ + blx 0x14150c4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, r2, ror #3 │ │ │ │ + addeq r7, fp, r6, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebaffbc │ │ │ │ + bl 0xfebaffb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvs pc, r4, r0, lsl #10 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - blx 0x101511c │ │ │ │ + blx 0x995118 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, lr, lsl #3 │ │ │ │ + umulleq r7, fp, r2, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0010 │ │ │ │ + bl 0xfebb000c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x41a4f200 │ │ │ │ strteq pc, [r4], #2256 @ 0x8d0 │ │ │ │ - blx 0x595170 │ │ │ │ + @ instruction: 0xf9faf0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, sl, lsr r1 │ │ │ │ + addeq r7, fp, lr, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0064 │ │ │ │ + bl 0xfebb0060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61a5f500 │ │ │ │ streq pc, [r8, #-2256]! @ 0xfffff730 │ │ │ │ - @ instruction: 0xf9eaf0cb │ │ │ │ + @ instruction: 0xf9d0f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, r6, ror #1 │ │ │ │ + addeq r7, fp, sl, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb00b8 │ │ │ │ + bl 0xfebb00b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xff2ef0ca │ │ │ │ + @ instruction: 0xff14f0ca │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ vmul.i8 d1, d16, d3 │ │ │ │ strtmi r5, [sl], #-428 @ 0xfffffe54 │ │ │ │ streq pc, [ip, #2256]! @ 0x8d0 │ │ │ │ - @ instruction: 0xf9b6f0cb │ │ │ │ + @ instruction: 0xf99cf0cb │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, lr, ror r0 │ │ │ │ + addeq r7, fp, r2, lsl #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0120 │ │ │ │ + bl 0xfebb011c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - cdp2 0, 15, cr15, cr10, cr10, {6} │ │ │ │ + cdp2 0, 14, cr15, cr0, cr10, {6} │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r6, [sl], #-454 @ 0xfffffe3a │ │ │ │ @ instruction: 0x0630f8d0 │ │ │ │ - @ instruction: 0xf982f0cb │ │ │ │ + @ instruction: 0xf968f0cb │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, r6, lsl r0 │ │ │ │ + addeq r7, fp, sl, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0188 │ │ │ │ + bl 0xfebb0184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61b4f200 │ │ │ │ ssateq pc, #21, r0, asr #17 @ │ │ │ │ - @ instruction: 0xf958f0cb │ │ │ │ + @ instruction: 0xf93ef0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, asr #31 │ │ │ │ + addeq r6, fp, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb01dc │ │ │ │ + bl 0xfebb01d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0738f8d0 │ │ │ │ - @ instruction: 0xf92ef0cb │ │ │ │ + @ instruction: 0xf914f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, lr, ror #30 │ │ │ │ + addeq r6, fp, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0230 │ │ │ │ + bl 0xfebb022c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x71bcf200 │ │ │ │ sbfxeq pc, r0, #17, #29 │ │ │ │ - @ instruction: 0xf904f0cb │ │ │ │ + @ instruction: 0xf8eaf0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, lsl pc │ │ │ │ + addeq r6, fp, lr, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0284 │ │ │ │ + bl 0xfebb0280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8daf0cb │ │ │ │ + @ instruction: 0xf8c0f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r6, asr #29 │ │ │ │ + addeq r6, fp, sl, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb02d8 │ │ │ │ + bl 0xfebb02d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ biceq pc, r4, r0, lsl #12 │ │ │ │ stmiaeq r4, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8b0f0cb │ │ │ │ + @ instruction: 0xf896f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, ror lr │ │ │ │ + addeq r6, fp, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb032c │ │ │ │ + bl 0xfebb0328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppne r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf886f0cb │ │ │ │ + @ instruction: 0xf86cf0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, lr, lsl lr │ │ │ │ + addeq r6, fp, r2, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0380 │ │ │ │ + bl 0xfebb037c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicne pc, ip, r0, lsl #12 │ │ │ │ stmibeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf85cf0cb │ │ │ │ + @ instruction: 0xf842f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, asr #27 │ │ │ │ + addeq r6, fp, lr, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb03d4 │ │ │ │ + bl 0xfebb03d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs CPSR_sc, r0, lsl #10 │ │ │ │ - beq 0x1497544 │ │ │ │ - @ instruction: 0xf832f0cb │ │ │ │ + beq 0x1497540 │ │ │ │ + @ instruction: 0xf818f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r6, ror sp │ │ │ │ + addeq r6, fp, sl, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0428 │ │ │ │ + bl 0xfebb0424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscs pc, r4, r0, lsl #12 │ │ │ │ - beq 0xff597598 │ │ │ │ - @ instruction: 0xf808f0cb │ │ │ │ + beq 0xff597594 │ │ │ │ + @ instruction: 0xffeef0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, lsr #26 │ │ │ │ + addeq r6, fp, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb047c │ │ │ │ + bl 0xfebb0478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppcc r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ - bleq 0x16975ec │ │ │ │ - @ instruction: 0xffdef0ca │ │ │ │ + bleq 0x16975e8 │ │ │ │ + @ instruction: 0xffc4f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, lr, asr #25 │ │ │ │ + ldrdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb04d0 │ │ │ │ + bl 0xfebb04cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscc pc, ip, r0, lsl #12 │ │ │ │ - bleq 0xff797640 │ │ │ │ - @ instruction: 0xffb4f0ca │ │ │ │ + bleq 0xff79763c │ │ │ │ + @ instruction: 0xff9af0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, ror ip │ │ │ │ + addeq r6, fp, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0524 │ │ │ │ + bl 0xfebb0520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcleq 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ - @ instruction: 0xff8af0ca │ │ │ │ + @ instruction: 0xff70f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r6, lsr #24 │ │ │ │ + addeq r6, fp, sl, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0578 │ │ │ │ + bl 0xfebb0574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnmi pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [r4], #832 @ 0x340 │ │ │ │ - @ instruction: 0xff60f0ca │ │ │ │ + @ instruction: 0xff46f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [fp], r2 │ │ │ │ + ldrdeq r6, [fp], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb05cc │ │ │ │ + bl 0xfebb05c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrpl (UNDEF: 104), r0 │ │ │ │ stcleq 8, cr15, [r8, #-832]! @ 0xfffffcc0 │ │ │ │ - @ instruction: 0xff36f0ca │ │ │ │ + @ instruction: 0xff1cf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, lr, ror fp │ │ │ │ + addeq r6, fp, r2, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0620 │ │ │ │ + bl 0xfebb061c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnpl pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [ip, #832]! @ 0x340 │ │ │ │ - @ instruction: 0xff0cf0ca │ │ │ │ + cdp2 0, 15, cr15, cr2, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, lsr #22 │ │ │ │ + addeq r6, fp, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0674 │ │ │ │ + bl 0xfebb0670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs SPSR_sxc, r0, lsl #10 │ │ │ │ mrceq 8, 3, APSR_nzcv, cr0, cr0, {6} │ │ │ │ - cdp2 0, 14, cr15, cr2, cr10, {6} │ │ │ │ + cdp2 0, 12, cr15, cr8, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [fp], r6 @ │ │ │ │ + ldrdeq r6, [fp], sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb06c8 │ │ │ │ + bl 0xfebb06c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q4 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r5, r5, r3 │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0ca681f │ │ │ │ - strmi pc, [r4], -r7, lsr #24 │ │ │ │ + strmi pc, [r4], -sp, lsl #24 │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - bmi 0x4d8578 │ │ │ │ + bmi 0x4d850c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r2, #-1053] @ 0xfffffbe3 │ │ │ │ mvnsvs pc, r0, lsl #12 │ │ │ │ @ instruction: 0xf8d0443b │ │ │ │ @ instruction: 0xf0ca0ef4 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + @ instruction: 0xb005febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r6, fp, r8, ror #20 │ │ │ │ + addeq r6, fp, ip, ror #20 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #268435456 @ 0x10000000 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - blt 0xff815888 │ │ │ │ + blt 0xff195884 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0750 │ │ │ │ + bl 0xfebb074c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d26, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc7178 │ │ │ │ strls r0, [r0], #-3960 @ 0xfffff088 │ │ │ │ - cdp2 0, 4, cr15, cr10, cr10, {6} │ │ │ │ + cdp2 0, 3, cr15, cr0, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [fp], r2 │ │ │ │ + strdeq r6, [fp], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb07a0 │ │ │ │ + bl 0xfebb079c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d26, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc71fc │ │ │ │ strls r0, [r0], #-4092 @ 0xfffff004 │ │ │ │ - cdp2 0, 2, cr15, cr2, cr10, {6} │ │ │ │ + cdp2 0, 0, cr15, cr8, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, lsr #19 │ │ │ │ + addeq r6, fp, r6, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb07f0 │ │ │ │ + bl 0xfebb07ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf1ac182a │ │ │ │ @ instruction: 0xf85c0178 │ │ │ │ strls r0, [r0], #-3192 @ 0xfffff388 │ │ │ │ - ldc2l 0, cr15, [sl, #808]! @ 0x328 │ │ │ │ + stc2l 0, cr15, [r0, #808]! @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, asr r9 │ │ │ │ + addeq r6, fp, r6, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0840 │ │ │ │ + bl 0xfebb083c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc010c │ │ │ │ strls r0, [r0], #-12 │ │ │ │ - ldc2l 0, cr15, [r2, #808] @ 0x328 │ │ │ │ + ldc2 0, cr15, [r8, #808]! @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, lsl #18 │ │ │ │ + addeq r6, fp, r6, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0890 │ │ │ │ + bl 0xfebb088c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc0190 │ │ │ │ strls r0, [r0], #-144 @ 0xffffff70 │ │ │ │ - stc2 0, cr15, [sl, #808]! @ 0x328 │ │ │ │ + ldc2 0, cr15, [r0, #808] @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008b68b2 │ │ │ │ + @ instruction: 0x008b68b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb08e0 │ │ │ │ + bl 0xfebb08dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc718a │ │ │ │ strls r0, [r0], #-276 @ 0xfffffeec │ │ │ │ - stc2 0, cr15, [r2, #808] @ 0x328 │ │ │ │ + stc2l 0, cr15, [r8, #-808]! @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, ror #16 │ │ │ │ + addeq r6, fp, r6, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0930 │ │ │ │ + bl 0xfebb092c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc71cc │ │ │ │ strls r0, [r0], #-408 @ 0xfffffe68 │ │ │ │ - ldc2l 0, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ + stc2l 0, cr15, [r0, #-808] @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, lsl r8 │ │ │ │ + addeq r6, fp, r6, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0980 │ │ │ │ + bl 0xfebb097c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7107 │ │ │ │ strls r0, [r0], #-540 @ 0xfffffde4 │ │ │ │ - ldc2 0, cr15, [r2, #-808]! @ 0xfffffcd8 │ │ │ │ + ldc2 0, cr15, [r8, #-808] @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, asr #15 │ │ │ │ + addeq r6, fp, r6, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb09d0 │ │ │ │ + bl 0xfebb09cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7128 │ │ │ │ strls r0, [r0], #-672 @ 0xfffffd60 │ │ │ │ - stc2 0, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ + ldc2l 0, cr15, [r0], #808 @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, ror r7 │ │ │ │ + addeq r6, fp, r6, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0a20 │ │ │ │ + bl 0xfebb0a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7149 │ │ │ │ strls r0, [r0], #-804 @ 0xfffffcdc │ │ │ │ - stc2l 0, cr15, [r2], #808 @ 0x328 │ │ │ │ + stc2l 0, cr15, [r8], {202} @ 0xca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, lsr #14 │ │ │ │ + addeq r6, fp, r6, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0a70 │ │ │ │ + bl 0xfebb0a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc716a │ │ │ │ strls r0, [r0], #-936 @ 0xfffffc58 │ │ │ │ - ldc2 0, cr15, [sl], #808 @ 0x328 │ │ │ │ + stc2 0, cr15, [r0], #808 @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [fp], r2 │ │ │ │ + ldrdeq r6, [fp], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0ac0 │ │ │ │ + bl 0xfebb0abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc412c │ │ │ │ strls r0, [r0], #-1068 @ 0xfffffbd4 │ │ │ │ - ldc2 0, cr15, [r2], {202} @ 0xca │ │ │ │ + ldc2l 0, cr15, [r8], #-808 @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, lsl #13 │ │ │ │ + addeq r6, fp, r6, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0b10 │ │ │ │ + bl 0xfebb0b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc6196 │ │ │ │ strls r0, [r0], #-1200 @ 0xfffffb50 │ │ │ │ - stc2l 0, cr15, [sl], #-808 @ 0xfffffcd8 │ │ │ │ + mrrc2 0, 12, pc, r0, cr10 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, lsr r6 │ │ │ │ + addeq r6, fp, r6, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0b60 │ │ │ │ + bl 0xfebb0b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc5134 │ │ │ │ strls r0, [r0], #-1332 @ 0xfffffacc │ │ │ │ - mcrr2 0, 12, pc, r2, cr10 @ │ │ │ │ + stc2 0, cr15, [r8], #-808 @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, ror #11 │ │ │ │ + addeq r6, fp, r6, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0bb0 │ │ │ │ + bl 0xfebb0bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61b7 │ │ │ │ strls r0, [r0], #-1464 @ 0xfffffa48 │ │ │ │ - ldc2 0, cr15, [sl], {202} @ 0xca │ │ │ │ + stc2 0, cr15, [r0], {202} @ 0xca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, fp, r2, r5 │ │ │ │ + umulleq r6, fp, r6, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0c00 │ │ │ │ + bl 0xfebb0bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc613c │ │ │ │ strls r0, [r0], #-1596 @ 0xfffff9c4 │ │ │ │ - blx 0xffd15d5a │ │ │ │ + blx 0xff695d56 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, asr #10 │ │ │ │ + addeq r6, fp, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0c50 │ │ │ │ + bl 0xfebb0c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61d8 │ │ │ │ strls r0, [r0], #-1728 @ 0xfffff940 │ │ │ │ - blx 0xff315daa │ │ │ │ + blx 0xfec95da6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [fp], r2 │ │ │ │ + strdeq r6, [fp], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0ca0 │ │ │ │ + bl 0xfebb0c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc7144 │ │ │ │ strls r0, [r0], #-1860 @ 0xfffff8bc │ │ │ │ - blx 0xfe915dfa │ │ │ │ + blx 0xfe295df6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, lsr #9 │ │ │ │ + addeq r6, fp, r6, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0cf0 │ │ │ │ + bl 0xfebb0cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61f9 │ │ │ │ strls r0, [r0], #-1992 @ 0xfffff838 │ │ │ │ - blx 0x1f15e4a │ │ │ │ + blx 0x1895e46 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, asr r4 │ │ │ │ + addeq r6, fp, r6, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0d40 │ │ │ │ + bl 0xfebb0d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc014c │ │ │ │ strls r0, [r0], #-2124 @ 0xfffff7b4 │ │ │ │ - blx 0x1515e9a │ │ │ │ + blx 0xe95e96 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, lsl #8 │ │ │ │ + addeq r6, fp, r6, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0d90 │ │ │ │ + bl 0xfebb0d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc610d │ │ │ │ strls r0, [r0], #-2256 @ 0xfffff730 │ │ │ │ - blx 0xb15eea │ │ │ │ + blx 0x495ee6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008b63b2 │ │ │ │ + @ instruction: 0x008b63b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0de0 │ │ │ │ + bl 0xfebb0ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc1154 │ │ │ │ strls r0, [r0], #-2388 @ 0xfffff6ac │ │ │ │ - blx 0x115f3a │ │ │ │ + blx 0xffa95f34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, ror #6 │ │ │ │ + addeq r6, fp, r6, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0e30 │ │ │ │ + bl 0xfebb0e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc11d8 │ │ │ │ strls r0, [r0], #-2520 @ 0xfffff628 │ │ │ │ - blx 0xff715f88 │ │ │ │ + blx 0xff095f84 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, lsl r3 │ │ │ │ + addeq r6, fp, r6, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0e80 │ │ │ │ + bl 0xfebb0e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc215c │ │ │ │ strls r0, [r0], #-2652 @ 0xfffff5a4 │ │ │ │ - blx 0xfed15fd8 │ │ │ │ + blx 0xfe695fd4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, asr #5 │ │ │ │ + addeq r6, fp, r6, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0ed0 │ │ │ │ + bl 0xfebb0ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt r4, r3, r8, asr #1 │ │ │ │ strbcs pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - blmi 0xd06968 │ │ │ │ + blmi 0xd06964 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ rscscc pc, r8, fp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmpl r3, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdblt ip, {r0, r1, r3, sl, lr}^ │ │ │ │ msrcc (UNDEF: 100), r0 │ │ │ │ @ instruction: 0xf8d04622 │ │ │ │ andlt r0, r3, r4, ror #22 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x1a16040 │ │ │ │ + blt 0x139603c │ │ │ │ msrvs CPSR_fsx, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ andlt r0, r3, r0, ror #21 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x1796054 │ │ │ │ + blt 0x1116050 │ │ │ │ ldrsbteq pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf0c9460d │ │ │ │ - blmi 0x819d2c │ │ │ │ + blmi 0x819cc0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vrshr.s64 q8, q8, #64 │ │ │ │ ldrmi r2, [r8], #-661 @ 0xfffffd6b │ │ │ │ ldrmi r6, [r3], #-2066 @ 0xfffff7ee │ │ │ │ vmla.i8 d27, d27, d28 │ │ │ │ vshl.s64 , q12, #0 │ │ │ │ mulls r0, r1, r5 │ │ │ │ @ instruction: 0xf6054622 │ │ │ │ @ instruction: 0xf8d5416c │ │ │ │ @ instruction: 0xf0ca0c6c │ │ │ │ - andlt pc, r3, r5, asr sl @ │ │ │ │ + andlt pc, r3, fp, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d11, d16 │ │ │ │ @ instruction: 0xf2c034f8 │ │ │ │ mulls r0, r1, r4 │ │ │ │ @ instruction: 0xf604462a │ │ │ │ @ instruction: 0xf8d431e8 │ │ │ │ @ instruction: 0xf0ca0be8 │ │ │ │ - andlt pc, r3, pc, lsr sl @ │ │ │ │ + andlt pc, r3, r5, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, fp, r8, ror #4 │ │ │ │ - addeq r6, fp, ip, lsl r2 │ │ │ │ + addeq r6, fp, ip, ror #4 │ │ │ │ + addeq r6, fp, r0, lsr #4 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmppvs pc, ip, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r0], #880 @ 0x370 │ │ │ │ - blt 0x116108 │ │ │ │ - umulleq r6, fp, r4, r1 │ │ │ │ + stmiblt r8!, {r1, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + umulleq r6, fp, r8, r1 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmnppl r4, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r4, #-880]! @ 0xfffffc90 │ │ │ │ - stmiblt sl!, {r1, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - addeq r6, fp, r4, ror #2 │ │ │ │ + ldmiblt r0, {r1, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + addeq r6, fp, r8, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb101c │ │ │ │ + bl 0xfebb1018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0c90ff8 │ │ │ │ - bmi 0x518954 │ │ │ │ + bmi 0x5188e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6014604 │ │ │ │ @ instruction: 0xf85c51f8 │ │ │ │ ldcvs 0, cr2, [fp], {2} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0ca6808 │ │ │ │ - vmla.i8 , , │ │ │ │ + vmla.i8 d31, d23, d29 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ rsceq pc, ip, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0cf6819 │ │ │ │ - svclt 0x0000bc15 │ │ │ │ - addeq r6, fp, r4, lsr #2 │ │ │ │ + svclt 0x0000bbfb │ │ │ │ + addeq r6, fp, r8, lsr #2 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf0cd461a │ │ │ │ - svclt 0x0000bc63 │ │ │ │ + svclt 0x0000bc49 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb1088 │ │ │ │ + bl 0xfebb1084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vmls.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46070495 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0cd6c60 │ │ │ │ - ldmib r4, {r0, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cd1011 │ │ │ │ - ldrtmi pc, [r3], -pc, lsr #23 @ │ │ │ │ + @ instruction: 0x4633fb95 │ │ │ │ strtmi r6, [sl], -r1, ror #25 │ │ │ │ @ instruction: 0xf0ce200b │ │ │ │ - stclvs 8, cr15, [r1], #-204 @ 0xffffff34 │ │ │ │ + stclvs 8, cr15, [r1], #-100 @ 0xffffff9c │ │ │ │ stcvs 6, cr4, [r0, #-168]! @ 0xffffff58 │ │ │ │ - stc2l 0, cr15, [lr, #820]! @ 0x334 │ │ │ │ - blx 0x1f961e8 │ │ │ │ + ldc2l 0, cr15, [r4, #820] @ 0x334 │ │ │ │ + blx 0x19161e4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - stcvs 13, cr15, [r1, #-924]! @ 0xfffffc64 │ │ │ │ + stcvs 13, cr15, [r1, #-820]! @ 0xfffffccc │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - stc2l 0, cr15, [r0], #820 @ 0x334 │ │ │ │ + stc2l 0, cr15, [r6], {205} @ 0xcd │ │ │ │ ldrtmi r6, [r8], -r1, ror #24 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfe516218 │ │ │ │ + bllt 0x1e96214 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ bfi r4, sl, (invalid: 12:9) │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb10f4 │ │ │ │ + bl 0xfebb10f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xff196236 │ │ │ │ + blx 0xfeb16232 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0cd6cda │ │ │ │ - svclt 0x0000bbb9 │ │ │ │ + svclt 0x0000bb9f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb1120 │ │ │ │ + bl 0xfebb111c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x1216254 │ │ │ │ + blx 0xb96250 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0cd4621 │ │ │ │ - @ instruction: 0x4631fdb1 │ │ │ │ + @ instruction: 0x4631fd97 │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - strtmi pc, [r1], -sp, asr #25 │ │ │ │ + @ instruction: 0x4621fcb3 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - strtmi pc, [r9], -r7, asr #25 │ │ │ │ + strtmi pc, [r9], -sp, lsr #25 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - strtmi pc, [sl], -r1, asr #25 │ │ │ │ + strtmi pc, [sl], -r7, lsr #25 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfe49629e │ │ │ │ + blx 0x1e1629a │ │ │ │ @ instruction: 0x46214632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cd40f8 │ │ │ │ - svclt 0x0000bd93 │ │ │ │ + svclt 0x0000bd79 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r7, lsl #12 │ │ │ │ strbvs pc, [r0], #-580 @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - blx 0x4962c0 │ │ │ │ + @ instruction: 0xf9f6f0c9 │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ - blx 0x13962da │ │ │ │ + blx 0xd162d6 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stclvs 12, cr6, [r0], #-900 @ 0xfffffc7c │ │ │ │ - @ instruction: 0xffb4f0ce │ │ │ │ + @ instruction: 0xff9af0ce │ │ │ │ @ instruction: 0x1011e9d4 │ │ │ │ - blx 0xa162f2 │ │ │ │ + blx 0x3962ee │ │ │ │ ldrtmi r6, [r2], -r1, ror #24 │ │ │ │ @ instruction: 0xf0cd6d20 │ │ │ │ - ldrtmi pc, [sl], -fp, ror #26 @ │ │ │ │ + @ instruction: 0x463afd51 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - stc2l 0, cr15, [r6, #-820]! @ 0xfffffccc │ │ │ │ + stc2l 0, cr15, [ip, #-820] @ 0xfffffccc │ │ │ │ strtmi r6, [sl], -r1, lsr #26 │ │ │ │ @ instruction: 0xf0ce4608 │ │ │ │ - @ instruction: 0x6c61fac7 │ │ │ │ + @ instruction: 0x6c61faad │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x49631c │ │ │ │ + blt 0xffe16318 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xf9dcf0c9 │ │ │ │ + @ instruction: 0xf9c2f0c9 │ │ │ │ strmi r2, [r5], -r0, lsl #4 │ │ │ │ eorcs r4, r7, r1, lsl r6 │ │ │ │ - @ instruction: 0xf854f0ca │ │ │ │ + @ instruction: 0xf83af0ca │ │ │ │ smlabbcs r0, r8, r3, fp │ │ │ │ vmax.s8 d20, d4, d24 │ │ │ │ vmls.i d22, d0, d0[0] │ │ │ │ @ instruction: 0xf0cd0495 │ │ │ │ - strls pc, [r1, #-2829] @ 0xfffff4f3 │ │ │ │ + strls pc, [r1, #-2803] @ 0xfffff50d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ smlattls r0, r1, ip, r6 │ │ │ │ @ instruction: 0xf0ce6c60 │ │ │ │ - stmib sp, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stclvs 5, cr7, [r2], #-0 │ │ │ │ ldrmi r6, [r0], -r3, ror #25 │ │ │ │ @ instruction: 0xf0ce4619 │ │ │ │ - ldmib r4, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cd1011 │ │ │ │ - @ instruction: 0x6c61fadf │ │ │ │ + @ instruction: 0x6c61fac5 │ │ │ │ stcvs 6, cr4, [r0, #-200]! @ 0xffffff38 │ │ │ │ - stc2 0, cr15, [r4, #-820]! @ 0xfffffccc │ │ │ │ + stc2 0, cr15, [sl, #-820] @ 0xfffffccc │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - stcvs 13, cr15, [r1, #-124]! @ 0xffffff84 │ │ │ │ + stcvs 13, cr15, [r1, #-20]! @ 0xffffffec │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0xfe0963a0 │ │ │ │ + blx 0x1a1639c │ │ │ │ strbmi r6, [r8], -r1, ror #24 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd47f0 │ │ │ │ - @ instruction: 0xf0c9bac9 │ │ │ │ - pkhtbmi pc, r0, r5, asr #19 @ │ │ │ │ + @ instruction: 0xf0c9baaf │ │ │ │ + @ instruction: 0x4680f9bb │ │ │ │ strbvs pc, [r0], #-580 @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf9cef0c9 │ │ │ │ + @ instruction: 0xf9b4f0c9 │ │ │ │ @ instruction: 0x46824631 │ │ │ │ @ instruction: 0xf0d24640 │ │ │ │ - @ instruction: 0x4639fc93 │ │ │ │ + @ instruction: 0x4639fc79 │ │ │ │ @ instruction: 0xf0d24650 │ │ │ │ - ldrbmi pc, [r2], -pc, lsl #25 @ │ │ │ │ + @ instruction: 0x4652fc75 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 0, 0, cr15, cr4, cr15, {6} │ │ │ │ + stc2l 0, cr15, [sl, #828]! @ 0x33c │ │ │ │ ldrbmi r6, [r0], -r1, ror #25 │ │ │ │ - stc2 0, cr15, [r6], {210} @ 0xd2 │ │ │ │ + stc2l 0, cr15, [ip], #-840 @ 0xfffffcb8 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf0cf4640 │ │ │ │ - stclvs 13, cr15, [r1], #1004 @ 0x3ec │ │ │ │ + stclvs 13, cr15, [r1], #900 @ 0x384 │ │ │ │ strbmi r6, [r2], -r0, ror #24 │ │ │ │ - stc2 0, cr15, [r2, #-840]! @ 0xfffffcb8 │ │ │ │ + stc2 0, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb12cc │ │ │ │ + bl 0xfebb12c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xe1640e │ │ │ │ + blx 0x79640a │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cd6cda │ │ │ │ - strtmi pc, [r1], -pc, asr #21 │ │ │ │ + @ instruction: 0x4621fab5 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xfe11642c │ │ │ │ + bllt 0x1a96428 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1300 │ │ │ │ + bl 0xfebb12fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf956f0c9 │ │ │ │ + @ instruction: 0xf93cf0c9 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - ldc2 0, cr15, [r2, #-820]! @ 0xfffffccc │ │ │ │ + ldc2 0, cr15, [r8, #-820] @ 0xfffffccc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7614070 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb132c │ │ │ │ + bl 0xfebb1328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c94604 │ │ │ │ - strmi pc, [r5], -r1, asr #18 │ │ │ │ - @ instruction: 0xf93ef0c9 │ │ │ │ + strmi pc, [r5], -r7, lsr #18 │ │ │ │ + @ instruction: 0xf924f0c9 │ │ │ │ strmi r4, [r7], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf0cf4628 │ │ │ │ - @ instruction: 0x4631f811 │ │ │ │ - @ instruction: 0xf0cf4638 │ │ │ │ - ldrtmi pc, [sl], -sp, lsl #16 @ │ │ │ │ + @ instruction: 0xf0ce4628 │ │ │ │ + shsub8mi pc, r1, r7 @ │ │ │ │ + @ instruction: 0xf0ce4638 │ │ │ │ + shsub8mi pc, sl, r3 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf83ef0ce │ │ │ │ + @ instruction: 0xf824f0ce │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cd2210 │ │ │ │ - @ instruction: 0x4631fdff │ │ │ │ + ldrtmi pc, [r1], -r5, ror #27 @ │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - ldc2l 0, cr15, [sl, #820]! @ 0x334 │ │ │ │ + stc2l 0, cr15, [r0, #820]! @ 0x334 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0ce4622 │ │ │ │ - strtmi pc, [r9], -pc, lsr #16 │ │ │ │ + @ instruction: 0x4629f815 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cd40f8 │ │ │ │ - svclt 0x0000ba41 │ │ │ │ + svclt 0x0000ba27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [r4], -r3, lsl #16 │ │ │ │ ldmdbvs lr, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0156583 │ │ │ │ @ instruction: 0xf3c56f70 │ │ │ │ @ instruction: 0xf88053c0 │ │ │ │ vshr.u64 , , #58 │ │ │ │ - b 0x141b0b8 │ │ │ │ + b 0x141b0b4 │ │ │ │ @ instruction: 0xf8c01303 │ │ │ │ @ instruction: 0xf5013084 │ │ │ │ @ instruction: 0xf1035354 │ │ │ │ strvs r0, [r3, #-816] @ 0xfffffcd0 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8806643 │ │ │ │ stmib r0, {r4, r6, r7, ip, sp}^ │ │ │ │ @@ -75706,15 +75705,15 @@ │ │ │ │ andseq pc, lr, #2 │ │ │ │ @ instruction: 0xf8586722 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf040bf48 │ │ │ │ @ instruction: 0xf1400040 │ │ │ │ @ instruction: 0xf8c4808c │ │ │ │ @ instruction: 0xf7f50088 │ │ │ │ - @ instruction: 0xf3c6f9fb │ │ │ │ + @ instruction: 0xf3c6f9fd │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ @ instruction: 0xf8c400bc │ │ │ │ vshr.u64 d19, d0, #58 │ │ │ │ @ instruction: 0xf8842380 │ │ │ │ vmla.i , q11, d0[4] │ │ │ │ @ instruction: 0xf88423c0 │ │ │ │ vmla.i , q11, d1[4] │ │ │ │ @@ -75754,26 +75753,26 @@ │ │ │ │ @ instruction: 0xf0220132 │ │ │ │ strbvs r0, [r2, #527]! @ 0x20f │ │ │ │ svclt 0x004407b2 │ │ │ │ cmnvs r2, r1, lsl #4 │ │ │ │ smlalbteq pc, r0, r6, r3 @ │ │ │ │ smullscs pc, r1, r4, r8 @ │ │ │ │ sbcsne pc, r5, r4, lsl #17 │ │ │ │ - b 0x1c48818 │ │ │ │ + b 0x1c48814 │ │ │ │ stmdbvs r2!, {r0, r1, r8, r9, ip, lr}^ │ │ │ │ tstpl r3, #454656 @ 0x6f000 │ │ │ │ ldmeq fp, {r0, r1, r3, r4, r6, r9, lr} │ │ │ │ svclt 0x00a84293 │ │ │ │ cmnvs r3, r3, lsl r6 │ │ │ │ strbvs pc, [r0], #-580 @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf89af0c9 │ │ │ │ + @ instruction: 0xf880f0c9 │ │ │ │ @ instruction: 0xf0c96560 │ │ │ │ - strvs pc, [r0, #2199]! @ 0x897 │ │ │ │ - @ instruction: 0xf894f0c9 │ │ │ │ + strvs pc, [r0, #2173]! @ 0x87d │ │ │ │ + @ instruction: 0xf87af0c9 │ │ │ │ andcs r6, r0, r0, lsr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50181f0 │ │ │ │ @ instruction: 0xf858584f │ │ │ │ @@ -75798,196 +75797,196 @@ │ │ │ │ @ instruction: 0xf3c503c1 │ │ │ │ svclt 0x005825c0 │ │ │ │ adccc pc, ip, r4, asr #17 │ │ │ │ rscpl pc, r4, r4, lsl #17 │ │ │ │ svceq 0x002be789 │ │ │ │ ldr r6, [lr, -r3, lsr #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb1580 │ │ │ │ + bl 0xfebb157c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ - blmi 0xda848 │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ + blmi 0xda844 │ │ │ │ strdls r2, [r0], -ip │ │ │ │ - @ instruction: 0xf904f1e1 │ │ │ │ - eorseq r8, r3, r4, lsr #30 │ │ │ │ + @ instruction: 0xf8eaf1e1 │ │ │ │ + eorseq r8, r3, r4, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb15a8 │ │ │ │ + bl 0xfebb15a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ @ instruction: 0xf0c9681d │ │ │ │ - bmi 0x4596a4 │ │ │ │ + bmi 0x459638 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ cmnpvs ip, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dc181c │ │ │ │ strtmi r0, [fp], #-3708 @ 0xfffff184 │ │ │ │ @ instruction: 0xf0c99400 │ │ │ │ - andlt pc, r3, r7, lsl pc @ │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r5, fp, ip, lsl #23 │ │ │ │ + umulleq r5, fp, r0, fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1608 │ │ │ │ + bl 0xfebb1604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ ldmdale r1!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ andeq r1, lr, #37888 @ 0x9400 │ │ │ │ suble r2, r1, r0, lsl #24 │ │ │ │ cmnle r1, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xffd16770 │ │ │ │ - blcs 0x8728c │ │ │ │ + blt 0xff69676c │ │ │ │ + blcs 0x87288 │ │ │ │ stccs 1, cr13, [r0], #-480 @ 0xfffffe20 │ │ │ │ @ instruction: 0x4622d030 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd40f0 │ │ │ │ - ldmiblt ip, {r0, r3, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmiblt ip, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ cmnle r6, r0, lsl #22 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd40f0 │ │ │ │ - smlalttlt fp, ip, fp, r8 │ │ │ │ + ldrdlt fp, [ip, #-129] @ 0xffffff7f │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xfee967b0 │ │ │ │ + bllt 0xfe8167ac │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ cmnle r4, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stclt 0, cr15, [r4], {205} @ 0xcd │ │ │ │ + bllt 0xffb167d0 │ │ │ │ teqle sl, r0, lsl #22 │ │ │ │ bfc r2, #8, #5 │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf0c89301 │ │ │ │ - andscs pc, pc, #524 @ 0x20c │ │ │ │ + andscs pc, pc, #420 @ 0x1a4 │ │ │ │ ldclvs 6, cr4, [r1], #28 │ │ │ │ - blx 0xfe6167f6 │ │ │ │ + blx 0x1f967f2 │ │ │ │ stmdblt r3!, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cd2201 │ │ │ │ - ldrtmi pc, [sl], -sp, ror #23 @ │ │ │ │ + @ instruction: 0x463afbd3 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd40f0 │ │ │ │ - vldmiavs r0!, {s23-s127} │ │ │ │ + vldmiavs r0!, {s23-s101} │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0ce4629 │ │ │ │ - strb pc, [fp, r9, asr #22]! @ │ │ │ │ + strb pc, [fp, pc, lsr #22]! @ │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - blx 0x101683a │ │ │ │ + blx 0x996836 │ │ │ │ vaba.s8 d30, d20, d2 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - blx 0xd16852 │ │ │ │ + blx 0x69684e │ │ │ │ vabd.s8 d30, d20, d24 │ │ │ │ vmla.i d22, d0, d0[0] │ │ │ │ movwcs r0, #4245 @ 0x1095 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0ce6cc0 │ │ │ │ - ldr pc, [r9, r7, lsr #22]! │ │ │ │ + ldr pc, [r9, sp, lsl #22]! │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - blx 0x79687e │ │ │ │ + blx 0x11687a │ │ │ │ vaba.s8 q15, q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46010395 │ │ │ │ ldclvs 2, cr2, [r8], {31} │ │ │ │ - blx 0xfea9688e │ │ │ │ + blx 0xfe41688a │ │ │ │ vaba.s8 q15, q2, q15 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ stclvs 14, cr1, [r8], {98} @ 0x62 │ │ │ │ @ instruction: 0xf0ce4629 │ │ │ │ - str pc, [pc, r7, lsl #22] │ │ │ │ + str pc, [pc, sp, ror #21] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ cmnlt fp, #22020096 @ 0x1500000 │ │ │ │ stmdale r4!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrlt r6, [r1], #3143 @ 0xc47 │ │ │ │ - @ instruction: 0xff12f0c8 │ │ │ │ + cdp2 0, 15, cr15, cr8, cr8, {6} │ │ │ │ @ instruction: 0xf0c84680 │ │ │ │ - strmi pc, [r6], -pc, lsl #30 │ │ │ │ + @ instruction: 0x4606fef5 │ │ │ │ @ instruction: 0xf0c92000 │ │ │ │ - andscs pc, pc, #201728 @ 0x31400 │ │ │ │ + andscs pc, pc, #175104 @ 0x2ac00 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cd4630 │ │ │ │ - @ instruction: 0x4632f997 │ │ │ │ + @ instruction: 0x4632f97d │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xffd968f0 │ │ │ │ + blx 0xff7168ec │ │ │ │ rsccs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cd4630 │ │ │ │ - andcs pc, r9, sp, lsl #19 │ │ │ │ + andcs pc, r9, r3, ror r9 @ │ │ │ │ @ instruction: 0x4632463b │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ce7800 │ │ │ │ - andlt pc, r2, pc, asr #24 │ │ │ │ + andlt pc, r2, r5, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmle r4!, {r0, r1, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f021 │ │ │ │ - muleq r5, r1, r5 │ │ │ │ - andeq sl, r5, fp, lsr r7 │ │ │ │ - andeq sl, r5, r5, ror #14 │ │ │ │ - andeq sl, r5, r1, lsl #12 │ │ │ │ + andeq sl, r5, sp, lsl #11 │ │ │ │ + andeq sl, r5, r7, lsr r7 │ │ │ │ + andeq sl, r5, r1, ror #14 │ │ │ │ + strdeq sl, [r5], -sp │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cd221f │ │ │ │ - strtmi pc, [sl], -r9, ror #18 │ │ │ │ + strtmi pc, [sl], -pc, asr #18 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ce41f0 │ │ │ │ - bmi 0x1808d8c │ │ │ │ + bmi 0x1808d20 │ │ │ │ svcne 0x0070ee1d │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ vshl.s8 d20, d3, d11 │ │ │ │ vshr.s64 , q12, #64 │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ @ instruction: 0xf5002500 │ │ │ │ @ instruction: 0xf8d06170 │ │ │ │ @ instruction: 0xf0c90f00 │ │ │ │ - andlt pc, r2, sp, lsl #28 │ │ │ │ + strdlt pc, [r2], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f32 s8, s26, s24 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ @@ -75997,33 +75996,33 @@ │ │ │ │ ldmdbne sl, {r0, r1, r3, r7, fp, ip, lr} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ rscscc pc, r8, fp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r4, r0, lsl #12 │ │ │ │ svceq 0x0084f8d0 │ │ │ │ - stc2l 0, cr15, [r8, #804]! @ 0x324 │ │ │ │ + stc2l 0, cr15, [lr, #804] @ 0x324 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bmi 0xf3ae74 │ │ │ │ + bmi 0xf3ae70 │ │ │ │ svcne 0x0070ee1d │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ stmib sp, {r4, r5, r6, r7, r8, sl, fp}^ │ │ │ │ @ instruction: 0xf0c92500 │ │ │ │ - andlt pc, r2, r5, asr #27 │ │ │ │ + andlt pc, r2, fp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmls.f32 s8, s26, s21 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ @@ -76032,112 +76031,112 @@ │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdbne sl, {r0, r4, r7, r8} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - stc2 0, cr15, [r2, #804]! @ 0x324 │ │ │ │ + stc2 0, cr15, [r8, #804] @ 0x324 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0c881f0 │ │ │ │ - @ instruction: 0x4680fe3d │ │ │ │ - cdp2 0, 3, cr15, cr10, cr8, {6} │ │ │ │ + strmi pc, [r0], r3, lsr #28 │ │ │ │ + cdp2 0, 2, cr15, cr0, cr8, {6} │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - blx 0xffc96a74 │ │ │ │ + blx 0xff616a70 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - @ instruction: 0xf8c2f0cd │ │ │ │ + @ instruction: 0xf8a8f0cd │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cd4640 │ │ │ │ - @ instruction: 0xe729fa7d │ │ │ │ - cdp2 0, 2, cr15, cr8, cr8, {6} │ │ │ │ + str pc, [r9, -r3, ror #20]! │ │ │ │ + cdp2 0, 0, cr15, cr14, cr8, {6} │ │ │ │ rscscs r4, pc, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - @ instruction: 0x201ff8b5 │ │ │ │ - blx 0xff716aa0 │ │ │ │ + mulscs pc, fp, r8 @ │ │ │ │ + blx 0xff096a9c │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - @ instruction: 0x462afdd9 │ │ │ │ + @ instruction: 0x462afdbf │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd41f0 │ │ │ │ - svclt 0x0000bac3 │ │ │ │ - addeq r5, fp, ip, lsr #18 │ │ │ │ - addeq r5, fp, r2, ror #17 │ │ │ │ - umulleq r5, fp, r8, r8 │ │ │ │ - addeq r5, fp, r2, asr r8 │ │ │ │ + svclt 0x0000baa9 │ │ │ │ + addeq r5, fp, r0, lsr r9 │ │ │ │ + addeq r5, fp, r6, ror #17 │ │ │ │ + umulleq r5, fp, ip, r8 │ │ │ │ + addeq r5, fp, r6, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebb19b0 │ │ │ │ + bl 0xfebb19ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ svcvs 0x0043b90b │ │ │ │ andcs fp, r0, fp, ror #2 │ │ │ │ - blx 0xfee16ae8 │ │ │ │ + blx 0xfe796ae4 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0ce4008 │ │ │ │ - andcs fp, r0, pc, asr pc │ │ │ │ + andcs fp, r0, r5, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb19f0 │ │ │ │ + bl 0xfebb19ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r2, r9, sl, lr} │ │ │ │ svcvs 0x0085695b │ │ │ │ svclt 0x0048039b │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ @ instruction: 0x012db1b5 │ │ │ │ addcs r2, r1, r6, lsl #2 │ │ │ │ - @ instruction: 0xf95ef0cb │ │ │ │ + @ instruction: 0xf944f0cb │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r2, r8, r9, sp, lr}^ │ │ │ │ stmib r0, {r3, r8, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf884330a │ │ │ │ strdcs r3, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andscc lr, ip, #208, 18 @ 0x340000 │ │ │ │ - b 0x111e9ac │ │ │ │ + b 0x111e9a8 │ │ │ │ strb r1, [r3, r2, lsl #10]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebb1a4c │ │ │ │ + bl 0xfebb1a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - beq 0x111e834 │ │ │ │ + beq 0x111e830 │ │ │ │ subsne lr, r0, r3, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ eorscs sp, pc, r3 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr12, {6} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr12, {6} │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebb1a78 │ │ │ │ + bl 0xfebb1a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ smullseq pc, r1, r0, r8 @ │ │ │ │ ldrdcc pc, [r8], #131 @ 0x83 │ │ │ │ - beq 0x1686f6c │ │ │ │ + beq 0x1686f68 │ │ │ │ subsne lr, r3, r0, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ vhadd.s8 d29, d4, d11 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ @ instruction: 0xf04f0195 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ stclvs 3, cr3, [r8, #1020] @ 0x3fc │ │ │ │ - @ instruction: 0xffa6f0ce │ │ │ │ + @ instruction: 0xff8cf0ce │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrbeq fp, [fp], r8, lsl #26 │ │ │ │ @ instruction: 0xe7ead5f7 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @@ -76156,675 +76155,661 @@ │ │ │ │ ldrbtmi r2, [r8], #-917 @ 0xfffffc6b │ │ │ │ vadd.i8 d22, d12, d0 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8} │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ @ instruction: 0xf0c90f18 │ │ │ │ - svclt 0x0000bc67 │ │ │ │ - addeq r5, fp, lr, asr r6 │ │ │ │ + svclt 0x0000bc4d │ │ │ │ + addeq r5, fp, r2, ror #12 │ │ │ │ ldrlt r0, [r0], #-2699 @ 0xfffff575 │ │ │ │ - stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + addne pc, r1, #67108867 @ 0x4000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc], #-1 @ 0x5a92c │ │ │ │ - andcs pc, r3, #67108867 @ 0x4000003 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - stmib r0, {r0, r1, r9, lr}^ │ │ │ │ - vsubw.u8 q10, , d3 │ │ │ │ - @ instruction: 0xf85d5300 │ │ │ │ - @ instruction: 0xf3c14b04 │ │ │ │ - addvs r1, r2, r1, lsl #2 │ │ │ │ - cmpvs r1, r3 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + streq pc, [pc], #-1 @ 0x5a928 │ │ │ │ + sbcvs r4, r4, r3, lsl r3 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + strpl pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + vaddw.u8 q11, , d3 │ │ │ │ + andvs r2, r4, r3, lsl #6 │ │ │ │ + smlabtne r1, r1, r3, pc @ │ │ │ │ + blmi 0x198ab8 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, asr #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vsubw.u8 q9, , d1 │ │ │ │ vmlal.u q10, d1, d2[0] │ │ │ │ vqdmulh.s q9, , d2[0] │ │ │ │ addsmi r3, sl, r3, lsl #2 │ │ │ │ - bl 0x132b78 │ │ │ │ + bl 0x132b6c │ │ │ │ stmib r0, {r2, r3, r6, r8, r9}^ │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - andcs r2, r1, #134217729 @ 0x8000001 │ │ │ │ + andcs fp, r1, #16, 8 @ 0x10000000 │ │ │ │ strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - bl 0xeabe8 │ │ │ │ - beq 0xfe31b2a8 │ │ │ │ - orrne pc, r1, r1, asr #7 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - andmi lr, r0, #192, 18 @ 0x300000 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - addvs r4, r3, r4, lsl #22 │ │ │ │ + addsmi r0, r4, fp, lsl #21 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + @ instruction: 0xf0032442 │ │ │ │ + vorr.i32 d16, #39936 @ 0x00009c00 │ │ │ │ + bl 0xdef9c │ │ │ │ + movwmi r0, #45636 @ 0xb244 │ │ │ │ + blmi 0x198b14 │ │ │ │ + subvs r6, r2, r3, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x181cdec │ │ │ │ - bleq 0xff319bc8 │ │ │ │ + blx 0x181cde0 │ │ │ │ + bleq 0xff319bbc │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ stmdbeq fp, {r1, r3, r4, r6, lr} │ │ │ │ cmnpmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ stmib r0, {r0, r1, r4, r6, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrlt fp, [r0], #-715 @ 0xfffffd35 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + andcs pc, r3, #67108867 @ 0x4000003 │ │ │ │ strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ swpvs r0, fp, [r4] │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - @ instruction: 0xf85d52c0 │ │ │ │ + vmla.f q11, , d2[0] │ │ │ │ + @ instruction: 0xf85d4203 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ - orrvs r2, r3, r3, lsl #2 │ │ │ │ - smlalbbvs r6, r1, r2, r0 │ │ │ │ + sbcvs r5, r2, r0, asr #3 │ │ │ │ + addvs r6, r1, r3, lsl #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andcs fp, r0, #16, 8 @ 0x10000000 │ │ │ │ strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - tstvs r4, r1, lsl #6 │ │ │ │ - @ instruction: 0xf00161c2 │ │ │ │ - andvs r0, r3, pc, lsl #8 │ │ │ │ - vmla.f q11, , d0[1] │ │ │ │ - stmib r0, {r0, r1, sl, lr}^ │ │ │ │ - vsubw.u8 q9, , d1 │ │ │ │ - sbcvs r1, r4, r1, lsl #2 │ │ │ │ - @ instruction: 0xf85d6181 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + bicvs r2, r2, r1, lsl #6 │ │ │ │ + @ instruction: 0xf0016104 │ │ │ │ + stmib r0, {r0, r1, r2, r3, sl}^ │ │ │ │ + vsubl.u8 , d1, d0 │ │ │ │ + cmpvs r4, r3, lsl #4 │ │ │ │ + smlabtne r1, r1, r3, pc @ │ │ │ │ + blmi 0x198bac │ │ │ │ + orrvs r6, r1, r2, asr #1 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - strcs r4, [r1], #-771 @ 0xfffffcfd │ │ │ │ - andcc lr, r3, #192, 18 @ 0x300000 │ │ │ │ - sbclt r6, sl, #68 @ 0x44 │ │ │ │ - orrcs pc, r0, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x198be4 │ │ │ │ + vsubl.u8 q9, d17, d0 │ │ │ │ + strcs r3, [r1], #-771 @ 0xfffffcfd │ │ │ │ + tstvs r3, r2 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + subvs fp, r4, fp, asr #5 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ - andvs r6, r3, r2, asr #2 │ │ │ │ + blmi 0x198bdc │ │ │ │ + smlalbtvs r6, r3, r2, r0 │ │ │ │ andcs r6, r0, r1, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ stceq 3, cr15, [sl], {193} @ 0xc1 │ │ │ │ - b 0x111b4c0 │ │ │ │ + b 0x111b4b4 │ │ │ │ vst2.8 {d0-d3}, [r2], ip │ │ │ │ subsmi r1, sl, r0, lsl #4 │ │ │ │ vst1.16 {d0-d3}, [r3], fp │ │ │ │ vcgt.u8 d16, d17, d0 │ │ │ │ subsmi r6, r3, r0, lsl #3 │ │ │ │ bicpl lr, r1, #339968 @ 0x53000 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [r3 :256], r8 │ │ │ │ subseq r0, fp, r0, asr #7 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xfe347b8c │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vsubl.u8 , d17, d1 │ │ │ │ - strcs r4, [r1, #-1027] @ 0xfffffbfd │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - andvs r1, r5, r1, lsl #2 │ │ │ │ - smlabbvs r3, r4, r0, r6 │ │ │ │ - ldclt 3, cr2, [r0], #-0 │ │ │ │ - subvs r6, r3, r1, asr #2 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - svclt 0x00004770 │ │ │ │ + ldrlt r0, [r0], #-2699 @ 0xfffff575 │ │ │ │ + @ instruction: 0xf0012201 │ │ │ │ + @ instruction: 0xf003040f │ │ │ │ + sbcvs r0, r4, ip, lsl r3 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + andcs r6, r0, #2 │ │ │ │ + strcs lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ + andne pc, r1, #67108867 @ 0x4000003 │ │ │ │ + orrne pc, r1, r1, asr #7 │ │ │ │ + blmi 0x198c58 │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andcs r3, r0, r4, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - @ instruction: 0xf0012403 │ │ │ │ - stmib r0, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - vsubl.u8 q10, d1, d3 │ │ │ │ - @ instruction: 0xf85d4203 │ │ │ │ + @ instruction: 0xf0015300 │ │ │ │ + vraddhn.i16 d16, , │ │ │ │ + addvs r2, r4, r3, lsl #4 │ │ │ │ + vaddl.u8 q11, d1, d3 │ │ │ │ + @ instruction: 0xf85d4303 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ - stmib r0, {r8, ip, lr}^ │ │ │ │ - andvs r2, r1, r1, lsl #6 │ │ │ │ + sbcvs r3, r2, r3, lsl #2 │ │ │ │ + tstvs r1, r3, asr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - movwcs fp, #1040 @ 0x410 │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - tstvs r4, r1, lsl #4 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - @ instruction: 0xf00154c0 │ │ │ │ - addvs r0, r4, pc, lsl #4 │ │ │ │ - vaddw.u8 q11, , d3 │ │ │ │ - cmpvs r2, r0, asr #8 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - sbcvs r6, r1, r4, asr #32 │ │ │ │ - blmi 0x198cd0 │ │ │ │ - andcs r6, r0, r3, asr #3 │ │ │ │ + @ instruction: 0xf001b410 │ │ │ │ + vsubl.u8 q8, d1, d15 │ │ │ │ + movwcs r4, #1027 @ 0x403 │ │ │ │ + sbcvs r6, r4, r2, asr #2 │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + andvs r5, r2, r0, asr #9 │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + @ instruction: 0xf85d3203 │ │ │ │ + @ instruction: 0xf3c14b04 │ │ │ │ + bicvs r5, r3, r0, asr #2 │ │ │ │ + orrvs r6, r3, r2, lsl #2 │ │ │ │ + andcs r6, r0, r1, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - movwcs fp, #1040 @ 0x410 │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - andvs r6, r3, r4, lsl #2 │ │ │ │ - strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ - vmla.f q11, , d2[0] │ │ │ │ - stmib r0, {r0, r1, r8, lr}^ │ │ │ │ - sbcvs r3, r1, r1, lsl #8 │ │ │ │ - blmi 0x198d00 │ │ │ │ - movwcc lr, #27072 @ 0x69c0 │ │ │ │ + @ instruction: 0xf001b410 │ │ │ │ + vsubl.u8 q8, d1, d15 │ │ │ │ + movwcs r4, #1027 @ 0x403 │ │ │ │ + stmib r0, {r1, r6, r8, sp, lr}^ │ │ │ │ + vsubw.u8 , , d6 │ │ │ │ + stmib r0, {r0, r1, r9, ip, sp}^ │ │ │ │ + vsubw.u8 , , d0 │ │ │ │ + smlabtvs r2, r0, r1, r5 │ │ │ │ + strne lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ + blmi 0x198cf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrlt r0, [r0], #-2315 @ 0xfffff6f5 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + stmdbeq fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ + andeq pc, pc, #1 │ │ │ │ mvnseq pc, #3 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - b 0x1123bb4 │ │ │ │ - andvs r0, r4, ip, lsl #6 │ │ │ │ - vaddw.u8 q11, , d2 │ │ │ │ - @ instruction: 0xf85d52c0 │ │ │ │ - addvs r4, r2, r4, lsl #22 │ │ │ │ - subpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vmla.f q11, , d3[0] │ │ │ │ - subvs r4, r2, r3, lsl #2 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + tstmi r3, #4194304 @ 0x400000 │ │ │ │ + vaddl.u8 q11, d1, d5 │ │ │ │ + sbcvs r3, r4, r3, lsl #4 │ │ │ │ + strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ + movwcs lr, #18880 @ 0x49c0 │ │ │ │ + smlalbtpl pc, r0, r1, r3 @ │ │ │ │ + subvs r6, r1, r4, lsl #1 │ │ │ │ + andcs fp, r0, r0, lsr ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmdbeq fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ - streq pc, [pc], #-1 @ 0x5abe4 │ │ │ │ + streq pc, [pc], #-1 @ 0x5abd0 │ │ │ │ mvnseq pc, #3 │ │ │ │ - strcc pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ + strmi pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ andcs r4, r0, #-1946157056 @ 0x8c000000 │ │ │ │ - strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ - vaddw.u8 q11, , d5 │ │ │ │ - addvs r4, r4, r3, lsl #2 │ │ │ │ - ldclt 1, cr6, [r0], #-268 @ 0xfffffef4 │ │ │ │ - andcs lr, r0, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + vmla.i q11, , d1[1] │ │ │ │ + stmib r0, {r6, r7, r8, ip, lr}^ │ │ │ │ + addvs r4, r1, r4, lsl #6 │ │ │ │ + stmib r0, {r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + andcs r2, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - ldrtlt r0, [r0], #-2314 @ 0xfffff6f6 │ │ │ │ + ldrbtlt r0, [r0], #-2314 @ 0xfffff6f6 │ │ │ │ sbclt r0, ip, #207872 @ 0x32c00 │ │ │ │ rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ vst2.8 {d4-d7}, [r3 :128], r2 │ │ │ │ subsmi r6, r3, r0, lsl #6 │ │ │ │ - strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - ldrdvs fp, [r4], r2 │ │ │ │ - strbvs pc, [r0, #-1043] @ 0xfffffbed @ │ │ │ │ - strpl pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - ldmibeq fp, {r2, r3, ip, lr, pc}^ │ │ │ │ - tstvs r3, r4 │ │ │ │ - @ instruction: 0xf0426041 │ │ │ │ - ldclt 2, cr0, [r0], #-512 @ 0xfffffe00 │ │ │ │ + strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + vrshr.u64 , q1, #63 │ │ │ │ + @ instruction: 0xf4132103 │ │ │ │ + andle r6, sp, r0, asr #12 │ │ │ │ + ldrdvs r0, [r5], -fp │ │ │ │ + stmib r0, {r0, r1, r8, sp, lr}^ │ │ │ │ + @ instruction: 0xf0424101 │ │ │ │ + ldcllt 2, cr0, [r0], #-512 @ 0xfffffe00 │ │ │ │ andcs r6, r0, r2, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - tstvs r5, fp, lsl sl │ │ │ │ - smlabtmi r0, r0, r9, lr │ │ │ │ - ldmle r0!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ - @ instruction: 0xf851a101 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq sl, r5, r3, asr #24 │ │ │ │ - andeq sl, r5, r1, lsr #25 │ │ │ │ - andeq sl, r5, fp, lsl #25 │ │ │ │ - andeq sl, r5, r5, ror ip │ │ │ │ + tstvs r6, fp, lsl sl │ │ │ │ + stmib r0, {r0, r2, sp, lr}^ │ │ │ │ + blcs 0x12b050 │ │ │ │ + smlattge r1, pc, r8, sp │ │ │ │ + @ instruction: 0xf023f851 │ │ │ │ + andeq sl, r5, pc, lsr #24 │ │ │ │ + andeq sl, r5, sp, lsl #25 │ │ │ │ + andeq sl, r5, r7, ror ip │ │ │ │ + andeq sl, r5, r1, ror #24 │ │ │ │ movwcc pc, #4175 @ 0x104f @ │ │ │ │ - blx 0x149d42 │ │ │ │ + blx 0x149e2e │ │ │ │ sbcvs pc, r2, r2, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ - ldclt 3, cr2, [r0], #-4 │ │ │ │ + ldcllt 3, cr2, [r0], #-4 │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ andcs r6, r0, r2, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andmi lr, r2, #2048 @ 0x800 │ │ │ │ - ldclt 0, cr6, [r0], #-776 @ 0xfffffcf8 │ │ │ │ + ldcllt 0, cr6, [r0], #-776 @ 0xfffffcf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1ec0 │ │ │ │ + bl 0xfebb1eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r5, [r3], r5 @ │ │ │ │ @ instruction: 0xf890b125 │ │ │ │ @ instruction: 0x460460d6 │ │ │ │ strcs fp, [r0, #-326] @ 0xfffffeba │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blcs 0xb50f8 │ │ │ │ + blcs 0xb50e4 │ │ │ │ vrhadd.s8 d29, d7, d23 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ mlacs r2, r5, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ @ instruction: 0xf0c9681f │ │ │ │ - ldmdbmi r5, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r5, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrtmi r1, [fp], #-2078 @ 0xfffff7e2 │ │ │ │ svceq 0x009cf851 │ │ │ │ @ instruction: 0xf0c99600 │ │ │ │ - movwcs pc, #10871 @ 0x2a77 @ │ │ │ │ + movwcs pc, #10853 @ 0x2a65 @ │ │ │ │ rscvs r4, r3, r8, lsr #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64fbdf0 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ - blmi 0x11ae04 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ + blmi 0x11adf0 │ │ │ │ subsvs pc, r1, #68157440 @ 0x4100000 │ │ │ │ - mrc2 2, 5, pc, cr6, cr7, {0} │ │ │ │ - addeq r5, fp, lr, asr #4 │ │ │ │ - eorseq r8, r3, r8, asr #30 │ │ │ │ + mcr2 2, 5, pc, cr0, cr7, {0} @ │ │ │ │ + addeq r5, fp, r2, ror #4 │ │ │ │ + eorseq r8, r3, r8, lsl #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1f68 │ │ │ │ + bl 0xfebb1f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r2], r5 │ │ │ │ - bllt 0x172c588 │ │ │ │ + bllt 0x172c574 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ smullseq pc, r7, r4, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs lr!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - @ instruction: 0xffcef0c8 │ │ │ │ + @ instruction: 0xffbcf0c8 │ │ │ │ @ instruction: 0xee1d4a1c │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdane sp, {r9, sp} │ │ │ │ @ instruction: 0xf8514433 │ │ │ │ strls r0, [r0, #-3996] @ 0xfffff064 │ │ │ │ - blx 0xc170dc │ │ │ │ + blx 0x7970c8 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf0c830d6 │ │ │ │ - vst1.64 {d31-d32}, [pc :128]! │ │ │ │ + vst1.64 {d31-d32}, [pc :64], fp │ │ │ │ strmi r7, [r6], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - ldrtmi pc, [r1], -r9, ror #23 @ │ │ │ │ + @ instruction: 0x4631fbd7 │ │ │ │ vld1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cc1200 │ │ │ │ - stmdavs r9!, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ce4630 │ │ │ │ - ldr pc, [fp, r9, asr #24]! │ │ │ │ - @ instruction: 0x008b51be │ │ │ │ + @ instruction: 0xe7bbfc37 │ │ │ │ + ldrdeq r5, [fp], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2014 │ │ │ │ + bl 0xfebb2000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff397144 │ │ │ │ + blx 0xfef17130 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - cdp2 0, 10, cr15, cr8, cr12, {6} │ │ │ │ + cdp2 0, 9, cr15, cr6, cr12, {6} │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ - svclt 0x0000b8d7 │ │ │ │ + svclt 0x0000b8df │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2044 │ │ │ │ + bl 0xfebb2030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c82595 │ │ │ │ - vpmin.s8 d31, d17, d19 │ │ │ │ + vpmax.s8 d31, d17, d17 │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - strtmi pc, [r1], -pc, lsr #23 │ │ │ │ + @ instruction: 0x4621fb9d │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - stc2l 0, cr15, [r6, #816] @ 0x330 │ │ │ │ + ldc2 0, cr15, [r4, #816]! @ 0x330 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stclt 0, cr15, [lr], {206} @ 0xce │ │ │ │ + bllt 0xfff971a0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2084 │ │ │ │ + bl 0xfebb2070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c82595 │ │ │ │ - vpmin.s8 d31, d17, d3 │ │ │ │ + vpmax.s8 d31, d17, d1 │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - strtmi pc, [r1], -pc, lsl #23 │ │ │ │ + @ instruction: 0x4621fb7d │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - stc2 0, cr15, [r6, #816]! @ 0x330 │ │ │ │ + ldc2 0, cr15, [r4, #816] @ 0x330 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xffc171f4 │ │ │ │ + bllt 0xff7971e0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb20c4 │ │ │ │ + bl 0xfebb20b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ ldrmi r4, [r9], -sl, lsl #12 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - vfma.f32 d31, d4, d23 │ │ │ │ + @ instruction: 0xf244fc25 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46210395 │ │ │ │ ldclvs 6, cr4, [sl], {32} │ │ │ │ - blx 0xff49721a │ │ │ │ + blx 0xff017206 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf0cc4010 │ │ │ │ - svclt 0x0000bc83 │ │ │ │ - sbclt r0, sl, #180224 @ 0x2c000 │ │ │ │ - mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - tstmi r3, #16, 8 @ 0x10000000 │ │ │ │ - strcs r0, [r0], #-3018 @ 0xfffff436 │ │ │ │ + svclt 0x0000bc71 │ │ │ │ + blx 0x181d314 │ │ │ │ + @ instruction: 0xf403fc81 │ │ │ │ + bleq 0xff2f3e70 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - subsmi r6, sl, r4, lsl #1 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ + ldrlt r4, [r0], #-90 @ 0xffffffa6 │ │ │ │ @ instruction: 0xf412b2db │ │ │ │ - andle r6, lr, r0, asr #8 │ │ │ │ + andsle r6, r4, r0, asr #8 │ │ │ │ strcs r0, [r1], #-2514 @ 0xfffff62e │ │ │ │ - stmib r0, {r1, r8, sp, lr}^ │ │ │ │ - @ instruction: 0xf0434100 │ │ │ │ - @ instruction: 0xf85d0380 │ │ │ │ + andvs r6, r4, r2, lsl #2 │ │ │ │ + orreq pc, r0, #67 @ 0x43 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + @ instruction: 0xf85d2200 │ │ │ │ sbcvs r4, r3, r4, lsl #22 │ │ │ │ + andne lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - beq 0x4eccfc │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + beq 0x4eccf0 │ │ │ │ strcs r6, [r1], #-260 @ 0xfffffefc │ │ │ │ - smlabtmi r0, r0, r9, lr │ │ │ │ - stmiale lr!, {r0, r1, r9, fp, sp}^ │ │ │ │ - @ instruction: 0xf851a101 │ │ │ │ - svclt 0x0000f022 │ │ │ │ - andeq sl, r5, r7, lsr #30 │ │ │ │ - andeq sl, r5, sp, lsl #31 │ │ │ │ - andeq sl, r5, r5, ror pc │ │ │ │ - andeq sl, r5, sp, asr pc │ │ │ │ + bcs 0x132f48 │ │ │ │ + strge sp, [r1], #-2280 @ 0xfffff718 │ │ │ │ + @ instruction: 0xf022f854 │ │ │ │ + andeq sl, r5, sp, lsl #30 │ │ │ │ + andeq sl, r5, r1, ror #30 │ │ │ │ + andeq sl, r5, r7, asr pc │ │ │ │ + andeq sl, r5, sp, asr #30 │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ - blmi 0x1990dc │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - andcs pc, r1, #79 @ 0x4f │ │ │ │ - blmi 0x1990f4 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + @ instruction: 0xf04fe7da │ │ │ │ + blx 0xe3766 │ │ │ │ + ldrb pc, [r5, r3, lsl #6] @ │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - blmi 0x19910c │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bleq 0xff2dd3d4 │ │ │ │ - vst3.8 {d11-d13}, [r3 :64], r0 │ │ │ │ - sbclt r6, ip, #224, 6 @ 0x80000003 │ │ │ │ - vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ - subsmi r6, sl, r0, lsl #4 │ │ │ │ - strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - ldrdvs fp, [r4], fp @ │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - strbvs pc, [r0], #-1042 @ 0xfffffbee @ │ │ │ │ - ldmibeq r2, {r1, r2, r3, ip, lr, pc}^ │ │ │ │ - tstvs r2, r0, lsl #8 │ │ │ │ - strne lr, [r0], #-2496 @ 0xfffff640 │ │ │ │ - orreq pc, r0, #67 @ 0x43 │ │ │ │ - blmi 0x199150 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - tstvs r4, r2, lsl sl │ │ │ │ - strne lr, [r0], #-2496 @ 0xfffff640 │ │ │ │ - stmiale pc!, {r0, r1, r9, fp, sp}^ @ │ │ │ │ + svclt 0x0000e7d2 │ │ │ │ + bleq 0xff31d398 │ │ │ │ + vst3.8 {d11-d13}, [r2 :256], r0 │ │ │ │ + sbclt r6, ip, #224, 4 │ │ │ │ + vst2.8 {d4-d7}, [r3 :128], r2 │ │ │ │ + subsmi r6, r3, r0, lsl #6 │ │ │ │ + strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ + vrshr.u64 , q1, #63 │ │ │ │ + @ instruction: 0xf4132103 │ │ │ │ + andle r6, lr, r0, asr #8 │ │ │ │ + strcs r0, [r0], #-2523 @ 0xfffff625 │ │ │ │ + tstvs r3, r5 │ │ │ │ + smlabtmi r1, r0, r9, lr │ │ │ │ + addeq pc, r0, #66 @ 0x42 │ │ │ │ + sbcvs fp, r2, r0, lsr ip │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + beq 0x72cd70 │ │ │ │ + tstvs r4, r5 │ │ │ │ + smlabtmi r1, r0, r9, lr │ │ │ │ + stmiale pc!, {r0, r1, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf851a101 │ │ │ │ - svclt 0x0000f022 │ │ │ │ - ldrdeq sl, [r5], -r5 │ │ │ │ - andeq fp, r5, r9, lsr r0 │ │ │ │ - andeq fp, r5, r1, lsr #32 │ │ │ │ - andeq fp, r5, r9 │ │ │ │ - andcc pc, r1, #79 @ 0x4f │ │ │ │ - blmi 0x199188 │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - andcs pc, r1, #79 @ 0x4f │ │ │ │ - blmi 0x1991a0 │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - blmi 0x1991b8 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + muleq r5, sp, pc @ │ │ │ │ + strdeq sl, [r5], -sp │ │ │ │ + andeq sl, r5, r7, ror #31 │ │ │ │ + ldrdeq sl, [r5], -r1 │ │ │ │ + movwcc pc, #4175 @ 0x104f @ │ │ │ │ + blx 0x14a09e │ │ │ │ + sbcvs pc, r2, r2, lsl #4 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + @ instruction: 0xf04f4770 │ │ │ │ + ldclt 3, cr2, [r0], #-4 │ │ │ │ + vqdmulh.s d15, d2, d3 │ │ │ │ + andcs r6, r0, r2, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + andmi lr, r2, #2048 @ 0x800 │ │ │ │ + ldclt 0, cr6, [r0], #-776 @ 0xfffffcf8 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2258 │ │ │ │ + bl 0xfebb221c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac894 │ │ │ │ + bne 0xfebac858 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ andcs r6, sl, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb22b0 │ │ │ │ + bl 0xfebb2274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac8ec │ │ │ │ + bne 0xfebac8b0 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2l 7, cr15, [r8], {253} @ 0xfd │ │ │ │ + stc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ andcs r6, r7, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2308 │ │ │ │ + bl 0xfebb22cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0004615 │ │ │ │ strbeq r0, [r3, #1039] @ 0x40f │ │ │ │ @ instruction: 0xf1a4d52a │ │ │ │ - blcs 0x11bd40 │ │ │ │ + blcs 0x11bd04 │ │ │ │ andcs fp, r1, r8, lsl #31 │ │ │ │ tstcs r0, r5, lsl #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c8bdf8 │ │ │ │ - vmla.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r4], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - blx 0xf17484 │ │ │ │ + blx 0xf97448 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cc4620 │ │ │ │ - strtmi pc, [r8], -r5, asr #23 │ │ │ │ + strtmi pc, [r8], -r7, asr #23 │ │ │ │ @ instruction: 0xf0cc4621 │ │ │ │ - andcs pc, r0, r5, asr sl @ │ │ │ │ + andcs pc, r0, r7, asr sl @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - @ instruction: 0xf924f0c8 │ │ │ │ + @ instruction: 0xf926f0c8 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #4, 4 @ 0x40000000 │ │ │ │ sbcseq r4, r2, r4, lsl #12 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - ldc2 0, cr15, [r8], #824 @ 0x338 │ │ │ │ + ldc2 0, cr15, [sl], #824 @ 0x338 │ │ │ │ @ instruction: 0x46206d79 │ │ │ │ - blx 0xff7174e2 │ │ │ │ + blx 0xff7974a6 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb23a8 │ │ │ │ + bl 0xfebb236c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, asr #26 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - @ instruction: 0xf8b0f07e │ │ │ │ + @ instruction: 0xf8b2f07e │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - mrc2 0, 2, pc, cr0, cr1, {6} │ │ │ │ + mrc2 0, 2, pc, cr2, cr1, {6} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-300]! @ 0xfffffed4 │ │ │ │ + stclvs 12, cr15, [r3, #-412]! @ 0xfffffe64 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - mrc2 0, 1, pc, cr2, cr1, {6} │ │ │ │ + mrc2 0, 1, pc, cr4, cr1, {6} │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q2, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6aca90 │ │ │ │ - ldc2 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ + blvs 0xff6aca54 │ │ │ │ + mcrr2 7, 15, pc, ip, cr13 @ │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #11821 @ 0x2e2d @ │ │ │ │ + movwcs pc, #11823 @ 0x2e2f @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-92]! @ 0xffffffa4 │ │ │ │ + stclvs 12, cr15, [r3, #-204]! @ 0xffffff34 │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - strb pc, [r7, sp, lsl #28] @ │ │ │ │ + strb pc, [r7, pc, lsl #28] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb245c │ │ │ │ + bl 0xfebb2420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r3], r5 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmiavs r3, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andle r2, sl, r4, lsl #22 │ │ │ │ - blcs 0x151294 │ │ │ │ + blcs 0x151258 │ │ │ │ @ instruction: 0x4611d038 │ │ │ │ andlt r4, r3, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blcs 0x3d50b8 │ │ │ │ + blcs 0x3d507c │ │ │ │ vand d29, d4, d16 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6acb18 │ │ │ │ - blx 0xffb99292 │ │ │ │ + blvs 0xff6acadc │ │ │ │ + stc2 7, cr15, [r8], {253} @ 0xfd │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #11753 @ 0x2de9 @ │ │ │ │ + movwcs pc, #11755 @ 0x2deb @ │ │ │ │ andlt r6, r3, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d4, d16 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x460a0395 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - fstmdbxvs r3!, {d31-d135} @ Deprecated │ │ │ │ + fstmdbxvs r3!, {d31-d149} @ Deprecated │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ - blmi 0x11b7ac │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ + blmi 0x11b770 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1e02225 │ │ │ │ - svclt 0x0000f951 │ │ │ │ - eorseq r8, r3, ip, asr pc │ │ │ │ + svclt 0x0000f953 │ │ │ │ + eorseq r8, r3, ip, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2510 │ │ │ │ + bl 0xfebb24d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ teqle r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf894460d │ │ │ │ ldrsblt r1, [r1, -r1] │ │ │ │ ldreq r6, [fp, fp, lsr #16] │ │ │ │ stmiavs r3!, {r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ vpmin.s8 d17, d20, d10 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ movwmi r0, #41877 @ 0xa395 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fb95 │ │ │ │ + @ instruction: 0xf894fbb1 │ │ │ │ @ instruction: 0xf08000d1 │ │ │ │ @ instruction: 0xf0c80001 │ │ │ │ - sha1c.32 , , │ │ │ │ + sha1c.32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d18, d16, d5 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xf950f0ce │ │ │ │ + @ instruction: 0xf952f0ce │ │ │ │ @ instruction: 0xf8946d62 │ │ │ │ @ instruction: 0xf00200d1 │ │ │ │ stmdavs fp!, {r0, r1, r8} │ │ │ │ addsmi r2, r0, #0, 4 │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @@ -76841,216 +76826,216 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdpl pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r2, r8, lsl #1 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - beq 0x4573d8 │ │ │ │ + beq 0x45739c │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf0c76588 │ │ │ │ - shsub8mi pc, r1, r3 @ │ │ │ │ + shsub8mi pc, r1, r5 @ │ │ │ │ @ instruction: 0xf0454681 │ │ │ │ @ instruction: 0xf0cc0503 │ │ │ │ - @ instruction: 0xf0c7f913 │ │ │ │ - svccs 0x000fffeb │ │ │ │ + @ instruction: 0xf0c7f915 │ │ │ │ + svccs 0x000fffed │ │ │ │ teqle pc, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xf193f6 │ │ │ │ - @ instruction: 0xffdcf0c7 │ │ │ │ + blx 0x16193ba │ │ │ │ + @ instruction: 0xffdef0c7 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle sp, r7, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xb19416 │ │ │ │ - @ instruction: 0xf800f0c8 │ │ │ │ + blx 0x12193da │ │ │ │ + @ instruction: 0xf802f0c8 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46cc3c │ │ │ │ + blcs 0x46cc00 │ │ │ │ ldrtmi fp, [r2], -r7, lsl #30 │ │ │ │ @ instruction: 0x463a4639 │ │ │ │ @ instruction: 0xf0d14631 │ │ │ │ - ldmdbmi r8, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r8, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr0, {1} │ │ │ │ ldrbtmi r4, [r9], #-3952 @ 0xfffff090 │ │ │ │ strtmi r6, [fp], -r9, lsl #16 │ │ │ │ stmdapl r1!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0d44449 │ │ │ │ - @ instruction: 0xb002fdbf │ │ │ │ + andlt pc, r2, r1, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8c6f0cc │ │ │ │ - @ instruction: 0xff9ef0c7 │ │ │ │ + @ instruction: 0xf8c8f0cc │ │ │ │ + @ instruction: 0xffa0f0c7 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ sbcle r4, r1, r7, lsl #12 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8b8f0cc │ │ │ │ + @ instruction: 0xf8baf0cc │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq r4, fp, r6, lsl fp │ │ │ │ + addeq r4, fp, r2, asr fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #16 │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf0c74616 │ │ │ │ - svccs 0x000fff7f │ │ │ │ + svccs 0x000fff81 │ │ │ │ teqle ip, r5, lsl #12 │ │ │ │ smullscc pc, r1, r8, r8 @ │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff4194cc │ │ │ │ + blx 0xffb19490 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt r3, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - @ instruction: 0xf898f8f3 │ │ │ │ + @ instruction: 0xf898f8f5 │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b5580 │ │ │ │ + blcs 0x3b5544 │ │ │ │ strtmi sp, [r8], -ip, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1426d18 │ │ │ │ + b 0x1426cdc │ │ │ │ svclt 0x00081353 │ │ │ │ - blcs 0x6411c │ │ │ │ + blcs 0x640e0 │ │ │ │ @ instruction: 0xf1c6d0e5 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ addseq r4, r2, r8, lsr #12 │ │ │ │ - @ instruction: 0xf8d2f0cc │ │ │ │ + @ instruction: 0xf8d4f0cc │ │ │ │ eorslt lr, r2, #57933824 @ 0x3740000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xf8caf0cc │ │ │ │ + @ instruction: 0xf8ccf0cc │ │ │ │ vaba.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0cc1027 │ │ │ │ - @ instruction: 0xe7c3f85d │ │ │ │ - blcs 0x759e0 │ │ │ │ - bmi 0x3cf894 │ │ │ │ + @ instruction: 0xe7c3f85f │ │ │ │ + blcs 0x759a4 │ │ │ │ + bmi 0x3cf858 │ │ │ │ svcne 0x0070ee1d │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ orrsvc pc, r0, r0, lsl #10 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ ldrdeq pc, [r0, -r0]! │ │ │ │ - cdp2 0, 4, cr15, cr6, cr8, {6} │ │ │ │ + cdp2 0, 4, cr15, cr8, cr8, {6} │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - strdeq r4, [fp], r4 @ │ │ │ │ + addeq r4, fp, r0, lsr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2798 │ │ │ │ + bl 0xfebb275c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addcc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - @ instruction: 0xff00f0c7 │ │ │ │ + @ instruction: 0xff02f0c7 │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d130 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - movwcs pc, #14923 @ 0x3a4b @ │ │ │ │ + movwcs pc, #14951 @ 0x3a67 @ │ │ │ │ strdvs r6, [r3], #176 @ 0xb0 @ │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ @ instruction: 0xf0cc0201 │ │ │ │ - @ instruction: 0x4629f979 │ │ │ │ + @ instruction: 0x4629f97b │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf974f0cc │ │ │ │ + @ instruction: 0xf976f0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xfffef0cd │ │ │ │ + @ instruction: 0xf800f0ce │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - @ instruction: 0xffeaf0cb │ │ │ │ + @ instruction: 0xffecf0cb │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2840 │ │ │ │ + bl 0xfebb2804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ sbccc pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - cdp2 0, 10, cr15, cr12, cr7, {6} │ │ │ │ + cdp2 0, 10, cr15, cr14, cr7, {6} │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0x6d63f9f7 │ │ │ │ + vstmdbvs r3!, {s31-s49} │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0xff4f6554 │ │ │ │ + bne 0xff4f6518 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf7fd431a │ │ │ │ - movwcs pc, #14829 @ 0x39ed @ │ │ │ │ + movwcs pc, #14857 @ 0x3a09 @ │ │ │ │ @ instruction: 0x46296bf0 │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ @ instruction: 0xf0cc0201 │ │ │ │ - @ instruction: 0x4629f91b │ │ │ │ + @ instruction: 0x4629f91d │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf916f0cc │ │ │ │ + @ instruction: 0xf918f0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xffa0f0cd │ │ │ │ + @ instruction: 0xffa2f0cd │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - @ instruction: 0xff8cf0cb │ │ │ │ + @ instruction: 0xff8ef0cb │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ suble r0, lr, fp, lsl pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -77060,70 +77045,70 @@ │ │ │ │ ldrtle r2, [r6], #-0 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdblt lr, {r7, r9, sl, sp, lr} │ │ │ │ strble r0, [r8], #-91 @ 0xffffffa5 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - cdp2 0, 4, cr15, cr2, cr7, {6} │ │ │ │ + cdp2 0, 4, cr15, cr4, cr7, {6} │ │ │ │ @ instruction: 0xf1b84605 │ │ │ │ teqle r3, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x6cf54 │ │ │ │ + blcs 0x6cf18 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf98cf7fd │ │ │ │ - blvs 0xffc6436c │ │ │ │ + @ instruction: 0xf9a8f7fd │ │ │ │ + blvs 0xffc64330 │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf8baf0cc │ │ │ │ + @ instruction: 0xf8bcf0cc │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - @ instruction: 0x4628f8b5 │ │ │ │ + @ instruction: 0x4628f8b7 │ │ │ │ vtst.8 d22, d0, d25 │ │ │ │ @ instruction: 0xf0cd124d │ │ │ │ - andcs pc, r1, r3, asr #30 │ │ │ │ + andcs pc, r1, r5, asr #30 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r8, r6, asr r8 @ │ │ │ │ - @ instruction: 0xff28f0cb │ │ │ │ + @ instruction: 0xff2af0cb │ │ │ │ @ instruction: 0xf8d4e7d0 │ │ │ │ - blcs 0xa7ab0 │ │ │ │ + blcs 0xa7a74 │ │ │ │ @ instruction: 0xf894dcb2 │ │ │ │ vhadd.s8 d19, d23, d15 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ - blcs 0x65624 │ │ │ │ + blcs 0x655e8 │ │ │ │ stmdavs r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ - blx 0xfeb17afc │ │ │ │ + blx 0xfeb97ac0 │ │ │ │ @ instruction: 0xee1d490a │ │ │ │ shsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ strbmi r7, [r3], #-466 @ 0xfffffe2e │ │ │ │ ldrdeq pc, [r4, r0]! │ │ │ │ - stc2 0, cr15, [r8, #-800] @ 0xfffffce0 │ │ │ │ + stc2 0, cr15, [sl, #-800] @ 0xfffffce0 │ │ │ │ svclt 0x0000e794 │ │ │ │ - addeq r4, fp, r4, ror r7 │ │ │ │ + @ instruction: 0x008b47b0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2a14 │ │ │ │ + bl 0xfebb29d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x460d20d1 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182a00 │ │ │ │ @@ -77131,178 +77116,178 @@ │ │ │ │ strle r0, [r2], #-1417 @ 0xfffffa77 │ │ │ │ addsmi r6, r9, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf894d04b │ │ │ │ mvnlt r3, r8, ror #1 │ │ │ │ @ instruction: 0xf082882d │ │ │ │ andcs r0, r2, r1, lsl #4 │ │ │ │ strbvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ - blx 0x1c17b74 │ │ │ │ + blx 0x1c97b38 │ │ │ │ smullscc pc, r0, r4, r8 @ │ │ │ │ strmi pc, [r8, #69] @ 0x45 │ │ │ │ cmnlt r3, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7fd2001 │ │ │ │ - movwcs pc, #11819 @ 0x2e2b @ │ │ │ │ + movwcs pc, #11847 @ 0x2e47 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r6!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfeded110 │ │ │ │ + bne 0xfeded0d4 │ │ │ │ @ instruction: 0x46326bd9 │ │ │ │ - @ instruction: 0xf8eef7fd │ │ │ │ + @ instruction: 0xf90af7fd │ │ │ │ movwcs r6, #28002 @ 0x6d62 │ │ │ │ strvs r4, [r2, #1074]! @ 0x432 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ strhtvs r2, [r3], #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0023bd70 │ │ │ │ vmla.i8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ad14c │ │ │ │ - @ instruction: 0xf8d2f7fd │ │ │ │ + blvs 0xff6ad110 │ │ │ │ + @ instruction: 0xf8eef7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0003e7c4 │ │ │ │ vmul.i8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6a40e8 │ │ │ │ - @ instruction: 0xf8c4f7fd │ │ │ │ + blvs 0xff6a40ac │ │ │ │ + @ instruction: 0xf8e0f7fd │ │ │ │ andscs r6, r0, r3, ror #26 │ │ │ │ @ instruction: 0xf7fe65a3 │ │ │ │ - sbfx pc, r5, #26, #25 │ │ │ │ + @ instruction: 0xe7b8fd71 │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x617c24 │ │ │ │ + blx 0x697be8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [r2, r1, asr #29] @ │ │ │ │ + ldrb pc, [r2, r3, asr #29] @ │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x217c44 │ │ │ │ + blx 0x297c08 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - @ instruction: 0xe7d0feb1 │ │ │ │ + @ instruction: 0xe7d0feb3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2b40 │ │ │ │ + bl 0xfebb2b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r2, [r4], -r8, asr #1 │ │ │ │ vaddl.u8 , d18, d2 │ │ │ │ stmdacs r0, {r6, r7, ip, sp} │ │ │ │ movwcs sp, #4157 @ 0x103d │ │ │ │ rsbscc pc, ip, r4, lsl #17 │ │ │ │ ldreq r6, [r2, #3878] @ 0xf26 │ │ │ │ strle r6, [r1, #-2061] @ 0xfffff7f3 │ │ │ │ suble r2, fp, fp, lsr #27 │ │ │ │ adclt r6, sp, #10616832 @ 0xa20000 │ │ │ │ - bne 0x14f6ef4 │ │ │ │ + bne 0x14f6eb8 │ │ │ │ svclt 0x00183a02 │ │ │ │ - b 0x11a417c │ │ │ │ + b 0x11a4140 │ │ │ │ @ instruction: 0xf0456542 │ │ │ │ - bllt 0x1fecf00 │ │ │ │ + bllt 0x1fecec4 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 8, cr15, [r3, #-436]! @ 0xfffffe4c │ │ │ │ + stclvs 8, cr15, [r3, #-548]! @ 0xfffffddc │ │ │ │ strvs r4, [r3, #1576]! @ 0x628 │ │ │ │ @ instruction: 0xf0c86835 │ │ │ │ - bmi 0xa5a0bc │ │ │ │ + bmi 0xa5a088 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r3, r8, ip, sp, lr} │ │ │ │ - stc2 0, cr15, [r4], #-800 @ 0xfffffce0 │ │ │ │ + stc2 0, cr15, [r6], #-800 @ 0xfffffce0 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsne r6, r6, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf99ef0c8 │ │ │ │ + @ instruction: 0xf9a0f0c8 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - strb pc, [r3, sp, asr #28] @ │ │ │ │ + strb pc, [r3, pc, asr #28] @ │ │ │ │ vmla.i8 d27, d20, d6 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ad290 │ │ │ │ - @ instruction: 0xf830f7fd │ │ │ │ + blvs 0xff6ad254 │ │ │ │ + @ instruction: 0xf84cf7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7fe2010 │ │ │ │ - movwcs pc, #11457 @ 0x2cc1 @ │ │ │ │ + movwcs pc, #11485 @ 0x2cdd @ │ │ │ │ ldrb r6, [r5, r3, ror #1] │ │ │ │ tstmi lr, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ - @ instruction: 0xf980f0c8 │ │ │ │ + @ instruction: 0xf982f0c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [lr, fp, lsr #28] @ │ │ │ │ - addeq r4, fp, ip, lsr #11 │ │ │ │ + ldrb pc, [lr, sp, lsr #28] @ │ │ │ │ + addeq r4, fp, r8, ror #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, asr #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - stc2 0, cr15, [ip], #796 @ 0x31c │ │ │ │ + stc2 0, cr15, [lr], #796 @ 0x31c │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d11c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6d314 │ │ │ │ + blcs 0x6d2d8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf895fffb │ │ │ │ + @ instruction: 0xf7fd2204 │ │ │ │ + @ instruction: 0xf895f817 │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b5e14 │ │ │ │ + blcs 0x3b5dd8 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0x4630b99b │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [sl, #812]! @ 0x32c │ │ │ │ + stc2 0, cr15, [ip, #812]! @ 0x32c │ │ │ │ @ instruction: 0xf8d4e7e3 │ │ │ │ @ instruction: 0xf0c78014 │ │ │ │ - @ instruction: 0x4607fc7f │ │ │ │ + strmi pc, [r7], -r1, lsl #25 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d12e │ │ │ │ @ instruction: 0x462830d1 │ │ │ │ - blcs 0x6d3b4 │ │ │ │ + blcs 0x6d378 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - ldmib r4, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x1246f8 │ │ │ │ + ldmib r4, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x1246bc │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ subpl pc, r9, r3 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, fp, sp}^ │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @@ -77311,64 +77296,64 @@ │ │ │ │ ldmpl r2, {r4, r7, r8, ip, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @ instruction: 0xf0c80120 │ │ │ │ - @ instruction: 0xe7b2fb79 │ │ │ │ + @ instruction: 0xe7b2fb7b │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [sl, #-812]! @ 0xfffffcd4 │ │ │ │ - bcs 0x95a7c │ │ │ │ + stc2l 0, cr15, [ip, #-812]! @ 0xfffffcd4 │ │ │ │ + bcs 0x95a40 │ │ │ │ @ instruction: 0x4639d03d │ │ │ │ @ instruction: 0xf0cc4638 │ │ │ │ - and pc, r7, sp, ror #30 │ │ │ │ + and pc, r7, pc, ror #30 │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - @ instruction: 0xf908f0cc │ │ │ │ + @ instruction: 0xf90af0cc │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0cbb1cb │ │ │ │ - @ instruction: 0x4630fd93 │ │ │ │ + @ instruction: 0x4630fd95 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscle r2, fp, r0, lsl #20 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf834f0cc │ │ │ │ + @ instruction: 0xf836f0cc │ │ │ │ stmiblt sl, {r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46384611 │ │ │ │ - ldc2l 0, cr15, [r6, #-812] @ 0xfffffcd4 │ │ │ │ + ldc2l 0, cr15, [r8, #-812] @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf0cbe7e0 │ │ │ │ - @ instruction: 0x4630fdd7 │ │ │ │ + @ instruction: 0x4630fdd9 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf87af0cc │ │ │ │ + @ instruction: 0xf87cf0cc │ │ │ │ @ instruction: 0xf0c7e7ce │ │ │ │ - @ instruction: 0xf244fc01 │ │ │ │ + @ instruction: 0xf244fc03 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andscs r0, pc, #1409286146 @ 0x54000002 │ │ │ │ ldclvs 6, cr4, [r9], {5} │ │ │ │ - @ instruction: 0xf810f0cc │ │ │ │ + @ instruction: 0xf812f0cc │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0cc2201 │ │ │ │ - strtmi pc, [sl], -r9, ror #16 │ │ │ │ + strtmi pc, [sl], -fp, ror #16 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - cdp2 0, 14, cr15, cr8, cr11, {6} │ │ │ │ + cdp2 0, 14, cr15, cr10, cr11, {6} │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - addeq r4, fp, sl, asr r4 │ │ │ │ + umulleq r4, fp, r6, r4 │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble pc, {r1, r8, r9, fp, sp}^ @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77377,411 +77362,411 @@ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ strmi r6, [r5], -fp, asr #16 │ │ │ │ suble r2, r4, r4, lsl #22 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ eorsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ eorle r6, sp, r0, ror r3 │ │ │ │ - ldc2l 0, cr15, [r8, #248]! @ 0xf8 │ │ │ │ + mcr2 0, 0, pc, cr4, cr14, {1} @ │ │ │ │ stmdavs r6!, {r6, r8, r9, ip, sp, pc} │ │ │ │ - blx 0xff197f52 │ │ │ │ + blx 0xff217f16 │ │ │ │ cdpcs 6, 0, cr4, cr15, cr7, {0} │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf8d8ff0f │ │ │ │ + @ instruction: 0xf8d8ff2b │ │ │ │ @ instruction: 0x46390038 │ │ │ │ - ldc2l 0, cr15, [r4], {203} @ 0xcb │ │ │ │ + ldc2l 0, cr15, [r6], {203} @ 0xcb │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0c8d00c │ │ │ │ - vadd.i8 , , │ │ │ │ + vadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - stc2 0, cr15, [lr, #-820] @ 0xfffffccc │ │ │ │ + ldc2 0, cr15, [r0, #-820] @ 0xfffffccc │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c74770 │ │ │ │ - strmi pc, [r7], -fp, lsl #23 │ │ │ │ + strmi pc, [r7], -sp, lsl #23 │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8584638 │ │ │ │ @ instruction: 0xf0cb1026 │ │ │ │ - strb pc, [ip, r7, lsr #25] @ │ │ │ │ + strb pc, [ip, r9, lsr #25] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2ec4 │ │ │ │ + bl 0xfebb2e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle r7, r0, lsl #22 │ │ │ │ stccs 8, cr6, [fp, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - blcs 0x68034 │ │ │ │ + blcs 0x67ff8 │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vadd.f32 d2, d0, d13 │ │ │ │ ldm pc, {r1, r2, r4, r7, pc}^ @ │ │ │ │ rsbeq pc, fp, r5, lsl r0 @ │ │ │ │ eorseq r0, r9, fp, rrx │ │ │ │ teqeq r9, r8, lsr #1 │ │ │ │ rsceq r0, fp, r7, ror r0 │ │ │ │ tsteq r4, r1, lsr #2 │ │ │ │ smlalbteq r0, r9, r6, r0 │ │ │ │ umullseq r0, r4, r4, r0 │ │ │ │ @ instruction: 0xf0c30099 │ │ │ │ - @ instruction: 0xf8d4fc13 │ │ │ │ + @ instruction: 0xf8d4fc15 │ │ │ │ strmi r3, [r6], -ip, asr #1 │ │ │ │ rscsvc pc, lr, #82837504 @ 0x4f00000 │ │ │ │ rscsvs pc, pc, #217055232 @ 0xcf00000 │ │ │ │ svceq 0x0008f013 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x00084628 │ │ │ │ rsbsmi pc, pc, #79 @ 0x4f │ │ │ │ - blvs 0xff6b73c8 │ │ │ │ + blvs 0xff6b738c │ │ │ │ @ instruction: 0xf0cc4633 │ │ │ │ - @ instruction: 0xf894f89d │ │ │ │ + @ instruction: 0xf894f89f │ │ │ │ stmdbcs r0, {r0, r2, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -r8, asr #2 │ │ │ │ - @ instruction: 0xf884f0d1 │ │ │ │ + @ instruction: 0xf886f0d1 │ │ │ │ @ instruction: 0xf0cb4630 │ │ │ │ - @ instruction: 0xf894fbe5 │ │ │ │ + @ instruction: 0xf894fbe7 │ │ │ │ strvs r3, [r5, #213]! @ 0xd5 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, sp, asr r1 │ │ │ │ - blx 0x899d5a │ │ │ │ + blx 0xf99d1e │ │ │ │ ldmdblt fp!, {r0, r1, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldreq lr, [sl, #-2516] @ 0xfffff62c │ │ │ │ - blx 0xff4180aa │ │ │ │ + blx 0xff49806e │ │ │ │ strvs r6, [r5, #3875]! @ 0xf23 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8948115 │ │ │ │ stmiavs r2!, {r0, r2, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x14f7314 │ │ │ │ + bne 0x14f72d8 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ tstcs r1, lr, ror #2 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xffc0f0c7 │ │ │ │ + @ instruction: 0xffc2f0c7 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - str pc, [r7, fp, ror #24] │ │ │ │ + str pc, [r7, sp, ror #24] │ │ │ │ smlatbcs r1, r2, r8, r6 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7ff1ad2 │ │ │ │ strb pc, [r5, r7, ror #19] @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - ldr pc, [r5, r3, asr #31]! │ │ │ │ + sbfx pc, r7, #31, #22 │ │ │ │ vadd.f32 q11, , q9 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ stmiavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdavs sp, {r7, r9, fp, ip} │ │ │ │ - @ instruction: 0xffa0f0c7 │ │ │ │ + @ instruction: 0xffa2f0c7 │ │ │ │ vnmls.f32 s8, s27, s19 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ msrvc CPSR_fxc, r1, lsl #10 │ │ │ │ @ instruction: 0xf0c86808 │ │ │ │ - strdcs pc, [r0, -pc] │ │ │ │ + tstpcs r0, r1, lsl #20 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0d14608 │ │ │ │ - @ instruction: 0xe79ff819 │ │ │ │ + @ instruction: 0xe79ff81b │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad6b0 │ │ │ │ + bne 0xfebad674 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - mrc2 7, 0, pc, cr14, cr12, {7} │ │ │ │ + mrc2 7, 1, pc, cr10, cr12, {7} │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - usad8 sp, fp, r8 │ │ │ │ + usad8 sp, sp, r8 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c730d6 │ │ │ │ - vst1.32 {d31-d32}, [pc :256], r3 │ │ │ │ + vst1.32 {d31-d32}, [pc :256], r5 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - @ instruction: 0xf46ffbaf │ │ │ │ + @ instruction: 0xf46ffbb1 │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - ldmdavs r1!, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - andcs pc, r3, pc, lsl #24 │ │ │ │ - @ instruction: 0xff58f0c7 │ │ │ │ + andcs pc, r3, r1, lsl ip @ │ │ │ │ + @ instruction: 0xff5af0c7 │ │ │ │ orrsmi pc, ip, pc, asr #32 │ │ │ │ andcs r4, sp, r2, lsl #12 │ │ │ │ - blx 0x719e82 │ │ │ │ + blx 0xe19e46 │ │ │ │ vabd.s8 q15, , q12 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ sbcscc pc, r6, r4, lsl #17 │ │ │ │ - blx 0xfe4181bc │ │ │ │ + blx 0xfe498180 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0xfe3181e2 │ │ │ │ + blx 0xfe3981a6 │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [r4, #-812] @ 0xfffffcd4 │ │ │ │ + ldc2 0, cr15, [r6, #-812] @ 0xfffffcd4 │ │ │ │ vst2.8 {d22-d23}, [pc :256], r1 │ │ │ │ strtmi r7, [r8], -r4, lsr #5 │ │ │ │ - blx 0xffb181fa │ │ │ │ + blx 0xffb981be │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf8b42002 │ │ │ │ @ instruction: 0xf08310b8 │ │ │ │ - b 0x109cad8 │ │ │ │ + b 0x109ca9c │ │ │ │ @ instruction: 0xf0416143 │ │ │ │ @ instruction: 0xf7fc4188 │ │ │ │ - @ instruction: 0xe73ffdfd │ │ │ │ + udiv pc, r9, lr │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c730d6 │ │ │ │ - vst1.16 {d31-d32}, [pc :128], r5 │ │ │ │ + vst1.16 {d31-d32}, [pc :128], r7 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - @ instruction: 0xf46ffb61 │ │ │ │ + @ instruction: 0xf46ffb63 │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - @ instruction: 0xf8b4fbc1 │ │ │ │ + @ instruction: 0xf8b4fbc3 │ │ │ │ strhcs r5, [r2], -r8 │ │ │ │ - @ instruction: 0xff08f0c7 │ │ │ │ + @ instruction: 0xff0af0c7 │ │ │ │ @ instruction: 0xf0454602 │ │ │ │ mulcs fp, r4, r5 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - ldr pc, [r7, -r9, asr #21] │ │ │ │ + ldr pc, [r7, -r5, ror #21] │ │ │ │ @ instruction: 0xee1d4a5a │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ ldrmi r0, [r3], #-816 @ 0xfffffcd0 │ │ │ │ @ instruction: 0xf0c82200 │ │ │ │ - ldrbt pc, [pc], r3, asr #18 @ │ │ │ │ + ldrbt pc, [pc], r5, asr #18 @ │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad7f0 │ │ │ │ + bne 0xfebad7b4 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2l 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [sl, -r3, lsr #11] │ │ │ │ vnmla.f32 s8, s26, s14 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0716d │ │ │ │ ldrmi r0, [r3], #-948 @ 0xfffffc4c │ │ │ │ @ instruction: 0xf0c82200 │ │ │ │ - @ instruction: 0xe6d7f91b │ │ │ │ + @ instruction: 0xe6d7f91d │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 0, 11, cr15, cr10, cr7, {6} │ │ │ │ + cdp2 0, 11, cr15, cr12, cr7, {6} │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [sl], r5, ror #22 @ │ │ │ │ + ldrb pc, [sl], r7, ror #22 @ │ │ │ │ stmdale sl, {r0, r2, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f025 │ │ │ │ - andeq ip, r5, r9, asr #32 │ │ │ │ - andeq ip, r5, r9, asr #32 │ │ │ │ - andeq fp, r5, sp, asr sp │ │ │ │ - andeq ip, r5, r7, rrx │ │ │ │ - andeq ip, r5, r9, asr #32 │ │ │ │ - andeq ip, r5, r7, rrx │ │ │ │ - andeq fp, r5, fp, lsl #29 │ │ │ │ - andeq ip, r5, r7, rrx │ │ │ │ - ldrdeq fp, [r5], -sp │ │ │ │ - andeq fp, r5, r1, asr #28 │ │ │ │ - andeq ip, r5, r7, rrx │ │ │ │ - andeq ip, r5, r7, rrx │ │ │ │ - andeq ip, r5, r7, rrx │ │ │ │ - andeq ip, r5, r9, asr #32 │ │ │ │ + andeq ip, r5, sp │ │ │ │ + andeq ip, r5, sp │ │ │ │ + andeq fp, r5, r1, lsr #26 │ │ │ │ + andeq ip, r5, fp, lsr #32 │ │ │ │ + andeq ip, r5, sp │ │ │ │ + andeq ip, r5, fp, lsr #32 │ │ │ │ + andeq fp, r5, pc, asr #28 │ │ │ │ + andeq ip, r5, fp, lsr #32 │ │ │ │ + andeq fp, r5, r1, lsr #29 │ │ │ │ + andeq fp, r5, r5, lsl #28 │ │ │ │ + andeq ip, r5, fp, lsr #32 │ │ │ │ + andeq ip, r5, fp, lsr #32 │ │ │ │ + andeq ip, r5, fp, lsr #32 │ │ │ │ + andeq ip, r5, sp │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c730d6 │ │ │ │ - vst2. {d31,d33}, [pc], fp │ │ │ │ + vst2. {d31,d33}, [pc]! │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - strtmi pc, [r9], -r7, asr #21 │ │ │ │ + strtmi pc, [r9], -r9, asr #21 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0cb1200 │ │ │ │ - ldmdavs r1!, {r0, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - str pc, [r6], r7, lsr #22 │ │ │ │ + str pc, [r6], r9, lsr #22 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad8dc │ │ │ │ + bne 0xfebad8a0 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ + stc2 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strtmi r6, [r0], -r3, lsr #11 │ │ │ │ - mrc2 7, 3, pc, cr8, cr14, {7} │ │ │ │ + mcr2 7, 4, pc, cr12, cr14, {7} @ │ │ │ │ vmin.s8 q15, q2, q11 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6c088c │ │ │ │ - ldc2l 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ - bls 0x137614 │ │ │ │ + blvs 0xff6c0850 │ │ │ │ + ldc2 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ + bls 0x1375d8 │ │ │ │ ldrmi r4, [r3], #-1568 @ 0xfffff9e0 │ │ │ │ andlt r6, r4, r3, lsr #11 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mcrlt 7, 3, pc, cr4, cr14, {7} @ │ │ │ │ - addeq r4, fp, r2, ror #2 │ │ │ │ - addeq r4, fp, sl, lsl r0 │ │ │ │ - addeq r3, fp, sl, asr #31 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr8, cr14, {7} │ │ │ │ + umulleq r4, fp, lr, r1 │ │ │ │ + addeq r4, fp, r6, asr r0 │ │ │ │ + addeq r4, fp, r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ vrecps.f32 d20, d7, d17 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ ldcmi 6, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf0c66830 │ │ │ │ - strbmi pc, [r4, #-3889] @ 0xfffff0cf @ │ │ │ │ + strbmi pc, [r4, #-3891] @ 0xfffff0cd @ │ │ │ │ svceq 0x0004f845 │ │ │ │ vand , q10, │ │ │ │ vmls.i d22, d0, d0[0] │ │ │ │ vst3.32 {d16-d18}, [pc :64], r5 │ │ │ │ ldmdavs r0!, {r1, r8, ip, sp, lr} │ │ │ │ - addne pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + subne pc, r0, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff20f0c6 │ │ │ │ + @ instruction: 0xff22f0c6 │ │ │ │ tstpvc r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f4603 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c664e3 │ │ │ │ - @ instruction: 0xf44fff15 │ │ │ │ + @ instruction: 0xf44fff17 │ │ │ │ strmi r7, [r3], -r3, lsl #2 │ │ │ │ - rscsmi pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + adcsmi pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - @ instruction: 0xff0af0c6 │ │ │ │ + @ instruction: 0xff0cf0c6 │ │ │ │ tstpvc r5, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f4603 │ │ │ │ - vsubl.s8 , d16, d8 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c66523 │ │ │ │ - @ instruction: 0xf44ffeff │ │ │ │ + @ instruction: 0xf44fff01 │ │ │ │ strmi r5, [r3], -r2, lsl #3 │ │ │ │ - addne pc, ip, #82837504 @ 0x4f00000 │ │ │ │ + subne pc, ip, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strtvs r6, [r3], #2096 @ 0x830 │ │ │ │ - @ instruction: 0xff56f0c6 │ │ │ │ - addsne pc, ip, #82837504 @ 0x4f00000 │ │ │ │ + @ instruction: 0xff58f0c6 │ │ │ │ + subsne pc, ip, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 d20, d1, d3 │ │ │ │ ldmdavs r0!, {r3, r6, r8} │ │ │ │ @ instruction: 0xf0c665e3 │ │ │ │ - strtvs pc, [r0], -fp, asr #30 │ │ │ │ + strtvs pc, [r0], -sp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - eorseq r8, r3, r8, ror #30 │ │ │ │ + eorseq r8, r3, r8, lsr #30 │ │ │ │ addseq r4, r5, ip, lsr r6 │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x1429250 │ │ │ │ + b 0x1429214 │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0x5f5a4 │ │ │ │ + bcc 0x5f568 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe0ecaf8 │ │ │ │ + b 0xfe0ecabc │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x1456184 │ │ │ │ + b 0x1456148 │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x1456178 │ │ │ │ + b 0x145613c │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x11391e0 │ │ │ │ + b 0x11391a4 │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ streq fp, [r2], #-2522 @ 0xfffff626 │ │ │ │ andcs lr, r0, #270336 @ 0x42000 │ │ │ │ - b 0x10ecdfc │ │ │ │ + b 0x10ecdc0 │ │ │ │ ldrb r6, [ip, r0] │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x144b088 │ │ │ │ - b 0x1434e34 │ │ │ │ + b 0x144b04c │ │ │ │ + b 0x1434df8 │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ stmdacs r0, {r8, r9, lr} │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ @ instruction: 0x4618b570 │ │ │ │ ldrmi r2, [r9], -r1, lsl #12 │ │ │ │ - blx 0x1e5a2c │ │ │ │ - b 0x518a40 │ │ │ │ + blx 0x1e59f0 │ │ │ │ + b 0x518a04 │ │ │ │ andle r0, pc, ip, lsl #30 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strteq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ tstmi r1, #-2013265920 @ 0x88000000 │ │ │ │ - blcs 0x268e60 │ │ │ │ + blcs 0x268e24 │ │ │ │ andcs sp, r0, #-1073741767 @ 0xc0000039 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ svceq 0x0080f01c │ │ │ │ cmnpne ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ @@ -77795,80 +77780,80 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xb12b6e43 │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb34b4 │ │ │ │ + bl 0xfebb3478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xf93af0c3 │ │ │ │ + @ instruction: 0xf93cf0c3 │ │ │ │ stcvs 3, cr2, [r2, #4]! │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ andcs r6, r0, r3, ror #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ andle r2, r8, r1, lsl #22 │ │ │ │ tstle sp, r4, lsl #22 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - vmul.i8 , , │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - stmiblt r2, {r0, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmiblt r4, {r0, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb350c │ │ │ │ + bl 0xfebb34d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ - blmi 0xdc7d4 │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ + blmi 0xdc798 │ │ │ │ @ instruction: 0x900022bb │ │ │ │ - @ instruction: 0xf93ef1df │ │ │ │ - eorseq r8, r3, r8, lsr #31 │ │ │ │ + @ instruction: 0xf940f1df │ │ │ │ + eorseq r8, r3, r8, ror #30 │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - bllt 0xfe71a330 │ │ │ │ + bllt 0xfee1a2f4 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ @ instruction: 0xf0cb1022 │ │ │ │ - svclt 0x0000b95b │ │ │ │ + svclt 0x0000b95d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb355c │ │ │ │ + bl 0xfebb3520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf828f0c7 │ │ │ │ + @ instruction: 0xf82af0c7 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d118 │ │ │ │ @ instruction: 0x462820d1 │ │ │ │ ldrtmi r6, [r1], -fp, ror #26 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - bl 0xfe95cf90 │ │ │ │ + bl 0xfe95cf54 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ @ instruction: 0xf7fc441a │ │ │ │ - @ instruction: 0x4630fb71 │ │ │ │ + ldrtmi pc, [r0], -sp, lsl #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534622 │ │ │ │ @ instruction: 0xf0cb1027 │ │ │ │ - ldrtmi pc, [r0], -sp, lsl #19 @ │ │ │ │ + ldrtmi pc, [r0], -pc, lsl #19 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -77876,77 +77861,77 @@ │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r6, [ip], -lr, asr #18 │ │ │ │ stmdblt r7, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8954276 │ │ │ │ stmiavs r1!, {r1, r4, r5, r7, ip, sp}^ │ │ │ │ stmdbcs sp, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ stmdavs r2!, {r0, r3, ip, lr, pc} │ │ │ │ - bcs 0x6dc98 │ │ │ │ + bcs 0x6dc5c │ │ │ │ shadd16mi fp, r2, r8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ stmdavs r3!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ - blmi 0x808c0c │ │ │ │ + blmi 0x808bd0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r3, r6, r8, r9, fp, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ vhsub.s8 d18, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ @ instruction: 0xf8d07190 │ │ │ │ @ instruction: 0xf0c70120 │ │ │ │ - stmiavs r1!, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0c6e7d1 │ │ │ │ - vrecps.f32 d31, d20, d21 │ │ │ │ + vrecps.f32 d31, d20, d23 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46320395 │ │ │ │ - blvs 0x16ade60 │ │ │ │ - @ instruction: 0xf936f0cb │ │ │ │ + blvs 0x16ade24 │ │ │ │ + @ instruction: 0xf938f0cb │ │ │ │ vnmls.f64 d4, d13, d9 │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ - bl 0x124ad0 │ │ │ │ + bl 0x124a94 │ │ │ │ andls r0, r0, r8 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - addeq r3, fp, ip, lsr fp │ │ │ │ - addeq r3, fp, ip, ror #21 │ │ │ │ + addeq r3, fp, r8, ror fp │ │ │ │ + addeq r3, fp, r8, lsr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb3698 │ │ │ │ + bl 0xfebb365c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ andsle r2, r7, pc, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #18 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ pop {r2, r5} │ │ │ │ @ instruction: 0xf0cb4070 │ │ │ │ - @ instruction: 0xf8d0b8a3 │ │ │ │ + @ instruction: 0xf8d0b8a5 │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf06fd5f0 │ │ │ │ strtmi r0, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - strb pc, [r9, r5, lsl #20]! @ │ │ │ │ + strb pc, [r9, r7, lsl #20]! @ │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0x46284611 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - @ instruction: 0xf9f8f0cb │ │ │ │ + @ instruction: 0xf9faf0cb │ │ │ │ @ instruction: 0xf04f2203 │ │ │ │ ldrshtvs r3, [r2], #63 @ 0x3f │ │ │ │ @ instruction: 0xe7d765b3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77958,216 +77943,216 @@ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00b4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x8014f8d1 │ │ │ │ - @ instruction: 0xff3ef0c6 │ │ │ │ + @ instruction: 0xff40f0c6 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ tstle r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe39a54c │ │ │ │ + blx 0xfea9a510 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ - bleq 0x4a7e08 │ │ │ │ + bleq 0x4a7dcc │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf846f0cb │ │ │ │ + @ instruction: 0xf848f0cb │ │ │ │ @ instruction: 0xb3aae7ee │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x13188b8 │ │ │ │ + blx 0x139887c │ │ │ │ @ instruction: 0xf032e007 │ │ │ │ ldrtmi r0, [r9], -r0, lsr #6 │ │ │ │ andscs fp, pc, #8, 30 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - stmiavs r3!, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xb1ab4628 │ │ │ │ - @ instruction: 0xf870f0cb │ │ │ │ + @ instruction: 0xf872f0cb │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ - bcs 0x8c36c │ │ │ │ + bcs 0x8c330 │ │ │ │ ldrtmi sp, [r9], -pc, ror #1 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - @ instruction: 0xe7eafb15 │ │ │ │ + @ instruction: 0xe7eafb17 │ │ │ │ ldrmi fp, [r1], -sl, ror #18 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - @ instruction: 0xe7e4f837 │ │ │ │ - @ instruction: 0xf8b8f0cb │ │ │ │ + @ instruction: 0xe7e4f839 │ │ │ │ + @ instruction: 0xf8baf0cb │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ shsaxmi fp, r9, r7 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - @ instruction: 0xe7d6fb5f │ │ │ │ - cdp2 0, 14, cr15, cr6, cr6, {6} │ │ │ │ + ldrb pc, [r6, r1, ror #22] @ │ │ │ │ + cdp2 0, 14, cr15, cr8, cr6, {6} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pkhbtmi r2, r0, pc, lsl #4 @ │ │ │ │ @ instruction: 0xf0cb6cd9 │ │ │ │ - @ instruction: 0x4639faf5 │ │ │ │ + @ instruction: 0x4639faf7 │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0x141893a │ │ │ │ + blx 0x14988fe │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - strb pc, [r0, sp, asr #19] @ │ │ │ │ + strb pc, [r0, pc, asr #19] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldmdblt r0!, {r6, r7} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [lr], -r8 │ │ │ │ @ instruction: 0x461f4690 │ │ │ │ - cdp2 0, 11, cr15, cr6, cr6, {6} │ │ │ │ + cdp2 0, 11, cr15, cr8, cr6, {6} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ teqle r5, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x19a65c │ │ │ │ + blx 0x89a620 │ │ │ │ @ instruction: 0x462168f2 │ │ │ │ sbcseq r4, r2, r0, lsr #12 │ │ │ │ - @ instruction: 0xf9d2f0cc │ │ │ │ + @ instruction: 0xf9d4f0cc │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8d647c0 │ │ │ │ @ instruction: 0xf1b88004 │ │ │ │ andle r0, lr, pc, lsl #30 │ │ │ │ - cdp2 0, 9, cr15, cr8, cr6, {6} │ │ │ │ + cdp2 0, 9, cr15, cr10, cr6, {6} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534681 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - @ instruction: 0x464affb5 │ │ │ │ + @ instruction: 0x464affb7 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x462847b8 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff9af0ca │ │ │ │ + @ instruction: 0xff9cf0ca │ │ │ │ svclt 0x0000e7ca │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r8, r1, lsl #6 │ │ │ │ - tstpvc r5, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + tstpvc r1, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - adcspl pc, r1, #76546048 @ 0x4900000 │ │ │ │ + adcpl pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrmi lr, [r8], -lr, lsl #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r8, r1, lsl #6 │ │ │ │ - tstpvc r5, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + tstpvc r1, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - rscpl pc, r1, #76546048 @ 0x4900000 │ │ │ │ + sbcspl pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4618e776 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb3940 │ │ │ │ + bl 0xfebb3904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r6], -r1, lsl #2 │ │ │ │ movwlt fp, #43361 @ 0xa961 │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - stmdavs r1!, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr2, cr15, {7} │ │ │ │ svclt 0x00181e59 │ │ │ │ - bcs 0x64b78 │ │ │ │ + bcs 0x64b3c │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ rscsle r2, r0, r0, lsl #18 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca009a │ │ │ │ - stmdavs r1!, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr12, cr15, {7} │ │ │ │ @ instruction: 0x4629b21b │ │ │ │ addseq r4, sl, r8, lsr #12 │ │ │ │ @ instruction: 0xf0ca4252 │ │ │ │ - stmdavs r1!, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r3, r8, lsl #1 │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrmi r5, [r1], r4, lsl #1 │ │ │ │ - bleq 0x4587e4 │ │ │ │ + bleq 0x4587a8 │ │ │ │ @ instruction: 0xf0c64604 │ │ │ │ - ldrtmi pc, [r1], -pc, ror #27 @ │ │ │ │ + @ instruction: 0x4631fdf1 │ │ │ │ vst1.32 {d20-d22}, [r5], r2 │ │ │ │ @ instruction: 0xf0ca6588 │ │ │ │ - @ instruction: 0xf045ff0f │ │ │ │ + @ instruction: 0xf045ff11 │ │ │ │ @ instruction: 0xf0c60503 │ │ │ │ - @ instruction: 0x4607fe19 │ │ │ │ - stc2l 0, cr15, [r2, #792]! @ 0x318 │ │ │ │ + @ instruction: 0x4607fe1b │ │ │ │ + stc2l 0, cr15, [r4, #792]! @ 0x318 │ │ │ │ @ instruction: 0xf0c64606 │ │ │ │ - ldmdbmi r3, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r3, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r5], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdapl r1, {r1, r3, r4, r6, r9, sl, lr}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ ldrbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xff718b6a │ │ │ │ + blx 0xff798b2e │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46e10c │ │ │ │ + blcs 0x46e0d0 │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf0d04630 │ │ │ │ - ldrtmi pc, [r2], -r9, ror #18 @ │ │ │ │ + ldrtmi pc, [r2], -fp, ror #18 @ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ - addeq r3, fp, r4, asr r7 │ │ │ │ + umulleq r3, fp, r0, r7 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb3a64 │ │ │ │ + bl 0xfebb3a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -78177,28 +78162,28 @@ │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdavs r3!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff12f0ca │ │ │ │ + @ instruction: 0xff14f0ca │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ andcs pc, r1, sp, ror #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7c930 │ │ │ │ + blcs 0x7c8f4 │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @@ -78208,111 +78193,111 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r3, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ - b 0x1124928 │ │ │ │ + b 0x11248ec │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8d5686f │ │ │ │ @ instruction: 0xf0c6800c │ │ │ │ - svccs 0x000ffd3f │ │ │ │ + svccs 0x000ffd41 │ │ │ │ cmple r1, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf88ef7fc │ │ │ │ + @ instruction: 0xf8aaf7fc │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - stc2 0, cr15, [lr, #-792]! @ 0xfffffce8 │ │ │ │ + ldc2 0, cr15, [r0, #-792]! @ 0xfffffce8 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf87cf7fc │ │ │ │ + @ instruction: 0xf898f7fc │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b8d03d │ │ │ │ ldrtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - @ instruction: 0xf9e6f0cb │ │ │ │ + @ instruction: 0xf9e8f0cb │ │ │ │ @ instruction: 0x463a2310 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf874f0cc │ │ │ │ + @ instruction: 0xf876f0cc │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #26 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - cdp2 0, 1, cr15, cr8, cr10, {6} │ │ │ │ + cdp2 0, 1, cr15, cr10, cr10, {6} │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - stc2l 0, cr15, [lr], #792 @ 0x318 │ │ │ │ + ldc2l 0, cr15, [r0], #792 @ 0x318 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcsle r0, pc, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - cdp2 0, 0, cr15, cr8, cr10, {6} │ │ │ │ + cdp2 0, 0, cr15, cr10, cr10, {6} │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r2], -r1, asr #3 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf8f0f0cb │ │ │ │ + @ instruction: 0xf8f2f0cb │ │ │ │ @ instruction: 0x464b2210 │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - @ instruction: 0xf83af0cc │ │ │ │ + @ instruction: 0xf83cf0cc │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb3c28 │ │ │ │ + bl 0xfebb3bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0c6460d │ │ │ │ - @ instruction: 0x4606fcb7 │ │ │ │ + @ instruction: 0x4606fcb9 │ │ │ │ @ instruction: 0xd1212f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf806f7fc │ │ │ │ + @ instruction: 0xf822f7fc │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xfef18da2 │ │ │ │ + blx 0xfef98d66 │ │ │ │ ldrtmi r6, [r1], -sl, ror #16 │ │ │ │ ldreq r4, [r2], #-1584 @ 0xfffff9d0 │ │ │ │ - @ instruction: 0xffbef0ca │ │ │ │ + @ instruction: 0xffc0f0ca │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r5, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [r0, #808]! @ 0x328 │ │ │ │ + ldc2 0, cr15, [r2, #808]! @ 0x328 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @@ -78320,65 +78305,65 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [ip], -r4 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ @ instruction: 0xf0c64616 │ │ │ │ - @ instruction: 0xf1b9fc6b │ │ │ │ + @ instruction: 0xf1b9fc6d │ │ │ │ strmi r0, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf897d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e3d8 │ │ │ │ + blcs 0x6e39c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmdbvs r3!, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b383 │ │ │ │ strtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4628221f │ │ │ │ - @ instruction: 0xf926f0cb │ │ │ │ + @ instruction: 0xf928f0cb │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8d368a0 │ │ │ │ @ instruction: 0xf0c78000 │ │ │ │ - strtmi pc, [sl], -r3, lsl #18 │ │ │ │ + strtmi pc, [sl], -r5, lsl #18 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, r9, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1029 │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - @ instruction: 0xe7d1f83d │ │ │ │ + @ instruction: 0xe7d1f83f │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r4, r1, lsl #6 │ │ │ │ - rsbsvc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + rsbsvc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrmi lr, [r8], -lr, lsl #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r4, r1, lsl #6 │ │ │ │ - eoreq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + eoreq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4618e77a │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -78393,62 +78378,62 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d810 │ │ │ │ + blcs 0x5d7d4 │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ @ instruction: 0xf0c68004 │ │ │ │ - @ instruction: 0x4607fbd3 │ │ │ │ + @ instruction: 0x4607fbd5 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e4a8 │ │ │ │ + blcs 0x6e46c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5ff21 │ │ │ │ + @ instruction: 0xf8d5ff3d │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - strmi pc, [r0], r1, asr #23 │ │ │ │ + strmi pc, [r0], r3, asr #23 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d139 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e4cc │ │ │ │ + blcs 0x6e490 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf0c6ff0f │ │ │ │ - vfma.f32 d31, d7, d9 │ │ │ │ + @ instruction: 0xf0c6ff2b │ │ │ │ + vfma.f32 d31, d7, d11 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ pkhbtmi r2, r1, r5, lsl #7 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - @ instruction: 0x464bfd31 │ │ │ │ + @ instruction: 0x464bfd33 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r7, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - @ instruction: 0xf8d5fcb1 │ │ │ │ + @ instruction: 0xf8d5fcb3 │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - strmi pc, [r0], r7, lsl #23 │ │ │ │ + strmi pc, [r0], r9, lsl #23 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vhadd.s8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1029 │ │ │ │ - strb pc, [r6, r1, lsr #25] @ │ │ │ │ + strb pc, [r6, r3, lsr #25] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @ instruction: 0x461610d1 │ │ │ │ ldmib r0, {r2, r9, sl, lr}^ │ │ │ │ @@ -78458,55 +78443,55 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d914 │ │ │ │ + blcs 0x5d8d8 │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ @ instruction: 0xf0c68004 │ │ │ │ - @ instruction: 0x4607fb51 │ │ │ │ + @ instruction: 0x4607fb53 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d12e │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e5ac │ │ │ │ + blcs 0x6e570 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fe9f │ │ │ │ + @ instruction: 0xf8d5febb │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - @ instruction: 0x4680fb3f │ │ │ │ + strmi pc, [r0], r1, asr #22 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e5d0 │ │ │ │ + blcs 0x6e594 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [r2], -sp, lsl #29 @ │ │ │ │ + strbmi pc, [r2], -r9, lsr #29 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x462047b0 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ - blx 0xfe51ad6a │ │ │ │ + blx 0xfe51ad2e │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [ip], #-808 @ 0xfffffcd8 │ │ │ │ + ldc2 0, cr15, [lr], #-808 @ 0xfffffcd8 │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - blx 0x5190b2 │ │ │ │ + blx 0x599076 │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ sbcsle r0, r2, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [ip], #-808 @ 0xfffffcd8 │ │ │ │ + stc2 0, cr15, [lr], #-808 @ 0xfffffcd8 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ @@ -78516,92 +78501,92 @@ │ │ │ │ cmnlt r2, ip, asr #1 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ orrlt r0, r0, r1 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bleq 0xff080db8 │ │ │ │ + bleq 0xff080d7c │ │ │ │ submi lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c68008 │ │ │ │ - pkhtbmi pc, r1, r7, asr #21 @ │ │ │ │ + pkhtbmi pc, r1, r9, asr #21 @ │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d178 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e6a0 │ │ │ │ + blcs 0x6e664 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fe25 │ │ │ │ + @ instruction: 0xf8d5fe41 │ │ │ │ @ instruction: 0xf0c6a004 │ │ │ │ - strmi pc, [r0], r5, asr #21 │ │ │ │ + strmi pc, [r0], r7, asr #21 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e6c4 │ │ │ │ + blcs 0x6e688 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - svccs 0x0000fe13 │ │ │ │ + svccs 0x0000fe2f │ │ │ │ vand d29, d7, d29 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ vpmin.s8 d18, d28, d5 │ │ │ │ vqshl.s64 q10, q8, #0 │ │ │ │ mrc 7, 0, r0, cr13, cr1, {4} │ │ │ │ - bmi 0xbccc28 │ │ │ │ + bmi 0xbccbec │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ tstls r1, r3, lsl r4 │ │ │ │ @ instruction: 0xb1ae444a │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ andls r4, r0, #622592 @ 0x98000 │ │ │ │ - @ instruction: 0xf9f0f0c7 │ │ │ │ + @ instruction: 0xf9f2f0c7 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff464a │ │ │ │ strdcs pc, [r1], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrteq pc, [ip], #2263 @ 0x8d7 @ │ │ │ │ andls r4, r0, #28, 18 @ 0x70000 │ │ │ │ - @ instruction: 0xf9daf0c7 │ │ │ │ + @ instruction: 0xf9dcf0c7 │ │ │ │ vabd.s8 q15, q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca102a │ │ │ │ - svccs 0x0000fb9f │ │ │ │ - blmi 0x6111d4 │ │ │ │ + svccs 0x0000fba1 │ │ │ │ + blmi 0x611198 │ │ │ │ svclt 0x0070ee1d │ │ │ │ - beq 0xffc997f4 │ │ │ │ - bcs 0xfe5d99dc │ │ │ │ + beq 0xffc997b8 │ │ │ │ + bcs 0xfe5d99a0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrbmi pc, [r0, ip, asr #4]! @ │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf507440b │ │ │ │ @ instruction: 0xf0c76187 │ │ │ │ - @ instruction: 0xe7aef9b3 │ │ │ │ + @ instruction: 0xe7aef9b5 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0x1e99242 │ │ │ │ + blx 0x1f19206 │ │ │ │ svclt 0x0000e787 │ │ │ │ - addeq r3, fp, ip, ror #1 │ │ │ │ + addeq r3, fp, r8, lsr #2 │ │ │ │ addseq ip, r1, r8, lsr #18 │ │ │ │ addseq ip, r1, ip, lsr #19 │ │ │ │ - addeq r3, fp, ip, ror r0 │ │ │ │ + strheq r3, [fp], r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ ldmib r0, {r0, r4, r6, r7, ip}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ @@ -78609,410 +78594,410 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ - b 0x1124f6c │ │ │ │ + b 0x1124f30 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c6686e │ │ │ │ - @ instruction: 0x4607fa1f │ │ │ │ + strmi pc, [r7], -r1, lsr #20 │ │ │ │ cmple sp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ + stc2 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - blx 0x4192b8 │ │ │ │ + blx 0x49927c │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ - @ instruction: 0xf9fef0c6 │ │ │ │ + ldc2l 7, cr15, [r8, #-1004]! @ 0xfffffc14 │ │ │ │ + blx 0x9929c │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r7, r9, sl, lr} │ │ │ │ - blx 0xffe19304 │ │ │ │ + blx 0xffe992c8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96014416 │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #973078528 @ 0x3a000000 │ │ │ │ @ instruction: 0x61a8f506 │ │ │ │ strbeq pc, [r0, #-2262] @ 0xfffff72a @ │ │ │ │ - @ instruction: 0xf936f0c7 │ │ │ │ + @ instruction: 0xf938f0c7 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r3, asr #20 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - blx 0xffb99358 │ │ │ │ + blx 0xffc1931c │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf9c2f0c6 │ │ │ │ + @ instruction: 0xf9c4f0c6 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ adcsle r0, r3, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xff799378 │ │ │ │ + blx 0xff81933c │ │ │ │ svclt 0x0000e7b4 │ │ │ │ - addeq r2, fp, lr, ror pc │ │ │ │ + @ instruction: 0x008b2fba │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb4260 │ │ │ │ + bl 0xfebb4224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbccc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c6460e │ │ │ │ - @ instruction: 0x4605f99b │ │ │ │ + @ instruction: 0x4605f99d │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ + stc2 7, cr15, [r6, #-1004] @ 0xfffffc14 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cb2220 │ │ │ │ - @ instruction: 0x4620fb53 │ │ │ │ + @ instruction: 0x4620fb55 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1027 │ │ │ │ - @ instruction: 0xe7e3fa99 │ │ │ │ + @ instruction: 0xe7e3fa9b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-124] @ 0xffffff84 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106958 │ │ │ │ tstle r7, r0, ror r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ @ instruction: 0xf0c64690 │ │ │ │ - @ instruction: 0x2c0ff955 │ │ │ │ + @ instruction: 0x2c0ff957 │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ + stc2l 7, cr15, [r0], {251} @ 0xfb │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xf944f0c6 │ │ │ │ + @ instruction: 0xf946f0c6 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - stc2l 0, cr15, [r8, #792]! @ 0x318 │ │ │ │ + stc2l 0, cr15, [sl, #792]! @ 0x318 │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ stmib sp, {r0, r1, r3, r6, sl, lr}^ │ │ │ │ ldrmi r4, [sl], -r0 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vqadd.s8 d13, d0, d5 │ │ │ │ @ instruction: 0xf8d051c4 │ │ │ │ @ instruction: 0xf0c705c4 │ │ │ │ - strtmi pc, [r8], -sp, ror #16 │ │ │ │ + strtmi pc, [r8], -pc, ror #16 │ │ │ │ @ instruction: 0x464a6831 │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50087f0 │ │ │ │ @ instruction: 0xf8d061c9 │ │ │ │ @ instruction: 0xf0c70648 │ │ │ │ - ubfx pc, r7, #16, #9 │ │ │ │ + ubfx pc, r9, #16, #9 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - blx 0x7994f8 │ │ │ │ + blx 0x8194bc │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf804f0cc │ │ │ │ + @ instruction: 0xf806f0cc │ │ │ │ vaba.s8 d30, d20, d28 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1024 │ │ │ │ - ldr pc, [sp, sp, lsl #20] │ │ │ │ + ldr pc, [sp, pc, lsl #20] │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffcef0cb │ │ │ │ + @ instruction: 0xffd0f0cb │ │ │ │ svclt 0x0000e7ae │ │ │ │ - strdeq r2, [fp], r2 @ │ │ │ │ + addeq r2, fp, lr, lsr #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ ldmdblt r0!, {r7, ip} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs pc, {r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ @ instruction: 0xf0c6460d │ │ │ │ - strmi pc, [r6], -r5, asr #17 │ │ │ │ + strmi pc, [r6], -r7, asr #17 │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + ldc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf8b4f0c6 │ │ │ │ + @ instruction: 0xf8b6f0c6 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ cmple r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ + ldc2 7, cr15, [lr], {251} @ 0xfb │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - @ instruction: 0xf8d5ffaf │ │ │ │ + @ instruction: 0xf8d5ffb1 │ │ │ │ @ instruction: 0xf0c6800c │ │ │ │ - @ instruction: 0x4607f89d │ │ │ │ + @ instruction: 0x4607f89f │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d136 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6eb14 │ │ │ │ + blcs 0x6ead8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldrtmi pc, [r2], -fp, ror #23 @ │ │ │ │ + ldrtmi pc, [r2], -r7, lsl #24 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - blx 0x14195d0 │ │ │ │ + blx 0x1499594 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1027 │ │ │ │ - @ instruction: 0xf8d5f999 │ │ │ │ + @ instruction: 0xf8d5f99b │ │ │ │ @ instruction: 0xf0c68008 │ │ │ │ - strmi pc, [r7], -pc, ror #16 │ │ │ │ + @ instruction: 0x4607f871 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d26 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - ldr pc, [fp, r9, lsl #19]! │ │ │ │ + ldr pc, [fp, fp, lsl #19]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf980f0ca │ │ │ │ + @ instruction: 0xf982f0ca │ │ │ │ svclt 0x0000e7c9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ mlaslt r0, sp, r8, pc @ │ │ │ │ - @ instruction: 0xf846f0c6 │ │ │ │ + @ instruction: 0xf848f0c6 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r7, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe59b33a │ │ │ │ + blx 0xfec9b2fe │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xf834f0c6 │ │ │ │ + @ instruction: 0xf836f0c6 │ │ │ │ @ instruction: 0xf1ba4607 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf89580cb │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ec08 │ │ │ │ + blcs 0x6ebcc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fb81 │ │ │ │ + @ instruction: 0xf1b9fb9d │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf0ca4620 │ │ │ │ - @ instruction: 0xf1bbfcf1 │ │ │ │ + @ instruction: 0xf1bbfcf3 │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - ldrtmi pc, [sl], -r9, ror #25 @ │ │ │ │ + ldrtmi pc, [sl], -fp, ror #25 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff1ef0ca │ │ │ │ + @ instruction: 0xff20f0ca │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, ror #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 12, cr15, cr14, cr11, {6} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr11, {6} │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - ldrtmi pc, [sl], -r7, asr #29 @ │ │ │ │ + ldrtmi pc, [sl], -r9, asr #29 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 15, cr15, cr8, cr10, {6} │ │ │ │ + cdp2 0, 15, cr15, cr10, cr10, {6} │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ @ instruction: 0xf0c5800c │ │ │ │ - strmi pc, [r7], -r3, ror #31 │ │ │ │ + strmi pc, [r7], -r5, ror #31 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xc9b402 │ │ │ │ + blx 0x139b3c6 │ │ │ │ @ instruction: 0xee1d4b51 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - @ instruction: 0xff12f0c6 │ │ │ │ + @ instruction: 0xff14f0c6 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, lsl r8 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0c568f7 │ │ │ │ - strmi pc, [r0], r7, lsr #31 │ │ │ │ + strmi pc, [r0], r9, lsr #31 │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffe1b474 │ │ │ │ + blx 0x51b43a │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xff96f0c5 │ │ │ │ + @ instruction: 0xff98f0c5 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff99b498 │ │ │ │ - @ instruction: 0xff86f0c5 │ │ │ │ + blx 0x9b45e │ │ │ │ + @ instruction: 0xff88f0c5 │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0ca4681 │ │ │ │ - @ instruction: 0x463bfc55 │ │ │ │ + @ instruction: 0x463bfc57 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cb4900 │ │ │ │ - ldmvs r1!, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r1!, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ @ instruction: 0xffdef7fe │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe463a │ │ │ │ ldrdcs pc, [r1], -r9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf882f0ca │ │ │ │ + @ instruction: 0xf884f0ca │ │ │ │ vaba.s8 d30, d4, d21 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1027 │ │ │ │ - @ instruction: 0xe719f879 │ │ │ │ + @ instruction: 0xe719f87b │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf870f0ca │ │ │ │ + @ instruction: 0xf872f0ca │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xff46f0c5 │ │ │ │ + @ instruction: 0xff48f0c5 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcle r0, pc, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf860f0ca │ │ │ │ + @ instruction: 0xf862f0ca │ │ │ │ vaba.s8 d30, d20, d16 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - @ instruction: 0xe75bf857 │ │ │ │ - addeq r2, fp, r6, lsr fp │ │ │ │ + @ instruction: 0xe75bf859 │ │ │ │ + addeq r2, fp, r2, ror fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb4768 │ │ │ │ + bl 0xfebb472c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r7, [r3], r1 │ │ │ │ @ instruction: 0x4632e9d0 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ mvnsmi fp, #-1073741801 @ 0xc0000017 │ │ │ │ streq pc, [r1], #-6 │ │ │ │ andcs fp, r0, ip, ror r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bleq 0xff98cd58 │ │ │ │ + bleq 0xff98cd1c │ │ │ │ strbmi lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf00443e4 │ │ │ │ stccs 4, cr0, [r0], {1} │ │ │ │ strls sp, [r0, #-495] @ 0xfffffe11 │ │ │ │ mrc2 7, 5, pc, cr0, cr15, {7} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -79022,82 +79007,82 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - cdp2 0, 14, cr15, cr14, cr5, {6} │ │ │ │ + cdp2 0, 15, cr15, cr0, cr5, {6} │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xf9b5e8 │ │ │ │ + blx 0x169b5ac │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - cdp2 0, 13, cr15, cr12, cr5, {6} │ │ │ │ + cdp2 0, 13, cr15, cr14, cr5, {6} │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6eef8 │ │ │ │ + blcs 0x6eebc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fa29 │ │ │ │ + @ instruction: 0xf1b9fa45 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf1b8fd79 │ │ │ │ + @ instruction: 0xf1b8fd95 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - cdp2 0, 15, cr15, cr0, cr5, {6} │ │ │ │ + cdp2 0, 15, cr15, cr2, cr5, {6} │ │ │ │ @ instruction: 0xf0c54680 │ │ │ │ - strtmi pc, [r9], -sp, ror #29 │ │ │ │ + strtmi pc, [r9], -pc, ror #29 │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf9eaf0cf │ │ │ │ + @ instruction: 0xf9ecf0cf │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9e6f0cf │ │ │ │ + @ instruction: 0xf9e8f0cf │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0cc4640 │ │ │ │ - ldmvs r3!, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a5 │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x6ef58 │ │ │ │ + blcs 0x6ef1c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4648f9f9 │ │ │ │ + @ instruction: 0x4648fa15 │ │ │ │ @ instruction: 0xf0cf4621 │ │ │ │ - strbmi pc, [sl], -pc, asr #19 @ │ │ │ │ + @ instruction: 0x464af9d1 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x2999ce │ │ │ │ + blx 0x319992 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - @ instruction: 0xf0c5fa2f │ │ │ │ - andscs pc, pc, #2192 @ 0x890 │ │ │ │ + @ instruction: 0xf0c5fa31 │ │ │ │ + andscs pc, pc, #2224 @ 0x8b0 │ │ │ │ strmi r4, [r2], r9, lsr #12 │ │ │ │ - blx 0x16999de │ │ │ │ - cdp2 0, 8, cr15, cr2, cr5, {6} │ │ │ │ + blx 0x17199a2 │ │ │ │ + cdp2 0, 8, cr15, cr4, cr5, {6} │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cb4680 │ │ │ │ - andcs pc, r1, sp, ror pc @ │ │ │ │ - blx 0xd199e6 │ │ │ │ + andcs pc, r1, pc, ror pc @ │ │ │ │ + blx 0xd999aa │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrbmi r9, [r3], -r0 │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf0cb8004 │ │ │ │ - @ instruction: 0xf8d9fbcb │ │ │ │ + @ instruction: 0xf8d9fbcd │ │ │ │ strbmi r1, [r0], -r0 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffd6f0cb │ │ │ │ + @ instruction: 0xffd8f0cb │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ andcs pc, r1, sp, asr #29 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -79110,54 +79095,54 @@ │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r4, [r1], #-1044 @ 0xfffffbec │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - ldc2 0, cr15, [r6, #792] @ 0x318 │ │ │ │ + ldc2 0, cr15, [r8, #792] @ 0x318 │ │ │ │ vaba.s8 q15, q10, q2 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xf1b9ff5b │ │ │ │ + @ instruction: 0xf1b9ff5d │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf95cf0cb │ │ │ │ + @ instruction: 0xf95ef0cb │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + ldc2l 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf8d6ffe3 │ │ │ │ + @ instruction: 0xf8d6ffe5 │ │ │ │ @ instruction: 0xf1b8800c │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ - cdp2 0, 1, cr15, cr8, cr5, {6} │ │ │ │ + cdp2 0, 1, cr15, cr10, cr5, {6} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - blmi 0x39d474 │ │ │ │ + blmi 0x39d440 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - str pc, [r1, -r9, lsr #30]! │ │ │ │ + str pc, [r1, -fp, lsr #30]! │ │ │ │ subvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf0c91023 │ │ │ │ - smmul sl, pc, pc @ │ │ │ │ - addeq r2, fp, sl, asr #16 │ │ │ │ - @ instruction: 0x008b27b8 │ │ │ │ + ldrb pc, [sl, -r1, lsr #30] @ │ │ │ │ + addeq r2, fp, r6, lsl #17 │ │ │ │ + strdeq r2, [fp], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb49dc │ │ │ │ + bl 0xfebb49a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79177,90 +79162,90 @@ │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0c54699 │ │ │ │ - stccs 13, cr15, [pc], {185} @ 0xb9 │ │ │ │ + stccs 13, cr15, [pc], {187} @ 0xbb │ │ │ │ cmnle pc, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf908f7fb │ │ │ │ + @ instruction: 0xf924f7fb │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - stc2 0, cr15, [r8, #788]! @ 0x314 │ │ │ │ + stc2 0, cr15, [sl, #788]! @ 0x314 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmnle r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8f6f7fb │ │ │ │ + @ instruction: 0xf912f7fb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01d │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xf822f0ca │ │ │ │ + @ instruction: 0xf824f0ca │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - blx 0xfed19bd6 │ │ │ │ + blx 0xfed99b9a │ │ │ │ strtmi fp, [r8], -r7, ror #19 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 14 @ 0x3c00000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf98cf0ca │ │ │ │ + @ instruction: 0xf98ef0ca │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - blx 0xfe619c0e │ │ │ │ + blx 0xfe699bd2 │ │ │ │ rscle r2, r2, r0, lsl #30 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ - stc2l 0, cr15, [r8, #-788]! @ 0xfffffcec │ │ │ │ + stc2l 0, cr15, [sl, #-788]! @ 0xfffffcec │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ teqle r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8b6f7fb │ │ │ │ + @ instruction: 0xf8d2f7fb │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - ldc2 0, cr15, [r8], {198} @ 0xc6 │ │ │ │ + ldc2 0, cr15, [sl], {198} @ 0xc6 │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xe79bfe5d │ │ │ │ + @ instruction: 0xe79bfe5f │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - cdp2 0, 5, cr15, cr4, cr9, {6} │ │ │ │ + cdp2 0, 5, cr15, cr6, cr9, {6} │ │ │ │ vabd.s8 d30, d20, d0 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - strb pc, [r9, fp, asr #28] @ │ │ │ │ - addeq r2, fp, r2, asr #12 │ │ │ │ + strb pc, [r9, sp, asr #28] @ │ │ │ │ + addeq r2, fp, lr, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ addlt r0, r3, r8, asr #1 │ │ │ │ @@ -79275,182 +79260,182 @@ │ │ │ │ pop {sl, fp} │ │ │ │ stmiaeq r0, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ subvc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c59004 │ │ │ │ - @ instruction: 0x4680fcf5 │ │ │ │ + @ instruction: 0x4680fcf7 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d157 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f264 │ │ │ │ + blcs 0x6f228 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5f843 │ │ │ │ + @ instruction: 0xf8d5f85f │ │ │ │ @ instruction: 0xf0c5a008 │ │ │ │ - strmi pc, [r1], r3, ror #25 │ │ │ │ + strmi pc, [r1], r5, ror #25 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f288 │ │ │ │ + blcs 0x6f24c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x464bf831 │ │ │ │ + strbmi pc, [fp], -sp, asr #16 @ │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0cb4648 │ │ │ │ - @ instruction: 0xf8d5faf7 │ │ │ │ + @ instruction: 0xf8d5faf9 │ │ │ │ @ instruction: 0xf1baa00c │ │ │ │ andsle r0, r6, pc, lsl #30 │ │ │ │ - stc2l 0, cr15, [r8], {197} @ 0xc5 │ │ │ │ + stc2l 0, cr15, [sl], {197} @ 0xc5 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534683 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - msrlt SPSR_fsxc, #14656 @ 0x3940 │ │ │ │ + msrlt SPSR_fsxc, #14784 @ 0x39c0 │ │ │ │ @ instruction: 0xf0c62000 │ │ │ │ - @ instruction: 0x465bf975 │ │ │ │ + @ instruction: 0x465bf977 │ │ │ │ strbmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cb9800 │ │ │ │ - bllt 0x121c48c │ │ │ │ + bllt 0x121c458 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, r7, lsl sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [r0, #804] @ 0x324 │ │ │ │ + stc2l 0, cr15, [r2, #804] @ 0x324 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - @ instruction: 0xe7a8fdb7 │ │ │ │ + @ instruction: 0xe7a8fdb9 │ │ │ │ @ instruction: 0x4641465a │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - mcrcs 13, 0, pc, cr0, cr1, {7} @ │ │ │ │ + mcrcs 13, 0, pc, cr0, cr3, {7} @ │ │ │ │ @ instruction: 0x4649d0d6 │ │ │ │ andscs r4, pc, #72, 12 @ 0x4800000 │ │ │ │ - @ instruction: 0xf8faf0ca │ │ │ │ + @ instruction: 0xf8fcf0ca │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - strb pc, [fp, r5, ror #27] @ │ │ │ │ + strb pc, [fp, r7, ror #27] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs lr, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf0c5460d │ │ │ │ - strmi pc, [r7], -r3, ror #24 │ │ │ │ + strmi pc, [r7], -r5, ror #24 │ │ │ │ cmple fp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffb2f7fa │ │ │ │ + @ instruction: 0xffcef7fa │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - mrrc2 0, 12, pc, r2, cr5 @ │ │ │ │ + mrrc2 0, 12, pc, r4, cr5 @ │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple r0, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffa0f7fa │ │ │ │ + @ instruction: 0xffbcf7fa │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ @ instruction: 0xf506443b │ │ │ │ ldrmi r6, [sl], -sl, ror #3 │ │ │ │ smmlseq r0, r6, r8, pc @ │ │ │ │ - blx 0x1799e76 │ │ │ │ + blx 0x1819e3a │ │ │ │ cdpcs 8, 0, cr6, cr15, cr14, {7} │ │ │ │ @ instruction: 0xf0c5d00f │ │ │ │ - @ instruction: 0xf244fc2b │ │ │ │ + @ instruction: 0xf244fc2d │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [r8, #-804] @ 0xfffffcdc │ │ │ │ + stc2l 0, cr15, [sl, #-804] @ 0xfffffcdc │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c94638 │ │ │ │ - strtmi pc, [r0], -r3, lsl #27 │ │ │ │ + strtmi pc, [r0], -r5, lsl #27 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ stc2 7, cr15, [r2], {254} @ 0xfe │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - ldr pc, [pc, fp, lsr #26]! │ │ │ │ + ldr pc, [pc, sp, lsr #26]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r2, #-804]! @ 0xfffffcdc │ │ │ │ + stc2 0, cr15, [r4, #-804]! @ 0xfffffcdc │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - addeq r2, fp, lr, lsl r4 │ │ │ │ + addeq r2, fp, sl, asr r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8904604 │ │ │ │ ldrdlt r0, [r3], r1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r5, r8, sl, fp, sp, lr} │ │ │ │ suble r2, pc, r0, lsl #16 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ stmdavs pc!, {r4, r5, r6, ip, lr, pc}^ @ │ │ │ │ - blx 0xff899f12 │ │ │ │ + blx 0xff919ed6 │ │ │ │ svccs 0x000f4680 │ │ │ │ @ instruction: 0xf894d161 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f48c │ │ │ │ + blcs 0x6f450 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5ff2f │ │ │ │ + @ instruction: 0xf8d5ff4b │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - strmi pc, [r7], -pc, asr #23 │ │ │ │ + @ instruction: 0x4607fbd1 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d146 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f4b0 │ │ │ │ + blcs 0x6f474 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0xa9d8b0 │ │ │ │ + blmi 0xa9d8e4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrmi r2, [r7], #-917 @ 0xfffffc6b │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ movwlt r2, #26368 @ 0x6700 │ │ │ │ bicsvc pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x07d4f8d0 │ │ │ │ - blx 0x19f88 │ │ │ │ + blx 0x99f4e │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, fp, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -79459,135 +79444,135 @@ │ │ │ │ andlt sp, r3, pc, lsr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf60083f0 │ │ │ │ @ instruction: 0xf8d00158 │ │ │ │ @ instruction: 0xf0c60858 │ │ │ │ - @ instruction: 0xe7ddfadd │ │ │ │ + @ instruction: 0xe7ddfadf │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r2], #804 @ 0x324 │ │ │ │ + stc2 0, cr15, [r4], #804 @ 0x324 │ │ │ │ vaba.s8 d30, d20, d25 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - @ instruction: 0xe79efc99 │ │ │ │ + @ instruction: 0xe79efc9b │ │ │ │ bfi r4, r8, #12, #17 │ │ │ │ - addeq r2, fp, r0, lsl r3 │ │ │ │ + addeq r2, fp, ip, asr #6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r2], r5, lsl #12 │ │ │ │ @ instruction: 0xf0c54699 │ │ │ │ - @ instruction: 0x2c0ffb5f │ │ │ │ + @ instruction: 0x2c0ffb61 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f5b0 │ │ │ │ + blcs 0x6f574 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmvs r4!, {r0, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x141a036 │ │ │ │ + ldmvs r4!, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x1499ffa │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 4, pc, cr12, cr10, {7} │ │ │ │ + mrc2 7, 5, pc, cr8, cr10, {7} │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xf9ecf7fc │ │ │ │ - blx 0x1b1a066 │ │ │ │ + blx 0x29bd00 │ │ │ │ + blx 0x1b9a02a │ │ │ │ @ instruction: 0xf0c54604 │ │ │ │ - strbmi pc, [r1], -r7, ror #22 @ │ │ │ │ + strbmi pc, [r1], -r9, ror #22 @ │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - cdp2 0, 6, cr15, cr4, cr14, {6} │ │ │ │ + cdp2 0, 6, cr15, cr6, cr14, {6} │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 0, 6, cr15, cr0, cr14, {6} │ │ │ │ + cdp2 0, 6, cr15, cr2, cr14, {6} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf1b94620 │ │ │ │ subsle r0, r4, r0, lsl #30 │ │ │ │ - @ instruction: 0xffcaf0cb │ │ │ │ + @ instruction: 0xffccf0cb │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - blx 0x79a09a │ │ │ │ + blx 0x81a05e │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r5, r7, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 3, pc, cr10, cr10, {7} @ │ │ │ │ - blx 0x39a0ba │ │ │ │ + mcr2 7, 4, pc, cr6, cr10, {7} @ │ │ │ │ + blx 0x41a07e │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple ip, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 2, pc, cr10, cr10, {7} │ │ │ │ - blx 0xc9a0da │ │ │ │ + mrc2 7, 3, pc, cr6, cr10, {7} │ │ │ │ + blx 0xd1a09e │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ce4607 │ │ │ │ - ldrtmi pc, [sl], -r7, ror #28 @ │ │ │ │ + ldrtmi pc, [sl], -r9, ror #28 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff6af0cb │ │ │ │ + @ instruction: 0xff6cf0cb │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ @ instruction: 0xf0c56837 │ │ │ │ - strtmi pc, [r1], -sp, ror #21 │ │ │ │ + strtmi pc, [r1], -pc, ror #21 │ │ │ │ @ instruction: 0xf0ce4606 │ │ │ │ - @ instruction: 0x4632fdb3 │ │ │ │ + @ instruction: 0x4632fdb5 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x141bdee │ │ │ │ - blx 0xff91a10c │ │ │ │ + blx 0x141bdb2 │ │ │ │ + blx 0xff99a0d0 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r2, #824] @ 0x338 │ │ │ │ + stc2l 0, cr15, [r4, #824] @ 0x338 │ │ │ │ strtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ andcs pc, r1, r3, asr #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0cb87f0 │ │ │ │ - str pc, [r9, r5, asr #30]! │ │ │ │ + str pc, [r9, r7, asr #30]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - blx 0xffb1a15a │ │ │ │ + blx 0xffb9a11e │ │ │ │ @ instruction: 0xf0c568b4 │ │ │ │ - strmi pc, [r7], -r1, asr #21 │ │ │ │ + strmi pc, [r7], -r3, asr #21 │ │ │ │ @ instruction: 0xf43f2c0f │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - @ instruction: 0xf1bafbdb │ │ │ │ + @ instruction: 0xf1bafbdd │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ andscs sl, r0, #468 @ 0x1d4 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 0, cr15, [ip, #808] @ 0x328 │ │ │ │ + ldc2l 0, cr15, [lr, #808] @ 0x328 │ │ │ │ vabd.s8 q15, q2, q15 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - str pc, [r3, r9, asr #23]! │ │ │ │ + str pc, [r3, fp, asr #23]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xff09a1ae │ │ │ │ + blx 0xff11a172 │ │ │ │ svclt 0x0000e78a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb5094 │ │ │ │ + bl 0xfebb5058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79608,808 +79593,808 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - b 0x1125f08 │ │ │ │ + b 0x1125ecc │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c568ae │ │ │ │ - @ instruction: 0x4607fa51 │ │ │ │ + @ instruction: 0x4607fa53 │ │ │ │ cmnle lr, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ ldrdhi pc, [r4], -r5 │ │ │ │ - blx 0x109a250 │ │ │ │ + blx 0x111a214 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmnle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ + stc2 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - @ instruction: 0xf830f0cb │ │ │ │ + @ instruction: 0xf832f0cb │ │ │ │ @ instruction: 0xf0c52000 │ │ │ │ - @ instruction: 0xf8d5fee3 │ │ │ │ + @ instruction: 0xf8d5fee5 │ │ │ │ strmi sl, [r0], ip │ │ │ │ - blx 0x99a288 │ │ │ │ + blx 0xa1a24c │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r2, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xffbef0ca │ │ │ │ + @ instruction: 0xffc0f0ca │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - blx 0x31a2bc │ │ │ │ + blx 0x39a280 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r8, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r4, #-1000]! @ 0xfffffc18 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xffa4f0ca │ │ │ │ + @ instruction: 0xffa6f0ca │ │ │ │ ldrtmi r6, [sl], -r9, ror #17 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4620fa59 │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ - blx 0x159bfe0 │ │ │ │ + blx 0x159bfa4 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91026 │ │ │ │ - @ instruction: 0xf8d5fafd │ │ │ │ + @ instruction: 0xf8d5faff │ │ │ │ @ instruction: 0xf0c58004 │ │ │ │ - @ instruction: 0x4606f9d3 │ │ │ │ + @ instruction: 0x4606f9d5 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d2 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - ldr pc, [r3, sp, ror #21] │ │ │ │ + ldr pc, [r3, pc, ror #21] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - blx 0xff99a364 │ │ │ │ + blx 0xffa1a328 │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xe79dfadb │ │ │ │ + @ instruction: 0xe79dfadd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb525c │ │ │ │ + bl 0xfebb5220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c5460e │ │ │ │ - @ instruction: 0x4605f99d │ │ │ │ + @ instruction: 0x4605f99f │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ + stc2 7, cr15, [r8, #-1000] @ 0xfffffc18 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8d8f0cb │ │ │ │ + @ instruction: 0xf8daf0cb │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xfe79a3f4 │ │ │ │ + blx 0xfe81a3b8 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r4], r0 │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdaeq r3, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf962f0c5 │ │ │ │ + @ instruction: 0xf964f0c5 │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f988 │ │ │ │ + blcs 0x6f94c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf0c5fcb1 │ │ │ │ - @ instruction: 0x4629f953 │ │ │ │ + @ instruction: 0xf0c5fccd │ │ │ │ + @ instruction: 0x4629f955 │ │ │ │ @ instruction: 0xf0c94607 │ │ │ │ - @ instruction: 0xf8d6fa75 │ │ │ │ + @ instruction: 0xf8d6fa77 │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - strmi pc, [r5], -fp, asr #18 │ │ │ │ + strmi pc, [r5], -sp, asr #18 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f9b8 │ │ │ │ + blcs 0x6f97c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x61d3a8 │ │ │ │ + blmi 0x61d3dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ ldrtmi r8, [r9], #-0 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strtmi r9, [sl], -r1, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - ldc2l 0, cr15, [r8], #-844 @ 0xfffffcb4 │ │ │ │ + ldc2l 0, cr15, [sl], #-844 @ 0xfffffcb4 │ │ │ │ @ instruction: 0x462a6871 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x109a4ac │ │ │ │ + blx 0x111a470 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - @ instruction: 0xe7d2fa37 │ │ │ │ - addeq r1, fp, lr, lsl #28 │ │ │ │ + @ instruction: 0xe7d2fa39 │ │ │ │ + addeq r1, fp, sl, asr #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - @ instruction: 0xf8fef0c5 │ │ │ │ + @ instruction: 0xf900f0c5 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fa90 │ │ │ │ + blcs 0x6fa54 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4fc4d │ │ │ │ + @ instruction: 0xf8d4fc69 │ │ │ │ @ instruction: 0xf0c5a008 │ │ │ │ - strmi pc, [r5], -sp, ror #17 │ │ │ │ + strmi pc, [r5], -pc, ror #17 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d179 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fab4 │ │ │ │ + blcs 0x6fa78 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x462bfc3b │ │ │ │ + @ instruction: 0x462bfc57 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b94638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - cdp2 0, 13, cr15, cr10, cr10, {6} │ │ │ │ + cdp2 0, 13, cr15, cr12, cr10, {6} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe47f0 │ │ │ │ @ instruction: 0xf0cab92d │ │ │ │ - @ instruction: 0xf1b8fee9 │ │ │ │ + @ instruction: 0xf1b8feeb │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0x9010f8d4 │ │ │ │ - @ instruction: 0xf8baf0c5 │ │ │ │ + @ instruction: 0xf8bcf0c5 │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r8], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - @ instruction: 0xf8a8f0c5 │ │ │ │ + @ instruction: 0xf8aaf0c5 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ cmple sp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffe1c272 │ │ │ │ + ldc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - cdp2 0, 4, cr15, cr2, cr10, {6} │ │ │ │ - blcs 0x78328 │ │ │ │ + cdp2 0, 4, cr15, cr4, cr10, {6} │ │ │ │ + blcs 0x782ec │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46290895 │ │ │ │ ldrdeq pc, [r4], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf9acf0c9 │ │ │ │ + @ instruction: 0xf9aef0c9 │ │ │ │ ldrdeq pc, [r8], #-136 @ 0xffffff78 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - blx 0x1f1a5e2 │ │ │ │ + blx 0x1f9a5a6 │ │ │ │ vabd.s8 d30, d20, d30 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91025 │ │ │ │ - @ instruction: 0xf8d4f99d │ │ │ │ + @ instruction: 0xf8d4f99f │ │ │ │ @ instruction: 0xf0c5a008 │ │ │ │ - @ instruction: 0x4605f873 │ │ │ │ + @ instruction: 0x4605f875 │ │ │ │ svceq 0x000ff1ba │ │ │ │ vhadd.s8 d29, d20, d5 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - str pc, [r6, sp, lsl #19] │ │ │ │ + str pc, [r6, pc, lsl #19] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf984f0c9 │ │ │ │ + @ instruction: 0xf986f0c9 │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - @ instruction: 0xf85af0c5 │ │ │ │ + @ instruction: 0xf85cf0c5 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf974f0c9 │ │ │ │ + @ instruction: 0xf976f0c9 │ │ │ │ svclt 0x0000e7b2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [sp], -pc, lsl #17 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ - @ instruction: 0xf83ef0c5 │ │ │ │ + @ instruction: 0xf840f0c5 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fc10 │ │ │ │ + blcs 0x6fbd4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5fb8d │ │ │ │ + @ instruction: 0xf8d5fba9 │ │ │ │ @ instruction: 0xf0c5900c │ │ │ │ - strmi pc, [r7], -sp, lsr #16 │ │ │ │ + strmi pc, [r7], -pc, lsr #16 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fc34 │ │ │ │ + blcs 0x6fbf8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afb7b │ │ │ │ + @ instruction: 0x463afb97 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff28f0c9 │ │ │ │ + @ instruction: 0xff2af0c9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs fp!, {r0, r3, r5, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe43f8 │ │ │ │ vtst.8 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - @ instruction: 0xf8d5f92b │ │ │ │ + @ instruction: 0xf8d5f92d │ │ │ │ @ instruction: 0xf0c5900c │ │ │ │ - strmi pc, [r7], -r1, lsl #16 │ │ │ │ + strmi pc, [r7], -r3, lsl #16 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - @ instruction: 0x463af91b │ │ │ │ + @ instruction: 0x463af91d │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 15, cr15, cr14, cr9, {6} │ │ │ │ + @ instruction: 0xff00f0c9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d5d0d5 │ │ │ │ @ instruction: 0xf0c48010 │ │ │ │ - strmi pc, [r7], -r9, ror #31 │ │ │ │ + strmi pc, [r7], -fp, ror #31 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fcbc │ │ │ │ + blcs 0x6fc80 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afb37 │ │ │ │ + @ instruction: 0x463afb53 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf93cf0c9 │ │ │ │ - blcs 0x784c0 │ │ │ │ + @ instruction: 0xf93ef0c9 │ │ │ │ + blcs 0x78484 │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46210795 │ │ │ │ @ instruction: 0xf0c96c78 │ │ │ │ - ldcvs 8, cr15, [r8], #964 @ 0x3c4 │ │ │ │ + ldcvs 8, cr15, [r8], #972 @ 0x3cc │ │ │ │ @ instruction: 0xf0c94621 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8def0c9 │ │ │ │ + @ instruction: 0xf8e0f0c9 │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb5658 │ │ │ │ + bl 0xfebb561c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ andsle r2, r8, r1, lsl #22 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ ldrle r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - blvs 0x166fd14 │ │ │ │ + blvs 0x166fcd8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c94030 │ │ │ │ - @ instruction: 0xf890b8b7 │ │ │ │ + @ instruction: 0xf890b8b9 │ │ │ │ stmdblt sl!, {r0, r4, r6, r7, sp} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [sp], #-1682 @ 0xfffff96e │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ @ instruction: 0xf06fbfeb │ │ │ │ strtmi r0, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0c94620 │ │ │ │ - ldrb pc, [sp, sp, lsl #20] @ │ │ │ │ + ldrb pc, [sp, pc, lsl #20] @ │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ sbcvs r2, r2, r3, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xff2830e0 │ │ │ │ + blvs 0xff2830a4 │ │ │ │ @ instruction: 0xf0c94621 │ │ │ │ - blls 0xdcce0 │ │ │ │ + blls 0xdccac │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c9461a │ │ │ │ - vmul.i8 , , │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0cb6819 │ │ │ │ - @ instruction: 0xf04ff883 │ │ │ │ + @ instruction: 0xf04ff885 │ │ │ │ strvs r3, [fp, #1023]! @ 0x3ff │ │ │ │ svclt 0x0000e7b0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r0, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - @ instruction: 0xff46f0c4 │ │ │ │ + @ instruction: 0xff48f0c4 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fe00 │ │ │ │ + blcs 0x6fdc4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ff55 │ │ │ │ + @ instruction: 0xf8d4ff71 │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - strmi pc, [r5], -pc, lsr #30 │ │ │ │ + @ instruction: 0x4605ff31 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fe30 │ │ │ │ + blcs 0x6fdf4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afa7d │ │ │ │ + @ instruction: 0x463afa99 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ ldrbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ smmlsr fp, r0, pc, r4 @ │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf830f0c9 │ │ │ │ + @ instruction: 0xf832f0c9 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - ldrtmi pc, [sl], -r7, lsr #16 @ │ │ │ │ + ldrtmi pc, [sl], -r9, lsr #16 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - @ instruction: 0xf818f0c9 │ │ │ │ + @ instruction: 0xf81af0c9 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - @ instruction: 0xf814f0c9 │ │ │ │ + @ instruction: 0xf816f0c9 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -sp, asr #17 │ │ │ │ ldrdge pc, [r0], -sp @ │ │ │ │ ldrmi r4, [r1], r7, lsl #12 │ │ │ │ @ instruction: 0xf0c44698 │ │ │ │ - stccs 14, cr15, [pc, #-876] @ 0x5e29c │ │ │ │ + stccs 14, cr15, [pc, #-884] @ 0x5e258 │ │ │ │ tstle ip, r4, lsl #12 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xb1c608 │ │ │ │ + blx 0x121c5cc │ │ │ │ ldrdcs lr, [r4, -r6] │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - mcr2 7, 7, pc, cr10, cr11, {7} @ │ │ │ │ + @ instruction: 0xff06f7fb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ @ instruction: 0x46536871 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vabd.s8 d30, d4, d4 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81025 │ │ │ │ - ubfx pc, r9, #31, #4 │ │ │ │ + ubfx pc, fp, #31, #4 │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ stclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xffd0f0c8 │ │ │ │ + @ instruction: 0xffd2f0c8 │ │ │ │ strtmi r6, [r1], -r8, lsr #25 │ │ │ │ - @ instruction: 0xffccf0c8 │ │ │ │ + @ instruction: 0xffcef0c8 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r0, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ - cdp2 0, 9, cr15, cr2, cr4, {6} │ │ │ │ + cdp2 0, 9, cr15, cr4, cr4, {6} │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ff68 │ │ │ │ + blcs 0x6ff2c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4f9e1 │ │ │ │ + @ instruction: 0xf8d4f9fd │ │ │ │ @ instruction: 0xf0c4b00c │ │ │ │ - strmi pc, [r7], -r1, lsl #29 │ │ │ │ + strmi pc, [r7], -r3, lsl #29 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d140 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ff8c │ │ │ │ + blcs 0x6ff50 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [sl], -pc, asr #19 │ │ │ │ + strtmi pc, [sl], -fp, ror #19 │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ff47 │ │ │ │ + @ instruction: 0xf8d4ff63 │ │ │ │ @ instruction: 0xf0c4b004 │ │ │ │ - strmi pc, [r5], -r9, ror #28 │ │ │ │ + strmi pc, [r5], -fp, ror #28 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ffbc │ │ │ │ + blcs 0x6ff80 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463af9b7 │ │ │ │ + @ instruction: 0x463af9d3 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrbmi r6, [r3], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xe6954ff0 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff6af0c8 │ │ │ │ + @ instruction: 0xff6cf0c8 │ │ │ │ ldrdlt pc, [ip], -r4 │ │ │ │ - cdp2 0, 4, cr15, cr0, cr4, {6} │ │ │ │ + cdp2 0, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf1bb4607 │ │ │ │ adcsle r0, lr, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, fp, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff5af0c8 │ │ │ │ + @ instruction: 0xff5cf0c8 │ │ │ │ vaba.s8 d30, d20, d31 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - shsaxmi pc, sl, r1 @ │ │ │ │ + shsaxmi pc, sl, r3 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcle r0, pc, r0, lsl #30 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - @ instruction: 0xff42f0c8 │ │ │ │ + @ instruction: 0xff44f0c8 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - @ instruction: 0xff3ef0c8 │ │ │ │ + @ instruction: 0xff40f0c8 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r0, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - cdp2 0, 0, cr15, cr4, cr4, {6} │ │ │ │ + cdp2 0, 0, cr15, cr6, cr4, {6} │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x70084 │ │ │ │ + blcs 0x70048 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5f953 │ │ │ │ + @ instruction: 0xf8d5f96f │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - @ instruction: 0x4604fdf3 │ │ │ │ + @ instruction: 0x4604fdf5 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x700a8 │ │ │ │ + blcs 0x7006c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fb463b │ │ │ │ - @ instruction: 0x4621feb9 │ │ │ │ + @ instruction: 0x4621fed5 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4622465b │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vmin.s8 d30, d4, d12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81024 │ │ │ │ - @ instruction: 0xf8d5fef1 │ │ │ │ + @ instruction: 0xf8d5fef3 │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - strmi pc, [r4], -r7, asr #27 │ │ │ │ + strmi pc, [r4], -r9, asr #27 │ │ │ │ svceq 0x000ff1ba │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - ldrb pc, [r4, r1, ror #29] @ │ │ │ │ + ldrb pc, [r4, r3, ror #29] @ │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - cdp2 0, 13, cr15, cr8, cr8, {6} │ │ │ │ + cdp2 0, 13, cr15, cr10, cr8, {6} │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - cdp2 0, 13, cr15, cr4, cr8, {6} │ │ │ │ + cdp2 0, 13, cr15, cr6, cr8, {6} │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ movwne lr, #14801 @ 0x39d1 │ │ │ │ ldrmi fp, [r1], r1, lsl #1 │ │ │ │ @ instruction: 0xf0034606 │ │ │ │ svccs 0x0000021f │ │ │ │ - blcs 0x8e4ec │ │ │ │ + blcs 0x8e4b0 │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf802fa61 │ │ │ │ @ instruction: 0xf8d5d137 │ │ │ │ @ instruction: 0xf0c4b004 │ │ │ │ - strmi pc, [r4], -pc, lsl #27 │ │ │ │ + @ instruction: 0x4604fd91 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d119 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x70170 │ │ │ │ + blcs 0x70134 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x4640f8dd │ │ │ │ - blx 0xe9abd4 │ │ │ │ + @ instruction: 0x4640f8f9 │ │ │ │ + blx 0xf1ab98 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x46224653 │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqrshl.s8 d30, d26, d20 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - strb pc, [r6, pc, lsl #29]! @ │ │ │ │ + @ instruction: 0xe7e6fe91 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - cdp2 0, 8, cr15, cr6, cr8, {6} │ │ │ │ + cdp2 0, 8, cr15, cr8, cr8, {6} │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - cdp2 0, 8, cr15, cr2, cr8, {6} │ │ │ │ + cdp2 0, 8, cr15, cr4, cr8, {6} │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ - b 0x141f764 │ │ │ │ + b 0x141f728 │ │ │ │ ldclvs 1, cr7, [r8], {216} @ 0xd8 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr8, {6} │ │ │ │ + cdp2 0, 9, cr15, cr4, cr8, {6} │ │ │ │ svclt 0x0000e7bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ movwvc lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4680 │ │ │ │ ldrmi r9, [r2], r0, lsr #32 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182b00 │ │ │ │ - blx 0x1a2a148 │ │ │ │ + blx 0x1a2a10c │ │ │ │ tstple r0, r1, lsl #14 @ p-variant is OBSOLETE │ │ │ │ - ldc2 0, cr15, [r6, #-784]! @ 0xfffffcf0 │ │ │ │ + ldc2 0, cr15, [r8, #-784]! @ 0xfffffcf0 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9ecf0c5 │ │ │ │ + @ instruction: 0xf9eef0c5 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - bllt 0x1f08a0 │ │ │ │ + bllt 0x1f0864 │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vqrshl.s8 q15, q8, q2 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ svceq 0x00f90695 │ │ │ │ @ instruction: 0xf0c86cf0 │ │ │ │ - @ instruction: 0xf0c4fe5f │ │ │ │ - @ instruction: 0x4605fd1d │ │ │ │ + @ instruction: 0xf0c4fe61 │ │ │ │ + @ instruction: 0x4605fd1f │ │ │ │ @ instruction: 0xf0c54638 │ │ │ │ - @ instruction: 0x4601f9d3 │ │ │ │ + @ instruction: 0x4601f9d5 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ @ instruction: 0x46296c70 │ │ │ │ - cdp2 0, 3, cr15, cr8, cr8, {6} │ │ │ │ + cdp2 0, 3, cr15, cr10, cr8, {6} │ │ │ │ @ instruction: 0x46296cb0 │ │ │ │ - cdp2 0, 3, cr15, cr4, cr8, {6} │ │ │ │ + cdp2 0, 3, cr15, cr6, cr8, {6} │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xe7f10695 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5bb4 │ │ │ │ + bl 0xfebb5b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4615 │ │ │ │ - ldc2l 0, cr15, [ip], #784 @ 0x310 │ │ │ │ + ldc2l 0, cr15, [lr], #784 @ 0x310 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @ instruction: 0xf8941aed │ │ │ │ - blcs 0x6ad1c │ │ │ │ + blcs 0x6ace0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ strtmi r2, [sl], #-516 @ 0xfffffdfc │ │ │ │ - @ instruction: 0xf848f7fa │ │ │ │ + @ instruction: 0xf864f7fa │ │ │ │ tstle r3, pc, lsl #30 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1691 @ 0xfffff965 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ vadd.f32 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c86bd8 │ │ │ │ - andcs pc, r1, #404 @ 0x194 │ │ │ │ + andcs pc, r1, #412 @ 0x19c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff60f0c8 │ │ │ │ + @ instruction: 0xff62f0c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - stc2l 0, cr15, [sl, #808]! @ 0x328 │ │ │ │ + stc2l 0, cr15, [ip, #808]! @ 0x328 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5c54 │ │ │ │ + bl 0xfebb5c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - strmi pc, [r5], -r1, lsr #25 │ │ │ │ + strmi pc, [r5], -r3, lsr #25 │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xfff0f7f9 │ │ │ │ + @ instruction: 0xf80cf7fa │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca2204 │ │ │ │ - @ instruction: 0x4620fbb7 │ │ │ │ + @ instruction: 0x4620fbb9 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ ldc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81027 │ │ │ │ - @ instruction: 0xe7e3fd9f │ │ │ │ + strb pc, [r3, r1, lsr #27]! @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5cd4 │ │ │ │ + bl 0xfebb5c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - strmi pc, [r5], -r1, ror #24 │ │ │ │ + strmi pc, [r5], -r3, ror #24 │ │ │ │ @ instruction: 0xd1292f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffb0f7f9 │ │ │ │ + @ instruction: 0xffccf7f9 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ rscsmi pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf602442b │ │ │ │ @ instruction: 0xf8d201dc │ │ │ │ @ instruction: 0x461a08dc │ │ │ │ - blx 0x161ae4e │ │ │ │ + blx 0x169ae12 │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, r7, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r2, #-800] @ 0xfffffce0 │ │ │ │ + ldc2l 0, cr15, [r4, #-800] @ 0xfffffce0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - addeq r1, fp, lr, lsr r4 │ │ │ │ + addeq r1, fp, sl, ror r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -80428,15 +80413,15 @@ │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ ldmiblt r7!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [ip, #-800]! @ 0xfffffce0 │ │ │ │ + ldc2l 0, cr15, [lr, #-800]! @ 0xfffffce0 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80449,15 +80434,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff32f248 │ │ │ │ + @ instruction: 0xff30f248 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -80469,23 +80454,23 @@ │ │ │ │ ldrdge pc, [r8], -r1 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ stmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd7902 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf8cd8014 │ │ │ │ @ instruction: 0x9607b018 │ │ │ │ - blx 0xfea1cc72 │ │ │ │ + blx 0xfea1cc36 │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ ldmiblt r7!, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [sl, #-800] @ 0xfffffce0 │ │ │ │ + ldc2 0, cr15, [ip, #-800] @ 0xfffffce0 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80498,155 +80483,155 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 2, 13, cr15, cr0, cr8, {2} │ │ │ │ + cdp2 2, 12, cr15, cr14, cr8, {2} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb5f08 │ │ │ │ + bl 0xfebb5ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460781f0 │ │ │ │ - blx 0x139cd26 │ │ │ │ + blx 0x139ccea │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2l 0, cr15, [r0], {200} @ 0xc8 │ │ │ │ + stc2l 0, cr15, [r2], {200} @ 0xc8 │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ mulcs r1, fp, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7edd4 │ │ │ │ + blcs 0x7ed98 │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb5f94 │ │ │ │ + bl 0xfebb5f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf0c4681d │ │ │ │ - bmi 0x45ecb4 │ │ │ │ + bmi 0x45ec80 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - blx 0x131b0ec │ │ │ │ + blx 0x139b0b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, fp, r4, lsr #3 │ │ │ │ + addeq r1, fp, r0, ror #3 │ │ │ │ ldmdblt r3!, {r0, r1, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ - @ instruction: 0xff8cf0c4 │ │ │ │ + @ instruction: 0xff8ef0c4 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - movwcs pc, #3127 @ 0xc37 @ │ │ │ │ + movwcs pc, #3129 @ 0xc39 @ │ │ │ │ andcs r6, r0, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb6048 │ │ │ │ + bl 0xfebb600c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c44607 │ │ │ │ - @ instruction: 0x4605fab3 │ │ │ │ + @ instruction: 0x4605fab5 │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xff68f0c4 │ │ │ │ + @ instruction: 0xff6af0c4 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - @ instruction: 0xff1ef0c8 │ │ │ │ + @ instruction: 0xff20f0c8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - @ instruction: 0x4632fd11 │ │ │ │ + @ instruction: 0x4632fd13 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [ip, #-800] @ 0xfffffce0 │ │ │ │ + stc2 0, cr15, [lr, #-800] @ 0xfffffce0 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c82208 │ │ │ │ - @ instruction: 0x462afeb1 │ │ │ │ + @ instruction: 0x462afeb3 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stclt 0, cr15, [ip, #800] @ 0x320 │ │ │ │ + stclt 0, cr15, [lr, #800] @ 0x320 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb60a0 │ │ │ │ + bl 0xfebb6064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - @ instruction: 0x4605fa7b │ │ │ │ + @ instruction: 0x4605fa7d │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, pc, asr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x1f1b236 │ │ │ │ + blx 0x1f9b1fa │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb6120 │ │ │ │ + bl 0xfebb60e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ stmdbcs pc, {r1, r2, r9, sl, lr} @ │ │ │ │ ldm pc, {r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r7, -r1] │ │ │ │ eorscc r2, r0, r9, lsr #18 │ │ │ │ mrccc 7, 1, r3, cr14, cr7, {1} │ │ │ │ @@ -80677,568 +80662,568 @@ │ │ │ │ ubfx r6, r5, #24, #6 │ │ │ │ subvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldcvs 3, cr2, [r5, #-8] │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf0c40795 │ │ │ │ - strmi pc, [r5], -r1, lsl #20 │ │ │ │ + strmi pc, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf0c86cf9 │ │ │ │ - ldcvs 12, cr15, [sl], #348 @ 0x15c │ │ │ │ + ldcvs 12, cr15, [sl], #356 @ 0x164 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [r6], #-800 @ 0xfffffce0 │ │ │ │ + stc2l 0, cr15, [r8], #-800 @ 0xfffffce0 │ │ │ │ strb r2, [sp, r9, lsl #6] │ │ │ │ - @ instruction: 0xf9f4f0c4 │ │ │ │ + @ instruction: 0xf9f6f0c4 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mrrcvs 6, 0, r4, sl, cr5 │ │ │ │ @ instruction: 0xf0c86d19 │ │ │ │ - movwcs pc, #15707 @ 0x3d5b @ │ │ │ │ + movwcs pc, #15709 @ 0x3d5d @ │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf0c40795 │ │ │ │ - strmi pc, [r5], -r3, ror #19 │ │ │ │ + strmi pc, [r5], -r5, ror #19 │ │ │ │ ldcvs 12, cr6, [r9, #-488]! @ 0xfffffe18 │ │ │ │ - stc2l 0, cr15, [lr, #-800] @ 0xfffffce0 │ │ │ │ + ldc2l 0, cr15, [r0, #-800] @ 0xfffffce0 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - ldcvs 14, cr15, [r9], #692 @ 0x2b4 │ │ │ │ + ldcvs 14, cr15, [r9], #700 @ 0x2bc │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0xfeb1b338 │ │ │ │ + blx 0xfeb9b2fc │ │ │ │ str r2, [r9, r9, lsl #6]! │ │ │ │ subcc pc, r4, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf64f460b │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ vadd.i8 d22, d8, d0 │ │ │ │ - @ instruction: 0xf7b1fb69 │ │ │ │ - svclt 0x0000fd43 │ │ │ │ + @ instruction: 0xf7b1fb67 │ │ │ │ + svclt 0x0000fd61 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d0b087 │ │ │ │ - bmi 0x126b380 │ │ │ │ + bmi 0x126b344 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ strpl lr, [r3, #-2509] @ 0xfffff633 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stmdbvs fp, {r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ - blcs 0x3b089c │ │ │ │ + blcs 0x3b0860 │ │ │ │ stmvs fp, {r1, r3, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ andle r2, r5, sp, lsl #22 │ │ │ │ - blcs 0x3b90a8 │ │ │ │ + blcs 0x3b906c │ │ │ │ stmiavs fp, {r1, ip, lr, pc}^ │ │ │ │ - vstrle d2, [pc, #-52] @ 0x5f050 │ │ │ │ - blmi 0xef0928 │ │ │ │ - blls 0x1b90f4 │ │ │ │ + vstrle d2, [pc, #-52] @ 0x5f014 │ │ │ │ + blmi 0xef08ec │ │ │ │ + blls 0x1b90b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf98af0c4 │ │ │ │ + @ instruction: 0xf98cf0c4 │ │ │ │ @ instruction: 0xf0c44607 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x430ab4 │ │ │ │ + stmdavs r3!, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x430a78 │ │ │ │ vhadd.s8 , q2, │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46380295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xfe89b3e8 │ │ │ │ - blcs 0x439558 │ │ │ │ + blx 0xfe91b3ac │ │ │ │ + blcs 0x43951c │ │ │ │ vqadd.s8 d29, d4, d24 │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46400295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xfe59b400 │ │ │ │ - blcs 0x139270 │ │ │ │ + blx 0xfe61b3c4 │ │ │ │ + blcs 0x139234 │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ strcs pc, [r6, #-3] │ │ │ │ strbmi r2, [r1], -r2 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - stmiavs r1!, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ stcls 15, cr15, [r3, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf0c42000 │ │ │ │ - @ instruction: 0x4639fe13 │ │ │ │ + @ instruction: 0x4639fe15 │ │ │ │ strbmi r4, [sl], -r3, lsl #12 │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ strls r8, [r0, -r4] │ │ │ │ - cdp2 0, 10, cr15, cr12, cr9, {6} │ │ │ │ + cdp2 0, 10, cr15, cr14, cr9, {6} │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd463a │ │ │ │ @ instruction: 0x2001f9b5 │ │ │ │ strbmi lr, [r1], -sp, lsr #15 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - @ instruction: 0xe7e0fb9f │ │ │ │ + strb pc, [r0, r1, lsr #23]! @ │ │ │ │ strbmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - ldrb pc, [sl, r9, asr #21] @ │ │ │ │ + ldrb pc, [sl, fp, asr #21] @ │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x1f1b468 │ │ │ │ + blx 0x1f9b42c │ │ │ │ strtmi lr, [r9], -sl, asr #15 │ │ │ │ @ instruction: 0xf0c84638 │ │ │ │ - @ instruction: 0xe7b9fa75 │ │ │ │ - ldc2 2, cr15, [ip], {72} @ 0x48 │ │ │ │ + @ instruction: 0xe7b9fa77 │ │ │ │ + ldc2 2, cr15, [sl], {72} @ 0x48 │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ - blmi 0x15f618 │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ + blmi 0x15f5dc │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1dc4286 │ │ │ │ - svclt 0x0000fa1b │ │ │ │ + svclt 0x0000fa1d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq r8, [r3], -ip │ │ │ │ + eorseq r8, r3, ip, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb6380 │ │ │ │ + bl 0xfebb6344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5a3108 │ │ │ │ + blmi 0x5a30cc │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ cdpvs 3, 4, cr0, cr3, cr0, {0} │ │ │ │ cdpvs 1, 8, cr11, cr6, cr11, {5} │ │ │ │ smlabbeq r1, r5, r0, pc @ │ │ │ │ @ instruction: 0xf7ffa801 │ │ │ │ - blmi 0x3dec8c │ │ │ │ - blls 0x139214 │ │ │ │ + blmi 0x3dec50 │ │ │ │ + blls 0x1391d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #53477376 @ 0x3300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84070 │ │ │ │ - @ instruction: 0xf0c0be57 │ │ │ │ - @ instruction: 0x6da2f9b5 │ │ │ │ + @ instruction: 0xf0c0be59 │ │ │ │ + @ instruction: 0x6da2f9b7 │ │ │ │ strmi r2, [r6], -r1, lsl #6 │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ strb r6, [r1, r3, ror #12]! │ │ │ │ - mrrc2 2, 4, pc, sl, cr8 @ │ │ │ │ + mrrc2 2, 4, pc, r8, cr8 @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - cdplt 0, 4, cr15, cr4, cr8, {6} │ │ │ │ + cdplt 0, 4, cr15, cr6, cr8, {6} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb63f4 │ │ │ │ + bl 0xfebb63b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x42319c │ │ │ │ + blmi 0x423160 │ │ │ │ strmi fp, [r2], -r4, lsl #1 │ │ │ │ stmdage r1, {r2, r3, r9, sl, lr} │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ - blmi 0x2dec20 │ │ │ │ - blls 0x139280 │ │ │ │ + blmi 0x2debe4 │ │ │ │ + blls 0x139244 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84010 │ │ │ │ - vceq.f32 d27, d8, d17 │ │ │ │ - svclt 0x0000fc2d │ │ │ │ + vceq.f32 d27, d8, d19 │ │ │ │ + svclt 0x0000fc2b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebb6444 │ │ │ │ + bl 0xfebb6408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - stc2l 0, cr15, [r4, #-784]! @ 0xfffffcf0 │ │ │ │ + stc2l 0, cr15, [r6, #-784]! @ 0xfffffcf0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0ca4008 │ │ │ │ - svclt 0x0000ba0d │ │ │ │ + svclt 0x0000ba0f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb6488 │ │ │ │ + bl 0xfebb644c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46040395 │ │ │ │ strtmi r4, [sl], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - fstmdbxvs r3!, {d31-d146} @ Deprecated │ │ │ │ + stclvs 12, cr15, [r3, #-20]! @ 0xffffffec │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - mvnsvs pc, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x63b8f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbeq pc, [ip], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb64e4 │ │ │ │ + bl 0xfebb64a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - sbcne pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + addne pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvneq pc, pc, asr #12 │ │ │ │ + @ instruction: 0x01acf64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1dc328b │ │ │ │ - svclt 0x0000f94d │ │ │ │ - eorseq r8, r3, r8, asr #31 │ │ │ │ + svclt 0x0000f94f │ │ │ │ + eorseq r8, r3, r8, lsl #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - @ instruction: 0xf846f0c4 │ │ │ │ + @ instruction: 0xf848f0c4 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf968f0c8 │ │ │ │ + @ instruction: 0xf96af0c8 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000be39 │ │ │ │ - addeq r0, fp, r0, lsr #24 │ │ │ │ + svclt 0x0000be3b │ │ │ │ + addeq r0, fp, ip, asr ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - @ instruction: 0xf820f0c4 │ │ │ │ + @ instruction: 0xf822f0c4 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf942f0c8 │ │ │ │ + @ instruction: 0xf944f0c8 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000be15 │ │ │ │ - ldrdeq r0, [fp], r4 │ │ │ │ + svclt 0x0000be17 │ │ │ │ + addeq r0, fp, r0, lsl ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - @ instruction: 0xfffaf0c3 │ │ │ │ + @ instruction: 0xfffcf0c3 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf91cf0c8 │ │ │ │ + @ instruction: 0xf91ef0c8 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bdf1 │ │ │ │ - addeq r0, fp, r8, lsl #23 │ │ │ │ + svclt 0x0000bdf3 │ │ │ │ + addeq r0, fp, r4, asr #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - @ instruction: 0xffd4f0c3 │ │ │ │ + @ instruction: 0xffd6f0c3 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8f6f0c8 │ │ │ │ + @ instruction: 0xf8f8f0c8 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bdcd │ │ │ │ - addeq r0, fp, ip, lsr fp │ │ │ │ + svclt 0x0000bdcf │ │ │ │ + addeq r0, fp, r8, ror fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - @ instruction: 0xffa2f0c3 │ │ │ │ + @ instruction: 0xffa4f0c3 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8c2f0c8 │ │ │ │ + @ instruction: 0xf8c4f0c8 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bd93 │ │ │ │ - ldrdeq r0, [fp], r4 │ │ │ │ + svclt 0x0000bd95 │ │ │ │ + addeq r0, fp, r0, lsl fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, lr, asr #16 │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0c34691 │ │ │ │ - mcrcs 15, 0, pc, cr15, cr11, {3} @ │ │ │ │ + mcrcs 15, 0, pc, cr15, cr13, {3} @ │ │ │ │ cmple lr, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff21d4cc │ │ │ │ + blx 0xff91d490 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8d8d158 │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - strmi pc, [r6], -r3, ror #30 │ │ │ │ + strmi pc, [r6], -r5, ror #30 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x70da8 │ │ │ │ + blcs 0x70d6c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x4622fab1 │ │ │ │ + strtmi pc, [r2], -sp, asr #21 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf8b6f0c8 │ │ │ │ + @ instruction: 0xf8b8f0c8 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7ff030f │ │ │ │ strtmi pc, [r2], -r7, lsl #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8a6f0c8 │ │ │ │ + @ instruction: 0xf8a8f0c8 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe51d534 │ │ │ │ + blx 0xfec1d4f8 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0c84620 │ │ │ │ - @ instruction: 0xf895f897 │ │ │ │ + @ instruction: 0xf895f899 │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x70de4 │ │ │ │ + blcs 0x70da8 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf0c80201 │ │ │ │ - movwcs pc, #14775 @ 0x39b7 @ │ │ │ │ + movwcs pc, #14777 @ 0x39b9 @ │ │ │ │ strtmi r6, [r1], -fp, ror #1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r6, [fp, #3064]! @ 0xbf8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c843f0 │ │ │ │ - vtst.8 d27, d4, d31 │ │ │ │ + vadd.i8 , q2, │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8570795 │ │ │ │ @ instruction: 0xf0c81026 │ │ │ │ - @ instruction: 0xf1b9f837 │ │ │ │ + @ instruction: 0xf1b9f839 │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0c84620 │ │ │ │ - @ instruction: 0xf8d8f86f │ │ │ │ + @ instruction: 0xf8d8f871 │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - strmi pc, [r6], -r5, lsl #30 │ │ │ │ + strmi pc, [r6], -r7, lsl #30 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf857d0a1 │ │ │ │ @ instruction: 0xf0c81028 │ │ │ │ - str pc, [r6, r3, lsr #16]! │ │ │ │ + str pc, [r6, r5, lsr #16]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blcc 0x70df8 │ │ │ │ - beq 0x89b724 │ │ │ │ + blcc 0x70dbc │ │ │ │ + beq 0x89b6e8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173ab00 │ │ │ │ + bne 0x173aac4 │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r1], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4606fedd │ │ │ │ - cdp2 0, 13, cr15, cr4, cr3, {6} │ │ │ │ + cdp2 0, 13, cr15, cr6, cr3, {6} │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrbmi pc, [r2], -sp, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf9d6f7f9 │ │ │ │ + @ instruction: 0xf9f2f7f9 │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ @ instruction: 0xf0c84630 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ @ instruction: 0xff22f7fc │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0014f7fc │ │ │ │ - blcs 0x797f8 │ │ │ │ + blcs 0x797bc │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c86bd8 │ │ │ │ - ldrtmi pc, [r9], -r9, lsr #18 @ │ │ │ │ + ldrtmi pc, [r9], -fp, lsr #18 @ │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - @ instruction: 0xf924f0c8 │ │ │ │ + @ instruction: 0xf926f0c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xffaef0c9 │ │ │ │ + @ instruction: 0xffb0f0c9 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, fp, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae3e4 │ │ │ │ + blcs 0x1ae3a8 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459498 │ │ │ │ + blcs 0x45945c │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6910 │ │ │ │ + bl 0xfebb68d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28207 @ 0x6e2f @ │ │ │ │ + movwcs pc, #28235 @ 0x6e4b @ │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1870 @ 0x74e │ │ │ │ strb r2, [fp, -r1, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae448 │ │ │ │ + blcs 0x1ae40c │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459434 │ │ │ │ + blcs 0x4593f8 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6974 │ │ │ │ + bl 0xfebb6938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28157 @ 0x6dfd @ │ │ │ │ + movwcs pc, #28185 @ 0x6e19 @ │ │ │ │ ldr r2, [pc, -r8, lsl #4] │ │ │ │ andcs r2, r8, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1820 @ 0x71c │ │ │ │ ldr r2, [r9, -r8, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae4ac │ │ │ │ + blcs 0x1ae470 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4593d0 │ │ │ │ + blcs 0x459394 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb69d8 │ │ │ │ + bl 0xfebb699c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28107 @ 0x6dcb @ │ │ │ │ + movwcs pc, #28135 @ 0x6de7 @ │ │ │ │ strbt r2, [sp], r9, lsl #4 │ │ │ │ andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1770 @ 0x6ea │ │ │ │ strbt r2, [r7], r9, lsl #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ - blcc 0x71024 │ │ │ │ - beq 0x89b954 │ │ │ │ + blcc 0x70fe8 │ │ │ │ + beq 0x89b918 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173ad30 │ │ │ │ + bne 0x173acf4 │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r9], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ strmi pc, [r7], -r5, lsl #18 │ │ │ │ - ldc2 0, cr15, [ip, #780]! @ 0x30c │ │ │ │ + ldc2 0, cr15, [lr, #780]! @ 0x30c │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x4606463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4652fdf5 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8bef7f9 │ │ │ │ + @ instruction: 0xf8daf7f9 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ stmdbvs r9!, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1051 @ 0xfffffbe5 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @@ -81246,22 +81231,22 @@ │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ vceq.f32 d27, d4, d5 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c86bd8 │ │ │ │ - ldrtmi pc, [r1], -r1, lsr #16 @ │ │ │ │ + ldrtmi pc, [r1], -r3, lsr #16 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf81cf0c8 │ │ │ │ + @ instruction: 0xf81ef0c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - cdp2 0, 10, cr15, cr6, cr9, {6} │ │ │ │ + cdp2 0, 10, cr15, cr8, cr9, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -81274,77 +81259,77 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - ldc2l 0, cr15, [r6, #-780] @ 0xfffffcf4 │ │ │ │ + ldc2l 0, cr15, [r8, #-780] @ 0xfffffcf4 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - cdp2 0, 7, cr15, cr6, cr7, {6} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr7, {6} │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bb49 │ │ │ │ - addeq r0, fp, ip, lsr r6 │ │ │ │ + svclt 0x0000bb4b │ │ │ │ + addeq r0, fp, r8, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994616 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ - bcc 0x71170 │ │ │ │ - beq 0xfe89baa0 │ │ │ │ + bcc 0x71134 │ │ │ │ + beq 0xfe89ba64 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173ae7c │ │ │ │ + bne 0x173ae40 │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09ba88 │ │ │ │ - bvc 0xff09ca8c │ │ │ │ + beq 0xfe09ba4c │ │ │ │ + bvc 0xff09ca50 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorle r2, r8, r0 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf856f7fc │ │ │ │ @ instruction: 0xb010f8d5 │ │ │ │ @ instruction: 0xf0c34607 │ │ │ │ - @ instruction: 0xf1bbfd0b │ │ │ │ + @ instruction: 0xf1bbfd0d │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x71238 │ │ │ │ + blcs 0x711fc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x464bf859 │ │ │ │ + @ instruction: 0x464bf875 │ │ │ │ ldrtmi r4, [sl], -r1, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff84f7ff │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - strtmi pc, [r0], -r1, lsl #16 │ │ │ │ + @ instruction: 0x4620f81d │ │ │ │ @ instruction: 0x4629463a │ │ │ │ stc2 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c7102b │ │ │ │ - ldrb pc, [ip, r1, lsl #28] @ │ │ │ │ + ldrb pc, [ip, r3, lsl #28] @ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldr r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ str r0, [pc, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @@ -81353,63 +81338,63 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994617 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ - bcc 0x71260 │ │ │ │ - beq 0xfe89bb8c │ │ │ │ + bcc 0x71224 │ │ │ │ + beq 0xfe89bb50 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173af68 │ │ │ │ + bne 0x173af2c │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09bb74 │ │ │ │ - bvc 0xff09cb78 │ │ │ │ + beq 0xfe09bb38 │ │ │ │ + bvc 0xff09cb3c │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorsle r2, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xb010f8d4 │ │ │ │ @ instruction: 0xf0c34606 │ │ │ │ - @ instruction: 0xf1bbfc95 │ │ │ │ + @ instruction: 0xf1bbfc97 │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x71344 │ │ │ │ + blcs 0x71308 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - strbmi pc, [fp], -r3, ror #31 @ │ │ │ │ + @ instruction: 0x464bffff │ │ │ │ ldrtmi r4, [r2], -r1, asr #12 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ @ instruction: 0xff0ef7ff │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46314252 │ │ │ │ @ instruction: 0xf0c74630 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2l 7, cr15, [r6], {252} @ 0xfc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c7102b │ │ │ │ - ldrb pc, [r2, r1, lsl #27] @ │ │ │ │ - blcs 0x79c98 │ │ │ │ + ldrb pc, [r2, r3, lsl #27] @ │ │ │ │ + blcs 0x79c5c │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ str r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ @@ -81417,31 +81402,31 @@ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldrb r0, [r9, -pc, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae854 │ │ │ │ + blcs 0x1ae818 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4598f8 │ │ │ │ + blcs 0x4598bc │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6d80 │ │ │ │ + bl 0xfebb6d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #27639 @ 0x6bf7 @ │ │ │ │ + movwcs pc, #27667 @ 0x6c13 @ │ │ │ │ strb r2, [sp, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1866 @ 0x74a │ │ │ │ strb r2, [r7, -r1, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -81451,53 +81436,53 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - blx 0xffd9bee2 │ │ │ │ + blx 0xffe1bea6 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [r4, #-796] @ 0xfffffce4 │ │ │ │ + ldc2 0, cr15, [r6, #-796] @ 0xfffffce4 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b9e9 │ │ │ │ - addeq r0, fp, r8, ror r3 │ │ │ │ + svclt 0x0000b9eb │ │ │ │ + @ instruction: 0x008b03b4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - blx 0xff09bf4a │ │ │ │ + blx 0xff11bf0e │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [r0], #796 @ 0x31c │ │ │ │ + stc2l 0, cr15, [r2], #796 @ 0x31c │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b9b7 │ │ │ │ - addeq r0, fp, r0, lsl r3 │ │ │ │ + svclt 0x0000b9b9 │ │ │ │ + addeq r0, fp, ip, asr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ movwcs pc, #57345 @ 0xe001 @ │ │ │ │ strmi fp, [ip], -r7, lsl #1 │ │ │ │ @ instruction: 0xf1b34605 │ │ │ │ @@ -81511,330 +81496,330 @@ │ │ │ │ tstmi r3, #112, 4 │ │ │ │ andspl pc, lr, #64, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b382af │ │ │ │ vmax.f32 d6, d16, d0 │ │ │ │ @ instruction: 0xf5b383e8 │ │ │ │ vmax.f32 d7, d2, d6 │ │ │ │ - blcs 0x40c08 │ │ │ │ + blcs 0x40bcc │ │ │ │ adcshi pc, r4, #536870916 @ 0x20000004 │ │ │ │ orrvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ svcvc 0x008cf5b3 │ │ │ │ andge sp, r1, #14811136 @ 0xe20000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq r6, sp, r1 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, pc, ror sl │ │ │ │ - andeq r0, r6, r5, asr #31 │ │ │ │ - andeq r0, r6, r7, lsl #24 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strheq r1, [r6], -r7 │ │ │ │ - muleq r6, r9, r3 │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r6, sp, r4 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, lsr #8 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - andeq r2, r6, r9, ror #2 │ │ │ │ - andeq r2, r6, fp, asr #1 │ │ │ │ - andeq r1, r6, r1, lsl #5 │ │ │ │ - andeq r0, r6, r7, lsl #24 │ │ │ │ - andeq r1, r6, sp, ror #3 │ │ │ │ - andeq r1, r6, r1, lsr r5 │ │ │ │ - andeq r1, r6, r5, asr r1 │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r2, r6, sp, ror #3 │ │ │ │ - muleq r6, fp, sl │ │ │ │ - andeq r1, r6, pc, ror sl │ │ │ │ - muleq r6, fp, sl │ │ │ │ - andeq r0, r6, r9, lsl #27 │ │ │ │ - muleq r6, fp, sl │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r6, fp, sl │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r6, fp, sl │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r6, fp, sl │ │ │ │ - andeq r1, r6, r7, asr r7 │ │ │ │ - muleq r6, fp, sl │ │ │ │ - andeq r1, r6, r1, ror #13 │ │ │ │ - muleq r6, fp, sl │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - muleq r6, fp, sl │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r6, fp, sl │ │ │ │ - andeq r0, r6, r9, lsl #27 │ │ │ │ - muleq r6, fp, sl │ │ │ │ - andeq r1, r6, r7, asr r6 │ │ │ │ - muleq r6, fp, sl │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ + andeq r2, r6, r1, ror #2 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r3, asr #20 │ │ │ │ + andeq r0, r6, r9, lsl #31 │ │ │ │ + andeq r0, r6, fp, asr #23 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, ror r0 │ │ │ │ + andeq r1, r6, sp, asr r3 │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r1, ror #8 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r5, ror #7 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + @ instruction: 0x000619b7 │ │ │ │ + andeq r2, r6, sp, lsr #2 │ │ │ │ + andeq r2, r6, pc, lsl #1 │ │ │ │ + andeq r1, r6, r5, asr #4 │ │ │ │ + andeq r0, r6, fp, asr #23 │ │ │ │ + @ instruction: 0x000611b1 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq r1, r6, r9, lsl r1 │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + @ instruction: 0x000621b1 │ │ │ │ + andeq r0, r6, pc, asr sl │ │ │ │ + andeq r1, r6, r3, asr #20 │ │ │ │ + andeq r0, r6, pc, asr sl │ │ │ │ + andeq r0, r6, sp, asr #26 │ │ │ │ + andeq r0, r6, pc, asr sl │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, asr sl │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq r0, r6, pc, asr sl │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, asr sl │ │ │ │ + andeq r1, r6, fp, lsl r7 │ │ │ │ + andeq r0, r6, pc, asr sl │ │ │ │ + andeq r1, r6, r5, lsr #13 │ │ │ │ + andeq r0, r6, pc, asr sl │ │ │ │ + @ instruction: 0x000619b7 │ │ │ │ + andeq r0, r6, pc, asr sl │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, asr sl │ │ │ │ + andeq r0, r6, sp, asr #26 │ │ │ │ + andeq r0, r6, pc, asr sl │ │ │ │ + andeq r1, r6, fp, lsl r6 │ │ │ │ + andeq r0, r6, pc, asr sl │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ cmnpvs pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ mvnvc pc, #192, 12 @ 0xc000000 │ │ │ │ vaddl.u8 q10, d1, d11 │ │ │ │ vmlal.u8 q10, d1, d3 │ │ │ │ @ instruction: 0xf1b33903 │ │ │ │ @ instruction: 0xf0006f44 │ │ │ │ @ instruction: 0xf0c380c2 │ │ │ │ - @ instruction: 0x4607f931 │ │ │ │ - @ instruction: 0xf92ef0c3 │ │ │ │ + @ instruction: 0x4607f933 │ │ │ │ + @ instruction: 0xf930f0c3 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404606 │ │ │ │ @ instruction: 0xf89580af │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x71a14 │ │ │ │ + blcs 0x719d8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - stmibeq r3!, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibeq r3!, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003b2e2 │ │ │ │ vst2.8 {d0-d3}, [r4], r2 │ │ │ │ vst1.8 {d1-d2}, [r4], r0 │ │ │ │ mvneq r0, r0, lsl #22 │ │ │ │ vpmax.s8 d15, d3, d2 │ │ │ │ sbchi pc, sl, r0, asr #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xfe59c4c4 │ │ │ │ + blx 0xfe61c488 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0xb9c4cc │ │ │ │ + blx 0xc1c490 │ │ │ │ svceq 0x0000f1ba │ │ │ │ msrhi CPSR_f, r0, asr #32 │ │ │ │ rsceq r0, r1, #35, 30 @ 0x8c │ │ │ │ teqphi ip, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ vst3.16 {d8-d10}, [r4 :64], r2 │ │ │ │ strbeq r0, [r2, #1664]! @ 0x680 │ │ │ │ @@ -81850,82 +81835,82 @@ │ │ │ │ @ instruction: 0xf7ff1040 │ │ │ │ vfma.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d2, d25, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ @ instruction: 0xf0c900d2 │ │ │ │ - add pc, r4, fp, lsl sp @ │ │ │ │ + add pc, r4, sp, lsl sp @ │ │ │ │ andsne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b38091 │ │ │ │ @ instruction: 0xf0826f10 │ │ │ │ vqadd.s8 q12, q8, │ │ │ │ addsmi r7, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x83bcf200 │ │ │ │ andvc pc, r1, #64, 4 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ vld1.32 {d24-d27}, [pc] │ │ │ │ strmi r6, [r3], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0xf63f2b1d │ │ │ │ - blcs 0x7cb6f0 │ │ │ │ + blcs 0x7cb6b4 │ │ │ │ stcge 6, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r0, r6, r1, asr fp │ │ │ │ - andeq r1, r6, pc, ror sl │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl #27 │ │ │ │ - andeq r0, r6, r1, asr fp │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - andeq r0, r6, r1, asr fp │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r7 │ │ │ │ - andeq r0, r6, r1, asr fp │ │ │ │ - andeq r1, r6, r1, ror #13 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, lsl #22 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl #27 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r0, r6, r5, lsl fp │ │ │ │ + andeq r1, r6, r3, asr #20 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, sp, asr #26 │ │ │ │ + andeq r0, r6, r5, lsl fp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq r0, r6, r5, lsl fp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r7 │ │ │ │ + andeq r0, r6, r5, lsl fp │ │ │ │ + andeq r1, r6, r5, lsr #13 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, asr #21 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, sp, asr #26 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf998f0c7 │ │ │ │ + @ instruction: 0xf99af0c7 │ │ │ │ @ instruction: 0xf001e751 │ │ │ │ vhsub.s8 d16, d4, d15 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ rsceq r2, r4, #-1342177280 @ 0xb0000000 │ │ │ │ strbeq lr, [r2], pc, asr #20 │ │ │ │ @ instruction: 0xf1406d68 │ │ │ │ vhadd.s8 d24, d23, d15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46322395 │ │ │ │ @ instruction: 0xf0c96819 │ │ │ │ - fstmdbxvs r9!, {d31-d157} @ Deprecated │ │ │ │ + stclvs 12, cr15, [r9, #-4]! │ │ │ │ eoreq pc, r9, r5, asr r8 @ │ │ │ │ - blx 0x89c642 │ │ │ │ + blx 0x91c606 │ │ │ │ @ instruction: 0xf8556d69 │ │ │ │ @ instruction: 0xf0cc0028 │ │ │ │ - andcs pc, r0, r5, lsr fp @ │ │ │ │ + andcs pc, r0, r7, lsr fp @ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf1bbd15c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @@ -81936,975 +81921,975 @@ │ │ │ │ @ instruction: 0xf0806f50 │ │ │ │ @ instruction: 0xf64082e5 │ │ │ │ addsmi r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x81b5f202 │ │ │ │ andcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ @ instruction: 0xf6a3824f │ │ │ │ - blcs 0x768f70 │ │ │ │ + blcs 0x768f34 │ │ │ │ ldcge 6, cr15, [r6], {63} @ 0x3f │ │ │ │ @ instruction: 0xf63f2b1c │ │ │ │ andge sl, r1, #37632 @ 0x9300 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, sp, asr #18 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl #27 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, ror #13 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r3, asr #16 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl #27 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r1, r6, r1, lsl r9 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, sp, asr #26 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r7 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r5, lsr #13 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r7, lsl #16 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, sp, asr #26 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf0c79205 │ │ │ │ - bls 0x1de81c │ │ │ │ + bls 0x1de7e8 │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf964f0c7 │ │ │ │ + @ instruction: 0xf966f0c7 │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xe6d1f83f │ │ │ │ eorcs pc, r8, r5, asr r8 @ │ │ │ │ eorne pc, r9, r5, asr r8 @ │ │ │ │ - blx 0x101c752 │ │ │ │ + blx 0x109c716 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrtmi r6, [r2], -r8, ror #26 │ │ │ │ @ instruction: 0xf0c96819 │ │ │ │ - @ instruction: 0xf7fafc09 │ │ │ │ - ldrb pc, [r0, -r3, lsr #26]! @ │ │ │ │ + @ instruction: 0xf7fafc0b │ │ │ │ + @ instruction: 0xe770fd37 │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ vqsub.s8 q12, , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ vmin.s8 d0, d25, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r0, lsr ip │ │ │ │ - blx 0x159c782 │ │ │ │ - @ instruction: 0xffaef0c2 │ │ │ │ + blx 0x161c746 │ │ │ │ + @ instruction: 0xffb0f0c2 │ │ │ │ @ instruction: 0x46806c31 │ │ │ │ streq pc, [r0], r4, lsl #8 │ │ │ │ @ instruction: 0xf14205e3 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr5, {5} │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldrtmi r2, [sl], -r3, lsl #8 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strls r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ - blx 0xff01e486 │ │ │ │ + blx 0xff01e44a │ │ │ │ vld1.16 {d30}, [pc], r7 │ │ │ │ @ instruction: 0xf2406c80 │ │ │ │ strbtmi r1, [r3], #-541 @ 0xfffffde3 │ │ │ │ @ instruction: 0xf63f4293 │ │ │ │ strdge sl, [r1, -pc] │ │ │ │ @ instruction: 0xf023f851 │ │ │ │ - andeq r0, r6, r9, lsr #28 │ │ │ │ - andeq r1, r6, pc, ror sl │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r0, [r6], -r7 │ │ │ │ - andeq r0, r6, r9, lsr #28 │ │ │ │ - andeq r1, r6, r5, asr #15 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - andeq r0, r6, r9, lsr #28 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r7 │ │ │ │ - andeq r0, r6, r9, lsr #28 │ │ │ │ - andeq r1, r6, r1, ror #13 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, lsl #22 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r2, r6, fp, asr #1 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r0, [r6], -r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r9, ror #17 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, pc, ror sl │ │ │ │ - andeq r0, r6, r5, asr #31 │ │ │ │ - andeq r0, r6, r7, lsl #24 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strheq r1, [r6], -r7 │ │ │ │ - muleq r6, r9, r3 │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r6, sp, r4 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, lsr #8 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, lsl #22 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r2, r6, fp, asr #1 │ │ │ │ - andeq r1, r6, r1, lsl #5 │ │ │ │ - andeq r0, r6, r7, lsl #24 │ │ │ │ - andeq r1, r6, sp, ror #3 │ │ │ │ - andeq r1, r6, r1, lsr r5 │ │ │ │ - andeq r1, r6, r5, asr r1 │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r0, r6, sp, ror #27 │ │ │ │ + andeq r1, r6, r3, asr #20 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, fp, ip │ │ │ │ + andeq r0, r6, sp, ror #27 │ │ │ │ + andeq r1, r6, r9, lsl #15 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq r0, r6, sp, ror #27 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r7 │ │ │ │ + andeq r0, r6, sp, ror #27 │ │ │ │ + andeq r1, r6, r5, lsr #13 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, asr #21 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r2, r6, pc, lsl #1 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, fp, ip │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, sp, lsr #17 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r3, asr #20 │ │ │ │ + andeq r0, r6, r9, lsl #31 │ │ │ │ + andeq r0, r6, fp, asr #23 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, ror r0 │ │ │ │ + andeq r1, r6, sp, asr r3 │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r1, ror #8 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r5, ror #7 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, asr #21 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r2, r6, pc, lsl #1 │ │ │ │ + andeq r1, r6, r5, asr #4 │ │ │ │ + andeq r0, r6, fp, asr #23 │ │ │ │ + @ instruction: 0x000611b1 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq r1, r6, r9, lsl r1 │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ cmppvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #3063808 @ 0x2ec000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, r7, lsr r0 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r5, asr #31 │ │ │ │ - andeq r0, r6, r7, lsl #24 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strheq r1, [r6], -r7 │ │ │ │ - muleq r6, r9, r3 │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r6, sp, r4 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, lsr #8 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, lsl #5 │ │ │ │ - andeq r0, r6, r7, lsl #24 │ │ │ │ - andeq r1, r6, sp, ror #3 │ │ │ │ - andeq r1, r6, r1, lsr r5 │ │ │ │ - andeq r1, r6, r5, asr r1 │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ + strdeq r0, [r6], -fp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, r9, lsl #31 │ │ │ │ + andeq r0, r6, fp, asr #23 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, ror r0 │ │ │ │ + andeq r1, r6, sp, asr r3 │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r1, ror #8 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r5, ror #7 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r5, asr #4 │ │ │ │ + andeq r0, r6, fp, asr #23 │ │ │ │ + @ instruction: 0x000611b1 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq r1, r6, r9, lsl r1 │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ movwvs pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ - blcs 0x80af84 │ │ │ │ + blcs 0x80af48 │ │ │ │ ldmdbge r2!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r1, r6, r7, lsr r0 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, sp, asr #18 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r0, [r6], -r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r5, asr #15 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, ror #13 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r3, asr #16 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r0, [r6], -r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r9, ror #17 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ - stc2l 0, cr15, [r0], {194} @ 0xc2 │ │ │ │ + strdeq r0, [r6], -fp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r1, lsl r9 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, fp, ip │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r9, lsl #15 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r7 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r5, lsr #13 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r7, lsl #16 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, fp, ip │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, sp, lsr #17 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ + stc2l 0, cr15, [r2], {194} @ 0xc2 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addvs pc, r7, #37748736 @ 0x2400000 │ │ │ │ strcs r4, [r2], -r4, lsl #12 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - ldc2 0, cr15, [r6, #800]! @ 0x320 │ │ │ │ + ldc2 0, cr15, [r8, #800]! @ 0x320 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xff38f7fe │ │ │ │ @ instruction: 0xf0c2e457 │ │ │ │ - @ instruction: 0xf8d5fca7 │ │ │ │ + @ instruction: 0xf8d5fca9 │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ tstls r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ vfma.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf5092395 │ │ │ │ strtmi r6, [r0], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - ldc2l 0, cr15, [lr, #800]! @ 0x320 │ │ │ │ + cdp2 0, 0, cr15, cr0, cr8, {6} │ │ │ │ @ instruction: 0xf006e43d │ │ │ │ @ instruction: 0xf004060f │ │ │ │ @ instruction: 0xf1bb0b0f │ │ │ │ svclt 0x00180f0f │ │ │ │ @ instruction: 0xf43f2e0f │ │ │ │ @ instruction: 0xf3c4a8f3 │ │ │ │ vmla.i8 , , │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d2, d25, d5 │ │ │ │ vmla.i8 d18, d4, d11 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ - b 0x1422d20 │ │ │ │ + b 0x1422ce4 │ │ │ │ ldmdavs r9!, {r0, r3, r6, r7, r8, fp} │ │ │ │ @ instruction: 0xf8d8464a │ │ │ │ @ instruction: 0xf0c90040 │ │ │ │ - @ instruction: 0xf0c2f815 │ │ │ │ - ldrtmi pc, [r2], -pc, ror #24 @ │ │ │ │ + @ instruction: 0xf0c2f817 │ │ │ │ + @ instruction: 0x4632fc71 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf0c2fc21 │ │ │ │ - strmi pc, [r2], r7, ror #24 │ │ │ │ + strmi pc, [r2], r9, ror #24 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf7fb4651 │ │ │ │ vmov.i32 d31, #51711 @ 0x0000c9ff │ │ │ │ - blcs 0x27170c │ │ │ │ + blcs 0x2716d0 │ │ │ │ ldrhi pc, [r4], #2 │ │ │ │ addhi pc, r0, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0xff10ae24 │ │ │ │ + blmi 0xff10ade8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - bl 0x136e74 │ │ │ │ + bl 0x136e38 │ │ │ │ ldrmi r0, [lr], #-522 @ 0xfffffdf6 │ │ │ │ strls r9, [r0], -r1, lsl #4 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - bleq 0x49ee78 │ │ │ │ + bleq 0x49ee3c │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - blx 0xfe61ce4e │ │ │ │ + blx 0xfe69ce12 │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf87cf0c9 │ │ │ │ - @ instruction: 0xf996f7fa │ │ │ │ - bllt 0xff95eb50 │ │ │ │ + @ instruction: 0xf87ef0c9 │ │ │ │ + @ instruction: 0xf9aaf7fa │ │ │ │ + bllt 0xff95eb14 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43f2bc0 │ │ │ │ @ instruction: 0xf0c2a89d │ │ │ │ - strmi pc, [r1], -sp, lsr #24 │ │ │ │ + strmi pc, [r1], -pc, lsr #24 │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strcs pc, [fp, #-517] @ 0xfffffdfb │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #6 │ │ │ │ @ instruction: 0xf7fb00ed │ │ │ │ ldmdavs r9!, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c8462a │ │ │ │ - @ instruction: 0xf3c4ffb7 │ │ │ │ - blcs 0xa59a0 │ │ │ │ + @ instruction: 0xf3c4ffb9 │ │ │ │ + blcs 0xa5964 │ │ │ │ andhi pc, ip, #2 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x81398 │ │ │ │ + blcs 0x8135c │ │ │ │ ldrthi pc, [r3], -r2, asr #32 @ │ │ │ │ strdeq r2, [r4], #15 @ │ │ │ │ - @ instruction: 0xf8bef0c3 │ │ │ │ + @ instruction: 0xf8c0f0c3 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c30038 │ │ │ │ - @ instruction: 0x4602f8b9 │ │ │ │ + @ instruction: 0x4602f8bb │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ mrspl pc, (UNDEF: 108) @ │ │ │ │ ldrmi r4, [lr], #-1050 @ 0xfffffbe6 │ │ │ │ - bl 0x1453e8 │ │ │ │ + bl 0x1453ac │ │ │ │ strls r0, [r1], -r9, lsl #4 │ │ │ │ @ instruction: 0xf8d89200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-1356 @ 0xfffffab4 │ │ │ │ @ instruction: 0xf0c3461a │ │ │ │ - ldmdavs r9!, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c9462a │ │ │ │ - @ instruction: 0xf7faf821 │ │ │ │ - @ instruction: 0xf7fff93b │ │ │ │ + @ instruction: 0xf7faf823 │ │ │ │ + @ instruction: 0xf7fff94f │ │ │ │ @ instruction: 0xf414bb88 │ │ │ │ @ instruction: 0xf43f0f40 │ │ │ │ vmul.i q13, q2, d3[0] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ sbcseq r0, r2, pc, lsl #20 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2ff65 │ │ │ │ - strbeq pc, [r2, #3007]! @ 0xbbf @ │ │ │ │ + @ instruction: 0xf0c2ff67 │ │ │ │ + strbeq pc, [r2, #3009]! @ 0xbc1 @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa8240 │ │ │ │ - blcs 0x12186c │ │ │ │ + blcs 0x121830 │ │ │ │ stmdage r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xfed9cf5e │ │ │ │ + blx 0xfee1cf22 │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c80092 │ │ │ │ - rscscs pc, pc, #44800 @ 0xaf00 │ │ │ │ + rscscs pc, pc, #45312 @ 0xb100 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - cdp2 0, 3, cr15, cr8, cr6, {6} │ │ │ │ + cdp2 0, 3, cr15, cr10, cr6, {6} │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [r8], {198} @ 0xc6 │ │ │ │ + stc2l 0, cr15, [sl], {198} @ 0xc6 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ strbhi pc, [r8], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 4, cr8, [r1], {206} @ 0xce │ │ │ │ stmdbmi r4!, {r0, r2, r4, r8, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6da0 │ │ │ │ + bl 0xb6d64 │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d051dc │ │ │ │ @ instruction: 0xf0c305dc │ │ │ │ - @ instruction: 0xf006fad9 │ │ │ │ + @ instruction: 0xf006fadb │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7faffbb │ │ │ │ - @ instruction: 0xf7faf8d5 │ │ │ │ - @ instruction: 0xf7fff8b3 │ │ │ │ + @ instruction: 0xf7faffbd │ │ │ │ + @ instruction: 0xf7faf8e9 │ │ │ │ + @ instruction: 0xf7fff8c7 │ │ │ │ @ instruction: 0xf414bb20 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf3c4afdb │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, fp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2fefd │ │ │ │ - strbeq pc, [r1, #2903]! @ 0xb57 @ │ │ │ │ + @ instruction: 0xf0c2feff │ │ │ │ + strbeq pc, [r1, #2905]! @ 0xb59 @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa819e │ │ │ │ - blcs 0x12193c │ │ │ │ + blcs 0x121900 │ │ │ │ svcge 0x00bcf63e │ │ │ │ - blx 0x139d02e │ │ │ │ + blx 0x141cff2 │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c80092 │ │ │ │ - rscscs pc, pc, #18176 @ 0x4700 │ │ │ │ + rscscs pc, pc, #18688 @ 0x4900 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - ldc2l 0, cr15, [r0, #792] @ 0x318 │ │ │ │ + ldc2l 0, cr15, [r2, #792] @ 0x318 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [r0], #-792 @ 0xfffffce8 │ │ │ │ + stc2l 0, cr15, [r2], #-792 @ 0xfffffce8 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ ldrthi pc, [r6], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 3, cr8, [r1], {245} @ 0xf5 │ │ │ │ ldmdbmi r1!, {r0, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6e70 │ │ │ │ + bl 0xb6e34 │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d0618a │ │ │ │ @ instruction: 0xf0c30450 │ │ │ │ - @ instruction: 0xe796fa71 │ │ │ │ + @ instruction: 0xe796fa73 │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x0082f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - cdp2 0, 10, cr15, cr6, cr8, {6} │ │ │ │ - blx 0x9d0c6 │ │ │ │ + cdp2 0, 10, cr15, cr8, cr8, {6} │ │ │ │ + blx 0x11d08a │ │ │ │ @ instruction: 0x460521ff │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf99cf7fa │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ vqrdmlsh.s q13, q2, d1[5] │ │ │ │ @ instruction: 0xf8d85481 │ │ │ │ ldmdavs fp!, {r6, sp} │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {121} @ 0x79 │ │ │ │ - ldrbhi pc, [pc], #-2 @ 0x60de4 @ │ │ │ │ + ldrbhi pc, [pc], #-2 @ 0x60da8 @ │ │ │ │ @ instruction: 0xf47f2c01 │ │ │ │ stmdbmi pc, {r3, r5, r6, r8, r9, sl, fp, sp, pc} @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q7, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [sl], #-145 @ 0xffffff6f │ │ │ │ stmib sp, {r0, r2, r3, sl, lr}^ │ │ │ │ strmi r2, [fp], #-1280 @ 0xfffffb00 │ │ │ │ teqpvc r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xb9d120 │ │ │ │ + blx 0xc1d0e4 │ │ │ │ svclt 0x0000e751 │ │ │ │ - addeq pc, sl, ip, lsr r4 @ │ │ │ │ - addeq pc, sl, sl, lsl #7 │ │ │ │ - addeq pc, sl, r4, asr #5 │ │ │ │ - strdeq pc, [sl], r4 │ │ │ │ - addeq pc, sl, r8, ror #2 │ │ │ │ + addeq pc, sl, r8, ror r4 @ │ │ │ │ + addeq pc, sl, r6, asr #7 │ │ │ │ + addeq pc, sl, r0, lsl #6 │ │ │ │ + addeq pc, sl, r0, lsr r2 @ │ │ │ │ + addeq pc, sl, r4, lsr #3 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43e2bc0 │ │ │ │ vrecps.f32 d26, d4, d17 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0xf0c20895 │ │ │ │ - @ instruction: 0xf006fabd │ │ │ │ + @ instruction: 0xf006fabf │ │ │ │ strmi r0, [r6], -pc, lsl #4 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0x1b1ee44 │ │ │ │ + blx 0x1b1ee08 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0022c01 │ │ │ │ stccs 1, cr8, [r2], {10} │ │ │ │ tstphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ - blmi 0xfee0f49c │ │ │ │ + blmi 0xfee0f460 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061ba │ │ │ │ @ instruction: 0xf0c305d0 │ │ │ │ - vmla.i8 d31, d23, d27 │ │ │ │ + vmla.i8 d31, d23, d29 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d2, d23, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7f9fecf │ │ │ │ - @ instruction: 0xf7ffffe9 │ │ │ │ + @ instruction: 0xf7f9fed1 │ │ │ │ + @ instruction: 0xf7fffffd │ │ │ │ vmvn.i16 d27, #50688 @ 0xc600 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c8060f │ │ │ │ - stccs 14, cr15, [fp], {19} │ │ │ │ + stccs 14, cr15, [fp], {21} │ │ │ │ mrcge 6, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r2, r6, r5, lsl #1 │ │ │ │ - andeq r2, r6, pc, lsr r0 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strdeq r1, [r6], -r9 │ │ │ │ - andeq r1, r6, r3, lsl #31 │ │ │ │ - andeq r1, r6, sp, lsr pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strdeq r1, [r6], -r7 │ │ │ │ - @ instruction: 0x00061eb1 │ │ │ │ - andeq r1, r6, fp, ror #28 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r6, r7, fp │ │ │ │ + andeq r2, r6, r9, asr #32 │ │ │ │ + andeq r2, r6, r3 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + @ instruction: 0x00061fbd │ │ │ │ + andeq r1, r6, r7, asr #30 │ │ │ │ + andeq r1, r6, r1, lsl #30 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + @ instruction: 0x00061ebb │ │ │ │ + andeq r1, r6, r5, ror lr │ │ │ │ + andeq r1, r6, pc, lsr #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, asr fp │ │ │ │ @ instruction: 0xf57e02e2 │ │ │ │ @ instruction: 0xf414aebb │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244aeb7 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d16, d23, d5 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vqshl.u64 d18, d5, #4 │ │ │ │ @ instruction: 0xf0064103 │ │ │ │ @ instruction: 0xf8d8060f │ │ │ │ @ instruction: 0xf0040040 │ │ │ │ @ instruction: 0xf7f8050f │ │ │ │ - @ instruction: 0xf3c4faf3 │ │ │ │ + @ instruction: 0xf3c4fb0f │ │ │ │ ldmdavs r9!, {r0, r7, r8, r9, ip, lr} │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x141b90 │ │ │ │ + blcs 0x141b54 │ │ │ │ cmnphi fp, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xd1232b01 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x14219fc │ │ │ │ + b 0x14219c0 │ │ │ │ @ instruction: 0xf14202c2 │ │ │ │ @ instruction: 0xf0c883eb │ │ │ │ - blmi 0x1d60690 │ │ │ │ + blmi 0x1d6065c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf960f0c3 │ │ │ │ + @ instruction: 0xf962f0c3 │ │ │ │ strcs pc, [fp], -r6, lsl #4 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ rscseq r0, r2, r0, asr #32 │ │ │ │ - cdp2 0, 4, cr15, cr4, cr8, {6} │ │ │ │ - @ instruction: 0xff5ef7f9 │ │ │ │ - @ instruction: 0xff3cf7f9 │ │ │ │ + cdp2 0, 4, cr15, cr6, cr8, {6} │ │ │ │ + @ instruction: 0xff72f7f9 │ │ │ │ + @ instruction: 0xff50f7f9 │ │ │ │ stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47e0722 │ │ │ │ @ instruction: 0xf404ae65 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244ae5f │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ vqshl.u64 d16, d5, #4 │ │ │ │ vaddw.u8 q10, q2, d3 │ │ │ │ ldcvs 4, cr5, [r8], #-516 @ 0xfffffdfc │ │ │ │ - blx 0xfe91efd0 │ │ │ │ - @ instruction: 0xf9e4f0c2 │ │ │ │ + blx 0xff01ef94 │ │ │ │ + @ instruction: 0xf9e6f0c2 │ │ │ │ strmi r2, [r0], r1, lsl #24 │ │ │ │ subhi pc, r8, #2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ ldmiblt r4, {r4, r5, r9, pc} │ │ │ │ @ instruction: 0xee1d4a51 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d001e8 │ │ │ │ @ instruction: 0xf0c308e8 │ │ │ │ - @ instruction: 0x4642f8dd │ │ │ │ + @ instruction: 0x4642f8df │ │ │ │ tstpeq pc, r6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fffa2d │ │ │ │ vbic.i16 , #192 @ 0x00c0 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf8d8fd4f │ │ │ │ + @ instruction: 0xf8d8fd51 │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1410262 │ │ │ │ - blcs 0x822a4 │ │ │ │ + blcs 0x82268 │ │ │ │ ldrbthi pc, [r0], -r1 @ │ │ │ │ - blx 0x171f060 │ │ │ │ + blx 0x1e1f024 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r5, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c36808 │ │ │ │ - ldmdavs r9!, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ vrsubhn.i16 d30, q2, q2 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - vmov.i32 d31, #12713983 @ 0x00c1ffff │ │ │ │ - blcs 0xf5eec │ │ │ │ + vmov.i32 d31, #12845055 @ 0x00c3ffff │ │ │ │ + blcs 0xf5eb0 │ │ │ │ strbhi pc, [r7, #-1]! @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vmla.f32 q5, , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142bd04 │ │ │ │ + b 0x142bcc8 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #243269632 @ 0xe800000 │ │ │ │ eorshi pc, lr, r2, asr #2 │ │ │ │ - ldc2l 0, cr15, [sl], #800 @ 0x320 │ │ │ │ + ldc2l 0, cr15, [ip], #800 @ 0x320 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c36808 │ │ │ │ - ldr pc, [sl, #2197]! @ 0x895 │ │ │ │ - addeq pc, sl, r0, ror #1 │ │ │ │ - ldrdeq lr, [sl], r0 │ │ │ │ - addeq lr, sl, ip, asr #30 │ │ │ │ - addeq lr, sl, sl, asr #29 │ │ │ │ - addeq lr, sl, sl, lsr lr │ │ │ │ + ldr pc, [sl, #2199]! @ 0x897 │ │ │ │ + addeq pc, sl, ip, lsl r1 @ │ │ │ │ + addeq pc, sl, ip │ │ │ │ + addeq lr, sl, r8, lsl #31 │ │ │ │ + addeq lr, sl, r6, lsl #30 │ │ │ │ + addeq lr, sl, r6, ror lr │ │ │ │ movweq pc, #33359 @ 0x824f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad97 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vmla.f32 d26, d23, d1 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c22795 │ │ │ │ - vmul.i8 d31, d1, d13 │ │ │ │ + vmul.i8 d31, d1, d15 │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ @ instruction: 0xf0c86839 │ │ │ │ - vmov.i16 d31, #51456 @ 0xc900 │ │ │ │ - blcs 0xb5f98 │ │ │ │ + vmov.i16 d31, #51968 @ 0xcb00 │ │ │ │ + blcs 0xb5f5c │ │ │ │ @ instruction: 0x81b4f002 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ ldmdblt r3!, {r0, r1, r2, r5, r7, r8, pc} │ │ │ │ strtmi r0, [r9], -r2, lsr #1 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - @ instruction: 0x4629fd7d │ │ │ │ + @ instruction: 0x4629fd7f │ │ │ │ @ instruction: 0x4628221c │ │ │ │ - ldc2 0, cr15, [sl, #-792] @ 0xfffffce8 │ │ │ │ + ldc2 0, cr15, [ip, #-792] @ 0xfffffce8 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0c2683e │ │ │ │ - bmi 0xff6608a0 │ │ │ │ + bmi 0xff66086c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrmi r0, [r8], #-401 @ 0xfffffe6f │ │ │ │ ldrtmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf5012200 │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - @ instruction: 0xf840f0c3 │ │ │ │ + @ instruction: 0xf842f0c3 │ │ │ │ ldmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movweq pc, #62031 @ 0xf24f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad4b │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vadd.f32 q13, , │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c22795 │ │ │ │ - vtst.8 , , │ │ │ │ + vtst.8 , , │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c86839 │ │ │ │ - @ instruction: 0xf0c2f9cb │ │ │ │ - strtmi pc, [r9], -r7, asr #17 │ │ │ │ + @ instruction: 0xf0c2f9cd │ │ │ │ + strtmi pc, [r9], -r9, asr #17 │ │ │ │ @ instruction: 0xf0c64606 │ │ │ │ - @ instruction: 0x2c01f9e9 │ │ │ │ + @ instruction: 0x2c01f9eb │ │ │ │ cmpphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r1, r3, r4, r5, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2l 0, cr15, [lr], {198} @ 0xc6 │ │ │ │ + ldc2l 0, cr15, [r0], {198} @ 0xc6 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - @ instruction: 0x3c01fbab │ │ │ │ + @ instruction: 0x3c01fbad │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - stc2l 0, cr15, [r4, #-776]! @ 0xfffffcf8 │ │ │ │ + stc2l 0, cr15, [r6, #-776]! @ 0xfffffcf8 │ │ │ │ vnmls.f32 s8, s27, s29 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r4, [sp], #-1048 @ 0xfffffbe8 │ │ │ │ str r4, [fp, r3, lsr #8]! │ │ │ │ @@ -82914,34 +82899,34 @@ │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad01 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vfma.f32 q13, , │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c22795 │ │ │ │ - vadd.i8 d31, d17, d7 │ │ │ │ + vadd.i8 d31, d17, d9 │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c86839 │ │ │ │ - @ instruction: 0xf0c2f981 │ │ │ │ - @ instruction: 0x4629f87d │ │ │ │ + @ instruction: 0xf0c2f983 │ │ │ │ + @ instruction: 0x4629f87f │ │ │ │ @ instruction: 0xf0c64606 │ │ │ │ - @ instruction: 0x2c01f99f │ │ │ │ + @ instruction: 0x2c01f9a1 │ │ │ │ orrshi pc, ip, r2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r0, r2, r3, r7, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 0, cr15, [r4], {198} @ 0xc6 │ │ │ │ + stc2 0, cr15, [r6], {198} @ 0xc6 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - @ instruction: 0x3c01fad5 │ │ │ │ + @ instruction: 0x3c01fad7 │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - ldc2 0, cr15, [sl, #-776] @ 0xfffffcf8 │ │ │ │ + ldc2 0, cr15, [ip, #-776] @ 0xfffffcf8 │ │ │ │ vnmls.f32 s8, s27, s20 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xe7b46812 │ │ │ │ strvc pc, [r6, -pc, ror #8] │ │ │ │ ldmibne r9, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf012408a │ │ │ │ @ instruction: 0xf47f0f55 │ │ │ │ @@ -82958,1850 +82943,1850 @@ │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c8060f │ │ │ │ - @ instruction: 0x2c0bfbd3 │ │ │ │ + @ instruction: 0x2c0bfbd5 │ │ │ │ ldcge 6, cr15, [sl], {62} @ 0x3e │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - ldrdeq r1, [r6], -pc @ │ │ │ │ - muleq r6, r9, sp │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r5, asr sp │ │ │ │ - andeq r1, r6, r1, lsl sp │ │ │ │ - andeq r1, r6, sp, asr #25 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r9, lsl #25 │ │ │ │ - andeq r1, r6, r3, lsr #24 │ │ │ │ - ldrdeq r1, [r6], -sp │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r5, lsr #28 │ │ │ │ + andeq r1, r6, r3, lsr #27 │ │ │ │ + andeq r1, r6, sp, asr sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r9, lsl sp │ │ │ │ + ldrdeq r1, [r6], -r5 │ │ │ │ + muleq r6, r1, ip │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, sp, asr #24 │ │ │ │ + andeq r1, r6, r7, ror #23 │ │ │ │ + andeq r1, r6, r1, lsr #23 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r9, ror #27 │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43e2e0f │ │ │ │ @ instruction: 0xf404ac79 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vmvn.i32 q13, #50175 @ 0x0000c3ff │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c1fb97 │ │ │ │ - @ instruction: 0xf3c4fff1 │ │ │ │ + @ instruction: 0xf0c1fb99 │ │ │ │ + @ instruction: 0xf3c4fff3 │ │ │ │ strmi r5, [r7], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blcs 0x102ea4 │ │ │ │ + blcs 0x102e68 │ │ │ │ ldrhi pc, [ip], r1 │ │ │ │ @ instruction: 0xf8d8b99b │ │ │ │ rsceq r1, r2, r0, asr #32 │ │ │ │ eorseq pc, r8, #2 │ │ │ │ @ instruction: 0xf0c94608 │ │ │ │ - @ instruction: 0xf8d8f80d │ │ │ │ + @ instruction: 0xf8d8f80f │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - blx 0xfe99d734 │ │ │ │ + blx 0xfea1d6f8 │ │ │ │ @ instruction: 0xf1420723 │ │ │ │ @ instruction: 0x4639817e │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - @ instruction: 0x463afe97 │ │ │ │ + @ instruction: 0x463afe99 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @ instruction: 0xf838f7fb │ │ │ │ svclt 0x007bf7fe │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x6143c │ │ │ │ + streq pc, [pc, #-4] @ 0x61400 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0x171d772 │ │ │ │ + blx 0x179d736 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {218} @ 0xda │ │ │ │ ldcge 4, cr15, [lr], {62} @ 0x3e │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ ldrthi pc, [r4], #1 @ │ │ │ │ - @ instruction: 0xf864f7f8 │ │ │ │ + @ instruction: 0xf880f7f8 │ │ │ │ vnmls.f64 d4, d13, d31 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - str pc, [ip], #-3815 @ 0xfffff119 │ │ │ │ + str pc, [ip], #-3817 @ 0xfffff117 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x614b8 │ │ │ │ + streq pc, [pc, #-4] @ 0x6147c │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0x79d7ee │ │ │ │ + blx 0x81d7b2 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {10} │ │ │ │ - blge 0xff89e5d0 │ │ │ │ + blge 0xff89e594 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ mvnhi pc, #1 │ │ │ │ - @ instruction: 0xf826f7f8 │ │ │ │ + @ instruction: 0xf842f7f8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffea9 │ │ │ │ + @ instruction: 0xf7fffeab │ │ │ │ svclt 0x0000bbce │ │ │ │ - umulleq lr, sl, r0, sp │ │ │ │ - addeq lr, sl, sl, ror #25 │ │ │ │ - addeq lr, sl, r6, asr ip │ │ │ │ - ldrdeq lr, [sl], lr @ │ │ │ │ - addeq lr, sl, r2, ror #20 │ │ │ │ + addeq lr, sl, ip, asr #27 │ │ │ │ + addeq lr, sl, r6, lsr #26 │ │ │ │ + umulleq lr, sl, r2, ip │ │ │ │ + addeq lr, sl, sl, lsl fp │ │ │ │ + umulleq lr, sl, lr, sl │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x6154c │ │ │ │ + streq pc, [pc, #-4] @ 0x61510 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0xff59d87c │ │ │ │ + blx 0xff61d840 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x14207c │ │ │ │ - blge 0xfe61e664 │ │ │ │ + blcs 0x142040 │ │ │ │ + blge 0xfe61e628 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ - blcs 0xa16d8 │ │ │ │ + blcs 0xa169c │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addshi pc, r8, #1 │ │ │ │ @ instruction: 0xf14102a3 │ │ │ │ @ instruction: 0xf0c885b2 │ │ │ │ - blmi 0xff4e0080 │ │ │ │ + blmi 0xff4e004c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnseq pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 5, cr15, cr8, cr2, {6} │ │ │ │ + cdp2 0, 5, cr15, cr10, cr2, {6} │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - blx 0xf1d8f2 │ │ │ │ - mrrc2 7, 15, pc, r4, cr9 @ │ │ │ │ + blx 0xf9d8b6 │ │ │ │ + stc2l 7, cr15, [r8], #-996 @ 0xfffffc1c │ │ │ │ mcrlt 7, 5, pc, cr1, cr14, {7} @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ andeq pc, pc, #8 │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldmeq r0!, {r3, ip, sp, lr, pc}^ │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c86c28 │ │ │ │ - @ instruction: 0xf004fa81 │ │ │ │ - b 0x1261644 │ │ │ │ + @ instruction: 0xf004fa83 │ │ │ │ + b 0x1261608 │ │ │ │ @ instruction: 0xf0c20000 │ │ │ │ - blmi 0xfece0454 │ │ │ │ + blmi 0xfece0420 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ vhadd.s8 d25, d15, d1 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ stcvs 0, cr0, [sl], #-580 @ 0xfffffdbc │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ teqpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbcseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - cdp2 0, 1, cr15, cr8, cr2, {6} │ │ │ │ + cdp2 0, 1, cr15, cr10, cr2, {6} │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ stcvs 2, cr2, [r8], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7f9fafb │ │ │ │ - @ instruction: 0xf7f9fc15 │ │ │ │ - @ instruction: 0xf7fefbf3 │ │ │ │ + @ instruction: 0xf7f9fafd │ │ │ │ + @ instruction: 0xf7f9fc29 │ │ │ │ + @ instruction: 0xf7fefc07 │ │ │ │ vqrdmlah.s , q2, d0[4] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - vmull.u , d4, d1[0] │ │ │ │ - blcs 0xf648c │ │ │ │ + vmull.u , d4, d3[0] │ │ │ │ + blcs 0xf6450 │ │ │ │ ldrthi pc, [r6], #-1 @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vqdmulh.s d10, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142c2a4 │ │ │ │ + b 0x142c268 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #150994944 @ 0x9000000 │ │ │ │ strbhi pc, [r6], -r1, asr #2 @ │ │ │ │ - blx 0xb1d9d0 │ │ │ │ + blx 0xb9d994 │ │ │ │ vnmls.f64 d4, d29, d9 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - strb pc, [fp, -r5, asr #27]! @ │ │ │ │ + strb pc, [fp, -r7, asr #27]! @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf9fef0c8 │ │ │ │ + blx 0x9d9ec │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x142100 │ │ │ │ - bge 0xff09e810 │ │ │ │ + blcs 0x1420c4 │ │ │ │ + bge 0xff09e7d4 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blmi 0x1c41f60 │ │ │ │ + blmi 0x1c41f24 │ │ │ │ svccs 0x0070ee1d │ │ │ │ vtst.8 d22, d13, d25 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adceq r9, r1, #0, 4 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf500518c │ │ │ │ @ instruction: 0xf8d06161 │ │ │ │ @ instruction: 0xf8d00d8c │ │ │ │ @ instruction: 0xf0c20e10 │ │ │ │ - @ instruction: 0xf7fffd5f │ │ │ │ + @ instruction: 0xf7fffd61 │ │ │ │ @ instruction: 0xf3c4bab0 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - vmul.f , q10, d3[0] │ │ │ │ - blcs 0xf6588 │ │ │ │ + vmul.f , q10, d1[1] │ │ │ │ + blcs 0xf654c │ │ │ │ cmnphi sl, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0xcc1a4 │ │ │ │ + blcs 0xcc168 │ │ │ │ cmpphi fp, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xee1d4b52 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-672 @ 0xfffffd60 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf851bf4c │ │ │ │ @ instruction: 0xf8510d54 │ │ │ │ andls r0, r0, #48, 30 @ 0xc0 │ │ │ │ - stc2 0, cr15, [r8, #-776]! @ 0xfffffcf8 │ │ │ │ - blt 0x1edf7c4 │ │ │ │ + stc2 0, cr15, [sl, #-776]! @ 0xfffffcf8 │ │ │ │ + blt 0x1edf788 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x617e0 │ │ │ │ + streq pc, [pc, #-4] @ 0x617a4 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf988f0c8 │ │ │ │ + @ instruction: 0xf98af0c8 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 1, cr8, [r3], {59} @ 0x3b │ │ │ │ - bge 0x139e8f8 │ │ │ │ + bge 0x139e8bc │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ tstphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ - mrc2 7, 4, pc, cr2, cr7, {7} │ │ │ │ + mcr2 7, 5, pc, cr14, cr7, {7} @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffd15 │ │ │ │ + @ instruction: 0xf7fffd17 │ │ │ │ @ instruction: 0xf004ba3a │ │ │ │ vhsub.s8 d16, d7, d15 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - vmul.f , q2, d3[2] │ │ │ │ + vmul.f , q2, d1[3] │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9!, {r3, r4, r6} │ │ │ │ - b 0x142230c │ │ │ │ + b 0x14222d0 │ │ │ │ @ instruction: 0xf14102c2 │ │ │ │ @ instruction: 0xf0c88068 │ │ │ │ - blmi 0x65fd80 │ │ │ │ + blmi 0x65fd4c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ mvnne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [lr], #776 @ 0x308 │ │ │ │ + ldc2 0, cr15, [r0], #776 @ 0x308 │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - @ instruction: 0xf9bef0c8 │ │ │ │ - blx 0xff69f8b0 │ │ │ │ + @ instruction: 0xf9c0f0c8 │ │ │ │ + blx 0xffb9f874 │ │ │ │ stclt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq lr, sl, r0, asr #19 │ │ │ │ - addeq lr, sl, r4, asr #18 │ │ │ │ - umulleq lr, sl, sl, r8 │ │ │ │ - addeq lr, sl, sl, lsr #16 │ │ │ │ - @ instruction: 0x008ae7ba │ │ │ │ - addeq lr, sl, sl, lsr r7 │ │ │ │ - addeq lr, sl, r4, asr #13 │ │ │ │ + strdeq lr, [sl], ip │ │ │ │ + addeq lr, sl, r0, lsl #19 │ │ │ │ + ldrdeq lr, [sl], r6 │ │ │ │ + addeq lr, sl, r6, ror #16 │ │ │ │ + strdeq lr, [sl], r6 │ │ │ │ + addeq lr, sl, r6, ror r7 │ │ │ │ + addeq lr, sl, r0, lsl #14 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf8f8f0c8 │ │ │ │ + @ instruction: 0xf8faf0c8 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 3, cr8, [r3], {44} @ 0x2c │ │ │ │ ldmibge ip!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0012c01 │ │ │ │ - blmi 0xff4c2568 │ │ │ │ + blmi 0xff4c252c │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc ip, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ smmlseq ip, r0, r8, pc @ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - ldrt pc, [r5], -fp, asr #24 @ │ │ │ │ + ldrt pc, [r5], -sp, asr #24 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf8c8f0c8 │ │ │ │ - stc2 0, cr15, [r2, #-772]! @ 0xfffffcfc │ │ │ │ + @ instruction: 0xf8caf0c8 │ │ │ │ + stc2 0, cr15, [r4, #-772]! @ 0xfffffcfc │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ addvs pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ addseq r1, r2, r0 │ │ │ │ - cdp2 0, 1, cr15, cr10, cr7, {6} │ │ │ │ + cdp2 0, 1, cr15, cr12, cr7, {6} │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0c52207 │ │ │ │ - @ instruction: 0xf004ffa5 │ │ │ │ + @ instruction: 0xf004ffa7 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8] │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - blmi 0xfecdfc60 │ │ │ │ + blmi 0xfecdfc2c │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x619c4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x61988 │ │ │ │ stcvs 7, cr9, [sl, #4]! │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ @ instruction: 0xf8d06c2a │ │ │ │ ldrmi r0, [r3], #-1224 @ 0xfffffb38 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - @ instruction: 0xf006fc49 │ │ │ │ + @ instruction: 0xf006fc4b │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8], #-0 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7f9f92b │ │ │ │ - @ instruction: 0xf7fefa45 │ │ │ │ + @ instruction: 0xf7f9f92d │ │ │ │ + @ instruction: 0xf7fefa59 │ │ │ │ @ instruction: 0xf3c4bc92 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf8d8f871 │ │ │ │ + @ instruction: 0xf8d8f873 │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf14002a2 │ │ │ │ - blcs 0x83808 │ │ │ │ + blcs 0x837cc │ │ │ │ cmnphi r7, r1 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [ip, #-988]! @ 0xfffffc24 │ │ │ │ + ldc2 7, cr15, [r8, #988] @ 0x3dc │ │ │ │ vnmls.f64 d4, d29, d13 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r2, r3, r8, ip, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - vpadd.i8 , q11, │ │ │ │ + vpadd.i8 , q11, │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sl, sp} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c800f2 │ │ │ │ - @ instruction: 0xf7f9f8e5 │ │ │ │ - @ instruction: 0xf7fef9ff │ │ │ │ + @ instruction: 0xf7f9f8e7 │ │ │ │ + @ instruction: 0xf7fefa13 │ │ │ │ vqdmulh.s , q2, d0[3] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf830f0c8 │ │ │ │ + @ instruction: 0xf832f0c8 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - vmlal.u8 , d4, d23 │ │ │ │ + vmlal.u8 , d4, d25 │ │ │ │ @ instruction: 0xf8d55001 │ │ │ │ stcvs 0, cr8, [ip], #-352 @ 0xfffffea0 │ │ │ │ - @ instruction: 0xf936f0c2 │ │ │ │ + @ instruction: 0xf938f0c2 │ │ │ │ vnmla.f64 d4, d13, d28 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0x461a0091 │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ strbeq pc, [r8], #2256 @ 0x8d0 @ │ │ │ │ - blx 0xff01ddfa │ │ │ │ + blx 0xff09ddbe │ │ │ │ andeq pc, pc, #6 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7f9f8a1 │ │ │ │ - @ instruction: 0xf7fef9bb │ │ │ │ + @ instruction: 0xf7f9f8a3 │ │ │ │ + @ instruction: 0xf7fef9cf │ │ │ │ vmull.u8 , d4, d8 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf004ffe9 │ │ │ │ + @ instruction: 0xf004ffeb │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x14225d8 │ │ │ │ + b 0x142259c │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c78741 │ │ │ │ - blmi 0x1361abc │ │ │ │ + blmi 0x1361a88 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #36, 30 @ 0x90 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - rsceq pc, r1, #78848 @ 0x13400 │ │ │ │ + rsceq pc, r1, #80896 @ 0x13c00 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f74631 │ │ │ │ - @ instruction: 0xf8d8fcd5 │ │ │ │ + @ instruction: 0xf8d8fcf1 │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - @ instruction: 0xf88af0c8 │ │ │ │ + @ instruction: 0xf88cf0c8 │ │ │ │ vmax.s8 d14, d21, d14 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xde1a60 │ │ │ │ + blmi 0xde1a2c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x129dee6 │ │ │ │ + blx 0x131deaa │ │ │ │ stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xff8af0c7 │ │ │ │ + @ instruction: 0xff8cf0c7 │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffb25 │ │ │ │ + @ instruction: 0xf7fffb27 │ │ │ │ vmla.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x5a19d4 │ │ │ │ + blmi 0x5a19a0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a2f501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x11df72 │ │ │ │ + blx 0x19df36 │ │ │ │ stmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq lr, sl, r4, lsr #12 │ │ │ │ - addeq lr, sl, r0, lsr #11 │ │ │ │ - addeq lr, sl, r2, lsl r5 │ │ │ │ - addeq lr, sl, lr, lsl #9 │ │ │ │ - strdeq lr, [sl], ip │ │ │ │ - addeq lr, sl, r0, lsr #7 │ │ │ │ - addeq lr, sl, sl, asr r3 │ │ │ │ - addeq lr, sl, r4, lsl r3 │ │ │ │ + addeq lr, sl, r0, ror #12 │ │ │ │ + ldrdeq lr, [sl], ip │ │ │ │ + addeq lr, sl, lr, asr #10 │ │ │ │ + addeq lr, sl, sl, asr #9 │ │ │ │ + addeq lr, sl, r8, lsr r4 │ │ │ │ + ldrdeq lr, [sl], ip │ │ │ │ + umulleq lr, sl, r6, r3 │ │ │ │ + addeq lr, sl, r0, asr r3 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xff34f0c7 │ │ │ │ + @ instruction: 0xff36f0c7 │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ biccc r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xff49dfd4 │ │ │ │ + blx 0xff51df98 │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xff12f0c7 │ │ │ │ + @ instruction: 0xff14f0c7 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ teqcc ip, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfec1e018 │ │ │ │ + blx 0xfec9dfdc │ │ │ │ stmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 15, cr15, cr0, cr7, {6} │ │ │ │ + cdp2 0, 15, cr15, cr2, cr7, {6} │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmdbcc r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfe39e05c │ │ │ │ + blx 0xfe41e020 │ │ │ │ stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 12, cr15, cr14, cr7, {6} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr7, {6} │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmibcc ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x1b1e0a0 │ │ │ │ + blx 0x1b9e064 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 10, cr15, cr12, cr7, {6} │ │ │ │ + cdp2 0, 10, cr15, cr14, cr7, {6} │ │ │ │ vnmls.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r5, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffa47 │ │ │ │ + @ instruction: 0xf7fffa49 │ │ │ │ vadd.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x1f61818 │ │ │ │ + blmi 0x1f617e4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvc R12_usr, r1 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x99e12c │ │ │ │ + blx 0xa1e0f0 │ │ │ │ stmialt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 6, cr15, cr6, cr7, {6} │ │ │ │ + cdp2 0, 6, cr15, cr8, cr7, {6} │ │ │ │ vnmla.f64 d4, d13, d26 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r4, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffa01 │ │ │ │ + @ instruction: 0xf7fffa03 │ │ │ │ vtst.8 d11, d21, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x172178c │ │ │ │ + blmi 0x1721758 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvs pc, lr, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf9def0c2 │ │ │ │ + @ instruction: 0xf9e0f0c2 │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 2, cr15, cr0, cr7, {6} │ │ │ │ + cdp2 0, 2, cr15, cr2, cr7, {6} │ │ │ │ vnmla.f64 d4, d13, d9 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff9bb │ │ │ │ + @ instruction: 0xf7fff9bd │ │ │ │ vtst.8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xee1700 │ │ │ │ + blmi 0xee16cc │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61bdf501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf998f0c2 │ │ │ │ + @ instruction: 0xf99af0c2 │ │ │ │ ldmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - ldc2l 0, cr15, [sl, #796] @ 0x31c │ │ │ │ + ldc2l 0, cr15, [ip, #796] @ 0x31c │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r5, r6, r8, ip, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff975 │ │ │ │ + @ instruction: 0xf7fff977 │ │ │ │ vtst.8 d11, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x6a1674 │ │ │ │ + blmi 0x6a1640 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, ip, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf952f0c2 │ │ │ │ + @ instruction: 0xf954f0c2 │ │ │ │ svclt 0x00f0f7fe │ │ │ │ - addeq lr, sl, lr, lsr #5 │ │ │ │ - addeq lr, sl, sl, ror #4 │ │ │ │ - addeq lr, sl, r6, lsr #4 │ │ │ │ - addeq lr, sl, r2, ror #3 │ │ │ │ - umulleq lr, sl, lr, r1 │ │ │ │ - addeq lr, sl, r8, asr r1 │ │ │ │ - addeq lr, sl, r2, lsl r1 │ │ │ │ - addeq lr, sl, ip, asr #1 │ │ │ │ - addeq lr, sl, r6, lsl #1 │ │ │ │ - addeq lr, sl, r0, asr #32 │ │ │ │ - strdeq sp, [sl], sl │ │ │ │ - @ instruction: 0x008adfb4 │ │ │ │ + addeq lr, sl, sl, ror #5 │ │ │ │ + addeq lr, sl, r6, lsr #5 │ │ │ │ + addeq lr, sl, r2, ror #4 │ │ │ │ + addeq lr, sl, lr, lsl r2 │ │ │ │ + ldrdeq lr, [sl], sl │ │ │ │ + umulleq lr, sl, r4, r1 │ │ │ │ + addeq lr, sl, lr, asr #2 │ │ │ │ + addeq lr, sl, r8, lsl #2 │ │ │ │ + addeq lr, sl, r2, asr #1 │ │ │ │ + addeq lr, sl, ip, ror r0 │ │ │ │ + addeq lr, sl, r6, lsr r0 │ │ │ │ + strdeq sp, [sl], r0 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - ldc2l 0, cr15, [ip, #-796]! @ 0xfffffce4 │ │ │ │ + ldc2l 0, cr15, [lr, #-796]! @ 0xfffffce4 │ │ │ │ @ instruction: 0xee1d4bdb │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r4, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fef917 │ │ │ │ + @ instruction: 0xf7fef919 │ │ │ │ vrecps.f32 d11, d21, d21 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xff3615b8 │ │ │ │ + blmi 0xff361584 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r6, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf8f4f0c2 │ │ │ │ + @ instruction: 0xf8f6f0c2 │ │ │ │ svclt 0x0092f7fe │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - ldc2 0, cr15, [r6, #-796]! @ 0xfffffce4 │ │ │ │ + ldc2 0, cr15, [r8, #-796]! @ 0xfffffce4 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r4, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fef8d1 │ │ │ │ + @ instruction: 0xf7fef8d3 │ │ │ │ vqrdmlsh.s , q2, d3[7] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf004fd07 │ │ │ │ + @ instruction: 0xf004fd09 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1422a9c │ │ │ │ + b 0x1422a60 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c78479 │ │ │ │ - blmi 0xfe7e14f8 │ │ │ │ + blmi 0xfe7e14c4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ tstpvs r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf86af0c2 │ │ │ │ + @ instruction: 0xf86cf0c2 │ │ │ │ @ instruction: 0xf53f02e1 │ │ │ │ @ instruction: 0xf8d8abb9 │ │ │ │ @ instruction: 0x46310058 │ │ │ │ - @ instruction: 0xf9f2f7f7 │ │ │ │ + blx 0x4200f0 │ │ │ │ ldrsbne pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c84608 │ │ │ │ - @ instruction: 0xf8d8ff05 │ │ │ │ + @ instruction: 0xf8d8ff07 │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - stc2 0, cr15, [r2, #796]! @ 0x31c │ │ │ │ - bllt 0xfea20168 │ │ │ │ + stc2 0, cr15, [r4, #796]! @ 0x31c │ │ │ │ + bllt 0xfea2012c │ │ │ │ @ instruction: 0xf47d070a │ │ │ │ @ instruction: 0xf0c1ad93 │ │ │ │ - @ instruction: 0xf3c4f923 │ │ │ │ + @ instruction: 0xf3c4f925 │ │ │ │ vshl.s8 d20, d3, d7 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r7], -r7, lsl #9 │ │ │ │ adceq r6, r2, r9, lsl r8 │ │ │ │ - blx 0x69e4ac │ │ │ │ + blx 0x71e470 │ │ │ │ @ instruction: 0xf006463a │ │ │ │ strtmi r0, [r8], -pc, lsl #2 │ │ │ │ @ instruction: 0xf97af7fa │ │ │ │ poplt {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - vmull.u8 , d20, d17 │ │ │ │ + vmull.u8 , d20, d19 │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - ldc2 0, cr15, [r8], {199} @ 0xc7 │ │ │ │ + ldc2 0, cr15, [sl], {199} @ 0xc7 │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xf7f7fe37 │ │ │ │ - @ instruction: 0xf006fe19 │ │ │ │ + @ instruction: 0xf7f7fe39 │ │ │ │ + @ instruction: 0xf006fe35 │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - blt 0xb601ec │ │ │ │ + blt 0xb601b0 │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - vmvn.i32 , #51711 @ 0x0000c9ff │ │ │ │ + vmvn.i32 , #52223 @ 0x0000cbff │ │ │ │ ldmdavs r9!, {r0, r1, r9, lr} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - ldc2l 0, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ + ldc2l 0, cr15, [r2], #-796 @ 0xfffffce4 │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - bfc pc, (invalid: 27:22) @ │ │ │ │ + ldrb pc, [r6, r1, lsr #27] @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d6fc │ │ │ │ + blcs 0x80d6c0 │ │ │ │ stcge 6, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, r7, lsr r3 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, pc, ror sl │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r0, [r6], -r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r5, asr #15 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, ror #13 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - @ instruction: 0x000622bd │ │ │ │ - andeq r2, r6, fp, asr #1 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r0, [r6], -r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r9, ror #17 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ + strdeq r2, [r6], -fp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r3, asr #20 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, fp, ip │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r9, lsl #15 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r7 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r5, lsr #13 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + @ instruction: 0x000619b7 │ │ │ │ + andeq r2, r6, r1, lsl #5 │ │ │ │ + andeq r2, r6, pc, lsl #1 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, fp, ip │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, sp, lsr #17 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ vqdmulh.s q13, q10, d1[6] │ │ │ │ @ instruction: 0xf0064403 │ │ │ │ stccs 6, cr0, [fp], {15} │ │ │ │ stclge 6, cr15, [r2], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r0, r6, r7, lsl r3 │ │ │ │ - andeq r2, r6, r9, lsl #7 │ │ │ │ - andeq r2, r6, sp, lsl #7 │ │ │ │ - andeq r0, r6, r7, lsl r3 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r2, r6, r9, lsl #6 │ │ │ │ - andeq r2, r6, r9, lsl #6 │ │ │ │ - andeq r2, r6, r9, lsl #6 │ │ │ │ - andeq r2, r6, r9, lsl #6 │ │ │ │ - ldc2 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ + ldrdeq r0, [r6], -fp │ │ │ │ + andeq r2, r6, sp, asr #6 │ │ │ │ + andeq r2, r6, r1, asr r3 │ │ │ │ + ldrdeq r0, [r6], -fp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r2, r6, sp, asr #5 │ │ │ │ + andeq r2, r6, sp, asr #5 │ │ │ │ + andeq r2, r6, sp, asr #5 │ │ │ │ + andeq r2, r6, sp, asr #5 │ │ │ │ + stc2 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ - @ instruction: 0xf852f0c1 │ │ │ │ + @ instruction: 0xf854f0c1 │ │ │ │ @ instruction: 0x46064632 │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf804f7fa │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adceq r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0xf0c76819 │ │ │ │ - @ instruction: 0xf7fdf9b1 │ │ │ │ + @ instruction: 0xf7fdf9b3 │ │ │ │ @ instruction: 0xf001bff0 │ │ │ │ vhsub.s8 d16, d7, d15 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - blx 0xff59e67a │ │ │ │ + blx 0xff61e63e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0x6c29fbcb │ │ │ │ + @ instruction: 0x6c29fbcd │ │ │ │ strmi r6, [r8], -sl, lsr #27 │ │ │ │ - ldc2 0, cr15, [r2, #-796]! @ 0xfffffce4 │ │ │ │ + ldc2 0, cr15, [r4, #-796]! @ 0xfffffce4 │ │ │ │ svclt 0x0000e731 │ │ │ │ - addeq sp, sl, lr, lsr pc │ │ │ │ - strdeq sp, [sl], r8 │ │ │ │ - @ instruction: 0x008adeb2 │ │ │ │ - addeq sp, sl, ip, lsr lr │ │ │ │ - ldc2l 7, cr15, [r6, #-992] @ 0xfffffc20 │ │ │ │ + addeq sp, sl, sl, ror pc │ │ │ │ + addeq sp, sl, r4, lsr pc │ │ │ │ + addeq sp, sl, lr, ror #29 │ │ │ │ + addeq sp, sl, r8, ror lr │ │ │ │ + stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf80ef0c1 │ │ │ │ + @ instruction: 0xf810f0c1 │ │ │ │ strmi r0, [r7], -r4, lsr #1 │ │ │ │ @ instruction: 0xf8d84622 │ │ │ │ @ instruction: 0xf0c71000 │ │ │ │ - @ instruction: 0xf0c1f909 │ │ │ │ - ldrtmi pc, [r2], -r5, lsl #16 @ │ │ │ │ + @ instruction: 0xf0c1f90b │ │ │ │ + ldrtmi pc, [r2], -r7, lsl #16 @ │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f94631 │ │ │ │ @ instruction: 0x4632ffb7 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf8d0f0c6 │ │ │ │ + @ instruction: 0xf8d2f0c6 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf962f0c7 │ │ │ │ + @ instruction: 0xf964f0c7 │ │ │ │ svclt 0x00a1f7fd │ │ │ │ tstpvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #23296 @ 0x5b00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, r7, lsr r0 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, sp, asr #18 │ │ │ │ - andeq r0, r6, r5, asr #31 │ │ │ │ - andeq r0, r6, r7, lsl #24 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strheq r1, [r6], -r7 │ │ │ │ - muleq r6, r9, r3 │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r6, sp, r4 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, lsr #8 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, lsl #5 │ │ │ │ - andeq r0, r6, r7, lsl #24 │ │ │ │ - andeq r1, r6, sp, ror #3 │ │ │ │ - andeq r1, r6, r1, lsr r5 │ │ │ │ - andeq r1, r6, r5, asr r1 │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ + strdeq r0, [r6], -fp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r1, lsl r9 │ │ │ │ + andeq r0, r6, r9, lsl #31 │ │ │ │ + andeq r0, r6, fp, asr #23 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, ror r0 │ │ │ │ + andeq r1, r6, sp, asr r3 │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r1, ror #8 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r5, ror #7 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r5, asr #4 │ │ │ │ + andeq r0, r6, fp, asr #23 │ │ │ │ + @ instruction: 0x000611b1 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq r1, r6, r9, lsl r1 │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ svcvc 0x0008f5b3 │ │ │ │ svcge 0x004ef4fe │ │ │ │ movtvc pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d4bc │ │ │ │ + blcs 0x80d480 │ │ │ │ stcge 6, cr15, [lr], {61} @ 0x3d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, r9, lsl #11 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, pc, ror sl │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strdeq r2, [r6], -sp │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strheq r1, [r6], -r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strdeq r2, [r6], -sp │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, lsr r5 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r2, r6, sp, asr #10 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r3, asr #20 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r2, r6, r1, asr #9 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, ror r0 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + @ instruction: 0x000619b7 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r2, r6, r1, asr #9 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ svceq 0x0040f414 │ │ │ │ - blge 0xff29f5fc │ │ │ │ + blge 0xff29f5c0 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0xffb9e848 │ │ │ │ - @ instruction: 0xff46f0c0 │ │ │ │ + blx 0xffc1e80c │ │ │ │ + @ instruction: 0xff48f0c0 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - blcs 0xf3d4c │ │ │ │ + blcs 0xf3d10 │ │ │ │ ldrbhi pc, [r6, -r0] @ │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc4208 │ │ │ │ - blge 0xfeedf740 │ │ │ │ + blcs 0xc41cc │ │ │ │ + blge 0xfeedf704 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f8210f │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe89f74c │ │ │ │ + blge 0xfe89f710 │ │ │ │ vnmla.f64 d4, d29, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0768f8d0 │ │ │ │ - cdp2 0, 7, cr15, cr2, cr1, {6} │ │ │ │ - bllt 0xfe660584 │ │ │ │ + cdp2 0, 7, cr15, cr4, cr1, {6} │ │ │ │ + bllt 0xfe660548 │ │ │ │ andeq pc, pc, #4 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - @ instruction: 0x6c29faab │ │ │ │ + @ instruction: 0x6c29faad │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - strt pc, [ip], -pc, asr #28 │ │ │ │ + @ instruction: 0xe62cfe51 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf0ca8113 │ │ │ │ - @ instruction: 0xf8d5f9c7 │ │ │ │ + @ instruction: 0xf8d5f9c9 │ │ │ │ strcs r3, [r1], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf003463a │ │ │ │ strbmi r0, [r1], -pc, lsl #6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf980f7fd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr15, cr13, {7} │ │ │ │ andsvs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf6408159 │ │ │ │ addsmi r6, r3, #805306368 @ 0x30000000 │ │ │ │ - blge 0x159ffe4 │ │ │ │ + blge 0x159ffa8 │ │ │ │ movwvs pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ andge sl, r1, #80896 @ 0x13c00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, r9, lsl #27 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, ror #13 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl #27 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ - cdp2 0, 10, cr15, cr6, cr0, {6} │ │ │ │ + andeq r0, r6, sp, asr #26 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r7 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r5, lsr #13 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, sp, asr #26 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ + cdp2 0, 10, cr15, cr8, cr0, {6} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ tstcs r2, r4, lsl #12 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ mrc2 7, 6, pc, cr12, cr12, {7} │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84621 │ │ │ │ @ instruction: 0xf0ca0040 │ │ │ │ - @ instruction: 0xf7fdf98f │ │ │ │ + @ instruction: 0xf7fdf991 │ │ │ │ @ instruction: 0xf0c0bdac │ │ │ │ - @ instruction: 0xf8d5fe8d │ │ │ │ + @ instruction: 0xf8d5fe8f │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ smlattcs r1, r9, r0, r8 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr12, {7} @ │ │ │ │ @ instruction: 0xf5a3e7e2 │ │ │ │ - blcs 0x7fb3c8 │ │ │ │ - bge 0xffa1ffc0 │ │ │ │ + blcs 0x7fb38c │ │ │ │ + bge 0xffa1ff84 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #929792 @ 0xe3000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, r7, lsr r0 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r0, [r6], -r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r5, asr #15 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, ror #13 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r0, [r6], -r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, asr r6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r9, ror #17 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ + strdeq r0, [r6], -fp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, fp, ip │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r9, lsl #15 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r7 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, r5, lsr #13 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, fp, ip │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, sp, lsr #17 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ movwvc pc, #8867 @ 0x22a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #643072 @ 0x9d000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, pc, ror sl │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strdeq r2, [r6], -sp │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strheq r1, [r6], -r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r7, lsl #22 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strdeq r2, [r6], -sp │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, lsr r5 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ - @ instruction: 0xf8baf0ca │ │ │ │ + andeq r1, r6, r3, asr #20 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r2, r6, r1, asr #9 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, ror r0 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, asr #21 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r2, r6, r1, asr #9 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ + @ instruction: 0xf8bcf0ca │ │ │ │ @ instruction: 0xf8d52402 │ │ │ │ ldrbt r3, [r1], r8, lsl #1 │ │ │ │ - @ instruction: 0xf8b4f0ca │ │ │ │ + @ instruction: 0xf8b6f0ca │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xf86ef7fd │ │ │ │ stclt 7, cr15, [sp, #1012] @ 0x3f4 │ │ │ │ movwcc pc, #9891 @ 0x26a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #290816 @ 0x47000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, sp, asr #18 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strdeq r2, [r6], -sp │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strheq r1, [r6], -r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strdeq r2, [r6], -sp │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, lsr r5 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r1, r6, r1, lsl r9 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r2, r6, r1, asr #9 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, ror r0 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r2, r6, r1, asr #9 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ strls r4, [r0], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ svclt 0x0000e6fa │ │ │ │ - strdeq sp, [sl], r2 │ │ │ │ + addeq sp, sl, lr, lsr #20 │ │ │ │ movwvc pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ - blcs 0x70d090 │ │ │ │ + blcs 0x70d054 │ │ │ │ ldmibge r8!, {r0, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - strdeq r2, [r6], -sp │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strheq r1, [r6], -r7 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - strdeq r2, [r6], -sp │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, r1, lsr r5 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r0, r6, fp, lsr #29 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - andeq r1, r6, fp, lsr #6 │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - muleq r5, r5, ip │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r2, r6, r1, asr #9 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, fp, ror r0 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + ldrdeq r0, [r6], -sp │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r2, r6, r1, asr #9 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r0, r6, pc, ror #28 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq r1, r6, pc, ror #5 │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + andeq pc, r5, r9, asr ip @ │ │ │ │ + muleq r6, r9, r5 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f6818e │ │ │ │ - blmi 0xff562144 │ │ │ │ + blmi 0xff562178 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r4, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf0c19400 │ │ │ │ - @ instruction: 0xf7fffc61 │ │ │ │ + @ instruction: 0xf7fffc63 │ │ │ │ @ instruction: 0xf0c7b88a │ │ │ │ - blmi 0xff260cb0 │ │ │ │ + blmi 0xff260c7c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ msrcs (UNDEF: 104), r1 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - mcrr2 0, 12, pc, r6, cr1 @ │ │ │ │ + mcrr2 0, 12, pc, r8, cr1 @ │ │ │ │ svclt 0x0096f7fe │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f68202 │ │ │ │ - blmi 0xfeee20d4 │ │ │ │ + blmi 0xfeee2108 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - mrrc2 0, 12, pc, r2, cr1 @ │ │ │ │ - bllt 0x1d609c4 │ │ │ │ - @ instruction: 0xf89af0c7 │ │ │ │ + mrrc2 0, 12, pc, r4, cr1 @ │ │ │ │ + bllt 0x1d60988 │ │ │ │ + @ instruction: 0xf89cf0c7 │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r2, {r3, r4, r6}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x00a8f851 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - stc2 0, cr15, [ip], {193} @ 0xc1 │ │ │ │ + stc2 0, cr15, [lr], {193} @ 0xc1 │ │ │ │ poplt {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf880f0c7 │ │ │ │ + @ instruction: 0xf882f0c7 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r3, r7, r8, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffbf1 │ │ │ │ + @ instruction: 0xf7fffbf3 │ │ │ │ @ instruction: 0xf7f6bb85 │ │ │ │ - blmi 0xfe562030 │ │ │ │ + blmi 0xfe562064 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvc pc, r8, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [r0], {193} @ 0xc1 │ │ │ │ + stc2 0, cr15, [r2], {193} @ 0xc1 │ │ │ │ stmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f64629 │ │ │ │ - blmi 0xfe1a1ff0 │ │ │ │ + blmi 0xfe1a2024 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc sp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xff89edb2 │ │ │ │ + blx 0xff91ed76 │ │ │ │ stmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c783cd │ │ │ │ - blmi 0x1de0b50 │ │ │ │ + blmi 0x1de0b1c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xff09edf2 │ │ │ │ + blx 0xff11edb6 │ │ │ │ stcllt 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ mvnhi pc, #64, 2 │ │ │ │ - @ instruction: 0xfffef0c6 │ │ │ │ + @ instruction: 0xf800f0c7 │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefb99 │ │ │ │ - blmi 0x161203c │ │ │ │ + @ instruction: 0xf7fefb9b │ │ │ │ + blmi 0x1612000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf6006194 │ │ │ │ @ instruction: 0xf8d07118 │ │ │ │ @ instruction: 0xf8d00e94 │ │ │ │ @ instruction: 0xf0c10f18 │ │ │ │ - @ instruction: 0xf7fefb4f │ │ │ │ + @ instruction: 0xf7fefb51 │ │ │ │ adceq fp, r5, #160, 16 @ 0xa00000 │ │ │ │ orrhi pc, r5, #64, 2 │ │ │ │ - @ instruction: 0xffc0f0c6 │ │ │ │ + @ instruction: 0xffc2f0c6 │ │ │ │ vnmla.f64 d4, d13, d5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefb5b │ │ │ │ + @ instruction: 0xf7fefb5d │ │ │ │ vadd.i8 d11, d21, d0 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1423658 │ │ │ │ + b 0x142361c │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c68398 │ │ │ │ - blmi 0xd62a38 │ │ │ │ + blmi 0xd62a04 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xd9ef0a │ │ │ │ + blx 0xe1eece │ │ │ │ ldmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-676 @ 0xfffffd5c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adchi pc, r7, #64, 2 │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6009200 │ │ │ │ @ instruction: 0xf8d0719c │ │ │ │ @ instruction: 0xf0c10f9c │ │ │ │ - @ instruction: 0xf7fefaed │ │ │ │ + @ instruction: 0xf7fefaef │ │ │ │ @ instruction: 0xf7f6b83e │ │ │ │ - blmi 0x6e1e28 │ │ │ │ + blmi 0x6e1e5c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r0, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0c19400 │ │ │ │ - @ instruction: 0xf7fefad3 │ │ │ │ + @ instruction: 0xf7fefad5 │ │ │ │ svclt 0x0000befc │ │ │ │ - addeq sp, sl, r4, lsr #12 │ │ │ │ - strdeq sp, [sl], r4 │ │ │ │ - @ instruction: 0x008ad5b4 │ │ │ │ - addeq sp, sl, sl, ror r5 │ │ │ │ - addeq sp, sl, sl, asr #10 │ │ │ │ - addeq sp, sl, r0, lsl r5 │ │ │ │ - ldrdeq sp, [sl], r0 │ │ │ │ - umulleq sp, sl, r0, r4 │ │ │ │ - addeq sp, sl, r2, asr #8 │ │ │ │ - addeq sp, sl, ip, lsl #8 │ │ │ │ - addeq sp, sl, r6, asr #7 │ │ │ │ - addeq sp, sl, r8, ror r3 │ │ │ │ - addeq sp, sl, r6, asr #6 │ │ │ │ - addeq sp, sl, r8, lsl #6 │ │ │ │ - mcrr2 7, 15, pc, r2, cr6 @ │ │ │ │ + addeq sp, sl, r0, ror #12 │ │ │ │ + addeq sp, sl, r0, lsr r6 │ │ │ │ + strdeq sp, [sl], r0 │ │ │ │ + @ instruction: 0x008ad5b6 │ │ │ │ + addeq sp, sl, r6, lsl #11 │ │ │ │ + addeq sp, sl, ip, asr #10 │ │ │ │ + addeq sp, sl, ip, lsl #10 │ │ │ │ + addeq sp, sl, ip, asr #9 │ │ │ │ + addeq sp, sl, lr, ror r4 │ │ │ │ + addeq sp, sl, r8, asr #8 │ │ │ │ + addeq sp, sl, r2, lsl #8 │ │ │ │ + @ instruction: 0x008ad3b4 │ │ │ │ + addeq sp, sl, r2, lsl #7 │ │ │ │ + addeq sp, sl, r4, asr #6 │ │ │ │ + mrrc2 7, 15, pc, lr, cr6 @ │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r7, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdfac5 │ │ │ │ + @ instruction: 0xf7fdfac7 │ │ │ │ @ instruction: 0xf8d8bfea │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - stc2 7, cr15, [r2], #-984 @ 0xfffffc28 │ │ │ │ + ldc2 7, cr15, [lr], #-984 @ 0xfffffc28 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r4, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdfaa5 │ │ │ │ + @ instruction: 0xf7fdfaa7 │ │ │ │ @ instruction: 0xf7f6bfca │ │ │ │ - blmi 0xfeba1d40 │ │ │ │ + blmi 0xfeba1d74 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ cmnpvs r9, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x181f05c │ │ │ │ + blx 0x189f020 │ │ │ │ mcrlt 7, 4, pc, cr7, cr14, {7} @ │ │ │ │ - blx 0xffb20d3a │ │ │ │ + stc2 7, cr15, [r6], {246} @ 0xf6 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefa6d │ │ │ │ + @ instruction: 0xf7fefa6f │ │ │ │ @ instruction: 0xf7f6b98e │ │ │ │ - blmi 0xfe521cd0 │ │ │ │ + blmi 0xfe521d04 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x149f0d0 │ │ │ │ + blx 0x151f094 │ │ │ │ ldmdblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfeca0dae │ │ │ │ + blx 0xff3a0d72 │ │ │ │ vnmls.f64 d4, d29, d4 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r4, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdfa33 │ │ │ │ + @ instruction: 0xf7fdfa35 │ │ │ │ @ instruction: 0xf8d8bf58 │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - blx 0xfe4a0dee │ │ │ │ + blx 0xfeba0db2 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdfa13 │ │ │ │ - blmi 0x1ad2b2c │ │ │ │ + @ instruction: 0xf7fdfa15 │ │ │ │ + blmi 0x1ad2af0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf140440b │ │ │ │ vrhadd.s8 q12, q15, q12 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #180, 30 @ 0x2d0 │ │ │ │ - @ instruction: 0xf9cef0c1 │ │ │ │ + @ instruction: 0xf9d0f0c1 │ │ │ │ svclt 0x001ff7fd │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ svclt 0x004b440b │ │ │ │ bicsvc pc, lr, r0, lsl #10 │ │ │ │ tstpvc r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x01bcf8d0 │ │ │ │ subeq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf9b0f0c1 │ │ │ │ + @ instruction: 0xf9b2f0c1 │ │ │ │ svclt 0x0001f7fd │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c68182 │ │ │ │ - blmi 0x13e2748 │ │ │ │ + blmi 0x13e2714 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf9bcf0c1 │ │ │ │ - bllt 0x1920ef0 │ │ │ │ + @ instruction: 0xf9bef0c1 │ │ │ │ + bllt 0x1920eb4 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ cmnphi r8, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 0, cr15, [sl, #792]! @ 0x318 │ │ │ │ + ldc2l 0, cr15, [ip, #792]! @ 0x318 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fef995 │ │ │ │ - blmi 0xc11c34 │ │ │ │ + @ instruction: 0xf7fef997 │ │ │ │ + blmi 0xc11bf8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r0, lsl #10 │ │ │ │ ubfxeq pc, r0, #17, #1 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - @ instruction: 0xf7fef93b │ │ │ │ - blmi 0x991c08 │ │ │ │ + @ instruction: 0xf7fef93d │ │ │ │ + blmi 0x991bcc │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msreq (UNDEF: 100), r0 │ │ │ │ stmdaeq r4!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - @ instruction: 0xf7fef925 │ │ │ │ + @ instruction: 0xf7fef927 │ │ │ │ @ instruction: 0xf04fbb0f │ │ │ │ strdeq r3, [r4, #-15]! │ │ │ │ - cdp2 0, 12, cr15, cr4, cr0, {6} │ │ │ │ + cdp2 0, 12, cr15, cr6, cr0, {6} │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c00020 │ │ │ │ - @ instruction: 0x4602febf │ │ │ │ + strmi pc, [r2], -r1, asr #29 │ │ │ │ mcrlt 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ @ instruction: 0xf64f0124 │ │ │ │ @ instruction: 0xf0c070ff │ │ │ │ - @ instruction: 0x4606feb7 │ │ │ │ + @ instruction: 0x4606feb9 │ │ │ │ eorseq pc, r0, r4 │ │ │ │ - cdp2 0, 11, cr15, cr2, cr0, {6} │ │ │ │ + cdp2 0, 11, cr15, cr4, cr0, {6} │ │ │ │ @ instruction: 0xf7fd4602 │ │ │ │ svclt 0x0000bdf7 │ │ │ │ - umulleq sp, sl, sl, r2 │ │ │ │ - addeq sp, sl, sl, asr r2 │ │ │ │ - addeq sp, sl, r4, lsr #4 │ │ │ │ - addeq sp, sl, sl, ror #3 │ │ │ │ - @ instruction: 0x008ad1b0 │ │ │ │ - addeq sp, sl, r6, ror r1 │ │ │ │ - addeq sp, sl, r6, lsr r1 │ │ │ │ - addeq sp, sl, r4, lsl #2 │ │ │ │ - addeq sp, sl, lr, asr #1 │ │ │ │ - addeq sp, sl, r8, lsl #1 │ │ │ │ - addeq sp, sl, sl, lsr r0 │ │ │ │ - addeq sp, sl, r4 │ │ │ │ - ldrdeq ip, [sl], r8 │ │ │ │ - blcs 0x131c3c │ │ │ │ + ldrdeq sp, [sl], r6 │ │ │ │ + umulleq sp, sl, r6, r2 │ │ │ │ + addeq sp, sl, r0, ror #4 │ │ │ │ + addeq sp, sl, r6, lsr #4 │ │ │ │ + addeq sp, sl, ip, ror #3 │ │ │ │ + @ instruction: 0x008ad1b2 │ │ │ │ + addeq sp, sl, r2, ror r1 │ │ │ │ + addeq sp, sl, r0, asr #2 │ │ │ │ + addeq sp, sl, sl, lsl #2 │ │ │ │ + addeq sp, sl, r4, asr #1 │ │ │ │ + addeq sp, sl, r6, ror r0 │ │ │ │ + addeq sp, sl, r0, asr #32 │ │ │ │ + addeq sp, sl, r4, lsl r0 │ │ │ │ + blcs 0x131c00 │ │ │ │ mcrge 6, 2, pc, cr4, cr12, {1} @ │ │ │ │ @ instruction: 0xf10003e2 │ │ │ │ @ instruction: 0x03a383f8 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ @ instruction: 0xee1d4bd5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @@ -84810,228 +84795,228 @@ │ │ │ │ ldmpl r2, {r3, r4, r8, lr}^ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ movwls r4, #5142 @ 0x1416 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d03040 │ │ │ │ ldrmi r0, [r3], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - @ instruction: 0xf7fdf90f │ │ │ │ + @ instruction: 0xf7fdf911 │ │ │ │ @ instruction: 0xf0c0bd77 │ │ │ │ - vmul.i8 d15, d26, d19 │ │ │ │ + vmul.i8 d15, d26, d21 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - stc2l 0, cr15, [lr, #-792] @ 0xfffffce8 │ │ │ │ + ldc2l 0, cr15, [r0, #-792] @ 0xfffffce8 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf7fdfc6f │ │ │ │ - blmi 0xff0929f0 │ │ │ │ + @ instruction: 0xf7fdfc71 │ │ │ │ + blmi 0xff0929b4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ vshl.s8 d4, d10, d0 │ │ │ │ @ instruction: 0xf8d06154 │ │ │ │ @ instruction: 0xf0c10654 │ │ │ │ - @ instruction: 0xf7fdf8a5 │ │ │ │ - blmi 0xfee52c80 │ │ │ │ + @ instruction: 0xf7fdf8a7 │ │ │ │ + blmi 0xfee52c44 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061db │ │ │ │ @ instruction: 0xf0c106d8 │ │ │ │ - @ instruction: 0xf7fdf891 │ │ │ │ + @ instruction: 0xf7fdf893 │ │ │ │ @ instruction: 0xf0c0bee4 │ │ │ │ - vmul.i8 , q5, │ │ │ │ + vmul.i8 , q5, │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - ldc2 0, cr15, [r4, #-792] @ 0xfffffce8 │ │ │ │ + ldc2 0, cr15, [r6, #-792] @ 0xfffffce8 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf7fdfc35 │ │ │ │ + @ instruction: 0xf7fdfc37 │ │ │ │ @ instruction: 0xf0c6bdbc │ │ │ │ - blmi 0xfe9a251c │ │ │ │ + blmi 0xfe9a24e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpne r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf8a6f0c1 │ │ │ │ - blt 0x13a111c │ │ │ │ + @ instruction: 0xf8a8f0c1 │ │ │ │ + blt 0x13a10e0 │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020162 │ │ │ │ movwcs r0, #544 @ 0x220 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xf8d8f971 │ │ │ │ + @ instruction: 0xf8d8f973 │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - stc2 0, cr15, [r8], {201} @ 0xc9 │ │ │ │ + stc2 0, cr15, [sl], {201} @ 0xc9 │ │ │ │ stmdblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020122 │ │ │ │ movwcs r0, #560 @ 0x230 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xf8d8f961 │ │ │ │ + @ instruction: 0xf8d8f963 │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - blx 0xffe9f486 │ │ │ │ + blx 0xfff1f44a │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf1400724 │ │ │ │ - @ instruction: 0xf0c582ca │ │ │ │ - @ instruction: 0xf7feffff │ │ │ │ + @ instruction: 0xf0c682ca │ │ │ │ + @ instruction: 0xf7fef801 │ │ │ │ vmul.i8 , q7, q1 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #216, 26 @ 0x3600 │ │ │ │ - @ instruction: 0xf848f0c1 │ │ │ │ + @ instruction: 0xf84af0c1 │ │ │ │ ldclt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ - ldc2 0, cr15, [ip], #792 @ 0x318 │ │ │ │ + ldc2 0, cr15, [lr], #792 @ 0x318 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdf857 │ │ │ │ + @ instruction: 0xf7fdf859 │ │ │ │ @ instruction: 0xf0c6bd7c │ │ │ │ - blmi 0x1ca2444 │ │ │ │ + blmi 0x1ca2410 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrspl pc, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf83af0c1 │ │ │ │ + @ instruction: 0xf83cf0c1 │ │ │ │ stmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stc2 0, cr15, [r2], {198} @ 0xc6 │ │ │ │ + stc2 0, cr15, [r4], {198} @ 0xc6 │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fef81d │ │ │ │ + @ instruction: 0xf7fef81f │ │ │ │ vmla.i8 , q15, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ andls r0, r0, #145 @ 0x91 │ │ │ │ orrsvc pc, ip, r0, lsl #10 │ │ │ │ teqpeq r8, r0 @ @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffe4f0c0 │ │ │ │ + @ instruction: 0xffe6f0c0 │ │ │ │ ldclt 7, cr15, [r5, #-1012]! @ 0xfffffc0c │ │ │ │ - mrrc2 0, 12, pc, r8, cr6 @ │ │ │ │ + mrrc2 0, 12, pc, sl, cr6 @ │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefff3 │ │ │ │ + @ instruction: 0xf7fefff5 │ │ │ │ @ instruction: 0xf0c6b999 │ │ │ │ - blmi 0x10e237c │ │ │ │ + blmi 0x10e2348 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xffd6f0c0 │ │ │ │ + @ instruction: 0xffd8f0c0 │ │ │ │ ldcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ - ldc2 0, cr15, [lr], {198} @ 0xc6 │ │ │ │ + stc2 0, cr15, [r0], #-792 @ 0xfffffce8 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7feffb9 │ │ │ │ + @ instruction: 0xf7feffbb │ │ │ │ @ instruction: 0xf0c6b95f │ │ │ │ - blmi 0xa22308 │ │ │ │ + blmi 0xa222d4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff9cf0c0 │ │ │ │ + @ instruction: 0xff9ef0c0 │ │ │ │ stcllt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ - blx 0xff99f656 │ │ │ │ + blx 0xffa1f61a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r3, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7feff7f │ │ │ │ + @ instruction: 0xf7feff81 │ │ │ │ svclt 0x0000b925 │ │ │ │ - addeq ip, sl, lr, lsr #30 │ │ │ │ - ldrdeq ip, [sl], r4 │ │ │ │ - addeq ip, sl, ip, lsr #29 │ │ │ │ - addeq ip, sl, ip, asr lr │ │ │ │ - @ instruction: 0x008acdbe │ │ │ │ - addeq ip, sl, r4, lsl #27 │ │ │ │ - addeq ip, sl, sl, asr #26 │ │ │ │ - strdeq ip, [sl], r6 │ │ │ │ - @ instruction: 0x008accbc │ │ │ │ - addeq ip, sl, r2, lsl #25 │ │ │ │ - addeq ip, sl, r8, asr #24 │ │ │ │ - addeq ip, sl, lr, lsl #24 │ │ │ │ + addeq ip, sl, sl, ror #30 │ │ │ │ + addeq ip, sl, r0, lsl pc │ │ │ │ + addeq ip, sl, r8, ror #29 │ │ │ │ + umulleq ip, sl, r8, lr │ │ │ │ + strdeq ip, [sl], sl │ │ │ │ + addeq ip, sl, r0, asr #27 │ │ │ │ + addeq ip, sl, r6, lsl #27 │ │ │ │ + addeq ip, sl, r2, lsr sp │ │ │ │ + strdeq ip, [sl], r8 │ │ │ │ + @ instruction: 0x008accbe │ │ │ │ + addeq ip, sl, r4, lsl #25 │ │ │ │ + addeq ip, sl, sl, asr #24 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7213f │ │ │ │ stmdacs r0, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r2], #-496 @ 0xfffffe10 │ │ │ │ @ instruction: 0xee1d4bd8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ @@ -85039,15 +85024,15 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ tstpvs r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff44f0c0 │ │ │ │ + @ instruction: 0xff46f0c0 │ │ │ │ stcllt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7211f │ │ │ │ stmdacs r0, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcge 4, 7, pc, r0, cr12 @ │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ @@ -85056,364 +85041,364 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvc pc, r0, lsl #4 │ │ │ │ ubfxeq pc, r0, #17, #13 │ │ │ │ - @ instruction: 0xff22f0c0 │ │ │ │ + @ instruction: 0xff24f0c0 │ │ │ │ mcrrlt 7, 15, pc, r7, cr13 @ │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ @ instruction: 0xf600681b │ │ │ │ ldmpl r3, {r2, r4, r7, r8, ip, sp}^ │ │ │ │ andeq lr, sl, #3072 @ 0xc00 │ │ │ │ andls r4, r1, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2964 @ 0xfffff46c │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fdff07 │ │ │ │ - bmi 0xfec92220 │ │ │ │ + @ instruction: 0xf7fdff09 │ │ │ │ + bmi 0xfec921e4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-3131 @ 0xfffff3c5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ tstpvs pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmibeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - cdp2 0, 10, cr15, cr14, cr0, {6} │ │ │ │ - stcllt 7, cr15, [pc, #1012] @ 0x63880 │ │ │ │ + cdp2 0, 11, cr15, cr0, cr0, {6} │ │ │ │ + stcllt 7, cr15, [pc, #1012] @ 0x63844 │ │ │ │ vnmls.f32 s8, s27, s13 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d0116c │ │ │ │ @ instruction: 0xf0c0096c │ │ │ │ - @ instruction: 0xf7fdfe99 │ │ │ │ + @ instruction: 0xf7fdfe9b │ │ │ │ @ instruction: 0x4631bdba │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xfe61f7d2 │ │ │ │ + blx 0xfe69f796 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c44628 │ │ │ │ - @ instruction: 0xf7fdfa73 │ │ │ │ + @ instruction: 0xf7fdfa75 │ │ │ │ strcs fp, [r3], #-3784 @ 0xfffff138 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0c44630 │ │ │ │ - ldrtmi pc, [r2], -r9, lsl #23 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #23 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x1a1f7f4 │ │ │ │ + blx 0x1a9f7b8 │ │ │ │ mvnsle r3, r1, lsl #24 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr9, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, lsr #2 │ │ │ │ andseq pc, r0, #2 │ │ │ │ andcc r4, ip, #40, 12 @ 0x2800000 │ │ │ │ - blx 0xff61f80e │ │ │ │ + blx 0xff69f7d2 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr7, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, ror #1 │ │ │ │ andseq pc, r8, #2 │ │ │ │ andcc r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - blx 0xff39f822 │ │ │ │ + blx 0xff41f7e6 │ │ │ │ mcrlt 7, 2, pc, cr13, cr13, {7} @ │ │ │ │ @ instruction: 0xee1d4985 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicvs pc, ip, r0, lsl #10 │ │ │ │ @ instruction: 0x0660f8d0 │ │ │ │ - cdp2 0, 9, cr15, cr6, cr0, {6} │ │ │ │ - bllt 0xfef61538 │ │ │ │ + cdp2 0, 9, cr15, cr8, cr0, {6} │ │ │ │ + bllt 0xfef614fc │ │ │ │ @ instruction: 0xee1d497a │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tsteq r9, r0, lsl #22 │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0x61abf500 │ │ │ │ ldrbeq pc, [r8, #-2256] @ 0xfffff730 @ │ │ │ │ - cdp2 0, 7, cr15, cr14, cr0, {6} │ │ │ │ - bllt 0xfe961568 │ │ │ │ + cdp2 0, 8, cr15, cr0, cr0, {6} │ │ │ │ + bllt 0xfe96152c │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1424014 │ │ │ │ + b 0x1423fd8 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c6811d │ │ │ │ - blmi 0x1b22080 │ │ │ │ + blmi 0x1b2204c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 5, cr15, cr8, cr0, {6} │ │ │ │ + cdp2 0, 5, cr15, cr10, cr0, {6} │ │ │ │ ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0xee1d495d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicsmi pc, r4, r0, lsl #4 │ │ │ │ ldrbeq pc, [r4], #2256 @ 0x8d0 @ │ │ │ │ - cdp2 0, 4, cr15, cr0, cr0, {6} │ │ │ │ - bllt 0x19e15e4 │ │ │ │ + cdp2 0, 4, cr15, cr2, cr0, {6} │ │ │ │ + bllt 0x19e15a8 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c42210 │ │ │ │ - @ instruction: 0x4632faf9 │ │ │ │ + @ instruction: 0x4632fafb │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf94af0c4 │ │ │ │ + @ instruction: 0xf94cf0c4 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr5, cr13, {7} │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xffb9f924 │ │ │ │ + blx 0xffc1f8e8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c44628 │ │ │ │ - @ instruction: 0x3c01f93d │ │ │ │ + @ instruction: 0x3c01f93f │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ stmdbmi r5, {r1, r2, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x79734 │ │ │ │ + bl 0x796f8 │ │ │ │ strmi r0, [r2], #-265 @ 0xfffffef7 │ │ │ │ vshl.s8 d20, d3, d14 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ vrhadd.s8 d2, d0, d0 │ │ │ │ @ instruction: 0xf8d061e4 │ │ │ │ @ instruction: 0xf0c006e4 │ │ │ │ - @ instruction: 0xf7fdfe0d │ │ │ │ + @ instruction: 0xf7fdfe0f │ │ │ │ vpadd.i8 d11, d5, d18 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addhi pc, pc, r0, asr #2 │ │ │ │ - blx 0x139f984 │ │ │ │ + blx 0x141f948 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfde7 │ │ │ │ + @ instruction: 0xf7fdfde9 │ │ │ │ stmdbmi r8!, {r0, r2, r7, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r2], #-2112 @ 0xfffff7c0 │ │ │ │ strmi r4, [r3], #-1029 @ 0xfffffbfb │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r3, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ biceq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - ldc2l 0, cr15, [r0, #768] @ 0x300 │ │ │ │ - blt 0xffde16c4 │ │ │ │ + ldc2l 0, cr15, [r2, #768] @ 0x300 │ │ │ │ + blt 0xffde1688 │ │ │ │ @ instruction: 0xee1d491d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strmi r4, [sp], #-1034 @ 0xfffffbf6 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d07152 │ │ │ │ @ instruction: 0xf0c00348 │ │ │ │ - @ instruction: 0xf7fdfdb9 │ │ │ │ + @ instruction: 0xf7fdfdbb │ │ │ │ @ instruction: 0xf64fbade │ │ │ │ @ instruction: 0xf0c472ff │ │ │ │ - @ instruction: 0xf7fdf8ed │ │ │ │ + @ instruction: 0xf7fdf8ef │ │ │ │ rscscs fp, pc, #2144 @ 0x860 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf8e6f0c4 │ │ │ │ + @ instruction: 0xf8e8f0c4 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr15, cr13, {7} │ │ │ │ - umulleq ip, sl, r6, fp │ │ │ │ - addeq ip, sl, r2, asr fp │ │ │ │ - addeq ip, sl, lr, lsl fp │ │ │ │ - addeq ip, sl, lr, ror #21 │ │ │ │ - addeq ip, sl, r4, asr #21 │ │ │ │ - addeq ip, sl, lr, lsr sl │ │ │ │ - addeq ip, sl, lr, lsl #20 │ │ │ │ - addeq ip, sl, r0, asr #19 │ │ │ │ - umulleq ip, sl, r2, r9 │ │ │ │ - addeq ip, sl, ip, lsr #18 │ │ │ │ - ldrdeq ip, [sl], lr │ │ │ │ - @ instruction: 0x008ac8b0 │ │ │ │ - addeq ip, sl, r2, lsl #17 │ │ │ │ - @ instruction: 0xf9daf0c6 │ │ │ │ + ldrdeq ip, [sl], r2 │ │ │ │ + addeq ip, sl, lr, lsl #23 │ │ │ │ + addeq ip, sl, sl, asr fp │ │ │ │ + addeq ip, sl, sl, lsr #22 │ │ │ │ + addeq ip, sl, r0, lsl #22 │ │ │ │ + addeq ip, sl, sl, ror sl │ │ │ │ + addeq ip, sl, sl, asr #20 │ │ │ │ + strdeq ip, [sl], ip @ │ │ │ │ + addeq ip, sl, lr, asr #19 │ │ │ │ + addeq ip, sl, r8, ror #18 │ │ │ │ + addeq ip, sl, sl, lsl r9 │ │ │ │ + addeq ip, sl, ip, ror #17 │ │ │ │ + @ instruction: 0x008ac8be │ │ │ │ + @ instruction: 0xf9dcf0c6 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfd75 │ │ │ │ + @ instruction: 0xf7fdfd77 │ │ │ │ @ instruction: 0xf0c6bc13 │ │ │ │ - blmi 0xaa1e80 │ │ │ │ + blmi 0xaa1e4c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcs pc, ip, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 0, cr15, [r8, #-768] @ 0xfffffd00 │ │ │ │ - bllt 0xffe217b4 │ │ │ │ - @ instruction: 0xf9a0f0c6 │ │ │ │ + ldc2l 0, cr15, [sl, #-768] @ 0xfffffd00 │ │ │ │ + bllt 0xffe21778 │ │ │ │ + @ instruction: 0xf9a2f0c6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, ip}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfd3b │ │ │ │ + @ instruction: 0xf7fdfd3d │ │ │ │ andscs fp, r0, #222208 @ 0x36400 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - blx 0x151fb14 │ │ │ │ + blx 0x159fad8 │ │ │ │ andscs lr, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x139fb20 │ │ │ │ + blx 0x141fae4 │ │ │ │ andcs lr, r0, r1, lsl #8 │ │ │ │ - mvneq pc, pc, asr #12 │ │ │ │ + @ instruction: 0x01acf64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorvc pc, ip, #64, 4 │ │ │ │ - mrc2 1, 5, pc, cr14, cr7, {6} │ │ │ │ - strdeq ip, [sl], sl │ │ │ │ - addeq ip, sl, r0, asr #15 │ │ │ │ - addeq ip, sl, r6, lsl #15 │ │ │ │ - eorseq r8, r3, ip, ror #31 │ │ │ │ + mcr2 1, 6, pc, cr0, cr7, {6} @ │ │ │ │ + addeq ip, sl, r6, lsr r8 │ │ │ │ + strdeq ip, [sl], ip @ │ │ │ │ + addeq ip, sl, r2, asr #15 │ │ │ │ + eorseq r8, r3, ip, lsr #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0xf0c04615 │ │ │ │ - @ instruction: 0xf894fa6d │ │ │ │ + @ instruction: 0xf894fa6f │ │ │ │ @ instruction: 0x460730d0 │ │ │ │ ldrtmi fp, [sl], -r3, lsl #3 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - mcr2 7, 1, pc, cr12, cr5, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr8, cr5, {7} @ │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r0!, {r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f56bd9 │ │ │ │ - stclvs 8, cr15, [r3, #-956]! @ 0xfffffc44 │ │ │ │ + @ instruction: 0x6d63f90b │ │ │ │ strvs r4, [r3, #1091]! @ 0x443 │ │ │ │ svcvs 0x0063e7df │ │ │ │ - b 0x10679a4 │ │ │ │ + b 0x1067968 │ │ │ │ @ instruction: 0xf0c01003 │ │ │ │ - vpmax.s8 , , │ │ │ │ + vpmax.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - cdp2 0, 14, cr15, cr14, cr5, {6} │ │ │ │ + cdp2 0, 15, cr15, cr0, cr5, {6} │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebbaad8 │ │ │ │ + bl 0xfebbaa9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, r0, sp, lsl #22 │ │ │ │ strmi r6, [r4], -r1, lsl #30 │ │ │ │ cmnle ip, r0, lsl #18 │ │ │ │ - blcs 0x17dba4 │ │ │ │ - blvs 0xfe557928 │ │ │ │ + blcs 0x17db68 │ │ │ │ + blvs 0xfe5578ec │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 6, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d071 │ │ │ │ mcrcs 0, 0, r6, cr0, cr0, {4} │ │ │ │ @ instruction: 0xf0bbd174 │ │ │ │ - vceq.f32 d31, d4, d15 │ │ │ │ + @ instruction: 0xf244fe11 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, r9, sl} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ andcs r4, r8, r3, lsl #12 │ │ │ │ - blx 0xfe89fc44 │ │ │ │ + blx 0xfe91fc08 │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - stc2l 0, cr15, [r0, #-764] @ 0xfffffd04 │ │ │ │ + stc2l 0, cr15, [r2, #-764] @ 0xfffffd04 │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf88ef7f5 │ │ │ │ + @ instruction: 0xf8aaf7f5 │ │ │ │ @ instruction: 0x46416bb0 │ │ │ │ - cdp2 0, 5, cr15, cr4, cr3, {6} │ │ │ │ - blcs 0x17dc10 │ │ │ │ + cdp2 0, 5, cr15, cr6, cr3, {6} │ │ │ │ + blcs 0x17dbd4 │ │ │ │ @ instruction: 0x4620d010 │ │ │ │ - @ instruction: 0xff58f036 │ │ │ │ + @ instruction: 0xff64f036 │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf0c068a8 │ │ │ │ - vmul.i8 , , │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - cdp2 0, 8, cr15, cr8, cr5, {6} │ │ │ │ + cdp2 0, 8, cr15, cr10, cr5, {6} │ │ │ │ andcs r6, r1, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [r0], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ @ instruction: 0x4638fc5f │ │ │ │ - ldc2 0, cr15, [lr, #780]! @ 0x30c │ │ │ │ + stc2l 0, cr15, [r0, #780] @ 0x30c │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ mcrr2 7, 15, pc, lr, cr7 @ │ │ │ │ @@ -85429,64 +85414,64 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ @ instruction: 0xf856e7ee │ │ │ │ @ instruction: 0xf0c3102a │ │ │ │ - str pc, [sp, r7, lsl #28]! │ │ │ │ + str pc, [sp, r9, lsl #28]! │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x96002211 │ │ │ │ @ instruction: 0xff18f7ff │ │ │ │ @ instruction: 0xf64fe7d6 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ - blmi 0xe3ae0 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ + blmi 0xe3aa4 │ │ │ │ rsbscs pc, r9, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf850f20f │ │ │ │ - eorseq r9, r3, r0 │ │ │ │ + @ instruction: 0xf84ef20f │ │ │ │ + eorseq r8, r3, r0, asr #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbac30 │ │ │ │ + bl 0xfebbabf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ smullscc pc, r0, r0, r8 @ │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ @ instruction: 0x4631b173 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - movwcs pc, #10311 @ 0x2847 @ │ │ │ │ + movwcs pc, #10339 @ 0x2863 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strmi r6, [pc], -r0, lsl #30 │ │ │ │ vmla.i8 , q2, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x463a0395 │ │ │ │ - blvs 0xff6b52f4 │ │ │ │ - @ instruction: 0xfffef7f4 │ │ │ │ + blvs 0xff6b52b8 │ │ │ │ + @ instruction: 0xf81af7f5 │ │ │ │ ldrtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [r0, r3, lsr #11]! │ │ │ │ subne r6, r0, r3, ror #30 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - @ instruction: 0xf952f0c0 │ │ │ │ + @ instruction: 0xf954f0c0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - @ instruction: 0xe7e2fdfd │ │ │ │ + @ instruction: 0xe7e2fdff │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbacc0 │ │ │ │ + bl 0xfebbac84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -85496,255 +85481,255 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble sl, {r1, r8, r9, fp, sp}^ │ │ │ │ strmi r6, [r4], -fp, lsl #16 │ │ │ │ - blcs 0x7533c │ │ │ │ + blcs 0x75300 │ │ │ │ stmdavs r8, {r3, r4, r5, ip, lr, pc}^ │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ - blcs 0x7f7a0 │ │ │ │ + blcs 0x7f764 │ │ │ │ @ instruction: 0xf8d4d140 │ │ │ │ andcs r3, r1, #144 @ 0x90 │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ stmdavs lr!, {r8, r9, sp}^ │ │ │ │ @ instruction: 0x6d22b97e │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ andle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4026c52 │ │ │ │ - bcs 0x7c4fc │ │ │ │ + bcs 0x7c4c0 │ │ │ │ movwcs fp, #3852 @ 0xf0c │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdavs fp!, {r0, r2, r5, r7, pc} │ │ │ │ eorsle r2, r3, r0, lsl #22 │ │ │ │ smullsne pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r9, sp} │ │ │ │ addsmi r4, r1, #32, 12 @ 0x2000000 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2abf74 │ │ │ │ - blx 0x1e21b46 │ │ │ │ + bne 0xff2abf38 │ │ │ │ + blx 0x1e21b0a │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdblt r1, {r0, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - blcs 0x7dd30 │ │ │ │ - blvs 0xfe557ea4 │ │ │ │ + blcs 0x7dcf4 │ │ │ │ + blvs 0xfe557e68 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, r5, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf89483f8 │ │ │ │ - bcs 0x6be80 │ │ │ │ + bcs 0x6be44 │ │ │ │ @ instruction: 0xf894d1bb │ │ │ │ @ instruction: 0xf08330b4 │ │ │ │ ldr r0, [r6, r1, lsl #6]! │ │ │ │ - ldc2 0, cr15, [ip], #748 @ 0x2ec │ │ │ │ + ldc2 0, cr15, [lr], #748 @ 0x2ec │ │ │ │ @ instruction: 0xf8d4686b │ │ │ │ @ instruction: 0x46069058 │ │ │ │ vqdmulh.s , q2, │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46030795 │ │ │ │ andcs r2, pc, r1, lsl #4 │ │ │ │ @ instruction: 0xf0c46bb9 │ │ │ │ - blvs 0xfeee2110 │ │ │ │ + blvs 0xfeee20dc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0c34608 │ │ │ │ - @ instruction: 0xf894fd75 │ │ │ │ + @ instruction: 0xf894fd77 │ │ │ │ @ instruction: 0x462020d1 │ │ │ │ - bcs 0x7de9c │ │ │ │ + bcs 0x7de60 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2ac00c │ │ │ │ - blx 0xb21bde │ │ │ │ + bne 0xff2abfd0 │ │ │ │ + blx 0xb21ba2 │ │ │ │ @ instruction: 0xf0c34630 │ │ │ │ - @ instruction: 0xf8c4fc89 │ │ │ │ + @ instruction: 0xf8c4fc8b │ │ │ │ stmdavs fp!, {r3, r4, r6, ip, pc}^ │ │ │ │ cmnle r5, r0, lsl #22 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ @ instruction: 0xe7a3fb1b │ │ │ │ - blx 0xff39ff22 │ │ │ │ + blx 0xff41fee6 │ │ │ │ @ instruction: 0xf0bf4607 │ │ │ │ - vqdmulh.s , , │ │ │ │ + vqdmulh.s , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r0], sl, asr #4 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - andcs pc, r4, r1, asr #25 │ │ │ │ - @ instruction: 0xf876f0c0 │ │ │ │ + andcs pc, r4, r3, asr #25 │ │ │ │ + @ instruction: 0xf878f0c0 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - andcs pc, r1, r7, ror sp @ │ │ │ │ - @ instruction: 0xf86af0c0 │ │ │ │ + andcs pc, r1, r9, ror sp @ │ │ │ │ + @ instruction: 0xf86cf0c0 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - @ instruction: 0xf8d8ff9f │ │ │ │ + @ instruction: 0xf8d8ffa1 │ │ │ │ @ instruction: 0x463a1038 │ │ │ │ andcs r4, pc, r3, lsr r6 @ │ │ │ │ - @ instruction: 0xf8b2f0c4 │ │ │ │ + @ instruction: 0xf8b4f0c4 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - stc2l 0, cr15, [r2, #-780]! @ 0xfffffcf4 │ │ │ │ + stc2l 0, cr15, [r4, #-780]! @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf036e7b1 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0045f47f │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ @ instruction: 0xe769307c │ │ │ │ - mcrr2 0, 11, pc, lr, cr11 @ │ │ │ │ + mrrc2 0, 11, pc, r0, cr11 @ │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0xf0bf4607 │ │ │ │ - vqdmulh.s d31, d23, d13 │ │ │ │ + vqdmulh.s d31, d23, d15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ pkhbtmi r2, r0, r5, lsl #7 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - ldrtmi pc, [fp], -r5, lsl #25 @ │ │ │ │ + ldrtmi pc, [fp], -r7, lsl #25 @ │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0c42008 │ │ │ │ - @ instruction: 0x4631f8d9 │ │ │ │ + @ instruction: 0x4631f8db │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46202212 │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - @ instruction: 0xf8c4fc21 │ │ │ │ + @ instruction: 0xf8c4fc23 │ │ │ │ @ instruction: 0xe7369058 │ │ │ │ @ instruction: 0xf0c02004 │ │ │ │ - vadd.i8 d31, d7, d23 │ │ │ │ + vadd.i8 d31, d7, d25 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - ldc2l 0, cr15, [r2], {197} @ 0xc5 │ │ │ │ + ldc2l 0, cr15, [r4], {197} @ 0xc5 │ │ │ │ svclt 0x0000e78c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbaf00 │ │ │ │ + bl 0xfebbaec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ stmdbcs sp, {r0, r3, fp, sp, lr} │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0006dc11 │ │ │ │ stmiblt r6!, {r2, r9, sl, lr} │ │ │ │ - blx 0xc21d08 │ │ │ │ + blx 0xc21ccc │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xfe4a1d10 │ │ │ │ + blx 0xfe4a1cd4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd70 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r1, sp, ror #28]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ strhlt r3, [r7], ip │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blcs 0xb55c8 │ │ │ │ + blcs 0xb558c │ │ │ │ sbchi pc, r8, r0 │ │ │ │ vmul.i8 d2, d0, d15 │ │ │ │ andcs r8, r1, #187 @ 0xbb │ │ │ │ smlabbcs r0, sl, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ @ instruction: 0xf040420a │ │ │ │ ldccs 0, cr8, [sl, #-700] @ 0xfffffd44 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0402d16 │ │ │ │ - blcs 0x14404c │ │ │ │ + blcs 0x144010 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - blx 0x42009e │ │ │ │ + blx 0x4a0062 │ │ │ │ svcvs 0x00204680 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ vhadd.s8 q12, , q0 │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ vmul.i8 d18, d20, d5 │ │ │ │ vqdmull.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #152576 @ 0x25400 │ │ │ │ @ instruction: 0xf8db4620 │ │ │ │ @ instruction: 0xf7f4103c │ │ │ │ - stclvs 14, cr15, [r3, #-348]! @ 0xfffffea4 │ │ │ │ + stclvs 14, cr15, [r3, #-460]! @ 0xfffffe34 │ │ │ │ strtmi r6, [r8], -r3, lsr #11 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - @ instruction: 0xffaef0bf │ │ │ │ + @ instruction: 0xffb0f0bf │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ andls r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - bl 0xfa12c │ │ │ │ + bl 0xfa0f0 │ │ │ │ vcgt.s8 d16, d15, d10 │ │ │ │ @ instruction: 0xf2c07ad8 │ │ │ │ ldrmi r0, [r0], #-2705 @ 0xfffff56f │ │ │ │ strbmi r9, [r2], #-0 │ │ │ │ orrsmi pc, ip, sl, lsl #12 │ │ │ │ ldceq 8, cr15, [ip], {218} @ 0xda │ │ │ │ - blx 0x320100 │ │ │ │ + blx 0x3a00c4 │ │ │ │ vceq.f32 d2, d0, d3 │ │ │ │ @ instruction: 0xf64880d1 │ │ │ │ - vrsra.s64 q11, q12, #64 │ │ │ │ + vrsra.s64 d22, d24, #64 │ │ │ │ movwls r0, #21299 @ 0x5333 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x2114f8d3 │ │ │ │ - mrrc2 0, 12, pc, r8, cr3 @ │ │ │ │ - blx 0xff3a0120 │ │ │ │ + mrrc2 0, 12, pc, sl, cr3 @ │ │ │ │ + blx 0xff4200e4 │ │ │ │ ldrsbtne pc, [r8], -fp @ │ │ │ │ @ instruction: 0xf0c34683 │ │ │ │ - @ instruction: 0xf8d4fbed │ │ │ │ + @ instruction: 0xf8d4fbef │ │ │ │ ldrbmi r3, [r9], -r8, lsl #1 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ @ instruction: 0xf0030be2 │ │ │ │ strtmi r0, [r0], -pc, lsl #6 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ - blx 0xfeea0148 │ │ │ │ + blx 0xfef2010c │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ adcvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c59003 │ │ │ │ - andcs pc, r4, #183296 @ 0x2cc00 │ │ │ │ + andcs pc, r4, #185344 @ 0x2d400 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - ldc2 0, cr15, [r6], #-780 @ 0xfffffcf4 │ │ │ │ + ldc2 0, cr15, [r8], #-780 @ 0xfffffcf4 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r9, [r2], -r3, lsl #18 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ @ instruction: 0xf7fb030f │ │ │ │ msrlt CPSR_sxc, #3008 @ 0xbc0 │ │ │ │ strbmi r3, [r1], -r1, lsl #28 │ │ │ │ strbmi r2, [r0], -r2, lsl #28 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - blls 0x1a46a8 │ │ │ │ + blls 0x1a466c │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [ip, -r3]! │ │ │ │ - ldc2 0, cr15, [ip], {195} @ 0xc3 │ │ │ │ + ldc2 0, cr15, [lr], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf8d94628 │ │ │ │ @ instruction: 0xf0bf5000 │ │ │ │ - bmi 0x12a3bc0 │ │ │ │ - blls 0x1756ac │ │ │ │ + bmi 0x12a3b8c │ │ │ │ + blls 0x175670 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stceq 8, cr15, [r0, #-872]! @ 0xfffffc98 │ │ │ │ - bl 0x13a120 │ │ │ │ + bl 0x13a0e4 │ │ │ │ ldrmi r0, [r9], #-520 @ 0xfffffdf8 │ │ │ │ strtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ andcs r9, r0, #0, 2 │ │ │ │ @ instruction: 0xf0c04941 │ │ │ │ - movwcs pc, #18899 @ 0x49d3 @ │ │ │ │ + movwcs pc, #18901 @ 0x49d5 @ │ │ │ │ andlt r6, r7, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @@ -85764,55 +85749,55 @@ │ │ │ │ stmiale r9!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ andcs r4, r0, #139 @ 0x8b │ │ │ │ addeq pc, pc, #200, 12 @ 0xc800000 │ │ │ │ rscle r4, r3, r3, lsl r2 │ │ │ │ svcvs 0x0063e738 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x1068038 │ │ │ │ + b 0x1067ffc │ │ │ │ @ instruction: 0xf0bf1003 │ │ │ │ - @ instruction: 0xf8d9fef9 │ │ │ │ + @ instruction: 0xf8d9fefb │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c57208 │ │ │ │ - ldr pc, [r2, -r7, lsr #23]! │ │ │ │ + ldr pc, [r2, -r9, lsr #23]! │ │ │ │ @ instruction: 0xf0bf2003 │ │ │ │ - @ instruction: 0xf894feef │ │ │ │ + @ instruction: 0xf894fef1 │ │ │ │ @ instruction: 0x460530d0 │ │ │ │ strtmi fp, [sl], -r3, asr #2 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f52001 │ │ │ │ - movwcs pc, #10925 @ 0x2aad @ │ │ │ │ + movwcs pc, #10953 @ 0x2ac9 @ │ │ │ │ str r6, [lr, r3, ror #1]! │ │ │ │ ldmdblt fp, {r0, r1, r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - stclvs 13, cr15, [r3, #-484]! @ 0xfffffe1c │ │ │ │ + stclvs 13, cr15, [r3, #-596]! @ 0xfffffdac │ │ │ │ strb r6, [r8, r3, lsr #11]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - mcr2 0, 6, pc, cr14, cr15, {5} @ │ │ │ │ + mrc2 0, 6, pc, cr0, cr15, {5} │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - @ instruction: 0xe7e3fb79 │ │ │ │ + @ instruction: 0xe7e3fb7b │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ - blmi 0x1e4468 │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ + blmi 0x1e442c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d75285 │ │ │ │ - svclt 0x0000faf3 │ │ │ │ - addeq ip, sl, lr, ror r1 │ │ │ │ - strheq ip, [sl], r0 │ │ │ │ + svclt 0x0000faf5 │ │ │ │ + @ instruction: 0x008ac1ba │ │ │ │ + addeq ip, sl, ip, ror #1 │ │ │ │ @ instruction: 0x009204f8 │ │ │ │ - eorseq r9, r3, ip, lsl r0 │ │ │ │ + ldrsbteq r8, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb1d8 │ │ │ │ + bl 0xfebbb19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ smlabtlt fp, r0, r3, r0 │ │ │ │ strle r0, [r6, #-1427] @ 0xfffffa6d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -85823,15 +85808,15 @@ │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, r3, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb224 │ │ │ │ + bl 0xfebbb1e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #7 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -85841,15 +85826,15 @@ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, fp, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbb26c │ │ │ │ + bl 0xfebbb230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ @ instruction: 0xb3b31340 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ @@ -85864,15 +85849,15 @@ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ stmdavs fp, {r1, r3, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r5, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x3d3d28 │ │ │ │ + bcs 0x3d3cec │ │ │ │ vqadd.s8 , q10, q7 │ │ │ │ vmla.i d22, d0, d0[0] │ │ │ │ vqadd.s8 d16, d23, d5 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf8502495 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ stmdavs r1!, {r0, r5, ip, sp} │ │ │ │ @@ -85885,97 +85870,97 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x435950 │ │ │ │ + bcs 0x435914 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ andcs pc, r1, r7, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 15, 15, r8, r9, cr8 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c58504 │ │ │ │ + b 0x1c584c8 │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4d60 │ │ │ │ + bcs 0x3a4d24 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64d68 │ │ │ │ + blcs 0x64d2c │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ tstpeq r2, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0018429a │ │ │ │ sbcsle r2, fp, sp, lsl #18 │ │ │ │ addsmi r6, r3, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf0bfd0d8 │ │ │ │ - @ instruction: 0xf8d5f953 │ │ │ │ + @ instruction: 0xf8d5f955 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - @ instruction: 0xf91af0bf │ │ │ │ + @ instruction: 0xf91cf0bf │ │ │ │ svceq 0x000ff1b8 │ │ │ │ smlalbble r4, r2, r1, r6 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - bvs 0x10a0aa8 │ │ │ │ - beq 0xfe5e0c9c │ │ │ │ - blcs 0x759a4 │ │ │ │ + bvs 0x10a0a6c │ │ │ │ + beq 0xfe5e0c60 │ │ │ │ + blcs 0x75968 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r4], #-976 @ 0xfffffc30 │ │ │ │ + stc2 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ - @ instruction: 0xf904f0bf │ │ │ │ + @ instruction: 0xf906f0bf │ │ │ │ @ instruction: 0xf1bb4680 │ │ │ │ teqle r5, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrrc2 7, 15, pc, r2, cr4 @ │ │ │ │ + stc2l 7, cr15, [lr], #-976 @ 0xfffffc30 │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c84638 │ │ │ │ - sha1c.32 , , │ │ │ │ + sha1c.32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x463a2395 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf85a68ab │ │ │ │ ldrmi r3, [r0, r3, lsr #32]! │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - blx 0xfeba051a │ │ │ │ + blx 0xfec204de │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0xff120522 │ │ │ │ + blx 0xff1a04e6 │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r1, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf93ef7f8 │ │ │ │ vaba.s8 d30, d20, d1 │ │ │ │ vmull.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf85a0a95 │ │ │ │ @ instruction: 0xf0c31028 │ │ │ │ - @ instruction: 0xe7c1f9f1 │ │ │ │ + @ instruction: 0xe7c1f9f3 │ │ │ │ eorne pc, fp, sl, asr r8 @ │ │ │ │ - @ instruction: 0xf9ecf0c3 │ │ │ │ + @ instruction: 0xf9eef0c3 │ │ │ │ svclt 0x0000e7ce │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbb43c │ │ │ │ + bl 0xfebbb400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ cmnlt r3, #64, 6 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xff922262 │ │ │ │ + blx 0xff922226 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcvs 13, 3, fp, fp, cr8 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ @@ -85996,105 +85981,105 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x435b0c │ │ │ │ + bcs 0x435ad0 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ mulcs r1, r9, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 7, 15, r8, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c586c0 │ │ │ │ + b 0x1c58684 │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4f1c │ │ │ │ + bcs 0x3a4ee0 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64f24 │ │ │ │ + blcs 0x64ee8 │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x2320b90b │ │ │ │ @ instruction: 0xf0bf60ab │ │ │ │ - @ instruction: 0xf8d5f87b │ │ │ │ + @ instruction: 0xf8d5f87d │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - @ instruction: 0xf842f0bf │ │ │ │ + @ instruction: 0xf844f0bf │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle r8, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe4a2326 │ │ │ │ + blx 0xfeba22ea │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - @ instruction: 0xf830f0bf │ │ │ │ + @ instruction: 0xf832f0bf │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ @ instruction: 0xd12f0f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x202234a │ │ │ │ + blx 0xfe72230e │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c84638 │ │ │ │ - stmiavs sl!, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r1, r3, #15, #17 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - blx 0xff8206b4 │ │ │ │ + blx 0xff8a0678 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0xffda06bc │ │ │ │ + blx 0xffe20680 │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf870f7f8 │ │ │ │ vabd.s8 d30, d20, d17 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c31028 │ │ │ │ - strb pc, [r7, r3, lsr #18] @ │ │ │ │ + strb pc, [r7, r5, lsr #18] @ │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf91af0c3 │ │ │ │ + @ instruction: 0xf91cf0c3 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, ip, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [ip], -lr, asr #17 │ │ │ │ ldrdls pc, [r8], -r1 │ │ │ │ - bl 0x1f1c04 │ │ │ │ - blcs 0x865028 │ │ │ │ + bl 0x1f1bc8 │ │ │ │ + blcs 0x864fec │ │ │ │ @ instruction: 0xf8d1dc2b │ │ │ │ strmi sl, [r5], -r4 │ │ │ │ @ instruction: 0xf0be4690 │ │ │ │ - @ instruction: 0xf1baffd5 │ │ │ │ + @ instruction: 0xf1baffd7 │ │ │ │ strmi r0, [r7], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x75cc4 │ │ │ │ + blcs 0x75c88 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - ldrtmi pc, [r3], -r3, lsr #22 @ │ │ │ │ + @ instruction: 0x4633fb3f │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ - blx 0xfe820752 │ │ │ │ + blx 0xfe8a0716 │ │ │ │ stmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f8463a │ │ │ │ andcs pc, r1, r3, lsr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -86106,117 +86091,117 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed207a2 │ │ │ │ + blx 0xfeda0766 │ │ │ │ vaba.s8 q15, q10, q3 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c3102a │ │ │ │ - @ instruction: 0xe7c4f8b3 │ │ │ │ + @ instruction: 0xe7c4f8b5 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, r8, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blle 0x14359d8 │ │ │ │ + blle 0x143599c │ │ │ │ movwcc r6, #6222 @ 0x184e │ │ │ │ - bl 0xfe935ce8 │ │ │ │ + bl 0xfe935cac │ │ │ │ cdpcs 7, 0, cr0, cr15, cr8, {0} │ │ │ │ @ instruction: 0xf0bed043 │ │ │ │ - vmax.f32 , q2, │ │ │ │ + vrecps.f32 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ pkhbtmi r0, r1, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf88cf0c3 │ │ │ │ + @ instruction: 0xf88ef0c3 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ - @ instruction: 0xff62f0be │ │ │ │ + @ instruction: 0xff64f0be │ │ │ │ @ instruction: 0xf1ba4606 │ │ │ │ @ instruction: 0xd1270f0f │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfeca24e4 │ │ │ │ + blx 0xff3a24a8 │ │ │ │ strbmi r4, [sl], -r3, asr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c49700 │ │ │ │ - @ instruction: 0x4628fab7 │ │ │ │ + @ instruction: 0x4628fab9 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xffb2f7f7 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf854f0c3 │ │ │ │ + @ instruction: 0xf856f0c3 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - blx 0xff9a0866 │ │ │ │ + blx 0xffa2082a │ │ │ │ strb r4, [r1, r1, lsl #13] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0x16a2574 │ │ │ │ + blx 0x16a2538 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbb798 │ │ │ │ + bl 0xfebbb75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [sp], -r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ stmdavs fp!, {r0, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strmi fp, [r4], -r3, asr #22 │ │ │ │ - @ instruction: 0xff04f0be │ │ │ │ + @ instruction: 0xff06f0be │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46062f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x51a4f600 │ │ │ │ stceq 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ - mcr2 0, 0, pc, cr0, cr15, {5} @ │ │ │ │ + mcr2 0, 0, pc, cr2, cr15, {5} @ │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ andcs pc, r1, r1, asr pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ ldrb pc, [r0, pc, lsl #20]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq fp, sl, ip, r9 │ │ │ │ + ldrdeq fp, [sl], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb828 │ │ │ │ + bl 0xfebbb7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -86294,29 +86279,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904617 │ │ │ │ strmi r2, [lr], -pc, lsl #1 │ │ │ │ - blls 0x6f5f90 │ │ │ │ + blls 0x6f5f54 │ │ │ │ ldrdge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ movwls r9, #40216 @ 0x9d18 │ │ │ │ biceq lr, fp, #274432 @ 0x43000 │ │ │ │ bicne lr, sl, #274432 @ 0x43000 │ │ │ │ ldrdeq pc, [r0], #128 @ 0x80 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x1149bb0 │ │ │ │ + b 0x1149b74 │ │ │ │ @ instruction: 0xf89d33c7 │ │ │ │ - b 0x1144954 │ │ │ │ - b 0x11353ac │ │ │ │ - blls 0x780cb4 │ │ │ │ - blls 0x7c93c0 │ │ │ │ + b 0x1144918 │ │ │ │ + b 0x1135370 │ │ │ │ + blls 0x780c78 │ │ │ │ + blls 0x7c9384 │ │ │ │ movwls r9, #33031 @ 0x8107 │ │ │ │ - @ instruction: 0xf912f7ea │ │ │ │ + @ instruction: 0xf930f7ea │ │ │ │ strmi r2, [r5], -lr, lsl #28 │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ @ instruction: 0xf0002e0f │ │ │ │ @ instruction: 0xf8d480cf │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ movwls r7, #25344 @ 0x6300 │ │ │ │ @@ -86327,50 +86312,50 @@ │ │ │ │ cmpeq r2, r8, lsl #22 │ │ │ │ ldrbeq r4, [r8, fp, asr #1] │ │ │ │ rschi pc, r6, r0, asr #2 │ │ │ │ smullscc pc, pc, r4, r8 @ │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0x7f7b0 │ │ │ │ + blcs 0x7f774 │ │ │ │ eorshi pc, r5, #0 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ eorhi pc, r0, #64 @ 0x40 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - @ instruction: 0x6d63f925 │ │ │ │ + @ instruction: 0x6d63f941 │ │ │ │ @ instruction: 0xf0be65a3 │ │ │ │ - strmi pc, [r6], -sp, lsr #28 │ │ │ │ + strmi pc, [r6], -pc, lsr #28 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0bfb000 │ │ │ │ - @ instruction: 0x4681fa79 │ │ │ │ + @ instruction: 0x4681fa7b │ │ │ │ @ instruction: 0xf0bf9806 │ │ │ │ - @ instruction: 0x4682fa75 │ │ │ │ + @ instruction: 0x4682fa77 │ │ │ │ @ instruction: 0xf0bf4640 │ │ │ │ - bmi 0xfeba3214 │ │ │ │ + bmi 0xfeba31e0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ vhadd.s8 d25, d15, d2 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe4aac │ │ │ │ + bl 0xe4a70 │ │ │ │ tstls r1, sl, lsl #2 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ - bl 0x108c74 │ │ │ │ + bl 0x108c38 │ │ │ │ @ instruction: 0xf500030b │ │ │ │ ldrtmi r6, [r2], #-371 @ 0xfffffe8d │ │ │ │ svceq 0x0030f8d0 │ │ │ │ - stc2 0, cr15, [r2, #-764]! @ 0xfffffd04 │ │ │ │ + stc2 0, cr15, [r4, #-764]! @ 0xfffffd04 │ │ │ │ @ instruction: 0xf003692b │ │ │ │ - bcs 0xa50c8 │ │ │ │ - bcs 0x118a0c │ │ │ │ + bcs 0xa508c │ │ │ │ + bcs 0x1189d0 │ │ │ │ sbchi pc, r1, r0 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf413844f │ │ │ │ @ instruction: 0xf0407a00 │ │ │ │ @ instruction: 0xf0038190 │ │ │ │ @ instruction: 0xf1b80310 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @@ -86381,61 +86366,61 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 3, 0, r8, cr0, cr0, {4} │ │ │ │ ldrhi pc, [r5], #-0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0be469b │ │ │ │ - bmi 0xfe323f70 │ │ │ │ + bmi 0xfe323f3c │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stcleq 8, cr15, [r0, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0bf9600 │ │ │ │ - @ instruction: 0xf0befc89 │ │ │ │ - @ instruction: 0x4629fd5b │ │ │ │ + @ instruction: 0xf0befc8b │ │ │ │ + @ instruction: 0x4629fd5d │ │ │ │ @ instruction: 0xf0c84606 │ │ │ │ - ldrtmi pc, [r2], -r1, lsr #16 @ │ │ │ │ + ldrtmi pc, [r2], -r3, lsr #16 @ │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [ip, #988]! @ 0x3dc │ │ │ │ - ldc2l 0, cr15, [r0, #-760] @ 0xfffffd08 │ │ │ │ + ldc2l 0, cr15, [r2, #-760] @ 0xfffffd08 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf830f0c8 │ │ │ │ + @ instruction: 0xf832f0c8 │ │ │ │ strtmi r9, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ @ instruction: 0xf1bafdb1 │ │ │ │ andle r0, ip, r0, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6bfecc │ │ │ │ + blvs 0xff6bfe90 │ │ │ │ @ instruction: 0xf7f41aaa │ │ │ │ - movwcs pc, #51349 @ 0xc895 @ │ │ │ │ + movwcs pc, #51377 @ 0xc8b1 @ │ │ │ │ andlt r6, pc, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x144b578 │ │ │ │ + b 0x144b53c │ │ │ │ @ instruction: 0xf894014a │ │ │ │ ldrsbeq r2, [fp, #-15] │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ stmdals r5, {r0, r7, pc} │ │ │ │ orrcs lr, r0, #274432 @ 0x43000 │ │ │ │ - b 0x114a9a4 │ │ │ │ - b 0x11255a4 │ │ │ │ - b 0x1135688 │ │ │ │ + b 0x114a968 │ │ │ │ + b 0x1125568 │ │ │ │ + b 0x113564c │ │ │ │ movwmi r3, #45963 @ 0xb38b │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x895ac │ │ │ │ + bcs 0x89570 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a09805 │ │ │ │ sbcslt r0, fp, #603979776 @ 0x24000000 │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stccs 1, cr8, [r0, #-124] @ 0xffffff84 │ │ │ │ svcge 0x0019f47f │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ @@ -86443,117 +86428,117 @@ │ │ │ │ ldrbeq r6, [sp, #-2075] @ 0xfffff7e5 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x144b5e4 │ │ │ │ + b 0x144b5a8 │ │ │ │ cmpeq fp, sl, asr #4 │ │ │ │ eorsle r2, fp, r0, lsl #30 │ │ │ │ - b 0x110ae00 │ │ │ │ + b 0x110adc4 │ │ │ │ tstmi r3, #268435464 @ 0x10000008 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ movtpl pc, #61507 @ 0xf043 @ │ │ │ │ movwne pc, #1091 @ 0x443 @ │ │ │ │ @ instruction: 0xf8949306 │ │ │ │ - blcs 0x70d78 │ │ │ │ + blcs 0x70d3c │ │ │ │ stmdacs r0, {r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d051 │ │ │ │ - bl 0x270cf8 │ │ │ │ + bl 0x270cbc │ │ │ │ stmdbvs r3, {r0, r1, r6, r9}^ │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf1b8e7d2 │ │ │ │ bicle r0, pc, r0, lsl #30 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebb62ac │ │ │ │ + bne 0xfebb6270 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - @ instruction: 0xf820f7f4 │ │ │ │ + @ instruction: 0xf83cf7f4 │ │ │ │ andcs r6, r5, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andlt r6, pc, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x114ae6c │ │ │ │ + b 0x114ae30 │ │ │ │ stmdbls r9, {r0, r7, r8, r9, sp} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movtmi lr, #6723 @ 0x1a43 │ │ │ │ orrcc lr, fp, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #25535 @ 0x63bf │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xe799aeb4 │ │ │ │ - b 0x10caa9c │ │ │ │ + b 0x10caa60 │ │ │ │ movwmi r2, #45440 @ 0xb180 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0x896a8 │ │ │ │ + bcs 0x8966c │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x2cb6ac │ │ │ │ - blcs 0x111608 │ │ │ │ + blcc 0x2cb670 │ │ │ │ + blcs 0x1115cc │ │ │ │ adchi pc, r2, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf24eae9c │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r3, #1369] @ 0x559 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - ldrbvc pc, [r0, #-1612] @ 0xfffff9b4 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x64800 │ │ │ │ - msrvc (UNDEF: 96), ip │ │ │ │ + ldrvc pc, [r0, #-1612] @ 0xfffff9b4 │ │ │ │ + streq pc, [pc, #-704]! @ 0x647c4 │ │ │ │ + msrvc R8_usr, ip │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf1b84632 │ │ │ │ svclt 0x00080f00 │ │ │ │ @ instruction: 0xf64f4629 │ │ │ │ - vmlsl.s , d16, d0[5] │ │ │ │ + vsubhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf64f062d │ │ │ │ - vmls.f d17, d16, d0[6] │ │ │ │ + vabal.s8 , d16, d24 │ │ │ │ svccs 0x0000052d │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ @ instruction: 0xf64f465b │ │ │ │ - vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ strls r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - @ instruction: 0xf81ef0f3 │ │ │ │ + @ instruction: 0xf820f0f3 │ │ │ │ svclt 0x0000e75e │ │ │ │ - addeq fp, sl, r4, lsl #14 │ │ │ │ - addeq fp, sl, r4, ror r6 │ │ │ │ + addeq fp, sl, r0, asr #14 │ │ │ │ + @ instruction: 0x008ab6b0 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ svccs 0x0000af20 │ │ │ │ msrhi CPSR_fsx, r0 │ │ │ │ - stc2 0, cr15, [r6], {190} @ 0xbe │ │ │ │ + stc2 0, cr15, [r8], {190} @ 0xbe │ │ │ │ @ instruction: 0xf0be4607 │ │ │ │ - blls 0x1a3c5c │ │ │ │ - blcs 0x436524 │ │ │ │ + blls 0x1a3c28 │ │ │ │ + blcs 0x4364e8 │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff9cf7f3 │ │ │ │ - ldc2 0, cr15, [lr], #-760 @ 0xfffffd08 │ │ │ │ + @ instruction: 0xffb8f7f3 │ │ │ │ + mcrr2 0, 11, pc, r0, cr14 @ │ │ │ │ strmi r9, [r1], r8, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481e3 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x763d4 │ │ │ │ + blcs 0x76398 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - strbmi pc, [sl], -fp, lsl #31 @ │ │ │ │ + strbmi pc, [sl], -r7, lsr #31 @ │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xff9af0c7 │ │ │ │ - blcs 0x7fd18 │ │ │ │ + @ instruction: 0xff9cf0c7 │ │ │ │ + blcs 0x7fcdc │ │ │ │ subhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ mrc 2, 0, r8, cr13, cr11, {4} │ │ │ │ vrecps.f32 , , q8 │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0x469b2995 │ │ │ │ @ instruction: 0xf8d94ab5 │ │ │ │ @@ -86562,66 +86547,66 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vsra.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf8510192 │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf0bf6700 │ │ │ │ - stmdbvs r9!, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53f064a │ │ │ │ @ instruction: 0xf3c1aebc │ │ │ │ strtmi r3, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf884f7f5 │ │ │ │ + @ instruction: 0xf8a0f7f5 │ │ │ │ @ instruction: 0x4620e6b8 │ │ │ │ - blx 0xfe6a0d9a │ │ │ │ + blx 0xfe720d5e │ │ │ │ strmi r6, [r2], fp, lsr #18 │ │ │ │ @ instruction: 0xf8d4e669 │ │ │ │ - blls 0x1acec4 │ │ │ │ + blls 0x1ace88 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - blcc 0x2c4df4 │ │ │ │ - blcs 0x11174c │ │ │ │ + blcc 0x2c4db8 │ │ │ │ + blcs 0x111710 │ │ │ │ rscshi pc, fp, r0, lsl #4 │ │ │ │ mulscs r4, sp, r8 │ │ │ │ - mvnsvs pc, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x63b8f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ @ instruction: 0xf28afa5f │ │ │ │ teqpcc r6, r3 @ @ p-variant is OBSOLETE │ │ │ │ bfieq r4, r3, #2, #25 │ │ │ │ stclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ ldrsbtcs pc, [ip], r4 @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xc5264 │ │ │ │ + bcs 0xc5228 │ │ │ │ stclge 4, cr15, [r2, #508]! @ 0x1fc │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d99806 │ │ │ │ @ instruction: 0xf0bf9000 │ │ │ │ - blmi 0xfe422e3c │ │ │ │ + blmi 0xfe422e08 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x61acf600 │ │ │ │ @ instruction: 0xf8d0444b │ │ │ │ @ instruction: 0xf0bf0eac │ │ │ │ - strb pc, [r3, #2787] @ 0xae3 @ │ │ │ │ + strb pc, [r3, #2789] @ 0xae5 @ │ │ │ │ vmax.f32 q11, , │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ umaalne r2, r0, r5, r9 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - @ instruction: 0xf866f0bf │ │ │ │ + @ instruction: 0xf868f0bf │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 0, cr15, [r4, #-784] @ 0xfffffcf0 │ │ │ │ + ldc2 0, cr15, [r6, #-784] @ 0xfffffcf0 │ │ │ │ stmibvs fp!, {r1, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ - blcs 0x71018 │ │ │ │ + blcs 0x70fdc │ │ │ │ stclge 4, cr15, [r4, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ svclt 0x00cc2e0d │ │ │ │ strcs r2, [r1], -r0, lsl #12 │ │ │ │ @ instruction: 0x0653ea16 │ │ │ │ ldcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf413692b │ │ │ │ @@ -86629,331 +86614,331 @@ │ │ │ │ svcvs 0x0023adf4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vrhadd.s8 d24, d20, d0 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ strcs r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-884]! @ 0xfffffc8c │ │ │ │ + stclvs 14, cr15, [r3, #-996]! @ 0xfffffc1c │ │ │ │ stmdbvs fp!, {r0, r1, r5, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5e1 │ │ │ │ - bcs 0xacfb8 │ │ │ │ - blls 0x1d8cfc │ │ │ │ + bcs 0xacf7c │ │ │ │ + blls 0x1d8cc0 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ stmible r7, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strbt sl, [r4], r4, lsl #27 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ strbt sl, [r3], -r2, ror #29 │ │ │ │ - blcs 0x176634 │ │ │ │ - blcs 0x41494c │ │ │ │ - blls 0x1d92d4 │ │ │ │ + blcs 0x1765f8 │ │ │ │ + blcs 0x414910 │ │ │ │ + blls 0x1d9298 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf63f2b02 │ │ │ │ ldrb sl, [r3, -pc, ror #26]! │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stcvs 0, cr8, [fp], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr15, {2} │ │ │ │ orrhi pc, r9, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0be469b │ │ │ │ - bmi 0x14a3a58 │ │ │ │ + bmi 0x14a3a24 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldceq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0bf9600 │ │ │ │ - blls 0x1a36e0 │ │ │ │ + blls 0x1a36ac │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ - blls 0x185028 │ │ │ │ + blls 0x184fec │ │ │ │ @ instruction: 0xf0002b0d │ │ │ │ - bls 0x1851c4 │ │ │ │ + bls 0x185188 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf0c20022 │ │ │ │ - ldrb pc, [lr, #3149] @ 0xc4d @ │ │ │ │ - blx 0x9a106e │ │ │ │ + ldrb pc, [lr, #3151] @ 0xc4f @ │ │ │ │ + blx 0xa21032 │ │ │ │ strmi r9, [r7], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480bf │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76608 │ │ │ │ + blcs 0x765cc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stclvs 14, cr15, [fp], #-452 @ 0xfffffe3c │ │ │ │ + stclvs 14, cr15, [fp], #-564 @ 0xfffffdcc │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr10, {1} │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xbf681c │ │ │ │ + bmi 0xbf67e0 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r2, fp, asr r8 @ │ │ │ │ - ldrmi r2, [pc], #-512 @ 0x64dc0 │ │ │ │ + ldrmi r2, [pc], #-512 @ 0x64d84 │ │ │ │ strmi r4, [fp], #-1054 @ 0xfffffbe2 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ svceq 0x00ccf851 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - blx 0x13210d4 │ │ │ │ + blx 0x13a1098 │ │ │ │ stccs 6, cr14, [r0, #-932] @ 0xfffffc5c │ │ │ │ stcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ vrshl.s8 q15, q10, │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ movwls r2, #55701 @ 0xd995 │ │ │ │ - blx 0xfe9210da │ │ │ │ + blx 0xfe9a109e │ │ │ │ movwls r6, #52643 @ 0xcda3 │ │ │ │ @ instruction: 0xf0be900b │ │ │ │ - @ instruction: 0xf8d9fae1 │ │ │ │ + @ instruction: 0xf8d9fae3 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ andls r6, sl, r7, lsl #5 │ │ │ │ - blx 0xff7a111a │ │ │ │ + blx 0xff8210de │ │ │ │ @ instruction: 0xf04f9b0d │ │ │ │ stmdbls sl, {r0, r8, fp} │ │ │ │ vpmax.s8 d15, d3, d9 │ │ │ │ @ instruction: 0xf0c24608 │ │ │ │ - andcs pc, r0, #6336 @ 0x18c0 │ │ │ │ + andcs pc, r0, #6464 @ 0x1940 │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ @ instruction: 0xf0c32008 │ │ │ │ - strbmi pc, [sl], -r7, lsr #16 @ │ │ │ │ + strbmi pc, [sl], -r9, lsr #16 @ │ │ │ │ tstcs r0, r2, lsl #6 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ @ instruction: 0xf7fe9b06 │ │ │ │ movwcs pc, #3329 @ 0xd01 @ │ │ │ │ rscvs r9, r3, fp, lsl #16 │ │ │ │ - blx 0x1ba114a │ │ │ │ + blx 0x1c2110e │ │ │ │ strvs r9, [r3, #2828]! @ 0xb0c │ │ │ │ - bvs 0xfea9eb94 │ │ │ │ - @ instruction: 0xff72f0be │ │ │ │ + bvs 0xfea9eb58 │ │ │ │ + @ instruction: 0xff74f0be │ │ │ │ ldrb r4, [ip, -r5, lsl #12]! │ │ │ │ ldrdeq lr, [sl, -r5] │ │ │ │ - @ instruction: 0xff86f0be │ │ │ │ + @ instruction: 0xff88f0be │ │ │ │ ldrb r4, [r2, #-1541] @ 0xfffff9fb │ │ │ │ - addeq fp, sl, lr, asr #7 │ │ │ │ - addeq fp, sl, ip, lsr #6 │ │ │ │ - addeq fp, sl, ip, lsr #4 │ │ │ │ - addeq fp, sl, r4, lsr #3 │ │ │ │ + addeq fp, sl, sl, lsl #8 │ │ │ │ + addeq fp, sl, r8, ror #6 │ │ │ │ + addeq fp, sl, r8, ror #4 │ │ │ │ + addeq fp, sl, r0, ror #3 │ │ │ │ @ instruction: 0xf64c9b09 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r5, r8, sl} │ │ │ │ movwge lr, #6605 @ 0x19cd │ │ │ │ tstls r0, r2, lsr r6 │ │ │ │ - msrvc (UNDEF: 96), ip │ │ │ │ + msrvc R8_usr, ip │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - strbtne pc, [r4], pc, asr #12 @ │ │ │ │ + strtne pc, [r4], pc, asr #12 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - strbne pc, [r8, #1615]! @ 0x64f @ │ │ │ │ + strne pc, [r8, #1615]! @ 0x64f │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ svccs 0x0000465b │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ - rsbcs pc, r8, pc, asr #12 │ │ │ │ + eorcs pc, r8, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0f29503 │ │ │ │ - ldrb pc, [pc, #-3647]! @ 0x6407d @ │ │ │ │ + ldrb pc, [pc, #-3649]! @ 0x6403f @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0be681e │ │ │ │ - bmi 0xfea24b94 │ │ │ │ + bmi 0xfea24b60 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf0bf0960 │ │ │ │ - ldr pc, [r8, #-2489] @ 0xfffff647 │ │ │ │ + ldr pc, [r8, #-2491] @ 0xfffff645 │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - smlsldx pc, r0, sp, fp @ │ │ │ │ + smlsldx pc, r0, pc, fp @ │ │ │ │ vpmax.s8 d25, d4, d8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - @ instruction: 0xe61cfb73 │ │ │ │ + @ instruction: 0xe61cfb75 │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - str pc, [r1], -r9, ror #22 │ │ │ │ + str pc, [r1], -fp, ror #22 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf57f011b │ │ │ │ stcvs 12, cr10, [r3, #-300]! @ 0xfffffed4 │ │ │ │ @ instruction: 0x3094f8d3 │ │ │ │ svceq 0x0070f413 │ │ │ │ mcrrge 4, 3, pc, r4, cr15 @ │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andls r9, sl, #393216 @ 0x60000 │ │ │ │ ldrdls pc, [r0], -r9 │ │ │ │ - mcr2 0, 7, pc, cr6, cr14, {5} @ │ │ │ │ + mcr2 0, 7, pc, cr8, cr14, {5} @ │ │ │ │ vnmls.f64 d4, d29, d1 │ │ │ │ - bls 0x2ecd2c │ │ │ │ + bls 0x2eccf0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2251 @ 0xfffff735 │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ strbmi r6, [fp], #-296 @ 0xfffffed8 │ │ │ │ mcreq 8, 1, pc, cr8, cr0, {6} @ │ │ │ │ - @ instruction: 0xf944f0bf │ │ │ │ + @ instruction: 0xf946f0bf │ │ │ │ @ instruction: 0xf8d4e424 │ │ │ │ ldreq r3, [r9, #200] @ 0xc8 │ │ │ │ mcrge 5, 7, pc, cr1, cr15, {3} @ │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [lr], {194} @ 0xc2 │ │ │ │ + stc2 0, cr15, [r0], #776 @ 0x308 │ │ │ │ svcvs 0x0060e6d9 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x1129120 │ │ │ │ + b 0x11290e4 │ │ │ │ @ instruction: 0xf0be1000 │ │ │ │ - @ instruction: 0xf8d9febb │ │ │ │ + @ instruction: 0xf8d9febd │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c47208 │ │ │ │ - strbt pc, [lr], -r9, ror #22 @ │ │ │ │ + strbt pc, [lr], -fp, ror #22 @ │ │ │ │ @ instruction: 0xf0be6b2d │ │ │ │ - vmul.i8 , , │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x462a2395 │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0xffca12f0 │ │ │ │ + blx 0xffd212b4 │ │ │ │ @ instruction: 0xf0bee6b3 │ │ │ │ - vpmin.s8 d31, d7, d15 │ │ │ │ + vpmax.s8 d31, d7, d17 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ - blvs 0xaede44 │ │ │ │ + blvs 0xaede08 │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r6, #784] @ 0x310 │ │ │ │ + stc2 0, cr15, [r8, #784] @ 0x310 │ │ │ │ vshl.s8 d30, d3, d23 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ - blvs 0xaede58 │ │ │ │ + blvs 0xaede1c │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - cdp2 0, 1, cr15, cr12, cr4, {6} │ │ │ │ + cdp2 0, 1, cr15, cr14, cr4, {6} │ │ │ │ vrshl.s8 q15, , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ - blvs 0xaede6c │ │ │ │ + blvs 0xaede30 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfa1332 │ │ │ │ + blx 0x10212f6 │ │ │ │ vrshl.s8 q15, , │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0xf0be2995 │ │ │ │ - strmi pc, [r6], -pc, lsr #20 │ │ │ │ + @ instruction: 0x4606fa31 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - bmi 0x13e4a28 │ │ │ │ + bmi 0x13e49f4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sl], #-1691 @ 0xfffff965 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - @ instruction: 0xf8d8f0bf │ │ │ │ + @ instruction: 0xf8daf0bf │ │ │ │ vmin.s8 q15, , │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0xf0be2995 │ │ │ │ - strmi pc, [r6], -sp, lsl #20 │ │ │ │ + strmi pc, [r6], -pc, lsl #20 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be8000 │ │ │ │ - blmi 0xfe49e4 │ │ │ │ + blmi 0xfe49b0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf0bf0fb4 │ │ │ │ - @ instruction: 0xe680f8b5 │ │ │ │ + @ instruction: 0xe680f8b7 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9eaf0be │ │ │ │ + @ instruction: 0xf9ecf0be │ │ │ │ stmdals r7, {r1, r2, r9, sl, lr} │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ - mrc2 0, 1, pc, cr6, cr14, {5} │ │ │ │ + mrc2 0, 1, pc, cr8, cr14, {5} │ │ │ │ vnmls.f64 d4, d13, d28 │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe5324 │ │ │ │ + bl 0xe52e8 │ │ │ │ @ instruction: 0xf6000308 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - @ instruction: 0xf892f0bf │ │ │ │ + @ instruction: 0xf894f0bf │ │ │ │ vrshl.s8 q15, q4, │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0xf0be2995 │ │ │ │ - strmi pc, [r6], -r7, asr #19 │ │ │ │ + strmi pc, [r6], -r9, asr #19 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - blmi 0x7a4958 │ │ │ │ + blmi 0x7a4924 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - @ instruction: 0xf870f0bf │ │ │ │ - bllt 0xff463134 │ │ │ │ + @ instruction: 0xf872f0bf │ │ │ │ + bllt 0xff4630f8 │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ - blmi 0x4255f8 │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ + blmi 0x4255bc │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d6421c │ │ │ │ - @ instruction: 0xf64ffa2b │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + @ instruction: 0xf64ffa2d │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ - blmi 0x2a5214 │ │ │ │ + vshr.s64 d17, d16, #64 │ │ │ │ + blmi 0x2a51d8 │ │ │ │ adccc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - stc2 2, cr15, [lr], #52 @ 0x34 │ │ │ │ - addeq fp, sl, r4, lsl #1 │ │ │ │ - addeq sl, sl, ip, ror #31 │ │ │ │ - addeq sl, sl, r6, lsl pc │ │ │ │ - ldrdeq sl, [sl], r2 │ │ │ │ - addeq sl, sl, ip, lsl #29 │ │ │ │ - addeq sl, sl, r6, asr #28 │ │ │ │ - eorseq r9, r3, r8, asr #32 │ │ │ │ - eorseq r9, r3, r0, lsr r0 │ │ │ │ + stc2 2, cr15, [ip], #52 @ 0x34 │ │ │ │ + addeq fp, sl, r0, asr #1 │ │ │ │ + addeq fp, sl, r8, lsr #32 │ │ │ │ + addeq sl, sl, r2, asr pc │ │ │ │ + addeq sl, sl, lr, lsl #30 │ │ │ │ + addeq sl, sl, r8, asr #29 │ │ │ │ + addeq sl, sl, r2, lsl #29 │ │ │ │ + eorseq r9, r3, r8 │ │ │ │ + ldrshteq r8, [r3], -r0 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ stmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ svceq 0x0002f013 │ │ │ │ stmdbcs r1, {r0, ip, lr, pc} │ │ │ │ @ instruction: 0xf013d92b │ │ │ │ andle r6, r2, r0, lsl #31 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0xf1a1b31b │ │ │ │ - blcs 0x1a5dcc │ │ │ │ + blcs 0x1a5d90 │ │ │ │ ldrlt sp, [r0, #-2337]! @ 0xfffff6df │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmib r2, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strcs r3, [r0], #-1028 @ 0xfffffbfc │ │ │ │ @@ -86968,34 +86953,34 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs sp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbc408 │ │ │ │ + bl 0xfebbc3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ strmi r2, [ip], r8, asr #1 │ │ │ │ stmdavs r9, {r1, r2, r7, ip, sp, pc} │ │ │ │ strle r0, [r1, #-1940] @ 0xfffff86c │ │ │ │ stmdble r5!, {r0, r8, fp, sp} │ │ │ │ strle r0, [r2, #-339] @ 0xfffffead │ │ │ │ subcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1a1b1f2 │ │ │ │ - blcs 0x1a5e50 │ │ │ │ + blcs 0x1a5e14 │ │ │ │ @ instruction: 0xf8dcd91c │ │ │ │ strcs r3, [r1], #-16 │ │ │ │ @ instruction: 0xf8dc9305 │ │ │ │ movwls r3, #16396 @ 0x400c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #1026 @ 0x402 │ │ │ │ andcc lr, r1, #220, 18 @ 0x370000 │ │ │ │ strtmi r9, [r2], -r1, lsl #4 │ │ │ │ - blx 0xfe223250 │ │ │ │ + blx 0xfe223214 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xdce2290d │ │ │ │ andlt r2, r6, r0 │ │ │ │ @@ -87005,255 +86990,255 @@ │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [r6, #-1435] @ 0xfffffa65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebbc49c │ │ │ │ + bl 0xfebbc460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - blx 0xf2327e │ │ │ │ + blx 0x1623242 │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ - @ instruction: 0xf882f0be │ │ │ │ + @ instruction: 0xf884f0be │ │ │ │ strmi r2, [r7], -pc, lsl #28 │ │ │ │ @ instruction: 0xf894d11d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76b48 │ │ │ │ + blcs 0x76b0c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stmdavs sp!, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi fp, [r0], -r5, ror #3 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xfe9232de │ │ │ │ + blx 0xfe9232a2 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21026 │ │ │ │ - stmdavs sp!, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs lr, {r6, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r8, #-760] @ 0xfffffd08 │ │ │ │ + stc2 0, cr15, [sl, #-760] @ 0xfffffd08 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, sl, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d1 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ - ldrmi r0, [pc], #-145 @ 0x6533c │ │ │ │ + ldrmi r0, [pc], #-145 @ 0x65300 │ │ │ │ ldrtmi r9, [r3], #-1792 @ 0xfffff900 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff90f0be │ │ │ │ + @ instruction: 0xff92f0be │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stclvs 8, cr6, [r2, #-660]! @ 0xfffffd6c │ │ │ │ - blvs 0xff6b6bdc │ │ │ │ + blvs 0xff6b6ba0 │ │ │ │ @ instruction: 0xf7f31aaa │ │ │ │ - movwcs pc, #52105 @ 0xcb89 @ │ │ │ │ + movwcs pc, #52133 @ 0xcba5 @ │ │ │ │ rscvs r2, r3, r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addeq sl, sl, r0, lsr ip │ │ │ │ + addeq sl, sl, ip, ror #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbc588 │ │ │ │ + bl 0xfebbc54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ ldrdvs lr, [r0, -r1] │ │ │ │ subseq r4, fp, r4, lsl #12 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf503fa62 │ │ │ │ @ instruction: 0xf7f34632 │ │ │ │ - @ instruction: 0x4607fabd │ │ │ │ - @ instruction: 0xf806f0be │ │ │ │ + @ instruction: 0x4607fad9 │ │ │ │ + @ instruction: 0xf808f0be │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf942f0c2 │ │ │ │ + @ instruction: 0xf944f0c2 │ │ │ │ @ instruction: 0xf04fb14e │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ vqdmulh.s d27, d7, d29 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46382395 │ │ │ │ @ instruction: 0xf0be681f │ │ │ │ - ldmdbmi r6, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r6, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf500443b │ │ │ │ @ instruction: 0xf8d06116 │ │ │ │ @ instruction: 0xf0be0960 │ │ │ │ - vrecps.f32 d31, d4, d17 │ │ │ │ + vrecps.f32 d31, d4, d19 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ strtmi r6, [r0], -r2, ror #26 │ │ │ │ - bne 0xfeb00380 │ │ │ │ - blx 0xb233ee │ │ │ │ + bne 0xfeb00344 │ │ │ │ + blx 0x12233b2 │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq sl, sl, r2, ror fp │ │ │ │ + addeq sl, sl, lr, lsr #23 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ strmi r6, [sp], -pc, lsl #16 │ │ │ │ eorsle r2, pc, pc, lsl #30 │ │ │ │ - blcs 0x43f594 │ │ │ │ + blcs 0x43f558 │ │ │ │ vqadd.s8 d29, d4, d28 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46160895 │ │ │ │ - @ instruction: 0xffa2f0bd │ │ │ │ + @ instruction: 0xffa4f0bd │ │ │ │ @ instruction: 0xf8584681 │ │ │ │ @ instruction: 0xf0c21027 │ │ │ │ - @ instruction: 0xf8d5f8c3 │ │ │ │ + @ instruction: 0xf8d5f8c5 │ │ │ │ @ instruction: 0xf0bda004 │ │ │ │ - @ instruction: 0x4607ff99 │ │ │ │ + @ instruction: 0x4607ff9b │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76d1c │ │ │ │ + blcs 0x76ce0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - eorcs pc, pc, r7, ror #21 │ │ │ │ - @ instruction: 0xf86ef0c2 │ │ │ │ + eorcs pc, pc, r3, lsl #22 │ │ │ │ + @ instruction: 0xf870f0c2 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r0, r6, asr #32 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - blx 0x3234ac │ │ │ │ + blx 0x323470 │ │ │ │ strtmi r6, [r0], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424631 │ │ │ │ @ instruction: 0xf7f302c0 │ │ │ │ - andcs pc, r1, r5, lsl #21 │ │ │ │ + andcs pc, r1, r1, lsr #21 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ mulcs r1, fp, sl │ │ │ │ @ instruction: 0xf858e7ee │ │ │ │ @ instruction: 0xf0c2102a │ │ │ │ - ldrb pc, [r2, r5, lsl #17] @ │ │ │ │ + ldrb pc, [r2, r7, lsl #17] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ stmdavs pc, {r3, r7, r8, r9, ip, sp, pc} @ │ │ │ │ svccs 0x000f460d │ │ │ │ stmdavs fp, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, r2, pc, lsl #22 │ │ │ │ @ instruction: 0xf0bd4616 │ │ │ │ - vmax.f32 , q2, │ │ │ │ + vmax.f32 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf862f0c2 │ │ │ │ - @ instruction: 0xff3af0bd │ │ │ │ + @ instruction: 0xf864f0c2 │ │ │ │ + @ instruction: 0xff3cf0bd │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strmi r4, [r7], -r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ stmdavs sl!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - blx 0xe2353c │ │ │ │ + blx 0x1523500 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ eorcs pc, pc, fp, lsl #31 │ │ │ │ - @ instruction: 0xf804f0c2 │ │ │ │ + @ instruction: 0xf806f0c2 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x11a3598 │ │ │ │ + blx 0x11a355c │ │ │ │ svclt 0x0000e7ee │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, lr, asr #17 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf8d1d15d │ │ │ │ pkhbtmi r9, r8, r4 │ │ │ │ @ instruction: 0xf089fa1f │ │ │ │ subsle r2, r6, r0, lsl #16 │ │ │ │ - blcs 0x43f5fc │ │ │ │ + blcs 0x43f5c0 │ │ │ │ vqadd.s8 , , │ │ │ │ - movwcs pc, #7047 @ 0x1b87 @ │ │ │ │ + movwcs pc, #7049 @ 0x1b89 @ │ │ │ │ @ instruction: 0xf8874602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf7f54634 │ │ │ │ @ instruction: 0xf8d7ff5b │ │ │ │ strmi r3, [r2], r8, lsl #1 │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x12ca208 │ │ │ │ + blx 0x12ca1cc │ │ │ │ ldrbeq pc, [sl, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf0bdd54f │ │ │ │ - mvncs pc, #3504 @ 0xdb0 │ │ │ │ + mvncs pc, #3536 @ 0xdd0 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ - blls 0x136e24 │ │ │ │ + blls 0x136de8 │ │ │ │ @ instruction: 0x46384652 │ │ │ │ @ instruction: 0xff14f7f9 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcmi r3, r3, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0x462ad035 │ │ │ │ cmple r0, pc, lsl #24 │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 │ │ │ │ strble r0, [fp], #-1051 @ 0xfffffbe5 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff2cf7f6 │ │ │ │ @ instruction: 0xd00445b3 │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c24650 │ │ │ │ - @ instruction: 0xf8d8f845 │ │ │ │ + @ instruction: 0xf8d8f847 │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf870f7f7 │ │ │ │ - blcs 0x8c26c │ │ │ │ + blcs 0x8c230 │ │ │ │ svcvs 0x00bbd155 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -87261,53 +87246,53 @@ │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ ldrmi fp, [r3, #2509]! @ 0x9cd │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xf81af0c2 │ │ │ │ + @ instruction: 0xf81cf0c2 │ │ │ │ strls r2, [r5, #-769] @ 0xfffffcff │ │ │ │ strcc r9, [r1], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xd1a82c10 │ │ │ │ strtmi lr, [r1], -sp, asr #15 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ ldrmi pc, [r3, #3823]! @ 0xeef │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #159 @ 0x9f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0c23401 │ │ │ │ - ldr pc, [r8, r5, lsl #16] │ │ │ │ + ldr pc, [r8, r7, lsl #16] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ rscsvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff665ee0 │ │ │ │ - @ instruction: 0xf900f0c2 │ │ │ │ + blvs 0xff665ea4 │ │ │ │ + @ instruction: 0xf902f0c2 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c24628 │ │ │ │ - vtst.8 , , │ │ │ │ + vtst.8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46282395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - @ instruction: 0xf04fff85 │ │ │ │ + @ instruction: 0xf04fff87 │ │ │ │ ldrmi r3, [r3, #1023]! @ 0x3ff │ │ │ │ @ instruction: 0xd09e65bb │ │ │ │ @ instruction: 0xf8d8e798 │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ @ instruction: 0xf7f69a05 │ │ │ │ svcvs 0x00bbfebd │ │ │ │ adcle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0xf0be2000 │ │ │ │ - vqdmulh.s d31, d7, d7 │ │ │ │ + vqdmulh.s d31, d7, d9 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xffb2f0c3 │ │ │ │ + @ instruction: 0xffb4f0c3 │ │ │ │ ldrvs r2, [fp, r0, lsl #6]! │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -87317,81 +87302,81 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, asr #17 │ │ │ │ stccs 6, cr4, [r0], {6} │ │ │ │ @ instruction: 0xf8d1d159 │ │ │ │ pkhbtmi r8, sl, r4 │ │ │ │ @ instruction: 0xf088fa1f │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - blcs 0x43f7a8 │ │ │ │ + blcs 0x43f76c │ │ │ │ vhadd.s8 , , │ │ │ │ - movwcs pc, #6833 @ 0x1ab1 @ │ │ │ │ + movwcs pc, #6835 @ 0x1ab3 @ │ │ │ │ @ instruction: 0xf8864602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xf7f54627 │ │ │ │ @ instruction: 0xf8d6fe85 │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vcgt.s8 d25, d4, d2 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ movwls r0, #13205 @ 0x3395 │ │ │ │ vpmax.u8 , q2, q4 │ │ │ │ ldrle r0, [lr, #-2011]! @ 0xfffff825 │ │ │ │ - mcr2 0, 0, pc, cr2, cr13, {5} @ │ │ │ │ + mcr2 0, 0, pc, cr4, cr13, {5} @ │ │ │ │ strmi r3, [r5], -r1, lsl #14 │ │ │ │ teqle ip, pc, lsl #24 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf950f7f3 │ │ │ │ - blls 0xedb60 │ │ │ │ + @ instruction: 0xf96cf7f3 │ │ │ │ + blls 0xedb24 │ │ │ │ andls r4, r0, sl, asr #12 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf87af7fa │ │ │ │ @ instruction: 0xd00445bb │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c14648 │ │ │ │ - @ instruction: 0xf8daff6f │ │ │ │ + @ instruction: 0xf8daff71 │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x464a465b │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xff9af7f6 │ │ │ │ - bllt 0xfe1416d4 │ │ │ │ + bllt 0xfe141698 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strcc fp, [r1], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0xd1b92c10 │ │ │ │ - blls 0x15f7a8 │ │ │ │ + blls 0x15f76c │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - cdp2 0, 14, cr15, cr2, cr1, {6} │ │ │ │ + cdp2 0, 14, cr15, cr4, cr1, {6} │ │ │ │ strtmi r2, [r9], -r2, ror #7 │ │ │ │ strbmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf842f7fa │ │ │ │ svclt 0x000845bb │ │ │ │ adcle r3, r7, r1, lsl #8 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xff34f0c1 │ │ │ │ + @ instruction: 0xff36f0c1 │ │ │ │ andcs lr, r0, r0, lsr #15 │ │ │ │ - blx 0x18a1b68 │ │ │ │ + blx 0x1921b2c │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - movwcs pc, #3851 @ 0xf0b @ │ │ │ │ + movwcs pc, #3853 @ 0xf0d @ │ │ │ │ @ instruction: 0xb00567b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -87401,135 +87386,135 @@ │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ strmi r3, [pc], -r8, asr #1 │ │ │ │ umulllt r4, r7, r1, r6 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ strle r0, [r1, #-345] @ 0xfffffea7 │ │ │ │ strble r0, [r4, #-1435]! @ 0xfffffa65 │ │ │ │ rsble r2, pc, pc, lsl #20 │ │ │ │ - blcs 0x43fab8 │ │ │ │ + blcs 0x43fa7c │ │ │ │ @ instruction: 0xf894d06c │ │ │ │ - bcs 0x6dc18 │ │ │ │ - blcs 0x3d9a58 │ │ │ │ + bcs 0x6dbdc │ │ │ │ + blcs 0x3d9a1c │ │ │ │ @ instruction: 0xf1b9d066 │ │ │ │ tstle r6, r3, lsl #30 │ │ │ │ addsmi r6, sl, #12189696 @ 0xba0000 │ │ │ │ - bcs 0x455548 │ │ │ │ - bcs 0x3d9a64 │ │ │ │ + bcs 0x45550c │ │ │ │ + bcs 0x3d9a28 │ │ │ │ @ instruction: 0xf0bdd05c │ │ │ │ - ldmdavs fp!, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x43710c │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x4370d0 │ │ │ │ @ instruction: 0xf894d160 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - ldmvs sl!, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs sl!, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - cdp2 0, 13, cr15, cr8, cr1, {6} │ │ │ │ - blge 0xe0080 │ │ │ │ - stc2l 0, cr15, [sl, #-756] @ 0xfffffd0c │ │ │ │ + cdp2 0, 13, cr15, cr10, cr1, {6} │ │ │ │ + blge 0xe0044 │ │ │ │ + stc2l 0, cr15, [ip, #-756] @ 0xfffffd0c │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ sbcscs pc, r7, r4, lsl #17 │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ movwls sp, #69 @ 0x45 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf8d44620 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7f9030f │ │ │ │ @ instruction: 0xf8d8fd75 │ │ │ │ ldrtmi r0, [r9], -r0, rrx │ │ │ │ - @ instruction: 0xf82cf0c7 │ │ │ │ + @ instruction: 0xf82ef0c7 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ @ instruction: 0xf8d8fd93 │ │ │ │ @ instruction: 0x4629005c │ │ │ │ - @ instruction: 0xf822f0c7 │ │ │ │ + @ instruction: 0xf824f0c7 │ │ │ │ cmple pc, r0, lsl #28 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bcs 0x449950 │ │ │ │ + bcs 0x449914 │ │ │ │ ldmdavs fp!, {r1, r3, ip, lr, pc}^ │ │ │ │ andle r2, r7, pc, lsl #22 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ ldmvs sl!, {r0, r1, r2, r5, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xd1a2429a │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ - cdp2 0, 1, cr15, cr14, cr1, {6} │ │ │ │ + cdp2 0, 2, cr15, cr0, cr1, {6} │ │ │ │ movwls lr, #22435 @ 0x57a3 │ │ │ │ - ldc2l 0, cr15, [r4], #756 @ 0x2f4 │ │ │ │ + ldc2l 0, cr15, [r6], #756 @ 0x2f4 │ │ │ │ @ instruction: 0xf0bd9003 │ │ │ │ - strmi pc, [r1], r5, lsr #26 │ │ │ │ - stc2l 0, cr15, [lr], #756 @ 0x2f4 │ │ │ │ + strmi pc, [r1], r7, lsr #26 │ │ │ │ + ldc2l 0, cr15, [r0], #756 @ 0x2f4 │ │ │ │ andls r4, r4, r9, lsr #12 │ │ │ │ - cdp2 0, 1, cr15, cr0, cr1, {6} │ │ │ │ + cdp2 0, 1, cr15, cr2, cr1, {6} │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x1697b0 │ │ │ │ + bls 0x169774 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r2, [r1], #-0 │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ strbmi r9, [r8], -r0 │ │ │ │ andeq pc, pc, #2 │ │ │ │ - blx 0xff921d34 │ │ │ │ + blx 0xff9a1cf8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c34649 │ │ │ │ - @ instruction: 0xf8d4fe89 │ │ │ │ + @ instruction: 0xf8d4fe8b │ │ │ │ strbmi r3, [sl], -r4, lsl #1 │ │ │ │ svclt 0x000b2b10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ stmdbls r3, {r0, r1, fp, ip, pc} │ │ │ │ - @ instruction: 0xf86cf0c7 │ │ │ │ + @ instruction: 0xf86ef0c7 │ │ │ │ ldrbmi r9, [r9], -r3, lsl #20 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ ldr pc, [r3, sp, lsr #26] │ │ │ │ andlt r2, r7, pc, lsl r0 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stclt 0, cr15, [r2, #772]! @ 0x304 │ │ │ │ - addeq sl, sl, r8, ror #10 │ │ │ │ + stclt 0, cr15, [r4, #772]! @ 0x304 │ │ │ │ + addeq sl, sl, r4, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbcc50 │ │ │ │ + bl 0xfebbcc14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1127fd0 │ │ │ │ + b 0x1127f94 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127eec │ │ │ │ + b 0x1127eb0 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r5, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbccac │ │ │ │ + bl 0xfebbcc70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87537,38 +87522,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbccec │ │ │ │ + bl 0xfebbccb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x112806c │ │ │ │ + b 0x1128030 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127f88 │ │ │ │ + b 0x1127f4c │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ @ instruction: 0x2001feb7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcd48 │ │ │ │ + bl 0xfebbcd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87576,15 +87561,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ mulcs r1, r7, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcd88 │ │ │ │ + bl 0xfebbcd4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87592,15 +87577,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r7, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcdc8 │ │ │ │ + bl 0xfebbcd8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87615,203 +87600,203 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ teqcs r2, r0 @ │ │ │ │ addlt r4, fp, r4, lsl #12 │ │ │ │ addvs pc, r0, r2, asr #7 │ │ │ │ - beq 0x15120c4 │ │ │ │ + beq 0x1512088 │ │ │ │ sbcpl lr, r1, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ @ instruction: 0xf8d80001 │ │ │ │ stmdbcs pc, {r2, ip} @ │ │ │ │ @ instruction: 0xf8d8d010 │ │ │ │ - bcs 0x42dc3c │ │ │ │ + bcs 0x42dc00 │ │ │ │ @ instruction: 0xf8d8d00c │ │ │ │ cdpcs 0, 0, cr6, cr15, cr8, {0} │ │ │ │ addsmi fp, r1, #24, 30 @ 0x60 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ adcsmi r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf042bf08 │ │ │ │ cmplt sl, r1, lsl #4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf89480a2 │ │ │ │ - bcs 0x6dfbc │ │ │ │ + bcs 0x6df80 │ │ │ │ addshi pc, sp, r0 │ │ │ │ svclt 0x0018290d │ │ │ │ rscle r2, r9, sp, lsl #28 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ - blcs 0x86090 │ │ │ │ + blcs 0x86054 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - blx 0xfe5a1f8a │ │ │ │ + blx 0xfe621f4e │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ - blcs 0x4374b8 │ │ │ │ + blcs 0x43747c │ │ │ │ addshi pc, r9, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x774b4 │ │ │ │ + blcs 0x77478 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 6, pc, cr12, cr2, {7} │ │ │ │ + mrc2 7, 7, pc, cr8, cr2, {7} │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2 0, cr15, [r4, #-772] @ 0xfffffcfc │ │ │ │ + stc2 0, cr15, [r6, #-772] @ 0xfffffcfc │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - bls 0xe0430 │ │ │ │ + bls 0xe03f4 │ │ │ │ @ instruction: 0xf043432b │ │ │ │ movwls r0, #25568 @ 0x63e0 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf0b99308 │ │ │ │ - andls pc, r5, r9, lsr #24 │ │ │ │ - stc2 0, cr15, [r6], #-740 @ 0xfffffd1c │ │ │ │ + andls pc, r5, fp, lsr #24 │ │ │ │ + stc2 0, cr15, [r8], #-740 @ 0xfffffd1c │ │ │ │ @ instruction: 0xf0bd4680 │ │ │ │ - @ instruction: 0x4639fb9b │ │ │ │ + @ instruction: 0x4639fb9d │ │ │ │ @ instruction: 0xf0c64683 │ │ │ │ - blls 0x1e567c │ │ │ │ + blls 0x1e5648 │ │ │ │ @ instruction: 0x46596df2 │ │ │ │ @ instruction: 0xf0c42009 │ │ │ │ - @ instruction: 0xf0bdfc49 │ │ │ │ - @ instruction: 0x4639fb5b │ │ │ │ + @ instruction: 0xf0bdfc4b │ │ │ │ + @ instruction: 0x4639fb5d │ │ │ │ @ instruction: 0xf0c19007 │ │ │ │ - @ instruction: 0xf0bdfc7d │ │ │ │ - @ instruction: 0x4607fb55 │ │ │ │ - blx 0x152200e │ │ │ │ + @ instruction: 0xf0bdfc7f │ │ │ │ + @ instruction: 0x4607fb57 │ │ │ │ + blx 0x15a1fd2 │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r5, r3, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 5, pc, cr0, cr2, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr12, cr2, {7} │ │ │ │ subsle r2, lr, r3, lsl #26 │ │ │ │ - blx 0x10a2032 │ │ │ │ + blx 0x1121ff6 │ │ │ │ @ instruction: 0x46056e31 │ │ │ │ - cdp2 0, 0, cr15, cr6, cr6, {6} │ │ │ │ + cdp2 0, 0, cr15, cr8, cr6, {6} │ │ │ │ @ instruction: 0xee1d4958 │ │ │ │ @ instruction: 0xf8d40f70 │ │ │ │ ldrbmi r2, [fp], -r8, lsl #1 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmdals r6, {r0, r6, fp, ip, lr} │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ - bls 0x237644 │ │ │ │ + bls 0x237608 │ │ │ │ andcs r4, r0, #285212672 @ 0x11000000 │ │ │ │ strtmi r9, [sl], -r2, lsl #4 │ │ │ │ - cdp2 0, 12, cr15, cr10, cr10, {6} │ │ │ │ + cdp2 0, 12, cr15, cr12, cr10, {6} │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ andcs r4, r9, r9, lsr r6 │ │ │ │ - @ instruction: 0xf8d0f0c2 │ │ │ │ + @ instruction: 0xf8d2f0c2 │ │ │ │ @ instruction: 0xf8564639 │ │ │ │ @ instruction: 0xf0c10029 │ │ │ │ - strbmi pc, [r0], -r1, asr #24 @ │ │ │ │ - blx 0xff3a2092 │ │ │ │ + strbmi pc, [r0], -r3, asr #24 @ │ │ │ │ + blx 0xff422056 │ │ │ │ @ instruction: 0xf0c19805 │ │ │ │ - @ instruction: 0xf856fbc3 │ │ │ │ + @ instruction: 0xf856fbc5 │ │ │ │ tstcs r1, r9, lsr #32 │ │ │ │ - mrrc2 0, 12, pc, r0, cr1 @ │ │ │ │ + mrrc2 0, 12, pc, r2, cr1 @ │ │ │ │ @ instruction: 0xf0c14640 │ │ │ │ - @ instruction: 0x6df0fbbb │ │ │ │ + @ instruction: 0x6df0fbbd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c34ff0 │ │ │ │ - stccs 13, cr11, [r3, #-132] @ 0xffffff7c │ │ │ │ + stccs 13, cr11, [r3, #-140] @ 0xffffff74 │ │ │ │ svcge 0x0067f47f │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - blcs 0x91ae8 │ │ │ │ + blcs 0x91aac │ │ │ │ svcge 0x0060f43f │ │ │ │ vhadd.s8 d30, d4, d8 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8560695 │ │ │ │ @ instruction: 0xf0c11023 │ │ │ │ - @ instruction: 0xe76bfc13 │ │ │ │ + @ instruction: 0xe76bfc15 │ │ │ │ @ instruction: 0xf0c1202f │ │ │ │ - ldrb pc, [r1, -pc, asr #23] @ │ │ │ │ + smmls r1, r1, fp, pc @ │ │ │ │ eorne pc, sl, r6, asr r8 @ │ │ │ │ - stc2 0, cr15, [sl], {193} @ 0xc1 │ │ │ │ + stc2 0, cr15, [ip], {193} @ 0xc1 │ │ │ │ @ instruction: 0xf0bde79e │ │ │ │ - @ instruction: 0x4605fb15 │ │ │ │ - blx 0x5220f6 │ │ │ │ + @ instruction: 0x4605fb17 │ │ │ │ + blx 0x5a20ba │ │ │ │ @ instruction: 0xf0bd4682 │ │ │ │ - bls 0x2a4974 │ │ │ │ + bls 0x2a4940 │ │ │ │ teqle r7, pc, lsl #20 │ │ │ │ smullscs pc, r1, r4, r8 @ │ │ │ │ andls r4, r8, r1, lsl #12 │ │ │ │ - bcs 0x77698 │ │ │ │ + bcs 0x7765c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - blls 0x2a56c8 │ │ │ │ + blls 0x2a56fc │ │ │ │ ldrdcs pc, [r4], r4 │ │ │ │ - bcs 0x47776c │ │ │ │ + bcs 0x477730 │ │ │ │ ldrmi fp, [r9], -fp, lsl #30 │ │ │ │ @ instruction: 0x465a461a │ │ │ │ @ instruction: 0xf0c64659 │ │ │ │ - ldmdbmi ip, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi ip, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0024653 │ │ │ │ stmdapl r1, {r0, r1, r2, r3, r9}^ │ │ │ │ stmib sp, {r1, r2, fp, ip, pc}^ │ │ │ │ strtmi r2, [r8], -r0 │ │ │ │ ldrmi r9, [r1], #-2567 @ 0xfffff5f9 │ │ │ │ andls r2, r2, #0, 4 │ │ │ │ @ instruction: 0xf0ca6e32 │ │ │ │ - @ instruction: 0x4629fe53 │ │ │ │ + @ instruction: 0x4629fe55 │ │ │ │ andcs r6, r9, r3, lsr lr │ │ │ │ @ instruction: 0xf0c4462a │ │ │ │ - strtmi pc, [r9], -sp, asr #24 │ │ │ │ + strtmi pc, [r9], -pc, asr #24 │ │ │ │ @ instruction: 0xf0c64638 │ │ │ │ - ldrb pc, [pc, -fp, ror #26]! @ │ │ │ │ + ldrb pc, [pc, -sp, ror #26]! @ │ │ │ │ andls r9, r9, r8, lsl #22 │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ - blx 0xff0a218e │ │ │ │ + blx 0xff122152 │ │ │ │ strb r9, [fp, r9, lsl #22] │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - bcs 0x3d1a18 │ │ │ │ + bcs 0x3d19dc │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xe79daef5 │ │ │ │ - addeq sl, sl, r8, lsl #4 │ │ │ │ - addeq sl, sl, r4, lsl r1 │ │ │ │ + addeq sl, sl, r4, asr #4 │ │ │ │ + addeq sl, sl, r0, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd0b8 │ │ │ │ + bl 0xfebbd07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1128438 │ │ │ │ + b 0x11283fc │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1128354 │ │ │ │ + b 0x1128318 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r3, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd114 │ │ │ │ + bl 0xfebbd0d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87819,38 +87804,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r3, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd154 │ │ │ │ + bl 0xfebbd118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x11284d4 │ │ │ │ + b 0x1128498 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x11283f0 │ │ │ │ + b 0x11283b4 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd1b0 │ │ │ │ + bl 0xfebbd174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87858,15 +87843,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ andcs pc, r1, r5, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd1f0 │ │ │ │ + bl 0xfebbd1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87874,15 +87859,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ strdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd230 │ │ │ │ + bl 0xfebbd1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87890,15 +87875,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ ldrdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd270 │ │ │ │ + bl 0xfebbd234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r8, r9, ip, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87907,15 +87892,15 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ andcs pc, r1, r7, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd2b4 │ │ │ │ + bl 0xfebbd278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, lsl #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -87928,188 +87913,188 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ cmplt sl, sl, lsl #18 │ │ │ │ stmdbvs sl, {r4, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4122680c │ │ │ │ strle r0, [r5], #-2002 @ 0xfffff82e │ │ │ │ - blmi 0x1a427c │ │ │ │ - bllt 0x924108 │ │ │ │ - bllt 0x8a410c │ │ │ │ - blmi 0x1a4288 │ │ │ │ + blmi 0x1a4240 │ │ │ │ + bllt 0x9240cc │ │ │ │ + bllt 0x8a40d0 │ │ │ │ + blmi 0x1a424c │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ stclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd328 │ │ │ │ + bl 0xfebbd2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs fp, {r1, r7, ip, sp, pc} │ │ │ │ - bcs 0x437b48 │ │ │ │ - bcs 0x3da190 │ │ │ │ + bcs 0x437b0c │ │ │ │ + bcs 0x3da154 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ vshl.s8 d25, d0, d7 │ │ │ │ - vsubl.s8 q11, d0, d5 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd388 │ │ │ │ + bl 0xfebbd34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r0, lsl #4 │ │ │ │ - bcs 0x437ba8 │ │ │ │ - bcs 0x3da1f0 │ │ │ │ + bcs 0x437b6c │ │ │ │ + bcs 0x3da1b4 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ vshl.s8 d25, d0, d7 │ │ │ │ - vsubl.s8 q11, d0, d5 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd3e8 │ │ │ │ + bl 0xfebbd3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs ip, {r0, r1, r7, ip, sp, pc} │ │ │ │ - blcs 0x437c08 │ │ │ │ - blcs 0x3da288 │ │ │ │ + blcs 0x437bcc │ │ │ │ + blcs 0x3da24c │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vqadd.s8 d29, d7, d9 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ - vbic.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vbic.i32 q11, #2304 @ 0x00000900 │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r1, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs fp, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bbe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd46c │ │ │ │ + bl 0xfebbd430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r3, r0, lsl #6 │ │ │ │ - blcs 0x437c8c │ │ │ │ - blcs 0x3da30c │ │ │ │ + blcs 0x437c50 │ │ │ │ + blcs 0x3da2d0 │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vqadd.s8 d29, d7, d9 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ - vbic.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vbic.i32 q11, #2304 @ 0x00000900 │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r3, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmvs fp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bba1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd4f0 │ │ │ │ + bl 0xfebbd4b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, lsr #31 │ │ │ │ addslt r4, r1, r6, lsr #23 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ stmdage r6, {r1, r6, r9, sl, sp, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmib r8, {r4, r5, r9, ip, sp, lr, pc} │ │ │ │ - blcs 0x1edce4 │ │ │ │ - strhi pc, [r1], -r1, lsl #4 │ │ │ │ + stmib r6, {r4, r5, r9, ip, sp, lr, pc} │ │ │ │ + blcs 0x1edca8 │ │ │ │ + strhi pc, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ rsbeq r0, r2, fp, asr #32 │ │ │ │ smlaleq r0, r0, r0, r0 @ │ │ │ │ tsteq ip, r8, lsl #2 │ │ │ │ mvneq r0, r7 │ │ │ │ strhi pc, [r4], #-256 @ 0xffffff00 │ │ │ │ vnmlacs.f32 s28, s8, s30 │ │ │ │ andsne pc, r0, #4 │ │ │ │ + movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ andcc pc, r3, r4, asr #7 │ │ │ │ + tstpeq pc, lr @ p-variant is OBSOLETE │ │ │ │ strbne pc, [r2], -r4, asr #7 @ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ stceq 0, cr15, [pc], {4} │ │ │ │ - movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ - tstpeq pc, lr @ p-variant is OBSOLETE │ │ │ │ - stmib sp, {r4, r9, fp, sp}^ │ │ │ │ - strls r6, [r8, -sl] │ │ │ │ + movwls r2, #31248 @ 0x7a10 │ │ │ │ + tstls r6, fp │ │ │ │ + strls r9, [r8, -sl, lsl #12] │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ - tstls r6, r7, lsl #6 │ │ │ │ bichi pc, r9, #0 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ tstphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ svceq 0x0002f012 │ │ │ │ @ instruction: 0xf414d003 │ │ │ │ @ instruction: 0xf0006f60 │ │ │ │ cmpeq r4, r1, lsl #2 │ │ │ │ ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ - strhi pc, [lr], -r0, asr #2 │ │ │ │ + strhi pc, [ip], -r0, asr #2 │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, #243 @ 0xf3 │ │ │ │ andls r2, r4, r1, lsl #8 │ │ │ │ strls r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0x7c00e9cd │ │ │ │ strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ @ instruction: 0xf9d6f7fe │ │ │ │ vaddl.u8 q15, d20, d28 │ │ │ │ - blcc 0xbb0c8 │ │ │ │ + blcc 0xbb08c │ │ │ │ vqdmulh.s d2, d1, d14 │ │ │ │ ldm pc, {r0, r1, r2, r6, r9, sl, pc}^ @ │ │ │ │ eorseq pc, r9, #19 │ │ │ │ sbcseq r0, r6, #248, 4 @ 0x8000000f │ │ │ │ addeq r0, ip, #-536870902 @ 0xe000000a │ │ │ │ ldrdeq r0, [pc, r1]! │ │ │ │ cmpeq r7, pc, lsl r2 │ │ │ │ @@ -88120,2096 +88105,2096 @@ │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ strthi pc, [r2], #-0 │ │ │ │ rscshi pc, r5, #0, 4 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ rscshi pc, ip, r0 │ │ │ │ @ instruction: 0x83a6f200 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vsri.64 q12, , #60 │ │ │ │ - vaddw.u8 , q2, d3 │ │ │ │ - vaddl.u8 q8, d4, d11 │ │ │ │ - vmlal.u , d20, d0[0] │ │ │ │ - tstls sl, r3, lsl #6 │ │ │ │ + vsri.64 q12, , #60 │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + vrsubhn.i16 d16, q2, │ │ │ │ + @ instruction: 0xf3c453c0 │ │ │ │ + tstls r9, r3, lsl #4 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ - movwls r8, #38352 @ 0x95d0 │ │ │ │ - @ instruction: 0xf8d5a906 │ │ │ │ - strcs r3, [r0], -r8, lsl #1 │ │ │ │ - strtmi r9, [r8], -fp │ │ │ │ - @ instruction: 0xf0039208 │ │ │ │ - andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ - stmib sp, {r8, r9, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f96706 │ │ │ │ + movwls r8, #34254 @ 0x85ce │ │ │ │ + @ instruction: 0xf8d54628 │ │ │ │ + stmdbge r6, {r3, r7, ip, sp} │ │ │ │ + andcs r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ + stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f94506 │ │ │ │ rsb pc, r7, r3, asr #17 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x16ad48 │ │ │ │ + b 0x16ad0c │ │ │ │ @ instruction: 0xf1b30302 │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ vshl.s8 d8, d12, d0 │ │ │ │ @ instruction: 0xf5b382eb │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ vqadd.s8 d8, d16, d13 │ │ │ │ - blcs 0x872bc │ │ │ │ + blcs 0x87280 │ │ │ │ ldrhi pc, [r8], #0 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ - b 0x166ef0 │ │ │ │ + b 0x166eb4 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ - vand d8, d16, d18 │ │ │ │ - @ instruction: 0xf5b38567 │ │ │ │ + vand d8, d16, d17 │ │ │ │ + @ instruction: 0xf5b38565 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - vhsub.s8 d8, d0, d13 │ │ │ │ - blcs 0x88244 │ │ │ │ - eorshi pc, r5, #1 │ │ │ │ + vhsub.s8 d8, d0, d12 │ │ │ │ + blcs 0x88208 │ │ │ │ + eorshi pc, r4, #1 │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r7 │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ - @ instruction: 0xf0040110 │ │ │ │ - addmi r0, fp, #15 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-8 │ │ │ │ - @ instruction: 0x83b2f001 │ │ │ │ + vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ + addmi r3, fp, #3 │ │ │ │ + streq pc, [pc], #-4 @ 0x66478 │ │ │ │ + strls r9, [r8], #-6 │ │ │ │ + @ instruction: 0x83b1f001 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst2. {d24-d27}, [pc]! │ │ │ │ + vst2. {d24-d27}, [pc], ip │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ stmdbge r6, {r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ ands pc, r8, r3, ror fp @ │ │ │ │ - andvs pc, r0, #196, 6 @ 0x10000003 │ │ │ │ orrpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ + movwls fp, #37538 @ 0x92a2 │ │ │ │ vaddw.u8 , q2, d6 │ │ │ │ - vmlal.u , d20, d0[0] │ │ │ │ - andls r5, r7, #64, 6 │ │ │ │ - adclt r9, r2, #671088640 @ 0x28000000 │ │ │ │ - andls r0, fp, #224, 4 │ │ │ │ + andls r6, fp, #0, 6 │ │ │ │ + movwls r0, #33504 @ 0x82e0 │ │ │ │ + bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + movwls r5, #41792 @ 0xa340 │ │ │ │ rschi pc, r9, #0, 2 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf920f7ff │ │ │ │ - blmi 0x86e518 │ │ │ │ - blls 0x440580 │ │ │ │ + blmi 0x86e4dc │ │ │ │ + blls 0x440544 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0410300 │ │ │ │ - andslt r8, r1, lr, asr #7 │ │ │ │ + andslt r8, r1, sp, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldreq pc, [r7], -r4, asr #6 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ addvc pc, r0, #20 │ │ │ │ streq lr, [r6], pc, asr #20 │ │ │ │ @ instruction: 0xf0409606 │ │ │ │ - blcs 0x87010 │ │ │ │ + blcs 0x86fd4 │ │ │ │ svclt 0x000c4628 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f44431 │ │ │ │ @ instruction: 0xe7dbfe7f │ │ │ │ movwpl pc, #17348 @ 0x43c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r9, #4, 22 @ 0x1000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r1, r7, #805306368 @ 0x30000000 │ │ │ │ + andne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r7, #4, 22 @ 0x1000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-522 @ 0xfffffdf6 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r2, r6, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x6653c │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ adcshi pc, r8, #0 │ │ │ │ andle r2, r1, r5, lsl #22 │ │ │ │ strb r2, [r4, r0] │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ mrc2 7, 1, pc, cr8, cr14, {7} │ │ │ │ svclt 0x0000e7bf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ - sbcpl pc, r0, r4, asr #7 │ │ │ │ - strcc pc, [r3, -r4, asr #7] │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ strbne pc, [r4], r4, asr #7 @ │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf3c42b02 │ │ │ │ - strls r4, [sl, -r3, lsl #8] │ │ │ │ - tstls fp, r8 │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf0042b02 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r1, [fp], #-1800 @ 0xfffff8f8 │ │ │ │ ldrbhi pc, [r8, #0]! @ │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc7d04 │ │ │ │ + blcs 0xc7cc8 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - strls r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - stmdbge r6, {r0, r2, r3, r9, ip, pc} │ │ │ │ + andls r9, sp, #10 │ │ │ │ + stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ + streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stmib sp, {r2, r3, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0004506 │ │ │ │ @ instruction: 0xf7f985b7 │ │ │ │ str pc, [lr, r7, lsr #19] │ │ │ │ - smlabteq fp, r4, r3, pc @ │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - strbpl pc, [r0], r4, asr #7 @ │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + andeq pc, fp, r4, asr #7 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - smlabteq sl, sp, r9, lr │ │ │ │ - ldrbthi pc, [sp], #64 @ 0x40 @ │ │ │ │ - stmdbge r6, {r0, r3, r8, r9, ip, pc} │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf0032500 │ │ │ │ - strls r0, [r8], -pc, lsl #6 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xa4610 │ │ │ │ + strne lr, [r8], -sp, asr #19 │ │ │ │ + ldrbthi pc, [fp], #64 @ 0x40 @ │ │ │ │ + andcc lr, sl, sp, asr #19 │ │ │ │ + @ instruction: 0xf8d5a906 │ │ │ │ + strtmi r3, [r8], -r8, lsl #1 │ │ │ │ + strcs r2, [r0, -r0, lsl #12] │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strvs lr, [r6, -sp, asr #19] │ │ │ │ + blx 0xa45d4 │ │ │ │ vbic.i32 q15, #-1056964608 @ 0xc1000000 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf4143203 │ │ │ │ - andls r2, r8, #112, 30 @ 0x1c0 │ │ │ │ - movteq lr, #14927 @ 0x3a4f │ │ │ │ - rsclt r9, r3, #671088640 @ 0x28000000 │ │ │ │ - @ instruction: 0xf04f9309 │ │ │ │ - movwls r0, #29440 @ 0x7300 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ + svccs 0x0070f414 │ │ │ │ + b 0x144b224 │ │ │ │ + @ instruction: 0xf04f0242 │ │ │ │ + andls r0, sl, #0, 6 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + andls r5, r8, #0, 6 │ │ │ │ orrsle r9, r7, r6, lsl #6 │ │ │ │ @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x3c713c │ │ │ │ + bcs 0x3c70fc │ │ │ │ strcs fp, [r2], -r8, lsl #30 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + sbcpl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f89600 │ │ │ │ smlsld pc, sp, r5, r9 @ │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ @ instruction: 0xf5b38616 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - @ instruction: 0xf3c4af7b │ │ │ │ - andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - subseq fp, fp, r5, ror #5 │ │ │ │ - strcs lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - movwls sl, #43270 @ 0xa906 │ │ │ │ - addscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + movwcs sl, #8059 @ 0x1f7b │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + rsclt r4, r4, #154 @ 0x9a │ │ │ │ + strls r9, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + rsbcs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - movwls r4, #25603 @ 0x6403 │ │ │ │ - @ instruction: 0xf7f89407 │ │ │ │ + strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ + movwls r9, #25863 @ 0x6507 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ @ instruction: 0xe729f8d5 │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ @ instruction: 0xf5b3863c │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - vmov.f32 q13, #-0.1796875 @ 0xbe380000 │ │ │ │ - rsclt r2, r7, #201326592 @ 0xc000000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - subseq r2, fp, r0, lsl #2 │ │ │ │ - stmib sp, {r3, r8, ip, pc}^ │ │ │ │ - bicsmi r7, pc, r9, lsl #6 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf0bc3406 │ │ │ │ - stccs 14, cr15, [pc], {99} @ 0x63 │ │ │ │ + tstcs r1, r7, asr pc │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vmlal.u , d20, d3[5] │ │ │ │ + addmi r4, fp, r3, lsl #8 │ │ │ │ + movwls r9, #42761 @ 0xa709 │ │ │ │ + strls r4, [r7], #-479 @ 0xfffffe21 │ │ │ │ + mrsls r2, LR_und │ │ │ │ + @ instruction: 0xf0bc9308 │ │ │ │ + stccs 14, cr15, [pc], {101} @ 0x65 │ │ │ │ @ instruction: 0xf0414606 │ │ │ │ - @ instruction: 0xf895812b │ │ │ │ + @ instruction: 0xf895812a │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x77fa8 │ │ │ │ + blcs 0x77f6c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - @ instruction: 0x4638f9b1 │ │ │ │ - blx 0x3a2a0e │ │ │ │ + ldrtmi pc, [r8], -sp, asr #19 @ │ │ │ │ + blx 0x4229d2 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ - ldrbt pc, [r5], fp, lsr #24 @ │ │ │ │ + ldrbt pc, [r5], r7, asr #24 @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl pc, [r0], -r4, asr #7 │ │ │ │ - andvs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + subseq r9, fp, r7, lsl #4 │ │ │ │ + rscspl pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - movwls r0, #41051 @ 0xa05b │ │ │ │ - movwls fp, #37603 @ 0x92e3 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf64a9308 │ │ │ │ - vrsra.s64 d22, d25, #64 │ │ │ │ - vsubw.u8 q8, q2, d5 │ │ │ │ - cdpcs 4, 0, cr4, cr0, cr3, {0} │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ + @ instruction: 0x63a5f64a │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + cdpcs 2, 0, cr11, cr0, cr4, {7} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, r1, r2, sl, ip, pc} │ │ │ │ + stmdbge r6, {r0, r3, sl, ip, pc} │ │ │ │ strtmi r2, [r8], -r1, lsl #8 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f89606 │ │ │ │ @ instruction: 0xe6d3f87f │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl pc, [r0], -r4, asr #7 │ │ │ │ - rscseq pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + subseq r9, fp, r7, lsl #4 │ │ │ │ + rscseq pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - movwls r0, #41051 @ 0xa05b │ │ │ │ - movwls fp, #37603 @ 0x92e3 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vcgt.s8 d25, d10, d8 │ │ │ │ - vqdmlal.s q8, d16, d1[0] │ │ │ │ - vsubw.u8 q8, q2, d5 │ │ │ │ - cdpcs 4, 0, cr4, cr0, cr3, {0} │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ + @ instruction: 0x03bdf24a │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + cdpcs 2, 0, cr11, cr0, cr4, {7} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, r1, r2, sl, ip, pc} │ │ │ │ + stmdbge r6, {r0, r3, sl, ip, pc} │ │ │ │ strtmi r2, [r8], -r1, lsl #8 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f89606 │ │ │ │ ssat pc, #18, sp, asr #16 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ andls r0, sl, #82 @ 0x52 │ │ │ │ - andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf6479200 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - movwls r4, #25603 @ 0x6403 │ │ │ │ - @ instruction: 0xf7f89407 │ │ │ │ + andls fp, r8, #228, 4 @ 0x4000000e │ │ │ │ + @ instruction: 0xf6479409 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + strcs r0, [r1], #-530 @ 0xfffffdee │ │ │ │ + strls r9, [r7, #-1024] @ 0xfffffc00 │ │ │ │ + @ instruction: 0xf7f89306 │ │ │ │ ldr pc, [r7], r3, asr #16 │ │ │ │ rsceq r0, r0, #8960 @ 0x2300 │ │ │ │ ldrhi pc, [lr], #256 @ 0x100 │ │ │ │ vorr.i32 d16, #51968 @ 0x0000cb00 │ │ │ │ - stmdbge r6, {r0, r1, r3, r9} │ │ │ │ + stmdbge r6, {r0, r1, r9, ip, sp} │ │ │ │ + streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ addslt r4, fp, #40, 12 @ 0x2800000 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7f64306 │ │ │ │ + stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7f62306 │ │ │ │ str pc, [r6], pc, lsl #18 │ │ │ │ rsceq r0, r7, #8960 @ 0x2300 │ │ │ │ - strbthi pc, [pc], #-256 @ 0x6680c @ │ │ │ │ + strbthi pc, [sp], #-256 @ 0xffffff00 @ │ │ │ │ @ instruction: 0xf8d50318 │ │ │ │ vmla.i , q10, d0[2] │ │ │ │ vsubl.u8 q8, d4, d11 │ │ │ │ addlt r3, r0, #50331648 @ 0x3000000 │ │ │ │ tstmi r0, #100663296 @ 0x6000000 │ │ │ │ andls r0, r7, lr, asr r6 │ │ │ │ mcrge 5, 5, pc, cr14, cr15, {3} @ │ │ │ │ - blx 0xfe122b20 │ │ │ │ + blx 0xfe1a2ae4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ strbt pc, [fp], -sp, lsr #28 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ andls r0, sl, #82 @ 0x52 │ │ │ │ - andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf6479200 │ │ │ │ - vrshr.s64 d18, d9, #64 │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - movwls r4, #25603 @ 0x6403 │ │ │ │ - @ instruction: 0xf7f79407 │ │ │ │ + andls fp, r8, #228, 4 @ 0x4000000e │ │ │ │ + @ instruction: 0xf6479409 │ │ │ │ + vmlal.s q9, d0, d1[4] │ │ │ │ + strcs r0, [r1], #-530 @ 0xfffffdee │ │ │ │ + strls r9, [r7, #-1024] @ 0xfffffc00 │ │ │ │ + @ instruction: 0xf7f79306 │ │ │ │ usub8 pc, r1, sp @ │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf414b2e2 │ │ │ │ - andls r2, r9, #112, 30 @ 0x1c0 │ │ │ │ - movteq lr, #14927 @ 0x3a4f │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - andls r5, r8, #0, 6 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - andls r9, r7, #402653184 @ 0x18000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf414b2e3 │ │ │ │ + movwls r2, #40816 @ 0x9f70 │ │ │ │ + subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + movwls r3, #29187 @ 0x7203 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + movwls r9, #25096 @ 0x6208 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr8, cr15, {3} │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ @ instruction: 0xf83af7f8 │ │ │ │ vmvn.i32 d30, #-1040187392 @ 0xc2000000 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ - stmdbge r6, {r8, r9, ip, lr} │ │ │ │ - subseq r4, r2, r8, lsr #12 │ │ │ │ - rsclt r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - rsbpl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + strtmi r5, [r8], -r0, lsl #6 │ │ │ │ + @ instruction: 0xf3c4a906 │ │ │ │ + subseq r4, r2, r3, lsl #10 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + rsclt r3, r4, #805306368 @ 0x30000000 │ │ │ │ + strls r9, [r9], #-520 @ 0xfffffdf8 │ │ │ │ + eorpl pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-774 @ 0xfffffcfa │ │ │ │ + strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ + movwls r9, #25863 @ 0x6507 │ │ │ │ @ instruction: 0xffc4f7f7 │ │ │ │ vmov.i32 d30, #-939524096 @ 0xc8000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf6495600 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ - subseq r0, fp, r5, lsl #4 │ │ │ │ - rsclt r9, r3, #671088640 @ 0x28000000 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r3, #33539 @ 0x8303 │ │ │ │ - mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + vrsubhn.i16 d21, q2, q0 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf649005b │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ + movwls r0, #41477 @ 0xa205 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf6499308 │ │ │ │ + vqdmlal.s q11, d16, d1[5] │ │ │ │ + rsclt r0, r4, #335544320 @ 0x14000000 │ │ │ │ svclt 0x00082e00 │ │ │ │ - strls r4, [r7], #-1562 @ 0xfffff9e6 │ │ │ │ + strls r4, [r9], #-1562 @ 0xfffff9e6 │ │ │ │ strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ strls r9, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xffa2f7f7 │ │ │ │ vsli.64 q15, q11, #4 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - cdpcs 6, 0, cr4, cr13, cr3, {0} │ │ │ │ - blcs 0x3d6550 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + blcs 0x3b40fc │ │ │ │ + cdpcs 15, 0, cr11, cr13, cr8, {0} │ │ │ │ + andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - svclt 0x000c9308 │ │ │ │ + svclt 0x000c9307 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ movwcc r4, #5672 @ 0x1628 │ │ │ │ + strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ movwls r0, #82 @ 0x52 │ │ │ │ - strvs pc, [r5, #583] @ 0x247 │ │ │ │ - ldreq pc, [r2, #-704] @ 0xfffffd40 │ │ │ │ - andls r2, sl, #0, 6 │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - andls r5, r9, #0, 8 │ │ │ │ - rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + movwcs r9, #522 @ 0x20a │ │ │ │ + strbvs pc, [sp], #-583 @ 0xfffffdb9 @ │ │ │ │ + ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ + rsbsvc pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - addsmi sl, ip, #98304 @ 0x18000 │ │ │ │ - strtmi fp, [sl], -r8, lsl #30 │ │ │ │ - strls r9, [r6], #-1543 @ 0xfffff9f9 │ │ │ │ + addsmi sl, sp, #98304 @ 0x18000 │ │ │ │ + strtmi fp, [r2], -r8, lsl #30 │ │ │ │ + strls r9, [r8], -r6, lsl #10 │ │ │ │ @ instruction: 0xff7af7f7 │ │ │ │ vmls.f q15, q10, d2[3] │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf6495600 │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ - subseq r0, fp, r5, lsl #4 │ │ │ │ - rsclt r9, r3, #671088640 @ 0x28000000 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r3, #33539 @ 0x8303 │ │ │ │ - cmnpvs r1, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + vrsubhn.i16 d21, q2, q0 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf649005b │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ + movwls r0, #41477 @ 0xa205 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf6499308 │ │ │ │ + vqdmlal.s q11, d0, d1[7] │ │ │ │ + rsclt r0, r4, #335544320 @ 0x14000000 │ │ │ │ svclt 0x00082e00 │ │ │ │ - strls r4, [r7], #-1562 @ 0xfffff9e6 │ │ │ │ + strls r4, [r9], #-1562 @ 0xfffff9e6 │ │ │ │ strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ strls r9, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xff58f7f7 │ │ │ │ vabal.u8 q15, d20, d28 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ - rsclt r4, r2, #40, 12 @ 0x2800000 │ │ │ │ - andls r0, r9, #91 @ 0x5b │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + subseq r4, fp, r3, lsl #4 │ │ │ │ + movwls r9, #41479 @ 0xa207 │ │ │ │ + vmlal.u , d20, d2[4] │ │ │ │ + andls r3, r9, #201326592 @ 0xc000000 │ │ │ │ strpl pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ - movwmi lr, #27085 @ 0x69cd │ │ │ │ + strls r9, [r6], #-776 @ 0xfffffcf8 │ │ │ │ stc2 7, cr15, [r2], {255} @ 0xff │ │ │ │ @ instruction: 0xf1b3e598 │ │ │ │ @ instruction: 0xf0007fa0 │ │ │ │ - @ instruction: 0xf1b38227 │ │ │ │ + @ instruction: 0xf1b38225 │ │ │ │ @ instruction: 0xf0007fa8 │ │ │ │ @ instruction: 0xf1b38163 │ │ │ │ @ instruction: 0xf47f7f88 │ │ │ │ @ instruction: 0xf8d5adc7 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - strls r0, [fp, #-1291] @ 0xfffffaf5 │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - vmls.f , q2, d0[0] │ │ │ │ - strls r4, [r7, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ - @ instruction: 0xf7f89406 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ + streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ + strcs r9, [r1, #-1291] @ 0xfffffaf5 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strls r5, [sl, #-1088] @ 0xfffffbc0 │ │ │ │ + @ instruction: 0xf7f89407 │ │ │ │ ldrb pc, [r1, #-3533]! @ 0xfffff233 @ │ │ │ │ svcvc 0x00a0f1b3 │ │ │ │ orrhi pc, sp, r0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ andscs r8, r0, #88, 2 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ cmncs r0, #10176 @ 0x27c0 │ │ │ │ moveq pc, #192, 4 │ │ │ │ - blcs 0x1876adc │ │ │ │ + blcs 0x1876aa0 │ │ │ │ ldrhi pc, [r0, #-0] │ │ │ │ - andhi pc, sl, #0, 4 │ │ │ │ + andhi pc, r8, #0, 4 │ │ │ │ @ instruction: 0xf0002b20 │ │ │ │ - blcs 0x1087e24 │ │ │ │ + blcs 0x1087de8 │ │ │ │ ldrbhi pc, [r3], #0 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ orrcs sl, r0, #9024 @ 0x2340 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x76b00 │ │ │ │ - subhi pc, pc, r1 │ │ │ │ + blcs 0x76ac4 │ │ │ │ + subhi pc, lr, r1 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ stcge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0xf47f9406 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf47f4207 │ │ │ │ andcs sl, r0, #7360 @ 0x1cc0 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf892f7f7 │ │ │ │ stclvs 5, cr14, [r9, #-204]! @ 0xffffff34 │ │ │ │ stmiavs sl!, {r3, r5, r9, sl, lr} │ │ │ │ vpmin.s8 , q2, q1 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ tstmi sl, #1073741861 @ 0x40000025 │ │ │ │ @ instruction: 0xf7f16b89 │ │ │ │ - @ instruction: 0xf895ffd9 │ │ │ │ + @ instruction: 0xf895fff5 │ │ │ │ andcs r3, r0, #209 @ 0xd1 │ │ │ │ addsmi r4, r3, #40, 12 @ 0x2800000 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - blx 0xff024aaa │ │ │ │ + blx 0xff024a6e │ │ │ │ @ instruction: 0xf8d5e51a │ │ │ │ - b 0x526e00 │ │ │ │ + b 0x526dc4 │ │ │ │ @ instruction: 0xf0401350 │ │ │ │ stmdbge r6, {r0, r1, r3, r4, r7, pc} │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ - str pc, [pc, #-3419] @ 0x65d95 │ │ │ │ + str pc, [pc, #-3419] @ 0x65d59 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x12a4af2 │ │ │ │ + blx 0x12a4ab6 │ │ │ │ @ instruction: 0xf8d5e50b │ │ │ │ ldreq r2, [r4, r8, asr #1] │ │ │ │ @ instruction: 0xf01ed503 │ │ │ │ @ instruction: 0xf43f0f0e │ │ │ │ cmpeq r4, sp, lsr sp │ │ │ │ ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ - subshi pc, r0, #64, 2 │ │ │ │ + subhi pc, lr, #64, 2 │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ andcs sl, r0, #3008 @ 0xbc0 │ │ │ │ strls r9, [r2], -r4 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ andls r7, r5, #0, 24 │ │ │ │ @ instruction: 0xf7fd9203 │ │ │ │ strbt pc, [r9], #3603 @ 0xe13 @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-36 @ 0x66b44 @ │ │ │ │ + ldrbtmi pc, [pc], #-36 @ 0x66b08 @ │ │ │ │ @ instruction: 0xf7f49406 │ │ │ │ strbt pc, [r1], #3681 @ 0xe61 @ │ │ │ │ svceq 0x00a0f5b3 │ │ │ │ ldcge 4, cr15, [r8, #-508] @ 0xfffffe04 │ │ │ │ - smlabteq fp, r4, r3, pc @ │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - strbpl pc, [r0], r4, asr #7 @ │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + andeq pc, fp, r4, asr #7 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - smlabteq sl, sp, r9, lr │ │ │ │ - addshi pc, r8, #64 @ 0x40 │ │ │ │ - strtmi r9, [r8], -r9, lsl #6 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - strcs sl, [r0], #-2310 @ 0xfffff6fa │ │ │ │ - @ instruction: 0xf0032500 │ │ │ │ - strls r0, [r8], -pc, lsl #6 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strne lr, [r8], -sp, asr #19 │ │ │ │ + addshi pc, r6, #64 @ 0x40 │ │ │ │ + andcc lr, sl, sp, asr #19 │ │ │ │ + @ instruction: 0xf8d5a906 │ │ │ │ + strtmi r3, [r8], -r8, lsl #1 │ │ │ │ + strcs r2, [r0, -r0, lsl #12] │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strvs lr, [r6, -sp, asr #19] │ │ │ │ ldc2 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ andscs lr, r0, #192, 8 @ 0xc0000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ eorcs sl, r0, #62720 @ 0xf500 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0020f1b3 │ │ │ │ ldrhi pc, [ip], #0 │ │ │ │ - @ instruction: 0x81a7f200 │ │ │ │ + @ instruction: 0x81a5f200 │ │ │ │ @ instruction: 0xf0002b20 │ │ │ │ @ instruction: 0xf5b38540 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - blcs 0x87fe8 │ │ │ │ + blcs 0x87fac │ │ │ │ stclge 4, cr15, [r0], #508 @ 0x1fc │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0049107 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - tstls r8, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0019406 │ │ │ │ - vst4.8 {d24-d27}, [pc :128]! │ │ │ │ + vaddw.u8 , q2, d7 │ │ │ │ + @ instruction: 0xf0043103 │ │ │ │ + tstls r6, pc, lsl #8 │ │ │ │ + @ instruction: 0xf0019408 │ │ │ │ + vst4.8 {d24-d27}, [pc :128], ip │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - andshi pc, ip, r1 │ │ │ │ + andshi pc, fp, r1 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdbge r6, {r0, r2, r3, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmov.i32 d19, #2304 @ 0x00000900 │ │ │ │ + vmov.i32 d19, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ ldrbt pc, [sl], #-4053 @ 0xfffff02b @ │ │ │ │ ldrbeq r4, [r7, sl, lsl #2] │ │ │ │ svcge 0x0061f57f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ strbt pc, [sp], #-3835 @ 0xfffff105 @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d11 │ │ │ │ - strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ - strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ - strls r2, [r6], #-1025 @ 0xfffffbff │ │ │ │ + strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + strls r0, [fp, #-1291] @ 0xfffffaf5 │ │ │ │ + strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + strls r9, [r7], #-1290 @ 0xfffffaf6 │ │ │ │ mcr2 7, 7, pc, cr2, cr8, {7} @ │ │ │ │ @ instruction: 0xf8d5e453 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r0, r1, r9, ip, sp} │ │ │ │ - @ instruction: 0xf003920a │ │ │ │ + stmdbge r6, {r0, r1, r9, lr} │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - strtmi r1, [r8], -r4, asr #5 │ │ │ │ - vsubl.u8 , d4, d12 │ │ │ │ - andls r5, r8, #192, 4 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ + strtmi r5, [r8], -r0, asr #5 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - rsceq r1, r4, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf04f920d │ │ │ │ + andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + rsceq r5, r4, #64, 4 │ │ │ │ + @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf1000202 │ │ │ │ @ instruction: 0xf7f882f7 │ │ │ │ strt pc, [lr], #-3655 @ 0xfffff1b9 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d11 │ │ │ │ - strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ - strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ - strls r2, [r6], #-1025 @ 0xfffffbff │ │ │ │ + strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + strls r0, [fp, #-1291] @ 0xfffffaf5 │ │ │ │ + strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + strls r9, [r7], #-1290 @ 0xfffffaf6 │ │ │ │ stc2l 7, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ rsbcs lr, r0, #301989888 @ 0x12000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ @ instruction: 0xf0002b60 │ │ │ │ vcge.s8 q4, q8, q4 │ │ │ │ - blcs 0x887084 │ │ │ │ - strhi pc, [r2, #-0]! │ │ │ │ + blcs 0x887040 │ │ │ │ + strhi pc, [r1, #-0]! │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x88110 │ │ │ │ + blcs 0x880d0 │ │ │ │ ldcge 4, cr15, [sl], #-508 @ 0xfffffe04 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - eormi r0, r3, pc, lsl #4 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-521 @ 0xfffffdf7 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + eormi r4, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x66cf0 │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b3871a │ │ │ │ + @ instruction: 0xf5b38719 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ movwcs sl, #3107 @ 0xc23 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ @ instruction: 0xf7fffe17 │ │ │ │ @ instruction: 0xf8d5bbe2 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ - andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 , d4, d12 │ │ │ │ - andls r5, r8, #192, 4 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ + andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r5, r7, #64, 4 │ │ │ │ addne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ addhi pc, ip, #64 @ 0x40 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ ldc2l 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ - bllt 0xfefe4d94 │ │ │ │ + bllt 0xfefe4d58 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - sbcpl pc, r0, r4, asr #7 │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ strbne pc, [r4, r4, asr #7] @ │ │ │ │ strbne pc, [r1], -r4, asr #7 @ │ │ │ │ - vmlsl.u8 q9, d4, d2 │ │ │ │ - @ instruction: 0xf8cd4403 │ │ │ │ - andls ip, r8, r8, lsr #32 │ │ │ │ - @ instruction: 0xf000910b │ │ │ │ - bcs 0x1476e0 │ │ │ │ - andshi pc, lr, #0 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - bcs 0xb8670 │ │ │ │ - streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - stmdbge r6, {r0, r3, sl, ip, pc} │ │ │ │ - streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf0042a02 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r1, [fp], #-3080 @ 0xfffff3f8 │ │ │ │ + subhi pc, r8, #0 │ │ │ │ + @ instruction: 0xf0002a03 │ │ │ │ + @ instruction: 0xf8d5821f │ │ │ │ + strcs r3, [r0], #-136 @ 0xffffff78 │ │ │ │ + andls r2, sl, r1, lsl #20 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ + streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ strls r9, [sp], -ip, lsl #14 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - andhi pc, r6, #0 │ │ │ │ - stc2 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ - bllt 0xfe3e4df4 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ + andhi pc, r8, #0 │ │ │ │ + stc2 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ + bllt 0xfe464db4 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ streq pc, [fp], -r4, asr #7 │ │ │ │ - vaddw.u8 , q2, d10 │ │ │ │ - vmlal.u , d20, d0[0] │ │ │ │ - adceq r4, r1, #3 │ │ │ │ + vaddw.u8 , q2, d9 │ │ │ │ + vmla.i , q10, d0[0] │ │ │ │ + adceq r3, r1, #805306368 @ 0x30000000 │ │ │ │ msrhi CPSR_x, r0, lsl #2 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andls sl, r8, #98304 @ 0x18000 │ │ │ │ - andls r2, r9, r2, lsl #4 │ │ │ │ + andls sl, r8, r6, lsl #18 │ │ │ │ + andls r4, sl, #40, 12 @ 0x2800000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strcs r4, [r0, -r8, lsr #12] │ │ │ │ - strcs r9, [r0], -fp, lsl #12 │ │ │ │ - strvs lr, [r6, -sp, asr #19] │ │ │ │ - ldc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ - bllt 0x1c64e30 │ │ │ │ + strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ + strls r2, [fp], -r0, lsl #10 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + mcr2 7, 0, pc, cr0, cr8, {7} @ │ │ │ │ + bllt 0x1ce4df0 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d11 │ │ │ │ - strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ - strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ - strls r2, [r6], #-1025 @ 0xfffffbff │ │ │ │ - stc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ - bllt 0x1564e68 │ │ │ │ + strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + strls r0, [fp, #-1291] @ 0xfffffaf5 │ │ │ │ + strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + strls r9, [r7], #-1290 @ 0xfffffaf6 │ │ │ │ + stc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ + bllt 0x15e4e28 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - ldrhi pc, [ip], #0 │ │ │ │ + ldrhi pc, [sp], #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - strhi pc, [r3], #0 │ │ │ │ + strhi pc, [r4], #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - blge 0x2024084 │ │ │ │ + blge 0xfe0a4044 │ │ │ │ orreq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ - vaddw.u8 , q2, d7 │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ - tstls r8, r3, lsl #8 │ │ │ │ - @ instruction: 0xf47f9406 │ │ │ │ - andcs sl, r1, #107520 @ 0x1a400 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + vaddw.u8 , q2, d6 │ │ │ │ + @ instruction: 0xf0042103 │ │ │ │ + tstls r8, pc, lsl #8 │ │ │ │ + @ instruction: 0xf47f9407 │ │ │ │ + andcs sl, r1, #109568 @ 0x1ac00 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr8, cr6, {7} @ │ │ │ │ - bllt 0xae4ebc │ │ │ │ + mcr2 7, 4, pc, cr10, cr6, {7} @ │ │ │ │ + bllt 0xb64e7c │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, fp, #160, 2 @ 0x28 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b383dc │ │ │ │ + @ instruction: 0xf5b383de │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - stmdbge r6, {r0, r2, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0044628 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - andls r4, r7, #4, 6 @ 0x10000000 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - @ instruction: 0xf3c413c4 │ │ │ │ - movwls r3, #33795 @ 0x8403 │ │ │ │ - @ instruction: 0xf7fd9406 │ │ │ │ - @ instruction: 0xf7fffad5 │ │ │ │ - @ instruction: 0xf5b3bb0a │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r1, r6, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + @ instruction: 0xf0044304 │ │ │ │ + movwls r0, #37903 @ 0x940f │ │ │ │ + @ instruction: 0xf7fd9407 │ │ │ │ + @ instruction: 0xf7fffad7 │ │ │ │ + @ instruction: 0xf5b3bb0c │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #872415233 @ 0x34000001 │ │ │ │ - tstphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ + addsmi r8, r3, #1006632961 @ 0x3c000001 │ │ │ │ + tstphi ip, #0 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - blge 0xe24114 │ │ │ │ + blge 0xea40d4 │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - blcs 0x106f92c │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + blcs 0x10776f4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ - blge 0x92413c │ │ │ │ + strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ + strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + blge 0x9a40fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff8a4f1e │ │ │ │ - blt 0xff964f48 │ │ │ │ + blx 0xff924ede │ │ │ │ + blt 0xff9e4f08 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - strhi pc, [sp], #0 │ │ │ │ + strhi pc, [lr], #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #1509949440 @ 0x5a000000 │ │ │ │ + eorcs r8, r0, #1526726656 @ 0x5b000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - @ instruction: 0xf44fab0f │ │ │ │ + @ instruction: 0xf44fab11 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - @ instruction: 0xf5b3862f │ │ │ │ + @ instruction: 0xf5b38630 │ │ │ │ @ instruction: 0xf47f7f60 │ │ │ │ - @ instruction: 0xf404ab03 │ │ │ │ + @ instruction: 0xf404ab05 │ │ │ │ @ instruction: 0xf3c46340 │ │ │ │ @ instruction: 0xf5b34203 │ │ │ │ andls r6, r7, #64, 30 @ 0x100 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ - bge 0xffda4198 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x66f54 │ │ │ │ + strls r9, [r8], #-518 @ 0xfffffdfa │ │ │ │ + bge 0xffe24158 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffc4f7f5 │ │ │ │ - blt 0xfede4fa4 │ │ │ │ + @ instruction: 0xffc6f7f5 │ │ │ │ + blt 0xfee64f64 │ │ │ │ svclt 0x0094290d │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ - ldmiblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0094290d │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ - movwls lr, #38320 @ 0x95b0 │ │ │ │ - @ instruction: 0xf8d52100 │ │ │ │ - andls r3, fp, r8, lsl #1 │ │ │ │ - blcs 0x6aefcc │ │ │ │ - stmib sp, {r3, r9, ip, pc}^ │ │ │ │ + movwls lr, #34226 @ 0x85b2 │ │ │ │ + @ instruction: 0xf8d52000 │ │ │ │ + smlabbcs r0, r8, r0, r3 │ │ │ │ + strcs lr, [sl], -sp, asr #19 │ │ │ │ + stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a3838a │ │ │ │ - bcs 0x2278dc │ │ │ │ - andhi pc, r4, #0, 4 │ │ │ │ - blcs 0x1b5cec │ │ │ │ - strhi pc, [r7, #-512] @ 0xfffffe00 │ │ │ │ + @ instruction: 0xf1a3838b │ │ │ │ + bcs 0x22789c │ │ │ │ + andhi pc, r5, #0, 4 │ │ │ │ + blcs 0x1b5cac │ │ │ │ + strhi pc, [r8, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffae3 │ │ │ │ - movwcs fp, #27271 @ 0x6a87 │ │ │ │ + @ instruction: 0xf7fffae5 │ │ │ │ + movwcs fp, #27273 @ 0x6a89 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - movwls lr, #38900 @ 0x97f4 │ │ │ │ - @ instruction: 0xf8d52000 │ │ │ │ - smlabbcs r0, r8, r0, r3 │ │ │ │ - blcs 0x6cc838 │ │ │ │ + @ instruction: 0xf8d5e7f4 │ │ │ │ + smlabbcs r0, r8, r0, r2 │ │ │ │ + andcc lr, sl, sp, asr #19 │ │ │ │ + bcs 0x6aefd8 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - cmpphi r4, #64, 4 @ p-variant is OBSOLETE │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x11077a8 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r2, r5, r6, r7, sl, pc}^ @ │ │ │ │ - movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a470 │ │ │ │ + cmpphi r6, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + movteq pc, #418 @ 0x1a2 @ │ │ │ │ + vqdmulh.s d2, d0, d7 │ │ │ │ + bcc 0x110776c │ │ │ │ + vpmax.s8 d2, d0, d5 │ │ │ │ + ldm pc, {r1, r2, r5, r6, r7, sl, pc}^ @ │ │ │ │ + movweq pc, #12290 @ 0x3002 @ │ │ │ │ + bleq 0x32a430 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ - blt 0x1965048 │ │ │ │ + ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ + blt 0x19e5008 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdne pc, [r8], r5 │ │ │ │ - strls r2, [fp], -r0, lsl #14 │ │ │ │ - ldmdbcs r9, {r9, sl, sp} │ │ │ │ - andls r9, r8, #9 │ │ │ │ - strvs lr, [r6, -sp, asr #19] │ │ │ │ - bichi pc, r0, r0, asr #4 │ │ │ │ - movteq pc, #417 @ 0x1a1 @ │ │ │ │ + strcs lr, [sl], -sp, asr #19 │ │ │ │ + @ instruction: 0xf8d52100 │ │ │ │ + andls r2, r8, r8, lsl #1 │ │ │ │ + bcs 0x6af024 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + bichi pc, r1, r0, asr #4 │ │ │ │ + movteq pc, #418 @ 0x1a2 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - stmdbcc r2, {r0, r3, r4, r5, r7, r8, pc}^ │ │ │ │ - vmla.i8 d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ - movweq pc, #12289 @ 0x3001 @ │ │ │ │ - bleq 0x32a4bc │ │ │ │ + bcc 0x1107720 │ │ │ │ + vpmax.s8 d2, d0, d5 │ │ │ │ + ldm pc, {r3, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ + movweq pc, #12290 @ 0x3002 @ │ │ │ │ + bleq 0x32a47c │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2l 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ - blt 0xfe5094 │ │ │ │ + stc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ + blt 0x1065054 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - andcs r9, r0, r9, lsl #6 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - strls r2, [r8], -r0, lsl #2 │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ + ldrdcs pc, [r8], r5 │ │ │ │ + stmib sp, {r8, sp}^ │ │ │ │ + andcs r3, r0, sl │ │ │ │ + stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a3818a │ │ │ │ - bcs 0x2279bc │ │ │ │ - orrshi pc, r4, r0, lsl #4 │ │ │ │ - blcs 0x1b5dcc │ │ │ │ - ldrhi pc, [r4], #512 @ 0x200 │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ + @ instruction: 0xf1a2818c │ │ │ │ + blcs 0x227d7c │ │ │ │ + orrshi pc, r5, r0, lsl #4 │ │ │ │ + bcs 0x1b598c │ │ │ │ + ldrhi pc, [r5], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffa73 │ │ │ │ - movwcs fp, #27159 @ 0x6a17 │ │ │ │ + @ instruction: 0xf7fffa75 │ │ │ │ + movwcs fp, #27161 @ 0x6a19 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ vqshl.u64 q15, q10, #4 │ │ │ │ @ instruction: 0xf0032203 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ - movwls r2, #25345 @ 0x6301 │ │ │ │ - andls r4, sl, #154 @ 0x9a │ │ │ │ - @ instruction: 0xf414b2e2 │ │ │ │ - andls r4, r9, #112, 8 @ 0x70000000 │ │ │ │ + rsclt r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ + ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ + subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ + andls r9, sl, #1073741826 @ 0x40000002 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf47f9208 │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + movweq pc, #4175 @ 0x104f @ │ │ │ │ + @ instruction: 0xf47f9306 │ │ │ │ stmdbge r6, {r0, r1, r3, r4, r5, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vrshr.s64 d16, d5, #64 │ │ │ │ + vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - blx 0xfe9250fe │ │ │ │ + blx 0xfe9250c2 │ │ │ │ ldmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - vaddw.u8 q9, q2, d1 │ │ │ │ - @ instruction: 0xf0032203 │ │ │ │ - tstls r6, pc, lsl #6 │ │ │ │ - movwls r4, #28810 @ 0x708a │ │ │ │ - movwcs r9, #522 @ 0x20a │ │ │ │ - stmib sp, {r1, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf4143208 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + smlattls r9, r1, r2, fp │ │ │ │ + andls r0, sl, #82 @ 0x52 │ │ │ │ + stmib sp, {r9, sp}^ │ │ │ │ + movwcs r3, #4615 @ 0x1207 │ │ │ │ + @ instruction: 0xf4149306 │ │ │ │ @ instruction: 0xf47f4370 │ │ │ │ stmdbge r6, {r0, r1, r2, r3, r4, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 q11, #2304 @ 0x00000900 │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ - blx 0xfe225136 │ │ │ │ + blx 0xfe2250fa │ │ │ │ ldmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1325142 │ │ │ │ + blx 0x1325106 │ │ │ │ ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - blcs 0x6cc194 │ │ │ │ + andls r2, sl, r0, lsl #2 │ │ │ │ + blcs 0x6af134 │ │ │ │ andvs lr, ip, #3358720 @ 0x334000 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - strthi pc, [r9], #-576 @ 0xfffffdc0 │ │ │ │ + strthi pc, [r8], #-576 @ 0xfffffdc0 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x110764c │ │ │ │ + blcc 0x110760c │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r4, r5, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r1, r4, r5, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a5cc │ │ │ │ + bleq 0x32a590 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xaa5186 │ │ │ │ + blx 0xaa514a │ │ │ │ ldmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - blcs 0x6cc1e0 │ │ │ │ + andls r2, sl, r0, lsl #2 │ │ │ │ + blcs 0x6af180 │ │ │ │ andvs lr, ip, #3358720 @ 0x334000 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ mvnshi pc, #64, 4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x1107600 │ │ │ │ + blcc 0x11075c0 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r1, r3, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r3, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a618 │ │ │ │ + bleq 0x32a5dc │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfeaa51d2 │ │ │ │ + blx 0xfeaa5196 │ │ │ │ stmiblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - blx 0xfff251e0 │ │ │ │ + blx 0xfff251a4 │ │ │ │ stmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - blcs 0x6cc234 │ │ │ │ + andls r2, sl, r0, lsl #2 │ │ │ │ + blcs 0x6af1d4 │ │ │ │ strvc lr, [ip], -sp, asr #19 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - @ instruction: 0x83a6f240 │ │ │ │ + @ instruction: 0x83a5f240 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x11075ac │ │ │ │ + blcc 0x110756c │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r1, r2, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a66c │ │ │ │ + bleq 0x32a630 │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff6a5224 │ │ │ │ + blx 0xff6a51e8 │ │ │ │ stmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - bcs 0x6cc280 │ │ │ │ - strls r9, [sp], -ip, lsl #14 │ │ │ │ + andls r2, sl, r0, lsl #2 │ │ │ │ + bcs 0x6af220 │ │ │ │ + strvc lr, [ip], -sp, asr #19 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - orrshi pc, r1, #64, 4 │ │ │ │ + orrshi pc, r0, #64, 4 │ │ │ │ movteq pc, #418 @ 0x1a2 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x1107560 │ │ │ │ + bcc 0x1107520 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ ldm pc, {r1, r2, r8, r9, sl, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x32a6b8 │ │ │ │ + bleq 0x32a67c │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x16a5272 │ │ │ │ + blx 0x16a5236 │ │ │ │ ldmdblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - blx 0xfeb25280 │ │ │ │ + blx 0xfeb25244 │ │ │ │ ldmdblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ @ instruction: 0xf7fffaa3 │ │ │ │ @ instruction: 0xf414b92f │ │ │ │ @ instruction: 0xf0402f70 │ │ │ │ - @ instruction: 0xf0148478 │ │ │ │ + @ instruction: 0xf0148477 │ │ │ │ @ instruction: 0xf47f0fec │ │ │ │ @ instruction: 0xf004a927 │ │ │ │ - blcc 0xa7f14 │ │ │ │ + blcc 0xa7ed8 │ │ │ │ @ instruction: 0xf63f2b0f │ │ │ │ andge sl, r1, #540672 @ 0x84000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r7, r6, r9, lsr r3 │ │ │ │ - andeq r7, r6, pc, lsr #6 │ │ │ │ - andeq r7, r6, fp, lsl r3 │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - andeq r6, r6, sp, lsl #10 │ │ │ │ - andeq r7, r6, r1, lsl r3 │ │ │ │ + strdeq r7, [r6], -sp │ │ │ │ + strdeq r7, [r6], -r3 │ │ │ │ + ldrdeq r7, [r6], -pc @ │ │ │ │ + ldrdeq r6, [r6], -r1 │ │ │ │ + ldrdeq r6, [r6], -r1 │ │ │ │ + ldrdeq r6, [r6], -r1 │ │ │ │ + ldrdeq r6, [r6], -r1 │ │ │ │ + ldrdeq r6, [r6], -r1 │ │ │ │ + ldrdeq r6, [r6], -r1 │ │ │ │ + ldrdeq r6, [r6], -r1 │ │ │ │ + ldrdeq r6, [r6], -r1 │ │ │ │ + ldrdeq r6, [r6], -r1 │ │ │ │ + ldrdeq r6, [r6], -r1 │ │ │ │ + ldrdeq r6, [r6], -r1 │ │ │ │ + ldrdeq r6, [r6], -r1 │ │ │ │ + ldrdeq r7, [r6], -r5 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffad3 │ │ │ │ + @ instruction: 0xf7fffaef │ │ │ │ stclvs 8, cr11, [fp, #-996]! @ 0xfffffc1c │ │ │ │ stmiavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ movwcs pc, #24491 @ 0x5fab @ │ │ │ │ @ instruction: 0xf7ff60eb │ │ │ │ strtmi fp, [r8], -pc, ror #17 │ │ │ │ mrc2 7, 5, pc, cr8, cr3, {7} │ │ │ │ stmialt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0xf7fffe87 │ │ │ │ stmdbge r6, {r0, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7fe3406 │ │ │ │ + rsclt r4, r2, #40, 12 @ 0x2800000 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r2, #29699 @ 0x7403 │ │ │ │ + strls r2, [r8], #-769 @ 0xfffffcff │ │ │ │ + @ instruction: 0xf7fe9306 │ │ │ │ @ instruction: 0xf7fff80f │ │ │ │ @ instruction: 0xf1b3b8d5 │ │ │ │ @ instruction: 0xf47f1f20 │ │ │ │ vst2.8 {d26,d28}, [pc], fp │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x177788 │ │ │ │ + b 0x17774c │ │ │ │ tstls r7, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, r4 │ │ │ │ - vsubl.u8 q10, d20, d11 │ │ │ │ - andls r3, r8, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009406 │ │ │ │ - vrshl.s8 d8, d20, d16 │ │ │ │ - @ instruction: 0xf5b383d2 │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf004428b │ │ │ │ + andls r0, r6, pc, lsl #8 │ │ │ │ + @ instruction: 0xf0009408 │ │ │ │ + vrshl.s8 d8, d19, d16 │ │ │ │ + @ instruction: 0xf5b383d1 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b385b2 │ │ │ │ + @ instruction: 0xf5b385b1 │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ - @ instruction: 0xf5b385a4 │ │ │ │ + @ instruction: 0xf5b385a3 │ │ │ │ @ instruction: 0xf47f6f70 │ │ │ │ stmdbge r6, {r0, r1, r2, r5, r6, r7, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 q11, d16, d5 │ │ │ │ + vsubl.s8 q11, d16, d1 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ @ instruction: 0xf7fffc81 │ │ │ │ - blcs 0x45565c │ │ │ │ - andcs sp, r1, #12, 18 @ 0x30000 │ │ │ │ - vpmax.u8 d15, d3, d2 │ │ │ │ - svceq 0x00aaf413 │ │ │ │ - movwhi pc, #41024 @ 0xa040 @ │ │ │ │ - svcvc 0x0060f013 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr6, cr15, {3} │ │ │ │ - @ instruction: 0xffc6f7f2 │ │ │ │ - ldmible fp!, {r0, r1, r2, r3, r8, fp, sp}^ │ │ │ │ - addmi r2, sl, r1, lsl #4 │ │ │ │ + bcs 0x455620 │ │ │ │ + movwcs sp, #6411 @ 0x190b │ │ │ │ + @ instruction: 0xf4134093 │ │ │ │ + @ instruction: 0xf0400faa │ │ │ │ + @ instruction: 0xf013830a │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + @ instruction: 0xf7f2ae75 │ │ │ │ + bcs 0x46733c │ │ │ │ + strdcs sp, [r1, -fp] │ │ │ │ + vpmax.s8 d15, d2, d1 │ │ │ │ svceq 0x00aaf412 │ │ │ │ - mcrge 4, 2, pc, cr7, cr15, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr5, cr15, {3} @ │ │ │ │ svcvc 0x0060f012 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mcrge 4, 2, pc, cr1, cr15, {3} @ │ │ │ │ - orrcs lr, r0, #62390272 @ 0x3b80000 │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr15, cr15, {3} │ │ │ │ + orrcs lr, r0, #62128128 @ 0x3b40000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r4, r7, #35 @ 0x23 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ - blcs 0x8c444 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r6, #35 @ 0x23 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + blcs 0x77c0c │ │ │ │ stmiage sl!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf9ccf7f6 │ │ │ │ stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - eormi r0, r3, pc, lsl #4 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-521 @ 0xfffffdf7 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + eormi r4, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x67420 │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ andcs sl, r1, #9371648 @ 0x8f0000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf9b2f7f6 │ │ │ │ stmdalt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - eormi r0, r3, pc, lsl #4 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-521 @ 0xfffffdf7 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + eormi r4, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x67454 │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ movwcs sl, #6261 @ 0x1875 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ @ instruction: 0xf7fff997 │ │ │ │ orrcs fp, r0, #52, 16 @ 0x340000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andsmi r4, ip, r3, lsl #4 │ │ │ │ - @ instruction: 0xf0009206 │ │ │ │ - addsmi r8, ip, #-1342177269 @ 0xb000000b │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andsmi r0, ip, pc, lsl #4 │ │ │ │ + @ instruction: 0xf0009207 │ │ │ │ + addsmi r8, ip, #-1610612725 @ 0xa000000b │ │ │ │ ldmdage r8, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - blx 0x13a54b8 │ │ │ │ + blx 0x13a547c │ │ │ │ ldmdalt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r7 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040110 │ │ │ │ - addmi r0, fp, #15 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-8 │ │ │ │ - ldrbthi pc, [fp], #-0 @ │ │ │ │ - sbchi pc, r1, #0, 4 │ │ │ │ + vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ + addmi r3, fp, #3 │ │ │ │ + streq pc, [pc], #-4 @ 0x674cc │ │ │ │ + strls r9, [r8], #-6 │ │ │ │ + ldrbthi pc, [sl], #-0 @ │ │ │ │ + sbchi pc, r0, #0, 4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - strhi pc, [r9], #0 │ │ │ │ + strhi pc, [r8], #0 │ │ │ │ svcvs 0x007cf5b3 │ │ │ │ - ldrbthi pc, [fp], #-0 @ │ │ │ │ + ldrbthi pc, [sl], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ stmdage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subcs pc, r5, #76546048 @ 0x4900000 │ │ │ │ + subcs pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - blx 0xff225512 │ │ │ │ + blx 0xff2254d6 │ │ │ │ svclt 0x00e9f7fe │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #208, 6 @ 0x40000003 │ │ │ │ + subcs r8, r0, #1006632963 @ 0x3c000003 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x1087ea4 │ │ │ │ - @ instruction: 0x83adf000 │ │ │ │ + blcs 0x1087e64 │ │ │ │ + @ instruction: 0x83acf000 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ stmdage sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vst2.8 {d3-d6}, [r4], r9 │ │ │ │ - @ instruction: 0xf3c46340 │ │ │ │ - @ instruction: 0xf5b34203 │ │ │ │ - andls r6, r8, #64, 30 @ 0x100 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x6758c │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + subvs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ + @ instruction: 0xf0042300 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8}^ │ │ │ │ + @ instruction: 0xf5b23309 │ │ │ │ + vqrdmlsh.s q11, q2, d0[0] │ │ │ │ + tstls r7, r3, lsl #6 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ svcge 0x00f8f47e │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xa5572 │ │ │ │ + blx 0xa5536 │ │ │ │ svclt 0x00b9f7fe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbseq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + rsbseq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - movwls r1, #37828 @ 0x93c4 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7f53406 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049309 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + vsubw.u8 q10, q2, d4 │ │ │ │ + movwls r1, #33920 @ 0x8480 │ │ │ │ + @ instruction: 0xf7f5940a │ │ │ │ @ instruction: 0xf7fefa6f │ │ │ │ @ instruction: 0xf44fbfa0 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0x91074293 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-264 @ 0xfffffef8 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + streq pc, [pc], #-4 @ 0x675b8 │ │ │ │ + strls r9, [r8], #-262 @ 0xfffffefa │ │ │ │ mvnshi pc, #0 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ - @ instruction: 0xf5b382b8 │ │ │ │ + @ instruction: 0xf5b382b7 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b38454 │ │ │ │ + @ instruction: 0xf5b38453 │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ - @ instruction: 0xf5b38446 │ │ │ │ + @ instruction: 0xf5b38445 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ stmdbge r6, {r0, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vsubl.s8 , d16, d21 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ @ instruction: 0xf7fefb4b │ │ │ │ @ instruction: 0xf44fbf6e │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x177a50 │ │ │ │ + b 0x177a14 │ │ │ │ tstls r7, r2, lsl #6 │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, r4 │ │ │ │ - vsubl.u8 q10, d20, d11 │ │ │ │ - andls r3, r8, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009406 │ │ │ │ - addsmi r8, r3, #1140850688 @ 0x44000000 │ │ │ │ - movwhi pc, #16384 @ 0x4000 @ │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf004428b │ │ │ │ + andls r0, r6, pc, lsl #8 │ │ │ │ + @ instruction: 0xf0009408 │ │ │ │ + addsmi r8, r3, #16, 6 @ 0x40000000 │ │ │ │ + movwhi pc, #12288 @ 0x3000 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ stmdbge r6, {r0, r1, r2, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmlal.s , d0, d1[7] │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ @ instruction: 0xf7fefa9f │ │ │ │ orrcs fp, r0, #68, 30 @ 0x110 │ │ │ │ tstpeq r0, #-268435444 @ p-variant is OBSOLETE @ 0xf000000c │ │ │ │ vsubl.s8 q9, d30, d0 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ @ instruction: 0xf7ffaf73 │ │ │ │ andcs fp, r1, #790528 @ 0xc1000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - movwls r4, #37636 @ 0x9304 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-776 @ 0xfffffcf8 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + movwls r1, #33732 @ 0x83c4 │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0x67680 │ │ │ │ + strls r9, [r7], #-777 @ 0xfffffcf7 │ │ │ │ mcr2 7, 4, pc, cr10, cr12, {7} @ │ │ │ │ svclt 0x0025f7fe │ │ │ │ + @ instruction: 0xf67f2a0f │ │ │ │ + movwcs sl, #7820 @ 0x1e8c │ │ │ │ + @ instruction: 0xf4134093 │ │ │ │ + @ instruction: 0xf0400faa │ │ │ │ + @ instruction: 0xf0138190 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + ldrbt sl, [lr], -sl, lsr #25 │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ - andcs sl, r1, #2256 @ 0x8d0 │ │ │ │ + andcs sl, r1, #124, 28 @ 0x7c0 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ - orrshi pc, r0, r0, asr #32 │ │ │ │ + cmnphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [fp], #508 @ 0x1fc │ │ │ │ - blcs 0x4610e4 │ │ │ │ - mrcge 6, 3, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - blx 0xefef8 │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf013817c │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xe66dac75 │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ + ldclge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ + orrcs lr, r0, #114294784 @ 0x6d00000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ + mvnhi pc, r0 │ │ │ │ + @ instruction: 0xf47e429a │ │ │ │ + movwcs sl, #7975 @ 0x1f27 │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef91b │ │ │ │ + orrcs fp, r0, #3680 @ 0xe60 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - b 0x58bf44 │ │ │ │ - @ instruction: 0xf0000203 │ │ │ │ - addsmi r8, sl, #228, 2 @ 0x39 │ │ │ │ - svcge 0x0026f47e │ │ │ │ - andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf91af7f6 │ │ │ │ - mcrlt 7, 7, pc, cr5, cr14, {7} @ │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - eormi r0, r3, pc, lsl #4 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ + andls r4, r6, #35 @ 0x23 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-521 @ 0xfffffdf7 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b381cd │ │ │ │ - @ instruction: 0xf47e1f80 │ │ │ │ - movwcs sl, #3847 @ 0xf07 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef8fb │ │ │ │ - andcs fp, r0, #3168 @ 0xc60 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + blcs 0x77f48 │ │ │ │ + bichi pc, sp, r0 │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + svcge 0x0008f47e │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - movwls r4, #37636 @ 0x9304 │ │ │ │ + @ instruction: 0xf8fcf7f6 │ │ │ │ + mcrlt 7, 6, pc, cr7, cr14, {7} @ │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - mrc2 7, 0, pc, cr8, cr12, {7} │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr3, cr14, {7} │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - eormi r0, r3, pc, lsl #4 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-521 @ 0xfffffdf7 │ │ │ │ - @ instruction: 0xf47e2b00 │ │ │ │ - stmdbge r6, {r0, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef973 │ │ │ │ - @ instruction: 0xf3c4be9a │ │ │ │ - @ instruction: 0xf00412c4 │ │ │ │ - rsceq r0, r6, #1006632960 @ 0x3c000000 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + @ instruction: 0xf0044304 │ │ │ │ + movwls r0, #37903 @ 0x940f │ │ │ │ + @ instruction: 0xf7fc9407 │ │ │ │ + @ instruction: 0xf7fefe19 │ │ │ │ + orrcs fp, r0, #180, 28 @ 0xb40 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r6, #35 @ 0x23 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + blcs 0x77fac │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr10, cr14, {3} │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf974f7f6 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr11, cr14, {7} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + rsceq r9, r6, #1879048192 @ 0x70000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r9, r8, #603979776 @ 0x24000000 │ │ │ │ orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf53e930a │ │ │ │ - stmdbge r6, {r0, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fef86f │ │ │ │ - @ instruction: 0xf44fbe82 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ - subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - addsmi r4, r3, #35 @ 0x23 │ │ │ │ - addhi pc, r3, #0 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ + mcrge 5, 6, pc, cr2, cr14, {1} @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf870f7f5 │ │ │ │ + mcrlt 7, 4, pc, cr3, cr14, {7} @ │ │ │ │ + cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0002b40 │ │ │ │ - @ instruction: 0xf5b38294 │ │ │ │ - @ instruction: 0xf47e7f40 │ │ │ │ - movwcs sl, #3747 @ 0xea3 │ │ │ │ - movwcc lr, #39373 @ 0x99cd │ │ │ │ - movtvs pc, #1028 @ 0x404 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - svcvs 0x0040f5b3 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf47e2406 │ │ │ │ - stmdbge r6, {r0, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fef985 │ │ │ │ - stmdbge r6, {r1, r4, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6484628 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r1, #41856 @ 0xa380 │ │ │ │ + eormi r0, r3, r0, lsl r2 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + subcs r8, r0, #805306376 @ 0x30000008 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + vqsub.s8 d4, d16, d3 │ │ │ │ + blcs 0x1087c3c │ │ │ │ + addshi pc, r4, #0 │ │ │ │ + svcvc 0x0040f5b3 │ │ │ │ + mcrge 4, 5, pc, cr4, cr14, {3} @ │ │ │ │ + subvs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ + @ instruction: 0xf0042300 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8}^ │ │ │ │ + @ instruction: 0xf5b23309 │ │ │ │ + vqrdmlsh.s q11, q2, d0[0] │ │ │ │ + tstls r7, r3, lsl #6 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr2, cr14, {3} │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf986f7f5 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr3, cr14, {7} │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + sbcvc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r4, #33540 @ 0x8304 │ │ │ │ + @ instruction: 0xf0049309 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x67894 │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf908f7f5 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr9, cr14, {7} │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0049107 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - tstls r8, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009406 │ │ │ │ - vqsub.s8 q4, q8, q0 │ │ │ │ - @ instruction: 0xf5b380f8 │ │ │ │ - @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b382c0 │ │ │ │ - @ instruction: 0xf0006f78 │ │ │ │ - @ instruction: 0xf5b382b2 │ │ │ │ - @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r6, r9, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef9e9 │ │ │ │ - @ instruction: 0xf44fbe0c │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + vsubw.u8 q10, q2, d4 │ │ │ │ + movwls r1, #33920 @ 0x8480 │ │ │ │ + @ instruction: 0xf7f5940a │ │ │ │ + @ instruction: 0xf7fef909 │ │ │ │ + @ instruction: 0xf44fbe3a │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ - rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0x91074293 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-264 @ 0xfffffef8 │ │ │ │ - cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ - rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - mcrge 4, 1, pc, cr2, cr14, {3} @ │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + streq pc, [pc], #-4 @ 0x67884 │ │ │ │ + strls r9, [r8], #-262 @ 0xfffffefa │ │ │ │ + sbcshi pc, r0, #0 │ │ │ │ + rscshi pc, r8, r0, lsl #4 │ │ │ │ + svcvs 0x0074f5b3 │ │ │ │ + sbchi pc, r0, #0 │ │ │ │ + svcvs 0x0078f5b3 │ │ │ │ + adcshi pc, r2, #0 │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr0, cr14, {3} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - eorne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + rscpl pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf93af7f5 │ │ │ │ - ldcllt 7, cr15, [pc, #1016] @ 0x67d4c │ │ │ │ - movtvs pc, #580 @ 0x244 @ │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - eorne pc, r4, r3, asr r8 @ │ │ │ │ - mrc2 0, 2, pc, cr2, cr15, {5} │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr5, cr14, {7} │ │ │ │ - @ instruction: 0xf67f2b0f │ │ │ │ - andcs sl, r1, #3904 @ 0xf40 │ │ │ │ - vpmax.u8 d15, d3, d2 │ │ │ │ - svceq 0x00aaf413 │ │ │ │ - rschi pc, r0, r0, asr #32 │ │ │ │ - svcvc 0x0060f013 │ │ │ │ + @ instruction: 0xf9eaf7f5 │ │ │ │ + mcrlt 7, 0, pc, cr13, cr14, {7} @ │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + vaddw.u8 , q2, d7 │ │ │ │ + @ instruction: 0xf0043103 │ │ │ │ + tstls r6, pc, lsl #8 │ │ │ │ + @ instruction: 0xf0009408 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :256], r4 │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + msrhi SPSR_xc, r0 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + stmdbge r6, {r0, r1, r5, r9, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmov.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef93b │ │ │ │ + vadd.f32 , q10, q8 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + @ instruction: 0xf8530395 │ │ │ │ + @ instruction: 0xf0bf1024 │ │ │ │ + @ instruction: 0xf7fefe55 │ │ │ │ + blcs 0x457484 │ │ │ │ + ldcge 6, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ + blx 0xf0138 │ │ │ │ + pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ + @ instruction: 0xf0400faa │ │ │ │ + @ instruction: 0xf01380e0 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + str sl, [lr, #-3162]! @ 0xfffff3a6 │ │ │ │ + @ instruction: 0xf67f2a0f │ │ │ │ + tstcs r1, ip, lsr #26 │ │ │ │ + vpmax.s8 d15, d2, d1 │ │ │ │ + svceq 0x00aaf412 │ │ │ │ + ldclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ + svcvc 0x0060f012 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mrrcge 4, 7, pc, r9, cr15 @ │ │ │ │ - bcs 0x460e44 │ │ │ │ - stcge 6, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ - blx 0xafd98 │ │ │ │ - pldw [r2], #-514 @ 0xfffffdfe │ │ │ │ - @ instruction: 0xf47f0faa │ │ │ │ - @ instruction: 0xf012ac74 │ │ │ │ + stclge 4, cr15, [pc], #-508 @ 0x67770 │ │ │ │ + blcs 0x460de4 │ │ │ │ + ldcge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ + blx 0xf017c │ │ │ │ + pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ + @ instruction: 0xf0400faa │ │ │ │ + @ instruction: 0xf0138097 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - ldr sl, [sp, #-3182] @ 0xfffff392 │ │ │ │ + str sl, [ip, #-3086] @ 0xfffff3f2 │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ - andcs sl, r1, #1728 @ 0x6c0 │ │ │ │ + andcs sl, r1, #640 @ 0x280 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ - addshi pc, r7, r0, asr #32 │ │ │ │ + addhi pc, r9, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [sp], {127} @ 0x7f │ │ │ │ - blcs 0x460e00 │ │ │ │ - stcge 6, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ - blx 0xf01dc │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf0138089 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - ldrbt sl, [fp], #3030 @ 0xbd6 │ │ │ │ - @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2927 @ 0xb6f │ │ │ │ - blt 0xfffa59f8 │ │ │ │ + blge 0xff664bac │ │ │ │ + movwcs lr, #1275 @ 0x4fb │ │ │ │ + bllt 0x1c259b4 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf44fbb1e │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - bichi pc, r1, r0 │ │ │ │ - rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf44fadb3 │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ - @ instruction: 0xf004030f │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - vsubw.u8 q10, q10, d19 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - stcge 4, cr15, [r6, #504]! @ 0x1f8 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf806f7f7 │ │ │ │ - stcllt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - blx 0x825a28 │ │ │ │ - ldcllt 7, cr15, [pc, #-1016] @ 0x6765c │ │ │ │ + movwcs fp, #2811 @ 0xafb │ │ │ │ + bllt 0x7e59c0 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :128], fp │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc], r1 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - stcge 4, cr15, [sl, #504] @ 0x1f8 │ │ │ │ + ldcge 4, cr15, [r4, #504]! @ 0x1f8 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0x43a39207 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf47e9206 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0x43a39206 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf47e9207 │ │ │ │ + stmdbge r6, {r0, r1, r2, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fefa03 │ │ │ │ - @ instruction: 0xf44fbd3e │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ - addmi r0, fp, #16, 2 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmvn.i32 d19, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef907 │ │ │ │ - @ instruction: 0xf44fbd2a │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vrshr.s64 d21, d5, #64 │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef8ef │ │ │ │ - movwcs fp, #3346 @ 0xd12 │ │ │ │ - bllt 0x1ee5af0 │ │ │ │ - @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #6992 @ 0x1b50 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9c4f7f6 │ │ │ │ - stclt 7, cr15, [r5, #-1016] @ 0xfffffc08 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9bd │ │ │ │ - @ instruction: 0xf004bcfe │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r9} │ │ │ │ - strtmi r9, [r8], -r7, lsl #4 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r4, [r6], #-1027 @ 0xfffffbfd │ │ │ │ - mcr2 7, 2, pc, cr14, cr5, {7} @ │ │ │ │ - stcllt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ - @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf44fbb7c │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ - addmi r0, fp, #16, 2 │ │ │ │ - cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r8, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef8b1 │ │ │ │ - movwcs fp, #3284 @ 0xcd4 │ │ │ │ + @ instruction: 0xf7fef807 │ │ │ │ + movwcs fp, #7528 @ 0x1d68 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef98b │ │ │ │ - @ instruction: 0xf44fbccc │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf7fefa1f │ │ │ │ + @ instruction: 0xf44fbd60 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - @ instruction: 0x81a3f000 │ │ │ │ - rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + @ instruction: 0x81abf000 │ │ │ │ + rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmov.i32 , #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef891 │ │ │ │ - stmdbge r6, {r2, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7fd3406 │ │ │ │ - @ instruction: 0xf7fefbdd │ │ │ │ - blcs 0x96e58 │ │ │ │ - stclge 4, cr15, [r8, #-248] @ 0xffffff08 │ │ │ │ - stmdalt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #29193 @ 0x7209 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - ldc2l 7, cr15, [r2, #-976]! @ 0xfffffc30 │ │ │ │ - stclt 7, cr15, [sp], {254} @ 0xfe │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbceq pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffdef7f4 │ │ │ │ - stclt 7, cr15, [r3], {254} @ 0xfe │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbscs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffd4f7f4 │ │ │ │ - ldcllt 7, cr15, [r9], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf44fad8b │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf00443a3 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + ldclge 4, cr15, [lr, #-504]! @ 0xfffffe08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andscs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffcaf7f4 │ │ │ │ - stcllt 7, cr15, [pc], #-1016 @ 0x6783c │ │ │ │ + blx 0x1a5a30 │ │ │ │ + ldclt 7, cr15, [pc, #-1016]! @ 0x67660 │ │ │ │ + cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf000428b │ │ │ │ + addsmi r8, r3, #1073741883 @ 0x4000003b │ │ │ │ + stclge 4, cr15, [lr, #-504]! @ 0xfffffe08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbccs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + eorscc pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffc0f7f4 │ │ │ │ - stcllt 7, cr15, [r5], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf908f7f5 │ │ │ │ + stclt 7, cr15, [fp, #-1016]! @ 0xfffffc08 │ │ │ │ + rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + ldclge 4, cr15, [r6, #-504] @ 0xfffffe08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbmi pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + addspl pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffb6f7f4 │ │ │ │ - mrrclt 7, 15, pc, fp, cr14 @ │ │ │ │ + @ instruction: 0xf8f0f7f5 │ │ │ │ + ldclt 7, cr15, [r3, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + movwcs fp, #2938 @ 0xb7a │ │ │ │ + bllt 0x14e5ab8 │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef9c5 │ │ │ │ + andcs fp, r1, #384 @ 0x180 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbcne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffacf7f4 │ │ │ │ - mrrclt 7, 15, pc, r1, cr14 @ │ │ │ │ + @ instruction: 0xf9bef7f6 │ │ │ │ + ldcllt 7, cr15, [pc], #1016 @ 0x67ed0 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r6, #98304 @ 0x18000 │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldrmi r9, [sl], -r8, lsl #4 │ │ │ │ + streq pc, [pc], #-4 @ 0x67af4 │ │ │ │ + @ instruction: 0xf7f59407 │ │ │ │ + @ instruction: 0xf7fefe4f │ │ │ │ + movwcs fp, #3308 @ 0xcec │ │ │ │ + bllt 0x1fe5b00 │ │ │ │ + cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf000428b │ │ │ │ + addsmi r8, r3, #1073741844 @ 0x40000014 │ │ │ │ + ldcge 4, cr15, [r8, #-504] @ 0xfffffe08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbccc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + rsbsvc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffa2f7f4 │ │ │ │ - mcrrlt 7, 15, pc, r7, cr14 @ │ │ │ │ + @ instruction: 0xf8b2f7f5 │ │ │ │ + ldcllt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + @ instruction: 0xf98cf7f6 │ │ │ │ + stcllt 7, cr15, [sp], {254} @ 0xfe │ │ │ │ + rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + ldclge 4, cr15, [r8], #504 @ 0x1f8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andsmi pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + subsne pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff98f7f4 │ │ │ │ - ldclt 7, cr15, [sp], #-1016 @ 0xfffffc08 │ │ │ │ - movwvc pc, #63055 @ 0xf64f @ │ │ │ │ - movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ - vsubl.s8 q9, d0, d14 │ │ │ │ - eormi r0, r3, r0, asr #4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - blmi 0xff552e5c │ │ │ │ - blls 0x441d1c │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf0010300 │ │ │ │ - vrshl.s64 d8, d7, d31 │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vsubw.s8 q11, q8, d5 │ │ │ │ - vcge.s8 d16, d9, d2 │ │ │ │ - vrshr.s64 d17, d1, #64 │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0049507 │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f49406 │ │ │ │ - @ instruction: 0xf7fefc93 │ │ │ │ - stmdbge r6, {r1, r2, r3, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vsubw.s8 q11, q8, d5 │ │ │ │ - vcge.s8 d16, d9, d2 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0049507 │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f49406 │ │ │ │ - @ instruction: 0xf7fefc79 │ │ │ │ - stmdbge r6, {r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vsubw.s8 q11, q8, d5 │ │ │ │ - vcge.s8 d16, d9, d2 │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0049507 │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f49406 │ │ │ │ - @ instruction: 0xf7fefc5f │ │ │ │ - stmdbge r6, {r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vsubw.s8 q11, q8, d5 │ │ │ │ - vcge.s8 d16, d9, d2 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0049507 │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f49406 │ │ │ │ - @ instruction: 0xf7fefc45 │ │ │ │ - @ instruction: 0xf44fbbc0 │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ - @ instruction: 0xf004030f │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - vsubw.u8 q10, q10, d19 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - blge 0xffba4fa4 │ │ │ │ + @ instruction: 0xf892f7f5 │ │ │ │ + ldclt 7, cr15, [r5], #1016 @ 0x3f8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr12, cr6, {7} @ │ │ │ │ - bllt 0xfebe5db0 │ │ │ │ - movtvs pc, #1103 @ 0x44f @ │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0x43a39207 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf47e9206 │ │ │ │ - stmdbge r6, {r0, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef93d │ │ │ │ - stmdbge r6, {r1, r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff6d │ │ │ │ - stmdbge r6, {r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmov.i32 d16, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff63 │ │ │ │ - stmdbge r6, {r1, r2, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vrshr.s64 d18, d5, #64 │ │ │ │ - @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff59 │ │ │ │ - stmdbge r6, {r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmlal.s q9, d16, d1[5] │ │ │ │ - @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff4f │ │ │ │ - stmdbge r6, {r1, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vsubl.s8 , d16, d5 │ │ │ │ - @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff45 │ │ │ │ - stmdbge r6, {r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmlal.u , d20, d2[4] │ │ │ │ + andls r4, r9, #201326592 @ 0xc000000 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs r9, #775 @ 0x307 │ │ │ │ + movwls r9, #25608 @ 0x6408 │ │ │ │ + blx 0xff825b7e │ │ │ │ + stclt 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + @ instruction: 0xf7ffad49 │ │ │ │ + stmdbge r6, {r0, r3, r5, fp, ip, sp, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ + @ instruction: 0xf0043206 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + stmib sp, {r0, r7, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f43408 │ │ │ │ + @ instruction: 0xf7fefd73 │ │ │ │ + stmdbge r6, {r1, r2, r3, r7, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ - @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff3b │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmlal.s q8, d0, d1[5] │ │ │ │ + vmlal.s q8, d16, d1[2] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff31 │ │ │ │ - stmdbge r6, {r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffdf │ │ │ │ + stmdbge r6, {r2, r7, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff27 │ │ │ │ - stmdbge r6, {r1, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff1d │ │ │ │ - stmdbge r6, {r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vrshr.s64 d16, d21, #64 │ │ │ │ + vmlal.s q9, d0, d1[7] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff13 │ │ │ │ - stmdbge r6, {r1, r2, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vsubl.s8 , d0, d5 │ │ │ │ + @ instruction: 0xf7feffd5 │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmov.i32 d18, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff09 │ │ │ │ - stmdbge r6, {r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vsubl.s8 q10, d0, d21 │ │ │ │ + @ instruction: 0xf7feffcb │ │ │ │ + stmdbge r6, {r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmlal.s q9, d16, d1[0] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7fefeff │ │ │ │ - stmdbge r6, {r1, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmvn.i32 q10, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7feffc1 │ │ │ │ + stmdbge r6, {r1, r2, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmlal.s q10, d0, d1[5] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7fefef5 │ │ │ │ - stmdbge r6, {r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffb7 │ │ │ │ + stmdbge r6, {r2, r3, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7fefeeb │ │ │ │ - stmdbge r6, {r1, r2, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffad │ │ │ │ + stmdbge r6, {r1, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vrshr.s64 d19, d29, #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7fefee1 │ │ │ │ - stmdbge r6, {r2, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffa3 │ │ │ │ + stmdbge r6, {r3, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmlal.s , d16, d1[1] │ │ │ │ + vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7fefed7 │ │ │ │ - tstcs r0, #1024000 @ 0xfa000 │ │ │ │ - movwne pc, #704 @ 0x2c0 @ │ │ │ │ - andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ - svcvc 0x0080f1b2 │ │ │ │ - vhadd.s8 , q0, │ │ │ │ - bcs 0x881e8 │ │ │ │ - rscshi pc, r0, r0 │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ - b 0x1688c0 │ │ │ │ - @ instruction: 0xf5b30302 │ │ │ │ - @ instruction: 0xf0000f80 │ │ │ │ - vand q4, q0, q7 │ │ │ │ - @ instruction: 0xf5b381a3 │ │ │ │ - @ instruction: 0xf0001f00 │ │ │ │ - vrhadd.s8 q4, q8, q7 │ │ │ │ - blcs 0x8884c │ │ │ │ - subshi pc, r8, #0 │ │ │ │ - strbne pc, [r1], -r4, asr #7 @ │ │ │ │ - @ instruction: 0xf0002e02 │ │ │ │ - cdpcs 2, 0, cr8, cr3, cr13, {4} │ │ │ │ - adchi pc, r9, #0 │ │ │ │ - @ instruction: 0xf0002e01 │ │ │ │ - @ instruction: 0xf41482c0 │ │ │ │ - @ instruction: 0xf0410300 │ │ │ │ - vmvn.i32 q12, #204 @ 0x000000cc │ │ │ │ - movwls r2, #41475 @ 0xa203 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - @ instruction: 0xf0044303 │ │ │ │ - movwls r0, #29199 @ 0x720f │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf4145300 │ │ │ │ - movwls r4, #25200 @ 0x6270 │ │ │ │ - bge 0xffd25198 │ │ │ │ + @ instruction: 0xf7feff99 │ │ │ │ + @ instruction: 0xf64fbc3e │ │ │ │ + vsubw.s8 , q0, d15 │ │ │ │ + andcs r0, lr, #1006632961 @ 0x3c000001 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + stclge 4, cr15, [ip], #-504 @ 0xfffffe08 │ │ │ │ + ldmdavs sl, {r0, r1, r4, r6, r7, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + ldrbhi pc, [lr, #-1]! @ │ │ │ │ + mcr2 2, 7, pc, cr6, cr15, {1} @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9bef7f6 │ │ │ │ - blt 0xfed25fa4 │ │ │ │ - @ instruction: 0xf7ff2300 │ │ │ │ - vst2.16 {d11-d12}, [r4 :128], ip │ │ │ │ - @ instruction: 0xf5b30320 │ │ │ │ - eorle r0, r1, r0, lsl #30 │ │ │ │ - rscshi pc, sp, #0, 4 │ │ │ │ + movtvs pc, #53831 @ 0xd247 @ │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + subsne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ + strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0x67ca4 │ │ │ │ + strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ + strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ + ldc2 7, cr15, [r4], {244} @ 0xf4 │ │ │ │ + stclt 7, cr15, [pc], {254} @ 0xfe │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + movtvs pc, #53831 @ 0xd247 @ │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + adcne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ + strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0x67cd8 │ │ │ │ + strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ + strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ + ldc2l 7, cr15, [sl], #-976 @ 0xfffffc30 │ │ │ │ + bllt 0xffde5ce4 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + movtvs pc, #53831 @ 0xd247 @ │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + eorsne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ + strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0x67d0c │ │ │ │ + strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ + strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ + stc2l 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ + bllt 0xff765d18 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + movtvs pc, #53831 @ 0xd247 @ │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ + strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0x67d40 │ │ │ │ + strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ + strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ + mcrr2 7, 15, pc, r6, cr4 @ │ │ │ │ + bllt 0xff0e5d4c │ │ │ │ + movtvs pc, #1103 @ 0x44f @ │ │ │ │ + movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0x43a39206 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf47e9207 │ │ │ │ + stmdbge r6, {r0, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fefe8d │ │ │ │ + @ instruction: 0xf44fbbae │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf00443a3 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + blge 0xff724f8c │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf93ef7f6 │ │ │ │ + bllt 0xfe765d98 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + rscsne pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff6ef7f4 │ │ │ │ + bllt 0xfe4e5dac │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + andseq pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff64f7f4 │ │ │ │ + bllt 0xfe265dc0 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + addscs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff5af7f4 │ │ │ │ + bllt 0x1fe5dd4 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + rsccs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff50f7f4 │ │ │ │ + bllt 0x1d65de8 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + addcc pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff46f7f4 │ │ │ │ + bllt 0x1ae5dfc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + subpl pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff3cf7f4 │ │ │ │ + bllt 0x1865e10 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + rsbeq pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff32f7f4 │ │ │ │ + bllt 0x15e5e24 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + eorsvs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff28f7f4 │ │ │ │ + bllt 0x1365e38 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + sbcscc pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff1ef7f4 │ │ │ │ + bllt 0x10e5e4c │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + adcseq pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff14f7f4 │ │ │ │ + bllt 0xe65e60 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + andne pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff0af7f4 │ │ │ │ + bllt 0xbe5e74 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + eormi pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff00f7f4 │ │ │ │ + bllt 0x965e88 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + rsbsmi pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + mrc2 7, 7, pc, cr6, cr4, {7} │ │ │ │ + bllt 0x6e5e9c │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + sbcsvs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + mcr2 7, 7, pc, cr12, cr4, {7} @ │ │ │ │ + bllt 0x465eb0 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + eorvc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + mcr2 7, 7, pc, cr2, cr4, {7} @ │ │ │ │ + bllt 0x1e5ec4 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + sbcvc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + mrc2 7, 6, pc, cr8, cr4, {7} │ │ │ │ + blt 0xfff65ed8 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + b 0x16cae8 │ │ │ │ + @ instruction: 0xf1b20203 │ │ │ │ + suble r7, r1, r0, lsl #31 │ │ │ │ + adchi pc, lr, r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + addcs r8, r0, #241 @ 0xf1 │ │ │ │ + rsbeq pc, r0, #192, 4 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + cmpphi pc, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x81a4f200 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + bichi pc, pc, r0 │ │ │ │ + eorshi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - stmdbeq r3!, {r0, r4, r7, r8, r9, pc}^ │ │ │ │ - setend be │ │ │ │ - @ instruction: 0xf0038164 │ │ │ │ - blcc 0xa8bf0 │ │ │ │ - vqdmulh.s d2, d1, d6 │ │ │ │ - andge r8, r1, #-1476395007 @ 0xa8000001 │ │ │ │ - @ instruction: 0xf023f852 │ │ │ │ - andeq r9, r6, r1, lsl #13 │ │ │ │ - andeq r9, r6, r7, asr #14 │ │ │ │ - muleq r6, r5, ip │ │ │ │ - andeq r9, r6, pc, ror r7 │ │ │ │ - andeq r9, r6, r5, asr #12 │ │ │ │ - andeq r9, r6, sp, lsl #4 │ │ │ │ - andeq r9, r6, r3, asr #3 │ │ │ │ + vmov.i32 q12, #51456 @ 0x0000c900 │ │ │ │ + cdpcs 6, 0, cr1, cr2, cr1, {2} │ │ │ │ + addhi pc, lr, #0 │ │ │ │ + @ instruction: 0xf0002e03 │ │ │ │ + cdpcs 2, 0, cr8, cr1, cr10, {5} │ │ │ │ + sbchi pc, r1, #0 │ │ │ │ + andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + rsbshi pc, ip, r1, asr #32 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #33290 @ 0x820a │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #37382 @ 0x9206 │ │ │ │ + rsbsmi pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf47e9307 │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef9bf │ │ │ │ + movwcs fp, #2739 @ 0xab3 │ │ │ │ + stmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + vhadd.s8 d13, d0, d18 │ │ │ │ + blcs 0x88b7c │ │ │ │ + orrshi pc, r2, #0 │ │ │ │ + rsceq r0, r6, #1622016 @ 0x18c000 │ │ │ │ + cmpphi sp, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + movweq pc, #28675 @ 0x7003 @ │ │ │ │ + blcs 0x1f6b9c │ │ │ │ + msrhi SPSR_xc, #268435456 @ 0x10000000 │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + andeq r9, r6, r5, lsr r6 │ │ │ │ + strdeq r9, [r6], -r7 │ │ │ │ + andeq r7, r6, r7, asr ip │ │ │ │ + andeq r9, r6, pc, lsr #14 │ │ │ │ + strdeq r9, [r6], -r9 @ │ │ │ │ + andeq r9, r6, r1, asr #3 │ │ │ │ + andeq r9, r6, r3, lsl #3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svceq 0x0080f414 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ - movwls sl, #30982 @ 0x7906 │ │ │ │ - @ instruction: 0xf647bf08 │ │ │ │ - vsubl.u8 , d20, d29 │ │ │ │ - svclt 0x00185300 │ │ │ │ - rsbpl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ - streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ - @ instruction: 0xf2c0bf0c │ │ │ │ - vmov.i32 d16, #512 @ 0x00000200 │ │ │ │ - @ instruction: 0x46280212 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r1, r7, #196, 6 @ 0x10000003 │ │ │ │ + svclt 0x0008930a │ │ │ │ + rsbsne pc, r5, #74448896 @ 0x4700000 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + vrecps.f32 d27, d8, d8 │ │ │ │ + @ instruction: 0xf04f522d │ │ │ │ + svclt 0x000c0401 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movwls r9, #25600 @ 0x6400 │ │ │ │ - blx 0x18a6024 │ │ │ │ - blt 0x18a6048 │ │ │ │ + blx 0x18a5fe8 │ │ │ │ + blt 0x18a600c │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ andls r0, sl, #82 @ 0x52 │ │ │ │ - andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf6479200 │ │ │ │ - vrshr.s64 d16, d5, #64 │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - movwls r4, #25603 @ 0x6403 │ │ │ │ - @ instruction: 0xf7f69407 │ │ │ │ + andls fp, r8, #228, 4 @ 0x4000000e │ │ │ │ + @ instruction: 0xf6479409 │ │ │ │ + vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + strcs r0, [r1], #-530 @ 0xfffffdee │ │ │ │ + strls r9, [r7, #-1024] @ 0xfffffc00 │ │ │ │ + @ instruction: 0xf7f69306 │ │ │ │ @ instruction: 0xf7fefbf1 │ │ │ │ movwcs fp, #2629 @ 0xa45 │ │ │ │ ldmlt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ addcs sl, r0, #495616 @ 0x79000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ sbcshi pc, sl, #0 │ │ │ │ - strhi pc, [r5, #-512] @ 0xfffffe00 │ │ │ │ + strhi pc, [r3, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :128], r2 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :128], r0 │ │ │ │ vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strbhi pc, [r0, #-0]! @ │ │ │ │ - ldrbhi pc, [ip, #576] @ 0x240 @ │ │ │ │ + ldrbhi pc, [lr, #-0] @ │ │ │ │ + ldrbhi pc, [fp, #576] @ 0x240 @ │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vmin.s8 d8, d16, d4 │ │ │ │ - subcs r8, r0, #266338304 @ 0xfe00000 │ │ │ │ + vmin.s8 d8, d16, d6 │ │ │ │ + subcs r8, r0, #267386880 @ 0xff00000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - rsbcs r8, r0, #24379392 @ 0x1740000 │ │ │ │ + rsbcs r8, r0, #92, 14 @ 0x1700000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #108, 14 @ 0x1b00000 │ │ │ │ + eorcs r8, r0, #28049408 @ 0x1ac0000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ strtmi sl, [r1], -r5, asr #20 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf8d5fd17 │ │ │ │ + @ instruction: 0xf8d5fd2f │ │ │ │ andcs r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0x1ca60f2 │ │ │ │ + blx 0x1ca60b6 │ │ │ │ ldmiblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ - subpl pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0043a01 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r3, #37123 @ 0x9103 │ │ │ │ - vaddw.u8 , q2, d7 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - movwls r5, #33792 @ 0x8400 │ │ │ │ - bcs 0x20d15c │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + @ instruction: 0xf0045242 │ │ │ │ + bcc 0xa8528 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ + movwls r9, #33033 @ 0x8109 │ │ │ │ + smlalbtne pc, r1, r4, r3 @ │ │ │ │ + vrsubhn.i16 d25, q2, q3 │ │ │ │ + tstls fp, r3, lsl #8 │ │ │ │ + bcs 0x20d124 │ │ │ │ rsbshi pc, r5, #0, 4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ addeq r0, r0, #1610612742 @ 0x60000006 │ │ │ │ strdeq r0, [r3], #-20 @ 0xffffffec │ │ │ │ andseq r0, fp, pc, lsr #32 │ │ │ │ @ instruction: 0xf64a0007 │ │ │ │ - vrshr.s64 d22, d25, #64 │ │ │ │ + vsubl.s8 q11, d16, d21 │ │ │ │ @ instruction: 0xf64a0205 │ │ │ │ - vsubw.s8 q11, q0, d9 │ │ │ │ - stccs 3, cr0, [r0], {5} │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ - strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef9c7 │ │ │ │ vmla.i8 , q13, │ │ │ │ - vmlal.s q8, d16, d1[0] │ │ │ │ + vrshr.s64 d16, d29, #64 │ │ │ │ vhsub.s8 d16, d10, d5 │ │ │ │ - vrsra.s64 q8, , #64 │ │ │ │ - stccs 3, cr0, [r0], {5} │ │ │ │ + vrsra.s64 q8, , #64 │ │ │ │ + cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ - strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef9b3 │ │ │ │ @ instruction: 0xf649b9b3 │ │ │ │ - vmlal.s q11, d16, d1[6] │ │ │ │ + vmlal.s q11, d16, d1[5] │ │ │ │ @ instruction: 0xf6490205 │ │ │ │ - vqdmlal.s , d16, d1[5] │ │ │ │ - stccs 3, cr0, [r0], {5} │ │ │ │ + vqdmlal.s , d16, d1[4] │ │ │ │ + cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ - strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef99f │ │ │ │ - blcs 0x3d6850 │ │ │ │ - stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strvs pc, [r5], r7, asr #4 │ │ │ │ - ldreq pc, [r2], -r0, asr #5 │ │ │ │ + blcs 0x3d6814 │ │ │ │ + stccs 15, cr11, [sp], {8} │ │ │ │ + rsbsvc pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - @ instruction: 0xf6492300 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - movwcc r0, #4613 @ 0x1205 │ │ │ │ + vcgt.s8 d18, d7, d0 │ │ │ │ + vmls.i d22, d0, d1[3] │ │ │ │ + movwcc r0, #5138 @ 0x1412 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - svclt 0x0008429c │ │ │ │ - @ instruction: 0xf7f64632 │ │ │ │ + svclt 0x0008429e │ │ │ │ + @ instruction: 0xf7f64622 │ │ │ │ @ instruction: 0xf7fef985 │ │ │ │ - @ instruction: 0xf3c4b985 │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - stmib sp, {r8, ip, lr}^ │ │ │ │ - tstls r6, sl, lsl #4 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf004b985 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + vaddw.u8 , q2, d0 │ │ │ │ + movwls r2, #36867 @ 0x9003 │ │ │ │ + vsubl.u8 q8, d4, d23 │ │ │ │ + stmib sp, {r0, r6, r8, r9, ip}^ │ │ │ │ + movwls r1, #45574 @ 0xb206 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r5, r9}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ - blcs 0x45d284 │ │ │ │ - blcs 0x3dc2d0 │ │ │ │ - bcs 0x3d7e58 │ │ │ │ + movwls r9, #32778 @ 0x800a │ │ │ │ + blcs 0x45d248 │ │ │ │ + blcs 0x3dc294 │ │ │ │ + bcs 0x3d7e1c │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ mrrcne 3, 0, r2, ip, cr0 │ │ │ │ @ instruction: 0xf649b319 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 q11, #2304 @ 0x00000900 │ │ │ │ movwcs r0, #517 @ 0x205 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fefa0f │ │ │ │ vmul.i8 , q5, │ │ │ │ - vmlal.s q8, d16, d1[0] │ │ │ │ + vrshr.s64 d16, d29, #64 │ │ │ │ vhsub.s8 d16, d10, d5 │ │ │ │ - vrsra.s64 q8, , #64 │ │ │ │ + vrsra.s64 q8, , #64 │ │ │ │ stmdbcs r0, {r0, r2, r8, r9} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef9fb │ │ │ │ stmdbcs r0, {r0, r1, r2, r6, r8, fp, ip, sp, pc} │ │ │ │ stclge 4, cr15, [lr], {126} @ 0x7e │ │ │ │ vshl.s8 d18, d1, d7 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ bfi r0, r2, #4, #23 │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ addsmi sp, r3, #95 @ 0x5f │ │ │ │ cmpphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ stmdbge ip!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbne pc, [r1], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0002e02 │ │ │ │ - cdpcs 6, 0, cr8, cr3, cr12, {7} │ │ │ │ - strhi pc, [ip, -r0] │ │ │ │ + cdpcs 6, 0, cr8, cr3, cr11, {7} │ │ │ │ + strhi pc, [fp, -r0] │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ - eoreq r8, r7, #5505024 @ 0x540000 │ │ │ │ - ldrhi pc, [r4, -r0, lsl #2]! │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r1, r2, r5, r6, r7, r9}^ │ │ │ │ - vsubw.u8 q9, q2, d7 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r4, r9, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf53e9306 │ │ │ │ + eoreq r8, r6, #20, 14 @ 0x500000 │ │ │ │ + ldrhi pc, [r3, -r0, lsl #2]! │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + rsceq r9, r0, #1610612736 @ 0x60000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049309 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + @ instruction: 0xf53e3207 │ │ │ │ stmdbge r6, {r0, r1, r2, r3, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fefded │ │ │ │ vorr.i16 d27, #192 @ 0x00c0 │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - eoreq r2, r6, #201326592 @ 0xc000000 │ │ │ │ - andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + stmib sp, {r8, r9, ip, lr}^ │ │ │ │ + @ instruction: 0xf0043206 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + eoreq r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ strcs sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + rsbcs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef9a3 │ │ │ │ @ instruction: 0xf649b8ef │ │ │ │ - vmla.f d22, d16, d1[6] │ │ │ │ + vmla.f d22, d16, d1[5] │ │ │ │ @ instruction: 0xf6490105 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ - blcs 0x68b58 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ + blcs 0x68b1c │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef98f │ │ │ │ @ instruction: 0xf3c4b8db │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r9, sl, ip, lr}^ │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r9}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf4146306 │ │ │ │ + @ instruction: 0xf0046306 │ │ │ │ + movwls r0, #37647 @ 0x930f │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf414930a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ - ldrbvs pc, [r1, -r9, asr #12]! @ │ │ │ │ + strbvs pc, [sp, -r9, asr #12]! @ │ │ │ │ streq pc, [r5, -r0, asr #5] │ │ │ │ - rscvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + sbcsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef967 │ │ │ │ @ instruction: 0xf64ab8b3 │ │ │ │ - vrshr.s64 d22, d25, #64 │ │ │ │ + vsubl.s8 q11, d16, d21 │ │ │ │ @ instruction: 0xf64a0205 │ │ │ │ - vsubw.s8 q11, q0, d9 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef953 │ │ │ │ addcs fp, r0, #10420224 @ 0x9f0000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ @ instruction: 0xf3c4a8d3 │ │ │ │ strtmi r1, [r1], -r1, asr #12 │ │ │ │ cdpcs 8, 0, cr10, cr2, cr6, {0} │ │ │ │ - rsbshi pc, pc, #0 │ │ │ │ + rsbshi pc, sp, #0 │ │ │ │ @ instruction: 0xf0002e03 │ │ │ │ - mcrcs 2, 0, r8, cr1, cr9, {4} │ │ │ │ - adcshi pc, r2, #0 │ │ │ │ - blx 0xfe1263c6 │ │ │ │ - @ instruction: 0xf1000224 │ │ │ │ - andcs r8, r1, #-1476395008 @ 0xa8000000 │ │ │ │ + mcrcs 2, 0, r8, cr1, cr7, {4} │ │ │ │ + adcshi pc, r0, #0 │ │ │ │ + blx 0xfe72638a │ │ │ │ + @ instruction: 0xf1000223 │ │ │ │ + andcs r8, r1, #40, 6 @ 0xa0000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xff8cf7f5 │ │ │ │ stmlt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andcs pc, r3, r4, asr #7 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ strpl pc, [r0], -r4, asr #7 │ │ │ │ - tstls r7, fp, lsl #4 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - eoreq r9, r7, #6291456 @ 0x600000 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r1, sl, r1, asr #4 │ │ │ │ + andls r0, fp, #32, 4 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strls r9, [r6], -r7, lsl #2 │ │ │ │ strle r9, [ip], #-520 @ 0xfffffdf8 │ │ │ │ ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addseq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + subseq pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef913 │ │ │ │ - bcs 0x3d65d0 │ │ │ │ + bcs 0x3d6594 │ │ │ │ stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strvs pc, [r5], #583 @ 0x247 │ │ │ │ + strbvs pc, [sp], #-583 @ 0xfffffdb9 @ │ │ │ │ ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ - rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + rsbsvc pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8faf7f6 │ │ │ │ stmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1c26456 │ │ │ │ + blx 0xfe22641a │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andle r4, lr, r3, lsr #32 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ ldmdage r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ @@ -90217,1280 +90202,1275 @@ │ │ │ │ @ instruction: 0xf7f7030f │ │ │ │ @ instruction: 0xf7fef9a1 │ │ │ │ stmdbge r6, {r0, r2, r3, r5, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xf7fef8d5 │ │ │ │ strtmi fp, [r1], -r8, lsr #16 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf44ffb4f │ │ │ │ + @ instruction: 0xf44ffb67 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ addshi pc, sl, r0 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ ldmdage r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f7030f │ │ │ │ @ instruction: 0xf7fef981 │ │ │ │ strtmi fp, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf44ffb35 │ │ │ │ + @ instruction: 0xf44ffb4d │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf5b3d00e │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ @ instruction: 0xf8d5a839 │ │ │ │ ldrtmi r3, [r2], -r8, lsl #1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf968f7f7 │ │ │ │ svclt 0x00f4f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1d2650c │ │ │ │ + blx 0x1d264d0 │ │ │ │ svclt 0x00eff7fd │ │ │ │ - rsbsvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ + bicsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - svclt 0x00182c00 │ │ │ │ - stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ - strtmi r2, [r8], -r1, lsl #8 │ │ │ │ + svclt 0x00182e00 │ │ │ │ + strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xffdaf7f5 │ │ │ │ svclt 0x00daf7fd │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ andsle r2, sp, r2, lsl #22 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc9a60 │ │ │ │ - strbhi pc, [r7, #-0] @ │ │ │ │ - @ instruction: 0xf1000222 │ │ │ │ - @ instruction: 0xf0048554 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d7 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - movwls r3, #25091 @ 0x6203 │ │ │ │ - rsceq r9, r3, #-1879048192 @ 0x90000000 │ │ │ │ + blcs 0xc9a20 │ │ │ │ + strbhi pc, [r6, #-0] @ │ │ │ │ + @ instruction: 0xf1000227 │ │ │ │ + vorr.i32 q12, #12779520 @ 0x00c30000 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r3, r6, #201326592 @ 0xc000000 │ │ │ │ + vmlal.u q8, d20, d2[5] │ │ │ │ + movwls r2, #37379 @ 0x9203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ svcge 0x00f8f53d │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ mrc2 7, 1, pc, cr2, cr4, {7} │ │ │ │ svclt 0x00b9f7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x726572 │ │ │ │ - @ instruction: 0xf57d02e6 │ │ │ │ + blx 0xc26536 │ │ │ │ + @ instruction: 0xf57d02e4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ @ instruction: 0xf7fdf8bb │ │ │ │ @ instruction: 0xf5b3bfab │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ vqrdmlsh.s q13, q10, d1[4] │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - stmib sp, {r2, r6, r7, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf004320a │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r3, #37379 @ 0x9203 │ │ │ │ - movwcs r9, #519 @ 0x207 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - @ instruction: 0xf4145300 │ │ │ │ - movwls r0, #25758 @ 0x649e │ │ │ │ - strhi pc, [r5, #-0]! │ │ │ │ + movwcs r1, #708 @ 0x2c4 │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + movwls r0, #33295 @ 0x820f │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r1, #25153 @ 0x6241 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + @ instruction: 0xf4143203 │ │ │ │ + andls r0, r7, #-1644167168 @ 0x9e000000 │ │ │ │ + strhi pc, [r4, #-0]! │ │ │ │ svceq 0x0080f5b4 │ │ │ │ svcge 0x00c8f47d │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ @ instruction: 0xffeef7f5 │ │ │ │ svclt 0x0082f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf868f7fc │ │ │ │ svclt 0x007df7fd │ │ │ │ - strtmi r2, [r3], -r1, lsl #12 │ │ │ │ + ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + rsbcs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f59600 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ @ instruction: 0xf7fdff6f │ │ │ │ - strcs fp, [r1], -pc, ror #30 │ │ │ │ - stmdbge r6, {r0, r1, r5, r9, sl, lr} │ │ │ │ + strcs fp, [r1], #-3951 @ 0xfffff091 │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vrshr.s64 d16, d5, #64 │ │ │ │ - @ instruction: 0x96000212 │ │ │ │ + vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ @ instruction: 0xff62f7f5 │ │ │ │ svclt 0x0062f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ mcr2 7, 0, pc, cr8, cr13, {7} @ │ │ │ │ svclt 0x005cf7fd │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ vhadd.s8 d13, d0, d20 │ │ │ │ - blcs 0x89c2c │ │ │ │ - ldrhi pc, [r4] │ │ │ │ + blcs 0x89bec │ │ │ │ + ldrhi pc, [r2] │ │ │ │ @ instruction: 0xf10002e3 │ │ │ │ - vst1.16 {d8-d10}, [r4 :256], r8 │ │ │ │ - blcs 0x1881450 │ │ │ │ - ldrhi pc, [r2], r0 │ │ │ │ + vst1.16 {d8-d10}, [r4 :256], r0 │ │ │ │ + blcs 0x1881414 │ │ │ │ + strhi pc, [sl], r0 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strthi pc, [r3], r0 │ │ │ │ + ldrhi pc, [fp], r0 │ │ │ │ @ instruction: 0xf47d2b40 │ │ │ │ movwcs sl, #8061 @ 0x1f7d │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x68698 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-1288 @ 0xfffffaf8 │ │ │ │ - blx 0xfe22667a │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0x68664 │ │ │ │ + strls r9, [r8], #-1286 @ 0xfffffafa │ │ │ │ + blx 0xfe22663e │ │ │ │ svclt 0x0033f7fd │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - strtmi r9, [r8], -r0, lsl #4 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - rsbpl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r6, {r1, r2, r9, ip, sp} │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + eorpl pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-774 @ 0xfffffcfa │ │ │ │ + streq pc, [pc, #-4] @ 0x6868c │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + strls r1, [fp, #-1345] @ 0xfffffabf │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ @ instruction: 0xffc8f7f5 │ │ │ │ svclt 0x0014f7fd │ │ │ │ - rsceq r0, r0, #1605632 @ 0x188000 │ │ │ │ + rsceq r0, r1, #1605632 @ 0x188000 │ │ │ │ @ instruction: 0xf002d418 │ │ │ │ - bcs 0x228f10 │ │ │ │ + bcs 0x228ed4 │ │ │ │ svcge 0x0046f63d │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - andeq r8, r6, r9, lsr #17 │ │ │ │ - andeq r6, r6, r1, lsl #11 │ │ │ │ - andeq r8, r6, r5, ror #16 │ │ │ │ - andeq r6, r6, r1, lsl #11 │ │ │ │ - andeq r8, r6, r5, lsl #16 │ │ │ │ - andeq r8, r6, r9, asr #15 │ │ │ │ - muleq r6, fp, r7 │ │ │ │ - andeq r8, r6, r7, ror #14 │ │ │ │ + andeq r8, r6, r9, ror #16 │ │ │ │ + andeq r6, r6, r5, asr #10 │ │ │ │ + andeq r8, r6, r5, lsr #16 │ │ │ │ + andeq r6, r6, r5, asr #10 │ │ │ │ + andeq r8, r6, r7, asr #15 │ │ │ │ + andeq r8, r6, sp, lsl #15 │ │ │ │ + andeq r8, r6, pc, asr r7 │ │ │ │ + andeq r8, r6, sp, lsr #14 │ │ │ │ andeq pc, r3, #2 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - tstcs r0, r1 │ │ │ │ - stmib sp, {r2, r4, lr}^ │ │ │ │ - rsbsle r0, r7, r6, lsl #2 │ │ │ │ - svceq 0x0080f5b4 │ │ │ │ - svcge 0x0018f47d │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f59300 │ │ │ │ - @ instruction: 0xf7fdfed3 │ │ │ │ - @ instruction: 0xf004bed3 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d7 │ │ │ │ - movwls r4, #25347 @ 0x6303 │ │ │ │ - rsbeq r2, r1, #67108864 @ 0x4000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmdbge r6, {r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - svclt 0x004a9209 │ │ │ │ + vst1.8 {d25-d28}, [pc], fp │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vmlal.u q8, d4, d0[0] │ │ │ │ + andcs r4, r1, r3, lsl #2 │ │ │ │ + vaddw.u8 , q2, d8 │ │ │ │ + smlabtls sl, r4, r1, r1 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + tstls r9, r4, lsl r0 │ │ │ │ + tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + @ instruction: 0xf5b4d074 │ │ │ │ + @ instruction: 0xf47d0f80 │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmvn.i32 q11, #2304 @ 0x00000900 │ │ │ │ + movwls r0, #517 @ 0x205 │ │ │ │ + mrc2 7, 6, pc, cr2, cr5, {7} │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr2, cr13, {7} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + movwls r2, #37379 @ 0x9203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + rsbeq r2, r7, #67108864 @ 0x4000000 │ │ │ │ + svclt 0x00594628 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - strtmi r2, [r8], -r2, lsl #4 │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ @ instruction: 0xf7fdfee3 │ │ │ │ - @ instruction: 0xf004beba │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d7 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - movwls r3, #25091 @ 0x6203 │ │ │ │ - @ instruction: 0xf4149209 │ │ │ │ - smlalbble r0, fp, r0, r3 │ │ │ │ + @ instruction: 0xf3c4beba │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r3, r6, #201326592 @ 0xc000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049309 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + @ instruction: 0xf4143207 │ │ │ │ + smlalbble r0, r9, r0, r3 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ mcr2 7, 6, pc, cr12, cr4, {7} @ │ │ │ │ mcrlt 7, 5, pc, cr3, cr13, {7} @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + movwls r2, #37379 @ 0x9203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ streq pc, [r0], #1044 @ 0x414 │ │ │ │ - svclt 0x00089306 │ │ │ │ - andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ - strcs fp, [r0], #-3859 @ 0xfffff0ed │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - svclt 0x001c2301 │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + movwcs fp, #7945 @ 0x1f09 │ │ │ │ + stmdbge r6, {sl, sp} │ │ │ │ + svclt 0x001e461a │ │ │ │ + andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + @ instruction: 0xf7fdfeaf │ │ │ │ + vmull.p8 , d20, d6 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r3, r6, #201326592 @ 0xc000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049309 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + @ instruction: 0xf4143207 │ │ │ │ + svclt 0x00160380 │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ - strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - mcr2 7, 5, pc, cr14, cr4, {7} @ │ │ │ │ - mcrlt 7, 4, pc, cr5, cr13, {7} @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf4149306 │ │ │ │ - vsubw.u8 q8, q10, d0 │ │ │ │ - svclt 0x00183203 │ │ │ │ - andls r2, r9, #0, 6 │ │ │ │ - svclt 0x000ca906 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ - mrc2 7, 4, pc, cr4, cr4, {7} │ │ │ │ - mcrlt 7, 3, pc, cr11, cr13, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr6, cr4, {7} │ │ │ │ + mcrlt 7, 3, pc, cr13, cr13, {7} @ │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vrshr.s64 d16, d5, #64 │ │ │ │ + vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - mrc2 7, 2, pc, cr14, cr5, {7} │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr14, cr13, {7} │ │ │ │ + mcr2 7, 3, pc, cr0, cr5, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr0, cr13, {7} @ │ │ │ │ movwcs r2, #1025 @ 0x401 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - mrc2 7, 3, pc, cr14, cr4, {7} │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr5, cr13, {7} │ │ │ │ + mcr2 7, 4, pc, cr0, cr4, {7} @ │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr7, cr13, {7} │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ @ instruction: 0xf5b34203 │ │ │ │ andls r0, r7, #128, 30 @ 0x200 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x68844 │ │ │ │ + strls r9, [r8], #-518 @ 0xfffffdfa │ │ │ │ vhadd.s8 d13, d0, d23 │ │ │ │ - blcs 0x89824 │ │ │ │ - ldrhi pc, [r9], #-0 │ │ │ │ + blcs 0x897e8 │ │ │ │ + ldrhi pc, [sl], #-0 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr4, cr13, {3} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr6, cr13, {3} │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r8], {244} @ 0xf4 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr3, cr13, {7} │ │ │ │ + ldc2 7, cr15, [sl], {244} @ 0xf4 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr5, cr13, {7} │ │ │ │ movwvs pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf0004023 │ │ │ │ - @ instruction: 0xf5b384db │ │ │ │ + @ instruction: 0xf5b384d5 │ │ │ │ @ instruction: 0xf47d7f00 │ │ │ │ - blmi 0xfec5424c │ │ │ │ - blls 0x44292c │ │ │ │ + blmi 0xfec54214 │ │ │ │ + blls 0x4428ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ - @ instruction: 0x4628a9f8 │ │ │ │ + @ instruction: 0x4628a9f9 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ - movwcs fp, #10467 @ 0x28e3 │ │ │ │ + movwcs fp, #10469 @ 0x28e5 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfbf9 │ │ │ │ - @ instruction: 0xf7f2be14 │ │ │ │ - vst2.8 {d31,d33}, [pc :256]! │ │ │ │ + @ instruction: 0xf7fdfbfb │ │ │ │ + @ instruction: 0xf7f2be16 │ │ │ │ + vst2.16 {d31,d33}, [pc :64], r7 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 2, pc, cr2, cr13, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr4, cr13, {3} @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldmdble r6!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1113ec0 │ │ │ │ + blcc 0x1113e84 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r1, r3, r4, r5, r7, pc}^ @ │ │ │ │ ldclt 0, cr15, [ip], #12 │ │ │ │ cdplt 0, 11, cr12, cr14, cr0, {6} │ │ │ │ - @ instruction: 0xf920f7f2 │ │ │ │ + @ instruction: 0xf93af7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5ae25 │ │ │ │ - blcs 0x6b4b60 │ │ │ │ + @ instruction: 0xf8d5ae27 │ │ │ │ + blcs 0x6b4b20 │ │ │ │ @ instruction: 0xf1a3d93b │ │ │ │ - bcs 0x229248 │ │ │ │ - stclge 6, cr15, [lr, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1b7658 │ │ │ │ + bcs 0x229208 │ │ │ │ + stclge 6, cr15, [pc, #-248] @ 0x68814 │ │ │ │ + blcs 0x1b7618 │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ - bmi 0x1324964 │ │ │ │ + bmi 0x1324924 │ │ │ │ cdpmi 8, 4, cr4, cr14, cr8, {2} │ │ │ │ - @ instruction: 0xf904f7f2 │ │ │ │ + @ instruction: 0xf91ef7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andsle r4, r5, r3, lsr #32 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 0, pc, cr8, cr13, {3} @ │ │ │ │ + mcrge 4, 0, pc, cr10, cr13, {3} @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldmdble r4!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1113e4c │ │ │ │ + blcc 0x1113e10 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r2, r3, r7, pc}^ @ │ │ │ │ stchi 0, cr15, [ip], {3} │ │ │ │ cdphi 8, 8, cr8, cr14, cr8, {4} │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ stmdble sl, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ movteq pc, #418 @ 0x1a2 @ │ │ │ │ @ instruction: 0xf63e2b07 │ │ │ │ - bcc 0x1113e28 │ │ │ │ + bcc 0x1113dec │ │ │ │ ldmdale r0, {r0, r2, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ @ instruction: 0x37373f3f │ │ │ │ - blcs 0x444778 │ │ │ │ - ldcge 6, cr15, [r4, #-504] @ 0xfffffe08 │ │ │ │ - blx 0xf11c8 │ │ │ │ + blcs 0x444738 │ │ │ │ + ldcge 6, cr15, [r5, #-504] @ 0xfffffe08 │ │ │ │ + blx 0xf1188 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ tstle r0, sl, lsr #31 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [r8, #-248] @ 0xffffff08 │ │ │ │ + stcge 4, cr15, [r9, #-248] @ 0xffffff08 │ │ │ │ stmdbge r6, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff09 │ │ │ │ - movwcs fp, #19861 @ 0x4d95 │ │ │ │ + @ instruction: 0xf7fdff0b │ │ │ │ + movwcs fp, #19863 @ 0x4d97 │ │ │ │ movwcs lr, #10230 @ 0x27f6 │ │ │ │ movwcs lr, #2036 @ 0x7f4 │ │ │ │ movwcs lr, #26610 @ 0x67f2 │ │ │ │ - blcs 0x4629b8 │ │ │ │ - ldclge 6, cr15, [r6], #504 @ 0x1f8 │ │ │ │ - blx 0xf1204 │ │ │ │ + blcs 0x462978 │ │ │ │ + ldclge 6, cr15, [r7], #504 @ 0x1f8 │ │ │ │ + blx 0xf11c4 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ smlaltble r0, r2, sl, pc @ │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stclge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ + stclge 4, cr15, [fp], #248 @ 0xf8 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfeeb │ │ │ │ - movwcs fp, #19831 @ 0x4d77 │ │ │ │ + @ instruction: 0xf7fdfeed │ │ │ │ + movwcs fp, #19833 @ 0x4d79 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff89 │ │ │ │ - movwcs fp, #11632 @ 0x2d70 │ │ │ │ - bcs 0x462a10 │ │ │ │ - ldclge 6, cr15, [r6], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf7fdff8b │ │ │ │ + movwcs fp, #11634 @ 0x2d72 │ │ │ │ + bcs 0x4629d0 │ │ │ │ + ldclge 6, cr15, [r7], {126} @ 0x7e │ │ │ │ @ instruction: 0xf4164096 │ │ │ │ mvnle r0, sl, lsr #31 │ │ │ │ svcvc 0x0060f016 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ @ instruction: 0xf7fed1ea │ │ │ │ - movwcs fp, #3275 @ 0xccb │ │ │ │ + movwcs fp, #3276 @ 0xccc │ │ │ │ movwcs lr, #6118 @ 0x17e6 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfb9f │ │ │ │ - blcs 0x457fbc │ │ │ │ - ldcge 6, cr15, [lr], #504 @ 0x1f8 │ │ │ │ + @ instruction: 0xf7fdfba1 │ │ │ │ + blcs 0x457f84 │ │ │ │ + ldcge 6, cr15, [pc], #504 @ 0x68c24 │ │ │ │ @ instruction: 0xf416409e │ │ │ │ tstle r8, sl, lsr #31 │ │ │ │ svcvc 0x0060f016 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldcge 4, cr15, [r4], #248 @ 0xf8 │ │ │ │ + ldcge 4, cr15, [r5], #248 @ 0xf8 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfeb5 │ │ │ │ - movwcs fp, #3393 @ 0xd41 │ │ │ │ + @ instruction: 0xf7fdfeb7 │ │ │ │ + movwcs fp, #3395 @ 0xd43 │ │ │ │ movwcs lr, #26560 @ 0x67c0 │ │ │ │ movwcs lr, #10182 @ 0x27c6 │ │ │ │ movwcs lr, #26556 @ 0x67bc │ │ │ │ movwcs lr, #18362 @ 0x47ba │ │ │ │ movwcs lr, #18360 @ 0x47b8 │ │ │ │ movwcs lr, #2028 @ 0x7ec │ │ │ │ movwcs lr, #10218 @ 0x27ea │ │ │ │ movwcs lr, #26600 @ 0x67e8 │ │ │ │ addsmi lr, r3, #60293120 @ 0x3980000 │ │ │ │ - stclge 4, cr15, [r6, #-500]! @ 0xfffffe0c │ │ │ │ + stclge 4, cr15, [r8, #-500]! @ 0xfffffe0c │ │ │ │ vqdmlal.s q9, d0, d0[4] │ │ │ │ - b 0x169700 │ │ │ │ + b 0x1696c0 │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0001f80 │ │ │ │ - vqshl.s8 d8, d8, d0 │ │ │ │ - bcs 0x1089d10 │ │ │ │ - ldrthi pc, [pc], #0 @ 0x68ad4 @ │ │ │ │ - strbthi pc, [r7], #512 @ 0x200 @ │ │ │ │ + vqshl.s8 d8, d2, d0 │ │ │ │ + bcs 0x1089cb8 │ │ │ │ + ldrthi pc, [r9], #0 @ │ │ │ │ + strbthi pc, [r1], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0x462184f1 │ │ │ │ + strtmi r8, [r1], -sp, ror #9 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdf819 │ │ │ │ - @ instruction: 0xf404bd10 │ │ │ │ + @ instruction: 0xf7fdf81b │ │ │ │ + @ instruction: 0xf404bd12 │ │ │ │ @ instruction: 0xf5b20220 │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ - bcs 0x9ecb8 │ │ │ │ - addhi pc, sl, r0 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + bcs 0x9ec7c │ │ │ │ + addhi pc, fp, r0 │ │ │ │ + smlalbtne pc, r1, r4, r3 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf10002e1 │ │ │ │ - blcs 0x10914c │ │ │ │ - @ instruction: 0x81a7f000 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc91f8 │ │ │ │ - vst1.8 {d25-d28}, [pc], r6 │ │ │ │ + @ instruction: 0xf10002e3 │ │ │ │ + stmdbcs r2, {r1, r4, r7, r8, pc} │ │ │ │ + @ instruction: 0x81aaf000 │ │ │ │ + @ instruction: 0xf0002903 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :256], r9 │ │ │ │ vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - @ instruction: 0xf000030f │ │ │ │ - @ instruction: 0x43a381b9 │ │ │ │ - stcge 4, cr15, [r8, #-500]! @ 0xfffffe0c │ │ │ │ + stmdbcs r1, {r0, r1, r2, r3, r8, r9} │ │ │ │ + @ instruction: 0xf0009206 │ │ │ │ + @ instruction: 0x43a381bc │ │ │ │ + stcge 4, cr15, [sl, #-500]! @ 0xfffffe0c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2 7, cr15, [sl, #-968]! @ 0xfffffc38 │ │ │ │ - stcllt 7, cr15, [r9], #1012 @ 0x3f4 │ │ │ │ + stc2 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ + stcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - strtmi r9, [r8], -r0, lsl #4 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - adcne pc, sp, #74448896 @ 0x4700000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r6, {r1, r2, r9, ip, sp} │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + rsbsne pc, r5, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-774 @ 0xfffffcfa │ │ │ │ - ldc2l 7, cr15, [lr, #-980]! @ 0xfffffc2c │ │ │ │ - stcllt 7, cr15, [sl], {253} @ 0xfd │ │ │ │ + streq pc, [pc, #-4] @ 0x68b1c │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + strls r1, [fp, #-1345] @ 0xfffffabf │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ + stc2 7, cr15, [r0, #980] @ 0x3d4 │ │ │ │ + stcllt 7, cr15, [ip], {253} @ 0xfd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r9, sp}^ │ │ │ │ - vrsubhn.i16 d19, q2, │ │ │ │ - movwls r4, #25347 @ 0x6303 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vst2.8 {d2-d5}, [r4], r9 │ │ │ │ - @ instruction: 0xf5b30320 │ │ │ │ - andsle r0, r5, r0, lsl #30 │ │ │ │ - svceq 0x0020f5b3 │ │ │ │ - stclge 4, cr15, [ip], #500 @ 0x1f4 │ │ │ │ - ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - @ instruction: 0xf57d06db │ │ │ │ - @ instruction: 0xf014ace7 │ │ │ │ - @ instruction: 0xf47e0301 │ │ │ │ - andcs sl, r3, #3342336 @ 0x330000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - strls r3, [r9], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf81af7fd │ │ │ │ - stclt 7, cr15, [r0], #1012 @ 0x3f4 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xaa6bcc │ │ │ │ - ldclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ - svceq 0x0020f5b2 │ │ │ │ - ldclge 4, cr15, [r0], {125} @ 0x7d │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - smlalbtne pc, r1, r4, r3 @ │ │ │ │ - @ instruction: 0xf4149307 │ │ │ │ - @ instruction: 0xf3c42f70 │ │ │ │ - andls r2, r6, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf004930a │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - tstls fp, r3, lsl #6 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - ldcge 4, cr15, [ip], #500 @ 0x1f4 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfe226c08 │ │ │ │ - ldcllt 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - @ instruction: 0xf10002e0 │ │ │ │ - blcs 0x108f10 │ │ │ │ - sbcshi pc, r5, r0 │ │ │ │ - @ instruction: 0xf47d2b03 │ │ │ │ - beq 0x953edc │ │ │ │ - smullscs pc, r1, r5, r8 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x68c38 │ │ │ │ - bcs 0x690a8 │ │ │ │ - @ instruction: 0xf44fbf0c │ │ │ │ - eorscs r4, ip, #112, 4 │ │ │ │ - @ instruction: 0x4323b29b │ │ │ │ - addsmi r9, r3, #402653184 @ 0x18000000 │ │ │ │ - svcge 0x00eaf47d │ │ │ │ - blcs 0x84900 │ │ │ │ - msrhi CPSR_fsc, r0, asr #32 │ │ │ │ - movtvs pc, #580 @ 0x244 @ │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf7ef6bd9 │ │ │ │ - stclvs 15, cr15, [fp, #-20]! @ 0xffffffec │ │ │ │ - andscs r6, r0, fp, lsr #11 │ │ │ │ - blx 0xfe626c3a │ │ │ │ - rscvs r2, fp, r2, lsl #6 │ │ │ │ - mcrrlt 7, 15, pc, sl, cr13 @ │ │ │ │ - andsle r2, fp, r0, ror #22 │ │ │ │ - blcs 0x89ed14 │ │ │ │ - blcs 0x109ce40 │ │ │ │ - blcs 0x9ce7c │ │ │ │ - ldclge 4, cr15, [sl], #-500 @ 0xfffffe0c │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - svceq 0x0020f414 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf47d9308 │ │ │ │ - rsccs sl, r2, #27904 @ 0x6d00 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x4a6c88 │ │ │ │ - stclt 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff38f7f1 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [r3], #-1012 @ 0xfffffc0c │ │ │ │ - svcvs 0x0040f5b3 │ │ │ │ - @ instruction: 0xf5b3d02b │ │ │ │ - @ instruction: 0xf47d6f60 │ │ │ │ - vmov.i32 q13, #50687 @ 0x0000c5ff │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ - strcs r0, [pc, -pc, lsl #12] │ │ │ │ - strcc lr, [r7], -sp, asr #19 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs r9, #774 @ 0x306 │ │ │ │ - movwvc lr, #39373 @ 0x99cd │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004210f │ │ │ │ + andls r0, r6, #15728640 @ 0xf00000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - @ instruction: 0xf5b3d03c │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r7, #8, 12 @ 0x800000 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + andne lr, r9, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf5b3d015 │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf8d5ac3f │ │ │ │ - cmpeq r8, r8, asr #1 │ │ │ │ - ldcge 5, cr15, [sl], #-500 @ 0xfffffe0c │ │ │ │ - @ instruction: 0xf53d07e1 │ │ │ │ - movwcs sl, #8071 @ 0x1f87 │ │ │ │ + @ instruction: 0xf8d5aced │ │ │ │ + ldrbeq r3, [fp], r8, asr #1 │ │ │ │ + stclge 5, cr15, [r8], #500 @ 0x1f4 │ │ │ │ + movweq pc, #4116 @ 0x1014 @ │ │ │ │ + ldmdage r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - ldrmi r4, [lr], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf7fc9609 │ │ │ │ - @ instruction: 0xf7fdff6d │ │ │ │ - @ instruction: 0xf004bbf3 │ │ │ │ + strcc r4, [r1], -r8, lsr #12 │ │ │ │ + @ instruction: 0xf7fd9609 │ │ │ │ + @ instruction: 0xf7fdf81b │ │ │ │ + stmdbge r6, {r0, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fd4628 │ │ │ │ + @ instruction: 0xf7fdfa29 │ │ │ │ + @ instruction: 0xf5b2bc9c │ │ │ │ + @ instruction: 0xf47d0f20 │ │ │ │ + @ instruction: 0xf3c4acd1 │ │ │ │ + @ instruction: 0xf4145200 │ │ │ │ + stmib sp, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ + @ instruction: 0xf0042306 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - andcs r3, pc, #1610612736 @ 0x60000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vst2.8 {d18-d21}, [pc], r8 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - vst2.32 {d16-d19}, [pc :128], r0 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #5 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, r2, #5888 @ 0x1700 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1c26d52 │ │ │ │ - bllt 0xff666d58 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 7, pc, cr2, cr1, {7} @ │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr0, cr6, {7} │ │ │ │ - bllt 0xff3e6d6c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf934f7fd │ │ │ │ - bllt 0xff266d78 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 6, pc, cr2, cr1, {7} │ │ │ │ + andls r1, r9, #67108865 @ 0x4000001 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r2, r8, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf47d930a │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fd4628 │ │ │ │ + @ instruction: 0xf7fdfa87 │ │ │ │ + vmvn.i32 , #52735 @ 0x0000cdff │ │ │ │ + rsceq r1, r2, #67108865 @ 0x4000001 │ │ │ │ + adcshi pc, sp, r0, lsl #2 │ │ │ │ + @ instruction: 0xf0002b02 │ │ │ │ + blcs 0x148f4c │ │ │ │ + stcge 4, cr15, [ip], #500 @ 0x1f4 │ │ │ │ + @ instruction: 0xf8950a23 │ │ │ │ + @ instruction: 0xf00420d1 │ │ │ │ + tsteq fp, pc, lsl #8 │ │ │ │ + svclt 0x000c2a00 │ │ │ │ + rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + addslt r2, fp, #60, 4 @ 0xc0000003 │ │ │ │ + movwls r4, #25379 @ 0x6323 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + svcvs 0x002bafeb │ │ │ │ + @ instruction: 0xf0402b00 │ │ │ │ + vrhadd.s8 d24, d4, d31 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ + blvs 0xff6ba4c8 │ │ │ │ + @ instruction: 0xff22f7ef │ │ │ │ + strvs r6, [fp, #3435]! @ 0xd6b │ │ │ │ + @ instruction: 0xf7f12010 │ │ │ │ + movwcs pc, #11187 @ 0x2bb3 @ │ │ │ │ + @ instruction: 0xf7fd60eb │ │ │ │ + blcs 0x1897d6c │ │ │ │ + stmdale r4!, {r0, r1, r3, r4, ip, lr, pc} │ │ │ │ + rsbsle r2, r0, r0, lsr #22 │ │ │ │ + rsbsle r2, lr, r0, asr #22 │ │ │ │ + @ instruction: 0xf47d2b00 │ │ │ │ + @ instruction: 0xf004ac7b │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + movwls r4, #33283 @ 0x8203 │ │ │ │ + svceq 0x0020f414 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #29190 @ 0x7206 │ │ │ │ + stclge 4, cr15, [lr], #-500 @ 0xfffffe0c │ │ │ │ + stmdbge r6, {r1, r5, r6, r7, r9, sp} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fdfa11 │ │ │ │ + strtmi fp, [r1], -sp, lsr #24 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + stmdbge r6, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fdfd0f │ │ │ │ + @ instruction: 0xf5b3bc24 │ │ │ │ + eorle r6, sp, r0, asr #30 │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + mrrcge 4, 7, pc, r6, cr13 @ │ │ │ │ + msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ + @ instruction: 0xf5b39206 │ │ │ │ + @ instruction: 0xf3c40f00 │ │ │ │ + strls r3, [r8], -r3, lsl #4 │ │ │ │ + @ instruction: 0xf04f9207 │ │ │ │ + stmib sp, {r9}^ │ │ │ │ + eorsle ip, ip, r9, lsl #4 │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + ldcge 4, cr15, [lr], #-500 @ 0xfffffe0c │ │ │ │ + ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ + @ instruction: 0xf57d015f │ │ │ │ + @ instruction: 0x07e0ac39 │ │ │ │ + svcge 0x0086f53d │ │ │ │ + andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2l 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ - bllt 0xfefe6d8c │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs lr, #43469 @ 0xa9cd │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + @ instruction: 0x9609441e │ │ │ │ + @ instruction: 0xff6cf7fc │ │ │ │ + bllt 0xffd26ce4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r2, #25103 @ 0x620f │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - movwcs r4, #4611 @ 0x1203 │ │ │ │ - ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - blge 0xff9a5fb0 │ │ │ │ + vst2.8 {d18-d21}, [pc], r8 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vst2.32 {d16-d19}, [pc :128], r0 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #5 │ │ │ │ + @ instruction: 0xf0044293 │ │ │ │ + strls r0, [r7], #-1039 @ 0xfffffbf1 │ │ │ │ + ldcge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fdfb6d │ │ │ │ + @ instruction: 0x4621bbd6 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdfe4f │ │ │ │ + stmdbge r6, {r2, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fd4628 │ │ │ │ + @ instruction: 0xf7fdf933 │ │ │ │ + strtmi fp, [r1], -r6, asr #23 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + stmdbge r6, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fdfc69 │ │ │ │ + @ instruction: 0xf3c4bbbc │ │ │ │ + andcs r4, r0, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf004930b │ │ │ │ + andls r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf4149309 │ │ │ │ + @ instruction: 0xf04f4470 │ │ │ │ + tstls r7, r1, lsl #6 │ │ │ │ + movwls r9, #25098 @ 0x620a │ │ │ │ + blge 0xff925f78 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addseq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + subseq pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfc53 │ │ │ │ - @ instruction: 0xf004bb9f │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ + @ instruction: 0xf7fdfc51 │ │ │ │ + @ instruction: 0xf3c4bb9d │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ stmib sp, {r0, r1, r9, lr}^ │ │ │ │ - vsubw.u8 q9, q2, d7 │ │ │ │ - movwls r3, #25347 @ 0x6303 │ │ │ │ + @ instruction: 0xf0043206 │ │ │ │ + movwls r0, #33551 @ 0x830f │ │ │ │ cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - blge 0xff3a5fe0 │ │ │ │ + blge 0xff325fa8 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdffdf │ │ │ │ - @ instruction: 0xf3c4bb8c │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - andcs r3, pc, #1610612736 @ 0x60000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwcs r2, #62216 @ 0xf308 │ │ │ │ - moveq pc, #192, 4 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - addsmi r4, r3, #35 @ 0x23 │ │ │ │ - blge 0xfed26014 │ │ │ │ + @ instruction: 0xf7fdffdd │ │ │ │ + @ instruction: 0xf3c4bb8a │ │ │ │ + andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ + movwcs r9, #774 @ 0x306 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + vsubw.s8 q9, q0, d15 │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ + eormi r0, r3, r0, lsl #5 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r4, [r7], #-659 @ 0xfffffd6d │ │ │ │ + blge 0xfeca5fdc │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfb6b │ │ │ │ - vbic.i16 , #49664 @ 0xc200 │ │ │ │ - movwls r2, #45315 @ 0xb103 │ │ │ │ - movwcs r9, #521 @ 0x209 │ │ │ │ + @ instruction: 0xf7fdfb69 │ │ │ │ + movwcs fp, #7024 @ 0x1b70 │ │ │ │ + tstls fp, r9, lsl #4 │ │ │ │ + movwls r2, #25088 @ 0x6200 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf4149308 │ │ │ │ - @ instruction: 0xf04f4470 │ │ │ │ - tstls sl, r1, lsl #6 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - blge 0xfe726044 │ │ │ │ + ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ + @ instruction: 0xf47d9207 │ │ │ │ + stmdbge r6, {r0, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6474628 │ │ │ │ + vmlal.s q9, d0, d1[4] │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + stc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ + bllt 0x15a6e20 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149306 │ │ │ │ + @ instruction: 0xf47d6370 │ │ │ │ + ldrmi sl, [sl], -r3, lsl #23 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfc09 │ │ │ │ - vorr.i16 , #50432 @ 0xc500 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - andls r4, r8, #-1073741824 @ 0xc0000000 │ │ │ │ - smlabtcc r6, sp, r9, lr │ │ │ │ - cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - blge 0xfe1a6070 │ │ │ │ - stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdff97 │ │ │ │ - beq 0x957b9c │ │ │ │ + @ instruction: 0xff96f7f3 │ │ │ │ + bllt 0x1166e44 │ │ │ │ + stmdbge r6, {r0, r1, r5, r9, fp} │ │ │ │ + tsteq fp, r8, lsr #12 │ │ │ │ + tstmi r3, #-1342177271 @ 0xb0000009 │ │ │ │ + @ instruction: 0xf7f29306 │ │ │ │ + @ instruction: 0xf7fdfd4d │ │ │ │ + @ instruction: 0x43a3bb38 │ │ │ │ + blge 0x1c26060 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addslt r0, fp, #-1073741818 @ 0xc0000006 │ │ │ │ - movwls r4, #25363 @ 0x6313 │ │ │ │ - stc2l 7, cr15, [lr, #-968] @ 0xfffffc38 │ │ │ │ - bllt 0xee6e94 │ │ │ │ - @ instruction: 0xf47d43a3 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fdfbc5 │ │ │ │ - svcvs 0x0068bb30 │ │ │ │ - b 0x112d024 │ │ │ │ - @ instruction: 0xf0ba1000 │ │ │ │ - vrecps.f32 d31, d7, d25 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ - vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ - ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - blx 0xff9a51d2 │ │ │ │ - vst1.64 {d30-d32}, [pc], r2 │ │ │ │ - vmlal.s q11, d0, d0[4] │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - vst4.8 {d29-d32}, [pc :128] │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - blge 0x13a60e0 │ │ │ │ - blvc 0xff1e456c │ │ │ │ - vsubl.s8 q9, d0, d15 │ │ │ │ - vsubl.u8 q8, d20, d16 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - tstcs pc, r3, lsl #12 │ │ │ │ + blx 0xff1a6e3e │ │ │ │ + bllt 0xc66e6c │ │ │ │ + subsne r6, fp, r8, ror #30 │ │ │ │ + andne lr, r0, r3, asr #20 │ │ │ │ + @ instruction: 0xff3af0ba │ │ │ │ + mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ + orrscs pc, r5, #192, 4 │ │ │ │ + andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + @ instruction: 0xf0c06819 │ │ │ │ + strb pc, [r0], r5, ror #23 @ │ │ │ │ + rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + mlale lr, r3, r2, r4 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + andcs sl, pc, #76800 @ 0x12c00 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs r9, #774 @ 0x306 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + strcc pc, [r3], -r4, asr #7 │ │ │ │ + tstcs pc, r3, lsr #22 │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ - strcc lr, [r6], -sp, asr #19 │ │ │ │ - andsmi r0, r4, r3, lsr #22 │ │ │ │ - stc 2, cr4, [sp, #560] @ 0x230 │ │ │ │ - subsle r7, r2, r8, lsl #22 │ │ │ │ + @ instruction: 0x96074014 │ │ │ │ + subsle r4, r1, ip, lsl #5 │ │ │ │ @ instruction: 0xf47d4294 │ │ │ │ @ instruction: 0xf8d5ab35 │ │ │ │ ldrbeq r2, [r0], r8, asr #1 │ │ │ │ - blge 0xca6518 │ │ │ │ + blge 0xca64dc │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ mrcge 4, 3, APSR_nzcv, cr12, cr13, {3} │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ strcc r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ @ instruction: 0xf7fdfcb1 │ │ │ │ - vldr s22, [pc, #932] @ 0x692e4 │ │ │ │ - @ instruction: 0xf3c47bb1 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, r9, sl, ip, sp}^ │ │ │ │ - movwcs r3, #62982 @ 0xf606 │ │ │ │ - moveq pc, #192, 4 │ │ │ │ - andcs r0, pc, #33792 @ 0x8400 │ │ │ │ + vmull.u , d20, d1[6] │ │ │ │ + andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ + movwcs r9, #774 @ 0x306 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + vsubw.s8 q9, q0, d15 │ │ │ │ + vsubw.u8 q8, q10, d16 │ │ │ │ + bleq 0x8b6728 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ - addsmi r4, r4, #28 │ │ │ │ - blvc 0x2a4598 │ │ │ │ - addsmi sp, ip, #20 │ │ │ │ - blge 0x3a6160 │ │ │ │ - ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - @ instruction: 0xf57d015f │ │ │ │ - strbeq sl, [ip, r7, lsl #22] │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr4, cr13, {1} │ │ │ │ - andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0x9608441e │ │ │ │ - stc2 7, cr15, [r8], {252} @ 0xfc │ │ │ │ - blt 0xff0a6f84 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr4, cr12, {7} │ │ │ │ - blt 0xfef66f90 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r6, #964] @ 0x3c4 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfc1f │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0x9607401c │ │ │ │ + mulsle r4, r4, r2 │ │ │ │ + @ instruction: 0xf47d429c │ │ │ │ + @ instruction: 0xf8d5ab0d │ │ │ │ + cmpeq pc, r8, asr #1 │ │ │ │ + blge 0x2a652c │ │ │ │ + @ instruction: 0xf53d07cc │ │ │ │ + movwcs sl, #7765 @ 0x1e55 │ │ │ │ + stmdbge r6, {r0, r1, r9, sp} │ │ │ │ + ldrmi r4, [lr], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xf7fc9608 │ │ │ │ + @ instruction: 0xf7fdfc89 │ │ │ │ + stmdbge r6, {r0, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfddf │ │ │ │ - strtmi fp, [r1], -r6, lsr #21 │ │ │ │ + @ instruction: 0xf7fdfe15 │ │ │ │ + @ instruction: 0x4621babc │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fdb1 │ │ │ │ - andcs r3, r9, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf8d5fddf │ │ │ │ + andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - stc2 7, cr15, [sl], {246} @ 0xf6 │ │ │ │ - blt 0xfe626fd8 │ │ │ │ + stc2 7, cr15, [r0], #-984 @ 0xfffffc28 │ │ │ │ + blt 0xfeba6f70 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + stc2l 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ + blt 0xfea66f7c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r8, #964]! @ 0x3c4 │ │ │ │ - @ instruction: 0xf57d02e4 │ │ │ │ - stmdbge r6, {r0, r3, r6, r7, r9, fp, sp, pc} │ │ │ │ + stc2l 7, cr15, [sl, #964] @ 0x3c4 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r0, r3, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfbcb │ │ │ │ - strtmi fp, [r1], -r9, lsl #21 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsceq r4, r7, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf7f6d403 │ │ │ │ - @ instruction: 0xf7fdfd93 │ │ │ │ - @ instruction: 0xf7f6ba7e │ │ │ │ - @ instruction: 0xf7fdfb57 │ │ │ │ - @ instruction: 0x4621ba79 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - movwcs pc, #7533 @ 0x1d6d @ │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdf8b7 │ │ │ │ - bcs 0x4579ec │ │ │ │ - bcs 0x3dd13c │ │ │ │ - strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vsubl.s8 q11, d0, d5 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - blx 0xff2a7028 │ │ │ │ - blt 0x17a704c │ │ │ │ - andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - movwcs sl, #10895 @ 0x2a8f │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdf833 │ │ │ │ - strtmi fp, [r1], -lr, asr #20 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - movwcs pc, #3393 @ 0xd41 @ │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdf88b │ │ │ │ - stmdage r6, {r0, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfc0b │ │ │ │ + stmdage r6, {r0, r1, r2, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f14621 │ │ │ │ - rsceq pc, r0, #10432 @ 0x28c0 │ │ │ │ - stmdbge r6, {r0, r2, sl, ip, lr, pc} │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfbd7 │ │ │ │ - @ instruction: 0xf8d5ba36 │ │ │ │ - andcs r3, r8, #136 @ 0x88 │ │ │ │ + rsceq pc, r0, #13, 28 @ 0xd0 │ │ │ │ + bge 0xff3265a8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfe227090 │ │ │ │ - blt 0xb270b0 │ │ │ │ - @ instruction: 0xf47d2b00 │ │ │ │ - strcs sl, [r1], #-3505 @ 0xfffff24f │ │ │ │ - @ instruction: 0x461ae7bd │ │ │ │ + blx 0xff3a6f96 │ │ │ │ + blt 0xfe326fb4 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + mcr2 7, 0, pc, cr0, cr1, {7} @ │ │ │ │ + stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ + strle r0, [r3], #-741 @ 0xfffffd1b │ │ │ │ + ldc2 7, cr15, [r4, #984] @ 0x3d8 │ │ │ │ + blt 0x2066fcc │ │ │ │ + blx 0x16a6fb6 │ │ │ │ + blt 0x1f26fd4 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + stc2 7, cr15, [r6, #964] @ 0x3c4 │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf804f7f4 │ │ │ │ - blt 0x8670c8 │ │ │ │ + @ instruction: 0xf8b8f7f5 │ │ │ │ + blt 0x1c26fec │ │ │ │ + suble r2, r0, pc, lsl #20 │ │ │ │ + svclt 0x000c2a0d │ │ │ │ + strcs r2, [r1], #-1026 @ 0xfffffbfe │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + sbcpl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfac9 │ │ │ │ + vst1.16 {d27-d28}, [pc :64]! │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + bge 0xfe4a621c │ │ │ │ + andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf834f7f4 │ │ │ │ + blt 0x146702c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r0, #964] @ 0x3c4 │ │ │ │ - ldrle r0, [ip], #-737 @ 0xfffffd1f │ │ │ │ + ldc2l 7, cr15, [sl, #-964] @ 0xfffffc3c │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr6, cr5, {7} @ │ │ │ │ - blt 0x5670e0 │ │ │ │ + @ instruction: 0xf88cf7f5 │ │ │ │ + blt 0x1127044 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r4, #-964]! @ 0xfffffc3c │ │ │ │ - strle r0, [r5], #-740 @ 0xfffffd1c │ │ │ │ + ldc2 7, cr15, [r8, #964]! @ 0x3c4 │ │ │ │ + strle r0, [r5], #-738 @ 0xfffffd1e │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r0, #-984] @ 0xfffffc28 │ │ │ │ - blt 0x2670f8 │ │ │ │ + blx 0xff6a7032 │ │ │ │ + blt 0xe6705c │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r1, r4, r5, r9, sl, lr} │ │ │ │ + stmdbge r6, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdfa57 │ │ │ │ - @ instruction: 0xf8d5b9fb │ │ │ │ - andcs r3, r9, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf7fdfa87 │ │ │ │ + blcs 0x9792c │ │ │ │ + ldcge 4, cr15, [r2, #500]! @ 0x1f4 │ │ │ │ + ldr r2, [sp, r1, lsl #8]! │ │ │ │ + stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f44628 │ │ │ │ + @ instruction: 0xf7fdf805 │ │ │ │ + strtmi fp, [r1], -r0, lsr #20 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + rsceq pc, r3, #9536 @ 0x2540 │ │ │ │ + stmdbge r6, {r2, r3, r4, sl, ip, lr, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fdfe07 │ │ │ │ + @ instruction: 0x4621ba14 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + rsceq pc, r1, #8768 @ 0x2240 │ │ │ │ + stmdbge r6, {r0, r2, sl, ip, lr, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdfd11 │ │ │ │ + @ instruction: 0xf8d5ba08 │ │ │ │ + ldrtmi r3, [r2], -r8, lsl #1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x13a7104 │ │ │ │ - ldmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ - ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf82ef7f5 │ │ │ │ - stmiblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - svceq 0x0020f5b3 │ │ │ │ - bge 0x726344 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - svccs 0x0070f414 │ │ │ │ - andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ + blx 0x16a70b0 │ │ │ │ + ldmiblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r0, r3, r9, sp} │ │ │ │ + @ instruction: 0xf0034628 │ │ │ │ + @ instruction: 0xf7f6030f │ │ │ │ + @ instruction: 0xf7fdfa4d │ │ │ │ + @ instruction: 0x4621b9f1 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + movwcs pc, #3325 @ 0xcfd @ │ │ │ │ + stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fdf82f │ │ │ │ + @ instruction: 0xf5b3b9e5 │ │ │ │ + @ instruction: 0xf47d0f20 │ │ │ │ + andcs sl, r0, #110592 @ 0x1b000 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + svccs 0x0070f414 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - bge 0x1a6370 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ + bge 0x226330 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - blx 0xa7166 │ │ │ │ - ldmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x127126 │ │ │ │ + stmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf10002e1 │ │ │ │ - bcs 0x109c34 │ │ │ │ - adcshi pc, lr, #0 │ │ │ │ + bcs 0x109bd4 │ │ │ │ + adcshi pc, r6, #0 │ │ │ │ @ instruction: 0xf47d2a03 │ │ │ │ - blmi 0x693960 │ │ │ │ - blls 0x443218 │ │ │ │ + blmi 0xff113928 │ │ │ │ + blls 0x4431d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47e0300 │ │ │ │ - strtmi sl, [r8], -r2, lsl #27 │ │ │ │ + strtmi sl, [r8], -r3, lsl #27 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ - @ instruction: 0xf004ba2d │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d7 │ │ │ │ + vmlsl.u8 , d4, d31 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - b 0x5715e4 │ │ │ │ - tstls r9, r3, lsl #4 │ │ │ │ - @ instruction: 0xf5b2d02c │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r8, #0, 2 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r9, r7, #1073741826 @ 0x40000002 │ │ │ │ + andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ + @ instruction: 0xf5b2d026 │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #6601 @ 0x19c9 │ │ │ │ + movwcs sl, #6603 @ 0x19cb │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - @ instruction: 0xf9b0f7f4 │ │ │ │ - stmiblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andeq r0, r0, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - addseq lr, r0, r8, lsr #10 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf9b2f7f4 │ │ │ │ + stmiblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - rsbeq r9, r6, #-1073741823 @ 0xc0000001 │ │ │ │ - movwls sp, #34071 @ 0x8517 │ │ │ │ - andls r2, r6, #0, 6 │ │ │ │ + @ instruction: 0xf0049106 │ │ │ │ + rsbeq r0, r1, #-268435456 @ 0xf0000000 │ │ │ │ + stmib sp, {r0, r1, r2, r4, r8, sl, ip, lr, pc}^ │ │ │ │ + movwcs r2, #775 @ 0x307 │ │ │ │ @ instruction: 0xf4149309 │ │ │ │ @ instruction: 0xf47d4370 │ │ │ │ - strcs sl, [r1], -r9, lsr #19 │ │ │ │ + @ instruction: 0x2601a9b1 │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf990f7f4 │ │ │ │ - stmdblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf998f7f4 │ │ │ │ + stmdblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfae1 │ │ │ │ - movwls fp, #35168 @ 0x8960 │ │ │ │ - andls r2, r6, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf7fdfae9 │ │ │ │ + movwls fp, #35176 @ 0x8968 │ │ │ │ + andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ strls r3, [r9], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0xff5a7238 │ │ │ │ - ldmdblt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff7a71ec │ │ │ │ + ldmdblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ @ instruction: 0xf5b33203 │ │ │ │ @ instruction: 0xf3c42f70 │ │ │ │ stmib sp, {r7, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf47d2406 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r2, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdf97f │ │ │ │ - vbic.i16 d27, #206 @ 0x00ce │ │ │ │ - @ instruction: 0xf00312c4 │ │ │ │ - stmib sp, {r0, r1, r8, r9}^ │ │ │ │ - @ instruction: 0xf004230a │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - movwcs r3, #520 @ 0x208 │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ - vst2.8 {d18-d21}, [pc], r6 │ │ │ │ + @ instruction: 0xf7fdf987 │ │ │ │ + vmul.f , q2, d2[1] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + andls r0, r8, #201326592 @ 0xc000000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vst2.8 {d25-d28}, [pc], r9 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - andsmi r0, ip, r0, asr #6 │ │ │ │ + andcs r0, r1, r0, asr #6 │ │ │ │ + andsmi r2, ip, r0, lsl #2 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ @ instruction: 0xf5b4d00f │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #2397 @ 0x95d │ │ │ │ + movwcs sl, #2405 @ 0x965 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + rsbsvc pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59300 │ │ │ │ - @ instruction: 0xf7fdf917 │ │ │ │ - movwcs fp, #6423 @ 0x1917 │ │ │ │ + @ instruction: 0xf7fdf91f │ │ │ │ + movwcs fp, #6431 @ 0x191f │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + rsbcs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdf90b │ │ │ │ - @ instruction: 0xf3c4b90b │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - andcs r3, pc, #1610612736 @ 0x60000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf6402308 │ │ │ │ - vsubw.s8 , q0, d15 │ │ │ │ - eormi r0, r3, r0, lsr #7 │ │ │ │ + @ instruction: 0xf7fdf913 │ │ │ │ + vorr.i16 d27, #195 @ 0x00c3 │ │ │ │ + andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ + movwcs r9, #774 @ 0x306 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + movwvc pc, #63040 @ 0xf640 @ │ │ │ │ + moveq pc, #192, 4 │ │ │ │ andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0009407 │ │ │ │ @ instruction: 0xf640808f │ │ │ │ vhsub.s8 d6, d0, d15 │ │ │ │ vaddl.s8 q12, d16, d27 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - mrshi pc, (UNDEF: 2) @ │ │ │ │ + mrshi pc, (UNDEF: 4) @ │ │ │ │ andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf640812f │ │ │ │ vsubl.s8 q10, d0, d15 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - ldmdbge r8, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r0!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf8d1 │ │ │ │ - @ instruction: 0xf3c4b8d8 │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf004320a │ │ │ │ - movwcs r0, #527 @ 0x20f │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - stmib sp, {r0, r1, r9, lr}^ │ │ │ │ - @ instruction: 0xf4143206 │ │ │ │ + @ instruction: 0xf7fdf8d9 │ │ │ │ + vmul.i , q10, d0[4] │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + andls r0, r7, #1006632960 @ 0x3c000000 │ │ │ │ + movwls r2, #37377 @ 0x9201 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + andcs r9, r0, #1610612736 @ 0x60000000 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + andls r2, r8, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf414930a │ │ │ │ @ instruction: 0xf47d4370 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r2, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ - @ instruction: 0xf96cf7f5 │ │ │ │ - ldmlt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf974f7f5 │ │ │ │ + stmialt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ svccs 0x007ff414 │ │ │ │ @ instruction: 0xf47d9306 │ │ │ │ - blmi 0xff3d375c │ │ │ │ - blls 0x44341c │ │ │ │ + blmi 0x1193730 │ │ │ │ + blls 0x4433d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47e0300 │ │ │ │ - strtmi sl, [r8], -r0, lsl #25 │ │ │ │ + strtmi sl, [r8], -r7, lsl #25 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ - @ instruction: 0xf404be71 │ │ │ │ - @ instruction: 0xf0042370 │ │ │ │ - @ instruction: 0xf5b3020f │ │ │ │ - @ instruction: 0xf3c42f70 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf47d4206 │ │ │ │ - stmdbge r6, {r0, r4, r6, r7, fp, sp, pc} │ │ │ │ + @ instruction: 0xf404be79 │ │ │ │ + vbic.i32 q9, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf5b33203 │ │ │ │ + @ instruction: 0xf0042f70 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf47d2406 │ │ │ │ + stmdbge r6, {r0, r3, r4, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfe37 │ │ │ │ - @ instruction: 0x2140b892 │ │ │ │ + @ instruction: 0xf7fdfe3f │ │ │ │ + @ instruction: 0x2140b89a │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andsle r4, r6, sl, lsl #5 │ │ │ │ mlasle r4, sl, r2, r4 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - ldmge lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmiage r6, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff2273d6 │ │ │ │ + blx 0xffa2738a │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdf8d1 │ │ │ │ - @ instruction: 0x4621b875 │ │ │ │ + @ instruction: 0xf7fdf8d9 │ │ │ │ + @ instruction: 0x4621b87d │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fbb7 │ │ │ │ + @ instruction: 0xf8d5fbd7 │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf8c2f7f6 │ │ │ │ - stmdalt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8caf7f6 │ │ │ │ + stmdalt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf859 │ │ │ │ - strtmi fp, [r1], -r0, ror #16 │ │ │ │ + @ instruction: 0xf7fdf861 │ │ │ │ + strtmi fp, [r1], -r8, ror #16 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdf9f7 │ │ │ │ - @ instruction: 0x4621b856 │ │ │ │ + @ instruction: 0xf7fdf9ff │ │ │ │ + @ instruction: 0x4621b85e │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fb97 │ │ │ │ + @ instruction: 0xf8d5fbb7 │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf8a2f7f6 │ │ │ │ - stmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8aaf7f6 │ │ │ │ + stmdalt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xd05d4293 │ │ │ │ + @ instruction: 0xd05f4293 │ │ │ │ andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r6, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r5, r6, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfad3 │ │ │ │ - bcs 0x1897580 │ │ │ │ - stmdage ip!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fdfadb │ │ │ │ + bcs 0x1897554 │ │ │ │ + ldmdage r4!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1da747a │ │ │ │ + blx 0xfe5a742e │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [ip], {245} @ 0xf5 │ │ │ │ - stmdalt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [r4], #-980 @ 0xfffffc2c │ │ │ │ + ldmdalt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + addseq lr, r0, r8, lsr #10 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ rsbsvs pc, r0, pc, asr #8 │ │ │ │ addeq pc, r0, r0, asr #5 │ │ │ │ movweq lr, #6660 @ 0x1a04 │ │ │ │ andsle r4, pc, r3, lsl #5 │ │ │ │ vst2.8 {d29-d30}, [pc :256], ip │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ - vst4.16 {d29-d32}, [pc :256], r6 │ │ │ │ + vst4.16 {d29-d32}, [pc :256], r4 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ - addhi pc, r6, r0 │ │ │ │ + addhi pc, r4, r0 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r0, r2, r6, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r6, fp, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - movwls r3, #29443 @ 0x7303 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x6950c │ │ │ │ - strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ - stc2l 7, cr15, [r0, #976]! @ 0x3d0 │ │ │ │ - svclt 0x00fcf7fc │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwmi lr, #31181 @ 0x79cd │ │ │ │ + stc2l 7, cr15, [r6, #976]! @ 0x3d0 │ │ │ │ + stmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r9, #33290 @ 0x820a │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - movwls r4, #37891 @ 0x9403 │ │ │ │ - andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ - stc2 7, cr15, [sl, #-1008] @ 0xfffffc10 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + ldc2 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ + svclt 0x00f1f7fc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0x1a74ee │ │ │ │ svclt 0x00ebf7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x27534 │ │ │ │ + blx 0xfeca74f8 │ │ │ │ svclt 0x00e5f7fc │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfeb27540 │ │ │ │ - svclt 0x00dff7fc │ │ │ │ rsbvs pc, r0, pc, asr #8 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ - eorle r4, r7, r3, lsl #5 │ │ │ │ - subsle r4, pc, fp, lsl #5 │ │ │ │ + eorle r4, r5, r3, lsl #5 │ │ │ │ + subsle r4, sp, fp, lsl #5 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0xf004a809 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - vst2.8 {d4-d7}, [r4], r3 │ │ │ │ - stmib sp, {r4, r5, r6, sl, lr}^ │ │ │ │ - @ instruction: 0xf5b43206 │ │ │ │ - @ instruction: 0xf04f4f70 │ │ │ │ - @ instruction: 0xf04f020f │ │ │ │ - stmib sp, {r8, r9}^ │ │ │ │ - @ instruction: 0xf47c2308 │ │ │ │ - andcs sl, r1, #988 @ 0x3dc │ │ │ │ + vmlal.u8 q13, d4, d15 │ │ │ │ + andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ + movwcs r9, #774 @ 0x306 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + streq pc, [pc], #-4 @ 0x69544 │ │ │ │ + @ instruction: 0xf47c9407 │ │ │ │ + andcs sl, r1, #1020 @ 0x3fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff4ef7fb │ │ │ │ - svclt 0x00b7f7fc │ │ │ │ + @ instruction: 0xff56f7fb │ │ │ │ + svclt 0x00bff7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfe7a759c │ │ │ │ - svclt 0x00b1f7fc │ │ │ │ + blx 0xfe9a7550 │ │ │ │ + svclt 0x00b9f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r9, #33290 @ 0x820a │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - movwls r4, #37891 @ 0x9403 │ │ │ │ - andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ - ldc2 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - svclt 0x009ff7fc │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - vst2.8 {d4-d7}, [r4], r3 │ │ │ │ - andcs r4, pc, r0, ror r4 @ │ │ │ │ - @ instruction: 0xf5b42100 │ │ │ │ - movwls r4, #28528 @ 0x6f70 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + stc2 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ + svclt 0x00a7f7fc │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vst2.8 {d9-d12}, [r4], r6 │ │ │ │ + andcs r4, pc, r0, ror r3 @ │ │ │ │ + streq pc, [pc], #-4 @ 0x69598 │ │ │ │ + @ instruction: 0xf5b32100 │ │ │ │ + strls r4, [r7], #-3952 @ 0xfffff090 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - svcge 0x00c8f47c │ │ │ │ + svcge 0x00d0f47c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff20f7fb │ │ │ │ - svclt 0x0089f7fc │ │ │ │ + @ instruction: 0xff28f7fb │ │ │ │ + svclt 0x0091f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r9, #33290 @ 0x820a │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - movwls r4, #37891 @ 0x9403 │ │ │ │ - andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ - stc2l 7, cr15, [r4], {252} @ 0xfc │ │ │ │ - svclt 0x0077f7fc │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + stc2l 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + svclt 0x007ff7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r9, #33290 @ 0x820a │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - movwls r4, #37891 @ 0x9403 │ │ │ │ - andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ - ldc2 7, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ - svclt 0x0065f7fc │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + ldc2 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ + svclt 0x006df7fc │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vst2.8 {d25-d28}, [pc], r6 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - andcs r0, r0, #64, 6 │ │ │ │ - andls r4, r9, #35 @ 0x23 │ │ │ │ - adcshi pc, r6, r0 │ │ │ │ + @ instruction: 0xf3c40340 │ │ │ │ + andcs r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ + eormi r9, r3, r8, lsl #2 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + tstls r7, r9, lsl #4 │ │ │ │ + adcshi pc, r4, r0 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - svcge 0x0088f47c │ │ │ │ + svcge 0x0090f47c │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xff70f7f3 │ │ │ │ - svclt 0x0047f7fc │ │ │ │ + @ instruction: 0xff78f7f3 │ │ │ │ + svclt 0x004ff7fc │ │ │ │ cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q10, #3840 @ 0x00000f00 │ │ │ │ @ instruction: 0xf004020f │ │ │ │ addsmi r0, r3, #251658240 @ 0xf000000 │ │ │ │ @ instruction: 0xf47c9406 │ │ │ │ - stmdbge r6, {r0, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fcf825 │ │ │ │ - @ instruction: 0xf3c4bf32 │ │ │ │ - blcs 0x1e723cc │ │ │ │ - blcs 0x1edd6c8 │ │ │ │ - stmdbge r1, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x0062f7fc │ │ │ │ + @ instruction: 0xf7fcf82d │ │ │ │ + @ instruction: 0xf3c4bf3a │ │ │ │ + blcs 0x1e72380 │ │ │ │ + blcs 0x1edd67c │ │ │ │ + stmdbge r7, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x006af7fc │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ - strbeq r9, [r7, #776]! @ 0x308 │ │ │ │ + strbeq r9, [r0, #776]! @ 0x308 │ │ │ │ orrpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwls r9, #29190 @ 0x7206 │ │ │ │ - svcge 0x0056f53c │ │ │ │ + svcge 0x005ef53c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2l 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ - svclt 0x0017f7fc │ │ │ │ - addseq lr, r0, r8, lsr #10 │ │ │ │ + ldc2l 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ + svclt 0x001ff7fc │ │ │ │ vsubl.u8 , d4, d11 │ │ │ │ movwls r2, #33283 @ 0x8203 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - movwls r0, #29199 @ 0x720f │ │ │ │ - andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + movwls r4, #37379 @ 0x9203 │ │ │ │ + andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf4149306 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 q11, #2304 @ 0x00000900 │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ - @ instruction: 0xffacf7f4 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr8, cr12, {7} │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xffb6f7f4 │ │ │ │ + svclt 0x0002f7fc │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svcvs 0x0070f414 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf47c9306 │ │ │ │ - movwcs sl, #7973 @ 0x1f25 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf47c9308 │ │ │ │ + movwcs sl, #7983 @ 0x1f2f │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfb37 │ │ │ │ - @ instruction: 0xf44fbee4 │ │ │ │ + @ instruction: 0xf7fcfb41 │ │ │ │ + @ instruction: 0xf44fbeee │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf3c40340 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049206 │ │ │ │ + andls r0, r8, #-268435456 @ 0xf0000000 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ @ instruction: 0xf5b2d03d │ │ │ │ @ instruction: 0xf47c7f00 │ │ │ │ - movwcs sl, #7945 @ 0x1f09 │ │ │ │ + movwcs sl, #7955 @ 0x1f13 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfcad │ │ │ │ - @ instruction: 0xf004bec8 │ │ │ │ - vaddl.u8 q8, d4, d15 │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf4144203 │ │ │ │ - stmib sp, {r7, r8, r9}^ │ │ │ │ - andle r0, lr, r7, lsl #2 │ │ │ │ - andls r2, r6, #0, 6 │ │ │ │ + @ instruction: 0xf7fcfcb7 │ │ │ │ + @ instruction: 0xf3c4bed2 │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + @ instruction: 0xf414060f │ │ │ │ + smlabbls r6, r0, r3, r0 │ │ │ │ + andle r9, lr, r8, lsl #4 │ │ │ │ + strls r2, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf4149309 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - ldrmi sl, [sl], -pc, ror #29 │ │ │ │ + @ instruction: 0x461aaef9 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f39300 │ │ │ │ - @ instruction: 0xf7fcfed7 │ │ │ │ - andls fp, r6, #2784 @ 0xae0 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - vsubl.u8 q9, d4, d1 │ │ │ │ - strls r3, [r9], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf824f7f4 │ │ │ │ - mcrlt 7, 5, pc, cr3, cr12, {7} @ │ │ │ │ + @ instruction: 0xf7fcfee1 │ │ │ │ + stmdbge r6, {r3, r4, r5, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-1543 @ 0xfffff9f9 │ │ │ │ + @ instruction: 0xf82ef7f4 │ │ │ │ + mcrlt 7, 5, pc, cr13, cr12, {7} @ │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mcrrlt 7, 15, pc, r8, cr12 @ │ │ │ │ + mrrclt 7, 15, pc, r2, cr12 @ │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fcf817 │ │ │ │ - movwcs fp, #7830 @ 0x1e96 │ │ │ │ + @ instruction: 0xf7fcf821 │ │ │ │ + movwcs fp, #7840 @ 0x1ea0 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4], #-972 @ 0xfffffc34 │ │ │ │ - mcrlt 7, 4, pc, cr15, cr12, {7} @ │ │ │ │ + ldc2l 7, cr15, [lr], #-972 @ 0xfffffc34 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr9, cr12, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xb08a4bba │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf04007aa │ │ │ │ stmiavs r3!, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf1131d2e │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf507813b │ │ │ │ @ instruction: 0xf8d45008 │ │ │ │ strtmi r7, [sl], -r0, lsl #1 │ │ │ │ andscc r6, r0, r5, ror #10 │ │ │ │ @ instruction: 0xf06f4621 │ │ │ │ - @ instruction: 0x4605fff3 │ │ │ │ + @ instruction: 0x4605ffff │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ @ instruction: 0xf8d480cb │ │ │ │ strtvs r0, [r5], -r8, asr #1 │ │ │ │ vaddl.u8 q11, d16, d22 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ msrhi CPSR_fxc, r0, asr #32 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svceq 0x0029812e │ │ │ │ @ instruction: 0xf000290f │ │ │ │ stmdbcs lr, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ strtmi sp, [r0], -r2 │ │ │ │ - ldc2l 7, cr15, [lr], #-980 @ 0xfffffc2c │ │ │ │ + stc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mcrr2 0, 3, pc, r6, cr1 @ │ │ │ │ + mrrc2 0, 3, pc, r0, cr1 @ │ │ │ │ cmple sl, r0, lsl #16 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf1400793 │ │ │ │ vst4. {d24-d27}, [pc :256]! │ │ │ │ @ instruction: 0xf6c06360 │ │ │ │ eormi r4, fp, r0, lsl #6 │ │ │ │ svcvs 0x0040f1b3 │ │ │ │ @@ -91521,49 +91501,49 @@ │ │ │ │ stmdacc r3, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldclvs 2, cr0, [r0, #-940]! @ 0xfffffc54 │ │ │ │ subshi pc, r1, #64, 2 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0c06819 │ │ │ │ - ldclvs 8, cr15, [r1, #-948]! @ 0xfffffc4c │ │ │ │ + ldclvs 8, cr15, [r1, #-996]! @ 0xfffffc1c │ │ │ │ eoreq pc, r8, r6, asr r8 @ │ │ │ │ - @ instruction: 0xf80ef0c3 │ │ │ │ + @ instruction: 0xf81af0c3 │ │ │ │ @ instruction: 0xf8566d71 │ │ │ │ @ instruction: 0xf0c30027 │ │ │ │ - @ instruction: 0xf856f823 │ │ │ │ + @ instruction: 0xf856f82f │ │ │ │ rscscs r1, pc, #39 @ 0x27 │ │ │ │ @ instruction: 0xf0bd4608 │ │ │ │ - cdpvs 15, 6, cr15, cr3, cr11, {6} │ │ │ │ + mcrvs 15, 3, pc, cr3, cr7, {6} @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 0, 5, r8, cr0, cr11, {5} │ │ │ │ - ldc2l 0, cr15, [sl, #756] @ 0x2f4 │ │ │ │ + stc2l 0, cr15, [r6, #756]! @ 0x2f4 │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ vqsub.s8 d24, d23, d11 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46062395 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf0ba681f │ │ │ │ - ldmdbmi fp, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi fp, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf0254632 │ │ │ │ ldrbtmi r0, [r9], #-1283 @ 0xfffffafd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500443b │ │ │ │ @ instruction: 0xf8d071a8 │ │ │ │ @ instruction: 0xf0ba0150 │ │ │ │ - movwcs pc, #11313 @ 0x2c31 @ │ │ │ │ + movwcs pc, #11325 @ 0x2c3d @ │ │ │ │ movwpl lr, #10692 @ 0x29c4 │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrshi pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -91574,77 +91554,77 @@ │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ ldr fp, [r2, -r5, lsl #20]! │ │ │ │ sbccc pc, r0, #192, 6 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blcc 0x1e6d3ac │ │ │ │ + blcc 0x1e6d35c │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ mulseq r4, r1, r0 │ │ │ │ ldrsbteq r0, [r8], #-0 │ │ │ │ strdeq r0, [r6], -lr │ │ │ │ andseq pc, r7, #335544321 @ 0x14000001 │ │ │ │ movwvs pc, #965 @ 0x3c5 @ │ │ │ │ strtmi sl, [r0], -r3, lsl #18 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ movwls r0, #12379 @ 0x305b │ │ │ │ - stc2l 7, cr15, [lr], #-964 @ 0xfffffc3c │ │ │ │ + ldc2l 7, cr15, [r8], #-964 @ 0xfffffc3c │ │ │ │ orrle r2, ip, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 0, 7, pc, cr12, cr0, {1} │ │ │ │ + @ instruction: 0xff12f030 │ │ │ │ orrle r2, r6, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff1af025 │ │ │ │ + @ instruction: 0xff26f025 │ │ │ │ orrle r2, r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9a0f02b │ │ │ │ + @ instruction: 0xf9aef02b │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsub16mi sl, r9, sl │ │ │ │ @ instruction: 0xf02b4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0073f47f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1728 @ 0x6c0 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 12 @ 0xc000000 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ @ instruction: 0xf8d4d10e │ │ │ │ ldrbeq r3, [r9, -r8, asr #1] │ │ │ │ @ instruction: 0xf8d4d50a │ │ │ │ @ instruction: 0x079a30f8 │ │ │ │ strtmi sp, [r9], -r6, lsl #10 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0059f43f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrb pc, [r0, -r1, asr #31] @ │ │ │ │ + ldrb pc, [r0, -fp, asr #31] @ │ │ │ │ @ instruction: 0xf7f02009 │ │ │ │ - movwcs pc, #11385 @ 0x2c79 @ │ │ │ │ + movwcs pc, #11423 @ 0x2c9f @ │ │ │ │ movwvs lr, #10692 @ 0x29c4 │ │ │ │ @ instruction: 0xf04fe780 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffb2f7f9 │ │ │ │ + @ instruction: 0xffbcf7f9 │ │ │ │ @ instruction: 0xf04fe741 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldr pc, [sl, -fp, lsr #31]! │ │ │ │ + @ instruction: 0xe73affb5 │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff2bb38c │ │ │ │ - @ instruction: 0xffc6f7ee │ │ │ │ + blvs 0xff2bb33c │ │ │ │ + @ instruction: 0xffecf7ee │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ ldr r6, [r6, -r3, lsr #11]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r6, sl, r6, asr #11 │ │ │ │ + addeq r6, sl, r6, lsl r6 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r1, fp, r0, ror r3 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ adchi pc, fp, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ @@ -91679,15 +91659,15 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d071ea │ │ │ │ @ instruction: 0xf0ba01d4 │ │ │ │ - movwcs pc, #19233 @ 0x4b21 @ │ │ │ │ + movwcs pc, #19245 @ 0x4b2d @ │ │ │ │ ldrb r6, [r0], r3, ror #1 │ │ │ │ @ instruction: 0x73b8f005 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ stmible fp!, {r0, r2, r3, r6, ip, lr, pc} │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ @ instruction: 0xf1b3d057 │ │ │ │ @ instruction: 0xf47f7fb8 │ │ │ │ @@ -91703,15 +91683,15 @@ │ │ │ │ addhi pc, r2, r0 │ │ │ │ subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ pkhbteq sl, r0, sp, lsl #30 │ │ │ │ svcge 0x001af57f │ │ │ │ @ instruction: 0xf0bd203f │ │ │ │ - strt pc, [r2], r3, asr #25 │ │ │ │ + strt pc, [r2], pc, asr #25 │ │ │ │ mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ vst4.8 {d29-d32}, [pc :256], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ @@ -91721,116 +91701,116 @@ │ │ │ │ svccs 0x0050f5b3 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0xf57f0700 │ │ │ │ @ instruction: 0xf3c5aefb │ │ │ │ @ instruction: 0xf3c55340 │ │ │ │ @ instruction: 0xf00552c1 │ │ │ │ @ instruction: 0x4620011f │ │ │ │ - @ instruction: 0xf882f7fa │ │ │ │ + @ instruction: 0xf88cf7fa │ │ │ │ vst1.16 {d14-d16}, [r5 :256]! │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ strbeq sl, [r7], #3819 @ 0xeeb │ │ │ │ mcrge 5, 7, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf1b3e673 │ │ │ │ @ instruction: 0xf47f7fa8 │ │ │ │ @ instruction: 0xf405aee3 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ - bcs 0x957ec │ │ │ │ + bcs 0x9579c │ │ │ │ mrcge 4, 6, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq lr, [fp, #1637]! @ 0x665 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf53f0707 │ │ │ │ ldrb sl, [r1], r0, ror #28 │ │ │ │ tstpeq pc, r5, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ mcrge 4, 6, pc, cr14, cr15, {3} @ │ │ │ │ @ instruction: 0xf57f0706 │ │ │ │ @ instruction: 0xf04faecb │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrb pc, [r0], -r1, asr #29 @ │ │ │ │ + ldrb pc, [r0], -fp, asr #29 @ │ │ │ │ rsbeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mlale r7, r3, r2, r4 │ │ │ │ rsbseq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0x072aaeb7 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ ldmibvs fp, {r0, r1, r5, r8, sl, fp, sp, lr} │ │ │ │ svcmi 0x0070f413 │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ @ instruction: 0xf0bd203f │ │ │ │ - mcrvs 12, 3, pc, cr3, cr7, {2} @ │ │ │ │ + cdpvs 12, 6, cr15, cr3, cr3, {3} │ │ │ │ rscvs r2, r2, r1, lsl #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe667ae37 │ │ │ │ - mrc2 2, 6, pc, cr2, cr13, {1} │ │ │ │ + mrc2 2, 6, pc, cr10, cr13, {1} │ │ │ │ movweq pc, #61445 @ 0xf005 @ │ │ │ │ @ instruction: 0xf47f2b0f │ │ │ │ @ instruction: 0x4620ae9d │ │ │ │ - ldc2 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ + stc2l 7, cr15, [r0, #960]! @ 0x3c0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe622ae97 │ │ │ │ @ instruction: 0xf57f0681 │ │ │ │ @ instruction: 0xe7e6ae93 │ │ │ │ svceq 0x00e0f015 │ │ │ │ mcrge 4, 6, pc, cr2, cr15, {3} @ │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ - blx 0x14a6002 │ │ │ │ + blx 0x17a5fb2 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - cdp2 7, 9, cr15, cr14, cr14, {7} │ │ │ │ + cdp2 7, 12, cr15, cr4, cr14, {7} │ │ │ │ stmdaeq pc, {r0, r2, ip, sp, lr, pc} @ │ │ │ │ - blx 0x1026026 │ │ │ │ + blx 0x1325fd6 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404607 │ │ │ │ @ instruction: 0xf8948089 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7b5d4 │ │ │ │ + blcs 0x7b584 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ee2204 │ │ │ │ - vmull.p8 , d21, d11 │ │ │ │ - blcs 0x27a970 │ │ │ │ + @ instruction: 0xf3c5feb1 │ │ │ │ + blcs 0x27a920 │ │ │ │ ldmdale r9!, {r1, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0x12957c4 │ │ │ │ + blmi 0x1295774 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vrshr.s64 , q4, #64 │ │ │ │ - ldrmi r0, [pc], #-657 @ 0x69d8c │ │ │ │ + ldrmi r0, [pc], #-657 @ 0x69d3c │ │ │ │ smladls r1, lr, r4, r4 │ │ │ │ stcvs 6, cr9, [r9], #-0 │ │ │ │ - bleq 0x4a80e0 │ │ │ │ + bleq 0x4a8090 │ │ │ │ @ instruction: 0xf502440b │ │ │ │ @ instruction: 0x461a6131 │ │ │ │ - blx 0x19a608c │ │ │ │ + blx 0x1ca603c │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf2416c28 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9} │ │ │ │ - @ instruction: 0xff46f0bf │ │ │ │ + @ instruction: 0xff52f0bf │ │ │ │ @ instruction: 0xf856e5c7 │ │ │ │ @ instruction: 0xf8562027 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - vceq.f32 , , │ │ │ │ + @ instruction: 0xf247fe77 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldclvs 3, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ subseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0bf6819 │ │ │ │ - ldr pc, [r6, #3893]! @ 0xf35 │ │ │ │ - blcs 0x138a10 │ │ │ │ + ldr pc, [r6, #3905]! @ 0xf41 │ │ │ │ + blcs 0x1389c0 │ │ │ │ mrcge 6, 2, APSR_nzcv, cr10, cr15, {1} │ │ │ │ ldrble r0, [r9], #-1000 @ 0xfffffc18 │ │ │ │ strble r0, [r9], #-937 @ 0xfffffc57 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ vrecps.f32 q9, q2, q8 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-1429 @ 0xfffffa6b │ │ │ │ @@ -91839,4445 +91819,4469 @@ │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ strls r9, [r0], -r1, lsl #14 │ │ │ │ @ instruction: 0xf8d26c29 │ │ │ │ strmi r0, [fp], #-3096 @ 0xfffff3e8 │ │ │ │ tstpmi r8, r2, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0ba461a │ │ │ │ - ldr pc, [pc, r5, lsr #20]! │ │ │ │ + @ instruction: 0xe7bffa31 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q2, q8 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-1429 @ 0xfffffa6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ sbcsvc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ strls r9, [r0], -r1, lsl #14 │ │ │ │ @ instruction: 0xf8d26c29 │ │ │ │ strmi r0, [fp], #-2964 @ 0xfffff46c │ │ │ │ orrscc pc, r4, r2, lsl #12 │ │ │ │ @ instruction: 0xf0ba461a │ │ │ │ - str pc, [r3, r9, lsl #20]! │ │ │ │ + @ instruction: 0xe7a3fa15 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xff426162 │ │ │ │ + blx 0xff726112 │ │ │ │ vaba.s8 q15, q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0bd1027 │ │ │ │ - ldrb pc, [fp, -r5, asr #23] @ │ │ │ │ + smmls fp, r1, fp, pc @ │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0bd4638 │ │ │ │ - str pc, [pc, pc, lsl #30]! │ │ │ │ - ldrdeq r6, [sl], r4 │ │ │ │ - ldrdeq r6, [sl], ip │ │ │ │ - addeq r6, sl, lr, asr r1 │ │ │ │ - addeq r6, sl, r6, lsr #2 │ │ │ │ + @ instruction: 0xe7afff1b │ │ │ │ + addeq r6, sl, r4, lsr #8 │ │ │ │ + addeq r6, sl, ip, lsr #4 │ │ │ │ + addeq r6, sl, lr, lsr #3 │ │ │ │ + addeq r6, sl, r6, ror r1 │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf0bd4630 │ │ │ │ - ldr pc, [pc, r1, lsl #30] │ │ │ │ - mvneq pc, pc, asr #12 │ │ │ │ + ldr pc, [pc, sp, lsl #30] │ │ │ │ + @ instruction: 0x01acf64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbne pc, r8, pc, asr #12 │ │ │ │ + eorne pc, r8, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ vqsub.s8 q3, q4, q13 │ │ │ │ - svclt 0x0000fe01 │ │ │ │ - eorseq r9, r3, r8, asr r0 │ │ │ │ + svclt 0x0000fe09 │ │ │ │ + eorseq r9, r3, r8, lsl r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xb0914bbb │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r0, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0xfe6a67a4 │ │ │ │ + bl 0xfe8a6754 │ │ │ │ strtmi r0, [r8], r3, ror #29 │ │ │ │ - blcs 0x7fb7b8 │ │ │ │ - blcs 0x85df78 │ │ │ │ - blcs 0x7ddf4c │ │ │ │ + blcs 0x7fb768 │ │ │ │ + blcs 0x85df28 │ │ │ │ + blcs 0x7ddefc │ │ │ │ andcs sp, r0, r4, asr #32 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrbhi pc, [r5, #67] @ 0x43 @ │ │ │ │ + ldrbhi pc, [pc, #67]! @ 0x69f0b @ │ │ │ │ tstcs r0, r1, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andvs pc, r2, #196, 6 @ 0x10000003 │ │ │ │ stmiale sl!, {r0, r1, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r1], #1 │ │ │ │ mlseq r1, r5, r0, r0 │ │ │ │ ldrtle r0, [sp], #-1057 @ 0xfffffbdf │ │ │ │ stmibpl r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ movwge sp, #6365 @ 0x18dd │ │ │ │ @ instruction: 0xf029f853 │ │ │ │ - andeq sl, r6, r3, lsr #13 │ │ │ │ - andeq sl, r6, fp, ror #12 │ │ │ │ - andeq sl, r6, pc, lsr #12 │ │ │ │ - andeq r9, r6, r3, lsl #30 │ │ │ │ - ldrdeq sl, [r6], -r3 │ │ │ │ - muleq r6, r7, r5 │ │ │ │ - andeq sl, r6, fp, ror #10 │ │ │ │ - andeq sl, r6, pc, lsr #10 │ │ │ │ - ldrdeq sl, [r6], -r5 │ │ │ │ - andeq sl, r6, r1, lsr #9 │ │ │ │ - andeq sl, r6, r9, asr r4 │ │ │ │ - andeq sl, r6, r9, lsr r7 │ │ │ │ - ldrdeq sl, [r6], -pc @ │ │ │ │ - ldrdeq sl, [r6], -sp │ │ │ │ - andeq sl, r6, r5, lsl #7 │ │ │ │ - andeq sl, r6, pc, lsl r4 │ │ │ │ + andeq sl, r6, r1, ror #12 │ │ │ │ + andeq sl, r6, r7, lsr #12 │ │ │ │ + andeq sl, r6, r9, ror #11 │ │ │ │ + @ instruction: 0x00069eb3 │ │ │ │ + andeq sl, r6, fp, lsl #11 │ │ │ │ + andeq sl, r6, sp, asr #10 │ │ │ │ + andeq sl, r6, pc, lsl r5 │ │ │ │ + andeq sl, r6, r1, ror #9 │ │ │ │ + andeq sl, r6, r7, lsl #9 │ │ │ │ + andeq sl, r6, r3, asr r4 │ │ │ │ + andeq sl, r6, fp, lsl #8 │ │ │ │ + strdeq sl, [r6], -r9 │ │ │ │ + muleq r6, pc, r6 @ │ │ │ │ + andeq sl, r6, pc, lsl #7 │ │ │ │ + andeq sl, r6, r7, lsr r3 │ │ │ │ + ldrdeq sl, [r6], -r1 │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r6!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sl, r6, sp, lsr #2 │ │ │ │ - andeq sl, r6, pc, ror #2 │ │ │ │ - muleq r6, r7, r1 │ │ │ │ - andeq sl, r6, r9, asr #3 │ │ │ │ - andeq sl, r6, pc, lsr r2 │ │ │ │ - andeq r9, r6, r3, lsl #30 │ │ │ │ - andeq sl, r6, r7, ror r2 │ │ │ │ + ldrdeq sl, [r6], -sp │ │ │ │ + andeq sl, r6, pc, lsl r1 │ │ │ │ + andeq sl, r6, r7, asr #2 │ │ │ │ + andeq sl, r6, r9, ror r1 │ │ │ │ + andeq sl, r6, pc, ror #3 │ │ │ │ + @ instruction: 0x00069eb3 │ │ │ │ + andeq sl, r6, r7, lsr #4 │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - strhi pc, [r8, -r0] │ │ │ │ - orrhi pc, pc, r0, lsl #4 │ │ │ │ + ldrhi pc, [r1, -r0] │ │ │ │ + orrshi pc, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - strtmi r8, [r1], -r9, asr #14 │ │ │ │ + @ instruction: 0x46218752 │ │ │ │ @ instruction: 0xf7f0a806 │ │ │ │ - @ instruction: 0xf896fd55 │ │ │ │ - blls 0x1ee324 │ │ │ │ + @ instruction: 0xf896fd77 │ │ │ │ + blls 0x1ee2d4 │ │ │ │ stmdbcs r0, {r1, r3, r5, r9, sl, lr} │ │ │ │ svclt 0x000c4630 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f14419 │ │ │ │ - andcs pc, r1, r1, lsr r9 @ │ │ │ │ + andcs pc, r1, fp, lsr r9 @ │ │ │ │ @ instruction: 0xf004e788 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vrshl.s8 q4, q13, q8 │ │ │ │ - @ instruction: 0xf5b3867d │ │ │ │ + vqrshl.s8 q4, , q8 │ │ │ │ + @ instruction: 0xf5b38686 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vcgt.s8 d8, d16, d8 │ │ │ │ - eorcs r8, r0, #62128128 @ 0x3b40000 │ │ │ │ + vcge.s8 d8, d16, d10 │ │ │ │ + eorcs r8, r0, #64749568 @ 0x3dc0000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vcge.s8 q4, , │ │ │ │ - @ instruction: 0xf5b382e9 │ │ │ │ + vcgt.s8 q4, , │ │ │ │ + @ instruction: 0xf5b382f4 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vshl.s8 q4, , q9 │ │ │ │ - blcs 0x8ab08 │ │ │ │ - tstphi r7, #2 @ p-variant is OBSOLETE │ │ │ │ + vshl.s8 q4, , q9 │ │ │ │ + blcs 0x8ab00 │ │ │ │ + msrhi CPSR_fc, #2 │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r6, {r1, r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf8d2f7f3 │ │ │ │ + @ instruction: 0xf8dcf7f3 │ │ │ │ vaba.s8 q15, , q2 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vcge.s8 q4, q0, q10 │ │ │ │ - @ instruction: 0xf5b38676 │ │ │ │ + vcge.s8 q4, q0, q14 │ │ │ │ + @ instruction: 0xf5b3867f │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vhadd.s8 q12, , q11 │ │ │ │ + vqadd.s8 q12, , q8 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003df47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ - andcs pc, r3, r4, asr #7 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ - strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r4, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x0618f013 │ │ │ │ - strbeq r0, [sl, #1541]! @ 0x605 │ │ │ │ - ldreq r0, [ip, #1487]! @ 0x5cf │ │ │ │ - vabal.u8 q8, d20, d25 │ │ │ │ - blcs 0xbecc4 │ │ │ │ - teqphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x0621f013 │ │ │ │ + ldrbeq r0, [r3, #1550]! @ 0x60e │ │ │ │ + strbeq r0, [r5, #1496] @ 0x5d8 │ │ │ │ + vsli.64 d16, d18, #4 │ │ │ │ + blcs 0xbec74 │ │ │ │ + teqphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af20 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481bc │ │ │ │ + @ instruction: 0xf41481c7 │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst4. {d8,d10,d12,d14}, [r4 :64], r8 │ │ │ │ + vst4. {d8,d10,d12,d14}, [r4 :128], r3 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x16a80e8 │ │ │ │ + blx 0x1928098 │ │ │ │ @ instruction: 0xf3c4e76d │ │ │ │ - blcs 0x1bed24 │ │ │ │ + blcs 0x1becd4 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - cmneq r7, #-1811939326 @ 0x94000002 │ │ │ │ - ldrteq r0, [r5], #-842 @ 0xfffffcb6 │ │ │ │ - mvnseq r0, #1207959555 @ 0x48000003 │ │ │ │ + orreq r0, r0, #-1207959550 @ 0xb8000002 │ │ │ │ + ldrteq r0, [lr], #-851 @ 0xfffffcad │ │ │ │ + streq r0, [r8], #-987 @ 0xfffffc25 │ │ │ │ adceq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - subshi pc, ip, r1 │ │ │ │ - ldrhi pc, [sl, r0, lsl #4]! │ │ │ │ + rsbhi pc, r7, r1 │ │ │ │ + strbhi pc, [r4, r0, lsl #4] @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - adclt r8, r7, #129 @ 0x81 │ │ │ │ + adclt r8, r7, #140 @ 0x8c │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b7845f │ │ │ │ + @ instruction: 0xf5b7846d │ │ │ │ @ instruction: 0xf47f4f40 │ │ │ │ - blmi 0x795cb8 │ │ │ │ - blls 0x4441c4 │ │ │ │ + blmi 0x795c68 │ │ │ │ + blls 0x444174 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - ldrtmi r8, [r0], -lr, lsr #9 │ │ │ │ + @ instruction: 0x463084d8 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ - @ instruction: 0xf404bf55 │ │ │ │ + @ instruction: 0xf404bf5f │ │ │ │ @ instruction: 0xf5b303a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vhadd.s8 d8, d16, d16 │ │ │ │ - blcs 0x8bf1c │ │ │ │ - rsbshi pc, pc, r1 │ │ │ │ + vhadd.s8 d8, d16, d27 │ │ │ │ + blcs 0x8bef4 │ │ │ │ + addhi pc, sl, r1 │ │ │ │ eoreq fp, r7, #805306378 @ 0x3000000a │ │ │ │ - strbthi pc, [lr], #-321 @ 0xfffffebf @ │ │ │ │ + ldrbthi pc, [ip], #-321 @ 0xfffffebf @ │ │ │ │ svcmi 0x0040f5b3 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ vqshl.u64 q15, , #4 │ │ │ │ - blcs 0x1feea8 │ │ │ │ + blcs 0x1fee58 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sl, r6, r9, ror fp │ │ │ │ - muleq r6, r3, sl │ │ │ │ - andeq sl, r6, sp, lsr sl │ │ │ │ - andeq sl, r6, r3, ror #19 │ │ │ │ - andeq sl, r6, pc, lsl fp │ │ │ │ - andeq r9, r6, r3, lsl #30 │ │ │ │ - ldrdeq sl, [r6], -sp │ │ │ │ + andeq sl, r6, fp, lsr fp │ │ │ │ + andeq sl, r6, r5, asr sl │ │ │ │ + strdeq sl, [r6], -pc @ │ │ │ │ + andeq sl, r6, r5, lsr #19 │ │ │ │ + andeq sl, r6, r1, ror #21 │ │ │ │ + @ instruction: 0x00069eb3 │ │ │ │ + muleq r6, pc, sl @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vhadd.s8 d8, d16, d13 │ │ │ │ - blcs 0x8bb88 │ │ │ │ - adcshi pc, r2, r1 │ │ │ │ + vqadd.s8 d8, d16, d8 │ │ │ │ + blcs 0x8bb5c │ │ │ │ + adcshi pc, sp, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {3} @ │ │ │ │ - strpl pc, [r0, -r4, asr #7] │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - movwls r0, #31397 @ 0x7aa5 │ │ │ │ - movwcs r9, #512 @ 0x200 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strbtvs pc, [r9], r9, asr #12 @ │ │ │ │ - streq pc, [r5], -r0, asr #5 │ │ │ │ - @ instruction: 0xf6499209 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ - addsmi r0, pc, #1342177280 @ 0x50000000 │ │ │ │ - ldrtmi fp, [r2], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - @ instruction: 0xf0051681 │ │ │ │ - teqmi r5, #28, 10 @ 0x7000000 │ │ │ │ - strls r9, [sl, #-1798] @ 0xfffff8fa │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031281 │ │ │ │ + @ instruction: 0x4630031c │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + andcs r5, r1, #0, 12 │ │ │ │ + andls r9, r0, #671088640 @ 0x28000000 │ │ │ │ + @ instruction: 0xf0042300 │ │ │ │ + @ instruction: 0xf649020f │ │ │ │ + vmls.f d22, d16, d1[5] │ │ │ │ + andls r0, r9, #20971520 @ 0x1400000 │ │ │ │ + rscvc pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + svclt 0x0008429e │ │ │ │ + stmdbge r6, {r1, r3, r5, r9, sl, lr} │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strls r9, [r8, #-1542] @ 0xfffff9fa │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [fp], #-1288 @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf966f7f4 │ │ │ │ + strls r9, [fp], #-1287 @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf970f7f4 │ │ │ │ vqshlu.s64 q15, , #4 │ │ │ │ vsubw.u8 , q2, d3 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0043503 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0042103 │ │ │ │ - blcs 0x16be94 │ │ │ │ - strne pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - ldrbhi pc, [ip], -r0 @ │ │ │ │ + blcs 0x16e614 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strbthi pc, [r5], -r0 @ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmib sp, {r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ - ldrtmi r1, [r0], -r6, lsl #8 │ │ │ │ + ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ andls r7, sl, #8, 10 @ 0x2000000 │ │ │ │ - @ instruction: 0xffc4f7fa │ │ │ │ - beq 0x8a3b94 │ │ │ │ + @ instruction: 0xffcef7fa │ │ │ │ + beq 0x8a3b44 │ │ │ │ andsne pc, r0, #4 │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - mrseq pc, CPSR @ │ │ │ │ - strbne pc, [r2, -r4, asr #7] @ │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ stceq 0, cr15, [pc], {4} │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr4, {6} │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ + cdpne 3, 4, cr15, cr2, cr4, {6} │ │ │ │ + mrseq pc, CPSR @ │ │ │ │ @ instruction: 0xf0002a10 │ │ │ │ - @ instruction: 0xf1b28648 │ │ │ │ + @ instruction: 0xf1b28651 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ @ instruction: 0xf8d6ae30 │ │ │ │ ldreq r2, [r0, r8, asr #1] │ │ │ │ @ instruction: 0xf414d503 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ cmpeq r4, r8, lsr #28 │ │ │ │ ldreq sp, [r0, #1282] @ 0x502 │ │ │ │ - strhi pc, [r5, r1, asr #2]! │ │ │ │ + ldrhi pc, [r5, r1, asr #2]! │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ andcs sl, r0, #416 @ 0x1a0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #8 │ │ │ │ - strls r9, [r2, -r4, lsl #10] │ │ │ │ - @ instruction: 0xec00e9cd │ │ │ │ - strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xfa82d0 │ │ │ │ - @ instruction: 0xf5b3e683 │ │ │ │ - @ instruction: 0xf47f4fa0 │ │ │ │ - strtmi sl, [r1], -sl, lsl #28 │ │ │ │ - @ instruction: 0xf7f0a806 │ │ │ │ - fldmdbxvs r0!, {d31-d128} @ Deprecated │ │ │ │ - vtst.8 d22, d20, d17 │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ - @ instruction: 0xf8960395 │ │ │ │ - bne 0x2b2650 │ │ │ │ - movwmi r4, #42544 @ 0xa630 │ │ │ │ - blvs 0xfe6d132c │ │ │ │ - blx 0xfec282d2 │ │ │ │ - smullscc pc, r1, r6, r8 @ │ │ │ │ - ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - tstcs r4, r8, lsl #2 │ │ │ │ - @ instruction: 0xf7f04421 │ │ │ │ - uqadd8 pc, r0, r3 @ │ │ │ │ - rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - svccs 0x0070f5b2 │ │ │ │ - rsbhi pc, r3, r1 │ │ │ │ - @ instruction: 0xf1410225 │ │ │ │ - vst4. {d8-d11}, [r4 :64], r6 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf53f0698 │ │ │ │ - @ instruction: 0xf8d6ae4e │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r0, r1, r3, r9} │ │ │ │ - ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strcs r2, [r1, #-520] @ 0xfffffdf8 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f54506 │ │ │ │ - @ instruction: 0xe634f91f │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ - ldcge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ - biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ - msreq CPSR_, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - vmlal.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf0044703 │ │ │ │ - @ instruction: 0xf5b3051f │ │ │ │ - @ instruction: 0xf0011f00 │ │ │ │ - beq 0xfe94bf98 │ │ │ │ + @ instruction: 0xf8cd9504 │ │ │ │ + stmib sp, {r3, sp, lr, pc}^ │ │ │ │ + andls r7, r5, #0, 24 │ │ │ │ + @ instruction: 0xf7fa9403 │ │ │ │ + str pc, [r2], r5, asr #20 │ │ │ │ + svcmi 0x00a0f5b3 │ │ │ │ + mcrge 4, 0, pc, cr9, cr15, {3} @ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0xffa2826e │ │ │ │ + ldmvs r1!, {r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ + movtvs pc, #580 @ 0x244 @ │ │ │ │ + orrseq pc, r5, #192, 4 │ │ │ │ + smullscs pc, r1, r6, r8 @ │ │ │ │ + ldrtmi r1, [r0], -r9, lsl #20 │ │ │ │ + stcls 3, cr4, [r6], {10} │ │ │ │ + @ instruction: 0xf7ee6b99 │ │ │ │ + @ instruction: 0xf896fbd3 │ │ │ │ + @ instruction: 0x462a30d1 │ │ │ │ + blcs 0x7bb94 │ │ │ │ + tstcs r8, ip, lsl #30 │ │ │ │ + strtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ + @ instruction: 0xff9cf7f0 │ │ │ │ + vst1.16 {d14-d16}, [r4 :64] │ │ │ │ + @ instruction: 0xf5b22270 │ │ │ │ + @ instruction: 0xf0012f70 │ │ │ │ + eoreq r8, r5, #109 @ 0x6d │ │ │ │ + rschi pc, r0, r1, asr #2 │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + @ instruction: 0xf8d6d104 │ │ │ │ + ldreq r3, [r8], r8, asr #1 │ │ │ │ + mcrge 5, 2, pc, cr13, cr15, {1} @ │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ + strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ + strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf928f7f5 │ │ │ │ + @ instruction: 0x2320e633 │ │ │ │ + tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + vmla.f32 d26, d23, d24 │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ + eormi r0, r3, r0, lsr #6 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + stmdacs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + ldreq pc, [pc, #-4] @ 0x6a358 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + strhi pc, [r8, -r1] │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031281 │ │ │ │ + stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ + @ instruction: 0x46304313 │ │ │ │ + rsbseq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + andshi pc, r8, sp, asr #17 │ │ │ │ + strls r9, [r8, #-1799] @ 0xfffff8f9 │ │ │ │ + strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + blx 0x1ca835a │ │ │ │ + @ instruction: 0x2320e592 │ │ │ │ + teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ + andshi pc, r2, #1 │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + stcge 4, cr15, [r7, #508] @ 0x1fc │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + stmdbge r6, {r0, r1, r9, sp} │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #98304 @ 0x18000 │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - @ instruction: 0xf8cd5440 │ │ │ │ - smladls r7, r8, r0, r8 │ │ │ │ - stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f23409 │ │ │ │ - ldr pc, [r3, #2919] @ 0xb67 │ │ │ │ + tstmi r3, #41943040 @ 0x2800000 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6a3c8 │ │ │ │ + stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7fa3408 │ │ │ │ + ldrb pc, [r1, #-2123]! @ 0xfffff7b5 @ │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - b 0x57b0a8 │ │ │ │ - @ instruction: 0xf0010203 │ │ │ │ - @ instruction: 0xf5b28205 │ │ │ │ - @ instruction: 0xf47f1f00 │ │ │ │ - beq 0xfe955a18 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r6, #98304 @ 0x18000 │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0031281 │ │ │ │ - strls r0, [sl, #-796] @ 0xfffffce4 │ │ │ │ - vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r7, #-1055] @ 0xfffffbe1 │ │ │ │ + andsmi r4, ip, #48, 6 @ 0xc0000000 │ │ │ │ + stclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + movwls r4, #29443 @ 0x7303 │ │ │ │ + strls r0, [sl, #-2723] @ 0xfffff55d │ │ │ │ + vsubl.u8 q9, d4, d1 │ │ │ │ + stmdbge r6, {r0, r7, r8, sl, ip} │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + @ instruction: 0xf004031c │ │ │ │ + @ instruction: 0x432b041f │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf842f7fa │ │ │ │ - @ instruction: 0x2320e572 │ │ │ │ - teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f421c │ │ │ │ - vqrdmulh.s q13, q2, d0[7] │ │ │ │ - movwls r2, #25347 @ 0x6303 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe94f058 │ │ │ │ - andcs r9, r1, #41943040 @ 0x2800000 │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xffc8f7f9 │ │ │ │ + vst3.16 {d14,d16,d18}, [r4 :64], r4 │ │ │ │ + @ instruction: 0xf5b31340 │ │ │ │ + @ instruction: 0xf47f1f00 │ │ │ │ + stmdbeq r3!, {r1, r2, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ + vst1.64 {d11-d14}, [r3 :128], r2 │ │ │ │ + @ instruction: 0xf3c463e0 │ │ │ │ + tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf4020be2 │ │ │ │ + subsmi r6, sl, r0, lsl #4 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + ldrhi pc, [r1], -r2 │ │ │ │ + ldrtmi r9, [r0], -r8, lsl #2 │ │ │ │ + movwcs sl, #2310 @ 0x906 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ + movwls r9, #41734 @ 0xa306 │ │ │ │ + mcr2 7, 5, pc, cr8, cr11, {7} @ │ │ │ │ + stmdage r6, {r0, r2, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ + strls r4, [r8, #-1569] @ 0xfffff9df │ │ │ │ + strls r9, [sl, #-1289] @ 0xfffffaf7 │ │ │ │ + blx 0xfea28424 │ │ │ │ + svcne 0x0040f414 │ │ │ │ + stcge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf57f0659 │ │ │ │ + ldmib sp, {r5, r8, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf0b94006 │ │ │ │ + @ instruction: 0x4602fc3d │ │ │ │ + @ instruction: 0x46214630 │ │ │ │ + @ instruction: 0xffe6f7f1 │ │ │ │ + @ instruction: 0xf414e58b │ │ │ │ + @ instruction: 0xf47f1340 │ │ │ │ + stmdbeq r2!, {r1, r4, r8, sl, fp, sp, pc} │ │ │ │ + vst1.64 {d11-d14}, [r2 :128], r1 │ │ │ │ + vmlal.u q11, d20, d0[4] │ │ │ │ + movwmi r2, #42243 @ 0xa503 │ │ │ │ + @ instruction: 0xf4010be1 │ │ │ │ + submi r6, sl, r0, lsl #2 │ │ │ │ + cmnpcs r0, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ + svccs 0x0070f5b1 │ │ │ │ + ldrthi pc, [pc], -r1 @ │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + svclt 0x00082c0d │ │ │ │ + andls r2, r9, #832 @ 0x340 │ │ │ │ + strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ + strcc r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - ldreq pc, [pc], #-4 @ 0x6a450 │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7f93408 │ │ │ │ - ldrb pc, [r5, #-4031] @ 0xfffff041 @ │ │ │ │ - movtne pc, #1028 @ 0x404 @ │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - stclge 4, cr15, [pc, #-508] @ 0x6a26c │ │ │ │ - rsclt r0, r2, #573440 @ 0x8c000 │ │ │ │ - mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - bleq 0xff8fb0c4 │ │ │ │ - andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - vst4.16 {d4-d7}, [r4 :64], sl │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - strdls r8, [r8, -lr] │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ - movwls r9, #25607 @ 0x6407 │ │ │ │ - @ instruction: 0xf7fb930a │ │ │ │ - str pc, [r6, #3743]! @ 0xe9f │ │ │ │ - strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - strls r9, [r9, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf7f0950a │ │ │ │ - pldw [r4], #-2693 @ 0xfffff57b │ │ │ │ - @ instruction: 0xf47f1f40 │ │ │ │ - @ instruction: 0xf8d6ad26 │ │ │ │ - ldrbeq r3, [r9], -r8, asr #1 │ │ │ │ - stcge 5, cr15, [r1, #-508]! @ 0xfffffe04 │ │ │ │ - ldrdmi lr, [r6], -sp │ │ │ │ - ldc2 0, cr15, [r2], #-740 @ 0xfffffd1c │ │ │ │ - ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf7f14621 │ │ │ │ - str pc, [ip, #4061] @ 0xfdd │ │ │ │ - movtne pc, #1044 @ 0x414 @ │ │ │ │ - ldcge 4, cr15, [r3, #-508] @ 0xfffffe04 │ │ │ │ - rsclt r0, r1, #557056 @ 0x88000 │ │ │ │ - rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - bleq 0xff8bb118 │ │ │ │ - tstpvs r0, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - vst4.16 {d4-d7}, [r4], sl │ │ │ │ - @ instruction: 0xf5b12170 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - vmvn.i32 d24, #-1073741824 @ 0xc0000000 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - stccs 4, cr3, [sp], {6} │ │ │ │ - stccs 15, cr11, [sp, #-32] @ 0xffffffe0 │ │ │ │ - svclt 0x000c9209 │ │ │ │ - strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - stmdbge r6, {r0, sl, ip, sp} │ │ │ │ - vmin.s8 d20, d7, d16 │ │ │ │ - vsubl.s8 q11, d16, d5 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - movwls r9, #42248 @ 0xa508 │ │ │ │ - @ instruction: 0xf99af7f4 │ │ │ │ - @ instruction: 0x4621e55f │ │ │ │ - stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ - strls r5, [sl, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x1aa8502 │ │ │ │ + subvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strls r9, [r8, #-1024] @ 0xfffffc00 │ │ │ │ + @ instruction: 0xf7f4930a │ │ │ │ + ldrb pc, [lr, #-2467] @ 0xfffff65d @ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strls r9, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe1a84b6 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - ldclge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ + ldclge 4, cr15, [sp], {127} @ 0x7f │ │ │ │ @ instruction: 0xf6499d06 │ │ │ │ - vmvn.i32 q11, #65536 @ 0x00010000 │ │ │ │ + vmls.i d22, d0, d1[7] │ │ │ │ @ instruction: 0xf6490405 │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ svclt 0x00082d00 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - @ instruction: 0xf97cf7f4 │ │ │ │ - adceq lr, r0, #272629760 @ 0x10400000 │ │ │ │ - stclge 5, cr15, [r9], {127} @ 0x7f │ │ │ │ + @ instruction: 0xf984f7f4 │ │ │ │ + adceq lr, r0, #264241152 @ 0xfc00000 │ │ │ │ + stclge 5, cr15, [r7], {127} @ 0x7f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - stmdage r6, {r0, r1, r4, r5, r6, r9, sl, pc} │ │ │ │ - strls r9, [sl, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0x10a8552 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr4, cr11, {7} @ │ │ │ │ - strtmi lr, [r1], -fp, lsr #10 │ │ │ │ - stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ - strls r5, [sl, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xda856a │ │ │ │ + strtmi r8, [r1], -r4, lsl #13 │ │ │ │ + strls sl, [r6, #-2054] @ 0xfffff7fa │ │ │ │ + strls r9, [r8, #-1287] @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fb4630 │ │ │ │ + str pc, [r8, #-3627]! @ 0xfffff1d5 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strls r9, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0x1428522 │ │ │ │ @ instruction: 0xf4149f06 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - @ instruction: 0xf649810f │ │ │ │ - vmls.f d22, d16, d1[6] │ │ │ │ + @ instruction: 0xf6498119 │ │ │ │ + vmls.f d22, d16, d1[5] │ │ │ │ @ instruction: 0xf6490505 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ svclt 0x00082f00 │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ - @ instruction: 0xf948f7f4 │ │ │ │ - adceq lr, r3, #54525952 @ 0x3400000 │ │ │ │ - ldcge 5, cr15, [r5], {63} @ 0x3f │ │ │ │ + @ instruction: 0xf94ef7f4 │ │ │ │ + adceq lr, r3, #37748736 @ 0x2400000 │ │ │ │ + ldcge 5, cr15, [r1], {63} @ 0x3f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - stmdage r6, {r1, r3, r4, r9, sl, pc} │ │ │ │ - strls r9, [sl, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0x3a85ba │ │ │ │ - stmdbls r6, {r3, r8, r9, fp, ip, pc} │ │ │ │ - svclt 0x00182b0d │ │ │ │ - tstle r4, r1, lsl #6 │ │ │ │ - blcs 0x3d1224 │ │ │ │ - movwcs fp, #12044 @ 0x2f0c │ │ │ │ - movwls r2, #769 @ 0x301 │ │ │ │ - rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - orrvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdbcs r0, {r4, r5, r9, sl, lr} │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - movwcs sl, #2310 @ 0x906 │ │ │ │ - @ instruction: 0xf91af7f4 │ │ │ │ - @ instruction: 0xf414e4df │ │ │ │ - @ instruction: 0xf47f1900 │ │ │ │ - @ instruction: 0xf44fac66 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - strls r0, [r6, #-784] @ 0xfffffcf0 │ │ │ │ + strtmi r8, [r1], -r8, lsr #12 │ │ │ │ + strls sl, [r6, #-2054] @ 0xfffff7fa │ │ │ │ + strls r9, [r8, #-1287] @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + blls 0x2a9248 │ │ │ │ + blcs 0x3d09d0 │ │ │ │ + movwcs fp, #7960 @ 0x1f18 │ │ │ │ + blls 0x25e9d0 │ │ │ │ + svclt 0x000c2b0d │ │ │ │ + movwcs r2, #4866 @ 0x1302 │ │ │ │ + @ instruction: 0xf6499300 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + vhsub.s8 d16, d7, d5 │ │ │ │ + vqdmlal.s q11, d0, d1[3] │ │ │ │ + @ instruction: 0x46300312 │ │ │ │ + svclt 0x00082900 │ │ │ │ + stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f42300 │ │ │ │ + ldrb pc, [sl], #2335 @ 0x91f @ │ │ │ │ + stmdbne r0, {r2, r4, sl, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r1], #-508 @ 0xfffffe04 │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0x46218636 │ │ │ │ + strtmi r8, [r1], -r4, asr #12 │ │ │ │ strcs sl, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - strls r9, [sl, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xff7a8618 │ │ │ │ + strls r9, [r7, #-1286] @ 0xfffffafa │ │ │ │ + strls r9, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xffda85d4 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vrshr.s64 d18, d9, #64 │ │ │ │ + vmlal.s q9, d0, d1[4] │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf8fcf7f4 │ │ │ │ - vst3. {d14-d16}, [r4], r1 │ │ │ │ + @ instruction: 0xf900f7f4 │ │ │ │ + vst3.32 {d14-d16}, [r4 :256], fp │ │ │ │ strls r2, [r6, #-880] @ 0xfffffc90 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b38094 │ │ │ │ + @ instruction: 0xf5b3809b │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - strtmi r8, [r1], -r2, lsr #4 │ │ │ │ + strtmi r8, [r1], -sl, lsr #4 │ │ │ │ strcs sl, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - strls r9, [sl, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xff0a8650 │ │ │ │ - stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf6474630 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf8e0f7f4 │ │ │ │ - @ instruction: 0xf414e4a5 │ │ │ │ - @ instruction: 0xf0421900 │ │ │ │ - vst3.8 {d24-d26}, [pc :256], lr │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - strls r0, [r6, #-784] @ 0xfffffcf0 │ │ │ │ + strls r9, [r8, #-1287] @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + blls 0x2291ac │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + rsbsne pc, r5, #74448896 @ 0x4700000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + ldr pc, [lr], #2275 @ 0x8e3 │ │ │ │ + stmdbne r0, {r2, r4, sl, ip, sp, lr, pc} │ │ │ │ + strbhi pc, [fp], #-66 @ 0xffffffbe @ │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - strtmi r8, [r1], -r7, asr #1 │ │ │ │ + strtmi r8, [r1], -pc, asr #1 │ │ │ │ strcs sl, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - strls r9, [sl, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe92868c │ │ │ │ + strls r9, [r7, #-1286] @ 0xfffffafa │ │ │ │ + strls r9, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfeea864c │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vrshr.s64 d16, d5, #64 │ │ │ │ + vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf8c2f7f4 │ │ │ │ - @ instruction: 0x2320e487 │ │ │ │ + @ instruction: 0xf8c4f7f4 │ │ │ │ + @ instruction: 0x2320e47f │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ - @ instruction: 0xf247ac0c │ │ │ │ + @ instruction: 0xf247ac04 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ - stmdacs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ - ldreq pc, [pc, #-4] @ 0x6a700 │ │ │ │ + stmdacs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + ldreq pc, [pc, #-4] @ 0x6a6c0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - ldrhi pc, [r1, #-1]! │ │ │ │ + ldrhi pc, [r9, #-1]! │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ @ instruction: 0x46304313 │ │ │ │ - sbcsvc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + sbcvc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ strls r9, [r8, #-1799] @ 0xfffff8f9 │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9baf7f2 │ │ │ │ - bllt 0xffa28738 │ │ │ │ + @ instruction: 0xf9bcf7f2 │ │ │ │ + bllt 0xff8286f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - pldw [r4], #-2361 @ 0xfffff6c7 │ │ │ │ + pldw [r4], #-2387 @ 0xfffff6ad │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - stmdbge r6, {r1, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fff963 │ │ │ │ - eorscs fp, r0, #218112 @ 0x35400 │ │ │ │ + @ instruction: 0xf7fff965 │ │ │ │ + eorscs fp, r0, #209920 @ 0x33400 │ │ │ │ rsbseq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d18 │ │ │ │ - @ instruction: 0xf0042103 │ │ │ │ - @ instruction: 0xf5b2070f │ │ │ │ + @ instruction: 0xf0044022 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b24c03 │ │ │ │ @ instruction: 0xf3c40f80 │ │ │ │ - @ instruction: 0xf0034403 │ │ │ │ - vand q4, q8, │ │ │ │ - @ instruction: 0xf1b287e8 │ │ │ │ + @ instruction: 0xf0032403 │ │ │ │ + vand q4, q8, │ │ │ │ + @ instruction: 0xf1b287ec │ │ │ │ @ instruction: 0xf0031f10 │ │ │ │ - vrhadd.s8 d8, d17, d0 │ │ │ │ - bcs 0x88bab8 │ │ │ │ - sbchi pc, sp, r3 │ │ │ │ - ldrhi pc, [r7, r2, lsl #4] │ │ │ │ + vrhadd.s8 d8, d17, d16 │ │ │ │ + bcs 0x88ba94 │ │ │ │ + rschi pc, r4, r3 │ │ │ │ + strhi pc, [r5, r2, lsl #4]! │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - tstls r6, r9, asr #2 │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - subpl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe32877c │ │ │ │ - bllt 0xfeaa87b4 │ │ │ │ - andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - msrhi CPSR_sxc, #66 @ 0x42 │ │ │ │ - tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcvs 0x0000f5b3 │ │ │ │ - movwhi pc, #24578 @ 0x6002 @ │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - bichi pc, r8, r2 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf004ab96 │ │ │ │ - movwls r0, #53775 @ 0xd20f │ │ │ │ - svcvs 0x00d8f414 │ │ │ │ - movwne pc, #5060 @ 0x13c4 @ │ │ │ │ - movwcs lr, #47565 @ 0xb9cd │ │ │ │ - blge 0xfe3679ec │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fff903 │ │ │ │ - @ instruction: 0xf404bb7b │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41480d3 │ │ │ │ - @ instruction: 0xf0010500 │ │ │ │ - vst4.8 {d8-d11}, [r4 :128], r6 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf53f041a │ │ │ │ - @ instruction: 0xf8d6abdc │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r0, r1, r3, r9} │ │ │ │ - ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f44506 │ │ │ │ - @ instruction: 0xf7fffead │ │ │ │ - @ instruction: 0xf414bbc2 │ │ │ │ + stmdbge r6, {r1, r2, r5, r6, r8, pc} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f2950a │ │ │ │ + @ instruction: 0xf7fffa8b │ │ │ │ + @ instruction: 0xf414bb9f │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst1.16 {d8-d11}, [r4 :256]! │ │ │ │ + vst2.8 {d8-d11}, [r4 :256], r2 │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b38242 │ │ │ │ + @ instruction: 0xf5b38311 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0x8b2c0 │ │ │ │ - blge 0xf67a8c │ │ │ │ + blcs 0x8aee4 │ │ │ │ + blge 0xfe3e7998 │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf414930d │ │ │ │ @ instruction: 0xf3c46fd8 │ │ │ │ - stmib sp, {r0, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf47f230b │ │ │ │ - stmdbge r6, {r4, r5, r8, r9, fp, sp, pc} │ │ │ │ + andls r1, fp, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf47f930c │ │ │ │ + stmdbge r6, {r1, r7, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf8aef7f5 │ │ │ │ - bllt 0x8a88c4 │ │ │ │ + @ instruction: 0xf904f7f5 │ │ │ │ + bllt 0x1d287d0 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + sbcshi pc, r8, r1 │ │ │ │ + streq pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ + eorhi pc, fp, r1 │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + @ instruction: 0xf8d6d104 │ │ │ │ + ldreq r3, [sl], #-200 @ 0xffffff38 │ │ │ │ + blge 0xff567cf8 │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ + strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ + strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + mcr2 7, 5, pc, cr14, cr4, {7} @ │ │ │ │ + bllt 0xfeee882c │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - @ instruction: 0x81b4f042 │ │ │ │ + addhi pc, r8, #66 @ 0x42 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - cmnphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ + subhi pc, sp, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - cmpphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ + addshi pc, r8, #2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf004ab0e │ │ │ │ + @ instruction: 0xf004ab32 │ │ │ │ movwls r0, #53775 @ 0xd20f │ │ │ │ svcvs 0x00d8f414 │ │ │ │ movwne pc, #5060 @ 0x13c4 @ │ │ │ │ - movwcs lr, #47565 @ 0xb9cd │ │ │ │ - blge 0x167afc │ │ │ │ + movwls r9, #49675 @ 0xc20b │ │ │ │ + blge 0xa67a64 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fff875 │ │ │ │ - vst1.64 {d11-d12}, [r4 :256], r3 │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - @ instruction: 0xf414841b │ │ │ │ + @ instruction: 0xf7fff8af │ │ │ │ + @ instruction: 0xf414bb17 │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst1.32 {d24-d27}, [pc], lr │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - ldrbthi pc, [r7], #2 @ │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + vst4.32 {d8,d10,d12,d14}, [r4 :256] │ │ │ │ + @ instruction: 0xf5b36310 │ │ │ │ + @ instruction: 0xf0026f00 │ │ │ │ + @ instruction: 0xf5b38184 │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + blcs 0x8ae3c │ │ │ │ + blge 0x1e7aa8 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf414930d │ │ │ │ + @ instruction: 0xf3c46fd8 │ │ │ │ + andls r1, fp, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf47f930c │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d6 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ + @ instruction: 0xf876f7f5 │ │ │ │ + blt 0xffb288e0 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strthi pc, [r6], #-2 │ │ │ │ + andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + addshi pc, r9, #66 @ 0x42 │ │ │ │ + tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0026f40 │ │ │ │ - @ instruction: 0xf5b38531 │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.16 {d24-d26}, [pc] │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xff367b6c │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf854f7f0 │ │ │ │ - ldrdcc pc, [r8], r6 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf7f44630 │ │ │ │ - @ instruction: 0xf7ffff35 │ │ │ │ - @ instruction: 0xf404bb32 │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0002f70 │ │ │ │ - eoreq r8, r0, #216, 14 @ 0x3600000 │ │ │ │ - ldrhi pc, [pc, r0, asr #2] │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d6d104 │ │ │ │ - ldrbeq r3, [r9], #200 @ 0xc8 │ │ │ │ - blge 0x867eb0 │ │ │ │ - ldrdcc pc, [r8], r6 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, fp, #98304 @ 0x18000 │ │ │ │ - andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ - strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f44506 │ │ │ │ - @ instruction: 0xf7fffdf1 │ │ │ │ - @ instruction: 0xf414bb06 │ │ │ │ - @ instruction: 0xf47f4100 │ │ │ │ - beq 0xfe9d5420 │ │ │ │ - orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - ldreq pc, [ip, #-5] │ │ │ │ - rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ - vorr.i32 d20, #52480 @ 0x0000cd00 │ │ │ │ - @ instruction: 0xf0042003 │ │ │ │ - vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b25300 │ │ │ │ - @ instruction: 0xf8cd2f70 │ │ │ │ - andls ip, r7, ip, lsr #32 │ │ │ │ - msrhi SPSR_fx, #2 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ - addsvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-1801 @ 0xfffff8f7 │ │ │ │ - strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ - stc2l 7, cr15, [r8, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xff6e8a3c │ │ │ │ - movwne pc, #53824 @ 0xd240 @ │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - vst3.16 {d8-d10}, [r4 :128], r5 │ │ │ │ - @ instruction: 0xf5b32378 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - strteq r8, [r5], #-1280 @ 0xfffffb00 │ │ │ │ - strbhi pc, [lr], #321 @ 0x141 @ │ │ │ │ - orrne pc, r6, #4, 8 @ 0x4000000 │ │ │ │ - svcne 0x0084f5b3 │ │ │ │ - bge 0x13e7c68 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #5060 @ 0x13c4 @ │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x6aa88 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf7f4940a │ │ │ │ - @ instruction: 0xf7fffad3 │ │ │ │ - vmvn.i16 d27, #51456 @ 0xc900 │ │ │ │ - strteq r1, [r7], #-769 @ 0xfffffcff │ │ │ │ - @ instruction: 0xf53f930b │ │ │ │ - vmvn.i16 d26, #49664 @ 0xc200 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmib sp, {r0, r1, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - beq 0xfe90f2e0 │ │ │ │ - andseq pc, ip, #2 │ │ │ │ - strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - stmdbge r6, {r2, r4, r8, r9, lr} │ │ │ │ - ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - vhsub.s8 d25, d8, d0 │ │ │ │ - vmlal.s , d0, d1[5] │ │ │ │ - strls r0, [sl], #-530 @ 0xfffffdee │ │ │ │ - ldc2 7, cr15, [r8, #-972] @ 0xfffffc34 │ │ │ │ - blt 0xfe2e8adc │ │ │ │ - tstpeq r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x7ab78 │ │ │ │ - bge 0x367cec │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031581 │ │ │ │ - stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0x432b2203 │ │ │ │ - movwls r9, #37382 @ 0x9206 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movtne pc, #964 @ 0x3c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x6ab14 │ │ │ │ - stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f12407 │ │ │ │ - @ instruction: 0xf7fffee5 │ │ │ │ - @ instruction: 0xf414b9f3 │ │ │ │ - @ instruction: 0xf47f4500 │ │ │ │ - vst2. {d26,d28}, [pc :128], lr │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc], r2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + ldrhi pc, [ip, #-2]! │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + ldrbhi pc, [fp], -r2 @ │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + strtmi sl, [r1], -r2, asr #21 │ │ │ │ + @ instruction: 0xf7f0a806 │ │ │ │ + @ instruction: 0xf8d6f86d │ │ │ │ + andcs r3, r2, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ + @ instruction: 0xff36f7f4 │ │ │ │ + bllt 0xae894c │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + ldrbhi pc, [sp, r0] @ │ │ │ │ + @ instruction: 0xf1400220 │ │ │ │ + vst1.32 {d8}, [r4 :128], r4 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf53f04d9 │ │ │ │ + @ instruction: 0xf8d6ab16 │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + stmdbge r6, {r0, r1, r3, r9} │ │ │ │ + ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ + @ instruction: 0xf0032201 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ + strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + ldc2l 7, cr15, [r2, #976]! @ 0x3d0 │ │ │ │ + blt 0xfffe89a4 │ │ │ │ + tstpmi r0, r4, lsl r4 @ p-variant is OBSOLETE │ │ │ │ + bge 0xfe167bac │ │ │ │ + vmlsl.u8 q8, d20, d21 │ │ │ │ + @ instruction: 0xf0051381 │ │ │ │ + vst3.8 {d0,d2,d4}, [r4 :64], ip │ │ │ │ + vmvn.i32 q9, #49152 @ 0x0000c000 │ │ │ │ + tstmi sp, #256 @ 0x100 │ │ │ │ + andcs pc, r3, r4, asr #7 │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + svccs 0x0070f5b2 │ │ │ │ + eorgt pc, ip, sp, asr #17 │ │ │ │ + @ instruction: 0xf0029007 │ │ │ │ + andcs r8, r1, #-738197503 @ 0xd4000001 │ │ │ │ + andls sl, r0, #98304 @ 0x18000 │ │ │ │ + vmin.s8 d20, d8, d16 │ │ │ │ + vmlal.s q11, d0, d1[5] │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r4, [r9, -r3, lsl #8] │ │ │ │ + movwls r9, #25608 @ 0x6408 │ │ │ │ + @ instruction: 0xf7f3950a │ │ │ │ + @ instruction: 0xf7fffd69 │ │ │ │ + vpmin.s8 , q8, q0 │ │ │ │ + vsubw.s8 , q0, d13 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - rschi pc, ip, #2 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r2, r7, #805306368 @ 0x30000000 │ │ │ │ + strbthi pc, [lr], #-1 @ │ │ │ │ + cmnpcs r8, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strhi pc, [fp, #-2] │ │ │ │ + @ instruction: 0xf1410425 │ │ │ │ + vst3. {d8-d10}, [r4 :64], r7 │ │ │ │ + @ instruction: 0xf5b31386 │ │ │ │ + @ instruction: 0xf47f1f84 │ │ │ │ + stmdbge r6, {r2, r6, r9, fp, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d6 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf0041303 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ + blx 0xff5a8a24 │ │ │ │ + blt 0xca8a54 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r0, #46119 @ 0xb427 │ │ │ │ + bge 0xae7f60 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049208 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - vmlsl.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0025300 │ │ │ │ + @ instruction: 0xf0020aa2 │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ andcs sl, r1, #98304 @ 0x18000 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - addscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + eorpl pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strls r9, [sl], #-774 @ 0xfffffcfa │ │ │ │ - stc2l 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ - blt 0xf68b78 │ │ │ │ + @ instruction: 0xf7f3940a │ │ │ │ + @ instruction: 0xf7fffd19 │ │ │ │ + vpmax.s8 d27, d24, d0 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + beq 0xfe9552bc │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r6, #-1409286144 @ 0xac000000 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf0041340 │ │ │ │ + movwls r0, #41999 @ 0xa40f │ │ │ │ + strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + mcr2 7, 7, pc, cr6, cr1, {7} @ │ │ │ │ + stmiblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - stmibge r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - vrshr.u64 d24, d5, #60 │ │ │ │ + vrshr.u64 q12, , #60 │ │ │ │ andls r1, fp, #268435456 @ 0x10000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - beq 0xfe90f3d0 │ │ │ │ + beq 0xfe90f338 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andseq pc, ip, #2 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ stmdbge r6, {r2, r4, r8, r9, lr} │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6479200 │ │ │ │ - vrshr.s64 d16, d5, #64 │ │ │ │ + vmlal.s q9, d0, d1[4] │ │ │ │ movwls r0, #25106 @ 0x6212 │ │ │ │ @ instruction: 0xf7f3940a │ │ │ │ - @ instruction: 0xf7fffc9d │ │ │ │ - stmdbge r6, {r1, r2, r3, r9, fp, ip, sp, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - movwls r4, #25091 @ 0x6203 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xff64f7f2 │ │ │ │ - stmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - orrvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdbge r6, {r3, r9, ip, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vrshr.s64 d17, d1, #64 │ │ │ │ - stmib sp, {r1, r4, r9}^ │ │ │ │ - @ instruction: 0xf7f14509 │ │ │ │ - @ instruction: 0xf7fffcfd │ │ │ │ - stmib sp, {r0, r1, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - vrhadd.s8 d16, d7, d6 │ │ │ │ - vsubw.s8 q11, q8, d5 │ │ │ │ - andls r0, r8, #1207959552 @ 0x48000000 │ │ │ │ + @ instruction: 0xf7fffccb │ │ │ │ + @ instruction: 0xf414ba32 │ │ │ │ + @ instruction: 0xf47f4500 │ │ │ │ + vst2.32 {d26,d28}, [pc :256], r8 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x43a30310 │ │ │ │ + adchi pc, r0, #2 │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r2, r7, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + vmlsl.u8 q8, d20, d18 │ │ │ │ + @ instruction: 0xf0025300 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ + andcs sl, r1, #98304 @ 0x18000 │ │ │ │ + andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ + subseq pc, sp, #74448896 @ 0x4700000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strls r9, [sl], #-774 @ 0xfffffcfa │ │ │ │ + ldc2 7, cr15, [lr], {243} @ 0xf3 │ │ │ │ + blt 0x1e8b94 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + strls r0, [sl, #-783] @ 0xfffffcf1 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + @ instruction: 0xf7f29409 │ │ │ │ + @ instruction: 0xf7ffff65 │ │ │ │ + stmib sp, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ + strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + vmla.i8 d26, d7, d6 │ │ │ │ + vqdmlal.s q11, d0, d1[3] │ │ │ │ + vcge.s8 d16, d9, d2 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + smladls r8, r2, r2, r0 │ │ │ │ + ldc2l 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ + stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + smlabtmi r6, sp, r9, lr │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ + movtvs pc, #53831 @ 0xd247 @ │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f19708 │ │ │ │ + @ instruction: 0xf7fffceb │ │ │ │ + @ instruction: 0xf896b957 │ │ │ │ + ldrdlt r3, [r3, -r1]! │ │ │ │ + ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf57f07d8 │ │ │ │ + stmib sp, {r1, r2, r3, r6, r8, fp, sp, pc}^ │ │ │ │ + ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ + strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vorr.i32 d23, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf6490305 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r8, -r5, lsl #4] │ │ │ │ + ldc2l 7, cr15, [r0], {241} @ 0xf1 │ │ │ │ + ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ @ instruction: 0xf8d6b123 │ │ │ │ - ldrbeq r3, [pc, ip, asr #1] │ │ │ │ - ldmdbge r7, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - tstpvc r5, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + ldrbeq r3, [fp, ip, asr #1] │ │ │ │ + ldmdbge r3!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + smlabtmi r6, sp, r9, lr │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ + tstpvc r1, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - stmdbge r6, {r3, r9, ip, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ - stmib sp, {r0, r2, r9}^ │ │ │ │ - @ instruction: 0xf7f14509 │ │ │ │ - @ instruction: 0xf7fffccf │ │ │ │ - @ instruction: 0xf896b945 │ │ │ │ - ldrdlt r3, [r3, -r1]! │ │ │ │ - ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf57f07db │ │ │ │ - stmib sp, {r2, r3, r4, r5, r8, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf6490106 │ │ │ │ - vorr.i32 d23, #1280 @ 0x00000500 │ │ │ │ - andls r0, r8, #335544320 @ 0x14000000 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcspl pc, r1, #76546048 @ 0x4900000 │ │ │ │ + adcpl pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ - stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - orrvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + @ instruction: 0xf7f19708 │ │ │ │ + @ instruction: 0xf7fffcb5 │ │ │ │ + stmib sp, {r0, r5, r8, fp, ip, sp, pc}^ │ │ │ │ + ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ + strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + vmla.i8 d26, d7, d6 │ │ │ │ + vqdmlal.s q11, d0, d1[3] │ │ │ │ + vcge.s8 d16, d9, d2 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ + smladls r8, r2, r2, r0 │ │ │ │ + stc2 7, cr15, [r2], #964 @ 0x3c4 │ │ │ │ + stmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabtmi r6, sp, r9, lr │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ + movtvs pc, #53831 @ 0xd247 @ │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdbge r6, {r3, r9, ip, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ - stmib sp, {r1, r4, r9}^ │ │ │ │ - @ instruction: 0xf7f14509 │ │ │ │ - @ instruction: 0xf7fffca1 │ │ │ │ - stmib sp, {r0, r1, r2, r4, r8, fp, ip, sp, pc}^ │ │ │ │ - vrhadd.s8 d16, d7, d6 │ │ │ │ - vsubw.s8 q11, q8, d5 │ │ │ │ - andls r0, r8, #1207959552 @ 0x48000000 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsbne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + eorsne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ - stmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ - addsmi r0, r3, #192, 4 │ │ │ │ - strthi pc, [r1], -r1 │ │ │ │ - teqphi r1, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ - addsmi r0, r3, #176, 4 │ │ │ │ - ldrthi pc, [lr], -r1 @ │ │ │ │ - strbhi pc, [r5], #-512 @ 0xfffffe00 @ │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ - addsmi r0, r3, #144, 4 │ │ │ │ - strhi pc, [fp, #1]! │ │ │ │ - svceq 0x0020f5b3 │ │ │ │ - ldrhi pc, [r2, #1] │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - stmiage r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - ldrmi r9, [sl], -r9, lsl #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf7f3940a │ │ │ │ - @ instruction: 0xf7fffa1f │ │ │ │ - vmla.i8 , , q3 │ │ │ │ - vmlal.s q8, d0, d0[0] │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - andshi pc, r3, #0 │ │ │ │ - addeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + @ instruction: 0xf7f19708 │ │ │ │ + @ instruction: 0xf7fffc8f │ │ │ │ + adccs fp, r0, #16449536 @ 0xfb0000 │ │ │ │ + sbceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vmax.s8 d8, d0, d26 │ │ │ │ + rscscs r8, r0, #-2147483636 @ 0x8000000c │ │ │ │ + adcseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vmax.s8 q4, q0, │ │ │ │ + rscscs r8, r0, #1191182336 @ 0x47000000 │ │ │ │ + addseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + @ instruction: 0xf5b385b4 │ │ │ │ + @ instruction: 0xf0010f20 │ │ │ │ + @ instruction: 0xf5b3859b │ │ │ │ + @ instruction: 0xf47f0f00 │ │ │ │ + movwcs sl, #2268 @ 0x8dc │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ + ldrtmi r3, [r0], -r6, lsl #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ + strls r3, [sl], #-1027 @ 0xfffffbfd │ │ │ │ + blx 0x8a8cf0 │ │ │ │ + ldmdblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - teqcs r0, #12713984 @ 0xc20000 │ │ │ │ - cmnpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + vqsub.s8 d24, d15, d4 │ │ │ │ + vsubl.s8 q8, d16, d0 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + ldmge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, ror r3 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + movthi pc, #45058 @ 0xb002 @ │ │ │ │ + ldrthi pc, [sl], #512 @ 0x200 @ │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + strbhi pc, [lr, #-2] @ │ │ │ │ + mvnhi pc, #268435456 @ 0x10000000 │ │ │ │ + @ instruction: 0xf0022b20 │ │ │ │ + vcgt.s8 d8, d2, d29 │ │ │ │ + blcs 0x8b824 │ │ │ │ + mvnhi pc, #2 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + movwls r4, #29443 @ 0x7303 │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x461a4630 │ │ │ │ + streq pc, [pc], #-4 @ 0x6ad8c │ │ │ │ + strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf7f1950a │ │ │ │ + @ instruction: 0xf7fffff1 │ │ │ │ + strtmi fp, [r1], -pc, lsl #17 │ │ │ │ + stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r8, sl, ip, lr}^ │ │ │ │ + @ instruction: 0xf7ef5509 │ │ │ │ + stmdbge r6, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f04630 │ │ │ │ + stmdacs r0, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf57f07e2 │ │ │ │ + vmvn.i16 q13, #204 @ 0x00cc │ │ │ │ + strteq r5, [r3], #195 @ 0xc3 │ │ │ │ + rscshi pc, r5, r1, lsl #2 │ │ │ │ + ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ + vqdmulh.s d18, d2, d2 │ │ │ │ + stmdacs r0, {r0, r5, pc} │ │ │ │ + stmiage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + movwpl pc, #1103 @ 0x44f @ │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0021f00 │ │ │ │ - vcgt.s8 q4, q0, q0 │ │ │ │ - @ instruction: 0xf5b384b7 │ │ │ │ - @ instruction: 0xf0021f80 │ │ │ │ - vqrshl.s8 d8, d29, d1 │ │ │ │ - blcs 0x88bd18 │ │ │ │ - msrhi CPSR_x, #2 │ │ │ │ - adchi pc, r2, #536870912 @ 0x20000000 │ │ │ │ - @ instruction: 0xf0022b00 │ │ │ │ - vrsra.u64 q12, q6, #60 │ │ │ │ - movwls r2, #25347 @ 0x6303 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs r9, #4871 @ 0x1307 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf004461a │ │ │ │ - strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ - strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xfff0f7f1 │ │ │ │ - ldmlt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - cdp2 7, 4, cr15, cr14, cr15, {7} │ │ │ │ + @ instruction: 0xf0020f80 │ │ │ │ + @ instruction: 0xf3c487c0 │ │ │ │ + vrshl.s8 q9, q0, q8 │ │ │ │ + strdmi r7, [r3], -lr @ │ │ │ │ + tstmi sp, #2496 @ 0x9c0 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ + sbchi pc, r2, r3 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe3a8db0 │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0x07e2a8fe │ │ │ │ - stmge r5, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - sbcpl pc, r3, r4, asr #7 │ │ │ │ - @ instruction: 0xf10104a3 │ │ │ │ - ldcvs 0, cr8, [r3, #-960]! @ 0xfffffc40 │ │ │ │ - vmov.i16 d22, #187 @ 0x00bb │ │ │ │ - blcs 0xf7a1c │ │ │ │ - andshi pc, r6, r2, asr #4 │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - vst2. {d26-d27}, [pc :128], ip │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ - eormi r0, r3, r0, asr #6 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - ldrhi pc, [r9, r2] │ │ │ │ - strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - mvnsvc pc, #64, 4 │ │ │ │ - stceq 0, cr4, [r7, #-140]! @ 0xffffff74 │ │ │ │ - vst2.8 {d4-d7}, [r4 :64]! │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - b 0x1436c04 │ │ │ │ - @ instruction: 0xf0030545 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r7, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0074403 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sl}^ │ │ │ │ - strls r4, [r8, -r6, lsl #10] │ │ │ │ - ldc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ - ldmdalt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - msrvc SPSR_, #4 │ │ │ │ - svcvc 0x0060f1b3 │ │ │ │ - mrshi pc, (UNDEF: 68) @ │ │ │ │ - ldrmi r2, [pc], -r0, lsl #6 │ │ │ │ - movwpl lr, #39373 @ 0x99cd │ │ │ │ - vmul.f q8, q2, d3[4] │ │ │ │ - vst1.8 {d0-d3}, [r3], sl │ │ │ │ - tstmi r3, #252, 6 @ 0xf0000003 │ │ │ │ - vst4.8 {d0,d2,d4,d6}, [r2 :128], r2 │ │ │ │ - stmdbge r6, {r9, ip, sp} │ │ │ │ - mvneq r4, sl, asr r0 │ │ │ │ - orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ - subsmi r4, r3, r0, lsr r6 │ │ │ │ - addpl pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strvs pc, [r0], #836 @ 0x344 │ │ │ │ - andls r9, r6, #8, 14 @ 0x200000 │ │ │ │ - bicmi lr, r4, #274432 @ 0x43000 │ │ │ │ - movwls r0, #28763 @ 0x705b │ │ │ │ - @ instruction: 0xff24f7f8 │ │ │ │ - stmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svceq 0x0020f5b3 │ │ │ │ - addhi pc, r0, #0 │ │ │ │ - svceq 0x0040f5b3 │ │ │ │ - stmdage r1!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - strpl pc, [r0, -r4, asr #7] │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - movwls r0, #31397 @ 0x7aa5 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + streq pc, [r3, -r7] │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f89708 │ │ │ │ + @ instruction: 0xf7fffd31 │ │ │ │ + @ instruction: 0xf004b849 │ │ │ │ + @ instruction: 0xf1b37360 │ │ │ │ + @ instruction: 0xf0007f60 │ │ │ │ + movwcs r8, #325 @ 0x145 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ + stmdbeq r3!, {r0, r3, r8, r9, ip, lr}^ │ │ │ │ + andeq pc, sl, #196, 6 @ 0x10000003 │ │ │ │ + mvnscc pc, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0x01224313 │ │ │ │ + andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ + subsmi sl, sl, r6, lsl #18 │ │ │ │ + vst4. {d0,d2,d4,d6}, [r3 :128], r3 │ │ │ │ + ldrtmi r2, [r0], -r0, lsl #7 │ │ │ │ + vmov.i32 q10, #195 @ 0x000000c3 │ │ │ │ + vhsub.u8 d21, d20, d3 │ │ │ │ + strls r6, [r8, -r0, lsl #9] │ │ │ │ + b 0x114f680 │ │ │ │ + subseq r4, fp, r4, asr #7 │ │ │ │ + @ instruction: 0xf7f89307 │ │ │ │ + @ instruction: 0xf7ffff25 │ │ │ │ + @ instruction: 0xf5b3b821 │ │ │ │ + @ instruction: 0xf0000f20 │ │ │ │ + @ instruction: 0xf5b38282 │ │ │ │ + @ instruction: 0xf47f0f40 │ │ │ │ + beq 0xfe954ee8 │ │ │ │ + addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + tstmi r3, #48, 12 @ 0x3000000 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ + movwls r2, #41473 @ 0xa201 │ │ │ │ movwcs r9, #512 @ 0x200 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - ldrbtvs pc, [r1], -r9, asr #12 @ │ │ │ │ - streq pc, [r5], -r0, asr #5 │ │ │ │ + strbvs pc, [sp, #-1609]! @ 0xfffff9b7 @ │ │ │ │ + streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6499209 │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ - addsmi r0, pc, #1342177280 @ 0x50000000 │ │ │ │ - ldrtmi fp, [r2], -r8, lsl #30 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ + addsmi r0, lr, #1342177280 @ 0x50000000 │ │ │ │ + strtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ - @ instruction: 0xf0051681 │ │ │ │ - teqmi r5, #28, 10 @ 0x7000000 │ │ │ │ - strls r9, [sl, #-1798] @ 0xfffff8fa │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [fp], #-1288 @ 0xfffffaf8 │ │ │ │ - blx 0xfffa8ee0 │ │ │ │ - stmdalt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strne lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7fa920a │ │ │ │ - @ instruction: 0xf7fef92f │ │ │ │ - @ instruction: 0xf8d6bfed │ │ │ │ - ldreq r2, [r4, r8, asr #1] │ │ │ │ - @ instruction: 0xf010d503 │ │ │ │ - @ instruction: 0xf43e0f0e │ │ │ │ - cmpeq r0, r4, ror #31 │ │ │ │ - ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ - msrhi SPSR_sxc, r1, asr #2 │ │ │ │ - andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ - svclt 0x00942a05 │ │ │ │ - andcs r2, r1, #0, 4 │ │ │ │ - @ instruction: 0xf43e2a00 │ │ │ │ - andcs sl, r0, #856 @ 0x358 │ │ │ │ - strls r4, [r4, #-1584] @ 0xfffff9d0 │ │ │ │ - stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ - andls lr, r5, #0, 24 │ │ │ │ + strls r4, [r6], -r3, lsl #10 │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + strls r1, [r7, #-1025] @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7f3940b │ │ │ │ + @ instruction: 0xf7fffafd │ │ │ │ + stmib sp, {r2, r5, r6, fp, ip, sp, pc}^ │ │ │ │ + ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ + stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ + andls r7, sl, #8, 10 @ 0x2000000 │ │ │ │ + @ instruction: 0xf930f7fa │ │ │ │ + svclt 0x00e4f7fe │ │ │ │ + ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ + strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ + svceq 0x000ef010 │ │ │ │ + svcge 0x00dbf43e │ │ │ │ + strle r0, [r2, #-336] @ 0xfffffeb0 │ │ │ │ + @ instruction: 0xf1410594 │ │ │ │ + @ instruction: 0xf1a1816e │ │ │ │ + bcs 0x1ab730 │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + bcs 0x7371c │ │ │ │ + svcge 0x00cdf43e │ │ │ │ + ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ + @ instruction: 0xf8cd9504 │ │ │ │ + stmib sp, {r3, sp, lr, pc}^ │ │ │ │ + andls r7, r5, #0, 24 │ │ │ │ @ instruction: 0xf7f99203 │ │ │ │ @ instruction: 0xf7fffbf9 │ │ │ │ - sbccs fp, r0, #64, 16 @ 0x400000 │ │ │ │ + sbccs fp, r0, #3538944 @ 0x360000 │ │ │ │ sbcseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vqshl.s8 d8, d10, d16 │ │ │ │ - @ instruction: 0xf1b382ec │ │ │ │ + vshl.s8 d8, d18, d16 │ │ │ │ + @ instruction: 0xf1b382ed │ │ │ │ @ instruction: 0xf0011fc0 │ │ │ │ - sbcscs r8, r0, #200, 8 @ 0xc8000000 │ │ │ │ + sbcscs r8, r0, #208, 8 @ 0xd0000000 │ │ │ │ sbceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - adcscs r8, r0, #168, 8 @ 0xa8000000 │ │ │ │ + adcscs r8, r0, #176, 8 @ 0xb0000000 │ │ │ │ sbceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf896afb2 │ │ │ │ + @ instruction: 0xf896afa8 │ │ │ │ @ instruction: 0xf8d610d1 │ │ │ │ @ instruction: 0xf8d630c8 │ │ │ │ stmdbcs r0, {r2, r3, r6, r7, sp} │ │ │ │ - tstphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ + msrhi CPSR_sc, r2 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6bbc0 │ │ │ │ - svcge 0x00a3f47e │ │ │ │ + blcs 0x6bb84 │ │ │ │ + svcge 0x0099f47e │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r6, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ movwls r0, #527 @ 0x20f │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-514] @ 0xfffffdfe │ │ │ │ @ instruction: 0xf992f7f2 │ │ │ │ - stmdalt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00f9f7fe │ │ │ │ svceq 0x00a0f5b3 │ │ │ │ - msrhi CPSR_x, #1 │ │ │ │ - teqphi r7, #0, 4 @ p-variant is OBSOLETE │ │ │ │ + msrhi CPSR_fx, #1 │ │ │ │ + teqphi r8, #0, 4 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - ldrhi pc, [r2], #-1 │ │ │ │ + ldrhi pc, [sl], #-1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ mvnshi pc, #1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - svcge 0x0077f47e │ │ │ │ + svcge 0x006df47e │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - tstphi r5, #2 @ p-variant is OBSOLETE │ │ │ │ + wfehi │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f24509 │ │ │ │ @ instruction: 0xf7fefbe3 │ │ │ │ - @ instruction: 0xf5b3bf5d │ │ │ │ + @ instruction: 0xf5b3bf53 │ │ │ │ @ instruction: 0xf47e0fa0 │ │ │ │ - adceq sl, r3, #88, 30 @ 0x160 │ │ │ │ - ldrhi pc, [fp], #320 @ 0x140 │ │ │ │ + adceq sl, r3, #312 @ 0x138 │ │ │ │ + ldrhi pc, [pc], #320 @ 0x6b020 │ │ │ │ cmnpmi pc, #36 @ p-variant is OBSOLETE @ 0x24 │ │ │ │ rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mvneq pc, #587202560 @ 0x23000000 │ │ │ │ @ instruction: 0xd1084293 │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf0024393 │ │ │ │ - rsclt r8, r3, #8 │ │ │ │ + rsclt r8, r3, #18 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ andcs r2, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vmlal.u , d20, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ stc2l 7, cr15, [r0, #972] @ 0x3cc │ │ │ │ - svclt 0x009ff7fe │ │ │ │ + svclt 0x0095f7fe │ │ │ │ svceq 0x00a0f5b2 │ │ │ │ - svcge 0x0025f47e │ │ │ │ + svcge 0x001bf47e │ │ │ │ @ instruction: 0xf10202a3 │ │ │ │ - eoreq r8, r7, #115 @ 0x73 │ │ │ │ - strthi pc, [lr], -r0, lsl #2 │ │ │ │ + eoreq r8, r7, #125 @ 0x7d │ │ │ │ + ldrthi pc, [r2], -r0, lsl #2 @ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - svcge 0x0019f47e │ │ │ │ + svcge 0x000ff47e │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ rsclt r9, r3, #402653184 @ 0x18000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ addseq r2, fp, pc, lsl #4 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ movwls r4, #37383 @ 0x9207 │ │ │ │ stc2l 7, cr15, [r6, #-1000] @ 0xfffffc18 │ │ │ │ - svclt 0x0008f7fe │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr14, cr14, {7} │ │ │ │ movwpl pc, #1103 @ 0x44f @ │ │ │ │ msrmi SPSR_, #192, 4 │ │ │ │ streq lr, [r3, -r4, lsl #20] │ │ │ │ svceq 0x00c0f5b7 │ │ │ │ - ldrthi pc, [sp], r1 @ │ │ │ │ - orrhi pc, fp, #0, 4 │ │ │ │ + strbhi pc, [r7], r1 @ │ │ │ │ + orrhi pc, pc, #0, 4 │ │ │ │ svcne 0x0000f5b7 │ │ │ │ - ldrbhi pc, [r6, -r1] @ │ │ │ │ + strbhi pc, [r0, -r1]! @ │ │ │ │ svceq 0x0080f5b7 │ │ │ │ - strhi pc, [r4, -r1]! │ │ │ │ + strhi pc, [pc, -r1]! │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ - @ instruction: 0xf004aea5 │ │ │ │ - blcs 0x86c0e8 │ │ │ │ - ldrhi pc, [r0, #2] │ │ │ │ + @ instruction: 0xf004aea4 │ │ │ │ + blcs 0x86c0ac │ │ │ │ + ldrhi pc, [r6, #2]! │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmibeq pc!, {r2, r4, ip, sp, lr, pc}^ @ │ │ │ │ - strhi pc, [r5, #-2] │ │ │ │ + strhi pc, [r8, #-2]! │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002421c │ │ │ │ - movwcs r8, #1402 @ 0x57a │ │ │ │ - vqshlu.s64 d30, d2, #4 │ │ │ │ + movwcs r8, #1440 @ 0x5a0 │ │ │ │ + vqshlu.s64 d30, d1, #4 │ │ │ │ @ instruction: 0xf0145341 │ │ │ │ movwls r0, #48944 @ 0xbf30 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr5, cr14, {3} │ │ │ │ + mcrge 4, 6, pc, cr11, cr14, {3} @ │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ svclt 0x0018290d │ │ │ │ stmdbcs pc, {r0, r9, sp} @ │ │ │ │ - msrhi CPSR_, r2 │ │ │ │ + msrhi CPSR_fx, r2 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r9, r9, #8, 2 │ │ │ │ vmla.i8 d26, d7, d6 │ │ │ │ - vsubl.s8 q11, d0, d5 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ @ instruction: 0xf0040212 │ │ │ │ movwls r0, #25615 @ 0x640f │ │ │ │ strcs r9, [r0], #-1034 @ 0xfffffbf6 │ │ │ │ @ instruction: 0xf7f39407 │ │ │ │ @ instruction: 0xf7fefafd │ │ │ │ - eorscs fp, r0, #44, 30 @ 0xb0 │ │ │ │ + eorscs fp, r0, #34, 30 @ 0x88 │ │ │ │ rsbseq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d18 │ │ │ │ - @ instruction: 0xf0042103 │ │ │ │ - @ instruction: 0xf5b2070f │ │ │ │ + @ instruction: 0xf0044022 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b24c03 │ │ │ │ @ instruction: 0xf3c40f80 │ │ │ │ - @ instruction: 0xf0024403 │ │ │ │ - vqshl.s8 d8, d11, d16 │ │ │ │ - @ instruction: 0xf1b2827b │ │ │ │ + @ instruction: 0xf0022403 │ │ │ │ + vqshl.s8 d8, d27, d16 │ │ │ │ + @ instruction: 0xf1b2827c │ │ │ │ @ instruction: 0xf0021f10 │ │ │ │ - vqshl.s8 q4, , q8 │ │ │ │ - bcs 0x88cff8 │ │ │ │ - ldrhi pc, [r2], #-2 │ │ │ │ - subshi pc, r5, #536870912 @ 0x20000000 │ │ │ │ + vqrshl.s8 d8, d12, d0 │ │ │ │ + bcs 0x88cfcc │ │ │ │ + strthi pc, [fp], #-2 │ │ │ │ + rsbhi pc, r0, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0022a00 │ │ │ │ - tstls r6, sl, lsr r4 │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - andne pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - stc2l 7, cr15, [ip, #-964]! @ 0xfffffc3c │ │ │ │ - mcrlt 7, 4, pc, cr10, cr14, {7} @ │ │ │ │ + stmdbge r6, {r1, r2, r4, r6, sl, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f1950a │ │ │ │ + @ instruction: 0xf7fefd6b │ │ │ │ + adceq fp, r7, #2032 @ 0x7f0 │ │ │ │ + strbhi pc, [lr, r1, lsl #2]! @ │ │ │ │ + movweq pc, #1044 @ 0x414 @ │ │ │ │ + strhi pc, [r1], #64 @ 0x40 │ │ │ │ + vpmax.s8 d16, d15, d17 │ │ │ │ + eormi r0, r3, pc, lsr r3 │ │ │ │ + ldrdeq pc, [r8], #134 @ 0x86 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + streq pc, [pc, #-1] @ 0x6b1db │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + ldrhi pc, [r0, #-1]! │ │ │ │ + @ instruction: 0xf57e0701 │ │ │ │ + ldrtmi sl, [r0], -r6, ror #28 │ │ │ │ + movwcs fp, #62182 @ 0xf2e6 │ │ │ │ + movwls sl, #39174 @ 0x9906 │ │ │ │ + movwcs r2, #514 @ 0x202 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0x970600b6 │ │ │ │ + strpl lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fa960a │ │ │ │ + @ instruction: 0xf7fefcdd │ │ │ │ + stcleq 14, cr11, [r3, #-808]! @ 0xfffffcd8 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf41487e5 │ │ │ │ - @ instruction: 0xf0400300 │ │ │ │ - beq 0x8cc3f8 │ │ │ │ - teqpeq pc, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ - @ instruction: 0xf8d64023 │ │ │ │ - @ instruction: 0xf00100c8 │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b34703 │ │ │ │ - @ instruction: 0xf0014f70 │ │ │ │ - streq r8, [r1, -r7, lsr #10] │ │ │ │ - mrcge 5, 3, APSR_nzcv, cr1, cr14, {3} │ │ │ │ - rsclt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r8, r9, sp} │ │ │ │ - andcs r9, r2, #603979776 @ 0x24000000 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - adcseq r3, r6, r3, lsl #8 │ │ │ │ - stmib sp, {r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r5, [sl], -r7, lsl #8 │ │ │ │ - ldc2l 7, cr15, [lr], {250} @ 0xfa │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr5, cr14, {7} │ │ │ │ - eoreq r0, r0, #6336 @ 0x18c0 │ │ │ │ - ldrbhi pc, [r0, -r1, lsl #2]! @ │ │ │ │ - rscvc pc, r0, #82837504 @ 0x4f00000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf5b24022 │ │ │ │ - @ instruction: 0xf47e2f5c │ │ │ │ - @ instruction: 0xf8d6ae52 │ │ │ │ - ldreq r2, [r1, -r8, asr #1] │ │ │ │ - mcrge 5, 2, pc, cr13, cr14, {3} @ │ │ │ │ - @ instruction: 0xf53e0597 │ │ │ │ - @ instruction: 0xf003ae4a │ │ │ │ - andcs r0, r2, #67108864 @ 0x4000000 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf7f84630 │ │ │ │ - @ instruction: 0xf7fefd67 │ │ │ │ - @ instruction: 0xf3c4beb6 │ │ │ │ - eoreq r5, r1, #64, 4 │ │ │ │ - strhi pc, [r5], #-320 @ 0xfffffec0 │ │ │ │ - mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf47e2f5c │ │ │ │ - stmdbge r6, {r1, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0044630 │ │ │ │ - movwcs r0, #5151 @ 0x141f │ │ │ │ - strls r9, [r6], #-519 @ 0xfffffdf9 │ │ │ │ - strcc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f8950a │ │ │ │ - @ instruction: 0xf7fefe8b │ │ │ │ - rsclt fp, r3, #592 @ 0x250 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - tstls r8, r0, lsr r6 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - addseq r3, fp, r3, lsl #4 │ │ │ │ + @ instruction: 0xf64f8779 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + eormi r0, r2, pc, lsl #4 │ │ │ │ + svccs 0x005cf5b2 │ │ │ │ + mcrge 4, 2, pc, cr7, cr14, {3} @ │ │ │ │ + ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf57e0711 │ │ │ │ + ldreq sl, [r7, #3650] @ 0xe42 │ │ │ │ + mrcge 5, 1, APSR_nzcv, cr15, cr14, {1} │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + @ instruction: 0xf0042202 │ │ │ │ + @ instruction: 0x4630011f │ │ │ │ + stc2l 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ + mcrlt 7, 5, pc, cr11, cr14, {7} @ │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf1400221 │ │ │ │ + @ instruction: 0xf64f8408 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ + eormi r0, r3, pc, lsl #6 │ │ │ │ + svccs 0x005cf5b3 │ │ │ │ + mcrge 4, 1, pc, cr7, cr14, {3} @ │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6b270 │ │ │ │ + andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ + stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ + strls r3, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + mcr2 7, 4, pc, cr10, cr8, {7} @ │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr10, cr14, {7} │ │ │ │ + vmlal.u , d20, d3[4] │ │ │ │ + ldrtmi r5, [r0], -r0, asr #3 │ │ │ │ + stmdbge r6, {r3, r8, ip, pc} │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, fp, #155 @ 0x9b │ │ │ │ vsubw.u8 , q2, d12 │ │ │ │ - movwls r2, #45827 @ 0xb303 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r2, r5, r7, r9}^ │ │ │ │ - @ instruction: 0xf04f3209 │ │ │ │ - svclt 0x00540201 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2 7, cr15, [ip], #-972 @ 0xfffffc34 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr13, cr14, {7} │ │ │ │ - strpl pc, [r0, -r4, asr #7] │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - movwls r0, #31397 @ 0x7aa5 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + adceq r4, r4, #201326592 @ 0xc000000 │ │ │ │ + andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ + andeq pc, r1, #79 @ 0x4f │ │ │ │ + movwcs fp, #3924 @ 0xf54 │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7f32306 │ │ │ │ + @ instruction: 0xf7fefc3b │ │ │ │ + beq 0xfe95ac88 │ │ │ │ + addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + tstmi r3, #48, 12 @ 0x3000000 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ + movwls r2, #41473 @ 0xa201 │ │ │ │ movwcs r9, #512 @ 0x200 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - strbeq pc, [r1], sl, asr #4 @ │ │ │ │ - streq pc, [r5], -r0, asr #5 │ │ │ │ + ldreq pc, [sp, #586]! @ 0x24a │ │ │ │ + streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ vhsub.s8 d25, d10, d9 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - addsmi r0, pc, #1342177280 @ 0x50000000 │ │ │ │ - ldrtmi fp, [r2], -r8, lsl #30 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ + addsmi r0, lr, #1342177280 @ 0x50000000 │ │ │ │ + strtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ - @ instruction: 0xf0051681 │ │ │ │ - teqmi r5, #28, 10 @ 0x7000000 │ │ │ │ - strls r9, [sl, #-1798] @ 0xfffff8fa │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [fp], #-1288 @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf8e2f7f3 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr3, cr14, {7} │ │ │ │ - vst1.32 {d16-d17}, [pc :128], r2 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0020110 │ │ │ │ - vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - vaddl.u8 , d20, d1 │ │ │ │ - b 0x10f2368 │ │ │ │ - @ instruction: 0xf0040500 │ │ │ │ - vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0x43a14203 │ │ │ │ - eorgt pc, ip, sp, asr #17 │ │ │ │ - ldrhi pc, [r3], -r0 │ │ │ │ - strvc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - svclt 0x00082d0d │ │ │ │ - andls r2, r8, #53248 @ 0xd000 │ │ │ │ - andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - vsubl.u8 q9, d4, d0 │ │ │ │ - andcc r5, r1, #0, 8 │ │ │ │ - vrshl.s8 d25, d7, d7 │ │ │ │ - vabal.s8 q11, d16, d5 │ │ │ │ - andls r0, r0, #75497472 @ 0x4800000 │ │ │ │ - rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ + strls r4, [r6], -r3, lsl #10 │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + strls r1, [r7, #-1025] @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7f3940b │ │ │ │ + @ instruction: 0xf7fef8e1 │ │ │ │ + beq 0xfe91ac34 │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, ip, #2 │ │ │ │ + addne pc, r1, r4, asr #7 │ │ │ │ + stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf8cd43a1 │ │ │ │ + @ instruction: 0xf000c02c │ │ │ │ + stmib sp, {r1, r2, r4, r9, sl, pc}^ │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + stccs 5, cr2, [sp, #-12] │ │ │ │ + bcs 0x3daf6c │ │ │ │ + svclt 0x000c9208 │ │ │ │ + andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ + strpl pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ + strls r3, [r7, #-513] @ 0xfffffdff │ │ │ │ + strbvs pc, [sp, #-583] @ 0xfffffdb9 @ │ │ │ │ + ldreq pc, [r2, #-704] @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf6499200 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + stmdbge r6, {r0, r2, r9} │ │ │ │ + stccs 6, cr4, [r0], {48} @ 0x30 │ │ │ │ + strtmi fp, [sl], -r8, lsl #30 │ │ │ │ + @ instruction: 0xf7f39406 │ │ │ │ + @ instruction: 0xf7fef8a9 │ │ │ │ + beq 0xfe95abc4 │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andne pc, r1, r4, asr #7 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0x43a14303 │ │ │ │ + movwls r9, #32779 @ 0x800b │ │ │ │ + ldrbhi pc, [r1, #0]! @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - svclt 0x00082c00 │ │ │ │ - strls r4, [r6], #-1578 @ 0xfffff9d6 │ │ │ │ - @ instruction: 0xf8aaf7f3 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr11, cr14, {7} │ │ │ │ - vst1.32 {d16-d17}, [pc :128], r3 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0030110 │ │ │ │ - vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - vsubl.u8 , d20, d1 │ │ │ │ - tstmi sl, #1 │ │ │ │ - streq pc, [pc, #-4] @ 0x6b3d4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andls r4, fp, r1, lsr #7 │ │ │ │ - @ instruction: 0xf0009308 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r6, r7, r8, sl, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - stmib sp, {r8, r9, ip, lr}^ │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - @ instruction: 0xf7fa3406 │ │ │ │ - @ instruction: 0xf7feff33 │ │ │ │ - @ instruction: 0xf404bdf8 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf53e069f │ │ │ │ - @ instruction: 0xf8d6adee │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r0, r1, r3, r9} │ │ │ │ - ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 q9, d4, d8 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ - strls r2, [r9], #-1039 @ 0xfffffbf1 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f44506 │ │ │ │ - @ instruction: 0xf7fef8bf │ │ │ │ - @ instruction: 0xf404bdd4 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - @ instruction: 0xf43e4f70 │ │ │ │ - @ instruction: 0xf8d6adce │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r0, r1, r3, r9} │ │ │ │ - ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 q9, d4, d9 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ - strls r2, [r9], #-1039 @ 0xfffffbf1 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f44506 │ │ │ │ - @ instruction: 0xf7fef89f │ │ │ │ - @ instruction: 0xf44fbdb4 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - ldrhi pc, [fp, -r1] │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0006f40 │ │ │ │ - @ instruction: 0xf5b38717 │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.16 {d24-d27}, [pc :128], r7 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - stcge 4, cr15, [r1, #-504]! @ 0xfffffe08 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andpl lr, r9, #3358720 @ 0x334000 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xff32f7fa │ │ │ │ + stcllt 7, cr15, [sp, #1016]! @ 0x3f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldcge 4, cr15, [r1, #248] @ 0xf8 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe9a9494 │ │ │ │ + @ instruction: 0xf8d6d104 │ │ │ │ + ldreq r3, [pc], r8, asr #1 │ │ │ │ + stclge 5, cr15, [r3, #248]! @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ - stmdbge r6, {r0, r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf7f44630 │ │ │ │ - @ instruction: 0xf7fef985 │ │ │ │ - @ instruction: 0xf44fbd82 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r2, r0, lsl #5 │ │ │ │ - svcvs 0x0010f5b2 │ │ │ │ - strhi pc, [sl, -r1]! │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b24022 │ │ │ │ - @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b28002 │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.64 {d24-d27}, [pc :64], r6 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - stclge 4, cr15, [pc], #504 @ 0x6b720 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b400 │ │ │ │ + strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf8bef7f4 │ │ │ │ + stcllt 7, cr15, [r9, #1016] @ 0x3f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [sl], r8, asr #1 │ │ │ │ - ldclge 5, cr15, [fp, #-248] @ 0xffffff08 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1c29500 │ │ │ │ + stclge 4, cr15, [r3, #248] @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ - stmdbge r6, {r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf7f44630 │ │ │ │ - @ instruction: 0xf7fef94f │ │ │ │ - @ instruction: 0xf5b3bd4c │ │ │ │ - @ instruction: 0xf0010f60 │ │ │ │ - rsbcs r8, r0, #1073741836 @ 0x4000000c │ │ │ │ - rsceq pc, r0, #192, 4 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b440 │ │ │ │ + strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf89ef7f4 │ │ │ │ + stclt 7, cr15, [r9, #1016]! @ 0x3f8 │ │ │ │ + tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0016f10 │ │ │ │ + vst1.8 {d24}, [pc :128], r4 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + ldrhi pc, [lr, -r0] │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + rsbshi pc, lr, #2 │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e421c │ │ │ │ + @ instruction: 0xf404ad16 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + @ instruction: 0xf43e4f70 │ │ │ │ + strtmi sl, [r1], -r6, lsl #27 │ │ │ │ + @ instruction: 0xf7efa806 │ │ │ │ + @ instruction: 0xf8d6fabb │ │ │ │ + andcs r3, r9, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ + @ instruction: 0xf984f7f4 │ │ │ │ + ldcllt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ + andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b24022 │ │ │ │ + @ instruction: 0xf0016f10 │ │ │ │ + vst1.8 {d24}, [pc :256], r3 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, lsl #5 │ │ │ │ + svcvs 0x0040f5b2 │ │ │ │ + andhi pc, r9, r1 │ │ │ │ + svcvs 0x0060f5b2 │ │ │ │ + rscshi pc, r5, #2 │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e421c │ │ │ │ + @ instruction: 0xf404ace4 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf53e069a │ │ │ │ + @ instruction: 0x4621ad50 │ │ │ │ + @ instruction: 0xf7efa806 │ │ │ │ + @ instruction: 0xf8d6fa85 │ │ │ │ + andcs r3, r8, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ + @ instruction: 0xf94ef7f4 │ │ │ │ + stcllt 7, cr15, [r1, #-1016] @ 0xfffffc08 │ │ │ │ + svceq 0x0060f5b3 │ │ │ │ + teqphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ + addsmi r0, r3, #224, 4 │ │ │ │ + tstphi pc, r1 @ p-variant is OBSOLETE │ │ │ │ + svcne 0x00d0f1b3 │ │ │ │ + ldcge 4, cr15, [sp], #504 @ 0x1f8 │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf57e071b │ │ │ │ + movwcs sl, #7352 @ 0x1cb8 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r6, #98304 @ 0x18000 │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ + blx 0xfe7a9536 │ │ │ │ + ldclt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + rsbshi pc, ip, #1 │ │ │ │ + vrshr.s64 d18, d0, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + sbcshi pc, r0, r1 │ │ │ │ + svceq 0x0040f5b3 │ │ │ │ + ldcge 4, cr15, [r3], {126} @ 0x7e │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + movwls r4, #33539 @ 0x8303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs r9, #4873 @ 0x1309 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7f2940a │ │ │ │ + @ instruction: 0xf7fefdd7 │ │ │ │ + @ instruction: 0xf5b3bcf4 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + andscs r8, r0, #1342177281 @ 0x50000001 │ │ │ │ + eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf1b38118 │ │ │ │ - @ instruction: 0xf47e1fd0 │ │ │ │ - @ instruction: 0xf8d6acc8 │ │ │ │ - ldreq r3, [fp, -r8, asr #1] │ │ │ │ - stclge 5, cr15, [r3], {126} @ 0x7e │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + eorscs r8, r0, #79 @ 0x4f │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + @ instruction: 0xf404ac6e │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + vmlal.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf5b32903 │ │ │ │ + @ instruction: 0xf0014f70 │ │ │ │ + @ instruction: 0xf8968785 │ │ │ │ + ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ + stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ + ldrhi pc, [sl], -r1 │ │ │ │ + @ instruction: 0xf00243d2 │ │ │ │ + blcs 0x6c20c │ │ │ │ + mrrcge 4, 7, pc, r5, cr14 @ │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x461a4630 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r9, [r8, -r6, lsl #16] │ │ │ │ + strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + mrc2 7, 2, pc, cr4, cr1, {7} │ │ │ │ + ldclt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ + svceq 0x00c0f5b3 │ │ │ │ + andhi pc, fp, #1 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #96, 4 │ │ │ │ + mvnshi pc, r1 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #80, 4 │ │ │ │ + ldcge 4, cr15, [r5], #-504 @ 0xfffffe08 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r6, #98304 @ 0x18000 │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ + andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f2950a │ │ │ │ - @ instruction: 0xf7fefb9d │ │ │ │ - addcs fp, r0, #36, 26 @ 0x900 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - addscs r8, r0, #1342177287 @ 0x50000007 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b380c9 │ │ │ │ - @ instruction: 0xf47e0f40 │ │ │ │ - @ instruction: 0xf3c4ac9e │ │ │ │ - andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ - ldrtmi r2, [r0], -r6, lsl #6 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049308 │ │ │ │ - movwls r0, #37647 @ 0x930f │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - strls r3, [sl], #-1027 @ 0xfffffbfd │ │ │ │ - ldc2l 7, cr15, [r8, #968] @ 0x3c8 │ │ │ │ - ldcllt 7, cr15, [pc], #1016 @ 0x6b9ec │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - andhi pc, lr, #1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #32, 4 │ │ │ │ - subhi pc, r8, r1 │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - ldclge 4, cr15, [r9], #-504 @ 0xfffffe08 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ - stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [ip, -r1]! @ │ │ │ │ - smullsne pc, r1, r6, r8 @ │ │ │ │ - eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ - @ instruction: 0xf0012900 │ │ │ │ - bicsmi r8, r2, #17825792 @ 0x1100000 │ │ │ │ - movweq pc, #4098 @ 0x1002 @ │ │ │ │ - @ instruction: 0xf47e2b00 │ │ │ │ - movwcs sl, #7264 @ 0x1c60 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movwls r4, #1562 @ 0x61a │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f14509 │ │ │ │ - @ instruction: 0xf7fefe55 │ │ │ │ - @ instruction: 0xf5b3bcc6 │ │ │ │ - @ instruction: 0xf0010fc0 │ │ │ │ - andscs r8, r0, #4, 4 @ 0x40000000 │ │ │ │ - rsbeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - andscs r8, r0, #1073741882 @ 0x4000003a │ │ │ │ - subseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - vqdmulh.s q13, q2, d0[0] │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r7, #0, 6 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [sl, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xf966f7f2 │ │ │ │ - stclt 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - @ instruction: 0x81a9f002 │ │ │ │ - eorshi pc, r3, #268435456 @ 0x10000000 │ │ │ │ - svceq 0x00a0f5b2 │ │ │ │ - tstphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ - addshi pc, r0, r2, lsl #4 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf7fef965 │ │ │ │ + @ instruction: 0x2320bc21 │ │ │ │ + cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - @ instruction: 0x23208119 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf47e429a │ │ │ │ - tstls r6, r0, lsl ip │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - eorscc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + vrhadd.s8 q4, , q1 │ │ │ │ + @ instruction: 0xf5b2823b │ │ │ │ + @ instruction: 0xf0020fa0 │ │ │ │ + @ instruction: 0xf04f8125 │ │ │ │ + vcge.s8 d0, d2, d0 │ │ │ │ + vshr.s64 d24, d14, #64 │ │ │ │ + addsmi r0, sl, #64, 6 │ │ │ │ + msrhi CPSR_fs, r2 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #64, 6 │ │ │ │ + stcge 4, cr15, [r5], {126} @ 0x7e │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + eorscc pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xff9a96c4 │ │ │ │ - stclt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ + blx 0xff92968c │ │ │ │ + bllt 0xffe296c4 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - strbhi pc, [r0], r1 @ │ │ │ │ - strbhi pc, [pc, -r0, lsl #4]! @ │ │ │ │ + strbhi pc, [r8], r1 @ │ │ │ │ + ldrbhi pc, [r5, -r0, lsl #4]! @ │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - strbthi pc, [r0], r1 @ │ │ │ │ + strbthi pc, [r8], r1 @ │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - strbhi pc, [r7], r1 @ │ │ │ │ + strbhi pc, [pc], r1 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - blge 0xffb68928 │ │ │ │ + blge 0xff8688f0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6b740 │ │ │ │ + streq pc, [pc], #-4 @ 0x6b708 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f13406 │ │ │ │ - @ instruction: 0xf7fefc87 │ │ │ │ - @ instruction: 0x2320bbdd │ │ │ │ + @ instruction: 0xf7fefc85 │ │ │ │ + @ instruction: 0x2320bbd1 │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - vand q4, , q4 │ │ │ │ - @ instruction: 0xf5b281c5 │ │ │ │ + vand q4, , │ │ │ │ + @ instruction: 0xf5b281cb │ │ │ │ @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f8068 │ │ │ │ + @ instruction: 0xf04f8076 │ │ │ │ vcge.s8 d0, d1, d0 │ │ │ │ - vqshl.s64 q12, q10, #0 │ │ │ │ + vqshl.s64 q12, , #0 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - msrhi CPSR_fsc, r2 │ │ │ │ + cmpphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - blge 0xff0e897c │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - vmla.i8 d26, d9, d6 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fefa95 │ │ │ │ - @ instruction: 0x4621bbb3 │ │ │ │ - @ instruction: 0xf5b3a806 │ │ │ │ - strls r2, [r7, #-3952] @ 0xfffff090 │ │ │ │ + blge 0xfede8944 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + rsbsvc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe52972c │ │ │ │ + bllt 0xfea29764 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strls r9, [r8, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf001950a │ │ │ │ - @ instruction: 0xf7ef83ad │ │ │ │ - strcs pc, [r1], #-2605 @ 0xfffff5d3 │ │ │ │ + @ instruction: 0xf7ef83b3 │ │ │ │ + strcs pc, [r1], #-2621 @ 0xfffff5c3 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ vmin.s8 d20, d8, d16 │ │ │ │ - vrshr.s64 d22, d13, #64 │ │ │ │ + vmlal.s q11, d0, d1[5] │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf84cf7f3 │ │ │ │ - ldclt 7, cr15, [r1], {254} @ 0xfe │ │ │ │ - biceq pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0xf848f7f3 │ │ │ │ + stclt 7, cr15, [r3], {254} @ 0xfe │ │ │ │ + @ instruction: 0x03bdf24a │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - rscseq pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ + rscseq pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0xf838f7f3 │ │ │ │ - bllt 0xfffe97f0 │ │ │ │ + @ instruction: 0xf834f7f3 │ │ │ │ + bllt 0xffc697bc │ │ │ │ strls r0, [sl, #-2723] @ 0xfffff55d │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ ldrtmi r1, [r0], -r1, lsl #11 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ movwls r4, #33579 @ 0x832b │ │ │ │ tstpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, lr}^ │ │ │ │ @ instruction: 0xf7f83406 │ │ │ │ - @ instruction: 0xf7fefddb │ │ │ │ - @ instruction: 0xf1b7bb71 │ │ │ │ + @ instruction: 0xf7fefdd7 │ │ │ │ + @ instruction: 0xf1b7bb63 │ │ │ │ @ instruction: 0xf0016f8c │ │ │ │ - addsmi r8, pc, #1207959554 @ 0x48000002 │ │ │ │ - blge 0x828a30 │ │ │ │ + addsmi r8, pc, #1677721602 @ 0x64000002 │ │ │ │ + blge 0x6e89fc │ │ │ │ @ instruction: 0xf57f02e1 │ │ │ │ - @ instruction: 0xf04fab1b │ │ │ │ + @ instruction: 0xf04fab16 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8f0f7f8 │ │ │ │ - bllt 0xff569844 │ │ │ │ + @ instruction: 0xf8ecf7f8 │ │ │ │ + bllt 0xff1e9810 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - strls r9, [sl, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0x14a9816 │ │ │ │ + strls r9, [sl, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x18a97e2 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vrshr.s64 d16, d5, #64 │ │ │ │ + vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf8cd0212 │ │ │ │ @ instruction: 0xf7f29000 │ │ │ │ - @ instruction: 0xf7fefffb │ │ │ │ - @ instruction: 0xf44fbbc0 │ │ │ │ + @ instruction: 0xf7fefff7 │ │ │ │ + @ instruction: 0xf44fbbb2 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - andshi pc, r7, #2 │ │ │ │ + eorshi pc, r9, #2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b384b9 │ │ │ │ + @ instruction: 0xf5b384bf │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.32 {d24-d27}, [pc :256]! │ │ │ │ + vst1.64 {d24-d27}, [pc :64] │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - blge 0xbe8aa4 │ │ │ │ + blge 0x868a70 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [pc], #-200 @ 0x6b8bc │ │ │ │ - blge 0xfe6e8db8 │ │ │ │ + ldreq r3, [pc], #-200 @ 0x6b888 │ │ │ │ + blge 0xfe368d84 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8acf7ef │ │ │ │ + @ instruction: 0xf8c0f7ef │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ - @ instruction: 0xf7feff8d │ │ │ │ - @ instruction: 0xf44fbb8a │ │ │ │ + @ instruction: 0xf7feff89 │ │ │ │ + @ instruction: 0xf44fbb7c │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - orrshi pc, r8, r2 │ │ │ │ + @ instruction: 0x81baf002 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b384c5 │ │ │ │ + @ instruction: 0xf5b384cb │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.16 {d24-d27}, [pc :256], r4 │ │ │ │ + vst1.32 {d24-d27}, [pc :64], r6 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xffe68b10 │ │ │ │ + bge 0xffae8adc │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [fp], #200 @ 0xc8 │ │ │ │ - blge 0x1968e24 │ │ │ │ + blge 0x15e8df0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf876f7ef │ │ │ │ + @ instruction: 0xf88af7ef │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ - @ instruction: 0xf7feff57 │ │ │ │ - @ instruction: 0xf404bb54 │ │ │ │ + @ instruction: 0xf7feff53 │ │ │ │ + @ instruction: 0xf404bb46 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53e041d │ │ │ │ - @ instruction: 0xf8d6ab4a │ │ │ │ + @ instruction: 0xf8d6ab3c │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ strls r2, [r9], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34506 │ │ │ │ - @ instruction: 0xf7fefe1b │ │ │ │ - rsclt fp, r3, #48, 22 @ 0xc000 │ │ │ │ + @ instruction: 0xf7fefe17 │ │ │ │ + rsclt fp, r3, #34816 @ 0x8800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ andcs r2, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vmlal.u , d20, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf938f7f3 │ │ │ │ - bllt 0x6699bc │ │ │ │ + @ instruction: 0xf934f7f3 │ │ │ │ + bllt 0x2e9988 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [r9], #-200 @ 0xffffff38 │ │ │ │ - blge 0x3e8ed0 │ │ │ │ + bge 0x68e9c │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b9fc │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b9c8 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [lr, #972] @ 0x3cc │ │ │ │ - blt 0xffd69a04 │ │ │ │ + ldc2l 7, cr15, [sl, #972] @ 0x3cc │ │ │ │ + blt 0xff9e99d0 │ │ │ │ teqpne ip, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ mvnhi pc, #64 @ 0x40 │ │ │ │ - blvs 0xfe746ee8 │ │ │ │ + blvs 0xfe746eb4 │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ - strteq r8, [r0], #986 @ 0x3da │ │ │ │ - bicshi pc, r7, #0, 2 │ │ │ │ + strteq r8, [r0], #988 @ 0x3dc │ │ │ │ + bicshi pc, r9, #0, 2 │ │ │ │ @ instruction: 0xf587fab7 │ │ │ │ svccs 0x0000096d │ │ │ │ - bicshi pc, r1, #0 │ │ │ │ + bicshi pc, r3, #0 │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ rsbscc pc, ip, r6, lsl #17 │ │ │ │ stmdbvs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf972f0b8 │ │ │ │ + @ instruction: 0xf970f0b8 │ │ │ │ and r4, r3, r0, lsl #13 │ │ │ │ - stccs 5, cr3, [pc, #-4] @ 0x6ba50 │ │ │ │ - tstphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ + stccs 5, cr3, [pc, #-4] @ 0x6ba1c │ │ │ │ + msrhi CPSR_fxc, r2 │ │ │ │ vpmax.s8 d15, d5, d23 │ │ │ │ ldrble r0, [r7, #2001]! @ 0x7d1 │ │ │ │ eoreq pc, r5, r9, asr r8 @ │ │ │ │ @ instruction: 0xf0bb4641 │ │ │ │ - ldrb pc, [r1, pc, asr #27]! @ │ │ │ │ + ldrb pc, [r1, sp, asr #27]! @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d11 │ │ │ │ tstlt ip, r0, asr #8 │ │ │ │ bfieq r4, r3, #2, #28 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls r2, r6, #0, 6 │ │ │ │ andcs r9, r1, #167772160 @ 0xa000000 │ │ │ │ stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93207 │ │ │ │ - @ instruction: 0xf7fefd87 │ │ │ │ - adclt fp, r3, #172, 20 @ 0xac000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - tstlt sl, fp, lsl #6 │ │ │ │ - ldrbeq r4, [fp, r3, lsr #2] │ │ │ │ + @ instruction: 0xf7fefd83 │ │ │ │ + @ instruction: 0xf3c4ba9e │ │ │ │ + adclt r4, r4, #12582912 @ 0xc00000 │ │ │ │ + tstlt sl, fp, lsl #8 │ │ │ │ + strbeq r4, [r3, ip, lsr #2]! │ │ │ │ mcrge 5, 6, pc, cr7, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls r2, sl, #0, 6 │ │ │ │ - andcs r9, r1, #100663296 @ 0x6000000 │ │ │ │ + andcs r9, r1, #25165824 @ 0x1800000 │ │ │ │ stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93207 │ │ │ │ - @ instruction: 0xf7fefe47 │ │ │ │ - @ instruction: 0x4621ba96 │ │ │ │ + @ instruction: 0xf7fefe43 │ │ │ │ + strtmi fp, [r1], -r8, lsl #21 │ │ │ │ strls sl, [r7, #-2054] @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - bls 0x2aa478 │ │ │ │ - bcs 0x4526f0 │ │ │ │ - orrhi pc, r2, #1 │ │ │ │ - svclt 0x00082a0d │ │ │ │ - stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff12f7f2 │ │ │ │ - blt 0x1f69af4 │ │ │ │ - movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x33a714 │ │ │ │ - ldmibge pc!, {r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq fp, r6, pc, ror #25 │ │ │ │ - @ instruction: 0x0006bcbd │ │ │ │ - andeq r9, r6, r3, lsl #30 │ │ │ │ - muleq r6, r3, ip │ │ │ │ - andeq fp, r6, r5, ror #24 │ │ │ │ - andeq fp, r6, r7, lsr ip │ │ │ │ - andeq fp, r6, r9, lsl #24 │ │ │ │ - andeq r9, r6, r3, lsl #30 │ │ │ │ - ldrdeq fp, [r6], -r7 │ │ │ │ - andeq fp, r6, r5, lsr #23 │ │ │ │ - andeq fp, r6, r3, ror fp │ │ │ │ - andeq fp, r6, sp, lsr fp │ │ │ │ + strls r9, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0x1a29a5c │ │ │ │ + blls 0x2122c4 │ │ │ │ + @ instruction: 0xf0012a0f │ │ │ │ + bcs 0x3cc8c8 │ │ │ │ + @ instruction: 0xf04fbf08 │ │ │ │ + stmdbge r6, {r1, r8, fp} │ │ │ │ + vmin.s8 d20, d7, d16 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ + @ instruction: 0xf8cd0212 │ │ │ │ + @ instruction: 0xf7f29000 │ │ │ │ + @ instruction: 0xf7feff0d │ │ │ │ + vmull.u , d4, d0[7] │ │ │ │ + blcc 0x1706dc │ │ │ │ + @ instruction: 0xf63e2b0b │ │ │ │ + andge sl, r1, #240, 18 @ 0x3c0000 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + @ instruction: 0x0006bcbb │ │ │ │ + andeq fp, r6, r9, lsl #25 │ │ │ │ + @ instruction: 0x00069eb3 │ │ │ │ + andeq fp, r6, pc, asr ip │ │ │ │ + andeq fp, r6, r1, lsr ip │ │ │ │ + andeq fp, r6, r3, lsl #24 │ │ │ │ + ldrdeq fp, [r6], -r5 │ │ │ │ + @ instruction: 0x00069eb3 │ │ │ │ + andeq fp, r6, r3, lsr #23 │ │ │ │ + andeq fp, r6, r1, ror fp │ │ │ │ + andeq fp, r6, pc, lsr fp │ │ │ │ + andeq fp, r6, r9, lsl #22 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e015a │ │ │ │ - movwcs sl, #6622 @ 0x19de │ │ │ │ + movwcs sl, #6608 @ 0x19d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [r6, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6bb58 │ │ │ │ + streq pc, [pc, #-4] @ 0x6bb24 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1033 @ 0xfffffbf7 │ │ │ │ @ instruction: 0xf7fa940a │ │ │ │ - @ instruction: 0xf7fef847 │ │ │ │ - vst1.8 {d11-d12}, [r4 :256], lr │ │ │ │ + @ instruction: 0xf7fef843 │ │ │ │ + vst1.8 {d11-d12}, [r4 :256], r0 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r1, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r4, r5, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - blx 0x929b8c │ │ │ │ - ldmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x829b58 │ │ │ │ + stmiblt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmibge r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmibge fp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ - @ instruction: 0xf7fef99b │ │ │ │ - vst2.32 {d11,d13}, [r4 :64], r7 │ │ │ │ + @ instruction: 0xf7fef997 │ │ │ │ + vst2.32 {d11,d13}, [r4], r9 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r4, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - @ instruction: 0xf9d0f7fa │ │ │ │ - ldmdblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9ccf7fa │ │ │ │ + ldmdblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #120, 18 @ 0x1e0000 │ │ │ │ + andcs sl, r2, #1736704 @ 0x1a8000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefc03 │ │ │ │ - @ instruction: 0xf640b967 │ │ │ │ + @ instruction: 0xf7fefbff │ │ │ │ + @ instruction: 0xf640b959 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdbge r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6bc5c │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6bc28 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xffba9c4a │ │ │ │ - ldmdblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xffaa9c16 │ │ │ │ + stmdblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #1212416 @ 0x128000 │ │ │ │ + andcs sl, r0, #60, 18 @ 0xf0000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefbd5 │ │ │ │ - vbic.i16 d27, #201 @ 0x00c9 │ │ │ │ + @ instruction: 0xf7fefbd1 │ │ │ │ + @ instruction: 0xf3c4b92b │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r6, {r1, r2, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #8, 4 @ 0x80000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xffa2f7f9 │ │ │ │ - ldmiblt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff9ef7f9 │ │ │ │ + stmiblt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmdbge sp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ - @ instruction: 0xf7fef8e1 │ │ │ │ - vst2.8 {d11,d13}, [r4], fp │ │ │ │ + @ instruction: 0xf7fef8dd │ │ │ │ + vst2. {d11-d12}, [r4 :256]! │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r2, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - @ instruction: 0xf916f7fa │ │ │ │ - ldmlt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf912f7fa │ │ │ │ + stmialt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwne pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf63e2b0f │ │ │ │ - andge sl, r1, #236, 16 @ 0xec0000 │ │ │ │ + andge sl, r1, #14548992 @ 0xde0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq fp, r6, pc, ror #30 │ │ │ │ - andeq fp, r6, r3, asr #30 │ │ │ │ - andeq r9, r6, r3, lsl #30 │ │ │ │ - andeq r9, r6, r3, lsl #30 │ │ │ │ - andeq fp, r6, r7, lsl pc │ │ │ │ - andeq fp, r6, fp, ror #29 │ │ │ │ - andeq r9, r6, r3, lsl #30 │ │ │ │ - @ instruction: 0x0006bebb │ │ │ │ - andeq fp, r6, sp, lsl #29 │ │ │ │ - andeq fp, r6, pc, asr lr │ │ │ │ - andeq fp, r6, r1, lsr lr │ │ │ │ - andeq r9, r6, r3, lsl #30 │ │ │ │ - andeq fp, r6, r5, lsl #28 │ │ │ │ - ldrdeq fp, [r6], -r9 │ │ │ │ - andeq fp, r6, sp, lsr #27 │ │ │ │ - andeq fp, r6, r1, ror sp │ │ │ │ + andeq fp, r6, fp, lsr pc │ │ │ │ + andeq fp, r6, pc, lsl #30 │ │ │ │ + @ instruction: 0x00069eb3 │ │ │ │ + @ instruction: 0x00069eb3 │ │ │ │ + andeq fp, r6, r3, ror #29 │ │ │ │ + @ instruction: 0x0006beb7 │ │ │ │ + @ instruction: 0x00069eb3 │ │ │ │ + andeq fp, r6, r7, lsl #29 │ │ │ │ + andeq fp, r6, r9, asr lr │ │ │ │ + andeq fp, r6, fp, lsr #28 │ │ │ │ + strdeq fp, [r6], -sp │ │ │ │ + @ instruction: 0x00069eb3 │ │ │ │ + ldrdeq fp, [r6], -r1 │ │ │ │ + andeq fp, r6, r5, lsr #27 │ │ │ │ + andeq fp, r6, r9, ror sp │ │ │ │ + andeq fp, r6, sp, lsr sp │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf8d6a8c4 │ │ │ │ + @ instruction: 0xf8d6a8b6 │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ - ldmge pc!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r3, #4611 @ 0x1203 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #1879048192 @ 0x70000000 │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ strls r2, [sl, #-515] @ 0xfffffdfd │ │ │ │ - ldc2l 7, cr15, [r8, #-996]! @ 0xfffffc1c │ │ │ │ - stmdblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [r4, #-996]! @ 0xfffffc1c │ │ │ │ + ldmdblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r1, r2, r5, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r4, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - mrc2 7, 7, pc, cr4, cr9, {7} │ │ │ │ - ldmlt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 7, pc, cr0, cr9, {7} │ │ │ │ + stmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r4, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ - stmlt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 2, pc, cr12, cr9, {7} @ │ │ │ │ + ldmdalt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r1, r3, r4, r5, r6, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r5, r6, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 4, pc, cr8, cr9, {7} @ │ │ │ │ - stmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 4, pc, cr4, cr9, {7} @ │ │ │ │ + ldmdalt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #100, 16 @ 0x640000 │ │ │ │ + andcs sl, r2, #5636096 @ 0x560000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefb51 │ │ │ │ - @ instruction: 0xf640b853 │ │ │ │ + @ instruction: 0xf7fefb4d │ │ │ │ + @ instruction: 0xf640b845 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage sp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6be84 │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6be50 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xf29e72 │ │ │ │ - ldmdalt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xe29e3e │ │ │ │ + stmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #3538944 @ 0x360000 │ │ │ │ + andcs sl, r0, #40, 16 @ 0x280000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefb23 │ │ │ │ - @ instruction: 0xf004b825 │ │ │ │ - blcs 0x42cb00 │ │ │ │ - ldmdage pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf7fefb1f │ │ │ │ + @ instruction: 0xf004b817 │ │ │ │ + blcs 0x42cacc │ │ │ │ + ldmdage r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andcs r4, r3, #48, 12 @ 0x3000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ @ instruction: 0xf7f99408 │ │ │ │ - @ instruction: 0xf7fefcd9 │ │ │ │ - @ instruction: 0xf640b882 │ │ │ │ + @ instruction: 0xf7fefcd5 │ │ │ │ + @ instruction: 0xf640b874 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r7, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svcge 0x00f9f47d │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ - @ instruction: 0xf7fdfd99 │ │ │ │ - @ instruction: 0xf640bff7 │ │ │ │ + @ instruction: 0xf7fdfd95 │ │ │ │ + @ instruction: 0xf640bfe9 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - svcge 0x00f1f47d │ │ │ │ + svcge 0x00e3f47d │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ - @ instruction: 0xf7fdfdd1 │ │ │ │ - @ instruction: 0xf404bfe1 │ │ │ │ + @ instruction: 0xf7fdfdcd │ │ │ │ + @ instruction: 0xf404bfd3 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r1, r3, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6bf64 │ │ │ │ + streq pc, [pc], #-4 @ 0x6bf30 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ - @ instruction: 0xf7fefa9d │ │ │ │ - vst2.16 {d11-d12}, [r4], r0 │ │ │ │ + @ instruction: 0xf7fefa99 │ │ │ │ + vst2.8 {d11-d12}, [r4 :256], r2 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r2, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6bf90 │ │ │ │ + streq pc, [pc], #-4 @ 0x6bf5c │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ - @ instruction: 0xf7fefa87 │ │ │ │ - andls fp, r8, #2752512 @ 0x2a0000 │ │ │ │ + @ instruction: 0xf7fefa83 │ │ │ │ + andls fp, r8, #28, 16 @ 0x1c0000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ strls r9, [r9, -sl, lsl #10] │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fefaa7 │ │ │ │ - stmib sp, {r3, r4, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefaa3 │ │ │ │ + stmib sp, {r1, r3, fp, ip, sp, pc}^ │ │ │ │ movwcs r5, #521 @ 0x209 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 q11, #2304 @ 0x00000900 │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fefa95 │ │ │ │ - rsbeq fp, r7, #393216 @ 0x60000 │ │ │ │ - bichi pc, r3, r1, lsl #2 │ │ │ │ + @ instruction: 0xf7fdfa91 │ │ │ │ + rsbeq fp, r7, #248, 30 @ 0x3e0 │ │ │ │ + bichi pc, r9, r1, lsl #2 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d1, d2 │ │ │ │ - stmdacs r0, {r2, r3, r5, r6, r7, r8, sl, pc} │ │ │ │ - svcge 0x00f9f47d │ │ │ │ + stmdacs r0, {r2, r3, r9, sl, pc} │ │ │ │ + svcge 0x00ebf47d │ │ │ │ smlalbteq pc, sl, r4, r3 @ │ │ │ │ @ instruction: 0xf0012900 │ │ │ │ - @ instruction: 0xf5b187a9 │ │ │ │ + @ instruction: 0xf5b187cb │ │ │ │ @ instruction: 0xf47d6f80 │ │ │ │ - blvs 0xfe717dfc │ │ │ │ + blvs 0xfe717d90 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x0075f43d │ │ │ │ - b 0x144718c │ │ │ │ + svcge 0x0067f43d │ │ │ │ + b 0x1447158 │ │ │ │ @ instruction: 0xf4134914 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf009af6e │ │ │ │ + @ instruction: 0xf009af60 │ │ │ │ @ instruction: 0xf1a7070d │ │ │ │ submi r0, r7, #13 │ │ │ │ svccs 0x00004147 │ │ │ │ - svcge 0x0065f47d │ │ │ │ + svcge 0x0057f47d │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00d5f43d │ │ │ │ + stmdacs r0, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00c7f43d │ │ │ │ @ instruction: 0xf02e4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00cff43d │ │ │ │ - @ instruction: 0xf9b2f0b7 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00c1f43d │ │ │ │ + @ instruction: 0xf9b0f0b7 │ │ │ │ @ instruction: 0xf0b74680 │ │ │ │ - strmi pc, [r5], -pc, lsr #19 │ │ │ │ + strmi pc, [r5], -sp, lsr #19 │ │ │ │ andeq pc, pc, #9 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf95ef7f0 │ │ │ │ + @ instruction: 0xf95af7f0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0bb4640 │ │ │ │ - @ instruction: 0xf1c4fdb9 │ │ │ │ + @ instruction: 0xf1c4fdb7 │ │ │ │ andcs r0, r1, r4, lsl #8 │ │ │ │ @ instruction: 0xf0b740a0 │ │ │ │ - @ instruction: 0x4604fe55 │ │ │ │ + @ instruction: 0x4604fe53 │ │ │ │ @ instruction: 0xf0b72010 │ │ │ │ - @ instruction: 0x4623fe51 │ │ │ │ + strtmi pc, [r3], -pc, asr #28 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andhi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf0bc200f │ │ │ │ - blmi 0xff26bc4c │ │ │ │ + blmi 0xff2ebc10 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscseq pc, r0, r7, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf6406801 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ strmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ cmnpvc r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf8a2f0b8 │ │ │ │ + @ instruction: 0xf8a0f0b8 │ │ │ │ ldrtmi r2, [r0], -sp, lsl #6 │ │ │ │ @ instruction: 0xf01560f3 │ │ │ │ - @ instruction: 0xf7fdf9c9 │ │ │ │ - tstcs r0, #552 @ 0x228 │ │ │ │ + @ instruction: 0xf7fdf9dd │ │ │ │ + tstcs r0, #124, 30 @ 0x1f0 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - vqshl.s8 d8, d31, d17 │ │ │ │ - @ instruction: 0x23208263 │ │ │ │ + vqshl.s8 q4, q4, │ │ │ │ + @ instruction: 0x23208269 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b284d5 │ │ │ │ + @ instruction: 0xf5b284f0 │ │ │ │ @ instruction: 0xf47d1f00 │ │ │ │ - tstls r6, r2, lsl #30 │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - rsbcc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - ldc2l 7, cr15, [r4, #-960] @ 0xfffffc40 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr4, cr13, {7} │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - orrshi pc, r4, #1 │ │ │ │ - movthi pc, #53761 @ 0xd201 @ │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - bichi pc, sl, #1 │ │ │ │ - svcne 0x0000f5b2 │ │ │ │ - mcrge 4, 7, pc, cr1, cr13, {3} @ │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - vmla.i8 d26, d9, d6 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + stmdbge r6, {r2, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + @ instruction: 0xf7fdfd4f │ │ │ │ + tstcs r0, #3664 @ 0xe50 │ │ │ │ + msreq CPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf001429a │ │ │ │ + vcgt.s8 d8, d17, d16 │ │ │ │ + @ instruction: 0x23208356 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf001429a │ │ │ │ + @ instruction: 0xf5b283d7 │ │ │ │ + @ instruction: 0xf47d1f00 │ │ │ │ + stmdbge r6, {r1, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdfd33 │ │ │ │ - @ instruction: 0x4629bed3 │ │ │ │ + @ instruction: 0xf7fdfd2d │ │ │ │ + strtmi fp, [r9], -r3, asr #29 │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fdfc21 │ │ │ │ - @ instruction: 0xf896bf42 │ │ │ │ + @ instruction: 0xf7fdfc1b │ │ │ │ + @ instruction: 0xf896bf32 │ │ │ │ ldrdlt r3, [r3, -r1]! │ │ │ │ ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e07da │ │ │ │ - @ instruction: 0xf648aac7 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf648aabf │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strhi lr, [r6, -sp, asr #19] │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03309 │ │ │ │ - stmdacs r0, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfee29298 │ │ │ │ - svclt 0x0027f7fd │ │ │ │ + stmdacs r0, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfec29268 │ │ │ │ + svclt 0x0017f7fd │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ @ instruction: 0xf8d6b123 │ │ │ │ ldrbeq r3, [fp, ip, asr #1] │ │ │ │ - ldmge pc!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ - eoreq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + ldmge r0!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + eoreq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strls r8, [r8, #-1798] @ 0xfffff8fa │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - stc2l 7, cr15, [lr], #-960 @ 0xfffffc40 │ │ │ │ + stc2l 7, cr15, [r8], #-960 @ 0xfffffc40 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fda8ee │ │ │ │ - @ instruction: 0xf3c4bf0c │ │ │ │ + @ instruction: 0xf7fda8df │ │ │ │ + @ instruction: 0xf3c4befc │ │ │ │ strls r4, [fp, -r3, lsl #4] │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - blx 0x1258678 │ │ │ │ + blx 0x1258648 │ │ │ │ ldrbeq pc, [fp, r2, lsl #6] @ │ │ │ │ - blge 0x9e96ec │ │ │ │ + blge 0x9696bc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - @ instruction: 0xf7fdf9cf │ │ │ │ - stmdbcs sp, {r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdf9c9 │ │ │ │ + stmdbcs sp, {r2, r5, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - stmdbcs sp, {r0, r1, r3, r4, r6, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r0, r1, r3, r6, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - stmdage r6, {r0, r3, r4, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ - strls r9, [sl, #-1287] @ 0xfffffaf9 │ │ │ │ - cdp2 7, 6, cr15, cr6, cr14, {7} │ │ │ │ - movwpl lr, #39389 @ 0x99dd │ │ │ │ - @ instruction: 0xf0039f07 │ │ │ │ - bicsmi r0, sp, pc, lsl r3 │ │ │ │ - @ instruction: 0xf8c0f0b7 │ │ │ │ - strmi r2, [r4], -pc, lsl #30 │ │ │ │ - strbhi pc, [ip, -r0, asr #32] @ │ │ │ │ - smullscc pc, r1, r6, r8 @ │ │ │ │ - ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [lr], {236} @ 0xec │ │ │ │ - @ instruction: 0xf0b74628 │ │ │ │ - strtmi pc, [r1], -r9, ror #26 │ │ │ │ - strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 7, 8, cr15, cr8, cr13, {7} │ │ │ │ - mcrlt 7, 6, pc, cr3, cr13, {7} @ │ │ │ │ - strls sl, [r7, #-2054] @ 0xfffff7fa │ │ │ │ + @ instruction: 0x4621be92 │ │ │ │ + strls sl, [r6, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ee950a │ │ │ │ - ldmib sp, {r0, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svcls 0x00075309 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b741dd │ │ │ │ - svccs 0x000ff89b │ │ │ │ + svccs 0x000ff8bb │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ - @ instruction: 0xf896870d │ │ │ │ + @ instruction: 0xf896874f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7db58 │ │ │ │ + blcs 0x7dae0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ec2204 │ │ │ │ - strtmi pc, [r8], -r9, ror #23 │ │ │ │ - stc2l 0, cr15, [r4, #-732] @ 0xfffffd24 │ │ │ │ + strtmi pc, [r8], -r3, lsr #24 │ │ │ │ + stc2l 0, cr15, [r4, #-732]! @ 0xfffffd24 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fdfde7 │ │ │ │ - @ instruction: 0x4621be9e │ │ │ │ - strls sl, [r7, #-2054] @ 0xfffff7fa │ │ │ │ + @ instruction: 0xf7fdfe9d │ │ │ │ + @ instruction: 0x4621beb2 │ │ │ │ + strls sl, [r6, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ee950a │ │ │ │ - movwcs pc, #7707 @ 0x1e1b @ │ │ │ │ + ldmib sp, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + svcls 0x00075309 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0b741dd │ │ │ │ + svccs 0x000ff895 │ │ │ │ + @ instruction: 0xf0404604 │ │ │ │ + @ instruction: 0xf896870f │ │ │ │ + @ instruction: 0x460130d1 │ │ │ │ + blcs 0x7db2c │ │ │ │ + andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ + @ instruction: 0xf7ec2204 │ │ │ │ + @ instruction: 0x4628fbfd │ │ │ │ + ldc2 0, cr15, [lr, #-732]! @ 0xfffffd24 │ │ │ │ + strmi r4, [r2], -r1, lsr #12 │ │ │ │ + @ instruction: 0xf7ed4620 │ │ │ │ + @ instruction: 0xf7fdfdfb │ │ │ │ + strtmi fp, [r1], -ip, lsl #29 │ │ │ │ + strls sl, [r6, #-2054] @ 0xfffff7fa │ │ │ │ + @ instruction: 0xf7ee950a │ │ │ │ + movwcs pc, #7719 @ 0x1e27 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + rsbcs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xff22a2a0 │ │ │ │ - mcrlt 7, 4, pc, cr11, cr13, {7} @ │ │ │ │ + blx 0xff02a274 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr9, cr13, {7} │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - mcrge 4, 4, pc, cr5, cr13, {1} @ │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr3, cr13, {1} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andls sl, r8, #98304 @ 0x18000 │ │ │ │ andcs r4, r9, #48, 12 @ 0x3000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [fp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf958f7f3 │ │ │ │ - mcrlt 7, 3, pc, cr13, cr13, {7} @ │ │ │ │ + @ instruction: 0xf950f7f3 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr11, cr13, {7} │ │ │ │ teqpeq r2, #4 @ p-variant is OBSOLETE │ │ │ │ vqdmulh.s d2, d1, d18 │ │ │ │ - blcs 0x90d3bc │ │ │ │ - blge 0xfe569c20 │ │ │ │ + blcs 0x90d3fc │ │ │ │ + blge 0xfe329bf4 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq r6, r7, r4 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq ip, r6, r9, asr r4 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq ip, r6, fp, lsl r4 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - ldrdeq ip, [r6], -r5 │ │ │ │ - andeq sl, r6, fp, asr #20 │ │ │ │ - @ instruction: 0x0006c3bd │ │ │ │ - addeq r3, sl, ip, lsr #29 │ │ │ │ + andeq ip, r6, fp, ror #8 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq ip, r6, sp, lsr #8 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq ip, r6, pc, ror #7 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + andeq ip, r6, r9, lsr #9 │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ + muleq r6, r1, r3 │ │ │ │ + addeq r3, sl, r0, ror #29 │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404ab4d │ │ │ │ + @ instruction: 0xf404ab44 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x462186d3 │ │ │ │ + @ instruction: 0x462186f1 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ - @ instruction: 0xf7ee85eb │ │ │ │ - vpmin.s8 , q13, │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + @ instruction: 0xf7ee8609 │ │ │ │ + vpmax.s8 , q13, │ │ │ │ + vrshr.s64 d20, d9, #64 │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [fp, #500]! @ 0x1f4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r9, #500]! @ 0x1f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe3aa3bc │ │ │ │ - blls 0x1f540c │ │ │ │ + blx 0xfe8aa390 │ │ │ │ + blls 0x1f53e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcne pc, sp, #74448896 @ 0x4700000 │ │ │ │ + rsbsne pc, r5, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f29400 │ │ │ │ - @ instruction: 0xf7fdf879 │ │ │ │ - strteq fp, [r3], #-3562 @ 0xfffff216 │ │ │ │ - blge 0x82991c │ │ │ │ + @ instruction: 0xf7fdf871 │ │ │ │ + strteq fp, [r3], #-3544 @ 0xfffff228 │ │ │ │ + blge 0x5e98f0 │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldrbhi pc, [r7], -r1 @ │ │ │ │ + ldrbthi pc, [r5], -r1 @ │ │ │ │ strtmi r9, [r1], -sl, lsl #14 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ - strbhi pc, [r1, #-257] @ 0xfffffeff @ │ │ │ │ - blx 0xfe92a3fc │ │ │ │ - andsmi pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ + ldrbhi pc, [pc, #-257] @ 0x6c313 @ │ │ │ │ + blx 0xfed2a3d0 │ │ │ │ + sbcscc pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff30f7f7 │ │ │ │ + @ instruction: 0xff28f7f7 │ │ │ │ sbcsle r2, r1, r0, lsl #16 │ │ │ │ - stcllt 7, cr15, [fp, #1012] @ 0x3f4 │ │ │ │ + ldclt 7, cr15, [r9, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf53e0421 │ │ │ │ - vst1.64 {d10-d11}, [r4 :256] │ │ │ │ + vst1.64 {d10-d11}, [r4 :256], r6 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x462186fb │ │ │ │ + @ instruction: 0x46218719 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ - @ instruction: 0xf7ee85ac │ │ │ │ - vpmax.s8 d31, d26, d3 │ │ │ │ - vmvn.i32 d19, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7ee85ca │ │ │ │ + vpmin.s8 d31, d26, d3 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fdd0b2 │ │ │ │ - @ instruction: 0xf3c4bdac │ │ │ │ + @ instruction: 0xf3c4bd9a │ │ │ │ @ instruction: 0xf0141381 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - blcs 0x10d91c │ │ │ │ - bge 0xff4e96a4 │ │ │ │ + blcs 0x10d968 │ │ │ │ + bge 0xff2a9678 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ strls r9, [sl, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0x15aa470 │ │ │ │ + blx 0x19aa444 │ │ │ │ @ instruction: 0xf57e03e0 │ │ │ │ - @ instruction: 0xf648aace │ │ │ │ - vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf648aac5 │ │ │ │ + vmvn.i32 d20, #1280 @ 0x00000500 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfefe95cc │ │ │ │ - stclt 7, cr15, [sp, #1012] @ 0x3f4 │ │ │ │ + stmdacs r0, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfeda95a0 │ │ │ │ + ldcllt 7, cr15, [fp, #-1012]! @ 0xfffffc0c │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - strhi pc, [fp, #1] │ │ │ │ + strhi pc, [r9, #1]! │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - @ instruction: 0x4621aab2 │ │ │ │ + strtmi sl, [r1], -r9, lsr #21 │ │ │ │ strls sl, [r9, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ee950a │ │ │ │ - mvneq pc, #217088 @ 0x35000 │ │ │ │ - bge 0xfec69af4 │ │ │ │ - subsvs pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + mvneq pc, #282624 @ 0x45000 │ │ │ │ + bge 0xfea29ac8 │ │ │ │ + subsvs pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ + stc2l 7, cr15, [lr, #988]! @ 0x3dc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdaa9e │ │ │ │ - @ instruction: 0xf404bd6e │ │ │ │ + @ instruction: 0xf7fdaa95 │ │ │ │ + @ instruction: 0xf404bd5c │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53d0699 │ │ │ │ - @ instruction: 0xf8d6ad64 │ │ │ │ + @ instruction: 0xf8d6ad52 │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1280] @ 0xfffffb00 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf836f7f3 │ │ │ │ - stcllt 7, cr15, [fp, #-1012] @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf82ef7f3 │ │ │ │ + ldclt 7, cr15, [r9, #-1012]! @ 0xfffffc0c │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - rschi pc, r8, r1 │ │ │ │ + rschi pc, sp, r1 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - sbcshi pc, r3, r1 │ │ │ │ + sbcshi pc, r8, r1 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ - stclge 4, cr15, [r5], {125} @ 0x7d │ │ │ │ + ldcge 4, cr15, [r3], #500 @ 0x1f4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6c58c │ │ │ │ + streq pc, [pc], #-4 @ 0x6c560 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23406 │ │ │ │ - @ instruction: 0xf7fdfc81 │ │ │ │ - @ instruction: 0xf1b3bcb7 │ │ │ │ + @ instruction: 0xf7fdfc79 │ │ │ │ + @ instruction: 0xf1b3bca5 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404acb2 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0042903 │ │ │ │ + @ instruction: 0xf404aca0 │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b34803 │ │ │ │ + vmlal.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf5b32903 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf89687c6 │ │ │ │ + @ instruction: 0xf89687c8 │ │ │ │ ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ - ldrbhi pc, [r2], -r0 @ │ │ │ │ + ldrbhi pc, [r4], -r0 @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6d1d4 │ │ │ │ - ldcge 4, cr15, [r9], {125} @ 0x7d │ │ │ │ + blcs 0x6d1a8 │ │ │ │ + stcge 4, cr15, [r7], {125} @ 0x7d │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfe8f │ │ │ │ - andscs fp, r0, #0, 26 │ │ │ │ + @ instruction: 0xf7fdfe87 │ │ │ │ + andscs fp, r0, #60928 @ 0xee00 │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorcs r8, r0, #211 @ 0xd3 │ │ │ │ + eorcs r8, r0, #217 @ 0xd9 │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b380ba │ │ │ │ + @ instruction: 0xf5b380c0 │ │ │ │ @ instruction: 0xf47d0fa0 │ │ │ │ - vmvn.i32 q13, #51967 @ 0x0000caff │ │ │ │ + vqdmulh.s q13, q2, d0[6] │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [r2, #-960] @ 0xfffffc40 │ │ │ │ - stcllt 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ + stc2l 7, cr15, [sl, #-960] @ 0xfffffc40 │ │ │ │ + mrrclt 7, 15, pc, r6, cr13 @ │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf98d │ │ │ │ - @ instruction: 0xf404bc53 │ │ │ │ + @ instruction: 0xf7fdf985 │ │ │ │ + @ instruction: 0xf404bc41 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ @ instruction: 0xf0042103 │ │ │ │ tstls r7, pc, lsl #10 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - eorshi pc, r4, r1 │ │ │ │ + eorshi pc, r9, r1 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r5, #25609 @ 0x6409 │ │ │ │ - mcr2 7, 2, pc, cr8, cr1, {7} @ │ │ │ │ - stclt 7, cr15, [sp], #1012 @ 0x3f4 │ │ │ │ + mcr2 7, 2, pc, cr0, cr1, {7} @ │ │ │ │ + ldclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071a │ │ │ │ - vmvn.i32 d26, #49919 @ 0x0000c2ff │ │ │ │ + vmull.u8 q13, d4, d16 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xff7cf7f0 │ │ │ │ - ldclt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ + @ instruction: 0xff74f7f0 │ │ │ │ + stclt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [lr, r0] @ │ │ │ │ + strbhi pc, [r2, r0]! @ │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #826277888 @ 0x31400000 │ │ │ │ + bicsmi r8, r2, #834666496 @ 0x31c00000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - movwls sl, #3076 @ 0xc04 │ │ │ │ + movwls sl, #3058 @ 0xbf2 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f04509 │ │ │ │ - @ instruction: 0xf7fdfdf9 │ │ │ │ - @ instruction: 0xf404bc6a │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0042903 │ │ │ │ + @ instruction: 0xf7fdfdf1 │ │ │ │ + @ instruction: 0xf404bc58 │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b34803 │ │ │ │ + vmlal.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf5b32903 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - stmdbge r6, {r1, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf860f7f1 │ │ │ │ - bllt 0xff72a748 │ │ │ │ + @ instruction: 0xf858f7f1 │ │ │ │ + bllt 0xff2aa71c │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #-150994944 @ 0xf7000000 │ │ │ │ + bicsmi r8, r2, #-117440512 @ 0xf9000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - andcs sl, r1, #206848 @ 0x32800 │ │ │ │ + andcs sl, r1, #184, 22 @ 0x2e000 │ │ │ │ andls sl, r0, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strls r2, [r6, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049507 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfdb9 │ │ │ │ - stmdbge r6, {r1, r3, r5, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfdb1 │ │ │ │ + stmdbge r6, {r3, r4, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - blx 0xfe1aa786 │ │ │ │ - bllt 0xfe92a7b8 │ │ │ │ + blx 0x1faa75a │ │ │ │ + bllt 0xfe4aa78c │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ strls r2, [r6, #-1280] @ 0xfffffb00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r4, [r8, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c7dc │ │ │ │ + streq pc, [pc, #-4] @ 0x6c7b0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - ldc2l 7, cr15, [sl], {241} @ 0xf1 │ │ │ │ - stclt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ + ldc2l 7, cr15, [r2], {241} @ 0xf1 │ │ │ │ + bllt 0xffc6a7b8 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071f │ │ │ │ - movwcs sl, #7046 @ 0x1b86 │ │ │ │ + movwcs sl, #7028 @ 0x1b74 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - mrc2 7, 6, pc, cr0, cr0, {7} │ │ │ │ - bllt 0xffa6a818 │ │ │ │ + mcr2 7, 6, pc, cr8, cr0, {7} @ │ │ │ │ + bllt 0xff5ea7ec │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071b │ │ │ │ - @ instruction: 0xf3c4ab6c │ │ │ │ + vorr.i16 q13, #51712 @ 0xca00 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - mrc2 7, 5, pc, cr6, cr0, {7} │ │ │ │ - bllt 0xff3ea84c │ │ │ │ + mcr2 7, 5, pc, cr14, cr0, {7} @ │ │ │ │ + bllt 0xfef6a820 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fdfc91 │ │ │ │ - @ instruction: 0xf404bbb8 │ │ │ │ + @ instruction: 0xf7fdfc89 │ │ │ │ + @ instruction: 0xf404bba6 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r2, r3, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r5, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf004950a │ │ │ │ movwls r0, #29711 @ 0x740f │ │ │ │ @ instruction: 0xf7f19408 │ │ │ │ - @ instruction: 0xf7fdf98f │ │ │ │ - @ instruction: 0xf8d6bb2b │ │ │ │ + @ instruction: 0xf7fdf987 │ │ │ │ + @ instruction: 0xf8d6bb19 │ │ │ │ ldreq r3, [sl, -r8, asr #1] │ │ │ │ - blge 0x9e9eb0 │ │ │ │ + blge 0x569e84 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r0, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9ff │ │ │ │ - @ instruction: 0xf8d6bb86 │ │ │ │ + @ instruction: 0xf7fdf9f7 │ │ │ │ + @ instruction: 0xf8d6bb74 │ │ │ │ ldreq r3, [r9, -r8, asr #1] │ │ │ │ - blge 0x369ee4 │ │ │ │ + bge 0xffee9eb8 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9e5 │ │ │ │ - @ instruction: 0xf8d6bb6c │ │ │ │ + @ instruction: 0xf7fdf9dd │ │ │ │ + @ instruction: 0xf8d6bb5a │ │ │ │ ldreq r3, [r8, -r8, asr #1] │ │ │ │ - bge 0xffce9f18 │ │ │ │ + bge 0xff869eec │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9cb │ │ │ │ - @ instruction: 0xf896bb52 │ │ │ │ + @ instruction: 0xf7fdf9c3 │ │ │ │ + @ instruction: 0xf896bb40 │ │ │ │ @ instruction: 0xf8d610d1 │ │ │ │ @ instruction: 0xf8d630c8 │ │ │ │ stmdbcs r0, {r2, r3, r6, r7, sp} │ │ │ │ - ldrhi pc, [ip], #-0 │ │ │ │ + ldrhi pc, [lr], #-0 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6d56c │ │ │ │ - bge 0xff3e9b60 │ │ │ │ + blcs 0x6d540 │ │ │ │ + bge 0xfef69b34 │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ strls r4, [sl, #-1584] @ 0xfffff9d0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c984 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c958 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - ldc2 7, cr15, [ip], #960 @ 0x3c0 │ │ │ │ - bllt 0xbea98c │ │ │ │ + ldc2 7, cr15, [r4], #960 @ 0x3c0 │ │ │ │ + bllt 0x76a960 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - bge 0xfece9b98 │ │ │ │ + bge 0xfe869b6c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0x6c9bc │ │ │ │ + streq pc, [pc], #-4 @ 0x6c990 │ │ │ │ strls r9, [r8], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf904f7f1 │ │ │ │ - blt 0xfe8aa9bc │ │ │ │ + @ instruction: 0xf8fcf7f1 │ │ │ │ + blt 0xfe42a990 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrhi pc, [r1] │ │ │ │ + ldrhi pc, [r3] │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #788529152 @ 0x2f000000 │ │ │ │ + bicsmi r8, r2, #822083584 @ 0x31000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r1, r2, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strls r9, [r9], #-1290 @ 0xfffffaf6 │ │ │ │ - ldc2l 7, cr15, [ip], #-960 @ 0xfffffc40 │ │ │ │ - blt 0xffbeaa0c │ │ │ │ + ldc2l 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ + blt 0xff76a9e0 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d0719 │ │ │ │ - movwcs sl, #2674 @ 0xa72 │ │ │ │ + movwcs sl, #2656 @ 0xa60 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - ldc2 7, cr15, [ip, #960]! @ 0x3c0 │ │ │ │ - blt 0xff56aa40 │ │ │ │ + ldc2 7, cr15, [r4, #960]! @ 0x3c0 │ │ │ │ + blt 0xff0eaa14 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdff83 │ │ │ │ - vmull.u , d4, d1[2] │ │ │ │ + @ instruction: 0xf7fdff7b │ │ │ │ + vmvn.i16 d27, #50944 @ 0xc700 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xff6ef7f0 │ │ │ │ - blt 0xdaaa94 │ │ │ │ + @ instruction: 0xff66f7f0 │ │ │ │ + blt 0x92aa68 │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #164, 6 @ 0x90000002 │ │ │ │ + bicsmi r8, r2, #-1744830462 @ 0x98000002 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r2, r5, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r4, r9, fp, sp, pc} │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ strls r9, [sl, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6cad4 │ │ │ │ + streq pc, [pc, #-4] @ 0x6caa8 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - ldc2 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ - blt 0xfe1eaadc │ │ │ │ + stc2 7, cr15, [ip], {240} @ 0xf0 │ │ │ │ + blt 0x1d6aab0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - ldrhi pc, [r9, -r0]! │ │ │ │ + strbhi pc, [r8, -r0] @ │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - strhi pc, [r4, -r0]! │ │ │ │ + ldrhi pc, [r2, -r0]! │ │ │ │ svceq 0x00c0f5b2 │ │ │ │ - ldmibge pc!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - vmla.i8 d26, d9, d6 │ │ │ │ - vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdf851 │ │ │ │ - tstcs r0, #3948544 @ 0x3c4000 │ │ │ │ - msreq SPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0x23208068 │ │ │ │ - msreq SPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b28053 │ │ │ │ - @ instruction: 0xf47d0fc0 │ │ │ │ - smlattls r6, r0, r9, sl │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - rsbmi pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + stmibge sp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + rsbcs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf832f7f0 │ │ │ │ - ldmiblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf848f7f0 │ │ │ │ + ldmiblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ + addhi pc, r4, r1 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ + rsbhi pc, lr, r1 │ │ │ │ + svceq 0x00c0f5b2 │ │ │ │ + stmibge sp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + rsbmi pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf828f7f0 │ │ │ │ + ldmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r2, r7, #128, 10 @ 0x20000000 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xff4cf7f2 │ │ │ │ - ldmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff42f7f2 │ │ │ │ + stmiblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r2, [r6, #-1408] @ 0xfffffa80 │ │ │ │ strls r2, [r7, #-1281] @ 0xfffffaff │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdff31 │ │ │ │ - @ instruction: 0xf3c4b99d │ │ │ │ - blcs 0xf58d8 │ │ │ │ + @ instruction: 0xf7fdff27 │ │ │ │ + @ instruction: 0xf3c4b989 │ │ │ │ + blcs 0xf58b0 │ │ │ │ strthi pc, [lr], #-0 │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a994 │ │ │ │ + @ instruction: 0xf8d6a980 │ │ │ │ rsclt r3, r1, #136 @ 0x88 │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6bdbfc │ │ │ │ - rschi pc, pc, r1, asr #4 │ │ │ │ + blcs 0x6bdbd4 │ │ │ │ + tstphi fp, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110cfa0 │ │ │ │ + blcc 0x110cfe8 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ + ldm pc, {r0, r1, r4, r9, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r9, [sl, #-1033] @ 0xfffffbf7 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff00f7f2 │ │ │ │ - stmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 7, pc, cr6, cr2, {7} │ │ │ │ + ldmdblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 7, pc, cr2, cr2, {7} @ │ │ │ │ - stmdblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 6, pc, cr8, cr2, {7} │ │ │ │ + ldmdblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47e4383 │ │ │ │ - @ instruction: 0xf001aad2 │ │ │ │ + @ instruction: 0xf001aac9 │ │ │ │ stmdbcs sp, {r0, r2, r3, r8} │ │ │ │ - ldclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ + ldclge 4, cr15, [r5, #248] @ 0xf8 │ │ │ │ @ instruction: 0xf43e2f0f │ │ │ │ - @ instruction: 0xf3c4add8 │ │ │ │ + @ instruction: 0xf3c4add2 │ │ │ │ strteq r1, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf896d504 │ │ │ │ - blcs 0x78f5c │ │ │ │ - stclge 4, cr15, [pc, #248] @ 0x6cd94 │ │ │ │ - blx 0xfe428f7a │ │ │ │ + blcs 0x78f34 │ │ │ │ + stclge 4, cr15, [r9, #248] @ 0xf8 │ │ │ │ + blx 0xfe228f52 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0x10aac6a │ │ │ │ - blx 0xfe228f8a │ │ │ │ + blx 0xe2ac42 │ │ │ │ + blx 0x2028f62 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldrmi r1, [ip], -r0, lsl #1 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subeq lr, r9, r0, asr #20 │ │ │ │ @ instruction: 0xf0b7681f │ │ │ │ - bmi 0xfefaad98 │ │ │ │ + bmi 0xfefaad50 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ - bl 0xecf2c │ │ │ │ + bl 0xecf04 │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [r2], #-311 @ 0xfffffec9 │ │ │ │ sbcseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xfef28fd4 │ │ │ │ + blx 0xfed28fac │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ef4630 │ │ │ │ - @ instruction: 0xf7fdfbc7 │ │ │ │ - vbic.i16 , #198 @ 0x00c6 │ │ │ │ - blcs 0xf5a10 │ │ │ │ - strbthi pc, [r5], #-0 @ │ │ │ │ + @ instruction: 0xf7fdfbbd │ │ │ │ + vmul.f , q2, d2[4] │ │ │ │ + blcs 0xf59e8 │ │ │ │ + strbthi pc, [r6], #-0 @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a8f8 │ │ │ │ + @ instruction: 0xf8d6a8e4 │ │ │ │ rsclt r3, r1, #136 @ 0x88 │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6bdd34 │ │ │ │ - subhi pc, r2, r1, asr #4 │ │ │ │ + blcs 0x6bdd0c │ │ │ │ + subshi pc, lr, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110ce68 │ │ │ │ + blcc 0x110ceb0 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r1, r3, r4, r5, r8, pc}^ @ │ │ │ │ + ldm pc, {r1, r2, r4, r6, r8, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r9, [sl, #-1033] @ 0xfffffbf7 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 3, pc, cr4, cr2, {7} @ │ │ │ │ - ldmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr10, cr2, {7} │ │ │ │ + ldmlt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 2, pc, cr6, cr2, {7} @ │ │ │ │ - ldmlt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 1, pc, cr12, cr2, {7} │ │ │ │ + ldmlt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwls fp, #45795 @ 0xb2e3 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r9, [r1, #-1286] @ 0xfffffafa │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - mcr2 7, 1, pc, cr12, cr2, {7} @ │ │ │ │ - ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 1, pc, cr2, cr2, {7} @ │ │ │ │ + stmlt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtcs pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x14dd3c │ │ │ │ - stmge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + blcs 0x14dd14 │ │ │ │ + ldmdage fp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdfe97 │ │ │ │ - @ instruction: 0xf8d6b87d │ │ │ │ + @ instruction: 0xf7fdfe8d │ │ │ │ + @ instruction: 0xf8d6b869 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [r8, #968]! @ 0x3c8 │ │ │ │ - stmdalt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2l 7, cr15, [lr, #968]! @ 0x3c8 │ │ │ │ + ldmdalt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47d2b01 │ │ │ │ - @ instruction: 0xf7fda85c │ │ │ │ - @ instruction: 0xf8d6bfe4 │ │ │ │ + @ instruction: 0xf7fda848 │ │ │ │ + @ instruction: 0xf8d6bfd9 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r1, #-514] @ 0xfffffdfe │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fdfba1 │ │ │ │ - @ instruction: 0xf004b8b6 │ │ │ │ - blcs 0x86de48 │ │ │ │ + @ instruction: 0xf7fdfb97 │ │ │ │ + @ instruction: 0xf004b8a2 │ │ │ │ + blcs 0x86de20 │ │ │ │ qadd16mi fp, pc, r8 @ │ │ │ │ - strhi pc, [r2, -r0] │ │ │ │ + ldrhi pc, [lr, -r0] │ │ │ │ mvnsne pc, #4 │ │ │ │ cmnpeq r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r4, -r0]! @ │ │ │ │ + ldrhi pc, [r0, r0] │ │ │ │ mvnsne pc, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - stmdbge sp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ movtcs pc, #962 @ 0x3c2 @ │ │ │ │ @ instruction: 0xf57d0592 │ │ │ │ - @ instruction: 0xf0b6afdb │ │ │ │ - vpmin.s8 , , │ │ │ │ + @ instruction: 0xf0b6afd0 │ │ │ │ + vpmin.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46052395 │ │ │ │ ldmdavs pc, {r5, r6, r7, r9, ip, sp, pc} @ │ │ │ │ - @ instruction: 0xff2ef0b6 │ │ │ │ + @ instruction: 0xff26f0b6 │ │ │ │ @ instruction: 0xee1d4a3a │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [sl], #-344 @ 0xfffffea8 │ │ │ │ msreq SPSR_, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf98cf0b7 │ │ │ │ + @ instruction: 0xf984f0b7 │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx 0xff1aaec4 │ │ │ │ - ldmdalt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf84af7ee │ │ │ │ - blls 0x1f5f18 │ │ │ │ + blx 0xfef2ae9c │ │ │ │ + ldmdalt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf842f7ee │ │ │ │ + blls 0x1f5ef0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsbscc pc, r9, #74448896 @ 0x4700000 │ │ │ │ + subcc pc, r1, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f19400 │ │ │ │ - @ instruction: 0xf7fdfcfb │ │ │ │ - strtmi fp, [r1], -r4, ror #16 │ │ │ │ + @ instruction: 0xf7fdfcf1 │ │ │ │ + @ instruction: 0x4621b850 │ │ │ │ strcs sl, [r1], #-2054 @ 0xfffff7fa │ │ │ │ strls r9, [r7, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xf7ed950a │ │ │ │ - blls 0x22c8e8 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsbpl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f19400 │ │ │ │ - @ instruction: 0xf7fdfc8b │ │ │ │ - rsceq fp, r0, #80, 16 @ 0x500000 │ │ │ │ - mvnhi pc, r0, lsl #2 │ │ │ │ - @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0086f43d │ │ │ │ - stmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ - svcvs 0x0070f5b2 │ │ │ │ - ldrhi pc, [r7, #-0] │ │ │ │ - @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0xf404af77 │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf47d2f60 │ │ │ │ - rsclt sl, r4, #452 @ 0x1c4 │ │ │ │ - ldrtmi fp, [r0], -ip, lsr #18 │ │ │ │ - @ instruction: 0xf868f7f9 │ │ │ │ - @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf896a82a │ │ │ │ - blcs 0x792e4 │ │ │ │ - sbcshi pc, r7, r1 │ │ │ │ - tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf7eb2001 │ │ │ │ - movwcs pc, #11667 @ 0x2d93 @ │ │ │ │ - @ instruction: 0xf7fd60f3 │ │ │ │ - svclt 0x0000b81c │ │ │ │ - addeq r3, sl, r8, lsl #5 │ │ │ │ - addeq r3, sl, lr, ror r0 │ │ │ │ + strls r9, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + cdp2 7, 7, cr15, cr4, cr13, {7} │ │ │ │ + stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ + vmin.s8 d20, d8, d16 │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + stc2 7, cr15, [r0], {241} @ 0xf1 │ │ │ │ + ldmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf10002e0 │ │ │ │ + ldrtmi r8, [r0], -r1, ror #3 │ │ │ │ + blx 0x162af16 │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fdaf7a │ │ │ │ + vst2.8 {d27-d28}, [pc :256], r0 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + b 0x16db8c │ │ │ │ + @ instruction: 0xf5b20203 │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + addsmi r8, sl, #36, 10 @ 0x9000000 │ │ │ │ + svcge 0x006bf47d │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0060f5b3 │ │ │ │ + svcge 0x0065f47d │ │ │ │ + stmdblt ip!, {r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f94630 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + smullscc pc, r0, r6, r8 @ │ │ │ │ + @ instruction: 0xf0012b00 │ │ │ │ + @ instruction: 0xf04f80f2 │ │ │ │ + andcs r7, r1, r0, lsl #2 │ │ │ │ + stc2 7, cr15, [r4, #940]! @ 0x3ac │ │ │ │ + rscsvs r2, r3, r2, lsl #6 │ │ │ │ + stmdalt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x008a32b0 │ │ │ │ + addeq r3, sl, r6, lsr #1 │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ - vst3.16 {d24-d26}, [pc], lr │ │ │ │ + vst3.16 {d24-d26}, [pc :64], r6 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r0, r3, #-268435455 @ 0xf0000001 │ │ │ │ - svcge 0x0046f47d │ │ │ │ + svcge 0x003bf47d │ │ │ │ movwne pc, #25540 @ 0x63c4 @ │ │ │ │ - blcs 0x1bbdb4 │ │ │ │ - svcge 0x0040f63d │ │ │ │ + blcs 0x1bbd8c │ │ │ │ + svcge 0x0035f63d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sp, r6, r9, rrx │ │ │ │ - andeq sl, r6, sp, ror #28 │ │ │ │ - andeq sp, r6, r7, asr r0 │ │ │ │ - andeq sp, r6, r5, asr #32 │ │ │ │ - andeq sp, r6, sp, lsr #32 │ │ │ │ - andeq sp, r6, sp │ │ │ │ + andeq sp, r6, r1, asr #32 │ │ │ │ + andeq sl, r6, pc, lsr #28 │ │ │ │ + andeq sp, r6, pc, lsr #32 │ │ │ │ + andeq sp, r6, sp, lsl r0 │ │ │ │ + andeq sp, r6, r5 │ │ │ │ + andeq ip, r6, r5, ror #31 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ - ldcvs 15, cr10, [r3, #-180]! @ 0xffffff4c │ │ │ │ + ldcvs 15, cr10, [r3, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf413699b │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - eorscs sl, pc, r7, lsr #30 │ │ │ │ - blx 0xfeca9310 │ │ │ │ + eorscs sl, pc, ip, lsl pc @ │ │ │ │ + blx 0xfeaa92e8 │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - svclt 0x00e1f7fc │ │ │ │ + svclt 0x00cdf7fc │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - b 0x112f984 │ │ │ │ + b 0x112f95c │ │ │ │ @ instruction: 0x07d81352 │ │ │ │ - svcge 0x0018f57d │ │ │ │ + svcge 0x000df57d │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - svclt 0x00d5f7fc │ │ │ │ + svclt 0x00c1f7fc │ │ │ │ teqeq r2, r6 @ │ │ │ │ - blx 0xfff2b006 │ │ │ │ + stc2 7, cr15, [ip], {237} @ 0xed │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf0d │ │ │ │ - ldmib r6, {r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcaf02 │ │ │ │ + ldmib r6, {r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ed0132 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0004f43d │ │ │ │ - svclt 0x00c3f7fc │ │ │ │ + stmdacs r0, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr9, cr13, {1} │ │ │ │ + svclt 0x00aff7fc │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - @ instruction: 0x4630aefd │ │ │ │ - blx 0xfff2b032 │ │ │ │ + @ instruction: 0x4630aef2 │ │ │ │ + stc2 7, cr15, [ip], {237} @ 0xed │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaef7 │ │ │ │ - subsmi fp, r2, #728 @ 0x2d8 │ │ │ │ + @ instruction: 0xf7fcaeec │ │ │ │ + subsmi fp, r2, #648 @ 0x288 │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfc8f │ │ │ │ - @ instruction: 0xf896bfb0 │ │ │ │ - blcs 0x7935c │ │ │ │ - svcge 0x00abf43c │ │ │ │ + @ instruction: 0xf7fcfc85 │ │ │ │ + @ instruction: 0xf896bf9c │ │ │ │ + blcs 0x79334 │ │ │ │ + svcge 0x0097f43c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs ip, #3244032 @ 0x318000 │ │ │ │ - svclt 0x00a5f7fc │ │ │ │ + svclt 0x0091f7fc │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xfeaa93a0 │ │ │ │ - ldmlt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe8a9378 │ │ │ │ + ldmlt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r2, #-948] @ 0xfffffc4c │ │ │ │ + ldc2 7, cr15, [r0, #-948] @ 0xfffffc4c │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vrshr.s64 d16, d5, #64 │ │ │ │ + vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - blx 0x72b09c │ │ │ │ - svclt 0x008bf7fc │ │ │ │ + blx 0x4ab074 │ │ │ │ + svclt 0x0077f7fc │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xfe4293d4 │ │ │ │ - ldmlt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe2293ac │ │ │ │ + ldmlt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstls r8, r1, lsl #4 │ │ │ │ stmdbge r6, {r9, ip, pc} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ movwls r0, #25106 @ 0x6212 │ │ │ │ strls r9, [sl, #-1801] @ 0xfffff8f7 │ │ │ │ - blx 0x1bab0d0 │ │ │ │ - svclt 0x0071f7fc │ │ │ │ + blx 0x192b0a8 │ │ │ │ + svclt 0x005df7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r8], {237} @ 0xed │ │ │ │ + stc2l 7, cr15, [r6], #948 @ 0x3b4 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vrshr.s64 d18, d9, #64 │ │ │ │ + vmlal.s q9, d0, d1[4] │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - @ instruction: 0xf9f0f7f1 │ │ │ │ - svclt 0x0061f7fc │ │ │ │ + @ instruction: 0xf9e6f7f1 │ │ │ │ + svclt 0x004df7fc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ adclt r9, r2, #671088640 @ 0x28000000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, fp, #50331648 @ 0x3000000 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xffd2f7f8 │ │ │ │ - svclt 0x004ff7fc │ │ │ │ - b 0x11300c4 │ │ │ │ + @ instruction: 0xffc8f7f8 │ │ │ │ + svclt 0x003bf7fc │ │ │ │ + b 0x113009c │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0x1ab160 │ │ │ │ + bllt 0x12b138 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6d188 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6d160 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x6ab15c │ │ │ │ - svclt 0x002df7fc │ │ │ │ - b 0x1130108 │ │ │ │ + blx 0x42b134 │ │ │ │ + svclt 0x0019f7fc │ │ │ │ + b 0x11300e0 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff86b1a4 │ │ │ │ + bllt 0xff7eb17c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r0], #-948 @ 0xfffffc4c │ │ │ │ + stc2 7, cr15, [lr], #-948 @ 0xfffffc4c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2 7, cr15, [r8, #-964]! @ 0xfffffc3c │ │ │ │ - svclt 0x0017f7fc │ │ │ │ + stc2 7, cr15, [lr, #-964]! @ 0xfffffc3c │ │ │ │ + svclt 0x0003f7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r2], {237} @ 0xed │ │ │ │ + stc2 7, cr15, [r0], #-948 @ 0xfffffc4c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - stc2l 7, cr15, [r8], {241} @ 0xf1 │ │ │ │ - svclt 0x0009f7fc │ │ │ │ + ldc2 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr5, cr12, {7} │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7feac7f │ │ │ │ - bleq 0xff75be8c │ │ │ │ + @ instruction: 0xf7feac7a │ │ │ │ + bleq 0xff75be4c │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ @ instruction: 0xf7fd0301 │ │ │ │ - bleq 0xff75cd7c │ │ │ │ + bleq 0xff75cd2c │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - ldrb r0, [r7], #-769 @ 0xfffffcff │ │ │ │ + ldrb r0, [r5], #-769 @ 0xfffffcff │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ - mcrge 5, 7, pc, cr11, cr12, {1} @ │ │ │ │ + mrcge 5, 6, APSR_nzcv, cr7, cr12, {1} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9bef7f2 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr3, cr12, {7} │ │ │ │ - b 0x11301bc │ │ │ │ + @ instruction: 0xf9b4f7f2 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr15, cr12, {7} │ │ │ │ + b 0x1130194 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff3ab258 │ │ │ │ - b 0x11301cc │ │ │ │ + bllt 0xff32b230 │ │ │ │ + b 0x11301a4 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - b 0x11301dc │ │ │ │ + stmiblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x11301b4 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x11301ec │ │ │ │ + stmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + b 0x11301c4 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xe2b288 │ │ │ │ + blt 0xdab260 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [sl], #200 @ 0xc8 │ │ │ │ - mcrge 5, 5, pc, cr9, cr12, {1} @ │ │ │ │ + mrcge 5, 4, APSR_nzcv, cr5, cr12, {1} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fcf97b │ │ │ │ - @ instruction: 0x4621be90 │ │ │ │ + @ instruction: 0xf7fcf971 │ │ │ │ + @ instruction: 0x4621be7c │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fbbd │ │ │ │ + @ instruction: 0xf8d6fbcb │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf96cf7f2 │ │ │ │ - mcrlt 7, 4, pc, cr1, cr12, {7} @ │ │ │ │ + @ instruction: 0xf962f7f2 │ │ │ │ + mcrlt 7, 3, pc, cr13, cr12, {7} @ │ │ │ │ @ instruction: 0xf47c2b30 │ │ │ │ - vmull.p8 q13, d4, d8 │ │ │ │ + @ instruction: 0xf3c4adf4 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - stc2l 7, cr15, [lr, #-956] @ 0xfffffc44 │ │ │ │ - ldcllt 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ + stc2l 7, cr15, [r4, #-956] @ 0xfffffc44 │ │ │ │ + stcllt 7, cr15, [r2, #1008]! @ 0x3f0 │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - ldrtmi sl, [r0], -r5, lsr #27 │ │ │ │ - mcr2 7, 6, pc, cr0, cr8, {7} @ │ │ │ │ + @ instruction: 0x4630ad9a │ │ │ │ + mrc2 7, 5, pc, cr6, cr8, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcad9f │ │ │ │ - @ instruction: 0x4621be5e │ │ │ │ + @ instruction: 0xf7fcad94 │ │ │ │ + strtmi fp, [r1], -sl, asr #28 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fb8b │ │ │ │ + @ instruction: 0xf8d6fb99 │ │ │ │ andcs r3, r2, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf93af7f2 │ │ │ │ - mcrlt 7, 2, pc, cr15, cr12, {7} @ │ │ │ │ + @ instruction: 0xf930f7f2 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr11, cr12, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1fab312 │ │ │ │ + blx 0xfe32b2ea │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fcf92b │ │ │ │ - adceq fp, r5, #64, 28 @ 0x400 │ │ │ │ - strbhi pc, [fp, #-256]! @ 0xffffff00 @ │ │ │ │ + @ instruction: 0xf7fcf921 │ │ │ │ + adceq fp, r5, #44, 28 @ 0x2c0 │ │ │ │ + strhi pc, [r7, #256] @ 0x100 │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r9, sl, pc} │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr3, cr12, {3} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r9, sl, pc} │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr15, cr12, {3} │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47c421c │ │ │ │ - stmdbge r6, {r1, r2, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #17411 @ 0x4403 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - ldc2 7, cr15, [lr], {238} @ 0xee │ │ │ │ - stclt 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ + ldc2 7, cr15, [r4], {238} @ 0xee │ │ │ │ + ldclt 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - andcs sl, r1, #270336 @ 0x42000 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr10, cr13, {7} │ │ │ │ + andcs sl, r1, #60, 20 @ 0x3c000 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr0, cr13, {7} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andls sl, r8, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [fp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8eef7f2 │ │ │ │ - mcrlt 7, 0, pc, cr3, cr12, {7} @ │ │ │ │ + @ instruction: 0xf8e4f7f2 │ │ │ │ + stcllt 7, cr15, [pc, #1008]! @ 0x6d7b4 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d404 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d3dc │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfcd3 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfcc9 │ │ │ │ + stmdbge r6, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0x6d428 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d400 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [lr, #-956]! @ 0xfffffc44 │ │ │ │ - stcllt 7, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ + ldc2l 7, cr15, [r4, #-956]! @ 0xfffffc44 │ │ │ │ + ldcllt 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fcfb6b │ │ │ │ - beq 0xfe95c9b8 │ │ │ │ + @ instruction: 0xf7fcfb61 │ │ │ │ + beq 0xfe95c940 │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andls r4, fp, #-1409286144 @ 0xac000000 │ │ │ │ vsubw.u8 , q2, d10 │ │ │ │ movwcs r5, #512 @ 0x200 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0042203 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - mrc2 7, 3, pc, cr10, cr8, {7} │ │ │ │ - ldclt 7, cr15, [r1, #1008]! @ 0x3f0 │ │ │ │ + mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ + ldclt 7, cr15, [sp, #1008] @ 0x3f0 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #26886 @ 0x6906 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #8967 @ 0x2307 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d4a8 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d480 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfe13 │ │ │ │ - @ instruction: 0xf3c4bd29 │ │ │ │ + @ instruction: 0xf7fcfe09 │ │ │ │ + vmov.i32 d27, #12976127 @ 0x00c5ffff │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - cdp2 7, 0, cr15, cr0, cr15, {7} │ │ │ │ - ldclt 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2l 7, cr15, [r6, #956]! @ 0x3bc │ │ │ │ + stclt 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d4f4 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d4cc │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfded │ │ │ │ - movwcs fp, #3331 @ 0xd03 │ │ │ │ + @ instruction: 0xf7fcfde3 │ │ │ │ + movwcs fp, #3311 @ 0xcef │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ - stmdacs r0, {r0, r1, r5, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x18aa61c │ │ │ │ - stcllt 7, cr15, [r7, #-1008]! @ 0xfffffc10 │ │ │ │ + stmdacs r0, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x182a5f4 │ │ │ │ + ldcllt 7, cr15, [r3, #-1008] @ 0xfffffc10 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xf812f7f0 │ │ │ │ + @ instruction: 0xf808f7f0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fca875 │ │ │ │ - movwcs fp, #3414 @ 0xd56 │ │ │ │ + @ instruction: 0xf7fca86c │ │ │ │ + movwcs fp, #3394 @ 0xd42 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ - @ instruction: 0xf800f7f0 │ │ │ │ + @ instruction: 0xfff6f7ef │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca82a │ │ │ │ - stmdbge r6, {r2, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fca828 │ │ │ │ + stmdbge r6, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7ef9408 │ │ │ │ - @ instruction: 0xf7fcfc15 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfc0b │ │ │ │ + stmdbge r6, {r0, r3, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r9, #45576 @ 0xb208 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfeeab578 │ │ │ │ - stclt 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ + blx 0xfec2b550 │ │ │ │ + ldclt 7, cr15, [r6], {252} @ 0xfc │ │ │ │ svcne 0x0020f1b2 │ │ │ │ - stcge 4, cr15, [r5], #496 @ 0x1f0 │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - @ instruction: 0xf649a906 │ │ │ │ - vrshr.s64 d18, d5, #64 │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfb79 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ - rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ - movwls r9, #45576 @ 0xb208 │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe3ab5c4 │ │ │ │ - stclt 7, cr15, [r4], {252} @ 0xfc │ │ │ │ - ldrdcc pc, [r8], r6 │ │ │ │ - vmlal.u , d20, d1[4] │ │ │ │ - tstls fp, r3, lsl #10 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - vpadd.i8 d18, d0, d9 │ │ │ │ - @ instruction: 0xf1a38444 │ │ │ │ - bcs 0x22df1c │ │ │ │ - bicshi pc, r7, #0, 4 │ │ │ │ - blcs 0x1bc32c │ │ │ │ - strbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - movweq r1, #13075 @ 0x3313 │ │ │ │ - movwcs r1, #17685 @ 0x4515 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - strls r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ - strcs r9, [r1], #-1290 @ 0xfffffaf6 │ │ │ │ - strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f14506 │ │ │ │ - @ instruction: 0xf7fcffbb │ │ │ │ - movwcs fp, #11472 @ 0x2cd0 │ │ │ │ - movwcs lr, #26606 @ 0x67ee │ │ │ │ - andcs lr, r0, #236, 14 @ 0x3b00000 │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - strls r9, [r8, -r6, lsl #16] │ │ │ │ - andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8d0f7f0 │ │ │ │ - @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcacdd │ │ │ │ - @ instruction: 0xf5b2bcbc │ │ │ │ - @ instruction: 0xf47c1f80 │ │ │ │ - tstls r6, r2, asr #24 │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - andscc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + ldcge 4, cr15, [r1], {124} @ 0x7c │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + addscs pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0x1c2b56e │ │ │ │ + stclt 7, cr15, [r2], {252} @ 0xfc │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ + andcs r9, r1, #738197504 @ 0x2c000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d6 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf7f23409 │ │ │ │ + @ instruction: 0xf7fcfa81 │ │ │ │ + @ instruction: 0xf8d6bc6f │ │ │ │ + rsclt r3, r1, #136 @ 0x88 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vaddw.u8 , q2, d11 │ │ │ │ + blcs 0x6be5f8 │ │ │ │ + ldrbhi pc, [pc], #-576 @ 0x6d5f0 @ │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x110e5c4 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r0, r2, r5, r6, sl, pc}^ @ │ │ │ │ + tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ + ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ + andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + strls r9, [sl, #-1033] @ 0xfffffbf7 │ │ │ │ + strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ + strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xffb0f7f1 │ │ │ │ + ldclt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ + strb r2, [lr, r2, lsl #6]! │ │ │ │ + strb r2, [ip, r6, lsl #6]! │ │ │ │ + movwcs r2, #4608 @ 0x1200 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ + @ instruction: 0xf7f09209 │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r2], {61} @ 0x3d │ │ │ │ + stclt 7, cr15, [r7], #1008 @ 0x3f0 │ │ │ │ + svcne 0x0080f5b2 │ │ │ │ + stcge 4, cr15, [sp], #-496 @ 0xfffffe10 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andscc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe5ab658 │ │ │ │ - ldclt 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ + blx 0xfe2ab634 │ │ │ │ + ldclt 7, cr15, [lr], {252} @ 0xfc │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xff54f7ef │ │ │ │ + @ instruction: 0xff48f7ef │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca813 │ │ │ │ - @ instruction: 0xf5b2bc98 │ │ │ │ + @ instruction: 0xf7fca80f │ │ │ │ + @ instruction: 0xf5b2bc82 │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - tstls r6, lr, lsl ip │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - eorne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0x1cab6a0 │ │ │ │ - ldclt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ - strcs lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - andls r2, r6, #0, 4 │ │ │ │ - @ instruction: 0xf7f0920a │ │ │ │ - @ instruction: 0xf7fcfe17 │ │ │ │ - movwcs fp, #3196 @ 0xc7c │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - strls r9, [r8, -r6, lsl #16] │ │ │ │ - movwls r9, #38154 @ 0x950a │ │ │ │ - @ instruction: 0xf880f7f0 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca810 │ │ │ │ - stmdbge r6, {r2, r3, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf0045508 │ │ │ │ - strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf98cf7f1 │ │ │ │ - bllt 0xffaab728 │ │ │ │ + stmdbge r6, {r3, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vmov.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcfa63 │ │ │ │ + stmib sp, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + andcs r2, r0, #8, 10 @ 0x2000000 │ │ │ │ + andls r9, sl, #1610612736 @ 0x60000000 │ │ │ │ + mcr2 7, 0, pc, cr10, cr0, {7} @ │ │ │ │ + stcllt 7, cr15, [r5], #-1008 @ 0xfffffc10 │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4630461a │ │ │ │ + stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ + @ instruction: 0xf7f09309 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdage fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + mrrclt 7, 15, pc, r5, cr12 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d748 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d708 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f13406 │ │ │ │ - @ instruction: 0xf7fcf9bd │ │ │ │ - @ instruction: 0xf2c0bbd9 │ │ │ │ - addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - blge 0xff56a950 │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - vmla.i8 d26, d9, d6 │ │ │ │ - vmlal.s , d16, d1[1] │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf7fcf97f │ │ │ │ + stmdbge r6, {r0, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf0045508 │ │ │ │ + strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf9b0f7f1 │ │ │ │ + bllt 0xff12b724 │ │ │ │ + cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47c429a │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfaa7 │ │ │ │ - @ instruction: 0xf3c4bbc5 │ │ │ │ + @ instruction: 0xf7fcfa99 │ │ │ │ + @ instruction: 0xf3c4bbad │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2 7, cr15, [ip], {239} @ 0xef │ │ │ │ - bllt 0xfed2b794 │ │ │ │ + stc2 7, cr15, [lr], {239} @ 0xef │ │ │ │ + bllt 0xfe72b774 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d7bc │ │ │ │ + streq pc, [pc], #-4 @ 0x6d79c │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfc89 │ │ │ │ - @ instruction: 0xf1b2bb9f │ │ │ │ + @ instruction: 0xf7fcfc7b │ │ │ │ + @ instruction: 0xf1b2bb87 │ │ │ │ @ instruction: 0xf47c1f20 │ │ │ │ - @ instruction: 0x9106ab9a │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - sbcsvs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0x1c2b7a8 │ │ │ │ - bllt 0xfe3ab7e0 │ │ │ │ - cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47c429a │ │ │ │ - smlabbls r6, r6, fp, sl │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - addcc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + stmdbge r6, {r1, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcfa5f │ │ │ │ + vbic.i16 , #768 @ 0x0300 │ │ │ │ + addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ + blge 0x1bea9cc │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + addcc pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0x172b7d0 │ │ │ │ - bllt 0x1eab808 │ │ │ │ + blx 0x132b7b4 │ │ │ │ + bllt 0x182b7ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d828 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d80c │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03406 │ │ │ │ - @ instruction: 0xf7fcfc11 │ │ │ │ - tstls r6, r9, ror #22 │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - andscs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9baf7ef │ │ │ │ - bllt 0x172b844 │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - vmla.i8 d26, d9, d6 │ │ │ │ - vsubl.s8 q11, d16, d5 │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf7fcfc01 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vmov.i32 d18, #2304 @ 0x00000900 │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa2d │ │ │ │ - vqdmulh.s , q0, │ │ │ │ + @ instruction: 0xf7fcf9a9 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vsubl.s8 q11, d16, d1 │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcfa1b │ │ │ │ + vqdmulh.s d27, d0, d31 │ │ │ │ andsmi r7, ip, #236, 6 @ 0xb0000003 │ │ │ │ - rscshi pc, sl, #64 @ 0x40 │ │ │ │ + movwhi pc, #57408 @ 0xe040 @ │ │ │ │ tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x43c488 │ │ │ │ - blge 0xfedeb178 │ │ │ │ + blcs 0x43c470 │ │ │ │ + blge 0xfe6eb160 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, r6, pc, ror #3 │ │ │ │ - andeq lr, r6, sp, lsl #4 │ │ │ │ - strdeq lr, [r6], -r9 │ │ │ │ - andeq r9, r6, pc, ror #31 │ │ │ │ - andeq r9, r6, pc, ror #31 │ │ │ │ - andeq r9, r6, pc, ror #31 │ │ │ │ - andeq r9, r6, pc, ror #31 │ │ │ │ - andeq r9, r6, pc, ror #31 │ │ │ │ - andeq r9, r6, pc, ror #31 │ │ │ │ - andeq r9, r6, pc, ror #31 │ │ │ │ - andeq r9, r6, pc, ror #31 │ │ │ │ - andeq r9, r6, pc, ror #31 │ │ │ │ - andeq r9, r6, pc, ror #31 │ │ │ │ - andeq r9, r6, pc, ror #31 │ │ │ │ - andeq r9, r6, pc, ror #31 │ │ │ │ - andeq lr, r6, r9, asr #2 │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - vmla.i8 d26, d9, d6 │ │ │ │ - vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf9ef │ │ │ │ - tstls r6, sp, lsl #22 │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - andsmi pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + strdeq lr, [r6], -pc @ │ │ │ │ + andeq lr, r6, sp, lsl r2 │ │ │ │ + andeq lr, r6, r9, lsl #4 │ │ │ │ + muleq r6, pc, pc @ │ │ │ │ + muleq r6, pc, pc @ │ │ │ │ + muleq r6, pc, pc @ │ │ │ │ + muleq r6, pc, pc @ │ │ │ │ + muleq r6, pc, pc @ │ │ │ │ + muleq r6, pc, pc @ │ │ │ │ + muleq r6, pc, pc @ │ │ │ │ + muleq r6, pc, pc @ │ │ │ │ + muleq r6, pc, pc @ │ │ │ │ + muleq r6, pc, pc @ │ │ │ │ + muleq r6, pc, pc @ │ │ │ │ + muleq r6, pc, pc @ │ │ │ │ + andeq lr, r6, r9, asr r1 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + eorsvs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf95ef7ef │ │ │ │ - blt 0x2b8fc │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - @ instruction: 0xf649a906 │ │ │ │ - vmlal.s q9, d16, d1[5] │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf9d1 │ │ │ │ - smlattls r6, pc, sl, fp │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - addspl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0xf9dcf7ef │ │ │ │ + blt 0xffcab8c8 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andsmi pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9c2f7ef │ │ │ │ - blt 0xff8ab938 │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - @ instruction: 0xf649a906 │ │ │ │ - vrshr.s64 d16, d21, #64 │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf9b3 │ │ │ │ - ldrdls fp, [r6, -r1] │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - rsbeq pc, r5, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0xf94af7ef │ │ │ │ + blt 0xff8ab8e8 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + rsccs pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9bcf7ef │ │ │ │ + blt 0xff4ab908 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + addspl pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9acf7ef │ │ │ │ + blt 0xff0ab928 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + adcseq pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf99cf7ef │ │ │ │ + blt 0xfecab948 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + rsbeq pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9a4f7ef │ │ │ │ - blt 0xff12b974 │ │ │ │ + @ instruction: 0xf98cf7ef │ │ │ │ + blt 0xfe8ab968 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fcfef5 │ │ │ │ - rsclt fp, r3, #36, 22 @ 0x9000 │ │ │ │ + @ instruction: 0xf7fcfedd │ │ │ │ + rsclt fp, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r6, r9, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ stmib sp, {r3, r8, sl, ip, lr}^ │ │ │ │ strls r3, [sl, #-1286] @ 0xfffffafa │ │ │ │ - cdp2 7, 9, cr15, cr6, cr13, {7} │ │ │ │ + cdp2 7, 7, cr15, cr14, cr13, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaa51 │ │ │ │ - tstls r6, r0, lsl fp │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - eorvc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf96ef7ef │ │ │ │ - blt 0xfe3ab9e0 │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - @ instruction: 0xf649a906 │ │ │ │ - vmov.i32 , #1280 @ 0x00000500 │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf7fcaa38 │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf95f │ │ │ │ - tstls r6, sp, ror sl │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - sbcscc pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf950f7ef │ │ │ │ - blt 0x1c2ba1c │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - vmla.i8 d26, d9, d6 │ │ │ │ - vmlal.s q8, d16, d1[3] │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf7fcf955 │ │ │ │ + stmdbge r6, {r0, r3, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf8bf │ │ │ │ - tstls r6, pc, asr sl │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - sbccs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf8b0f7ef │ │ │ │ - blt 0x14aba58 │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - @ instruction: 0xf649a906 │ │ │ │ - vmlal.s q9, d0, d1[1] │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf7fcf945 │ │ │ │ + stmdbge r6, {r0, r3, r4, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf923 │ │ │ │ - tstls r6, r1, asr #20 │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - rscpl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf914f7ef │ │ │ │ - blt 0xd2ba94 │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - @ instruction: 0xf649a906 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf7fcf935 │ │ │ │ + stmdbge r6, {r0, r3, r6, r9, fp, ip, sp, pc} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vmlal.s q8, d16, d1[2] │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf8a3 │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vmlal.s q9, d16, d1[0] │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf893 │ │ │ │ + stmdbge r6, {r0, r3, r5, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ + vmlal.s q9, d0, d1[0] │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ @ instruction: 0xf7fcf905 │ │ │ │ - vpmax.s d11, d9, d19 │ │ │ │ - stmdbge r6, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf8f5 │ │ │ │ + stmdbge r6, {r0, r3, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf8e5 │ │ │ │ + vmul.i , , │ │ │ │ + stmdbge r6, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - mcr2 7, 1, pc, cr2, cr1, {7} @ │ │ │ │ - blt 0xfe16badc │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - vmla.i8 d26, d9, d6 │ │ │ │ - vmlal.s , d16, d1[0] │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf85f │ │ │ │ - strdls fp, [r6, -pc] │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - andseq pc, r5, #76546048 @ 0x4900000 │ │ │ │ + mcr2 7, 0, pc, cr2, cr1, {7} @ │ │ │ │ + blt 0x16ebae0 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + adcscc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf8d2f7ef │ │ │ │ - ldmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - vmla.i8 d26, d9, d6 │ │ │ │ - vmlal.s , d16, d1[2] │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf841 │ │ │ │ - stmdbge r6, {r0, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0084630 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r2, #26371 @ 0x6703 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - movwls r9, #30472 @ 0x7708 │ │ │ │ - blx 0xfe3abb42 │ │ │ │ - @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaae9 │ │ │ │ - blcs 0xd1c478 │ │ │ │ - svcge 0x006df47c │ │ │ │ - @ instruction: 0xf53c0422 │ │ │ │ - @ instruction: 0xf404af73 │ │ │ │ - @ instruction: 0xf5b36360 │ │ │ │ - @ instruction: 0xf0006f60 │ │ │ │ - mvneq r8, #200, 4 @ 0x8000000c │ │ │ │ - ldcge 5, cr15, [r8], #-504 @ 0xfffffe08 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - eorhi pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf7ec970a │ │ │ │ - @ instruction: 0xf648fef7 │ │ │ │ - vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ - stmdbge r6, {r0, r2, r9} │ │ │ │ - @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x004ff43c │ │ │ │ - blt 0x86bba4 │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - @ instruction: 0xf649a906 │ │ │ │ - vsubl.s8 , d16, d21 │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf83ef7ef │ │ │ │ + ldmiblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andseq pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf8b0f7ef │ │ │ │ + stmiblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + sbcne pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf81ef7ef │ │ │ │ + ldmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + movweq pc, #61448 @ 0xf008 @ │ │ │ │ + strcs pc, [r3, -r4, asr #7] │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + stmib sp, {r8, r9, ip, lr}^ │ │ │ │ + strls r5, [r8, -r9, lsl #10] │ │ │ │ + @ instruction: 0xf7f79307 │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff22ac68 │ │ │ │ + blt 0x5ebb68 │ │ │ │ + @ instruction: 0xf47c2b32 │ │ │ │ + strteq sl, [r2], #-3913 @ 0xfffff0b7 │ │ │ │ + svcge 0x004ff53c │ │ │ │ + msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + sbchi pc, fp, #0 │ │ │ │ + @ instruction: 0xf57e03e3 │ │ │ │ + @ instruction: 0x4621ac1d │ │ │ │ + @ instruction: 0xf8cda806 │ │ │ │ + strls r8, [sl, -r4, lsr #32] │ │ │ │ + cdp2 7, 14, cr15, cr12, cr12, {7} │ │ │ │ + andsvc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + blx 0x192bb8e │ │ │ │ + @ instruction: 0xf43c2800 │ │ │ │ + @ instruction: 0xf7fcaf2b │ │ │ │ + stmdbge r6, {r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ + andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf87d │ │ │ │ - @ instruction: 0x2101b99b │ │ │ │ + @ instruction: 0xf7fcf859 │ │ │ │ + tstcs r1, sp, ror #18 │ │ │ │ orrvc pc, r0, r0, asr #5 │ │ │ │ stmdbcs r1, {r0, r5, lr} │ │ │ │ - ldmibge r3, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x42bbdc │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - @ instruction: 0xf649a906 │ │ │ │ - vmvn.i32 q10, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf865 │ │ │ │ - smlabbls r6, r3, r9, fp │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - eormi pc, r5, #76546048 @ 0x4900000 │ │ │ │ + stmdbge r5!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + rsbsmi pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf856f7ef │ │ │ │ - ldmdblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf840f7ef │ │ │ │ + ldmdblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + eormi pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf830f7ef │ │ │ │ + stmdblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff16f7ec │ │ │ │ + @ instruction: 0xff08f7ec │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfcc5 │ │ │ │ - @ instruction: 0xf8d6b9da │ │ │ │ + @ instruction: 0xf7fcfc9f │ │ │ │ + @ instruction: 0xf8d6b9aa │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ ldreq r2, [r0, #832] @ 0x340 │ │ │ │ strbmi sp, [pc], -r2, asr #8 │ │ │ │ - ldmdblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmialt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge fp, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge fp, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strcs pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fd431f │ │ │ │ - strteq fp, [r2], #-2659 @ 0xfffff59d │ │ │ │ + strteq fp, [r2], #-2621 @ 0xfffff5c3 │ │ │ │ cmpphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x89b40 │ │ │ │ - ldmibge sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x89b50 │ │ │ │ + stmibge sp, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0b62000 │ │ │ │ - vtst.8 , , │ │ │ │ + vtst.8 d31, d7, d21 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - stc2 0, cr15, [r4, #-748] @ 0xfffffd14 │ │ │ │ + stc2l 0, cr15, [r0], #748 @ 0x2ec │ │ │ │ ldrvs r2, [r3, r0, lsl #6]! │ │ │ │ - stmiblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge r7!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbge r7!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff431f │ │ │ │ - @ instruction: 0x4621b8f1 │ │ │ │ + @ instruction: 0x4621b8d5 │ │ │ │ @ instruction: 0xf7eca806 │ │ │ │ - @ instruction: 0xf8d6fecd │ │ │ │ + @ instruction: 0xf8d6febf │ │ │ │ strtmi r3, [sl], -r8, lsl #1 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - ldc2l 7, cr15, [ip], #-964 @ 0xfffffc3c │ │ │ │ - ldmiblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrrc2 7, 15, pc, r6, cr1 @ │ │ │ │ + stmdblt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ rscsmi pc, pc, r0, asr #12 │ │ │ │ @ instruction: 0xf0b64020 │ │ │ │ - strmi pc, [r5], -r9, lsr #16 │ │ │ │ - blx 0x1ba9fba │ │ │ │ + strmi pc, [r5], -r5, lsl #16 │ │ │ │ + blx 0x12a9fca │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ @ instruction: 0xf8968159 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46010795 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ea2204 │ │ │ │ - blmi 0xff2ed7e0 │ │ │ │ + blmi 0xff2ed7c8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ ldrmi r4, [sp], #-1052 @ 0xfffffbe4 │ │ │ │ strls r9, [r0, #-1025] @ 0xfffffbff │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ tstpvc r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xfe62a018 │ │ │ │ + blx 0x1d2a028 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xffc0f7eb │ │ │ │ + @ instruction: 0xffb6f7eb │ │ │ │ ldmvs r2!, {r0, r1, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - blvs 0xffebf610 │ │ │ │ + blvs 0xffebf620 │ │ │ │ @ instruction: 0xf7ea1ad2 │ │ │ │ - movwcs pc, #52879 @ 0xce8f @ │ │ │ │ + movwcs pc, #52869 @ 0xce85 @ │ │ │ │ @ instruction: 0xf7fc60f3 │ │ │ │ - @ instruction: 0xf414b94a │ │ │ │ + @ instruction: 0xf414b91a │ │ │ │ @ instruction: 0xf47c1f40 │ │ │ │ - @ instruction: 0xf3c4a8d0 │ │ │ │ + vmlal.u8 q13, d20, d16 │ │ │ │ vcgt.s8 q9, q8, q0 │ │ │ │ strdmi r7, [r2], -lr @ │ │ │ │ tstmi r3, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r4, #50331648 @ 0x3000000 │ │ │ │ andls r0, r8, #91 @ 0x5b │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - ldc2 7, cr15, [ip, #980] @ 0x3d4 │ │ │ │ - ldmlt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [r6, #-980]! @ 0xfffffc2c │ │ │ │ + stmlt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r5, [sl, #-768] @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdblt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r0!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdble ip, {r0, r1, r2, r3, r8, r9, fp, sp} │ │ │ │ - blx 0xb61bc │ │ │ │ + blx 0xb61cc │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf01380f8 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47e2308 │ │ │ │ - @ instruction: 0xf7ecafbe │ │ │ │ - blcs 0x46c920 │ │ │ │ + @ instruction: 0xf7ecafa2 │ │ │ │ + blcs 0x46c908 │ │ │ │ strdcs sp, [r1, -fp] │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ tstphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - svcge 0x0011f47e │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr5, cr14, {3} │ │ │ │ stmdbge r6, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r2, #45569 @ 0xb201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - mrrc2 7, 15, pc, sl, cr1 @ │ │ │ │ - stmialt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r4], #-964 @ 0xfffffc3c │ │ │ │ + poplt {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ vmlal.u , d20, d2[4] │ │ │ │ andls r3, fp, #786432 @ 0xc0000 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vpadd.i8 d18, d0, d9 │ │ │ │ @ instruction: 0xf1a3810e │ │ │ │ - bcs 0x22e734 │ │ │ │ - blcc 0x1124164 │ │ │ │ + bcs 0x22e744 │ │ │ │ + blcc 0x1124174 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r1, r2, r3, r6, r8, pc}^ @ │ │ │ │ cmppeq sl, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ cmpeq r6, sl, asr #2 │ │ │ │ cmpeq r8, r6, asr #2 │ │ │ │ @ instruction: 0xf6400148 │ │ │ │ andsmi r7, ip, #-134217725 @ 0xf8000003 │ │ │ │ - ldmdage r7, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r7!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ @ instruction: 0xf67c2b02 │ │ │ │ - stmdacc r0, {r4, r6, fp, sp, pc} │ │ │ │ + stmdacc r0, {r5, fp, sp, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - stmdalt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcvs 0x00e0f414 │ │ │ │ - popge {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmge sp, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - smlalbtne pc, r0, r4, r3 @ │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ + movtne pc, #964 @ 0x3c4 @ │ │ │ │ + strbne pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ vabdl.u8 q9, d4, d0 │ │ │ │ - ldreq r1, [r1, -r0, asr #11] │ │ │ │ - svcge 0x00f0f57c │ │ │ │ + ldreq r1, [r1, -r0, lsl #7] │ │ │ │ + svcge 0x00c9f57c │ │ │ │ @ instruction: 0xf53c0592 │ │ │ │ - @ instruction: 0xf7fcafed │ │ │ │ - blcs 0x45c148 │ │ │ │ + @ instruction: 0xf7fcafc6 │ │ │ │ + blcs 0x45c098 │ │ │ │ @ instruction: 0x2101d995 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d106 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xe788abbd │ │ │ │ + str sl, [r8, r2, lsr #23] │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf7ecbbb9 │ │ │ │ - vadd.f32 , , │ │ │ │ + @ instruction: 0xf7ecbb9e │ │ │ │ + vmla.f32 , , │ │ │ │ vrshr.s64 d21, d5, #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r9, #240]! @ 0xf0 │ │ │ │ - stmlt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r2, #240] @ 0xf0 │ │ │ │ + ldmdalt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ orrhi pc, pc, r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r0, #-944]! @ 0xfffffc50 │ │ │ │ - addscc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + stc2 7, cr15, [r2, #-944]! @ 0xfffffc50 │ │ │ │ + addcc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8f4f7f6 │ │ │ │ + @ instruction: 0xf8cef7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcada2 │ │ │ │ - vadd.i8 , , q14 │ │ │ │ + @ instruction: 0xf7fcad7b │ │ │ │ + vtst.8 d27, d7, d28 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs ip, {r6, sp, lr} │ │ │ │ - @ instruction: 0xff02f0b5 │ │ │ │ + mrc2 0, 6, pc, cr14, cr5, {5} │ │ │ │ vnmla.f32 s8, s26, s2 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf5009201 │ │ │ │ strtmi r7, [r3], #-278 @ 0xfffffeea │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf0b62200 │ │ │ │ - str pc, [r9], r9, lsl #19 │ │ │ │ + str pc, [r9], r5, ror #18 │ │ │ │ cmnpne ip, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0070f5b1 │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - cdp2 7, 3, cr15, cr6, cr13, {7} │ │ │ │ - svclt 0x00c4f7fb │ │ │ │ + cdp2 7, 1, cr15, cr0, cr13, {7} │ │ │ │ + svclt 0x0094f7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #25864 @ 0x6508 │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0057f43c │ │ │ │ - stmdalt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0030f43c │ │ │ │ + svclt 0x00f9f7fb │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ eorne pc, r8, r7, asr r8 @ │ │ │ │ - blx 0xbaa296 │ │ │ │ + blx 0x2aa2a6 │ │ │ │ movwcs lr, #1707 @ 0x6ab │ │ │ │ - mcrlt 7, 6, pc, cr9, cr14, {7} @ │ │ │ │ - stc2l 7, cr15, [r6], #944 @ 0x3b0 │ │ │ │ + mcrlt 7, 5, pc, cr13, cr14, {7} @ │ │ │ │ + ldc2l 7, cr15, [r8], {236} @ 0xec │ │ │ │ subspl pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf974f7f6 │ │ │ │ + @ instruction: 0xf94ef7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad3e │ │ │ │ - @ instruction: 0xf7ecb80e │ │ │ │ - @ instruction: 0xf648fcd7 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + @ instruction: 0xf7fbad17 │ │ │ │ + @ instruction: 0xf7ecbfde │ │ │ │ + @ instruction: 0xf648fcc9 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [pc, #-240]! @ 0x6df00 │ │ │ │ - svclt 0x00fff7fb │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r8, #-240] @ 0xffffff10 │ │ │ │ + svclt 0x00cff7fb │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ - @ instruction: 0xf404be0c │ │ │ │ + @ instruction: 0xf404bdf0 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ suble r6, pc, r0, ror #30 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ @ instruction: 0xf7ecd439 │ │ │ │ - @ instruction: 0xf648fca5 │ │ │ │ - vrshr.s64 d21, d17, #64 │ │ │ │ + @ instruction: 0xf648fc97 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r7, #-240] @ 0xffffff10 │ │ │ │ - svclt 0x00e1f7fb │ │ │ │ - addeq r2, sl, r0, asr #4 │ │ │ │ - addeq r2, sl, r6, lsr #32 │ │ │ │ + stmdacs r0, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r0], #240 @ 0xf0 │ │ │ │ + svclt 0x00b1f7fb │ │ │ │ + addeq r2, sl, r0, lsr r2 │ │ │ │ + addeq r2, sl, r6, lsl r0 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ - @ instruction: 0xf7ffaf60 │ │ │ │ - blcs 0x45c6d0 │ │ │ │ + @ instruction: 0xf7ffaf30 │ │ │ │ + blcs 0x45c670 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr15, cr15, {3} │ │ │ │ - blx 0xf6858 │ │ │ │ + blx 0xf6868 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ teqle lr, sl, lsr #31 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strls r9, [r8], #-1802 @ 0xfffff8f6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f14506 │ │ │ │ - @ instruction: 0xf7fbfaa1 │ │ │ │ - @ instruction: 0xf7ecbfb6 │ │ │ │ - @ instruction: 0xf648fc6b │ │ │ │ - vsubl.s8 q11, d0, d5 │ │ │ │ + @ instruction: 0xf7fbfa7b │ │ │ │ + @ instruction: 0xf7ecbf86 │ │ │ │ + @ instruction: 0xf648fc5d │ │ │ │ + vsubl.s8 q11, d0, d1 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r7], {60} @ 0x3c │ │ │ │ - svclt 0x00a7f7fb │ │ │ │ - subspl pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + stmdacs r0, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r0], #240 @ 0xf0 │ │ │ │ + svclt 0x0077f7fb │ │ │ │ + subspl pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fbd09c │ │ │ │ - movwcs fp, #20370 @ 0x4f92 │ │ │ │ + movwcs fp, #20322 @ 0x4f62 │ │ │ │ movwcs lr, #26570 @ 0x67ca │ │ │ │ movwcs lr, #10184 @ 0x27c8 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ @ instruction: 0xf3c4e7c4 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf646031c │ │ │ │ vsubl.s8 q10, d0, d13 │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf896f7f6 │ │ │ │ + @ instruction: 0xf870f7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r1, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r1, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fe8709 │ │ │ │ - @ instruction: 0xf3c4b98d │ │ │ │ + vmul.f , q2, d3[7] │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf648031c │ │ │ │ - vsubl.s8 q11, d16, d29 │ │ │ │ + vsubl.s8 q11, d16, d25 │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf87af7f6 │ │ │ │ + @ instruction: 0xf854f7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r1, r2, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - ldr r8, [ip, #-1801] @ 0xfffff8f7 │ │ │ │ + ldmib sp, {r1, r2, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldr r8, [r9, #-1801] @ 0xfffff8f7 │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbfbb7 │ │ │ │ - svcvs 0x0033bf4e │ │ │ │ + @ instruction: 0xf7fbfbad │ │ │ │ + svcvs 0x0033bf1e │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vqadd.s8 d24, d20, d15 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6bfa2c │ │ │ │ - stc2 7, cr15, [r2], {234} @ 0xea │ │ │ │ + blvs 0xff6bfa3c │ │ │ │ + ldc2l 7, cr15, [r8], #-936 @ 0xfffffc58 │ │ │ │ ldrvs r6, [r3, #3443]! @ 0xd73 │ │ │ │ - svclt 0x0018f7fe │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr13, cr14, {7} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952d98 │ │ │ │ + beq 0xfe952da8 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addscc pc, r5, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0025f47b │ │ │ │ + stmdacs r0, {r0, r1, r5, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr5, cr11, {3} │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ - ldmdblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ - blvs 0xfe719d1c │ │ │ │ + blvs 0xfe719d2c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr4, cr15, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -pc, asr #29 │ │ │ │ - blx 0xa2a282 │ │ │ │ + blx 0x3aa292 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - andcs sl, r4, lr, lsl #30 │ │ │ │ - stc2 0, cr15, [sl, #724]! @ 0x2d4 │ │ │ │ + ldrdcs sl, [r4], -lr │ │ │ │ + stc2 0, cr15, [r6, #724] @ 0x2d4 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0bb6819 │ │ │ │ - @ instruction: 0xf7fbfa55 │ │ │ │ - ldrtmi fp, [r0], -r0, lsl #30 │ │ │ │ - @ instruction: 0xff2cf7ec │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr11, cr11, {7} │ │ │ │ + @ instruction: 0xf7fbfa31 │ │ │ │ + @ instruction: 0x4630bed0 │ │ │ │ + @ instruction: 0xff06f7ec │ │ │ │ + mcrlt 7, 6, pc, cr11, cr11, {7} @ │ │ │ │ @ instruction: 0x46306d73 │ │ │ │ - bne 0xff2c84c8 │ │ │ │ - @ instruction: 0xf83cf7f1 │ │ │ │ + bne 0xff2c84d8 │ │ │ │ + @ instruction: 0xf816f7f1 │ │ │ │ rscsvs r2, r3, r5, lsl #6 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr1, cr11, {7} │ │ │ │ + mcrlt 7, 6, pc, cr1, cr11, {7} @ │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbff49 │ │ │ │ - @ instruction: 0xf7ecbeec │ │ │ │ - @ instruction: 0xf648fba1 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ + @ instruction: 0xf7fbff23 │ │ │ │ + @ instruction: 0xf7ecbebc │ │ │ │ + @ instruction: 0xf648fb93 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [sp], {60} @ 0x3c │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr13, cr11, {7} │ │ │ │ - eorscc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xffa2b334 │ │ │ │ + mcrlt 7, 5, pc, cr13, cr11, {7} @ │ │ │ │ + eorscc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr6, cr15, {1} @ │ │ │ │ - mcrlt 7, 6, pc, cr7, cr11, {7} @ │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr7, cr11, {7} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952e84 │ │ │ │ + beq 0xfe952e94 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - addmi pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + addmi pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr15, cr11, {3} @ │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr15, cr11, {3} │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ - stmialt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subsne r6, fp, r0, ror pc │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - stc2l 0, cr15, [r4, #-724] @ 0xfffffd2c │ │ │ │ + stc2 0, cr15, [r0, #-724]! @ 0xfffffd2c │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0bb6819 │ │ │ │ - ldrb pc, [r0, -pc, ror #19] @ │ │ │ │ + ldrb pc, [r0, -fp, asr #19] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r6, sp, r7, lsl #17 │ │ │ │ ldrbeq r4, [sl, r9, lsr #23]! │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - msrhi CPSR_sc, r1, lsl #2 │ │ │ │ + msrhi CPSR_xc, r1, lsl #2 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - stc2l 7, cr15, [r8], #944 @ 0x3b0 │ │ │ │ + ldc2l 7, cr15, [r6], {236} @ 0xec │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d48104 │ │ │ │ @ instruction: 0xf5056080 │ │ │ │ ldrcc r5, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ strbvs r4, [r7, #-1576]! @ 0xfffff9d8 │ │ │ │ - blx 0x132a4bc │ │ │ │ + blx 0xa2a4cc │ │ │ │ tstlt lr, r1, lsl #13 │ │ │ │ @ instruction: 0xf990fa90 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ ldcne 6, cr4, [sl], #312 @ 0x138 │ │ │ │ svcmi 0x0068f5b9 │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ - beq 0x16ba650 │ │ │ │ + beq 0x16ba660 │ │ │ │ orrsne lr, r3, #266240 @ 0x41000 │ │ │ │ @ instruction: 0xf10007db │ │ │ │ ldmdacs lr, {r0, r1, r3, r5, r8, pc} │ │ │ │ msrhi CPSR_, r0 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtvs r6, [r6], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svcvs 0x00a78132 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - blmi 0xfe29a918 │ │ │ │ + blmi 0xfe29a928 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50358d3 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ svcvs 0x0023681f │ │ │ │ @@ -96305,141 +96309,141 @@ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r3 │ │ │ │ vmlal.s q10, d15, d0[6] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbhi pc, [sp], #0 @ │ │ │ │ svceq 0x0040f01a │ │ │ │ @ instruction: 0x4631d035 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - bllt 0xfeeac760 │ │ │ │ + bllt 0xfeeac770 │ │ │ │ msrmi SPSR_fsxc, #6 │ │ │ │ svcmi 0x006ff1b3 │ │ │ │ - ldrthi pc, [pc], #0 @ 0x6e3f8 @ │ │ │ │ + ldrthi pc, [pc], #0 @ 0x6e408 @ │ │ │ │ @ instruction: 0xf6cf2300 │ │ │ │ eorsmi r7, r3, r0, lsl r3 │ │ │ │ svcmi 0x0079f1b3 │ │ │ │ @ instruction: 0xf026d107 │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - ldc2 0, cr15, [lr], #152 @ 0x98 │ │ │ │ + ldc2 0, cr15, [ip], {38} @ 0x26 │ │ │ │ @ instruction: 0x4631bb10 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ - stmiblt r8!, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8!, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x1aa4d8 │ │ │ │ + @ instruction: 0xf9eaf02c │ │ │ │ ldrtmi fp, [r1], -r0, asr #19 │ │ │ │ @ instruction: 0xf0264620 │ │ │ │ - ldmiblt r8, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf844f013 │ │ │ │ + @ instruction: 0xf836f013 │ │ │ │ svceq 0x0033b970 │ │ │ │ tstle r4, lr, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 6, cr15, cr8, cr12, {1} │ │ │ │ + cdp2 0, 4, cr15, cr2, cr12, {1} │ │ │ │ @ instruction: 0xf04fb930 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xffa2c430 │ │ │ │ + blx 0xff0ac440 │ │ │ │ cmnlt r3, r3, lsr #30 │ │ │ │ subseq r6, r9, r2, ror #30 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ andeq pc, lr, #2 │ │ │ │ - b 0x10f8874 │ │ │ │ + b 0x10f8884 │ │ │ │ svclt 0x00080203 │ │ │ │ stmib r4, {r1, r3, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3121c │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ mcrcs 0, 0, r6, cr0, cr12, {3} │ │ │ │ sbchi pc, sl, r0 │ │ │ │ cmnlt r3, r3, ror #28 │ │ │ │ - blcs 0xc8820 │ │ │ │ + blcs 0xc8830 │ │ │ │ stcvs 8, cr13, [r6, #240]! @ 0xf0 │ │ │ │ addsmi r6, r6, #3616 @ 0xe20 │ │ │ │ msrhi SPSR_xc, r0, asr #32 │ │ │ │ @ instruction: 0xf0b96ea0 │ │ │ │ - movwcs pc, #2105 @ 0x839 @ │ │ │ │ + movwcs pc, #2069 @ 0x815 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ stmiavs r2!, {r0, r1, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - bne 0xff549c40 │ │ │ │ + bne 0xff549c50 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0xf640d220 │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ strtmi sp, [r8], -r6, lsr #18 │ │ │ │ ldrdpl pc, [r0], r4 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ - tstplt sp, fp, ror #18 @ p-variant is OBSOLETE │ │ │ │ + tstplt sp, r7, asr #18 @ p-variant is OBSOLETE │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r9, #104, 30 @ 0x1a0 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ - b 0x1130e30 │ │ │ │ + b 0x1130e40 │ │ │ │ bfieq r1, r2, #7, #20 │ │ │ │ ldmdbcs lr, {r3, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r4, r8, ip, lr, pc} │ │ │ │ rscsvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - bne 0x1749c7c │ │ │ │ + bne 0x1749c8c │ │ │ │ stmdale r9, {r0, r1, r4, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xff4cf7eb │ │ │ │ + @ instruction: 0xff42f7eb │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ adcvs r3, r7, r2, lsl #14 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrthi pc, [sl], -r0, asr #32 @ │ │ │ │ + ldrthi pc, [r8], -r0, asr #32 @ │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf10d8ff0 │ │ │ │ - blx 0x830d5c │ │ │ │ + blx 0x830d6c │ │ │ │ eorcs pc, r0, #8781824 @ 0x860000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ - stmda lr!, {r3, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + stmda r6, {r3, r5, r9, ip, sp, lr, pc}^ │ │ │ │ tstcc r8, #323584 @ 0x4f000 │ │ │ │ - blcs 0x3fd154 │ │ │ │ - ldrhi pc, [r6, r0, lsl #4]! │ │ │ │ + blcs 0x3fd164 │ │ │ │ + ldrhi pc, [r4, r0, lsl #4]! │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ cmpeq r5, r5, lsl r2 │ │ │ │ subseq r0, r1, #100, 4 @ 0x40000006 │ │ │ │ orreq r0, pc, r8, lsl #5 │ │ │ │ - ldrsheq r0, [pc, #26] @ 0x6e582 │ │ │ │ + ldrsheq r0, [pc, #26] @ 0x6e592 │ │ │ │ asrseq r0, r2, #3 │ │ │ │ teqeq pc, pc, lsl #1 │ │ │ │ sbcseq r0, sp, r7, lsr #2 │ │ │ │ svclt 0x00000173 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - strdeq r1, [sl], r4 │ │ │ │ + addeq r1, sl, r4, ror #23 │ │ │ │ stmiavs r3!, {r0, r5, r6, r7, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf6401a5b │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ mrcge 6, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ ldrdvs pc, [r0], r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf904f06b │ │ │ │ - blt 0x109a9d8 │ │ │ │ + @ instruction: 0xf8e0f06b │ │ │ │ + blt 0x109a9e8 │ │ │ │ @ instruction: 0xf894b280 │ │ │ │ - b 0x107a92c │ │ │ │ + b 0x107a93c │ │ │ │ ldcne 6, cr4, [sl, #-36]! @ 0xffffffdc │ │ │ │ adcvs r6, r2, r6, lsr #12 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blmi 0xff25a0f0 │ │ │ │ - blls 0x348624 │ │ │ │ + blmi 0xff25a100 │ │ │ │ + blls 0x348634 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - @ instruction: 0xf04f85e7 │ │ │ │ + @ instruction: 0xf04f85e5 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - @ instruction: 0xf01aba27 │ │ │ │ + @ instruction: 0xf01aba01 │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ - bmi 0xfefda1d8 │ │ │ │ + bmi 0xfefda1e8 │ │ │ │ tstpeq r8, r2, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf852468c │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ eorsmi r0, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf43f4283 │ │ │ │ strbmi sl, [r2, #-3828]! @ 0xfffff10c │ │ │ │ @ instruction: 0xe726d1f5 │ │ │ │ @@ -96448,202 +96452,202 @@ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r2 │ │ │ │ vmla.f d20, d15, d0[6] │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr15, cr15, {1} │ │ │ │ @ instruction: 0xf57f0659 │ │ │ │ usat sl, #5, r8, lsl #30 │ │ │ │ @ instruction: 0xf0b74638 │ │ │ │ - @ instruction: 0xf04ff9f7 │ │ │ │ + @ instruction: 0xf04ff9d3 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46202212 │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf7f56666 │ │ │ │ - @ instruction: 0xe727f9f7 │ │ │ │ + @ instruction: 0xe727f9d1 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ addvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vshr.u64 d24, d12, #61 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ @ instruction: 0x83b6f000 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ rsbshi pc, r5, #64, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mcrge 4, 5, pc, cr9, cr15, {1} @ │ │ │ │ - beq 0x2aaa9c │ │ │ │ + beq 0x2aaaac │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ - blx 0x83ffb0 │ │ │ │ + blx 0x83ffc0 │ │ │ │ vadd.i32 d15, d23, d6 │ │ │ │ - @ instruction: 0xf418efd8 │ │ │ │ + @ instruction: 0xf418efb0 │ │ │ │ @ instruction: 0xf0406f80 │ │ │ │ - @ instruction: 0xf4188621 │ │ │ │ + @ instruction: 0xf418861f │ │ │ │ @ instruction: 0xf0407280 │ │ │ │ - vst3.8 {d8,d10,d12}, [r8 :64], r6 │ │ │ │ + vst3.8 {d8,d10,d12}, [r8 :64], r4 │ │ │ │ @ instruction: 0xf5b36328 │ │ │ │ @ instruction: 0xf0007f20 │ │ │ │ vqshl.s8 d8, d3, d16 │ │ │ │ - blcs 0xfe08f854 │ │ │ │ - ldrbthi pc, [sl], #0 @ │ │ │ │ + blcs 0xfe08f864 │ │ │ │ + ldrbthi pc, [r8], #0 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r4], #0 @ │ │ │ │ + ldrbhi pc, [r3], #0 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf008aed2 │ │ │ │ andcs r0, r2, #8323072 @ 0x7f0000 │ │ │ │ andls r4, r0, #84934656 @ 0x5100000 │ │ │ │ - addvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + subvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ @ instruction: 0x46208014 │ │ │ │ @ instruction: 0xf04f260d │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ strls r0, [r4], -sp, lsl #22 │ │ │ │ - blge 0x128e0c │ │ │ │ - @ instruction: 0xf8c4f7f0 │ │ │ │ + blge 0x128e1c │ │ │ │ + @ instruction: 0xf89ef7f0 │ │ │ │ @ instruction: 0xf8d4e6be │ │ │ │ vst4. {d26-d29}, [pc], r8 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #4 │ │ │ │ andeq lr, sl, #204800 @ 0x32000 │ │ │ │ bicshi pc, sp, r0 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ eorhi pc, r5, #64, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr9, cr15, {1} │ │ │ │ ldmdane pc!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ vadd.i32 d10, d7, d2 │ │ │ │ - @ instruction: 0xf418ef8a │ │ │ │ + @ instruction: 0xf418ef62 │ │ │ │ @ instruction: 0xf0406200 │ │ │ │ @ instruction: 0xf89483ea │ │ │ │ vqadd.u8 , q11, │ │ │ │ strtmi r0, [r0], -sl, lsl #2 │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ - ldc2 7, cr15, [r0, #944] @ 0x3b0 │ │ │ │ + stc2l 7, cr15, [sl, #-944]! @ 0xfffffc50 │ │ │ │ @ instruction: 0xf1b8e692 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf10d8335 │ │ │ │ eorcs r0, r0, #8, 20 @ 0x8000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - svc 0x006af227 │ │ │ │ + svc 0x0042f227 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ @ instruction: 0xf7ed9302 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr5, cr15, {1} │ │ │ │ vmin.s8 q15, q2, q13 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ - blne 0xfe5eedc4 │ │ │ │ + blne 0xfe5eedd4 │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7ea6bc9 │ │ │ │ - @ instruction: 0x6d63f97d │ │ │ │ + @ instruction: 0x6d63f973 │ │ │ │ strvs r4, [r3, #1075]! @ 0x433 │ │ │ │ svcvs 0x0061e68e │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ @ instruction: 0xf1b881de │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xf10dae12 │ │ │ │ ldrmi r0, [r1], -r8, lsl #20 │ │ │ │ eorcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - svc 0x0040f227 │ │ │ │ + svc 0x0018f227 │ │ │ │ vst1.16 {d14}, [r8 :128], r7 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ ldrbmi sl, [r1], -lr, asr #28 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ @ instruction: 0x83a1f000 │ │ │ │ @ instruction: 0x4620b273 │ │ │ │ strcs pc, [r3], -r6, asr #7 │ │ │ │ subseq r9, fp, r2, lsl #12 │ │ │ │ @ instruction: 0xf7f59303 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr13, cr15, {1} │ │ │ │ movwcs lr, #1602 @ 0x642 │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ svcvs 0x0000f418 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ movwls r9, #26114 @ 0x6602 │ │ │ │ - blx 0x18533fc │ │ │ │ + blx 0x185340c │ │ │ │ movwls pc, #29576 @ 0x7388 @ │ │ │ │ cmpphi r6, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - @ instruction: 0xffa8f7f6 │ │ │ │ + @ instruction: 0xff82f7f6 │ │ │ │ vrsubhn.i16 d30, q3, q14 │ │ │ │ - movwcs r2, #1538 @ 0x602 │ │ │ │ - blx 0xfe2ad18a │ │ │ │ + blx 0x1838020 │ │ │ │ + movwcs pc, #2952 @ 0xb88 @ │ │ │ │ svcvs 0x0000f418 │ │ │ │ strvs lr, [r3], -sp, asr #19 │ │ │ │ - @ instruction: 0xf8cd9306 │ │ │ │ - @ instruction: 0xf040b014 │ │ │ │ + andslt pc, r4, sp, asr #17 │ │ │ │ + @ instruction: 0xf0409306 │ │ │ │ svcvs 0x00238301 │ │ │ │ ldrbmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0xfed53028 │ │ │ │ + blx 0xfed53038 │ │ │ │ strtmi pc, [r0], -r3, lsl #7 │ │ │ │ - andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + sbcpl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r0, #10587 @ 0x295b │ │ │ │ - @ instruction: 0xf870f7f0 │ │ │ │ + @ instruction: 0xf84af7f0 │ │ │ │ @ instruction: 0xf418e60e │ │ │ │ @ instruction: 0xf0406f00 │ │ │ │ @ instruction: 0xf8d48318 │ │ │ │ vhadd.u8 , q11, q4 │ │ │ │ ldrbeq r0, [r8], -sl, lsl #4 │ │ │ │ - strhi pc, [fp], -r0, lsl #2 │ │ │ │ + strhi pc, [r9], -r0, lsl #2 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - blcs 0x800dc │ │ │ │ + blcs 0x800ec │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x000c6b99 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ andcc lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf900f7ea │ │ │ │ + @ instruction: 0xf8f6f7ea │ │ │ │ vsli.64 q15, q9, #6 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ andcs r3, r1, r8, lsl #1 │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ @ instruction: 0xf0039207 │ │ │ │ andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ andls r4, r4, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf0084620 │ │ │ │ @ instruction: 0xf4180207 │ │ │ │ andls r6, r6, #0, 30 │ │ │ │ @ instruction: 0xf04f9605 │ │ │ │ teqle r1, r2, lsl #4 │ │ │ │ - @ instruction: 0xf8bef7f1 │ │ │ │ + @ instruction: 0xf898f7f1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrb sl, [r1, #3532] @ 0xdcc │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ smlabtcs r2, r6, r3, pc @ │ │ │ │ svcvs 0x0000f418 │ │ │ │ addeq lr, r3, #323584 @ 0x4f000 │ │ │ │ adcshi pc, pc, #64 @ 0x40 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strb pc, [r3, #2157] @ 0x86d @ │ │ │ │ + strb pc, [r3, #2119] @ 0x847 @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r9, r3, r0, asr #1 │ │ │ │ + eorseq r9, r3, r0, lsl #1 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf288fa5f │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ addseq r2, r2, r1 │ │ │ │ strls r2, [r6], -r0, lsl #2 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ andls r2, r7, #13631488 @ 0xd00000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ svcvs 0x0000f418 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ sbcle r9, sp, r5, lsl #12 │ │ │ │ - mrc2 7, 2, pc, cr8, cr0, {7} │ │ │ │ + mrc2 7, 1, pc, cr2, cr0, {7} │ │ │ │ vabal.u8 q15, d22, d18 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ @ instruction: 0xf0083088 │ │ │ │ andcs r0, r1, r7, lsl #2 │ │ │ │ vmov.i32 q8, #226 @ 0x000000e2 │ │ │ │ andls r0, r7, #203423744 @ 0xc200000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @@ -96682,812 +96686,811 @@ │ │ │ │ svceq 0x0003f1b8 │ │ │ │ sbcshi pc, r2, #0 │ │ │ │ strne lr, [r4], -sp, asr #19 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0003202 │ │ │ │ vhsub.s8 q12, , q0 │ │ │ │ - vsubw.s8 q11, q8, d5 │ │ │ │ + vqdmlal.s q11, d0, d1[3] │ │ │ │ @ instruction: 0xf6490312 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ stmdacs r0, {r0, r2, r9} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - beq 0xaab28 │ │ │ │ - bleq 0xaab2c │ │ │ │ - blge 0x229128 │ │ │ │ - stc2 7, cr15, [sl, #956] @ 0x3bc │ │ │ │ + beq 0xaab38 │ │ │ │ + bleq 0xaab3c │ │ │ │ + blge 0x229138 │ │ │ │ + stc2l 7, cr15, [r4, #-956]! @ 0xfffffc44 │ │ │ │ @ instruction: 0xf418e530 │ │ │ │ @ instruction: 0xf0406f00 │ │ │ │ vmlal.u q12, d24, d2[0] │ │ │ │ - blcc 0xb7610 │ │ │ │ + blcc 0xb7620 │ │ │ │ vqdmulh.s d2, d0, d6 │ │ │ │ - ldm pc, {r0, r1, r3, r4, r5, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r3, r4, r5, r8, sl, pc}^ @ │ │ │ │ orreq pc, sl, r3, lsl r0 @ │ │ │ │ @ instruction: 0x012a0160 │ │ │ │ rscseq r0, r0, fp, lsl #2 │ │ │ │ ldrdeq r0, [sl, #-2] │ │ │ │ - movwcs r6, #3872 @ 0xf20 │ │ │ │ - strcs pc, [r2], -r6, asr #7 │ │ │ │ - blx 0xfec93644 │ │ │ │ - blx 0x186b430 │ │ │ │ - ldrbmi pc, [r1], -r8, lsl #7 @ │ │ │ │ - ldmdbeq r2, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ + blx 0x184a6b4 │ │ │ │ + vsubw.u8 , q11, d8 │ │ │ │ + movwls r2, #22018 @ 0x5602 │ │ │ │ + @ instruction: 0xf280fab0 │ │ │ │ + ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ + ldmdbeq r2, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwvs pc, #1048 @ 0x418 @ │ │ │ │ strvs lr, [r3], -sp, asr #19 │ │ │ │ @ instruction: 0xf0409202 │ │ │ │ vqsub.s8 d24, d7, d26 │ │ │ │ - vsubhn.i16 d22, q8, │ │ │ │ + vmlsl.s q11, d0, d1[3] │ │ │ │ @ instruction: 0xf6490612 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ stmdacs r0, {r0, r2, r9} │ │ │ │ shadd16mi fp, r2, r8 │ │ │ │ andls r2, r0, r1 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ - ldrbt pc, [r9], #3839 @ 0xeff @ │ │ │ │ + ldrbt pc, [r9], #3801 @ 0xed9 @ │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ subcs pc, r2, #200, 6 @ 0x20000003 │ │ │ │ @ instruction: 0xf0083a01 │ │ │ │ - andcs r0, r0, r7, lsl #2 │ │ │ │ + andcs r0, r1, r7, lsl #2 │ │ │ │ @ instruction: 0xf0039106 │ │ │ │ - vsubw.u8 q8, q3, d15 │ │ │ │ + tstcs r1, pc, lsl #6 │ │ │ │ + vaddw.u8 , q3, d4 │ │ │ │ vaddw.u8 , q11, d2 │ │ │ │ smlabtls r7, r2, r6, r0 │ │ │ │ - tstcs r1, r5, lsl #12 │ │ │ │ - tstcs r0, r4, lsl #2 │ │ │ │ - smlabteq r8, sp, r9, lr │ │ │ │ - tstcs r0, r1 │ │ │ │ + tstcs r0, r5, lsl #12 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + smlabteq r8, sp, r9, lr │ │ │ │ vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r0, r4, r6, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r1, r2, r3, r6, r8, sl, pc}^ @ │ │ │ │ ldrbtvc pc, [pc], -r2 @ │ │ │ │ @ instruction: 0x5e646a70 │ │ │ │ @ instruction: 0xf1b80058 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ vmla.f32 d26, d16, d2 │ │ │ │ tstcs r0, pc, ror r6 │ │ │ │ stmdage r2, {r5, r9, sp} │ │ │ │ - ldc 2, cr15, [r0, #156]! @ 0x9c │ │ │ │ + stc 2, cr15, [r8, #156] @ 0x9c │ │ │ │ svceq 0x0040f01a │ │ │ │ @ instruction: 0xf0409602 │ │ │ │ - @ instruction: 0xf41a84b4 │ │ │ │ + @ instruction: 0xf41a84b2 │ │ │ │ @ instruction: 0xf43f4f00 │ │ │ │ vfma.f32 d26, d20, d28 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0xf0b40895 │ │ │ │ - rsbseq pc, r2, sp, ror #24 │ │ │ │ + rsbseq pc, r2, r9, asr #24 │ │ │ │ @ instruction: 0xf8d84606 │ │ │ │ @ instruction: 0xf0b81038 │ │ │ │ - @ instruction: 0xf06ffdf1 │ │ │ │ + @ instruction: 0xf06ffdcd │ │ │ │ ldrtmi r0, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0b84630 │ │ │ │ - stmiavs r3!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ @ instruction: 0xf0421a9a │ │ │ │ @ instruction: 0xf7e90201 │ │ │ │ - movwcs pc, #16307 @ 0x3fb3 @ │ │ │ │ + movwcs pc, #16297 @ 0x3fa9 @ │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ ldrtmi r0, [r1], -r1, lsl #4 │ │ │ │ ldrsbteq pc, [ip], -r8 @ │ │ │ │ - mcr2 0, 7, pc, cr0, cr8, {5} @ │ │ │ │ + mrc2 0, 5, pc, cr12, cr8, {5} │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0b84630 │ │ │ │ - @ instruction: 0xf247fedb │ │ │ │ + @ instruction: 0xf247feb7 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46302395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - @ instruction: 0xf04ffd65 │ │ │ │ + @ instruction: 0xf04ffd41 │ │ │ │ strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ strtmi lr, [r0], -sl, lsl #9 │ │ │ │ - blx 0x62cb0e │ │ │ │ + blx 0xffcacb1c │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldclge 4, cr15, [r1], #508 @ 0x1fc │ │ │ │ ldrbmi lr, [r1], -sp, lsr #8 │ │ │ │ strtmi r2, [r0], -r9, lsl #4 │ │ │ │ - mcr2 7, 2, pc, cr10, cr0, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr4, cr0, {7} @ │ │ │ │ @ instruction: 0x4651e47c │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - mcr2 7, 2, pc, cr4, cr0, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr14, cr0, {7} │ │ │ │ @ instruction: 0x4651e476 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - mrc2 7, 1, pc, cr14, cr0, {7} │ │ │ │ + mrc2 7, 0, pc, cr8, cr0, {7} │ │ │ │ @ instruction: 0x4651e470 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - mrc2 7, 1, pc, cr8, cr0, {7} │ │ │ │ + mrc2 7, 0, pc, cr2, cr0, {7} │ │ │ │ ldrbmi lr, [r1], -sl, ror #8 │ │ │ │ strtmi r2, [r0], -r8, lsl #4 │ │ │ │ - mrc2 7, 1, pc, cr2, cr0, {7} │ │ │ │ + mcr2 7, 0, pc, cr12, cr0, {7} @ │ │ │ │ ldrbmi lr, [r1], -r4, ror #8 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - mrc2 7, 6, pc, cr2, cr0, {7} │ │ │ │ + mcr2 7, 5, pc, cr12, cr0, {7} @ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrb sl, [fp], #-3158 @ 0xfffff3aa │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrrge 4, 3, pc, sp, cr15 @ │ │ │ │ ldmdbeq r3!, {r1, r4, r6, sl, sp, lr, pc} │ │ │ │ stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0xfe140508 │ │ │ │ + b 0xfe140518 │ │ │ │ strtmi r0, [r0], -r8, lsl #6 │ │ │ │ movwls r2, #19213 @ 0x4b0d │ │ │ │ andcs fp, r2, #12, 30 @ 0x30 │ │ │ │ movwls r2, #12801 @ 0x3201 │ │ │ │ andls r2, r0, #0, 6 │ │ │ │ - andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + sbcpl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strbeq pc, [r3], r6, asr #7 @ │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwls r9, #9733 @ 0x2605 │ │ │ │ - ldc2l 7, cr15, [sl], #956 @ 0x3bc │ │ │ │ + ldc2l 7, cr15, [r4], {239} @ 0xef │ │ │ │ ldmdbeq r2!, {r2, r4, r5, sl, sp, lr, pc} │ │ │ │ stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ andeq pc, r8, #2 │ │ │ │ - b 0xfe0f7800 │ │ │ │ + b 0xfe0f7810 │ │ │ │ vsubl.u8 q8, d6, d8 │ │ │ │ andls r0, r3, #204472320 @ 0xc300000 │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ strtmi r2, [r0], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 q11, #2304 @ 0x00000900 │ │ │ │ strcs r0, [r1], -r5, lsl #4 │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ @ instruction: 0xf7ef9602 │ │ │ │ - ldr pc, [r9], #-3187 @ 0xfffff38d │ │ │ │ + ldr pc, [r9], #-3149 @ 0xfffff3b3 │ │ │ │ @ instruction: 0xf0080933 │ │ │ │ @ instruction: 0xf0030807 │ │ │ │ ldrbmi r0, [r1], -r8, lsl #6 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcs 0x3c04bc │ │ │ │ + blcs 0x3c04cc │ │ │ │ svclt 0x00149304 │ │ │ │ andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vsubl.s8 q11, d16, d5 │ │ │ │ + vmlal.s q11, d0, d1[3] │ │ │ │ vmov.i32 d16, #57856 @ 0x0000e200 │ │ │ │ stmib sp, {r0, r1, r6, r7, r9, sl}^ │ │ │ │ strls r3, [r5], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7ef9302 │ │ │ │ - @ instruction: 0xf7fffc55 │ │ │ │ + @ instruction: 0xf7fffc2f │ │ │ │ svcvs 0x0023bbfb │ │ │ │ orrne pc, r1, r8, asr #7 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ andeq pc, r7, #8 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1439084 │ │ │ │ + b 0x1439094 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - stmdbcs r3, {r0, r2, r3, r4, r5, r6, r9, pc} │ │ │ │ - rsbhi pc, r4, #0 │ │ │ │ + stmdbcs r3, {r0, r1, r3, r4, r5, r6, r9, pc} │ │ │ │ + rsbhi pc, r2, #0 │ │ │ │ @ instruction: 0xf0002901 │ │ │ │ - stmib sp, {r0, r2, r4, r6, r9, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, r6, r9, pc}^ │ │ │ │ ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ strls r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6479200 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ movwls r0, #8722 @ 0x2212 │ │ │ │ @ instruction: 0xf008e69f │ │ │ │ vsubw.u8 q8, q11, d7 │ │ │ │ - blcs 0xfe0707bc │ │ │ │ + blcs 0xfe0707cc │ │ │ │ @ instruction: 0xf0009602 │ │ │ │ - @ instruction: 0xf63f82fc │ │ │ │ - blcs 0x99be4 │ │ │ │ - blge 0xff26bebc │ │ │ │ + @ instruction: 0xf63f82fa │ │ │ │ + blcs 0x99bf4 │ │ │ │ + blge 0xff26becc │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - stc2l 7, cr15, [r4], #-944 @ 0xfffffc50 │ │ │ │ + ldc2 7, cr15, [lr], #-944 @ 0xfffffc50 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7ffabc0 │ │ │ │ @ instruction: 0xf3c8bbc5 │ │ │ │ vsubl.u8 , d22, d1 │ │ │ │ @ instruction: 0xf00806c2 │ │ │ │ - bcs 0xef8fc │ │ │ │ - addhi pc, r1, #0 │ │ │ │ + bcs 0xef90c │ │ │ │ + rsbshi pc, pc, #0 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ - bcs 0xcf6bc │ │ │ │ - subshi pc, r4, #0 │ │ │ │ + bcs 0xcf6c4 │ │ │ │ + subshi pc, r2, #0 │ │ │ │ strcc lr, [r4], -sp, asr #19 │ │ │ │ - addseq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + subseq pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ - @ instruction: 0xf04f0a00 │ │ │ │ - stmib sp, {r8, r9, fp}^ │ │ │ │ - @ instruction: 0xf04fab06 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - @ instruction: 0xf7efab02 │ │ │ │ - @ instruction: 0xf7fffbf5 │ │ │ │ + @ instruction: 0xf04fab02 │ │ │ │ + @ instruction: 0xf04f0a00 │ │ │ │ + stmib sp, {r8, r9, fp}^ │ │ │ │ + @ instruction: 0xf7efab06 │ │ │ │ + @ instruction: 0xf7fffbcf │ │ │ │ svcvs 0x0020bb9b │ │ │ │ orrne pc, r1, r8, asr #7 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ andeq pc, r7, #8 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ - b 0x1439144 │ │ │ │ + b 0x1439154 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - stmdbcs r3, {r0, r2, r7, r9, pc} │ │ │ │ - rsbhi pc, pc, #0 │ │ │ │ + stmdbcs r3, {r0, r1, r7, r9, pc} │ │ │ │ + rsbhi pc, sp, #0 │ │ │ │ @ instruction: 0xf0002901 │ │ │ │ - stmib sp, {r2, r4, r7, r9, pc}^ │ │ │ │ + stmib sp, {r1, r4, r7, r9, pc}^ │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vsubl.s8 q11, d0, d5 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ @ instruction: 0x96060212 │ │ │ │ strcs r9, [r0], -r2, lsl #6 │ │ │ │ strcs r9, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fffd0f │ │ │ │ + @ instruction: 0xf7fffce9 │ │ │ │ ldmdbeq r1!, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ mvnpl pc, #38 @ 0x26 │ │ │ │ orrvc pc, r0, r1 │ │ │ │ tstmi r9, #32, 12 @ 0x2000000 │ │ │ │ orrpl pc, r0, r1, asr #32 │ │ │ │ - ldc2l 0, cr15, [r6, #-128]! @ 0xffffff80 │ │ │ │ + ldc2l 0, cr15, [r2, #-128] @ 0xffffff80 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7ffab42 │ │ │ │ ldrtmi fp, [r1], -r3, ror #22 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ stmdacs r0, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xeebea0 │ │ │ │ - bllt 0x172cda4 │ │ │ │ + blge 0xeebeb0 │ │ │ │ + bllt 0x172cdb4 │ │ │ │ ldrdge pc, [r8], #132 @ 0x84 │ │ │ │ svcvc 0x0000f41a │ │ │ │ ldcge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ svceq 0x0040f01a │ │ │ │ - blge 0xbebfb8 │ │ │ │ - bllt 0x126cdbc │ │ │ │ + blge 0xbebfc8 │ │ │ │ + bllt 0x126cdcc │ │ │ │ svceq 0x0000f1b8 │ │ │ │ adchi pc, r3, r0 │ │ │ │ - beq 0x2ab200 │ │ │ │ + beq 0x2ab210 │ │ │ │ ldrbmi r2, [r0], -r0, lsr #4 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - stc 2, cr15, [r6], #-156 @ 0xffffff64 │ │ │ │ - bleq 0x10aae3c │ │ │ │ - orrshi pc, sp, r0, asr #32 │ │ │ │ + bl 0x2b684 │ │ │ │ + bleq 0x10aae4c │ │ │ │ + orrshi pc, fp, r0, asr #32 │ │ │ │ smullscs pc, r1, r4, r8 @ │ │ │ │ teqpeq pc, #8 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x939f4 │ │ │ │ - blge 0xc6beec │ │ │ │ + bcs 0x93a04 │ │ │ │ + blge 0xc6befc │ │ │ │ @ instruction: 0xf47f2b3c │ │ │ │ strtmi sl, [r0], -ip, lsr #22 │ │ │ │ - blx 0x8acdbc │ │ │ │ + @ instruction: 0xf9faf7f0 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4620465a │ │ │ │ @ instruction: 0xf7e96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-204]! @ 0xffffff34 │ │ │ │ + stclvs 14, cr15, [r3, #-164]! @ 0xffffff5c │ │ │ │ andscs r6, r0, r3, lsr #11 │ │ │ │ - blx 0xff1acdc4 │ │ │ │ + blx 0xfef2cdd4 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ - bllt 0x82ce1c │ │ │ │ - blx 0xff3ab0f4 │ │ │ │ + bllt 0x82ce2c │ │ │ │ + blx 0xfeaab104 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534680 │ │ │ │ @ instruction: 0xf0b81026 │ │ │ │ - ldrbmi pc, [r8], -r9, ror #23 @ │ │ │ │ - @ instruction: 0xff7af0b4 │ │ │ │ + ldrbmi pc, [r8], -r5, asr #23 @ │ │ │ │ + @ instruction: 0xff56f0b4 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf7eb4640 │ │ │ │ - @ instruction: 0xf7fff81d │ │ │ │ + @ instruction: 0xf7fff813 │ │ │ │ stmib sp, {r0, r3, r8, r9, fp, ip, sp, pc}^ │ │ │ │ movwcs r1, #516 @ 0x204 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - addvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + subvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - beq 0xaafa0 │ │ │ │ - bleq 0x3eafa4 │ │ │ │ + beq 0xaafb0 │ │ │ │ + bleq 0x3eafb4 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7efab02 │ │ │ │ - @ instruction: 0xf7fffcf9 │ │ │ │ + @ instruction: 0xf7fffcd3 │ │ │ │ @ instruction: 0xf0b4baf3 │ │ │ │ - @ instruction: 0xf8d4faa1 │ │ │ │ + @ instruction: 0xf8d4fa7d │ │ │ │ vmla.i , q12, d0[2] │ │ │ │ strmi r0, [r6], -sl, lsl #16 │ │ │ │ @ instruction: 0xf1000659 │ │ │ │ - b 0x144fa18 │ │ │ │ + b 0x144fa20 │ │ │ │ @ instruction: 0xf0480848 │ │ │ │ vhsub.s8 d16, d4, d1 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0xf8d80895 │ │ │ │ @ instruction: 0xf0b81038 │ │ │ │ - @ instruction: 0xe62afc17 │ │ │ │ + @ instruction: 0xe62afbf3 │ │ │ │ @ instruction: 0x46514133 │ │ │ │ @ instruction: 0x462043db │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf7f69306 │ │ │ │ - @ instruction: 0xf7fffb77 │ │ │ │ + @ instruction: 0xf7fffb51 │ │ │ │ @ instruction: 0x4620bad1 │ │ │ │ - @ instruction: 0xf990f7f7 │ │ │ │ - blt 0xff3acec0 │ │ │ │ + @ instruction: 0xf96af7f7 │ │ │ │ + blt 0xff3aced0 │ │ │ │ strtmi r9, [r0], -r5, lsl #2 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vsubl.s8 q11, d0, d5 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ @ instruction: 0xf0060212 │ │ │ │ movwls r0, #9759 @ 0x261f │ │ │ │ strcs r9, [r2], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fffb7d │ │ │ │ + @ instruction: 0xf7fffb57 │ │ │ │ @ instruction: 0xf8d4bab7 │ │ │ │ vmla.i q13, q12, d0[2] │ │ │ │ strb r0, [r5, #1546]! @ 0x60a │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ strtmi lr, [r0], -r8, lsl #10 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ @ instruction: 0xf7ec9302 │ │ │ │ - @ instruction: 0xf7fffc81 │ │ │ │ + @ instruction: 0xf7fffc5b │ │ │ │ ldrbeq fp, [fp], -r7, lsr #21 │ │ │ │ - bge 0x1d2c410 │ │ │ │ - blt 0xfe76cf14 │ │ │ │ - smlabtcc r2, sp, r9, lr │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vmax.s8 d18, d7, d4 │ │ │ │ - vsubhn.i16 d22, q8, │ │ │ │ - @ instruction: 0xf6490612 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - ldrbmi r0, [r1], -r5, lsl #4 │ │ │ │ - svclt 0x00184298 │ │ │ │ - andcs r4, r1, r2, lsr r6 │ │ │ │ + bge 0x1d2c420 │ │ │ │ + blt 0xfe76cf24 │ │ │ │ + andne lr, r3, #3358720 @ 0x334000 │ │ │ │ + rsbsvc pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + movwls r9, #9733 @ 0x2605 │ │ │ │ + strbvs pc, [sp], -r7, asr #4 @ │ │ │ │ + ldreq pc, [r2], -r0, asr #5 │ │ │ │ + addsmi r2, r8, #0, 6 │ │ │ │ + shadd16mi fp, r2, r8 │ │ │ │ + andcs r4, r1, r1, asr r6 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ @ instruction: 0xf7ef9306 │ │ │ │ - @ instruction: 0xf7fffc8f │ │ │ │ + @ instruction: 0xf7fffc69 │ │ │ │ strtmi fp, [r0], -r9, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf986f7f7 │ │ │ │ - blt 0xfe0acf58 │ │ │ │ - smlabtcc r2, sp, r9, lr │ │ │ │ + @ instruction: 0xf960f7f7 │ │ │ │ + blt 0xfe0acf68 │ │ │ │ + andne lr, r3, #3358720 @ 0x334000 │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwls r2, #26116 @ 0x6604 │ │ │ │ - @ instruction: 0xf938f7f7 │ │ │ │ - blt 0x1dacf70 │ │ │ │ + strls r9, [r5], -r2, lsl #6 │ │ │ │ + movwls r2, #25344 @ 0x6300 │ │ │ │ + @ instruction: 0xf912f7f7 │ │ │ │ + blt 0x1dacf80 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - @ instruction: 0xf5b3d040 │ │ │ │ + @ instruction: 0xf5b3d03f │ │ │ │ @ instruction: 0xf43f6f28 │ │ │ │ @ instruction: 0xf7ffaf2b │ │ │ │ - blx 0x185d918 │ │ │ │ + blx 0x185d928 │ │ │ │ ldrbmi pc, [r1], -r8, lsl #7 @ │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ movwls r0, #28827 @ 0x709b │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ strcs r9, [r1], -r6, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r9, [r2], -r4, lsl #12 │ │ │ │ strls r2, [r3], -r0, lsl #12 │ │ │ │ strls r2, [r5], -pc, lsl #12 │ │ │ │ - blx 0x2acf76 │ │ │ │ - blt 0x152cfb4 │ │ │ │ + blx 0xff92cf84 │ │ │ │ + blt 0x152cfc4 │ │ │ │ svceq 0x0040f018 │ │ │ │ - @ instruction: 0xf04f9205 │ │ │ │ - ldrbmi r0, [r1], -pc, lsl #6 │ │ │ │ + @ instruction: 0xf0089205 │ │ │ │ + ldrbmi r0, [r1], -r7, lsl #6 │ │ │ │ vmax.f32 d27, d9, d11 │ │ │ │ - vhsub.s8 , , │ │ │ │ - vrshr.s64 d17, d1, #64 │ │ │ │ - vmov.i32 d16, #512 @ 0x00000200 │ │ │ │ - movwls r0, #12818 @ 0x3212 │ │ │ │ - @ instruction: 0xf0084620 │ │ │ │ - movwls r0, #8967 @ 0x2307 │ │ │ │ - orrvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - @ instruction: 0xf7ed9604 │ │ │ │ - stmdacs r0, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xb6c0f4 │ │ │ │ - blt 0xcacff8 │ │ │ │ - ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ - beq 0xff12bf1c │ │ │ │ - svceq 0x0040f018 │ │ │ │ - streq pc, [r7], -r8 │ │ │ │ - andge pc, ip, sp, asr #17 │ │ │ │ - biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf0409602 │ │ │ │ - blcs 0x8f3dc │ │ │ │ - bge 0x66c11c │ │ │ │ - @ instruction: 0xf9ccf0b4 │ │ │ │ - movtvs pc, #580 @ 0x244 @ │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8534680 │ │ │ │ - @ instruction: 0xf0b8102a │ │ │ │ - strbmi pc, [r1], -r9, ror #21 @ │ │ │ │ - @ instruction: 0xf0ba4640 │ │ │ │ - strbmi pc, [r2], -fp, lsl #18 @ │ │ │ │ - @ instruction: 0x46204631 │ │ │ │ - blx 0x9acffc │ │ │ │ - blt 0x2ad048 │ │ │ │ - svceq 0x0040f018 │ │ │ │ - @ instruction: 0xf04f9205 │ │ │ │ - ldrbmi r0, [r1], -pc, lsl #6 │ │ │ │ - vmax.f32 d27, d9, d11 │ │ │ │ - vhsub.s8 , , │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vhsub.s8 d17, d25, d25 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ vmov.i32 d16, #512 @ 0x00000200 │ │ │ │ - movwls r0, #12818 @ 0x3212 │ │ │ │ - @ instruction: 0xf0084620 │ │ │ │ - movwls r0, #8967 @ 0x2307 │ │ │ │ - orrvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + movwls r0, #8722 @ 0x2212 │ │ │ │ + movwcs r4, #63008 @ 0xf620 │ │ │ │ + vcgt.s8 d25, d7, d3 │ │ │ │ + vqdmlal.s q11, d0, d1[3] │ │ │ │ + vorr.i32 d16, #57856 @ 0x0000e200 │ │ │ │ + strls r0, [r4], -r2, asr #13 │ │ │ │ + blx 0xffc2cfb4 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffaa2c │ │ │ │ + @ instruction: 0xf8d4ba31 │ │ │ │ + vmla.i , q11, d0[2] │ │ │ │ + @ instruction: 0xf0180ac2 │ │ │ │ + @ instruction: 0xf0080f40 │ │ │ │ + @ instruction: 0xf8cd0607 │ │ │ │ + vaddl.u8 q13, d3, d12 │ │ │ │ + strls r0, [r2], -r0, asr #7 │ │ │ │ + rschi pc, pc, r0, asr #32 │ │ │ │ + @ instruction: 0xf43f2b00 │ │ │ │ + @ instruction: 0xf0b4aa18 │ │ │ │ + vmla.i8 d31, d20, d25 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ + eorne pc, sl, r3, asr r8 @ │ │ │ │ + blx 0xff22b324 │ │ │ │ + strbmi r4, [r0], -r1, asr #12 │ │ │ │ + @ instruction: 0xf8e8f0ba │ │ │ │ + ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ + @ instruction: 0xf7ed4620 │ │ │ │ + @ instruction: 0xf7fff9ff │ │ │ │ + @ instruction: 0xf018ba09 │ │ │ │ + andls r0, r5, #64, 30 @ 0x100 │ │ │ │ + movweq pc, #28680 @ 0x7008 @ │ │ │ │ + svclt 0x000b4651 │ │ │ │ + eorsne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strtmi r9, [r0], -r2, lsl #6 │ │ │ │ + movwls r2, #13071 @ 0x330f │ │ │ │ + movtvs pc, #53831 @ 0xd247 @ │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ @ instruction: 0xf7ed9604 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmibge r1!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmibge r3!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq pc!, {r3, ip, sp, lr, pc}^ @ │ │ │ │ andls r4, r6, #19922944 @ 0x1300000 │ │ │ │ andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf8cd0212 │ │ │ │ @ instruction: 0xf7ff8014 │ │ │ │ - adcslt fp, r6, #10240 @ 0x2800 │ │ │ │ + adcslt fp, r6, #12, 22 @ 0x3000 │ │ │ │ stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ vbic.i16 d16, #227 @ 0x00e3 │ │ │ │ @ instruction: 0xf00302c4 │ │ │ │ vsubw.u8 q8, q3, d16 │ │ │ │ tstmi r3, #192, 20 @ 0xc0000 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x9604005e │ │ │ │ - @ instruction: 0xf972f0b4 │ │ │ │ + @ instruction: 0xf950f0b4 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534683 │ │ │ │ @ instruction: 0xf0b81028 │ │ │ │ - vmulvs.f32 s31, s7, s30 │ │ │ │ + vnmulvs.f32 s31, s6, s27 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x465980d6 │ │ │ │ @ instruction: 0xf1ca6ea3 │ │ │ │ andcs r0, r0, #9 │ │ │ │ - mrc2 0, 5, pc, cr10, cr8, {5} │ │ │ │ + mrc2 0, 4, pc, cr8, cr8, {5} │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ svclt 0x000c2b00 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7ec4431 │ │ │ │ - @ instruction: 0xf7fff89f │ │ │ │ - ldrbmi fp, [r1], -r1, lsr #19 │ │ │ │ + @ instruction: 0xf7fff87b │ │ │ │ + ldrbmi fp, [r1], -r3, lsr #19 │ │ │ │ vrsubhn.i16 d20, q3, q8 │ │ │ │ @ instruction: 0xf00806c2 │ │ │ │ strls r0, [r3], -r7, lsl #6 │ │ │ │ @ instruction: 0xf7ef9302 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmibge pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbmi r9, [r1], -r5, lsl #4 │ │ │ │ strtmi r9, [r0], -r3, lsl #4 │ │ │ │ - strls r2, [r4], -r0, lsl #4 │ │ │ │ - andls r9, r6, #134217728 @ 0x8000000 │ │ │ │ - @ instruction: 0xf8ecf7ef │ │ │ │ - stmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwls r2, #8704 @ 0x2200 │ │ │ │ + andls r9, r6, #4, 12 @ 0x400000 │ │ │ │ + @ instruction: 0xf8c8f7ef │ │ │ │ + stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ strtmi r2, [r0], -r3, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - rsbscc pc, r9, #74448896 @ 0x4700000 │ │ │ │ + subcc pc, r1, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - beq 0xab2a4 │ │ │ │ - bleq 0xab2a8 │ │ │ │ + beq 0xab2b0 │ │ │ │ + bleq 0xab2b4 │ │ │ │ movwls r9, #9733 @ 0x2605 │ │ │ │ - blge 0x2298a8 │ │ │ │ - blx 0xe2d134 │ │ │ │ - ldmdblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blge 0x2298b4 │ │ │ │ + blx 0x52d140 │ │ │ │ + ldmdblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r9, r0, #5242880 @ 0x500000 │ │ │ │ - rsbpl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + eorpl pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strt r9, [r8], #-770 @ 0xfffffcfe │ │ │ │ - ldc2l 2, cr15, [ip], #-224 @ 0xffffff20 │ │ │ │ + strt r9, [sl], #-770 @ 0xfffffcfe │ │ │ │ + mrrc2 2, 3, pc, r6, cr8 @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vmvn.i32 q11, #1 @ 0x00000001 │ │ │ │ + vmla.i d22, d0, d1[7] │ │ │ │ stmib sp, {r0, r2}^ │ │ │ │ svcvs 0x00236303 │ │ │ │ @ instruction: 0xf6494651 │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ - blcs 0x6f9c8 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ + blcs 0x6f9d4 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4602bf18 │ │ │ │ svclt 0x000c4620 │ │ │ │ ldrmi r2, [lr], -r1, lsl #12 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf7ef9602 │ │ │ │ - @ instruction: 0xf7fffb4b │ │ │ │ - stmib sp, {r0, r2, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fffb27 │ │ │ │ + stmib sp, {r0, r1, r2, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6493604 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ movwcs r0, #517 @ 0x205 │ │ │ │ movwls r4, #1617 @ 0x651 │ │ │ │ - stmib sp, {r1, r2, r3, r7, r8, sl, sp, lr, pc}^ │ │ │ │ + stmib sp, {r4, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6493604 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 q11, #2304 @ 0x00000900 │ │ │ │ movwcs r0, #517 @ 0x205 │ │ │ │ movwls r4, #1617 @ 0x651 │ │ │ │ - blcs 0xa880c │ │ │ │ - stmdbge r7!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8dcf0b4 │ │ │ │ + blcs 0xa8820 │ │ │ │ + stmdbge r9!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8baf0b4 │ │ │ │ pkhtbmi r4, r0, r2, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf88ef7ed │ │ │ │ + @ instruction: 0xf86af7ed │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 7, 1, cr15, cr4, cr15, {7} │ │ │ │ + ldc2l 7, cr15, [r0, #956]! @ 0x3bc │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fff937 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fff913 │ │ │ │ + stmib sp, {r0, r2, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ ldrbmi r6, [r1], -r6, lsl #2 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ movwls r2, #8705 @ 0x2201 │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + sbcpl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strls r2, [r3], -r0, lsl #12 │ │ │ │ - blx 0xfe9ad204 │ │ │ │ - stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe0ad210 │ │ │ │ + stmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d10, d2 │ │ │ │ - vrsra.s64 q8, , #64 │ │ │ │ + vrsra.s64 q8, , #64 │ │ │ │ stmib sp, {r0, r2, r8, r9}^ │ │ │ │ vhsub.s8 d18, d10, d3 │ │ │ │ - vmlal.s q8, d16, d1[0] │ │ │ │ + vrshr.s64 d16, d29, #64 │ │ │ │ stmdacs r0, {r0, r2, r9} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ movwcs r4, #5713 @ 0x1651 │ │ │ │ movwls r9, #1541 @ 0x605 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwls fp, #11192 @ 0x2bb8 │ │ │ │ + movwls fp, #11194 @ 0x2bba │ │ │ │ mvnvc pc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - rscvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ + rscvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x00082800 │ │ │ │ tstls r0, sl, lsl r6 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff9605 │ │ │ │ - @ instruction: 0xf0b0bba4 │ │ │ │ - @ instruction: 0x6da3f949 │ │ │ │ + @ instruction: 0xf0b0bba6 │ │ │ │ + @ instruction: 0x6da3f927 │ │ │ │ movwcs r6, #5859 @ 0x16e3 │ │ │ │ strbtvs r6, [r3], -r0, lsr #13 │ │ │ │ ldrbmi lr, [r1], -r1, lsr #14 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ - stmdacs r0, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stmiage r9, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmialt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiage fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrvs CPSR_, #8, 8 @ 0x8000000 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ ldmdble r6!, {r1, r3, r4, ip, lr, pc} │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - b 0x14638c4 │ │ │ │ + b 0x14638d0 │ │ │ │ ldrbmi r1, [r1], -r8, asr #7 │ │ │ │ @ instruction: 0xf888fa5f │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x1140b64 │ │ │ │ + b 0x1140b70 │ │ │ │ movwls r0, #29448 @ 0x7308 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwcs r3, #4868 @ 0x1304 │ │ │ │ movwls r9, #25347 @ 0x6303 │ │ │ │ movwls r2, #8973 @ 0x230d │ │ │ │ - @ instruction: 0xf954f7f6 │ │ │ │ - stmialt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf930f7f6 │ │ │ │ + ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #13256 @ 0x33c8 @ │ │ │ │ eorle r2, pc, r2, lsl #22 │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ - @ instruction: 0xf018a8a0 │ │ │ │ + @ instruction: 0xf018a8a2 │ │ │ │ @ instruction: 0xf47f0f08 │ │ │ │ - @ instruction: 0xf8d4a89c │ │ │ │ + @ instruction: 0xf8d4a89e │ │ │ │ streq r0, [r3, -r8, asr #1] │ │ │ │ streq sp, [r6, #1282] @ 0x502 │ │ │ │ - ldmge ip, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldmge lr, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f018 │ │ │ │ - ldmge r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa88c │ │ │ │ - b 0x145d580 │ │ │ │ + @ instruction: 0xf7ffa88e │ │ │ │ + b 0x145d594 │ │ │ │ ldrbmi r1, [r1], -r8, lsl #7 │ │ │ │ @ instruction: 0xf888fa5f │ │ │ │ orrmi pc, r0, #50331648 @ 0x3000000 │ │ │ │ - b 0x1140bcc │ │ │ │ + b 0x1140bd8 │ │ │ │ movwls r0, #29448 @ 0x7308 │ │ │ │ movwls r2, #21248 @ 0x5300 │ │ │ │ movwcs r9, #4867 @ 0x1303 │ │ │ │ - movwls r9, #25348 @ 0x6304 │ │ │ │ + movwls r9, #17158 @ 0x4306 │ │ │ │ movwls r2, #8973 @ 0x230d │ │ │ │ - @ instruction: 0xf9f6f7f6 │ │ │ │ - ldmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9d2f7f6 │ │ │ │ + ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ strbeq pc, [r0], r6, asr #7 @ │ │ │ │ svceq 0x0010f1b8 │ │ │ │ @ instruction: 0xf47f9602 │ │ │ │ - @ instruction: 0xf8d4a86a │ │ │ │ + @ instruction: 0xf8d4a86c │ │ │ │ ldreq r3, [r9, -r8, asr #1] │ │ │ │ - stmdage r5!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r7!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ andseq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ cmpmi r3, r3, asr r2 │ │ │ │ @ instruction: 0xf43f429e │ │ │ │ - blmi 0xfe099524 │ │ │ │ + blmi 0xfe099538 │ │ │ │ svccs 0x0070ee1d │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vrshr.s64 q8, q8, #64 │ │ │ │ ldmdavs r3, {r0, r2, r4, r7, r9, sp} │ │ │ │ strmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ mvnvc pc, r0, lsl #10 │ │ │ │ ldrsbeq pc, [r4, #128] @ 0x80 @ │ │ │ │ - @ instruction: 0xff10f0b4 │ │ │ │ + mcr2 0, 7, pc, cr14, cr4, {5} @ │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ - stmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - ldmdage sp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ svcvc 0x0080f418 │ │ │ │ - ldmibge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x000ff018 │ │ │ │ @ instruction: 0xf008d115 │ │ │ │ @ instruction: 0xf1b808f0 │ │ │ │ andsle r0, pc, r0, lsl pc @ │ │ │ │ svceq 0x0020f1b8 │ │ │ │ @ instruction: 0xf1b8d017 │ │ │ │ @ instruction: 0xf47f0f30 │ │ │ │ - stclvs 8, cr10, [r3, #-196]! @ 0xffffff3c │ │ │ │ + stclvs 8, cr10, [r3, #-204]! @ 0xffffff34 │ │ │ │ stmiavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef1ac9 │ │ │ │ - movwcs pc, #24381 @ 0x5f3d @ │ │ │ │ + movwcs pc, #24345 @ 0x5f19 @ │ │ │ │ @ instruction: 0xf7ff60e3 │ │ │ │ - vmlal.u8 , d8, d23 │ │ │ │ + vmlal.u8 , d8, d25 │ │ │ │ @ instruction: 0xf0081303 │ │ │ │ @ instruction: 0xf003021f │ │ │ │ strvs r0, [r2, -lr, lsl #6]! │ │ │ │ @ instruction: 0xf7ff6763 │ │ │ │ - @ instruction: 0x4620b81d │ │ │ │ - cdp2 7, 4, cr15, cr0, cr11, {7} │ │ │ │ - ldmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x4620b81f │ │ │ │ + cdp2 7, 1, cr15, cr12, cr11, {7} │ │ │ │ + ldmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7eb4620 │ │ │ │ - @ instruction: 0xf7fffe0f │ │ │ │ - @ instruction: 0xf64fb813 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + @ instruction: 0xf7fffdeb │ │ │ │ + @ instruction: 0xf64fb815 │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vmla.i d18, d16, d0[4] │ │ │ │ - blmi 0x15af4fc │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ + blmi 0x15af508 │ │ │ │ rscsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ - blx 0xf2bc5e │ │ │ │ - mvneq pc, pc, asr #12 │ │ │ │ + blx 0x5abc6a │ │ │ │ + @ instruction: 0x01acf64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccs pc, r0, pc, asr #12 │ │ │ │ + adccs pc, r0, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b4f │ │ │ │ vhsub.s8 , , q15 │ │ │ │ - @ instruction: 0xf64ffb2d │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + @ instruction: 0xf64ffb07 │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vmla.i d18, d16, d0[4] │ │ │ │ - blmi 0x12ef530 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ + blmi 0x12ef53c │ │ │ │ rscne pc, r5, #68157440 @ 0x4100000 │ │ │ │ - blx 0x8abc92 │ │ │ │ + blx 0xfff2bc9c │ │ │ │ @ instruction: 0xf3c86f23 │ │ │ │ vaddw.u8 , q11, d1 │ │ │ │ @ instruction: 0xf00806c2 │ │ │ │ - blx 0xfed2fcb0 │ │ │ │ + blx 0xfed2fcbc │ │ │ │ stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ stmdbcs r3, {r1, r4, r5, ip, lr, pc} │ │ │ │ stmdbcs r1, {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ stmib sp, {r2, r3, r5, r6, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ strls r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6479200 │ │ │ │ - vrshr.s64 d16, d5, #64 │ │ │ │ + vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ movwls r0, #8722 @ 0x2212 │ │ │ │ - blt 0xfe56d4bc │ │ │ │ - b 0x144b150 │ │ │ │ + blt 0xfe5ed4c8 │ │ │ │ + b 0x144b15c │ │ │ │ @ instruction: 0xf00822d8 │ │ │ │ - bcs 0xaf8e8 │ │ │ │ + bcs 0xaf8f4 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ smlabtne r3, sp, r9, lr │ │ │ │ - biceq pc, r2, r6, asr #7 │ │ │ │ - strne pc, [r4], r6, asr #7 │ │ │ │ + orrne pc, r4, r6, asr #7 │ │ │ │ + strbeq pc, [r2], r6, asr #7 @ │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ - movwls r9, #8453 @ 0x2105 │ │ │ │ - @ instruction: 0x96064651 │ │ │ │ + movwls r9, #8454 @ 0x2106 │ │ │ │ + @ instruction: 0x96054651 │ │ │ │ andcs sp, r1, #54 @ 0x36 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + sbcpl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strls r2, [r7], -r0, lsl #12 │ │ │ │ - @ instruction: 0xf872f7ef │ │ │ │ - svclt 0x00acf7fe │ │ │ │ + @ instruction: 0xf84ef7ef │ │ │ │ + svclt 0x00aef7fe │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + sbcpl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r9, #9734 @ 0x2606 │ │ │ │ strls r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fef935 │ │ │ │ - @ instruction: 0xf64fbf99 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + @ instruction: 0xf7fef911 │ │ │ │ + @ instruction: 0xf64fbf9b │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ - blmi 0x72f5f0 │ │ │ │ + vaddl.s8 q9, d16, d4 │ │ │ │ + blmi 0x72f5fc │ │ │ │ sbcvs pc, ip, #68157440 @ 0x4100000 │ │ │ │ - blx 0xff0abd50 │ │ │ │ + blx 0xfe72bd5c │ │ │ │ andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x007df43e │ │ │ │ - svclt 0x0082f7fe │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x007ff43e │ │ │ │ + svclt 0x0084f7fe │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vhsub.s8 d25, d7, d7 │ │ │ │ - vsubl.s8 q11, d0, d5 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ @ instruction: 0xf7ef0212 │ │ │ │ - @ instruction: 0xf7fef83d │ │ │ │ - stmib sp, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fef819 │ │ │ │ + stmib sp, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ strls r2, [r6], -r1, lsl #4 │ │ │ │ andls r9, r0, #134217728 @ 0x8000000 │ │ │ │ ldrb r9, [sl], -r7, lsl #4 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - addscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + rsbcs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r9, #9733 @ 0x2605 │ │ │ │ - blt 0xa6d594 │ │ │ │ - @ instruction: 0x008a0bb4 │ │ │ │ - eorseq r9, r3, r8, lsl #1 │ │ │ │ - ldrhteq r9, [r3], -r0 │ │ │ │ - mlaseq r3, ip, r0, r9 │ │ │ │ + blt 0xaed5a0 │ │ │ │ + addeq r0, sl, r8, lsr #23 │ │ │ │ + eorseq r9, r3, r8, asr #32 │ │ │ │ eorseq r9, r3, r0, ror r0 │ │ │ │ + eorseq r9, r3, ip, asr r0 │ │ │ │ + eorseq r9, r3, r0, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc67b4 │ │ │ │ + bl 0xfebc67c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d0 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - blx 0xfe22d570 │ │ │ │ + blx 0x202d57c │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0003bd10 │ │ │ │ vmul.i8 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6c0e74 │ │ │ │ - blx 0x102d59c │ │ │ │ + blvs 0xff6c0e80 │ │ │ │ + blx 0xe2d5a8 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0040e7e1 │ │ │ │ - b 0x1133770 │ │ │ │ + b 0x113377c │ │ │ │ @ instruction: 0xf0b41000 │ │ │ │ - vpadd.i8 d31, d23, d3 │ │ │ │ + vpadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf83ef0ba │ │ │ │ + @ instruction: 0xf81cf0ba │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6828 │ │ │ │ + bl 0xfebc6834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stclvs 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ - blvs 0xff6c0e4c │ │ │ │ - bne 0xfe70984c │ │ │ │ - blx 0x6ad5e8 │ │ │ │ + blvs 0xff6c0e58 │ │ │ │ + bne 0xfe709858 │ │ │ │ + blx 0x4ad5f4 │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ movweq pc, #4128 @ 0x1020 @ │ │ │ │ @@ -97501,23 +97504,23 @@ │ │ │ │ andeq pc, r1, r0 │ │ │ │ addsmi r4, r1, r8, lsl r4 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r8, fp, asr #16 │ │ │ │ @ instruction: 0xf00133ce │ │ │ │ - bl 0x6f6a0 │ │ │ │ + bl 0x6f6ac │ │ │ │ sbceq r0, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf003088a │ │ │ │ sbccc r0, lr, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0000088 │ │ │ │ - bl 0x12f6c8 │ │ │ │ - bl 0x703c4 │ │ │ │ + bl 0x12f6d4 │ │ │ │ + bl 0x703d0 │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ @ instruction: 0xf003448c │ │ │ │ @@ -97527,181 +97530,182 @@ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - vrecps.f32 , , │ │ │ │ + vrecps.f32 d27, d7, d29 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - mcrlt 0, 6, pc, cr8, cr9, {5} @ │ │ │ │ + mcrlt 0, 5, pc, cr6, cr9, {5} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - vmax.f32 d27, d7, d29 │ │ │ │ + vmax.f32 d27, d7, d11 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x0002f0b9 │ │ │ │ + mcrlt 0, 7, pc, cr0, cr9, {5} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3799] @ 0xfffff129 │ │ │ │ + strlt fp, [r0, #-3765] @ 0xfffff14b │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvneq pc, pc, asr #12 │ │ │ │ + @ instruction: 0x01acf64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0x900042b7 │ │ │ │ - @ instruction: 0xff22f1cb │ │ │ │ - ldrshteq r9, [r3], -r0 │ │ │ │ + @ instruction: 0xff00f1cb │ │ │ │ + ldrhteq r9, [r3], -r0 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2819 @ 0xb03 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x3237c8 │ │ │ │ - blcs 0x1237a8 │ │ │ │ + blcs 0x3237d4 │ │ │ │ + blcs 0x1237b4 │ │ │ │ vand d29, d7, d4 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - stmdblt r8, {r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r6!, {r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - vmul.i8 , , │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - stmiblt r8!, {r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + stmiblt r6, {r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebc69bc │ │ │ │ + bl 0xfebc69c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ - blmi 0x12fc84 │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ + blmi 0x12fc90 │ │ │ │ sbcmi pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf1cb9000 │ │ │ │ - svclt 0x0000fee5 │ │ │ │ - eorseq r9, r3, r4, lsl #2 │ │ │ │ + svclt 0x0000fec3 │ │ │ │ + eorseq r9, r3, r4, asr #1 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2817 @ 0xb01 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x123840 │ │ │ │ + blcs 0x12384c │ │ │ │ stmiblt r3!, {r0, r1, r2, ip, lr, pc} │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0xf247befb │ │ │ │ + @ instruction: 0xf247bed9 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x003cf0b9 │ │ │ │ + svclt 0x001af0b9 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3857] @ 0xfffff0ef │ │ │ │ + strlt fp, [r0, #-3823] @ 0xfffff111 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvneq pc, pc, asr #12 │ │ │ │ + @ instruction: 0x01acf64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ ldrdls r4, [r0], -sp │ │ │ │ - cdp2 1, 10, cr15, cr8, cr11, {6} │ │ │ │ - eorseq r9, r3, r8, lsl r1 │ │ │ │ + cdp2 1, 8, cr15, cr6, cr11, {6} │ │ │ │ + ldrsbteq r9, [r3], -r8 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2818 @ 0xb02 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x163898 │ │ │ │ + blcs 0x1638a4 │ │ │ │ vrhadd.s8 d29, d7, d13 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldmiblt lr, {r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt ip!, {r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - strlt fp, [r0, #-2483] @ 0xfffff64d │ │ │ │ + strlt fp, [r0, #-2449] @ 0xfffff66f │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvneq pc, pc, asr #12 │ │ │ │ + @ instruction: 0x01acf64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, sp, ror #5 │ │ │ │ - cdp2 1, 7, cr15, cr4, cr11, {6} │ │ │ │ - eorseq r9, r3, r0, lsr r1 │ │ │ │ + cdp2 1, 5, cr15, cr2, cr11, {6} │ │ │ │ + ldrshteq r9, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r6, asr #1 │ │ │ │ @ instruction: 0x46054b1b │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8ddab04 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r0 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ vmin.s32 d4, d6, d8 │ │ │ │ - @ instruction: 0xf8cdee98 │ │ │ │ + @ instruction: 0xf8cdee72 │ │ │ │ andls r8, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stmiavs r4!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf4144632 │ │ │ │ stcmi 15, cr0, [pc], {-0} │ │ │ │ ldreq pc, [r8, #-420] @ 0xfffffe5c │ │ │ │ strtmi fp, [ip], -r8, lsl #30 │ │ │ │ @ instruction: 0xf0699401 │ │ │ │ - blmi 0x32ed68 │ │ │ │ - blls 0x11c9988 │ │ │ │ + blmi 0x32ecec │ │ │ │ + blls 0x11c9994 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vorn q4, q12, q8 │ │ │ │ - svclt 0x0000f8a7 │ │ │ │ + svclt 0x0000f881 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r9, r3, r0, ror #2 │ │ │ │ + eorseq r9, r3, r0, lsr #2 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebc6b54 │ │ │ │ + bl 0xfebc6b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ stmvs ip, {r1, r3, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0b34605 │ │ │ │ - strtmi pc, [r2], -fp, lsr #26 │ │ │ │ + strtmi pc, [r2], -r7, lsl #26 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ec4628 │ │ │ │ - @ instruction: 0x4620fcdd │ │ │ │ + @ instruction: 0x4620fcb7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6b88 │ │ │ │ + bl 0xfebc6b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-992] @ 0xfffffc20 │ │ │ │ stcvs 6, cr4, [r3], #-8 │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ - blvs 0xfe963dfc │ │ │ │ + blvs 0xfe963e0c │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ stclvs 0, cr13, [r0], #-108 @ 0xffffff94 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ stmdbcs pc, {r0, r1, r2, r4, ip, lr, pc} @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r6, sl, fp, ip, lr, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr8, {3} │ │ │ │ stmdale pc, {r1, r2, r3, r8, r9, fp, sp} @ │ │ │ │ @@ -97717,34 +97721,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr6, {7} │ │ │ │ ldmle r3!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf850a001 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq pc, r6, sp, lsr sl @ │ │ │ │ - andeq pc, r6, r1, lsr sl @ │ │ │ │ - ldrdeq pc, [r6], -r5 │ │ │ │ - ldrdeq pc, [r6], -r5 │ │ │ │ - ldrdeq pc, [r6], -r5 │ │ │ │ - ldrdeq pc, [r6], -r5 │ │ │ │ - ldrdeq pc, [r6], -r5 │ │ │ │ - ldrdeq pc, [r6], -r5 │ │ │ │ - ldrdeq pc, [r6], -r5 │ │ │ │ - ldrdeq pc, [r6], -r5 │ │ │ │ - ldrdeq pc, [r6], -r5 │ │ │ │ - andeq pc, r6, sp, ror sl @ │ │ │ │ - andeq pc, r6, sp, ror sl @ │ │ │ │ - andeq pc, r6, r5, asr sl @ │ │ │ │ - andeq pc, r6, r5, asr sl @ │ │ │ │ + andeq pc, r6, sp, asr #20 │ │ │ │ + andeq pc, r6, r1, asr #20 │ │ │ │ + andeq pc, r6, r5, ror #19 │ │ │ │ + andeq pc, r6, r5, ror #19 │ │ │ │ + andeq pc, r6, r5, ror #19 │ │ │ │ + andeq pc, r6, r5, ror #19 │ │ │ │ + andeq pc, r6, r5, ror #19 │ │ │ │ + andeq pc, r6, r5, ror #19 │ │ │ │ + andeq pc, r6, r5, ror #19 │ │ │ │ + andeq pc, r6, r5, ror #19 │ │ │ │ + andeq pc, r6, r5, ror #19 │ │ │ │ + andeq pc, r6, sp, lsl #21 │ │ │ │ + andeq pc, r6, sp, lsl #21 │ │ │ │ + andeq pc, r6, r5, ror #20 │ │ │ │ + andeq pc, r6, r5, ror #20 │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ sbcle r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf02a4610 │ │ │ │ - andcc pc, r1, fp, ror #29 │ │ │ │ + ldrdcc pc, [r1], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ adcsle r2, sl, r0, lsl #16 │ │ │ │ @@ -97775,329 +97779,329 @@ │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdblt fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r8, fp, ip, sp, pc} │ │ │ │ stmdavs r7!, {r0, r1, r8, r9, ip, sp, pc} │ │ │ │ - stc2l 0, cr15, [ip], #-716 @ 0xfffffd34 │ │ │ │ + mcrr2 0, 11, pc, r8, cr3 @ │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2 7, cr15, [lr], {236} @ 0xec │ │ │ │ - bllt 0xfe14a080 │ │ │ │ + blx 0xffeadab2 │ │ │ │ + bllt 0xfe14a090 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ stmdavs r3!, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ andle r2, ip, sp, lsl #22 │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec43f0 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ stmdblt r6, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d583f0 │ │ │ │ strbmi r3, [r9], -r8, lsl #1 │ │ │ │ ldrdcs pc, [r4], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf042030f │ │ │ │ andls r0, r0, #536870926 @ 0x2000000e │ │ │ │ @ instruction: 0xf7ef463a │ │ │ │ - stmdbvs r3!, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bicsle r2, r8, r0, lsl #22 │ │ │ │ strbmi lr, [r2], -r4, ror #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 0, cr15, [r8, #732]! @ 0x2dc │ │ │ │ + ldc2 0, cr15, [r4, #732] @ 0x2dc │ │ │ │ strbmi lr, [r2], -r8, asr #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 0, cr15, [r2, #732]! @ 0x2dc │ │ │ │ - blmi 0x3a9aa4 │ │ │ │ + stc2 0, cr15, [lr, #732] @ 0x2dc │ │ │ │ + blmi 0x3a9ab4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b46808 │ │ │ │ - vmovcs.16 d0[0], pc │ │ │ │ + vmovcs.32 d0[0], pc │ │ │ │ @ instruction: 0xe7c8d0b1 │ │ │ │ - ldrdeq r0, [sl], ip │ │ │ │ + addeq r0, sl, ip, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6dac │ │ │ │ + bl 0xfebc6dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ ldrle r0, [r3, #-1436]! @ 0xfffffa64 │ │ │ │ - blcs 0x349bec │ │ │ │ + blcs 0x349bfc │ │ │ │ ldreq sp, [r2], r9 │ │ │ │ @ instruction: 0xf1a3d514 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ stccs 4, cr0, [r1], {14} │ │ │ │ - bcs 0xdf9f4 │ │ │ │ + bcs 0xdfa04 │ │ │ │ movwcs sp, #43020 @ 0xa80c │ │ │ │ @ instruction: 0xf8d0600b │ │ │ │ stmiblt ip, {r4, r7, lr}^ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ rscsle r2, r2, sl, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ - @ instruction: 0xff14f7f3 │ │ │ │ + mcr2 7, 7, pc, cr14, cr3, {7} @ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - strb pc, [sp, fp, lsl #28]! @ │ │ │ │ - cmnpne r8, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + strb pc, [sp, r5, ror #27]! @ │ │ │ │ + teqpne r8, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsvs pc, r8, r5, asr #4 │ │ │ │ + orrsvs pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsvs pc, ip, r5, asr #4 │ │ │ │ + adcsvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ sbcscs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xff40f202 │ │ │ │ + @ instruction: 0xff18f202 │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - stclt 7, cr15, [r0], #-944 @ 0xfffffc50 │ │ │ │ + bllt 0xfff2dc10 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ef4610 │ │ │ │ - mulcs r0, r9, r8 │ │ │ │ + andcs fp, r0, r3, ror r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf1c8b90b │ │ │ │ stmdblt sp, {fp} │ │ │ │ movtlt r6, #47395 @ 0xb923 │ │ │ │ @ instruction: 0xf0b36826 │ │ │ │ - @ instruction: 0x4632fb93 │ │ │ │ + ldrtmi pc, [r2], -pc, ror #22 @ │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - stmdbvs r3!, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ teqle r9, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r7, r8 @ │ │ │ │ - bllt 0x7de33c │ │ │ │ + bllt 0x7de34c │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ @ instruction: 0xb3bb6963 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - strtmi pc, [r8], -r7, ror #23 │ │ │ │ + strtmi pc, [r8], -r1, asr #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x3c9d68 │ │ │ │ + blcs 0x3c9d78 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt sp, {r0, r1, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #10 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blx 0x18abfca │ │ │ │ + blx 0xfabfda │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ ldrdcs pc, [r4], r7 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ andls r4, r0, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ef4632 │ │ │ │ - bfi pc, r3, (invalid: 23:9) @ │ │ │ │ + strb pc, [r9, sp, ror #22] @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - sbfx pc, r5, #25, #32 │ │ │ │ + @ instruction: 0xe7bffcb1 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - strb pc, [r1, pc, asr #25] @ │ │ │ │ + strb pc, [r1, fp, lsr #25] @ │ │ │ │ vnmls.f64 d4, d13, d11 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x172c030 │ │ │ │ + blx 0xe2c040 │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - addeq r0, sl, r6, lsl r2 │ │ │ │ + addeq r0, sl, r6, lsl #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf0b34607 │ │ │ │ - @ instruction: 0xf640fb1b │ │ │ │ + @ instruction: 0xf640faf7 │ │ │ │ strmi r4, [r5], -r4, lsl #5 │ │ │ │ @ instruction: 0xf0b96831 │ │ │ │ - @ instruction: 0xf0b3fc17 │ │ │ │ - ldmdavs r1!, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b3fbf3 │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b94604 │ │ │ │ - strtmi pc, [r9], -pc, lsl #24 │ │ │ │ + strtmi pc, [r9], -fp, ror #23 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - @ instruction: 0x4629fd99 │ │ │ │ + @ instruction: 0x4629fd75 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - @ instruction: 0x4621fe95 │ │ │ │ + @ instruction: 0x4621fe71 │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - stc2 0, cr15, [lr, #732] @ 0x2dc │ │ │ │ + stc2l 0, cr15, [sl, #-732]! @ 0xfffffd24 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0b74620 │ │ │ │ - @ instruction: 0x463bfdf1 │ │ │ │ + ldrtmi pc, [fp], -sp, asr #27 @ │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0b82009 │ │ │ │ - svclt 0x0000b84b │ │ │ │ - blvs 0xfe54b1ec │ │ │ │ + svclt 0x0000b827 │ │ │ │ + blvs 0xfe54b1fc │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r1, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebc6ff8 │ │ │ │ + bl 0xfebc7008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ addlt r3, r2, ip, asr #1 │ │ │ │ ldrbeq r4, [sp], r4, lsl #12 │ │ │ │ @ instruction: 0xf890d56d │ │ │ │ - blcs 0x7c0d4 │ │ │ │ + blcs 0x7c0e4 │ │ │ │ movwcs sp, #4201 @ 0x1069 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0x07186c13 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0b3460f │ │ │ │ - @ instruction: 0xf640fac7 │ │ │ │ + @ instruction: 0xf640faa3 │ │ │ │ strmi r4, [r6], -r8, lsl #5 │ │ │ │ @ instruction: 0xf0b96829 │ │ │ │ - @ instruction: 0xf0b3fbc3 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b3fb9f │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b94605 │ │ │ │ - @ instruction: 0xf04ffbbb │ │ │ │ + @ instruction: 0xf04ffb97 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - @ instruction: 0xf04ffd45 │ │ │ │ + @ instruction: 0xf04ffd21 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - strtmi pc, [r9], -r1, asr #28 │ │ │ │ + @ instruction: 0x4629fe1d │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - ldc2 0, cr15, [sl, #-732]! @ 0xfffffd24 │ │ │ │ + ldc2 0, cr15, [r6, #-732] @ 0xfffffd24 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0b74628 │ │ │ │ - @ instruction: 0x4620fd9d │ │ │ │ - blx 0x4ade2c │ │ │ │ + @ instruction: 0x4620fd79 │ │ │ │ + @ instruction: 0xf9eaf7ec │ │ │ │ cdpvs 6, 10, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - @ instruction: 0xfff6f0b7 │ │ │ │ + @ instruction: 0xffd2f0b7 │ │ │ │ @ instruction: 0x5090f8d4 │ │ │ │ cmnle sp, r0, lsl #26 │ │ │ │ strvs lr, [r0, #-2519] @ 0xfffff629 │ │ │ │ strtmi r6, [lr], #-2235 @ 0xfffff745 │ │ │ │ - blcs 0x13f6a0 │ │ │ │ + blcs 0x13f6b0 │ │ │ │ mrccs 0, 1, sp, cr15, cr14, {0} │ │ │ │ cdpcs 12, 1, cr13, cr15, cr1, {1} │ │ │ │ ldrbeq sp, [r2, r7, lsl #26]! │ │ │ │ stcvs 5, cr13, [r3, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - ldc2 0, cr15, [r0], #168 @ 0xa8 │ │ │ │ + ldc2 0, cr15, [r6], {42} @ 0x2a │ │ │ │ @ instruction: 0x2000b1b0 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - strbeq pc, [fp, pc, asr #30]! @ │ │ │ │ + strbeq pc, [fp, fp, lsr #30]! @ │ │ │ │ strle r4, [sp, #-1664]! @ 0xfffff980 │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf102fa45 │ │ │ │ @ instruction: 0xf7ff4415 │ │ │ │ - strht pc, [r5], -pc @ │ │ │ │ + strht pc, [r5], -sp @ │ │ │ │ rsbeq r0, sp, r6, ror r0 │ │ │ │ cdpcs 6, 3, cr3, cr15, cr1, {0} │ │ │ │ @ instruction: 0x4620dd14 │ │ │ │ - blx 0x18adeea │ │ │ │ + blx 0x182defa │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stclle 14, cr2, [sl], {31} │ │ │ │ @ instruction: 0xf02a4620 │ │ │ │ - stmdacs r0, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r6, ror #1 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - pkhbtmi pc, r0, pc, lsl #30 @ │ │ │ │ + @ instruction: 0x4680fefb │ │ │ │ adcsmi r1, r7, #28416 @ 0x6f00 │ │ │ │ strtmi sp, [pc], -sl, lsl #24 │ │ │ │ movwcs r1, #12393 @ 0x3069 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3703 │ │ │ │ - strcc pc, [r2, #-3213] @ 0xfffff373 │ │ │ │ + strcc pc, [r2, #-3211] @ 0xfffff375 │ │ │ │ ldclle 2, cr4, [r4, #732]! @ 0x2dc │ │ │ │ strhtle r4, [sl], -r5 │ │ │ │ adcmi r3, lr, #1048576 @ 0x100000 │ │ │ │ stcvs 1, cr13, [r3, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, r7, r0, ror pc │ │ │ │ @ instruction: 0xf0b32000 │ │ │ │ - andcs pc, r4, #3664 @ 0xe50 │ │ │ │ + andcs pc, r4, #3088 @ 0xc10 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf9b6f7ec │ │ │ │ + @ instruction: 0xf990f7ec │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ - andcs pc, r1, sp, lsr pc @ │ │ │ │ + andcs pc, r1, r7, lsl pc @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mcrr2 7, 15, pc, lr, cr3 @ │ │ │ │ + stc2 7, cr15, [r8], #-972 @ 0xfffffc34 │ │ │ │ rsbne lr, r9, r6, lsr #15 │ │ │ │ movwcs r4, #9792 @ 0x2640 │ │ │ │ ldrtmi r2, [sp], -r0, lsl #4 │ │ │ │ - mrrc2 7, 15, pc, r6, cr15 @ │ │ │ │ + mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ vabd.s8 q15, , q6 │ │ │ │ - vsra.s64 q11, q4, #64 │ │ │ │ + vsra.s64 d22, d8, #64 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ - blmi 0xf0078 │ │ │ │ + vmla.i d22, d16, d0[4] │ │ │ │ + blmi 0xf0088 │ │ │ │ vqsub.s8 d2, d18, d25 │ │ │ │ - svclt 0x0000fd7f │ │ │ │ - eorseq r9, r3, r4, lsl #3 │ │ │ │ + svclt 0x0000fd57 │ │ │ │ + eorseq r9, r3, r4, asr #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -98115,140 +98119,140 @@ │ │ │ │ rscseq r0, sl, r8, asr r0 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ eorseq r0, r1, r3, asr r0 │ │ │ │ adcseq r0, r8, pc │ │ │ │ - blx 0xfe0ac2f0 │ │ │ │ + blx 0x17ac300 │ │ │ │ @ instruction: 0xf0af4604 │ │ │ │ - @ instruction: 0x4680fa7d │ │ │ │ + pkhtbmi pc, r0, r9, asr #20 @ │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4639fe93 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ - blx 0x1b2c32c │ │ │ │ + blx 0x122c33c │ │ │ │ @ instruction: 0xf0b74620 │ │ │ │ - tstpcs r1, r1, ror #20 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, sp, lsr sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0274628 │ │ │ │ - stmdacs r0, {r0, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf1b860e8 │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b74640 │ │ │ │ - sbfx pc, r3, #20, #30 │ │ │ │ + ldr pc, [sp, pc, lsr #20]! │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ @ instruction: 0xf0b34606 │ │ │ │ - vmul.i8 d31, d23, d13 │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - movwcs pc, #2709 @ 0xa95 @ │ │ │ │ + movwcs pc, #2673 @ 0xa71 @ │ │ │ │ @ instruction: 0x46322110 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf0b84621 │ │ │ │ - andcs pc, r4, #62720 @ 0xf500 │ │ │ │ + andcs pc, r4, #53504 @ 0xd100 │ │ │ │ @ instruction: 0xf6404620 │ │ │ │ @ instruction: 0xf7ec41a4 │ │ │ │ - movwcs pc, #55573 @ 0xd915 @ │ │ │ │ + movwcs pc, #55535 @ 0xd8ef @ │ │ │ │ ldr r6, [fp, fp, ror #1] │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ andcs lr, r1, #39321600 @ 0x2580000 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ stcvs 7, cr4, [fp, #-704]! @ 0xfffffd40 │ │ │ │ - blvs 0xfe7018e4 │ │ │ │ + blvs 0xfe7018f4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr3 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b3d00f │ │ │ │ - @ instruction: 0xf04ff96d │ │ │ │ + @ instruction: 0xf04ff949 │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74604 │ │ │ │ - tstpcs r0, #254976 @ p-variant is OBSOLETE @ 0x3e400 │ │ │ │ + tstpcs r0, #218112 @ p-variant is OBSOLETE @ 0x35400 │ │ │ │ msrvs SPSR_fsx, pc, asr #8 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ @ instruction: 0xf0c89400 │ │ │ │ - @ instruction: 0x4629f9b3 │ │ │ │ + strtmi pc, [r9], -pc, lsl #19 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0b74628 │ │ │ │ - @ instruction: 0xf0b3fbeb │ │ │ │ - vmul.i8 , , │ │ │ │ + @ instruction: 0xf0b3fbc7 │ │ │ │ + vmul.i8 d31, d7, d19 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strtmi pc, [r1], -pc, asr #20 │ │ │ │ + strtmi pc, [r1], -fp, lsr #20 │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b74270 │ │ │ │ - @ instruction: 0x462afbd9 │ │ │ │ + @ instruction: 0x462afbb5 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [ip], #-732 @ 0xfffffd24 │ │ │ │ + ldc2 0, cr15, [r8], {183} @ 0xb7 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ - @ instruction: 0xf8ccf7ec │ │ │ │ + @ instruction: 0xf8a6f7ec │ │ │ │ @ instruction: 0x4639e754 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ - bmi 0xd42010 │ │ │ │ + bmi 0xd42020 │ │ │ │ svcne 0x0070ee1d │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r2, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [r3], #-0 │ │ │ │ @ instruction: 0xf0b46808 │ │ │ │ - strtmi pc, [r8], -sp, asr #16 │ │ │ │ - blx 0x14ae17c │ │ │ │ + strtmi pc, [r8], -r9, lsr #16 │ │ │ │ + blx 0x142e18c │ │ │ │ @ instruction: 0xf04fe736 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #16 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x460447b0 │ │ │ │ - @ instruction: 0xf910f0b3 │ │ │ │ + @ instruction: 0xf8ecf0b3 │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0b74681 │ │ │ │ - @ instruction: 0xf0b3fd81 │ │ │ │ - ldmdavs r9!, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b3fd5d │ │ │ │ + ldmdavs r9!, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404606 │ │ │ │ @ instruction: 0xf0b94208 │ │ │ │ - strbmi pc, [sl], -r5, lsl #20 @ │ │ │ │ + strbmi pc, [sl], -r1, ror #19 @ │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf0b82303 │ │ │ │ - ldrtmi pc, [r0], -r5, ror #24 @ │ │ │ │ + ldrtmi pc, [r0], -r1, asr #24 @ │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7ec4108 │ │ │ │ - strtmi pc, [r1], -r5, lsl #17 │ │ │ │ + @ instruction: 0x4621f85f │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b74270 │ │ │ │ - bmi 0x4aefe4 │ │ │ │ + bmi 0x4aef64 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2105 @ 0xfffff7c7 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [ip], #-512 @ 0xfffffe00 │ │ │ │ vshl.s8 d20, d11, d12 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ - @ instruction: 0xf0b46808 │ │ │ │ - andcs pc, sp, r9, lsl #16 │ │ │ │ + @ instruction: 0xf0b36808 │ │ │ │ + andcs pc, sp, r5, ror #31 │ │ │ │ andcs lr, r0, lr, lsr #14 │ │ │ │ - bicsvs pc, r8, r5, asr #4 │ │ │ │ + orrsvs pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - @ instruction: 0xf9c4f1cb │ │ │ │ - strdeq pc, [r9], ip │ │ │ │ - addeq pc, r9, r2, ror sp @ │ │ │ │ - mlaseq r3, r4, r1, r9 │ │ │ │ + @ instruction: 0xf9a0f1cb │ │ │ │ + addeq pc, r9, ip, ror #27 │ │ │ │ + addeq pc, r9, r2, ror #26 │ │ │ │ + eorseq r9, r3, r4, asr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ @@ -98265,213 +98269,213 @@ │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ rscseq r0, pc, r2, lsl r1 @ │ │ │ │ ldrdeq r0, [r7], #-3 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd148429f │ │ │ │ - @ instruction: 0xf898f0b3 │ │ │ │ + @ instruction: 0xf874f0b3 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r7, r9, sp, lr} │ │ │ │ - @ instruction: 0xf990f0b9 │ │ │ │ + @ instruction: 0xf96cf0b9 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x72c58a │ │ │ │ + blx 0xffe2c598 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blvs 0xfe70b75c │ │ │ │ + blvs 0xfe70b76c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 13, sp, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b3d0d4 │ │ │ │ - blmi 0xfeaee498 │ │ │ │ + blmi 0xfeaee418 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xff6cf0b3 │ │ │ │ + @ instruction: 0xff48f0b3 │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xff9ac5f4 │ │ │ │ + blx 0xff0ac604 │ │ │ │ andcs lr, r0, r8, asr #15 │ │ │ │ - bicsvs pc, r8, r5, asr #4 │ │ │ │ + orrsvs pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ mulls r0, r9, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf93af1cb │ │ │ │ - @ instruction: 0xf844f0b3 │ │ │ │ + @ instruction: 0xf916f1cb │ │ │ │ + @ instruction: 0xf820f0b3 │ │ │ │ @ instruction: 0xf0b34607 │ │ │ │ - blmi 0xfe5ee440 │ │ │ │ + blmi 0xfe5ee3c0 │ │ │ │ svclt 0x0070ee1d │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r9, [r2], r2, lsl #14 │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ ldmibne sl, {r3, fp, sp, lr}^ │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0b3443b │ │ │ │ - svcls 0x0002ff3d │ │ │ │ + svcls 0x0002ff19 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xfedac654 │ │ │ │ - @ instruction: 0xf820f0b3 │ │ │ │ + blx 0xfe4ac664 │ │ │ │ + @ instruction: 0xfffcf0b2 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf6404681 │ │ │ │ @ instruction: 0xf0b94208 │ │ │ │ - andcs pc, r8, #442368 @ 0x6c000 │ │ │ │ + andcs pc, r8, #16187392 @ 0xf70000 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xfea2c670 │ │ │ │ + blx 0xfe12c680 │ │ │ │ @ instruction: 0x4651221c │ │ │ │ @ instruction: 0xf0b74650 │ │ │ │ - ldrbmi pc, [r2], -r7, lsr #24 @ │ │ │ │ + ldrbmi pc, [r2], -r3, lsl #24 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x1ac686 │ │ │ │ + blx 0xff8ac694 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf06f47a8 │ │ │ │ strbmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0b74648 │ │ │ │ - andcs pc, r4, #593920 @ 0x91000 │ │ │ │ + andcs pc, r4, #446464 @ 0x6d000 │ │ │ │ tstpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - @ instruction: 0xf0b2ff89 │ │ │ │ - @ instruction: 0xf8d8fff7 │ │ │ │ + @ instruction: 0xf0b2ff63 │ │ │ │ + @ instruction: 0xf8d8ffd3 │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r4, [r5], -ip, lsl #5 │ │ │ │ - @ instruction: 0xf8f2f0b9 │ │ │ │ + @ instruction: 0xf8cef0b9 │ │ │ │ vpmax.s8 q10, q6, │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ @ instruction: 0xf85b0000 │ │ │ │ andcs r3, r0, #2 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xff0af0b3 │ │ │ │ + mcr2 0, 7, pc, cr6, cr3, {5} @ │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - ldrb pc, [r6, -sp, lsl #18] @ │ │ │ │ + ldrb pc, [r6, -fp, lsl #18] @ │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - @ instruction: 0xf890f0af │ │ │ │ + @ instruction: 0xf86cf0af │ │ │ │ @ instruction: 0xf7ff4681 │ │ │ │ @ instruction: 0xf0b2fca7 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ @ instruction: 0xf0b9428c │ │ │ │ - strbmi pc, [r2], -fp, asr #17 @ │ │ │ │ + strbmi pc, [r2], -r7, lsr #17 @ │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ - @ instruction: 0xf87ef0af │ │ │ │ + @ instruction: 0xf85af0af │ │ │ │ @ instruction: 0xf0b74680 │ │ │ │ - @ instruction: 0x4648f873 │ │ │ │ - @ instruction: 0xf86af0b7 │ │ │ │ + strbmi pc, [r8], -pc, asr #16 @ │ │ │ │ + @ instruction: 0xf846f0b7 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - cdp2 0, 5, cr15, cr10, cr6, {1} │ │ │ │ + cdp2 0, 4, cr15, cr0, cr6, {1} │ │ │ │ teqle r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b860e0 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b74640 │ │ │ │ - @ instruction: 0xe7cff85d │ │ │ │ - @ instruction: 0xffacf0b2 │ │ │ │ + @ instruction: 0xe7cff839 │ │ │ │ + @ instruction: 0xff88f0b2 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xf8a4f0b9 │ │ │ │ + @ instruction: 0xf880f0b9 │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x1fac766 │ │ │ │ + blx 0x16ac776 │ │ │ │ movwcs lr, #1810 @ 0x712 │ │ │ │ @ instruction: 0x461a4631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ @ instruction: 0xf0b2e711 │ │ │ │ - blmi 0x10b02e4 │ │ │ │ + blmi 0x10b0264 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - mrc2 0, 4, pc, cr2, cr3, {5} │ │ │ │ + mcr2 0, 3, pc, cr14, cr3, {5} @ │ │ │ │ @ instruction: 0xf0b2e6f4 │ │ │ │ - @ instruction: 0x4683ff7b │ │ │ │ - @ instruction: 0xff78f0b2 │ │ │ │ + pkhtbmi pc, r3, r7, asr #30 @ │ │ │ │ + @ instruction: 0xff54f0b2 │ │ │ │ @ instruction: 0xf0b24682 │ │ │ │ - blmi 0xd302a8 │ │ │ │ + blmi 0xd30228 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r9, [r1], r2, lsl #4 │ │ │ │ ldmdavs fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0x4649fe77 │ │ │ │ + @ instruction: 0x4649fe53 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0b74658 │ │ │ │ - @ instruction: 0xf0b2f9ef │ │ │ │ - ldmdavs r9!, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2f9cb │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b99003 │ │ │ │ - stmdbls r3, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r8, #80, 12 @ 0x5000000 │ │ │ │ - @ instruction: 0xf9e2f0b7 │ │ │ │ + @ instruction: 0xf9bef0b7 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0b7221c │ │ │ │ - ldrbmi pc, [r2], -r3, ror #22 @ │ │ │ │ + @ instruction: 0x4652fb3f │ │ │ │ @ instruction: 0x46584659 │ │ │ │ - blx 0x10ac80c │ │ │ │ + blx 0x7ac81c │ │ │ │ ldrbmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf0b247a8 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b94605 │ │ │ │ - andcs pc, r0, fp, lsr r8 @ │ │ │ │ - blx 0xffcac81e │ │ │ │ + andcs pc, r0, r7, lsl r8 @ │ │ │ │ + blx 0xff3ac82e │ │ │ │ @ instruction: 0x46034652 │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0b89004 │ │ │ │ - bmi 0x46f788 │ │ │ │ + bmi 0x46f708 │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ ldmdavs r9!, {r1, r4, fp, sp, lr} │ │ │ │ - bl 0x1467dc │ │ │ │ + bl 0x1467ec │ │ │ │ strmi r0, [fp], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - strb pc, [r4, -r7, asr #28]! @ │ │ │ │ - addeq pc, r9, r8, ror #24 │ │ │ │ - eorseq r9, r3, ip, lsr #3 │ │ │ │ - addeq pc, r9, r0, lsl ip @ │ │ │ │ - addeq pc, r9, r2, ror fp @ │ │ │ │ - @ instruction: 0x0089fab4 │ │ │ │ - addeq pc, r9, r8, ror sl @ │ │ │ │ - strdeq pc, [r9], r2 │ │ │ │ + strb pc, [r4, -r3, lsr #28]! @ │ │ │ │ + addeq pc, r9, r8, asr ip @ │ │ │ │ + eorseq r9, r3, ip, ror #2 │ │ │ │ + addeq pc, r9, r0, lsl #24 │ │ │ │ + addeq pc, r9, r2, ror #22 │ │ │ │ + addeq pc, r9, r4, lsr #21 │ │ │ │ + addeq pc, r9, r8, ror #20 │ │ │ │ + addeq pc, r9, r2, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf001b08d │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ movwcs r4, #2465 @ 0x9a1 │ │ │ │ @@ -98481,15 +98485,15 @@ │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ ldmdavs sl, {r0, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r4, #64 @ 0x40 │ │ │ │ + addshi pc, r5, #64 @ 0x40 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cmnpvc pc, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ mvncc pc, #-268435444 @ 0xf000000c │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -98521,14090 +98525,14090 @@ │ │ │ │ addsmi r4, lr, #38 @ 0x26 │ │ │ │ rschi pc, ip, r0 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ - movhi pc, r0 │ │ │ │ + @ instruction: 0x81a1f000 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf000429e │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc], r8 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc], r9 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #32, 6 @ 0x80000000 │ │ │ │ - msrhi SPSR_sc, r0 │ │ │ │ + msrhi SPSR_sx, r0 │ │ │ │ strbtmi pc, [r3], -r4 @ │ │ │ │ svcmi 0x0062f1b6 │ │ │ │ - @ instruction: 0x81a3f000 │ │ │ │ + @ instruction: 0x81a4f000 │ │ │ │ msrmi SPSR_x, #4 │ │ │ │ svcmi 0x0060f1b3 │ │ │ │ - bichi pc, sl, r0 │ │ │ │ + bichi pc, fp, r0 │ │ │ │ svcmi 0x0063f1b6 │ │ │ │ @ instruction: 0xf8d5d189 │ │ │ │ andcs r3, sl, #204 @ 0xcc │ │ │ │ ldreq r9, [fp], r4, lsl #4 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrb pc, [pc, -r5, ror #20]! @ │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + strcc lr, [r4], -sp, asr #19 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ - andpl pc, r0, r4, asr #7 │ │ │ │ bicne pc, r0, r4, asr #7 │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - orrsmi r9, r3, #4 │ │ │ │ - ldrdeq pc, [ip], #133 @ 0x85 │ │ │ │ - smlabtvs r5, sp, r9, lr │ │ │ │ + ldrdeq pc, [ip], #128 @ 0x80 │ │ │ │ + @ instruction: 0x91064393 │ │ │ │ stmdbcs r0, {r3, r7, r8, ip, lr, pc} │ │ │ │ - mvnhi pc, r0 │ │ │ │ + mvnshi pc, r0 │ │ │ │ strble r0, [r9, #-1666] @ 0xfffff97e │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - stcvs 1, cr8, [fp, #-952]! @ 0xfffffc48 │ │ │ │ + stcvs 1, cr8, [fp, #-956]! @ 0xfffffc44 │ │ │ │ @ instruction: 0xf8852201 │ │ │ │ ldcvs 0, cr2, [fp], {124} @ 0x7c │ │ │ │ svcvs 0x007ff413 │ │ │ │ mvnshi pc, r0 │ │ │ │ - mcr2 0, 2, pc, cr8, cr2, {5} @ │ │ │ │ + mcr2 0, 1, pc, cr4, cr2, {5} @ │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - ldc2l 7, cr15, [sl, #940]! @ 0x3ac │ │ │ │ + ldc2l 7, cr15, [r4, #940] @ 0x3ac │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdavs r9, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdane r3, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bls 0x1817a4 │ │ │ │ + bls 0x1817b4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - vand q12, q14, q0 │ │ │ │ + vand q12, q14, │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r4, #-716] @ 0xfffffd34 │ │ │ │ + ldc2 0, cr15, [r0, #-716]! @ 0xfffffd34 │ │ │ │ @ instruction: 0xf7ee4628 │ │ │ │ - movwcs pc, #19263 @ 0x4b3f @ │ │ │ │ - rsc r6, r5, fp, ror #1 │ │ │ │ + movwcs pc, #19225 @ 0x4b19 @ │ │ │ │ + rsc r6, r6, fp, ror #1 │ │ │ │ vmull.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ - tstcs r3, r0, lsl r3 │ │ │ │ - @ instruction: 0x46284313 │ │ │ │ - smlabtcc r5, sp, r9, lr │ │ │ │ - @ instruction: 0xf3c4a904 │ │ │ │ - movwls r0, #17222 @ 0x4346 │ │ │ │ - blx 0x9ae796 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi r3, #-2147483631 @ 0x80000011 │ │ │ │ + stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r4, {r2, r8, r9, ip} │ │ │ │ + movwls r2, #25347 @ 0x6303 │ │ │ │ + blx 0x9ae7a6 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - sbcs sl, r1, r7, asr #30 │ │ │ │ + sbcs sl, r2, r7, asr #30 │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ vst4. {d29-d32}, [pc :128], r0 │ │ │ │ vrsra.s8 q11, q8, #1 │ │ │ │ vst2.32 {d19-d22}, [pc :256] │ │ │ │ vsubl.s8 q11, d14, d16 │ │ │ │ mlami r3, pc, r2, r0 @ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff95c4ec │ │ │ │ + beq 0xff95c4fc │ │ │ │ addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #-2147483648 @ 0x80000000 │ │ │ │ + tstmi r3, #268435470 @ 0x1000000e │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r4, {r0, r2, r8, ip, sp} │ │ │ │ - movwls fp, #17123 @ 0x42e3 │ │ │ │ - blx 0xfff2e7e8 │ │ │ │ + stmdbge r4, {r2, r8, r9, ip} │ │ │ │ + movwls r2, #25346 @ 0x6302 │ │ │ │ + blx 0xfff2e7f8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - adc sl, r7, r9, lsr #30 │ │ │ │ + adc sl, r8, r9, lsr #30 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - tstls r5, pc, lsl #22 │ │ │ │ - andls r9, r4, #402653184 @ 0x18000000 │ │ │ │ - addshi pc, ip, r0 │ │ │ │ + tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ + movwls r2, #27407 @ 0x6b0f │ │ │ │ + tstls r5, r4, lsl #4 │ │ │ │ + addshi pc, sp, r0 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - @ instruction: 0xf64f8144 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ + @ instruction: 0xf64f8145 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7ff0206 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - addhi pc, ip, r0, asr #32 │ │ │ │ + addhi pc, sp, r0, asr #32 │ │ │ │ ldrbtpl pc, [ip], pc, asr #8 @ │ │ │ │ ldrcc pc, [r0], -r0, asr #5 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ eormi r4, r7, r6, lsr #32 │ │ │ │ svclt 0x0000e724 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq pc, r9, r2, lsl r8 @ │ │ │ │ + addeq pc, r9, r2, lsl #16 │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ - beq 0x46cefc │ │ │ │ - blx 0xfeef3be4 │ │ │ │ - @ instruction: 0xf004fa8a │ │ │ │ - b 0x1c32e64 │ │ │ │ + beq 0x46cf0c │ │ │ │ + ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ + blx 0xfe32f35c │ │ │ │ + b 0x1c33bfc │ │ │ │ vorr.i32 , #49920 @ 0x0000c300 │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ @ instruction: 0xf0010301 │ │ │ │ - b 0x1430c98 │ │ │ │ + b 0x1430ca8 │ │ │ │ tstmi r1, #368640 @ 0x5a000 │ │ │ │ - blpl 0xff0ad790 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x17150ac │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + blpl 0xff0ad7a8 │ │ │ │ + b 0x17150bc │ │ │ │ @ instruction: 0xf04f0303 │ │ │ │ @ instruction: 0xf8cd0201 │ │ │ │ @ instruction: 0xf8cd8010 │ │ │ │ - @ instruction: 0xf8cdb01c │ │ │ │ tstls r5, r8, lsl r0 │ │ │ │ + andslt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0009209 │ │ │ │ - vst4. {d24-d27}, [pc :128], r2 │ │ │ │ + vst4. {d24-d27}, [pc :128], r3 │ │ │ │ vqshl.s64 , q14, #0 │ │ │ │ eormi r3, r7, r0, lsr r7 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f429f │ │ │ │ @ instruction: 0xf44faeee │ │ │ │ vmvn.i32 q11, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf8d51610 │ │ │ │ - ldc 0, cr3, [pc, #816] @ 0x70bfc │ │ │ │ - @ instruction: 0xf8cd7b94 │ │ │ │ - b 0x1c5c944 │ │ │ │ - stmib sp, {r0, r1, r4, r6, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf0038104 │ │ │ │ + ldc 0, cr3, [pc, #816] @ 0x70c0c │ │ │ │ + stmib sp, {r2, r4, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + b 0x1c36cf8 │ │ │ │ + @ instruction: 0xf8cd1353 │ │ │ │ + @ instruction: 0xf0038010 │ │ │ │ @ instruction: 0xf8cd0301 │ │ │ │ - b 0x1714944 │ │ │ │ + b 0x171c964 │ │ │ │ stc 3, cr0, [sp, #12] │ │ │ │ @ instruction: 0xf0007b08 │ │ │ │ - vst4. {d24-d27}, [pc], ip │ │ │ │ + vst4. {d24-d27}, [pc]! │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r1, lr, #0, 6 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldrbvs pc, [r8, -pc, asr #8]! @ │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andslt pc, ip, sp, asr #17 │ │ │ │ + andsls pc, r8, sp, asr #17 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ cmpne r3, #454656 @ 0x6f000 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmdbne r5, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + andslt pc, ip, sp, asr #17 │ │ │ │ movweq lr, #14938 @ 0x3a5a │ │ │ │ - @ instruction: 0xf47f9209 │ │ │ │ - @ instruction: 0xf64faeb6 │ │ │ │ - vrshr.s64 d18, d17, #64 │ │ │ │ - blge 0x171150 │ │ │ │ - @ instruction: 0xf7ff4628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr11, cr15, {1} @ │ │ │ │ - strb r2, [r9], -r1 │ │ │ │ - @ instruction: 0xf43f2a00 │ │ │ │ - stmdbcs r1, {r0, r2, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - mcrge 4, 5, pc, cr10, cr15, {3} @ │ │ │ │ - mvnsvc pc, pc, asr #12 │ │ │ │ - submi pc, r1, #82837504 @ 0x4f00000 │ │ │ │ + andls r9, r9, #1073741825 @ 0x40000001 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr5, cr15, {3} │ │ │ │ + sbccs pc, r1, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf7ff9105 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ - stcleq 7, cr14, [r1], #928 @ 0x3a0 │ │ │ │ - movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ + ldc2l 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + andcs sl, r1, sl, lsr #29 │ │ │ │ + bcs 0xaa27c │ │ │ │ + mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ + @ instruction: 0xf47f2901 │ │ │ │ + @ instruction: 0xf64faea9 │ │ │ │ + @ instruction: 0xf64f71ff │ │ │ │ + vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ + blge 0x17118c │ │ │ │ + tstls r5, r8, lsr #12 │ │ │ │ + mrrc2 7, 15, pc, lr, cr15 @ │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xe7e8ae9b │ │ │ │ + cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, r4, #57600 @ 0xe100 │ │ │ │ + movwls r0, #24731 @ 0x609b │ │ │ │ + ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf8d54319 │ │ │ │ - andls r3, r7, #204 @ 0xcc │ │ │ │ - rsbseq pc, pc, #4 │ │ │ │ strcs r2, [r0, -r1, lsl #12] │ │ │ │ - cmpne r3, #454656 @ 0x6f000 │ │ │ │ - @ instruction: 0xf0030092 │ │ │ │ - andls r0, r6, #67108864 @ 0x4000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - bcs 0x454db8 │ │ │ │ - @ instruction: 0xf043bf08 │ │ │ │ - andls r0, r4, #67108864 @ 0x4000000 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf64fae79 │ │ │ │ - vrshr.s64 d18, d17, #64 │ │ │ │ - blge 0x1711d8 │ │ │ │ - @ instruction: 0xf7ff4628 │ │ │ │ - stmdacs r0, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xe66dd1bc │ │ │ │ - ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xf1a80ce1 │ │ │ │ - @ instruction: 0xf0040a0f │ │ │ │ - blx 0xfeef2fdc │ │ │ │ - @ instruction: 0xf001fa8a │ │ │ │ - vaddw.u8 q8, q2, d8 │ │ │ │ - b 0x143d6f4 │ │ │ │ - tstmi r9, #2244608 @ 0x224000 │ │ │ │ - bne 0x172b330 │ │ │ │ - blpl 0xff0ad908 │ │ │ │ - stmdbge r4, {r0, r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - strls r2, [r4], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf8cef7ff │ │ │ │ - orrsle r2, fp, r0, lsl #16 │ │ │ │ - strbtmi pc, [r2], #-4 @ │ │ │ │ - svcmi 0x0060f1b4 │ │ │ │ - stclge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7ff9604 │ │ │ │ - stmdacs r0, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ - vabdl.u8 q15, d20, d12 │ │ │ │ - stcleq 8, cr4, [r1], #12 │ │ │ │ - beq 0x46d0d4 │ │ │ │ - ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe32f524 │ │ │ │ + cmpne r3, #454656 @ 0x6f000 │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + svclt 0x00082a0f │ │ │ │ + movweq pc, #4163 @ 0x1043 @ │ │ │ │ + subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ + vorr.i32 d20, #49408 @ 0x0000c100 │ │ │ │ + smlabtls r5, r0, r2, r5 │ │ │ │ + blcs 0x951e0 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr8, cr15, {3} │ │ │ │ + sbccs pc, r1, #82837504 @ 0x4f00000 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + strtmi sl, [r8], -r4, lsl #22 │ │ │ │ + ldc2 7, cr15, [r0], #-1020 @ 0xfffffc04 │ │ │ │ + @ instruction: 0xd1bc2800 │ │ │ │ + b 0x146a390 │ │ │ │ + @ instruction: 0xf0084814 │ │ │ │ + @ instruction: 0xf004080f │ │ │ │ + @ instruction: 0xf1a8097f │ │ │ │ + vstmiaeq r1!, {s1-s15} │ │ │ │ + blx 0xfe32f4dc │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14416b0 │ │ │ │ + b 0x1441668 │ │ │ │ vmov.i16 , #51712 @ 0xca00 │ │ │ │ - ldrb r5, [r7, -r0, asr #23] │ │ │ │ + strb r5, [r4, -r0, asr #23]! │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf7ff9404 │ │ │ │ - stmdacs r0, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 1, pc, cr12, cr15, {1} @ │ │ │ │ - blge 0x1aa81c │ │ │ │ - @ instruction: 0xf64f4628 │ │ │ │ - vmlal.s q10, d0, d1[5] │ │ │ │ - tstls r3, r6, lsl #4 │ │ │ │ - blx 0xfeaaea78 │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ - svcge 0x0060f47f │ │ │ │ - blge 0x1aa6c4 │ │ │ │ - @ instruction: 0xf64f4628 │ │ │ │ - vmlal.s q10, d0, d1[5] │ │ │ │ - tstls r3, r6, lsl #4 │ │ │ │ - blx 0xfe72ea94 │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ - svcge 0x0052f47f │ │ │ │ - @ instruction: 0xf64fe725 │ │ │ │ - vmlal.s q10, d0, d1[0] │ │ │ │ - @ instruction: 0xf7ff0206 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0048f47f │ │ │ │ - ldrbtpl pc, [ip], pc, asr #8 @ │ │ │ │ - ldrcc pc, [r0], -r0, asr #5 │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r6 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r1, lr, #16, 6 @ 0x40000000 │ │ │ │ - mcrge 4, 6, pc, cr2, cr15, {1} @ │ │ │ │ - ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ - ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ - ldclge 4, cr15, [fp, #508] @ 0x1fc │ │ │ │ - stcvs 7, cr14, [fp, #-464]! @ 0xfffffe30 │ │ │ │ - @ instruction: 0xf0136c1b │ │ │ │ - @ instruction: 0xf43f0f0e │ │ │ │ - strtmi sl, [r8], -sp, lsl #28 │ │ │ │ - ldc2l 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ - vabd.s8 d30, d12, d20 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ - strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ - @ instruction: 0xf0b36808 │ │ │ │ - strt pc, [pc], -r5, lsl #23 │ │ │ │ - @ instruction: 0xf7ee4628 │ │ │ │ - ldr pc, [r7, -pc, ror #18] │ │ │ │ - @ instruction: 0xffbcf236 │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ + @ instruction: 0xf7ff9604 │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf004d19b │ │ │ │ + @ instruction: 0xf1b44462 │ │ │ │ + @ instruction: 0xf47f4f60 │ │ │ │ + stmdbge r4, {r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + strls r4, [r4], -r8, lsr #12 │ │ │ │ + @ instruction: 0xf8c0f7ff │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xe78cadd8 │ │ │ │ + stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ + beq 0x46d0e8 │ │ │ │ + blx 0xfeef3dd0 │ │ │ │ + @ instruction: 0xf001fa8a │ │ │ │ + vaddw.u8 q8, q2, d8 │ │ │ │ + b 0x143d760 │ │ │ │ + tstmi r9, #2244608 @ 0x224000 │ │ │ │ + bne 0x172b39c │ │ │ │ + blpl 0xff0ad974 │ │ │ │ + stmdbge r4, {r1, r2, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + strls r2, [r4], #-1027 @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf8a0f7ff │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + strb sl, [ip, -fp, lsr #28]! │ │ │ │ + strtmi sl, [r8], -r4, lsl #22 │ │ │ │ + rsbsmi pc, r5, #82837504 @ 0x4f00000 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + @ instruction: 0xf7ff9103 │ │ │ │ + stmdbls r3, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + str sl, [lr, -r0, ror #30] │ │ │ │ + strtmi sl, [r8], -r4, lsl #22 │ │ │ │ + rsbsmi pc, r5, #82837504 @ 0x4f00000 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + @ instruction: 0xf7ff9103 │ │ │ │ + stmdbls r3, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + @ instruction: 0xe724af52 │ │ │ │ + subsmi pc, r1, #82837504 @ 0x4f00000 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + blx 0xfefaeabe │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + @ instruction: 0xf44faf48 │ │ │ │ + @ instruction: 0xf2c056fc │ │ │ │ + eormi r3, r6, r0, lsl r6 │ │ │ │ + cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpne r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf43f429e │ │ │ │ + @ instruction: 0xf44faec1 │ │ │ │ + vqshl.s64 , q14, #0 │ │ │ │ + eormi r3, r7, r0, lsr r7 │ │ │ │ + cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f429f │ │ │ │ + @ instruction: 0xe774adda │ │ │ │ + ldcvs 13, cr6, [fp], {43} @ 0x2b │ │ │ │ + svceq 0x000ef013 │ │ │ │ + mcrge 4, 0, pc, cr12, cr15, {1} @ │ │ │ │ + @ instruction: 0xf7fe4628 │ │ │ │ + @ instruction: 0xe724fd57 │ │ │ │ + msrvc (UNDEF: 96), ip │ │ │ │ + orrseq pc, r4, r0, asr #5 │ │ │ │ + stmdavs r8, {sl, ip, pc} │ │ │ │ + blx 0x18acdea │ │ │ │ + strtmi lr, [r8], -lr, lsr #12 │ │ │ │ + @ instruction: 0xf948f7ee │ │ │ │ + vaba.s d14, d6, d7 │ │ │ │ + svclt 0x0000ff93 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc7d2c │ │ │ │ + bl 0xfebc7d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - stc2 0, cr15, [sl], #712 @ 0x2c8 │ │ │ │ + stc2 0, cr15, [r6], {178} @ 0xb2 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf0b60112 │ │ │ │ - strtmi pc, [r0], -r1, asr #27 │ │ │ │ + @ instruction: 0x4620fd9d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7d68 │ │ │ │ + bl 0xfebc7d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - mullt r5, r7, fp │ │ │ │ + andlt pc, r5, r3, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, ror #7 │ │ │ │ + ldrdeq pc, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7dbc │ │ │ │ + bl 0xfebc7dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, sp, ror #22 │ │ │ │ + andlt pc, r5, r9, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, lsl #7 │ │ │ │ + addeq pc, r9, lr, ror r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e10 │ │ │ │ + bl 0xfebc7e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r3, asr #22 │ │ │ │ + andlt pc, r5, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, lsr r3 @ │ │ │ │ + addeq pc, r9, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e64 │ │ │ │ + bl 0xfebc7e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r9, lsl fp @ │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, ror #5 │ │ │ │ + ldrdeq pc, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7eb8 │ │ │ │ + bl 0xfebc7ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, pc, ror #21 │ │ │ │ + andlt pc, r5, fp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq pc, r9, r2, r2 @ │ │ │ │ + addeq pc, r9, r2, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7f0c │ │ │ │ + bl 0xfebc7f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r5, asr #21 │ │ │ │ + andlt pc, r5, r1, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, lsr r2 @ │ │ │ │ + addeq pc, r9, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7f60 │ │ │ │ + bl 0xfebc7f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - mullt r5, fp, sl │ │ │ │ + andlt pc, r5, r7, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, ror #3 │ │ │ │ + ldrdeq pc, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7fb4 │ │ │ │ + bl 0xfebc7fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r1, ror sl @ │ │ │ │ + andlt pc, r5, sp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq pc, r9, r6, r1 @ │ │ │ │ + addeq pc, r9, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8008 │ │ │ │ + bl 0xfebc8018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r7, asr #20 │ │ │ │ + andlt pc, r5, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, asr #2 │ │ │ │ + addeq pc, r9, r2, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc805c │ │ │ │ + bl 0xfebc806c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, sp, lsl sl @ │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, ror #1 │ │ │ │ + ldrdeq pc, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc80b0 │ │ │ │ + bl 0xfebc80c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, pc, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq pc, r9, sl, r0 @ │ │ │ │ + addeq pc, r9, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8104 │ │ │ │ + bl 0xfebc8114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r9, asr #19 │ │ │ │ + andlt pc, r5, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, asr #32 │ │ │ │ + addeq pc, r9, r6, lsr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8158 │ │ │ │ + bl 0xfebc8168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - mullt r5, pc, r9 @ │ │ │ │ + andlt pc, r5, fp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], r2 │ │ │ │ + addeq lr, r9, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc81ac │ │ │ │ + bl 0xfebc81bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r5, ror r9 @ │ │ │ │ + andlt pc, r5, r1, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, lr, pc @ │ │ │ │ + addeq lr, r9, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8200 │ │ │ │ + bl 0xfebc8210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, fp, asr #18 │ │ │ │ + andlt pc, r5, r7, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr #30 │ │ │ │ + addeq lr, r9, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8254 │ │ │ │ + bl 0xfebc8264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r1, lsr #18 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], r6 │ │ │ │ + addeq lr, r9, r6, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc82a8 │ │ │ │ + bl 0xfebc82b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr #29 │ │ │ │ + umulleq lr, r9, r2, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc82fc │ │ │ │ + bl 0xfebc830c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, sp, asr #17 │ │ │ │ + andlt pc, r5, r9, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr #28 │ │ │ │ + addeq lr, r9, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8350 │ │ │ │ + bl 0xfebc8360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r3, lsr #17 │ │ │ │ + andlt pc, r5, pc, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], sl │ │ │ │ + addeq lr, r9, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc83a4 │ │ │ │ + bl 0xfebc83b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r9, ror r8 @ │ │ │ │ + andlt pc, r5, r5, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr #27 │ │ │ │ + umulleq lr, r9, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc83f8 │ │ │ │ + bl 0xfebc8408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, pc, asr #16 │ │ │ │ + andlt pc, r5, fp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr sp │ │ │ │ + addeq lr, r9, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc844c │ │ │ │ + bl 0xfebc845c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r5, lsr #16 │ │ │ │ + andlt pc, r5, r1, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], lr @ │ │ │ │ + addeq lr, r9, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc84a0 │ │ │ │ + bl 0xfebc84b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr #25 │ │ │ │ + umulleq lr, r9, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc84f4 │ │ │ │ + bl 0xfebc8504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, sp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr ip │ │ │ │ + addeq lr, r9, r6, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8548 │ │ │ │ + bl 0xfebc8558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsr #31 │ │ │ │ + andlt pc, r5, r3, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl #24 │ │ │ │ + strdeq lr, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc859c │ │ │ │ + bl 0xfebc85ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, ror pc @ │ │ │ │ + andlt pc, r5, r9, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr #23 │ │ │ │ + umulleq lr, r9, lr, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc85f0 │ │ │ │ + bl 0xfebc8600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, asr pc @ │ │ │ │ + andlt pc, r5, pc, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr fp │ │ │ │ + addeq lr, r9, sl, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8644 │ │ │ │ + bl 0xfebc8654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsr #30 │ │ │ │ + andlt pc, r5, r5, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl #22 │ │ │ │ + strdeq lr, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8698 │ │ │ │ + bl 0xfebc86a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089eab2 │ │ │ │ + addeq lr, r9, r2, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc86ec │ │ │ │ + bl 0xfebc86fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + @ instruction: 0xb005feb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr sl │ │ │ │ + addeq lr, r9, lr, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8740 │ │ │ │ + bl 0xfebc8750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsr #29 │ │ │ │ + andlt pc, r5, r7, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl #20 │ │ │ │ + strdeq lr, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8794 │ │ │ │ + bl 0xfebc87a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsl #29 │ │ │ │ + andlt pc, r5, sp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e9b6 │ │ │ │ + addeq lr, r9, r6, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc87e8 │ │ │ │ + bl 0xfebc87f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, asr lr @ │ │ │ │ + andlt pc, r5, r3, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror #18 │ │ │ │ + addeq lr, r9, r2, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc883c │ │ │ │ + bl 0xfebc884c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsr #28 │ │ │ │ + andlt pc, r5, r9, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl #18 │ │ │ │ + strdeq lr, [r9], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8890 │ │ │ │ + bl 0xfebc88a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsl #28 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e8ba │ │ │ │ + addeq lr, r9, sl, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc88e4 │ │ │ │ + bl 0xfebc88f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005fdb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror #16 │ │ │ │ + addeq lr, r9, r6, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8938 │ │ │ │ + bl 0xfebc8948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsr #27 │ │ │ │ + andlt pc, r5, fp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl r8 │ │ │ │ + addeq lr, r9, r2, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc898c │ │ │ │ + bl 0xfebc899c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsl #27 │ │ │ │ + andlt pc, r5, r1, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e7be │ │ │ │ + addeq lr, r9, lr, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc89e0 │ │ │ │ + bl 0xfebc89f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, asr sp @ │ │ │ │ + andlt pc, r5, r7, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror #14 │ │ │ │ + addeq lr, r9, sl, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a34 │ │ │ │ + bl 0xfebc8a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsr sp @ │ │ │ │ + andlt pc, r5, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl r7 │ │ │ │ + addeq lr, r9, r6, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a88 │ │ │ │ + bl 0xfebc8a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsl #26 │ │ │ │ + andlt pc, r5, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr #13 │ │ │ │ + @ instruction: 0x0089e6b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8adc │ │ │ │ + bl 0xfebc8aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + @ instruction: 0xb005fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror #12 │ │ │ │ + addeq lr, r9, lr, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b30 │ │ │ │ + bl 0xfebc8b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b4f24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005fcb3 │ │ │ │ + andlt pc, r5, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl r6 │ │ │ │ + addeq lr, r9, sl, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b84 │ │ │ │ + bl 0xfebc8b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsl #25 │ │ │ │ + andlt pc, r5, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr #11 │ │ │ │ + @ instruction: 0x0089e5b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8bd8 │ │ │ │ + bl 0xfebc8be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, asr ip @ │ │ │ │ + andlt pc, r5, fp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror r5 │ │ │ │ + addeq lr, r9, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c2c │ │ │ │ + bl 0xfebc8c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsr ip @ │ │ │ │ + andlt pc, r5, r1, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl r5 │ │ │ │ + addeq lr, r9, lr, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c80 │ │ │ │ + bl 0xfebc8c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 96), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsl #24 │ │ │ │ + andlt pc, r5, r7, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr #9 │ │ │ │ + @ instruction: 0x0089e4ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8cd4 │ │ │ │ + bl 0xfebc8ce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_fiq, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, ror #23 │ │ │ │ + @ instruction: 0xb005fbbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror r4 │ │ │ │ + addeq lr, r9, r6, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d28 │ │ │ │ + bl 0xfebc8d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11acf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005fbb7 │ │ │ │ + mullt r5, r3, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr #8 │ │ │ │ + addeq lr, r9, r2, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d7c │ │ │ │ + bl 0xfebc8d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsl #23 │ │ │ │ + andlt pc, r5, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr #7 │ │ │ │ + @ instruction: 0x0089e3be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8dd0 │ │ │ │ + bl 0xfebc8de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01acf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, ror #22 │ │ │ │ + andlt pc, r5, pc, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror r3 │ │ │ │ + addeq lr, r9, sl, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8e24 │ │ │ │ + bl 0xfebc8e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsr fp @ │ │ │ │ + andlt pc, r5, r5, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr #6 │ │ │ │ + addeq lr, r9, r6, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8e78 │ │ │ │ + bl 0xfebc8e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsl #22 │ │ │ │ + andlt pc, r5, fp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], r2 │ │ │ │ + addeq lr, r9, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ecc │ │ │ │ + bl 0xfebc8edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, ror #21 │ │ │ │ + andlt pc, r5, r1, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror r2 │ │ │ │ + addeq lr, r9, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8f20 │ │ │ │ + bl 0xfebc8f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005fabb │ │ │ │ + mullt r5, r7, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr #4 │ │ │ │ + addeq lr, r9, sl, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8f74 │ │ │ │ + bl 0xfebc8f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, r1, sl │ │ │ │ + andlt pc, r5, sp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], r6 │ │ │ │ + addeq lr, r9, r6, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8fc8 │ │ │ │ + bl 0xfebc8fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, ror #20 │ │ │ │ + andlt pc, r5, r3, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl #3 │ │ │ │ + addeq lr, r9, r2, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc901c │ │ │ │ + bl 0xfebc902c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsr sl @ │ │ │ │ + andlt pc, r5, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr #2 │ │ │ │ + addeq lr, r9, lr, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9070 │ │ │ │ + bl 0xfebc9080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a4f64a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsl sl @ │ │ │ │ + andlt pc, r5, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], sl │ │ │ │ + addeq lr, r9, sl, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc90c4 │ │ │ │ + bl 0xfebc90d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_fiq, fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, ror #19 │ │ │ │ + andlt pc, r5, r5, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl #1 │ │ │ │ + addeq lr, r9, r6, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9118 │ │ │ │ + bl 0xfebc9128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005f9bf │ │ │ │ + mullt r5, fp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr r0 │ │ │ │ + addeq lr, r9, r2, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc916c │ │ │ │ + bl 0xfebc917c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, r5, r9 │ │ │ │ + andlt pc, r5, r1, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], lr │ │ │ │ + addeq sp, r9, lr, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc91c0 │ │ │ │ + bl 0xfebc91d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, ror #18 │ │ │ │ + andlt pc, r5, r7, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl #31 │ │ │ │ + addeq sp, r9, sl, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9214 │ │ │ │ + bl 0xfebc9224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, asr #18 │ │ │ │ + andlt pc, r5, sp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr pc │ │ │ │ + addeq sp, r9, r6, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9268 │ │ │ │ + bl 0xfebc9278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_usr, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsl r9 @ │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror #29 │ │ │ │ + ldrdeq sp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc92bc │ │ │ │ + bl 0xfebc92cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, ror #17 │ │ │ │ + andlt pc, r5, r9, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl #29 │ │ │ │ + addeq sp, r9, lr, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9310 │ │ │ │ + bl 0xfebc9320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, asr #17 │ │ │ │ + mullt r5, pc, r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr lr │ │ │ │ + addeq sp, r9, sl, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9364 │ │ │ │ + bl 0xfebc9374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_usr, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, r9, r8 │ │ │ │ + andlt pc, r5, r5, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, ror #27 │ │ │ │ + ldrdeq sp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc93b8 │ │ │ │ + bl 0xfebc93c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, ror #16 │ │ │ │ + andlt pc, r5, fp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, r2, sp │ │ │ │ + addeq sp, r9, r2, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc940c │ │ │ │ + bl 0xfebc941c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, asr #16 │ │ │ │ + andlt pc, r5, r1, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr sp │ │ │ │ + addeq sp, r9, lr, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9460 │ │ │ │ + bl 0xfebc9470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31bcf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsl r8 @ │ │ │ │ + @ instruction: 0xf0b16808 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror #25 │ │ │ │ + ldrdeq sp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc94b4 │ │ │ │ + bl 0xfebc94c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, r6, ip │ │ │ │ + addeq sp, r9, r6, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9508 │ │ │ │ + bl 0xfebc9518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, asr #31 │ │ │ │ + andlt pc, r5, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr #24 │ │ │ │ + addeq sp, r9, r2, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc955c │ │ │ │ + bl 0xfebc956c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, sp, pc @ │ │ │ │ + andlt pc, r5, r9, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror #23 │ │ │ │ + ldrdeq sp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc95b0 │ │ │ │ + bl 0xfebc95c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, ror pc @ │ │ │ │ + andlt pc, r5, pc, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, sl, fp │ │ │ │ + addeq sp, r9, sl, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9604 │ │ │ │ + bl 0xfebc9614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, asr #30 │ │ │ │ + andlt pc, r5, r5, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr #22 │ │ │ │ + addeq sp, r9, r6, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9658 │ │ │ │ + bl 0xfebc9668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsl pc @ │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], r2 │ │ │ │ + addeq sp, r9, r2, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc96ac │ │ │ │ + bl 0xfebc96bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, lr, sl │ │ │ │ + addeq sp, r9, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9700 │ │ │ │ + bl 0xfebc9710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, asr #29 │ │ │ │ + andlt pc, r5, r7, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr #20 │ │ │ │ + addeq sp, r9, sl, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9754 │ │ │ │ + bl 0xfebc9764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsr #29 │ │ │ │ + andlt pc, r5, sp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], r6 │ │ │ │ + addeq sp, r9, r6, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc97a8 │ │ │ │ + bl 0xfebc97b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, ror lr @ │ │ │ │ + andlt pc, r5, r3, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsr #19 │ │ │ │ + umulleq sp, r9, r2, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc97fc │ │ │ │ + bl 0xfebc980c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, asr #28 │ │ │ │ + andlt pc, r5, r9, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr #18 │ │ │ │ + addeq sp, r9, lr, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9850 │ │ │ │ + bl 0xfebc9860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsr #28 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], sl │ │ │ │ + addeq sp, r9, sl, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc98a4 │ │ │ │ + bl 0xfebc98b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 108), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr #17 │ │ │ │ + umulleq sp, r9, r6, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc98f8 │ │ │ │ + bl 0xfebc9908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, asr #27 │ │ │ │ + andlt pc, r5, fp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr r8 │ │ │ │ + addeq sp, r9, r2, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc994c │ │ │ │ + bl 0xfebc995c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsr #27 │ │ │ │ + andlt pc, r5, r1, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], lr │ │ │ │ + addeq sp, r9, lr, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc99a0 │ │ │ │ + bl 0xfebc99b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 104), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, ror sp @ │ │ │ │ + andlt pc, r5, r7, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr #15 │ │ │ │ + umulleq sp, r9, sl, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc99f4 │ │ │ │ + bl 0xfebc9a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, asr sp @ │ │ │ │ + andlt pc, r5, sp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr r7 │ │ │ │ + addeq sp, r9, r6, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a48 │ │ │ │ + bl 0xfebc9a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsr #26 │ │ │ │ + andlt pc, r5, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl #14 │ │ │ │ + strdeq sp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a9c │ │ │ │ + bl 0xfebc9aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 100), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr #13 │ │ │ │ + umulleq sp, r9, lr, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9af0 │ │ │ │ + bl 0xfebc9b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, pc, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr r6 │ │ │ │ + addeq sp, r9, sl, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9b44 │ │ │ │ + bl 0xfebc9b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, lsr #25 │ │ │ │ + andlt pc, r5, r5, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl #12 │ │ │ │ + strdeq sp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9b98 │ │ │ │ + bl 0xfebc9ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, ror ip @ │ │ │ │ + andlt pc, r5, fp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d5b2 │ │ │ │ + addeq sp, r9, r2, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9bec │ │ │ │ + bl 0xfebc9bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, asr ip @ │ │ │ │ + andlt pc, r5, r1, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr r5 │ │ │ │ + addeq sp, r9, lr, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9c40 │ │ │ │ + bl 0xfebc9c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsr #24 │ │ │ │ + andlt pc, r5, r7, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl #10 │ │ │ │ + strdeq sp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9c94 │ │ │ │ + bl 0xfebc9ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsl #24 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d4b6 │ │ │ │ + addeq sp, r9, r6, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ce8 │ │ │ │ + bl 0xfebc9cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + @ instruction: 0xb005fbb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror #8 │ │ │ │ + addeq sp, r9, r2, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9d3c │ │ │ │ + bl 0xfebc9d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, lsr #23 │ │ │ │ + andlt pc, r5, r9, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl #8 │ │ │ │ + strdeq sp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9d90 │ │ │ │ + bl 0xfebc9da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsl #23 │ │ │ │ + andlt pc, r5, pc, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d3ba │ │ │ │ + addeq sp, r9, sl, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9de4 │ │ │ │ + bl 0xfebc9df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, asr fp @ │ │ │ │ + andlt pc, r5, r5, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, ror #6 │ │ │ │ + addeq sp, r9, r6, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9e38 │ │ │ │ + bl 0xfebc9e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsr #22 │ │ │ │ + andlt pc, r5, fp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl r3 │ │ │ │ + addeq sp, r9, r2, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9e8c │ │ │ │ + bl 0xfebc9e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsl #22 │ │ │ │ + andlt pc, r5, r1, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d2be │ │ │ │ + addeq sp, r9, lr, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ee0 │ │ │ │ + bl 0xfebc9ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 96), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + @ instruction: 0xb005fab7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror #4 │ │ │ │ + addeq sp, r9, sl, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f34 │ │ │ │ + bl 0xfebc9f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005fab1 │ │ │ │ + andlt pc, r5, sp, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl r2 │ │ │ │ + addeq sp, r9, r6, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f88 │ │ │ │ + bl 0xfebc9f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsl #21 │ │ │ │ + andlt pc, r5, r3, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr #3 │ │ │ │ + @ instruction: 0x0089d1b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9fdc │ │ │ │ + bl 0xfebc9fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, asr sl @ │ │ │ │ + andlt pc, r5, r9, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror #2 │ │ │ │ + addeq sp, r9, lr, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca030 │ │ │ │ + bl 0xfebca040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsr sl @ │ │ │ │ + andlt pc, r5, pc, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl r1 │ │ │ │ + addeq sp, r9, sl, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca084 │ │ │ │ + bl 0xfebca094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, lsl #20 │ │ │ │ + andlt pc, r5, r5, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr #1 │ │ │ │ + strheq sp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca0d8 │ │ │ │ + bl 0xfebca0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + @ instruction: 0xb005f9bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror r0 │ │ │ │ + addeq sp, r9, r2, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca12c │ │ │ │ + bl 0xfebca13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005f9b5 │ │ │ │ + mullt r5, r1, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl r0 │ │ │ │ + addeq sp, r9, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca180 │ │ │ │ + bl 0xfebca190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsl #19 │ │ │ │ + andlt pc, r5, r7, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr #31 │ │ │ │ + @ instruction: 0x0089cfba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca1d4 │ │ │ │ + bl 0xfebca1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_fiq, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, ror #18 │ │ │ │ + andlt pc, r5, sp, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror pc │ │ │ │ + addeq ip, r9, r6, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca228 │ │ │ │ + bl 0xfebca238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsr r9 @ │ │ │ │ + andlt pc, r5, r3, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr #30 │ │ │ │ + addeq ip, r9, r2, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca27c │ │ │ │ + bl 0xfebca28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, lsl #18 │ │ │ │ + andlt pc, r5, r9, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr #29 │ │ │ │ + @ instruction: 0x0089cebe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca2d0 │ │ │ │ + bl 0xfebca2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, ror #17 │ │ │ │ + @ instruction: 0xb005f8bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror lr │ │ │ │ + addeq ip, r9, sl, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca324 │ │ │ │ + bl 0xfebca334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005f8b9 │ │ │ │ + mullt r5, r5, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr #28 │ │ │ │ + addeq ip, r9, r6, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca378 │ │ │ │ + bl 0xfebca388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsl #17 │ │ │ │ + andlt pc, r5, fp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], r2 │ │ │ │ + addeq ip, r9, r2, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca3cc │ │ │ │ + bl 0xfebca3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, ror #16 │ │ │ │ + andlt pc, r5, r1, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror sp │ │ │ │ + addeq ip, r9, lr, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca420 │ │ │ │ + bl 0xfebca430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsr r8 @ │ │ │ │ + andlt pc, r5, r7, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr #26 │ │ │ │ + addeq ip, r9, sl, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca474 │ │ │ │ + bl 0xfebca484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsl r8 @ │ │ │ │ + @ instruction: 0xf0b06808 │ │ │ │ + andlt pc, r5, sp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], r6 │ │ │ │ + addeq ip, r9, r6, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca4c8 │ │ │ │ + bl 0xfebca4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, ror #31 │ │ │ │ + andlt pc, r5, r3, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl #25 │ │ │ │ + addeq ip, r9, r2, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca51c │ │ │ │ + bl 0xfebca52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11bcf249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005ffbd │ │ │ │ + mullt r5, r9, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr #24 │ │ │ │ + addeq ip, r9, lr, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca570 │ │ │ │ + bl 0xfebca580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, r3, pc @ │ │ │ │ + andlt pc, r5, pc, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], sl │ │ │ │ + addeq ip, r9, sl, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca5c4 │ │ │ │ + bl 0xfebca5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, ror #30 │ │ │ │ + andlt pc, r5, r5, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl #23 │ │ │ │ + addeq ip, r9, r6, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca618 │ │ │ │ + bl 0xfebca628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsr pc @ │ │ │ │ + andlt pc, r5, fp, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr fp │ │ │ │ + addeq ip, r9, r2, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca66c │ │ │ │ + bl 0xfebca67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsl pc @ │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], lr │ │ │ │ + addeq ip, r9, lr, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca6c0 │ │ │ │ + bl 0xfebca6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, ror #29 │ │ │ │ + andlt pc, r5, r7, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsl #21 │ │ │ │ + addeq ip, r9, sl, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca714 │ │ │ │ + bl 0xfebca724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, asr #29 │ │ │ │ + mullt r5, sp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr sl │ │ │ │ + addeq ip, r9, r6, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca768 │ │ │ │ + bl 0xfebca778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs (UNDEF: 96), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, r7, lr │ │ │ │ + andlt pc, r5, r3, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, ror #19 │ │ │ │ + ldrdeq ip, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca7bc │ │ │ │ + bl 0xfebca7cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, ror #28 │ │ │ │ + andlt pc, r5, r9, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsl #19 │ │ │ │ + addeq ip, r9, lr, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca810 │ │ │ │ + bl 0xfebca820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 104), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, asr #28 │ │ │ │ + andlt pc, r5, pc, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr r9 │ │ │ │ + addeq ip, r9, sl, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca864 │ │ │ │ + bl 0xfebca874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsl lr @ │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror #17 │ │ │ │ + ldrdeq ip, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca8b8 │ │ │ │ + bl 0xfebca8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, ror #27 │ │ │ │ + andlt pc, r5, fp, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, r2, r8 │ │ │ │ + addeq ip, r9, r2, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca90c │ │ │ │ + bl 0xfebca91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71acf648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, asr #27 │ │ │ │ + andlt pc, r5, r1, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr r8 │ │ │ │ + addeq ip, r9, lr, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca960 │ │ │ │ + bl 0xfebca970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, fp, sp │ │ │ │ + andlt pc, r5, r7, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror #15 │ │ │ │ + ldrdeq ip, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca9b4 │ │ │ │ + bl 0xfebca9c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01b4f249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, ror sp @ │ │ │ │ + andlt pc, r5, sp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, r6, r7 │ │ │ │ + addeq ip, r9, r6, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaa08 │ │ │ │ + bl 0xfebcaa18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, asr #26 │ │ │ │ + andlt pc, r5, r3, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr #14 │ │ │ │ + addeq ip, r9, r2, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaa5c │ │ │ │ + bl 0xfebcaa6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsl sp @ │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror #13 │ │ │ │ + ldrdeq ip, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaab0 │ │ │ │ + bl 0xfebcaac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, pc, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, sl, r6 │ │ │ │ + addeq ip, r9, sl, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcab04 │ │ │ │ + bl 0xfebcab14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, asr #25 │ │ │ │ + andlt pc, r5, r5, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr #12 │ │ │ │ + addeq ip, r9, r6, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcab58 │ │ │ │ + bl 0xfebcab68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, pc, ip @ │ │ │ │ + andlt pc, r5, fp, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r2 │ │ │ │ + addeq ip, r9, r2, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcabac │ │ │ │ + bl 0xfebcabbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, ror ip @ │ │ │ │ + andlt pc, r5, r1, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, lr, r5 │ │ │ │ + addeq ip, r9, lr, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcac00 │ │ │ │ + bl 0xfebcac10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, asr #24 │ │ │ │ + andlt pc, r5, r7, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr #10 │ │ │ │ + addeq ip, r9, sl, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcac54 │ │ │ │ + bl 0xfebcac64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsr #24 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r6 │ │ │ │ + addeq ip, r9, r6, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaca8 │ │ │ │ + bl 0xfebcacb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr #9 │ │ │ │ + umulleq ip, r9, r2, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcacfc │ │ │ │ + bl 0xfebcad0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, asr #23 │ │ │ │ + andlt pc, r5, r9, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr #8 │ │ │ │ + addeq ip, r9, lr, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcad50 │ │ │ │ + bl 0xfebcad60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, lsr #23 │ │ │ │ + andlt pc, r5, pc, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], sl │ │ │ │ + addeq ip, r9, sl, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcada4 │ │ │ │ + bl 0xfebcadb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, ror fp @ │ │ │ │ + andlt pc, r5, r5, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr #7 │ │ │ │ + umulleq ip, r9, r6, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcadf8 │ │ │ │ + bl 0xfebcae08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, asr #22 │ │ │ │ + andlt pc, r5, fp, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr r3 │ │ │ │ + addeq ip, r9, r2, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcae4c │ │ │ │ + bl 0xfebcae5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsr #22 │ │ │ │ + andlt pc, r5, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], lr │ │ │ │ + addeq ip, r9, lr, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaea0 │ │ │ │ + bl 0xfebcaeb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr #5 │ │ │ │ + umulleq ip, r9, sl, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaef4 │ │ │ │ + bl 0xfebcaf04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, sp, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr r2 │ │ │ │ + addeq ip, r9, r6, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf48 │ │ │ │ + bl 0xfebcaf58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsr #21 │ │ │ │ + andlt pc, r5, r3, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl #4 │ │ │ │ + strdeq ip, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf9c │ │ │ │ + bl 0xfebcafac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, ror sl @ │ │ │ │ + andlt pc, r5, r9, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr #3 │ │ │ │ + umulleq ip, r9, lr, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaff0 │ │ │ │ + bl 0xfebcb000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, asr sl @ │ │ │ │ + andlt pc, r5, pc, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr r1 │ │ │ │ + addeq ip, r9, sl, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb044 │ │ │ │ + bl 0xfebcb054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsr #20 │ │ │ │ + andlt pc, r5, r5, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl #2 │ │ │ │ + strdeq ip, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb098 │ │ │ │ + bl 0xfebcb0a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strheq ip, [r9], r2 │ │ │ │ + addeq ip, r9, r2, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb0ec │ │ │ │ + bl 0xfebcb0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + @ instruction: 0xb005f9b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr r0 │ │ │ │ + addeq ip, r9, lr, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb140 │ │ │ │ + bl 0xfebcb150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsr #19 │ │ │ │ + andlt pc, r5, r7, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl │ │ │ │ + strdeq fp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb194 │ │ │ │ + bl 0xfebcb1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsl #19 │ │ │ │ + andlt pc, r5, sp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089bfb6 │ │ │ │ + addeq fp, r9, r6, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb1e8 │ │ │ │ + bl 0xfebcb1f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnpl pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, asr r9 @ │ │ │ │ + andlt pc, r5, r3, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror #30 │ │ │ │ + addeq fp, r9, r2, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb23c │ │ │ │ + bl 0xfebcb24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsr #18 │ │ │ │ + andlt pc, r5, r9, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl #30 │ │ │ │ + strdeq fp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb290 │ │ │ │ + bl 0xfebcb2a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, lsl #18 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089beba │ │ │ │ + addeq fp, r9, sl, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb2e4 │ │ │ │ + bl 0xfebcb2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005f8b5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror #28 │ │ │ │ + addeq fp, r9, r6, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb338 │ │ │ │ + bl 0xfebcb348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsr #17 │ │ │ │ + andlt pc, r5, fp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl lr │ │ │ │ + addeq fp, r9, r2, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb38c │ │ │ │ + bl 0xfebcb39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsl #17 │ │ │ │ + andlt pc, r5, r1, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089bdbe │ │ │ │ + addeq fp, r9, lr, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb3e0 │ │ │ │ + bl 0xfebcb3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, asr r8 @ │ │ │ │ + andlt pc, r5, r7, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror #26 │ │ │ │ + addeq fp, r9, sl, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb434 │ │ │ │ + bl 0xfebcb444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsr r8 @ │ │ │ │ + andlt pc, r5, sp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl sp │ │ │ │ + addeq fp, r9, r6, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb488 │ │ │ │ + bl 0xfebcb498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsl #16 │ │ │ │ + @ instruction: 0xf0af6808 │ │ │ │ + andlt pc, r5, r3, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr #25 │ │ │ │ + @ instruction: 0x0089bcb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb4dc │ │ │ │ + bl 0xfebcb4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_fiq, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + @ instruction: 0xb005ffb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror #24 │ │ │ │ + addeq fp, r9, lr, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb530 │ │ │ │ + bl 0xfebcb540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsne pc, ip, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005ffb3 │ │ │ │ + andlt pc, r5, pc, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl ip │ │ │ │ + addeq fp, r9, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb584 │ │ │ │ + bl 0xfebcb594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsl #31 │ │ │ │ + andlt pc, r5, r5, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr #23 │ │ │ │ + @ instruction: 0x0089bbb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb5d8 │ │ │ │ + bl 0xfebcb5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvc pc, fp, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, asr pc @ │ │ │ │ + andlt pc, r5, fp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror fp │ │ │ │ + addeq fp, r9, r2, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb62c │ │ │ │ + bl 0xfebcb63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_usr, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsr pc @ │ │ │ │ + andlt pc, r5, r1, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl fp │ │ │ │ + addeq fp, r9, lr, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb680 │ │ │ │ + bl 0xfebcb690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsl #30 │ │ │ │ + andlt pc, r5, r7, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr #21 │ │ │ │ + @ instruction: 0x0089baba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb6d4 │ │ │ │ + bl 0xfebcb6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, ror #29 │ │ │ │ + @ instruction: 0xb005febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror sl │ │ │ │ + addeq fp, r9, r6, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb728 │ │ │ │ + bl 0xfebcb738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005feb7 │ │ │ │ + mullt r5, r3, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr #20 │ │ │ │ + addeq fp, r9, r2, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb77c │ │ │ │ + bl 0xfebcb78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsl #29 │ │ │ │ + andlt pc, r5, r9, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, asr #19 │ │ │ │ + @ instruction: 0x0089b9be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb7d0 │ │ │ │ + bl 0xfebcb7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, ror #28 │ │ │ │ + andlt pc, r5, pc, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror r9 │ │ │ │ + addeq fp, r9, sl, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb824 │ │ │ │ + bl 0xfebcb834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsr lr @ │ │ │ │ + andlt pc, r5, r5, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr #18 │ │ │ │ + addeq fp, r9, r6, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb878 │ │ │ │ + bl 0xfebcb888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsl #28 │ │ │ │ + andlt pc, r5, fp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], r2 │ │ │ │ + addeq fp, r9, r2, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb8cc │ │ │ │ + bl 0xfebcb8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, ror #27 │ │ │ │ + andlt pc, r5, r1, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror r8 │ │ │ │ + addeq fp, r9, lr, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb920 │ │ │ │ + bl 0xfebcb930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fdbb │ │ │ │ + mullt r5, r7, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr #16 │ │ │ │ + addeq fp, r9, sl, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb974 │ │ │ │ + bl 0xfebcb984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r1, sp │ │ │ │ + andlt pc, r5, sp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], r6 │ │ │ │ + addeq fp, r9, r6, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb9c8 │ │ │ │ + bl 0xfebcb9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, ror #26 │ │ │ │ + andlt pc, r5, r3, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl #15 │ │ │ │ + addeq fp, r9, r2, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba1c │ │ │ │ + bl 0xfebcba2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsr sp @ │ │ │ │ + andlt pc, r5, r9, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr #14 │ │ │ │ + addeq fp, r9, lr, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba70 │ │ │ │ + bl 0xfebcba80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsl sp @ │ │ │ │ + andlt pc, r5, pc, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], sl │ │ │ │ + addeq fp, r9, sl, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbac4 │ │ │ │ + bl 0xfebcbad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, ror #25 │ │ │ │ + andlt pc, r5, r5, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl #13 │ │ │ │ + addeq fp, r9, r6, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb18 │ │ │ │ + bl 0xfebcbb28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fcbf │ │ │ │ + mullt r5, fp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr r6 │ │ │ │ + addeq fp, r9, r2, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb6c │ │ │ │ + bl 0xfebcbb7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r5, ip │ │ │ │ + andlt pc, r5, r1, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], lr │ │ │ │ + addeq fp, r9, lr, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbbc0 │ │ │ │ + bl 0xfebcbbd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, ror #24 │ │ │ │ + andlt pc, r5, r7, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl #11 │ │ │ │ + addeq fp, r9, sl, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc14 │ │ │ │ + bl 0xfebcbc24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, asr #24 │ │ │ │ + andlt pc, r5, sp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr r5 │ │ │ │ + addeq fp, r9, r6, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc68 │ │ │ │ + bl 0xfebcbc78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsl ip @ │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror #9 │ │ │ │ + ldrdeq fp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbcbc │ │ │ │ + bl 0xfebcbccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, ror #23 │ │ │ │ + andlt pc, r5, r9, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl #9 │ │ │ │ + addeq fp, r9, lr, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd10 │ │ │ │ + bl 0xfebcbd20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, asr #23 │ │ │ │ + mullt r5, pc, fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr r4 │ │ │ │ + addeq fp, r9, sl, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd64 │ │ │ │ + bl 0xfebcbd74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r9, fp │ │ │ │ + andlt pc, r5, r5, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror #7 │ │ │ │ + ldrdeq fp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbdb8 │ │ │ │ + bl 0xfebcbdc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvs pc, r9, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, ror #22 │ │ │ │ + andlt pc, r5, fp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, r2, r3 │ │ │ │ + addeq fp, r9, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbe0c │ │ │ │ + bl 0xfebcbe1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R12_usr, r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, asr #22 │ │ │ │ + andlt pc, r5, r1, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr r3 │ │ │ │ + addeq fp, r9, lr, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbe60 │ │ │ │ + bl 0xfebcbe70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsl fp @ │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror #5 │ │ │ │ + ldrdeq fp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbeb4 │ │ │ │ + bl 0xfebcbec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, sp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, r6, r2 │ │ │ │ + addeq fp, r9, r6, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbf08 │ │ │ │ + bl 0xfebcbf18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, asr #21 │ │ │ │ + andlt pc, r5, r3, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr #4 │ │ │ │ + addeq fp, r9, r2, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbf5c │ │ │ │ + bl 0xfebcbf6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, sp, sl │ │ │ │ + andlt pc, r5, r9, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror #3 │ │ │ │ + ldrdeq fp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbfb0 │ │ │ │ + bl 0xfebcbfc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, ror sl @ │ │ │ │ + andlt pc, r5, pc, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, sl, r1 │ │ │ │ + addeq fp, r9, sl, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc004 │ │ │ │ + bl 0xfebcc014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, asr #20 │ │ │ │ + andlt pc, r5, r5, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr #2 │ │ │ │ + addeq fp, r9, r6, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc058 │ │ │ │ + bl 0xfebcc068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsl sl @ │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], r2 │ │ │ │ + addeq fp, r9, r2, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc0ac │ │ │ │ + bl 0xfebcc0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, lr, r0 │ │ │ │ + addeq fp, r9, lr, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc100 │ │ │ │ + bl 0xfebcc110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f24a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, asr #19 │ │ │ │ + andlt pc, r5, r7, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr #32 │ │ │ │ + addeq fp, r9, sl, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc154 │ │ │ │ + bl 0xfebcc164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsr #19 │ │ │ │ + andlt pc, r5, sp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r9], r6 │ │ │ │ + addeq sl, r9, r6, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc1a8 │ │ │ │ + bl 0xfebcc1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, ror r9 @ │ │ │ │ + andlt pc, r5, r3, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, lsr #31 │ │ │ │ + umulleq sl, r9, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc1fc │ │ │ │ + bl 0xfebcc20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, asr #18 │ │ │ │ + andlt pc, r5, r9, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, asr #30 │ │ │ │ + addeq sl, r9, lr, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc250 │ │ │ │ + bl 0xfebcc260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsr #18 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r9], sl @ │ │ │ │ + addeq sl, r9, sl, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc2a4 │ │ │ │ + bl 0xfebcc2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, lsr #29 │ │ │ │ + umulleq sl, r9, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc2f8 │ │ │ │ + bl 0xfebcc308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, asr #17 │ │ │ │ + andlt pc, r5, fp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, asr lr │ │ │ │ + addeq sl, r9, r2, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc34c │ │ │ │ + bl 0xfebcc35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsr #17 │ │ │ │ + andlt pc, r5, r1, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r9], lr │ │ │ │ + addeq sl, r9, lr, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc3a0 │ │ │ │ + bl 0xfebcc3b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, ror r8 @ │ │ │ │ + andlt pc, r5, r7, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, lsr #27 │ │ │ │ + umulleq sl, r9, sl, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc3f4 │ │ │ │ + bl 0xfebcc404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, asr r8 @ │ │ │ │ + andlt pc, r5, sp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, asr sp │ │ │ │ + addeq sl, r9, r6, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc448 │ │ │ │ + bl 0xfebcc458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsr #16 │ │ │ │ + andlt pc, r5, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, lsl #26 │ │ │ │ + strdeq sl, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc49c │ │ │ │ + bl 0xfebcc4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, lsr #25 │ │ │ │ + umulleq sl, r9, lr, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc4f0 │ │ │ │ + bl 0xfebcc500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, pc, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, asr ip │ │ │ │ + addeq sl, r9, sl, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc544 │ │ │ │ + bl 0xfebcc554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, lsr #31 │ │ │ │ + andlt pc, r5, r5, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, lsl #24 │ │ │ │ + strdeq sl, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc598 │ │ │ │ + bl 0xfebcc5a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, ror pc @ │ │ │ │ + andlt pc, r5, fp, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089abb2 │ │ │ │ + addeq sl, r9, r2, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc5ec │ │ │ │ + bl 0xfebcc5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r5, asr pc @ │ │ │ │ + andlt pc, r5, r1, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, asr fp │ │ │ │ + addeq sl, r9, lr, asr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc640 │ │ │ │ + bl 0xfebcc650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff2af0ae │ │ │ │ + @ instruction: 0xff06f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsl #22 │ │ │ │ + strdeq sl, [r9], sl @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc694 │ │ │ │ + bl 0xfebcc6a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d22, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff00f0ae │ │ │ │ + cdp2 0, 13, cr15, cr12, cr14, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089aab6 │ │ │ │ + addeq sl, r9, r6, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc6e8 │ │ │ │ + bl 0xfebcc6f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 13, cr15, cr6, cr14, {5} │ │ │ │ + cdp2 0, 11, cr15, cr2, cr14, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, ror #20 │ │ │ │ + addeq sl, r9, r2, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc73c │ │ │ │ + bl 0xfebcc74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 100), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, lsr #29 │ │ │ │ + andlt pc, r5, r9, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, lsl #20 │ │ │ │ + strdeq sl, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc790 │ │ │ │ + bl 0xfebcc7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, lsl #29 │ │ │ │ + andlt pc, r5, pc, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089a9ba │ │ │ │ + addeq sl, r9, sl, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc7e4 │ │ │ │ + bl 0xfebcc7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 108), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, asr lr @ │ │ │ │ + andlt pc, r5, r5, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, ror #18 │ │ │ │ + addeq sl, r9, r6, asr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc838 │ │ │ │ + bl 0xfebcc848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d23, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 2, cr15, cr14, cr14, {5} │ │ │ │ + cdp2 0, 0, cr15, cr10, cr14, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsl r9 │ │ │ │ + addeq sl, r9, r2, lsl #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc88c │ │ │ │ + bl 0xfebcc89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 0, cr15, cr4, cr14, {5} │ │ │ │ + stc2l 0, cr15, [r0, #696]! @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089a8be │ │ │ │ + addeq sl, r9, lr, lsr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc8e0 │ │ │ │ + bl 0xfebcc8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [sl, #696] @ 0x2b8 │ │ │ │ + ldc2 0, cr15, [r6, #696]! @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror #16 │ │ │ │ + addeq sl, r9, sl, asr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc934 │ │ │ │ + bl 0xfebcc944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vsra.s64 q8, q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [r0, #696]! @ 0x2b8 │ │ │ │ + stc2 0, cr15, [ip, #696] @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsl r8 │ │ │ │ + addeq sl, r9, r6, lsl #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc988 │ │ │ │ + bl 0xfebcc998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r6, #696] @ 0x2b8 │ │ │ │ + stc2l 0, cr15, [r2, #-696]! @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, asr #15 │ │ │ │ + @ instruction: 0x0089a7b2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc9dc │ │ │ │ + bl 0xfebcc9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [ip, #-696] @ 0xfffffd48 │ │ │ │ + ldc2 0, cr15, [r8, #-696]! @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, ror #14 │ │ │ │ + addeq sl, r9, lr, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca30 │ │ │ │ + bl 0xfebcca40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 q10, q4, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [r2, #-696]! @ 0xfffffd48 │ │ │ │ + stc2 0, cr15, [lr, #-696] @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsl r7 │ │ │ │ + addeq sl, r9, sl, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca84 │ │ │ │ + bl 0xfebcca94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r8, #-696] @ 0xfffffd48 │ │ │ │ + stc2l 0, cr15, [r4], #696 @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, asr #13 │ │ │ │ + @ instruction: 0x0089a6b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccad8 │ │ │ │ + bl 0xfebccae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [lr], {174} @ 0xae │ │ │ │ + ldc2 0, cr15, [sl], #696 @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, ror r6 │ │ │ │ + addeq sl, r9, r2, ror #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb2c │ │ │ │ + bl 0xfebccb3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [r4], #696 @ 0x2b8 │ │ │ │ + ldc2 0, cr15, [r0], {174} @ 0xae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsl r6 │ │ │ │ + addeq sl, r9, lr, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb80 │ │ │ │ + bl 0xfebccb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q0, d4 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [sl], {174} @ 0xae │ │ │ │ + stc2l 0, cr15, [r6], #-696 @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, asr #11 │ │ │ │ + @ instruction: 0x0089a5ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccbd4 │ │ │ │ + bl 0xfebccbe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [r0], #-696 @ 0xfffffd48 │ │ │ │ + ldc2 0, cr15, [ip], #-696 @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, ror r5 │ │ │ │ + addeq sl, r9, r6, ror #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc28 │ │ │ │ + bl 0xfebccc38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [r6], #-696 @ 0xfffffd48 │ │ │ │ + ldc2 0, cr15, [r2], {174} @ 0xae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsr #10 │ │ │ │ + addeq sl, r9, r2, lsl r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc7c │ │ │ │ + bl 0xfebccc8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [ip], {174} @ 0xae │ │ │ │ + blx 0xffab1d7a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, asr #9 │ │ │ │ + @ instruction: 0x0089a4be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcccd0 │ │ │ │ + bl 0xfebccce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xff931dbe │ │ │ │ + blx 0xff031dce │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror r4 │ │ │ │ + addeq sl, r9, sl, ror #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccd24 │ │ │ │ + bl 0xfebccd34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfeeb1e12 │ │ │ │ + blx 0xfe5b1e22 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsr #8 │ │ │ │ + addeq sl, r9, r6, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccd78 │ │ │ │ + bl 0xfebccd88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfe431e66 │ │ │ │ + blx 0x1b31e76 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], r2 │ │ │ │ + addeq sl, r9, r2, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccdcc │ │ │ │ + bl 0xfebccddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x19b1eba │ │ │ │ + blx 0x10b1eca │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, ror r3 │ │ │ │ + addeq sl, r9, lr, ror #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcce20 │ │ │ │ + bl 0xfebcce30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xf31f0e │ │ │ │ + blx 0x631f1e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsr #6 │ │ │ │ + addeq sl, r9, sl, lsl r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcce74 │ │ │ │ + bl 0xfebcce84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x4b1f62 │ │ │ │ + blx 0xffbb1f70 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], r6 │ │ │ │ + addeq sl, r9, r6, asr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccec8 │ │ │ │ + bl 0xfebcced8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xffa31fb4 │ │ │ │ + blx 0xff131fc4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsl #5 │ │ │ │ + addeq sl, r9, r2, ror r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf1c │ │ │ │ + bl 0xfebccf2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfefb2008 │ │ │ │ + blx 0xfe6b2018 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsr #4 │ │ │ │ + addeq sl, r9, lr, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf70 │ │ │ │ + bl 0xfebccf80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfe53205c │ │ │ │ + blx 0x1c3206c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], sl @ │ │ │ │ + addeq sl, r9, sl, asr #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccfc4 │ │ │ │ + bl 0xfebccfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x1ab20b0 │ │ │ │ + blx 0x11b20c0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsl #3 │ │ │ │ + addeq sl, r9, r6, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd018 │ │ │ │ + bl 0xfebcd028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x1032104 │ │ │ │ + blx 0x732114 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsr r1 │ │ │ │ + addeq sl, r9, r2, lsr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd06c │ │ │ │ + bl 0xfebcd07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x5b2158 │ │ │ │ + @ instruction: 0xf9f0f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], lr │ │ │ │ + addeq sl, r9, lr, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd0c0 │ │ │ │ + bl 0xfebcd0d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf9eaf0ae │ │ │ │ + @ instruction: 0xf9c6f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsl #1 │ │ │ │ + addeq sl, r9, sl, ror r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd114 │ │ │ │ + bl 0xfebcd124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf9c0f0ae │ │ │ │ + @ instruction: 0xf99cf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsr r0 │ │ │ │ + addeq sl, r9, r6, lsr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd168 │ │ │ │ + bl 0xfebcd178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d20, d8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf996f0ae │ │ │ │ + @ instruction: 0xf972f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, r2, ror #31 │ │ │ │ + ldrdeq r9, [r9], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd1bc │ │ │ │ + bl 0xfebcd1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf96cf0ae │ │ │ │ + @ instruction: 0xf948f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, lr, lsl #31 │ │ │ │ + addeq r9, r9, lr, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd210 │ │ │ │ + bl 0xfebcd220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf942f0ae │ │ │ │ + @ instruction: 0xf91ef0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, sl, lsr pc │ │ │ │ + addeq r9, r9, sl, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd264 │ │ │ │ + bl 0xfebcd274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf918f0ae │ │ │ │ + @ instruction: 0xf8f4f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, r6, ror #29 │ │ │ │ + ldrdeq r9, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd2b8 │ │ │ │ + bl 0xfebcd2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d22, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8eef0ae │ │ │ │ + @ instruction: 0xf8caf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r9, r2, lr @ │ │ │ │ + addeq r9, r9, r2, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd30c │ │ │ │ + bl 0xfebcd31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8c4f0ae │ │ │ │ + @ instruction: 0xf8a0f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, lr, lsr lr │ │ │ │ + addeq r9, r9, lr, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd360 │ │ │ │ + bl 0xfebcd370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf89af0ae │ │ │ │ + @ instruction: 0xf876f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, sl, ror #27 │ │ │ │ + ldrdeq r9, [r9], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd3b4 │ │ │ │ + bl 0xfebcd3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d23, d16, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf870f0ae │ │ │ │ + @ instruction: 0xf84cf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r9, r6, sp @ │ │ │ │ + addeq r9, r9, r6, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd408 │ │ │ │ + bl 0xfebcd418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, asr #16 │ │ │ │ + andlt pc, r5, r3, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr #26 │ │ │ │ + addeq r9, r9, r2, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd45c │ │ │ │ + bl 0xfebcd46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, lsl r8 @ │ │ │ │ + @ instruction: 0xf0ad6808 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, ror #25 │ │ │ │ + ldrdeq r9, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd4b0 │ │ │ │ + bl 0xfebcd4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, pc, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, sl, ip @ │ │ │ │ + addeq r9, r9, sl, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd504 │ │ │ │ + bl 0xfebcd514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, asr #31 │ │ │ │ + andlt pc, r5, r5, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr #24 │ │ │ │ + addeq r9, r9, r6, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd558 │ │ │ │ + bl 0xfebcd568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, pc, pc @ │ │ │ │ + andlt pc, r5, fp, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], r2 │ │ │ │ + addeq r9, r9, r2, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd5ac │ │ │ │ + bl 0xfebcd5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, ror pc @ │ │ │ │ + andlt pc, r5, r1, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, lr, fp @ │ │ │ │ + addeq r9, r9, lr, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd600 │ │ │ │ + bl 0xfebcd610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, asr #30 │ │ │ │ + andlt pc, r5, r7, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr #22 │ │ │ │ + addeq r9, r9, sl, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd654 │ │ │ │ + bl 0xfebcd664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsr #30 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], r6 │ │ │ │ + addeq r9, r9, r6, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd6a8 │ │ │ │ + bl 0xfebcd6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr #21 │ │ │ │ + umulleq r9, r9, r2, sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd6fc │ │ │ │ + bl 0xfebcd70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, asr #29 │ │ │ │ + andlt pc, r5, r9, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr #20 │ │ │ │ + addeq r9, r9, lr, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd750 │ │ │ │ + bl 0xfebcd760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, lsr #29 │ │ │ │ + andlt pc, r5, pc, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], sl │ │ │ │ + addeq r9, r9, sl, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd7a4 │ │ │ │ + bl 0xfebcd7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, ror lr @ │ │ │ │ + andlt pc, r5, r5, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsr #19 │ │ │ │ + umulleq r9, r9, r6, r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd7f8 │ │ │ │ + bl 0xfebcd808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, asr #28 │ │ │ │ + andlt pc, r5, fp, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr r9 │ │ │ │ + addeq r9, r9, r2, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd84c │ │ │ │ + bl 0xfebcd85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsr #28 │ │ │ │ + andlt pc, r5, r1, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], lr │ │ │ │ + addeq r9, r9, lr, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd8a0 │ │ │ │ + bl 0xfebcd8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsr #17 │ │ │ │ + umulleq r9, r9, sl, r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd8f4 │ │ │ │ + bl 0xfebcd904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, sp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr r8 │ │ │ │ + addeq r9, r9, r6, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd948 │ │ │ │ + bl 0xfebcd958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, lsr #27 │ │ │ │ + andlt pc, r5, r3, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl #16 │ │ │ │ + strdeq r9, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd99c │ │ │ │ + bl 0xfebcd9ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 104), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, ror sp @ │ │ │ │ + andlt pc, r5, r9, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr #15 │ │ │ │ + umulleq r9, r9, lr, r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd9f0 │ │ │ │ + bl 0xfebcda00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, asr sp @ │ │ │ │ + andlt pc, r5, pc, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr r7 │ │ │ │ + addeq r9, r9, sl, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcda44 │ │ │ │ + bl 0xfebcda54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, lsr #26 │ │ │ │ + andlt pc, r5, r5, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl #14 │ │ │ │ + strdeq r9, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcda98 │ │ │ │ + bl 0xfebcdaa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008996b2 │ │ │ │ + addeq r9, r9, r2, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdaec │ │ │ │ + bl 0xfebcdafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + @ instruction: 0xb005fcb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr r6 │ │ │ │ + addeq r9, r9, lr, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdb40 │ │ │ │ + bl 0xfebcdb50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, lsr #25 │ │ │ │ + andlt pc, r5, r7, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl #12 │ │ │ │ + strdeq r9, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdb94 │ │ │ │ + bl 0xfebcdba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsl #25 │ │ │ │ + andlt pc, r5, sp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008995b6 │ │ │ │ + addeq r9, r9, r6, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdbe8 │ │ │ │ + bl 0xfebcdbf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, asr ip @ │ │ │ │ + andlt pc, r5, r3, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror #10 │ │ │ │ + addeq r9, r9, r2, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdc3c │ │ │ │ + bl 0xfebcdc4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, r0, r3, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, lsr #24 │ │ │ │ + andlt pc, r5, r9, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl #10 │ │ │ │ + strdeq r9, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdc90 │ │ │ │ + bl 0xfebcdca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, lsl #24 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008994ba │ │ │ │ + addeq r9, r9, sl, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdce4 │ │ │ │ + bl 0xfebcdcf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005fbb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror #8 │ │ │ │ + addeq r9, r9, r6, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdd38 │ │ │ │ + bl 0xfebcdd48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, lsr #23 │ │ │ │ + andlt pc, r5, fp, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl r4 │ │ │ │ + addeq r9, r9, r2, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdd8c │ │ │ │ + bl 0xfebcdd9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsl #23 │ │ │ │ + andlt pc, r5, r1, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008993be │ │ │ │ + addeq r9, r9, lr, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdde0 │ │ │ │ + bl 0xfebcddf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, asr fp @ │ │ │ │ + andlt pc, r5, r7, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, ror #6 │ │ │ │ + addeq r9, r9, sl, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde34 │ │ │ │ + bl 0xfebcde44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsr fp @ │ │ │ │ + andlt pc, r5, sp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl r3 │ │ │ │ + addeq r9, r9, r6, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde88 │ │ │ │ + bl 0xfebcde98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, lsl #22 │ │ │ │ + andlt pc, r5, r3, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr #5 │ │ │ │ + @ instruction: 0x008992b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdedc │ │ │ │ + bl 0xfebcdeec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b8f643 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + @ instruction: 0xb005fab9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, ror #4 │ │ │ │ + addeq r9, r9, lr, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf30 │ │ │ │ + bl 0xfebcdf40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - @ instruction: 0xb005fab3 │ │ │ │ + andlt pc, r5, pc, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl r2 │ │ │ │ + addeq r9, r9, sl, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf84 │ │ │ │ + bl 0xfebcdf94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, lsl #21 │ │ │ │ + andlt pc, r5, r5, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr #3 │ │ │ │ + @ instruction: 0x008991b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdfd8 │ │ │ │ + bl 0xfebcdfe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, asr sl @ │ │ │ │ + andlt pc, r5, fp, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror r1 │ │ │ │ + addeq r9, r9, r2, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce02c │ │ │ │ + bl 0xfebce03c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 96), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsr sl @ │ │ │ │ + andlt pc, r5, r1, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl r1 │ │ │ │ + addeq r9, r9, lr, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce080 │ │ │ │ + bl 0xfebce090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, lsl #20 │ │ │ │ + andlt pc, r5, r7, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr #1 │ │ │ │ + strheq r9, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce0d4 │ │ │ │ + bl 0xfebce0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, ror #19 │ │ │ │ + @ instruction: 0xb005f9bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror r0 │ │ │ │ + addeq r9, r9, r6, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce128 │ │ │ │ + bl 0xfebce138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - @ instruction: 0xb005f9b7 │ │ │ │ + mullt r5, r3, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr #32 │ │ │ │ + addeq r9, r9, r2, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce17c │ │ │ │ + bl 0xfebce18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, lsl #19 │ │ │ │ + andlt pc, r5, r9, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr #31 │ │ │ │ + @ instruction: 0x00898fbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce1d0 │ │ │ │ + bl 0xfebce1e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, ror #18 │ │ │ │ + andlt pc, r5, pc, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror pc │ │ │ │ + addeq r8, r9, sl, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce224 │ │ │ │ + bl 0xfebce234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, lsr r9 @ │ │ │ │ + andlt pc, r5, r5, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr #30 │ │ │ │ + addeq r8, r9, r6, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce278 │ │ │ │ + bl 0xfebce288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 108), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, lsl #18 │ │ │ │ + andlt pc, r5, fp, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], r2 │ │ │ │ + addeq r8, r9, r2, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce2cc │ │ │ │ + bl 0xfebce2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, ror #17 │ │ │ │ + andlt pc, r5, r1, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror lr │ │ │ │ + addeq r8, r9, lr, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce320 │ │ │ │ + bl 0xfebce330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - @ instruction: 0xb005f8bb │ │ │ │ + mullt r5, r7, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr #28 │ │ │ │ + addeq r8, r9, sl, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce374 │ │ │ │ + bl 0xfebce384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, r1, r8 │ │ │ │ + andlt pc, r5, sp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], r6 │ │ │ │ + addeq r8, r9, r6, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce3c8 │ │ │ │ + bl 0xfebce3d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, ror #16 │ │ │ │ + andlt pc, r5, r3, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsl #27 │ │ │ │ + addeq r8, r9, r2, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce41c │ │ │ │ + bl 0xfebce42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, lsr r8 @ │ │ │ │ + andlt pc, r5, r9, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr #26 │ │ │ │ + addeq r8, r9, lr, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce470 │ │ │ │ + bl 0xfebce480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, lsl r8 @ │ │ │ │ + @ instruction: 0xf0ac6808 │ │ │ │ + andlt pc, r5, pc, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], sl │ │ │ │ + addeq r8, r9, sl, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce4c4 │ │ │ │ + bl 0xfebce4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, ror #31 │ │ │ │ + andlt pc, r5, r5, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl #25 │ │ │ │ + addeq r8, r9, r6, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce518 │ │ │ │ + bl 0xfebce528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asreq pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005ffbf │ │ │ │ + mullt r5, fp, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr ip │ │ │ │ + addeq r8, r9, r2, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce56c │ │ │ │ + bl 0xfebce57c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_usr, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r5, pc @ │ │ │ │ + andlt pc, r5, r1, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], lr │ │ │ │ + addeq r8, r9, lr, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce5c0 │ │ │ │ + bl 0xfebce5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, ror #30 │ │ │ │ + andlt pc, r5, r7, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl #23 │ │ │ │ + addeq r8, r9, sl, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce614 │ │ │ │ + bl 0xfebce624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41b8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, asr #30 │ │ │ │ + andlt pc, r5, sp, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr fp │ │ │ │ + addeq r8, r9, r6, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce668 │ │ │ │ + bl 0xfebce678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqppl ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsl pc @ │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, ror #21 │ │ │ │ + ldrdeq r8, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce6bc │ │ │ │ + bl 0xfebce6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, ror #29 │ │ │ │ + andlt pc, r5, r9, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsl #21 │ │ │ │ + addeq r8, r9, lr, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce710 │ │ │ │ + bl 0xfebce720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, asr #29 │ │ │ │ + mullt r5, pc, lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr sl │ │ │ │ + addeq r8, r9, sl, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce764 │ │ │ │ + bl 0xfebce774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r9, lr │ │ │ │ + andlt pc, r5, r5, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, ror #19 │ │ │ │ + ldrdeq r8, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce7b8 │ │ │ │ + bl 0xfebce7c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, ror #28 │ │ │ │ + andlt pc, r5, fp, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, r2, r9 │ │ │ │ + addeq r8, r9, r2, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce80c │ │ │ │ + bl 0xfebce81c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, asr #28 │ │ │ │ + andlt pc, r5, r1, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr r9 │ │ │ │ + addeq r8, r9, lr, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce860 │ │ │ │ + bl 0xfebce870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsl lr @ │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror #17 │ │ │ │ + ldrdeq r8, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce8b4 │ │ │ │ + bl 0xfebce8c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, sp, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, r6, r8 │ │ │ │ + addeq r8, r9, r6, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce908 │ │ │ │ + bl 0xfebce918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, asr #27 │ │ │ │ + andlt pc, r5, r3, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr #16 │ │ │ │ + addeq r8, r9, r2, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce95c │ │ │ │ + bl 0xfebce96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, sp, sp │ │ │ │ + andlt pc, r5, r9, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror #15 │ │ │ │ + ldrdeq r8, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce9b0 │ │ │ │ + bl 0xfebce9c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, ror sp @ │ │ │ │ + andlt pc, r5, pc, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, sl, r7 │ │ │ │ + addeq r8, r9, sl, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcea04 │ │ │ │ + bl 0xfebcea14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, asr #26 │ │ │ │ + andlt pc, r5, r5, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr #14 │ │ │ │ + addeq r8, r9, r6, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcea58 │ │ │ │ + bl 0xfebcea68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsl sp @ │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], r2 │ │ │ │ + addeq r8, r9, r2, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceaac │ │ │ │ + bl 0xfebceabc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, lr, r6 │ │ │ │ + addeq r8, r9, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceb00 │ │ │ │ + bl 0xfebceb10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, asr #25 │ │ │ │ + andlt pc, r5, r7, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr #12 │ │ │ │ + addeq r8, r9, sl, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceb54 │ │ │ │ + bl 0xfebceb64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, lsr #25 │ │ │ │ + andlt pc, r5, sp, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], r6 │ │ │ │ + addeq r8, r9, r6, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceba8 │ │ │ │ + bl 0xfebcebb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, ror ip @ │ │ │ │ + andlt pc, r5, r3, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr #11 │ │ │ │ + umulleq r8, r9, r2, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcebfc │ │ │ │ + bl 0xfebcec0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, asr #24 │ │ │ │ + andlt pc, r5, r9, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr #10 │ │ │ │ + addeq r8, r9, lr, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcec50 │ │ │ │ + bl 0xfebcec60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsr #24 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], sl │ │ │ │ + addeq r8, r9, sl, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceca4 │ │ │ │ + bl 0xfebcecb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr #9 │ │ │ │ + umulleq r8, r9, r6, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcecf8 │ │ │ │ + bl 0xfebced08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 100), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, asr #23 │ │ │ │ + andlt pc, r5, fp, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr r4 │ │ │ │ + addeq r8, r9, r2, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebced4c │ │ │ │ + bl 0xfebced5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, lsr #23 │ │ │ │ + andlt pc, r5, r1, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], lr │ │ │ │ + addeq r8, r9, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceda0 │ │ │ │ + bl 0xfebcedb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, ror fp @ │ │ │ │ + andlt pc, r5, r7, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr #7 │ │ │ │ + umulleq r8, r9, sl, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcedf4 │ │ │ │ + bl 0xfebcee04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, asr fp @ │ │ │ │ + andlt pc, r5, sp, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr r3 │ │ │ │ + addeq r8, r9, r6, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee48 │ │ │ │ + bl 0xfebcee58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsr #22 │ │ │ │ + andlt pc, r5, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsl #6 │ │ │ │ + strdeq r8, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee9c │ │ │ │ + bl 0xfebceeac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscs pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr #5 │ │ │ │ + umulleq r8, r9, lr, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceef0 │ │ │ │ + bl 0xfebcef00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, pc, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr r2 │ │ │ │ + addeq r8, r9, sl, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcef44 │ │ │ │ + bl 0xfebcef54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsr #21 │ │ │ │ + andlt pc, r5, r5, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl #4 │ │ │ │ + strdeq r8, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcef98 │ │ │ │ + bl 0xfebcefa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, ror sl @ │ │ │ │ + andlt pc, r5, fp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008981b2 │ │ │ │ + addeq r8, r9, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcefec │ │ │ │ + bl 0xfebceffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, asr sl @ │ │ │ │ + andlt pc, r5, r1, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr r1 │ │ │ │ + addeq r8, r9, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf040 │ │ │ │ + bl 0xfebcf050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R12_fiq, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsr #20 │ │ │ │ + andlt pc, r5, r7, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl #2 │ │ │ │ + strdeq r8, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf094 │ │ │ │ + bl 0xfebcf0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscc pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, lsl #20 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strheq r8, [r9], r6 │ │ │ │ + addeq r8, r9, r6, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf0e8 │ │ │ │ + bl 0xfebcf0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + @ instruction: 0xb005f9b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, rrx │ │ │ │ + addeq r8, r9, r2, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf13c │ │ │ │ + bl 0xfebcf14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsr #19 │ │ │ │ + andlt pc, r5, r9, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr │ │ │ │ + strdeq r7, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf190 │ │ │ │ + bl 0xfebcf1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsl #19 │ │ │ │ + andlt pc, r5, pc, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00897fba │ │ │ │ + addeq r7, r9, sl, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf1e4 │ │ │ │ + bl 0xfebcf1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, asr r9 @ │ │ │ │ + andlt pc, r5, r5, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror #30 │ │ │ │ + addeq r7, r9, r6, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf238 │ │ │ │ + bl 0xfebcf248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsr #18 │ │ │ │ + andlt pc, r5, fp, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl pc │ │ │ │ + addeq r7, r9, r2, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf28c │ │ │ │ + bl 0xfebcf29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r4, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, lsl #18 │ │ │ │ + andlt pc, r5, r1, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00897ebe │ │ │ │ + addeq r7, r9, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf2e0 │ │ │ │ + bl 0xfebcf2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + @ instruction: 0xb005f8b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror #28 │ │ │ │ + addeq r7, r9, sl, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf334 │ │ │ │ + bl 0xfebcf344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005f8b1 │ │ │ │ + andlt pc, r5, sp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl lr │ │ │ │ + addeq r7, r9, r6, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf388 │ │ │ │ + bl 0xfebcf398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsl #17 │ │ │ │ + andlt pc, r5, r3, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr #27 │ │ │ │ + @ instruction: 0x00897db2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf3dc │ │ │ │ + bl 0xfebcf3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, asr r8 @ │ │ │ │ + andlt pc, r5, r9, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror #26 │ │ │ │ + addeq r7, r9, lr, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf430 │ │ │ │ + bl 0xfebcf440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsr r8 @ │ │ │ │ + andlt pc, r5, pc, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl sp │ │ │ │ + addeq r7, r9, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf484 │ │ │ │ + bl 0xfebcf494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsl #16 │ │ │ │ + @ instruction: 0xf0ab6808 │ │ │ │ + andlt pc, r5, r5, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr #25 │ │ │ │ + @ instruction: 0x00897cb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf4d8 │ │ │ │ + bl 0xfebcf4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + @ instruction: 0xb005ffbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror ip │ │ │ │ + addeq r7, r9, r2, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf52c │ │ │ │ + bl 0xfebcf53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005ffb5 │ │ │ │ + mullt r5, r1, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl ip │ │ │ │ + addeq r7, r9, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf580 │ │ │ │ + bl 0xfebcf590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsl #31 │ │ │ │ + andlt pc, r5, r7, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr #23 │ │ │ │ + @ instruction: 0x00897bba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf5d4 │ │ │ │ + bl 0xfebcf5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, ror #30 │ │ │ │ + andlt pc, r5, sp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror fp │ │ │ │ + addeq r7, r9, r6, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf628 │ │ │ │ + bl 0xfebcf638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31acf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsr pc @ │ │ │ │ + andlt pc, r5, r3, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr #22 │ │ │ │ + addeq r7, r9, r2, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf67c │ │ │ │ + bl 0xfebcf68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsl #30 │ │ │ │ + andlt pc, r5, r9, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr #21 │ │ │ │ + @ instruction: 0x00897abe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf6d0 │ │ │ │ + bl 0xfebcf6e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, ror #29 │ │ │ │ + @ instruction: 0xb005febf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror sl │ │ │ │ + addeq r7, r9, sl, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf724 │ │ │ │ + bl 0xfebcf734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005feb9 │ │ │ │ + mullt r5, r5, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr #20 │ │ │ │ + addeq r7, r9, r6, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf778 │ │ │ │ + bl 0xfebcf788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsl #29 │ │ │ │ + andlt pc, r5, fp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], r2 │ │ │ │ + addeq r7, r9, r2, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf7cc │ │ │ │ + bl 0xfebcf7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, ror #28 │ │ │ │ + andlt pc, r5, r1, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror r9 │ │ │ │ + addeq r7, r9, lr, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf820 │ │ │ │ + bl 0xfebcf830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsr lr @ │ │ │ │ + andlt pc, r5, r7, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr #18 │ │ │ │ + addeq r7, r9, sl, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf874 │ │ │ │ + bl 0xfebcf884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsl lr @ │ │ │ │ + andlt pc, r5, sp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], r6 │ │ │ │ + addeq r7, r9, r6, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf8c8 │ │ │ │ + bl 0xfebcf8d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, ror #27 │ │ │ │ + andlt pc, r5, r3, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl #17 │ │ │ │ + addeq r7, r9, r2, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf91c │ │ │ │ + bl 0xfebcf92c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fdbd │ │ │ │ + mullt r5, r9, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr #16 │ │ │ │ + addeq r7, r9, lr, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf970 │ │ │ │ + bl 0xfebcf980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, r3, sp │ │ │ │ + andlt pc, r5, pc, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], sl │ │ │ │ + addeq r7, r9, sl, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf9c4 │ │ │ │ + bl 0xfebcf9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, ror #26 │ │ │ │ + andlt pc, r5, r5, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl #15 │ │ │ │ + addeq r7, r9, r6, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa18 │ │ │ │ + bl 0xfebcfa28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrne pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsr sp @ │ │ │ │ + andlt pc, r5, fp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr r7 │ │ │ │ + addeq r7, r9, r2, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa6c │ │ │ │ + bl 0xfebcfa7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_usr, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsl sp @ │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], lr │ │ │ │ + addeq r7, r9, lr, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfac0 │ │ │ │ + bl 0xfebcfad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, ror #25 │ │ │ │ + andlt pc, r5, r7, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl #13 │ │ │ │ + addeq r7, r9, sl, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb14 │ │ │ │ + bl 0xfebcfb24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, asr #25 │ │ │ │ + mullt r5, sp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr r6 │ │ │ │ + addeq r7, r9, r6, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb68 │ │ │ │ + bl 0xfebcfb78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, r7, ip │ │ │ │ + andlt pc, r5, r3, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror #11 │ │ │ │ + ldrdeq r7, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfbbc │ │ │ │ + bl 0xfebcfbcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, ror #24 │ │ │ │ + andlt pc, r5, r9, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl #11 │ │ │ │ + addeq r7, r9, lr, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc10 │ │ │ │ + bl 0xfebcfc20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, asr #24 │ │ │ │ + andlt pc, r5, pc, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr r5 │ │ │ │ + addeq r7, r9, sl, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc64 │ │ │ │ + bl 0xfebcfc74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsl ip @ │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror #9 │ │ │ │ + ldrdeq r7, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfcb8 │ │ │ │ + bl 0xfebcfcc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21bcf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, ror #23 │ │ │ │ + andlt pc, r5, fp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, r2, r4 │ │ │ │ + addeq r7, r9, r2, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfd0c │ │ │ │ + bl 0xfebcfd1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, asr #23 │ │ │ │ + andlt pc, r5, r1, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr r4 │ │ │ │ + addeq r7, r9, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfd60 │ │ │ │ + bl 0xfebcfd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, fp, fp │ │ │ │ + andlt pc, r5, r7, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror #7 │ │ │ │ + ldrdeq r7, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfdb4 │ │ │ │ + bl 0xfebcfdc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, ror fp @ │ │ │ │ + andlt pc, r5, sp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, r6, r3 │ │ │ │ + addeq r7, r9, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfe08 │ │ │ │ + bl 0xfebcfe18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, asr #22 │ │ │ │ + andlt pc, r5, r3, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr #6 │ │ │ │ + addeq r7, r9, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfe5c │ │ │ │ + bl 0xfebcfe6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsl fp @ │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror #5 │ │ │ │ + ldrdeq r7, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfeb0 │ │ │ │ + bl 0xfebcfec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, pc, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, sl, r2 │ │ │ │ + addeq r7, r9, sl, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcff04 │ │ │ │ + bl 0xfebcff14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, asr #21 │ │ │ │ + andlt pc, r5, r5, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr #4 │ │ │ │ + addeq r7, r9, r6, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcff58 │ │ │ │ + bl 0xfebcff68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, pc, sl @ │ │ │ │ + andlt pc, r5, fp, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], r2 │ │ │ │ + addeq r7, r9, r2, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcffac │ │ │ │ + bl 0xfebcffbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, ror sl @ │ │ │ │ + andlt pc, r5, r1, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, lr, r1 │ │ │ │ + addeq r7, r9, lr, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0000 │ │ │ │ + bl 0xfebd0010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, asr #20 │ │ │ │ + andlt pc, r5, r7, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr #2 │ │ │ │ + addeq r7, r9, sl, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0054 │ │ │ │ + bl 0xfebd0064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsr #20 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], r6 │ │ │ │ + addeq r7, r9, r6, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd00a8 │ │ │ │ + bl 0xfebd00b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr #1 │ │ │ │ + umulleq r7, r9, r2, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd00fc │ │ │ │ + bl 0xfebd010c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 104), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, asr #19 │ │ │ │ + andlt pc, r5, r9, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr #32 │ │ │ │ + addeq r7, r9, lr, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0150 │ │ │ │ + bl 0xfebd0160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsr #19 │ │ │ │ + andlt pc, r5, pc, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r6, [r9], sl │ │ │ │ + addeq r6, r9, sl, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd01a4 │ │ │ │ + bl 0xfebd01b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, ror r9 @ │ │ │ │ + andlt pc, r5, r5, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsr #31 │ │ │ │ + umulleq r6, r9, r6, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd01f8 │ │ │ │ + bl 0xfebd0208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, asr #18 │ │ │ │ + andlt pc, r5, fp, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, asr pc │ │ │ │ + addeq r6, r9, r2, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd024c │ │ │ │ + bl 0xfebd025c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsr #18 │ │ │ │ + andlt pc, r5, r1, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r6, [r9], lr │ │ │ │ + addeq r6, r9, lr, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd02a0 │ │ │ │ + bl 0xfebd02b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsr #29 │ │ │ │ + umulleq r6, r9, sl, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd02f4 │ │ │ │ + bl 0xfebd0304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, sp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, asr lr │ │ │ │ + addeq r6, r9, r6, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0348 │ │ │ │ + bl 0xfebd0358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsr #17 │ │ │ │ + andlt pc, r5, r3, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsl #28 │ │ │ │ + strdeq r6, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd039c │ │ │ │ + bl 0xfebd03ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, ror r8 @ │ │ │ │ + andlt pc, r5, r9, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsr #27 │ │ │ │ + umulleq r6, r9, lr, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd03f0 │ │ │ │ + bl 0xfebd0400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, asr r8 @ │ │ │ │ + andlt pc, r5, pc, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, asr sp │ │ │ │ + addeq r6, r9, sl, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0444 │ │ │ │ + bl 0xfebd0454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsr #16 │ │ │ │ + andlt pc, r5, r5, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsl #26 │ │ │ │ + strdeq r6, [r9], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0498 │ │ │ │ + bl 0xfebd04a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00896cb2 │ │ │ │ + addeq r6, r9, r2, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd04ec │ │ │ │ + bl 0xfebd04fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + @ instruction: 0xb005ffb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, asr ip │ │ │ │ + addeq r6, r9, lr, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0540 │ │ │ │ + bl 0xfebd0550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, lsr #31 │ │ │ │ + andlt pc, r5, r7, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsl #24 │ │ │ │ + strdeq r6, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0594 │ │ │ │ + bl 0xfebd05a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r0, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsl #31 │ │ │ │ + andlt pc, r5, sp, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00896bb6 │ │ │ │ + addeq r6, r9, r6, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd05e8 │ │ │ │ + bl 0xfebd05f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, asr pc @ │ │ │ │ + andlt pc, r5, r3, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, ror #22 │ │ │ │ + addeq r6, r9, r2, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd063c │ │ │ │ + bl 0xfebd064c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, lsr #30 │ │ │ │ + andlt pc, r5, r9, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsl #22 │ │ │ │ + strdeq r6, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0690 │ │ │ │ + bl 0xfebd06a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, lsl #30 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00896aba │ │ │ │ + addeq r6, r9, sl, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd06e4 │ │ │ │ + bl 0xfebd06f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005feb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, ror #20 │ │ │ │ + addeq r6, r9, r6, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0738 │ │ │ │ + bl 0xfebd0748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, lsr #29 │ │ │ │ + andlt pc, r5, fp, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsl sl │ │ │ │ + addeq r6, r9, r2, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd078c │ │ │ │ + bl 0xfebd079c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, lsl #29 │ │ │ │ + andlt pc, r5, r1, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008969be │ │ │ │ + addeq r6, r9, lr, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd07e0 │ │ │ │ + bl 0xfebd07f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, asr lr @ │ │ │ │ + andlt pc, r5, r7, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, ror #18 │ │ │ │ + addeq r6, r9, sl, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0834 │ │ │ │ + bl 0xfebd0844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsr lr @ │ │ │ │ + andlt pc, r5, sp, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsl r9 │ │ │ │ + addeq r6, r9, r6, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0888 │ │ │ │ + bl 0xfebd0898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, lsl #28 │ │ │ │ + andlt pc, r5, r3, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, asr #17 │ │ │ │ + @ instruction: 0x008968b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd08dc │ │ │ │ + bl 0xfebd08ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + @ instruction: 0xb005fdb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, ror #16 │ │ │ │ + addeq r6, r9, lr, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0930 │ │ │ │ + bl 0xfebd0940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - @ instruction: 0xb005fdb3 │ │ │ │ + andlt pc, r5, pc, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsl r8 │ │ │ │ + addeq r6, r9, sl, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0984 │ │ │ │ + bl 0xfebd0994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, lsl #27 │ │ │ │ + andlt pc, r5, r5, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, asr #15 │ │ │ │ + @ instruction: 0x008967b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd09d8 │ │ │ │ + bl 0xfebd09e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, asr sp @ │ │ │ │ + andlt pc, r5, fp, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, ror r7 │ │ │ │ + addeq r6, r9, r2, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0a2c │ │ │ │ + bl 0xfebd0a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, lsr sp @ │ │ │ │ + andlt pc, r5, r1, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsl r7 │ │ │ │ + addeq r6, r9, lr, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0a80 │ │ │ │ + bl 0xfebd0a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, lsl #26 │ │ │ │ + andlt pc, r5, r7, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, asr #13 │ │ │ │ + @ instruction: 0x008966ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0ad4 │ │ │ │ + bl 0xfebd0ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, ror #25 │ │ │ │ + @ instruction: 0xb005fcbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, ror r6 │ │ │ │ + addeq r6, r9, r6, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0b28 │ │ │ │ + bl 0xfebd0b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - @ instruction: 0xb005fcb7 │ │ │ │ + mullt r5, r3, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsr #12 │ │ │ │ + addeq r6, r9, r2, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0b7c │ │ │ │ + bl 0xfebd0b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf9ccf0aa │ │ │ │ + @ instruction: 0xf9a8f0aa │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r4, r3, lsl #25 │ │ │ │ + andlt pc, r4, pc, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - @ instruction: 0x008965b2 │ │ │ │ + addeq r6, r9, r2, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0be4 │ │ │ │ + bl 0xfebd0bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf998f0aa │ │ │ │ + @ instruction: 0xf974f0aa │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r4, pc, asr #24 │ │ │ │ + andlt pc, r4, fp, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r6, r9, sl, asr #10 │ │ │ │ + addeq r6, r9, sl, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0c4c │ │ │ │ + bl 0xfebd0c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffe35d2a │ │ │ │ + blx 0xff535d3a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r9], lr │ │ │ │ + addeq r6, r9, lr, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0ca0 │ │ │ │ + bl 0xfebd0cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff3b5d7e │ │ │ │ + blx 0xfeab5d8e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, lsr #9 │ │ │ │ + umulleq r6, r9, sl, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0cf4 │ │ │ │ + bl 0xfebd0d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe935dd2 │ │ │ │ + blx 0x2035de2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, asr r4 │ │ │ │ + addeq r6, r9, r6, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d48 │ │ │ │ + bl 0xfebd0d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1eb5e26 │ │ │ │ + blx 0x15b5e36 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, lsl #8 │ │ │ │ + strdeq r6, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d9c │ │ │ │ + bl 0xfebd0dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1435e7a │ │ │ │ + blx 0xb35e8a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, lsr #7 │ │ │ │ + umulleq r6, r9, lr, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0df0 │ │ │ │ + bl 0xfebd0e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x9b5ece │ │ │ │ + blx 0xb5ede │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, asr r3 │ │ │ │ + addeq r6, r9, sl, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0e44 │ │ │ │ + bl 0xfebd0e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfff35f20 │ │ │ │ + blx 0xff635f30 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, lsl #6 │ │ │ │ + strdeq r6, [r9], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0e98 │ │ │ │ + bl 0xfebd0ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff4b5f74 │ │ │ │ + blx 0xfebb5f84 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008962b2 │ │ │ │ + addeq r6, r9, r2, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0eec │ │ │ │ + bl 0xfebd0efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfea35fc8 │ │ │ │ + blx 0xfe135fd8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, asr r2 │ │ │ │ + addeq r6, r9, lr, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0f40 │ │ │ │ + bl 0xfebd0f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1fb601c │ │ │ │ + blx 0x16b602c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, lsl #4 │ │ │ │ + strdeq r6, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0f94 │ │ │ │ + bl 0xfebd0fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1536070 │ │ │ │ + blx 0xc36080 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008961b6 │ │ │ │ + addeq r6, r9, r6, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0fe8 │ │ │ │ + bl 0xfebd0ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xab60c4 │ │ │ │ + blx 0x1b60d4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, ror #2 │ │ │ │ + addeq r6, r9, r2, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd103c │ │ │ │ + bl 0xfebd104c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9fef0aa │ │ │ │ + @ instruction: 0xf9daf0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, lsl #2 │ │ │ │ + strdeq r6, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1090 │ │ │ │ + bl 0xfebd10a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9d4f0aa │ │ │ │ + @ instruction: 0xf9b0f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strheq r6, [r9], sl │ │ │ │ + addeq r6, r9, sl, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd10e4 │ │ │ │ + bl 0xfebd10f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9aaf0aa │ │ │ │ + @ instruction: 0xf986f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, rrx │ │ │ │ + addeq r6, r9, r6, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1138 │ │ │ │ + bl 0xfebd1148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf980f0aa │ │ │ │ + @ instruction: 0xf95cf0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, lsl r0 │ │ │ │ + addeq r6, r9, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd118c │ │ │ │ + bl 0xfebd119c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf956f0aa │ │ │ │ + @ instruction: 0xf932f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00895fbe │ │ │ │ + addeq r5, r9, lr, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd11e0 │ │ │ │ + bl 0xfebd11f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf92cf0aa │ │ │ │ + @ instruction: 0xf908f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror #30 │ │ │ │ + addeq r5, r9, sl, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1234 │ │ │ │ + bl 0xfebd1244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vqdmulh.s d23, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf902f0aa │ │ │ │ + @ instruction: 0xf8def0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl pc │ │ │ │ + addeq r5, r9, r6, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1288 │ │ │ │ + bl 0xfebd1298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8d8f0aa │ │ │ │ + @ instruction: 0xf8b4f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr #29 │ │ │ │ + @ instruction: 0x00895eb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd12dc │ │ │ │ + bl 0xfebd12ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8aef0aa │ │ │ │ + @ instruction: 0xf88af0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror #28 │ │ │ │ + addeq r5, r9, lr, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1330 │ │ │ │ + bl 0xfebd1340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d17, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf884f0aa │ │ │ │ + @ instruction: 0xf860f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl lr │ │ │ │ + addeq r5, r9, sl, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1384 │ │ │ │ + bl 0xfebd1394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf85af0aa │ │ │ │ + @ instruction: 0xf836f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr #27 │ │ │ │ + @ instruction: 0x00895db6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd13d8 │ │ │ │ + bl 0xfebd13e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf830f0aa │ │ │ │ + @ instruction: 0xf80cf0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror sp │ │ │ │ + addeq r5, r9, r2, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd142c │ │ │ │ + bl 0xfebd143c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf806f0aa │ │ │ │ + @ instruction: 0xffe2f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl sp │ │ │ │ + addeq r5, r9, lr, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1480 │ │ │ │ + bl 0xfebd1490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffdcf0a9 │ │ │ │ + @ instruction: 0xffb8f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr #25 │ │ │ │ + @ instruction: 0x00895cba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd14d4 │ │ │ │ + bl 0xfebd14e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffb2f0a9 │ │ │ │ + @ instruction: 0xff8ef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror ip │ │ │ │ + addeq r5, r9, r6, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1528 │ │ │ │ + bl 0xfebd1538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff88f0a9 │ │ │ │ + @ instruction: 0xff64f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr #24 │ │ │ │ + addeq r5, r9, r2, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd157c │ │ │ │ + bl 0xfebd158c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff5ef0a9 │ │ │ │ + @ instruction: 0xff3af0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr #23 │ │ │ │ + @ instruction: 0x00895bbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd15d0 │ │ │ │ + bl 0xfebd15e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff34f0a9 │ │ │ │ + @ instruction: 0xff10f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror fp │ │ │ │ + addeq r5, r9, sl, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1624 │ │ │ │ + bl 0xfebd1634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff0af0a9 │ │ │ │ + cdp2 0, 14, cr15, cr6, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr #22 │ │ │ │ + addeq r5, r9, r6, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1678 │ │ │ │ + bl 0xfebd1688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 14, cr15, cr0, cr9, {5} │ │ │ │ + cdp2 0, 11, cr15, cr12, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], r2 │ │ │ │ + addeq r5, r9, r2, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd16cc │ │ │ │ + bl 0xfebd16dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c05cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 11, cr15, cr6, cr9, {5} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror sl │ │ │ │ + addeq r5, r9, lr, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1720 │ │ │ │ + bl 0xfebd1730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d22, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 8, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 0, 6, cr15, cr8, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr #20 │ │ │ │ + addeq r5, r9, sl, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1774 │ │ │ │ + bl 0xfebd1784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c06cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 6, cr15, cr2, cr9, {5} │ │ │ │ + cdp2 0, 3, cr15, cr14, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], r6 │ │ │ │ + addeq r5, r9, r6, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd17c8 │ │ │ │ + bl 0xfebd17d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 3, cr15, cr8, cr9, {5} │ │ │ │ + cdp2 0, 1, cr15, cr4, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsl #19 │ │ │ │ + addeq r5, r9, r2, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd181c │ │ │ │ + bl 0xfebd182c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 0, cr15, cr14, cr9, {5} │ │ │ │ + stc2l 0, cr15, [sl, #676]! @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr #18 │ │ │ │ + addeq r5, r9, lr, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1870 │ │ │ │ + bl 0xfebd1880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r4, #676]! @ 0x2a4 │ │ │ │ + stc2l 0, cr15, [r0, #676] @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], sl │ │ │ │ + addeq r5, r9, sl, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd18c4 │ │ │ │ + bl 0xfebd18d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [sl, #676]! @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [r6, #676] @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl #17 │ │ │ │ + addeq r5, r9, r6, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1918 │ │ │ │ + bl 0xfebd1928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r0, #676] @ 0x2a4 │ │ │ │ + stc2l 0, cr15, [ip, #-676]! @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr r8 │ │ │ │ + addeq r5, r9, r2, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd196c │ │ │ │ + bl 0xfebd197c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r6, #-676]! @ 0xfffffd5c │ │ │ │ + stc2l 0, cr15, [r2, #-676] @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], lr │ │ │ │ + addeq r5, r9, lr, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd19c0 │ │ │ │ + bl 0xfebd19d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c02cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [ip, #-676]! @ 0xfffffd5c │ │ │ │ + ldc2 0, cr15, [r8, #-676] @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl #15 │ │ │ │ + addeq r5, r9, sl, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a14 │ │ │ │ + bl 0xfebd1a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c03cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r2, #-676] @ 0xfffffd5c │ │ │ │ + stc2l 0, cr15, [lr], #676 @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr r7 │ │ │ │ + addeq r5, r9, r6, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a68 │ │ │ │ + bl 0xfebd1a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r8], #676 @ 0x2a4 │ │ │ │ + stc2l 0, cr15, [r4], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror #13 │ │ │ │ + ldrdeq r5, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1abc │ │ │ │ + bl 0xfebd1acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [lr], #676 @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [sl], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl #13 │ │ │ │ + addeq r5, r9, lr, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b10 │ │ │ │ + bl 0xfebd1b20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4], {169} @ 0xa9 │ │ │ │ + ldc2l 0, cr15, [r0], #-676 @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr r6 │ │ │ │ + addeq r5, r9, sl, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b64 │ │ │ │ + bl 0xfebd1b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [sl], #-676 @ 0xfffffd5c │ │ │ │ + mcrr2 0, 10, pc, r6, cr9 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror #11 │ │ │ │ + ldrdeq r5, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1bb8 │ │ │ │ + bl 0xfebd1bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcrr2 0, 10, pc, r0, cr9 @ │ │ │ │ + ldc2 0, cr15, [ip], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r2, r5 │ │ │ │ + addeq r5, r9, r2, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1c0c │ │ │ │ + bl 0xfebd1c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r6], {169} @ 0xa9 │ │ │ │ + blx 0xffd36cf6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr r5 │ │ │ │ + addeq r5, r9, lr, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1c60 │ │ │ │ + bl 0xfebd1c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffbb6d3a │ │ │ │ + blx 0xff2b6d4a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror #9 │ │ │ │ + ldrdeq r5, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1cb4 │ │ │ │ + bl 0xfebd1cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff136d8e │ │ │ │ + blx 0xfe836d9e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r6, r4 │ │ │ │ + addeq r5, r9, r6, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1d08 │ │ │ │ + bl 0xfebd1d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe6b6de2 │ │ │ │ + blx 0x1db6df2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr #8 │ │ │ │ + addeq r5, r9, r2, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1d5c │ │ │ │ + bl 0xfebd1d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1c36e36 │ │ │ │ + blx 0x1336e46 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror #7 │ │ │ │ + ldrdeq r5, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1db0 │ │ │ │ + bl 0xfebd1dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x11b6e8a │ │ │ │ + blx 0x8b6e9a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, sl, r3 │ │ │ │ + addeq r5, r9, sl, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1e04 │ │ │ │ + bl 0xfebd1e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x736ede │ │ │ │ + blx 0xffe36eec │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr #6 │ │ │ │ + addeq r5, r9, r6, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1e58 │ │ │ │ + bl 0xfebd1e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffcb6f30 │ │ │ │ + blx 0xff3b6f40 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], r2 │ │ │ │ + addeq r5, r9, r2, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1eac │ │ │ │ + bl 0xfebd1ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff236f84 │ │ │ │ + blx 0xfe936f94 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, lr, r2 │ │ │ │ + addeq r5, r9, lr, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1f00 │ │ │ │ + bl 0xfebd1f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe7b6fd8 │ │ │ │ + blx 0x1eb6fe8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr #4 │ │ │ │ + addeq r5, r9, sl, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1f54 │ │ │ │ + bl 0xfebd1f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1d3702c │ │ │ │ + blx 0x143703c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], r6 │ │ │ │ + addeq r5, r9, r6, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1fa8 │ │ │ │ + bl 0xfebd1fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x12b7080 │ │ │ │ + blx 0x9b7090 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr #3 │ │ │ │ + umulleq r5, r9, r2, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ffc │ │ │ │ + bl 0xfebd200c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x8370d4 │ │ │ │ + @ instruction: 0xf9faf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr #2 │ │ │ │ + addeq r5, r9, lr, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2050 │ │ │ │ + bl 0xfebd2060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9f4f0a9 │ │ │ │ + @ instruction: 0xf9d0f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], sl │ │ │ │ + addeq r5, r9, sl, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd20a4 │ │ │ │ + bl 0xfebd20b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9caf0a9 │ │ │ │ + @ instruction: 0xf9a6f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr #1 │ │ │ │ + umulleq r5, r9, r6, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd20f8 │ │ │ │ + bl 0xfebd2108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9a0f0a9 │ │ │ │ + @ instruction: 0xf97cf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr r0 │ │ │ │ + addeq r5, r9, r2, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd214c │ │ │ │ + bl 0xfebd215c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf976f0a9 │ │ │ │ + @ instruction: 0xf952f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], lr │ │ │ │ + addeq r4, r9, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd21a0 │ │ │ │ + bl 0xfebd21b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf94cf0a9 │ │ │ │ + @ instruction: 0xf928f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr #31 │ │ │ │ + umulleq r4, r9, sl, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd21f4 │ │ │ │ + bl 0xfebd2204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf922f0a9 │ │ │ │ + @ instruction: 0xf8fef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr pc │ │ │ │ + addeq r4, r9, r6, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2248 │ │ │ │ + bl 0xfebd2258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8f8f0a9 │ │ │ │ + @ instruction: 0xf8d4f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl #30 │ │ │ │ + strdeq r4, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd229c │ │ │ │ + bl 0xfebd22ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8cef0a9 │ │ │ │ + @ instruction: 0xf8aaf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr #29 │ │ │ │ + umulleq r4, r9, lr, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd22f0 │ │ │ │ + bl 0xfebd2300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8a4f0a9 │ │ │ │ + @ instruction: 0xf880f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr lr │ │ │ │ + addeq r4, r9, sl, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2344 │ │ │ │ + bl 0xfebd2354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf87af0a9 │ │ │ │ + @ instruction: 0xf856f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl #28 │ │ │ │ + strdeq r4, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2398 │ │ │ │ + bl 0xfebd23a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf850f0a9 │ │ │ │ + @ instruction: 0xf82cf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894db2 │ │ │ │ + addeq r4, r9, r2, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd23ec │ │ │ │ + bl 0xfebd23fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf826f0a9 │ │ │ │ + @ instruction: 0xf802f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr sp │ │ │ │ + addeq r4, r9, lr, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2440 │ │ │ │ + bl 0xfebd2450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfffcf0a8 │ │ │ │ + @ instruction: 0xffd8f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl #26 │ │ │ │ + strdeq r4, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2494 │ │ │ │ + bl 0xfebd24a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffd2f0a8 │ │ │ │ + @ instruction: 0xffaef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894cb6 │ │ │ │ + addeq r4, r9, r6, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd24e8 │ │ │ │ + bl 0xfebd24f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c04cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffa8f0a8 │ │ │ │ + @ instruction: 0xff84f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror #24 │ │ │ │ + addeq r4, r9, r2, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd253c │ │ │ │ + bl 0xfebd254c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff7ef0a8 │ │ │ │ + @ instruction: 0xff5af0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl #24 │ │ │ │ + strdeq r4, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2590 │ │ │ │ + bl 0xfebd25a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff54f0a8 │ │ │ │ + @ instruction: 0xff30f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894bba │ │ │ │ + addeq r4, r9, sl, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd25e4 │ │ │ │ + bl 0xfebd25f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff2af0a8 │ │ │ │ + @ instruction: 0xff06f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror #22 │ │ │ │ + addeq r4, r9, r6, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2638 │ │ │ │ + bl 0xfebd2648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff00f0a8 │ │ │ │ + cdp2 0, 13, cr15, cr12, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl fp │ │ │ │ + addeq r4, r9, r2, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd268c │ │ │ │ + bl 0xfebd269c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 13, cr15, cr6, cr8, {5} │ │ │ │ + cdp2 0, 11, cr15, cr2, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894abe │ │ │ │ + addeq r4, r9, lr, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd26e0 │ │ │ │ + bl 0xfebd26f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 10, cr15, cr12, cr8, {5} │ │ │ │ + cdp2 0, 8, cr15, cr8, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror #20 │ │ │ │ + addeq r4, r9, sl, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2734 │ │ │ │ + bl 0xfebd2744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 8, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 0, 5, cr15, cr14, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl sl │ │ │ │ + addeq r4, r9, r6, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2788 │ │ │ │ + bl 0xfebd2798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 5, cr15, cr8, cr8, {5} │ │ │ │ + cdp2 0, 3, cr15, cr4, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, asr #19 │ │ │ │ + @ instruction: 0x008949b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd27dc │ │ │ │ + bl 0xfebd27ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 2, cr15, cr14, cr8, {5} │ │ │ │ + cdp2 0, 0, cr15, cr10, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror #18 │ │ │ │ + addeq r4, r9, lr, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2830 │ │ │ │ + bl 0xfebd2840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 0, cr15, cr4, cr8, {5} │ │ │ │ + stc2l 0, cr15, [r0, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl r9 │ │ │ │ + addeq r4, r9, sl, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2884 │ │ │ │ + bl 0xfebd2894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl, #672] @ 0x2a0 │ │ │ │ + ldc2 0, cr15, [r6, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr #17 │ │ │ │ + @ instruction: 0x008948b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd28d8 │ │ │ │ + bl 0xfebd28e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r0, #672]! @ 0x2a0 │ │ │ │ + stc2 0, cr15, [ip, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror r8 │ │ │ │ + addeq r4, r9, r2, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd292c │ │ │ │ + bl 0xfebd293c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6, #672] @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [r2, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl r8 │ │ │ │ + addeq r4, r9, lr, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2980 │ │ │ │ + bl 0xfebd2990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip, #-672] @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [r8, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr #15 │ │ │ │ + @ instruction: 0x008947ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd29d4 │ │ │ │ + bl 0xfebd29e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r2, #-672]! @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [lr, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror r7 │ │ │ │ + addeq r4, r9, r6, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a28 │ │ │ │ + bl 0xfebd2a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8, #-672] @ 0xfffffd60 │ │ │ │ + stc2l 0, cr15, [r4], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr #14 │ │ │ │ + addeq r4, r9, r2, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a7c │ │ │ │ + bl 0xfebd2a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr], {168} @ 0xa8 │ │ │ │ + ldc2 0, cr15, [sl], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr #13 │ │ │ │ + @ instruction: 0x008946be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2ad0 │ │ │ │ + bl 0xfebd2ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4], #672 @ 0x2a0 │ │ │ │ + ldc2 0, cr15, [r0], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror r6 │ │ │ │ + addeq r4, r9, sl, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2b24 │ │ │ │ + bl 0xfebd2b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl], {168} @ 0xa8 │ │ │ │ + stc2l 0, cr15, [r6], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr #12 │ │ │ │ + addeq r4, r9, r6, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2b78 │ │ │ │ + bl 0xfebd2b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r0], #-672 @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [ip], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r2 │ │ │ │ + addeq r4, r9, r2, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2bcc │ │ │ │ + bl 0xfebd2bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r6], #-672 @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [r2], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror r5 │ │ │ │ + addeq r4, r9, lr, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2c20 │ │ │ │ + bl 0xfebd2c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip], {168} @ 0xa8 │ │ │ │ + blx 0xffab7d06 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr #10 │ │ │ │ + addeq r4, r9, sl, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2c74 │ │ │ │ + bl 0xfebd2c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff937d4a │ │ │ │ + blx 0xff037d5a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r6 │ │ │ │ + addeq r4, r9, r6, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2cc8 │ │ │ │ + bl 0xfebd2cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfeeb7d9e │ │ │ │ + blx 0xfe5b7dae │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl #9 │ │ │ │ + addeq r4, r9, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d1c │ │ │ │ + bl 0xfebd2d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe437df2 │ │ │ │ + blx 0x1b37e02 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr #8 │ │ │ │ + addeq r4, r9, lr, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d70 │ │ │ │ + bl 0xfebd2d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x19b7e46 │ │ │ │ + blx 0x10b7e56 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], sl │ │ │ │ + addeq r4, r9, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2dc4 │ │ │ │ + bl 0xfebd2dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xf37e9a │ │ │ │ + blx 0x637eaa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl #7 │ │ │ │ + addeq r4, r9, r6, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e18 │ │ │ │ + bl 0xfebd2e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x4b7eee │ │ │ │ + blx 0xffbb7efc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr r3 │ │ │ │ + addeq r4, r9, r2, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e6c │ │ │ │ + bl 0xfebd2e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffa37f40 │ │ │ │ + blx 0xff137f50 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], lr │ │ │ │ + addeq r4, r9, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2ec0 │ │ │ │ + bl 0xfebd2ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfefb7f94 │ │ │ │ + blx 0xfe6b7fa4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl #5 │ │ │ │ + addeq r4, r9, sl, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f14 │ │ │ │ + bl 0xfebd2f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe537fe8 │ │ │ │ + blx 0x1c37ff8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr r2 │ │ │ │ + addeq r4, r9, r6, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f68 │ │ │ │ + bl 0xfebd2f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1ab803c │ │ │ │ + blx 0x11b804c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror #3 │ │ │ │ + ldrdeq r4, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2fbc │ │ │ │ + bl 0xfebd2fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1038090 │ │ │ │ + blx 0x7380a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl #3 │ │ │ │ + addeq r4, r9, lr, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3010 │ │ │ │ + bl 0xfebd3020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x5b80e4 │ │ │ │ + @ instruction: 0xf9f0f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr r1 │ │ │ │ + addeq r4, r9, sl, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3064 │ │ │ │ + bl 0xfebd3074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9eaf0a8 │ │ │ │ + @ instruction: 0xf9c6f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror #1 │ │ │ │ + ldrdeq r4, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd30b8 │ │ │ │ + bl 0xfebd30c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9c0f0a8 │ │ │ │ + @ instruction: 0xf99cf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, r2, r0 │ │ │ │ + addeq r4, r9, r2, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd310c │ │ │ │ + bl 0xfebd311c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf996f0a8 │ │ │ │ + @ instruction: 0xf972f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr r0 │ │ │ │ + addeq r4, r9, lr, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3160 │ │ │ │ + bl 0xfebd3170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf96cf0a8 │ │ │ │ + @ instruction: 0xf948f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, ror #31 │ │ │ │ + ldrdeq r3, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd31b4 │ │ │ │ + bl 0xfebd31c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf942f0a8 │ │ │ │ + @ instruction: 0xf91ef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, r6, pc @ │ │ │ │ + addeq r3, r9, r6, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3208 │ │ │ │ + bl 0xfebd3218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf918f0a8 │ │ │ │ + @ instruction: 0xf8f4f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr #30 │ │ │ │ + addeq r3, r9, r2, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd325c │ │ │ │ + bl 0xfebd326c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8eef0a8 │ │ │ │ + @ instruction: 0xf8caf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, ror #29 │ │ │ │ + ldrdeq r3, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd32b0 │ │ │ │ + bl 0xfebd32c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8c4f0a8 │ │ │ │ + @ instruction: 0xf8a0f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, sl, lr │ │ │ │ + addeq r3, r9, sl, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3304 │ │ │ │ + bl 0xfebd3314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf89af0a8 │ │ │ │ + @ instruction: 0xf876f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, asr #28 │ │ │ │ + addeq r3, r9, r6, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3358 │ │ │ │ + bl 0xfebd3368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf870f0a8 │ │ │ │ + @ instruction: 0xf84cf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], r2 │ │ │ │ + addeq r3, r9, r2, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd33ac │ │ │ │ + bl 0xfebd33bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf846f0a8 │ │ │ │ + @ instruction: 0xf822f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, lr, sp │ │ │ │ + addeq r3, r9, lr, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3400 │ │ │ │ + bl 0xfebd3410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c06cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf81cf0a8 │ │ │ │ + @ instruction: 0xfff8f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, asr #26 │ │ │ │ + addeq r3, r9, sl, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3454 │ │ │ │ + bl 0xfebd3464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfff2f0a7 │ │ │ │ + @ instruction: 0xffcef0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], r6 │ │ │ │ + addeq r3, r9, r6, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd34a8 │ │ │ │ + bl 0xfebd34b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d16, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffc8f0a7 │ │ │ │ + @ instruction: 0xffa4f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsr #25 │ │ │ │ + umulleq r3, r9, r2, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd34fc │ │ │ │ + bl 0xfebd350c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff9ef0a7 │ │ │ │ + @ instruction: 0xff7af0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, asr #24 │ │ │ │ + addeq r3, r9, lr, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3550 │ │ │ │ + bl 0xfebd3560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff74f0a7 │ │ │ │ + @ instruction: 0xff50f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], sl │ │ │ │ + addeq r3, r9, sl, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd35a4 │ │ │ │ + bl 0xfebd35b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff4af0a7 │ │ │ │ + @ instruction: 0xff26f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsr #23 │ │ │ │ + umulleq r3, r9, r6, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd35f8 │ │ │ │ + bl 0xfebd3608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff20f0a7 │ │ │ │ + cdp2 0, 15, cr15, cr12, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr fp │ │ │ │ + addeq r3, r9, r2, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd364c │ │ │ │ + bl 0xfebd365c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d0, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 15, cr15, cr6, cr7, {5} │ │ │ │ + cdp2 0, 13, cr15, cr2, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], lr │ │ │ │ + addeq r3, r9, lr, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd36a0 │ │ │ │ + bl 0xfebd36b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr12, cr7, {5} │ │ │ │ + cdp2 0, 10, cr15, cr8, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsr #21 │ │ │ │ + umulleq r3, r9, sl, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd36f4 │ │ │ │ + bl 0xfebd3704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 10, cr15, cr2, cr7, {5} │ │ │ │ + cdp2 0, 7, cr15, cr14, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, asr sl │ │ │ │ + addeq r3, r9, r6, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3748 │ │ │ │ + bl 0xfebd3758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 7, cr15, cr8, cr7, {5} │ │ │ │ + cdp2 0, 5, cr15, cr4, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsl #20 │ │ │ │ + strdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd379c │ │ │ │ + bl 0xfebd37ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 0, 2, cr15, cr10, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsr #19 │ │ │ │ + umulleq r3, r9, lr, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd37f0 │ │ │ │ + bl 0xfebd3800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 2, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 0, 0, cr15, cr0, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, asr r9 │ │ │ │ + addeq r3, r9, sl, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3844 │ │ │ │ + bl 0xfebd3854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl, #668]! @ 0x29c │ │ │ │ + ldc2l 0, cr15, [r6, #668] @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsl #18 │ │ │ │ + strdeq r3, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3898 │ │ │ │ + bl 0xfebd38a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r0, #668] @ 0x29c │ │ │ │ + stc2 0, cr15, [ip, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008938b2 │ │ │ │ + addeq r3, r9, r2, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd38ec │ │ │ │ + bl 0xfebd38fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6, #668]! @ 0x29c │ │ │ │ + stc2 0, cr15, [r2, #668] @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, asr r8 │ │ │ │ + addeq r3, r9, lr, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3940 │ │ │ │ + bl 0xfebd3950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2l 0, cr15, [r8, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsl #16 │ │ │ │ + strdeq r3, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3994 │ │ │ │ + bl 0xfebd39a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2, #-668] @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [lr, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008937b6 │ │ │ │ + addeq r3, r9, r6, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd39e8 │ │ │ │ + bl 0xfebd39f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8, #-668]! @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [r4, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, ror #14 │ │ │ │ + addeq r3, r9, r2, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3a3c │ │ │ │ + bl 0xfebd3a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr], #668 @ 0x29c │ │ │ │ + ldc2l 0, cr15, [sl], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsl #14 │ │ │ │ + strdeq r3, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3a90 │ │ │ │ + bl 0xfebd3aa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4], {167} @ 0xa7 │ │ │ │ + ldc2 0, cr15, [r0], #668 @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008936ba │ │ │ │ + addeq r3, r9, sl, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3ae4 │ │ │ │ + bl 0xfebd3af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl], #668 @ 0x29c │ │ │ │ + stc2 0, cr15, [r6], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, ror #12 │ │ │ │ + addeq r3, r9, r6, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3b38 │ │ │ │ + bl 0xfebd3b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0], {167} @ 0xa7 │ │ │ │ + mrrc2 0, 10, pc, ip, cr7 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsl r6 │ │ │ │ + addeq r3, r9, r2, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3b8c │ │ │ │ + bl 0xfebd3b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 10, pc, r6, cr7 @ │ │ │ │ + ldc2 0, cr15, [r2], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008935be │ │ │ │ + addeq r3, r9, lr, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3be0 │ │ │ │ + bl 0xfebd3bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip], #-668 @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, ror #10 │ │ │ │ + addeq r3, r9, sl, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3c34 │ │ │ │ + bl 0xfebd3c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2], {167} @ 0xa7 │ │ │ │ + blx 0xff838d16 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsl r5 │ │ │ │ + addeq r3, r9, r6, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3c88 │ │ │ │ + bl 0xfebd3c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff6b8d5a │ │ │ │ + blx 0xfedb8d6a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr #9 │ │ │ │ + @ instruction: 0x008934b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3cdc │ │ │ │ + bl 0xfebd3cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfec38dae │ │ │ │ + blx 0xfe338dbe │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, ror #8 │ │ │ │ + addeq r3, r9, lr, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d30 │ │ │ │ + bl 0xfebd3d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, lsl #23 │ │ │ │ + andlt pc, r3, r3, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsl r4 │ │ │ │ + addeq r3, r9, sl, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d80 │ │ │ │ + bl 0xfebd3d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, asr fp @ │ │ │ │ + andlt pc, r3, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, asr #7 │ │ │ │ + @ instruction: 0x008933ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3dd0 │ │ │ │ + bl 0xfebd3de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, lsr fp @ │ │ │ │ + andlt pc, r3, r3, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, ror r3 │ │ │ │ + addeq r3, r9, sl, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e20 │ │ │ │ + bl 0xfebd3e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, lsl #22 │ │ │ │ + andlt pc, r3, fp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsr #6 │ │ │ │ + addeq r3, r9, sl, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e70 │ │ │ │ + bl 0xfebd3e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q0, d24 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, ror #21 │ │ │ │ + andlt pc, r3, r3, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r3, [r9], sl │ │ │ │ + addeq r3, r9, sl, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3ec0 │ │ │ │ + bl 0xfebd3ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - @ instruction: 0xb003fabf │ │ │ │ + mullt r3, fp, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsl #5 │ │ │ │ + addeq r3, r9, sl, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f10 │ │ │ │ + bl 0xfebd3f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - mullt r3, r7, sl │ │ │ │ + andlt pc, r3, r3, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsr r2 │ │ │ │ + addeq r3, r9, sl, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f60 │ │ │ │ + bl 0xfebd3f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, ror #20 │ │ │ │ + andlt pc, r3, fp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, ror #3 │ │ │ │ + ldrdeq r3, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3fb0 │ │ │ │ + bl 0xfebd3fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, asr #20 │ │ │ │ + andlt pc, r3, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r3, r9, sl, r1 │ │ │ │ + addeq r3, r9, sl, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4000 │ │ │ │ + bl 0xfebd4010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, lsl sl @ │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, asr #2 │ │ │ │ + addeq r3, r9, sl, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4050 │ │ │ │ + bl 0xfebd4060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r3, [r9], sl │ │ │ │ + addeq r3, r9, sl, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd40a0 │ │ │ │ + bl 0xfebd40b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, asr #19 │ │ │ │ + andlt pc, r3, fp, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsr #1 │ │ │ │ + umulleq r3, r9, sl, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd40f0 │ │ │ │ + bl 0xfebd4100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, lsr #19 │ │ │ │ + andlt pc, r3, r3, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, asr r0 │ │ │ │ + addeq r3, r9, sl, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4140 │ │ │ │ + bl 0xfebd4150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, ror r9 @ │ │ │ │ + andlt pc, r3, fp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl │ │ │ │ + strdeq r2, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4190 │ │ │ │ + bl 0xfebd41a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, asr r9 @ │ │ │ │ + andlt pc, r3, r3, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00892fba │ │ │ │ + addeq r2, r9, sl, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd41e0 │ │ │ │ + bl 0xfebd41f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, lsr #18 │ │ │ │ + andlt pc, r3, fp, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, ror #30 │ │ │ │ + addeq r2, r9, sl, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4230 │ │ │ │ + bl 0xfebd4240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d20, d12, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, lsl #18 │ │ │ │ + andlt pc, r3, r3, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsl pc │ │ │ │ + addeq r2, r9, sl, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4280 │ │ │ │ + bl 0xfebd4290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + @ instruction: 0xb003f8bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, asr #29 │ │ │ │ + @ instruction: 0x00892eba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd42d0 │ │ │ │ + bl 0xfebd42e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d19, d4, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - @ instruction: 0xb003f8b7 │ │ │ │ + mullt r3, r3, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, ror lr │ │ │ │ + addeq r2, r9, sl, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4320 │ │ │ │ + bl 0xfebd4330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, lsl #17 │ │ │ │ + andlt pc, r3, fp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsr #28 │ │ │ │ + addeq r2, r9, sl, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4370 │ │ │ │ + bl 0xfebd4380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, ror #16 │ │ │ │ + andlt pc, r3, r3, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r2, [r9], sl │ │ │ │ + addeq r2, r9, sl, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd43c0 │ │ │ │ + bl 0xfebd43d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, lsr r8 @ │ │ │ │ + andlt pc, r3, fp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsl #27 │ │ │ │ + addeq r2, r9, sl, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4410 │ │ │ │ + bl 0xfebd4420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ - @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, lsl r8 @ │ │ │ │ + @ instruction: 0xf0a66808 │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsr sp │ │ │ │ + addeq r2, r9, sl, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4460 │ │ │ │ + bl 0xfebd4470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, ror #31 │ │ │ │ + andlt pc, r3, fp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, ror #25 │ │ │ │ + ldrdeq r2, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd44b0 │ │ │ │ + bl 0xfebd44c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, asr #31 │ │ │ │ + andlt pc, r3, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r2, r9, sl, ip │ │ │ │ + addeq r2, r9, sl, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4500 │ │ │ │ + bl 0xfebd4510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - mullt r3, pc, pc @ │ │ │ │ + andlt pc, r3, fp, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, asr #24 │ │ │ │ + addeq r2, r9, sl, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4550 │ │ │ │ + bl 0xfebd4560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, ror pc @ │ │ │ │ + andlt pc, r3, r3, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r2, [r9], sl │ │ │ │ + addeq r2, r9, sl, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd45a0 │ │ │ │ + bl 0xfebd45b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, asr #30 │ │ │ │ + andlt pc, r3, fp, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsr #23 │ │ │ │ + umulleq r2, r9, sl, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd45f0 │ │ │ │ + bl 0xfebd4600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, lsr #30 │ │ │ │ + andlt pc, r3, r3, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, asr fp │ │ │ │ + addeq r2, r9, sl, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4640 │ │ │ │ + bl 0xfebd4650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsl #22 │ │ │ │ + strdeq r2, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4690 │ │ │ │ + bl 0xfebd46a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + @ instruction: 0xb003feb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00892aba │ │ │ │ + addeq r2, r9, sl, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd46e0 │ │ │ │ + bl 0xfebd46f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, lsr #29 │ │ │ │ + andlt pc, r3, fp, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, ror #20 │ │ │ │ + addeq r2, r9, sl, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4730 │ │ │ │ + bl 0xfebd4740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 8, cr15, cr4, cr6, {5} │ │ │ │ + cdp2 0, 6, cr15, cr0, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsl sl │ │ │ │ + addeq r2, r9, sl, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4784 │ │ │ │ + bl 0xfebd4794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 5, cr15, cr10, cr6, {5} │ │ │ │ + cdp2 0, 3, cr15, cr6, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, asr #19 │ │ │ │ + @ instruction: 0x008929b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd47d8 │ │ │ │ + bl 0xfebd47e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 3, cr15, cr0, cr6, {5} │ │ │ │ + cdp2 0, 0, cr15, cr12, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, ror r9 │ │ │ │ + addeq r2, r9, r2, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd482c │ │ │ │ + bl 0xfebd483c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 0, cr15, cr6, cr6, {5} │ │ │ │ + stc2l 0, cr15, [r2, #664]! @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsl r9 │ │ │ │ + addeq r2, r9, lr, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4880 │ │ │ │ + bl 0xfebd4890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip, #664] @ 0x298 │ │ │ │ + ldc2 0, cr15, [r8, #664]! @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, asr #17 │ │ │ │ + @ instruction: 0x008928ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd48d4 │ │ │ │ + bl 0xfebd48e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r2, #664]! @ 0x298 │ │ │ │ + stc2 0, cr15, [lr, #664] @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, ror r8 │ │ │ │ + addeq r2, r9, r6, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4928 │ │ │ │ + bl 0xfebd4938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8, #664] @ 0x298 │ │ │ │ + stc2l 0, cr15, [r4, #-664]! @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsr #16 │ │ │ │ + addeq r2, r9, r2, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd497c │ │ │ │ + bl 0xfebd498c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr, #-664] @ 0xfffffd68 │ │ │ │ + ldc2 0, cr15, [sl, #-664]! @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, asr #15 │ │ │ │ + @ instruction: 0x008927be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd49d0 │ │ │ │ + bl 0xfebd49e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4, #-664]! @ 0xfffffd68 │ │ │ │ + ldc2 0, cr15, [r0, #-664] @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, ror r7 │ │ │ │ + addeq r2, r9, sl, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4a24 │ │ │ │ + bl 0xfebd4a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl, #-664] @ 0xfffffd68 │ │ │ │ + stc2l 0, cr15, [r6], #664 @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsr #14 │ │ │ │ + addeq r2, r9, r6, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4a78 │ │ │ │ + bl 0xfebd4a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r0], #664 @ 0x298 │ │ │ │ + ldc2 0, cr15, [ip], #664 @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], r2 @ │ │ │ │ + addeq r2, r9, r2, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4acc │ │ │ │ + bl 0xfebd4adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r6], #664 @ 0x298 │ │ │ │ + ldc2 0, cr15, [r2], {166} @ 0xa6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, ror r6 │ │ │ │ + addeq r2, r9, lr, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4b20 │ │ │ │ + bl 0xfebd4b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip], {166} @ 0xa6 │ │ │ │ + stc2l 0, cr15, [r8], #-664 @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsr #12 │ │ │ │ + addeq r2, r9, sl, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4b74 │ │ │ │ + bl 0xfebd4b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r2], #-664 @ 0xfffffd68 │ │ │ │ + ldc2 0, cr15, [lr], #-664 @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], r6 │ │ │ │ + addeq r2, r9, r6, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4bc8 │ │ │ │ + bl 0xfebd4bd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r8], #-664 @ 0xfffffd68 │ │ │ │ + ldc2 0, cr15, [r4], {166} @ 0xa6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsl #11 │ │ │ │ + addeq r2, r9, r2, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c1c │ │ │ │ + bl 0xfebd4c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [lr], {166} @ 0xa6 │ │ │ │ + blx 0xffb39cfa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsr #10 │ │ │ │ + addeq r2, r9, lr, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c70 │ │ │ │ + bl 0xfebd4c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff9b9d3e │ │ │ │ + blx 0xff0b9d4e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], sl │ │ │ │ + addeq r2, r9, sl, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4cc4 │ │ │ │ + bl 0xfebd4cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfef39d92 │ │ │ │ + blx 0xfe639da2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsl #9 │ │ │ │ + addeq r2, r9, r6, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d18 │ │ │ │ + bl 0xfebd4d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe4b9de6 │ │ │ │ + blx 0x1bb9df6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsr r4 │ │ │ │ + addeq r2, r9, r2, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d6c │ │ │ │ + bl 0xfebd4d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1a39e3a │ │ │ │ + blx 0x1139e4a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], lr │ │ │ │ + addeq r2, r9, lr, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4dc0 │ │ │ │ + bl 0xfebd4dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfb9e8e │ │ │ │ + blx 0x6b9e9e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsl #7 │ │ │ │ + addeq r2, r9, sl, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e14 │ │ │ │ + bl 0xfebd4e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x539ee2 │ │ │ │ + blx 0xffc39ef0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsr r3 │ │ │ │ + addeq r2, r9, r6, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e68 │ │ │ │ + bl 0xfebd4e78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffab9f34 │ │ │ │ + blx 0xff1b9f44 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, ror #5 │ │ │ │ + ldrdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4ebc │ │ │ │ + bl 0xfebd4ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff039f88 │ │ │ │ + blx 0xfe739f98 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsl #5 │ │ │ │ + addeq r2, r9, lr, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f10 │ │ │ │ + bl 0xfebd4f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe5b9fdc │ │ │ │ + blx 0x1cb9fec │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsr r2 │ │ │ │ + addeq r2, r9, sl, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f64 │ │ │ │ + bl 0xfebd4f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1b3a030 │ │ │ │ + blx 0x123a040 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, ror #3 │ │ │ │ + ldrdeq r2, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4fb8 │ │ │ │ + bl 0xfebd4fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x10ba084 │ │ │ │ + blx 0x7ba094 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r9, r2, r1 │ │ │ │ + addeq r2, r9, r2, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd500c │ │ │ │ + bl 0xfebd501c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x63a0d8 │ │ │ │ + @ instruction: 0xf9f2f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsr r1 │ │ │ │ + addeq r2, r9, lr, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5060 │ │ │ │ + bl 0xfebd5070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9ecf0a6 │ │ │ │ + @ instruction: 0xf9c8f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, ror #1 │ │ │ │ + ldrdeq r2, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd50b4 │ │ │ │ + bl 0xfebd50c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9c2f0a6 │ │ │ │ + @ instruction: 0xf99ef0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r9, r6, r0 │ │ │ │ + addeq r2, r9, r6, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5108 │ │ │ │ + bl 0xfebd5118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf998f0a6 │ │ │ │ + @ instruction: 0xf974f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, asr #32 │ │ │ │ + addeq r2, r9, r2, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd515c │ │ │ │ + bl 0xfebd516c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf96ef0a6 │ │ │ │ + @ instruction: 0xf94af0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, r9, lr, ror #31 │ │ │ │ + ldrdeq r1, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd51b0 │ │ │ │ + bl 0xfebd51c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf944f0a6 │ │ │ │ + @ instruction: 0xf920f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r9, sl, pc @ │ │ │ │ + addeq r1, r9, sl, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5204 │ │ │ │ + bl 0xfebd5214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf91af0a6 │ │ │ │ + @ instruction: 0xf8f6f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, r9, r6, asr #30 │ │ │ │ + addeq r1, r9, r6, lsr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5258 │ │ │ │ + bl 0xfebd5268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, fp, asr #18 │ │ │ │ + andlt pc, r4, r7, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r1, [r9], r2 │ │ │ │ + addeq r1, r9, r2, ror #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd52b4 │ │ │ │ + bl 0xfebd52c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, sp, lsl r9 @ │ │ │ │ + strdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r1, r9, r6, lr │ │ │ │ + addeq r1, r9, r6, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5310 │ │ │ │ + bl 0xfebd5320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d21, d20, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, pc, ror #17 │ │ │ │ + andlt pc, r4, fp, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, sl, lsr lr │ │ │ │ + addeq r1, r9, sl, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd536c │ │ │ │ + bl 0xfebd537c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, r1, asr #17 │ │ │ │ + mullt r4, sp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r1, [r9], lr │ │ │ │ + addeq r1, r9, lr, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd53c8 │ │ │ │ + bl 0xfebd53d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - mullt r4, r3, r8 │ │ │ │ + andlt pc, r4, pc, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r2, lsl #27 │ │ │ │ + addeq r1, r9, r2, ror sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5424 │ │ │ │ + bl 0xfebd5434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, r5, ror #16 │ │ │ │ + andlt pc, r4, r1, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, lsr #26 │ │ │ │ + addeq r1, r9, r6, lsl sp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r2, r7, ip, sp, pc} │ │ │ │ streq pc, [r1], #-256 @ 0xffffff00 │ │ │ │ ldrcs fp, [r0, #-3860] @ 0xfffff0ec │ │ │ │ @@ -112613,1519 +112617,1512 @@ │ │ │ │ @ instruction: 0xf8dd4620 │ │ │ │ @ instruction: 0x460f903c │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ strls r9, [r0, #-3597] @ 0xfffff1f3 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0bb9301 │ │ │ │ - bl 0xfedfc5d0 │ │ │ │ + bl 0xfedfc550 │ │ │ │ strtmi r0, [r0], -sl, lsl #10 │ │ │ │ - bl 0x1a0fbac │ │ │ │ + bl 0x1a0fbbc │ │ │ │ ldrtmi r0, [r9], -r6, asr #12 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strpl lr, [ip], -sp, asr #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0bb47f0 │ │ │ │ - svclt 0x0000b9c7 │ │ │ │ + svclt 0x0000b9a3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r6, r3, r6, lsl #14 │ │ │ │ @ instruction: 0xce08e9dd │ │ │ │ - b 0x144ecc8 │ │ │ │ + b 0x144ecd8 │ │ │ │ stmib sp, {r0, r1, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ - bl 0x1a71b1c │ │ │ │ + bl 0x1a71b2c │ │ │ │ strmi r0, [r0, #1095]! @ 0x447 │ │ │ │ adcmi fp, fp, #8, 30 │ │ │ │ mvnsmi fp, #4, 30 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r7, r8, r9, lr}^ │ │ │ │ pop {r1, r2, sl, ip, lr} │ │ │ │ @ instruction: 0xf0bb41f0 │ │ │ │ - svclt 0x0000b9ab │ │ │ │ + svclt 0x0000b987 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa730 │ │ │ │ + beq 0xfa740 │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a83c │ │ │ │ + b 0x166a84c │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff5af0ba │ │ │ │ + @ instruction: 0xff36f0ba │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cfc00 │ │ │ │ + bl 0x19cfc10 │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0bb47f0 │ │ │ │ - andscs fp, r0, sp, ror #18 │ │ │ │ + andscs fp, r0, r9, asr #18 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmdblt lr, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt sl!, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ ldmib sp, {r1, r2, r6, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r3, r8, fp, pc}^ │ │ │ │ lslslt r5, lr, #14 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, ip, sp, lr}^ │ │ │ │ strtmi r0, [r1], -r0, lsl #2 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ba5702 │ │ │ │ - shadd16mi pc, r0, pc @ │ │ │ │ + @ instruction: 0x4630fefb │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ strls r9, [lr, #-1807] @ 0xfffff8f1 │ │ │ │ stmdbhi ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0bb43f0 │ │ │ │ - rscscs fp, pc, r3, lsr #16 │ │ │ │ + @ instruction: 0xf0ba43f0 │ │ │ │ + ldrshtcs fp, [pc], #255 │ │ │ │ strb r2, [r8, r0, lsl #2]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa81c │ │ │ │ + beq 0xfa82c │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a928 │ │ │ │ + b 0x166a938 │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mcr2 0, 7, pc, cr4, cr10, {5} @ │ │ │ │ + mcr2 0, 6, pc, cr0, cr10, {5} @ │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cfcec │ │ │ │ + bl 0x19cfcfc │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0bb47f0 │ │ │ │ - andscs fp, r0, sp, asr #16 │ │ │ │ + andscs fp, r0, r9, lsr #16 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmdalt lr!, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt sl, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - stmiblt r0!, {r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt ip!, {r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebd56ac │ │ │ │ + bl 0xfebd56bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d9, d0 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q11, q12, #64 │ │ │ │ addcs r0, ip, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1bd9000 │ │ │ │ - svclt 0x0000f86b │ │ │ │ + svclt 0x0000f847 │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x1814f8 │ │ │ │ - blx 0x3a58f0 │ │ │ │ + blls 0x181508 │ │ │ │ + blx 0x3a5900 │ │ │ │ subsmi pc, ip, #0, 24 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ strbeq lr, [r5, #-2917] @ 0xfffff49b │ │ │ │ movwvs lr, #27101 @ 0x69dd │ │ │ │ svclt 0x000845ae │ │ │ │ andle r4, r5, r4, lsr #11 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdalt ip, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + svclt 0x00e8f0ba │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ pop {r2, r8, sl, lr} │ │ │ │ @ instruction: 0xf0ba4070 │ │ │ │ - svclt 0x0000b9a9 │ │ │ │ + svclt 0x0000b985 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd571c │ │ │ │ + bl 0xfebd572c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff48f0a4 │ │ │ │ + @ instruction: 0xff24f0a4 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf840f0ab │ │ │ │ - blcs 0x11a410 │ │ │ │ + @ instruction: 0xf81cf0ab │ │ │ │ + blcs 0x11a420 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf0a52508 │ │ │ │ - tstpcs r0, #242688 @ p-variant is OBSOLETE @ 0x3b400 │ │ │ │ + tstpcs r0, #205824 @ p-variant is OBSOLETE @ 0x32400 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0xfe63a80c │ │ │ │ + blx 0x1d3a81c │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7dd4070 │ │ │ │ - blcc 0x1ae044 │ │ │ │ + blcc 0x1adfbc │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - blx 0xff63a81a │ │ │ │ + blx 0xfed3a82a │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0aa9500 │ │ │ │ - @ instruction: 0xe7e7fa7f │ │ │ │ + ubfx pc, fp, #20, #8 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x13ea58 │ │ │ │ + vsra.s64 q11, q12, #64 │ │ │ │ + blmi 0x13ea68 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1bc5243 │ │ │ │ - svclt 0x0000fffd │ │ │ │ - ldrsbteq r9, [r3], -r8 │ │ │ │ - andpl pc, r2, #67108867 @ 0x4000003 │ │ │ │ - ldrlt r2, [r0], #-769 @ 0xfffffcff │ │ │ │ - bl 0x1475bc │ │ │ │ - @ instruction: 0xf3c10342 │ │ │ │ - andvs r3, r3, r2, asr #4 │ │ │ │ - addvs r0, r4, fp, lsl #18 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ - vaddw.u8 q11, , d4 │ │ │ │ - @ instruction: 0x43234442 │ │ │ │ - vmov.i32 q8, #146 @ 0x00000092 │ │ │ │ - subvs r0, r2, r2, asr #8 │ │ │ │ - smlabtcc r0, r1, r3, pc @ │ │ │ │ - strcc lr, [r3], #-2496 @ 0xfffff640 │ │ │ │ - @ instruction: 0xf85d6141 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - andpl pc, r2, #67108867 @ 0x4000003 │ │ │ │ - movwcs fp, #5136 @ 0x1410 │ │ │ │ + svclt 0x0000ffd9 │ │ │ │ + mlaseq r3, r8, r1, r9 │ │ │ │ + vmvn.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + andcs r0, r1, #134217729 @ 0x8000001 │ │ │ │ strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - movteq lr, #11011 @ 0x2b03 │ │ │ │ - andmi pc, r0, #67108867 @ 0x4000003 │ │ │ │ - stmdbeq fp, {r0, r1, sp, lr} │ │ │ │ - andcc r0, r1, #100 @ 0x64 │ │ │ │ + vaddw.u8 q11, , d3 │ │ │ │ + strcs r5, [r0, #-770] @ 0xfffffcfe │ │ │ │ + umullvs r4, r5, r4, r0 │ │ │ │ + subeq lr, r3, #2048 @ 0x800 │ │ │ │ + stmib r0, {r0, r1, r3, r8, fp}^ │ │ │ │ + @ instruction: 0xf0032400 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + vmlal.u q10, d1, d2[0] │ │ │ │ + tstmi r3, #0, 10 │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ + orrvs r6, r1, r5, asr #2 │ │ │ │ + sbcvs fp, r3, r0, lsr ip │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmvn.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + andcs r5, r1, #134217728 @ 0x8000000 │ │ │ │ + strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + strbeq pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + addsmi r6, r4, r5, lsl #2 │ │ │ │ + subeq lr, r3, #2048 @ 0x800 │ │ │ │ + subvs r0, r4, fp, lsl #18 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andmi lr, r1, #192, 18 @ 0x300000 │ │ │ │ + strcc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + orrvs r1, r2, r0, asr #4 │ │ │ │ submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ - orrvs r4, r4, r3, lsl r3 │ │ │ │ - subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1bc7a4 │ │ │ │ - smlabtcc r0, r1, r3, pc @ │ │ │ │ - andcc lr, r3, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, asr #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + smlabtmi r0, r1, r3, pc @ │ │ │ │ + tstcc r1, r3, lsl r3 │ │ │ │ + stmib r0, {r2, r6, r8, sp, lr}^ │ │ │ │ + ldclt 3, cr1, [r0], #-8 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ @ instruction: 0xf3c1090b │ │ │ │ @ instruction: 0xf0034c42 │ │ │ │ ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ - b 0x1146e54 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - vsubw.u8 q9, , d1 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + vaddl.u8 q11, d17, d3 │ │ │ │ @ instruction: 0xf3c13342 │ │ │ │ - vmls.i , , d0[0] │ │ │ │ - cmpvs r4, r2, asr #4 │ │ │ │ - smlabtcc r0, r1, r3, pc @ │ │ │ │ - @ instruction: 0xf85d005b │ │ │ │ - sbcvs r4, r2, r4, lsl #22 │ │ │ │ - andvs r6, r3, r1, lsl #2 │ │ │ │ + andcs r0, r0, #1107296256 @ 0x42000000 │ │ │ │ + sbcvs r0, r4, fp, asr r0 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + strcc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ + smlabtmi r4, r0, r9, lr │ │ │ │ + blmi 0x1bc7fc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - b 0x110f2cc │ │ │ │ - addvs r0, r3, ip, lsl #4 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + b 0x110f2dc │ │ │ │ + andvs r0, r3, ip, lsl #4 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stmdbeq ip, {r4, r5, sl, ip, sp, pc}^ │ │ │ │ - andeq pc, r1, #1 │ │ │ │ - movwne pc, #961 @ 0x3c1 @ │ │ │ │ - streq pc, [r2], #-4 │ │ │ │ - stcleq 1, cr6, [sl], {66} @ 0x42 │ │ │ │ - @ instruction: 0xf002431c │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf3c13342 │ │ │ │ - tstmi sl, #12582912 @ 0xc00000 │ │ │ │ - @ instruction: 0xf003088b │ │ │ │ - andvs r0, r2, r8, lsl #6 │ │ │ │ - subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ - vaddl.u8 q11, d17, d5 │ │ │ │ - tstmi r3, #1073741872 @ 0x40000030 │ │ │ │ - sbcvs r6, r1, r4, lsl #2 │ │ │ │ - subvs fp, r3, r0, lsr ip │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - svclt 0x00004770 │ │ │ │ + ldrlt r0, [r0], #-2186 @ 0xfffff776 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + movweq pc, #4097 @ 0x1001 @ │ │ │ │ + subvs r4, r2, r2, lsr #6 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023442 │ │ │ │ + cmpvs r3, r8, lsl #4 │ │ │ │ + @ instruction: 0x4322094b │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + vmlal.u , d17, d1[0] │ │ │ │ + addvs r1, r4, r0, lsl #2 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r2, r0, r3, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + ldrtlt r0, [r0], #-2443 @ 0xfffff675 │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + streq pc, [r1], #-1 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + stcleq 3, cr4, [sl], {35} @ 0x23 │ │ │ │ + strpl pc, [r1, #-961] @ 0xfffffc3f │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + vpmax.u8 d15, d3, d12 │ │ │ │ + vaddw.u8 q11, , d3 │ │ │ │ + sbcvs r4, r5, r2, asr #6 │ │ │ │ + blx 0x16d800 │ │ │ │ + subvs pc, r3, ip, lsl #6 │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movteq lr, #15116 @ 0x3b0c │ │ │ │ + addvs r4, r3, sl, lsl #6 │ │ │ │ + andcs r6, r0, r2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf001098b │ │ │ │ - @ instruction: 0xf0030c01 │ │ │ │ - ldrlt r0, [r0], #-770 @ 0xfffffcfe │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - b 0x114f820 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - addsmi r3, r4, r2, asr #24 │ │ │ │ - blx 0x116834 │ │ │ │ - vsubw.u8 , , d3 │ │ │ │ - tstvs r3, r1, lsl #8 │ │ │ │ + @ instruction: 0xf0030201 │ │ │ │ + @ instruction: 0xf04f0302 │ │ │ │ + tstmi r3, #256 @ 0x100 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + blx 0x38f084 │ │ │ │ + sbcvs pc, r3, r3, lsl #6 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0030142 │ │ │ │ - b 0x113f358 │ │ │ │ - sbcvs r0, r4, ip, lsl #6 │ │ │ │ - subeq lr, r1, #2048 @ 0x800 │ │ │ │ - blmi 0x1bc8b8 │ │ │ │ - addvs r6, r2, r3 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - strlt r0, [r0, #-2442] @ 0xfffff676 │ │ │ │ - andeq pc, r2, #2 │ │ │ │ - cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ - blx 0x37f394 │ │ │ │ - sbcvs pc, r2, r2, lsl #4 │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - vpmax.s8 d15, d12, d2 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vmlal.u , d1, d2[0] │ │ │ │ - tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ - andvs r6, r3, r1, lsl #1 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1bc916 │ │ │ │ + @ instruction: 0xf0035401 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + blx 0x10ac98 │ │ │ │ + movwmi pc, #45580 @ 0xb20c @ │ │ │ │ + stmib r0, {r2, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d3200 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrlt r0, [r0], #-3275 @ 0xfffff335 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + streq pc, [pc], #-1 @ 0x7e7bc │ │ │ │ + subvs r4, r4, r3, lsl r3 │ │ │ │ + andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ + blmi 0x1bc93c │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - subvs r6, r2, r4, lsl #1 │ │ │ │ - blmi 0x1bc938 │ │ │ │ - andvs r6, r1, r3, asr #1 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + movwcs lr, #10688 @ 0x29c0 │ │ │ │ + andcs r6, r0, r1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113f024 │ │ │ │ + b 0x113f028 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ subvs r4, r2, r2, asr #2 │ │ │ │ andvs r6, r1, r3, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0020c42 │ │ │ │ - stcleq 2, cr0, [fp], {8} │ │ │ │ + stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcvc 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - @ instruction: 0xf1cc6002 │ │ │ │ - addvs r0, r2, r2, lsl #4 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - subvs r4, r1, r3, lsl r3 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - @ instruction: 0xf0020442 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ - addvs r4, r4, r2, asr #2 │ │ │ │ - @ instruction: 0xf85d60c3 │ │ │ │ - subvs r4, r1, r4, lsl #22 │ │ │ │ + b 0x115b028 │ │ │ │ + @ instruction: 0xf1c2030c │ │ │ │ + vsubl.u8 q8, d1, d2 │ │ │ │ + stmib r0, {r1, r6, r8, lr}^ │ │ │ │ + subvs r2, r1, r2, lsl #6 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + b 0x115686c │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + vsubl.u8 , d1, d1 │ │ │ │ + stmib r0, {r1, r6, r8, lr}^ │ │ │ │ + subvs r2, r1, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113f0cc │ │ │ │ + b 0x113f0d0 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - andvs r4, r3, r1, lsl #3 │ │ │ │ - smlabtcs r1, r0, r9, lr │ │ │ │ + stmib r0, {r0, r7, r8, lr}^ │ │ │ │ + addvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ - addvs r0, r3, sl, asr #25 │ │ │ │ - @ instruction: 0xf3c1090b │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ + addvs r0, r3, sl, lsl #18 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0024c42 │ │ │ │ vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf0034142 │ │ │ │ - b 0x10ff4e8 │ │ │ │ + @ instruction: 0xf0033142 │ │ │ │ + b 0x10ff4ec │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ + @ instruction: 0xf0024342 │ │ │ │ + ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + streq pc, [pc], #-1 @ 0x7e900 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + subvs r6, r2, r4, lsl #1 │ │ │ │ + blmi 0x1bca84 │ │ │ │ + andvs r6, r3, r1, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrlt r0, [r0], #-3274 @ 0xfffff336 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - stmdbeq fp, {r0, r1, r7, sp, lr} │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - vraddhn.i16 d21, , │ │ │ │ - movwmi r4, #45378 @ 0xb142 │ │ │ │ - andvs r6, r2, r4, asr #1 │ │ │ │ - blmi 0x1bca80 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ @ instruction: 0xf0040c42 │ │ │ │ - stmdbeq fp, {r3, sl} │ │ │ │ + stcleq 4, cr0, [fp], {8} │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ andeq pc, r8, #2 │ │ │ │ vmla.i q11, , d0[1] │ │ │ │ - @ instruction: 0xf0033442 │ │ │ │ + @ instruction: 0xf0034442 │ │ │ │ @ instruction: 0x43220308 │ │ │ │ strvc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ movwmi r3, #46081 @ 0xb401 │ │ │ │ - stmib r0, {r1, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d3402 │ │ │ │ + strcs lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ + @ instruction: 0xf85d6003 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdbeq ip, {r4, sl, ip, sp, pc} │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0044c42 │ │ │ │ - stmeq fp, {r3, sl} │ │ │ │ + stcleq 4, cr0, [fp], {8} │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ andeq pc, r8, #2 │ │ │ │ vmla.i q11, , d0[1] │ │ │ │ - @ instruction: 0xf0033442 │ │ │ │ + @ instruction: 0xf0030442 │ │ │ │ @ instruction: 0x43220308 │ │ │ │ - strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ vsubw.u8 q10, , d19 │ │ │ │ @ instruction: 0xf85d5101 │ │ │ │ - andvs r4, r2, r4, lsl #22 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andvs r2, r3, r2, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ streq pc, [r8], #-4 │ │ │ │ tstmi r4, #0, 6 │ │ │ │ - stcleq 0, cr6, [sl], {195} @ 0xc3 │ │ │ │ - @ instruction: 0xf003090b │ │ │ │ + stmdbeq sl, {r0, r1, r6, r7, sp, lr} │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ subvs r0, r4, r8, lsl #4 │ │ │ │ - strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ movwmi r4, #45858 @ 0xb322 │ │ │ │ - blmi 0x1bcb4c │ │ │ │ - addvs r6, r3, r2 │ │ │ │ + blmi 0x1bcb58 │ │ │ │ + andvs r6, r3, r2, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ @ instruction: 0xf0040c42 │ │ │ │ - stmdbeq fp, {r3, sl} │ │ │ │ + stcleq 4, cr0, [fp], {8} │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ andeq pc, r8, #2 │ │ │ │ vmla.i q11, , d0[1] │ │ │ │ - @ instruction: 0xf0033442 │ │ │ │ + @ instruction: 0xf0034442 │ │ │ │ @ instruction: 0x43220308 │ │ │ │ strpl pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ movwmi r3, #46081 @ 0xb401 │ │ │ │ - stmib r0, {r1, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d3402 │ │ │ │ + strcs lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ + @ instruction: 0xf85d6003 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrlt r0, [r0], #-3274 @ 0xfffff336 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - stmdbeq fp, {r0, r1, r7, sp, lr} │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - vraddhn.i16 d23, , q0 │ │ │ │ - @ instruction: 0xf1c44142 │ │ │ │ - movwmi r0, #46082 @ 0xb402 │ │ │ │ - andvs r6, r2, r4, asr #1 │ │ │ │ - blmi 0x1bcbd4 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + @ instruction: 0xf3c1090b │ │ │ │ + @ instruction: 0xf0034c42 │ │ │ │ + @ instruction: 0xf0010308 │ │ │ │ + b 0x113f288 │ │ │ │ + subvs r0, r3, ip, lsl #6 │ │ │ │ + addvs r0, r2, fp, asr #25 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andvc pc, r0, #67108867 @ 0x4000003 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + andeq pc, r2, #-2147483600 @ 0x80000030 │ │ │ │ + sbcvs r4, r2, fp, lsl #6 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ @ instruction: 0xf0040c42 │ │ │ │ - stmdbeq fp, {r3, sl} │ │ │ │ + stcleq 4, cr0, [fp], {8} │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ andeq pc, r8, #2 │ │ │ │ vmla.i q11, , d0[1] │ │ │ │ - @ instruction: 0xf0033442 │ │ │ │ + @ instruction: 0xf0034442 │ │ │ │ @ instruction: 0x43220308 │ │ │ │ strpl pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ streq pc, [r2], #-452 @ 0xfffffe3c │ │ │ │ - andvs r4, r2, fp, lsl #6 │ │ │ │ - strcc lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ - blmi 0x1bcc1c │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andvs r2, r3, r2, lsl #8 │ │ │ │ + blmi 0x1bcc28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ @ instruction: 0xf0040c42 │ │ │ │ - stmdbeq fp, {r3, sl} │ │ │ │ + stcleq 4, cr0, [fp], {8} │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ andeq pc, r8, #2 │ │ │ │ vmla.i q11, , d0[1] │ │ │ │ - @ instruction: 0xf0033442 │ │ │ │ + @ instruction: 0xf0034442 │ │ │ │ @ instruction: 0x43220308 │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ vsubw.u8 q10, , d19 │ │ │ │ @ instruction: 0xf85d5101 │ │ │ │ - andvs r4, r2, r4, lsl #22 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andvs r2, r3, r2, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - strcs fp, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ - movteq pc, #9153 @ 0x23c1 @ │ │ │ │ - vpmax.s8 d15, d4, d17 │ │ │ │ - stcmi 3, cr15, [r4], {193} @ 0xc1 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - tstmi sl, #196 @ 0xc4 │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ + ldrlt r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ + strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + vpmax.s8 d15, d3, d17 │ │ │ │ + @ instruction: 0xf00260c3 │ │ │ │ + stcleq 2, cr0, [fp], {8} │ │ │ │ + @ instruction: 0xf0034322 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - movwmi r3, #45378 @ 0xb142 │ │ │ │ - blmi 0x1bcc9c │ │ │ │ - smlawteq r0, ip, r1, pc @ │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + vraddhn.i16 d20, , q2 │ │ │ │ + @ instruction: 0xf1c43142 │ │ │ │ + movwmi r0, #46112 @ 0xb420 │ │ │ │ + strcs lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ + @ instruction: 0xf85d6003 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0020342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stcleq 3, cr4, [fp], {26} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + ldrlt r0, [r0], #-2186 @ 0xfffff776 │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + @ instruction: 0xf0020442 │ │ │ │ + sbcvs r0, r3, r8, lsl #4 │ │ │ │ + @ instruction: 0x43220ccb │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movwmi r2, #46081 @ 0xb401 │ │ │ │ - @ instruction: 0xf1cc60c4 │ │ │ │ - @ instruction: 0xf85d0110 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - addvs r3, r1, r0, lsl #4 │ │ │ │ + ldreq pc, [r0], #-452 @ 0xfffffe3c │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andvs r2, r3, r1, lsl #8 │ │ │ │ + blmi 0x1bccec │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0020342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stcleq 3, cr4, [fp], {26} │ │ │ │ - stcmi 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ + ldrlt r0, [r0], #-2186 @ 0xfffff776 │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + @ instruction: 0xf0020442 │ │ │ │ + sbcvs r0, r3, r8, lsl #4 │ │ │ │ + @ instruction: 0x43220ccb │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ + strmi pc, [r2], #-961 @ 0xfffffc3f │ │ │ │ smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movwmi r2, #46080 @ 0xb400 │ │ │ │ - @ instruction: 0xf1cc60c4 │ │ │ │ - @ instruction: 0xf85d0108 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - addvs r3, r1, r0, lsl #4 │ │ │ │ + streq pc, [r8], #-452 @ 0xfffffe3c │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andvs r2, r3, r1, lsl #8 │ │ │ │ + blmi 0x1bcd28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movwcs fp, #5136 @ 0x1410 │ │ │ │ - sbcvs r0, r3, sl, lsl #17 │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - ldrcs r0, [r0], #-322 @ 0xfffffebe │ │ │ │ + andscs fp, r0, #16, 8 @ 0x10000000 │ │ │ │ + addvs r0, r2, fp, lsl #17 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + @ instruction: 0xf0020308 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + strcs r3, [r1], #-322 @ 0xfffffebe │ │ │ │ b 0x114f808 │ │ │ │ - addvs r0, r4, ip, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + sbcvs r0, r4, ip, lsl #6 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ blmi 0x1bcd60 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movwcs fp, #1040 @ 0x410 │ │ │ │ - stmeq sl, {r3, sl, sp} │ │ │ │ - stcleq 0, cr6, [fp], {195} @ 0xc3 │ │ │ │ - eormi r4, r3, r2, lsr #32 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r4, r4, sl, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - blmi 0x1bcd98 │ │ │ │ + andcs fp, r8, #16, 8 @ 0x10000000 │ │ │ │ + addvs r0, r2, fp, lsl #17 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + @ instruction: 0xf0020308 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + strcs r3, [r0], #-322 @ 0xfffffebe │ │ │ │ + b 0x114f844 │ │ │ │ + sbcvs r0, r4, ip, lsl #6 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + blmi 0x1bcd9c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - strcs fp, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ - movteq pc, #9153 @ 0x23c1 @ │ │ │ │ - vpmax.s8 d15, d4, d17 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - tstmi sl, #196 @ 0xc4 │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ + ldrlt r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ + strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + vpmax.s8 d15, d3, d17 │ │ │ │ + @ instruction: 0xf00260c3 │ │ │ │ + stcleq 2, cr0, [fp], {8} │ │ │ │ + @ instruction: 0xf0034322 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - b 0x114f068 │ │ │ │ - @ instruction: 0xf85d030c │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - addvs r3, r1, r0, lsl #4 │ │ │ │ + vraddhn.i16 d20, , q2 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ + subvs r6, r2, r4, lsl #1 │ │ │ │ + blmi 0x1bcdd8 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + ldrlt r0, [r0], #-2186 @ 0xfffff776 │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + @ instruction: 0xf0020442 │ │ │ │ + sbcvs r0, r3, r8, lsl #4 │ │ │ │ + @ instruction: 0x43220ccb │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + addvs r4, r4, fp, lsl #6 │ │ │ │ + @ instruction: 0xf85d6042 │ │ │ │ + andvs r4, r3, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0020342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stcleq 3, cr4, [fp], {26} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + ldrlt r0, [r0], #-2186 @ 0xfffff776 │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + @ instruction: 0xf0020442 │ │ │ │ + sbcvs r0, r3, r8, lsl #4 │ │ │ │ + @ instruction: 0x43220ccb │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x1147c94 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - sbcvs r4, r4, r3, lsl #2 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - blmi 0x1bce14 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0020342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stcleq 3, cr4, [fp], {26} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + strmi pc, [r2], #-961 @ 0xfffffc3f │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + addvs r4, r4, fp, lsl #6 │ │ │ │ + @ instruction: 0xf85d6042 │ │ │ │ + andvs r4, r3, r4, lsl #22 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + stmeq sl, {r8, r9, sp} │ │ │ │ + stcleq 0, cr6, [fp], {131} @ 0x83 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x1147ccc │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - sbcvs r4, r4, r2, lsl #2 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - blmi 0x1bce50 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0020342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stcleq 3, cr4, [fp], {26} │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r2, #46080 @ 0xb400 │ │ │ │ - stmib r0, {r2, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d3200 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ andeq pc, r8, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ orrmi pc, r1, r1, asr #7 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5f58 │ │ │ │ + bl 0xfebd5f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xffe2f0a4 │ │ │ │ + @ instruction: 0xffccf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q8, q2, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - mullt r4, r9, sl │ │ │ │ + andlt pc, r4, r3, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r1, [r9], lr │ │ │ │ + addeq r1, r9, sl, ror #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5fb8 │ │ │ │ + bl 0xfebd5fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xffb2f0a4 │ │ │ │ + @ instruction: 0xff9cf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d16, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r9, ror #20 │ │ │ │ + andlt pc, r4, r3, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, ror r1 │ │ │ │ + addeq r1, r9, sl, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6018 │ │ │ │ + bl 0xfebd600c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xff82f0a4 │ │ │ │ + @ instruction: 0xff6cf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r9, lsr sl @ │ │ │ │ + andlt pc, r4, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, lsl r1 │ │ │ │ + addeq r1, r9, sl, lsr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6078 │ │ │ │ + bl 0xfebd606c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xff52f0a4 │ │ │ │ + @ instruction: 0xff3cf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r9, lsl #20 │ │ │ │ + strdlt pc, [r4], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strheq r1, [r9], lr │ │ │ │ + addeq r1, r9, sl, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd60d8 │ │ │ │ + bl 0xfebd60cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xff22f0a4 │ │ │ │ + @ instruction: 0xff0cf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - ldrdlt pc, [r4], -r9 │ │ │ │ + andlt pc, r4, r3, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, asr r0 │ │ │ │ + addeq r1, r9, sl, rrx │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6138 │ │ │ │ + bl 0xfebd612c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - cdp2 0, 15, cr15, cr2, cr4, {5} │ │ │ │ + cdp2 0, 13, cr15, cr12, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r9, lsr #19 │ │ │ │ + mullt r4, r3, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r0, [r9], lr │ │ │ │ + addeq r1, r9, sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6198 │ │ │ │ + bl 0xfebd618c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - cdp2 0, 12, cr15, cr2, cr4, {5} │ │ │ │ + cdp2 0, 10, cr15, cr12, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r9, ror r9 @ │ │ │ │ + andlt pc, r4, r3, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r0, r9, lr, pc @ │ │ │ │ + addeq r0, r9, sl, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd61f8 │ │ │ │ + bl 0xfebd61ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr4, {5} │ │ │ │ + cdp2 0, 7, cr15, cr12, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r9, asr #18 │ │ │ │ + andlt pc, r4, r3, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, lr, lsr pc │ │ │ │ + addeq r0, r9, sl, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6258 │ │ │ │ + bl 0xfebd624c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 5, cr15, cr14, cr4, {5} │ │ │ │ + cdp2 0, 4, cr15, cr8, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r5, lsl r9 @ │ │ │ │ + strdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r0, [r9], r6 │ │ │ │ + addeq r0, r9, r2, ror #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd62c0 │ │ │ │ + bl 0xfebd62b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 2, cr15, cr10, cr4, {5} │ │ │ │ + cdp2 0, 1, cr15, cr4, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r1, ror #17 │ │ │ │ + andlt pc, r4, fp, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, lr, ror #28 │ │ │ │ + addeq r0, r9, sl, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6328 │ │ │ │ + bl 0xfebd631c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r6, #656]! @ 0x290 │ │ │ │ + stc2l 0, cr15, [r0, #656]! @ 0x290 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, sp, lsr #17 │ │ │ │ + mullt r4, r7, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r6, lsl #28 │ │ │ │ + addeq r0, r9, r2, lsl lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6390 │ │ │ │ + bl 0xfebd6384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r2, #656] @ 0x290 │ │ │ │ + stc2 0, cr15, [ip, #656]! @ 0x290 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r9, ror r8 @ │ │ │ │ + andlt pc, r4, r3, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r0, r9, lr, sp │ │ │ │ + addeq r0, r9, sl, lsr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd63f8 │ │ │ │ + bl 0xfebd63ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - stc2 0, cr15, [lr, #656] @ 0x290 │ │ │ │ + ldc2l 0, cr15, [r8, #-656]! @ 0xfffffd70 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r5, asr #16 │ │ │ │ + andlt pc, r4, pc, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r6, lsr sp │ │ │ │ + addeq r0, r9, r2, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6460 │ │ │ │ + bl 0xfebd6454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - ldc2l 0, cr15, [sl, #-656] @ 0xfffffd70 │ │ │ │ + stc2l 0, cr15, [r4, #-656] @ 0xfffffd70 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ - @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r1, lsl r8 @ │ │ │ │ + @ instruction: 0xf0a46808 │ │ │ │ + strdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, lr, asr #25 │ │ │ │ + ldrdeq r0, [r9], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd64c8 │ │ │ │ + bl 0xfebd64bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r6, #-656]! @ 0xfffffd70 │ │ │ │ + ldc2 0, cr15, [r0, #-656] @ 0xfffffd70 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - ldrdlt pc, [r4], -sp │ │ │ │ + andlt pc, r4, r7, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r6, ror #24 │ │ │ │ + addeq r0, r9, r2, ror ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6530 │ │ │ │ + bl 0xfebd6524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe0 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r2], #656 @ 0x290 │ │ │ │ + ldc2l 0, cr15, [ip], {164} @ 0xa4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r9, lsr #31 │ │ │ │ + mullt r4, r3, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r0, [r9], lr │ │ │ │ + addeq r0, r9, sl, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ stmvs fp, {r1, r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf023460e │ │ │ │ - blcs 0x3bffb8 │ │ │ │ + blcs 0x3bffac │ │ │ │ svcvs 0x0083d017 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0xdc192b02 │ │ │ │ - blle 0x709fc4 │ │ │ │ + blle 0x709fb8 │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - ldmiblt r8!, {r0, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0xce008 │ │ │ │ + blcs 0xcdffc │ │ │ │ strtmi sp, [r8], -r4, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - blx 0x4bd39a │ │ │ │ + blx 0xffebd38c │ │ │ │ strb r2, [r0, r1]! │ │ │ │ vtst.8 d22, d7, d23 │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0xf0a42995 │ │ │ │ - @ instruction: 0xf107f839 │ │ │ │ + @ instruction: 0xf107f823 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ @ instruction: 0xf0a80112 │ │ │ │ - @ instruction: 0xf8d6f953 │ │ │ │ + @ instruction: 0xf8d6f93d │ │ │ │ @ instruction: 0xf0a38004 │ │ │ │ - strmi pc, [r7], -r5, asr #31 │ │ │ │ + strmi pc, [r7], -pc, lsr #31 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d6ff77 │ │ │ │ + @ instruction: 0xf8d6ff5f │ │ │ │ @ instruction: 0xf0a3b008 │ │ │ │ - @ instruction: 0x4601ffbb │ │ │ │ + strmi pc, [r1], -r5, lsr #31 │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d9ff6d │ │ │ │ + @ instruction: 0xf8d9ff55 │ │ │ │ ldmdbvs r0!, {ip, pc} │ │ │ │ - stc2l 0, cr15, [sl], #-656 @ 0xfffffd70 │ │ │ │ + mrrc2 0, 10, pc, r4, cr4 @ │ │ │ │ @ instruction: 0x4652463b │ │ │ │ stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r8, [r8], -r0 │ │ │ │ ldmdavs r1!, {r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - @ instruction: 0xf80ef7dd │ │ │ │ - blcs 0x9b324 │ │ │ │ + @ instruction: 0xfff6f7dc │ │ │ │ + blcs 0x9b318 │ │ │ │ @ instruction: 0xf1a3d0a8 │ │ │ │ - blx 0xfed40094 │ │ │ │ + blx 0xfed40088 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r1, fp, lsr #15]! │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x3c0098 │ │ │ │ + blcs 0x3c008c │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {124} @ 0x7c │ │ │ │ - blle 0x4ca0c8 │ │ │ │ + blle 0x4ca0bc │ │ │ │ @ instruction: 0xf01b4620 │ │ │ │ - ldmiblt r8!, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a34a8 │ │ │ │ + blcc 0x1a349c │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e42100 │ │ │ │ - mulcs r1, r7, sl │ │ │ │ + andcs pc, r1, pc, ror sl @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vtst.8 q11, , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a32895 │ │ │ │ - @ instruction: 0xf107ffb7 │ │ │ │ + @ instruction: 0xf107ffa1 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a80112 │ │ │ │ - ldmdbvs r7!, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffacf0a3 │ │ │ │ + ldmdbvs r7!, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff96f0a3 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r3, lsl #13 │ │ │ │ - @ instruction: 0xf8c6f0a8 │ │ │ │ - @ instruction: 0xff6ef0a3 │ │ │ │ + @ instruction: 0xf8b0f0a8 │ │ │ │ + @ instruction: 0xff58f0a3 │ │ │ │ @ instruction: 0x460769b3 │ │ │ │ svcvs 0x00a3b953 │ │ │ │ mcrrle 11, 0, r2, ip, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, ip, asr #2 │ │ │ │ @ instruction: 0xf0a42000 │ │ │ │ - ands pc, sl, r1, lsl #24 │ │ │ │ + ands pc, sl, fp, ror #23 │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ - @ instruction: 0xff28f0a3 │ │ │ │ + @ instruction: 0xff12f0a3 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - mrc2 7, 6, pc, cr10, cr12, {6} │ │ │ │ + mcr2 7, 6, pc, cr2, cr12, {6} @ │ │ │ │ andls r6, r3, #3276800 @ 0x320000 │ │ │ │ - @ instruction: 0xff1ef0a3 │ │ │ │ + @ instruction: 0xff08f0a3 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ - mrc2 7, 6, pc, cr0, cr12, {6} │ │ │ │ + mrc2 7, 5, pc, cr8, cr12, {6} │ │ │ │ ldrtmi r9, [r8], -r3, lsl #18 │ │ │ │ strbmi r4, [r9], -sl, lsl #12 │ │ │ │ - blx 0xfe13b84c │ │ │ │ + blx 0x1bbb840 │ │ │ │ andls r4, r0, r8, lsr r6 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ @ instruction: 0xf8d84638 │ │ │ │ strmi r1, [r8, r0]! │ │ │ │ - @ instruction: 0xff08f0a3 │ │ │ │ + cdp2 0, 15, cr15, cr2, cr3, {5} │ │ │ │ @ instruction: 0xf0a34680 │ │ │ │ - ldrtmi pc, [r9], -r5, lsl #30 @ │ │ │ │ + ldrtmi pc, [r9], -pc, ror #29 @ │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9caf0ad │ │ │ │ + @ instruction: 0xf9b4f0ad │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xf9e0f0ad │ │ │ │ + @ instruction: 0xf9caf0ad │ │ │ │ @ instruction: 0x46426871 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - ldmdavs r1!, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff5cf7dc │ │ │ │ - blcs 0x9b468 │ │ │ │ + @ instruction: 0xff44f7dc │ │ │ │ + blcs 0x9b45c │ │ │ │ svcge 0x0078f43f │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ - blcc 0x1b93b0 │ │ │ │ + blcc 0x1b93a4 │ │ │ │ ldmible r7!, {r0, r8, r9, fp, sp} │ │ │ │ - @ instruction: 0xff56f7fe │ │ │ │ + @ instruction: 0xff64f7fe │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ - blvs 0xfe690e24 │ │ │ │ + blvs 0xfe690e18 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r8, cr11 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfed336fc │ │ │ │ + blx 0xfed336f0 │ │ │ │ stmdavs fp, {r1, r7, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - blcs 0x241b2c │ │ │ │ + blcs 0x241b20 │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ - bllt 0xfe67f638 │ │ │ │ - blcs 0x3d9764 │ │ │ │ - blcs 0x473744 │ │ │ │ + bllt 0xfe67f62c │ │ │ │ + blcs 0x3d9758 │ │ │ │ + blcs 0x473738 │ │ │ │ movwcs sp, #4135 @ 0x1027 │ │ │ │ rsbscc pc, ip, r5, lsl #17 │ │ │ │ - blcs 0x11b4f4 │ │ │ │ - blcc 0x1b6b0c │ │ │ │ + blcs 0x11b4e8 │ │ │ │ + blcc 0x1b6b00 │ │ │ │ stmdale pc!, {r0, r8, r9, fp, sp} @ │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - biclt pc, r8, r3, ror #17 │ │ │ │ + ldrdlt pc, [r8, #135] @ 0x87 │ │ │ │ @ instruction: 0xf0a36874 │ │ │ │ - strtmi pc, [r2], -pc, lsr #29 │ │ │ │ + @ instruction: 0x4622fe99 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - vceq.f32 , , │ │ │ │ + vceq.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrdls pc, [r0], -r3 │ │ │ │ - blx 0x173b90e │ │ │ │ + blx 0x11bb902 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ - bllt 0x1d59b54 │ │ │ │ + bllt 0x1d59b48 │ │ │ │ stmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff44a2b0 │ │ │ │ + ble 0xff44a2a4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - @ instruction: 0xe7e5f9b5 │ │ │ │ - blcs 0x99af0 │ │ │ │ + @ instruction: 0xe7e5f99d │ │ │ │ + blcs 0x99ae4 │ │ │ │ @ instruction: 0xe7e2d0bb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0xf0a40118 │ │ │ │ - andcs pc, r4, #44032 @ 0xac00 │ │ │ │ + andcs pc, r4, #21504 @ 0x5400 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [ip, #880]! @ 0x370 │ │ │ │ + stc2l 7, cr15, [r4, #880]! @ 0x370 │ │ │ │ @ instruction: 0x4642e7d2 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xfff0f0a7 │ │ │ │ + @ instruction: 0xffdaf0a7 │ │ │ │ @ instruction: 0x46226871 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - strb pc, [r5, fp, asr #29] @ │ │ │ │ + @ instruction: 0xe7c5feb3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee50374 │ │ │ │ + blx 0xfee50368 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r3, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ andcs r8, r1, #240, 6 @ 0xc0000003 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11b600 │ │ │ │ - bcs 0xb6838 │ │ │ │ + bcs 0x11b5f4 │ │ │ │ + bcs 0xb682c │ │ │ │ @ instruction: 0x4628db38 │ │ │ │ @ instruction: 0xf01b9301 │ │ │ │ - blls 0xfd8d4 │ │ │ │ + blls 0xfd898 │ │ │ │ ldmdbvs r2!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf803fa02 │ │ │ │ @ instruction: 0xb3ab68b3 │ │ │ │ @ instruction: 0xf0a36834 │ │ │ │ - strmi pc, [r1], r9, lsl #29 │ │ │ │ + @ instruction: 0x4681fe73 │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavs r1!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xffa0f0a7 │ │ │ │ + @ instruction: 0xff8af0a7 │ │ │ │ @ instruction: 0xf0a36876 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - @ instruction: 0xff96f0a7 │ │ │ │ + @ instruction: 0xff80f0a7 │ │ │ │ strbmi r6, [r0], -r4, lsr #16 │ │ │ │ - blx 0xff13ba3c │ │ │ │ + blx 0xfebbba30 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ svcvs 0x00ab47b8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed403d4 │ │ │ │ + blx 0xfed403c8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b96b0 │ │ │ │ + bcc 0x1b96a4 │ │ │ │ stmible r6, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - ldrb pc, [r2, r5, lsr #18]! @ │ │ │ │ + ldrb pc, [r2, sp, lsl #18]! @ │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7c6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe551010 │ │ │ │ + blvs 0xfe551004 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00182d00 │ │ │ │ svclt 0x000a2b00 │ │ │ │ andcs r2, r0, r1 │ │ │ │ mrsle r2, (UNDEF: 6) │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - blcs 0x3d1068 │ │ │ │ + blcs 0x3d105c │ │ │ │ svcvs 0x00a3d0f4 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107a2c │ │ │ │ - blcs 0xb687c │ │ │ │ + blcs 0x107a20 │ │ │ │ + blcs 0xb6870 │ │ │ │ @ instruction: 0x4620db10 │ │ │ │ - @ instruction: 0xffeaf01a │ │ │ │ + @ instruction: 0xffdef01a │ │ │ │ andcs fp, r1, r0, lsr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a1820 │ │ │ │ + blcc 0x1a1814 │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - ubfx pc, fp, #17, #11 │ │ │ │ + strb pc, [sl, r3, asr #17]! @ │ │ │ │ @ instruction: 0xf0a36837 │ │ │ │ - strmi pc, [r1], r9, lsl #28 │ │ │ │ + @ instruction: 0x4681fdf3 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xff20f0a7 │ │ │ │ + @ instruction: 0xff0af0a7 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf0a3d019 │ │ │ │ - ldrbmi pc, [r2], -pc, lsl #27 @ │ │ │ │ + @ instruction: 0x4652fd79 │ │ │ │ strmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - strbmi pc, [r9], -r1, asr #26 @ │ │ │ │ + strbmi pc, [r9], -r9, lsr #26 @ │ │ │ │ @ instruction: 0x46426838 │ │ │ │ ldmvs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b981 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - blx 0xc3bb64 │ │ │ │ + blx 0x6bbb58 │ │ │ │ strb r4, [r8, r0, lsl #13]! │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - @ instruction: 0xe7eafe1b │ │ │ │ + strb pc, [sl, r9, lsr #28]! @ │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152514 │ │ │ │ - bvs 0x700710 │ │ │ │ + bl 0x152508 │ │ │ │ + bvs 0x700704 │ │ │ │ andcs lr, r0, lr, ror #14 │ │ │ │ - blmi 0x1bda84 │ │ │ │ + blmi 0x1bda78 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152550 │ │ │ │ - blvs 0x70074c │ │ │ │ + bl 0x152544 │ │ │ │ + blvs 0x700740 │ │ │ │ andcs lr, r0, r0, asr r7 │ │ │ │ - blmi 0x1bdac0 │ │ │ │ + blmi 0x1bdab4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x15258c │ │ │ │ + bl 0x152580 │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ - blmi 0x1bdafc │ │ │ │ + blmi 0x1bdaf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1525c8 │ │ │ │ + bl 0x1525bc │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r4, lsl r7 │ │ │ │ - blmi 0x1bdb38 │ │ │ │ + blmi 0x1bdb2c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152604 │ │ │ │ + bl 0x1525f8 │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -r6 │ │ │ │ - blmi 0x1bdb74 │ │ │ │ + blmi 0x1bdb68 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152640 │ │ │ │ + bl 0x152634 │ │ │ │ svcvs 0x001a0382 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - blmi 0x1bdbb0 │ │ │ │ + blmi 0x1bdba4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -114141,104 +114138,104 @@ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a383f8 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107c8c │ │ │ │ - blcs 0xb6abc │ │ │ │ + blcs 0x107c80 │ │ │ │ + blcs 0xb6ab0 │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - mrc2 0, 5, pc, cr10, cr10, {0} │ │ │ │ + mcr2 0, 5, pc, cr14, cr10, {0} @ │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1b9a58 │ │ │ │ + blcc 0x1b9a4c │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - @ instruction: 0xe7f2ffb3 │ │ │ │ + @ instruction: 0xe7f2ff9b │ │ │ │ @ instruction: 0xf0a3687d │ │ │ │ - strmi pc, [r0], r1, ror #25 │ │ │ │ + strmi pc, [r0], fp, asr #25 │ │ │ │ sbceq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ stmdavs r9!, {r1, r4, r8} │ │ │ │ - ldc2l 0, cr15, [r8, #668]! @ 0x29c │ │ │ │ + stc2l 0, cr15, [r2, #668]! @ 0x29c │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ - ldc2l 0, cr15, [r2], {163} @ 0xa3 │ │ │ │ + ldc2 0, cr15, [ip], #652 @ 0x28c │ │ │ │ @ instruction: 0xf1096829 │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - strbmi pc, [r1], -sp, ror #27 @ │ │ │ │ + @ instruction: 0x4641fdd7 │ │ │ │ strbmi r6, [sl], -r8, lsr #16 │ │ │ │ ldmvs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b959 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ strtmi lr, [r0], -r7, asr #15 │ │ │ │ - ldc2l 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ + stc2 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7ef │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andsle r6, r7, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x259bfc │ │ │ │ + blcs 0x259bf0 │ │ │ │ stmiavs fp!, {r3, r4, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, r5, r3, lsl #22 │ │ │ │ ldrmi r6, [r6], -r3, lsr #31 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107d54 │ │ │ │ - blcs 0xb6bc4 │ │ │ │ + blcs 0x107d48 │ │ │ │ + blcs 0xb6bb8 │ │ │ │ @ instruction: 0x4620db18 │ │ │ │ - mrc2 0, 2, pc, cr6, cr10, {0} │ │ │ │ + mcr2 0, 2, pc, cr10, cr10, {0} @ │ │ │ │ andcs fp, r1, r0, ror #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1a1b58 │ │ │ │ + blcc 0x1a1b4c │ │ │ │ stmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - @ instruction: 0xe7e2ff3f │ │ │ │ + strb pc, [r2, r7, lsr #30]! @ │ │ │ │ vadd.i8 d22, d7, d31 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a32895 │ │ │ │ - @ instruction: 0xf107fc69 │ │ │ │ + @ instruction: 0xf107fc53 │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0xf8d5fd83 │ │ │ │ + @ instruction: 0xf8d5fd6d │ │ │ │ @ instruction: 0xf0a3a004 │ │ │ │ - @ instruction: 0x4607fbf5 │ │ │ │ + @ instruction: 0x4607fbdf │ │ │ │ ldrbmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - @ instruction: 0xf8d8fba7 │ │ │ │ + @ instruction: 0xf8d8fb8f │ │ │ │ stmiavs r8!, {pc}^ │ │ │ │ - @ instruction: 0xf8a4f0a4 │ │ │ │ + @ instruction: 0xf88ef0a4 │ │ │ │ @ instruction: 0x464a463b │ │ │ │ andls r4, r0, r1, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - svcvs 0x00a3fc49 │ │ │ │ + svcvs 0x00a3fc31 │ │ │ │ adcsle r2, r6, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -114250,727 +114247,727 @@ │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, sp, r0, ror r0 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi sl, #0 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x2421bc │ │ │ │ + bcs 0x2421b0 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x94a878 │ │ │ │ + blle 0x94a86c │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - bicslt pc, r0, pc, asr #27 │ │ │ │ + bicslt pc, r0, r3, asr #27 │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ ldmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strtmi r3, [r1], -r1 │ │ │ │ tsteq sl, lr, asr #7 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed408c4 │ │ │ │ + blx 0xfed408b8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1b9bf4 │ │ │ │ + blcc 0x1b9be8 │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ldrb pc, [r2, sp, lsr #29]! @ │ │ │ │ - blx 0xff7bbf62 │ │ │ │ + @ instruction: 0xe7f2fe95 │ │ │ │ + blx 0xff23bf56 │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a76821 │ │ │ │ - ldmdavs r6!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xff4bbf7a │ │ │ │ + ldmdavs r6!, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfef3bf6e │ │ │ │ @ instruction: 0xf1066821 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - stmdavs r0!, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xe7d047b8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ - blvs 0xfe491530 │ │ │ │ + blvs 0xfe491524 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r0, cr11 │ │ │ │ rsbvs pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0x460ed017 │ │ │ │ vadd.i8 d22, d25, d9 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ andcs r0, r0, r3, lsr r2 │ │ │ │ movteq lr, #6915 @ 0x1b03 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d26833 │ │ │ │ ldmdavs r2!, {r7, lr}^ │ │ │ │ - blx 0xfed909b4 │ │ │ │ + blx 0xfed909a8 │ │ │ │ ldmdbeq fp, {r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82a07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstcs r0, r3, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28a978 │ │ │ │ + blle 0x28a96c │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [sl, r1]! │ │ │ │ - blcs 0xce998 │ │ │ │ + blcs 0xce98c │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 7, 4, cr15, cr8, cr3, {7} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr3, {7} │ │ │ │ @ instruction: 0xf8d6e7f2 │ │ │ │ @ instruction: 0xf0a38000 │ │ │ │ - @ instruction: 0x4681fb75 │ │ │ │ + pkhtbmi pc, r1, pc, asr #22 @ │ │ │ │ sbceq pc, lr, #8, 2 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d80112 │ │ │ │ @ instruction: 0xf0a71000 │ │ │ │ - ldmdavs r6!, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1a3c04e │ │ │ │ + ldmdavs r6!, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blx 0x14bc042 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r0], {167} @ 0xa7 │ │ │ │ - orrvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + stc2l 0, cr15, [sl], #-668 @ 0xfffffd64 │ │ │ │ + movtvc pc, #50764 @ 0xc64c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrdhi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a35dd8 │ │ │ │ - ldrtmi pc, [r2], -r7, lsr #31 @ │ │ │ │ + shadd8mi pc, r2, r1 @ │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ strmi r4, [r0, r0, asr #12]! │ │ │ │ - blcs 0x9bc9c │ │ │ │ + blcs 0x9bc90 │ │ │ │ @ instruction: 0xf1a3d0c6 │ │ │ │ - blx 0xfed40a0c │ │ │ │ + blx 0xfed40a00 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [pc, fp, lsr #15]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ rsble r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ strmi r6, [lr], -sl, asr #16 │ │ │ │ - bcs 0x242334 │ │ │ │ + bcs 0x242328 │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #20 │ │ │ │ tstle r2, sp, lsl #20 │ │ │ │ - bcs 0x9a374 │ │ │ │ + bcs 0x9a368 │ │ │ │ andcs sp, r1, #1073741842 @ 0x40000012 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11bd00 │ │ │ │ - bcc 0x1b73ac │ │ │ │ + bcs 0x11bcf4 │ │ │ │ + bcc 0x1b73a0 │ │ │ │ ldmdale r3, {r0, r9, fp, sp}^ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - ldc2l 0, cr15, [sl], {26} │ │ │ │ + stc2l 0, cr15, [lr], {26} │ │ │ │ stmdacs r0, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldmvs r2!, {r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf903fa02 │ │ │ │ stmdblt fp, {r0, r1, r4, r5, r8, fp, sp, lr} │ │ │ │ stmdbeq r0, {r0, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a36834 │ │ │ │ - @ instruction: 0x4622fa9d │ │ │ │ + strtmi pc, [r2], -r7, lsl #21 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - ldmvs r3!, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdhi pc, [r4], -r6 │ │ │ │ - blx 0xffebc128 │ │ │ │ + blx 0xff93c11c │ │ │ │ @ instruction: 0xf1084682 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0x01122895 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - stc2 0, cr15, [lr], {167} @ 0xa7 │ │ │ │ + blx 0xffebc146 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ ldmvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldmdavs r1!, {r0, r1, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xff8bde40 │ │ │ │ + blx 0xff2bde34 │ │ │ │ @ instruction: 0xb12b6fab │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ble 0xfeb4a708 │ │ │ │ + ble 0xfeb4a6fc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - strb pc, [r3, r9, lsl #27]! @ │ │ │ │ + @ instruction: 0xe7e3fd71 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a74620 │ │ │ │ - sbfx pc, r7, #23, #24 │ │ │ │ + ldr pc, [r7, r1, asr #23]! │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a74620 │ │ │ │ - @ instruction: 0xe7cafbd1 │ │ │ │ + @ instruction: 0xe7cafbbb │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r7, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee50ba8 │ │ │ │ + blx 0xfee50b9c │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00aa83f0 │ │ │ │ ldmvs r4!, {r0, r8, sp} │ │ │ │ @ instruction: 0xf8852a02 │ │ │ │ stcle 0, cr1, [sl], #-496 @ 0xfffffe10 │ │ │ │ - blle 0xb4a794 │ │ │ │ + blle 0xb4a788 │ │ │ │ movwls r4, #22056 @ 0x5628 │ │ │ │ - mcrr2 0, 1, pc, r0, cr10 @ │ │ │ │ + ldc2 0, cr15, [r4], #-104 @ 0xffffff98 │ │ │ │ movwlt r9, #2821 @ 0xb05 │ │ │ │ ldmdavs r3!, {r0, r1, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - b 0x144cee0 │ │ │ │ - blls 0x405fb8 │ │ │ │ + b 0x144ced4 │ │ │ │ + blls 0x405fac │ │ │ │ svcvs 0x00abb343 │ │ │ │ @ instruction: 0xf895bb33 │ │ │ │ tstlt fp, #230 @ 0xe6 │ │ │ │ @ instruction: 0x46416873 │ │ │ │ biccc r6, lr, #240, 16 @ 0xf00000 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ tsteq sl, r1, lsl #8 │ │ │ │ stmib sp, {r4, r8, r9, sp}^ │ │ │ │ - blls 0x40cbd8 │ │ │ │ + blls 0x40cbcc │ │ │ │ svcvs 0x00ab4798 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed40bf0 │ │ │ │ + blx 0xfed40be4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b9efc │ │ │ │ + bcc 0x1b9ef0 │ │ │ │ ldmible r3, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - @ instruction: 0xe7f2fd17 │ │ │ │ + udf #12239 @ 0x2fcf │ │ │ │ ldrb r4, [r0, r4, ror #4] │ │ │ │ - blx 0x11bc290 │ │ │ │ + blx 0xc3c284 │ │ │ │ vmax.s8 q10, , q1 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ pkhbtmi r2, r1, r5, lsl #17 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - blx 0x17bc2b6 │ │ │ │ + blx 0x123c2aa │ │ │ │ @ instruction: 0xf0a36876 │ │ │ │ - @ instruction: 0xf8d8fa37 │ │ │ │ + @ instruction: 0xf8d8fa21 │ │ │ │ @ instruction: 0xf1061000 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0x4620fb51 │ │ │ │ + @ instruction: 0x4620fb3b │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - cdp2 0, 7, cr15, cr12, cr3, {5} │ │ │ │ + cdp2 0, 6, cr15, cr6, cr3, {5} │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xe7c647b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd724c │ │ │ │ + bl 0xfebd7240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a0 │ │ │ │ andlt pc, r2, r1, ror #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7288 │ │ │ │ + bl 0xfebd727c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a8 │ │ │ │ andlt pc, r2, r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd72c4 │ │ │ │ + bl 0xfebd72b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20b0 │ │ │ │ andlt pc, r2, r5, lsr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7300 │ │ │ │ + bl 0xfebd72f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20b8 │ │ │ │ andlt pc, r2, r7, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd733c │ │ │ │ + bl 0xfebd7330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c0 │ │ │ │ andlt pc, r2, r9, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7378 │ │ │ │ + bl 0xfebd736c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c8 │ │ │ │ andlt pc, r2, fp, asr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd73b4 │ │ │ │ + bl 0xfebd73a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d0 │ │ │ │ andlt pc, r2, sp, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd73f0 │ │ │ │ + bl 0xfebd73e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d8 │ │ │ │ andlt pc, r2, pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd742c │ │ │ │ + bl 0xfebd7420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e0 │ │ │ │ andlt pc, r2, r1, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7468 │ │ │ │ + bl 0xfebd745c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e8 │ │ │ │ andlt pc, r2, r3, asr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd74a4 │ │ │ │ + bl 0xfebd7498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f0 │ │ │ │ andlt pc, r2, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd74e0 │ │ │ │ + bl 0xfebd74d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f8 │ │ │ │ andlt pc, r2, r7, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd751c │ │ │ │ + bl 0xfebd7510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7558 │ │ │ │ + bl 0xfebd754c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2108 │ │ │ │ ldrdlt pc, [r2], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7594 │ │ │ │ + bl 0xfebd7588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2110 │ │ │ │ @ instruction: 0xb002fdbd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd75d0 │ │ │ │ + bl 0xfebd75c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2118 │ │ │ │ mullt r2, pc, sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd760c │ │ │ │ + bl 0xfebd7600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vbic.i32 q9, #1280 @ 0x00000500 │ │ │ │ - bl 0x101044 │ │ │ │ + vsubw.s8 q9, q8, d5 │ │ │ │ + bl 0x101038 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2120 │ │ │ │ andlt pc, r2, sp, ror sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7650 │ │ │ │ + bl 0xfebd7644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vorr.i32 d19, #1280 @ 0x00000500 │ │ │ │ - bl 0x101088 │ │ │ │ + vsubw.s8 , q0, d21 │ │ │ │ + bl 0x10107c │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ andlt pc, r2, fp, asr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7694 │ │ │ │ + bl 0xfebd7688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vsubw.s8 , q8, d29 │ │ │ │ - bl 0x1010cc │ │ │ │ + vrsra.s64 d19, d29, #64 │ │ │ │ + bl 0x1010c0 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2130 │ │ │ │ andlt pc, r2, r9, lsr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd76d8 │ │ │ │ + bl 0xfebd76cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vsubw.s8 q10, q0, d1 │ │ │ │ - bl 0x101110 │ │ │ │ + vorr.i32 d20, #256 @ 0x00000100 │ │ │ │ + bl 0x101104 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2138 │ │ │ │ andlt pc, r2, r7, lsl sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd771c │ │ │ │ + bl 0xfebd7710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vrsra.s64 q9, , #64 │ │ │ │ - bl 0x101154 │ │ │ │ + vqdmlal.s q9, d16, d1[7] │ │ │ │ + bl 0x101148 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2140 │ │ │ │ strdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7760 │ │ │ │ + bl 0xfebd7754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrsbcs pc, [r0, #-130] @ 0xffffff7e @ │ │ │ │ ldc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd77a0 │ │ │ │ + bl 0xfebd7794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d25, d2 │ │ │ │ - vqdmlal.s q10, d0, d1[0] │ │ │ │ - bl 0x101208 │ │ │ │ + vsubw.s8 q10, q0, d9 │ │ │ │ + bl 0x1011fc │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2160 │ │ │ │ @ instruction: 0xb002fcb3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd77e4 │ │ │ │ + bl 0xfebd77d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2170 │ │ │ │ mullt r2, r5, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7820 │ │ │ │ + bl 0xfebd7814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ addlt r0, r2, r3, lsr r2 │ │ │ │ vadd.i8 q11, q15, q6 │ │ │ │ - vqdmlal.s q10, d16, d1[3] │ │ │ │ + vrsra.s64 q10, , #64 │ │ │ │ @ instruction: 0xf8520307 │ │ │ │ movwls r2, #36 @ 0x24 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andlt pc, r2, r5, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7860 │ │ │ │ + bl 0xfebd7854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, r2] │ │ │ │ mrrc2 7, 15, pc, r6, cr15 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd78a0 │ │ │ │ + bl 0xfebd7894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q11, , #64 │ │ │ │ - bl 0x1012d0 │ │ │ │ + bl 0x1012c4 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2190 │ │ │ │ andlt pc, r2, r3, lsr ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd78e4 │ │ │ │ + bl 0xfebd78d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf647b082 │ │ │ │ vbic.i32 d16, #256 @ 0x00000100 │ │ │ │ - bl 0x101314 │ │ │ │ + bl 0x101308 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff21a0 │ │ │ │ andlt pc, r2, r1, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7928 │ │ │ │ + bl 0xfebd791c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21b0 │ │ │ │ strdlt pc, [r2], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7964 │ │ │ │ + bl 0xfebd7958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21c0 │ │ │ │ ldrdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -114985,79 +114982,79 @@ │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andle r6, lr, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stmiavs sl!, {r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0x242d38 │ │ │ │ + bcs 0x242d2c │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ cmplt r3, r1, lsl #6 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a38ff0 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x1089e0 │ │ │ │ - blcs 0xb7810 │ │ │ │ + blcs 0x1089d4 │ │ │ │ + blcs 0xb7804 │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf810f01a │ │ │ │ + @ instruction: 0xf804f01a │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1ba7a8 │ │ │ │ + blcc 0x1ba79c │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - ldrb pc, [r2, r9, lsl #18]! @ │ │ │ │ + udf #12161 @ 0x2f81 │ │ │ │ @ instruction: 0xf0a268af │ │ │ │ - @ instruction: 0x4681fe37 │ │ │ │ + strmi pc, [r1], r1, lsr #28 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xff4ef0a6 │ │ │ │ + @ instruction: 0xff38f0a6 │ │ │ │ ldrdhi pc, [ip], -r5 │ │ │ │ - cdp2 0, 2, cr15, cr8, cr2, {5} │ │ │ │ + cdp2 0, 1, cr15, cr2, cr2, {5} │ │ │ │ @ instruction: 0xf1086839 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - stmdbvs fp!, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs fp!, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00a0bb0b │ │ │ │ stcle 8, cr2, [sl], #-8 │ │ │ │ ldcle 8, cr2, [ip], {-0} │ │ │ │ @ instruction: 0xf0a3d12a │ │ │ │ - strmi pc, [r0], r9, ror #20 │ │ │ │ - stc2 0, cr15, [ip, #648]! @ 0x288 │ │ │ │ + pkhtbmi pc, r0, r3, asr #20 @ │ │ │ │ + ldc2 0, cr15, [r6, #648] @ 0x288 │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ ldrbmi r8, [r3], -r0 │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ ldrbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fe09 │ │ │ │ + svcvs 0x00a3fdf1 │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0xf8d5e7b5 │ │ │ │ @ instruction: 0xf0a28000 │ │ │ │ - @ instruction: 0x4642fd91 │ │ │ │ + @ instruction: 0x4642fd7b │ │ │ │ strbmi r4, [r1], -r0, lsl #13 │ │ │ │ strbmi r4, [r3], r0, lsr #12 │ │ │ │ - stc2l 7, cr15, [r2, #-876] @ 0xfffffc94 │ │ │ │ + stc2 7, cr15, [sl, #-876]! @ 0xfffffc94 │ │ │ │ stmdacc r4, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldmible r0!, {r0, fp, sp}^ │ │ │ │ - ldc2l 7, cr15, [r8, #1012]! @ 0x3f4 │ │ │ │ + mcr2 7, 0, pc, cr6, cr13, {7} @ │ │ │ │ vqshl.s8 d27, d0, d9 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmdavs ip, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x11acec │ │ │ │ + bl 0x11ace0 │ │ │ │ @ instruction: 0xf85d0244 │ │ │ │ - bl 0x1534dc │ │ │ │ + bl 0x1534d0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76121d0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ @@ -115067,160 +115064,160 @@ │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, pc, r0, ror r0 @ │ │ │ │ stmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ strmi r6, [lr], -sl, lsl #17 │ │ │ │ tstmi r3, #0 │ │ │ │ tstmi sl, #4849664 @ 0x4a0000 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x242e80 │ │ │ │ + bcs 0x242e74 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc262b02 │ │ │ │ - blle 0xa4b53c │ │ │ │ + blle 0xa4b530 │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - mvnslt pc, sp, ror #30 │ │ │ │ + mvnslt pc, r1, ror #30 │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r5, r0, lsl #30 │ │ │ │ - bllt 0x75c800 │ │ │ │ + bllt 0x75c7f4 │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r2, [r1], -r2 │ │ │ │ ldrcs r6, [r0], #-2163 @ 0xfffff78d │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r9, ip, sp}^ │ │ │ │ biccc r4, lr, #0, 8 │ │ │ │ tsteq fp, r2, lsl r1 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41590 │ │ │ │ + blx 0xfed41584 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1ba8b0 │ │ │ │ + blcc 0x1ba8a4 │ │ │ │ ldmible r7, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ldrb pc, [r2, r7, asr #16]! @ │ │ │ │ - ldc2l 0, cr15, [r6, #-648]! @ 0xfffffd78 │ │ │ │ + ldrb pc, [r2, pc, lsr #16]! @ │ │ │ │ + stc2l 0, cr15, [r0, #-648]! @ 0xfffffd78 │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a66821 │ │ │ │ - @ instruction: 0xf8d6fe8f │ │ │ │ + @ instruction: 0xf8d6fe79 │ │ │ │ @ instruction: 0xf0a2a008 │ │ │ │ - stmdavs r1!, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - cdp2 0, 8, cr15, cr4, cr6, {5} │ │ │ │ + cdp2 0, 6, cr15, cr14, cr6, {5} │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - cdp2 0, 7, cr15, cr10, cr6, {5} │ │ │ │ + cdp2 0, 6, cr15, cr4, cr6, {5} │ │ │ │ ldrtmi r6, [r3], -r0, lsr #16 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xe7c447b8 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ vadd.i8 q11, , q6 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1beb84 │ │ │ │ + blmi 0x1beb78 │ │ │ │ ldrsbcs pc, [r0, #130]! @ 0x82 @ │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - blmi 0x1beb90 │ │ │ │ + blmi 0x1beb84 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ vadd.i8 q11, , q6 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1bebc4 │ │ │ │ + blmi 0x1bebb8 │ │ │ │ andcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ andcs lr, r0, lr, lsr r7 │ │ │ │ - blmi 0x1bebd0 │ │ │ │ + blmi 0x1bebc4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe552290 │ │ │ │ + blvs 0xfe552284 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd1700 │ │ │ │ + blx 0xfedd16f4 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r2, r6, r8, ip, lr, pc} │ │ │ │ eorsle r2, fp, pc, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r4, #-8] │ │ │ │ - blcs 0xcf6d0 │ │ │ │ + blcs 0xcf6c4 │ │ │ │ strtmi sp, [r0], -r3, asr #16 │ │ │ │ - mcr2 0, 5, pc, cr10, cr9, {0} @ │ │ │ │ + mrc2 0, 4, pc, cr14, cr9, {0} │ │ │ │ ldmvs r7!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - ldc2l 0, cr15, [r6], #-648 @ 0xfffffd78 │ │ │ │ + stc2l 0, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - stc2 7, cr15, [r8], #-876 @ 0xfffffc94 │ │ │ │ + ldc2 7, cr15, [r0], {219} @ 0xdb │ │ │ │ @ instruction: 0xf0a26837 │ │ │ │ - pkhtbmi pc, r1, r5, asr #25 @ │ │ │ │ + @ instruction: 0x4681fcbf │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - stc2l 0, cr15, [ip, #664]! @ 0x298 │ │ │ │ + ldc2l 0, cr15, [r6, #664] @ 0x298 │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - stc2l 0, cr15, [r2, #664]! @ 0x298 │ │ │ │ + stc2l 0, cr15, [ip, #664] @ 0x298 │ │ │ │ ldmdavs r8!, {r0, r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x46494632 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41734 │ │ │ │ + blx 0xfed41728 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r8 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa1b28 │ │ │ │ + blcs 0xa1b1c │ │ │ │ @ instruction: 0xf04fdabb │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff68f7e2 │ │ │ │ + @ instruction: 0xff50f7e2 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r5, lsl #26 │ │ │ │ @ instruction: 0xf4136bab │ │ │ │ @@ -115232,1488 +115229,1488 @@ │ │ │ │ ldrmi r6, [r6], -fp, asr #16 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble fp!, {d2} │ │ │ │ - blcs 0xcf7b8 │ │ │ │ + blcs 0xcf7ac │ │ │ │ @ instruction: 0x4620d83a │ │ │ │ - mrc2 0, 1, pc, cr6, cr9, {0} │ │ │ │ + mcr2 0, 1, pc, cr10, cr9, {0} @ │ │ │ │ ldmdavs sp!, {r5, r8, r9, ip, sp, pc} │ │ │ │ - stc2l 0, cr15, [sl], #-648 @ 0xfffffd78 │ │ │ │ + mrrc2 0, 10, pc, r4, cr2 @ │ │ │ │ @ instruction: 0xf1054680 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0x01122595 │ │ │ │ @ instruction: 0xf0a66829 │ │ │ │ - @ instruction: 0xf8d7fd81 │ │ │ │ + @ instruction: 0xf8d7fd6b │ │ │ │ @ instruction: 0xf0a29004 │ │ │ │ - @ instruction: 0x4601fbf3 │ │ │ │ + @ instruction: 0x4601fbdd │ │ │ │ strbmi r4, [sl], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - ldrtmi pc, [fp], -r5, lsr #23 @ │ │ │ │ + ldrtmi pc, [fp], -sp, lsl #23 @ │ │ │ │ strbmi r6, [r2], -r8, lsr #16 │ │ │ │ ldrmi r4, [r0, r1, asr #12]! │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff18b820 │ │ │ │ + ble 0xff18b814 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - @ instruction: 0xe7e5fefd │ │ │ │ + strb pc, [r5, r5, ror #29]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ - blvs 0xfe552458 │ │ │ │ + blvs 0xfe55244c │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 4, sp, r0, cr14 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfee34d80 │ │ │ │ + blx 0xfee34d74 │ │ │ │ stmdavs sl, {r1, r2, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs fp, {r0, r2, r6, r8, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r2, #-8] │ │ │ │ - blcs 0xcf898 │ │ │ │ + blcs 0xcf88c │ │ │ │ strtmi sp, [r0], -r1, asr #16 │ │ │ │ - stc2l 0, cr15, [r6, #100] @ 0x64 │ │ │ │ + ldc2 0, cr15, [sl, #100]! @ 0x64 │ │ │ │ stmdavs pc!, {r3, r4, r6, r8, r9, ip, sp, pc} @ │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xffe3cf2a │ │ │ │ + blx 0xff8bcf1e │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf8d84681 │ │ │ │ tsteq r2, r0 │ │ │ │ - ldc2 0, cr15, [r0, #-664] @ 0xfffffd68 │ │ │ │ + ldc2l 0, cr15, [sl], #664 @ 0x298 │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - blx 0xfe13cf42 │ │ │ │ + blx 0x1bbcf36 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - blx 0xdbec32 │ │ │ │ + blx 0x7bec26 │ │ │ │ @ instruction: 0xf8d8463b │ │ │ │ strbmi r1, [sl], -r0 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fbdb │ │ │ │ + svcvs 0x00a3fbc3 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed418f8 │ │ │ │ + blx 0xfed418ec │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa2ccc │ │ │ │ + blcs 0xa2cc0 │ │ │ │ @ instruction: 0xf04fdabd │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp2 7, 8, cr15, cr6, cr2, {7} │ │ │ │ + cdp2 7, 6, cr15, cr14, cr2, {7} │ │ │ │ svclt 0x0000e7e5 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153954 │ │ │ │ + bl 0x153948 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7712210 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153994 │ │ │ │ + bl 0x153988 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1539d4 │ │ │ │ + bl 0x1539c8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7312230 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153a14 │ │ │ │ + bl 0x153a08 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r1, -r0, asr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56d044 │ │ │ │ + blvs 0xfe56d038 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf023460d │ │ │ │ - blcs 0x3c1a58 │ │ │ │ + blcs 0x3c1a4c │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28ba74 │ │ │ │ + blle 0x28ba68 │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - stmdblt r0!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [r9, r1]! │ │ │ │ - blcs 0xcfa94 │ │ │ │ + blcs 0xcfa88 │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2l 7, cr15, [sl, #904] @ 0x388 │ │ │ │ + ldc2 7, cr15, [r2, #904]! @ 0x388 │ │ │ │ @ instruction: 0xf0a2e7f2 │ │ │ │ - stmdavs fp!, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x926b8 │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x926ac │ │ │ │ svcvs 0x00a3d154 │ │ │ │ @ instruction: 0xdc732b02 │ │ │ │ mcrrle 11, 0, r2, pc, cr0 │ │ │ │ andcs sp, r0, r3, ror r1 │ │ │ │ @ instruction: 0xf0a22100 │ │ │ │ - pkhtbmi pc, r1, r7, asr #30 @ │ │ │ │ + strmi pc, [r1], r1, asr #30 │ │ │ │ vadd.i8 d22, d23, d31 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a22895 │ │ │ │ - @ instruction: 0xf107fae3 │ │ │ │ + @ instruction: 0xf107facd │ │ │ │ strmi r0, [r7], -lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - bmi 0xcffecc │ │ │ │ + bmi 0xcffe68 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2088 @ 0xfffff7d8 │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmpl sl, {ip, sp} │ │ │ │ - bl 0x111f48 │ │ │ │ + bl 0x111f3c │ │ │ │ ldrmi r0, [r3], #-265 @ 0xfffffef7 │ │ │ │ smlabtvc r0, sp, r9, lr │ │ │ │ stmdacs r0, {r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf646d042 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r1, r4, r7, r8} │ │ │ │ - @ instruction: 0xf9b2f0a3 │ │ │ │ - blx 0x16bd194 │ │ │ │ + @ instruction: 0xf99cf0a3 │ │ │ │ + blx 0x113d188 │ │ │ │ @ instruction: 0xf0a24680 │ │ │ │ - @ instruction: 0x4631fa55 │ │ │ │ + @ instruction: 0x4631fa3f │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ - ldc2 0, cr15, [sl, #-684] @ 0xfffffd54 │ │ │ │ + stc2 0, cr15, [r4, #-684] @ 0xfffffd54 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - ldc2 0, cr15, [r0, #-684]! @ 0xfffffd54 │ │ │ │ + ldc2 0, cr15, [sl, #-684] @ 0xfffffd54 │ │ │ │ strbmi r6, [r2], -r9, lsr #18 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - stmiavs r9!, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r9!, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0xfebbeea4 │ │ │ │ - blcs 0x9cdc8 │ │ │ │ + blx 0xfe5bee98 │ │ │ │ + blcs 0x9cdbc │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed41b58 │ │ │ │ + blx 0xfed41b4c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, lsr #15] │ │ │ │ @ instruction: 0xf0a2692f │ │ │ │ - @ instruction: 0x463afa35 │ │ │ │ + @ instruction: 0x463afa1f │ │ │ │ ldrtmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d5f9e7 │ │ │ │ + @ instruction: 0xf8d5f9cf │ │ │ │ @ instruction: 0xf0a2900c │ │ │ │ - strmi pc, [r1], -fp, lsr #20 │ │ │ │ + @ instruction: 0x4601fa15 │ │ │ │ strmi r4, [r0], sl, asr #12 │ │ │ │ ldrtmi r4, [r1], r0, lsr #12 │ │ │ │ - @ instruction: 0xf9dcf7db │ │ │ │ + @ instruction: 0xf9c4f7db │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ab4630 │ │ │ │ - ldr pc, [fp, pc, lsl #27] │ │ │ │ + @ instruction: 0xe79bfd79 │ │ │ │ tstpne r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf0a36808 │ │ │ │ - ldr pc, [fp, pc, ror #18]! │ │ │ │ - blcs 0xcfba4 │ │ │ │ + sbfx pc, r9, #18, #28 │ │ │ │ + blcs 0xcfb98 │ │ │ │ @ instruction: 0xf7fdd9da │ │ │ │ - svclt 0x0000fa85 │ │ │ │ - addeq pc, r8, sl, ror r0 @ │ │ │ │ + svclt 0x0000fa93 │ │ │ │ + addeq pc, r8, r6, lsl #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, fp, lsl #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldrle r0, [sp, #-2010]! @ 0xfffff826 │ │ │ │ @ instruction: 0xdc362b0b │ │ │ │ vadd.i8 q11, , q5 │ │ │ │ - vsubw.s8 q9, q0, d17 │ │ │ │ + vqdmlal.s , d16, d1[6] │ │ │ │ vcge.s8 d16, d9, d3 │ │ │ │ - vabdl.s8 , d16, d17 │ │ │ │ - bcs 0x82c20 │ │ │ │ + vqdmlsl.s , d0, d1[6] │ │ │ │ + bcs 0x82c14 │ │ │ │ svclt 0x00186d2a │ │ │ │ - @ instruction: 0xf64d461f │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vmin.s8 d20, d14, d15 │ │ │ │ + vsubw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf64d0307 │ │ │ │ - vsubhn.i16 d23, q8, │ │ │ │ + @ instruction: 0xf2c076b5 │ │ │ │ svclt 0x00180607 │ │ │ │ - blvs 0xfe552868 │ │ │ │ + blvs 0xfe55285c │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xdc2a2b07 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc2d2b02 │ │ │ │ - blle 0xc0bc14 │ │ │ │ + blle 0xc0bc08 │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - bllt 0xfe4c0020 │ │ │ │ + bllt 0xfe4bffe4 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0x461ff0 │ │ │ │ + blcs 0x461fe4 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andsle r2, r0, r1, lsl #22 │ │ │ │ vadd.f32 d22, d14, d26 │ │ │ │ - vqshl.s64 d20, d9, #0 │ │ │ │ + vabdl.s8 q10, d16, d25 │ │ │ │ @ instruction: 0xf64d0707 │ │ │ │ - vmov.i32 , #16777216 @ 0x01000000 │ │ │ │ - blvs 0xfe542868 │ │ │ │ + vmlsl.s , d0, d1[4] │ │ │ │ + blvs 0xfe54285c │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 14, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrdcs sp, [r0], -r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0xcfc80 │ │ │ │ + blcs 0xcfc74 │ │ │ │ @ instruction: 0xf04fd9d0 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r4], {226} @ 0xe2 │ │ │ │ + ldc2 7, cr15, [ip], #904 @ 0x388 │ │ │ │ ldmib r4, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdavs r0!, {r1, r9, ip}^ │ │ │ │ - @ instruction: 0xf87cf7db │ │ │ │ + @ instruction: 0xf864f7db │ │ │ │ svcvs 0x00ab6824 │ │ │ │ strbcc r4, [lr], #1665 @ 0x681 │ │ │ │ smlawbeq r4, r8, r6, r4 │ │ │ │ @ instruction: 0xf895b9b3 │ │ │ │ orrslt r3, fp, r6, ror #1 │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ stmib sp, {r2, pc}^ │ │ │ │ ldrmi r3, [r8, r2, lsl #6]! │ │ │ │ - blcs 0x9cf64 │ │ │ │ + blcs 0x9cf58 │ │ │ │ @ instruction: 0xf1a3d0b0 │ │ │ │ - blx 0xfed41cd4 │ │ │ │ + blx 0xfed41cc8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r9, fp, lsr #15]! │ │ │ │ - @ instruction: 0xf9e0f0a2 │ │ │ │ + @ instruction: 0xf9caf0a2 │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0x46072495 │ │ │ │ @ instruction: 0xf0a66821 │ │ │ │ - stmdavs r4!, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - cdp2 0, 3, cr15, cr14, cr2, {5} │ │ │ │ + cdp2 0, 2, cr15, cr8, cr2, {5} │ │ │ │ @ instruction: 0x46024639 │ │ │ │ ldrmi r4, [r0, r0, lsr #12]! │ │ │ │ svclt 0x0000e7e0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe55291c │ │ │ │ + blvs 0xfe552910 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr4 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd1d8c │ │ │ │ + blx 0xfedd1d80 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r3, r6, r8, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, sp, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r6, #-8] │ │ │ │ - blcs 0xcfd60 │ │ │ │ + blcs 0xcfd54 │ │ │ │ strtmi sp, [r0], -r5, asr #16 │ │ │ │ - blx 0x193d1be │ │ │ │ + blx 0x163d1b2 │ │ │ │ ldmdavs r7!, {r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xf996f0a2 │ │ │ │ + @ instruction: 0xf980f0a2 │ │ │ │ @ instruction: 0xf1074680 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0x01122795 │ │ │ │ @ instruction: 0xf0a66839 │ │ │ │ - @ instruction: 0xf8d6faad │ │ │ │ + @ instruction: 0xf8d6fa97 │ │ │ │ @ instruction: 0xf0a2a004 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - blx 0xfe93d424 │ │ │ │ + blx 0xfe3bd418 │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xf914f0a2 │ │ │ │ + @ instruction: 0xf8fef0a2 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - @ instruction: 0xf8c6f7db │ │ │ │ + @ instruction: 0xf8aef7db │ │ │ │ ldmdavs r8!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41dc8 │ │ │ │ + blx 0xfed41dbc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa319c │ │ │ │ + blcs 0xa3190 │ │ │ │ @ instruction: 0xf04fdab9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [lr], {226} @ 0xe2 │ │ │ │ + stc2 7, cr15, [r6], {226} @ 0xe2 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, r8, r0, ror r0 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ tstmi sl, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xf386fab6 │ │ │ │ - bcs 0x243794 │ │ │ │ + bcs 0x243788 │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ andeq pc, r1, r3, asr #32 │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3c1e44 │ │ │ │ + blcs 0x3c1e38 │ │ │ │ svcvs 0x00a3d045 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x109438 │ │ │ │ - blcc 0x1b878c │ │ │ │ + blcs 0x10942c │ │ │ │ + blcc 0x1b8780 │ │ │ │ stmdale pc, {r0, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - @ instruction: 0xb3b8fae3 │ │ │ │ + @ instruction: 0xb3b8fad7 │ │ │ │ vadd.i8 q11, , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a22895 │ │ │ │ - @ instruction: 0xf107f913 │ │ │ │ + @ instruction: 0xf107f8fd │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - stmdavs pc!, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xf908f0a2 │ │ │ │ + stmdavs pc!, {r0, r1, r2, r4, r9, fp, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf8f2f0a2 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - blx 0x93d524 │ │ │ │ + blx 0x3bd518 │ │ │ │ ldrdlt pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf894f0a2 │ │ │ │ + @ instruction: 0xf87ef0a2 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xf846f7db │ │ │ │ + @ instruction: 0xf82ef7db │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0x464a4653 │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ stmiavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - @ instruction: 0xf8ecf7db │ │ │ │ + @ instruction: 0xf8d4f7db │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ble 0xfec4bef0 │ │ │ │ + ble 0xfec4bee4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - @ instruction: 0xe7e3fb95 │ │ │ │ + @ instruction: 0xe7e3fb7d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56d520 │ │ │ │ + blvs 0xfe56d514 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs fp, {r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ - blcs 0x252b60 │ │ │ │ + blcs 0x252b54 │ │ │ │ stmdavs fp, {r1, r3, r4, r5, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r5, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble r8!, {d2} │ │ │ │ - blcs 0xcff58 │ │ │ │ + blcs 0xcff4c │ │ │ │ @ instruction: 0x4620d837 │ │ │ │ - blx 0x1a3d3b4 │ │ │ │ + blx 0x173d3a8 │ │ │ │ stmdavs lr!, {r3, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf832f0a2 │ │ │ │ + @ instruction: 0xf81cf0a2 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xffe4f7da │ │ │ │ + @ instruction: 0xffccf7da │ │ │ │ svcvs 0x00a2682b │ │ │ │ tsteq pc, lr, asr #7 │ │ │ │ @ instruction: 0xf894bb6a │ │ │ │ cmplt r3, #230 @ 0xe6 │ │ │ │ stmiavs r8!, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf0b79600 │ │ │ │ - svcvs 0x00a3f871 │ │ │ │ + svcvs 0x00a3f85b │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41fa0 │ │ │ │ + blx 0xfed41f94 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa1b78 │ │ │ │ + blcs 0xa1b6c │ │ │ │ @ instruction: 0xf04fdac7 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xcbf352 │ │ │ │ + blx 0x6bf346 │ │ │ │ vabd.s8 q15, , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a22895 │ │ │ │ - @ instruction: 0x463af85b │ │ │ │ + ldrtmi pc, [sl], -r5, asr #16 @ │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf0a61000 │ │ │ │ - stmiavs r8!, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ - @ instruction: 0xf9f6f0b5 │ │ │ │ + @ instruction: 0xf9e0f0b5 │ │ │ │ vnmls.f32 s8, s26, s20 │ │ │ │ @ instruction: 0xf8d83f70 │ │ │ │ ldrbtmi r1, [sl], #-0 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [lr], #-512 @ 0xfffffe00 │ │ │ │ strmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ bicvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ strls r9, [r0, -r1, lsl #12] │ │ │ │ @ instruction: 0xf0a26808 │ │ │ │ - ldr pc, [r4, fp, lsr #30]! │ │ │ │ - addeq lr, r8, r2, ror #22 │ │ │ │ + @ instruction: 0xe7b4ff15 │ │ │ │ + addeq lr, r8, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd8624 │ │ │ │ + bl 0xfebd8618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00820ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x10d624 │ │ │ │ - bcs 0xb8458 │ │ │ │ + bcs 0x10d618 │ │ │ │ + bcs 0xb844c │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0xcfc5c │ │ │ │ + bcs 0xcfc50 │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e22100 │ │ │ │ - andcs pc, r0, r7, ror #21 │ │ │ │ + andcs pc, r0, pc, asr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawblt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd868c │ │ │ │ + bl 0xfebd8680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00830ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ @ instruction: 0xf0a20118 │ │ │ │ - andcs pc, r4, #15616 @ 0x3d00 │ │ │ │ + andcs pc, r4, #9984 @ 0x2700 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - svclt 0x000cf7da │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr4, cr10, {6} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ - addlt r4, pc, r5, lsr #23 │ │ │ │ + addlt r4, pc, r6, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldm sl, {r0, r2, r4, r9, ip, sp, lr, pc} │ │ │ │ + stm r0, {r0, r2, r4, r9, ip, sp, lr, pc} │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ - addhi pc, pc, r0 │ │ │ │ + addshi pc, r0, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ - @ instruction: 0xf1b380df │ │ │ │ + @ instruction: 0xf1b380e0 │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ - vorr.i32 d24, #206 @ 0x000000ce │ │ │ │ - blcc 0x28a124 │ │ │ │ + vorr.i32 d24, #207 @ 0x000000cf │ │ │ │ + blcc 0x28a118 │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ - ldm pc, {r3, r4, r8, pc}^ @ │ │ │ │ + ldm pc, {r0, r3, r4, r8, pc}^ @ │ │ │ │ orrseq pc, lr, #19 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - ldrteq r0, [r8], #-278 @ 0xfffffeea │ │ │ │ - @ instruction: 0x011603d4 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - streq r0, [r7], #-278 @ 0xfffffeea │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + ldrteq r0, [r8], #-279 @ 0xfffffee9 │ │ │ │ + @ instruction: 0x011703d4 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + streq r0, [r7], #-279 @ 0xfffffee9 │ │ │ │ @ instruction: 0xf1b3036f │ │ │ │ @ instruction: 0xf0404f6f │ │ │ │ - vqadd.s8 q12, , q13 │ │ │ │ + vqadd.s8 q12, , │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ eorhi pc, sl, #0 │ │ │ │ - rschi pc, r7, r0, lsl #4 │ │ │ │ + rschi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14a27ac │ │ │ │ - rschi pc, r7, r0, asr #32 │ │ │ │ + blcs 0x14a27a0 │ │ │ │ + rschi pc, r8, r0, asr #32 │ │ │ │ strvc pc, [r1, -r0, asr #12] │ │ │ │ streq pc, [r1, -r1, asr #5] │ │ │ │ @ instruction: 0xf1b74027 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vqsub.s8 q4, q8, q10 │ │ │ │ + vqsub.s8 q4, q8, q9 │ │ │ │ @ instruction: 0xf5b7861a │ │ │ │ @ instruction: 0xf0026fa0 │ │ │ │ - vqsub.s8 d8, d17, d2 │ │ │ │ + vqsub.s8 d8, d17, d0 │ │ │ │ @ instruction: 0xf5b7819f │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ - vqsub.s8 q4, , │ │ │ │ - svccs 0x0000874d │ │ │ │ - adcshi pc, r5, #2 │ │ │ │ + vhsub.s8 q4, , │ │ │ │ + svccs 0x0000874b │ │ │ │ + adcshi pc, r3, #2 │ │ │ │ svcvc 0x0080f5b7 │ │ │ │ - sbchi pc, r9, r0, asr #32 │ │ │ │ - vqdmulh.s q8, q10, d1[4] │ │ │ │ - stmiaeq r3!, {r1, r6, ip, sp} │ │ │ │ - tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - stmdbeq r2!, {r0, r8, r9, lr} │ │ │ │ - subeq pc, r2, r4, asr #7 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ + sbchi pc, sl, r0, asr #32 │ │ │ │ + @ instruction: 0xf3c40921 │ │ │ │ + @ instruction: 0xf0014042 │ │ │ │ + stcleq 1, cr0, [r2], #32 │ │ │ │ + b 0x10c3848 │ │ │ │ + @ instruction: 0xf0020700 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ - vmla.i q10, q2, d2[0] │ │ │ │ - movwmi r5, #9217 @ 0x2401 │ │ │ │ - ldrtmi r9, [r0], -r4, lsl #2 │ │ │ │ + movwmi r3, #41282 @ 0xa142 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbteq pc, r2, r4, r3 @ │ │ │ │ + strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ @ instruction: 0x2c02a904 │ │ │ │ - @ instruction: 0xf0049305 │ │ │ │ - stccs 0, cr8, [r3], {200} @ 0xc8 │ │ │ │ - rschi pc, r7, r4 │ │ │ │ - @ instruction: 0xf0042c01 │ │ │ │ - strcs r8, [r0], #-211 @ 0xffffff2d │ │ │ │ - @ instruction: 0x63bdf648 │ │ │ │ - tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - sbccc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ - andeq pc, r7, #192, 4 │ │ │ │ + movwls r9, #20996 @ 0x5204 │ │ │ │ + sbchi pc, r5, r4 │ │ │ │ + @ instruction: 0xf0042c03 │ │ │ │ + stccs 0, cr8, [r1], {228} @ 0xe4 │ │ │ │ + sbcshi pc, r0, r4 │ │ │ │ + @ instruction: 0xf6482200 │ │ │ │ + vsubw.s8 q11, q8, d5 │ │ │ │ + stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ + vhsub.s8 d23, d8, d6 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + stmib sp, {r0, r1, r2, r9}^ │ │ │ │ + @ instruction: 0xf7ff5508 │ │ │ │ + adds pc, r8, sp, asr r9 @ │ │ │ │ + cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + addhi pc, ip, #0 │ │ │ │ + rscshi pc, r8, r0, lsl #4 │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + ldrbthi pc, [lr], #0 @ │ │ │ │ + ldrbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + andhi pc, pc, #0 │ │ │ │ + svcvs 0x0064f5b3 │ │ │ │ + vst4.16 {d29,d31,d33,d35}, [pc :256], ip │ │ │ │ + vsubw.s8 , q8, d1 │ │ │ │ + eormi r0, r3, r1, lsl #6 │ │ │ │ + svccc 0x0080f5b3 │ │ │ │ + subshi pc, r9, r2 │ │ │ │ + ldrhi pc, [sl, r0, lsl #4] │ │ │ │ + svcpl 0x0080f5b3 │ │ │ │ + cmnphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ + ldrbhi pc, [r2], -r1, lsl #4 @ │ │ │ │ + @ instruction: 0xf0012b00 │ │ │ │ + strdeq r8, [r3], #110 @ 0x6e @ │ │ │ │ + vmls.i , q2, d2[5] │ │ │ │ + movwcs r5, #513 @ 0x201 │ │ │ │ + stcleq 3, cr9, [r5], #32 │ │ │ │ + vcgt.s8 d25, d9, d9 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ + andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ + orreq lr, r2, #3072 @ 0xc00 │ │ │ │ + @ instruction: 0xf0054630 │ │ │ │ + vabal.u8 q8, d4, d8 │ │ │ │ + teqmi r5, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0xf8d3a904 │ │ │ │ + stmdbeq r3!, {r4, r5, r7, r8, r9, sl, sp} │ │ │ │ + @ instruction: 0xf0039504 │ │ │ │ + vsubw.u8 q8, q2, d8 │ │ │ │ + @ instruction: 0xf0044542 │ │ │ │ + @ instruction: 0x432b040f │ │ │ │ + strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ + vmla.i q15, q2, d3[0] │ │ │ │ + blcs 0x24a3cc │ │ │ │ + blcs 0x47580c │ │ │ │ + rscshi pc, sp, r0 │ │ │ │ + teqle r9, r4, lsl #22 │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf95ef7ff │ │ │ │ - vst4.32 {d30-d33}, [pc :64], r8 │ │ │ │ - vbic.i32 q11, #1280 @ 0x00000500 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - eorsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vhsub.s8 d8, d16, d13 │ │ │ │ - @ instruction: 0xf5b380f9 │ │ │ │ - @ instruction: 0xf0006f70 │ │ │ │ - vqshl.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b3845b │ │ │ │ - @ instruction: 0xf0006f60 │ │ │ │ - @ instruction: 0xf5b38210 │ │ │ │ - cmnle ip, r4, ror #30 │ │ │ │ - orrpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - movweq pc, #4800 @ 0x12c0 @ │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0023f80 │ │ │ │ - vqadd.s8 q4, q0, q6 │ │ │ │ - @ instruction: 0xf5b3879b │ │ │ │ - @ instruction: 0xf0025f80 │ │ │ │ - vand q4, , │ │ │ │ - blcs 0xa2fc8 │ │ │ │ - strhi pc, [r1, -r1] │ │ │ │ - strbtle r0, [r6], #-227 @ 0xffffff1d │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - movwls r0, #40165 @ 0x9ce5 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x165eb0 │ │ │ │ - ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ - sbfxcs pc, r3, #17, #17 │ │ │ │ - strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x816b8 │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7ff3405 │ │ │ │ - sub pc, r3, r9, lsl sp @ │ │ │ │ - movtcs pc, #13252 @ 0x33c4 @ │ │ │ │ - subsle r2, r1, r7, lsl #22 │ │ │ │ - @ instruction: 0xf0002b0f │ │ │ │ - blcs 0x1a1acc │ │ │ │ - @ instruction: 0x4621d139 │ │ │ │ - stmib sp, {r2, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf7fd5508 │ │ │ │ - vmla.i8 d31, d16, d3 │ │ │ │ - vorr.i32 , #4352 @ 0x00001100 │ │ │ │ - eormi r0, r3, r1, lsr #7 │ │ │ │ + @ instruction: 0xf98ef7fd │ │ │ │ + cmppne r1, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x03a1f2c1 │ │ │ │ + subcs r4, r0, #35 @ 0x23 │ │ │ │ + addeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ + cmnphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ - stmdbls r7, {r7, r9} │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #-469762047 @ 0xe4000001 │ │ │ │ - adceq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #1044381696 @ 0x3e400000 │ │ │ │ - eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xd11c4293 │ │ │ │ - blvs 0xfe71cbe0 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - mrrcvs 0, 1, sp, fp, cr7 │ │ │ │ - svcvs 0x0060f413 │ │ │ │ - vqadd.s8 d29, d9, d3 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ - bl 0x1423f8 │ │ │ │ - ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ - stmdbge r4, {r8, r9, sp} │ │ │ │ - subscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf8ccf7ff │ │ │ │ - subscs lr, r0, #6 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - andcs r8, r0, r3, lsl #2 │ │ │ │ - ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, sp, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - bicshi pc, r1, #68 @ 0x44 │ │ │ │ - tstcs r0, pc │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + ldrbhi pc, [r8, #0]! @ │ │ │ │ + vmlal.s q9, d1, d0[0] │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + ldcvs 1, cr13, [r3, #-112]! @ 0xffffff90 │ │ │ │ + @ instruction: 0xf4126b9a │ │ │ │ + andsle r6, r7, r0, ror pc │ │ │ │ + @ instruction: 0xf4136c5b │ │ │ │ + andsle r6, r3, r0, ror #30 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + addeq lr, r1, #3072 @ 0xc00 │ │ │ │ + movwcs r4, #1584 @ 0x630 │ │ │ │ + @ instruction: 0xf8d2a904 │ │ │ │ + @ instruction: 0xf7ff2250 │ │ │ │ + and pc, r6, fp, asr #17 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + mrshi pc, (UNDEF: 2) @ │ │ │ │ + blmi 0x289744 │ │ │ │ + blls 0x3db7b0 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0440300 │ │ │ │ + ldrdlt r8, [pc], -r6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + pop {sl, fp} │ │ │ │ + svclt 0x000083f0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ - movwcs r8, #852 @ 0x354 │ │ │ │ + movwcs r8, #850 @ 0x352 │ │ │ │ orrseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ - rschi pc, r3, r1 │ │ │ │ - strbhi pc, [sl, #-512]! @ 0xfffffe00 @ │ │ │ │ + rschi pc, r1, r1 │ │ │ │ + strbhi pc, [r8, #-512]! @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - vst4. {d8-d11}, [r4 :256], r7 │ │ │ │ + vst4. {d8-d11}, [r4 :256], r5 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ - bicsle r7, r6, r0, lsl #31 │ │ │ │ - blvs 0xfe71cc6c │ │ │ │ + bicsle r7, r5, r0, lsl #31 │ │ │ │ + blvs 0xfe71cc64 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrrcvs 0, 13, sp, fp, cr1 │ │ │ │ - stcleq 12, cr0, [r5], #156 @ 0x9c │ │ │ │ - tstpeq sp, r7 @ p-variant is OBSOLETE │ │ │ │ + mrrcvs 0, 13, sp, fp, cr0 │ │ │ │ + @ instruction: 0xf0070c27 │ │ │ │ + stcleq 2, cr0, [r5], #52 @ 0x34 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - svclt 0x0018290d │ │ │ │ - @ instruction: 0xf0052b00 │ │ │ │ - b 0x11c2be4 │ │ │ │ - svclt 0x00080502 │ │ │ │ - @ instruction: 0xf0042301 │ │ │ │ - svclt 0x0018020d │ │ │ │ - bcs 0x3ca3d4 │ │ │ │ + streq pc, [r8, #-5] │ │ │ │ + svclt 0x00182a0d │ │ │ │ + @ instruction: 0xf3c42b00 │ │ │ │ + svclt 0x000c3242 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf0044315 │ │ │ │ + bcs 0x3c1ffc │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x823e0 │ │ │ │ - stccs 1, cr13, [r7, #-724] @ 0xfffffd2c │ │ │ │ - @ instruction: 0x4630d8b3 │ │ │ │ + blcs 0x823d4 │ │ │ │ + stccs 1, cr13, [r7, #-728] @ 0xfffffd28 │ │ │ │ + @ instruction: 0x4630d8b4 │ │ │ │ mrc2 7, 0, pc, cr10, cr15, {7} │ │ │ │ ldrtmi fp, [r0], -r0, ror #3 │ │ │ │ - @ instruction: 0xf816f019 │ │ │ │ + @ instruction: 0xf80af019 │ │ │ │ vmla.f , q10, d0[0] │ │ │ │ rsbeq r1, sp, r0, lsl #16 │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x15bd86a │ │ │ │ + blx 0xfbd85e │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ - strcc r8, [r1, #-671] @ 0xfffffd61 │ │ │ │ + strcc r8, [r1, #-677] @ 0xfffffd5b │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x133d87e │ │ │ │ + blx 0xd3d872 │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ - ldrtmi r8, [r0], -r4, lsl #5 │ │ │ │ + ldrtmi r8, [r0], -sl, lsl #5 │ │ │ │ mrc2 7, 1, pc, cr0, cr15, {7} │ │ │ │ - ldr r2, [r1, r1] │ │ │ │ + ldr r2, [r2, r1] │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.32 {d24-d27}, [pc :256]! │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - movwcs sl, #8060 @ 0x1f7c │ │ │ │ + movwcs sl, #8061 @ 0x1f7d │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ adcshi pc, r5, #1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.32 {d8-d11}, [r4], r2 │ │ │ │ - bcs 0x827f0 │ │ │ │ + bcs 0x827e4 │ │ │ │ subhi pc, pc, #1 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ - ldrhi pc, [r2, #2]! │ │ │ │ + ldrhi pc, [r0, #2]! │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 5, pc, cr10, cr12, {7} │ │ │ │ - blvs 0xfe71cd54 │ │ │ │ + mcr2 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ + blvs 0xfe71cd48 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x005df43f │ │ │ │ + svcge 0x005ef43f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - stmdbls r6, {r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdbls r6, {r0, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1280cc │ │ │ │ + bl 0x1280c0 │ │ │ │ stmdbls r7, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xff0bfc00 │ │ │ │ + blcs 0xff0bfbf4 │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xad5d8 │ │ │ │ - svcge 0x0043f43f │ │ │ │ + bcs 0xad5d0 │ │ │ │ + svcge 0x0044f43f │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2l 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ - stcleq 7, cr14, [r3], #248 @ 0xf8 │ │ │ │ + stcleq 7, cr14, [r3], #252 @ 0xfc │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ tsteq r2, r3, asr #20 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ addcs r4, r0, r2, lsr #32 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0x818f0 │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0x818e4 │ │ │ │ movwls r4, #49794 @ 0xc282 │ │ │ │ @ instruction: 0xf000950b │ │ │ │ vst1.8 {d24}, [pc], lr │ │ │ │ vaddl.s8 , d16, d0 │ │ │ │ addmi r0, r2, #32 │ │ │ │ strbthi pc, [sp], r0 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - svcge 0x0015f47f │ │ │ │ + svcge 0x0016f47f │ │ │ │ andls r2, r9, #268435456 @ 0x10000000 │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ smlabtvc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe3407 │ │ │ │ - usat pc, #29, r9, asr #20 @ │ │ │ │ + usat pc, #30, r9, asr #20 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b384a6 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - @ instruction: 0xf640aef2 │ │ │ │ + @ instruction: 0xf640aef3 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vmin.s8 q4, , │ │ │ │ + vmin.s8 q4, , │ │ │ │ @ instruction: 0xf5b38080 │ │ │ │ @ instruction: 0xf0036f40 │ │ │ │ - vmin.s8 q4, , q7 │ │ │ │ - @ instruction: 0xf5b384f3 │ │ │ │ + vmin.s8 q4, , q6 │ │ │ │ + @ instruction: 0xf5b384f1 │ │ │ │ @ instruction: 0xf0036fa0 │ │ │ │ - vmin.s8 d8, d3, d30 │ │ │ │ - blcs 0xa29a0 │ │ │ │ - ldrhi pc, [r3, #3] │ │ │ │ + vmin.s8 d8, d3, d28 │ │ │ │ + blcs 0xa298c │ │ │ │ + ldrhi pc, [r1, #3] │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr1, cr15, {3} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fd9309 │ │ │ │ - stmdbge r4, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - strb pc, [r5], sp, asr #27 @ │ │ │ │ + strb pc, [r6], sp, asr #27 @ │ │ │ │ orrvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r3, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vrshr.s64 d22, d16, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - ldrbhi pc, [ip, r2] @ │ │ │ │ + ldrbhi pc, [sl, r2] @ │ │ │ │ msrhi SPSR_fxc, #0, 4 │ │ │ │ rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vrhadd.s8 d8, d0, d0 │ │ │ │ + vqadd.s8 q4, q8, q15 │ │ │ │ vst3.16 {d24,d26,d28}, [pc], r4 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - subshi pc, r4, r3 │ │ │ │ + subshi pc, r2, r3 │ │ │ │ rsbhi pc, r6, #268435456 @ 0x10000000 │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - addshi pc, r2, r3 │ │ │ │ + addshi pc, r0, r3 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - andcs r8, r0, #104 @ 0x68 │ │ │ │ + andcs r8, r0, #102 @ 0x66 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - strls sl, [r7, #-3730] @ 0xfffff16e │ │ │ │ + strls sl, [r7, #-3731] @ 0xfffff16d │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf8d6f7fe │ │ │ │ - vmin.s8 q15, , q8 │ │ │ │ + vmin.s8 q15, , │ │ │ │ vsubw.s8 q8, q0, d1 │ │ │ │ - b 0x182678 │ │ │ │ + b 0x18266c │ │ │ │ @ instruction: 0xf5b70703 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ - vmax.s8 d8, d0, d29 │ │ │ │ + vmax.s8 d8, d0, d27 │ │ │ │ @ instruction: 0xf5b78540 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ - vabd.s8 q4, , │ │ │ │ - svccs 0x00008421 │ │ │ │ - ldrhi pc, [lr, #-1] │ │ │ │ + vabd.s8 q4, , │ │ │ │ + svccs 0x0000841f │ │ │ │ + ldrhi pc, [ip, #-1] │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - addhi pc, r6, r4 │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + addhi pc, ip, r4 │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ - eorshi pc, r3, #67 @ 0x43 │ │ │ │ + eorshi pc, r1, #67 @ 0x43 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x281ab4 │ │ │ │ + @ instruction: 0xf7fd9309 │ │ │ │ + bls 0x27fad8 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d3388 │ │ │ │ + bl 0x1d337c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fe25e0 │ │ │ │ - ldrt pc, [fp], -r1, lsl #30 @ │ │ │ │ + ldrt pc, [ip], -r1, lsl #30 @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ mvnhi pc, #2 │ │ │ │ strhi pc, [sp], #512 @ 0x200 │ │ │ │ svcpl 0x0084f5b3 │ │ │ │ - @ instruction: 0x83aef002 │ │ │ │ + @ instruction: 0x83acf002 │ │ │ │ movwhi pc, #4609 @ 0x1201 @ │ │ │ │ @ instruction: 0xf0022b80 │ │ │ │ - @ instruction: 0xf5b3842e │ │ │ │ + @ instruction: 0xf5b3842c │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - blcs 0xa2ad8 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ + blcs 0xa2ac4 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x182358 │ │ │ │ + b 0x18234c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0041f80 │ │ │ │ - addsmi r8, r3, #88, 8 @ 0x58000000 │ │ │ │ - strbhi pc, [r8], #-4 @ │ │ │ │ + addsmi r8, r3, #1577058304 @ 0x5e000000 │ │ │ │ + strbhi pc, [lr], #-4 @ │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ - strtmi r8, [r1], -r1, lsr #9 │ │ │ │ + strtmi r8, [r1], -r7, lsr #9 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf822f7fd │ │ │ │ + @ instruction: 0xf82af7fd │ │ │ │ @ instruction: 0xf57f0327 │ │ │ │ - stmdbge r4, {r2, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - ldrb pc, [pc, #2715]! @ 0x825e7 @ │ │ │ │ + @ instruction: 0xe600fa9b │ │ │ │ @ instruction: 0x232f0922 │ │ │ │ cmnpeq r1, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0024023 │ │ │ │ movwmi r0, #41480 @ 0xa208 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svcne 0x0020f1b3 │ │ │ │ eorhi pc, r5, r1 │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ ldrhi pc, [r4, r0]! │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - stclge 4, cr15, [r7, #508]! @ 0x1fc │ │ │ │ + stclge 4, cr15, [r8, #508]! @ 0x1fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ andls r2, r4, #134217728 @ 0x8000000 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ff9509 │ │ │ │ - ldrb pc, [fp, #2999] @ 0xbb7 @ │ │ │ │ + ldrb pc, [ip, #2999] @ 0xbb7 @ │ │ │ │ vorr.i32 d18, #3840 @ 0x00000f00 │ │ │ │ mlami r3, r0, r3, r0 │ │ │ │ - sbcne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - mcrrne 3, 12, pc, r1, cr4 @ │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + subpl pc, r0, r4, asr #7 │ │ │ │ svceq 0x0010f5b3 │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + strbne pc, [r1], #964 @ 0x3c4 @ │ │ │ │ tstphi r3, #1 @ p-variant is OBSOLETE │ │ │ │ andhi pc, lr, r1, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - msrhi CPSR_fc, #1 │ │ │ │ - vaddl.s8 q9, d0, d1 │ │ │ │ - addmi r0, r3, #128 @ 0x80 │ │ │ │ - stclge 4, cr15, [r1, #508] @ 0x1fc │ │ │ │ - @ instruction: 0xf63f2904 │ │ │ │ - andls sl, r6, #12160 @ 0x2f80 │ │ │ │ - addeq lr, ip, #2048 @ 0x800 │ │ │ │ - vshl.s8 d25, d8, d9 │ │ │ │ - vmls.i d17, d16, d0[1] │ │ │ │ - stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ - bl 0x1877f4 │ │ │ │ - stmdbge r4, {r1, r7, sl} │ │ │ │ + msrhi CPSR_f, #1 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + stceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ + @ instruction: 0xf47f4563 │ │ │ │ + stmdbcs r4, {r0, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + ldcge 6, cr15, [lr, #252]! @ 0xfc │ │ │ │ + bl 0x1a6be0 │ │ │ │ + andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + strne lr, [r4, -sp, asr #19] │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ + stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - ldrcs pc, [r0], #2260 @ 0x8d4 │ │ │ │ - @ instruction: 0xf7fd9509 │ │ │ │ - str pc, [r7, #3327]! @ 0xcff │ │ │ │ + @ instruction: 0xf8d29509 │ │ │ │ + @ instruction: 0xf7fd2490 │ │ │ │ + str pc, [r8, #3327]! @ 0xcff │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ @ instruction: 0xf0040308 │ │ │ │ tstmi r3, #33292288 @ 0x1fc0000 │ │ │ │ addpl pc, r0, #20 │ │ │ │ @ instruction: 0x83b4f040 │ │ │ │ strteq r9, [r1], -ip, lsl #4 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf53f920b │ │ │ │ - movwls sl, #23956 @ 0x5d94 │ │ │ │ + movwls sl, #23957 @ 0x5d95 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r5, #37696 @ 0x9340 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x16c050 │ │ │ │ + bl 0x16c044 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r4], #-1798 @ 0xfffff8fa │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41730 @ 0xa302 │ │ │ │ @ instruction: 0xf8d4f7fe │ │ │ │ - @ instruction: 0x4621e578 │ │ │ │ + @ instruction: 0x4621e579 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc5508 │ │ │ │ - cmppcs r1, #3088 @ p-variant is OBSOLETE @ 0xc10 │ │ │ │ + cmppcs r1, #3280 @ p-variant is OBSOLETE @ 0xcd0 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ strhi pc, [r1, #-0]! │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ strhi pc, [r1, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - ldclge 4, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - blvs 0xfe71d164 │ │ │ │ + ldclge 4, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ + blvs 0xfe71d158 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r5, #-252] @ 0xffffff04 │ │ │ │ + ldclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - vmla.f32 q13, , q0 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ - bl 0x142980 │ │ │ │ + vmla.f32 q13, , │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ + bl 0x142974 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ ldrbcs pc, [r0, #-2258] @ 0xfffff72e @ │ │ │ │ mcr2 7, 0, pc, cr8, cr14, {7} @ │ │ │ │ - orrcs lr, r0, #276824064 @ 0x10800000 │ │ │ │ + orrcs lr, r0, #281018368 @ 0x10c00000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf0044023 │ │ │ │ - vbic.i32 q8, #13565952 @ 0x00cf0000 │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0x81cc8 @ │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ vabdl.u8 q10, d4, d2 │ │ │ │ - stmib sp, {r1, r6, ip, sp}^ │ │ │ │ - blcs 0x8a114 │ │ │ │ + tstls ip, r2, asr #32 │ │ │ │ + blcs 0xa6508 │ │ │ │ cmnphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0000f5b3 │ │ │ │ - stcge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ vrshl.s8 d25, d6, d9 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ - bl 0x1c31d0 │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ + bl 0x1c31c4 │ │ │ │ movwcs r0, #5506 @ 0x1582 │ │ │ │ andvc lr, r4, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8d59307 │ │ │ │ strcs r2, [r2, #-1056] @ 0xfffffbe0 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r5, [r8, #-1088] @ 0xfffffbc0 │ │ │ │ @ instruction: 0xf7fe9409 │ │ │ │ - str pc, [pc, #-2155] @ 0x814c1 │ │ │ │ + ldr pc, [r0, #-2155] @ 0xfffff795 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ - tstmi sl, #192, 24 @ 0xc000 │ │ │ │ - strbpl pc, [r0, -r4, asr #7] @ │ │ │ │ - cdpeq 0, 7, cr15, cr15, cr4, {0} │ │ │ │ + tstmi sl, #64, 14 @ 0x1000000 │ │ │ │ + cdppl 3, 12, cr15, cr0, cr4, {6} │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0x81d28 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ rscshi pc, r0, #64 @ 0x40 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930c │ │ │ │ strls r0, [fp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ - ands pc, r8, sp, asr #17 │ │ │ │ + andsgt pc, r8, sp, asr #17 │ │ │ │ strbhi pc, [r0, #64]! @ 0x40 @ │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8cd2401 │ │ │ │ - @ instruction: 0xf8d2c020 │ │ │ │ + @ instruction: 0xf8d2e020 │ │ │ │ stmib sp, {r4, r5, sl, sp}^ │ │ │ │ strls r7, [r7], #-777 @ 0xfffffcf7 │ │ │ │ @ instruction: 0xf83af7fe │ │ │ │ - orrcs lr, r0, #-570425344 @ 0xde000000 │ │ │ │ + orrcs lr, r0, #-553648128 @ 0xdf000000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vsubl.u8 , d4, d0 │ │ │ │ - blcs 0xfe09e1a0 │ │ │ │ + vaddw.u8 , q2, d0 │ │ │ │ + blcs 0xfe096594 │ │ │ │ smlabtcs fp, sp, r9, lr │ │ │ │ - ldclge 4, cr15, [r1], {127} @ 0x7f │ │ │ │ + ldclge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ movwmi pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwls r3, #21314 @ 0x5342 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf3c453c0 │ │ │ │ strls r5, [r9], #-1088 @ 0xfffffbc0 │ │ │ │ - strbne pc, [r4], #585 @ 0x249 @ │ │ │ │ + strne pc, [r4], #585 @ 0x249 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [sl], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf7fe9407 │ │ │ │ - strt pc, [pc], #2059 @ 0x81dec │ │ │ │ - blvs 0xfe71d2bc │ │ │ │ + ldrt pc, [r0], #2059 @ 0x80b @ │ │ │ │ + blvs 0xfe71d2b0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r9], #252 @ 0xfc │ │ │ │ + stcge 4, cr15, [sl], #252 @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - @ instruction: 0xf249aca4 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ - bl 0x142ad8 │ │ │ │ + @ instruction: 0xf249aca5 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ + bl 0x142acc │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ - vst3.32 {d30-d32}, [pc :64], r6 │ │ │ │ + vst3.32 {d30-d32}, [pc :64], r7 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0x81e30 @ │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0x81e24 @ │ │ │ │ stcmi 3, cr15, [r2], {196} @ 0xc4 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - tstls ip, fp, lsl #4 │ │ │ │ - orrhi pc, r1, #1 │ │ │ │ + andls r9, fp, #12, 2 │ │ │ │ + cmnphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0a2bd0 │ │ │ │ - ldclge 4, cr15, [r7], #-508 @ 0xfffffe04 │ │ │ │ + blcs 0xfe0a2bbc │ │ │ │ + ldclge 4, cr15, [r8], #-508 @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vshl.s8 d19, d7, d9 │ │ │ │ - vmls.i d17, d16, d0[1] │ │ │ │ - bl 0x182f40 │ │ │ │ + vaddhn.i16 d17, q8, q2 │ │ │ │ + bl 0x182f34 │ │ │ │ stmdbge r4, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls ip, [r6, #-1796] @ 0xfffff8fc │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd4409 │ │ │ │ - ldrb pc, [sp], #-4025 @ 0xfffff047 @ │ │ │ │ + ldrb pc, [lr], #-4025 @ 0xfffff047 @ │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vhadd.s8 d8, d16, d1 │ │ │ │ + vqadd.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b58159 │ │ │ │ @ instruction: 0xf0026fc0 │ │ │ │ - vhadd.s8 d8, d0, d19 │ │ │ │ + vhadd.s8 d8, d0, d17 │ │ │ │ @ instruction: 0xf5b58453 │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ - vqadd.s8 d8, d17, d26 │ │ │ │ + vqadd.s8 d8, d17, d24 │ │ │ │ stccs 0, cr8, [r0, #-252] @ 0xffffff04 │ │ │ │ - strbhi pc, [sl, r1]! @ │ │ │ │ + strbhi pc, [r8, r1]! @ │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - ldcge 4, cr15, [pc], #-508 @ 0x81cd0 │ │ │ │ + mcrrge 4, 7, pc, r0, cr15 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ - strt pc, [r9], #-3311 @ 0xfffff311 │ │ │ │ + strt pc, [sl], #-3311 @ 0xfffff311 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - stcge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - strthi pc, [lr], #-1 │ │ │ │ + strthi pc, [ip], #-1 │ │ │ │ orrhi pc, r1, #0, 4 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - ldrbthi pc, [r6], #1 @ │ │ │ │ - orrshi pc, r0, r1, lsl #4 │ │ │ │ + ldrbthi pc, [r4], #1 @ │ │ │ │ + orrhi pc, lr, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - stmdbeq r3!, {r0, r3, r5, r7, r8, r9, pc} │ │ │ │ + stmdbeq r3!, {r0, r1, r2, r5, r7, r8, r9, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r4, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ - ldrbhi pc, [r3], r2, lsl #2 @ │ │ │ │ - bcs 0xc02b4 │ │ │ │ + ldrbhi pc, [r1], r2, lsl #2 @ │ │ │ │ + bcs 0xc02a8 │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac53 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - strtmi sl, [r1], -r0, ror #23 │ │ │ │ + strtmi sl, [r1], -r1, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [sl], {252} @ 0xfc │ │ │ │ - bl 0x1caba0 │ │ │ │ + ldc2 7, cr15, [r2], {252} @ 0xfc │ │ │ │ + bl 0x1cab94 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0x8c02fc │ │ │ │ + bcs 0x8c02f0 │ │ │ │ @ instruction: 0xf8a4f7ff │ │ │ │ - bllt 0xff43ffac │ │ │ │ + bllt 0xff47ffa0 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf5b385ca │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xa3628 │ │ │ │ - blge 0xff0ff1c4 │ │ │ │ + blcs 0xa361c │ │ │ │ + blge 0xff13f1b8 │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf10200e7 │ │ │ │ - @ instruction: 0xf5b3805c │ │ │ │ + @ instruction: 0xf5b3805a │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ - vst1.16 {d8-d10}, [r4 :64], r9 │ │ │ │ + vst1.16 {d8-d10}, [r4 :64], r7 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ - @ instruction: 0xf5b382e6 │ │ │ │ + @ instruction: 0xf5b382e4 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ - strtmi r8, [r1], -r9, lsr #14 │ │ │ │ + strtmi r8, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - vldmdbvs r3!, {s30-s250} │ │ │ │ + vldmdbvs r3!, {s30-s264} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 11, 10, sl, fp, cr4 │ │ │ │ + mrrcvs 11, 10, sl, fp, cr5 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe87f108 │ │ │ │ + blge 0xfe8bf0fc │ │ │ │ vpmax.s8 d25, d9, d9 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xace6c │ │ │ │ - blge 0xfe3ff12c │ │ │ │ + bcs 0xace64 │ │ │ │ + blge 0xfe43f120 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xac002c │ │ │ │ - bllt 0xfe2c0038 │ │ │ │ + blx 0xac0020 │ │ │ │ + bllt 0xfe30002c │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ ldrhi pc, [r8, -r0] │ │ │ │ svcne 0x0001f1b3 │ │ │ │ strbthi pc, [pc], r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x46218633 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mrrc2 7, 15, pc, sl, cr12 @ │ │ │ │ + stc2l 7, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41504 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020206 │ │ │ │ - addsmi r8, ip, #84, 4 @ 0x40000005 │ │ │ │ - blge 0x197f280 │ │ │ │ + addsmi r8, ip, #536870917 @ 0x20000005 │ │ │ │ + blge 0x19bf274 │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ - addmi sl, r1, #96256 @ 0x17800 │ │ │ │ - blge 0x177f190 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addmi sl, r1, #97280 @ 0x17c00 │ │ │ │ + blge 0x17bf184 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ @ instruction: 0xf7fffc13 │ │ │ │ - @ instruction: 0xf44fbb4d │ │ │ │ + @ instruction: 0xf44fbb4e │ │ │ │ vsubl.s8 , d1, d16 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - subhi pc, sl, #2 │ │ │ │ + subhi pc, r8, #2 │ │ │ │ cmnphi r2, #0, 4 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - cmnphi r1, #2 @ p-variant is OBSOLETE │ │ │ │ + msrhi SPSR_fsxc, #2 │ │ │ │ ldrhi pc, [r6, r0, lsl #4] │ │ │ │ rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - andcs r8, r0, #700448768 @ 0x29c00000 │ │ │ │ + andcs r8, r0, #692060160 @ 0x29400000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst3.8 {d24-d26}, [pc :256], r5 │ │ │ │ + vst3.8 {d24-d26}, [pc :256], r3 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xa7f2f8 │ │ │ │ - blvs 0xfe71d5cc │ │ │ │ + blge 0xabf2ec │ │ │ │ + blvs 0xfe71d5c0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x8ff204 │ │ │ │ + blge 0x93f1f8 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - strls sl, [r7, #-2844] @ 0xfffff4e4 │ │ │ │ + strls sl, [r7, #-2845] @ 0xfffff4e3 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - blt 0xfff40154 │ │ │ │ + blt 0xfff80148 │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vabd.s8 d8, d0, d5 │ │ │ │ + vabd.s8 d8, d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :64], r9 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - strthi pc, [r7], r1 │ │ │ │ - ldrbhi pc, [r5, #513] @ 0x201 @ │ │ │ │ + strthi pc, [r5], r1 │ │ │ │ + ldrbhi pc, [r3, #513] @ 0x201 @ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vst1.8 {d24}, [pc :256], fp │ │ │ │ + vst1.8 {d24}, [pc :256], r9 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff6ff394 │ │ │ │ + bge 0xff73f388 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdals r7, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ @ instruction: 0xf7fffb89 │ │ │ │ - vst1.64 {d27-d28}, [pc], r3 │ │ │ │ + vst1.64 {d27-d28}, [pc], r4 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - strhi pc, [ip], #1 │ │ │ │ + strhi pc, [sl], #1 │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vqsub.s8 d4, d16, d15 │ │ │ │ vst2.16 {d24-d27}, [pc], lr │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - ldrbhi pc, [r0], #-1 @ │ │ │ │ + strbhi pc, [lr], #-1 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429f │ │ │ │ - vst3.8 {d24-d26}, [pc :256], r2 │ │ │ │ + vst3.8 {d24-d26}, [pc :256], r0 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - bge 0xfe87f408 │ │ │ │ + bge 0xfe8bf3fc │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfe77f410 │ │ │ │ + bge 0xfe7bf404 │ │ │ │ stcleq 6, cr4, [r6], #192 @ 0xc0 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0060922 │ │ │ │ @ instruction: 0xf0020608 │ │ │ │ teqmi lr, #8, 4 @ 0x80000000 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmiaeq r5!, {r2, r9, sl, ip, pc} │ │ │ │ strbeq pc, [r2], -r4, asr #7 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #29460 @ 0x7314 │ │ │ │ @ instruction: 0xf005a904 │ │ │ │ @ instruction: 0xf6480508 │ │ │ │ - vrsra.s64 d23, d29, #64 │ │ │ │ + vsubw.s8 , q8, d5 │ │ │ │ @ instruction: 0xf6480313 │ │ │ │ - vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ + vmlal.s q10, d0, d1[4] │ │ │ │ teqmi r5, #1879048192 @ 0x70000000 │ │ │ │ strls r9, [r5, #-1030] @ 0xfffffbfa │ │ │ │ - blx 0xfc0256 │ │ │ │ - blt 0x1e4025c │ │ │ │ + blx 0xfc024a │ │ │ │ + blt 0x1e80250 │ │ │ │ svceq 0x0010f5b2 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf47f429a │ │ │ │ - strtmi sl, [r1], -lr, ror #20 │ │ │ │ + strtmi sl, [r1], -pc, ror #20 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - ldmib sp, {r0, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ - bge 0x19ff37c │ │ │ │ + bge 0x1a3f370 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe8aac │ │ │ │ + bl 0xe8aa0 │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x113b58 │ │ │ │ - bl 0x142cac │ │ │ │ + bl 0x113b4c │ │ │ │ + bl 0x142ca0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2380 │ │ │ │ @ instruction: 0xf7fffbe1 │ │ │ │ - rsceq fp, r5, #331776 @ 0x51000 │ │ │ │ + rsceq fp, r5, #335872 @ 0x52000 │ │ │ │ ldrbhi pc, [lr], #256 @ 0x100 @ │ │ │ │ movwcs pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [sp], #64 @ 0x40 │ │ │ │ fstmdbxeq r2!, {d16-d33} @ Deprecated │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ ldrbeq pc, [r0, #-5]! @ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @@ -116724,1247 +116721,1246 @@ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ vmlal.u , d4, d0[0] │ │ │ │ andls r3, r7, #1107296256 @ 0x42000000 │ │ │ │ movwls r4, #17187 @ 0x4323 │ │ │ │ mrc2 7, 2, pc, cr6, cr14, {7} │ │ │ │ - blt 0xb402f4 │ │ │ │ - blvs 0xfe71d7c8 │ │ │ │ + blt 0xb802e8 │ │ │ │ + blvs 0xfe71d7bc │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0x97f400 │ │ │ │ + bge 0x9bf3f4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - vpmin.s8 d26, d9, d14 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ - bl 0x142fe4 │ │ │ │ + vpmin.s8 d26, d9, d15 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ + bl 0x142fd8 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xff640320 │ │ │ │ - blt 0x4c0328 │ │ │ │ + blx 0xff640314 │ │ │ │ + blt 0x50031c │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x114755c │ │ │ │ + b 0x1147550 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b486a5 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - addsmi sl, r3, #0, 20 │ │ │ │ - ldmibge sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + addsmi sl, r3, #4096 @ 0x1000 │ │ │ │ + ldmibge lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12c770 │ │ │ │ + bl 0x12c764 │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ - stmib sp, {r3, r4, lr, pc}^ │ │ │ │ - @ instruction: 0xf8d27e07 │ │ │ │ + stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d27c07 │ │ │ │ strls r2, [r9, #-1416] @ 0xfffffa78 │ │ │ │ @ instruction: 0xf9c2f7fd │ │ │ │ - stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf3c40922 │ │ │ │ @ instruction: 0xf0024142 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ movwmi r5, #44096 @ 0xac40 │ │ │ │ bicpl pc, r0, r4, asr #7 │ │ │ │ strne pc, [r8], #1044 @ 0x414 │ │ │ │ strbthi pc, [r5], -r0 @ │ │ │ │ svcne 0x0080f5b4 │ │ │ │ - ldmibge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ - stmib sp, {r1, r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ vhsub.s8 d19, d9, d4 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1432] @ 0xfffffa68 │ │ │ │ @ instruction: 0xf998f7fd │ │ │ │ - ldmiblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ vrshl.s8 d25, d6, d9 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ - bl 0x1c38ac │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ + bl 0x1c38a0 │ │ │ │ stmib sp, {r1, r7, r8, sl}^ │ │ │ │ stmdbge r4, {r2, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d54630 │ │ │ │ strcs r2, [r2, #-1040] @ 0xfffffbf0 │ │ │ │ strcs r9, [r1, #-1290] @ 0xfffffaf6 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r5, [r8, #-1088] @ 0xfffffbc0 │ │ │ │ @ instruction: 0xf7fd9409 │ │ │ │ @ instruction: 0xf7fffcfd │ │ │ │ - vst2.32 {d27,d29}, [pc :128], r1 │ │ │ │ + vst2.32 {d27,d29}, [pc :128], r2 │ │ │ │ vsubl.s8 , d17, d4 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strbhi pc, [r1], r1 @ │ │ │ │ + ldrthi pc, [pc], r1 @ │ │ │ │ strbhi pc, [lr], -r0, lsl #4 @ │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldrbthi pc, [r7], r1 @ │ │ │ │ + ldrbthi pc, [r5], r1 @ │ │ │ │ svccs 0x0010f1b3 │ │ │ │ - ldrbhi pc, [r4], r1 @ │ │ │ │ + ldrbhi pc, [r2], r1 @ │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - stmibge r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x182c80 │ │ │ │ + b 0x182c74 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0031f80 │ │ │ │ - addsmi r8, r3, #3407872 @ 0x340000 │ │ │ │ - ldrbthi pc, [sp], r3 @ │ │ │ │ + addsmi r8, r3, #4980736 @ 0x4c0000 │ │ │ │ + strhi pc, [r3, -r3] │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ - strtmi r8, [r1], -r4, lsl #1 │ │ │ │ + strtmi r8, [r1], -sl, lsl #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe440456 │ │ │ │ + blx 0xfe64044a │ │ │ │ @ instruction: 0xf57f0322 │ │ │ │ - stmdbge r4, {r4, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf7fffef7 │ │ │ │ - vst2.16 {d27,d29}, [pc :128], fp │ │ │ │ + vst2.16 {d27,d29}, [pc :128], ip │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ - addhi pc, r5, r2 │ │ │ │ + addhi pc, r3, r2 │ │ │ │ ldrbhi pc, [r9, #-512]! @ 0xfffffe00 @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4. {d24-d27}, [pc :64], r8 │ │ │ │ + vst4. {d24-d27}, [pc :64], r6 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ - adchi pc, r3, r2 │ │ │ │ + adchi pc, r1, r2 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - movwcs sl, #2380 @ 0x94c │ │ │ │ + movwcs sl, #2381 @ 0x94d │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ vhsub.s8 d25, d9, d9 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f78 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ @ instruction: 0xf6480442 │ │ │ │ - vrsra.s64 d22, d9, #64 │ │ │ │ + vqdmlal.s q11, d0, d1[4] │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fd9405 │ │ │ │ @ instruction: 0xf7fffb8b │ │ │ │ - @ instruction: 0xf5b7b925 │ │ │ │ + @ instruction: 0xf5b7b926 │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ - addsmi r8, pc, #224, 2 @ 0x38 │ │ │ │ - orrshi pc, fp, r1 │ │ │ │ + addsmi r8, pc, #-2147483593 @ 0x80000037 │ │ │ │ + orrshi pc, r9, r1 │ │ │ │ svcne 0x0001f1b7 │ │ │ │ - ldmdbge r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x182a18 │ │ │ │ + b 0x182a0c │ │ │ │ @ instruction: 0xf0140201 │ │ │ │ @ instruction: 0xf0425780 │ │ │ │ - @ instruction: 0xf5b285f1 │ │ │ │ + @ instruction: 0xf5b285ef │ │ │ │ @ instruction: 0xf0031f78 │ │ │ │ - addmi r8, sl, #238026752 @ 0xe300000 │ │ │ │ - ldrhi pc, [pc], #3 @ 0x82538 │ │ │ │ + addmi r8, sl, #244318208 @ 0xe900000 │ │ │ │ + strthi pc, [r5], #3 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - ldrhi pc, [r0, r3] │ │ │ │ + ldrhi pc, [r6, r3] │ │ │ │ svcne 0x0050f5b2 │ │ │ │ - ldrbhi pc, [fp, -r3]! @ │ │ │ │ + strhi pc, [r1, r3] │ │ │ │ orrcs r2, r0, #0, 14 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x182a18 │ │ │ │ + b 0x182a0c │ │ │ │ addmi r0, sl, #805306368 @ 0x30000000 │ │ │ │ - subhi pc, r9, r4 │ │ │ │ + subhi pc, pc, r4 │ │ │ │ svcne 0x0048f5b2 │ │ │ │ - adcshi pc, sp, r4 │ │ │ │ + sbchi pc, r3, r4 │ │ │ │ @ instruction: 0xf003429a │ │ │ │ - vqshl.s8 d24, d4, d25 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vqshl.s8 d24, d10, d25 │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe740574 │ │ │ │ + blx 0xfea40568 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26c0f8d2 │ │ │ │ @ instruction: 0xf99ef7fe │ │ │ │ - ldmlt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0088f5b3 │ │ │ │ - subhi pc, r1, r1 │ │ │ │ + eorshi pc, pc, r1 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #232, 14 @ 0x3a00000 │ │ │ │ + eorcs r8, r0, #60293120 @ 0x3980000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - vst2. {d10-d11}, [r4], r6 │ │ │ │ + vst2. {d10-d11}, [r4], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - vcgt.s8 q12, , │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vcgt.s8 q12, , │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ stmdbeq r3!, {r0, r1, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ rsceq r5, r4, r1, lsl #2 │ │ │ │ - strhi pc, [r2], #-258 @ 0xfffffefe │ │ │ │ + strhi pc, [r0], #-258 @ 0xfffffefe │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ ldmdacs r0, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fe9309 │ │ │ │ @ instruction: 0xf7fffd6f │ │ │ │ - @ instruction: 0xf5b3b899 │ │ │ │ + @ instruction: 0xf5b3b89a │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ - addsmi r8, r3, #-1073741774 @ 0xc0000032 │ │ │ │ - sbcshi pc, r8, r1 │ │ │ │ + addsmi r8, r3, #1073741874 @ 0x40000032 │ │ │ │ + sbcshi pc, r6, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - stmge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10300e7 │ │ │ │ - @ instruction: 0xf004817a │ │ │ │ - blcs 0x403278 │ │ │ │ - strbhi pc, [lr, -r2] @ │ │ │ │ + @ instruction: 0xf0048180 │ │ │ │ + blcs 0x40326c │ │ │ │ + strbhi pc, [ip, -r2] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9509 │ │ │ │ - ldcvs 8, cr15, [r3, #-364]! @ 0xfffffe94 │ │ │ │ + ldcvs 8, cr15, [r3, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 7, sl, fp, cr8 │ │ │ │ + mrrcvs 8, 7, sl, fp, cr9 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - ldmdage r3!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x269278 │ │ │ │ - stmdage pc!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x26926c │ │ │ │ + ldmdage r0!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d9, d7 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x153f3c │ │ │ │ + bl 0x153f30 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fc2ad0 │ │ │ │ @ instruction: 0xf7fffe85 │ │ │ │ - ldcvs 8, cr11, [r3, #-388]! @ 0xfffffe7c │ │ │ │ + ldcvs 8, cr11, [r3, #-392]! @ 0xfffffe78 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr10 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr11 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r5, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + ldmdage r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2570 │ │ │ │ @ instruction: 0xf7fff90d │ │ │ │ - ldcvs 8, cr11, [r3, #-284]! @ 0xfffffee4 │ │ │ │ + ldcvs 8, cr11, [r3, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 4, sl, fp, cr0 │ │ │ │ + mrrcvs 8, 4, sl, fp, cr1 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage fp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + ldmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2560 │ │ │ │ @ instruction: 0xf7fff8f3 │ │ │ │ - vmlal.u8 , d4, d29 │ │ │ │ + vmlal.u8 , d4, d30 │ │ │ │ movwls r5, #29888 @ 0x74c0 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s8 d20, d9, d8 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ - bl 0x1433d4 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ + bl 0x1433c8 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #9280 @ 0x2440 │ │ │ │ @ instruction: 0xf7fd930a │ │ │ │ @ instruction: 0xf7fffb6f │ │ │ │ - vmov.i16 d27, #195 @ 0x00c3 │ │ │ │ + vmov.i16 d27, #196 @ 0x00c4 │ │ │ │ stmib sp, {r6, r7, sl, ip, lr}^ │ │ │ │ vshl.s8 d19, d7, d9 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ - bl 0x143404 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ + bl 0x1433f8 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x164074a │ │ │ │ - svclt 0x00faf7fe │ │ │ │ + blx 0x164073e │ │ │ │ + svclt 0x00fbf7fe │ │ │ │ svcvs 0x0030f5b5 │ │ │ │ - cmpphi r7, #1 @ p-variant is OBSOLETE │ │ │ │ - rscshi pc, pc, #268435456 @ 0x10000000 │ │ │ │ + cmpphi r5, #1 @ p-variant is OBSOLETE │ │ │ │ + rscshi pc, sp, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00e0f5b5 │ │ │ │ - msrhi SPSR_f, #1 │ │ │ │ + msrhi SPSR_sx, #1 │ │ │ │ svcvs 0x0000f5b5 │ │ │ │ - svcge 0x00ebf47e │ │ │ │ + svcge 0x00ecf47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280df0 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x280e14 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - movwcs pc, #38472 @ 0x9648 @ │ │ │ │ + bicsne pc, r1, #72, 12 @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf898f7fe │ │ │ │ - svclt 0x00d2f7fe │ │ │ │ + svclt 0x00d3f7fe │ │ │ │ sbcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vand d8, d0, d11 │ │ │ │ - vst1.8 {d24-d26}, [pc], r9 │ │ │ │ + vand d8, d0, d9 │ │ │ │ + vst1.8 {d24-d26}, [pc], r7 │ │ │ │ vmlal.s , d1, d0[4] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - subhi pc, r0, r2 │ │ │ │ + eorshi pc, lr, r2 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.8 {d24-d27}, [pc], fp │ │ │ │ + vst4.8 {d24-d27}, [pc], r9 │ │ │ │ vmlal.s , d1, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - svcge 0x00b3f47e │ │ │ │ + svcge 0x00b4f47e │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ ldrtmi r0, [r0], -r2, lsr #17 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - blx 0x1e4080c │ │ │ │ - svclt 0x0098f7fe │ │ │ │ + blx 0x1e40800 │ │ │ │ + svclt 0x0099f7fe │ │ │ │ teqpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vqshl.s8 d8, d9, d1 │ │ │ │ - vst1.64 {d24-d27}, [pc], r4 │ │ │ │ + vqshl.s8 d8, d7, d1 │ │ │ │ + vst1.64 {d24-d27}, [pc], r2 │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bichi pc, fp, #1 │ │ │ │ + bichi pc, r9, #1 │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47e429d │ │ │ │ - strtmi sl, [r1], -r0, lsl #31 │ │ │ │ + strtmi sl, [r1], -r1, lsl #31 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf930f7fc │ │ │ │ + @ instruction: 0xf93cf7fc │ │ │ │ vpmax.s8 d25, d9, d7 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x154128 │ │ │ │ + bl 0x15411c │ │ │ │ @ instruction: 0xf6480282 │ │ │ │ - vorr.i32 d20, #2304 @ 0x00000900 │ │ │ │ + vqdmlal.s , d16, d1[4] │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fe2dd8 │ │ │ │ @ instruction: 0xf7fef82d │ │ │ │ - @ instruction: 0xf44fbf67 │ │ │ │ + @ instruction: 0xf44fbf68 │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - @ instruction: 0x81b2f001 │ │ │ │ + movshi pc, r1 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429f │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc], r5 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc], r3 │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - svcge 0x0051f47e │ │ │ │ + svcge 0x0052f47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280cbc │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x280ce0 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - orrspl pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + msrpl SPSR_sc, #72, 12 @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 6, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xfffef7fd │ │ │ │ - svclt 0x0038f7fe │ │ │ │ + svclt 0x0039f7fe │ │ │ │ svcvs 0x0010f5b7 │ │ │ │ - bicshi pc, r1, r1 │ │ │ │ + bichi pc, pc, r1 │ │ │ │ svcvs 0x0040f5b7 │ │ │ │ - @ instruction: 0x81a7f001 │ │ │ │ + @ instruction: 0x81a5f001 │ │ │ │ svcvs 0x00c0f5b7 │ │ │ │ - svcge 0x002bf47e │ │ │ │ + svcge 0x002cf47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280c70 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x280c94 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - cmnppl r5, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + teqppl sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 2, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xffd8f7fd │ │ │ │ - svclt 0x0012f7fe │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + svclt 0x0013f7fe │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - strgt lr, [r8, -sp, asr #19] │ │ │ │ + str lr, [r8, -sp, asr #19] │ │ │ │ ldrtcs pc, [r8], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41729 @ 0xa301 │ │ │ │ @ instruction: 0xf7fd9307 │ │ │ │ @ instruction: 0xf7fefa5b │ │ │ │ - @ instruction: 0x4621beff │ │ │ │ + strtmi fp, [r1], -r0, lsl #30 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - bls 0x28241c │ │ │ │ + bls 0x282448 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ addcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf876f7fe │ │ │ │ - mcrlt 7, 7, pc, cr6, cr14, {7} @ │ │ │ │ + mcrlt 7, 7, pc, cr7, cr14, {7} @ │ │ │ │ mvnsvc pc, #4, 8 @ 0x4000000 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr15, cr14, {3} │ │ │ │ - blvs 0xfe71de5c │ │ │ │ + mcrge 4, 7, pc, cr0, cr14, {3} @ │ │ │ │ + blvs 0xfe71de50 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr9, cr14, {1} │ │ │ │ - vqdmulh.s q8, q10, d1[5] │ │ │ │ - mrrcvs 2, 4, r3, fp, cr2 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - stceq 3, cr4, [r2], #-84 @ 0xffffffac │ │ │ │ - cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ + stceq 12, cr6, [r2], #-364 @ 0xfffffe94 │ │ │ │ andeq pc, sp, #2 │ │ │ │ - svclt 0x00182a0d │ │ │ │ - @ instruction: 0xf0042b00 │ │ │ │ - svclt 0x000c020d │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - svclt 0x00082a0d │ │ │ │ - movweq pc, #4163 @ 0x1043 @ │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - svclt 0x000845b8 │ │ │ │ - movweq pc, #4163 @ 0x1043 @ │ │ │ │ + @ instruction: 0xf4030ce5 │ │ │ │ + @ instruction: 0xf0046370 │ │ │ │ + bcs 0x3c49dc │ │ │ │ + blcs 0xb2604 │ │ │ │ + andeq pc, sp, #4 │ │ │ │ + movwcs fp, #7948 @ 0x1f0c │ │ │ │ + bcs 0x3cb5b0 │ │ │ │ + @ instruction: 0xf043bf08 │ │ │ │ + @ instruction: 0xf0050301 │ │ │ │ + vabal.u8 q8, d4, d8 │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + ldrmi r3, [r8, #578]! @ 0x242 │ │ │ │ + @ instruction: 0xf043bf08 │ │ │ │ + tstmi r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - stccs 14, cr10, [r7, #-728] @ 0xfffffd28 │ │ │ │ - mrcge 6, 5, APSR_nzcv, cr3, cr14, {1} │ │ │ │ + stccs 14, cr10, [r7, #-732] @ 0xfffffd24 │ │ │ │ + mrcge 6, 5, APSR_nzcv, cr4, cr14, {1} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdacs r0, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001af43e │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0014f43e │ │ │ │ strne pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ movwcs r0, #8301 @ 0x206d │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrhi SPSR_fxc, r4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + cmnphi r1, r4 @ p-variant is OBSOLETE │ │ │ │ movwcs r3, #9473 @ 0x2501 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr14, {3} │ │ │ │ - stc2l 0, cr15, [r8], {160} @ 0xa0 │ │ │ │ + ldc2 0, cr15, [r2], #640 @ 0x280 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ movwcs r4, #9732 @ 0x2604 │ │ │ │ - cdp2 7, 4, cr15, cr8, cr12, {7} │ │ │ │ + cdp2 7, 5, cr15, cr4, cr12, {7} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - @ instruction: 0xf7fefd27 │ │ │ │ + @ instruction: 0xf7fefd0f │ │ │ │ strtmi fp, [r1], -ip, ror #29 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldmib sp, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr9, cr14, {1} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr10, cr14, {1} │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe9284 │ │ │ │ + bl 0xe9278 │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x114330 │ │ │ │ - bl 0x143484 │ │ │ │ + bl 0x114324 │ │ │ │ + bl 0x143478 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ @ instruction: 0xf7fefff5 │ │ │ │ - @ instruction: 0xf44fbe65 │ │ │ │ + @ instruction: 0xf44fbe66 │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldrbthi pc, [sl], #2 @ │ │ │ │ - tstphi r3, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + ldrbthi pc, [r8], #2 @ │ │ │ │ + tstphi r1, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vshl.s8 q4, q10, q9 │ │ │ │ - vst3.32 {d24-d26}, [pc :128], r0 │ │ │ │ + vshl.s8 q4, q9, q9 │ │ │ │ + vst3.32 {d24-d26}, [pc :64], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldrbhi pc, [r2, #-2]! @ │ │ │ │ + ldrbhi pc, [r0, #-2]! @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strtmi sl, [r1], -r4, asr #28 │ │ │ │ + strtmi sl, [r1], -r5, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8b2f7fc │ │ │ │ + @ instruction: 0xf8baf7fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcr2 7, 0, pc, cr2, cr13, {7} @ │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr8, cr14, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr9, cr14, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ - mcrlt 7, 1, pc, cr12, cr14, {7} @ │ │ │ │ + mcrlt 7, 1, pc, cr13, cr14, {7} @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8896 @ 0x22c0 @ │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ae24 │ │ │ │ + @ instruction: 0xf404ae25 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ - vst1.64 {d8-d10}, [r4], r1 │ │ │ │ + vst1.32 {d8-d10}, [r4 :256] │ │ │ │ @ instruction: 0xf5b32340 │ │ │ │ @ instruction: 0xf47e2f00 │ │ │ │ - vmov.i8 d26, #200 @ 0xc8 │ │ │ │ + vmov.i8 d26, #201 @ 0xc9 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [r9, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x103c44 │ │ │ │ + bl 0x103c38 │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2307 │ │ │ │ @ instruction: 0xf7fef96b │ │ │ │ - @ instruction: 0xf004bdff │ │ │ │ + @ instruction: 0xf004be00 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vqadd.s8 q4, , q13 │ │ │ │ - blcs 0xa3724 │ │ │ │ - @ instruction: 0x81b7f002 │ │ │ │ + vqadd.s8 q4, , q12 │ │ │ │ + blcs 0xa3710 │ │ │ │ + @ instruction: 0x81b5f002 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [sp, #504]! @ 0x1f8 │ │ │ │ + stclge 4, cr15, [lr, #504]! @ 0x1f8 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1673a0 │ │ │ │ + bl 0x167394 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3406 │ │ │ │ @ instruction: 0xf7fefdf3 │ │ │ │ - stmdbge r4, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, lr}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe740bc6 │ │ │ │ - ldclt 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ - vaddl.s8 q9, d0, d1 │ │ │ │ - addmi r0, r3, #144 @ 0x90 │ │ │ │ - ldcge 4, cr15, [r7, #504]! @ 0x1f8 │ │ │ │ - @ instruction: 0xf63e2904 │ │ │ │ - andls sl, r6, #180, 26 @ 0x2d00 │ │ │ │ - addeq lr, ip, #2048 @ 0x800 │ │ │ │ - vshl.s8 d25, d8, d9 │ │ │ │ - vmls.i d17, d16, d0[1] │ │ │ │ - stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ - bl 0x188808 │ │ │ │ - stmdbge r4, {r1, r7, sl} │ │ │ │ + blx 0xfe740bba │ │ │ │ + ldclt 7, cr15, [pc, #1016]! @ 0x82fbc │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ + @ instruction: 0xf47e4563 │ │ │ │ + stmdbcs r4, {r0, r1, r2, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + ldcge 6, cr15, [r4, #248]! @ 0xf8 │ │ │ │ + bl 0x1a7bf4 │ │ │ │ + andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + strne lr, [r4, -sp, asr #19] │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ + stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ - @ instruction: 0xf7fc9509 │ │ │ │ + @ instruction: 0xf8d29509 │ │ │ │ + @ instruction: 0xf7fc2510 │ │ │ │ @ instruction: 0xf7fefcf5 │ │ │ │ - @ instruction: 0xf640bd9d │ │ │ │ + @ instruction: 0xf640bd9e │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64], r0 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64], r6 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - rsbhi pc, r0, #268435456 @ 0x10000000 │ │ │ │ + subshi pc, lr, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - orrshi pc, r0, r3 │ │ │ │ - @ instruction: 0x81a9f202 │ │ │ │ + orrshi pc, r6, r3 │ │ │ │ + @ instruction: 0x81a7f202 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - @ instruction: 0xf5b38172 │ │ │ │ + @ instruction: 0xf5b38178 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621ad7c │ │ │ │ + @ instruction: 0x4621ad7d │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff90f7fb │ │ │ │ + @ instruction: 0xff98f7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2l 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ - ldcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ + ldcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ - msrhi SPSR_x, r3 │ │ │ │ - cmpphi r0, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + msrhi SPSR_f, r3 │ │ │ │ + cmpphi lr, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - msrhi CPSR_fx, r3 │ │ │ │ - @ instruction: 0x81b5f202 │ │ │ │ + teqphi r0, r3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x81b3f202 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - @ instruction: 0xf5b280c7 │ │ │ │ + @ instruction: 0xf5b280cd │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621ad54 │ │ │ │ + @ instruction: 0x4621ad55 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff48f7fb │ │ │ │ + @ instruction: 0xff52f7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrrc2 7, 15, pc, r0, cr13 @ │ │ │ │ - stcllt 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ + stcllt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf5b28367 │ │ │ │ + @ instruction: 0xf5b28365 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - addsmi r8, sl, #200, 10 @ 0x32000000 │ │ │ │ - ldrhi pc, [r9, #-1]! │ │ │ │ + addsmi r8, sl, #830472192 @ 0x31800000 │ │ │ │ + ldrhi pc, [r7, #-1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ - ldrbhi pc, [r0, #-65] @ 0xffffffbf @ │ │ │ │ + strbhi pc, [lr, #-65] @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ @ instruction: 0xf7fefde3 │ │ │ │ - @ instruction: 0xf5b3bd1d │ │ │ │ + @ instruction: 0xf5b3bd1e │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ - strtmi r8, [r1], -lr, lsl #7 │ │ │ │ + strtmi r8, [r1], -ip, lsl #7 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldcvs 12, cr15, [r3, #-428]! @ 0xfffffe54 │ │ │ │ + ldcvs 12, cr15, [r3, #-484]! @ 0xfffffe1c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 13, 0, sl, fp, cr14 │ │ │ │ + mrrcvs 13, 0, sl, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stcge 4, cr15, [r9, #-248] @ 0xffffff08 │ │ │ │ + stcge 4, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ vmla.i8 d25, d9, d6 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ - bls 0x2c3a10 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ + bls 0x2c3a04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x169168 │ │ │ │ + bl 0x16915c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28db54 │ │ │ │ + blls 0x28db48 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldclge 7, cr15, [r7], #248 @ 0xf8 │ │ │ │ + ldclge 7, cr15, [r8], #248 @ 0xf8 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fefb8f │ │ │ │ - mvneq fp, #61184 @ 0xef00 │ │ │ │ - stclge 5, cr15, [fp], #248 @ 0xf8 │ │ │ │ + mvneq fp, #240, 24 @ 0xf000 │ │ │ │ + stclge 5, cr15, [ip], #248 @ 0xf8 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ - eorshi pc, lr, #2 │ │ │ │ + eorshi pc, ip, #2 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ - blvs 0xfe71e258 │ │ │ │ + stc2 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ + blvs 0xfe71e24c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [fp], {62} @ 0x3e │ │ │ │ + ldclge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - bls 0x2ee0f8 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x2ee0f0 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1691c8 │ │ │ │ + bl 0x1691bc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28ddb4 │ │ │ │ + blls 0x28dda8 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - stclge 7, cr15, [r7], {62} @ 0x3e │ │ │ │ + stclge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r2, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fefb5f │ │ │ │ - @ instruction: 0xf404bcbf │ │ │ │ + @ instruction: 0xf404bcc0 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ - @ instruction: 0x46218359 │ │ │ │ + @ instruction: 0x46218357 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldcvs 12, cr15, [r3, #-44]! @ 0xffffffd4 │ │ │ │ + ldcvs 12, cr15, [r3, #-100]! @ 0xffffff9c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 12, 10, sl, fp, cr14 │ │ │ │ + mrrcvs 12, 10, sl, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stcge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ + stcge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ vmla.i8 d25, d9, d6 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ - bls 0x2c3ad0 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ + bls 0x2c3ac4 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x169228 │ │ │ │ + bl 0x16921c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dd94 │ │ │ │ + blls 0x28dd88 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldcge 7, cr15, [r7], {62} @ 0x3e │ │ │ │ + ldcge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r2, r4, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fefb2f │ │ │ │ - strbteq fp, [r7], #3215 @ 0xc8f │ │ │ │ - cmpphi r7, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ + strbteq fp, [r7], #3216 @ 0xc90 │ │ │ │ + cmpphi r5, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf57e00e5 │ │ │ │ - @ instruction: 0xf404ac88 │ │ │ │ + @ instruction: 0xf404ac89 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - movwcs r8, #923 @ 0x39b │ │ │ │ + movwcs r8, #929 @ 0x3a1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ - @ instruction: 0xf7fb8390 │ │ │ │ - bls 0x242228 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0xf7fb838e │ │ │ │ + bls 0x242244 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stc2l 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ - stcllt 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ + stcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - addshi pc, lr, r2 │ │ │ │ - strbhi pc, [r5, #-513] @ 0xfffffdff @ │ │ │ │ + addshi pc, ip, r2 │ │ │ │ + strbhi pc, [r3, #-513] @ 0xfffffdff @ │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - vst4. {d8-d11}, [r4]! │ │ │ │ + vst4. {d8-d11}, [r4], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - rsceq r8, r1, ip, ror #8 │ │ │ │ - mrrcge 5, 7, pc, r5, cr14 @ │ │ │ │ + rsceq r8, r1, r2, ror r4 │ │ │ │ + mrrcge 5, 7, pc, r6, cr14 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x2421d4 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x2421f0 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ - mcrrlt 7, 15, pc, r0, cr14 @ │ │ │ │ + mcrrlt 7, 15, pc, r1, cr14 @ │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst3. {d24-d26}, [pc :256], r8 │ │ │ │ + vst3. {d24-d26}, [pc :256], r6 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - strbhi pc, [lr], #1 @ │ │ │ │ + strbhi pc, [ip], #1 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r7, #-3114] @ 0xfffff3d6 │ │ │ │ + strls sl, [r7, #-3115] @ 0xfffff3d5 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r6, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ mcr2 7, 3, pc, cr14, cr12, {7} @ │ │ │ │ - stclt 7, cr15, [r8], {254} @ 0xfe │ │ │ │ + stclt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ - ldrhi pc, [r3, r0] │ │ │ │ + ldrhi pc, [r1, r0] │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ - blge 0x80144 │ │ │ │ + stcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ @ instruction: 0xf7fefcaf │ │ │ │ - @ instruction: 0xf44fbbe9 │ │ │ │ + @ instruction: 0xf44fbbea │ │ │ │ vrshr.s64 d22, d0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - @ instruction: 0x83b5f001 │ │ │ │ + @ instruction: 0x83b3f001 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst2.32 {d24-d27}, [pc], r0 │ │ │ │ + vst2.16 {d24-d27}, [pc :256], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xff58019c │ │ │ │ - blvs 0xfe71e474 │ │ │ │ + blge 0xff5c0190 │ │ │ │ + blvs 0xfe71e468 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xff4000a8 │ │ │ │ + blge 0xff44009c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r7, #-3016] @ 0xfffff438 │ │ │ │ + strls sl, [r7, #-3017] @ 0xfffff437 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ mcr2 7, 0, pc, cr12, cr12, {7} @ │ │ │ │ - bllt 0xfea40ff8 │ │ │ │ + bllt 0xfea80fec │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst3. {d24,d26,d28}, [pc :64], r0 │ │ │ │ + vst3. {d24,d26,d28}, [pc], lr │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - strhi pc, [sp, #1]! │ │ │ │ + strhi pc, [fp, #1]! │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r7, #-2960] @ 0xfffff470 │ │ │ │ + strls sl, [r7, #-2961] @ 0xfffff46f │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ movwcs r3, #1602 @ 0x642 │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7fc9406 │ │ │ │ @ instruction: 0xf7fefe53 │ │ │ │ - stmib sp, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + stmib sp, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d9, d4 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0xf4107a │ │ │ │ - bllt 0x18c1084 │ │ │ │ + blx 0xf4106e │ │ │ │ + bllt 0x1901078 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12d4ac │ │ │ │ + bl 0x12d4a0 │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ - stmib sp, {r3, r4, lr, pc}^ │ │ │ │ - @ instruction: 0xf8d27e07 │ │ │ │ + stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d27c07 │ │ │ │ strls r2, [r9, #-1408] @ 0xfffffa80 │ │ │ │ - blx 0x9c10a6 │ │ │ │ - bllt 0x13410b0 │ │ │ │ + blx 0x9c109a │ │ │ │ + bllt 0x13810a4 │ │ │ │ svcpl 0x0081f1b3 │ │ │ │ - teqphi r7, r1 @ p-variant is OBSOLETE │ │ │ │ + teqphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - movwcs sl, #6974 @ 0x1b3e │ │ │ │ + movwcs sl, #6975 @ 0x1b3f │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x93164 │ │ │ │ - strhi pc, [sl, #2]! │ │ │ │ + blcs 0x93158 │ │ │ │ + ldrhi pc, [r0, #2]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0xd802dc │ │ │ │ + blge 0xdc02d0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdbge r4, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf7fef9eb │ │ │ │ - @ instruction: 0xf5b3bb27 │ │ │ │ + @ instruction: 0xf5b3bb28 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - addcs r8, r0, #198 @ 0xc6 │ │ │ │ + addcs r8, r0, #196 @ 0xc4 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - ssateq sl, #6, ip, lsl #22 │ │ │ │ - blge 0x700610 │ │ │ │ - blvs 0xfe71e5e8 │ │ │ │ + ssateq sl, #6, sp, lsl #22 │ │ │ │ + blge 0x740604 │ │ │ │ + blvs 0xfe71e5dc │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x58021c │ │ │ │ + blge 0x5c0210 │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vstrcs d10, [r7, #-32] @ 0xffffffe0 │ │ │ │ - blge 0x200a38 │ │ │ │ + vstrcs d10, [r7, #-36] @ 0xffffffdc │ │ │ │ + blge 0x240a2c │ │ │ │ movweq pc, #53252 @ 0xd004 @ │ │ │ │ @ instruction: 0xf43e2b0d │ │ │ │ - ldrtmi sl, [r0], -r0, lsl #22 │ │ │ │ + ldrtmi sl, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf966f7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldrtmi sl, [r0], -r7, ror #22 │ │ │ │ - blx 0x18bf1ba │ │ │ │ + blx 0x15bf1ae │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - strtmi sl, [r8], -r1, ror #22 │ │ │ │ - stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - ldc2l 7, cr15, [ip], {237} @ 0xed │ │ │ │ + @ instruction: 0xf004ab61 │ │ │ │ + strtmi r0, [r8], -pc, lsl #16 │ │ │ │ + stc2l 7, cr15, [sl], #948 @ 0x3b4 │ │ │ │ @ instruction: 0xf0a04607 │ │ │ │ - strbmi pc, [r2], -r5, lsr #18 @ │ │ │ │ + strbmi pc, [r2], -pc, lsl #18 @ │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - vtst.8 , , │ │ │ │ + vtst.8 d31, d23, d31 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vrsra.u64 d18, d5, #60 │ │ │ │ ldmdavs ip, {r2, lr} │ │ │ │ - ldc2l 0, cr15, [r0, #640] @ 0x280 │ │ │ │ - vnmla.f32 s8, s27, s28 │ │ │ │ + ldc2 0, cr15, [sl, #640]! @ 0x280 │ │ │ │ + vnmla.f32 s8, s27, s26 │ │ │ │ @ instruction: 0xf6433f70 │ │ │ │ vsra.s64 d21, d16, #64 │ │ │ │ ldrbtmi r0, [sl], #-402 @ 0xfffffe6e │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ - ldrmi r4, [r7], #-1040 @ 0xfffffbf0 │ │ │ │ - andls r1, r2, r3, lsl r9 │ │ │ │ + ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ + andls r4, r2, r7, lsl r4 │ │ │ │ strls r4, [r0, -sl, lsr #8] │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf888f0a1 │ │ │ │ + @ instruction: 0xf872f0a1 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - svcvs 0x00b3f967 │ │ │ │ + svcvs 0x00b3f94f │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ svcne 0x005cab2d │ │ │ │ cmnmi r3, r3, ror #4 │ │ │ │ @ instruction: 0xf7fe67b3 │ │ │ │ stmdbcs r6, {r0, r1, r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - bge 0xfee80ad4 │ │ │ │ - bl 0x1279f8 │ │ │ │ - strls r0, [r8], #-652 @ 0xfffffd74 │ │ │ │ - strls r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ - strbne pc, [r4], #585 @ 0x249 @ │ │ │ │ - ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - strne lr, [r4, -sp, asr #19] │ │ │ │ - streq lr, [r2], #2820 @ 0xb04 │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8cd2320 │ │ │ │ - @ instruction: 0xf8d4c01c │ │ │ │ - @ instruction: 0xf7fc24d0 │ │ │ │ - @ instruction: 0xf7fef9f7 │ │ │ │ - stmdbcs r6, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ - bge 0xfe780b0c │ │ │ │ - bl 0x127a30 │ │ │ │ - strls r0, [r8], #-652 @ 0xfffffd74 │ │ │ │ - strbne pc, [r4], #585 @ 0x249 @ │ │ │ │ - ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ + bge 0xfeec0ac8 │ │ │ │ + bl 0x1a81ec │ │ │ │ + andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ + andls r2, r9, #0, 4 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ + stmdbge r4, {r3, ip, pc} │ │ │ │ + @ instruction: 0x23204630 │ │ │ │ + ldrbcs pc, [r0], #2258 @ 0x8d2 @ │ │ │ │ + @ instruction: 0xf9f8f7fc │ │ │ │ + blt 0xfe9011f8 │ │ │ │ + @ instruction: 0xf63e2906 │ │ │ │ + strls sl, [r6], #-2717 @ 0xfffff563 │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + vhsub.s8 d25, d9, d7 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + stmib sp, {r0, r1, r4, r5, r9}^ │ │ │ │ + bl 0x108e2c │ │ │ │ + andls r0, r8, r4, lsl #5 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8cd2320 │ │ │ │ - @ instruction: 0xf8d4c01c │ │ │ │ - strls r2, [r9, #-1104] @ 0xfffffbb0 │ │ │ │ - @ instruction: 0xf9dcf7fc │ │ │ │ - blt 0xfe1c123c │ │ │ │ + strls r2, [r9, #-800] @ 0xfffffce0 │ │ │ │ + ldrbcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ + @ instruction: 0xf9def7fc │ │ │ │ + blt 0xfe28122c │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0x2080444 │ │ │ │ + bge 0xfe140434 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ stcleq 3, cr0, [r2], #32 │ │ │ │ @ instruction: 0xf002430b │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ vrhadd.s8 , , q1 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ movwmi r0, #42291 @ 0xa533 │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bl 0x1c3698 │ │ │ │ + bl 0x1c3688 │ │ │ │ stmib sp, {r0, r7, r8}^ │ │ │ │ rsceq r3, r0, r8, lsl #6 │ │ │ │ strhi pc, [r5, #-257]! @ 0xfffffeff │ │ │ │ - bcs 0x18c15d4 │ │ │ │ + bcs 0x18c15c4 │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff2ef7fd │ │ │ │ + @ instruction: 0xff30f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ - vst1.64 {d10-d11}, [r4], r3 │ │ │ │ + vst1.64 {d10-d11}, [r4], r5 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47e1f40 │ │ │ │ - @ instruction: 0x4621aa50 │ │ │ │ + @ instruction: 0x4621aa53 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfff412a4 │ │ │ │ - bl 0x1cbec0 │ │ │ │ + blx 0x1c1296 │ │ │ │ + bl 0x1cbeb0 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0xfe0c161c │ │ │ │ - @ instruction: 0xff14f7fd │ │ │ │ - blt 0x10412c8 │ │ │ │ + bcs 0xfe0c160c │ │ │ │ + @ instruction: 0xff16f7fd │ │ │ │ + blt 0x11012b8 │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0xf47e429f │ │ │ │ - vst1.8 {d10-d11}, [r4 :256], r8 │ │ │ │ + vst1.8 {d10-d11}, [r4 :256], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vcgt.s8 d24, d25, d30 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vcge.s8 d24, d25, d22 │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ @ instruction: 0x46218570 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - blx 0xff7412f2 │ │ │ │ + blx 0xffac12e2 │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2640f8d2 │ │ │ │ - blx 0xff84130c │ │ │ │ - blt 0x6c1314 │ │ │ │ + blx 0xff8c12fc │ │ │ │ + blt 0x781304 │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0x58051c │ │ │ │ + bge 0x64050c │ │ │ │ @ instruction: 0xf53e00e5 │ │ │ │ - vmov.i16 d26, #49152 @ 0xc000 │ │ │ │ + vmov.i16 d26, #49920 @ 0xc300 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d9, d9 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - mcr2 7, 6, pc, cr2, cr13, {7} @ │ │ │ │ - stmiblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 6, pc, cr4, cr13, {7} @ │ │ │ │ + stmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ orrhi pc, r6, r2 │ │ │ │ ldrbhi pc, [r7, -r1, lsl #4] @ │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ orrshi pc, lr, r2 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldmibge sp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - fldmdbxvs r3!, {d15-d102} @ Deprecated │ │ │ │ + fldmdbxvs r3!, {d15-d109} @ Deprecated │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 9, 13, sl, fp, cr0 @ │ │ │ │ + mrrcvs 9, 13, sl, fp, cr3 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmibge fp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge lr, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - sbcscc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - ldc2 7, cr15, [r4, #1008]! @ 0x3f0 │ │ │ │ - stmiblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ + stmiblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.8 {d24-d27}, [pc :256], r7 │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - ldmibge r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe71e8b8 │ │ │ │ + ldmibge r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe71e8a8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmibge fp!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmibge lr!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r7, #-2470] @ 0xfffff65a │ │ │ │ + strls sl, [r7, #-2473] @ 0xfffff657 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + rsbscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r5, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - blx 0xffb41432 │ │ │ │ - stmiblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffbc1422 │ │ │ │ + stmiblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcvs 0x0080f5b7 │ │ │ │ - ldmdbge pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmibge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2e28 │ │ │ │ - @ instruction: 0xf7fefa2f │ │ │ │ - rsceq fp, r2, r9, ror #18 │ │ │ │ - stmdbge r5!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fefa31 │ │ │ │ + rsceq fp, r2, ip, ror #18 │ │ │ │ + stmdbge r8!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ movwls r0, #40165 @ 0x9ce5 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x167cb4 │ │ │ │ + bl 0x167ca4 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ sbfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x834bc │ │ │ │ + streq pc, [pc], #-4 @ 0x834ac │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ - @ instruction: 0xf7fefe17 │ │ │ │ - svclt 0x0000b941 │ │ │ │ - @ instruction: 0x0088cdba │ │ │ │ + @ instruction: 0xf7fefe19 │ │ │ │ + svclt 0x0000b944 │ │ │ │ + addeq ip, r8, r6, asr #27 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - addhi pc, lr, #2 │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + addshi pc, r6, #2 │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ strbthi pc, [r4], #-65 @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x282078 │ │ │ │ + bls 0x2820a0 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4dc4 │ │ │ │ + bl 0x1d4db4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd25b0 │ │ │ │ - @ instruction: 0xf7fef9e3 │ │ │ │ - bl 0x131988 │ │ │ │ + @ instruction: 0xf7fef9e5 │ │ │ │ + bl 0x131984 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ movwmi lr, #35277 @ 0x89cd │ │ │ │ - strbne pc, [r4], #585 @ 0x249 @ │ │ │ │ + strne pc, [r4], #585 @ 0x249 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1056 @ 0xfffffbe0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fefc5d │ │ │ │ - bl 0x131950 │ │ │ │ + @ instruction: 0xf7fefc5f │ │ │ │ + bl 0x13194c │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ - strbne pc, [r4], #585 @ 0x249 @ │ │ │ │ + strne pc, [r4], #585 @ 0x249 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fefc41 │ │ │ │ - addcs fp, r0, #15007744 @ 0xe50000 │ │ │ │ + @ instruction: 0xf7fefc43 │ │ │ │ + addcs fp, r0, #232, 16 @ 0xe80000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b3865f │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - @ instruction: 0xf5b385e9 │ │ │ │ + @ instruction: 0xf5b385f1 │ │ │ │ @ instruction: 0xf0021f48 │ │ │ │ - @ instruction: 0x21808592 │ │ │ │ + @ instruction: 0x2180859a │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001428b │ │ │ │ addsmi r8, r3, #216, 8 @ 0xd8000000 │ │ │ │ strbthi pc, [fp], #65 @ 0x41 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf95ef7fb │ │ │ │ + @ instruction: 0xf968f7fb │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d4e94 │ │ │ │ + bl 0x1d4e84 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2860 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmdbge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #29441 @ 0x7301 │ │ │ │ - bl 0x1d4eb4 │ │ │ │ + bl 0x1d4ea4 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x83618 │ │ │ │ + streq pc, [pc], #-4 @ 0x83608 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ - @ instruction: 0xf7fefd69 │ │ │ │ - vst2.32 {d11-d12}, [r4 :64], r3 │ │ │ │ + @ instruction: 0xf7fefd6b │ │ │ │ + vst2.32 {d11-d12}, [r4 :64], r6 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 d24, d25, d2 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -117972,60 +117968,60 @@ │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r5, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ - stmdalt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2l 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ + stmdalt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - msrhi CPSR_fsc, #2 │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + teqphi r5, #2 @ p-variant is OBSOLETE │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e4668 │ │ │ │ + bl 0x1e4658 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ - ldmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ + ldmdalt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - cmpphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + cmpphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ movthi pc, #61505 @ 0xf041 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281e70 │ │ │ │ + bls 0x281e98 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4fcc │ │ │ │ + bl 0x1d4fbc │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ - @ instruction: 0xf7fef8df │ │ │ │ - vst2.8 {d11-d12}, [r4 :64], r9 │ │ │ │ + @ instruction: 0xf7fef8e1 │ │ │ │ + vst2.8 {d11-d12}, [r4 :64], ip │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 d24, d9, d28 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -118033,3487 +118029,3491 @@ │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r5, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r4], {253} @ 0xfd │ │ │ │ - svclt 0x00eef7fd │ │ │ │ + stc2l 7, cr15, [r6], {253} @ 0xfd │ │ │ │ + svclt 0x00f1f7fd │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #-1761607680 @ 0x97000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - strhi pc, [r6, #2]! │ │ │ │ + strhi pc, [lr, #2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - vbic.i32 q12, #207 @ 0x000000cf │ │ │ │ + vaddw.u8 q12, q10, d7 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d9, d9 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r7, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r0], {253} @ 0xfd │ │ │ │ - svclt 0x00baf7fd │ │ │ │ + ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ + svclt 0x00bdf7fd │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #68, 8 @ 0x44000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - ldrbhi pc, [lr], #2 @ │ │ │ │ + strbthi pc, [r6], #2 @ │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - @ instruction: 0xf0048507 │ │ │ │ - blcs 0x404434 │ │ │ │ - msrhi SPSR_fs, r2 │ │ │ │ + @ instruction: 0xf004850f │ │ │ │ + blcs 0x404424 │ │ │ │ + cmnphi r4, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9509 │ │ │ │ - ldcvs 15, cr15, [r3, #-500]! @ 0xfffffe0c │ │ │ │ + ldcvs 15, cr15, [r3, #-564]! @ 0xfffffdcc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 15, 9, sl, fp, cr10 │ │ │ │ + mrrcvs 15, 9, sl, fp, cr13 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - svcge 0x0095f43d │ │ │ │ - blcs 0x26a434 │ │ │ │ - svcge 0x0091f73d │ │ │ │ + svcge 0x0098f43d │ │ │ │ + blcs 0x26a424 │ │ │ │ + svcge 0x0094f73d │ │ │ │ vpmax.s8 d25, d9, d7 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1550f8 │ │ │ │ + bl 0x1550e8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2b30 │ │ │ │ - @ instruction: 0xf7fdfda7 │ │ │ │ - orrcs fp, r0, r3, lsl #31 │ │ │ │ + @ instruction: 0xf7fdfda9 │ │ │ │ + orrcs fp, r0, r6, lsl #31 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ ldrhi pc, [r7, #-65]! @ 0xffffffbf │ │ │ │ svcne 0x0078f5b2 │ │ │ │ - ldrbhi pc, [r5, #-2]! @ │ │ │ │ + ldrbhi pc, [sp, #-2]! @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - @ instruction: 0xf5b28281 │ │ │ │ + @ instruction: 0xf5b28289 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - @ instruction: 0xf5b28566 │ │ │ │ + @ instruction: 0xf5b2856e │ │ │ │ @ instruction: 0xf0021f50 │ │ │ │ - @ instruction: 0x270084d9 │ │ │ │ + strcs r8, [r0, -r1, ror #9] │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrcs r0, r0, r2, lsr r3 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf003428a │ │ │ │ - @ instruction: 0xf5b28042 │ │ │ │ + @ instruction: 0xf5b2804a │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ - addsmi r8, sl, #80 @ 0x50 │ │ │ │ - rsbshi pc, r6, #2 │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + addsmi r8, sl, #88 @ 0x58 │ │ │ │ + rsbshi pc, lr, #2 │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281cc0 │ │ │ │ + bls 0x281ce8 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d517c │ │ │ │ + bl 0x1d516c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2760 │ │ │ │ - @ instruction: 0xf7fdf807 │ │ │ │ - @ instruction: 0xf404bf41 │ │ │ │ + @ instruction: 0xf7fdf809 │ │ │ │ + @ instruction: 0xf404bf44 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vand q12, , │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vand q12, , │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ strtmi r8, [r1], -r9, lsr #6 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - @ instruction: 0xf8e2f7fb │ │ │ │ + @ instruction: 0xf8f0f7fb │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2710f8d2 │ │ │ │ - @ instruction: 0xffe6f7fc │ │ │ │ - svclt 0x0020f7fd │ │ │ │ + @ instruction: 0xffe8f7fc │ │ │ │ + svclt 0x0023f7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - rscshi pc, sl, r2 │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + tstphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e441c │ │ │ │ + bl 0x1e440c │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2624 @ 0xa40 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff2c195a │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr2, cr13, {7} │ │ │ │ + blx 0xff34194a │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr5, cr13, {7} │ │ │ │ @ instruction: 0xf53d00e7 │ │ │ │ - vqrdmlah.s q13, q10, d2[7] │ │ │ │ + @ instruction: 0xf3c4aef1 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d9, d9 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe8c19aa │ │ │ │ - mcrlt 7, 6, pc, cr10, cr13, {7} @ │ │ │ │ + blx 0xfe94199a │ │ │ │ + mcrlt 7, 6, pc, cr13, cr13, {7} @ │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #0, 8 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - @ instruction: 0xf5b28458 │ │ │ │ + @ instruction: 0xf5b28460 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vshr.u64 d24, d31, #60 │ │ │ │ + vmla.i q12, q10, d3[1] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d9, d9 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1bc1a12 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr6, cr13, {7} │ │ │ │ + blx 0x1c41a02 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr9, cr13, {7} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - teqphi r6, r2 @ p-variant is OBSOLETE │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + teqphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ mvnhi pc, r1, asr #32 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281b28 │ │ │ │ + bls 0x281b50 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d5314 │ │ │ │ + bl 0x1d5304 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2610 │ │ │ │ - @ instruction: 0xf7fdff3b │ │ │ │ - @ instruction: 0x4621be75 │ │ │ │ + @ instruction: 0xf7fdff3d │ │ │ │ + @ instruction: 0x4621be78 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff78f7fa │ │ │ │ + @ instruction: 0xff86f7fa │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12de90 │ │ │ │ + bl 0x12de80 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 5, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xff24f7fc │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr14, cr13, {7} │ │ │ │ + @ instruction: 0xff26f7fc │ │ │ │ + mcrlt 7, 3, pc, cr1, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e98 │ │ │ │ - @ instruction: 0xf7fdff0d │ │ │ │ - strtmi fp, [r1], -r7, asr #28 │ │ │ │ + @ instruction: 0xf7fdff0f │ │ │ │ + strtmi fp, [r1], -sl, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff4af7fa │ │ │ │ + @ instruction: 0xff58f7fa │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12deec │ │ │ │ + bl 0x12dedc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - mrc2 7, 7, pc, cr6, cr12, {7} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr0, cr13, {7} │ │ │ │ + mrc2 7, 7, pc, cr8, cr12, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr3, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ - @ instruction: 0xf7fdfedf │ │ │ │ - @ instruction: 0x4621be19 │ │ │ │ + @ instruction: 0xf7fdfee1 │ │ │ │ + @ instruction: 0x4621be1c │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xffc8f7fa │ │ │ │ + @ instruction: 0xffd6f7fa │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0x463b0233 │ │ │ │ - bl 0x12df48 │ │ │ │ + bl 0x12df38 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 0, pc, cr8, cr2, {6} @ │ │ │ │ - mcr2 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ - mcrlt 7, 0, pc, cr2, cr13, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr10, cr12, {7} @ │ │ │ │ + mcrlt 7, 0, pc, cr5, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e18 │ │ │ │ - @ instruction: 0xf7fdfeb1 │ │ │ │ - strtmi fp, [r1], -fp, ror #27 │ │ │ │ + @ instruction: 0xf7fdfeb3 │ │ │ │ + strtmi fp, [r1], -lr, ror #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff9af7fa │ │ │ │ + @ instruction: 0xffa8f7fa │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12dfa4 │ │ │ │ + bl 0x12df94 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ - mrc2 7, 4, pc, cr10, cr12, {7} │ │ │ │ - ldcllt 7, cr15, [r4, #1012] @ 0x3f4 │ │ │ │ + mrc2 7, 4, pc, cr12, cr12, {7} │ │ │ │ + ldcllt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - ldcvs 15, cr15, [r1, #-372]! @ 0xfffffe8c │ │ │ │ - blvs 0xfe369bd4 │ │ │ │ + ldcvs 15, cr15, [r1, #-428]! @ 0xfffffe54 │ │ │ │ + blvs 0xfe369bc4 │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [r5], #-65 @ 0xffffffbf │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - mcrrvs 13, 12, sl, sl, cr0 │ │ │ │ + mcrrvs 13, 12, sl, sl, cr3 │ │ │ │ svcvs 0x0060f412 │ │ │ │ - ldcge 4, cr15, [fp, #244]! @ 0xf4 │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + ldcge 4, cr15, [lr, #244]! @ 0xf4 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcrcs 8, 7, pc, cr8, cr2, {6} @ │ │ │ │ - mrc2 7, 3, pc, cr4, cr12, {7} │ │ │ │ - stclt 7, cr15, [lr, #1012]! @ 0x3f4 │ │ │ │ + mrc2 7, 3, pc, cr6, cr12, {7} │ │ │ │ + ldclt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - pldw [r4], #-3895 @ 0xfffff0c9 │ │ │ │ + pldw [r4], #-3909 @ 0xfffff0bb │ │ │ │ @ instruction: 0xf47d1300 │ │ │ │ - ldcvs 13, cr10, [r2, #-648]! @ 0xfffffd78 │ │ │ │ + ldcvs 13, cr10, [r2, #-660]! @ 0xfffffd6c │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 13, 9, sl, r2, cr12 │ │ │ │ + mrrcvs 13, 9, sl, r2, cr15 │ │ │ │ svcvs 0x0060f412 │ │ │ │ - ldcge 4, cr15, [r7, #244] @ 0xf4 │ │ │ │ + ldcge 4, cr15, [sl, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf2499c07 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x1154ec │ │ │ │ + bl 0x1154dc │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ - @ instruction: 0xf7fdfe4f │ │ │ │ - strtmi fp, [r1], -r9, lsl #27 │ │ │ │ + @ instruction: 0xf7fdfe51 │ │ │ │ + strtmi fp, [r1], -ip, lsl #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff12f7fa │ │ │ │ + @ instruction: 0xff20f7fa │ │ │ │ stmdals r7, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf4036b8b │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xa4c20 │ │ │ │ - ldclge 4, cr15, [r5, #-244]! @ 0xffffff0c │ │ │ │ + bcs 0xa4c10 │ │ │ │ + ldclge 4, cr15, [r8, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - vmla.f32 q13, , q8 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ - bl 0x104540 │ │ │ │ + vmla.f32 q13, , │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + bl 0x104530 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e68 │ │ │ │ - @ instruction: 0xf7fdfe29 │ │ │ │ - strtmi fp, [r1], -r3, ror #26 │ │ │ │ + @ instruction: 0xf7fdfe2b │ │ │ │ + strtmi fp, [r1], -r6, ror #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff12f7fa │ │ │ │ + @ instruction: 0xff20f7fa │ │ │ │ vpmax.s8 d25, d9, d7 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155564 │ │ │ │ + bl 0x155554 │ │ │ │ @ instruction: 0xf6480282 │ │ │ │ - vqdmlal.s q10, d0, d1[0] │ │ │ │ + vsubw.s8 q10, q0, d9 │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fc2e58 │ │ │ │ - @ instruction: 0xf7fdfe0f │ │ │ │ - @ instruction: 0xf44fbd49 │ │ │ │ + @ instruction: 0xf7fdfe11 │ │ │ │ + @ instruction: 0xf44fbd4c │ │ │ │ vmlal.s q11, d1, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3.8 {d24,d26,d28}, [pc :64], r8 │ │ │ │ vmov.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [r3, #-500]! @ 0xfffffe0c │ │ │ │ + ldcge 4, cr15, [r6, #-500]! @ 0xfffffe0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - rsceq pc, r3, #39, 30 @ 0x9c │ │ │ │ - stcge 5, cr15, [r9, #-500]! @ 0xfffffe0c │ │ │ │ - blvs 0xfe71f1c8 │ │ │ │ + rsceq pc, r3, #51, 30 @ 0xcc │ │ │ │ + stcge 5, cr15, [ip, #-500]! @ 0xfffffe0c │ │ │ │ + blvs 0xfe71f1b8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r3, #-244]! @ 0xffffff0c │ │ │ │ + stcge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - movwcs sl, #3358 @ 0xd1e │ │ │ │ + movwcs sl, #3361 @ 0xd21 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vsubl.s8 q11, d0, d25 │ │ │ │ + vmvn.i32 d22, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7fc0207 │ │ │ │ - @ instruction: 0xf7fdf907 │ │ │ │ - @ instruction: 0xf44fbd13 │ │ │ │ + @ instruction: 0xf7fdf909 │ │ │ │ + @ instruction: 0xf44fbd16 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - stcge 4, cr15, [fp, #-500] @ 0xfffffe0c │ │ │ │ + stcge 4, cr15, [lr, #-500] @ 0xfffffe0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2da8 │ │ │ │ - @ instruction: 0xf7fdfdbb │ │ │ │ - @ instruction: 0xf5b5bcf5 │ │ │ │ + @ instruction: 0xf7fdfdbd │ │ │ │ + @ instruction: 0xf5b5bcf8 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ - @ instruction: 0x4621acf0 │ │ │ │ + @ instruction: 0x4621acf3 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr10, cr10, {7} │ │ │ │ + mcr2 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r7, {r8, r9, ip} │ │ │ │ @ instruction: 0xf4026b8a │ │ │ │ @ instruction: 0xf0416270 │ │ │ │ - bcs 0xa52e8 │ │ │ │ - ldclge 4, cr15, [sp], {61} @ 0x3d │ │ │ │ + bcs 0xa52d8 │ │ │ │ + stclge 4, cr15, [r0], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - vfma.f32 q13, , q4 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ - bl 0x104670 │ │ │ │ + vfma.f32 q13, , │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + bl 0x104660 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d48 │ │ │ │ - @ instruction: 0xf7fdfd91 │ │ │ │ - @ instruction: 0xf44fbccb │ │ │ │ + @ instruction: 0xf7fdfd93 │ │ │ │ + @ instruction: 0xf44fbcce │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - stclge 4, cr15, [r3], {125} @ 0x7d │ │ │ │ + stclge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - adceq pc, r7, #1232 @ 0x4d0 │ │ │ │ - ldcge 5, cr15, [r9], #500 @ 0x1f4 │ │ │ │ - blvs 0xfe71f2a8 │ │ │ │ + adceq pc, r7, #1456 @ 0x5b0 │ │ │ │ + ldcge 5, cr15, [ip], #500 @ 0x1f4 │ │ │ │ + blvs 0xfe71f298 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldcge 4, cr15, [r3], #244 @ 0xf4 │ │ │ │ + ldcge 4, cr15, [r6], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - stcls 12, cr10, [r7], {174} @ 0xae │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stcls 12, cr10, [r7], {177} @ 0xb1 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1156c0 │ │ │ │ + bl 0x1156b0 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ - @ instruction: 0xf7fdfd65 │ │ │ │ - @ instruction: 0x4621bc9f │ │ │ │ + @ instruction: 0xf7fdfd67 │ │ │ │ + strtmi fp, [r1], -r2, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 2, pc, cr14, cr10, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr12, cr10, {7} │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e23c │ │ │ │ + bl 0x12e22c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - stc2l 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ - stclt 7, cr15, [r8], {253} @ 0xfd │ │ │ │ + ldc2l 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ + stclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d18 │ │ │ │ - @ instruction: 0xf7fdfd37 │ │ │ │ - @ instruction: 0x4621bc71 │ │ │ │ + @ instruction: 0xf7fdfd39 │ │ │ │ + @ instruction: 0x4621bc74 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [r4, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e298 │ │ │ │ + bl 0x12e288 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8], #840 @ 0x348 │ │ │ │ - stc2 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ - mrrclt 7, 15, pc, sl, cr13 @ │ │ │ │ + stc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ + mrrclt 7, 15, pc, sp, cr13 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ - @ instruction: 0xf7fdfd09 │ │ │ │ - strtmi fp, [r1], -r3, asr #24 │ │ │ │ + @ instruction: 0xf7fdfd0b │ │ │ │ + strtmi fp, [r1], -r6, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r6, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e2f4 │ │ │ │ + bl 0x12e2e4 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - ldc2l 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ - stclt 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2l 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ + stclt 7, cr15, [pc], #-1012 @ 0x83af0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x283670 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x283698 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - bicpl pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + orrpl pc, sp, #72, 12 @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - ldc2l 7, cr15, [r8], {252} @ 0xfc │ │ │ │ - ldclt 7, cr15, [r2], {253} @ 0xfd │ │ │ │ + ldc2l 7, cr15, [sl], {252} @ 0xfc │ │ │ │ + ldclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - vaba.s8 d8, d17, d3 │ │ │ │ - vst3.32 {d24,d26,d28}, [pc :256], fp │ │ │ │ + vaba.s8 d8, d17, d11 │ │ │ │ + vst3. {d24,d26,d28}, [pc], r3 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - ldrbhi pc, [sp, -r1]! @ │ │ │ │ + strhi pc, [r5, r1] │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0x4621abfa │ │ │ │ + @ instruction: 0x4621abfd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr14, cr10, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfeec1f5e │ │ │ │ - bllt 0xffc41f64 │ │ │ │ + blx 0xfef41f4e │ │ │ │ + bllt 0xffd01f54 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x2835f4 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x28361c │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - mvnpl pc, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x53b5f648 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ - ldc2 7, cr15, [sl], {252} @ 0xfc │ │ │ │ - bllt 0xff5c1f98 │ │ │ │ + ldc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + bllt 0xff681f88 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - stmdals r7, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d68 │ │ │ │ - @ instruction: 0xf7fdfc83 │ │ │ │ - @ instruction: 0x4621bbbd │ │ │ │ + @ instruction: 0xf7fdfc85 │ │ │ │ + strtmi fp, [r1], -r0, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e400 │ │ │ │ + bl 0x12e3f0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - stc2l 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ - bllt 0xfea41ff4 │ │ │ │ + stc2l 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ + bllt 0xfeb01fe4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ - @ instruction: 0xf7fdfc55 │ │ │ │ - strtmi fp, [r1], -pc, lsl #23 │ │ │ │ + @ instruction: 0xf7fdfc57 │ │ │ │ + @ instruction: 0x4621bb92 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [ip, #-1000] @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e45c │ │ │ │ + bl 0x12e44c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldclcs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - ldc2 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ - bllt 0x1ec2050 │ │ │ │ + mcrr2 7, 15, pc, r0, cr12 @ │ │ │ │ + bllt 0x1f82040 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ - @ instruction: 0xf7fdfc27 │ │ │ │ - @ instruction: 0xf5b3bb61 │ │ │ │ + @ instruction: 0xf7fdfc29 │ │ │ │ + @ instruction: 0xf5b3bb64 │ │ │ │ @ instruction: 0xf0010fd8 │ │ │ │ vst2.32 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b303e4 │ │ │ │ @ instruction: 0xf0020fc4 │ │ │ │ - vst1.8 {d8-d11}, [r4 :128], r1 │ │ │ │ + vst1.8 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ - strtmi r8, [r1], -sl, lsl #9 │ │ │ │ + @ instruction: 0x46218492 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - vldmdbvs r3!, {s30-s156} │ │ │ │ + vldmdbvs r3!, {s30-s172} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 11, 4, sl, fp, cr6 │ │ │ │ + mrrcvs 11, 4, sl, fp, cr9 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x11011bc │ │ │ │ + blge 0x11c11ac │ │ │ │ vpmax.s8 d25, d9, d9 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73d2907 │ │ │ │ - bcs 0xaedb0 │ │ │ │ - blge 0xc811e0 │ │ │ │ + bcs 0xaedac │ │ │ │ + blge 0xd411d0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9caf7fb │ │ │ │ - bllt 0xb420ec │ │ │ │ + @ instruction: 0xf9ccf7fb │ │ │ │ + bllt 0xc020dc │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vmin.s8 q4, , │ │ │ │ - vst3.8 {d24-d26}, [pc :128], ip │ │ │ │ + vmin.s8 q4, , │ │ │ │ + vst3.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldrbthi pc, [fp], -r1 @ │ │ │ │ + strhi pc, [r3], r1 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0x4621ab12 │ │ │ │ + @ instruction: 0x4621ab15 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff4c212c │ │ │ │ - bllt 0x242134 │ │ │ │ + blx 0xff54211c │ │ │ │ + bllt 0x302124 │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x10133c │ │ │ │ + blge 0x1c132c │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - bge 0xfff81348 │ │ │ │ + bge 0x41338 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x168984 │ │ │ │ + bl 0x168974 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3406 │ │ │ │ - @ instruction: 0xf7fdfb01 │ │ │ │ - andcs fp, r1, #888832 @ 0xd9000 │ │ │ │ + @ instruction: 0xf7fdfb03 │ │ │ │ + andcs fp, r1, #220, 20 @ 0xdc000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - addhi pc, r8, r2 │ │ │ │ + addshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa4394 │ │ │ │ - ldrhi pc, [r9, -r1]! │ │ │ │ + blcs 0xa43a4 │ │ │ │ + strbhi pc, [r1, -r1] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_c, #56576 @ 0xdd00 │ │ │ │ - bge 0xff0817c0 │ │ │ │ + msreq CPSR_c, #59136 @ 0xe700 │ │ │ │ + bge 0xff1417b0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8faf7fc │ │ │ │ - blt 0xfef421cc │ │ │ │ + @ instruction: 0xf8fcf7fc │ │ │ │ + blt 0xff0021bc │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184a20 │ │ │ │ + b 0x184a10 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ - addsmi r8, r3, #19660800 @ 0x12c0000 │ │ │ │ - ldrhi pc, [fp, -r1]! │ │ │ │ + addsmi r8, r3, #21757952 @ 0x14c0000 │ │ │ │ + strbhi pc, [r3, -r1] @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - strtmi r8, [r1], -r9, lsr #14 │ │ │ │ + @ instruction: 0x46218731 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r8], {250} @ 0xfa │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ - stmdbge r4, {r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdf89f │ │ │ │ - andcs fp, r1, #634880 @ 0x9b000 │ │ │ │ + @ instruction: 0xf7fdf8a1 │ │ │ │ + andcs fp, r1, #647168 @ 0x9e000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - cmpphi pc, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa472c │ │ │ │ - msrhi CPSR_fsc, r2 │ │ │ │ + blcs 0xa473c │ │ │ │ + teqphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_sxc, #40704 @ 0x9f00 │ │ │ │ - bge 0xfe10183c │ │ │ │ + msreq CPSR_sxc, #43264 @ 0xa900 │ │ │ │ + bge 0xfe1c182c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf844f7fc │ │ │ │ - blt 0x1fc2248 │ │ │ │ + @ instruction: 0xf846f7fc │ │ │ │ + blt 0x2082238 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184a9c │ │ │ │ + b 0x184a8c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ - addsmi r8, r3, #223346688 @ 0xd500000 │ │ │ │ - strbhi pc, [r5], r1 @ │ │ │ │ + addsmi r8, r3, #231735296 @ 0xdd00000 │ │ │ │ + strbhi pc, [sp], r1 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0x462186b3 │ │ │ │ + @ instruction: 0x462186bb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ @ instruction: 0xf57d0323 │ │ │ │ - stmdbge r4, {r1, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdffad │ │ │ │ - movwcs fp, #6749 @ 0x1a5d │ │ │ │ + @ instruction: 0xf7fdffaf │ │ │ │ + movwcs fp, #6752 @ 0x1a60 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x94328 │ │ │ │ - orrshi pc, ip, #1 │ │ │ │ + blcs 0x94318 │ │ │ │ + @ instruction: 0x83a4f001 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x150149c │ │ │ │ + bge 0x15c148c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdf8a3 │ │ │ │ - movwcs fp, #6725 @ 0x1a45 │ │ │ │ + @ instruction: 0xf7fdf8a5 │ │ │ │ + movwcs fp, #6728 @ 0x1a48 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x94358 │ │ │ │ - strhi pc, [sp, #-1]! │ │ │ │ + blcs 0x94348 │ │ │ │ + ldrhi pc, [r5, #-1]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xf014cc │ │ │ │ + bge 0xfc14bc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r8], {250} @ 0xfa │ │ │ │ + stc2l 7, cr15, [lr], {250} @ 0xfa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8aef7fc │ │ │ │ - blt 0xc422e4 │ │ │ │ + @ instruction: 0xf8b0f7fc │ │ │ │ + blt 0xd022d4 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184b38 │ │ │ │ + b 0x184b28 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - addsmi r8, r3, #130 @ 0x82 │ │ │ │ - rsbshi pc, r2, r2 │ │ │ │ + addsmi r8, r3, #138 @ 0x8a │ │ │ │ + rsbshi pc, sl, r2 │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - strtmi r8, [r1], -r9, lsl #1 │ │ │ │ + @ instruction: 0x46218091 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ - stmdbge r4, {r2, r4, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdff23 │ │ │ │ - movwcs fp, #6671 @ 0x1a0f │ │ │ │ + @ instruction: 0xf7fdff25 │ │ │ │ + movwcs fp, #6674 @ 0x1a12 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x943c4 │ │ │ │ - strhi pc, [r6, #-1] │ │ │ │ + blcs 0x943b4 │ │ │ │ + strhi pc, [lr, #-1] │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x181538 │ │ │ │ + bge 0x241528 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdf899 │ │ │ │ - andcs fp, r1, #4046848 @ 0x3dc000 │ │ │ │ + @ instruction: 0xf7fdf89b │ │ │ │ + andcs fp, r1, #4096000 @ 0x3e8000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - strbhi pc, [r6], r1 @ │ │ │ │ + strbhi pc, [lr], r1 @ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0xa5e50 │ │ │ │ - strbhi pc, [sp], r1 @ │ │ │ │ + blcs 0xa5e60 │ │ │ │ + ldrbhi pc, [r5], r1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_s, #257024 @ 0x3ec00 │ │ │ │ - ldmibge sp, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + msreq CPSR_s, #1280 @ 0x500 │ │ │ │ + stmibge r0!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 5, pc, cr0, cr11, {7} │ │ │ │ - ldmiblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ + ldmiblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - strhi pc, [r5], -r1 │ │ │ │ + strhi pc, [sp], -r1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf41480b4 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x1fc23aa │ │ │ │ + blx 0xfe34239a │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0x462b0233 │ │ │ │ - bl 0x12e7e0 │ │ │ │ + bl 0x12e7d0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1fc23cc │ │ │ │ - ldmiblt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x20423bc │ │ │ │ + ldmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ vhsub.s8 d25, d9, d4 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ - bl 0x104cd8 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + bl 0x104cc8 │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ - blcs 0xfe8c2768 │ │ │ │ + blcs 0xfe8c2758 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ - @ instruction: 0xf9b6f7fc │ │ │ │ + @ instruction: 0xf9b8f7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaa25 │ │ │ │ - @ instruction: 0xf3c4b9f7 │ │ │ │ + @ instruction: 0xf7fdaa27 │ │ │ │ + @ instruction: 0xf3c4b9f9 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ andls r9, r5, #8, 6 @ 0x20000000 │ │ │ │ - bl 0x1468cc │ │ │ │ + bl 0x1468bc │ │ │ │ @ instruction: 0xf3c40342 │ │ │ │ @ instruction: 0xf0013242 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf8d20342 │ │ │ │ movwls r2, #31584 @ 0x7b60 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - mcrrge 4, 3, pc, r9, cr14 @ │ │ │ │ - stmiblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + mcrrge 4, 3, pc, fp, cr14 @ │ │ │ │ + stmiblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ vhsub.s8 d25, d9, d4 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ - bl 0x104d84 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + bl 0x104d74 │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ ldrsbcs pc, [r0, #130] @ 0x82 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ - @ instruction: 0xf960f7fc │ │ │ │ + @ instruction: 0xf962f7fc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdac7e │ │ │ │ - vst2.32 {d11,d13}, [r4 :128], r1 │ │ │ │ + @ instruction: 0xf7fdac80 │ │ │ │ + vst2.32 {d11,d13}, [r4 :128], r3 │ │ │ │ strteq r1, [r2], -r0, asr #6 │ │ │ │ - orrhi pc, r5, #1073741824 @ 0x40000000 │ │ │ │ + orrhi pc, sp, #1073741824 @ 0x40000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - tstphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ + tstphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf57d00e7 │ │ │ │ - strtmi sl, [r1], -r8, lsr #18 │ │ │ │ + strtmi sl, [r1], -fp, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf99cf7fa │ │ │ │ + @ instruction: 0xf9a8f7fa │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155dd8 │ │ │ │ + bl 0x155dc8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb29a0 │ │ │ │ - @ instruction: 0xf7fdfa93 │ │ │ │ - bcs 0x132974 │ │ │ │ + @ instruction: 0xf7fdfa95 │ │ │ │ + bcs 0x132970 │ │ │ │ adcmi sp, r9, #1073741825 @ 0x40000001 │ │ │ │ - stmdbge sp, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d4281 │ │ │ │ - vmla.i8 d26, d9, d10 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ - bl 0x14520c │ │ │ │ + vmla.i8 d26, d9, d13 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ + bl 0x1451fc │ │ │ │ stmdbge r4, {r1, r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldmcs r0, {r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9c2f7fc │ │ │ │ - ldmlt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9c4f7fc │ │ │ │ + ldmlt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r3, #1602 @ 0x642 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r2, [r4, #-769] @ 0xfffffcff │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fdfbbd │ │ │ │ - ldcvs 8, cr11, [r3, #-892]! @ 0xfffffc84 │ │ │ │ + @ instruction: 0xf7fdfbbf │ │ │ │ + ldcvs 8, cr11, [r3, #-904]! @ 0xfffffc78 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 13, sl, fp, cr8 │ │ │ │ + mrrcvs 8, 13, sl, fp, cr11 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r3, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ - bl 0x104e80 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + bl 0x104e70 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00a8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfb17 │ │ │ │ - ldcvs 8, cr11, [r3, #-708]! @ 0xfffffd3c │ │ │ │ + @ instruction: 0xf7fdfb19 │ │ │ │ + ldcvs 8, cr11, [r3, #-720]! @ 0xfffffd30 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 10, sl, fp, cr10 │ │ │ │ + mrrcvs 8, 10, sl, fp, cr13 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmiage r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmiage r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ - bl 0x104edc │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + bl 0x104ecc │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfae9 │ │ │ │ - movwcs fp, #2179 @ 0x883 │ │ │ │ + @ instruction: 0xf7fdfaeb │ │ │ │ + movwcs fp, #2182 @ 0x886 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ vhsub.s8 d25, d9, d9 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f88 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ @ instruction: 0xf6480442 │ │ │ │ - vbic.i32 q11, #1280 @ 0x00000500 │ │ │ │ + vbic.i32 d22, #3328 @ 0x00000d00 │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfac1 │ │ │ │ - ldcvs 8, cr11, [r3, #-364]! @ 0xfffffe94 │ │ │ │ + @ instruction: 0xf7fdfac3 │ │ │ │ + ldcvs 8, cr11, [r3, #-376]! @ 0xfffffe88 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr4 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage pc, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdage r2, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ - bl 0x104f88 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + bl 0x104f78 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfa93 │ │ │ │ - ldcvs 8, cr11, [r3, #-180]! @ 0xffffff4c │ │ │ │ + @ instruction: 0xf7fdfa95 │ │ │ │ + ldcvs 8, cr11, [r3, #-192]! @ 0xffffff40 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 2, sl, fp, cr6 │ │ │ │ + mrrcvs 8, 2, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage r1!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ - bl 0x104fe4 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + bl 0x104fd4 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fcfa65 │ │ │ │ - qsub8mi fp, r1, pc @ │ │ │ │ + @ instruction: 0xf7fdfa67 │ │ │ │ + strtmi fp, [r1], -r2, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf926f7fa │ │ │ │ - blcs 0x12062c │ │ │ │ - ldrhi pc, [r2, #-769] @ 0xfffffcff │ │ │ │ + @ instruction: 0xf934f7fa │ │ │ │ + blcs 0x12061c │ │ │ │ + ldrhi pc, [sl, #-769] @ 0xfffffcff │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ - @ instruction: 0xf0428513 │ │ │ │ - vqsub.s8 d24, d4, d23 │ │ │ │ - vsubl.s8 q9, d0, d25 │ │ │ │ + @ instruction: 0xf042851b │ │ │ │ + vqsub.s8 d24, d4, d31 │ │ │ │ + vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r0, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28a0 │ │ │ │ - @ instruction: 0xf7fcf893 │ │ │ │ - stcleq 15, cr11, [r5], #820 @ 0x334 │ │ │ │ + @ instruction: 0xf7fcf895 │ │ │ │ + stcleq 15, cr11, [r5], #832 @ 0x340 │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #10 │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r4, [r4, #-821] @ 0xfffffccb │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ stmdbge r4, {r0, r3, r8, r9, ip, pc} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0xfe4427d4 │ │ │ │ - svclt 0x00b0f7fc │ │ │ │ - blvs 0xfe71fcbc │ │ │ │ + blx 0xfe4c27c4 │ │ │ │ + svclt 0x00b3f7fc │ │ │ │ + blvs 0xfe71fcac │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00a9f43c │ │ │ │ + svcge 0x00acf43c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-4004] @ 0xfffff05c │ │ │ │ + strls sl, [r7, #-4007] @ 0xfffff059 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + rsbscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r5, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf9e8f7fb │ │ │ │ - svclt 0x0082f7fc │ │ │ │ + @ instruction: 0xf9eaf7fb │ │ │ │ + svclt 0x0085f7fc │ │ │ │ strls r2, [r7, #-768] @ 0xfffffd00 │ │ │ │ ldrmi r0, [sl], -r5, ror #25 │ │ │ │ andls r4, r9, #48, 12 @ 0x3000000 │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ teqmi r5, #8, 4 @ 0x80000000 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ movwls r0, #34114 @ 0x8542 │ │ │ │ stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0x114286c │ │ │ │ - svclt 0x0064f7fc │ │ │ │ + blx 0x11c285c │ │ │ │ + svclt 0x0067f7fc │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ - bl 0x105160 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + bl 0x105150 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0058f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fcf9a7 │ │ │ │ - @ instruction: 0xf414bf41 │ │ │ │ + @ instruction: 0xf7fcf9a9 │ │ │ │ + @ instruction: 0xf414bf44 │ │ │ │ @ instruction: 0xf47c2340 │ │ │ │ - stmiaeq r2!, {r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmiaeq r2!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r8, #2 │ │ │ │ ldrtmi r9, [r0], -r9, lsl #10 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ vmlsl.u , d4, d2[0] │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r4, {r1, r2, r8, r9, ip, pc} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - orrseq pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + msreq SPSR_c, #72, 12 @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andsne pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + eorne pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strls r4, [r5], #-821 @ 0xfffffccb │ │ │ │ @ instruction: 0xf7fb9504 │ │ │ │ - @ instruction: 0xf7fcf983 │ │ │ │ - @ instruction: 0xf5b3bf1d │ │ │ │ + @ instruction: 0xf7fcf985 │ │ │ │ + @ instruction: 0xf5b3bf20 │ │ │ │ @ instruction: 0xf47c5f84 │ │ │ │ - @ instruction: 0xf404af18 │ │ │ │ + @ instruction: 0xf404af1b │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ - rsceq r8, r3, r2, asr #12 │ │ │ │ - svcge 0x000ff57c │ │ │ │ + rsceq r8, r3, sl, asr #12 │ │ │ │ + svcge 0x0012f57c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x244748 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x244768 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf87af7fb │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr10, cr12, {7} │ │ │ │ + @ instruction: 0xf87cf7fb │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr13, cr12, {7} │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ ldrtmi r0, [r0], -r2, lsr #17 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf9bcf7fb │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr14, cr12, {7} │ │ │ │ - blvs 0xfe71fe60 │ │ │ │ + @ instruction: 0xf9bef7fb │ │ │ │ + mcrlt 7, 7, pc, cr1, cr12, {7} @ │ │ │ │ + blvs 0xfe71fe50 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr7, cr12, {1} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr10, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - @ instruction: 0xf3c4aed2 │ │ │ │ + @ instruction: 0xf3c4aed5 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf916f7fb │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr0, cr12, {7} │ │ │ │ - blvs 0xfe71febc │ │ │ │ + @ instruction: 0xf918f7fb │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr3, cr12, {7} │ │ │ │ + blvs 0xfe71feac │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrge 4, 5, pc, cr9, cr12, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr12, cr12, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3748] @ 0xfffff15c │ │ │ │ + strls sl, [r7, #-3751] @ 0xfffff159 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + rsbscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf8e8f7fb │ │ │ │ - mcrlt 7, 4, pc, cr2, cr12, {7} @ │ │ │ │ - blvs 0xfe71ff18 │ │ │ │ + @ instruction: 0xf8eaf7fb │ │ │ │ + mcrlt 7, 4, pc, cr5, cr12, {7} @ │ │ │ │ + blvs 0xfe71ff08 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr11, cr12, {1} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr14, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3702] @ 0xfffff18a │ │ │ │ + strls sl, [r7, #-3705] @ 0xfffff187 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + rsbscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf8baf7fb │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr4, cr12, {7} │ │ │ │ + @ instruction: 0xf8bcf7fb │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr7, cr12, {7} │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x129ecc │ │ │ │ + bl 0x129ebc │ │ │ │ ldrtmi r0, [r0], -r5, lsl #5 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ strls r9, [r4], -r9, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fcf897 │ │ │ │ - strls fp, [r7, #-3633] @ 0xfffff1cf │ │ │ │ + @ instruction: 0xf7fcf899 │ │ │ │ + strls fp, [r7, #-3636] @ 0xfffff1cc │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r5, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf874f7fb │ │ │ │ - mcrlt 7, 0, pc, cr14, cr12, {7} @ │ │ │ │ + @ instruction: 0xf876f7fb │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr1, cr12, {7} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ - bl 0x10540c │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + bl 0x1053fc │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0018f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fcf851 │ │ │ │ - strls fp, [r7, #-3563] @ 0xfffff215 │ │ │ │ + @ instruction: 0xf7fcf853 │ │ │ │ + strls fp, [r7, #-3566] @ 0xfffff212 │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fcf8ad │ │ │ │ - movwcs fp, #3535 @ 0xdcf │ │ │ │ + @ instruction: 0xf7fcf8af │ │ │ │ + movwcs fp, #3538 @ 0xdd2 │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ stmiaeq r2!, {r1, r6, r9, sl, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r4, [r4, #-821] @ 0xfffffccb │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a9308 │ │ │ │ andls sl, r5, #4, 18 @ 0x10000 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fcf88f │ │ │ │ - @ instruction: 0xf3c4bdb1 │ │ │ │ + @ instruction: 0xf7fcf891 │ │ │ │ + @ instruction: 0xf3c4bdb4 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xfff4f7fa │ │ │ │ - stclt 7, cr15, [lr, #1008] @ 0x3f0 │ │ │ │ - blvs 0xfe720100 │ │ │ │ + @ instruction: 0xfff6f7fa │ │ │ │ + ldclt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ + blvs 0xfe7200f0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r7, #240] @ 0xf0 │ │ │ │ + stcge 4, cr15, [sl, #240] @ 0xf0 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3458] @ 0xfffff27e │ │ │ │ + strls sl, [r7, #-3461] @ 0xfffff27b │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + rsbscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r5, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xffc6f7fa │ │ │ │ - stcllt 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xffc8f7fa │ │ │ │ + stcllt 7, cr15, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ addcs r0, r0, #10682368 @ 0xa30000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ smlalbteq pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r4, #45090 @ 0xb022 │ │ │ │ svccc 0x0000f5b2 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ - strhi pc, [fp, #-1] │ │ │ │ - msrhi R9_fiq, r1 │ │ │ │ + ldrhi pc, [r3, #-1] │ │ │ │ + teqphi r1, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - stmib sp, {r0, r6, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r0, r3, r6, r7, r8, sl, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - @ instruction: 0xf84af7fc │ │ │ │ + @ instruction: 0xf84cf7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fca984 │ │ │ │ - @ instruction: 0xf8d1bda7 │ │ │ │ + @ instruction: 0xf7fca986 │ │ │ │ + @ instruction: 0xf8d1bda9 │ │ │ │ @ instruction: 0x46302a70 │ │ │ │ @ instruction: 0xf7fca904 │ │ │ │ - stmdacs r0, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [lr, #496] @ 0x1f0 │ │ │ │ + stmdacs r0, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r0, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [fp, #-496]! @ 0xfffffe10 │ │ │ │ + stcge 4, cr15, [lr, #-496]! @ 0xfffffe10 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - ldmib sp, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ - ldcge 4, cr15, [pc, #-240] @ 0x84c1c │ │ │ │ + stcge 4, cr15, [r2, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ @ instruction: 0xf8d1bad4 │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7fca904 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r0, #496] @ 0x1f0 │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r2, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [sp, #-496] @ 0xfffffe10 │ │ │ │ + ldcge 4, cr15, [r0, #-496] @ 0xfffffe10 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ - stcge 4, cr15, [r1, #-240] @ 0xffffff10 │ │ │ │ + stcge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ - @ instruction: 0xf3c4b926 │ │ │ │ + @ instruction: 0xf3c4b928 │ │ │ │ vhsub.s8 d21, d9, d1 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x14e17c │ │ │ │ + bl 0x14e16c │ │ │ │ strls r0, [r9, #-898] @ 0xfffffc7e │ │ │ │ ldrtmi r0, [r0], -r5, lsr #18 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ teqmi r5, #10682368 @ 0xa30000 │ │ │ │ strls sl, [r4, #-2308] @ 0xfffff6fc │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ - @ instruction: 0xf7fcfa2f │ │ │ │ - @ instruction: 0x4621bcdb │ │ │ │ + @ instruction: 0xf7fcfa31 │ │ │ │ + @ instruction: 0x4621bcde │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mcr2 7, 4, pc, cr12, cr9, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr10, cr9, {7} │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ pkhtbcs pc, r0, r2, asr #17 @ │ │ │ │ - ldc2 7, cr15, [r0, #1004] @ 0x3ec │ │ │ │ - stcllt 7, cr15, [sl], {252} @ 0xfc │ │ │ │ + ldc2 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ + stcllt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x2847b0 │ │ │ │ + bls 0x2847d8 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d668c │ │ │ │ + bl 0x1d667c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25c0 │ │ │ │ - @ instruction: 0xf7fcfd7f │ │ │ │ - @ instruction: 0x4621bcb9 │ │ │ │ + @ instruction: 0xf7fcfd81 │ │ │ │ + @ instruction: 0x4621bcbc │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mcr2 7, 3, pc, cr10, cr9, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr8, cr9, {7} │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ - stc2l 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ + ldc2l 7, cr15, [r0, #-1004]! @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ stmdacs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - @ instruction: 0xf7fcf96d │ │ │ │ - @ instruction: 0x4621bc97 │ │ │ │ + @ instruction: 0xf7fcf96f │ │ │ │ + @ instruction: 0x4621bc9a │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mcr2 7, 2, pc, cr8, cr9, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr6, cr9, {7} │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2620f8d2 │ │ │ │ - stc2l 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [r6], {252} @ 0xfc │ │ │ │ + stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x169670 │ │ │ │ + bl 0x169660 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ vmlal.u , d4, d2[0] │ │ │ │ ldrtmi r4, [r0], -r2, asr #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - blcs 0x18c31b0 │ │ │ │ + blcs 0x18c31a0 │ │ │ │ movwls r2, #21248 @ 0x5300 │ │ │ │ @ instruction: 0xf0030923 │ │ │ │ movwmi r0, #45832 @ 0xb308 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ - stc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fca8b2 │ │ │ │ - bl 0x1f41bc │ │ │ │ + @ instruction: 0xf7fca8b4 │ │ │ │ + bl 0x1f41b4 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2544 @ 0x9f0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf924f7fc │ │ │ │ - mcrrlt 7, 15, pc, lr, cr12 @ │ │ │ │ + @ instruction: 0xf926f7fc │ │ │ │ + mrrclt 7, 15, pc, r1, cr12 @ │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ - bcs 0x14c3218 │ │ │ │ + bcs 0x14c3208 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - @ instruction: 0xf7fcf913 │ │ │ │ - vmvn.i32 d27, #52735 @ 0x0000cdff │ │ │ │ + @ instruction: 0xf7fcf915 │ │ │ │ + vqdmulh.s , q2, d0[0] │ │ │ │ movwls r5, #37377 @ 0x9201 │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x14737c │ │ │ │ + bl 0x14736c │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldclcs 8, cr15, [r8], #-844 @ 0xfffffcb4 │ │ │ │ strls r0, [r4, #-2211] @ 0xfffff75d │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ - @ instruction: 0xf7fcf96d │ │ │ │ - @ instruction: 0x4621bc19 │ │ │ │ + @ instruction: 0xf7fcf96f │ │ │ │ + @ instruction: 0x4621bc1c │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - stc2l 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ + ldc2l 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ - stc2l 7, cr15, [lr], {251} @ 0xfb │ │ │ │ - stclt 7, cr15, [r8], {252} @ 0xfc │ │ │ │ + ldc2l 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + stclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x28462c │ │ │ │ + bls 0x284654 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d6810 │ │ │ │ + bl 0x1d6800 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ - @ instruction: 0xf7fcfcbd │ │ │ │ - @ instruction: 0x4621bbf7 │ │ │ │ + @ instruction: 0xf7fcfcbf │ │ │ │ + @ instruction: 0x4621bbfa │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ - @ instruction: 0xf249fc89 │ │ │ │ - vbic.i32 d19, #1024 @ 0x00000400 │ │ │ │ - bls 0x205c44 │ │ │ │ + vfma.f32 d31, d25, d3 │ │ │ │ + vrsra.s64 q9, q10, #64 │ │ │ │ + bls 0x205c34 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ - stc2l 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ + stc2l 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - sha1c.32 q13, , │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + sha1c.32 q13, , │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ @ instruction: 0xf7fe0533 │ │ │ │ @ instruction: 0xf5b3bb27 │ │ │ │ - @ instruction: 0xf0006fe0 │ │ │ │ - @ instruction: 0xf1b387fb │ │ │ │ + @ instruction: 0xf0016fe0 │ │ │ │ + @ instruction: 0xf1b38003 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - @ instruction: 0x4621abd2 │ │ │ │ + @ instruction: 0x4621abd5 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ + ldc2l 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xc42faa │ │ │ │ - bllt 0xff242fb0 │ │ │ │ + blx 0xcc2f9a │ │ │ │ + bllt 0xff302fa0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldrhi pc, [r2], #-1 │ │ │ │ + ldrhi pc, [sl], #-1 │ │ │ │ @ instruction: 0xf57c00e2 │ │ │ │ - @ instruction: 0x4621abbc │ │ │ │ + @ instruction: 0x4621abbf │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ + ldc2 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1568b0 │ │ │ │ + bl 0x1568a0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2940 │ │ │ │ - @ instruction: 0xf7fcfd27 │ │ │ │ - @ instruction: 0xf5b2bba7 │ │ │ │ + @ instruction: 0xf7fcfd29 │ │ │ │ + @ instruction: 0xf5b2bbaa │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ - @ instruction: 0xf1b287ba │ │ │ │ + @ instruction: 0xf1b287c2 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - @ instruction: 0x4621ab9e │ │ │ │ + strtmi sl, [r1], -r1, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [lr, #996] @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfff43010 │ │ │ │ - bllt 0xfe543018 │ │ │ │ + blx 0xfffc3000 │ │ │ │ + bllt 0xfe603008 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - msrhi CPSR_xc, #1 │ │ │ │ + msrhi CPSR_fxc, #1 │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ - strtmi sl, [r1], -r8, lsl #23 │ │ │ │ + strtmi sl, [r1], -fp, lsl #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfffc302e │ │ │ │ + stc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x156918 │ │ │ │ + bl 0x156908 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ - @ instruction: 0xf7fcfcf3 │ │ │ │ - @ instruction: 0xf404bb73 │ │ │ │ + @ instruction: 0xf7fcfcf5 │ │ │ │ + @ instruction: 0xf404bb76 │ │ │ │ strteq r1, [r2], -r0, asr #6 │ │ │ │ - adcshi pc, r0, r1, lsl #2 │ │ │ │ + adcshi pc, r8, r1, lsl #2 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldrthi pc, [fp], #-1 @ │ │ │ │ + strbhi pc, [r3], #-1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243ebc │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x243ee4 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x10c33e8 │ │ │ │ - blx 0xfe9c308a │ │ │ │ - bllt 0x15c3094 │ │ │ │ + blcs 0x10c33d8 │ │ │ │ + blx 0xfea4307a │ │ │ │ + bllt 0x1683084 │ │ │ │ @ instruction: 0xf1010623 │ │ │ │ - vhadd.s8 q12, q7, │ │ │ │ + vhadd.s8 q12, q7, │ │ │ │ vsubw.s8 q8, q0, d15 │ │ │ │ eormi r0, r3, lr, ror r3 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - ldrbthi pc, [r1], #1 @ │ │ │ │ + ldrbthi pc, [r9], #1 @ │ │ │ │ vsubw.s8 q9, q0, d15 │ │ │ │ eormi r0, r3, lr, lsr r3 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - ldrhi pc, [lr, #-1] │ │ │ │ + strhi pc, [r6, #-1]! │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - teqphi r7, #1 @ p-variant is OBSOLETE │ │ │ │ + teqphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243e54 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x243e7c │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xfe8c3450 │ │ │ │ - blx 0x1cc30f2 │ │ │ │ - bllt 0x8c30fc │ │ │ │ + bcs 0xfe8c3440 │ │ │ │ + blx 0x1d430e2 │ │ │ │ + bllt 0x9830ec │ │ │ │ svcne 0x0078f5b2 │ │ │ │ - strthi pc, [r3], #-1 │ │ │ │ + strthi pc, [fp], #-1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - @ instruction: 0xf5b28139 │ │ │ │ + @ instruction: 0xf5b28141 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ - @ instruction: 0xf5b2844e │ │ │ │ + @ instruction: 0xf5b28456 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ - orrcs r8, r0, #956301312 @ 0x39000000 │ │ │ │ + orrcs r8, r0, #1090519040 @ 0x41000000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addcs r4, r0, #35 @ 0x23 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b38575 │ │ │ │ + @ instruction: 0xf5b3857d │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ - @ instruction: 0x46218133 │ │ │ │ + @ instruction: 0x4621813b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - stc2l 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ - bl 0x1c662c │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ + bl 0x1c661c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1760 @ 0x6e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0x4621ab57 │ │ │ │ + @ instruction: 0x4621ab59 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [r8], #996 @ 0x3e4 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ usatcs pc, #16, r2, asr #17 @ │ │ │ │ - blx 0xfe843186 │ │ │ │ - blt 0xff6c318c │ │ │ │ + blx 0xfe8c3176 │ │ │ │ + blt 0xff78317c │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - bge 0xff582394 │ │ │ │ + bge 0xff642384 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcfa11 │ │ │ │ - vst1.64 {d11-d12}, [r4], r7 │ │ │ │ + @ instruction: 0xf7fcfa13 │ │ │ │ + vst1.64 {d11-d12}, [r4], sl │ │ │ │ strteq r1, [r0], -r0, asr #6 │ │ │ │ - @ instruction: 0x81b1f101 │ │ │ │ + @ instruction: 0x81b9f101 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - eorhi pc, r2, #1 │ │ │ │ + eorhi pc, sl, #1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243d64 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x243d8c │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x4c3540 │ │ │ │ - blx 0xffec31e0 │ │ │ │ - blt 0xfeac31ec │ │ │ │ + blcs 0x4c3530 │ │ │ │ + blx 0xfff431d0 │ │ │ │ + blt 0xfeb831dc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x8c31e8 │ │ │ │ - bls 0x2ab61c │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + blx 0xcc31d8 │ │ │ │ + bls 0x2ab60c │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x116ad4 │ │ │ │ + bl 0x116ac4 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xfe8c356c │ │ │ │ - blx 0xfef43210 │ │ │ │ + blcs 0xfe8c355c │ │ │ │ + blx 0xfefc3200 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcadab │ │ │ │ - @ instruction: 0xf1b3bafb │ │ │ │ + @ instruction: 0xf7fcadad │ │ │ │ + @ instruction: 0xf1b3bafd │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - strtmi sl, [r1], -sl, lsl #21 │ │ │ │ + strtmi sl, [r1], -sp, lsl #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrrc2 7, 15, pc, lr, cr9 @ │ │ │ │ + stc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9e6f7fb │ │ │ │ - blt 0x2043240 │ │ │ │ + @ instruction: 0xf9e8f7fb │ │ │ │ + blt 0xfe103230 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - movwhi pc, #1 @ │ │ │ │ + movwhi pc, #32769 @ 0x8001 @ │ │ │ │ svcne 0x0048f5b3 │ │ │ │ - strhi pc, [lr, #0]! │ │ │ │ + ldrhi pc, [r6, #0]! │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ - bicshi pc, r9, #1 │ │ │ │ + mvnhi pc, #1 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ - @ instruction: 0x462185bb │ │ │ │ + strtmi r8, [r1], -r3, asr #11 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ - blls 0x243e80 │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + blls 0x243e98 │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2l 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ + stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - strtmi sl, [r1], -r1, asr #21 │ │ │ │ + strtmi sl, [r1], -r3, asr #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x6c3296 │ │ │ │ + blx 0x943286 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1d6b78 │ │ │ │ + bl 0x1d6b68 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2880 │ │ │ │ - @ instruction: 0xf7fcff19 │ │ │ │ - @ instruction: 0xf5b2ba43 │ │ │ │ + @ instruction: 0xf7fcff1b │ │ │ │ + @ instruction: 0xf5b2ba46 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ - addmi r8, sl, #1073741869 @ 0x4000002d │ │ │ │ - strbthi pc, [r3], r0 @ │ │ │ │ + addmi r8, sl, #1073741871 @ 0x4000002f │ │ │ │ + strbthi pc, [fp], r0 @ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - strbthi pc, [sp], #1 @ │ │ │ │ + ldrbthi pc, [r5], #1 @ │ │ │ │ svcne 0x0050f5b2 │ │ │ │ - ldrbhi pc, [r8], #1 @ │ │ │ │ + strbthi pc, [r0], #1 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r2, lsr r3 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - @ instruction: 0x83b1f001 │ │ │ │ + @ instruction: 0x83b9f001 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ - ldrbhi pc, [sp], r0, asr #32 @ │ │ │ │ + strbthi pc, [r5], r0, asr #32 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99509 │ │ │ │ - blls 0x24472c │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + blls 0x244724 │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2780f8d3 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1f42520 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x1fc2510 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x284234 │ │ │ │ + bls 0x28425c │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d6c08 │ │ │ │ + bl 0x1d6bf8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2790 │ │ │ │ - @ instruction: 0xf7fcfac1 │ │ │ │ - @ instruction: 0x4621b9fb │ │ │ │ + @ instruction: 0xf7fcfac3 │ │ │ │ + @ instruction: 0x4621b9fe │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x1a4334a │ │ │ │ - blvs 0xfe720834 │ │ │ │ + blx 0x1dc333a │ │ │ │ + blvs 0xfe720824 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmdbge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26f8ec │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + blls 0x26f8dc │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - mrc2 7, 5, pc, cr0, cr11, {7} │ │ │ │ + mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf7feaa45 │ │ │ │ + @ instruction: 0xf7feaa47 │ │ │ │ strtmi fp, [r1], -lr, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x1143392 │ │ │ │ - blvs 0xfe72087c │ │ │ │ + blx 0x14c3382 │ │ │ │ + blvs 0xfe72086c │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmibge r7!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26fa8c │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + blls 0x26fa7c │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ubfxcs pc, r3, #17, #17 │ │ │ │ - mcr2 7, 4, pc, cr12, cr11, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr14, cr11, {7} @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf7feaa21 │ │ │ │ + @ instruction: 0xf7feaa23 │ │ │ │ vst2.32 {d27,d29}, [pc :128], r4 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - stmibge fp!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf9a9 │ │ │ │ - bcs 0xb3a8c │ │ │ │ - ldmibge fp, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fcf9ab │ │ │ │ + bcs 0xb3a88 │ │ │ │ + ldmibge lr, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - vmul.i8 d26, d25, d6 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ - bl 0x1460f4 │ │ │ │ + vmul.i8 d26, d25, d9 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ + bl 0x1460e4 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0x1443424 │ │ │ │ - stmiblt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x14c3414 │ │ │ │ + stmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ - mcrrvs 9, 8, sl, fp, cr4 @ │ │ │ │ + mcrrvs 9, 8, sl, fp, cr7 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdbge pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmibge r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2e78 │ │ │ │ - @ instruction: 0xf7fcfa37 │ │ │ │ - @ instruction: 0x4621b971 │ │ │ │ + @ instruction: 0xf7fcfa39 │ │ │ │ + @ instruction: 0x4621b974 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff84345e │ │ │ │ + blx 0xffac344e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf950f7fb │ │ │ │ - stmdblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf952f7fb │ │ │ │ + stmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r2, #89088 @ 0x15c00 │ │ │ │ - ldmdbge r9, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe720968 │ │ │ │ + rsceq pc, r2, #101376 @ 0x18c00 │ │ │ │ + ldmdbge ip, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe720958 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r3, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2382 @ 0x94e │ │ │ │ + movwcs sl, #2385 @ 0x951 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vmlal.s q10, d16, d1[6] │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ - @ instruction: 0xf7fcfd37 │ │ │ │ - strtmi fp, [r1], -r3, asr #18 │ │ │ │ + @ instruction: 0xf7fcfd39 │ │ │ │ + strtmi fp, [r1], -r6, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x6434ba │ │ │ │ + blx 0x9c34aa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf81cf7fb │ │ │ │ - ldmdblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf81ef7fb │ │ │ │ + ldmdblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - bls 0x2439c4 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x2439ec │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xff0c3850 │ │ │ │ - blx 0x4434f2 │ │ │ │ + bcs 0xff0c3840 │ │ │ │ + blx 0x4c34e2 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fca89b │ │ │ │ - strtmi fp, [r1], -r9, lsl #19 │ │ │ │ + @ instruction: 0xf7fca89d │ │ │ │ + strtmi fp, [r1], -fp, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x11c3504 │ │ │ │ - blcs 0x1213f0 │ │ │ │ - cmpphi r7, #67108864 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + blx 0x15434f4 │ │ │ │ + blcs 0x1213e0 │ │ │ │ + cmpphi pc, #67108864 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ - @ instruction: 0xf0418346 │ │ │ │ - vcge.s8 q12, q2, │ │ │ │ - vmlal.s q10, d16, d1[2] │ │ │ │ + @ instruction: 0xf041834e │ │ │ │ + vcge.s8 q12, q2, │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stmdbge lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbge r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdals r7, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ - @ instruction: 0xf7fcf9b1 │ │ │ │ - @ instruction: 0xf7f9b8eb │ │ │ │ - bls 0x243b08 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0xf7fcf9b3 │ │ │ │ + @ instruction: 0xf7f9b8ee │ │ │ │ + bls 0x243b28 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x174357c │ │ │ │ - ldmlt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x17c356c │ │ │ │ + ldmlt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf875 │ │ │ │ - stmiaeq r2!, {r0, r2, r3, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf877 │ │ │ │ + stmiaeq r2!, {r4, r6, r7, fp, ip, sp, pc} │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ - b 0x185de4 │ │ │ │ + b 0x185dd4 │ │ │ │ tstmi sl, #0, 14 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svccc 0x0000f5b7 │ │ │ │ - mvnshi pc, r1 │ │ │ │ - rschi pc, pc, r1, lsl #4 │ │ │ │ + andhi pc, r3, #1 │ │ │ │ + rscshi pc, r7, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ - stmib sp, {r2, r4, r6, r7, r9, pc}^ │ │ │ │ + stmib sp, {r2, r3, r4, r6, r7, r9, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d9, d9 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ ldccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - blx 0x5c35f6 │ │ │ │ + blx 0x6435e6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcacf0 │ │ │ │ - strtmi fp, [r1], -r9, lsl #18 │ │ │ │ + @ instruction: 0xf7fcacf2 │ │ │ │ + strtmi fp, [r1], -fp, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x343606 │ │ │ │ + blx 0x5c35f6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffb8f7fa │ │ │ │ - ldmlt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffbaf7fa │ │ │ │ + ldmlt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf80b │ │ │ │ - stmdage r4, {r0, r1, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf80d │ │ │ │ + stmdage r4, {r1, r2, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x1e43638 │ │ │ │ + blx 0xfe143628 │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ - ldcvs 8, cr10, [r3, #-480]! @ 0xfffffe20 │ │ │ │ + ldcvs 8, cr10, [r3, #-492]! @ 0xfffffe14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 8, 7, sl, fp, cr2 │ │ │ │ + mrrcvs 8, 7, sl, fp, cr5 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r0!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - eorsmi pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + submi pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - mrrc2 7, 15, pc, r6, cr10 @ │ │ │ │ - stmdalt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrrc2 7, 15, pc, r8, cr10 @ │ │ │ │ + stmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - vldmdbvs r3!, {s30-s82} │ │ │ │ + vldmdbvs r3!, {s30-s96} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr4 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage pc, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdage r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - eorpl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + eorspl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - ldc2 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ - stmdalt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ + stmdalt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r1, #225280 @ 0x37000 │ │ │ │ - ldmdage r9!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe720ba8 │ │ │ │ + rsceq pc, r1, #274432 @ 0x43000 │ │ │ │ + ldmdage ip!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe720b98 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r3!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r6!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2094 @ 0x82e │ │ │ │ + movwcs sl, #2097 @ 0x831 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vsubl.s8 , d16, d1 │ │ │ │ + vrshr.s64 d21, d1, #64 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ - @ instruction: 0xf7fcfc17 │ │ │ │ - strtmi fp, [r1], -r3, lsr #16 │ │ │ │ + @ instruction: 0xf7fcfc19 │ │ │ │ + strtmi fp, [r1], -r6, lsr #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf9f6f7f9 │ │ │ │ - blvs 0xfe720be4 │ │ │ │ + blx 0x1c36e8 │ │ │ │ + blvs 0xfe720bd4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r5, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r8, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2064 @ 0x810 │ │ │ │ + movwcs sl, #2067 @ 0x813 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s , d16, d1[5] │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ - @ instruction: 0xf7fcfbf9 │ │ │ │ - strtmi fp, [r1], -r5, lsl #16 │ │ │ │ + @ instruction: 0xf7fcfbfb │ │ │ │ + strtmi fp, [r1], -r8, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf9d8f7f9 │ │ │ │ - blvs 0xfe720c20 │ │ │ │ + @ instruction: 0xf9e6f7f9 │ │ │ │ + blvs 0xfe720c10 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00f7f43b │ │ │ │ + svcge 0x00faf43b │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - movwcs sl, #4082 @ 0xff2 │ │ │ │ + movwcs sl, #4085 @ 0xff5 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vsubl.s8 q10, d16, d5 │ │ │ │ + vrshr.s64 d20, d5, #64 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ - @ instruction: 0xf7fbfbdb │ │ │ │ - strcs fp, [r0], #-4071 @ 0xfffff019 │ │ │ │ - teqpvc sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + @ instruction: 0xf7fbfbdd │ │ │ │ + andcs fp, r0, #936 @ 0x3a8 │ │ │ │ + movwvc pc, #22088 @ 0x5648 @ │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - rsbsmi pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ + addmi pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf89cf7fb │ │ │ │ - svclt 0x00d6f7fb │ │ │ │ - vshl.s8 d18, d0, d9 │ │ │ │ - vsubw.s8 q8, q0, d21 │ │ │ │ + @ instruction: 0xf89ef7fb │ │ │ │ + svclt 0x00d9f7fb │ │ │ │ + @ instruction: 0xf6482200 │ │ │ │ + vqdmlal.s , d16, d1[7] │ │ │ │ stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ - vshl.s8 d18, d6, d8 │ │ │ │ - vmov.i32 d20, #3328 @ 0x00000d00 │ │ │ │ + vhsub.s8 d23, d8, d6 │ │ │ │ + vsubl.s8 q10, d0, d29 │ │ │ │ stmib sp, {r0, r1, r2, r9}^ │ │ │ │ @ instruction: 0xf7fb5508 │ │ │ │ - @ instruction: 0xf7fbf88b │ │ │ │ - strcs fp, [r0], #-4037 @ 0xfffff03b │ │ │ │ - orreq pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0xf7fbf88d │ │ │ │ + andcs fp, r0, #200, 30 @ 0x320 │ │ │ │ + cmppeq r5, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - sbcmi pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ + sbcsmi pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf87af7fb │ │ │ │ - svclt 0x00b4f7fb │ │ │ │ - addcs r0, r0, #1687552 @ 0x19c000 │ │ │ │ - andeq pc, r2, #192, 4 │ │ │ │ - smlalbteq pc, r2, r4, r3 @ │ │ │ │ - strdmi r0, [r2], -fp @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ + @ instruction: 0xf87cf7fb │ │ │ │ + svclt 0x00b7f7fb │ │ │ │ + orrcs r0, r0, r7, ror #18 │ │ │ │ + smlabteq r2, r0, r2, pc @ │ │ │ │ + movteq pc, #9156 @ 0x23c4 @ │ │ │ │ + strdmi r0, [r1], -sl @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x145642c │ │ │ │ + b 0x1456458 │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ - @ instruction: 0xf5b23103 │ │ │ │ + @ instruction: 0xf5b13303 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ - vqadd.s8 q4, , q12 │ │ │ │ - bcs 0xa58d8 │ │ │ │ - tstphi r1, r1 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r4, sp, r9, lr │ │ │ │ - stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ + vrhadd.s8 d8, d1, d0 │ │ │ │ + stmdbcs r0, {r0, r3, r4, r5, pc} │ │ │ │ + tstphi r9, r1 @ p-variant is OBSOLETE │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fb9306 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [pc], #-248 @ 0x8573c │ │ │ │ - svclt 0x00f6f7fb │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [pc], #-248 @ 0x8572c │ │ │ │ + svclt 0x00f8f7fb │ │ │ │ @ instruction: 0xf43b2a00 │ │ │ │ - mcrrvs 15, 8, sl, fp, cr6 │ │ │ │ + mcrrvs 15, 8, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x0081f43b │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + svcge 0x0084f43b │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2d58 │ │ │ │ - @ instruction: 0xf7fbf839 │ │ │ │ - qsub16mi fp, r1, r3 │ │ │ │ + @ instruction: 0xf7fbf83b │ │ │ │ + qsub16mi fp, r1, r6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf89af7f9 │ │ │ │ - sbcsne pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + @ instruction: 0xf8a8f7f9 │ │ │ │ + rscne pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xac2980 │ │ │ │ - svclt 0x00caf7fb │ │ │ │ - blvs 0xfe720d60 │ │ │ │ + stmdacs r0, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xb42970 │ │ │ │ + svclt 0x00ccf7fb │ │ │ │ + blvs 0xfe720d50 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r9!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge fp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - vbic.i16 d26, #196 @ 0x00c4 │ │ │ │ - @ instruction: 0xf1b94981 │ │ │ │ + vbic.i16 d26, #198 @ 0x00c6 │ │ │ │ + @ instruction: 0xf1b84881 │ │ │ │ @ instruction: 0xf43b0f03 │ │ │ │ - ldrtmi sl, [r0], -ip, asr #30 │ │ │ │ - ldc2 7, cr15, [r2, #1004]! @ 0x3ec │ │ │ │ + ldrtmi sl, [r0], -pc, asr #30 │ │ │ │ + ldc2 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0x4630afb3 │ │ │ │ - @ instruction: 0xffacf014 │ │ │ │ + @ instruction: 0x4630afb5 │ │ │ │ + @ instruction: 0xffa2f014 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf3c4afad │ │ │ │ - strteq r3, [r2], r2, asr #16 │ │ │ │ - stmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - andshi pc, ip, #1073741824 @ 0x40000000 │ │ │ │ + @ instruction: 0xf3c4afaf │ │ │ │ + strteq r3, [r2], r2, asr #14 │ │ │ │ + strbeq lr, [r7, -pc, asr #20] │ │ │ │ + eorhi pc, r4, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ - andshi pc, r4, #67108864 @ 0x4000000 │ │ │ │ + andshi pc, ip, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ - @ instruction: 0xf0418215 │ │ │ │ - @ instruction: 0xf09e8179 │ │ │ │ - strmi pc, [r5], -r1, lsr #20 │ │ │ │ - stc2l 0, cr15, [r4, #-628]! @ 0xfffffd8c │ │ │ │ - vrsubhn.i16 d20, q2, │ │ │ │ + @ instruction: 0xf041821d │ │ │ │ + @ instruction: 0xf09e8181 │ │ │ │ + strmi pc, [r1], sp, lsl #20 │ │ │ │ + ldc2l 0, cr15, [r0, #-628] @ 0xfffffd8c │ │ │ │ + vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1a2900 │ │ │ │ - @ instruction: 0xf7eb0449 │ │ │ │ - vmla.i8 d31, d9, d15 │ │ │ │ - vmla.f d17, d16, d0[1] │ │ │ │ - bl 0xc5ddc │ │ │ │ + bl 0x1a28f0 │ │ │ │ + @ instruction: 0xf7eb0448 │ │ │ │ + vmul.i8 d31, d9, d15 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ + bl 0xc5dcc │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ - ldrtmi r4, [r8], -fp, lsr #12 │ │ │ │ + strtmi r4, [r8], -fp, asr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ - @ instruction: 0xf7fd463a │ │ │ │ - strtmi fp, [r1], -r6, asr #24 │ │ │ │ + ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ + @ instruction: 0xf7d64630 │ │ │ │ + svcvs 0x00b3fd99 │ │ │ │ + @ instruction: 0xf43b2b00 │ │ │ │ + @ instruction: 0xf7fdaf77 │ │ │ │ + strtmi fp, [r1], -r8, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff32f7f8 │ │ │ │ + @ instruction: 0xff38f7f8 │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0x46300333 │ │ │ │ stmdbge r4, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ - @ instruction: 0xf7fbff45 │ │ │ │ - @ instruction: 0xf44fbef5 │ │ │ │ + @ instruction: 0xf7fbff3f │ │ │ │ + @ instruction: 0xf44fbef0 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - mcrge 4, 7, pc, cr13, cr11, {3} @ │ │ │ │ + mcrge 4, 7, pc, cr8, cr11, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfeeb │ │ │ │ - strtmi fp, [r1], -r1, ror #29 │ │ │ │ + @ instruction: 0xf7fbfee5 │ │ │ │ + @ instruction: 0x4621bedc │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xffc0f7f8 │ │ │ │ + @ instruction: 0xffc6f7f8 │ │ │ │ vqdmulh.s d25, d9, d7 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ bl 0x1d7268 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ - @ instruction: 0xff90f7fa │ │ │ │ + @ instruction: 0xff8af7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fbae99 │ │ │ │ - qasxmi fp, r1, r3 │ │ │ │ + @ instruction: 0xf7fbae91 │ │ │ │ + strtmi fp, [r1], -sp, lsr #30 │ │ │ │ @ instruction: 0xf7f8a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1b82acc │ │ │ │ - svclt 0x0026f7fb │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1982acc │ │ │ │ + svclt 0x0020f7fb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_sxc, #1654784 @ 0x194000 │ │ │ │ - mcrge 5, 5, pc, cr15, cr11, {3} @ │ │ │ │ + msreq CPSR_sxc, #1589248 @ 0x184000 │ │ │ │ + mcrge 5, 5, pc, cr10, cr11, {3} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r8, #-1000] @ 0xfffffc18 │ │ │ │ - mcrlt 7, 5, pc, cr10, cr11, {7} @ │ │ │ │ + stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ + mcrlt 7, 5, pc, cr5, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 15, cr15, [r3, #-548]! @ 0xfffffddc │ │ │ │ + ldcvs 15, cr15, [r3, #-572]! @ 0xfffffdc4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 13, 6, sl, fp, cr5 │ │ │ │ + mrrcvs 13, 5, sl, fp, cr13 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stclge 4, cr15, [r0, #-244]! @ 0xffffff0c │ │ │ │ + ldclge 4, cr15, [r8, #-244] @ 0xffffff0c │ │ │ │ vpmax.s8 d25, d9, d7 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ @ instruction: 0x463b0533 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - @ instruction: 0xff4ef7fa │ │ │ │ + @ instruction: 0xff48f7fa │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdaef3 │ │ │ │ - @ instruction: 0x4621bd51 │ │ │ │ + @ instruction: 0xf7fdaeed │ │ │ │ + strtmi fp, [r1], -r9, asr #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff64f7f8 │ │ │ │ + @ instruction: 0xff6af7f8 │ │ │ │ blvs 0xfe720f20 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrrge 4, 3, pc, r5, cr13 @ │ │ │ │ + ldcge 4, cr15, [sp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x270b68 │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + blls 0x270b48 │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 6, pc, cr14, cr11, {3} @ │ │ │ │ - ldclt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ + stmdacs r0, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 6, pc, cr8, cr11, {3} @ │ │ │ │ + stclt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr1, cr13, {1} │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr10, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 3, pc, cr9, cr13, {1} @ │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr4, cr11, {7} │ │ │ │ mvnvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47b429a │ │ │ │ - strtmi sl, [r1], -r6, asr #28 │ │ │ │ + strtmi sl, [r1], -r1, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8d4f7f9 │ │ │ │ + @ instruction: 0xf8d2f7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 2, pc, cr4, cr10, {7} @ │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr10, cr11, {7} │ │ │ │ + mrc2 7, 1, pc, cr14, cr10, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr5, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - bls 0x2453cc │ │ │ │ - orrmi pc, r4, #76546048 @ 0x4900000 │ │ │ │ + bls 0x2453e4 │ │ │ │ + movtmi pc, #17993 @ 0x4649 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ - stmdacs r0, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr12, cr13, {1} │ │ │ │ - mcrlt 7, 4, pc, cr12, cr11, {7} @ │ │ │ │ + stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr4, cr13, {1} │ │ │ │ + mcrlt 7, 4, pc, cr6, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 15, cr15, [r3, #-556]! @ 0xfffffdd4 │ │ │ │ + ldcvs 15, cr15, [r3, #-580]! @ 0xfffffdbc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 14, 15, sl, fp, cr9 │ │ │ │ + mrrcvs 14, 15, sl, fp, cr1 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr4, cr13, {1} │ │ │ │ + mcrge 4, 7, pc, cr12, cr13, {1} @ │ │ │ │ vqdmulh.s d25, d9, d7 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ bl 0x1d7400 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 3, pc, cr10, cr11, {3} @ │ │ │ │ - mcrlt 7, 7, pc, cr6, cr13, {7} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 3, pc, cr4, cr11, {3} @ │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0031f43d │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr6, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0029f43d │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr0, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - blls 0x2856ac │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + blls 0x2856c4 │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2700f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr11, cr13, {1} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr12, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr3, cr13, {1} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr6, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-700]! @ 0xfffffd44 │ │ │ │ + ldcvs 14, cr15, [r3, #-724]! @ 0xfffffd2c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ - mrrcvs 15, 6, sl, fp, cr13 │ │ │ │ + mrrcvs 15, 6, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x0068f43b │ │ │ │ + svcge 0x0062f43b │ │ │ │ vqdmulh.s d25, d9, d7 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ bl 0x1d74a0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1488 @ 0x5d0 │ │ │ │ - mrc2 7, 3, pc, cr4, cr10, {7} │ │ │ │ + mcr2 7, 3, pc, cr14, cr10, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbae19 │ │ │ │ - @ instruction: 0xf5b3bf59 │ │ │ │ + @ instruction: 0xf7fbae13 │ │ │ │ + @ instruction: 0xf5b3bf53 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ rsceq r8, r5, r7, lsr #32 │ │ │ │ - stcge 5, cr15, [r3, #492]! @ 0x1ec │ │ │ │ + ldcge 5, cr15, [lr, #492] @ 0x1ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x245470 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x245480 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff0ef7f9 │ │ │ │ - stclt 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ + @ instruction: 0xff08f7f9 │ │ │ │ + stclt 7, cr15, [r9, #1004] @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_xc, #3735552 @ 0x390000 │ │ │ │ - stcge 5, cr15, [r3, #492] @ 0x1ec │ │ │ │ + msreq CPSR_xc, #3473408 @ 0x350000 │ │ │ │ + ldclge 5, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, r2, cr10 @ │ │ │ │ - ldcllt 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ + ldcllt 7, cr15, [r9, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-932]! @ 0xfffffc5c │ │ │ │ + ldcvs 14, cr15, [r3, #-956]! @ 0xfffffc44 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 12, 11, sl, fp, cr0 │ │ │ │ + mrrcvs 12, 10, sl, fp, cr10 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stcge 4, cr15, [fp], #240 @ 0xf0 │ │ │ │ + stcge 4, cr15, [r5], #240 @ 0xf0 │ │ │ │ vqdmulh.s d25, d9, d7 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ bl 0x1d7544 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r8, #492] @ 0x1ec │ │ │ │ - ldclt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r2, #492] @ 0x1ec │ │ │ │ + ldclt 7, cr15, [r7], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-228]! @ 0xffffff1c │ │ │ │ + ldcvs 14, cr15, [r3, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 14, 11, sl, fp, cr13 │ │ │ │ + mrrcvs 14, 11, sl, fp, cr5 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr8, cr13, {1} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr0, cr13, {1} │ │ │ │ vqdmulh.s d25, d9, d7 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ bl 0x1d758c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1536 @ 0x600 │ │ │ │ - ldc2l 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdada3 │ │ │ │ - strtmi fp, [r1], -r9, lsr #29 │ │ │ │ + @ instruction: 0xf7fdad9d │ │ │ │ + strtmi fp, [r1], -r1, lsr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 5, pc, cr0, cr8, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr6, cr8, {7} @ │ │ │ │ blvs 0xfe7211c0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stclge 4, cr15, [r6], {61} @ 0x3d │ │ │ │ + ldcge 4, cr15, [lr], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x27100c │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + blls 0x270fec │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9eaf7fb │ │ │ │ + @ instruction: 0xf9e4f7fb │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdad7f │ │ │ │ - stmdage r4, {r0, r1, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdad79 │ │ │ │ + stmdage r4, {r0, r1, r3, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - msreq CPSR_, #756 @ 0x2f4 │ │ │ │ - stcge 5, cr15, [r7, #-492] @ 0xfffffe14 │ │ │ │ + msreq CPSR_, #740 @ 0x2e4 │ │ │ │ + stcge 5, cr15, [r2, #-492] @ 0xfffffe14 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe143d2e │ │ │ │ - stclt 7, cr15, [r2, #-1004] @ 0xfffffc14 │ │ │ │ + blx 0x1fc3d2e │ │ │ │ + ldcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_x, #692 @ 0x2b4 │ │ │ │ - ldclge 5, cr15, [r7], #492 @ 0x1ec │ │ │ │ + msreq CPSR_x, #676 @ 0x2a4 │ │ │ │ + ldclge 5, cr15, [r2], #492 @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe5c3d4e │ │ │ │ - ldcllt 7, cr15, [r2], #1004 @ 0x3ec │ │ │ │ + blx 0xfe443d4e │ │ │ │ + stcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ smladxcs r2, r0, r6, r4 │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [lr, #-492] @ 0xfffffe14 │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strvc lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x245ca4 │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + blls 0x245c8c │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smmlscs r0, r3, r8, pc @ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ - ldclt 7, cr15, [r4, #-1004]! @ 0xfffffc14 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ + stclt 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - ldc2l 7, cr15, [sl, #-992] @ 0xfffffc20 │ │ │ │ - movtcc pc, #16969 @ 0x4249 @ │ │ │ │ + ldc2l 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ + movwcc pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8534630 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [lr, #-492] @ 0xfffffe14 │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blt 0x1683df0 │ │ │ │ + blt 0x1483df0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc8b │ │ │ │ - @ instruction: 0x4621bc9f │ │ │ │ + @ instruction: 0xf7fbfc85 │ │ │ │ + @ instruction: 0x4621bc9a │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 5, pc, cr2, cr8, {7} │ │ │ │ + mrc2 7, 5, pc, cr4, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ - ldclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ + ldc2 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ + stclt 7, cr15, [sp], {251} @ 0xfb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb6b │ │ │ │ - strtmi fp, [r1], -r5, lsl #25 │ │ │ │ + @ instruction: 0xf7fbfb65 │ │ │ │ + strtmi fp, [r1], -r0, lsl #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr8, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr12, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ - ldcllt 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + ldcllt 7, cr15, [r3], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc57 │ │ │ │ - strtmi fp, [r1], -fp, ror #24 │ │ │ │ + @ instruction: 0xf7fbfc51 │ │ │ │ + strtmi fp, [r1], -r6, ror #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - stc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ + stc2 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strls r2, [r7, -r2, lsl #14] │ │ │ │ - stc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ + stc2 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - strtmi sl, [r1], -r7, asr #25 │ │ │ │ + strtmi sl, [r1], -r1, asr #25 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xff3cf7f8 │ │ │ │ + @ instruction: 0xff36f7f8 │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ bl 0x1c737c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1712 @ 0x6b0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr10, cr9, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr4, cr9, {7} @ │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbab58 │ │ │ │ - strtmi fp, [r1], -sp, lsr #25 │ │ │ │ + @ instruction: 0xf7fbab52 │ │ │ │ + strtmi fp, [r1], -r7, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 2, pc, cr4, cr8, {7} │ │ │ │ + mrc2 7, 2, pc, cr6, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfefc3eca │ │ │ │ - ldclt 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfee43eca │ │ │ │ + stclt 7, cr15, [pc], #-1004 @ 0x85af8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb4f │ │ │ │ - @ instruction: 0xf221bc27 │ │ │ │ - addcs pc, r0, r7, asr #27 │ │ │ │ + @ instruction: 0xf7fbfb49 │ │ │ │ + @ instruction: 0xf221bc22 │ │ │ │ + addcs pc, r0, r7, lsr #27 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf47c4282 │ │ │ │ - stmib sp, {r1, r2, r5, r6, fp, sp, pc}^ │ │ │ │ + stmib sp, {r5, r6, fp, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - @ instruction: 0xff5ef7fa │ │ │ │ + @ instruction: 0xff58f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fba858 │ │ │ │ - @ instruction: 0x4621bc7b │ │ │ │ + @ instruction: 0xf7fba852 │ │ │ │ + @ instruction: 0x4621bc75 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 1, pc, cr2, cr8, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr4, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xffac3f2c │ │ │ │ - stclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ + blx 0xff943f2c │ │ │ │ + bllt 0x3f34 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - ldc2l 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0x2043f46 │ │ │ │ - bllt 0xffe43f4c │ │ │ │ + blx 0x1ec3f46 │ │ │ │ + bllt 0xffd03f4c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb11 │ │ │ │ - strtmi fp, [r1], -r9, ror #23 │ │ │ │ + @ instruction: 0xf7fbfb0b │ │ │ │ + strtmi fp, [r1], -r4, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr6, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr4, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xa43f7a │ │ │ │ - bllt 0xff7c3f80 │ │ │ │ + blx 0x8c3f7a │ │ │ │ + bllt 0xff683f80 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb19 │ │ │ │ - strtmi fp, [r1], -pc, asr #23 │ │ │ │ + @ instruction: 0xf7fbfb13 │ │ │ │ + strtmi fp, [r1], -sl, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - ldc2l 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ - rsbsmi pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + ldc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ + addmi pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge fp!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stclt 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmibge r3!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stclt 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ - stmdbge r4, {r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf8dd │ │ │ │ - strtmi fp, [r1], -fp, lsr #23 │ │ │ │ + @ instruction: 0xf7fbf8d7 │ │ │ │ + strtmi fp, [r1], -r6, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + stc2 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8eef7fa │ │ │ │ - bllt 0xfe843ffc │ │ │ │ + @ instruction: 0xf8e8f7fa │ │ │ │ + bllt 0xfe703ffc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf8c3 │ │ │ │ - stmdage r4, {r0, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbf8bd │ │ │ │ + stmdage r4, {r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #34337 @ 0x8621 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_, #10560 @ 0x2940 │ │ │ │ - blge 0xfe283628 │ │ │ │ + msreq CPSR_, #10688 @ 0x29c0 │ │ │ │ + blge 0xfe143628 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9a4f7fa │ │ │ │ - bllt 0xfe144034 │ │ │ │ + @ instruction: 0xf99ef7fa │ │ │ │ + bllt 0x2004034 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r4, {r3, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf959 │ │ │ │ - @ instruction: 0x4621bb73 │ │ │ │ + @ instruction: 0xf7fbf953 │ │ │ │ + strtmi fp, [r1], -lr, ror #22 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf96af7fa │ │ │ │ - bllt 0x1a4406c │ │ │ │ + @ instruction: 0xf964f7fa │ │ │ │ + bllt 0x190406c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf93f │ │ │ │ - @ instruction: 0x4621bb59 │ │ │ │ + @ instruction: 0xf7fbf939 │ │ │ │ + @ instruction: 0x4621bb54 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xffcc4088 │ │ │ │ + blx 0xffec4088 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ - ldc2 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - vpadd.i8 d26, d25, d21 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vqdmulh.s d26, d25, d31 │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ @ instruction: 0xf7ff0533 │ │ │ │ - @ instruction: 0x4621b935 │ │ │ │ + strtmi fp, [r1], -sp, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - vpadd.i8 , , │ │ │ │ - vorr.i32 d19, #1024 @ 0x00000400 │ │ │ │ + vpadd.i8 , , │ │ │ │ + vrsra.s64 q9, q2, #64 │ │ │ │ @ instruction: 0xf7fe0333 │ │ │ │ - strtmi fp, [r1], -sl, asr #30 │ │ │ │ + strtmi fp, [r1], -r2, asr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf800f7fa │ │ │ │ - bllt 0xac40e8 │ │ │ │ + @ instruction: 0xfffaf7f9 │ │ │ │ + bllt 0x9840e8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffd5 │ │ │ │ - @ instruction: 0x4621bb1b │ │ │ │ + @ instruction: 0xf7fbffcf │ │ │ │ + @ instruction: 0x4621bb16 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_sc, #3008 @ 0xbc0 │ │ │ │ - blge 0x503714 │ │ │ │ + msreq CPSR_sc, #3136 @ 0xc40 │ │ │ │ + blge 0x3c3714 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffc6f7f9 │ │ │ │ - bllt 0x3c4120 │ │ │ │ + @ instruction: 0xffc0f7f9 │ │ │ │ + bllt 0x284120 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldrhi pc, [pc], #0 @ 0x86140 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244df4 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x244e0c │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ bcs 0xfecc44b0 │ │ │ │ - blx 0x10c414e │ │ │ │ - blt 0xffcc4158 │ │ │ │ + blx 0xf4414e │ │ │ │ + blt 0xffb84158 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0xfe14415e │ │ │ │ - movwcc pc, #16969 @ 0x4249 @ │ │ │ │ + blx 0xfe1c415e │ │ │ │ + biccs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr7, cr14, {7} │ │ │ │ + mcrlt 7, 7, pc, cr15, cr14, {7} @ │ │ │ │ blcs 0xd4d9c │ │ │ │ strhi pc, [r6, #-512]! @ 0xfffffe00 │ │ │ │ - sbcsne pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + rscne pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffc432a0 │ │ │ │ - bllt 0xfc4198 │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffa432a0 │ │ │ │ + bllt 0xe44198 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x6032c0 │ │ │ │ - bllt 0xb441bc │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x4032c0 │ │ │ │ + bllt 0x9c41bc │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strhi pc, [r4, #-0] │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244d5c │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x244d74 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ blcs 0x14c4548 │ │ │ │ - blx 0xffdc41e4 │ │ │ │ - blt 0xfe9c41f0 │ │ │ │ + blx 0xffc441e4 │ │ │ │ + blt 0xfe8841f0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffb03318 │ │ │ │ - blt 0x44214 │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff903318 │ │ │ │ + blt 0xffec4214 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ stmdbge r4, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcls 0x00074630 │ │ │ │ - @ instruction: 0xf904f7fa │ │ │ │ + @ instruction: 0xf8fef7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fbab19 │ │ │ │ - strtmi fp, [r1], -sp, ror #21 │ │ │ │ + @ instruction: 0xf7fbab11 │ │ │ │ + strtmi fp, [r1], -r7, ror #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ + ldc2l 7, cr15, [r8], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf800f7fa │ │ │ │ - blt 0x1dc4250 │ │ │ │ + @ instruction: 0xfffaf7f9 │ │ │ │ + blt 0x1c84250 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffd5 │ │ │ │ - strtmi fp, [r1], -r7, ror #20 │ │ │ │ + @ instruction: 0xf7fbffcf │ │ │ │ + strtmi fp, [r1], -r2, ror #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfea4426c │ │ │ │ + blx 0xfeac426c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25346 @ 0x6302 │ │ │ │ - blx 0x204427e │ │ │ │ + blx 0x1ec427e │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fbab9c │ │ │ │ - strtmi fp, [r1], -r1, asr #21 │ │ │ │ + @ instruction: 0xf7fbab94 │ │ │ │ + @ instruction: 0x4621babb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcrr2 7, 15, pc, r8, cr8 @ │ │ │ │ + mcrr2 7, 15, pc, ip, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf888f7fa │ │ │ │ - blt 0x12c42a8 │ │ │ │ + @ instruction: 0xf882f7fa │ │ │ │ + blt 0x11842a8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ + mcrr2 7, 15, pc, r0, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf85ef7fa │ │ │ │ - blt 0xfc42c0 │ │ │ │ + @ instruction: 0xf858f7fa │ │ │ │ + blt 0xe842c0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x14033e8 │ │ │ │ - blt 0xfe6442e4 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x12033e8 │ │ │ │ + blt 0xfe4c42e4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - ldc2l 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ blvs 0xfe7217d8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge sl, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r4, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - @ instruction: 0xf64aa915 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + @ instruction: 0xf64aa90f │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ ldrtmi r0, [fp], -r7, lsl #4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ + stc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fcaa77 │ │ │ │ - strtmi fp, [r1], -r7, lsl #18 │ │ │ │ + @ instruction: 0xf7fcaa71 │ │ │ │ + strtmi fp, [r1], -r1, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ mrrc2 7, 15, pc, sl, cr8 @ │ │ │ │ @ instruction: 0x4621e775 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - ldcvs 12, cr15, [r3, #-804]! @ 0xfffffcdc │ │ │ │ + ldcvs 12, cr15, [r3, #-780]! @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 10, 8, sl, fp, cr8 │ │ │ │ + mrrcvs 10, 8, sl, fp, cr0 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xfe183464 │ │ │ │ - subvc pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + bge 0x1f83464 │ │ │ │ + subsvc pc, r1, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1443574 │ │ │ │ - blt 0x1e04380 │ │ │ │ + stmdacs r0, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x12c3574 │ │ │ │ + blt 0x1c04380 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ - stmdacs r0, {r0, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfc3598 │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xe43598 │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr15, cr14, {7} │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr7, cr14, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe59 │ │ │ │ - @ instruction: 0x4621b9bd │ │ │ │ + @ instruction: 0xf7fbfe53 │ │ │ │ + @ instruction: 0x4621b9b8 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfecc43c2 │ │ │ │ + blx 0xfedc43c2 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr14, cr9, {7} @ │ │ │ │ - ldmiblt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 1, pc, cr8, cr9, {7} @ │ │ │ │ + stmiblt fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfeb7 │ │ │ │ - strtmi fp, [r1], -r3, lsr #19 │ │ │ │ + @ instruction: 0xf7fbfeb1 │ │ │ │ + @ instruction: 0x4621b99e │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe6443f6 │ │ │ │ + blx 0xfe7443f6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr12, cr9, {7} @ │ │ │ │ - ldmiblt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 4, pc, cr6, cr9, {7} @ │ │ │ │ + ldmiblt r1, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfeb4440e │ │ │ │ + blx 0xfebc440e │ │ │ │ @ instruction: 0xf57b0320 │ │ │ │ - stmdbge r4, {r2, r3, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe7d │ │ │ │ - strtmi fp, [r1], -r7, lsl #19 │ │ │ │ + @ instruction: 0xf7fbfe77 │ │ │ │ + strtmi fp, [r1], -r2, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ blx 0xfef4442e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f99f07 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r7!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ strb pc, [sp, r7, asr #23]! @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe14445e │ │ │ │ + blx 0xfe1c445e │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r4, {r2, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfddd │ │ │ │ - @ instruction: 0x4621b95f │ │ │ │ + @ instruction: 0xf7fbfdd7 │ │ │ │ + @ instruction: 0x4621b95a │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_xc, #117760 @ 0x1cc00 │ │ │ │ - ldmdbge r5, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + msreq CPSR_xc, #119808 @ 0x1d400 │ │ │ │ + ldmdbge r0, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr10, cr9, {7} │ │ │ │ - ldmdblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 7, pc, cr4, cr9, {7} │ │ │ │ + stmdblt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbff0b │ │ │ │ - strtmi fp, [r1], -r3, asr #18 │ │ │ │ + @ instruction: 0xf7fbff05 │ │ │ │ + @ instruction: 0x4621b93e │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xe444b6 │ │ │ │ + blx 0xf444b6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr0, cr9, {7} @ │ │ │ │ - ldmdblt r6!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 6, pc, cr10, cr9, {7} │ │ │ │ + ldmdblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r1, r5, r6, r7, r8, pc}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d9, d9 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ - blx 0xfe2c450a │ │ │ │ + blx 0xfe14450a │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fbadbc │ │ │ │ - @ instruction: 0xf5b3b97d │ │ │ │ + @ instruction: 0xf7fbadb4 │ │ │ │ + @ instruction: 0xf5b3b977 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -r9, ror #6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf930f7f8 │ │ │ │ + @ instruction: 0xf936f7f8 │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ bl 0x157e10 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ - @ instruction: 0xf7fbf947 │ │ │ │ - @ instruction: 0x4621b8f7 │ │ │ │ + @ instruction: 0xf7fbf941 │ │ │ │ + @ instruction: 0x4621b8f2 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_c, #11264 @ 0x2c00 │ │ │ │ - stmiage sp!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + msreq CPSR_c, #13312 @ 0x3400 │ │ │ │ + stmiage r8!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr6, cr9, {7} │ │ │ │ - stmialt r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ + stmialt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - movwcs pc, #55823 @ 0xda0f @ │ │ │ │ - rsbeq pc, r5, #68, 12 @ 0x4400000 │ │ │ │ + movwcs pc, #55829 @ 0xda15 @ │ │ │ │ + rsbseq pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r6, r7, sp, lr} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf99af7fa │ │ │ │ + @ instruction: 0xf994f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbac50 │ │ │ │ - @ instruction: 0x4621b93d │ │ │ │ + @ instruction: 0xf7fbac4a │ │ │ │ + @ instruction: 0x4621b937 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf926f7f8 │ │ │ │ + @ instruction: 0xf928f7f8 │ │ │ │ blvs 0xfe721a88 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmibge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r9!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x230c80 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x230c60 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xcc45cc │ │ │ │ + blx 0xb445cc │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea91b │ │ │ │ - @ instruction: 0x4621b99a │ │ │ │ + @ instruction: 0xf7fea915 │ │ │ │ + @ instruction: 0x4621b992 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe4445e2 │ │ │ │ + blx 0xfe2c45e2 │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ bl 0x1c7ad8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrb r2, [r0], #-1680 @ 0xfffff970 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [lr, #248] @ 0xf8 │ │ │ │ - ldmlt r6!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r6, #248] @ 0xf8 │ │ │ │ + ldmlt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0x154462a │ │ │ │ + blx 0x13c462a │ │ │ │ blvs 0xfe721b18 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrge 4, 2, pc, cr8, cr14, {1} @ │ │ │ │ + mcrge 4, 2, pc, cr0, cr14, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - vceq.f32 q13, , │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ + @ instruction: 0xf24bae3b │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff544654 │ │ │ │ + blx 0xff3c4654 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea8d7 │ │ │ │ - @ instruction: 0x4621be35 │ │ │ │ + @ instruction: 0xf7fea8d1 │ │ │ │ + strtmi fp, [r1], -sp, lsr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf8bef7f8 │ │ │ │ + @ instruction: 0xf8c0f7f8 │ │ │ │ blvs 0xfe721b58 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r0], {62} @ 0x3e │ │ │ │ + stclge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x2319cc │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x2319ac │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9c8f7f9 │ │ │ │ + @ instruction: 0xf9c2f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea8b3 │ │ │ │ - stmib sp, {r0, r3, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fea8ad │ │ │ │ + stmib sp, {r0, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - blx 0x19c46c2 │ │ │ │ + blx 0x18446c2 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbac7e │ │ │ │ - strtmi fp, [r1], -r1, lsr #17 │ │ │ │ + @ instruction: 0xf7fbac78 │ │ │ │ + @ instruction: 0x4621b89b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0x6446d2 │ │ │ │ + blx 0x4c46d2 │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ bl 0x1c7bc8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ @ instruction: 0x4621bbd8 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf878f7f8 │ │ │ │ + @ instruction: 0xf87af7f8 │ │ │ │ blvs 0xfe721be4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrge 4, 7, pc, cr10, cr13, {1} @ │ │ │ │ + mcrge 4, 7, pc, cr2, cr13, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x2322c0 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x2322a0 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf982f7f9 │ │ │ │ + @ instruction: 0xf97cf7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fda86d │ │ │ │ - @ instruction: 0x4621bed3 │ │ │ │ + @ instruction: 0xf7fda867 │ │ │ │ + strtmi fp, [r1], -fp, asr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf83ef7f8 │ │ │ │ + @ instruction: 0xf840f7f8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xf8bcf7f9 │ │ │ │ + @ instruction: 0xf8b6f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fbacb9 │ │ │ │ - @ instruction: 0x4621b859 │ │ │ │ + @ instruction: 0xf7fbacb1 │ │ │ │ + @ instruction: 0x4621b853 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf842f7f8 │ │ │ │ + @ instruction: 0xf844f7f8 │ │ │ │ blvs 0xfe721c50 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfe28387c │ │ │ │ + blge 0xfe10387c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x2315a0 │ │ │ │ - bicne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x231588 │ │ │ │ + orrne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf94cf7f9 │ │ │ │ + @ instruction: 0xf946f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fca837 │ │ │ │ - addmi fp, r7, #112, 22 @ 0x1c000 │ │ │ │ - ldcge 4, cr15, [r7], {123} @ 0x7b │ │ │ │ + @ instruction: 0xf7fca831 │ │ │ │ + addmi fp, r7, #108544 @ 0x1a800 │ │ │ │ + ldcge 4, cr15, [r1], {123} @ 0x7b │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ andls sl, r9, #4, 18 @ 0x10000 │ │ │ │ - sbcne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + addne pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ bl 0x118098 │ │ │ │ strls r0, [r7, #-643] @ 0xfffffd7d │ │ │ │ @ instruction: 0xf8d29306 │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ - stmdacs r0, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r1], {59} @ 0x3b │ │ │ │ - ldmdalt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfff838d8 │ │ │ │ + ldmdalt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 8, cr15, [r3, #-12]! │ │ │ │ + ldcvs 8, cr15, [r3, #-20]! @ 0xffffffec │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 11, 14, sl, fp, cr1 │ │ │ │ + mrrcvs 11, 13, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff7c390c │ │ │ │ + blge 0xff5c390c │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ bl 0x1580e4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92930 │ │ │ │ - stmdacs r0, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00f8f47a │ │ │ │ - bllt 0xff344830 │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00f2f47a │ │ │ │ + bllt 0xff144830 │ │ │ │ smlabtcc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff183940 │ │ │ │ - svclt 0x00e6f7fa │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff003940 │ │ │ │ + svclt 0x00e0f7fa │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf80cf7f8 │ │ │ │ - msrcc CPSR_s, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0xf80ef7f8 │ │ │ │ + mvncs pc, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blt 0xfecc4870 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ - addmi r0, r2, #2 │ │ │ │ - stcge 4, cr15, [r9], {125} @ 0x7d │ │ │ │ - smlabtcc r4, sp, r9, lr │ │ │ │ - stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ + addmi r0, r1, #2 │ │ │ │ + stcge 4, cr15, [r1], {125} @ 0x7d │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00c4f47a │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00bef47a │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ - blge 0xfff83a9c │ │ │ │ + blge 0xffd83a9c │ │ │ │ @ instruction: 0xf00900fb │ │ │ │ @ instruction: 0xf0030907 │ │ │ │ @ instruction: 0xf0080308 │ │ │ │ b 0x1146cf4 │ │ │ │ vsubw.u8 q8, q2, d9 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d9, d9 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ - @ instruction: 0xf9a6f7fa │ │ │ │ + @ instruction: 0xf9a0f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7faabda │ │ │ │ - qadd8mi fp, r1, fp │ │ │ │ + @ instruction: 0xf7faabd2 │ │ │ │ + qadd8mi fp, r1, r5 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff6ef7f7 │ │ │ │ + @ instruction: 0xff70f7f7 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xf864f7f9 │ │ │ │ + @ instruction: 0xf85ef7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7faabb5 │ │ │ │ - strtmi fp, [r1], -r9, lsl #31 │ │ │ │ + @ instruction: 0xf7faabad │ │ │ │ + strtmi fp, [r1], -r3, lsl #31 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf9fef7f8 │ │ │ │ + @ instruction: 0xf9f8f7f8 │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ bl 0x1c7df8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2730 │ │ │ │ @ instruction: 0x4621ba39 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf9ecf7f8 │ │ │ │ + @ instruction: 0xf9e6f7f8 │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ bl 0x1c7e1c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2740 │ │ │ │ strtmi fp, [r1], -r7, lsr #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - @ instruction: 0x6d33f9c1 │ │ │ │ + @ instruction: 0x6d33f9bb │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 11, 13, sl, fp, cr10 │ │ │ │ + mrrcvs 11, 13, sl, fp, cr2 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff603a78 │ │ │ │ - addspl pc, sp, #77594624 @ 0x4a00000 │ │ │ │ + blge 0xff403a78 │ │ │ │ + adcpl pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0046f47a │ │ │ │ - bllt 0xff284994 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0040f47a │ │ │ │ + bllt 0xff084994 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ stmdbge r4, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ - stc2l 7, cr15, [ip, #-996]! @ 0xfffffc1c │ │ │ │ + stc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7faabb8 │ │ │ │ - qasxmi fp, r1, r3 │ │ │ │ + @ instruction: 0xf7faabb0 │ │ │ │ + strtmi fp, [r1], -sp, lsr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf918f7f8 │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d9, d9 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf91ef7fa │ │ │ │ + @ instruction: 0xf918f7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7faaafa │ │ │ │ - stmib sp, {r0, r1, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ - movwcs sl, #6404 @ 0x1904 │ │ │ │ + @ instruction: 0xf7faaaf4 │ │ │ │ + stmdbge r4, {r0, r2, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + movwcs r2, #4868 @ 0x1304 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - @ instruction: 0xf9c6f7fa │ │ │ │ + @ instruction: 0xf9c0f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7faab3c │ │ │ │ - strtmi fp, [r1], -r3, lsl #30 │ │ │ │ + @ instruction: 0xf7faab34 │ │ │ │ + @ instruction: 0x4621befd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f73307 │ │ │ │ - vmax.f32 d31, d9, d25 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vmax.f32 d31, d9, d27 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf7ff0333 │ │ │ │ - stmib sp, {r0, r2, r3, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ - movwcs sl, #6404 @ 0x1904 │ │ │ │ + stmdbge r4, {r0, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + movwcs r2, #4868 @ 0x1304 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf968f7fa │ │ │ │ + @ instruction: 0xf962f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7faab24 │ │ │ │ - strtmi fp, [r1], -r5, ror #29 │ │ │ │ + @ instruction: 0xf7faab1c │ │ │ │ + @ instruction: 0x4621bedf │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf95af7f8 │ │ │ │ + @ instruction: 0xf954f7f8 │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vabal.s8 , d16, d4 │ │ │ │ bl 0x1c7f40 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe2770 │ │ │ │ - @ instruction: 0x4621bc51 │ │ │ │ + strtmi fp, [r1], -r9, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 5, pc, cr6, cr7, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr8, cr7, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xff42f7f8 │ │ │ │ + @ instruction: 0xff3cf7f8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab51 │ │ │ │ - ldcvs 14, cr11, [r3, #-772]! @ 0xfffffcfc │ │ │ │ + ldcvs 14, cr11, [r3, #-748]! @ 0xfffffd14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vmovvs sl, fp, d3 │ │ │ │ + mrrcvs 11, 0, sl, fp, cr11 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x443bb0 │ │ │ │ + blge 0x243bb0 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ blcs 0xa6efc │ │ │ │ smlabthi r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr6, cr10, {1} @ │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr0, cr10, {1} @ │ │ │ │ vnmls.f32 s8, s27, s9 │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d1, d2 │ │ │ │ vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ ldmdavs fp, {r0, r1, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - blx 0x1d42d76 │ │ │ │ + blx 0x1642d76 │ │ │ │ andcs r6, sp, #716 @ 0x2cc │ │ │ │ blcs 0x9eed0 │ │ │ │ - mcrge 4, 4, pc, cr12, cr10, {1} @ │ │ │ │ - bllt 0x1804b00 │ │ │ │ + mcrge 4, 4, pc, cr6, cr10, {1} @ │ │ │ │ + bllt 0x1684b00 │ │ │ │ blvs 0xfe721fe0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xff7c3c14 │ │ │ │ + bge 0xff5c3c14 │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vstrcs s20, [r0, #-836] @ 0xfffffcbc │ │ │ │ - bge 0xff443c30 │ │ │ │ + vstrcs s20, [r0, #-804] @ 0xfffffcdc │ │ │ │ + bge 0xff243c30 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ blcs 0xa6e48 │ │ │ │ sbchi pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 3, pc, cr6, cr10, {1} @ │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 3, pc, cr0, cr10, {1} @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - ldc2l 7, cr15, [sl], {247} @ 0xf7 │ │ │ │ + stc2l 7, cr15, [r2], #988 @ 0x3dc │ │ │ │ stmdacs r0, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr14, cr10, {1} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr8, cr10, {1} │ │ │ │ stceq 1, cr15, [r5], {160} @ 0xa0 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ andeq lr, ip, r0, asr #22 │ │ │ │ @ instruction: 0x010067b0 │ │ │ │ - @ instruction: 0xf8daf09d │ │ │ │ + @ instruction: 0xf8bef09d │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7d57108 │ │ │ │ - @ instruction: 0xf7fafbab │ │ │ │ - stmib sp, {r0, r2, r3, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fafb8d │ │ │ │ + stmib sp, {r0, r1, r2, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d9, d9 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - @ instruction: 0xf840f7fa │ │ │ │ + @ instruction: 0xf83af7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7faaa1c │ │ │ │ - @ instruction: 0xf244be35 │ │ │ │ - vmvn.i32 q10, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7faaa16 │ │ │ │ + vceq.f32 d27, d4, d31 │ │ │ │ + vsubl.s8 q10, d16, d5 │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr4, cr9, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr14, cr9, {7} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7faacbb │ │ │ │ - blcc 0x1b6474 │ │ │ │ + @ instruction: 0xf7faacb3 │ │ │ │ + blcc 0x1b645c │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ - stc2l 7, cr15, [r2], #-988 @ 0xfffffc24 │ │ │ │ + stc2l 7, cr15, [sl], #-988 @ 0xfffffc24 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ - stmdacs r0, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bge 0xffbc3cfc │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr0, cr10, {7} │ │ │ │ + mcrlt 7, 0, pc, cr10, cr10, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7], {63} @ 0x3f │ │ │ │ - ldcllt 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + ldcllt 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x244e04 │ │ │ │ - strbne pc, [r4, #585] @ 0x249 @ │ │ │ │ + blls 0x244dec │ │ │ │ + strne pc, [r4, #585] @ 0x249 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26d0f8d3 │ │ │ │ - blt 0xfe404c44 │ │ │ │ + blt 0xfe204c44 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - ldcvs 13, cr15, [r3, #-852]! @ 0xfffffcac │ │ │ │ + ldcvs 13, cr15, [r3, #-860]! @ 0xfffffca4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 15, 12, sl, fp, cr12 │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x00c7f43e │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ bl 0x158540 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [sl, #488] @ 0x1e8 │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r4, #488] @ 0x1e8 │ │ │ │ svclt 0x00b5f7fe │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ stmdbge r4, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ - ldc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7faab19 │ │ │ │ - @ instruction: 0x4621bdb7 │ │ │ │ + @ instruction: 0xf7faab11 │ │ │ │ + @ instruction: 0x4621bdb1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xff9cf7f7 │ │ │ │ blcc 0x1c0c7c │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf3f │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mcr2 7, 5, pc, cr6, cr12, {6} @ │ │ │ │ - stclt 7, cr15, [r2, #1000]! @ 0x3e8 │ │ │ │ + mcr2 7, 4, pc, cr8, cr12, {6} @ │ │ │ │ + ldclt 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ blcs 0xd58f4 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf09ce7f1 │ │ │ │ - strtmi pc, [r2], -r7, ror #22 │ │ │ │ + strtmi pc, [r2], -fp, asr #22 │ │ │ │ strtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7e82302 │ │ │ │ - strbmi pc, [sl], -r7, ror #25 @ │ │ │ │ + strbmi pc, [sl], -sp, ror #25 @ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xff244c5a │ │ │ │ - mcrlt 7, 4, pc, cr6, cr11, {7} @ │ │ │ │ + blx 0xfeac4c5a │ │ │ │ + mcrlt 7, 4, pc, cr0, cr11, {7} @ │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ svcge 0x0066f63f │ │ │ │ - blx 0x15c2f86 │ │ │ │ - strmi r4, [r5], -r2, asr #12 │ │ │ │ + blx 0xec2f86 │ │ │ │ + @ instruction: 0x4681463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf7d5462f │ │ │ │ - @ instruction: 0xf7fefb05 │ │ │ │ - @ instruction: 0xf09cbde8 │ │ │ │ - @ instruction: 0xf007fb49 │ │ │ │ + @ instruction: 0xf7d5464d │ │ │ │ + @ instruction: 0xf7fefae7 │ │ │ │ + @ instruction: 0xf09cbde0 │ │ │ │ + @ instruction: 0xf007fb2d │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xfff44c8c │ │ │ │ + blx 0xff7c4c8c │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2l 7, cr15, [lr, #-928] @ 0xfffffc60 │ │ │ │ - stcllt 7, cr15, [fp, #-1000]! @ 0xfffffc18 │ │ │ │ - blx 0xec2fbe │ │ │ │ + ldc2l 7, cr15, [r4, #-928] @ 0xfffffc60 │ │ │ │ + stcllt 7, cr15, [r5, #-1000]! @ 0xfffffc18 │ │ │ │ + blx 0x7c2fbe │ │ │ │ andeq pc, pc, #4 │ │ │ │ strmi r4, [r1], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7d54630 │ │ │ │ - strbmi pc, [r8], -r9, ror #21 @ │ │ │ │ + strbmi pc, [r8], -fp, asr #21 @ │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e84629 │ │ │ │ - @ instruction: 0xf7fafd3d │ │ │ │ - svclt 0x0000bd50 │ │ │ │ + @ instruction: 0xf7fafd43 │ │ │ │ + svclt 0x0000bd4a │ │ │ │ addeq r9, r8, r2, ror r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [r0], #-928 @ 0xfffffc60 │ │ │ │ + stc2l 7, cr15, [r6], #-928 @ 0xfffffc60 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - mrrc2 7, 14, pc, ip, cr8 @ │ │ │ │ + stc2l 7, cr15, [r2], #-928 @ 0xfffffc60 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - mrrc2 7, 14, pc, r8, cr8 @ │ │ │ │ + mrrc2 7, 14, pc, lr, cr8 @ │ │ │ │ ldrdpl pc, [r8], #138 @ 0x8a │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ orrslt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ ldcvs 8, cr6, [sp], {34} @ 0x22 │ │ │ │ movwne lr, #6612 @ 0x19d4 │ │ │ │ streq pc, [lr, #-21] @ 0xffffffeb │ │ │ │ @@ -121525,15 +121525,15 @@ │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0134650 │ │ │ │ - teqplt r0, r1, lsl sp @ p-variant is OBSOLETE │ │ │ │ + teqplt r0, pc @ @ p-variant is OBSOLETE │ │ │ │ ldrbmi r6, [fp], -r0, lsr #18 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmdbls r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x200147b0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -121545,31 +121545,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4616 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2 7, cr15, [r8], {232} @ 0xe8 │ │ │ │ + stc2 7, cr15, [lr], {232} @ 0xe8 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - stc2 7, cr15, [r4], {232} @ 0xe8 │ │ │ │ + stc2 7, cr15, [sl], {232} @ 0xe8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ mvnslt r2, r0 │ │ │ │ ldcvs 13, cr6, [fp], {43} @ 0x2b │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [lr], #-1747 @ 0xfffff92d │ │ │ │ blcs 0x161204 │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ tstmi r3, #0, 4 │ │ │ │ andsmi r6, r3, #10616832 @ 0xa20000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ - stc2l 0, cr15, [r8], {19} │ │ │ │ + ldc2 0, cr15, [r6], #76 @ 0x4c │ │ │ │ stmiavs r0!, {r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf8cd4643 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -121587,17 +121587,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r6], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xfedc4e96 │ │ │ │ + blx 0xfef44e96 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xfecc4e9e │ │ │ │ + blx 0xfee44e9e │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ cmnlt r8, r0 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ ldcvs 1, cr2, [fp], {-0} │ │ │ │ @ instruction: 0xf0134311 │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ @@ -121606,15 +121606,15 @@ │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf0134628 │ │ │ │ - cmpplt r8, pc, ror #24 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r8, sp, asr ip @ p-variant is OBSOLETE │ │ │ │ stmdahi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrdcc lr, [r3], -r4 │ │ │ │ ldrbne r9, [fp, r0, lsl #6] │ │ │ │ ldrmi r9, [r0, r1, lsl #6]! │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -121628,15 +121628,15 @@ │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ bls 0x218910 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22006 │ │ │ │ - andlt pc, r4, pc, lsr #26 │ │ │ │ + andlt pc, r4, r3, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde1b4 │ │ │ │ @@ -121644,15 +121644,15 @@ │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ bls 0x218950 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b2200e │ │ │ │ - andlt pc, r4, pc, lsl #26 │ │ │ │ + strdlt pc, [r4], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde1f4 │ │ │ │ @@ -121660,15 +121660,15 @@ │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ bls 0x218990 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22003 │ │ │ │ - andlt pc, r4, pc, ror #25 │ │ │ │ + ldrdlt pc, [r4], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde234 │ │ │ │ @@ -121676,15 +121676,15 @@ │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ bls 0x2189d0 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b2200b │ │ │ │ - andlt pc, r4, pc, asr #25 │ │ │ │ + @ instruction: 0xb004fcb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde274 │ │ │ │ @@ -121692,15 +121692,15 @@ │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ bls 0x218a10 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22008 │ │ │ │ - andlt pc, r4, pc, lsr #25 │ │ │ │ + mullt r4, r3, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde2b4 │ │ │ │ @@ -121709,15 +121709,15 @@ │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ vmls.i d19, d0, d1[0] │ │ │ │ blls 0x2480ec │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, sp, lsr #18 │ │ │ │ + andlt pc, r4, r1, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde2f8 │ │ │ │ @@ -121726,15 +121726,15 @@ │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ @ instruction: 0xf2c03495 │ │ │ │ blls 0x248130 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, fp, lsl #18 │ │ │ │ + andlt pc, r4, pc, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde33c │ │ │ │ @@ -121743,15 +121743,15 @@ │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ vmls.i d19, d16, d1[6] │ │ │ │ blls 0x248174 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, r9, ror #17 │ │ │ │ + andlt pc, r4, sp, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde380 │ │ │ │ @@ -121760,15 +121760,15 @@ │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ vmvn.i32 d20, #851968 @ 0x000d0000 │ │ │ │ blls 0x2481b8 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, r7, asr #17 │ │ │ │ + andlt pc, r4, fp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde3c4 │ │ │ │ @@ -121777,15 +121777,15 @@ │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ @ instruction: 0xf2c04491 │ │ │ │ blls 0x2481fc │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, r5, lsr #17 │ │ │ │ + andlt pc, r4, r9, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde408 │ │ │ │ @@ -121794,15 +121794,15 @@ │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ vmls.i d20, d16, d1[5] │ │ │ │ blls 0x248240 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, r3, lsl #17 │ │ │ │ + andlt pc, r4, r7, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde44c │ │ │ │ @@ -121811,15 +121811,15 @@ │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ vmvn.i32 d21, #589824 @ 0x00090000 │ │ │ │ blls 0x248284 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, r1, ror #16 │ │ │ │ + andlt pc, r4, r5, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde490 │ │ │ │ @@ -121828,45 +121828,45 @@ │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ vaddhn.i16 d21, q8, │ │ │ │ blls 0x2482c8 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, pc, lsr r8 @ │ │ │ │ + andlt pc, r4, r3, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ vmls.i d21, d16, d1[4] │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf820f0af │ │ │ │ + @ instruction: 0xf804f0af │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ vmvn.i32 d22, #327680 @ 0x00050000 │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf802f0af │ │ │ │ + @ instruction: 0xffe6f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebde54c │ │ │ │ @@ -121878,15 +121878,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, lsr #31 │ │ │ │ + andlt pc, r5, r9, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq r8, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -121899,15 +121899,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, ror pc @ │ │ │ │ + andlt pc, r5, pc, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, sl, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -121920,15 +121920,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, asr pc @ │ │ │ │ + andlt pc, r5, r5, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r6, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -121941,15 +121941,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, lsr #30 │ │ │ │ + andlt pc, r5, fp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r2, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -121962,15 +121962,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r1, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, lr, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -121983,15 +121983,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + @ instruction: 0xb005feb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, sl, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122004,15 +122004,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, lsr #29 │ │ │ │ + andlt pc, r5, sp, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r6, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122025,15 +122025,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, ror lr @ │ │ │ │ + andlt pc, r5, r3, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008889b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122046,15 +122046,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, asr lr @ │ │ │ │ + andlt pc, r5, r9, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, lr, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122067,15 +122067,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, lsr #28 │ │ │ │ + andlt pc, r5, pc, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, sl, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122088,15 +122088,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, lsl #28 │ │ │ │ + andlt pc, r5, r5, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008888b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122109,15 +122109,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + @ instruction: 0xb005fdbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r2, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122130,15 +122130,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, lsr #27 │ │ │ │ + mullt r5, r1, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, lr, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122151,15 +122151,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, lsl #27 │ │ │ │ + andlt pc, r5, r7, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008887ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122172,15 +122172,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, asr sp @ │ │ │ │ + andlt pc, r5, sp, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r6, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122193,15 +122193,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, lsr #26 │ │ │ │ + andlt pc, r5, r3, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r2, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122214,15 +122214,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, lsl #26 │ │ │ │ + andlt pc, r5, r9, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008886be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122235,15 +122235,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + @ instruction: 0xb005fcbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, sl, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122256,15 +122256,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - @ instruction: 0xb005fcb1 │ │ │ │ + mullt r5, r5, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r6, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122277,15 +122277,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, lsl #25 │ │ │ │ + andlt pc, r5, fp, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r2, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122298,15 +122298,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, asr ip @ │ │ │ │ + andlt pc, r5, r1, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, lr, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122319,15 +122319,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, lsr ip @ │ │ │ │ + andlt pc, r5, r7, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, sl, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122340,15 +122340,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, lsl #24 │ │ │ │ + andlt pc, r5, sp, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r6, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122361,15 +122361,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, r3, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122382,15 +122382,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - @ instruction: 0xb005fbb5 │ │ │ │ + mullt r5, r9, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, lr, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122403,15 +122403,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, lsl #23 │ │ │ │ + andlt pc, r5, pc, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122424,15 +122424,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, ror #22 │ │ │ │ + andlt pc, r5, r5, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r6, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122445,15 +122445,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, lsr fp @ │ │ │ │ + andlt pc, r5, fp, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r2, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122466,15 +122466,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, lsl #22 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122487,15 +122487,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, ror #21 │ │ │ │ + andlt pc, r5, r7, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, sl, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122508,15 +122508,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - @ instruction: 0xb005fab9 │ │ │ │ + mullt r5, sp, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r6, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122529,15 +122529,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, lsl #21 │ │ │ │ + andlt pc, r5, r3, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq r8, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122550,15 +122550,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, ror #20 │ │ │ │ + andlt pc, r5, r9, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, lr, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122571,15 +122571,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, lsr sl @ │ │ │ │ + andlt pc, r5, pc, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, sl, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122592,15 +122592,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, lsl sl @ │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq r8, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122613,15 +122613,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, ror #19 │ │ │ │ + andlt pc, r5, fp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, r2, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122634,15 +122634,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - @ instruction: 0xb005f9bd │ │ │ │ + andlt pc, r5, r1, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r8, r8, lr, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122655,15 +122655,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, r3, r9 │ │ │ │ + andlt pc, r5, r7, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq r7, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122676,15 +122676,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, ror #18 │ │ │ │ + andlt pc, r5, sp, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r7, r8, r6, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122697,15 +122697,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, lsr r9 @ │ │ │ │ + andlt pc, r5, r3, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r7, r8, r2, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122718,15 +122718,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, lsl r9 @ │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq r7, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122739,15 +122739,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f24a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, ror #17 │ │ │ │ + andlt pc, r5, pc, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r7, r8, sl, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122760,15 +122760,15 @@ │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8c0f09c │ │ │ │ + @ instruction: 0xf8a4f09c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r6, lsr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122781,15 +122781,15 @@ │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6441863 │ │ │ │ vaddw.s8 q8, q0, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf896f09c │ │ │ │ + @ instruction: 0xf87af09c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r2, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122802,15 +122802,15 @@ │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf86cf09c │ │ │ │ + @ instruction: 0xf850f09c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, lr, lsl #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122823,15 +122823,15 @@ │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf842f09c │ │ │ │ + @ instruction: 0xf826f09c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, sl, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122843,16 +122843,16 @@ │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, lsl r8 @ │ │ │ │ + @ instruction: 0xf09b6808 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r7, r8, r6, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122865,15 +122865,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, pc, ror #31 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq r7, r8, r2, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122886,15 +122886,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r5, asr #31 │ │ │ │ + andlt pc, r5, r9, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r7, r8, lr, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122907,15 +122907,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - mullt r5, fp, pc @ │ │ │ │ + andlt pc, r5, pc, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r7, r8, sl, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122928,15 +122928,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r1, ror pc @ │ │ │ │ + andlt pc, r5, r5, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq r7, r8, r6, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122949,15 +122949,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r7, asr #30 │ │ │ │ + andlt pc, r5, fp, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r7, r8, r2, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122970,15 +122970,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, lsl pc @ │ │ │ │ + andlt pc, r5, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r7, r8, lr, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -122991,15 +122991,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq r7, r8, sl, sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123013,15 +123013,15 @@ │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 7, pc, cr6, cr11, {4} │ │ │ │ + mrc2 0, 6, pc, cr10, cr11, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r6, asr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123035,15 +123035,15 @@ │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d20, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 6, pc, cr10, cr11, {4} @ │ │ │ │ + mcr2 0, 5, pc, cr14, cr11, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, lr, ror #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123057,15 +123057,15 @@ │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 d18, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 4, pc, cr14, cr11, {4} │ │ │ │ + mcr2 0, 4, pc, cr2, cr11, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq r7, r8, r6, r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123079,15 +123079,15 @@ │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 3, pc, cr2, cr11, {4} │ │ │ │ + mrc2 0, 2, pc, cr6, cr11, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, lr, lsr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123101,15 +123101,15 @@ │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 q10, q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 2, pc, cr6, cr11, {4} @ │ │ │ │ + mcr2 0, 1, pc, cr10, cr11, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r6, ror #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123123,15 +123123,15 @@ │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 0, pc, cr10, cr11, {4} │ │ │ │ + ldc2l 0, cr15, [lr, #620]! @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, lr, lsl #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123145,15 +123145,15 @@ │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [lr, #620]! @ 0x26c │ │ │ │ + ldc2l 0, cr15, [r2, #620] @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r6, lsr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123167,15 +123167,15 @@ │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d21, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r2, #620] @ 0x26c │ │ │ │ + stc2 0, cr15, [r6, #620]! @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r7, [r8], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123189,15 +123189,15 @@ │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r6, #620] @ 0x26c │ │ │ │ + ldc2l 0, cr15, [sl, #-620]! @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r6, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123211,15 +123211,15 @@ │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 d19, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [sl, #-620]! @ 0xfffffd94 │ │ │ │ + stc2l 0, cr15, [lr, #-620] @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, lr, lsr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123233,15 +123233,15 @@ │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [lr, #-620]! @ 0xfffffd94 │ │ │ │ + stc2 0, cr15, [r2, #-620]! @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r7, [r8], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123255,15 +123255,15 @@ │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r2, #-620] @ 0xfffffd94 │ │ │ │ + ldc2l 0, cr15, [r6], #620 @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, lr, ror r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123277,15 +123277,15 @@ │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d23, d8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r6], #620 @ 0x26c │ │ │ │ + stc2l 0, cr15, [sl], {155} @ 0x9b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r6, lsr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123299,15 +123299,15 @@ │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [sl], #620 @ 0x26c │ │ │ │ + ldc2 0, cr15, [lr], {155} @ 0x9b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, lr, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123321,15 +123321,15 @@ │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 q9, q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [lr], {155} @ 0x9b │ │ │ │ + ldc2l 0, cr15, [r2], #-620 @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r6, ror r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123343,15 +123343,15 @@ │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r2], #-620 @ 0xfffffd94 │ │ │ │ + mcrr2 0, 9, pc, r6, cr11 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, lr, lsl r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123365,15 +123365,15 @@ │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r6], #-620 @ 0xfffffd94 │ │ │ │ + ldc2 0, cr15, [sl], {155} @ 0x9b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r6, asr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123387,15 +123387,15 @@ │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [sl], {155} @ 0x9b │ │ │ │ + blx 0xffc44d82 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, lr, ror #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123409,15 +123409,15 @@ │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff844dda │ │ │ │ + blx 0xff144dda │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r6, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123431,15 +123431,15 @@ │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfed44e32 │ │ │ │ + blx 0xfe644e32 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008873be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123453,15 +123453,15 @@ │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe244e8a │ │ │ │ + blx 0x1b44e8a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r6, ror #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123475,15 +123475,15 @@ │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1744ee2 │ │ │ │ + blx 0x1044ee2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, lr, lsl #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123497,15 +123497,15 @@ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xc44f3a │ │ │ │ + blx 0x544f3a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008872b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123519,15 +123519,15 @@ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 q9, q12, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x144f92 │ │ │ │ + blx 0xffa44f90 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, lr, asr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123541,15 +123541,15 @@ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff644fe8 │ │ │ │ + blx 0xfef44fe8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r6, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123563,15 +123563,15 @@ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfeb45040 │ │ │ │ + blx 0xfe445040 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, lr, lsr #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123585,15 +123585,15 @@ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x2045098 │ │ │ │ + blx 0x1945098 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r6, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123607,15 +123607,15 @@ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x15450f0 │ │ │ │ + blx 0xe450f0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq r7, [r8], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123629,15 +123629,15 @@ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xa45148 │ │ │ │ + blx 0x345148 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, r6, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123651,15 +123651,15 @@ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9faf09b │ │ │ │ + @ instruction: 0xf9def09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, r8, lr, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123673,15 +123673,15 @@ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 d22, d4, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9cef09b │ │ │ │ + @ instruction: 0xf9b2f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq r6, [r8], r6 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123695,15 +123695,15 @@ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9a2f09b │ │ │ │ + @ instruction: 0xf986f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, r8, lr, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123717,15 +123717,15 @@ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf976f09b │ │ │ │ + @ instruction: 0xf95af09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r6, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123739,15 +123739,15 @@ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf94af09b │ │ │ │ + @ instruction: 0xf92ef09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, lr, ror #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123761,15 +123761,15 @@ │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf91ef09b │ │ │ │ + @ instruction: 0xf902f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, r8, r6, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123783,15 +123783,15 @@ │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8f2f09b │ │ │ │ + @ instruction: 0xf8d6f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, lr, lsr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123805,15 +123805,15 @@ │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8c6f09b │ │ │ │ + @ instruction: 0xf8aaf09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r6, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123827,15 +123827,15 @@ │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d16, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf89af09b │ │ │ │ + @ instruction: 0xf87ef09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, lr, lsl #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123849,15 +123849,15 @@ │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf86ef09b │ │ │ │ + @ instruction: 0xf852f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r6, lsr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123871,15 +123871,15 @@ │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 q11, q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf842f09b │ │ │ │ + @ instruction: 0xf826f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [r8], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123893,15 +123893,15 @@ │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf816f09b │ │ │ │ + @ instruction: 0xfffaf09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r6, lsl #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123915,15 +123915,15 @@ │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffeaf09a │ │ │ │ + @ instruction: 0xffcef09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, lr, lsr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123937,15 +123937,15 @@ │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffbef09a │ │ │ │ + @ instruction: 0xffa2f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [r8], r6 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123959,15 +123959,15 @@ │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff92f09a │ │ │ │ + @ instruction: 0xff76f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, lr, ror fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -123981,15 +123981,15 @@ │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff66f09a │ │ │ │ + @ instruction: 0xff4af09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r6, lsr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124003,15 +124003,15 @@ │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff3af09a │ │ │ │ + @ instruction: 0xff1ef09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, lr, asr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124025,15 +124025,15 @@ │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff0ef09a │ │ │ │ + mrc2 0, 7, pc, cr2, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r6, ror sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124047,15 +124047,15 @@ │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 7, pc, cr2, cr10, {4} @ │ │ │ │ + mcr2 0, 6, pc, cr6, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, lr, lsl sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124069,15 +124069,15 @@ │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 5, pc, cr6, cr10, {4} │ │ │ │ + mrc2 0, 4, pc, cr10, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r6, asr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124091,15 +124091,15 @@ │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 4, pc, cr10, cr10, {4} @ │ │ │ │ + mcr2 0, 3, pc, cr14, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, lr, ror #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124113,15 +124113,15 @@ │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 2, pc, cr14, cr10, {4} │ │ │ │ + mcr2 0, 2, pc, cr2, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r6, lsl r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124135,15 +124135,15 @@ │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 1, pc, cr2, cr10, {4} │ │ │ │ + mrc2 0, 0, pc, cr6, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008868be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124157,15 +124157,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 0, pc, cr6, cr10, {4} @ │ │ │ │ + stc2l 0, cr15, [sl, #616]! @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r6, ror #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124179,15 +124179,15 @@ │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [sl, #616] @ 0x268 │ │ │ │ + ldc2 0, cr15, [lr, #616]! @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, lr, lsl #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124201,15 +124201,15 @@ │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [lr, #616]! @ 0x268 │ │ │ │ + ldc2 0, cr15, [r2, #616] @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008867b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124223,15 +124223,15 @@ │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r2, #616] @ 0x268 │ │ │ │ + stc2l 0, cr15, [r6, #-616]! @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, lr, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124245,15 +124245,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vmla.f d17, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r6, #-616] @ 0xfffffd98 │ │ │ │ + ldc2 0, cr15, [sl, #-616]! @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r6, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124267,15 +124267,15 @@ │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [sl, #-616]! @ 0xfffffd98 │ │ │ │ + stc2 0, cr15, [lr, #-616] @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, lr, lsr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124289,15 +124289,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [lr], #616 @ 0x268 │ │ │ │ + stc2l 0, cr15, [r2], #616 @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r6, asr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124311,15 +124311,15 @@ │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r2], {154} @ 0x9a │ │ │ │ + ldc2 0, cr15, [r6], #616 @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq r6, [r8], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124333,15 +124333,15 @@ │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d23, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r6], #616 @ 0x268 │ │ │ │ + stc2 0, cr15, [sl], {154} @ 0x9a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r6, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124355,15 +124355,15 @@ │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d20, d24, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [sl], #-616 @ 0xfffffd98 │ │ │ │ + mrrc2 0, 9, pc, lr, cr10 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, lr, asr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124377,15 +124377,15 @@ │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d22, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcrr2 0, 9, pc, lr, cr10 @ │ │ │ │ + ldc2 0, cr15, [r2], #-616 @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq r6, [r8], r6 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -124399,58 +124399,58 @@ │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r2], #-616 @ 0xfffffd98 │ │ │ │ + stc2 0, cr15, [r6], {154} @ 0x9a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, r8, lr, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe0d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf0b0460a │ │ │ │ - andlt pc, r4, sp, asr sl @ │ │ │ │ + andlt pc, r4, r1, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe0d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - blx 0x10c5e18 │ │ │ │ + blx 0x9c5e18 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe0d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - blx 0x9c5e50 │ │ │ │ + blx 0x2c5e50 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ @@ -124470,105 +124470,105 @@ │ │ │ │ andmi r0, fp, r5, lsl #6 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmdavs r5!, {r4, r5, r8, ip, lr, pc} │ │ │ │ svclt 0x00d42d07 │ │ │ │ strcs r2, [r1, #-1280] @ 0xfffffb00 │ │ │ │ svclt 0x00182900 │ │ │ │ bllt 0xfebd2ffc │ │ │ │ - mcr2 0, 0, pc, cr14, cr0, {0} @ │ │ │ │ + ldc2l 0, cr15, [ip, #64]! @ 0x40 │ │ │ │ stmdavs r6!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf099bbc6 │ │ │ │ - strmi pc, [r0], sp, lsl #24 │ │ │ │ - stc2 0, cr15, [sl], {153} @ 0x99 │ │ │ │ + @ instruction: 0x4680fbf1 │ │ │ │ + blx 0xffc45e76 │ │ │ │ @ instruction: 0xf0994607 │ │ │ │ - stmiavs r1!, {r0, r1, r2, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - stc2 7, cr15, [r0, #916]! @ 0x394 │ │ │ │ + stc2 7, cr15, [r6, #916]! @ 0x394 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ - ldc2 7, cr15, [sl, #916] @ 0x394 │ │ │ │ + stc2 7, cr15, [r0, #916]! @ 0x394 │ │ │ │ strbmi r6, [r2], -r3, lsr #16 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmdbvs r1!, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ - andcs pc, r1, r7, lsl #28 │ │ │ │ + andcs pc, r1, sp, lsl #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blx 0xff5c5ee2 │ │ │ │ + blx 0xfeec5ee2 │ │ │ │ @ instruction: 0xf0994681 │ │ │ │ - @ instruction: 0x4606fbd1 │ │ │ │ - blx 0xff445eee │ │ │ │ + @ instruction: 0x4606fbb5 │ │ │ │ + blx 0xfed45eee │ │ │ │ @ instruction: 0xf0994682 │ │ │ │ - strmi pc, [r7], -fp, asr #23 │ │ │ │ - blx 0xff2c5efa │ │ │ │ + strmi pc, [r7], -pc, lsr #23 │ │ │ │ + blx 0xfebc5efa │ │ │ │ stmiavs r1!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ blcs 0x25b69c │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ andcs sp, r1, #44, 26 @ 0xb00 │ │ │ │ @ instruction: 0xf7e54650 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13866 @ 0x362a │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46324651 │ │ │ │ strbmi r3, [r0], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmiavs r1!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ - stmdavs r3!, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmdbvs r1!, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13888 @ 0x3640 │ │ │ │ @ instruction: 0xf7e52200 │ │ │ │ - stmdbvs r1!, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - str pc, [r6, pc, lsr #27]! │ │ │ │ + @ instruction: 0xe7a6fdb5 │ │ │ │ ldrbmi r4, [r0], -sl, lsr #12 │ │ │ │ - ldc2 7, cr15, [r0, #-916]! @ 0xfffffc6c │ │ │ │ + ldc2 7, cr15, [r6, #-916]! @ 0xfffffc6c │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - stc2 7, cr15, [sl, #-916]! @ 0xfffffc6c │ │ │ │ + ldc2 7, cr15, [r0, #-916]! @ 0xfffffc6c │ │ │ │ ldrbmi r6, [r1], -r3, lsr #16 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmiavs r1!, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7e52303 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ sbcseq r4, fp, r8, lsr r6 │ │ │ │ - blx 0x345fc2 │ │ │ │ + blx 0xffc45fc0 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe0f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ vmvn.i32 q11, #589824 @ 0x00090000 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ blls 0x22ed64 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - andlt pc, r3, sp, ror sl @ │ │ │ │ + andlt pc, r3, r1, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe0f84 │ │ │ │ @@ -124576,15 +124576,15 @@ │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ vmls.i d22, d16, d1[3] │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ blls 0x22eda4 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - andlt pc, r3, sp, asr sl @ │ │ │ │ + andlt pc, r3, r1, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe0fc4 │ │ │ │ @@ -124592,15 +124592,15 @@ │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ vaddhn.i16 d23, q0, │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ blls 0x22ede4 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - andlt pc, r3, sp, lsr sl @ │ │ │ │ + andlt pc, r3, r1, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe1004 │ │ │ │ @@ -124608,15 +124608,15 @@ │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ vmvn.i32 , #327680 @ 0x00050000 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ blls 0x22ee24 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - andlt pc, r3, sp, lsl sl @ │ │ │ │ + andlt pc, r3, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe1044 │ │ │ │ @@ -124624,15 +124624,15 @@ │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ vmls.i d23, d16, d1[2] │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ blls 0x22ee64 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - strdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r1, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe1084 │ │ │ │ @@ -124644,15 +124644,15 @@ │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9daf09a │ │ │ │ + @ instruction: 0xf9bef09a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r6, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -124665,15 +124665,15 @@ │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9b0f09a │ │ │ │ + @ instruction: 0xf994f09a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, r2, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -124686,15 +124686,15 @@ │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf986f09a │ │ │ │ + @ instruction: 0xf96af09a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, r8, lr, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -124707,15 +124707,15 @@ │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf95cf09a │ │ │ │ + @ instruction: 0xf940f09a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, sl, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -124728,15 +124728,15 @@ │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf932f09a │ │ │ │ + @ instruction: 0xf916f09a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r6, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -124751,15 +124751,15 @@ │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf904f09a │ │ │ │ + @ instruction: 0xf8e8f09a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addeq r5, r8, r2, lsr #30 │ │ │ │ @@ -124775,15 +124775,15 @@ │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ tstpne ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf8d4f09a │ │ │ │ + @ instruction: 0xf8b8f09a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addeq r5, r8, r2, asr #29 │ │ │ │ @@ -124799,15 +124799,15 @@ │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmnpvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf8a4f09a │ │ │ │ + @ instruction: 0xf888f09a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addeq r5, r8, r2, ror #28 │ │ │ │ @@ -124823,15 +124823,15 @@ │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orreq pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf874f09a │ │ │ │ + @ instruction: 0xf858f09a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addeq r5, r8, r2, lsl #28 │ │ │ │ @@ -124847,102 +124847,102 @@ │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ tstle r1, lr, lsl #8 │ │ │ │ ldrle r0, [r2], #-1754 @ 0xfffff926 │ │ │ │ andsmi r6, ip, ip, lsr #17 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmiavs fp!, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ andle r2, sl, r3, lsl #22 │ │ │ │ - blx 0x7c6226 │ │ │ │ + blx 0x346226 │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf09987f0 │ │ │ │ - @ instruction: 0x4607f8d9 │ │ │ │ - @ instruction: 0xf8d6f099 │ │ │ │ + @ instruction: 0x4607f8bd │ │ │ │ + @ instruction: 0xf8baf099 │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ @ instruction: 0xf04f8093 │ │ │ │ @ instruction: 0xf6cf0900 │ │ │ │ strd r7, [r2], #-159 @ 0xffffff61 │ │ │ │ - @ instruction: 0xf8caf099 │ │ │ │ + @ instruction: 0xf8aef099 │ │ │ │ @ instruction: 0xf0994680 │ │ │ │ - andcs pc, r8, #13041664 @ 0xc70000 │ │ │ │ + andcs pc, r8, #11206656 @ 0xab0000 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #13 │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - @ instruction: 0xf04ffcd9 │ │ │ │ + @ instruction: 0xf04ffcbd │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - @ instruction: 0xf04ffb4d │ │ │ │ + @ instruction: 0xf04ffb31 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09d4650 │ │ │ │ - ldrbmi pc, [r2], -r7, asr #22 @ │ │ │ │ + ldrbmi pc, [r2], -fp, lsr #22 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfeb464d2 │ │ │ │ + blx 0xfe4464d2 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf09d4630 │ │ │ │ - @ instruction: 0xf04ffd21 │ │ │ │ + @ instruction: 0xf04ffd05 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09d4630 │ │ │ │ - @ instruction: 0xf04ffb37 │ │ │ │ + @ instruction: 0xf04ffb1b │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf09d4650 │ │ │ │ - @ instruction: 0x4652fb31 │ │ │ │ + @ instruction: 0x4652fb15 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xfe5c64fe │ │ │ │ + blx 0x1ec64fe │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf9bcf09d │ │ │ │ + @ instruction: 0xf9a0f09d │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0xfe948230 │ │ │ │ + blx 0xfeac8230 │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - stmiavs sl!, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - blx 0x148258 │ │ │ │ + blx 0x2c8258 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf9fcf7e5 │ │ │ │ + blx 0x148264 │ │ │ │ blcs 0xa4680 │ │ │ │ @ instruction: 0xf099d0a6 │ │ │ │ - sxtab16mi pc, r0, r1, ror #16 @ │ │ │ │ - @ instruction: 0xf86ef099 │ │ │ │ + pkhtbmi pc, r0, r5, asr #16 @ │ │ │ │ + @ instruction: 0xf852f099 │ │ │ │ pkhbtmi r2, r2, r0, lsl #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2 0, cr15, [r0], {157} @ 0x9d │ │ │ │ + stc2l 0, cr15, [r4], #-628 @ 0xfffffd8c │ │ │ │ @ instruction: 0x46504631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - blx 0xffdc656c │ │ │ │ + blx 0xff6c656c │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - andscs pc, r0, #89088 @ 0x15c00 │ │ │ │ + andscs pc, r0, #60416 @ 0xec00 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2l 0, cr15, [lr], {157} @ 0x9d │ │ │ │ + ldc2 0, cr15, [r2], #628 @ 0x274 │ │ │ │ ldr r4, [r2, sl, asr #12]! │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e56869 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - @ instruction: 0x4622f9d1 │ │ │ │ + @ instruction: 0x4622f9d7 │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0x16482c8 │ │ │ │ + blx 0x17c82c8 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0x14c82d4 │ │ │ │ + blx 0x16482d4 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ blle 0xff7dad84 │ │ │ │ svclt 0x0000e747 │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ @@ -124961,62 +124961,62 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bdf0 │ │ │ │ mvnsle r0, r0, lsl r1 │ │ │ │ tstlt fp, r3, ror #18 │ │ │ │ strbteq r6, [r9], r5, ror #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ - blx 0xec63ec │ │ │ │ + blx 0xa463ec │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r4, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - @ instruction: 0xf95af7e5 │ │ │ │ + @ instruction: 0xf960f7e5 │ │ │ │ strmi r6, [r6], -r3, ror #18 │ │ │ │ rsceq r6, sp, r1, ror #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmdbvs r3!, {r0, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmib sp, {r0, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r2], -r0, lsl #10 │ │ │ │ ldmib r4, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6493500 │ │ │ │ vmls.i d17, d0, d1[0] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ b 0x115bcd8 │ │ │ │ movwls r0, #9093 @ 0x2385 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0ac681b │ │ │ │ - andcs pc, r1, pc, ror r8 @ │ │ │ │ + andcs pc, r1, r3, ror #16 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe1638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x44e400 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 6, pc, cr6, cr9, {4} │ │ │ │ + mrc2 0, 5, pc, cr10, cr9, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addeq r5, r8, sl, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -125028,15 +125028,15 @@ │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 5, pc, cr14, cr9, {4} @ │ │ │ │ + mrc2 0, 4, pc, cr2, cr9, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0x00885aba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -125048,15 +125048,15 @@ │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 4, pc, cr6, cr9, {4} @ │ │ │ │ + mcr2 0, 3, pc, cr10, cr9, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addeq r5, r8, sl, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -125068,15 +125068,15 @@ │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 2, pc, cr14, cr9, {4} │ │ │ │ + mcr2 0, 2, pc, cr2, cr9, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addeq r5, r8, sl, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -125088,15 +125088,15 @@ │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 1, pc, cr6, cr9, {4} │ │ │ │ + mrc2 0, 0, pc, cr10, cr9, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addeq r5, r8, sl, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -125108,15 +125108,15 @@ │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 0, pc, cr14, cr9, {4} @ │ │ │ │ + ldc2l 0, cr15, [r2, #612]! @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addeq r5, r8, sl, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -125128,15 +125128,15 @@ │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r6, #612]! @ 0x264 │ │ │ │ + stc2l 0, cr15, [sl, #612] @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addeq r5, r8, sl, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -125148,15 +125148,15 @@ │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [lr, #612]! @ 0x264 │ │ │ │ + stc2 0, cr15, [r2, #612]! @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ ldrdeq r5, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -125168,15 +125168,15 @@ │ │ │ │ vmull.s8 q8, d0, d12 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r6, #612] @ 0x264 │ │ │ │ + ldc2l 0, cr15, [sl, #-612]! @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addeq r5, r8, sl, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -125188,15 +125188,15 @@ │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [lr, #-612]! @ 0xfffffd9c │ │ │ │ + ldc2l 0, cr15, [r2, #-612] @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addeq r5, r8, sl, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125207,15 +125207,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [r8, #-612] @ 0xfffffd9c │ │ │ │ + stc2 0, cr15, [ip, #-612]! @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r5, [r8], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125226,15 +125226,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [r2, #-612]! @ 0xfffffd9c │ │ │ │ + stc2 0, cr15, [r6, #-612] @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r4, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125245,15 +125245,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2l 0, cr15, [ip], #612 @ 0x264 │ │ │ │ + stc2l 0, cr15, [r0], #612 @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125264,15 +125264,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicvc pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2l 0, cr15, [r6], {153} @ 0x99 │ │ │ │ + ldc2 0, cr15, [sl], #612 @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, ip, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125283,15 +125283,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppne r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [r0], #612 @ 0x264 │ │ │ │ + ldc2 0, cr15, [r4], {153} @ 0x99 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r0, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125302,15 +125302,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [sl], {153} @ 0x99 │ │ │ │ + stc2l 0, cr15, [lr], #-612 @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r4, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125321,15 +125321,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppeq r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [r4], #-612 @ 0xfffffd9c │ │ │ │ + mcrr2 0, 9, pc, r8, cr9 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r8, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125340,15 +125340,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsne pc, r4, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [lr], #-612 @ 0xfffffd9c │ │ │ │ + stc2 0, cr15, [r2], #-612 @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r5, [r8], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125359,15 +125359,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ msrcc (UNDEF: 96), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [r8], {153} @ 0x99 │ │ │ │ + blx 0xfffc6c4a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r5, r8, r0, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -125381,15 +125381,15 @@ │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicsne pc, r8, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, sp, ror #23 │ │ │ │ + ldrdlt pc, [r2], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq r5, r8, lr, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -125403,15 +125403,15 @@ │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppcs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r1, asr #23 │ │ │ │ + andlt pc, r2, r5, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq r5, r8, r6, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -125425,15 +125425,15 @@ │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ mvncs pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - mullt r2, r5, fp │ │ │ │ + andlt pc, r2, r9, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq r5, r8, lr, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -125447,15 +125447,15 @@ │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicvc pc, r8, r2, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r9, ror #22 │ │ │ │ + andlt pc, r2, sp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq r5, r8, r6, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -125469,15 +125469,15 @@ │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppeq ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, sp, lsr fp @ │ │ │ │ + andlt pc, r2, r1, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrdeq r5, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -125491,15 +125491,15 @@ │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicseq pc, r0, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r1, lsl fp @ │ │ │ │ + strdlt pc, [r2], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq r5, r8, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125510,15 +125510,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xffb46ea4 │ │ │ │ + blx 0xff446ea4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r4, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125529,15 +125529,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xff1c6ef0 │ │ │ │ + blx 0xfeac6ef0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r8, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125548,15 +125548,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xfe846f3c │ │ │ │ + blx 0xfe146f3c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r5, r8, ip, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125567,15 +125567,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x1ec6f88 │ │ │ │ + blx 0x17c6f88 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r0, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125586,15 +125586,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x1546fd4 │ │ │ │ + blx 0xe46fd4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r4, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125605,15 +125605,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xbc7020 │ │ │ │ + blx 0x4c7020 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008851b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125624,15 +125624,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ orrvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x24706c │ │ │ │ + @ instruction: 0xf9eaf099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, ip, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125643,15 +125643,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ orreq pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9e0f099 │ │ │ │ + @ instruction: 0xf9c4f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125662,15 +125662,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9baf099 │ │ │ │ + @ instruction: 0xf99ef099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r5, [r8], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125681,15 +125681,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf994f099 │ │ │ │ + @ instruction: 0xf978f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125700,15 +125700,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf96ef099 │ │ │ │ + @ instruction: 0xf952f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, ip, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125719,15 +125719,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnppl r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf948f099 │ │ │ │ + @ instruction: 0xf92cf099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r4, [r8], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125738,15 +125738,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnspl pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf922f099 │ │ │ │ + @ instruction: 0xf906f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r4, r8, r4, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125757,15 +125757,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcc r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf8fcf099 │ │ │ │ + @ instruction: 0xf8e0f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r4, r8, r8, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125776,15 +125776,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppne r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf8d6f099 │ │ │ │ + @ instruction: 0xf8baf099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r4, r8, ip, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125795,15 +125795,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf8b0f099 │ │ │ │ + @ instruction: 0xf894f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r4, r8, r0, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125814,15 +125814,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf88af099 │ │ │ │ + @ instruction: 0xf86ef099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r4, r8, r4, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125833,15 +125833,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf864f099 │ │ │ │ + @ instruction: 0xf848f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r4, r8, r8, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125852,15 +125852,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71b8f646 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf83ef099 │ │ │ │ + @ instruction: 0xf822f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r4, [r8], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125871,15 +125871,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf818f099 │ │ │ │ + @ instruction: 0xfffcf098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r4, r8, r0, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -125890,244 +125890,244 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrsvs pc, r6, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xfff2f098 │ │ │ │ + @ instruction: 0xffd6f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r4, r8, r4, asr #26 │ │ │ │ @ instruction: 0xf09f4611 │ │ │ │ - svclt 0x0000be8b │ │ │ │ + svclt 0x0000be6f │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ msrmi (UNDEF: 104), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000bfb7 │ │ │ │ + svclt 0x0000bf9b │ │ │ │ strdeq r4, [r8], r8 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000bfa1 │ │ │ │ + svclt 0x0000bf85 │ │ │ │ addeq r4, r8, ip, asr #25 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf89 │ │ │ │ + svclt 0x0000bf6d │ │ │ │ addeq r4, r8, r0, lsr #25 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf71 │ │ │ │ + svclt 0x0000bf55 │ │ │ │ addeq r4, r8, r0, ror ip │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf59 │ │ │ │ + svclt 0x0000bf3d │ │ │ │ addeq r4, r8, r0, asr #24 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf41 │ │ │ │ + svclt 0x0000bf25 │ │ │ │ addeq r4, r8, r0, lsl ip │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf29 │ │ │ │ + svclt 0x0000bf0d │ │ │ │ addeq r4, r8, r0, ror #23 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ mcrrvc 6, 4, pc, r0, cr3 @ │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf11 │ │ │ │ + svclt 0x0000bef5 │ │ │ │ @ instruction: 0x00884bb0 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bef9 │ │ │ │ + svclt 0x0000bedd │ │ │ │ addeq r4, r8, r0, lsl #23 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bee1 │ │ │ │ + svclt 0x0000bec5 │ │ │ │ addeq r4, r8, r0, asr fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-780] @ 0xfffffcf4 │ │ │ │ stmdavs sp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r3, lr, lsl #6 │ │ │ │ @ instruction: 0x43296849 │ │ │ │ strle r0, [sp], #-1739 @ 0xfffff935 │ │ │ │ vadd.i8 q11, q13, │ │ │ │ - vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf0050333 │ │ │ │ @ instruction: 0xf8530501 │ │ │ │ svccs 0x00007021 │ │ │ │ @ instruction: 0xf045bf08 │ │ │ │ teqlt sp, r1, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf9caf00f │ │ │ │ + @ instruction: 0xf9b8f00f │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf09783f8 │ │ │ │ - strmi pc, [r6], -r1, asr #31 │ │ │ │ - @ instruction: 0xff8af097 │ │ │ │ + strmi pc, [r6], -r5, lsr #31 │ │ │ │ + @ instruction: 0xff6ef097 │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9857 @ 0x2681 │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ - @ instruction: 0xf906f7e4 │ │ │ │ + @ instruction: 0xf90cf7e4 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r8], -r1, ror #16 │ │ │ │ - @ instruction: 0xf900f7e4 │ │ │ │ + @ instruction: 0xf906f7e4 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmiavs r2!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d8 │ │ │ │ @ instruction: 0xf09e17d3 │ │ │ │ - strtmi pc, [sl], -fp, lsr #30 │ │ │ │ + strtmi pc, [sl], -pc, lsl #30 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - @ instruction: 0x4649f9b5 │ │ │ │ + @ instruction: 0x4649f9bb │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ blx 0x29cdbc │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - @ instruction: 0xff1af09e │ │ │ │ + mrc2 0, 7, pc, cr14, cr14, {4} │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf9a4f7e4 │ │ │ │ + @ instruction: 0xf9aaf7e4 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebe271c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - @ instruction: 0xff48f097 │ │ │ │ + @ instruction: 0xff2cf097 │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - strtmi pc, [fp], -r5, asr #30 │ │ │ │ + strtmi pc, [fp], -r9, lsr #30 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2l 0, cr15, [r6, #-628]! @ 0xfffffd8c │ │ │ │ + stc2l 0, cr15, [sl, #-628] @ 0xfffffd8c │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a140f8 │ │ │ │ - svclt 0x0000baa7 │ │ │ │ + svclt 0x0000ba8b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebe2758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - @ instruction: 0xff2af097 │ │ │ │ + @ instruction: 0xff0ef097 │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - strtmi pc, [fp], -r7, lsr #30 │ │ │ │ + strtmi pc, [fp], -fp, lsl #30 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2 0, cr15, [r4, #-628]! @ 0xfffffd8c │ │ │ │ + stc2 0, cr15, [r8, #-628] @ 0xfffffd8c │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a140f8 │ │ │ │ - svclt 0x0000ba89 │ │ │ │ + svclt 0x0000ba6d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebe2794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf09e4608 │ │ │ │ - @ instruction: 0x4621fd73 │ │ │ │ + @ instruction: 0x4621fd57 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a14038 │ │ │ │ - svclt 0x0000b9e7 │ │ │ │ + svclt 0x0000b9cb │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf0ad2003 │ │ │ │ - svclt 0x0000b951 │ │ │ │ + svclt 0x0000b935 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x4616b174 │ │ │ │ @@ -126138,15 +126138,15 @@ │ │ │ │ tstmi sl, #655360 @ 0xa0000 │ │ │ │ strle r0, [r1], #-1746 @ 0xfffff92e │ │ │ │ strle r0, [r7, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf906f00f │ │ │ │ + @ instruction: 0xf8f4f00f │ │ │ │ subsle r2, sl, r0, lsl #16 │ │ │ │ blcs 0xa59c4 │ │ │ │ stmdbvs r8!, {r0, r5, r6, ip, lr, pc} │ │ │ │ svclt 0x00d82801 │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ teqlt r7, #195035136 @ 0xba00000 │ │ │ │ @ instruction: 0xf04f2208 │ │ │ │ @@ -126163,65 +126163,65 @@ │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ blx 0x19b9c0 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf0ab430a │ │ │ │ - @ instruction: 0x4607f85f │ │ │ │ + strmi pc, [r7], -r3, asr #16 │ │ │ │ @ instruction: 0xf097468a │ │ │ │ - strmi pc, [r1], r1, lsr #29 │ │ │ │ - mrc2 0, 4, pc, cr14, cr7, {4} │ │ │ │ + strmi pc, [r1], r5, lsl #29 │ │ │ │ + mcr2 0, 4, pc, cr2, cr7, {4} @ │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e44648 │ │ │ │ - andcs pc, r1, #1900544 @ 0x1d0000 │ │ │ │ + andcs pc, r1, #2293760 @ 0x230000 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e44640 │ │ │ │ - @ instruction: 0xf097f817 │ │ │ │ - strbmi pc, [r9], -r3, asr #29 @ │ │ │ │ + @ instruction: 0xf097f81d │ │ │ │ + strbmi pc, [r9], -r7, lsr #29 @ │ │ │ │ ldrmi r4, [r0, r4, lsl #12]! │ │ │ │ bllt 0x1525a50 │ │ │ │ stmdavs r9!, {r9, sp}^ │ │ │ │ strtmi r2, [r0], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf8d2f7e4 │ │ │ │ + @ instruction: 0xf8d8f7e4 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stmiavs sl!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmdavs r9!, {r1, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - andcs pc, r1, r7, asr #17 │ │ │ │ + andcs pc, r1, sp, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461f87f0 │ │ │ │ bfi r4, sl, (invalid: 13:8) │ │ │ │ @ instruction: 0x462117d3 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - mvnsmi pc, #592 @ 0x250 │ │ │ │ + mvnsmi pc, #9, 28 @ 0x90 │ │ │ │ movweq lr, #43631 @ 0xaa6f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [ip, #632] @ 0x278 │ │ │ │ + stc2l 0, cr15, [r0, #632] @ 0x278 │ │ │ │ @ instruction: 0x17d3e7df │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mrc2 0, 0, pc, cr8, cr14, {4} │ │ │ │ + ldc2l 0, cr15, [ip, #632]! @ 0x278 │ │ │ │ b 0x1c5c6f4 │ │ │ │ strtmi r0, [r1], -sl, lsl #6 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - strb pc, [r7, pc, asr #27] @ │ │ │ │ + @ instruction: 0xe7c7fdb3 │ │ │ │ vqshl.s8 d27, d0, d10 │ │ │ │ - vmov.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ bl 0x114328 │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmdbvs r2, {r2, r8, r9, fp, lr} │ │ │ │ svclt 0x0000e748 │ │ │ │ vqshl.s8 d27, d0, d10 │ │ │ │ - vmov.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ bl 0x114348 │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmibvs r2, {r2, r8, r9, fp, lr}^ │ │ │ │ svclt 0x0000e73a │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe2958 │ │ │ │ @@ -126236,15 +126236,15 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - strdlt pc, [r6], -fp │ │ │ │ + ldrdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ strdeq r4, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -126260,15 +126260,15 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q8, d24 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, fp, asr #27 │ │ │ │ + andlt pc, r6, pc, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ umulleq r4, r8, r2, r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -126284,15 +126284,15 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - mullt r6, fp, sp │ │ │ │ + andlt pc, r6, pc, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ addeq r4, r8, r2, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -126308,15 +126308,15 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, fp, ror #26 │ │ │ │ + andlt pc, r6, pc, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ ldrdeq r4, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -126332,15 +126332,15 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, fp, lsr sp @ │ │ │ │ + andlt pc, r6, pc, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ addeq r4, r8, r2, ror r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -126356,15 +126356,15 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, fp, lsl #26 │ │ │ │ + andlt pc, r6, pc, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ addeq r4, r8, r2, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -126380,15 +126380,15 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q0, d20 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - ldrdlt pc, [r6], -fp │ │ │ │ + @ instruction: 0xb006fcbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0x008845b2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -126404,15 +126404,15 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, fp, lsr #25 │ │ │ │ + andlt pc, r6, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ addeq r4, r8, r2, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -126428,15 +126428,15 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, fp, ror ip @ │ │ │ │ + andlt pc, r6, pc, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ strdeq r4, [r8], r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -126457,38 +126457,38 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - msrlt SPSR_, #2192 @ 0x890 │ │ │ │ + msrlt SPSR_, #1904 @ 0x770 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - @ instruction: 0x4629fdb7 │ │ │ │ + @ instruction: 0x4629fdbd │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [r2, #908]! @ 0x38c │ │ │ │ + ldc2 7, cr15, [r8, #908]! @ 0x38c │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - strtmi pc, [r1], -sp, lsr #27 │ │ │ │ + @ instruction: 0x4621fdb3 │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - stc2 7, cr15, [r8, #908]! @ 0x38c │ │ │ │ + stc2 7, cr15, [lr, #908]! @ 0x38c │ │ │ │ stcls 6, cr4, [lr], {34} @ 0x22 │ │ │ │ strls r4, [r4], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [sp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ vshl.s8 d24, d2, d7 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf8cd2495 │ │ │ │ stmdavs r4!, {r2, pc} │ │ │ │ @ instruction: 0xf0aa9400 │ │ │ │ - andcs pc, r1, r7, lsr #26 │ │ │ │ + andcs pc, r1, fp, lsl #26 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -126508,35 +126508,35 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - teqplt r0, #560 @ p-variant is OBSOLETE @ 0x230 │ │ │ │ + teqplt r0, #272 @ p-variant is OBSOLETE @ 0x110 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - @ instruction: 0x4629fd51 │ │ │ │ + @ instruction: 0x4629fd57 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [ip, #-908] @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r2, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - strtmi pc, [r1], -r7, asr #26 │ │ │ │ + strtmi pc, [r1], -sp, asr #26 │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2, #-908] @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r8, #-908] @ 0xfffffc74 │ │ │ │ stcls 6, cr4, [ip], {34} @ 0x22 │ │ │ │ strls r4, [r3], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [fp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd8401 │ │ │ │ @ instruction: 0xf0aa8000 │ │ │ │ - andcs pc, r1, r9, asr #23 │ │ │ │ + andcs pc, r1, sp, lsr #23 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ @@ -126554,48 +126554,48 @@ │ │ │ │ stccs 6, cr0, [r0, #-4] │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ teqlt lr, r1, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2l 0, cr15, [r6, #56] @ 0x38 │ │ │ │ + ldc2 0, cr15, [r4, #56]! @ 0x38 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ beq 0xffcc85d4 │ │ │ │ bcs 0xfe6087bc │ │ │ │ - blx 0xfed47f1e │ │ │ │ + blx 0xfe647f1e │ │ │ │ @ instruction: 0xf0974607 │ │ │ │ - strmi pc, [r1], pc, lsr #23 │ │ │ │ - blx 0xfebc7f2a │ │ │ │ + pkhbtmi pc, r1, r3, lsl #23 @ │ │ │ │ + blx 0xfe4c7f2a │ │ │ │ strmi r2, [r0], r3, lsl #6 │ │ │ │ ldrtmi r6, [r2], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - @ instruction: 0xf8dafd45 │ │ │ │ + @ instruction: 0xf8dafd4b │ │ │ │ ldrtmi r1, [sl], -r0 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [sl, #-908]! @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r0, #-908] @ 0xfffffc74 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4640463a │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - strbmi pc, [r0], -r9, lsr #27 @ │ │ │ │ + strbmi pc, [r0], -pc, lsr #27 @ │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - andcs pc, r1, r3, lsr #27 │ │ │ │ + andcs pc, r1, r9, lsr #27 │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @@ -126607,84 +126607,84 @@ │ │ │ │ mcrcs 4, 0, sp, cr0, cr4, {2} │ │ │ │ stmiavs ip!, {r1, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ blls 0x2c028c │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [ip, fp, ror #16] │ │ │ │ @ instruction: 0xf00ed448 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf097d03a │ │ │ │ - pkhtbmi pc, r1, sp, asr #22 @ │ │ │ │ - blx 0x1747fce │ │ │ │ + strmi pc, [r1], r1, asr #22 │ │ │ │ + blx 0x1047fce │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - pkhtbmi pc, r2, r7, asr #22 @ │ │ │ │ + @ instruction: 0x4682fb3b │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ strbmi r9, [r8], -r8, lsl #22 │ │ │ │ - ldc2l 7, cr15, [r0], #908 @ 0x38c │ │ │ │ + ldc2l 7, cr15, [r6], #908 @ 0x38c │ │ │ │ mrrcne 11, 0, r9, r8, cr9 │ │ │ │ stmdavs r9!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [r8], #908 @ 0x38c │ │ │ │ + stc2l 7, cr15, [lr], #908 @ 0x38c │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ mrrcne 11, 0, r9, r9, cr8 @ │ │ │ │ stmdavs r9!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2l 7, cr15, [ip], {227} @ 0xe3 │ │ │ │ + stc2l 7, cr15, [r2], #908 @ 0x38c │ │ │ │ mrrcne 11, 0, r9, sl, cr9 │ │ │ │ stmdavs r9!, {r1, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r4], {227} @ 0xe3 │ │ │ │ + ldc2l 7, cr15, [sl], {227} @ 0xe3 │ │ │ │ stmiavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - stc2l 7, cr15, [r8, #-908] @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [lr, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #14505 @ 0x38a9 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [lr, #-908]! @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r4, #-908] @ 0xfffffc74 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 0, cr15, [ip, #-56] @ 0xffffffc8 │ │ │ │ + ldc2l 0, cr15, [sl], #56 @ 0x38 │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - blx 0x3c806a │ │ │ │ + blx 0xffcc8068 │ │ │ │ @ instruction: 0xf0974681 │ │ │ │ - strmi pc, [r0], r9, lsl #22 │ │ │ │ - blx 0x248076 │ │ │ │ + strmi pc, [r0], sp, ror #21 │ │ │ │ + blx 0xffb48074 │ │ │ │ strmi r9, [r2], r8, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - blx 0xff3c8080 │ │ │ │ + blx 0xfecc8080 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r4], -r2, lsl #6 │ │ │ │ - mcrr2 7, 14, pc, ip, cr3 @ │ │ │ │ + mrrc2 7, 14, pc, r2, cr3 @ │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a547b8 │ │ │ │ - blx 0xff0c8098 │ │ │ │ + blx 0xfe9c8098 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - mcrr2 7, 14, pc, r0, cr3 @ │ │ │ │ + mcrr2 7, 14, pc, r6, cr3 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7b547b8 │ │ │ │ - blx 0xfedc80b0 │ │ │ │ + blx 0xfe6c80b0 │ │ │ │ strmi r6, [r4], -r9, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - ldc2 7, cr15, [r4], #-908 @ 0xfffffc74 │ │ │ │ + ldc2 7, cr15, [sl], #-908 @ 0xfffffc74 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a147b8 │ │ │ │ - blx 0xfeac80c8 │ │ │ │ + blx 0xfe3c80c8 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - stc2 7, cr15, [r8], #-908 @ 0xfffffc74 │ │ │ │ + stc2 7, cr15, [lr], #-908 @ 0xfffffc74 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe78947b8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @@ -126697,60 +126697,60 @@ │ │ │ │ tstlt sp, r4, lsl #8 │ │ │ │ @ instruction: 0xf01268a2 │ │ │ │ andle r0, r7, r1, lsl #14 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - stc2 0, cr15, [r8], #56 @ 0x38 │ │ │ │ + ldc2 0, cr15, [r6], {14} │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0978ff8 │ │ │ │ - pkhbtmi pc, r3, pc, lsl #21 @ │ │ │ │ - blx 0xfe7c8148 │ │ │ │ + strmi pc, [r3], r3, lsl #21 │ │ │ │ + blx 0xfe0c8148 │ │ │ │ @ instruction: 0xf0974682 │ │ │ │ - strmi pc, [r0], r5, ror #20 │ │ │ │ - blx 0x1948154 │ │ │ │ + strmi pc, [r0], r9, asr #20 │ │ │ │ + blx 0x1248154 │ │ │ │ strmi r6, [r1], r1, ror #16 │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #11233 @ 0x2be1 @ │ │ │ │ + movwcs pc, #11239 @ 0x2be7 @ │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x464afbdb │ │ │ │ + strbmi pc, [sl], -r1, ror #23 @ │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - stmdavs r1!, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - strbmi pc, [sl], -fp, asr #23 @ │ │ │ │ + @ instruction: 0x464afbd1 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - blx 0x1d4819c │ │ │ │ + blx 0x164819c │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #17 │ │ │ │ - stc2 7, cr15, [ip], {227} @ 0xe3 │ │ │ │ + ldc2 7, cr15, [r2], {227} @ 0xe3 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - stc2 7, cr15, [r2], {227} @ 0xe3 │ │ │ │ + stc2 7, cr15, [r8], {227} @ 0xe3 │ │ │ │ @ instruction: 0x46294652 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r2], #-908 @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r8], #-908 @ 0xfffffc74 │ │ │ │ stmiavs r1!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - stc2l 7, cr15, [ip], #-908 @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r2], #-908 @ 0xfffffc74 │ │ │ │ str r2, [r5, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebe318c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ mvnslt r2, r0, lsl #6 │ │ │ │ @@ -126760,32 +126760,32 @@ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [r2], #-1747 @ 0xfffff92d │ │ │ │ ldmib r4, {r1, r2, r3, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi sp, #0, 6 │ │ │ │ andsmi r6, sp, r3, lsr #17 │ │ │ │ @ instruction: 0xf00ed10b │ │ │ │ - ldmdblt r8!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - @ instruction: 0xf9e8f097 │ │ │ │ + @ instruction: 0xf9ccf097 │ │ │ │ and r4, ip, r7, lsl #12 │ │ │ │ @ instruction: 0xf7e36861 │ │ │ │ - ldrtmi pc, [r9], -r9, ror #22 @ │ │ │ │ + ldrtmi pc, [r9], -pc, ror #22 @ │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -126807,55 +126807,55 @@ │ │ │ │ tstmi sl, #0, 4 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0xf00e4660 │ │ │ │ - stmiblt r8, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - @ instruction: 0xf9bcf097 │ │ │ │ + @ instruction: 0xf9a0f097 │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - @ instruction: 0x4681f9b9 │ │ │ │ - @ instruction: 0xf982f097 │ │ │ │ + pkhbtmi pc, r1, sp, lsl #19 @ │ │ │ │ + @ instruction: 0xf966f097 │ │ │ │ @ instruction: 0xf0974683 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13954 @ 0x3682 │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - blx 0x13ca05a │ │ │ │ + blx 0x154a05a │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0x124a066 │ │ │ │ + blx 0x13ca066 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #15161 @ 0x3b39 @ │ │ │ │ + movwcs pc, #15167 @ 0x3b3f @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x464afb33 │ │ │ │ + @ instruction: 0x464afb39 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x464147b8 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0x19ca0a6 │ │ │ │ + blx 0x1b4a0a6 │ │ │ │ stmiavs r9!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x184a0b2 │ │ │ │ + blx 0x19ca0b2 │ │ │ │ str r2, [lr, r1]! │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrblt sp, [r0, #39]! @ 0x27 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -126865,45 +126865,45 @@ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ stmdbvs r3!, {r1, sl, ip, lr, pc} │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0x16c81a6 │ │ │ │ + blx 0x12481a6 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r3, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - blx 0x1f4a128 │ │ │ │ + blx 0xfe0ca128 │ │ │ │ strmi r6, [r7], -r3, lsr #18 │ │ │ │ rsceq r6, sp, r1, lsr #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdbvs r3!, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr}^ │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdavs r3!, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d7, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ vrshl.s8 d21, d0, d9 │ │ │ │ @ instruction: 0xf2c064d9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9a2f0aa │ │ │ │ + @ instruction: 0xf986f0aa │ │ │ │ strb r2, [r3, r1] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @@ -126915,83 +126915,83 @@ │ │ │ │ tstlt r5, r3, lsl #8 │ │ │ │ ldrbeq r6, [fp, r3, lsr #17] │ │ │ │ andcs sp, r0, r7, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e83f8 │ │ │ │ - stmdblt r8, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdls pc, [ip], -r4 │ │ │ │ - @ instruction: 0xf8b4f097 │ │ │ │ + @ instruction: 0xf898f097 │ │ │ │ b 0x145da74 │ │ │ │ @ instruction: 0xf1b91228 │ │ │ │ suble r0, r3, r1, lsl #30 │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - @ instruction: 0xf097fa2f │ │ │ │ - movwcs pc, #10407 @ 0x28a7 @ │ │ │ │ + @ instruction: 0xf097fa35 │ │ │ │ + movwcs pc, #10379 @ 0x288b @ │ │ │ │ stmdavs r1!, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - @ instruction: 0xf097fa27 │ │ │ │ - @ instruction: 0x463af8d3 │ │ │ │ + @ instruction: 0xf097fa2d │ │ │ │ + @ instruction: 0x463af8b7 │ │ │ │ strmi r4, [r1], r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - @ instruction: 0xf097fa1b │ │ │ │ - ldrtmi pc, [sl], -r7, asr #17 @ │ │ │ │ + @ instruction: 0xf097fa21 │ │ │ │ + ldrtmi pc, [sl], -fp, lsr #17 @ │ │ │ │ strmi r4, [r7], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - @ instruction: 0xf8c0f097 │ │ │ │ + @ instruction: 0xf8a4f097 │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ - blx 0x174a23c │ │ │ │ + blx 0x18ca23c │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - blx 0x14ca250 │ │ │ │ + blx 0x164a250 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0xff0ca264 │ │ │ │ + blx 0xff24a264 │ │ │ │ stmiavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0xfef4a270 │ │ │ │ + blx 0xff0ca270 │ │ │ │ str r2, [r6, r1]! │ │ │ │ @ instruction: 0xf0082302 │ │ │ │ @ instruction: 0xf7e30107 │ │ │ │ - @ instruction: 0xf018f9eb │ │ │ │ + @ instruction: 0xf018f9f1 │ │ │ │ andsle r0, r4, r8, lsl #30 │ │ │ │ - @ instruction: 0xf860f097 │ │ │ │ + @ instruction: 0xf844f097 │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x463872ff │ │ │ │ - blx 0xffb48578 │ │ │ │ + blx 0xff448578 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09b2210 │ │ │ │ - strbmi pc, [r2], -r9, asr #25 @ │ │ │ │ + strbmi pc, [r2], -sp, lsr #25 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x12c858e │ │ │ │ + blx 0xbc858e │ │ │ │ @ instruction: 0xf097e7a3 │ │ │ │ - ldrtmi pc, [r9], -fp, asr #16 @ │ │ │ │ + ldrtmi pc, [r9], -pc, lsr #16 @ │ │ │ │ ldrtmi r4, [r8], -r0, lsl #13 │ │ │ │ - @ instruction: 0xff5af09c │ │ │ │ + @ instruction: 0xff3ef09c │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09b2210 │ │ │ │ - @ instruction: 0x4642fc59 │ │ │ │ + @ instruction: 0x4642fc3d │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xe485b2 │ │ │ │ + blx 0x7485b2 │ │ │ │ svclt 0x0000e791 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ ldrblt fp, [r0, #-851]! @ 0xfffffcad │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -127003,34 +127003,34 @@ │ │ │ │ strle r0, [r2], #-1739 @ 0xfffff935 │ │ │ │ andsmi r6, sl, #6488064 @ 0x630000 │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf00ebd70 │ │ │ │ - stmiblt r0, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e30603 │ │ │ │ - stmdbvs r2!, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e368a0 │ │ │ │ - stmdavs r3!, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - @ instruction: 0xf882f0ac │ │ │ │ + @ instruction: 0xf866f0ac │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ addlt r3, r3, r8, asr #1 │ │ │ │ @@ -127043,69 +127043,69 @@ │ │ │ │ @ instruction: 0x06c94311 │ │ │ │ ldrbeq sp, [r3, r1, lsl #8] │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9f4f00e │ │ │ │ + @ instruction: 0xf9e2f00e │ │ │ │ rsble r2, r8, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ blcs 0xdcd40 │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - ldc2l 0, cr15, [r2], #-604 @ 0xfffffda4 │ │ │ │ + mrrc2 0, 9, pc, r6, cr7 @ │ │ │ │ @ instruction: 0xf0964681 │ │ │ │ - selmi pc, r2, r5 @ │ │ │ │ - @ instruction: 0xffb2f096 │ │ │ │ + pkhbtmi pc, r2, r9, lsl #31 @ │ │ │ │ + @ instruction: 0xff96f096 │ │ │ │ @ instruction: 0xf0964683 │ │ │ │ - strmi pc, [r0], pc, lsr #31 │ │ │ │ - @ instruction: 0xffacf096 │ │ │ │ + pkhbtmi pc, r0, r3, lsl #31 @ │ │ │ │ + @ instruction: 0xff90f096 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34658 │ │ │ │ - movwcs pc, #10533 @ 0x2925 @ │ │ │ │ + movwcs pc, #10539 @ 0x292b @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #10527 @ 0x291f @ │ │ │ │ + movwcs pc, #10533 @ 0x2925 @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ smladxls r1, r8, r6, r4 │ │ │ │ - @ instruction: 0xf918f7e3 │ │ │ │ - @ instruction: 0xffc4f096 │ │ │ │ + @ instruction: 0xf91ef7e3 │ │ │ │ + @ instruction: 0xffa8f096 │ │ │ │ strmi r4, [r7], -sl, asr #12 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ ldrbmi r4, [r1], -r8, lsr #15 │ │ │ │ beq 0xffcc8dd0 │ │ │ │ bcs 0xfe608fb8 │ │ │ │ @ instruction: 0x4638465a │ │ │ │ - blx 0xffc48740 │ │ │ │ + blx 0xff548740 │ │ │ │ @ instruction: 0xf8da463a │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ movwcs r4, #10160 @ 0x27b0 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - strbmi pc, [sl], -r1, asr #19 @ │ │ │ │ + strbmi pc, [sl], -r7, asr #19 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xff5c8774 │ │ │ │ + blx 0xfeec8774 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4638463a │ │ │ │ stmdavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - andcs pc, r1, r7, lsr #19 │ │ │ │ + andcs pc, r1, sp, lsr #19 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -127122,79 +127122,79 @@ │ │ │ │ strle r0, [r2], #-1755 @ 0xfffff925 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e8ff8 │ │ │ │ - stmdblt r8, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r2, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ submi r6, r0, #232, 16 @ 0xe80000 │ │ │ │ @ instruction: 0xf09717c1 │ │ │ │ - strmi pc, [r3], fp, ror #23 │ │ │ │ - @ instruction: 0xff48f096 │ │ │ │ + strmi pc, [r3], pc, asr #23 │ │ │ │ + @ instruction: 0xff2cf096 │ │ │ │ @ instruction: 0xf0964682 │ │ │ │ - strmi pc, [r1], r5, asr #30 │ │ │ │ - @ instruction: 0xff42f096 │ │ │ │ + strmi pc, [r1], r9, lsr #30 │ │ │ │ + @ instruction: 0xff26f096 │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e34622 │ │ │ │ - movwcs pc, #14555 @ 0x38db @ │ │ │ │ + movwcs pc, #14561 @ 0x38e1 @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x4651f8d5 │ │ │ │ + @ instruction: 0x4651f8db │ │ │ │ @ instruction: 0x465a4650 │ │ │ │ @ instruction: 0x465247b8 │ │ │ │ beq 0xffcc8ee4 │ │ │ │ bcs 0xfe6090cc │ │ │ │ @ instruction: 0xf8da4640 │ │ │ │ ldrmi r1, [r0, r0]! │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf93cf7e3 │ │ │ │ + @ instruction: 0xf942f7e3 │ │ │ │ @ instruction: 0x4649465a │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - andcs pc, r1, sp, lsr #18 │ │ │ │ + andcs pc, r1, r3, lsr r9 @ │ │ │ │ svclt 0x0000e7b7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - mcr2 0, 6, pc, cr14, cr6, {4} @ │ │ │ │ + mrc2 0, 5, pc, cr2, cr6, {4} │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 8, cr15, cr0, cr15, {6} │ │ │ │ + cdp2 7, 6, cr15, cr2, cr15, {6} │ │ │ │ andsle r2, r3, sp, lsl #30 │ │ │ │ - mcr2 0, 6, pc, cr4, cr6, {4} @ │ │ │ │ + mcr2 0, 5, pc, cr8, cr6, {4} @ │ │ │ │ @ instruction: 0x4680463a │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 7, 7, cr15, cr6, cr15, {6} │ │ │ │ + cdp2 7, 5, cr15, cr8, cr15, {6} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09b4620 │ │ │ │ - @ instruction: 0x4622f81f │ │ │ │ + strtmi pc, [r2], -r3, lsl #16 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x001cf7cf │ │ │ │ + cdplt 7, 15, cr15, cr14, cr15, {6} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09b4620 │ │ │ │ - @ instruction: 0x4622f837 │ │ │ │ + @ instruction: 0x4622f81b │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x0010f7cf │ │ │ │ + cdplt 7, 15, cr15, cr2, cr15, {6} │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ ldrlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ sbcvs r4, r2, sl, lsl r3 │ │ │ │ @ instruction: 0xf001084a │ │ │ │ stmiaeq fp, {r0, r1, r2, r3, sl}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ @@ -127203,261 +127203,247 @@ │ │ │ │ vraddhn.i16 d17, , q0 │ │ │ │ andvs r4, r4, r3, lsl #2 │ │ │ │ @ instruction: 0xf85d430b │ │ │ │ stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ andcs r2, r0, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - subvs r0, r3, sl, lsl #25 │ │ │ │ vmul.i q8, , d3[2] │ │ │ │ - vraddhn.i16 d17, , q0 │ │ │ │ - @ instruction: 0xf0024c03 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - sbcvs r0, r4, r0, lsl r3 │ │ │ │ - strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - b 0x115d30c │ │ │ │ - tstvs r4, ip, lsl #6 │ │ │ │ - @ instruction: 0xf85d6082 │ │ │ │ - andvs r4, r3, r4, lsl #22 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - @ instruction: 0xf0015401 │ │ │ │ - tstvs r4, pc, lsl #24 │ │ │ │ - andcs r0, r0, #76, 16 @ 0x4c0000 │ │ │ │ - @ instruction: 0xf00408cb │ │ │ │ - sbcvs r0, r2, r0, lsl r4 │ │ │ │ - b 0x118f944 │ │ │ │ - @ instruction: 0xf003040c │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - andvs r0, r4, r0, lsl r2 │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + stmdaeq sl, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + stceq 0, cr6, [fp], {3} │ │ │ │ + streq pc, [pc], #-1 @ 0x8c6c8 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x115d360 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + stmib r0, {r7, sl, ip}^ │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + sbcvs r5, r4, r1, lsl #2 │ │ │ │ + @ instruction: 0xf85d6101 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + ldreq pc, [r0], #-4 │ │ │ │ + tstmi r4, #0, 6 │ │ │ │ + @ instruction: 0xf00208ca │ │ │ │ + sbcvs r0, r3, r0, lsl r2 │ │ │ │ + stceq 0, cr6, [fp], {4} │ │ │ │ strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + @ instruction: 0x43233403 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + blmi 0x1ca8a4 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + stmdaeq ip, {r4, r5, sl, ip, sp, pc}^ │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + @ instruction: 0xf0042200 │ │ │ │ + tstvs r2, r0, lsl r4 │ │ │ │ + tstmi ip, #13238272 @ 0xca0000 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + strne pc, [r0, #961] @ 0x3c1 │ │ │ │ + stceq 3, cr4, [fp], {26} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r1, r3, pc @ │ │ │ │ - movwmi r4, #41763 @ 0xa323 │ │ │ │ - blmi 0x1ca8ac │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + sbcvs r4, r5, fp, lsl #6 │ │ │ │ + andmi lr, r0, #192, 18 @ 0x300000 │ │ │ │ + ldclt 0, cr6, [r0], #-524 @ 0xfffffdf4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - strcs r1, [r0], #-640 @ 0xfffffd80 │ │ │ │ - strcs lr, [r3], #-2496 @ 0xfffff640 │ │ │ │ - @ instruction: 0xf001084c │ │ │ │ - stmiaeq fp, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ - @ instruction: 0xf0040c8a │ │ │ │ - b 0x118d7a8 │ │ │ │ - @ instruction: 0xf003040c │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - andvs r0, r4, r0, lsl r2 │ │ │ │ + stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + ldreq pc, [r0], #-4 │ │ │ │ + tstmi r4, #0, 6 │ │ │ │ + @ instruction: 0xf00208ca │ │ │ │ + sbcvs r0, r3, r0, lsl r2 │ │ │ │ + stceq 0, cr6, [fp], {4} │ │ │ │ strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - movwmi r4, #41763 @ 0xa323 │ │ │ │ - blmi 0x1ca8f8 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0025300 │ │ │ │ - stmdaeq sl, {r4, sl, fp}^ │ │ │ │ - @ instruction: 0xf1c3b510 │ │ │ │ - @ instruction: 0xf0010302 │ │ │ │ - strcs r0, [r0], #-3599 @ 0xfffff1f1 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + vraddhn.i16 d19, , │ │ │ │ + @ instruction: 0x43235100 │ │ │ │ + smlabteq r2, r1, r1, pc @ │ │ │ │ + blmi 0x1ca930 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + ldrlt r0, [r0], #-2123 @ 0xfffff7b5 │ │ │ │ + @ instruction: 0xf00108ca │ │ │ │ + @ instruction: 0xf003040f │ │ │ │ + @ instruction: 0x43230310 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - movwmi lr, #14784 @ 0x39c0 │ │ │ │ - b 0x110f9e8 │ │ │ │ - @ instruction: 0xf003020e │ │ │ │ - andvs r0, r2, r0, lsl r3 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - andeq lr, r2, #76, 20 @ 0x4c000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r1, lsl #6 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + stceq 0, cr6, [fp], {3} │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + vmull.u8 , d1, d3 │ │ │ │ + @ instruction: 0xf0031480 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x1160bfc │ │ │ │ + @ instruction: 0xf1c1030c │ │ │ │ + sbcvs r0, r4, r2, lsl #2 │ │ │ │ + @ instruction: 0xf85d6042 │ │ │ │ + addvs r4, r3, r4, lsl #22 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldclt 12, cr0, [r0, #-0] │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vsubw.u8 , , d0 │ │ │ │ - sbcvs r1, r4, r0, lsl #9 │ │ │ │ - @ instruction: 0xf001084c │ │ │ │ - stmiaeq sl, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ - movweq pc, #8643 @ 0x21c3 @ │ │ │ │ - ldreq pc, [r0], #-4 │ │ │ │ - stceq 1, cr6, [fp], {3} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + ldrlt r0, [r0], #-2123 @ 0xfffff7b5 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + streq pc, [pc], #-1 @ 0x8c828 │ │ │ │ + @ instruction: 0x432308ca │ │ │ │ + stceq 0, cr6, [fp], {3} │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - vraddhn.i16 d20, , │ │ │ │ - @ instruction: 0x43223103 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r2, r0, r1, lsl #6 │ │ │ │ + b 0x115d4cc │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + stmib r0, {r7, sl, ip}^ │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + sbcvs r5, r4, r1, lsl #2 │ │ │ │ + @ instruction: 0xf85d6101 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrlt r0, [r0], #-2251 @ 0xfffff735 │ │ │ │ + vmul.i q8, , d2[2] │ │ │ │ + @ instruction: 0xf0024303 │ │ │ │ + ldrlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ + subvs r4, r2, sl, lsl r3 │ │ │ │ + @ instruction: 0xf001084a │ │ │ │ + stceq 4, cr0, [fp], {15} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + vraddhn.i16 d21, , │ │ │ │ + andvs r3, r2, r3, lsl #2 │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf85d3402 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + ldreq pc, [r0], #-4 │ │ │ │ + tstmi r4, #0, 6 │ │ │ │ + @ instruction: 0xf00208ca │ │ │ │ + tstvs r3, r0, lsl r2 │ │ │ │ + stceq 0, cr6, [fp], {4} │ │ │ │ strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - sbcvs r4, r2, r3, lsr #6 │ │ │ │ - stceq 0, cr6, [sl], {67} @ 0x43 │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0015401 │ │ │ │ - @ instruction: 0xf0020c0f │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0033103 │ │ │ │ - movwmi r0, #41744 @ 0xa310 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r6, r2, r4, lsl #2 │ │ │ │ - blmi 0x1ca9e4 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + @ instruction: 0x43233403 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + blmi 0x1caa50 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stceq 12, cr0, [sl], {15} │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + ldrlt r0, [r0], #-2123 @ 0xfffff7b5 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + streq pc, [pc], #-1 @ 0x8c8f8 │ │ │ │ + @ instruction: 0x432308ca │ │ │ │ + stceq 0, cr6, [fp], {3} │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - stmib r0, {r0, r1, r6, sp, lr}^ │ │ │ │ - andcs r2, r0, r2, lsl #2 │ │ │ │ + b 0x115d59c │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + stmib r0, {sl, sp, lr}^ │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + tstvs r4, r1, lsl #2 │ │ │ │ + @ instruction: 0xf85d60c1 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - @ instruction: 0xf0015401 │ │ │ │ - sbcvs r0, r4, pc, lsl #24 │ │ │ │ - andcs r0, r0, #76, 16 @ 0x4c0000 │ │ │ │ - @ instruction: 0xf00408cb │ │ │ │ - tstvs r2, r0, lsl r4 │ │ │ │ - b 0x118fb08 │ │ │ │ - @ instruction: 0xf003040c │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - andvs r0, r4, r0, lsl r2 │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - movwmi r4, #41763 @ 0xa323 │ │ │ │ - blmi 0x1caa70 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + stceq 3, cr2, [sl], {1} │ │ │ │ + vaddl.u8 q11, d17, d3 │ │ │ │ + sbcvs r4, r3, r1, lsl #7 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + @ instruction: 0xf0020c0f │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0033103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrlt r0, [r0], #-2251 @ 0xfffff735 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - andvs pc, r0, #67108867 @ 0x4000003 │ │ │ │ - tstvs r2, r3, lsr #6 │ │ │ │ - stceq 0, cr6, [sl], {67} @ 0x43 │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0015401 │ │ │ │ + stceq 3, cr2, [sl], {0} │ │ │ │ + vaddl.u8 q11, d17, d3 │ │ │ │ + sbcvs r4, r3, r1, lsl #7 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ @ instruction: 0xf0020c0f │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ @ instruction: 0xf0033103 │ │ │ │ movwmi r0, #41744 @ 0xa310 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r6, r2, r4, asr #1 │ │ │ │ - blmi 0x1caac0 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - strcs fp, [r1], #-1040 @ 0xfffffbf0 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - vpmax.s8 d15, d4, d17 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - tstmi sl, #132 @ 0x84 │ │ │ │ - @ instruction: 0xf0030c8b │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x115cf84 │ │ │ │ - @ instruction: 0xf85d030c │ │ │ │ - subvs r4, r2, r4, lsl #22 │ │ │ │ - andvs r6, r3, r1, asr #1 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf001084a │ │ │ │ - @ instruction: 0xf002030f │ │ │ │ - ldrlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ - stceq 3, cr4, [fp], {26} │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vraddhn.i16 d18, , q0 │ │ │ │ - b 0x115cfc0 │ │ │ │ - addvs r0, r4, ip, lsl #6 │ │ │ │ - @ instruction: 0xf85d6042 │ │ │ │ - sbcvs r4, r1, r4, lsl #22 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ + @ instruction: 0xf0010210 │ │ │ │ + tstmi sl, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf003084b │ │ │ │ + andvs r0, r2, r0, lsl r3 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + orrmi pc, r1, r1, asr #7 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf001084a │ │ │ │ - stceq 12, cr0, [fp], {15} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - b 0x1139a28 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - @ instruction: 0xf0031480 │ │ │ │ - stmib r0, {r4, r8, r9}^ │ │ │ │ - vraddhn.i16 d18, , │ │ │ │ - @ instruction: 0xf85d3203 │ │ │ │ - @ instruction: 0xf3c14b04 │ │ │ │ - tstmi r3, #1073741856 @ 0x40000020 │ │ │ │ - andvs r6, r3, r1, asr #1 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d04605 │ │ │ │ addlt r0, r7, r8, asr #1 │ │ │ │ andcs pc, r0, r0, asr #7 │ │ │ │ stcvs 1, cr11, [fp, #-672]! @ 0xfffffd60 │ │ │ │ stmibvs lr, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0106c18 │ │ │ │ tstle r1, lr │ │ │ │ strle r0, [ip], #-1777 @ 0xfffff90f │ │ │ │ @ instruction: 0xf10368a3 │ │ │ │ - blcs 0x14f654 │ │ │ │ + blcs 0x14f61c │ │ │ │ tstphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 7, cr5, [r2, #-284] @ 0xfffffee4 │ │ │ │ cmnlt r2, r2, lsr #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r2!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bvs 0x92ce18 │ │ │ │ + bvs 0x92cde0 │ │ │ │ movwvs pc, #15106 @ 0x3b02 @ │ │ │ │ fstmiaxle sp!, {d18-d32} @ Deprecated │ │ │ │ @ instruction: 0xf00d4628 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ smlalne pc, r0, r5, r8 @ │ │ │ │ smullscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf8d569e0 │ │ │ │ subseq r7, fp, #132 @ 0x84 │ │ │ │ @ instruction: 0xb1214602 │ │ │ │ svceq 0x00e0f010 │ │ │ │ @@ -127468,240 +127454,240 @@ │ │ │ │ svceq 0x0002f1bb │ │ │ │ sbchi pc, r9, r0 │ │ │ │ svceq 0x0004f1bb │ │ │ │ @ instruction: 0xf1bbd026 │ │ │ │ svclt 0x00080f01 │ │ │ │ eorle r2, r7, r0, ror #1 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x1c8cf94 │ │ │ │ + vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x1c8cf5c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ae22ee │ │ │ │ - bvs 0x94c064 │ │ │ │ + bvs 0x94c02c │ │ │ │ @ instruction: 0xd1b92a01 │ │ │ │ stmibvs r1!, {r0, r1, r2, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf001fa47 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ stmdbcs r2, {r1, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ svccc 0x0001d1be │ │ │ │ ldmle fp!, {r0, r8, r9, sl, fp, sp} │ │ │ │ stmibvs r2!, {r0, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1b62a02 │ │ │ │ ldreq r6, [r2, r2, lsr #18] │ │ │ │ @ instruction: 0xe7a5d5b3 │ │ │ │ svclt 0x000c2802 │ │ │ │ mulcc r2, r8, ip │ │ │ │ - blx 0xff44aa6a │ │ │ │ + blx 0xff3caa32 │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ @ instruction: 0xf0964307 │ │ │ │ strmi pc, [r2], r9, asr #24 │ │ │ │ mcrr2 0, 9, pc, r6, cr6 @ │ │ │ │ strmi r6, [r1], -r2, ror #16 │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xffe4aa7e │ │ │ │ + blx 0xffdcaa46 │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldrbmi r9, [r3], r4, lsl #2 │ │ │ │ smladxls r0, r0, r0, lr │ │ │ │ ldrbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d2030f │ │ │ │ - @ instruction: 0xf8d4fbd5 │ │ │ │ + @ instruction: 0xf8d4fbd3 │ │ │ │ stmiavs r1!, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0x46524630 │ │ │ │ - ldc2l 7, cr15, [lr, #-904]! @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [r0, #904]! @ 0x388 │ │ │ │ svceq 0x0001f1ba │ │ │ │ suble r4, r6, r2, lsl #12 │ │ │ │ svceq 0x0002f1ba │ │ │ │ @ instruction: 0xf1bad03d │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf09c6819 │ │ │ │ stmibvs r2!, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1094640 │ │ │ │ @ instruction: 0xf0270901 │ │ │ │ - blx 0x14eb24 │ │ │ │ - bvs 0x9893b0 │ │ │ │ + blx 0x14eaec │ │ │ │ + bvs 0x989378 │ │ │ │ @ instruction: 0xf09a441e │ │ │ │ - blls 0x18c1f4 │ │ │ │ + blls 0x18c1bc │ │ │ │ ldcle 5, cr4, [ip, #-300]! @ 0xfffffed4 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ svceq 0x0000f1ba │ │ │ │ stmibvs r3!, {r0, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr}^ │ │ │ │ andeq pc, r7, #3 │ │ │ │ @ instruction: 0xf7e29305 │ │ │ │ - blls 0x20c114 │ │ │ │ - blcs 0xde3dc │ │ │ │ - blcs 0x140c6c │ │ │ │ - blcs 0xc0c50 │ │ │ │ - blls 0x1c10d4 │ │ │ │ + blls 0x20c164 │ │ │ │ + blcs 0xde3a4 │ │ │ │ + blcs 0x140c34 │ │ │ │ + blcs 0xc0c18 │ │ │ │ + blls 0x1c109c │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ mrrc2 0, 9, pc, ip, cr12 @ │ │ │ │ strbmi r9, [r2], -r0, lsl #14 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfeccab46 │ │ │ │ - blls 0x1c6b24 │ │ │ │ + blx 0xfec4ab0e │ │ │ │ + blls 0x1c6aec │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r8, #-624] @ 0xfffffd90 │ │ │ │ - blls 0x1c6b18 │ │ │ │ + blls 0x1c6ae0 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [lr, #-624] @ 0xfffffd90 │ │ │ │ - blls 0x1c6b0c │ │ │ │ + blls 0x1c6ad4 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r0], {156} @ 0x9c │ │ │ │ - blls 0x1c6bac │ │ │ │ + blls 0x1c6b74 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r2], {156} @ 0x9c │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs pc, {r0, r1, r3, r4, r7, r9, sl, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - stc2l 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ + ldc2l 7, cr15, [ip], #1020 @ 0x3fc │ │ │ │ str r2, [ip, -r1] │ │ │ │ - bcs 0x1670d4 │ │ │ │ + bcs 0x16709c │ │ │ │ svcge 0x0015f47f │ │ │ │ andcc lr, r1, r6, lsl #14 │ │ │ │ - blx 0xd4aba2 │ │ │ │ + blx 0xccab6a │ │ │ │ vabd.s8 q15, , q9 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x44d11c │ │ │ │ + vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x44d0e4 │ │ │ │ @ instruction: 0x46502236 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldc2 1, cr15, [sl], {174} @ 0xae │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x30d134 │ │ │ │ + vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x30d0fc │ │ │ │ andls r2, r0, pc, asr r2 │ │ │ │ ldc2 1, cr15, [r0], {174} @ 0xae │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x14d148 │ │ │ │ + vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x14d110 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ae22c2 │ │ │ │ svclt 0x0000fc85 │ │ │ │ - eorseq sl, r3, r0, asr r2 │ │ │ │ - eorseq sl, r3, r8, ror r2 │ │ │ │ - eorseq sl, r3, r4, ror #4 │ │ │ │ + eorseq sl, r3, r0, lsl r2 │ │ │ │ + eorseq sl, r3, r8, lsr r2 │ │ │ │ + eorseq sl, r3, r4, lsr #4 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebe3ebc │ │ │ │ + bl 0xfebe3e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ tstmi r9, #0, 6 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ strbeq sp, [fp], r1, lsl #2 │ │ │ │ stmiavs r3!, {r0, r3, sl, ip, lr, pc} │ │ │ │ - blx 0xfeddcd44 │ │ │ │ + blx 0xfeddcd0c │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182900 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00d81f0 │ │ │ │ - stmiblt r0, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ stmdavs r6!, {r0, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ - blx 0xfebc8f8e │ │ │ │ + blx 0xfebc8f56 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - strbmi pc, [r1], -r7, lsr #25 @ │ │ │ │ + strbmi pc, [r1], -r9, asr #25 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ stc2l 0, cr15, [r2], {154} @ 0x9a │ │ │ │ @ instruction: 0xf0966864 │ │ │ │ ldmdavs pc!, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - @ instruction: 0x4639fc99 │ │ │ │ + @ instruction: 0x4639fcbb │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ ldc2 0, cr15, [r4], #616 @ 0x268 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3f7c │ │ │ │ + bl 0xfebe3f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpmi 15, 1, cr0, cr8, cr8, {7} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r7, r8, fp, ip, lr}^ │ │ │ │ msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - blx 0xe49004 │ │ │ │ + blx 0xe48fcc │ │ │ │ vpmax.s8 d20, d7, d15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf6436812 │ │ │ │ vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ ldmdavs r8, {r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - blx 0x144902c │ │ │ │ + blx 0x1448ff4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r8, ip, asr #3 │ │ │ │ - addeq r3, r8, r6, lsr #3 │ │ │ │ + addeq r3, r8, r4, lsl #4 │ │ │ │ + ldrdeq r3, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe3ff4 │ │ │ │ + bl 0xfebe3fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550dbc │ │ │ │ + blmi 0x550d84 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orrsne pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x84908c │ │ │ │ + blx 0x849054 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r3, r8, r6, asr r1 │ │ │ │ + addeq r3, r8, lr, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe4054 │ │ │ │ + bl 0xfebe401c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550e1c │ │ │ │ + blmi 0x550de4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @@ -127713,23 +127699,23 @@ │ │ │ │ @ instruction: 0xf9eef097 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - strdeq r3, [r8], r6 │ │ │ │ + addeq r3, r8, lr, lsr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe40b4 │ │ │ │ + bl 0xfebe407c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf09d4614 │ │ │ │ - blmi 0x50b5e0 │ │ │ │ + blmi 0x50b5a8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrmi r9, [sp], #-1025 @ 0xfffffbff │ │ │ │ stmdavs r9, {r1, r3, r4, r7, r8, fp, ip} │ │ │ │ @@ -127739,19 +127725,19 @@ │ │ │ │ @ instruction: 0xf0976808 │ │ │ │ @ instruction: 0xb002f9b9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r3, r8, r0, lsl #1 │ │ │ │ + strheq r3, [r8], r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe411c │ │ │ │ + bl 0xfebe40e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6d0ea4 │ │ │ │ + blmi 0x6d0e6c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ vmax.s8 d20, d3, d13 │ │ │ │ vmla.f d19, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ @@ -127769,24 +127755,24 @@ │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ @ instruction: 0xf97cf097 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r3, r8, r6, lsr #32 │ │ │ │ - addeq r3, r8, r6 │ │ │ │ + addeq r3, r8, lr, asr r0 │ │ │ │ + addeq r3, r8, lr, lsr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4198 │ │ │ │ + bl 0xfebe4160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf0964604 │ │ │ │ strmi pc, [r5], -r9, lsl #20 │ │ │ │ - blx 0x249208 │ │ │ │ + blx 0x2491d0 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf09c4628 │ │ │ │ ldrtmi pc, [r2], -r7, lsr #16 @ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ stc2l 0, cr15, [sl, #-636]! @ 0xfffffd84 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @@ -127801,1110 +127787,1110 @@ │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf93cf097 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r2, r8, r2, lsl #31 │ │ │ │ + @ instruction: 0x00882fba │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4214 │ │ │ │ + bl 0xfebe41dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ vpmin.s8 d31, d7, d19 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bd68 │ │ │ │ + blls 0x38bd30 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ @ instruction: 0xf2c044f9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1a49300 │ │ │ │ + blx 0x1a492c8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4278 │ │ │ │ + bl 0xfebe4240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ vpmax.s8 d31, d7, d1 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bd04 │ │ │ │ + blls 0x38bccc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ vmov.i32 , #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xdc9364 │ │ │ │ + blx 0xdc932c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe42dc │ │ │ │ + bl 0xfebe42a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bca0 │ │ │ │ + blls 0x38bc68 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ vaddhn.i16 d21, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1493c8 │ │ │ │ + blx 0x149390 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4340 │ │ │ │ + bl 0xfebe4308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ vmul.i8 d31, d23, d13 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bc3c │ │ │ │ + blls 0x38bc04 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ vaddhn.i16 d22, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf9d0f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe43a4 │ │ │ │ + bl 0xfebe436c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bbd8 │ │ │ │ + blls 0x38bba0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ vmov.i32 q11, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf99ef0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4408 │ │ │ │ + bl 0xfebe43d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ vmul.i8 d31, d7, d25 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bb74 │ │ │ │ + blls 0x38bb3c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ @ instruction: 0xf2c064b1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf96cf0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe446c │ │ │ │ + bl 0xfebe4434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ vmla.i8 d31, d7, d7 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bb10 │ │ │ │ + blls 0x38bad8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ vaddhn.i16 d23, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf93af0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe44d0 │ │ │ │ + bl 0xfebe4498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ vtst.8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38baac │ │ │ │ + blls 0x38ba74 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ vmls.i d23, d0, d1[4] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf908f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4534 │ │ │ │ + bl 0xfebe44fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ vadd.i8 d31, d23, d19 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38ba48 │ │ │ │ + blls 0x38ba10 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ @ instruction: 0xf2c074b9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf8d6f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4598 │ │ │ │ + bl 0xfebe4560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ vtst.8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b9e4 │ │ │ │ + blls 0x38b9ac │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vmov.i32 d16, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf8a4f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe45fc │ │ │ │ + bl 0xfebe45c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ vtst.8 d31, d7, d31 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b980 │ │ │ │ + blls 0x38b948 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vmls.i d16, d0, d1[6] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf872f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4660 │ │ │ │ + bl 0xfebe4628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ vadd.i8 d31, d7, d13 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b91c │ │ │ │ + blls 0x38b8e4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vmls.i d16, d16, d1[0] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf840f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe46c4 │ │ │ │ + bl 0xfebe468c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vrecps.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b8b8 │ │ │ │ + blls 0x38b880 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vmov.i32 d17, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf80ef0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4728 │ │ │ │ + bl 0xfebe46f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vmax.f32 d31, d23, d25 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b854 │ │ │ │ + blls 0x38b81c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vmvn.i32 , #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xffdcf0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe478c │ │ │ │ + bl 0xfebe4754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vrecps.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b7f0 │ │ │ │ + blls 0x38b7b8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vmls.i d17, d16, d1[2] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xffaaf0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe47f0 │ │ │ │ + bl 0xfebe47b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vmax.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b78c │ │ │ │ + blls 0x38b754 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vaddhn.i16 d18, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xff78f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4854 │ │ │ │ + bl 0xfebe481c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vrecps.f32 d31, d7, d3 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b728 │ │ │ │ + blls 0x38b6f0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vmvn.i32 q9, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xff46f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe48b8 │ │ │ │ + bl 0xfebe4880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vceq.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d6c4 │ │ │ │ + blls 0x38d68c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ @ instruction: 0xf2c024d1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xff14f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe491c │ │ │ │ + bl 0xfebe48e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vceq.f32 d31, d23, d31 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d660 │ │ │ │ + blls 0x38d628 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vaddhn.i16 d19, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ cdp2 0, 14, cr15, cr2, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4980 │ │ │ │ + bl 0xfebe4948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ @ instruction: 0xf247fe7d │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d5fc │ │ │ │ + blls 0x38d5c4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vaddhn.i16 d19, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ cdp2 0, 11, cr15, cr0, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe49e4 │ │ │ │ + bl 0xfebe49ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vceq.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d598 │ │ │ │ + blls 0x38d560 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ @ instruction: 0xf2c034d9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ cdp2 0, 7, cr15, cr14, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4a48 │ │ │ │ + bl 0xfebe4a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ @ instruction: 0xf247fe19 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d534 │ │ │ │ + blls 0x38d4fc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vmvn.i32 d20, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ cdp2 0, 4, cr15, cr12, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4aac │ │ │ │ + bl 0xfebe4a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vadd.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d4d0 │ │ │ │ + blls 0x38d498 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vaddhn.i16 d20, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ cdp2 0, 1, cr15, cr10, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4b10 │ │ │ │ + bl 0xfebe4ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vmla.f32 d31, d23, d21 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d46c │ │ │ │ + blls 0x38d434 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vmls.i d20, d16, d1[4] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ stc2l 0, cr15, [r8, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4b74 │ │ │ │ + bl 0xfebe4b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vadd.f32 d31, d23, d3 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d408 │ │ │ │ + blls 0x38d3d0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vmvn.i32 d21, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ ldc2 0, cr15, [r6, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4bd8 │ │ │ │ + bl 0xfebe4ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vmla.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d3a4 │ │ │ │ + blls 0x38d36c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ @ instruction: 0xf2c05491 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ stc2 0, cr15, [r4, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4c3c │ │ │ │ + bl 0xfebe4c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vmla.f32 d31, d7, d15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d340 │ │ │ │ + blls 0x38d308 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vmls.i d21, d16, d1[6] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ ldc2l 0, cr15, [r2, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4ca0 │ │ │ │ + bl 0xfebe4c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ sha1c.32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d2dc │ │ │ │ + blls 0x38d2a4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vmls.i d22, d0, d1[0] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ stc2 0, cr15, [r0, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4d04 │ │ │ │ + bl 0xfebe4ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vfma.f32 d31, d23, d27 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d278 │ │ │ │ + blls 0x38d240 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ @ instruction: 0xf2c06499 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ stc2l 0, cr15, [lr], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4d68 │ │ │ │ + bl 0xfebe4d30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ @ instruction: 0xf247fc89 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d214 │ │ │ │ + blls 0x38d1dc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ @ instruction: 0xf2c064f1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ ldc2 0, cr15, [ip], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4dcc │ │ │ │ + bl 0xfebe4d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vfma.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d1b0 │ │ │ │ + blls 0x38d178 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vmls.i d23, d0, d1[2] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ stc2 0, cr15, [sl], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4e30 │ │ │ │ + bl 0xfebe4df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ @ instruction: 0xf247fc25 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d14c │ │ │ │ + blls 0x38d114 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ vaddhn.i16 d23, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ mrrc2 0, 10, pc, r8, cr8 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4e94 │ │ │ │ + bl 0xfebe4e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vpadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d0e8 │ │ │ │ + blls 0x38d0b0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ @ instruction: 0xf2c074f9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ stc2 0, cr15, [r6], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4ef8 │ │ │ │ + bl 0xfebe4ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vqdmulh.s , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d084 │ │ │ │ + blls 0x38d04c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ vmov.i32 q8, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xffdc9fe2 │ │ │ │ + blx 0xffdc9faa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4f5c │ │ │ │ + bl 0xfebe4f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vqdmulh.s d31, d23, d15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d020 │ │ │ │ + blls 0x38cfe8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ vaddhn.i16 d16, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff14a046 │ │ │ │ + blx 0xff14a00e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4fc0 │ │ │ │ + bl 0xfebe4f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vpadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cfbc │ │ │ │ + blls 0x38cf84 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ vaddhn.i16 d17, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe4ca0aa │ │ │ │ + blx 0xfe4ca072 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5024 │ │ │ │ + bl 0xfebe4fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vqdmulh.s d31, d7, d27 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cf58 │ │ │ │ + blls 0x38cf20 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ vmov.i32 , #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x184a10e │ │ │ │ + blx 0x184a0d6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5088 │ │ │ │ + bl 0xfebe5050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vpmin.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cef4 │ │ │ │ + blls 0x38cebc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ @ instruction: 0xf2c014b1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xbca172 │ │ │ │ + blx 0xbca13a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe50ec │ │ │ │ + bl 0xfebe50b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vpmax.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ce90 │ │ │ │ + blls 0x38ce58 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ vaddhn.i16 d18, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfff4a1d4 │ │ │ │ + blx 0xfff4a19c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5150 │ │ │ │ + bl 0xfebe5118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vpmin.s8 d31, d23, d5 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ce2c │ │ │ │ + blls 0x38cdf4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ vmls.i d18, d0, d1[4] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff2ca238 │ │ │ │ + blx 0xff2ca200 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe51b4 │ │ │ │ + bl 0xfebe517c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vpmax.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cdc8 │ │ │ │ + blls 0x38cd90 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ @ instruction: 0xf2c024b9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe64a29c │ │ │ │ + blx 0xfe64a264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5218 │ │ │ │ + bl 0xfebe51e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vpmin.s8 d31, d7, d17 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cd64 │ │ │ │ + blls 0x38cd2c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ vmov.i32 d19, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x19ca300 │ │ │ │ + blx 0x19ca2c8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe527c │ │ │ │ + bl 0xfebe5244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cd00 │ │ │ │ + blls 0x38ccc8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ vmls.i d19, d0, d1[6] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xd4a364 │ │ │ │ + blx 0xd4a32c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe52e0 │ │ │ │ + bl 0xfebe52a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cc9c │ │ │ │ + blls 0x38cc64 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ vmls.i d19, d16, d1[0] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xca3c8 │ │ │ │ + blx 0xca390 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -128918,16 +128904,16 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf992f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ vpmax.s8 d31, d26, d27 │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x311250 │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x311218 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-112 @ 0xffffff90 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf9c2f0a8 │ │ │ │ @@ -128949,16 +128935,16 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf954f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ vpmax.s8 , q5, │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x3112cc │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x311294 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-128 @ 0xffffff80 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf984f0a8 │ │ │ │ @@ -128980,16 +128966,16 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf916f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ vpmax.s8 d31, d10, d31 │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x311348 │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x311310 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-144 @ 0xffffff70 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf946f0a8 │ │ │ │ @@ -129011,16 +128997,16 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8d8f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ vmul.i8 , q13, │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x3113c4 │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x31138c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-160 @ 0xffffff60 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf908f0a8 │ │ │ │ @@ -129042,16 +129028,16 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf89af095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ vmul.i8 d31, d26, d19 │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x311440 │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x311408 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-176 @ 0xffffff50 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8caf0a8 │ │ │ │ @@ -129073,16 +129059,16 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf85cf095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ vmul.i8 , q5, │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x3114bc │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x311484 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-192 @ 0xffffff40 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf88cf0a8 │ │ │ │ @@ -129104,16 +129090,16 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf81ef095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ vmul.i8 d31, d10, d23 │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x311538 │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x311500 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-208 @ 0xffffff30 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf84ef0a8 │ │ │ │ @@ -129135,16 +129121,16 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xffe0f094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ vtst.8 , q13, │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x3115b4 │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x31157c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-224 @ 0xffffff20 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf810f0a8 │ │ │ │ @@ -129166,16 +129152,16 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xffa2f094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ vtst.8 d31, d26, d27 │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x311630 │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x3115f8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-240 @ 0xffffff10 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xffd2f0a7 │ │ │ │ @@ -129197,16 +129183,16 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xff64f094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ vtst.8 , q5, │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x3116ac │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x311674 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xff94f0a7 │ │ │ │ @@ -129228,16 +129214,16 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xff26f094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ vtst.8 d31, d10, d31 │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x311728 │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x3116f0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-272 @ 0xfffffef0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xff56f0a7 │ │ │ │ @@ -129259,16 +129245,16 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ mcr2 0, 7, pc, cr8, cr4, {4} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ vadd.i8 d31, d10, d1 │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x3117a4 │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x31176c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-288 @ 0xfffffee0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xff18f0a7 │ │ │ │ @@ -129290,22 +129276,22 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ mcr2 0, 5, pc, cr10, cr4, {4} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ vmax.f32 , q13, │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x311820 │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x3117e8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-304 @ 0xfffffed0 │ │ │ │ - strvc pc, [ip], #1612 @ 0x64c │ │ │ │ + strbvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ cdp2 0, 13, cr15, cr6, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -129323,22 +129309,22 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ mcr2 0, 3, pc, cr8, cr4, {4} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ vmax.f32 d31, d26, d1 │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x3118a4 │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x31186c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-320 @ 0xfffffec0 │ │ │ │ - strvc pc, [ip], #1612 @ 0x64c │ │ │ │ + strbvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ cdp2 0, 9, cr15, cr4, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -129356,21 +129342,21 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ mcr2 0, 1, pc, cr6, cr4, {4} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ vrecps.f32 d31, d10, d31 │ │ │ │ - vqdmulh.s d19, d0, d0[3] │ │ │ │ - blls 0x311928 │ │ │ │ + vmull.s8 , d0, d12 │ │ │ │ + blls 0x3118f0 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvc pc, [ip], #1612 @ 0x64c │ │ │ │ + strbvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ cdp2 0, 5, cr15, cr4, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -129388,21 +129374,21 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ stc2l 0, cr15, [r6, #592]! @ 0x250 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ @ instruction: 0xf24afeff │ │ │ │ - vmov.i32 , #3327 @ 0x00000cff │ │ │ │ - blls 0x3119a8 │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x311970 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvc pc, [ip], #1612 @ 0x64c │ │ │ │ + strbvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ cdp2 0, 1, cr15, cr4, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -129420,21 +129406,21 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ stc2 0, cr15, [r6, #592]! @ 0x250 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ @ instruction: 0xf24afebf │ │ │ │ - vqdmulh.s d19, d0, d0[3] │ │ │ │ - blls 0x311a28 │ │ │ │ + vmull.s8 , d0, d12 │ │ │ │ + blls 0x3119f0 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvc pc, [ip], #1612 @ 0x64c │ │ │ │ + strbvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ ldc2l 0, cr15, [r4, #668] @ 0x29c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -129452,21 +129438,21 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ stc2l 0, cr15, [r6, #-592]! @ 0xfffffdb0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ @ instruction: 0xf24afe7f │ │ │ │ - vmov.i32 , #3327 @ 0x00000cff │ │ │ │ - blls 0x311aa8 │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x311a70 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvc pc, [ip], #1612 @ 0x64c │ │ │ │ + strbvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ ldc2 0, cr15, [r4, #668] @ 0x29c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -129484,21 +129470,21 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ stc2 0, cr15, [r6, #-592]! @ 0xfffffdb0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ @ instruction: 0xf24afe3f │ │ │ │ - vqdmulh.s d19, d0, d0[3] │ │ │ │ - blls 0x311b28 │ │ │ │ + vmull.s8 , d0, d12 │ │ │ │ + blls 0x311af0 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvc pc, [ip], #1612 @ 0x64c │ │ │ │ + strbvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ ldc2l 0, cr15, [r4, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -129516,21 +129502,21 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ stc2l 0, cr15, [r6], #592 @ 0x250 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ vmla.f32 , q13, │ │ │ │ - vmov.i32 , #3327 @ 0x00000cff │ │ │ │ - blls 0x311ba8 │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x311b70 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvc pc, [ip], #1612 @ 0x64c │ │ │ │ + strbvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ ldc2 0, cr15, [r4, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -129548,22 +129534,22 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ stc2 0, cr15, [r6], #592 @ 0x250 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ vmla.f32 d31, d26, d31 │ │ │ │ - vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - blls 0x311c28 │ │ │ │ + @ instruction: 0xf2c01cdc │ │ │ │ + blls 0x311bf0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-336 @ 0xfffffeb0 │ │ │ │ - strvc pc, [ip], #1612 @ 0x64c │ │ │ │ + strbvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ ldc2l 0, cr15, [r2], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -129581,21 +129567,21 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ stc2l 0, cr15, [r4], #-592 @ 0xfffffdb0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ vmla.f32 , q5, │ │ │ │ - vqdmulh.s d19, d0, d0[7] │ │ │ │ - blls 0x311cac │ │ │ │ + vmull.s8 , d0, d28 │ │ │ │ + blls 0x311c74 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvc pc, [ip], #1612 @ 0x64c │ │ │ │ + strbvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ ldc2 0, cr15, [r2], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -129613,21 +129599,21 @@ │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ stc2 0, cr15, [r4], #-592 @ 0xfffffdb0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ vmla.f32 d31, d10, d29 │ │ │ │ - vqdmulh.s d19, d0, d0[7] │ │ │ │ - blls 0x311d2c │ │ │ │ + vmull.s8 , d0, d28 │ │ │ │ + blls 0x311cf4 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvc pc, [ip], #1612 @ 0x64c │ │ │ │ + strbvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2276 @ 0xfffff71c │ │ │ │ mrrc2 0, 10, pc, r2, cr7 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -129639,27 +129625,27 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xff9caf16 │ │ │ │ + blx 0xff9caede │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ vfma.f32 , q13, │ │ │ │ - vqdmulh.s d19, d0, d0[7] │ │ │ │ - blls 0x311dac │ │ │ │ + vmull.s8 , d0, d28 │ │ │ │ + blls 0x311d74 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvc pc, [ip], #1612 @ 0x64c │ │ │ │ + strbvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ ldc2 0, cr15, [r2], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -129671,30 +129657,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xfe9caf96 │ │ │ │ + blx 0xfe9caf5e │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ vfma.f32 d31, d26, d29 │ │ │ │ - vqdmulh.s d19, d0, d0[7] │ │ │ │ - blls 0x311e2c │ │ │ │ + vmull.s8 , d0, d28 │ │ │ │ + blls 0x311df4 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvc pc, [ip], #1612 @ 0x64c │ │ │ │ + strbvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - blx 0xff54b01e │ │ │ │ + blx 0xff54afe6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -129711,60 +129697,60 @@ │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r1], sl, lsl #6 │ │ │ │ @ instruction: 0xb1a7d415 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #21 │ │ │ │ @ instruction: 0xf00bd40d │ │ │ │ - ldmiblt r8, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmiavs r6!, {r0, r2, r5, fp, sp, lr}^ │ │ │ │ - blx 0xff5cb064 │ │ │ │ + blx 0xff5cb02c │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ eorsle r2, r4, r1, lsl #28 │ │ │ │ tstpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - @ instruction: 0xf094fc51 │ │ │ │ + @ instruction: 0xf094fc73 │ │ │ │ vpmax.s8 , , │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ pkhbtmi r2, r0, r5, lsl #21 │ │ │ │ @ instruction: 0xf0942500 │ │ │ │ strmi pc, [r6], -r1, asr #21 │ │ │ │ stmdavs r1!, {r1, r2, r4, sp, lr, pc}^ │ │ │ │ - mcrr2 7, 14, pc, r2, cr0 @ │ │ │ │ + stc2l 7, cr15, [r4], #-896 @ 0xfffffc80 │ │ │ │ stmiavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - ldc2 7, cr15, [ip], #-896 @ 0xfffffc80 │ │ │ │ + mrrc2 7, 14, pc, lr, cr0 @ │ │ │ │ strbmi r9, [fp], -r0, lsl #12 │ │ │ │ @ instruction: 0xf8da4642 │ │ │ │ ldrtmi r1, [r0], -r0 │ │ │ │ @ instruction: 0x462a47b8 │ │ │ │ stmiavs r1!, {r0, r8, sl, ip, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - ldc2 7, cr15, [sl], #896 @ 0x380 │ │ │ │ + ldc2l 7, cr15, [ip], {224} @ 0xe0 │ │ │ │ movwcs r6, #10529 @ 0x2921 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -sp @ │ │ │ │ movwcs lr, #10159 @ 0x27af │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [ip], {224} @ 0xe0 │ │ │ │ + ldc2 7, cr15, [lr], #-896 @ 0xfffffc80 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - blx 0xfe54b0e8 │ │ │ │ + blx 0xfe54b0b0 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ ldc2 0, cr15, [ip, #-608] @ 0xfffffda0 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ @ instruction: 0x462afefb │ │ │ │ @@ -129794,57 +129780,57 @@ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #2228224 @ 0x220000 │ │ │ │ ldrle r0, [r4], #-1753 @ 0xfffff927 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [ip], #-2010 @ 0xfffff826 │ │ │ │ - ldc2l 0, cr15, [r6], #-44 @ 0xffffffd4 │ │ │ │ + stc2 0, cr15, [r0], {11} │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldrdhi pc, [ip], -r4 │ │ │ │ - blx 0xc4b1b0 │ │ │ │ + blx 0xc4b178 │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf005d031 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0xfeb4cef6 │ │ │ │ - blx 0x94b1c8 │ │ │ │ + blx 0xff3ccebe │ │ │ │ + blx 0x94b190 │ │ │ │ strmi r2, [r0], r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - strbmi pc, [sl], -r1, lsr #23 @ │ │ │ │ + strbmi pc, [sl], -r3, asr #23 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldrhlt r4, [lr, #-120] @ 0xffffff88 │ │ │ │ - blx 0x5cb1e4 │ │ │ │ + blx 0x5cb1ac │ │ │ │ strmi r6, [r2], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ - blx 0xfe5ccf22 │ │ │ │ + blx 0xfee4ceea │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - stmdbvs r1!, {r0, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -r9 │ │ │ │ movwcs lr, #10162 @ 0x27b2 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1eccf5a │ │ │ │ + blx 0xfe74cf22 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ @ instruction: 0xf9eef094 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ ldc2l 0, cr15, [r8], #-608 @ 0xfffffda0 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @@ -129880,57 +129866,57 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b83f0 │ │ │ │ - @ instruction: 0xb3b8fbcb │ │ │ │ + @ instruction: 0xb3b8fbd5 │ │ │ │ svclt 0x000c2e00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9faf094 │ │ │ │ andscs r9, r2, #16, 22 @ 0x4000 │ │ │ │ - blx 0x120aa6 │ │ │ │ + blx 0x120a6e │ │ │ │ vhsub.s8 d31, d7, d3 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6022395 │ │ │ │ ldmdavs r9, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ - blx 0x44b316 │ │ │ │ + blx 0x44b2de │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - blx 0xffb4d03c │ │ │ │ + blx 0x3cd006 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - ldrtmi pc, [r9], -r5, ror #21 @ │ │ │ │ + ldrtmi pc, [r9], -r7, lsl #22 @ │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - blx 0xff8cd050 │ │ │ │ + blx 0x14d01a │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - @ instruction: 0x4622fadb │ │ │ │ + @ instruction: 0x4622fafd │ │ │ │ @ instruction: 0x46039c11 │ │ │ │ ldrtmi r9, [r1], -r4, lsl #8 │ │ │ │ strtmi r9, [r8], -pc, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strhi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - blx 0x184b394 │ │ │ │ + blx 0x184b35c │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ stcvs 6, cr4, [r1, #-40] @ 0xffffffd8 │ │ │ │ svceq 0x001b694b │ │ │ │ ldrlt sp, [r0, #-77]! @ 0xffffffb3 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ - b 0x1169380 │ │ │ │ + b 0x1169348 │ │ │ │ ldmibvs r3, {r2, r7, sl} │ │ │ │ @ instruction: 0xd1262b01 │ │ │ │ strmi r6, [r4], fp, lsl #23 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mcrrvs 0, 4, sp, fp, cr0 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ @@ -129977,33 +129963,33 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r1, lsl #13 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xacd18c │ │ │ │ + blx 0x134d154 │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0x9cd194 │ │ │ │ + blx 0x124d15c │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , q3 │ │ │ │ orrslt r2, r0, #0 │ │ │ │ @ instruction: 0xf8d96923 │ │ │ │ - blcs 0xd7368 │ │ │ │ + blcs 0xd7330 │ │ │ │ ldcvs 0, cr13, [r3], {68} @ 0x44 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ stmiavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xd12e421a │ │ │ │ @ instruction: 0xf00b4648 │ │ │ │ - mvnlt pc, fp, ror #21 │ │ │ │ + strdlt pc, [r8, #165]! @ 0xa5 │ │ │ │ @ instruction: 0xf6406923 │ │ │ │ @ instruction: 0xf64072e6 │ │ │ │ - blcs 0xed9a4 │ │ │ │ + blcs 0xed96c │ │ │ │ ldrmi fp, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf918f094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ smuadxls r2, r1, sl │ │ │ │ @@ -130038,32 +130024,32 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r4, r1, lsl #13 │ │ │ │ stmvs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4615 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9aef7e0 │ │ │ │ + @ instruction: 0xf9d0f7e0 │ │ │ │ stmdavs r0!, {r1, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf9aaf7e0 │ │ │ │ + @ instruction: 0xf9ccf7e0 │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ biclt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andne lr, r1, #212, 18 @ 0x350000 │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r2], sl, lsl #6 │ │ │ │ @ instruction: 0xb1add416 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #22 │ │ │ │ strbmi sp, [r8], -lr, lsl #8 │ │ │ │ - blx 0x1bcb370 │ │ │ │ + blx 0x1e4b338 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r4, r0 │ │ │ │ @@ -130071,38 +130057,38 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ movwcc r6, #10274 @ 0x2822 │ │ │ │ @ instruction: 0xf1c3d42f │ │ │ │ stmdbcs r1, {r5, r8} │ │ │ │ - blx 0x946830 │ │ │ │ + blx 0x9467f8 │ │ │ │ @ instruction: 0xf009f903 │ │ │ │ teqlt r3, #49152 @ 0xc000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - bvc 0xff5ccc94 │ │ │ │ + bvc 0xff5ccc5c │ │ │ │ andsmi r4, r0, r8, asr #1 │ │ │ │ @ instruction: 0xf7e06020 │ │ │ │ - stmiavs r2!, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ mvnvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bcs 0xe0bb8 │ │ │ │ + bcs 0xe0b80 │ │ │ │ ldrmi fp, [sl], r8, lsl #30 │ │ │ │ @ instruction: 0xf86ef094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ pkhtbmi r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ ldrtmi pc, [r0], -r7, lsl #19 @ │ │ │ │ @ instruction: 0x46224653 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0a78800 │ │ │ │ andcs pc, r1, r9, lsr #17 │ │ │ │ @ instruction: 0xf780e7b6 │ │ │ │ - svclt 0x0000ff21 │ │ │ │ + svclt 0x0000ff3d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #26 │ │ │ │ @ instruction: 0xf414699c │ │ │ │ andsle r0, r1, r0, ror r4 │ │ │ │ @@ -130116,15 +130102,15 @@ │ │ │ │ stmiavs lr!, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, r8, r1, lsl #28 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b8ff0 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf094d051 │ │ │ │ vadd.i8 d31, d7, d23 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ svclt 0x0070ee1d │ │ │ │ strvc pc, [r8, sl, asr #12]! │ │ │ │ @@ -130133,43 +130119,43 @@ │ │ │ │ @ instruction: 0xf093f939 │ │ │ │ strmi pc, [r0], r1, ror #31 │ │ │ │ @ instruction: 0xffaaf093 │ │ │ │ @ instruction: 0xf0934682 │ │ │ │ stmdavs r9!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r2], -r3, lsl #6 │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - @ instruction: 0xf974f7e0 │ │ │ │ + @ instruction: 0xf996f7e0 │ │ │ │ @ instruction: 0x46394b19 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldmdavs r8!, {r8, r9, ip, pc} │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0xf0944452 │ │ │ │ stmdavs r9!, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - blmi 0x4cda24 │ │ │ │ + blmi 0x4cda74 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x1174c0 │ │ │ │ + bl 0x117488 │ │ │ │ movwls r0, #777 @ 0x309 │ │ │ │ - bl 0x12959c │ │ │ │ + bl 0x129564 │ │ │ │ strmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ stmdavs r9!, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7e04632 │ │ │ │ - andcs pc, r1, r1, lsl #19 │ │ │ │ + andcs pc, r1, r3, lsr #19 │ │ │ │ svclt 0x0000e79f │ │ │ │ - ldrdeq r0, [r8], r8 │ │ │ │ - addeq r0, r8, lr, lsr #21 │ │ │ │ + addeq r0, r8, r0, lsl fp │ │ │ │ + addeq r0, r8, r6, ror #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130185,15 +130171,15 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf968f00b │ │ │ │ + @ instruction: 0xf972f00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ vaba.s8 q15, , q9 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ @ instruction: 0xf640ff97 │ │ │ │ ldrdls r7, [r2], -r4 │ │ │ │ @ instruction: 0xf0986839 │ │ │ │ @@ -130209,79 +130195,79 @@ │ │ │ │ @ instruction: 0xf093faf7 │ │ │ │ pkhbtmi pc, r2, r5, lsl #30 @ │ │ │ │ @ instruction: 0xff12f093 │ │ │ │ @ instruction: 0xf0934681 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04683 │ │ │ │ - ldrtmi pc, [r2], -pc, lsl #17 @ │ │ │ │ + @ instruction: 0x4632f8b1 │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e04648 │ │ │ │ - ldrbmi pc, [r9], -r9, lsl #17 @ │ │ │ │ + ldrbmi pc, [r9], -fp, lsr #17 @ │ │ │ │ @ instruction: 0xf0994650 │ │ │ │ - blmi 0xe8ee0c │ │ │ │ + blmi 0xe8edd4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r9, ip, pc}^ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x461a6838 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ stmdavs r9!, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04650 │ │ │ │ - @ instruction: 0x4659f8f7 │ │ │ │ + @ instruction: 0x4659f919 │ │ │ │ andscs r4, r0, #88, 12 @ 0x5800000 │ │ │ │ - blx 0x164b85e │ │ │ │ - bls 0x1622a0 │ │ │ │ + blx 0x164b826 │ │ │ │ + bls 0x162268 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x125954 │ │ │ │ + bl 0x12591c │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x13661c │ │ │ │ + bl 0x1365e4 │ │ │ │ strtmi r0, [r2], #-779 @ 0xfffffcf5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ mcr2 0, 1, pc, cr6, cr4, {4} @ │ │ │ │ stmdavs r9!, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwcs r4, #9816 @ 0x2658 │ │ │ │ - @ instruction: 0xf8daf7e0 │ │ │ │ + @ instruction: 0xf8fcf7e0 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ ldc2l 0, cr15, [r8, #612] @ 0x264 │ │ │ │ vmovls.32 d3[0], r4 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x125a0c │ │ │ │ + bl 0x1259d4 │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x136654 │ │ │ │ + bl 0x13661c │ │ │ │ strtmi r0, [r2], #-778 @ 0xfffffcf6 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ mcr2 0, 0, pc, cr10, cr4, {4} @ │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ ldrbmi r6, [r0], -r9, lsr #16 │ │ │ │ - @ instruction: 0xf8bef7e0 │ │ │ │ + @ instruction: 0xf8e0f7e0 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - blmi 0x44e2e4 │ │ │ │ + blmi 0x44e2ac │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldmdbne sl, {r0, r9, ip, pc} │ │ │ │ andls r4, r0, #1258291200 @ 0x4b000000 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r0, #592]! @ 0x250 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ strbmi r2, [r8], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf8a4f7e0 │ │ │ │ + @ instruction: 0xf8c6f7e0 │ │ │ │ svclt 0x0000e759 │ │ │ │ - umulleq r0, r8, r4, r9 │ │ │ │ + addeq r0, r8, ip, asr #19 │ │ │ │ + addeq r0, r8, lr, lsl #19 │ │ │ │ addeq r0, r8, r6, asr r9 │ │ │ │ addeq r0, r8, lr, lsl r9 │ │ │ │ - addeq r0, r8, r6, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130297,50 +130283,50 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf888f00b │ │ │ │ + @ instruction: 0xf892f00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ vaba.s8 q15, , q9 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ @ instruction: 0xf640feb7 │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ @ instruction: 0xf0976839 │ │ │ │ @ instruction: 0xf093ffd3 │ │ │ │ ldmdavs r9!, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf0996270 │ │ │ │ ldrtmi pc, [r3], -r3, asr #30 @ │ │ │ │ andscs r4, sl, #68157440 @ 0x4100000 │ │ │ │ strbmi r4, [pc], -r0, asr #12 │ │ │ │ - blx 0x74b9ac │ │ │ │ + blx 0x74b974 │ │ │ │ mrc2 0, 1, pc, cr8, cr3, {4} │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r3], r2, lsl #6 │ │ │ │ - @ instruction: 0xffb8f7df │ │ │ │ + @ instruction: 0xffdaf7df │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vshr.s64 q10, q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-148 @ 0xffffff6c │ │ │ │ andls r6, r2, #1769472 @ 0x1b0000 │ │ │ │ - bl 0x125ab8 │ │ │ │ - bl 0x1103a0 │ │ │ │ + bl 0x125a80 │ │ │ │ + bl 0x110368 │ │ │ │ strbmi r0, [sl], #-264 @ 0xfffffef8 │ │ │ │ andls r9, r0, #1073741824 @ 0x40000000 │ │ │ │ ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ stmdavs r0, {r0, r3, r7, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r2, #-592]! @ 0xfffffdb0 │ │ │ │ mrc2 0, 0, pc, cr8, cr3, {4} │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r2], r2, lsl #6 │ │ │ │ - @ instruction: 0xff98f7df │ │ │ │ + @ instruction: 0xffbaf7df │ │ │ │ @ instruction: 0x46494b34 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ ldmpl r2, {}^ @ │ │ │ │ vmlaeq.f64 d14, d10, d2 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd4673 │ │ │ │ @@ -130350,53 +130336,53 @@ │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ @ instruction: 0x465afa11 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf8eef098 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4658461a │ │ │ │ - @ instruction: 0xff74f7df │ │ │ │ - bls 0x122470 │ │ │ │ + @ instruction: 0xff96f7df │ │ │ │ + bls 0x122438 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ @ instruction: 0xf8cd0000 │ │ │ │ ldmpl r2, {r2, r3, ip, pc}^ │ │ │ │ movweq lr, #47874 @ 0xbb02 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf094461a │ │ │ │ @ instruction: 0xf093fd31 │ │ │ │ stmdavs r9!, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r3, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7df4681 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7df2302 │ │ │ │ - blmi 0x58f79c │ │ │ │ + blmi 0x58f7ec │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ stmdbls r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x165b80 │ │ │ │ + bl 0x165b48 │ │ │ │ andls r0, r1, #8, 4 @ 0x80000000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ ldrmi r4, [sl], -fp, asr #8 │ │ │ │ @ instruction: 0xf0946808 │ │ │ │ @ instruction: 0x4649fd13 │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0xf9cef098 │ │ │ │ @ instruction: 0x4649465a │ │ │ │ @ instruction: 0xf0984648 │ │ │ │ stmdavs r9!, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7df4648 │ │ │ │ - @ instruction: 0xe752ffbd │ │ │ │ + smmls r2, pc, pc, pc @ │ │ │ │ + addeq r0, r8, sl, lsr #16 │ │ │ │ strdeq r0, [r8], r2 │ │ │ │ - @ instruction: 0x008807ba │ │ │ │ - addeq r0, r8, r2, ror r7 │ │ │ │ - addeq r0, r8, lr, lsr #14 │ │ │ │ + addeq r0, r8, sl, lsr #15 │ │ │ │ + addeq r0, r8, r6, ror #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ tstcs r0, #180, 20 @ 0xb4000 │ │ │ │ orrvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ andmi fp, fp, sl, lsl #1 │ │ │ │ @@ -130413,189 +130399,189 @@ │ │ │ │ vst4.32 {d24-d27}, [pc], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ mvnhi pc, #0 │ │ │ │ orrhi pc, r2, r0, lsl #4 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - rschi pc, r2, #1 │ │ │ │ + rschi pc, r4, #1 │ │ │ │ subshi pc, r7, #64, 4 │ │ │ │ svcvs 0x0030f5b3 │ │ │ │ - addshi pc, r9, #1 │ │ │ │ + addshi pc, sl, #1 │ │ │ │ strhi pc, [lr, #-512]! @ 0xfffffe00 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - rscshi pc, fp, #1 │ │ │ │ + rscshi pc, sp, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - rschi pc, r3, #1 │ │ │ │ + rschi pc, r5, #1 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ stmdage r4, {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ - @ instruction: 0xff96f7fc │ │ │ │ - blcs 0x17652c │ │ │ │ + @ instruction: 0xffa6f7fc │ │ │ │ + blcs 0x1764f4 │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - subs pc, r5, r9, lsr #20 │ │ │ │ + subs pc, r5, r5, asr #20 │ │ │ │ vrshr.s8 d18, d0, #1 │ │ │ │ addsmi r2, r3, #128, 4 │ │ │ │ @ instruction: 0xf011d14f │ │ │ │ @ instruction: 0xf0400280 │ │ │ │ addeq r8, lr, #-1073741819 @ 0xc0000005 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ addne pc, r0, #285212672 @ 0x11000000 │ │ │ │ strbhi pc, [r3], #-64 @ 0xffffffc0 @ │ │ │ │ @ instruction: 0xf1400321 │ │ │ │ vst2.16 {d24-d27}, [pc :64], r5 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r1, r3, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ - ldrthi pc, [r3], #-3 @ │ │ │ │ + ldrthi pc, [r5], #-3 @ │ │ │ │ ldrbhi pc, [lr, -r0, lsl #4] @ │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - ldrbhi pc, [r8, #-3]! @ │ │ │ │ - ldrhi pc, [r2, #513] @ 0x201 │ │ │ │ + ldrbhi pc, [sl, #-3]! @ │ │ │ │ + ldrhi pc, [r4, #513] @ 0x201 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - rscshi pc, sl, #3 │ │ │ │ - movwhi pc, #49666 @ 0xc202 @ │ │ │ │ + rscshi pc, ip, #3 │ │ │ │ + movwhi pc, #57858 @ 0xe202 @ │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - stmdaeq r2!, {r1, r2, r4, r8, r9, pc}^ │ │ │ │ + stmdaeq r2!, {r3, r4, r8, r9, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe2cd994 │ │ │ │ + blx 0xfe9cd95c │ │ │ │ svcge 0x0004e008 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff80f7fc │ │ │ │ + @ instruction: 0xff8ef7fc │ │ │ │ @ instruction: 0xf14001e4 │ │ │ │ @ instruction: 0x200082be │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bicshi pc, r6, r4, asr #32 │ │ │ │ + bicshi pc, r8, r4, asr #32 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ movtne pc, #1025 @ 0x401 @ │ │ │ │ @ instruction: 0xf5b32600 │ │ │ │ rsbsle r1, r0, r0, asr #30 │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ @ instruction: 0xf5b3d0db │ │ │ │ vmax.f32 q3, q8, q12 │ │ │ │ @ instruction: 0xf5b38159 │ │ │ │ @ instruction: 0xf0017f50 │ │ │ │ - vmax.s8 q4, q0, q3 │ │ │ │ + vmax.s8 q4, q0, q4 │ │ │ │ @ instruction: 0xf5b38207 │ │ │ │ @ instruction: 0xf0027fa0 │ │ │ │ - vhadd.s8 d8, d0, d15 │ │ │ │ - blcs 0x10b12cc │ │ │ │ - strhi pc, [r3], r1 │ │ │ │ + vqadd.s8 d8, d0, d1 │ │ │ │ + blcs 0x10b1294 │ │ │ │ + strhi pc, [r5], r1 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - ldrbhi pc, [r6], -r1 @ │ │ │ │ + ldrbhi pc, [r8], -r1 @ │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xff20f7fc │ │ │ │ + @ instruction: 0xff30f7fc │ │ │ │ @ instruction: 0xf8d59a07 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ - ldrbhi pc, [r0, #258] @ 0x102 @ │ │ │ │ + ldrbhi pc, [r2, #258] @ 0x102 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x8fa54 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x8fa1c @ │ │ │ │ ldrbeq r2, [r8, #1034] @ 0x40a │ │ │ │ vqrshl.s8 d29, d23, d26 │ │ │ │ - vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ - bl 0x150730 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ + bl 0x1506f8 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #5 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8d24400 │ │ │ │ @ instruction: 0xf8d23200 │ │ │ │ @ instruction: 0xf7fc2210 │ │ │ │ - str pc, [r7, pc, asr #18]! │ │ │ │ + str pc, [r7, fp, ror #18]! │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ vcgt.s8 d8, d0, d24 │ │ │ │ @ instruction: 0xf5b380e1 │ │ │ │ @ instruction: 0xf0016f00 │ │ │ │ - vcge.s8 q4, q0, │ │ │ │ + vcge.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b38372 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ vcge.s8 d8, d0, d0 │ │ │ │ @ instruction: 0xf5b38518 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - vcge.s8 d8, d17, d12 │ │ │ │ - blcs 0xafc84 │ │ │ │ + vcge.s8 d8, d17, d14 │ │ │ │ + blcs 0xafc50 │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf5a8 │ │ │ │ + blls 0x2cf5b0 │ │ │ │ addle r2, r0, r3, lsl #22 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsccs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf94cf7f7 │ │ │ │ + @ instruction: 0xf968f7f7 │ │ │ │ biceq lr, pc, r8, ror r7 @ │ │ │ │ andhi pc, r7, #64, 2 │ │ │ │ orrcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x171a68 │ │ │ │ + blcs 0x171a30 │ │ │ │ strhi pc, [lr, r0]! │ │ │ │ @ instruction: 0xf44f2b01 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ - b 0x150708 │ │ │ │ + b 0x1506d0 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b38778 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ - vand q4, q1, │ │ │ │ - @ instruction: 0xf5b38181 │ │ │ │ + vrhadd.s8 q4, q1, │ │ │ │ + @ instruction: 0xf5b38183 │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ - vhsub.s8 d8, d18, d13 │ │ │ │ - @ instruction: 0xf5b383f3 │ │ │ │ + vhsub.s8 d8, d18, d15 │ │ │ │ + @ instruction: 0xf5b383f5 │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ - vhsub.s8 d8, d3, d30 │ │ │ │ - blcs 0xfe0b15bc │ │ │ │ - sbchi pc, pc, #4 │ │ │ │ + vqsub.s8 d8, d3, d16 │ │ │ │ + blcs 0xfe0b158c │ │ │ │ + sbcshi pc, r1, #4 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - orrhi pc, r6, #4 │ │ │ │ + orrhi pc, r8, #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - vmax.f32 , q4, │ │ │ │ + vmax.f32 , q4, │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0050f43f │ │ │ │ ldr r2, [r7, -r1]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0022f01 │ │ │ │ - vhadd.s8 d8, d0, d29 │ │ │ │ + vhadd.s8 d8, d0, d31 │ │ │ │ @ instruction: 0xf5b381ff │ │ │ │ @ instruction: 0xf0027f40 │ │ │ │ - vhadd.s8 d8, d0, d6 │ │ │ │ + vhadd.s8 d8, d0, d8 │ │ │ │ @ instruction: 0xf5b385de │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b387df │ │ │ │ + @ instruction: 0xf5b387e1 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xb1a7c │ │ │ │ + blcs 0xb1a4c │ │ │ │ svcge 0x0019f47f │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -130604,212 +130590,212 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f79308 │ │ │ │ - @ instruction: 0xe6f9f979 │ │ │ │ + usat pc, #25, r5, lsl #19 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vhadd.s8 d8, d16, d29 │ │ │ │ + vhadd.s8 d8, d16, d30 │ │ │ │ vst4.32 {d24-d27}, [pc :128], r4 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbhi pc, [r7, r0]! @ │ │ │ │ + strbhi pc, [r8, r0]! @ │ │ │ │ mvnhi pc, #0, 4 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :64], r2 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - cmnphi sl, r1 @ p-variant is OBSOLETE │ │ │ │ + cmnphi ip, r1 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr5, cr15, {3} │ │ │ │ vmlal.u8 q13, d4, d4 │ │ │ │ @ instruction: 0xf7fc5401 │ │ │ │ - stmdbge r4, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ - ldrthi pc, [sl], -r2 @ │ │ │ │ + ldrthi pc, [ip], -r2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ - stccs 6, cr8, [r1], {47} @ 0x2f │ │ │ │ + stccs 6, cr8, [r1], {49} @ 0x31 │ │ │ │ @ instruction: 0xf648bf15 │ │ │ │ - @ instruction: 0xf64972bd │ │ │ │ + @ instruction: 0xf6497285 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ @ instruction: 0xf7f70208 │ │ │ │ - ldrt pc, [fp], pc, lsl #17 @ │ │ │ │ + ldrt pc, [fp], fp, lsr #17 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vcge.s8 d8, d16, d5 │ │ │ │ + vcge.s8 d8, d16, d7 │ │ │ │ vst4.32 {d24-d27}, [pc :256], r1 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - cmnphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ + orrhi pc, r1, #1 │ │ │ │ bicshi pc, r3, #0, 4 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst1.8 {d24-d27}, [pc], r4 │ │ │ │ + vst1.8 {d24-d27}, [pc], r6 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ mvnhi pc, r1 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf3c8 │ │ │ │ + blls 0x2cf3d0 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r4, r7, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - pkhtb pc, r7, fp, asr #16 @ │ │ │ │ + sxtab16 pc, r7, r7, ror #16 @ │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ - strbhi pc, [sl, #1]! @ │ │ │ │ + strbhi pc, [ip, #1]! @ │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ rschi pc, r1, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b3 │ │ │ │ - strbhi pc, [r0], #1 @ │ │ │ │ + strbhi pc, [r2], #1 @ │ │ │ │ strbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0004f5b3 │ │ │ │ - ldrbhi pc, [r3], r1 @ │ │ │ │ + ldrbhi pc, [r5], r1 @ │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - ldrthi pc, [r4], -r1 @ │ │ │ │ + ldrthi pc, [r6], -r1 @ │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ mcrge 4, 3, pc, cr13, cr15, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fdc3 │ │ │ │ + @ instruction: 0xf8d5fdd3 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb0c58 │ │ │ │ + blcs 0xb0c28 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - tstpmi ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + bicscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrbpl pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ + ldrpl pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8a8f7fc │ │ │ │ + @ instruction: 0xf8c4f7fc │ │ │ │ vst1.16 {d30-d32}, [pc], ip │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbhi pc, [r7, r0]! @ │ │ │ │ + strbhi pc, [r8, r0]! @ │ │ │ │ sbchi pc, r9, #0, 4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.32 {d24-d27}, [pc :64], r3 │ │ │ │ + vst4.32 {d24-d27}, [pc :64], r5 │ │ │ │ vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - rsbshi pc, r4, r1 │ │ │ │ + rsbshi pc, r6, r1 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r3, r5, r9, sl, fp, sp, pc} │ │ │ │ - stc2l 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ - blcs 0xb6998 │ │ │ │ + ldc2l 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ + blcs 0xb6960 │ │ │ │ mcrge 4, 1, pc, cr7, cr15, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addcs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xfff2f7f6 │ │ │ │ + @ instruction: 0xf80ef7f7 │ │ │ │ @ instruction: 0xf5b3e61e │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ - vhadd.s8 d8, d0, d8 │ │ │ │ + vhadd.s8 d8, d0, d9 │ │ │ │ @ instruction: 0xf5b38307 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b38021 │ │ │ │ + @ instruction: 0xf5b38022 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xafdec │ │ │ │ + blcs 0xafdb8 │ │ │ │ mcrge 4, 0, pc, cr13, cr15, {3} @ │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 q11, d0, d13 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xe601ffd5 │ │ │ │ + @ instruction: 0xe601fff1 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vqsub.s8 d8, d16, d0 │ │ │ │ + vqsub.s8 d8, d16, d2 │ │ │ │ vst2.16 {d24-d27}, [pc], r4 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - cmnphi r6, r1 @ p-variant is OBSOLETE │ │ │ │ + cmnphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64]! │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64] │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf260 │ │ │ │ + blls 0x2cf268 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - ldrb pc, [r3, #4007] @ 0xfa7 @ │ │ │ │ + ldrb pc, [r3, #4035] @ 0xfc3 @ │ │ │ │ svcvs 0x00a8f5b3 │ │ │ │ - @ instruction: 0x83a3f001 │ │ │ │ + @ instruction: 0x83a5f001 │ │ │ │ ldrbhi pc, [r9], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0088f5b3 │ │ │ │ - ldrhi pc, [r7, #-1] │ │ │ │ + ldrhi pc, [r9, #-1] │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldrbthi pc, [r1], #1 @ │ │ │ │ + ldrbthi pc, [r3], #1 @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ stclge 4, cr15, [r1, #508] @ 0x1fc │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fd17 │ │ │ │ + @ instruction: 0xf8d5fd27 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb0fb0 │ │ │ │ + blcs 0xb0f80 │ │ │ │ ldcge 4, cr15, [r1, #252]! @ 0xfc │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrmi pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ + ldrbcc pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8ccf7fc │ │ │ │ + @ instruction: 0xf8e8f7fc │ │ │ │ @ instruction: 0xf5b3e59e │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ - vqrshl.s8 q4, , q0 │ │ │ │ + vrshl.s8 d8, d1, d16 │ │ │ │ @ instruction: 0xf5b38397 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ - @ instruction: 0xf5b384ac │ │ │ │ + @ instruction: 0xf5b384ae │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ - @ instruction: 0xf5b3848b │ │ │ │ + @ instruction: 0xf5b3848d │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ strtmi sl, [r1], -ip, lsl #27 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ + ldc2l 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0427380 │ │ │ │ - bcs 0xb0d84 │ │ │ │ + bcs 0xb0d54 │ │ │ │ ldclge 4, cr15, [fp, #-252]! @ 0xffffff04 │ │ │ │ - andscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ movtcs pc, #2258 @ 0x8d2 @ │ │ │ │ - @ instruction: 0xffcaf7fb │ │ │ │ + @ instruction: 0xffe6f7fb │ │ │ │ stceq 5, cr14, [lr], {110} @ 0x6e │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ @ instruction: 0xf006084a │ │ │ │ tstmi lr, #16, 12 @ 0x1000000 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ movwls sl, #20228 @ 0x4f04 │ │ │ │ @@ -130817,45 +130803,45 @@ │ │ │ │ stmiaeq fp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi r4, [r9], -sl, lsl #6 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ movwls r9, #30216 @ 0x7608 │ │ │ │ - mrc2 7, 1, pc, cr12, cr9, {7} │ │ │ │ + mrc2 7, 2, pc, cr8, cr9, {7} │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ae13 │ │ │ │ @ instruction: 0xf5b36374 │ │ │ │ @ instruction: 0xf47f6fe8 │ │ │ │ strtmi sl, [r1], -r2, ror #26 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - @ instruction: 0xf8d5fcbf │ │ │ │ + @ instruction: 0xf8d5fccd │ │ │ │ ldrbeq r3, [r8, #200] @ 0xc8 │ │ │ │ ldcge 5, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf24a9c07 │ │ │ │ - vqdmlal.s , d0, d0[3] │ │ │ │ + vsubw.s8 , q0, d12 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ @ instruction: 0x46390233 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8523024 │ │ │ │ @ instruction: 0xf7fc2024 │ │ │ │ - str pc, [fp, #-2363]! @ 0xfffff6c5 │ │ │ │ + str pc, [fp, #-2391]! @ 0xfffff6a9 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vmax.s8 q4, q8, q4 │ │ │ │ + vmax.s8 q4, q8, q5 │ │ │ │ vst3.32 {d24-d26}, [pc] │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrhi pc, [lr], r1 │ │ │ │ + strthi pc, [r0], r1 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst1.16 {d24-d26}, [pc :256], r6 │ │ │ │ + vst1.16 {d24-d26}, [pc :256], r8 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stcge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ @@ -130866,22 +130852,22 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vsubl.s8 q11, d16, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - strbt pc, [sp], #3949 @ 0xf6d @ │ │ │ │ + strbt pc, [sp], #3977 @ 0xf89 @ │ │ │ │ vmlsl.u8 q8, d4, d19 │ │ │ │ @ instruction: 0xf0031940 │ │ │ │ @ instruction: 0xf1b8080f │ │ │ │ svclt 0x008c0f0b │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0x90c0c │ │ │ │ - ldrhi pc, [sl, #64]! @ 0x40 │ │ │ │ + blcs 0x90bd4 │ │ │ │ + ldrhi pc, [fp, #64]! @ 0x40 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vfma.f32 q13, , q3 │ │ │ │ vqshl.s64 d21, d21, #0 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ @@ -130889,75 +130875,75 @@ │ │ │ │ stclge 5, cr15, [sp], {127} @ 0x7f │ │ │ │ stceq 13, cr6, [r6], #172 @ 0xac │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldcvs 3, cr4, [fp], {22} │ │ │ │ svceq 0x000ef013 │ │ │ │ ldrbteq sp, [r3], r2, lsl #2 │ │ │ │ - ldcge 5, cr15, [pc], #252 @ 0x90148 │ │ │ │ - bne 0xfe0ccf60 │ │ │ │ - svceq 0x0006ea1a │ │ │ │ + ldcge 5, cr15, [pc], #252 @ 0x90110 │ │ │ │ + bne 0xfe0ccf28 │ │ │ │ + svceq 0x000aea16 │ │ │ │ ldcge 4, cr15, [r9], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [sl, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - bleq 0x98ec50 │ │ │ │ + bleq 0x98eca0 │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ @ instruction: 0xf0040370 │ │ │ │ @ instruction: 0xf1ba000f │ │ │ │ - b 0x1153c7c │ │ │ │ - b 0x1450c80 │ │ │ │ + b 0x1153c44 │ │ │ │ + b 0x1450c48 │ │ │ │ @ instruction: 0xf0004054 │ │ │ │ strbmi r0, [sl], -r0, lsl #1 │ │ │ │ - b 0x10a1990 │ │ │ │ + b 0x10a1958 │ │ │ │ svclt 0x000c0003 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf876f7cc │ │ │ │ + @ instruction: 0xf874f7cc │ │ │ │ strmi r4, [r0], sl, lsr #12 │ │ │ │ andcs r4, r3, r9, lsl #13 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ ldrmi r8, [r8, r0, lsl #18]! │ │ │ │ stmdage r4, {r2, r4, r6, r8, sl, sp, lr, pc} │ │ │ │ - blx 0xff0ce0a6 │ │ │ │ + blx 0xff4ce06e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorspl pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr6, cr6, {7} │ │ │ │ + mrc2 7, 3, pc, cr2, cr6, {7} │ │ │ │ stmdage r4, {r1, r7, sl, sp, lr, pc} │ │ │ │ - blx 0xffd4e0bc │ │ │ │ + blx 0x44e086 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr10, cr6, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr6, cr6, {7} @ │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, sp, lr, pc} │ │ │ │ - blx 0xfeace0d6 │ │ │ │ - blcs 0x176d08 │ │ │ │ - stclge 4, cr15, [pc], #-252 @ 0x8fff0 │ │ │ │ + blx 0xfeece09e │ │ │ │ + blcs 0x176cd0 │ │ │ │ + stclge 4, cr15, [pc], #-252 @ 0x8ffb8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andcs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 1, pc, cr10, cr6, {7} │ │ │ │ + mrc2 7, 2, pc, cr6, cr6, {7} │ │ │ │ vst3.16 {d30-d32}, [pc :128], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ - strhi pc, [r4], -r2 │ │ │ │ + strhi pc, [r6], -r2 │ │ │ │ addshi pc, r4, r0, lsl #4 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - ldrbhi pc, [ip], #2 @ │ │ │ │ + ldrbhi pc, [lr], #2 @ │ │ │ │ mvnshi pc, #0, 4 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - ldrthi pc, [r5], #2 @ │ │ │ │ - strbhi pc, [r1], #513 @ 0x201 @ │ │ │ │ + ldrthi pc, [r7], #2 @ │ │ │ │ + strbhi pc, [r3], #513 @ 0x201 @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - ldrbthi pc, [r5], -r2 @ │ │ │ │ + ldrbthi pc, [r7], -r2 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r0], -r2 @ │ │ │ │ + ldrbhi pc, [r2], -r2 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdaeq sl, {r2, r6, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ @@ -130966,84 +130952,84 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 5, pc, cr4, cr6, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr0, cr6, {7} @ │ │ │ │ @ instruction: 0xf5b3e424 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - vhadd.s8 q4, q0, │ │ │ │ + vhadd.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b381bf │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ - @ instruction: 0xf5b38735 │ │ │ │ + @ instruction: 0xf5b38737 │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ - @ instruction: 0xf5b3871f │ │ │ │ + @ instruction: 0xf5b38721 │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ stmdage r4, {r1, r4, sl, fp, sp, pc} │ │ │ │ - blx 0x11ce19e │ │ │ │ - blcs 0x176dd0 │ │ │ │ + blx 0x15ce166 │ │ │ │ + blcs 0x176d98 │ │ │ │ stcge 4, cr15, [fp], {63} @ 0x3f │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r6, #984] @ 0x3d8 │ │ │ │ + ldc2l 7, cr15, [r2, #984]! @ 0x3d8 │ │ │ │ vst3.8 {d30-d32}, [pc], r2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ - adchi pc, r1, r3 │ │ │ │ + adchi pc, r3, r3 │ │ │ │ sbcshi pc, sp, #0, 4 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - sbcshi pc, fp, r3 │ │ │ │ - tstphi sp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + sbcshi pc, sp, r3 │ │ │ │ + tstphi pc, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldrbhi pc, [lr, -r2] @ │ │ │ │ - ldrbthi pc, [r4], r1, lsl #4 @ │ │ │ │ + strbhi pc, [r0, -r2]! @ │ │ │ │ + ldrbthi pc, [r6], r1, lsl #4 @ │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - stmdaeq sl, {r2, r4, r7, r9, sl, pc}^ │ │ │ │ + stmdaeq sl, {r1, r2, r4, r7, r9, sl, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 2, pc, cr8, cr6, {7} @ │ │ │ │ - bllt 0xff2ce238 │ │ │ │ + mcr2 7, 3, pc, cr4, cr6, {7} @ │ │ │ │ + bllt 0xff2ce200 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428b │ │ │ │ - vcge.s8 q4, q8, │ │ │ │ + vcge.s8 q4, q8, │ │ │ │ vst2.32 {d24-d27}, [pc], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strhi pc, [r0, #2]! │ │ │ │ + strhi pc, [r2, #2]! │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d17, d3 │ │ │ │ - vst1.8 {d24-d26}, [pc], fp │ │ │ │ + vst1.8 {d24-d26}, [pc]! │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbthi pc, [r6], #-2 @ │ │ │ │ + ldrbthi pc, [r8], #-2 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst3.16 {d24-d26}, [pc], lr │ │ │ │ + vst3.16 {d24-d26}, [pc :64], r0 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0xfe78d490 │ │ │ │ + blge 0xfe78d458 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -131051,332 +131037,332 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vsubl.s8 q11, d16, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffdfb │ │ │ │ + @ instruction: 0xf7fffe17 │ │ │ │ @ instruction: 0xf44fbb7b │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbthi pc, [r1], #0 @ │ │ │ │ + ldrbthi pc, [r2], #0 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3.32 {d24-d26}, [pc :256] │ │ │ │ + vst3. {d24-d26}, [pc], r0 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0x1a0d4fc │ │ │ │ + blge 0x1a0d4c4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x1c4e2f8 │ │ │ │ + blx 0x204e2c0 │ │ │ │ @ instruction: 0xf53f02a4 │ │ │ │ - blls 0x2bb088 │ │ │ │ + blls 0x2bb050 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - stcvs 1, cr8, [fp, #-644]! @ 0xfffffd7c │ │ │ │ + stcvs 1, cr8, [fp, #-652]! @ 0xfffffd74 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - mrrcvs 4, 5, r8, fp, cr11 │ │ │ │ + mrrcvs 4, 5, r8, fp, cr13 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98f34 │ │ │ │ - blge 0x138d430 │ │ │ │ + blcs 0x98efc │ │ │ │ + blge 0x138d3f8 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcspl pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + rsbspl pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2 7, cr15, [r6, #-984] @ 0xfffffc28 │ │ │ │ - bllt 0x114e344 │ │ │ │ + ldc2 7, cr15, [r2, #-984]! @ 0xfffffc28 │ │ │ │ + bllt 0x114e30c │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - strbthi pc, [ip], #-0 @ │ │ │ │ + strbthi pc, [sp], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strbhi pc, [r4], #-0 @ │ │ │ │ + strbhi pc, [r5], #-0 @ │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - blge 0xe0d55c │ │ │ │ + blge 0xe0d524 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x104e358 │ │ │ │ + blx 0x144e320 │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ - ldrhi pc, [pc, -r1, lsl #2]! │ │ │ │ + strbhi pc, [r1, -r1, lsl #2] @ │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ - stcvs 7, cr8, [fp, #-464]! @ 0xfffffe30 │ │ │ │ + stcvs 7, cr8, [fp, #-472]! @ 0xfffffe28 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - mrrcvs 1, 4, r8, fp, cr3 │ │ │ │ + mrrcvs 1, 4, r8, fp, cr5 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98f94 │ │ │ │ - blge 0x78d490 │ │ │ │ + blcs 0x98f5c │ │ │ │ + blge 0x78d458 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andne pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + sbceq pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2l 7, cr15, [r6], #984 @ 0x3d8 │ │ │ │ - bllt 0x54e3a4 │ │ │ │ + stc2 7, cr15, [r2, #-984] @ 0xfffffc28 │ │ │ │ + bllt 0x54e36c │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldrbhi pc, [sp] @ │ │ │ │ + ldrbhi pc, [pc] @ 0x90378 @ │ │ │ │ svcvs 0x00c0f5b3 │ │ │ │ - strbhi pc, [r8] @ │ │ │ │ + strbhi pc, [sl] @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - blge 0x20d5bc │ │ │ │ + blge 0x20d584 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d18, d17, #64 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffccd │ │ │ │ + @ instruction: 0xf7fffce9 │ │ │ │ vst1.64 {d27-d28}, [pc :256], r9 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbhi pc, [lr], #0 @ │ │ │ │ + strbhi pc, [pc], #0 @ 0x903b0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3.32 {d24-d26}, [pc :256], r6 │ │ │ │ + vst3.32 {d24-d26}, [pc :256], r7 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff98d600 │ │ │ │ + bge 0xff98d5c8 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d19, d25, #64 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffcab │ │ │ │ + @ instruction: 0xf7fffcc7 │ │ │ │ vst1.64 {d27-d28}, [pc :64], r7 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbthi pc, [r9], -r0 @ │ │ │ │ + ldrbthi pc, [fp], -r0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst1.16 {d24-d26}, [pc :128], r1 │ │ │ │ + vst1.16 {d24-d26}, [pc :128], r3 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff10d644 │ │ │ │ + bge 0xff10d60c │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s q9, d0, d1[5] │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffc89 │ │ │ │ + @ instruction: 0xf7fffca5 │ │ │ │ vst1.32 {d27-d28}, [pc :256], r5 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrhi pc, [pc, -r0] │ │ │ │ + strhi pc, [r1, -r0]! │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3.32 {d24,d26,d28}, [pc], r3 │ │ │ │ + vst3.32 {d24,d26,d28}, [pc], r5 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfe88d688 │ │ │ │ + bge 0xfe88d650 │ │ │ │ addeq sl, lr, #4, 30 │ │ │ │ @ instruction: 0xf1014638 │ │ │ │ - @ instruction: 0xf7fc8639 │ │ │ │ - @ instruction: 0x0661f97f │ │ │ │ - bge 0xfe60d99c │ │ │ │ - blcs 0xf70c4 │ │ │ │ - movwhi pc, #8259 @ 0x2043 @ │ │ │ │ - blvs 0xfe72b958 │ │ │ │ + @ instruction: 0xf7fc863b │ │ │ │ + @ instruction: 0x0661f991 │ │ │ │ + bge 0xfe60d964 │ │ │ │ + blcs 0xf708c │ │ │ │ + movwhi pc, #16451 @ 0x4043 @ │ │ │ │ + blvs 0xfe72b920 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [fp], r3 @ │ │ │ │ + ldrbhi pc, [sp], r3 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9127c │ │ │ │ + blcc 0x91244 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #21 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 q10, #1280 @ 0x00000500 │ │ │ │ + vmov.i32 d20, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fffc4d │ │ │ │ + @ instruction: 0xf7fffc69 │ │ │ │ @ instruction: 0xf5b3ba79 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ - @ instruction: 0xf5b385b4 │ │ │ │ + @ instruction: 0xf5b385b6 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ - @ instruction: 0xf5b3859f │ │ │ │ + @ instruction: 0xf5b385a1 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdage r4, {r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8dcf7fc │ │ │ │ + @ instruction: 0xf8f8f7fc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2 7, cr15, [r4], #-984 @ 0xfffffc28 │ │ │ │ - blt 0x18ce508 │ │ │ │ + mrrc2 7, 15, pc, r0, cr6 @ │ │ │ │ + blt 0x18ce4d0 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - strbhi pc, [r7], -r0 @ │ │ │ │ + strbhi pc, [r9], -r0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldrhi pc, [pc], -r0 │ │ │ │ + strthi pc, [r1], -r0 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - bge 0x158d720 │ │ │ │ + bge 0x158d6e8 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - @ instruction: 0xf95cf7fc │ │ │ │ + @ instruction: 0xf96cf7fc │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ - strhi pc, [r9], -r1, lsl #2 │ │ │ │ + strhi pc, [fp], -r1, lsl #2 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ - stcvs 6, cr8, [fp, #-664]! @ 0xfffffd68 │ │ │ │ + stcvs 6, cr8, [fp, #-672]! @ 0xfffffd60 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - mrrcvs 0, 13, r8, fp, cr9 │ │ │ │ + mrrcvs 0, 13, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99158 │ │ │ │ - bge 0xf0d654 │ │ │ │ + blcs 0x99120 │ │ │ │ + bge 0xf0d61c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbeq pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2 7, cr15, [r4], {246} @ 0xf6 │ │ │ │ - blt 0xcce568 │ │ │ │ + stc2 7, cr15, [r0], #-984 @ 0xfffffc28 │ │ │ │ + blt 0xcce530 │ │ │ │ svcvs 0x0024f5b3 │ │ │ │ - subhi pc, r6, #1 │ │ │ │ + subhi pc, r8, #1 │ │ │ │ svcvs 0x0030f5b3 │ │ │ │ - eorhi pc, r0, #1 │ │ │ │ + eorhi pc, r2, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - bge 0x98d780 │ │ │ │ + bge 0x98d748 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5f979 │ │ │ │ + @ instruction: 0xf8d5f989 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb2524 │ │ │ │ - bge 0x58d6a0 │ │ │ │ - msrmi SPSR_fs, #-1610612732 @ 0xa0000004 │ │ │ │ + blcs 0xb24f4 │ │ │ │ + bge 0x58d668 │ │ │ │ + msrmi CPSR_fs, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrbpl pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ + ldrpl pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - mrrc2 7, 15, pc, lr, cr11 @ │ │ │ │ - blt 0x14e5c4 │ │ │ │ + ldc2l 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ + blt 0x14e58c │ │ │ │ svcvs 0x0064f5b3 │ │ │ │ - rschi pc, r0, r1 │ │ │ │ + rschi pc, r2, r1 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - sbchi pc, r4, r1 │ │ │ │ + sbchi pc, r6, r1 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ ldmibge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - mvneq pc, fp, asr #18 │ │ │ │ + mvneq pc, fp, asr r9 @ │ │ │ │ stmibge sp!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57f05dc │ │ │ │ @ instruction: 0x6d2aa9e8 │ │ │ │ stmdavc r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 12, 0, r6, cr6, cr3, {0} │ │ │ │ svceq 0x000ef013 │ │ │ │ - b 0x1284a20 │ │ │ │ + b 0x12849e8 │ │ │ │ teqmi r3, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf53f06d8 │ │ │ │ ubfxeq sl, sl, #19, #18 │ │ │ │ ldmibge r7, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xb723c │ │ │ │ - eorshi pc, r5, r4 │ │ │ │ + blcs 0xb7204 │ │ │ │ + eorshi pc, r7, r4 │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ ldmdbvs r3, {r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ svceq 0x00e0f013 │ │ │ │ stmibge fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ strbteq pc, [r1], #-584 @ 0xfffffdb8 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe2cd744 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe2cd70c │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - strmi pc, [r5], -r7, lsl #16 │ │ │ │ + strmi pc, [r5], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7df4640 │ │ │ │ - strmi pc, [r6], -r3, lsl #16 │ │ │ │ - @ instruction: 0xf7de4638 │ │ │ │ - tstpcs r0, #1020 @ p-variant is OBSOLETE @ 0x3fc │ │ │ │ + strmi pc, [r6], -r5, lsr #16 │ │ │ │ + @ instruction: 0xf7df4638 │ │ │ │ + tstpcs r0, #2162688 @ p-variant is OBSOLETE @ 0x210000 │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ tstls r1, r8, lsr #12 │ │ │ │ ldrtmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0a59300 │ │ │ │ @ instruction: 0xf7fffe61 │ │ │ │ @ instruction: 0xf5b3ba71 │ │ │ │ @ instruction: 0xf0007f10 │ │ │ │ - @ instruction: 0xf5b387c8 │ │ │ │ + @ instruction: 0xf5b387ca │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ - @ instruction: 0xf5b3879b │ │ │ │ + @ instruction: 0xf5b3879d │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ svcge 0x0004a99e │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - bls 0x28ea68 │ │ │ │ + bls 0x28ea70 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ setend le │ │ │ │ - bcs 0x1324c4 │ │ │ │ + bcs 0x132494 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strcs r3, [sl], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf57f05d9 │ │ │ │ vmla.i8 d26, d26, d10 │ │ │ │ - vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ - bl 0x15138c │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ + bl 0x151354 │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ vshl.s8 d20, d0, d10 │ │ │ │ - vaddhn.i16 d20, q0, q14 │ │ │ │ + vmls.i d19, d16, d0[7] │ │ │ │ @ instruction: 0x46390433 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543250 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffb1d │ │ │ │ + @ instruction: 0xf7fffb39 │ │ │ │ @ instruction: 0xf5b3b975 │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ - @ instruction: 0xf5b38110 │ │ │ │ + @ instruction: 0xf5b38112 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf5b380ed │ │ │ │ + @ instruction: 0xf5b380ef │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ strtmi sl, [r1], -r8, ror #18 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf8bef7fc │ │ │ │ + @ instruction: 0xf8cef7fc │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x250ea8 │ │ │ │ + bls 0x250e70 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ - strbhi pc, [r5, r1, lsl #2]! @ │ │ │ │ + strbhi pc, [r7, r1, lsl #2]! @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vmul.i8 q13, q5, q4 │ │ │ │ - vsubw.s8 q10, q8, d12 │ │ │ │ + vqdmlal.s q10, d0, d0[3] │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmls.i d20, d0, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffc75 │ │ │ │ + @ instruction: 0xf7fffc91 │ │ │ │ @ instruction: 0xf5b3b947 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf1b38285 │ │ │ │ + @ instruction: 0xf1b38287 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b38260 │ │ │ │ + @ instruction: 0xf5b38262 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdaeq sl, {r1, r3, r4, r5, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1110ba0 │ │ │ │ + b 0x1110b68 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ vcge.s8 d20, d9, d3 │ │ │ │ - vmlal.s q10, d0, d1[0] │ │ │ │ + vsubl.s8 q10, d0, d9 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffb9b │ │ │ │ + @ instruction: 0xf7fffbb7 │ │ │ │ vst2.8 {d27,d29}, [pc :64], fp │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbhi pc, [ip, #2] @ │ │ │ │ - ldrbhi pc, [pc, #512]! @ 0x909a8 @ │ │ │ │ + ldrbhi pc, [lr, #2] @ │ │ │ │ + strhi pc, [r1], -r0, lsl #4 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vqrshl.s8 d8, d1, d18 │ │ │ │ - vst4.32 {d24-d27}, [pc :256], r3 │ │ │ │ + vqrshl.s8 d8, d3, d18 │ │ │ │ + vst4.32 {d24-d27}, [pc :256], r5 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrhi pc, [fp, #-2] │ │ │ │ + ldrhi pc, [sp, #-2] │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdaeq sl, {r1, r3, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ @@ -131387,31 +131373,31 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x174e7ee │ │ │ │ + blx 0x1e4e7b6 │ │ │ │ ldmlt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst1.8 {d24-d26}, [pc :256], r7 │ │ │ │ + vst1.8 {d24-d26}, [pc :256], r9 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbthi pc, [r1], -r0, lsl #4 @ │ │ │ │ + strbthi pc, [r3], -r0, lsl #4 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vrshl.s8 q4, q12, │ │ │ │ - vst1.64 {d24}, [pc :64]! │ │ │ │ + vrshl.s8 q4, q13, │ │ │ │ + vst1.64 {d24}, [pc :64] │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strhi pc, [r1, #-2]! │ │ │ │ + strhi pc, [r3, #-2]! │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdaeq r2!, {r2, r4, r5, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ @@ -131422,20 +131408,20 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x5ce87a │ │ │ │ + blx 0xcce842 │ │ │ │ ldmlt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst1.16 {d24-d27}, [pc] │ │ │ │ + vst1.16 {d24-d27}, [pc :64], r1 │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stmge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ @@ -131445,23 +131431,23 @@ │ │ │ │ submi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r3, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0xffa4e8d4 │ │ │ │ + blx 0x14e89e │ │ │ │ stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - orrshi pc, r8, r2 │ │ │ │ - tstphi r7, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + orrshi pc, sl, r2 │ │ │ │ + tstphi r9, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - msrhi SPSR_fsc, r2 │ │ │ │ + msrhi SPSR_fsxc, r2 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ ldmdage r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmppeq r0, r1, lsl r0 @ p-variant is OBSOLETE │ │ │ │ stmdage pc, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ @@ -131469,1162 +131455,1163 @@ │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa5307 │ │ │ │ - @ instruction: 0xf7fffedf │ │ │ │ + @ instruction: 0xf7fffefb │ │ │ │ vst2.8 {d27-d28}, [pc :256], r7 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - rsbshi pc, sl, #2 │ │ │ │ + rsbshi pc, ip, #2 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d17, d3 │ │ │ │ - vst1.32 {d24-d27}, [pc :256], r1 │ │ │ │ + vst1.32 {d24-d27}, [pc :256], r3 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - adcshi pc, r0, #2 │ │ │ │ + adcshi pc, r2, #2 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.16 {d24-d27}, [pc :64], sl │ │ │ │ + vst4.16 {d24-d27}, [pc :64], ip │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldmdage r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - vmull.u8 q8, d20, d18 │ │ │ │ - stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strmi pc, [r4, -r4, asr #7] │ │ │ │ + @ instruction: 0xf0040866 │ │ │ │ + stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf004431a │ │ │ │ - @ instruction: 0xf1c7030f │ │ │ │ - tstmi lr, #32, 14 @ 0x800000 │ │ │ │ + strmi pc, [r4, -r4, asr #7] │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ + @ instruction: 0xf1c73303 │ │ │ │ + tstmi sl, #32, 14 @ 0x800000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ - orrhi pc, r1, r3, asr #32 │ │ │ │ + orrhi pc, r3, r3, asr #32 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ vorr.i32 d17, #1280 @ 0x00000500 │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ strcs r0, [r3, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fb9707 │ │ │ │ - @ instruction: 0xf7fefd99 │ │ │ │ + @ instruction: 0xf7fefdb5 │ │ │ │ @ instruction: 0xf5b3bfed │ │ │ │ @ instruction: 0xf0033f00 │ │ │ │ - vrhadd.s8 q4, , │ │ │ │ - @ instruction: 0xf5b381c8 │ │ │ │ + vrhadd.s8 q4, , │ │ │ │ + @ instruction: 0xf5b381ca │ │ │ │ @ instruction: 0xf0037f60 │ │ │ │ - vhsub.s8 d8, d17, d22 │ │ │ │ - @ instruction: 0xf5b38448 │ │ │ │ + vhsub.s8 d8, d17, d24 │ │ │ │ + @ instruction: 0xf5b3844a │ │ │ │ @ instruction: 0xf0037fc0 │ │ │ │ - vrshl.s8 d8, d7, d2 │ │ │ │ - blcs 0xfe0b28c4 │ │ │ │ - ldrhi pc, [r0, #-3]! │ │ │ │ + vrshl.s8 d8, d9, d2 │ │ │ │ + blcs 0xfe0b2894 │ │ │ │ + ldrhi pc, [r2, #-3]! │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - ldrhi pc, [r4], #3 │ │ │ │ + ldrhi pc, [r6], #3 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ - vrecps.f32 , q12, │ │ │ │ + vrecps.f32 , q12, │ │ │ │ vrshr.s64 d19, d9, #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00d8f43e │ │ │ │ stmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvc SPSR_, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf001400b │ │ │ │ - @ instruction: 0xf5b382e9 │ │ │ │ + @ instruction: 0xf5b382eb │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ stmdaeq sl, {r0, r1, r3, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ vsubw.u8 , , d4 │ │ │ │ movwls r1, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf0010c8b │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ ldmdbge r0, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00b1f7fe │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vmull.u8 q8, d17, d14 │ │ │ │ @ instruction: 0xf0063203 │ │ │ │ tstmi r6, #16, 12 @ 0x1000000 │ │ │ │ @ instruction: 0xf14105d9 │ │ │ │ - stmiaeq r3!, {r0, r3, r4, r6, r7, r8, pc}^ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmdaeq r3!, {r0, r1, r3, r4, r6, r7, r8, pc}^ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + ldmeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ - stmdaeq r3!, {r1, r8, sl, fp, sp, lr}^ │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x116bb24 │ │ │ │ - @ instruction: 0xf0120801 │ │ │ │ - tstle r6, lr, lsl #30 │ │ │ │ - movweq lr, #27207 @ 0x6a47 │ │ │ │ - movweq lr, #35395 @ 0x8a43 │ │ │ │ + @ instruction: 0xf0086d03 │ │ │ │ + vmov.i16 d16, #192 @ 0x00c0 │ │ │ │ + b 0x12a12b0 │ │ │ │ + ldcvs 8, cr0, [fp], {2} │ │ │ │ + svceq 0x000ef013 │ │ │ │ + b 0x1284ec4 │ │ │ │ + teqmi r3, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf10106da │ │ │ │ - vsra.u64 d24, d31, #60 │ │ │ │ + vmla.f q12, q10, d1[0] │ │ │ │ @ instruction: 0xf1092901 │ │ │ │ - ldrtmi r0, [fp], #-769 @ 0xfffffcff │ │ │ │ + strbmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ vqrdmulh.s d2, d1, d16 │ │ │ │ - @ instruction: 0x462881b7 │ │ │ │ - cdp2 0, 8, cr15, cr10, cr9, {0} │ │ │ │ + @ instruction: 0x462881b9 │ │ │ │ + cdp2 0, 9, cr15, cr4, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - b 0x12faba4 │ │ │ │ - @ instruction: 0xf0930087 │ │ │ │ + b 0x12fab6c │ │ │ │ + @ instruction: 0xf0930088 │ │ │ │ strmi pc, [r5], -sp, lsl #18 │ │ │ │ stc2 0, cr15, [r4], {146} @ 0x92 │ │ │ │ - strmi r0, [r7], -r3, ror #12 │ │ │ │ - ldrhi pc, [lr, r2, asr #2]! │ │ │ │ + strmi r0, [r0], r3, ror #12 │ │ │ │ + strbhi pc, [r0, r2, asr #2] @ │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7de4631 │ │ │ │ - @ instruction: 0xf092fe1b │ │ │ │ - @ instruction: 0x4641fc79 │ │ │ │ + @ instruction: 0xf092fe3d │ │ │ │ + @ instruction: 0x4639fc79 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7de4604 │ │ │ │ - blmi 0xff11038c │ │ │ │ + blmi 0xff1503dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsmi pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - vtst.8 , , q1 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ - ldrmi r2, [r7], #-917 @ 0xfffffc6b │ │ │ │ - smladls r2, r5, r4, r4 │ │ │ │ - ldmdavs fp, {r8, sl, ip, pc} │ │ │ │ - strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ - stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0xfebccdbe │ │ │ │ - andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0x46204631 │ │ │ │ - mcr2 7, 3, pc, cr14, cr14, {6} @ │ │ │ │ - svclt 0x00ecf7fe │ │ │ │ - strcc pc, [r1, r9, asr #4]! │ │ │ │ - ldreq pc, [r3, -r0, asr #5] │ │ │ │ - msrcs CPSR_c, #-1879048188 @ 0x90000004 │ │ │ │ - tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - svceq 0x0000f1b9 │ │ │ │ - sadd16mi fp, pc, r8 @ │ │ │ │ - blt 0x120eb98 │ │ │ │ - svcvc 0x0040f5b3 │ │ │ │ - svcge 0x0013f47e │ │ │ │ - @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d04c0 │ │ │ │ - @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ - @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef8d7 │ │ │ │ - stmdage r4, {r0, r1, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldc2l 7, cr15, [r2, #-1004]! @ 0xfffffc14 │ │ │ │ + bl 0x126e64 │ │ │ │ + movwls r0, #8968 @ 0x2308 │ │ │ │ + mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ + orrscs pc, r5, #192, 4 │ │ │ │ + strls r4, [r0, #-1045] @ 0xfffffbeb │ │ │ │ + ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ + andls r4, r1, #570425344 @ 0x22000000 │ │ │ │ + @ instruction: 0xf0936808 │ │ │ │ + movwcs pc, #15275 @ 0x3bab @ │ │ │ │ + ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ + @ instruction: 0xf7de4620 │ │ │ │ + @ instruction: 0xf7fefe8f │ │ │ │ + vmax.f32 , , │ │ │ │ + vqdmlsl.s , d0, d1[6] │ │ │ │ + vaba.s8 d16, d9, d3 │ │ │ │ + vqdmlal.s , d16, d1[6] │ │ │ │ + @ instruction: 0xf1b90313 │ │ │ │ + svclt 0x00180f00 │ │ │ │ + @ instruction: 0xf7ff461f │ │ │ │ + @ instruction: 0xf5b3ba44 │ │ │ │ + @ instruction: 0xf47e7f40 │ │ │ │ + stmdage r4, {r1, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ + mrc2 7, 2, pc, cr4, cr11, {7} │ │ │ │ + blcs 0x177798 │ │ │ │ + svcge 0x000bf43e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8caf7f6 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr6, cr14, {7} │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2l 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ - adceq r9, r2, #8, 22 @ 0x2000 │ │ │ │ - rschi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ - @ instruction: 0xf0412b01 │ │ │ │ - stcvs 3, cr8, [fp, #-248]! @ 0xffffff08 │ │ │ │ - @ instruction: 0xf4126b9a │ │ │ │ - @ instruction: 0xf0026f70 │ │ │ │ - mrrcvs 5, 0, r8, fp, cr13 │ │ │ │ - cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - svclt 0x00183b00 │ │ │ │ - blcs 0x99814 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr11, cr14, {1} │ │ │ │ - @ instruction: 0x46284639 │ │ │ │ - eormi pc, r5, #80740352 @ 0x4d00000 │ │ │ │ - andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf8a6f7f6 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr2, cr14, {7} │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2l 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ - adceq r9, r1, #8, 22 @ 0x2000 │ │ │ │ - adchi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ - @ instruction: 0xf0412b01 │ │ │ │ - stcvs 3, cr8, [fp, #-752]! @ 0xfffffd10 │ │ │ │ - @ instruction: 0xf4126b9a │ │ │ │ - @ instruction: 0xf0026f70 │ │ │ │ - mrrcvs 4, 15, r8, fp, cr13 │ │ │ │ - cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - svclt 0x00183b00 │ │ │ │ - blcs 0x9985c │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr7, cr14, {1} │ │ │ │ - @ instruction: 0x46284639 │ │ │ │ - addscs pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + rsbvc pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf882f7f6 │ │ │ │ - mcrlt 7, 5, pc, cr14, cr14, {7} @ │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2 7, cr15, [r6, #1004]! @ 0x3ec │ │ │ │ - ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - adceq r9, r1, #8, 20 @ 0x8000 │ │ │ │ - orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ - eorhi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ - @ instruction: 0xf43e2b00 │ │ │ │ - bcs 0xfc708 │ │ │ │ - strhi pc, [r2], #66 @ 0x42 │ │ │ │ - blvs 0xfe72c144 │ │ │ │ + @ instruction: 0xf8f2f7f6 │ │ │ │ + svclt 0x0002f7fe │ │ │ │ + @ instruction: 0xf7fba804 │ │ │ │ + stmdbge r4, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6474628 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ + @ instruction: 0xf7f60205 │ │ │ │ + @ instruction: 0xf7fef8e5 │ │ │ │ + svcge 0x0004bef5 │ │ │ │ + @ instruction: 0xf7fb4638 │ │ │ │ + blls 0x2d03e8 │ │ │ │ + setend be │ │ │ │ + blcs 0xf174c │ │ │ │ + teqphi pc, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ + blvs 0xfe72c070 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbthi pc, [r6], r2 @ │ │ │ │ + strhi pc, [lr, #-2] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91a68 │ │ │ │ + blcc 0x91994 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - ldrtmi sl, [r9], -ip, lsl #29 │ │ │ │ - vmax.s8 d20, d14, d24 │ │ │ │ - vsubl.s8 q8, d0, d13 │ │ │ │ + @ instruction: 0x4639aeda │ │ │ │ + @ instruction: 0xf64d4628 │ │ │ │ + vmlal.s , d16, d1[7] │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef857 │ │ │ │ - svcge 0x0004be83 │ │ │ │ + @ instruction: 0xf7fef8c1 │ │ │ │ + svcge 0x0004bed1 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2d02fc │ │ │ │ + blls 0x2d03a0 │ │ │ │ setend be │ │ │ │ - blcs 0xf13e0 │ │ │ │ - msrhi SPSR_xc, #65 @ 0x41 │ │ │ │ - blvs 0xfe72c18c │ │ │ │ + blcs 0xf1694 │ │ │ │ + @ instruction: 0x83bdf041 │ │ │ │ + blvs 0xfe72c0b8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strthi pc, [r4], #2 │ │ │ │ + ldrbthi pc, [lr], #2 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91ab0 │ │ │ │ + blcc 0x919dc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - ldrtmi sl, [r9], -r8, ror #28 │ │ │ │ + @ instruction: 0x4639aeb6 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vmov.i32 q9, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef833 │ │ │ │ - svcge 0x0004be5f │ │ │ │ + @ instruction: 0xf7fef89d │ │ │ │ + svcge 0x0004bead │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - stcvs 13, cr15, [fp, #-572]! @ 0xfffffdc4 │ │ │ │ - @ instruction: 0xf013695b │ │ │ │ - @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x2bc674 │ │ │ │ - blcs 0xdf92c │ │ │ │ - mcrge 6, 2, pc, cr15, cr14, {1} @ │ │ │ │ + @ instruction: 0xf8d5fdc5 │ │ │ │ + bls 0x29cf68 │ │ │ │ + vsubl.u8 q8, d19, d17 │ │ │ │ + @ instruction: 0xf1016380 │ │ │ │ + blcs 0xb14dc │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr13, cr14, {1} │ │ │ │ + @ instruction: 0xf0422a01 │ │ │ │ + stcvs 4, cr8, [fp, #-524]! @ 0xfffffdf4 │ │ │ │ + @ instruction: 0xf4126b9a │ │ │ │ + @ instruction: 0xf0026f70 │ │ │ │ + mrrcvs 6, 14, r8, fp, cr7 │ │ │ │ + cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + svclt 0x00183b00 │ │ │ │ + blcs 0x9987c │ │ │ │ + mcrge 4, 4, pc, cr11, cr14, {1} @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscscs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf81af7f6 │ │ │ │ - mcrlt 7, 2, pc, cr6, cr14, {7} @ │ │ │ │ - @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0324 │ │ │ │ - @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ + sbcsvc pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + @ instruction: 0xf872f7f6 │ │ │ │ + mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ + ldc2 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ + adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ + bichi pc, r3, r1, lsl #2 │ │ │ │ + @ instruction: 0xf0412b01 │ │ │ │ + stcvs 3, cr8, [fp, #-400]! @ 0xfffffe70 │ │ │ │ + @ instruction: 0xf4126b9a │ │ │ │ + @ instruction: 0xf0026f70 │ │ │ │ + mrrcvs 4, 10, r8, fp, cr5 │ │ │ │ + cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + svclt 0x00183b00 │ │ │ │ + blcs 0x998c4 │ │ │ │ + mcrge 4, 3, pc, cr7, cr14, {1} @ │ │ │ │ + @ instruction: 0x46284639 │ │ │ │ + subvs pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + @ instruction: 0xf84ef7f6 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr14, cr14, {7} │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ + ldc2 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ + ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ + svcvs 0x0070f013 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr3, cr14, {1} │ │ │ │ + blcc 0xf7910 │ │ │ │ + @ instruction: 0xf63e2b01 │ │ │ │ + ldrtmi sl, [r9], -lr, asr #28 │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vmlal.s q8, d0, d1[6] │ │ │ │ - @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef809 │ │ │ │ - stmdage r4, {r0, r2, r4, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ - stc2l 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ - blcs 0x17798c │ │ │ │ - mcrge 4, 1, pc, cr13, cr14, {1} @ │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ + @ instruction: 0xf7f60205 │ │ │ │ + @ instruction: 0xf7fef835 │ │ │ │ + stmdage r4, {r0, r2, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + stc2 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ + blcs 0x177934 │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr13, cr14, {1} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - eorseq pc, r5, #72, 4 @ 0x80000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xfff8f7f5 │ │ │ │ - mcrlt 7, 1, pc, cr4, cr14, {7} @ │ │ │ │ + rsbeq pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + @ instruction: 0xf824f7f6 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr4, cr14, {7} │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d02e0 │ │ │ │ + blls 0x2d0308 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r2, r3, r4, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6484628 │ │ │ │ - vrshr.s64 d21, d13, #64 │ │ │ │ - @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feffe7 │ │ │ │ - svcge 0x0004be13 │ │ │ │ - @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2d02bc │ │ │ │ - @ instruction: 0xf43e2b03 │ │ │ │ - ldrtmi sl, [r9], -sl, lsl #28 │ │ │ │ - @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ - @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7feffd5 │ │ │ │ - stmdage r4, {r0, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldc2 7, cr15, [r2, #-1004]! @ 0xfffffc14 │ │ │ │ + stmdbge r4, {r2, r3, r5, r9, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d8, d24 │ │ │ │ + vmvn.i32 d16, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7f60205 │ │ │ │ + @ instruction: 0xf7fef813 │ │ │ │ + stmdage r4, {r0, r1, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ + stc2l 7, cr15, [r4, #-1004]! @ 0xfffffc14 │ │ │ │ + blcs 0x177978 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr11, cr14, {1} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbsvc pc, r9, #74448896 @ 0x4700000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffc8f7f5 │ │ │ │ - ldcllt 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ - vmlal.u8 q13, d4, d4 │ │ │ │ - @ instruction: 0xf7fb5401 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ - strbhi pc, [r8, #-1]! @ │ │ │ │ - @ instruction: 0xf0012c03 │ │ │ │ - stccs 5, cr8, [r1], {93} @ 0x5d │ │ │ │ - @ instruction: 0xf648bf15 │ │ │ │ - vqsub.s8 d22, d25, d29 │ │ │ │ - vsubl.s8 q8, d0, d21 │ │ │ │ - vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ - @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feffad │ │ │ │ - svcge 0x0004bdd9 │ │ │ │ - @ instruction: 0xf7fb4638 │ │ │ │ - strbteq pc, [r4], -pc, ror #24 @ │ │ │ │ - ldclge 5, cr15, [r1, #248] @ 0xf8 │ │ │ │ - blcs 0x177a4c │ │ │ │ - stclge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ + rsbpl pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + andseq pc, r3, #192, 4 │ │ │ │ + @ instruction: 0xf802f7f6 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr2, cr14, {7} │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ + ldc2l 7, cr15, [r2, #-1004] @ 0xfffffc14 │ │ │ │ + blcs 0x17799c │ │ │ │ + mcrge 4, 0, pc, cr9, cr14, {1} @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subseq pc, sp, #72, 4 @ 0x80000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff98f7f5 │ │ │ │ - stcllt 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ - addeq pc, r7, ip, lsl #8 │ │ │ │ + rscvc pc, r9, #73400320 @ 0x4600000 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + @ instruction: 0xfff0f7f5 │ │ │ │ + mcrlt 7, 0, pc, cr0, cr14, {7} @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcvs 12, cr15, [fp, #-972]! @ 0xfffffc34 │ │ │ │ + stmdbge r4, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6474628 │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7feffe3 │ │ │ │ + stmdage r4, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + stc2l 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf0012c02 │ │ │ │ + stccs 5, cr8, [r3], {105} @ 0x69 │ │ │ │ + ldrbhi pc, [lr, #-1] @ │ │ │ │ + svclt 0x00152c01 │ │ │ │ + addvs pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + rscvc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + andseq pc, r3, #192, 4 │ │ │ │ + andseq pc, r3, #192, 4 │ │ │ │ + @ instruction: 0xffc8f7f5 │ │ │ │ + ldcllt 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ + stc2 7, cr15, [r8], {251} @ 0xfb │ │ │ │ + @ instruction: 0xf53e0664 │ │ │ │ + blls 0x2bc534 │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + ldrtmi sl, [r9], -ip, asr #27 │ │ │ │ + vmax.s8 d20, d8, d24 │ │ │ │ + vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7feffb3 │ │ │ │ + svclt 0x0000bdc3 │ │ │ │ + addeq pc, r7, r4, asr #8 │ │ │ │ + @ instruction: 0xf7fba804 │ │ │ │ + stcvs 13, cr15, [fp, #-4]! │ │ │ │ @ instruction: 0xf013695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x2bc53c │ │ │ │ - blcs 0xdfa64 │ │ │ │ - ldcge 6, cr15, [r3, #248]! @ 0xf8 │ │ │ │ + blls 0x2bc500 │ │ │ │ + blcs 0xdfa30 │ │ │ │ + ldcge 6, cr15, [r1, #248]! @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addcs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff7ef7f5 │ │ │ │ - stclt 7, cr15, [sl, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xff98f7f5 │ │ │ │ + stclt 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - strbteq pc, [r6], -r1, asr #24 @ │ │ │ │ - stcge 5, cr15, [r3, #248]! @ 0xf8 │ │ │ │ - blcs 0x177aa8 │ │ │ │ - ldcge 4, cr15, [pc, #248] @ 0x90f84 │ │ │ │ + @ instruction: 0x0666fc59 │ │ │ │ + stcge 5, cr15, [r1, #248]! @ 0xf8 │ │ │ │ + blcs 0x177a74 │ │ │ │ + ldcge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addne pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff6af7f5 │ │ │ │ - ldclt 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xff84f7f5 │ │ │ │ + ldclt 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d01c4 │ │ │ │ + blls 0x2d01c8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vsubl.s8 q8, d0, d13 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff59 │ │ │ │ - stmdage r4, {r0, r2, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - ldc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + @ instruction: 0xf7feff73 │ │ │ │ + stmdage r4, {r0, r1, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + ldc2 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf53e0666 │ │ │ │ - blls 0x2bc4c8 │ │ │ │ + blls 0x2bc48c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff45 │ │ │ │ - stmdage r4, {r0, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r2], #1004 @ 0x3ec │ │ │ │ - blcs 0x177b14 │ │ │ │ - stclge 4, cr15, [r9, #-248]! @ 0xffffff08 │ │ │ │ + @ instruction: 0xf7feff5f │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + ldc2 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ + blcs 0x177ae0 │ │ │ │ + stclge 4, cr15, [r7, #-248]! @ 0xffffff08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - submi pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + andmi pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xff34f7f5 │ │ │ │ - stcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xff4ef7f5 │ │ │ │ + ldcllt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0158 │ │ │ │ + blls 0x2d015c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ vsubl.s8 q8, d0, d25 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7feff23 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + @ instruction: 0xf7feff3d │ │ │ │ + stmdage r4, {r0, r2, r3, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + stc2 7, cr15, [lr], {251} @ 0xfb │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcvs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff16f7f5 │ │ │ │ - stcllt 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xff30f7f5 │ │ │ │ + stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d011c │ │ │ │ + blls 0x2d0120 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 d21, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feff05 │ │ │ │ - stmdage r4, {r0, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe8cef5e │ │ │ │ + @ instruction: 0xf7feff1f │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xfef4ef2a │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcc pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 7, pc, cr8, cr5, {7} │ │ │ │ - stclt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xff12f7f5 │ │ │ │ + stclt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - stc2 7, cr15, [r6], {251} @ 0xfb │ │ │ │ + ldc2 7, cr15, [r6], {251} @ 0xfb │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ - bls 0x291c14 │ │ │ │ - blcs 0xa1024 │ │ │ │ + bls 0x291be0 │ │ │ │ + blcs 0xa0ff0 │ │ │ │ mvnhi pc, r1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - ldcge 4, cr15, [r3, #-504] @ 0xfffffe08 │ │ │ │ + ldcge 4, cr15, [r1, #-504] @ 0xfffffe08 │ │ │ │ @ instruction: 0xf0422a01 │ │ │ │ stcvs 3, cr8, [fp, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 5, 11, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99bc8 │ │ │ │ - stcge 4, cr15, [r1, #-248] @ 0xffffff08 │ │ │ │ + blcs 0x99b94 │ │ │ │ + ldclge 4, cr15, [pc], #248 @ 0x9108c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorseq pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + andeq pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mcr2 7, 6, pc, cr12, cr5, {7} @ │ │ │ │ - ldcllt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ + mcr2 7, 7, pc, cr6, cr5, {7} @ │ │ │ │ + ldcllt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0088 │ │ │ │ - blcs 0xdfbec │ │ │ │ - stclge 6, cr15, [pc], #248 @ 0x910e4 │ │ │ │ + blls 0x2d008c │ │ │ │ + blcs 0xdfbb8 │ │ │ │ + stclge 6, cr15, [sp], #248 @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 5, pc, cr10, cr5, {7} │ │ │ │ - stcllt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ + mrc2 7, 6, pc, cr4, cr5, {7} │ │ │ │ + stcllt 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0x0664fb7d │ │ │ │ - ldclge 5, cr15, [pc], {62} @ 0x3e │ │ │ │ - blcs 0x177c30 │ │ │ │ - ldclge 4, cr15, [fp], {62} @ 0x3e │ │ │ │ + @ instruction: 0x0664fb95 │ │ │ │ + ldclge 5, cr15, [sp], {62} @ 0x3e │ │ │ │ + blcs 0x177bfc │ │ │ │ + ldclge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adceq pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 5, pc, cr6, cr5, {7} @ │ │ │ │ - ldcllt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ + mcr2 7, 6, pc, cr0, cr5, {7} @ │ │ │ │ + ldcllt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d003c │ │ │ │ + blls 0x2d0040 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d23, d29, #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefe95 │ │ │ │ - stmdage r4, {r0, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xffd4f03e │ │ │ │ - blcs 0x177c74 │ │ │ │ - ldcge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ + @ instruction: 0xf7fefeaf │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + stc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + blcs 0x177c40 │ │ │ │ + ldcge 4, cr15, [r7], #248 @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - sbcpl pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + addpl pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mcr2 7, 4, pc, cr4, cr5, {7} @ │ │ │ │ - ldclt 7, cr15, [r0], #1016 @ 0x3f8 │ │ │ │ + mrc2 7, 4, pc, cr14, cr5, {7} │ │ │ │ + stclt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfff8 │ │ │ │ + blls 0x2cfffc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r3, r5, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r5, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ vsubl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefe73 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff4cf082 │ │ │ │ - blcs 0x177cb8 │ │ │ │ - ldcge 4, cr15, [r7], {62} @ 0x3e │ │ │ │ + @ instruction: 0xf7fefe8d │ │ │ │ + stmdage r4, {r0, r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xff84f04e │ │ │ │ + blcs 0x177c84 │ │ │ │ + ldcge 4, cr15, [r5], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addcs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 3, pc, cr2, cr5, {7} @ │ │ │ │ - stclt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ + mrc2 7, 3, pc, cr12, cr5, {7} │ │ │ │ + stclt 7, cr15, [ip], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cffb4 │ │ │ │ - blcs 0xdfcc0 │ │ │ │ - stcge 6, cr15, [r5], {62} @ 0x3e │ │ │ │ + blls 0x2cffb8 │ │ │ │ + blcs 0xdfc8c │ │ │ │ + stcge 6, cr15, [r3], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andscs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr0, cr5, {7} │ │ │ │ - ldcllt 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ + mcr2 7, 3, pc, cr10, cr5, {7} @ │ │ │ │ + ldcllt 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0x0667fb13 │ │ │ │ - ldclge 5, cr15, [r5], #-248 @ 0xffffff08 │ │ │ │ - blcs 0x177d04 │ │ │ │ - ldclge 4, cr15, [r1], #-248 @ 0xffffff08 │ │ │ │ + strbteq pc, [r7], -fp, lsr #22 @ │ │ │ │ + ldclge 5, cr15, [r3], #-248 @ 0xffffff08 │ │ │ │ + blcs 0x177cd0 │ │ │ │ + stclge 4, cr15, [pc], #-248 @ 0x90fbc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subne pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 1, pc, cr12, cr5, {7} │ │ │ │ - stcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ + mrc2 7, 2, pc, cr6, cr5, {7} │ │ │ │ + stcllt 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cff68 │ │ │ │ + blls 0x2cff6c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r5, r6, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefe2b │ │ │ │ - stmdage r4, {r0, r1, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe2cf112 │ │ │ │ - blcs 0x177d48 │ │ │ │ - mcrrge 4, 3, pc, pc, cr14 @ │ │ │ │ + @ instruction: 0xf7fefe45 │ │ │ │ + stmdage r4, {r0, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xfe64f0de │ │ │ │ + blcs 0x177d14 │ │ │ │ + mcrrge 4, 3, pc, sp, cr14 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rscpl pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + adcspl pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mrc2 7, 0, pc, cr10, cr5, {7} │ │ │ │ - mcrrlt 7, 15, pc, r6, cr14 @ │ │ │ │ + mrc2 7, 1, pc, cr4, cr5, {7} │ │ │ │ + mcrrlt 7, 15, pc, r4, cr14 @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vsubl.s8 q9, d0, d9 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefe0d │ │ │ │ - svcge 0x0004bc39 │ │ │ │ + @ instruction: 0xf7fefe27 │ │ │ │ + svcge 0x0004bc37 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfe68 │ │ │ │ + blls 0x2cfe6c │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf2fbc │ │ │ │ + blcs 0xf2f88 │ │ │ │ orrshi pc, r6, r1, asr #32 │ │ │ │ - blvs 0xfe72c620 │ │ │ │ + blvs 0xfe72c5ec │ │ │ │ svcvs 0x0070f412 │ │ │ │ movwhi pc, #40962 @ 0xa002 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91f44 │ │ │ │ + blcc 0x91f10 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639ac1e │ │ │ │ + @ instruction: 0x4639ac1c │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s q9, d16, d1[1] │ │ │ │ + vsubl.s8 q9, d16, d13 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefde9 │ │ │ │ - svcge 0x0004bc15 │ │ │ │ + @ instruction: 0xf7fefe03 │ │ │ │ + svcge 0x0004bc13 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - adceq pc, r1, #29696 @ 0x7400 │ │ │ │ - stcge 5, cr15, [sp], {62} @ 0x3e │ │ │ │ - blcs 0xf7dd4 │ │ │ │ + adceq pc, r1, #44032 @ 0xac00 │ │ │ │ + stcge 5, cr15, [fp], {62} @ 0x3e │ │ │ │ + blcs 0xf7da0 │ │ │ │ rschi pc, r2, #66 @ 0x42 │ │ │ │ - blvs 0xfe72c668 │ │ │ │ + blvs 0xfe72c634 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r6], #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91f8c │ │ │ │ + blcc 0x91f58 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639abfa │ │ │ │ + @ instruction: 0x4639abf8 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefdc5 │ │ │ │ - stmdage r4, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blx 0x94f1de │ │ │ │ - blcs 0x177e14 │ │ │ │ - blge 0xffb0e2f0 │ │ │ │ + @ instruction: 0xf7fefddf │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + blx 0xccf1aa │ │ │ │ + blcs 0x177de0 │ │ │ │ + blge 0xffa8e2bc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2 7, cr15, [r4, #980]! @ 0x3d4 │ │ │ │ - bllt 0xff8cf204 │ │ │ │ - vmull.u8 q8, d20, d11 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - b 0x1151258 │ │ │ │ - stmiaeq r2!, {r1, r8, r9, sl}^ │ │ │ │ + stc2l 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ + bllt 0xff84f1d0 │ │ │ │ + @ instruction: 0xf004084b │ │ │ │ + @ instruction: 0xf003020f │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + b 0x11611f4 │ │ │ │ + stceq 7, cr0, [r2], #8 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0020330 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ - vmul.i q8, q2, d1[2] │ │ │ │ - @ instruction: 0xf0014403 │ │ │ │ + vmul.i q8, q10, d1[2] │ │ │ │ + @ instruction: 0xf0013403 │ │ │ │ tstmi r4, #16, 2 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0x10d1ac0 │ │ │ │ + b 0x10d1a8c │ │ │ │ addsmi r0, r3, #0, 12 │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ rsbshi pc, r5, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf0022b40 │ │ │ │ subcs r8, r0, #196, 2 @ 0x31 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - vstmdbvs fp!, {d10-} │ │ │ │ + vstmdbvs fp!, {d10-} │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - stmdbge r4, {r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ vmlal.s q8, d16, d1[7] │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ - strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strvc lr, [r4], -sp, asr #19 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - movwls r9, #34566 @ 0x8706 │ │ │ │ - ldc2l 7, cr15, [r4, #-980]! @ 0xfffffc2c │ │ │ │ - bllt 0xfe8cf284 │ │ │ │ + movwls r9, #33798 @ 0x8406 │ │ │ │ + stc2 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ + bllt 0xfe84f250 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfdd8 │ │ │ │ + blls 0x2cfddc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefd63 │ │ │ │ - svcge 0x0004bb8f │ │ │ │ + @ instruction: 0xf7fefd7d │ │ │ │ + svcge 0x0004bb8d │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfd14 │ │ │ │ + blls 0x2cfd18 │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf3190 │ │ │ │ + blcs 0xf315c │ │ │ │ subhi pc, r9, r1, asr #32 │ │ │ │ - blvs 0xfe72c774 │ │ │ │ + blvs 0xfe72c740 │ │ │ │ svcvs 0x0070f412 │ │ │ │ subhi pc, r2, #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92098 │ │ │ │ + blcc 0x92064 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639ab74 │ │ │ │ + @ instruction: 0x4639ab72 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefd3f │ │ │ │ - fstmiaxeq fp, {d11-d63} @ Deprecated │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf7fefd59 │ │ │ │ + stmdaeq fp, {r0, r3, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, r4 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ - movtcs r0, #2274 @ 0x8e2 │ │ │ │ + movtcs r0, #3234 @ 0xca2 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stmdaeq r9, {r0, r1, r5, lr}^ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmiaeq r9, {r0, r1, r5, lr}^ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ subcs r4, r0, #20, 6 @ 0x50000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ streq lr, [r0], -r1, asr #20 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ subcs r8, r0, #220, 8 @ 0xdc000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0x10b263c │ │ │ │ - blge 0x118e53c │ │ │ │ + blcs 0x10b2608 │ │ │ │ + blge 0x110e508 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ - blge 0x100e448 │ │ │ │ + blge 0xf8e414 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcsne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - movwls r6, #29700 @ 0x7404 │ │ │ │ - strls r2, [r6, -r0, lsl #6] │ │ │ │ + movwls r7, #30212 @ 0x7604 │ │ │ │ + strls r2, [r6], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fefd01 │ │ │ │ - stmdage r4, {r0, r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf99cf7fb │ │ │ │ + @ instruction: 0xf7fefd1b │ │ │ │ + stmdage r4, {r0, r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf9b6f7fb │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbcne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r4], #980 @ 0x3d4 │ │ │ │ - bllt 0x8cf384 │ │ │ │ + stc2 7, cr15, [lr, #-980] @ 0xfffffc2c │ │ │ │ + bllt 0x84f350 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vmov.i32 d20, #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefce7 │ │ │ │ - @ instruction: 0xf44fbb13 │ │ │ │ + @ instruction: 0xf7fefd01 │ │ │ │ + @ instruction: 0xf44fbb11 │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrthi pc, [r5], -r1 @ │ │ │ │ addshi pc, r0, #268435456 @ 0x10000000 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.16 {d24-d26}, [pc :64], r3 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfff8e5cc │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - stmdaeq lr, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strmi pc, [r3, -r1, asr #7] │ │ │ │ + bge 0xfff0e598 │ │ │ │ + @ instruction: 0xf001084e │ │ │ │ + stceq 3, cr0, [sl], {15} │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf001431a │ │ │ │ - @ instruction: 0xf1c7030f │ │ │ │ - tstmi lr, #16, 14 @ 0x400000 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ + vabdl.u8 q10, d1, d3 │ │ │ │ + @ instruction: 0xf1c73303 │ │ │ │ + tstmi sl, #16, 14 @ 0x400000 │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ strbhi pc, [r1], #-66 @ 0xffffffbe @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ vrsra.s64 d23, d9, #64 │ │ │ │ @ instruction: 0xf6450308 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feffe3 │ │ │ │ - @ instruction: 0xf5b3bad5 │ │ │ │ + @ instruction: 0xf7fefffd │ │ │ │ + @ instruction: 0xf5b3bad3 │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ vaba.s8 q4, , │ │ │ │ @ instruction: 0xf5b381c4 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ @ instruction: 0xf5b3804f │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ - vstmiaeq sl, {s20-s217} │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - @ instruction: 0xf002084e │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0064703 │ │ │ │ - tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + stmdaeq lr, {r2, r6, r7, r9, fp, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ + @ instruction: 0xf0060c8a │ │ │ │ + @ instruction: 0xf0020610 │ │ │ │ + tstmi lr, #16, 4 │ │ │ │ + strmi pc, [r3, -r1, asr #7] │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ ldreq pc, [r0, -r7, asr #3] │ │ │ │ - @ instruction: 0xf011431e │ │ │ │ + @ instruction: 0xf011431a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ stmib sp, {r0, r6, r8, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ cmnpeq sp, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ sbcscc pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xffaef7fa │ │ │ │ - blt 0xfe8cf484 │ │ │ │ + @ instruction: 0xffc8f7fa │ │ │ │ + blt 0xfe84f450 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ strhi pc, [r9, #1]! │ │ │ │ bicshi pc, fp, r1, lsl #4 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ subhi pc, r1, r2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - bge 0xfe50e6a0 │ │ │ │ - vmull.u8 q8, d20, d18 │ │ │ │ - stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + bge 0xfe48e66c │ │ │ │ + @ instruction: 0xf0040866 │ │ │ │ + stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf004431a │ │ │ │ - @ instruction: 0xf1c7030f │ │ │ │ - tstmi lr, #8, 14 @ 0x200000 │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ + @ instruction: 0xf1c73303 │ │ │ │ + tstmi sl, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ strthi pc, [r0], #-66 @ 0xffffffbe │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ vqdmlal.s q8, d16, d1[2] │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ vmvn.i32 q8, #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff79 │ │ │ │ - vst1.16 {d27-d28}, [pc :128], fp │ │ │ │ + @ instruction: 0xf7feff93 │ │ │ │ + vst1.16 {d27-d28}, [pc :128], r9 │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrhi pc, [r6], -r1 │ │ │ │ teqphi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0x158e71c │ │ │ │ - vmull.u8 q8, d20, d18 │ │ │ │ - stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + bge 0x150e6e8 │ │ │ │ + @ instruction: 0xf0040866 │ │ │ │ + stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf004431a │ │ │ │ - @ instruction: 0xf1c7030f │ │ │ │ - tstmi lr, #8, 14 @ 0x200000 │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ + @ instruction: 0xf1c73303 │ │ │ │ + tstmi sl, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ movwhi pc, #41026 @ 0xa042 @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ vqdmlal.s , d16, d1[5] │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ vmvn.i32 q8, #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff3b │ │ │ │ - svcge 0x0004ba2d │ │ │ │ + @ instruction: 0xf7feff55 │ │ │ │ + svcge 0x0004ba2b │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9caf7fb │ │ │ │ - bcs 0xf7d9c │ │ │ │ + @ instruction: 0xf9d2f7fb │ │ │ │ + bcs 0xf7d68 │ │ │ │ stcvs 1, cr13, [fp, #-56]! @ 0xffffffc8 │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 7, 15, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9a1a0 │ │ │ │ - bge 0x60e698 │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + blcs 0x9a16c │ │ │ │ + bge 0x58e664 │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ adccs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - mcr2 7, 4, pc, cr14, cr13, {7} @ │ │ │ │ - blt 0x2cf5b4 │ │ │ │ + mcr2 7, 4, pc, cr12, cr13, {7} @ │ │ │ │ + blt 0x24f580 │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf95cf7fb │ │ │ │ + @ instruction: 0xf96af7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ strhi pc, [r5, r0, lsl #2] │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [r8, #266] @ 0x10a │ │ │ │ - ldmibge r3!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - msrmi SPSR_fs, #-1610612732 @ 0xa0000004 │ │ │ │ + ldmibge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + msrmi CPSR_fs, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strtmi pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ + strbtcc pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefb87 │ │ │ │ - @ instruction: 0x4621b9df │ │ │ │ + @ instruction: 0xf7fefba1 │ │ │ │ + @ instruction: 0x4621b9dd │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0xf8d5f957 │ │ │ │ - bls 0x25d93c │ │ │ │ + @ instruction: 0xf8d5f963 │ │ │ │ + bls 0x25d908 │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb16c8 │ │ │ │ - stmibge pc, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + blcs 0xb1694 │ │ │ │ + stmibge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - strtpl pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ + strbtmi pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ - ldmiblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ + ldmiblt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - bls 0x28fbc4 │ │ │ │ + bls 0x28fbb0 │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6ecb14 │ │ │ │ + blvs 0xfe6ecae0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ strhi pc, [r9], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92438 │ │ │ │ + blcc 0x92404 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - vmla.i8 d26, d26, d20 │ │ │ │ - vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ - bl 0x152358 │ │ │ │ + vmla.i8 d26, d26, d18 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ + bl 0x152324 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ - @ instruction: 0xf7fefe1d │ │ │ │ - @ instruction: 0x4621b997 │ │ │ │ + @ instruction: 0xf7fefe1b │ │ │ │ + @ instruction: 0x4621b995 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - mvneq pc, pc, lsl #18 │ │ │ │ - stmibge pc, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} @ │ │ │ │ + mvneq pc, fp, lsl r9 @ │ │ │ │ + stmibge sp, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05dc │ │ │ │ - @ instruction: 0x9c07a98a │ │ │ │ - movwpl pc, #49738 @ 0xc24a @ │ │ │ │ + @ instruction: 0x9c07a988 │ │ │ │ + bicmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + subpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ - ldmdblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [r2, #1000]! @ 0x3e8 │ │ │ │ + ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf8ccf7fb │ │ │ │ + @ instruction: 0xf8daf7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ ldrbhi pc, [r8, r0, lsl #2] @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [lr, #266] @ 0x10a │ │ │ │ - stmdbge r3!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpmi ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + stmdbge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + bicscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strtmi pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ + strbtcc pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefaf7 │ │ │ │ - strtmi fp, [r1], -pc, asr #18 │ │ │ │ + @ instruction: 0xf7fefb11 │ │ │ │ + strtmi fp, [r1], -sp, asr #18 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcls 8, cr15, [r7], {237} @ 0xed │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + stcls 8, cr15, [r7], {245} @ 0xf5 │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscsmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + adcsmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ eorscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xff1cf752 │ │ │ │ - ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff14f71e │ │ │ │ + ldmdblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8d4f7fb │ │ │ │ + @ instruction: 0xf8dcf7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05df │ │ │ │ - bls 0x27bc24 │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + bls 0x27bbe8 │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ movcs pc, #13828096 @ 0xd30000 │ │ │ │ - blx 0x24f782 │ │ │ │ - ldmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1cf74e │ │ │ │ + ldmdblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8bcf7fb │ │ │ │ + @ instruction: 0xf8c4f7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05db │ │ │ │ - bls 0x27bbf4 │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + bls 0x27bbb8 │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xffc4f7b0 │ │ │ │ - stmdblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffbcf77c │ │ │ │ + stmdblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ - @ instruction: 0xf014f85b │ │ │ │ + @ instruction: 0xf014f869 │ │ │ │ @ instruction: 0xf47e7380 │ │ │ │ - @ instruction: 0xf8d5a8fc │ │ │ │ + @ instruction: 0xf8d5a8fa │ │ │ │ ldrbeq r2, [r7, #200] @ 0xc8 │ │ │ │ - ldmge r7!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r5!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf24a9c07 │ │ │ │ - vmov.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x12308c │ │ │ │ + bl 0x123058 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fa2370 │ │ │ │ - @ instruction: 0xf7fefb45 │ │ │ │ - strtmi fp, [r1], -r9, ror #17 │ │ │ │ + @ instruction: 0xf7fefb5f │ │ │ │ + strtmi fp, [r1], -r7, ror #17 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdals r7, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ - andscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + sbcsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd2360 │ │ │ │ - @ instruction: 0xf7fefb63 │ │ │ │ - @ instruction: 0x4621b8d5 │ │ │ │ + @ instruction: 0xf7fefb61 │ │ │ │ + @ instruction: 0x4621b8d3 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf82af7fb │ │ │ │ + @ instruction: 0xf838f7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x251fb8 │ │ │ │ + bls 0x251f84 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ strthi pc, [r7], r0, lsl #2 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - vadd.i8 q13, q13, q2 │ │ │ │ - vorr.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + vadd.i8 q13, q13, q1 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - @ instruction: 0xf2c044dc │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ - @ instruction: 0xf7fefb0f │ │ │ │ - @ instruction: 0x4621b8b3 │ │ │ │ + @ instruction: 0xf7fefb29 │ │ │ │ + @ instruction: 0x4621b8b1 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcls 8, cr15, [r7], {81} @ 0x51 │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + stcls 8, cr15, [r7], {89} @ 0x59 │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscsmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + adcsmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xacf88a │ │ │ │ - ldmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xa4f856 │ │ │ │ + ldmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf812f7fb │ │ │ │ + @ instruction: 0xf81ef7fb │ │ │ │ orrvc pc, r0, #20 │ │ │ │ - ldmge r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05d2 │ │ │ │ - stcls 8, cr10, [r7], {140} @ 0x8c │ │ │ │ - addpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + stcls 8, cr10, [r7], {138} @ 0x8a │ │ │ │ + subpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ - stmlt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ + ldmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - @ instruction: 0xf8d5ffd5 │ │ │ │ + @ instruction: 0xf8d5ffe3 │ │ │ │ stmdbls r7, {r3, r6, r7, ip, sp} │ │ │ │ andcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ orrvc pc, r0, #20 │ │ │ │ strthi pc, [sl], -r0, asr #32 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - vadd.i8 q13, q5, q15 │ │ │ │ - vmov.i32 d18, #3072 @ 0x00000c00 │ │ │ │ - bl 0x1121c4 │ │ │ │ + vadd.i8 q13, q5, q14 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ + bl 0x112190 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fa22c0 │ │ │ │ - @ instruction: 0xf7fefabd │ │ │ │ - strtmi fp, [r1], -r1, ror #16 │ │ │ │ + @ instruction: 0xf7fefad7 │ │ │ │ + @ instruction: 0x4621b85f │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - @ instruction: 0xf8d5ffd9 │ │ │ │ - bls 0x25dc38 │ │ │ │ + @ instruction: 0xf8d5ffe5 │ │ │ │ + bls 0x25dc04 │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1002300 │ │ │ │ - blcs 0xb3378 │ │ │ │ - ldmdage r1, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + blcs 0xb3344 │ │ │ │ + stmdage pc, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - strtpl pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ + strbtmi pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - mcrr2 7, 15, pc, lr, cr10 @ │ │ │ │ - ldmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ + ldmdalt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - strexheq pc, r3, [r7] @ │ │ │ │ - ldmdage r5!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + mvneq pc, r1, lsr #31 │ │ │ │ + ldmdage r3!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05de │ │ │ │ - stcls 8, cr10, [r7], {48} @ 0x30 │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + stcls 8, cr10, [r7], {46} @ 0x2e │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + subpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bd90 │ │ │ │ + bl 0x17bd5c │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ rscscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x1ecf978 │ │ │ │ - ldmdalt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe54f944 │ │ │ │ + ldmdalt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffbaf7fa │ │ │ │ + @ instruction: 0xffc2f7fa │ │ │ │ vadd.i8 d25, d10, d7 │ │ │ │ - vmov.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x13bdbc │ │ │ │ + bl 0x13bd88 │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orrcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe64f9ac │ │ │ │ - stmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe5cf978 │ │ │ │ + stmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - mvneq pc, sp, asr pc @ │ │ │ │ - svcge 0x00fff53d │ │ │ │ + mvneq pc, fp, ror #30 │ │ │ │ + svcge 0x00fdf53d │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57d05d9 │ │ │ │ - stcls 15, cr10, [r7], {250} @ 0xfa │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + stcls 15, cr10, [r7], {248} @ 0xf8 │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + subpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bdfc │ │ │ │ + bl 0x17bdc8 │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ teqpcc r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ - blx 0x114f9e4 │ │ │ │ - svclt 0x00e6f7fd │ │ │ │ + blx 0x17cf9b0 │ │ │ │ + svclt 0x00e4f7fd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff5ef7fa │ │ │ │ + @ instruction: 0xff6af7fa │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0407380 │ │ │ │ - bcs 0xb3018 │ │ │ │ - svcge 0x00d5f43d │ │ │ │ - andscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + bcs 0xb2fe4 │ │ │ │ + svcge 0x00d3f43d │ │ │ │ + sbcsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ tstpcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - blx 0xff6cfa22 │ │ │ │ - svclt 0x00c8f7fd │ │ │ │ + blx 0xffd4f9ee │ │ │ │ + svclt 0x00c6f7fd │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - bls 0x2917dc │ │ │ │ + bls 0x2917c8 │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6ecefc │ │ │ │ + blvs 0xfe6ecec8 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldrhi pc, [r6, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92820 │ │ │ │ + blcc 0x927ec │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vrecps.f32 d26, d26, d16 │ │ │ │ - vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ - bl 0x152740 │ │ │ │ + vmax.f32 d26, d26, d30 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ + bl 0x15270c │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2240 │ │ │ │ - @ instruction: 0xf7fdfc29 │ │ │ │ - strtmi fp, [r1], -r3, lsr #31 │ │ │ │ + @ instruction: 0xf7fdfc27 │ │ │ │ + strtmi fp, [r1], -r1, lsr #31 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - stmdals r7, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - andscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + stmdals r7, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd22e0 │ │ │ │ - @ instruction: 0xf7fdfa1d │ │ │ │ - @ instruction: 0xf5b3bf8f │ │ │ │ + @ instruction: 0xf7fdfa1b │ │ │ │ + @ instruction: 0xf5b3bf8d │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf5b38783 │ │ │ │ @ instruction: 0xf0006f00 │ │ │ │ @ instruction: 0xf5b38758 │ │ │ │ @ instruction: 0xf47d6fa0 │ │ │ │ - stmdaeq sl, {r1, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1111f10 │ │ │ │ + b 0x1111edc │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ vcge.s8 d20, d9, d3 │ │ │ │ - vmlal.s q10, d0, d1[0] │ │ │ │ + vsubl.s8 q10, d0, d9 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #9220 @ 0x2404 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf9e3 │ │ │ │ - stmdaeq sl, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf9fd │ │ │ │ + stmdaeq sl, {r0, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscpl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9c2f7f5 │ │ │ │ - svclt 0x0042f7fd │ │ │ │ + @ instruction: 0xf9dcf7f5 │ │ │ │ + svclt 0x0040f7fd │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46341 @ 0xb505 │ │ │ │ @@ -132632,32 +132619,32 @@ │ │ │ │ rsbpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf9a1 │ │ │ │ - stmdaeq sl, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf9bb │ │ │ │ + stmdaeq sl, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ andls r4, r4, #738197504 @ 0x2c000000 │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ strcs r0, [r3], -r0, asr #10 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - @ instruction: 0xf980f7f5 │ │ │ │ - svclt 0x0000f7fd │ │ │ │ + @ instruction: 0xf99af7f5 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46341 @ 0xb505 │ │ │ │ @@ -132665,64 +132652,64 @@ │ │ │ │ adcpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf95f │ │ │ │ - stmdaeq sl, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf979 │ │ │ │ + stmdaeq sl, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf93ef7f5 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr14, cr13, {7} │ │ │ │ + @ instruction: 0xf958f7f5 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr12, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf91f │ │ │ │ - stmdaeq sl, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf939 │ │ │ │ + stmdaeq sl, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf8fef7f5 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr14, cr13, {7} │ │ │ │ + @ instruction: 0xf918f7f5 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr12, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46341 @ 0xb505 │ │ │ │ @@ -132730,79 +132717,79 @@ │ │ │ │ sbcsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf8dd │ │ │ │ - stmdaeq sl, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf8f7 │ │ │ │ + stmdaeq sl, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ eorseq pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-771] @ 0xfffffcfd │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf8bef7f5 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr14, cr13, {7} │ │ │ │ + @ instruction: 0xf8d8f7f5 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr12, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vsubl.s8 q10, d16, d1 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf89f │ │ │ │ - @ instruction: 0xf5b3be1f │ │ │ │ + @ instruction: 0xf7fdf8b9 │ │ │ │ + @ instruction: 0xf5b3be1d │ │ │ │ @ instruction: 0xf0023f40 │ │ │ │ vst2.32 {d24-d27}, [pc :256], fp │ │ │ │ vhsub.s8 d7, d0, d0 │ │ │ │ vorr.i32 d24, #1536 @ 0x00000600 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ sbchi pc, r2, #2 │ │ │ │ - ldrbhi pc, [pc, #-513]! @ 0x91bab @ │ │ │ │ + ldrbhi pc, [pc, #-513]! @ 0x91b77 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr2, cr13, {3} │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr0, cr13, {3} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf8d5fdfd │ │ │ │ + @ instruction: 0xf8d5fdff │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - mcrge 5, 0, pc, cr8, cr13, {3} @ │ │ │ │ - blcs 0xf8a08 │ │ │ │ + mcrge 5, 0, pc, cr6, cr13, {3} @ │ │ │ │ + blcs 0xf89d4 │ │ │ │ ldrbhi pc, [r6], r2 @ │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ - vceq.f32 d26, d14, d1 │ │ │ │ - vsubl.s8 , d16, d21 │ │ │ │ + vmla.f32 q13, q15, │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - stmdacs r0, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr6, cr13, {3} @ │ │ │ │ - ldcllt 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr4, cr13, {3} @ │ │ │ │ + ldcllt 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ svccc 0x0040f5b3 │ │ │ │ ldrhi pc, [sp], #-2 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwhi pc, #20992 @ 0x5200 @ │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vhsub.s8 q4, , q12 │ │ │ │ @@ -132812,55 +132799,55 @@ │ │ │ │ eorhi pc, fp, r2 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ addcs r8, r0, #11 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdage r4, {r0, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r6, #244] @ 0xf4 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr4, cr13, {7} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r4, #244] @ 0xf4 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr2, cr13, {7} │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ - stclge 4, cr15, [r3, #500] @ 0x1f4 │ │ │ │ - stclt 7, cr15, [r5, #1012]! @ 0x3f4 │ │ │ │ + stclge 4, cr15, [r1, #500] @ 0x1f4 │ │ │ │ + stclt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst4.8 {d24-d27}, [pc]! │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [r7, #500] @ 0x1f4 │ │ │ │ + ldcge 4, cr15, [r5, #500] @ 0x1f4 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ submi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xfff8f7f4 │ │ │ │ - ldcllt 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf812f7f5 │ │ │ │ + ldcllt 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.64 {d24-d26}, [pc], r8 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - stclge 4, cr15, [r9, #-500]! @ 0xfffffe0c │ │ │ │ + stclge 4, cr15, [r7, #-500]! @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -132868,725 +132855,725 @@ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ vsubl.s8 q10, d16, d21 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fd9308 │ │ │ │ - @ instruction: 0xf7fdf955 │ │ │ │ - @ instruction: 0xf5b3bd49 │ │ │ │ + @ instruction: 0xf7fdf953 │ │ │ │ + @ instruction: 0xf5b3bd47 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ @ instruction: 0xf1b3870c │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - stmdaeq sl, {r6, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r1, r2, r3, r4, r5, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffa0f7f4 │ │ │ │ - stclt 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xffbaf7f4 │ │ │ │ + ldclt 7, cr15, [lr, #-1012] @ 0xfffffc0c │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ adchi pc, sp, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldcge 4, cr15, [r7, #-500] @ 0xfffffe0c │ │ │ │ + ldcge 4, cr15, [r5, #-500] @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - submi pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andmi pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff78f7f4 │ │ │ │ - ldcllt 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xff92f7f4 │ │ │ │ + ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ msrhi CPSR_fsx, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - stclge 4, cr15, [pc], #500 @ 0x921e0 │ │ │ │ + stclge 4, cr15, [sp], #500 @ 0x1f4 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - submi pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andmi pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff50f7f4 │ │ │ │ - ldcllt 7, cr15, [r0], {253} @ 0xfd │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - tstmi r3, #15728640 @ 0xf00000 │ │ │ │ - @ instruction: 0xf0020862 │ │ │ │ + @ instruction: 0xff6af7f4 │ │ │ │ + stcllt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + @ instruction: 0xf003020f │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi r3, #3145728 @ 0x300000 │ │ │ │ + @ instruction: 0xf0020ca2 │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ teqmi r2, #128, 2 │ │ │ │ setend be │ │ │ │ cmneq r7, #2080374785 @ 0x7c000001 │ │ │ │ ldrhi pc, [r6, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf7fe2602 │ │ │ │ - blcs 0x1014d8 │ │ │ │ + blcs 0x10149c │ │ │ │ movthi pc, #8257 @ 0x2041 @ │ │ │ │ - blvs 0xfe72d510 │ │ │ │ + blvs 0xfe72d4dc │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [pc, #1]! @ 0x9206d @ │ │ │ │ + ldrbhi pc, [pc, #1]! @ 0x92039 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e34 │ │ │ │ + blcc 0x92e00 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -r6, lsr #25 │ │ │ │ + ldrtmi sl, [r9], -r4, lsr #25 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe71 │ │ │ │ - blcs 0x101308 │ │ │ │ + @ instruction: 0xf7fdfe8b │ │ │ │ + blcs 0x1012cc │ │ │ │ msrhi SPSR_f, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d548 │ │ │ │ + blvs 0xfe72d514 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e6c │ │ │ │ + blcc 0x92e38 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -sl, lsl #25 │ │ │ │ + ldrtmi sl, [r9], -r8, lsl #25 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe55 │ │ │ │ - blcs 0xc12d0 │ │ │ │ - ldclge 4, cr15, [sp], #-244 @ 0xffffff0c │ │ │ │ + @ instruction: 0xf7fdfe6f │ │ │ │ + blcs 0xc1294 │ │ │ │ + ldclge 4, cr15, [fp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ stcvs 4, cr8, [fp, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 6, 4, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9acf4 │ │ │ │ - stclge 4, cr15, [fp], #-244 @ 0xffffff0c │ │ │ │ + blcs 0x9acc0 │ │ │ │ + stclge 4, cr15, [r9], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcseq pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + addseq pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mrc2 7, 1, pc, cr6, cr4, {7} │ │ │ │ - stcllt 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ - blx 0x1bd00f6 │ │ │ │ - blcs 0xf8d30 │ │ │ │ + mrc2 7, 2, pc, cr0, cr4, {7} │ │ │ │ + stcllt 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ + blx 0x1f500c2 │ │ │ │ + blcs 0xf8cfc │ │ │ │ sbchi pc, sl, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d5c4 │ │ │ │ + blvs 0xfe72d590 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r0], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92ee8 │ │ │ │ + blcc 0x92eb4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -ip, asr #24 │ │ │ │ + ldrtmi sl, [r9], -sl, asr #24 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ + vmlal.s q10, d16, d1[5] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe17 │ │ │ │ - blcs 0x101254 │ │ │ │ + @ instruction: 0xf7fdfe31 │ │ │ │ + blcs 0x101218 │ │ │ │ rscshi pc, r0, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d5fc │ │ │ │ + blvs 0xfe72d5c8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [fp, #-1]! @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92f20 │ │ │ │ + blcc 0x92eec │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639ac30 │ │ │ │ + ldrtmi sl, [r9], -lr, lsr #24 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmvn.i32 d17, #1280 @ 0x00000500 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdfb │ │ │ │ - blcs 0x10121c │ │ │ │ + @ instruction: 0xf7fdfe15 │ │ │ │ + blcs 0x1011e0 │ │ │ │ rsbshi pc, lr, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d634 │ │ │ │ + blvs 0xfe72d600 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r4], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92f58 │ │ │ │ + blcc 0x92f24 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639ac14 │ │ │ │ + @ instruction: 0x4639ac12 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 , d0, d21 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfddf │ │ │ │ - blcs 0x1011e4 │ │ │ │ + @ instruction: 0xf7fdfdf9 │ │ │ │ + blcs 0x1011a8 │ │ │ │ sbchi pc, r2, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d66c │ │ │ │ + blvs 0xfe72d638 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92f90 │ │ │ │ + blcc 0x92f5c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639abf8 │ │ │ │ + @ instruction: 0x4639abf6 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s q10, d16, d1[7] │ │ │ │ + vrshr.s64 d20, d21, #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdc3 │ │ │ │ - blcs 0x1011ac │ │ │ │ + @ instruction: 0xf7fdfddd │ │ │ │ + blcs 0x101170 │ │ │ │ eorshi pc, ip, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d6a4 │ │ │ │ + blvs 0xfe72d670 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r8], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92fc8 │ │ │ │ + blcc 0x92f94 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639abdc │ │ │ │ + @ instruction: 0x4639abda │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ + vrshr.s64 d17, d5, #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfda7 │ │ │ │ - blcs 0x101174 │ │ │ │ + @ instruction: 0xf7fdfdc1 │ │ │ │ + blcs 0x101138 │ │ │ │ eorshi pc, r4, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d6dc │ │ │ │ + blvs 0xfe72d6a8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strhi pc, [sl], #1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x93000 │ │ │ │ + blcc 0x92fcc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -r0, asr #23 │ │ │ │ + @ instruction: 0x4639abbe │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 q11, d16, d29 │ │ │ │ + vmvn.i32 q11, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd8b │ │ │ │ - @ instruction: 0x4639bbb7 │ │ │ │ + @ instruction: 0xf7fdfda5 │ │ │ │ + @ instruction: 0x4639bbb5 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 q8, d16, d17 │ │ │ │ + vmlal.s q8, d0, d1[6] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd81 │ │ │ │ - ldrtmi fp, [r9], -sp, lsr #23 │ │ │ │ + @ instruction: 0xf7fdfd9b │ │ │ │ + ldrtmi fp, [r9], -fp, lsr #23 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s , d16, d1[0] │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd77 │ │ │ │ - ldrtmi fp, [r9], -r3, lsr #23 │ │ │ │ - vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 q8, d0, d9 │ │ │ │ + @ instruction: 0xf7fdfd91 │ │ │ │ + ldrtmi fp, [r9], -r1, lsr #23 │ │ │ │ + @ instruction: 0xf64c4628 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd6d │ │ │ │ - @ instruction: 0xf44fbb99 │ │ │ │ + @ instruction: 0xf7fdfd87 │ │ │ │ + @ instruction: 0xf44fbb97 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0x81bcf002 │ │ │ │ cmnphi sp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ strhi pc, [sp], r1 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b3866d │ │ │ │ @ instruction: 0xf47d3f80 │ │ │ │ - svcge 0x0004ab95 │ │ │ │ + svcge 0x0004ab93 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xfe0d02c2 │ │ │ │ - blcs 0xf8ef8 │ │ │ │ + blx 0xfe15028e │ │ │ │ + blcs 0xf8ec4 │ │ │ │ bichi pc, r7, #2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ - vqdmulh.s d26, d30, d9 │ │ │ │ - vmvn.i32 d17, #2304 @ 0x00000900 │ │ │ │ + vqdmulh.s d26, d30, d7 │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [lr], #-500 @ 0xfffffe0c │ │ │ │ - bllt 0x1fd02f4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ + bllt 0x1f502c0 │ │ │ │ svccc 0x0081f5b3 │ │ │ │ strbhi pc, [r3, -r1] @ │ │ │ │ subhi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r1 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [fp, -r1]! @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - blge 0x194f528 │ │ │ │ + blge 0x18cf4f4 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x1450326 │ │ │ │ + blx 0x14d02f2 │ │ │ │ andmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [sl, #-976]! @ 0xfffffc30 │ │ │ │ + stc2 7, cr15, [r4, #976] @ 0x3d0 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdab53 │ │ │ │ - ldrtmi fp, [r9], -r1, lsl #24 │ │ │ │ + @ instruction: 0xf7fdab51 │ │ │ │ + @ instruction: 0x4639bbff │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 , d16, d1 │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd05 │ │ │ │ - bcs 0x101030 │ │ │ │ + @ instruction: 0xf7fdfd1f │ │ │ │ + bcs 0x100ff4 │ │ │ │ asrshi pc, r1, #32 @ │ │ │ │ - blvs 0xfe72d820 │ │ │ │ + blvs 0xfe72d7ec │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbthi pc, [sp], #-1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x93144 │ │ │ │ + blcc 0x93110 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639ab1e │ │ │ │ + @ instruction: 0x4639ab1c │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 d23, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfce9 │ │ │ │ - @ instruction: 0x4639bb15 │ │ │ │ + @ instruction: 0xf7fdfd03 │ │ │ │ + @ instruction: 0x4639bb13 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmov.i32 d22, #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfcdf │ │ │ │ - ldrtmi fp, [r9], -fp, lsl #22 │ │ │ │ + @ instruction: 0xf7fdfcf9 │ │ │ │ + ldrtmi fp, [r9], -r9, lsl #22 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmvn.i32 d18, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfcd5 │ │ │ │ - vqdmlsl.s , d0, d1 │ │ │ │ + @ instruction: 0xf7fdfcef │ │ │ │ + @ instruction: 0xf2c0baff │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbhi pc, [r8, #-1]! @ │ │ │ │ addshi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24-d27}, [pc :256], r2 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbthi pc, [ip], r1 @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xfffcf5f4 │ │ │ │ + bge 0xfff4f5c0 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xffad03f0 │ │ │ │ - blcs 0x139028 │ │ │ │ - bge 0xffdcf604 │ │ │ │ + blx 0xffb503bc │ │ │ │ + blcs 0x138ff4 │ │ │ │ + bge 0xffd4f5d0 │ │ │ │ adcseq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r0, #-976] @ 0xfffffc30 │ │ │ │ + ldc2 7, cr15, [sl, #-976] @ 0xfffffc30 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf7fdab99 │ │ │ │ - vmull.s , d16, d3[5] │ │ │ │ + @ instruction: 0xf7fdab97 │ │ │ │ + vmull.s , d16, d1[5] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrthi pc, [lr], r1 @ │ │ │ │ mvnhi pc, r1, lsl #4 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.32 {d24}, [pc :256], r6 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrhi pc, [r1, r1] │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xff3cf654 │ │ │ │ + bge 0xff34f620 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf8d5fab7 │ │ │ │ + @ instruction: 0xf8d5fab9 │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - bge 0xff14fa68 │ │ │ │ - blcs 0xf9094 │ │ │ │ + bge 0xff0cfa34 │ │ │ │ + blcs 0xf9060 │ │ │ │ bicshi pc, ip, r2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ - vpmin.s8 d26, d30, d27 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + vpmin.s8 d26, d30, d25 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x18cf68c │ │ │ │ - blt 0xfec50490 │ │ │ │ + stmdacs r0, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x184f658 │ │ │ │ + blt 0xfebd045c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbcs pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + eorcs pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2l 7, cr15, [r2], #-976 @ 0xfffffc30 │ │ │ │ - blt 0xfe4504a4 │ │ │ │ + ldc2l 7, cr15, [ip], #-976 @ 0xfffffc30 │ │ │ │ + blt 0xfe3d0470 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vpmax.s8 d26, d26, d10 │ │ │ │ - vorr.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + vpmax.s8 d26, d26, d8 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmls.i d21, d0, d0[7] │ │ │ │ + vaddhn.i16 d21, q0, q14 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfcd5 │ │ │ │ - @ instruction: 0xf8d5ba79 │ │ │ │ - bcs 0x116800 │ │ │ │ + @ instruction: 0xf7fdfcef │ │ │ │ + @ instruction: 0xf8d5ba77 │ │ │ │ + bcs 0x1167cc │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ movwcs r3, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf57d05c9 │ │ │ │ - movwls sl, #6766 @ 0x1a6e │ │ │ │ - ldrtmi pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ + movwls sl, #6764 @ 0x1a6c │ │ │ │ + ldrbtcc pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - msrmi SPSR_fs, #-1610612732 @ 0xa0000004 │ │ │ │ + msrmi CPSR_fs, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ strls r2, [r0], #-1027 @ 0xfffffbfd │ │ │ │ - stc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ - blt 0x175050c │ │ │ │ + ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + blt 0x16d04d8 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vpmin.s8 q13, q5, q3 │ │ │ │ - vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ - bl 0x1531f4 │ │ │ │ + vpmin.s8 q13, q5, q2 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ + bl 0x1531c0 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ msrcs CPSR_, #13762560 @ 0xd20000 │ │ │ │ - mrc2 7, 2, pc, cr8, cr9, {7} │ │ │ │ - blt 0x12d0530 │ │ │ │ + mrc2 7, 3, pc, cr2, cr9, {7} │ │ │ │ + blt 0x12504fc │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vpmax.s8 q13, q5, q2 │ │ │ │ - vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ - bl 0x153218 │ │ │ │ + vpmax.s8 q13, q5, q1 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ + bl 0x1531e4 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ sbcscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - ldc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ - blt 0xe50554 │ │ │ │ + stc2 7, cr15, [ip], #996 @ 0x3e4 │ │ │ │ + blt 0xdd0520 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vpmin.s8 d26, d10, d18 │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vpmin.s8 d26, d10, d16 │ │ │ │ + vsubw.s8 q10, q0, d28 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmls.i d21, d0, d0[7] │ │ │ │ + vaddhn.i16 d21, q0, q14 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc7d │ │ │ │ - blcs 0xc0e10 │ │ │ │ - bge 0x80f684 │ │ │ │ - tstpmi ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + @ instruction: 0xf7fdfc97 │ │ │ │ + blcs 0xc0dd4 │ │ │ │ + bge 0x78f650 │ │ │ │ + bicscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbtmi pc, [ip], #586 @ 0x24a @ │ │ │ │ + strtmi pc, [ip], #586 @ 0x24a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r8], #-996 @ 0xfffffc1c │ │ │ │ - blt 0x3d05a8 │ │ │ │ + stc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ + blt 0x350574 │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x925bc @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x92588 @ │ │ │ │ ldrbeq r2, [fp, #1026] @ 0x402 │ │ │ │ - bge 0x18fbb8 │ │ │ │ + bge 0x10fb84 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - msrmi SPSR_fs, #-1610612732 @ 0xa0000004 │ │ │ │ + msrmi CPSR_fs, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ + ldrbtcc pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - blx 0xfe6d05ce │ │ │ │ - ldmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfed5059a │ │ │ │ + stmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x925f4 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x925c0 @ │ │ │ │ ldrbeq r2, [r9, #1026] @ 0x402 │ │ │ │ - stmibge r7!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r5!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldrcs pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ + ldrbne pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - tstpmi ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + bicscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - blx 0x1f5060a │ │ │ │ - ldmiblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe5d05d6 │ │ │ │ + ldmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vmla.i8 q13, q13, q7 │ │ │ │ - vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ - bl 0x153304 │ │ │ │ + vmla.i8 q13, q13, q6 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ + bl 0x1532d0 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ cmppcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ - stmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r6], #-996 @ 0xfffffc1c │ │ │ │ + ldmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vmul.i8 d26, d26, d28 │ │ │ │ - vqdmlal.s q10, d16, d0[3] │ │ │ │ + vmul.i8 d26, d26, d26 │ │ │ │ + vsubw.s8 q10, q8, d12 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmvn.i32 d21, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c044fc │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfdbb │ │ │ │ - blcs 0xc0d24 │ │ │ │ - stmibge r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - cmnpmi ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + @ instruction: 0xf7fdfdd5 │ │ │ │ + blcs 0xc0ce8 │ │ │ │ + stmibge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + teqpmi ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrtpl pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ + ldrbtmi pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ - ldmiblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ + ldmiblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbeq r2, [ip, #770] @ 0x302 │ │ │ │ - stmibge fp, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r9, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d10, d1 │ │ │ │ - vmvn.i32 d20, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c034fc │ │ │ │ vqshl.s8 d16, d19, d10 │ │ │ │ - vorr.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ @ instruction: 0x46390333 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fdfb1f │ │ │ │ - blcs 0xc0cbc │ │ │ │ - ldmdbge r3!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - orrsmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0xf7fdfb39 │ │ │ │ + blcs 0xc0c80 │ │ │ │ + ldmdbge r1!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + cmppmi ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbtmi pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ + strtmi pc, [ip], #-586 @ 0xfffffdb6 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r0], {249} @ 0xf9 │ │ │ │ - stmdblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [sl], #996 @ 0x3e4 │ │ │ │ + stmdblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vmul.i8 q13, q5, q7 │ │ │ │ - vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ - bl 0x1533e4 │ │ │ │ + vmul.i8 q13, q5, q6 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ + bl 0x1533b0 │ │ │ │ vcgt.s8 d16, d26, d2 │ │ │ │ - vmov.i32 d20, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c034dc │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543280 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc79 │ │ │ │ - subcs fp, r0, #1228800 @ 0x12c000 │ │ │ │ + @ instruction: 0xf7fdfc93 │ │ │ │ + subcs fp, r0, #1196032 @ 0x124000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0x6d2ba944 │ │ │ │ + @ instruction: 0x6d2ba942 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ - strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strvc lr, [r4], -sp, asr #19 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - movwls r9, #34566 @ 0x8706 │ │ │ │ - blx 0x15073e │ │ │ │ - stmdblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwls r9, #33798 @ 0x8406 │ │ │ │ + blx 0x7d070a │ │ │ │ + stmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0xf014a926 │ │ │ │ + @ instruction: 0xf014a924 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ - stmdaeq r2!, {r1, r5, r8, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r5, r8, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstmi sl, #-2147483647 @ 0x80000001 │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fdffc1 │ │ │ │ - @ instruction: 0xf1b3b90b │ │ │ │ + @ instruction: 0xf7fdffdb │ │ │ │ + @ instruction: 0xf1b3b909 │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - stmdaeq sl, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x1a507ce │ │ │ │ - stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe0d079a │ │ │ │ + stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdaeq r2!, {r1, r2, r3, r4, r6, r7, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r2, r3, r4, r6, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x111305c │ │ │ │ + b 0x1113028 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfb3f │ │ │ │ - @ instruction: 0xf1b3b8bf │ │ │ │ + @ instruction: 0xf7fdfb59 │ │ │ │ + @ instruction: 0xf1b3b8bd │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - stmdaeq r2!, {r1, r3, r4, r5, r7, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r3, r4, r5, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x750866 │ │ │ │ - ldmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xdd0832 │ │ │ │ + ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbcc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1a50874 │ │ │ │ - ldmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe0d0840 │ │ │ │ + ldmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorscc pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1850884 │ │ │ │ - stmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + blx 0x1ed0850 │ │ │ │ + stmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + subseq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x1650894 │ │ │ │ - stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - eorsvc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + blx 0x1cd0860 │ │ │ │ + stmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andvc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x14508a4 │ │ │ │ - ldmdalt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1ad0870 │ │ │ │ + ldmdalt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0xf011a872 │ │ │ │ + @ instruction: 0xf011a870 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ - stmdaeq r2!, {r1, r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ vaddw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ stmdbge r4, {r4, r8, r9} │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ movwpl lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xff0cf7f8 │ │ │ │ - ldmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff26f7f8 │ │ │ │ + ldmdalt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdaeq sl, {r1, r2, r3, r6, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r2, r3, r6, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1112d78 │ │ │ │ + b 0x1112d44 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfaaf │ │ │ │ - stceq 8, cr11, [sl], {47} @ 0x2f │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - @ instruction: 0xf002084e │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0064704 │ │ │ │ - tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + @ instruction: 0xf7fdfac9 │ │ │ │ + stmdaeq lr, {r0, r2, r3, r5, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ + @ instruction: 0xf0060c8a │ │ │ │ + @ instruction: 0xf0020610 │ │ │ │ + tstmi lr, #16, 4 │ │ │ │ + strmi pc, [r4, -r1, asr #7] │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ streq pc, [r0, -r7, asr #3]! │ │ │ │ - @ instruction: 0xf011431e │ │ │ │ + @ instruction: 0xf011431a │ │ │ │ @ instruction: 0xf0410440 │ │ │ │ stmib sp, {r3, r4, r5, r8, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ movtcs pc, #21067 @ 0x524b @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ rscsvs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r3, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - ldc2 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ - stmdalt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [lr, #996] @ 0x3e4 │ │ │ │ + stmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ andsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0x1ad09c8 │ │ │ │ - svclt 0x00e8f7fc │ │ │ │ - vmull.u8 q8, d20, d21 │ │ │ │ - stmdaeq r3!, {r0, r1, r8, ip, sp}^ │ │ │ │ - ldreq pc, [r0, #-5] │ │ │ │ - strmi pc, [r4], -r4, asr #7 │ │ │ │ + blx 0xfe150994 │ │ │ │ + svclt 0x00e6f7fc │ │ │ │ + @ instruction: 0xf0040863 │ │ │ │ + stceq 1, cr0, [r5], #60 @ 0x3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf004430d │ │ │ │ - movwmi r0, #45327 @ 0xb10f │ │ │ │ - strteq pc, [r0], -r6, asr #3 │ │ │ │ - stmdbge r4, {r2, r8, r9, ip, pc} │ │ │ │ - movtvc pc, #53834 @ 0xd24a @ │ │ │ │ - movweq pc, #33472 @ 0x82c0 @ │ │ │ │ + vsubw.u8 q10, q2, d11 │ │ │ │ + vrsubhn.i16 d20, q2, q2 │ │ │ │ + @ instruction: 0xf0053103 │ │ │ │ + movwmi r0, #54544 @ 0xd510 │ │ │ │ + @ instruction: 0xf1c69304 │ │ │ │ + vmax.s8 d16, d10, d16 │ │ │ │ + vqdmlal.s , d0, d1[3] │ │ │ │ + stmdbge r4, {r3, r8, r9} │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ msrhi SPSR_xc, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ addmi pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd6d │ │ │ │ - rsceq fp, r2, #772 @ 0x304 │ │ │ │ - svcge 0x00bdf57c │ │ │ │ + @ instruction: 0xf7fcfd87 │ │ │ │ + rsceq fp, r2, #764 @ 0x2fc │ │ │ │ + svcge 0x00bbf57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -133594,68 +133581,68 @@ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ vsubl.s8 , d16, d25 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ - @ instruction: 0xf7fcfba9 │ │ │ │ - stmdaeq sl, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfba7 │ │ │ │ + stmdaeq sl, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9fcf7f4 │ │ │ │ - svclt 0x007cf7fc │ │ │ │ - vmull.u8 q8, d17, d13 │ │ │ │ - stmdaeq fp, {r2, r9, sl, lr}^ │ │ │ │ - ldreq pc, [r0, #-5] │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ + blx 0x650a6c │ │ │ │ + svclt 0x007af7fc │ │ │ │ + stceq 8, cr0, [r5], #300 @ 0x12c │ │ │ │ + tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf004430d │ │ │ │ - movwmi r0, #45327 @ 0xb10f │ │ │ │ - strteq pc, [r0], -r6, asr #3 │ │ │ │ - stmdbge r4, {r2, r8, r9, ip, pc} │ │ │ │ - teqpeq r1, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ - movweq pc, #33472 @ 0x82c0 @ │ │ │ │ + vsubw.u8 q10, q2, d11 │ │ │ │ + vrsubhn.i16 d20, q2, q2 │ │ │ │ + @ instruction: 0xf0053103 │ │ │ │ + movwmi r0, #54544 @ 0xd510 │ │ │ │ + @ instruction: 0xf1c69304 │ │ │ │ + @ instruction: 0xf64a0620 │ │ │ │ + vbic.i32 d16, #256 @ 0x00000100 │ │ │ │ + stmdbge r4, {r3, r8, r9} │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ rsbshi pc, r2, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ addmi pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd01 │ │ │ │ - stmdaeq r2!, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfd1b │ │ │ │ + stmdaeq r2!, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9b4f7f4 │ │ │ │ - svclt 0x0034f7fc │ │ │ │ + @ instruction: 0xf9cef7f4 │ │ │ │ + svclt 0x0032f7fc │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -133663,17 +133650,17 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf993 │ │ │ │ - rsceq fp, r1, #19, 30 @ 0x4c │ │ │ │ - svcge 0x000ff57c │ │ │ │ + @ instruction: 0xf7fcf9ad │ │ │ │ + rsceq fp, r1, #17, 30 @ 0x44 │ │ │ │ + svcge 0x000df57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -133681,17 +133668,17 @@ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ vsubl.s8 q9, d16, d29 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ - @ instruction: 0xf7fcfafb │ │ │ │ - sbceq fp, r8, #3824 @ 0xef0 │ │ │ │ - mcrge 5, 7, pc, cr11, cr12, {3} @ │ │ │ │ + @ instruction: 0xf7fcfaf9 │ │ │ │ + sbceq fp, r8, #3792 @ 0xed0 │ │ │ │ + mcrge 5, 7, pc, cr9, cr12, {3} @ │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ strtmi r3, [r8], -r3, lsl #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @@ -133699,16 +133686,16 @@ │ │ │ │ stmdbge r4, {r2, r8, r9, sp} │ │ │ │ subscs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xff650c24 │ │ │ │ - mcrlt 7, 6, pc, cr10, cr12, {7} @ │ │ │ │ + blx 0xff5d0bf0 │ │ │ │ + mcrlt 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -133716,55 +133703,55 @@ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ vsubl.s8 , d0, d1 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ - @ instruction: 0xf7fcfab5 │ │ │ │ - stmdaeq r2!, {r0, r3, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfab3 │ │ │ │ + stmdaeq r2!, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ subsmi pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe5d0ca8 │ │ │ │ - mcrlt 7, 4, pc, cr8, cr12, {7} @ │ │ │ │ + blx 0xfe550c74 │ │ │ │ + mcrlt 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ - mcrge 4, 4, pc, cr1, cr12, {1} @ │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr15, cr12, {1} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subcs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - movwls r6, #29700 @ 0x7404 │ │ │ │ - strls r2, [r6, -r0, lsl #6] │ │ │ │ + movwls r7, #30212 @ 0x7604 │ │ │ │ + strls r2, [r6], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf845 │ │ │ │ - stcvs 14, cr11, [fp, #-452]! @ 0xfffffe3c │ │ │ │ + @ instruction: 0xf7fcf85f │ │ │ │ + stcvs 14, cr11, [fp, #-444]! @ 0xfffffe44 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ - stmdbge r4, {r1, r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ - strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strvc lr, [r4], -sp, asr #19 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - movwls r9, #34566 @ 0x8706 │ │ │ │ - @ instruction: 0xf82ef7f4 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr10, cr12, {7} │ │ │ │ + movwls r9, #33798 @ 0x8406 │ │ │ │ + @ instruction: 0xf848f7f4 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr8, cr12, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -133772,48 +133759,48 @@ │ │ │ │ adcpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f49507 │ │ │ │ - @ instruction: 0xf7fcf8b9 │ │ │ │ - stmdaeq sl, {r0, r3, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf8d3 │ │ │ │ + stmdaeq sl, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ subscc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x9d0d88 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr8, cr12, {7} │ │ │ │ + blx 0x950d54 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr6, cr12, {7} │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ eorseq pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf878f7f4 │ │ │ │ - ldcllt 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf892f7f4 │ │ │ │ + ldcllt 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -133821,97 +133808,97 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf857 │ │ │ │ - stmdaeq sl, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf871 │ │ │ │ + stmdaeq sl, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf836f7f4 │ │ │ │ - ldclt 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf850f7f4 │ │ │ │ + ldclt 7, cr15, [r4, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf57c02e3 │ │ │ │ - stmdaeq r2!, {r1, r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscscc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf99ef7fc │ │ │ │ - ldclt 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ + @ instruction: 0xf99cf7fc │ │ │ │ + ldclt 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ addmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xfff2f7f3 │ │ │ │ - ldcllt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf80cf7f4 │ │ │ │ + ldcllt 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ cmppeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ - stclge 4, cr15, [sp, #-496]! @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [fp, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #4, 10 @ 0x1000000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcfc0b │ │ │ │ - stmdaeq sl, {r0, r2, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfc25 │ │ │ │ + stmdaeq sl, {r0, r1, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffb4f7f3 │ │ │ │ - ldclt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xffcef7f3 │ │ │ │ + ldclt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46338 @ 0xb502 │ │ │ │ @@ -133919,81 +133906,81 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcff93 │ │ │ │ - stmdaeq r1!, {r0, r1, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcffad │ │ │ │ + stmdaeq r1!, {r0, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #4 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tstmi r1, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf0020ca2 │ │ │ │ tstls r4, r0, lsl r3 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcff73 │ │ │ │ - @ instruction: 0xf014bcf3 │ │ │ │ + @ instruction: 0xf7fcff8d │ │ │ │ + @ instruction: 0xf014bcf1 │ │ │ │ @ instruction: 0xf47c0140 │ │ │ │ - stmdaeq r2!, {r1, r2, r3, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r2, r3, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstmi sl, #-2147483647 @ 0x80000001 │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fcfb7f │ │ │ │ - stceq 12, cr11, [sl], {215} @ 0xd7 │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - @ instruction: 0xf002084e │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0064703 │ │ │ │ - tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + @ instruction: 0xf7fcfb99 │ │ │ │ + stmdaeq lr, {r0, r2, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ + @ instruction: 0xf0060c8a │ │ │ │ + @ instruction: 0xf0020610 │ │ │ │ + tstmi lr, #16, 4 │ │ │ │ + strmi pc, [r3, -r1, asr #7] │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ ldreq pc, [r0, -r7, asr #3] │ │ │ │ - @ instruction: 0xf011431e │ │ │ │ + @ instruction: 0xf011431a │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r4, r5, r9, sl, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ msrne SPSR_c, #77594624 @ 0x4a00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ adcspl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xf9bef7f9 │ │ │ │ - ldclt 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf9d8f7f9 │ │ │ │ + stclt 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ submi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff10f7f3 │ │ │ │ - ldclt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ + @ instruction: 0xff2af7f3 │ │ │ │ + stclt 7, cr15, [lr], {252} @ 0xfc │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -134001,100 +133988,100 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfeef │ │ │ │ - stmdaeq r2!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcff09 │ │ │ │ + stmdaeq r2!, {r0, r2, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 6, pc, cr14, cr3, {7} @ │ │ │ │ - mcrrlt 7, 15, pc, lr, cr12 @ │ │ │ │ - vmull.u8 q8, d20, d18 │ │ │ │ - stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + mcr2 7, 7, pc, cr8, cr3, {7} @ │ │ │ │ + mcrrlt 7, 15, pc, ip, cr12 @ │ │ │ │ + @ instruction: 0xf0040866 │ │ │ │ + stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf004431a │ │ │ │ - @ instruction: 0xf1c7030f │ │ │ │ - tstmi lr, #8, 14 @ 0x200000 │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ + @ instruction: 0xf1c73303 │ │ │ │ + tstmi sl, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ ldrhi pc, [r8, #-64] @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ vsubw.s8 , q8, d29 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f99707 │ │ │ │ - @ instruction: 0xf7fcf935 │ │ │ │ - stmdaeq r2!, {r0, r1, r2, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf94f │ │ │ │ + stmdaeq r2!, {r0, r2, r5, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x11139cc │ │ │ │ + b 0x1113998 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmlal.s q10, d0, d1[2] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe87 │ │ │ │ - stmdaeq r1!, {r0, r1, r2, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfea1 │ │ │ │ + stmdaeq r1!, {r0, r2, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stceq 3, cr4, [r3], #100 @ 0x64 │ │ │ │ @ instruction: 0xf0039104 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcfe67 │ │ │ │ - stmdaeq sl, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfe81 │ │ │ │ + stmdaeq sl, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ addvs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 2, pc, cr6, cr3, {7} @ │ │ │ │ - bllt 0xff251230 │ │ │ │ + mcr2 7, 3, pc, cr0, cr3, {7} @ │ │ │ │ + bllt 0xff1d11fc │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -134102,18 +134089,18 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe25 │ │ │ │ - @ instruction: 0xf893bba5 │ │ │ │ + @ instruction: 0xf7fcfe3f │ │ │ │ + @ instruction: 0xf893bba3 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x113ec8 │ │ │ │ + blcs 0x113e94 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmdaeq r2!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -134123,16 +134110,16 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ addvs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - ldc2l 7, cr15, [sl, #972]! @ 0x3cc │ │ │ │ - bllt 0x1f512c8 │ │ │ │ + mrc2 7, 0, pc, cr4, cr3, {7} │ │ │ │ + bllt 0x1ed1294 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -134140,301 +134127,301 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfdd9 │ │ │ │ - stmdaeq sl, {r0, r3, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfdf3 │ │ │ │ + stmdaeq sl, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ andls r4, r4, #738197504 @ 0x2c000000 │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ @ instruction: 0x26010510 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - ldc2 7, cr15, [r8, #972]! @ 0x3cc │ │ │ │ - bllt 0xed134c │ │ │ │ + ldc2l 7, cr15, [r2, #972] @ 0x3cc │ │ │ │ + bllt 0xe51318 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vsubl.s8 q10, d16, d1 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfd99 │ │ │ │ - stmdaeq sl, {r0, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfdb3 │ │ │ │ + stmdaeq sl, {r0, r1, r2, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ andsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-769] @ 0xfffffcff │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - ldc2l 7, cr15, [sl, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xfff513c8 │ │ │ │ + ldc2 7, cr15, [r4, #972] @ 0x3cc │ │ │ │ + blt 0xffed1394 │ │ │ │ cmppeq r0, r1, lsl r0 @ p-variant is OBSOLETE │ │ │ │ - bge 0xffe105d0 │ │ │ │ + bge 0xffd9059c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #12582912 @ 0xc00000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcf985 │ │ │ │ - stmdaeq r2!, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf99f │ │ │ │ + stmdaeq r2!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - ldc2 7, cr15, [ip, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xfefd1444 │ │ │ │ + ldc2l 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ + blt 0xfef51410 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ andsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - ldc2 7, cr15, [ip, #-972] @ 0xfffffc34 │ │ │ │ - blt 0xfe7d1484 │ │ │ │ + ldc2 7, cr15, [r6, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xfe751450 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ addmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - ldc2l 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ - blt 0x1fd14c4 │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - stmdaeq lr, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strmi pc, [r3, -r1, asr #7] │ │ │ │ + ldc2 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ + blt 0x1f51490 │ │ │ │ + @ instruction: 0xf001084e │ │ │ │ + stceq 3, cr0, [sl], {15} │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf001431a │ │ │ │ - @ instruction: 0xf1c7030f │ │ │ │ - tstmi lr, #16, 14 @ 0x400000 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ + vabdl.u8 q10, d1, d3 │ │ │ │ + @ instruction: 0xf1c73303 │ │ │ │ + tstmi sl, #16, 14 @ 0x400000 │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ ldrhi pc, [lr], #-64 @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ vqdmlal.s q9, d0, d1[3] │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f89707 │ │ │ │ - @ instruction: 0xf7fcff63 │ │ │ │ - vstmiaeq r2!, {s22-s106} │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0020866 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0064702 │ │ │ │ - tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + @ instruction: 0xf7fcff7d │ │ │ │ + stmdaeq r6!, {r0, r1, r4, r6, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf0060ca2 │ │ │ │ + vmov.i32 d16, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0024702 │ │ │ │ + tstmi lr, #16, 4 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ streq pc, [r8, -r7, asr #3] │ │ │ │ - @ instruction: 0xf014431e │ │ │ │ + @ instruction: 0xf014431a │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ cmnpcs r9, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ rscvc pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r4], -r1, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xff3cf7f8 │ │ │ │ - blt 0xc51560 │ │ │ │ + @ instruction: 0xff56f7f8 │ │ │ │ + blt 0xbd152c │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1a51590 │ │ │ │ + blt 0x1a5155c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcvc pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + rsbsvc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xff9d1576 │ │ │ │ - blt 0x4d159c │ │ │ │ + blx 0x51542 │ │ │ │ + blt 0x451568 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - bge 0x3106a8 │ │ │ │ + bge 0x290674 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorsne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - movwls r6, #29700 @ 0x7404 │ │ │ │ - strls r2, [r6, -r0, lsl #6] │ │ │ │ + movwls r7, #30212 @ 0x7604 │ │ │ │ + strls r2, [r6], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfbcd │ │ │ │ - @ instruction: 0x6d2bb9f9 │ │ │ │ + @ instruction: 0xf7fcfbe7 │ │ │ │ + @ instruction: 0x6d2bb9f7 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - stmdbge r4, {r1, r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ vsubl.s8 q8, d16, d25 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ - strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strvc lr, [r4], -sp, asr #19 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - movwls r9, #34566 @ 0x8706 │ │ │ │ - blx 0xfee515d2 │ │ │ │ - stmiblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwls r9, #33798 @ 0x8406 │ │ │ │ + blx 0xff4d159e │ │ │ │ + stmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr9, cr12, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr7, cr12, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xffc91624 │ │ │ │ + blt 0xffc515f0 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x16d1638 │ │ │ │ + bllt 0x1691604 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x9164c │ │ │ │ + blt 0x51618 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subspl pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + andspl pc, r9, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe1d1636 │ │ │ │ - ldmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe851602 │ │ │ │ + stmiblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbne pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + eorsne pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1f5164a │ │ │ │ - stmiblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe5d1616 │ │ │ │ + stmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscscs pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + sbccs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1cd165e │ │ │ │ - ldmiblt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe35162a │ │ │ │ + ldmiblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subvs pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + andsvs pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1a51672 │ │ │ │ - ldmiblt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe0d163e │ │ │ │ + ldmiblt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcsmi pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + addmi pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x17d1686 │ │ │ │ - stmiblt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1e51652 │ │ │ │ + stmiblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcsvc pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + adcvc pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x155169a │ │ │ │ - ldmdblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1bd1666 │ │ │ │ + ldmdblt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andsvc pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + sbcsvs pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x12d16ae │ │ │ │ - ldmdblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x195167a │ │ │ │ + ldmdblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscvs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + adcvs pc, r9, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x10516c2 │ │ │ │ - stmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x16d168e │ │ │ │ + stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - svclt 0x0023f7fc │ │ │ │ - andne lr, r5, #3358720 @ 0x334000 │ │ │ │ + svclt 0x0021f7fc │ │ │ │ + movwne lr, #22989 @ 0x59cd │ │ │ │ strcs sl, [r1], -r4, lsl #18 │ │ │ │ - strcc lr, [r7], -sp, asr #19 │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + strcs lr, [r7], -sp, asr #19 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x65171c │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x5d16e8 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcseq pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + addseq pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x75170a │ │ │ │ - stmdblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xdd16d6 │ │ │ │ + stmdblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addmi pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + subsmi pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x4d171e │ │ │ │ - ldmdblt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xb516ea │ │ │ │ + ldmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldclt 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorcc pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + rscscs pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfffd1744 │ │ │ │ - stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x651712 │ │ │ │ + stmdblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addsne pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + rsbne pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xffd51758 │ │ │ │ - ldmdblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x3d1726 │ │ │ │ + ldmdblt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldcllt 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -134442,1857 +134429,1862 @@ │ │ │ │ vst1.64 {d24-d26}, [pc :64], r4 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrthi pc, [ip], r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ - stmdage r4, {r0, r2, r4, r8, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r1, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f99608 │ │ │ │ - strbteq pc, [r7], -r3, asr #17 @ │ │ │ │ - stmdbge lr, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + strbteq pc, [r7], -fp, asr #17 @ │ │ │ │ + stmdbge ip, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stmdbge r8, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x13a408 │ │ │ │ - stmdbge r4, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x13a3d4 │ │ │ │ + stmdbge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ adcspl pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x4d17ce │ │ │ │ + blx 0xb5179a │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf7fca9a9 │ │ │ │ - vst2. {d27-d28}, [pc :256], r7 │ │ │ │ + @ instruction: 0xf7fca9a7 │ │ │ │ + vst2. {d27-d28}, [pc :256], r5 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ strhi pc, [ip], #0 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3.16 {d24-d26}, [pc :128], r7 │ │ │ │ vsubl.s8 , d0, d16 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - stmiage r2!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ - @ instruction: 0xf8d5f8cd │ │ │ │ + @ instruction: 0xf8d5f8cf │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - ldmge r8, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xfa468 │ │ │ │ + ldmge r6, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xfa434 │ │ │ │ andhi pc, r3, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - @ instruction: 0xf64ea8d1 │ │ │ │ - vrshr.s64 d17, d1, #64 │ │ │ │ + @ instruction: 0xf64ea8cf │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmialt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbge r4!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ strhi pc, [r2, #-0]! │ │ │ │ svcvc 0x0060f5b3 │ │ │ │ - ldrbthi pc, [pc], #0 @ 0x93880 @ │ │ │ │ + ldrbthi pc, [pc], #0 @ 0x9384c @ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ - ldmge r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf8a4f7f9 │ │ │ │ + @ instruction: 0xf8a6f7f9 │ │ │ │ andvc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff0d186c │ │ │ │ + blx 0xff751838 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fca8a9 │ │ │ │ - vst2.16 {d27,d29}, [pc :64], r7 │ │ │ │ + @ instruction: 0xf7fca8a7 │ │ │ │ + vst2.16 {d27,d29}, [pc :64], r5 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.8 {d24-d27}, [pc :64], r8 │ │ │ │ vsubl.s8 , d0, d16 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ - ldmge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r0, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ - @ instruction: 0xf8d5f87d │ │ │ │ + @ instruction: 0xf8d5f87f │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - stmge r8, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xfa508 │ │ │ │ + stmge r6, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0xfa4d4 │ │ │ │ strbhi pc, [fp, -r0] @ │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - @ instruction: 0xf64ea881 │ │ │ │ - vrshr.s64 d20, d5, #64 │ │ │ │ + @ instruction: 0xf64ea87f │ │ │ │ + vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmdbge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldmdalt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.16 {d24-d26}, [pc :128], r8 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ strbhi pc, [r9], -r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ - svcge 0x0004a85f │ │ │ │ + svcge 0x0004a85d │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf84af7f9 │ │ │ │ - blcs 0xfa564 │ │ │ │ + @ instruction: 0xf84cf7f9 │ │ │ │ + blcs 0xfa530 │ │ │ │ subhi pc, pc, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - vtst.8 q13, q7, │ │ │ │ - vrshr.s64 d21, d5, #64 │ │ │ │ + vtst.8 q13, q7, │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmge r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdalt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ mvnshi pc, #0 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ movthi pc, #16384 @ 0x4000 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldmdage sl!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf826f7f9 │ │ │ │ + @ instruction: 0xf828f7f9 │ │ │ │ adcsvs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x1151968 │ │ │ │ + blx 0x17d1934 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fca82b │ │ │ │ - vst2. {d27-d28}, [pc :64], r9 │ │ │ │ + @ instruction: 0xf7fca829 │ │ │ │ + vst2. {d27-d28}, [pc :64], r7 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [r5, #-0]! @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b38516 │ │ │ │ @ instruction: 0xf47c3f81 │ │ │ │ - svcge 0x0004a817 │ │ │ │ + svcge 0x0004a815 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf802f7f9 │ │ │ │ - blcs 0xfa5f4 │ │ │ │ + @ instruction: 0xf804f7f9 │ │ │ │ + blcs 0xfa5c0 │ │ │ │ strhi pc, [r1, r0] │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - vadd.i8 d26, d14, d11 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vadd.i8 d26, d14, d9 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmge r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x00fef7fb │ │ │ │ + stmdacs r0, {r0, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiage lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00fcf7fb │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3. {d24,d26,d28}, [pc], sl │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ ldrbhi pc, [ip, #-0] @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ - stmdage r4, {r0, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x29390c │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + bls 0x2938e8 │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbteq sl, [r7], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strbthi pc, [lr], r0, lsl #2 @ │ │ │ │ ldrdcs pc, [r0, #131] @ 0x83 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00d2f43b │ │ │ │ - stmlt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00d0f43b │ │ │ │ + ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbseq pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + eorseq pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf984f7f3 │ │ │ │ - svclt 0x00b0f7fb │ │ │ │ + @ instruction: 0xf99ef7f3 │ │ │ │ + svclt 0x00aef7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmdblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andne lr, r5, #3358720 @ 0x334000 │ │ │ │ - andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ - andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + ldmdblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwne lr, #22989 @ 0x59cd │ │ │ │ + movwcs sl, #10500 @ 0x2904 │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ bicmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff7d0b94 │ │ │ │ - ldmdalt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff7d0b60 │ │ │ │ + ldmdalt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - mcr2 0, 5, pc, cr8, cr5, {4} @ │ │ │ │ - stmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 0, 5, pc, cr6, cr5, {4} @ │ │ │ │ + ldmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscscc pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + adcscc pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf95af7f3 │ │ │ │ - svclt 0x0086f7fb │ │ │ │ + @ instruction: 0xf974f7f3 │ │ │ │ + svclt 0x0084f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ vbic.i32 q9, #2304 @ 0x00000900 │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - stc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ - svclt 0x0072f7fb │ │ │ │ + ldc2 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ + svclt 0x0070f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ vbic.i32 q8, #3328 @ 0x00000d00 │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - stc2l 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ - svclt 0x005ef7fb │ │ │ │ + stc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ + svclt 0x005cf7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x1651b18 │ │ │ │ + bllt 0x1651ae4 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1211b2c │ │ │ │ + blt 0x1211af8 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xad1b44 │ │ │ │ + bllt 0xad1b10 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x1d51b58 │ │ │ │ + bllt 0x1d51b24 │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ vqdmlal.s , d16, d1[5] │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ vmlal.s q8, d16, d1[2] │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - ldc2 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ - svclt 0x0022f7fb │ │ │ │ + mcrr2 7, 15, pc, sl, cr8 @ │ │ │ │ + svclt 0x0020f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ vsubw.s8 , q8, d29 │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - ldc2 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ - svclt 0x000ef7fb │ │ │ │ + ldc2 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + svclt 0x000cf7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x9d1bbc │ │ │ │ + bllt 0x9d1b88 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1bd1bd0 │ │ │ │ + blt 0x1bd1b9c │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfe911bdc │ │ │ │ + bllt 0xfe891ba8 │ │ │ │ andpl lr, r5, #3358720 @ 0x334000 │ │ │ │ rscsne pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r7], -r3, lsl #8 │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc8f │ │ │ │ - stmib sp, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfca9 │ │ │ │ + stmib sp, {r0, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ movtcs pc, #21067 @ 0x524b @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ adcne pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc7b │ │ │ │ - @ instruction: 0xf893becf │ │ │ │ + @ instruction: 0xf7fbfc95 │ │ │ │ + @ instruction: 0xf893becd │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114874 │ │ │ │ + blcs 0x114840 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893ba91 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114888 │ │ │ │ + blcs 0x114854 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893babf │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11489c │ │ │ │ + blcs 0x114868 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893bb8f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1148b0 │ │ │ │ + blcs 0x11487c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ orrsvc pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ rsbne pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfba1 │ │ │ │ - stmib sp, {r0, r1, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfbbb │ │ │ │ + stmib sp, {r0, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ msrne SPSR_c, #77594624 @ 0x4a00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ andsne pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfb8d │ │ │ │ - stmib sp, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfba7 │ │ │ │ + stmib sp, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ tstpne r5, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ adcne pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc17 │ │ │ │ - stmib sp, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfc31 │ │ │ │ + stmib sp, {r0, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d21, d11, d5 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strcs r0, [r3], #-520 @ 0xfffffdf8 │ │ │ │ strls r9, [r8], #-1543 @ 0xfffff9f9 │ │ │ │ - stc2 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr14, cr11, {7} │ │ │ │ + stc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr12, cr11, {7} │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ vqdmlal.s q8, d16, d1[2] │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ vmlal.s q8, d16, d1[2] │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - blx 0x16d1d16 │ │ │ │ - mcrlt 7, 2, pc, cr10, cr11, {7} @ │ │ │ │ + blx 0x1d51ce2 │ │ │ │ + mcrlt 7, 2, pc, cr8, cr11, {7} @ │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ vqdmlal.s q9, d0, d1[3] │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ vmov.i32 d17, #1280 @ 0x00000500 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x11d1d3e │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr6, cr11, {7} │ │ │ │ + blx 0x1851d0a │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr4, cr11, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mcr2 2, 4, pc, cr2, cr3, {0} @ │ │ │ │ + mrc2 2, 3, pc, cr12, cr3, {0} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fe21 │ │ │ │ + @ instruction: 0xf8d5fe23 │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ - mcrge 5, 1, pc, cr12, cr11, {3} @ │ │ │ │ - blcs 0xfa9c0 │ │ │ │ + mcrge 5, 1, pc, cr10, cr11, {3} @ │ │ │ │ + blcs 0xfa98c │ │ │ │ ldrbhi pc, [lr], #0 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eae25 │ │ │ │ - vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf64eae23 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 6, pc, cr10, cr11, {3} @ │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr8, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 6, pc, cr8, cr11, {3} @ │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr6, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - mcr2 7, 0, pc, cr4, cr8, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr6, cr8, {7} @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b05d8 │ │ │ │ - stcvs 14, cr10, [fp, #-60]! @ 0xffffffc4 │ │ │ │ + stcvs 14, cr10, [fp, #-52]! @ 0xffffffcc │ │ │ │ stmdbhi r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ - b 0x1297a20 │ │ │ │ + b 0x12979ec │ │ │ │ tstle r2, r9, lsl #6 │ │ │ │ @ instruction: 0xf53b06d9 │ │ │ │ - @ instruction: 0xf8ddae03 │ │ │ │ - bls 0x27be58 │ │ │ │ + @ instruction: 0xf8ddae01 │ │ │ │ + bls 0x27be24 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ - ldclge 4, cr15, [sl, #492]! @ 0x1ec │ │ │ │ + ldclge 4, cr15, [r8, #492]! @ 0x1ec │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ - stmdacs r0, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr4, cr11, {1} @ │ │ │ │ - blx 0x2d0052 │ │ │ │ + stmdacs r0, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr2, cr11, {1} @ │ │ │ │ + blx 0x25001e │ │ │ │ @ instruction: 0xf08f4605 │ │ │ │ - @ instruction: 0xf1bafb05 │ │ │ │ + @ instruction: 0xf1bafb03 │ │ │ │ strmi r0, [r4], -r0, lsl #30 │ │ │ │ @ instruction: 0x2602bf14 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #12 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - @ instruction: 0x463afc99 │ │ │ │ + @ instruction: 0x463afcb9 │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0x463afc93 │ │ │ │ + @ instruction: 0x463afcb3 │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - ldrtmi pc, [sl], -r7, lsl #26 @ │ │ │ │ + ldrtmi pc, [sl], -r7, lsr #26 @ │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ strcc r4, [r1, -r0, lsr #12] │ │ │ │ - stc2 7, cr15, [r0, #-876] @ 0xfffffc94 │ │ │ │ + stc2 7, cr15, [r0, #-876]! @ 0xfffffc94 │ │ │ │ strhle r4, [r4, #39]! @ 0x27 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr12, cr11, {7} │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr10, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + ldc2 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ - bl 0x114690 │ │ │ │ + bl 0x11465c │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [r0, r3] │ │ │ │ - @ instruction: 0xff10f7f8 │ │ │ │ + @ instruction: 0xff0ef7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbadb5 │ │ │ │ - stmdage r4, {r0, r1, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbadb3 │ │ │ │ + stmdage r4, {r0, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vmla.f32 d31, d26, d15 │ │ │ │ - vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vadd.f32 d31, d26, d17 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - bl 0x165750 │ │ │ │ + bl 0x16571c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82160 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [ip, #236] @ 0xec │ │ │ │ - mcrlt 7, 2, pc, cr10, cr11, {7} @ │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [sl, #236] @ 0xec │ │ │ │ + mcrlt 7, 2, pc, cr8, cr11, {7} @ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x2934e4 │ │ │ │ + blls 0x2934b8 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x135588 │ │ │ │ - stcge 4, cr15, [lr, #492] @ 0x1ec │ │ │ │ - andspl pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x135554 │ │ │ │ + stcge 4, cr15, [ip, #492] @ 0x1ec │ │ │ │ + rscmi pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff9af7f2 │ │ │ │ + @ instruction: 0xffb4f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbae33 │ │ │ │ - svcge 0x0004bd81 │ │ │ │ + @ instruction: 0xf7fbae31 │ │ │ │ + svcge 0x0004bd7f │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f4e8 │ │ │ │ + blls 0x27f4ac │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x13558c │ │ │ │ - ldclge 4, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ - andspl pc, r5, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x135558 │ │ │ │ + stclge 4, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ + sbcsmi pc, sp, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff7cf7f2 │ │ │ │ + @ instruction: 0xff96f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbae15 │ │ │ │ - stmdage r4, {r0, r1, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbae13 │ │ │ │ + stmdage r4, {r0, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0x0667fd31 │ │ │ │ - ldclge 5, cr15, [ip, #-236] @ 0xffffff14 │ │ │ │ + @ instruction: 0x0667fd35 │ │ │ │ + ldclge 5, cr15, [sl, #-236] @ 0xffffff14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff551f34 │ │ │ │ + blx 0xff4d1f00 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbad55 │ │ │ │ - stmdage r4, {r0, r1, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbad53 │ │ │ │ + stmdage r4, {r0, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x293458 │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + bls 0x29342c │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrsbcs pc, [r0, #131]! @ 0x83 @ │ │ │ │ - @ instruction: 0xf808f7f8 │ │ │ │ + @ instruction: 0xf822f7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbad3f │ │ │ │ - stmdage r4, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbad3d │ │ │ │ + stmdage r4, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vadd.f32 d31, d8, d25 │ │ │ │ + vadd.f32 d31, d8, d27 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [lr, #-236]! @ 0xffffff14 │ │ │ │ - ldcllt 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [ip, #-236]! @ 0xffffff14 │ │ │ │ + ldcllt 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x293408 │ │ │ │ + blls 0x2933dc │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134dc4 │ │ │ │ - stcge 4, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ - eorscs pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134d90 │ │ │ │ + ldcge 4, cr15, [lr, #-492] @ 0xfffffe14 │ │ │ │ + rscsne pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff2cf7f2 │ │ │ │ + @ instruction: 0xff46f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbadc5 │ │ │ │ - svcge 0x0004bd13 │ │ │ │ + @ instruction: 0xf7fbadc3 │ │ │ │ + svcge 0x0004bd11 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - ldc2l 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ - blcs 0xfabfc │ │ │ │ + stc2 7, cr15, [r0, #-992] @ 0xfffffc20 │ │ │ │ + blcs 0xfabc8 │ │ │ │ strthi pc, [r1], #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vadd.f32 d26, d14, d7 │ │ │ │ - vrshr.s64 d17, d21, #64 │ │ │ │ + vadd.f32 d26, d14, d5 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [ip, #492]! @ 0x1ec │ │ │ │ - ldcllt 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [sl, #492]! @ 0x1ec │ │ │ │ + ldcllt 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r8], #992 @ 0x3e0 │ │ │ │ vpmax.s8 d25, d10, d7 │ │ │ │ - vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1658bc │ │ │ │ + bl 0x165888 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f721e0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r6], #236 @ 0xec │ │ │ │ - ldclt 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r4], #236 @ 0xec │ │ │ │ + ldclt 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2l 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ + ldc2l 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ adcmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr12, cr2, {7} @ │ │ │ │ + @ instruction: 0xff06f7f2 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbacd5 │ │ │ │ - svcge 0x0004bd83 │ │ │ │ + @ instruction: 0xf7fbacd3 │ │ │ │ + svcge 0x0004bd81 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27f38c │ │ │ │ + blls 0x27f350 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x1350c8 │ │ │ │ - stclge 4, cr15, [r2], {123} @ 0x7b │ │ │ │ - andsmi pc, r5, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x135094 │ │ │ │ + stclge 4, cr15, [r0], {123} @ 0x7b │ │ │ │ + sbcscc pc, sp, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mcr2 7, 6, pc, cr14, cr2, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr8, cr2, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbad67 │ │ │ │ - svcge 0x0004bcb5 │ │ │ │ + @ instruction: 0xf7fbad65 │ │ │ │ + svcge 0x0004bcb3 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2 7, cr15, [r0], #992 @ 0x3e0 │ │ │ │ + stc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f350 │ │ │ │ + blls 0x27f314 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x135048 │ │ │ │ - stcge 4, cr15, [r4], #492 @ 0x1ec │ │ │ │ - addscc pc, r5, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x135014 │ │ │ │ + stcge 4, cr15, [r2], #492 @ 0x1ec │ │ │ │ + subscc pc, sp, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mrc2 7, 5, pc, cr0, cr2, {7} │ │ │ │ + mcr2 7, 6, pc, cr10, cr2, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbad49 │ │ │ │ - stmdage r4, {r0, r1, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbad47 │ │ │ │ + stmdage r4, {r0, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - blls 0x2932e0 │ │ │ │ + blls 0x2932b4 │ │ │ │ @ instruction: 0xf63b2b01 │ │ │ │ - @ instruction: 0xf248ac8f │ │ │ │ + @ instruction: 0xf248ac8d │ │ │ │ vmlal.s , d0, d1[5] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r4, #-492]! @ 0xfffffe14 │ │ │ │ - stclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r2, #-492]! @ 0xfffffe14 │ │ │ │ + stclt 7, cr15, [r0], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc6d │ │ │ │ + @ instruction: 0xf8d5fc6f │ │ │ │ cmpeq r9, r8, asr #1 │ │ │ │ - ldclge 5, cr15, [r8], #-492 @ 0xfffffe14 │ │ │ │ - blcs 0xfad28 │ │ │ │ + ldclge 5, cr15, [r6], #-492 @ 0xfffffe14 │ │ │ │ + blcs 0xfacf4 │ │ │ │ bicshi pc, r6, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eac71 │ │ │ │ - vrshr.s64 d18, d1, #64 │ │ │ │ + @ instruction: 0xf64eac6f │ │ │ │ + vmov.i32 q9, #2304 @ 0x00000900 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r6, #-492] @ 0xfffffe14 │ │ │ │ - stcllt 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r4, #-492] @ 0xfffffe14 │ │ │ │ + stcllt 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc4f │ │ │ │ + @ instruction: 0xf8d5fc51 │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ - mrrcge 5, 7, pc, sl, cr11 @ │ │ │ │ - blcs 0xfad64 │ │ │ │ + mrrcge 5, 7, pc, r8, cr11 @ │ │ │ │ + blcs 0xfad30 │ │ │ │ mvnshi pc, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eac53 │ │ │ │ - vmov.i32 d18, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf64eac51 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r8], #492 @ 0x1ec │ │ │ │ - mcrrlt 7, 15, pc, r6, cr11 @ │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r6], #492 @ 0x1ec │ │ │ │ + mcrrlt 7, 15, pc, r4, cr11 @ │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ subsvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 2, pc, cr14, cr2, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr8, cr2, {7} @ │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbac37 │ │ │ │ - stmdage r4, {r0, r2, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac35 │ │ │ │ + stmdage r4, {r0, r1, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0xf247fc21 │ │ │ │ + @ instruction: 0xf247fc23 │ │ │ │ vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r6], #-236 @ 0xffffff14 │ │ │ │ - ldcllt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r4], #-236 @ 0xffffff14 │ │ │ │ + ldcllt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc0f │ │ │ │ + @ instruction: 0xf8d5fc11 │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ - ldcge 5, cr15, [sl], {123} @ 0x7b │ │ │ │ - blcs 0xfade4 │ │ │ │ + ldcge 5, cr15, [r8], {123} @ 0x7b │ │ │ │ + blcs 0xfadb0 │ │ │ │ addhi pc, r8, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eac13 │ │ │ │ - vmov.i32 d17, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf64eac11 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r8], #492 @ 0x1ec │ │ │ │ - stclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r6], #492 @ 0x1ec │ │ │ │ + stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x2931bc │ │ │ │ + blls 0x293190 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134c44 │ │ │ │ - blge 0xfff513f0 │ │ │ │ - addsmi pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134c10 │ │ │ │ + blge 0xffed13bc │ │ │ │ + rsbmi pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mcr2 7, 0, pc, cr6, cr2, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr0, cr2, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac9f │ │ │ │ - stmdage r4, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac9d │ │ │ │ + stmdage r4, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vpadd.i8 , , │ │ │ │ vrshr.s64 d19, d25, #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff851328 │ │ │ │ - stclt 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff7d12f4 │ │ │ │ + stclt 7, cr15, [sl], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff2d222a │ │ │ │ - blcs 0xbae68 │ │ │ │ - blge 0xff5d143c │ │ │ │ + blx 0xff3521f6 │ │ │ │ + blcs 0xbae34 │ │ │ │ + blge 0xff551408 │ │ │ │ andpl pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r0, #968]! @ 0x3c8 │ │ │ │ + ldc2l 7, cr15, [sl, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac79 │ │ │ │ - @ instruction: 0xf893bbc7 │ │ │ │ + @ instruction: 0xf7fbac77 │ │ │ │ + @ instruction: 0xf893bbc5 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114eb0 │ │ │ │ + blcs 0x114e7c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fc2301 │ │ │ │ - stmdage r4, {r0, r5, r8, fp, ip, sp, pc} │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - fstmdbxvs fp!, {d15-d67} @ Deprecated │ │ │ │ + fstmdbxvs fp!, {d15-d71} @ Deprecated │ │ │ │ strbteq r9, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf003695b │ │ │ │ @ instruction: 0xf10003f0 │ │ │ │ - blcs 0xb4d1c │ │ │ │ - blge 0xfec51388 │ │ │ │ + blcs 0xb4ce8 │ │ │ │ + blge 0xfebd1354 │ │ │ │ @ instruction: 0xf47b2a00 │ │ │ │ - @ instruction: 0xf649abab │ │ │ │ + @ instruction: 0xf649aba9 │ │ │ │ vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrrcge 4, 7, pc, r0, cr11 @ │ │ │ │ - bllt 0xfe8522a8 │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrrge 4, 7, pc, lr, cr11 @ │ │ │ │ + bllt 0xfe7d2274 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x13d22a6 │ │ │ │ - bls 0x26f774 │ │ │ │ + blx 0x15d2272 │ │ │ │ + bls 0x26f740 │ │ │ │ ldmdbvs fp, {r5, r6, r9, sl}^ │ │ │ │ mvnseq pc, #3 │ │ │ │ tstphi r6, #0, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbf118 │ │ │ │ - blge 0xfe3d14cc │ │ │ │ + bcs 0xbf0dc │ │ │ │ + blge 0xfe351498 │ │ │ │ sbccs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r8, #968] @ 0x3c8 │ │ │ │ + ldc2 7, cr15, [r2, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac31 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac2f │ │ │ │ + stmdage r4, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x293038 │ │ │ │ - tstpcs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + bls 0x293014 │ │ │ │ + bicsne pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x17e720 │ │ │ │ + bl 0x17e6ec │ │ │ │ strbteq r0, [r2], -r2, lsl #7 │ │ │ │ msrhi CPSR_fc, #0, 2 │ │ │ │ ldrdcs pc, [r0, r3]! │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1ad1414 │ │ │ │ - ldclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1a513e0 │ │ │ │ + ldclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xdd2316 │ │ │ │ + blx 0xed22e2 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf1000662 │ │ │ │ @ instruction: 0xf7fb8235 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x16d1434 │ │ │ │ - stclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1651400 │ │ │ │ + stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x1152336 │ │ │ │ - blcs 0xbaf74 │ │ │ │ - blge 0x1451548 │ │ │ │ + blx 0x11d2302 │ │ │ │ + blcs 0xbaf40 │ │ │ │ + blge 0x13d1514 │ │ │ │ submi pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ + ldc2l 7, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabf3 │ │ │ │ - svcge 0x0004bb41 │ │ │ │ + @ instruction: 0xf7fbabf1 │ │ │ │ + svcge 0x0004bb3f │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xbd2362 │ │ │ │ + blx 0xc5232e │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27f068 │ │ │ │ + blls 0x27f02c │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134c6c │ │ │ │ - blge 0xcd1584 │ │ │ │ - addseq pc, r1, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x134c38 │ │ │ │ + blge 0xc51550 │ │ │ │ + subseq pc, r9, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ + ldc2l 7, cr15, [r6, #-968] @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabd5 │ │ │ │ - svcge 0x0004bb23 │ │ │ │ + @ instruction: 0xf7fbabd3 │ │ │ │ + svcge 0x0004bb21 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x45239e │ │ │ │ + blx 0x4d236a │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f02c │ │ │ │ + blls 0x27eff0 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134a30 │ │ │ │ - blge 0x5515c0 │ │ │ │ - andseq pc, r1, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x1349fc │ │ │ │ + blge 0x4d158c │ │ │ │ + sbcsvc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2 7, cr15, [lr, #-968] @ 0xfffffc38 │ │ │ │ + ldc2 7, cr15, [r8, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabb7 │ │ │ │ - svcge 0x0004bb05 │ │ │ │ + @ instruction: 0xf7fbabb5 │ │ │ │ + svcge 0x0004bb03 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xffcd23d8 │ │ │ │ - blcs 0xfb018 │ │ │ │ + blx 0xffd523a4 │ │ │ │ + blcs 0xfafe4 │ │ │ │ movwhi pc, #24576 @ 0x6000 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf648aaf9 │ │ │ │ + @ instruction: 0xf648aaf7 │ │ │ │ vsubl.s8 q8, d0, d13 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe851608 │ │ │ │ - blt 0xffbd240c │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfe7d15d4 │ │ │ │ + blt 0xffb523d8 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff6d2408 │ │ │ │ - blcs 0xbb048 │ │ │ │ - bge 0xff9d161c │ │ │ │ - addseq pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + blx 0xff7523d4 │ │ │ │ + blcs 0xbb014 │ │ │ │ + bge 0xff9515e8 │ │ │ │ + rsbeq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r0], #968 @ 0x3c8 │ │ │ │ + stc2 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbab89 │ │ │ │ - svcge 0x0004bad7 │ │ │ │ + @ instruction: 0xf7fbab87 │ │ │ │ + svcge 0x0004bad5 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xff152434 │ │ │ │ - blcs 0xfb074 │ │ │ │ + blx 0xff1d2400 │ │ │ │ + blcs 0xfb040 │ │ │ │ @ instruction: 0x81adf000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vpmax.s8 q13, q15, │ │ │ │ - vsubl.s8 q10, d0, d17 │ │ │ │ + vpmax.s8 q13, q15, │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1cd1664 │ │ │ │ - blt 0xff052468 │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1c51630 │ │ │ │ + blt 0xfefd2434 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xfeb52464 │ │ │ │ + blx 0xfebd2430 │ │ │ │ rsccc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r6], {242} @ 0xf2 │ │ │ │ + stc2l 7, cr15, [r0], #968 @ 0x3c8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaaaf │ │ │ │ - svcge 0x0004bb5d │ │ │ │ + @ instruction: 0xf7fbaaad │ │ │ │ + svcge 0x0004bb5b │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xfe6d2488 │ │ │ │ - blcs 0xfb0c8 │ │ │ │ + blx 0xfe752454 │ │ │ │ + blcs 0xfb094 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vpmax.s8 d26, d24, d17 │ │ │ │ + vpmin.s8 d26, d24, d15 │ │ │ │ vrshr.s64 d23, d17, #64 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x12516b8 │ │ │ │ - blt 0xfe5d24bc │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x11d1684 │ │ │ │ + blt 0xfe552488 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x11524b8 │ │ │ │ - blls 0x26f984 │ │ │ │ + blx 0x1352484 │ │ │ │ + blls 0x26f950 │ │ │ │ ldmdbvs r2, {r0, r5, r6, r9, sl}^ │ │ │ │ subshi pc, lr, #0, 2 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xfe2515d8 │ │ │ │ + bge 0xfe1d15a4 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf649aa83 │ │ │ │ + @ instruction: 0xf649aa81 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xad16f4 │ │ │ │ - blt 0x1e524f8 │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xa516c0 │ │ │ │ + blt 0x1dd24c4 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292e9c │ │ │ │ + blls 0x292e70 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf648aa6d │ │ │ │ + @ instruction: 0xf648aa6b │ │ │ │ vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x551720 │ │ │ │ - blt 0x18d2524 │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x4d16ec │ │ │ │ + blt 0x18524f0 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x13d2520 │ │ │ │ - rsbsvs pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + blx 0x14524ec │ │ │ │ + eorsvs pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r8], #-968 @ 0xfffffc38 │ │ │ │ + stc2 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa51 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaa4f │ │ │ │ + stmdage r4, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0xf648fa3b │ │ │ │ - vrshr.s64 d22, d9, #64 │ │ │ │ + @ instruction: 0xf648fa3d │ │ │ │ + vmlal.s q11, d0, d1[4] │ │ │ │ stmdbge r4, {r0, r1, r4, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10d1664 │ │ │ │ - blt 0xffc52568 │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x1051630 │ │ │ │ + blt 0xffbd2534 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xb52564 │ │ │ │ + blx 0xbd2530 │ │ │ │ rsbcc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, r6, cr2 @ │ │ │ │ + stc2l 7, cr15, [r0], #-968 @ 0xfffffc38 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa2f │ │ │ │ - stmdage r4, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaa2d │ │ │ │ + stmdage r4, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0x0660f9fb │ │ │ │ - bge 0xa51a98 │ │ │ │ + @ instruction: 0x0660f9ff │ │ │ │ + bge 0x9d1a64 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff3af7f6 │ │ │ │ + @ instruction: 0xff54f7f6 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa1f │ │ │ │ - svcge 0x0004bacd │ │ │ │ + @ instruction: 0xf7fbaa1d │ │ │ │ + svcge 0x0004bacb │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x2d25a8 │ │ │ │ - blcs 0xfb1e8 │ │ │ │ - blcs 0x148764 │ │ │ │ - bge 0x5517c0 │ │ │ │ - addvs pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + blx 0x352574 │ │ │ │ + blcs 0xfb1b4 │ │ │ │ + blcs 0x148730 │ │ │ │ + bge 0x4d178c │ │ │ │ + subsvs pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2 7, cr15, [lr], {242} @ 0xf2 │ │ │ │ + ldc2 7, cr15, [r8], #-968 @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaab7 │ │ │ │ - svcge 0x0004ba05 │ │ │ │ + @ instruction: 0xf7fbaab5 │ │ │ │ + svcge 0x0004ba03 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf9f0f7f8 │ │ │ │ - blcs 0xfb218 │ │ │ │ + @ instruction: 0xf9f2f7f8 │ │ │ │ + blcs 0xfb1e4 │ │ │ │ @ instruction: 0x81bff000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vmul.i8 q13, q15, │ │ │ │ - vmov.i32 d22, #256 @ 0x00000100 │ │ │ │ + vmul.i8 q13, q15, │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe851808 │ │ │ │ - stmiblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe7d17d4 │ │ │ │ + stmiblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292d88 │ │ │ │ + blls 0x292d5c │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134d60 │ │ │ │ - stmibge r0!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - adccs pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134d2c │ │ │ │ + ldmibge lr, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + rsbscs pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xffbd2612 │ │ │ │ + stc2 7, cr15, [r6], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaa85 │ │ │ │ - svcge 0x0004b9d3 │ │ │ │ + @ instruction: 0xf7fbaa83 │ │ │ │ + svcge 0x0004b9d1 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf9bef7f8 │ │ │ │ + @ instruction: 0xf9c0f7f8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b015a │ │ │ │ - blls 0x27ed8c │ │ │ │ + blls 0x27ed50 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134eb4 │ │ │ │ - stmibge r2, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - andvc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134e80 │ │ │ │ + stmibge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + sbcsvs pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xff45264e │ │ │ │ + blx 0xffad261a │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaa67 │ │ │ │ - vmul.i8 d27, d24, d21 │ │ │ │ + @ instruction: 0xf7fbaa65 │ │ │ │ + vmul.i8 d27, d24, d19 │ │ │ │ @ instruction: 0xf2c004b5 │ │ │ │ @ instruction: 0xf7fb0408 │ │ │ │ - stcvs 15, cr11, [fp, #-836]! @ 0xfffffcbc │ │ │ │ + stcvs 15, cr11, [fp, #-828]! @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 6, r8, fp, cr8 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d2b8 │ │ │ │ + blcs 0x9d284 │ │ │ │ @ instruction: 0xf7fbd18e │ │ │ │ - @ instruction: 0x6d2bb99f │ │ │ │ + @ instruction: 0x6d2bb99d │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 0, r8, fp, cr10 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d2d8 │ │ │ │ + blcs 0x9d2a4 │ │ │ │ ldclge 4, cr15, [r0], #-508 @ 0xfffffe04 │ │ │ │ - stmiblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fb8c │ │ │ │ + stmiblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fb58 │ │ │ │ svcvs 0x0070f412 │ │ │ │ rsbhi pc, sl, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x954b0 │ │ │ │ + blcc 0x9547c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad6c │ │ │ │ - @ instruction: 0x6d2bb97d │ │ │ │ + @ instruction: 0x6d2bb97b │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d31c │ │ │ │ + blcs 0x9d2e8 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - stmdblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fbd0 │ │ │ │ + stmdblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72fb9c │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x954f4 │ │ │ │ + blcc 0x954c0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad63 │ │ │ │ - @ instruction: 0x6d2bb95b │ │ │ │ + @ instruction: 0x6d2bb959 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d360 │ │ │ │ + blcs 0x9d32c │ │ │ │ mcrge 4, 5, pc, cr11, cr15, {3} @ │ │ │ │ - stmdblt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fc14 │ │ │ │ + stmdblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72fbe0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95538 │ │ │ │ + blcc 0x95504 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbab16 │ │ │ │ - @ instruction: 0x6d2bb939 │ │ │ │ + @ instruction: 0x6d2bb937 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 13, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d3a4 │ │ │ │ + blcs 0x9d370 │ │ │ │ stmiage r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdblt r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mrc2 7, 0, pc, cr10, cr10, {7} │ │ │ │ + stmdblt r6!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 0, pc, cr8, cr10, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba923 │ │ │ │ - @ instruction: 0x6d2bb9d1 │ │ │ │ + @ instruction: 0xf7fba921 │ │ │ │ + @ instruction: 0x6d2bb9cf │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 12, r8, fp, cr6 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d3d4 │ │ │ │ + blcs 0x9d3a0 │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {3} @ │ │ │ │ - ldmdblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbec14 │ │ │ │ - stmdbge sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0xbebd8 │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ rsbspl pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x6527be │ │ │ │ + blx 0xcd278a │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba9af │ │ │ │ - stcvs 8, cr11, [fp, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf7fba9ad │ │ │ │ + stcvs 8, cr11, [fp, #-1004]! @ 0xfffffc14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d41c │ │ │ │ + blcs 0x9d3e8 │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - stmialt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmiage r4!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmiblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fce4 │ │ │ │ + stmdacs r0, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiage r2!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fcb0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95608 │ │ │ │ + blcc 0x955d4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7fbae18 │ │ │ │ - stcvs 8, cr11, [fp, #-836]! @ 0xfffffcbc │ │ │ │ + stcvs 8, cr11, [fp, #-828]! @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 6, r8, fp, cr3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d474 │ │ │ │ + blcs 0x9d440 │ │ │ │ svcge 0x00f1f47e │ │ │ │ - stmialt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fd28 │ │ │ │ + ldmlt lr!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fcf4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ subshi pc, pc, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9564c │ │ │ │ + blcc 0x95618 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac0d │ │ │ │ - stcvs 8, cr11, [fp, #-700]! @ 0xfffffd44 │ │ │ │ + stcvs 8, cr11, [fp, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d4b8 │ │ │ │ - blge 0xff851ab4 │ │ │ │ - ldmlt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fd6c │ │ │ │ + blcs 0x9d484 │ │ │ │ + blge 0xff851a80 │ │ │ │ + ldmlt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fd38 │ │ │ │ svcvs 0x0070f412 │ │ │ │ eorhi pc, r3, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95690 │ │ │ │ + blcc 0x9565c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac1e │ │ │ │ - stcvs 8, cr11, [fp, #-564]! @ 0xfffffdcc │ │ │ │ + stcvs 8, cr11, [fp, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 14, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d4fc │ │ │ │ + blcs 0x9d4c8 │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdalt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbeaec │ │ │ │ - ldmdage r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0xbeab0 │ │ │ │ + ldmdage r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ andcc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe1528e4 │ │ │ │ + blx 0xfe7d28b0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba91b │ │ │ │ - stcvs 8, cr11, [fp, #-420]! @ 0xfffffe5c │ │ │ │ + @ instruction: 0xf7fba919 │ │ │ │ + stcvs 8, cr11, [fp, #-412]! @ 0xfffffe64 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d544 │ │ │ │ - blge 0x1591b40 │ │ │ │ - ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fdf8 │ │ │ │ + blcs 0x9d510 │ │ │ │ + blge 0x1591b0c │ │ │ │ + ldmdalt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72fdc4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ sbchi pc, r9, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9571c │ │ │ │ + blcc 0x956e8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbabf6 │ │ │ │ - @ instruction: 0xf8d3b847 │ │ │ │ + @ instruction: 0xf8d3b845 │ │ │ │ @ instruction: 0x462821b0 │ │ │ │ - @ instruction: 0xf964f7f7 │ │ │ │ + @ instruction: 0xf97ef7f7 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba83f │ │ │ │ - stcvs 8, cr11, [fp, #-948]! @ 0xfffffc4c │ │ │ │ + @ instruction: 0xf7fba83d │ │ │ │ + stcvs 8, cr11, [fp, #-940]! @ 0xfffffc54 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 4, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d59c │ │ │ │ + blcs 0x9d568 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - stmdalt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f412 │ │ │ │ - stmdage r8!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r6!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf649a825 │ │ │ │ + @ instruction: 0xf649a823 │ │ │ │ vmvn.i32 d22, #2304 @ 0x00000900 │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmiage sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fe78 │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiage r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fe44 │ │ │ │ svcvs 0x0070f412 │ │ │ │ msrhi CPSR_f, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9579c │ │ │ │ + blcc 0x95768 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbae29 │ │ │ │ - stcvs 8, cr11, [fp, #-28]! @ 0xffffffe4 │ │ │ │ + stcvs 8, cr11, [fp, #-20]! @ 0xffffffec │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 8, r8, fp, cr5 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d608 │ │ │ │ + blcs 0x9d5d4 │ │ │ │ svcge 0x00a5f47e │ │ │ │ - svclt 0x00f6f7fa │ │ │ │ - blvs 0xfe72febc │ │ │ │ + svclt 0x00f4f7fa │ │ │ │ + blvs 0xfe72fe88 │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x957e0 │ │ │ │ + blcc 0x957ac │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacee │ │ │ │ - stcvs 15, cr11, [fp, #-916]! @ 0xfffffc6c │ │ │ │ + stcvs 15, cr11, [fp, #-908]! @ 0xfffffc74 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ suble r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95800 │ │ │ │ + blcc 0x957cc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa49 │ │ │ │ - stcvs 15, cr11, [fp, #-852]! @ 0xfffffcac │ │ │ │ + stcvs 15, cr11, [fp, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ eorle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95820 │ │ │ │ + blcc 0x957ec │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa57 │ │ │ │ - stcvs 15, cr11, [fp, #-788]! @ 0xfffffcec │ │ │ │ + stcvs 15, cr11, [fp, #-780]! @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 15, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d68c │ │ │ │ + blcs 0x9d658 │ │ │ │ stcge 4, cr15, [sp], #-500 @ 0xfffffe0c │ │ │ │ - svclt 0x00b4f7fa │ │ │ │ - blvs 0xfe72ff40 │ │ │ │ + svclt 0x00b2f7fa │ │ │ │ + blvs 0xfe72ff0c │ │ │ │ svcvs 0x0070f412 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95864 │ │ │ │ + blcc 0x95830 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faade3 │ │ │ │ - @ instruction: 0xf893bfa3 │ │ │ │ + @ instruction: 0xf893bfa1 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1156f8 │ │ │ │ + blcs 0x1156c4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d6c8 │ │ │ │ - bge 0xad1cc4 │ │ │ │ - svclt 0x0096f7fa │ │ │ │ + blcs 0x9d694 │ │ │ │ + bge 0xad1c90 │ │ │ │ + svclt 0x0094f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9fd │ │ │ │ - @ instruction: 0xf893bf89 │ │ │ │ + @ instruction: 0xf893bf87 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11572c │ │ │ │ + blcs 0x1156f8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d6fc │ │ │ │ - blge 0xb91cf8 │ │ │ │ - svclt 0x007cf7fa │ │ │ │ + blcs 0x9d6c8 │ │ │ │ + blge 0xb91cc4 │ │ │ │ + svclt 0x007af7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaf1e │ │ │ │ - @ instruction: 0xf893bf6f │ │ │ │ + @ instruction: 0xf893bf6d │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115760 │ │ │ │ + blcs 0x11572c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d730 │ │ │ │ + blcs 0x9d6fc │ │ │ │ stclge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ - svclt 0x0062f7fa │ │ │ │ + svclt 0x0060f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaed6 │ │ │ │ - @ instruction: 0xf893bf55 │ │ │ │ + @ instruction: 0xf893bf53 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115794 │ │ │ │ + blcs 0x115760 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d764 │ │ │ │ - ldclge 4, cr15, [pc], #-508 @ 0x94968 │ │ │ │ - svclt 0x0048f7fa │ │ │ │ + blcs 0x9d730 │ │ │ │ + ldclge 4, cr15, [pc], #-508 @ 0x94934 │ │ │ │ + svclt 0x0046f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faac2b │ │ │ │ - @ instruction: 0xf893bf3b │ │ │ │ + @ instruction: 0xf893bf39 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1157c8 │ │ │ │ + blcs 0x115794 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d798 │ │ │ │ + blcs 0x9d764 │ │ │ │ stmdbge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x002ef7fa │ │ │ │ - blvs 0xfe73004c │ │ │ │ + svclt 0x002cf7fa │ │ │ │ + blvs 0xfe730018 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d7b8 │ │ │ │ + blcs 0x9d784 │ │ │ │ ldmdbge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - svclt 0x001ef7fa │ │ │ │ + svclt 0x001cf7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab00 │ │ │ │ - @ instruction: 0xf893bf11 │ │ │ │ + @ instruction: 0xf893bf0f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11581c │ │ │ │ + blcs 0x1157e8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d7ec │ │ │ │ + blcs 0x9d7b8 │ │ │ │ stmdbge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x0004f7fa │ │ │ │ + svclt 0x0002f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9f2 │ │ │ │ - @ instruction: 0xf893bef7 │ │ │ │ + @ instruction: 0xf893bef5 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115850 │ │ │ │ + blcs 0x11581c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d820 │ │ │ │ + blcs 0x9d7ec │ │ │ │ ldclge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ - mcrlt 7, 7, pc, cr10, cr10, {7} @ │ │ │ │ + mcrlt 7, 7, pc, cr8, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacff │ │ │ │ - @ instruction: 0xf893bedd │ │ │ │ + @ instruction: 0xf893bedb │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115884 │ │ │ │ + blcs 0x115850 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d854 │ │ │ │ - bge 0xff6d1e50 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr0, cr10, {7} │ │ │ │ + blcs 0x9d820 │ │ │ │ + bge 0xff6d1e1c │ │ │ │ + mcrlt 7, 6, pc, cr14, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7faac0a │ │ │ │ - @ instruction: 0xf893bec3 │ │ │ │ + @ instruction: 0xf893bec1 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1158b8 │ │ │ │ + blcs 0x115884 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d888 │ │ │ │ - blge 0xc91e7c │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr6, cr10, {7} │ │ │ │ + blcs 0x9d854 │ │ │ │ + blge 0xc91e48 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr4, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faace9 │ │ │ │ - @ instruction: 0xf893bea9 │ │ │ │ + @ instruction: 0xf893bea7 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1158ec │ │ │ │ + blcs 0x1158b8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d8bc │ │ │ │ - blge 0x11eb8 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr12, cr10, {7} │ │ │ │ + blcs 0x9d888 │ │ │ │ + blge 0x11e84 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr10, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faae86 │ │ │ │ - @ instruction: 0xf893be8f │ │ │ │ + @ instruction: 0xf893be8d │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115920 │ │ │ │ + blcs 0x1158ec │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d8f0 │ │ │ │ + blcs 0x9d8bc │ │ │ │ stmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrlt 7, 4, pc, cr2, cr10, {7} @ │ │ │ │ + mcrlt 7, 4, pc, cr0, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9b5 │ │ │ │ - @ instruction: 0xf893be75 │ │ │ │ + @ instruction: 0xf893be73 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115954 │ │ │ │ + blcs 0x115920 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d924 │ │ │ │ + blcs 0x9d8f0 │ │ │ │ ldmibge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrlt 7, 3, pc, cr8, cr10, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr6, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faad8c │ │ │ │ - @ instruction: 0xf893be5b │ │ │ │ + @ instruction: 0xf893be59 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115988 │ │ │ │ + blcs 0x115954 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d958 │ │ │ │ + blcs 0x9d924 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - mcrlt 7, 2, pc, cr14, cr10, {7} @ │ │ │ │ + mcrlt 7, 2, pc, cr12, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab13 │ │ │ │ - @ instruction: 0xf893be41 │ │ │ │ + @ instruction: 0xf893be3f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1159bc │ │ │ │ + blcs 0x115988 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d98c │ │ │ │ + blcs 0x9d958 │ │ │ │ stcge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr4, cr10, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr2, cr10, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ - blmi 0xfefc1018 │ │ │ │ + blmi 0xfee40fe4 │ │ │ │ eorcs r4, r4, #12, 12 @ 0xc00000 │ │ │ │ andls r2, r3, r0, lsl #2 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ vcgt.s8 d0, d1, d0 │ │ │ │ - movwcs lr, #3126 @ 0xc36 │ │ │ │ + movwcs lr, #3120 @ 0xc30 │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b34023 │ │ │ │ - suble r4, r1, r4, ror pc │ │ │ │ + suble r4, r2, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ - ldmdavs sl, {r4, r5, r7, r8, r9, fp, lr} │ │ │ │ + ldmdavs sl, {r1, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r8, #64 @ 0x40 │ │ │ │ + adchi pc, r1, #64 @ 0x40 │ │ │ │ tstcs r0, sp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmull.u8 q8, d20, d21 │ │ │ │ vsubl.u8 , d4, d3 │ │ │ │ @ instruction: 0xf0052381 │ │ │ │ tstmi r5, #16, 10 @ 0x4000000 │ │ │ │ strcs pc, [r1], -r4, asr #7 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldmdbne r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x175278 │ │ │ │ - blcs 0x108ffc │ │ │ │ - msrhi CPSR_fx, r0 │ │ │ │ + blcs 0x175250 │ │ │ │ + blcs 0x108fd0 │ │ │ │ + teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ ldmdbge r2, {r0, r1, fp, ip, pc} │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ - ldrcs lr, [r3], -sp, asr #19 │ │ │ │ - vorr.i32 d25, #50688 @ 0x0000c600 │ │ │ │ - movwcs r5, #576 @ 0x240 │ │ │ │ - strbne pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ - movwcs r9, #4889 @ 0x1319 │ │ │ │ - ldrhi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - ldrls r9, [r5], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf7f7931a │ │ │ │ - strb pc, [r1, r7, ror #27] @ │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andsls r9, r2, #4, 4 @ 0x40000000 │ │ │ │ - bls 0x1580dc │ │ │ │ - orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - vmlsl.u8 q8, d4, d16 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - @ instruction: 0xf8d24603 │ │ │ │ - movwmi r2, #53448 @ 0xd0c8 │ │ │ │ + tstls r6, #805306369 @ 0x30000001 │ │ │ │ + vsubl.u8 q9, d4, d0 │ │ │ │ + andsls r1, r9, #134217729 @ 0x8000001 │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + ldrls r2, [r4], -r1, lsl #4 │ │ │ │ + @ instruction: 0xf8cd9518 │ │ │ │ + ldrls r8, [r2], #-92 @ 0xffffffa4 │ │ │ │ + tstls r5, #-1610612735 @ 0xa0000001 │ │ │ │ + stc2l 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ + @ instruction: 0xf3c4e7c0 │ │ │ │ + andls r1, r4, #268435464 @ 0x10000008 │ │ │ │ + andsls r4, r5, #144, 12 @ 0x9000000 │ │ │ │ + vstmiaeq r3!, {s18-s20} │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + beq 0x8e5a60 │ │ │ │ + ldrdcs pc, [r8], #130 @ 0x82 │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ strne pc, [r1, -r4, asr #7] │ │ │ │ - mrseq pc, CPSR @ │ │ │ │ - ldrmi r9, [r8], sp, lsl #12 │ │ │ │ - ldrbeq r9, [r2, #1555] @ 0x613 │ │ │ │ + andeq pc, pc, r1 │ │ │ │ streq pc, [pc], -r4 │ │ │ │ - strls r9, [r7, #-789] @ 0xfffffceb │ │ │ │ - tstls r4, r8, lsl r5 │ │ │ │ - @ instruction: 0x96179716 │ │ │ │ - bls 0x18a508 │ │ │ │ - ldcvs 13, cr6, [r2], {18} │ │ │ │ - svceq 0x000ef012 │ │ │ │ - stmdbcs sl, {r1, r4, r5, ip, lr, pc} │ │ │ │ - @ instruction: 0xf000d895 │ │ │ │ - stmdacs r4, {r2, r3} │ │ │ │ - bicshi pc, r6, r0 │ │ │ │ - @ instruction: 0xf0002808 │ │ │ │ - @ instruction: 0x200c81b0 │ │ │ │ - andscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - movwls r2, #23299 @ 0x5b03 │ │ │ │ - andcs pc, r1, #0, 22 │ │ │ │ + ldrls r9, [r2, #-1285] @ 0xfffffafb │ │ │ │ + vsli.64 q8, q1, #4 │ │ │ │ + tstls r8, #12582912 @ 0xc00000 │ │ │ │ + andsls r9, r4, r6, lsl r7 │ │ │ │ + ldrls r9, [r3, #-1293] @ 0xfffffaf3 │ │ │ │ + ldrle r9, [ip, #1559] @ 0x617 │ │ │ │ + vldrvs s18, [r2, #-12] │ │ │ │ + @ instruction: 0xf0126c12 │ │ │ │ + eorsle r0, r3, lr, lsl #30 │ │ │ │ + ldmle r4, {r1, r3, fp, sp} │ │ │ │ + tstpeq ip, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0002904 │ │ │ │ + stmdbcs r8, {r1, r3, r4, r6, r7, r8, pc} │ │ │ │ + @ instruction: 0x81b5f000 │ │ │ │ + vrhadd.s8 d18, d10, d12 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ + movwls r0, #25139 @ 0x6233 │ │ │ │ + andcs pc, r0, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf8d09803 │ │ │ │ @ instruction: 0xf8d25088 │ │ │ │ - @ instruction: 0x911013b0 │ │ │ │ + @ instruction: 0xf8d213b0 │ │ │ │ + @ instruction: 0x9110b3b8 │ │ │ │ @ instruction: 0x13b4f8d2 │ │ │ │ - @ instruction: 0xb3b8f8d2 │ │ │ │ - @ instruction: 0xf040910f │ │ │ │ - b 0x10f5254 │ │ │ │ - bcs 0xd5710 │ │ │ │ - svcge 0x0073f47f │ │ │ │ - ldc2 0, cr15, [r8], {5} │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - orrhi pc, sp, r0 │ │ │ │ + tstls pc, r4, lsl #20 │ │ │ │ + @ instruction: 0xf0402a03 │ │ │ │ + b 0x10f5230 │ │ │ │ + bcs 0xd56e0 │ │ │ │ + svcge 0x0071f47f │ │ │ │ + ldc2 0, cr15, [lr], {5} │ │ │ │ + stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ + orrshi pc, r1, r0 │ │ │ │ @ instruction: 0xf8d29a03 │ │ │ │ - blx 0xfeda510c │ │ │ │ - b 0x1493510 │ │ │ │ - sbcs r1, r5, r9, asr r9 │ │ │ │ - @ instruction: 0xf53f06ed │ │ │ │ - strb sl, [r8, r2, ror #30] │ │ │ │ + blx 0xfeda50dc │ │ │ │ + b 0x14934e0 │ │ │ │ + sbcs r1, r9, r9, asr r9 │ │ │ │ + @ instruction: 0xf53f06dd │ │ │ │ + strb sl, [r7, r0, ror #30] │ │ │ │ strne pc, [r1, r4, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ - bne 0x10d1e28 │ │ │ │ - @ instruction: 0xf8cd9613 │ │ │ │ - adceq r9, r3, #88 @ 0x58 │ │ │ │ - stmib sp, {r1, r4, r9, ip, pc}^ │ │ │ │ - @ instruction: 0x97148517 │ │ │ │ - subsge pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf57f9705 │ │ │ │ - stmdbls r3, {r1, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - ldrdcc pc, [r8], #129 @ 0x81 │ │ │ │ - @ instruction: 0xf57f05d8 │ │ │ │ - stcvs 15, cr10, [fp, #-288] @ 0xfffffee0 │ │ │ │ - @ instruction: 0xf0136c1b │ │ │ │ - tstle r2, lr, lsl #30 │ │ │ │ - @ instruction: 0xf53f06eb │ │ │ │ - strcc sl, [r1], -r0, asr #30 │ │ │ │ - @ instruction: 0xf0002f03 │ │ │ │ - @ instruction: 0xf1b981c3 │ │ │ │ - @ instruction: 0xf0000f00 │ │ │ │ - cdpcs 1, 0, cr8, cr3, cr10, {5} │ │ │ │ - svcge 0x0035f43f │ │ │ │ - @ instruction: 0xf0002e04 │ │ │ │ - cdpcs 1, 0, cr8, cr2, cr11, {7} │ │ │ │ - bicshi pc, r2, r0 │ │ │ │ - @ instruction: 0xf43f2f00 │ │ │ │ - stmdals r3, {r2, r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0059204 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrshi pc, (UNDEF: 69) @ │ │ │ │ - @ instruction: 0xf10a9a04 │ │ │ │ - @ instruction: 0xf0470a01 │ │ │ │ - @ instruction: 0xf1aa09e0 │ │ │ │ - movwcs r0, #5122 @ 0x1402 │ │ │ │ - vst3.32 @ instruction: 0xf484fab4 │ │ │ │ - biceq lr, sl, pc, asr #20 │ │ │ │ - strhls r4, [r4, -fp] │ │ │ │ - movwls r0, #43364 @ 0xa964 │ │ │ │ - @ instruction: 0xf08e9208 │ │ │ │ - andls pc, r6, r9, lsl #20 │ │ │ │ - blx 0x2511e8 │ │ │ │ - strmi r9, [r1], -r8, lsl #20 │ │ │ │ - stmdals r3, {r0, r1, r2, ip, pc} │ │ │ │ - @ instruction: 0xf7c79209 │ │ │ │ - movwcs pc, #2487 @ 0x9b7 @ │ │ │ │ - blls 0x339be4 │ │ │ │ - muls r7, fp, r6 │ │ │ │ - blx 0x12d2f36 │ │ │ │ - movwls r9, #2822 @ 0xb06 │ │ │ │ - blls 0x1a67d8 │ │ │ │ - @ instruction: 0x461a4638 │ │ │ │ - blx 0x11d1268 │ │ │ │ - ldrbmi r9, [sl], -r7, lsl #18 │ │ │ │ - @ instruction: 0xf0294455 │ │ │ │ - strmi r0, [r8], -r0, ror #19 │ │ │ │ - blx 0x1d51236 │ │ │ │ - movwcc r9, #6920 @ 0x1b08 │ │ │ │ - addsmi r9, lr, #8, 6 @ 0x20000000 │ │ │ │ - cmpphi r1, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8cd9803 │ │ │ │ - ldmib sp, {ip, pc}^ │ │ │ │ - @ instruction: 0xf8d01206 │ │ │ │ - @ instruction: 0xf0033088 │ │ │ │ - @ instruction: 0xf7ca030f │ │ │ │ - @ instruction: 0x4628fa19 │ │ │ │ - sbcsle r4, r9, r5, lsr #4 │ │ │ │ - blx 0x952f82 │ │ │ │ - movwls r9, #2822 @ 0xb06 │ │ │ │ - strmi r2, [r1], -r8, lsl #6 │ │ │ │ - @ instruction: 0x4638461a │ │ │ │ - blx 0x8512b4 │ │ │ │ - @ instruction: 0xf7da1c68 │ │ │ │ - andls pc, sl, r7, lsl fp @ │ │ │ │ - @ instruction: 0xf7da4628 │ │ │ │ - movwcs pc, #35603 @ 0x8b13 @ │ │ │ │ - stmdbls sl, {r1, r9, sl, lr} │ │ │ │ - movwls r2, #0 │ │ │ │ - @ instruction: 0xf9d8f0a3 │ │ │ │ - tstls r9, #52953088 @ 0x3280000 │ │ │ │ - movweq pc, #12297 @ 0x3009 @ │ │ │ │ - ldmdbge r2, {r0, r1, fp, ip, pc} │ │ │ │ - vorr.i32 d25, #50688 @ 0x0000c600 │ │ │ │ - stmib sp, {r7, r8, r9, ip}^ │ │ │ │ - movwcc r2, #5651 @ 0x1613 │ │ │ │ + bne 0x10d1df8 │ │ │ │ + ldrls r9, [r8, #-1555] @ 0xfffff9ed │ │ │ │ + @ instruction: 0xf8cd02a3 │ │ │ │ + andsls r9, r2, #88 @ 0x58 │ │ │ │ + subshi pc, ip, sp, asr #17 │ │ │ │ + @ instruction: 0xf8cd9714 │ │ │ │ + smlsdls r5, r4, r0, sl │ │ │ │ + svcge 0x004bf57f │ │ │ │ + @ instruction: 0xf8d19903 │ │ │ │ + ldrbeq r3, [r8, #200] @ 0xc8 │ │ │ │ + svcge 0x0045f57f │ │ │ │ + ldcvs 13, cr6, [fp], {11} │ │ │ │ + svceq 0x000ef013 │ │ │ │ + strbteq sp, [fp], r2, lsl #2 │ │ │ │ + svcge 0x003df53f │ │ │ │ + svccs 0x00033601 │ │ │ │ + bichi pc, r9, r0 │ │ │ │ + svceq 0x0000f1b9 │ │ │ │ + movshi pc, r0 │ │ │ │ + @ instruction: 0xf43f2e03 │ │ │ │ + mcrcs 15, 0, sl, cr4, cr2, {1} │ │ │ │ + mvnshi pc, r0 │ │ │ │ + @ instruction: 0xf0002e02 │ │ │ │ + svccs 0x000081d8 │ │ │ │ + svcge 0x0029f43f │ │ │ │ + andls r9, r4, #196608 @ 0x30000 │ │ │ │ + mrrc2 0, 0, pc, r4, cr5 @ │ │ │ │ + @ instruction: 0xf0002800 │ │ │ │ + bls 0x1b5478 │ │ │ │ + beq 0x111384 │ │ │ │ + stmibeq r0!, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ + streq pc, [r2], #-426 @ 0xfffffe56 │ │ │ │ + blx 0xfed9db6c │ │ │ │ + b 0x149217c │ │ │ │ + adcsmi r0, fp, sl, asr #3 │ │ │ │ + stmdbeq r4!, {r2, r8, ip, pc}^ │ │ │ │ + andls r9, r8, #671088640 @ 0x28000000 │ │ │ │ + blx 0x1d11b4 │ │ │ │ + @ instruction: 0xf08e9006 │ │ │ │ + bls 0x2d3788 │ │ │ │ + andls r4, r7, r1, lsl #12 │ │ │ │ + andls r9, r9, #196608 @ 0x30000 │ │ │ │ + @ instruction: 0xf9b0f7c7 │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + ldrmi r9, [fp], sl, lsl #22 │ │ │ │ + @ instruction: 0xf7dae017 │ │ │ │ + blls 0x253d34 │ │ │ │ + strmi r9, [r1], -r0, lsl #6 │ │ │ │ + ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ + @ instruction: 0xf0a3461a │ │ │ │ + stmdbls r7, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldrbmi r4, [r5], #-1626 @ 0xfffff9a6 │ │ │ │ + stmibeq r0!, {r0, r3, r5, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf0924608 │ │ │ │ + blls 0x2d3d74 │ │ │ │ + movwls r3, #33537 @ 0x8301 │ │ │ │ + vqsub.u8 d20, d16, d14 │ │ │ │ + stmdals r3, {r0, r1, r2, r4, r6, r8, pc} │ │ │ │ + andls pc, r0, sp, asr #17 │ │ │ │ + andne lr, r6, #3620864 @ 0x374000 │ │ │ │ + ldrdcc pc, [r8], r0 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + blx 0x552f08 │ │ │ │ + eormi r4, r5, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf7dad0d9 │ │ │ │ + blls 0x253ce8 │ │ │ │ + movwcs r9, #33536 @ 0x8300 │ │ │ │ + ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ + @ instruction: 0xf0a34638 │ │ │ │ + @ instruction: 0x1c68fa19 │ │ │ │ + blx 0xdd2f6a │ │ │ │ + strtmi r9, [r8], -sl │ │ │ │ + blx 0xcd2f72 │ │ │ │ + strmi r2, [r2], -r8, lsl #6 │ │ │ │ + andcs r9, r0, sl, lsl #18 │ │ │ │ + @ instruction: 0xf0a39300 │ │ │ │ + @ instruction: 0xe7caf9d3 │ │ │ │ + @ instruction: 0xf0099319 │ │ │ │ + stmdals r3, {r0, r1, r8, r9} │ │ │ │ + tstls r6, #294912 @ 0x48000 │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + movwcc r9, #4627 @ 0x1213 │ │ │ │ sbcne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - ldrhi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + ldrls r9, [r8, #-1556] @ 0xfffff9ec │ │ │ │ + subshi pc, ip, sp, asr #17 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ ldrls r9, [r2], #-794 @ 0xfffffce6 │ │ │ │ @ instruction: 0xf7f79215 │ │ │ │ - ssat pc, #14, r3, asr #25 @ │ │ │ │ + strt pc, [r9], sp, asr #25 │ │ │ │ + addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf0099319 │ │ │ │ tstls r6, #67108864 @ 0x4000000 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ - ldrcs lr, [r3], -sp, asr #19 │ │ │ │ - stmdals r3, {r1, r4, r8, fp, sp, pc} │ │ │ │ - vsubw.u8 , q2, d1 │ │ │ │ - stmib sp, {r0, r7, r9, ip}^ │ │ │ │ - @ instruction: 0xe7e78517 │ │ │ │ - addseq lr, r0, r8, lsr #10 │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - @ instruction: 0x4681fbbf │ │ │ │ - @ instruction: 0xf0002800 │ │ │ │ - blls 0x1f5378 │ │ │ │ - blcs 0xa691c │ │ │ │ - svcge 0x0022f47f │ │ │ │ - bcs 0xfb8f0 │ │ │ │ + ldmdbge r2, {r0, r1, r4, r9, ip, pc} │ │ │ │ + movwcc r9, #6147 @ 0x1803 │ │ │ │ + addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + ldrls r9, [r8, #-1556] @ 0xfffff9ec │ │ │ │ + subshi pc, ip, sp, asr #17 │ │ │ │ + stmdals r3, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + blx 0xff15108a │ │ │ │ + stmdacs r0, {r0, r7, r9, sl, lr} │ │ │ │ + adcshi pc, r5, r0 │ │ │ │ + blls 0x23b890 │ │ │ │ + bcs 0xbc094 │ │ │ │ + svcge 0x001ef47f │ │ │ │ + bcs 0xfb8c8 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf0090900 │ │ │ │ svccs 0x00000901 │ │ │ │ - sbchi pc, lr, r0, asr #32 │ │ │ │ + sbchi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - bcs 0x9d44c │ │ │ │ - sbcshi pc, r2, r0, asr #32 │ │ │ │ + bcs 0x9d424 │ │ │ │ + sbcshi pc, r1, r0, asr #32 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - movwcs fp, #16156 @ 0x3f1c │ │ │ │ + svclt 0x001c9a04 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf08e9305 │ │ │ │ - strmi pc, [r1], r1, lsr #19 │ │ │ │ - @ instruction: 0xf96af08e │ │ │ │ + andls r2, r4, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf08e9308 │ │ │ │ + pkhbtmi pc, r1, r7, lsl #19 @ │ │ │ │ + @ instruction: 0xf960f08e │ │ │ │ strmi r9, [r1], -sp, lsl #20 │ │ │ │ stmdals r3, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf91cf7c7 │ │ │ │ - ldmdbls r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - andeq lr, r4, r3, asr #20 │ │ │ │ - @ instruction: 0xdd7a2900 │ │ │ │ + @ instruction: 0xf910f7c7 │ │ │ │ + b 0x117bce4 │ │ │ │ + blls 0x4950e8 │ │ │ │ + vldmdble r8!, {d18-d17} │ │ │ │ andeq pc, pc, #5 │ │ │ │ - beq 0x111244 │ │ │ │ - andcs r9, r8, #1342177280 @ 0x50000000 │ │ │ │ - ldcleq 2, cr15, [r0], #284 @ 0x11c │ │ │ │ - ldccs 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ - vpmax.s8 , q4, q1 │ │ │ │ - blx 0x33994c │ │ │ │ - andls pc, r6, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8dd9a07 │ │ │ │ - @ instruction: 0xf8cda03c │ │ │ │ - ldrmi ip, [r6], r4, lsr #32 │ │ │ │ - stmne sp, {r2, r7, r9, sl, lr} │ │ │ │ - movwlt lr, #31181 @ 0x79cd │ │ │ │ - strls r9, [lr, #-1553] @ 0xfffff9ef │ │ │ │ + beq 0x111220 │ │ │ │ + andcs r9, r8, #1610612736 @ 0x60000000 │ │ │ │ + vmax.s8 d20, d23, d6 │ │ │ │ + @ instruction: 0xf2c00cf0 │ │ │ │ + blx 0x1120348 │ │ │ │ + andls pc, ip, #8, 4 @ 0x80000000 │ │ │ │ + vpmax.s8 d15, d8, d10 │ │ │ │ + ldrsbtge pc, [ip], -sp @ │ │ │ │ + ldrmi r9, [sl], -r7, lsl #4 │ │ │ │ + ldrls r9, [r1], -r8, lsl #22 │ │ │ │ + @ instruction: 0xf8cd18d5 │ │ │ │ + strls fp, [lr, #-32] @ 0xffffffe0 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - movwcs fp, #4060 @ 0xfdc │ │ │ │ - vstrle s19, [pc, #-48] @ 0x95114 │ │ │ │ - bleq 0xd1284 │ │ │ │ - eor pc, ip, sp, asr #17 │ │ │ │ - strbtmi r9, [r5], -fp, lsl #28 │ │ │ │ - @ instruction: 0xf8cd2400 │ │ │ │ - eor ip, r6, r8, lsr #32 │ │ │ │ - ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ - strbmi r9, [r9], -r3, lsl #16 │ │ │ │ - @ instruction: 0xf7ca9500 │ │ │ │ - bls 0x2d35ec │ │ │ │ + andcs fp, r0, #220, 30 @ 0x370 │ │ │ │ + @ instruction: 0xdd4e990c │ │ │ │ + bleq 0xd1260 │ │ │ │ + cdpls 3, 0, cr9, cr11, cr11, {0} │ │ │ │ + strcs r4, [r0], #-1653 @ 0xfffff98b │ │ │ │ + eor pc, r8, sp, asr #17 │ │ │ │ + blls 0x24d1cc │ │ │ │ + stmdals r3, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ + strls r4, [r0, #-1609] @ 0xfffff9b7 │ │ │ │ + @ instruction: 0xf916f7ca │ │ │ │ + ldrbmi r9, [r9], -r4, lsl #20 │ │ │ │ + @ instruction: 0xf7da4630 │ │ │ │ + blls 0x313bb0 │ │ │ │ + @ instruction: 0xf1b84602 │ │ │ │ + strbmi r0, [r8], -r2, lsl #30 │ │ │ │ + subsle r6, fp, r9, lsl r8 │ │ │ │ + svceq 0x0003f1b8 │ │ │ │ + @ instruction: 0xf1b8d055 │ │ │ │ + suble r0, pc, r1, lsl #30 │ │ │ │ + stc2l 0, cr15, [r6], #592 @ 0x250 │ │ │ │ + ldrtmi r9, [r9], -r7, lsl #20 │ │ │ │ + strcc r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ + blx 0xfe5513bc │ │ │ │ + @ instruction: 0xf0259b08 │ │ │ │ + strmi r0, [r2, #1504]! @ 0x5e0 │ │ │ │ + suble r4, sl, lr, lsl r4 │ │ │ │ + blcs 0xbbd98 │ │ │ │ + bls 0x1c98dc │ │ │ │ @ instruction: 0x46304659 │ │ │ │ - blx 0xfe0d30d8 │ │ │ │ + blx 0x1e530f8 │ │ │ │ strmi r9, [r2], -r9, lsl #22 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ ldmdavs r9, {r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf1b8d05c │ │ │ │ - subsle r0, r6, r3, lsl #30 │ │ │ │ + @ instruction: 0xf1b8d02f │ │ │ │ + eorle r0, r9, r3, lsl #30 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ - @ instruction: 0xf094d050 │ │ │ │ - bls 0x25454c │ │ │ │ - @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf0923401 │ │ │ │ - blls 0x293c08 │ │ │ │ - strbeq pc, [r0, #37]! @ 0x25 @ │ │ │ │ - ldrmi r4, [lr], #-1442 @ 0xfffffa5e │ │ │ │ - blls 0x1c92d4 │ │ │ │ - bicsle r2, r5, r0, lsl #22 │ │ │ │ - ldrbmi r9, [r9], -r8, lsl #20 │ │ │ │ - @ instruction: 0xf7da4630 │ │ │ │ - blls 0x313b2c │ │ │ │ - @ instruction: 0xf1b84602 │ │ │ │ - strbmi r0, [r8], -r2, lsl #30 │ │ │ │ - eorsle r6, r0, r9, lsl r8 │ │ │ │ - svceq 0x0003f1b8 │ │ │ │ - @ instruction: 0xf1b8d02a │ │ │ │ - eorle r0, r4, r1, lsl #30 │ │ │ │ - blx 0x1451426 │ │ │ │ - ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ - strbmi r9, [r9], -r3, lsl #16 │ │ │ │ - @ instruction: 0xf7ca9500 │ │ │ │ - ldrb pc, [r4, r9, lsl #18] @ │ │ │ │ - addsmi r3, r3, #67108864 @ 0x4000000 │ │ │ │ - blls 0x4499dc │ │ │ │ - cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - @ instruction: 0xd1a14573 │ │ │ │ + @ instruction: 0xf094d023 │ │ │ │ + blls 0x253ec4 │ │ │ │ + stmdals r3, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ + strls r4, [r0, #-1609] @ 0xfffff9b7 │ │ │ │ + @ instruction: 0xf8fef7ca │ │ │ │ + andcc lr, r1, #212, 14 @ 0x3500000 │ │ │ │ + mvnsle r4, sl, lsl #5 │ │ │ │ + movwcc r9, #6670 @ 0x1a0e │ │ │ │ + @ instruction: 0xd1a3429a │ │ │ │ mcrcs 14, 0, r9, cr15, cr1, {0} │ │ │ │ ldmib sp, {r0, r3, ip, lr, pc}^ │ │ │ │ ldrtmi r2, [r1], -pc, lsl #6 │ │ │ │ - blx 0x13b212 │ │ │ │ - bls 0x411e14 │ │ │ │ + blx 0x13b1ea │ │ │ │ + bls 0x411dec │ │ │ │ @ instruction: 0xf7f700db │ │ │ │ - strdcs pc, [r1], -fp │ │ │ │ - svccs 0x0003e5de │ │ │ │ - mcrge 4, 2, pc, cr13, cr15, {3} @ │ │ │ │ - @ instruction: 0xf094e5d9 │ │ │ │ - bfi pc, r7, #23, #3 @ │ │ │ │ - ldc2l 0, cr15, [r0], #-592 @ 0xfffffdb0 │ │ │ │ - @ instruction: 0xf094e7d6 │ │ │ │ - @ instruction: 0xe7d3fbff │ │ │ │ - stc2l 0, cr15, [r2], {148} @ 0x94 │ │ │ │ - @ instruction: 0xf094e7ad │ │ │ │ - str pc, [sl, r7, lsl #26]! │ │ │ │ - stc2l 0, cr15, [r0], #592 @ 0x250 │ │ │ │ - @ instruction: 0xf8dde7a7 │ │ │ │ - @ instruction: 0xf10bc028 │ │ │ │ - blls 0x397e4c │ │ │ │ - stcleq 0, cr15, [r0], #176 @ 0xb0 │ │ │ │ + andcs pc, r1, pc, lsl #20 │ │ │ │ + svccs 0x0003e5d8 │ │ │ │ + mcrge 4, 2, pc, cr8, cr15, {3} @ │ │ │ │ + @ instruction: 0xf094e5d3 │ │ │ │ + ldrb pc, [sl, pc, lsl #23] @ │ │ │ │ + stc2l 0, cr15, [r8], #-592 @ 0xfffffdb0 │ │ │ │ + @ instruction: 0xf094e7d7 │ │ │ │ + @ instruction: 0xe7d4fbf7 │ │ │ │ + ldc2 0, cr15, [sl], #592 @ 0x250 │ │ │ │ + @ instruction: 0xf094e7ae │ │ │ │ + @ instruction: 0xe7abfcff │ │ │ │ + ldc2l 0, cr15, [r8], {148} @ 0x94 │ │ │ │ + @ instruction: 0xf8dde7a8 │ │ │ │ + @ instruction: 0xf10be028 │ │ │ │ + blls 0x397e24 │ │ │ │ + cdpeq 0, 14, cr15, cr0, cr14, {1} │ │ │ │ @ instruction: 0xf47f455b │ │ │ │ - @ instruction: 0xf8ddaf7d │ │ │ │ - strb lr, [r8, ip, lsr #32] │ │ │ │ - @ instruction: 0xf57f06a2 │ │ │ │ - ldr sl, [r6, #3626]! @ 0xe2a │ │ │ │ - movwls r1, #23736 @ 0x5cb8 │ │ │ │ - @ instruction: 0xf82af7ca │ │ │ │ - @ instruction: 0xf1b99b05 │ │ │ │ - tstle r7, r0, lsl #30 │ │ │ │ - ldr r4, [r3, -r4, lsl #6]! │ │ │ │ + blls 0x381024 │ │ │ │ + strteq lr, [r2], sl, asr #15 │ │ │ │ + mcrge 5, 1, pc, cr6, cr15, {3} @ │ │ │ │ + ldcne 5, cr14, [r8], #708 @ 0x2c4 │ │ │ │ + @ instruction: 0xf7ca9306 │ │ │ │ + blls 0x2532c4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - @ instruction: 0xf044d108 │ │ │ │ - str r0, [sp, -r0, ror #9]! │ │ │ │ - andle r2, r3, r0, ror #17 │ │ │ │ + movwmi sp, #16647 @ 0x4107 │ │ │ │ + @ instruction: 0xf1b9e736 │ │ │ │ + tstle r9, r0, lsl #30 │ │ │ │ + strbteq pc, [r0], #68 @ 0x44 @ │ │ │ │ + stmiacs r0!, {r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + andcs sp, r3, #4 │ │ │ │ + ldrmi r4, [r0], r4, lsl #6 │ │ │ │ + str r9, [r9, -r4, lsl #4]! │ │ │ │ + movwls r9, #26628 @ 0x6804 │ │ │ │ + @ instruction: 0xf80af7ca │ │ │ │ movwmi r2, #17155 @ 0x4303 │ │ │ │ - @ instruction: 0xe7274698 │ │ │ │ - @ instruction: 0xf7ca4618 │ │ │ │ - movwcs pc, #14357 @ 0x3815 @ │ │ │ │ - ldrmi r4, [r8], r4, lsl #6 │ │ │ │ - bls 0x30ef1c │ │ │ │ - svceq 0x000ff1b8 │ │ │ │ - blls 0x209578 │ │ │ │ - stmdals r3, {r0, r6, r9, sl, lr} │ │ │ │ - vpmax.u8 d15, d3, d6 │ │ │ │ - @ instruction: 0xf9aaf7f7 │ │ │ │ - stmdals r3, {r0, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0059204 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - cdpcs 0, 0, cr13, cr1, cr7, {5} │ │ │ │ - @ instruction: 0xf10a9a04 │ │ │ │ - svclt 0x00080a01 │ │ │ │ - @ instruction: 0xf43f46b9 │ │ │ │ - movwcs sl, #7776 @ 0x1e60 │ │ │ │ - tstcs r8, ip, asr #12 │ │ │ │ - ldrhtmi r4, [fp], r9 │ │ │ │ - strbt r9, [r2], -r4, lsl #2 │ │ │ │ - streq pc, [r1], #-137 @ 0xffffff77 │ │ │ │ - svclt 0x00182e04 │ │ │ │ - streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ - @ instruction: 0xf47f2c00 │ │ │ │ - stmdals r3, {r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0059206 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - andcs sp, r8, #137 @ 0x89 │ │ │ │ - andls r2, r4, #524288 @ 0x80000 │ │ │ │ - beq 0x11172c │ │ │ │ - movwcs r9, #18950 @ 0x4a06 │ │ │ │ - stmibeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strb r9, [r8], -r5, lsl #14 │ │ │ │ - blx 0xff051b5e │ │ │ │ - andls r1, r4, #120, 24 @ 0x7800 │ │ │ │ - @ instruction: 0xffd0f7c9 │ │ │ │ - stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ - blx 0x1fd1338 │ │ │ │ - stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ - svcge 0x0071f43f │ │ │ │ - tstcs r8, r1, lsl #6 │ │ │ │ - beq 0x11175c │ │ │ │ - stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ - strcs r4, [r0], #-187 @ 0xffffff45 │ │ │ │ - ldrt r9, [r0], -r4, lsl #2 │ │ │ │ - andsle r2, r5, r2, lsl #30 │ │ │ │ - andls r1, r6, #184, 24 @ 0xb800 │ │ │ │ - @ instruction: 0xffb8f7c9 │ │ │ │ - stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ - blx 0x19d1368 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - movwcs sl, #8026 @ 0x1f5a │ │ │ │ - @ instruction: 0xf10a2208 │ │ │ │ - andls r0, r4, #4096 @ 0x1000 │ │ │ │ - stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ - adcsmi r9, fp, r6, lsl #20 │ │ │ │ - ldr r2, [r8], -r0, lsl #8 │ │ │ │ - andls r2, r4, #3 │ │ │ │ - @ instruction: 0xffa2f7c9 │ │ │ │ - stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ - blx 0x1451394 │ │ │ │ - stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ - svcge 0x0043f43f │ │ │ │ + movwls r4, #18072 @ 0x4698 │ │ │ │ + ldr r9, [pc, -r6, lsl #22] │ │ │ │ + @ instruction: 0xf1b89a09 │ │ │ │ + adcsle r0, r2, pc, lsl #30 │ │ │ │ + strbmi r9, [r1], -r5, lsl #22 │ │ │ │ + blx 0x23b294 │ │ │ │ + @ instruction: 0xf7f7f303 │ │ │ │ + @ instruction: 0xe7aaf9bb │ │ │ │ + andls r9, r4, #196608 @ 0x30000 │ │ │ │ + blx 0xfecd12ac │ │ │ │ + adcle r2, r4, r0, lsl #16 │ │ │ │ + bls 0x1a0aa4 │ │ │ │ + beq 0x1116cc │ │ │ │ + ldrtmi fp, [r9], r8, lsl #30 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr10, cr15, {1} │ │ │ │ + strbmi r2, [ip], -r1, lsl #6 │ │ │ │ + ldrtmi r2, [r9], r8, lsl #2 │ │ │ │ + strhls r4, [r4, -fp] │ │ │ │ + @ instruction: 0xf089e65c │ │ │ │ + cdpcs 4, 0, cr0, cr4, cr1, {0} │ │ │ │ + @ instruction: 0xf044bf18 │ │ │ │ + stccs 4, cr0, [r0], {1} │ │ │ │ + stclge 4, cr15, [r7, #-508]! @ 0xfffffe04 │ │ │ │ + andls r9, r6, #196608 @ 0x30000 │ │ │ │ + blx 0xfe5512e8 │ │ │ │ + addle r2, r6, r0, lsl #16 │ │ │ │ + strcs r2, [r2, -r8, lsl #4] │ │ │ │ + @ instruction: 0xf10a9204 │ │ │ │ + bls 0x217ae8 │ │ │ │ + @ instruction: 0xf04f2304 │ │ │ │ + strls r0, [r5, -r2, lsl #19] │ │ │ │ + vmax.s16 q7, q1, q1 │ │ │ │ + @ instruction: 0x1c78fbaf │ │ │ │ + @ instruction: 0xf7c99204 │ │ │ │ + strmi pc, [r1], r3, asr #31 │ │ │ │ + @ instruction: 0xf0059803 │ │ │ │ + bls 0x1d3cf0 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + movwcs sl, #8046 @ 0x1f6e │ │ │ │ @ instruction: 0xf10a2108 │ │ │ │ - @ instruction: 0xf0490a01 │ │ │ │ - ldrtmi r0, [r3], -r2, lsl #18 │ │ │ │ - strls r2, [r5, -r0, lsl #8] │ │ │ │ - str r9, [r2], -r4, lsl #2 │ │ │ │ + b 0x1257b18 │ │ │ │ + adcsmi r0, fp, r9, lsl #18 │ │ │ │ + tstls r4, r0, lsl #8 │ │ │ │ + svccs 0x0002e62a │ │ │ │ + ldcne 0, cr13, [r8], #84 @ 0x54 │ │ │ │ + @ instruction: 0xf7c99206 │ │ │ │ + strmi pc, [r1], fp, lsr #31 │ │ │ │ + @ instruction: 0xf0059803 │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0057f43f │ │ │ │ + andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ + beq 0x111768 │ │ │ │ + b 0x1279b54 │ │ │ │ + bls 0x21776c │ │ │ │ + strcs r4, [r0], #-187 @ 0xffffff45 │ │ │ │ + andcs lr, r3, r2, lsl r6 │ │ │ │ + @ instruction: 0xf7c99204 │ │ │ │ + pkhbtmi pc, r1, r5, lsl #31 @ │ │ │ │ + @ instruction: 0xf0059803 │ │ │ │ + bls 0x1d3c94 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + tstcs r8, r0, asr #30 │ │ │ │ + beq 0x111794 │ │ │ │ + stmdbeq r2, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ + strcs r4, [r0], #-1587 @ 0xfffff9cd │ │ │ │ + tstls r4, r5, lsl #14 │ │ │ │ + svclt 0x0000e5fc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - addlt r4, ip, r9, asr #21 │ │ │ │ + addlt r4, ip, lr, lsl #21 │ │ │ │ cmnpvs r1, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1743 @ 0x6cf @ │ │ │ │ andls r6, fp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ vst4.8 {d20-d23}, [pc], fp │ │ │ │ @ instruction: 0xf6cf6251 │ │ │ │ strcs r4, [r0, #-512] @ 0xfffffe00 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ strls r5, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - andshi pc, sp, #0 │ │ │ │ + eorhi pc, r0, #0 │ │ │ │ vst2.8 {d29-d30}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf6240 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ - bicshi pc, lr, r0 │ │ │ │ + mvnhi pc, r0 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst4. {d24-d27}, [pc :256], r0 │ │ │ │ + vst4. {d24-d27}, [pc :256], r3 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ orrsvc pc, r8, #1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - addhi pc, r1, #0 │ │ │ │ + addhi pc, r4, #0 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ sbchi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf7f7a804 │ │ │ │ - eoreq pc, r2, #540672 @ 0x84000 │ │ │ │ + eoreq pc, r2, #802816 @ 0xc4000 │ │ │ │ sbchi pc, r8, r0, lsl #2 │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ sbchi pc, r2, r0 │ │ │ │ strne lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ tstls r1, r6, lsl #10 │ │ │ │ - blls 0x226d0c │ │ │ │ + blls 0x226cec │ │ │ │ @ instruction: 0xf64b2107 │ │ │ │ vsubl.s8 q8, d0, d13 │ │ │ │ strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ andpl lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99a07 │ │ │ │ - adcs pc, r0, r5, ror #27 │ │ │ │ + ldrsbt pc, [r0], r9 @ │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vrhadd.s8 q4, q0, │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :256], r1 │ │ │ │ + vrhadd.s8 q4, q0, q15 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :256], r2 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ vst4.16 {d29-d32}, [pc :128]! │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ addshi pc, sl, r0, asr #32 │ │ │ │ bicsvc pc, r0, #17 │ │ │ │ - addhi pc, r9, #0 │ │ │ │ + addhi pc, ip, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ tstmi sl, #16, 4 │ │ │ │ andls r0, r8, #-1342177268 @ 0xb000000c │ │ │ │ addhi pc, r8, r0, asr #2 │ │ │ │ @@ -136309,830 +136301,831 @@ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ strls r2, [r0], #-262 @ 0xfffffefa │ │ │ │ strbeq lr, [r5, #-2630] @ 0xfffff5ba │ │ │ │ strls r9, [r1, #-258] @ 0xfffffefe │ │ │ │ strbtne pc, [sp], #1611 @ 0x64b @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - mls r4, r9, sp, pc @ │ │ │ │ + rsb pc, r4, sp, lsl #27 │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd0534293 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd1574293 │ │ │ │ @ instruction: 0xf004a804 │ │ │ │ @ instruction: 0xf7f774d8 │ │ │ │ - @ instruction: 0xf5b4f8a9 │ │ │ │ + @ instruction: 0xf5b4f8b9 │ │ │ │ ldmib sp, {r8, r9, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r8, r9, sl, ip}^ │ │ │ │ @ instruction: 0xf0003206 │ │ │ │ - @ instruction: 0xf5b4828b │ │ │ │ + @ instruction: 0xf5b4828f │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - stccs 1, cr8, [r0], {165} @ 0xa5 │ │ │ │ + stccs 1, cr8, [r0], {168} @ 0xa8 │ │ │ │ ldcvs 1, cr13, [r0, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0xf4106980 │ │ │ │ eorsle r0, pc, r0, ror pc @ │ │ │ │ - bl 0xff0fa54c │ │ │ │ + bl 0xff0fa52c │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ @ instruction: 0xf64b9700 │ │ │ │ vmls.i d16, d16, d1[3] │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfeb53534 │ │ │ │ + blx 0xfef53514 │ │ │ │ vmvn.i32 d30, #147 @ 0x00000093 │ │ │ │ - blcs 0xaa468 │ │ │ │ - andhi pc, r1, #0 │ │ │ │ + blcs 0xaa448 │ │ │ │ + andhi pc, r4, #0 │ │ │ │ @ instruction: 0xd12b2b01 │ │ │ │ - andcs r0, r2, #4915200 @ 0x4b0000 │ │ │ │ - @ instruction: 0xf0039506 │ │ │ │ - @ instruction: 0xf0010310 │ │ │ │ - andls r0, sl, #62914560 @ 0x3c00000 │ │ │ │ - @ instruction: 0x432b0ca2 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - stmdbge r4, {r0, r1, r8, r9, ip, sp} │ │ │ │ - stmiaeq r3!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + strls r0, [r6, #-784] @ 0xfffffcf0 │ │ │ │ + stceq 3, cr4, [r2], #76 @ 0x4c │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0029308 │ │ │ │ + stmdaeq r3!, {r4, r9}^ │ │ │ │ + stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ @ instruction: 0xf0039209 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #805306368 @ 0x30000000 │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - stmib sp, {r7, sl, ip}^ │ │ │ │ - @ instruction: 0xf7f92404 │ │ │ │ - @ instruction: 0xe00afdb1 │ │ │ │ + andcs r0, r2, #16, 6 @ 0x40000000 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r5, r4, #268435456 @ 0x10000000 │ │ │ │ + addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x95584 │ │ │ │ + andls r4, r5, #-1946157056 @ 0x8c000000 │ │ │ │ + @ instruction: 0xf7f99307 │ │ │ │ + and pc, sl, r5, lsr #27 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - rsbhi pc, r8, #0 │ │ │ │ - blmi 0x115d5c8 │ │ │ │ - blls 0x36f634 │ │ │ │ + rsbhi pc, ip, #0 │ │ │ │ + blmi 0x29d5a8 │ │ │ │ + blls 0x36f614 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, ip, r2, ror #5 │ │ │ │ + andlt r8, ip, r5, ror #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - stmdaeq sl, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - strpl pc, [r0, -r1, asr #7] │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + svclt 0x000087f0 │ │ │ │ + addseq lr, r0, r8, lsr #10 │ │ │ │ + vmul.i q8, , d2[2] │ │ │ │ + @ instruction: 0xf0025700 │ │ │ │ + stmiaeq fp, {r4, r9}^ │ │ │ │ ldmmi r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf00108cb │ │ │ │ - @ instruction: 0xf008010f │ │ │ │ - b 0x1117640 │ │ │ │ - vabal.u8 q8, d4, d1 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - b 0x129624c │ │ │ │ - vmlal.u8 q8, d4, d2 │ │ │ │ - strcc r4, [r1, -r3, lsl #4] │ │ │ │ + tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldmdaeq r0, {r3, ip, sp, lr, pc} │ │ │ │ stmdbeq r2, {r0, r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - bne 0xfe0d252c │ │ │ │ - strhi lr, [r8, -sp, asr #19] │ │ │ │ - @ instruction: 0xf10002a3 │ │ │ │ - eoreq r8, r0, #1073741845 @ 0x40000015 │ │ │ │ - ldcvs 5, cr13, [r2, #-816]! @ 0xfffffcd0 │ │ │ │ - svceq 0x001b6953 │ │ │ │ - svccs 0x0001d0c8 │ │ │ │ - addshi pc, r7, #0 │ │ │ │ - b 0x12b0684 │ │ │ │ - b 0x1156254 │ │ │ │ - @ instruction: 0xf0120309 │ │ │ │ - tstle r1, lr, lsl #30 │ │ │ │ - ldrtle r0, [fp], #1753 @ 0x6d9 │ │ │ │ - svceq 0x0003ea1a │ │ │ │ - @ instruction: 0x4630d1b8 │ │ │ │ - @ instruction: 0xf8e2f005 │ │ │ │ - @ instruction: 0xf08db3d0 │ │ │ │ - @ instruction: 0xf1c7ff17 │ │ │ │ - tstcs r2, #8, 4 @ 0x80000000 │ │ │ │ - streq pc, [r1], -sl, lsl #2 │ │ │ │ - vrsubhn.i16 d20, q10, q1 │ │ │ │ - rscseq r6, r6, r0, lsl #8 │ │ │ │ - vqdmulh.s d15, d2, d3 │ │ │ │ - mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ - orrscs pc, r5, #192, 4 │ │ │ │ - rsbvc pc, r8, #2097152 @ 0x200000 │ │ │ │ - @ instruction: 0xf0926819 │ │ │ │ - strbmi pc, [r1], -r5, lsr #16 @ │ │ │ │ - vhadd.s8 d18, d9, d1 │ │ │ │ - vsubl.s8 q11, d0, d25 │ │ │ │ - vhsub.s8 d16, d9, d8 │ │ │ │ - vsubw.s8 q11, q8, d1 │ │ │ │ - addmi r0, r7, #8, 6 @ 0x20000000 │ │ │ │ - @ instruction: 0x4690bf14 │ │ │ │ - @ instruction: 0xf7d94698 │ │ │ │ - @ instruction: 0x4649fff5 │ │ │ │ - andcs r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xfff0f7d9 │ │ │ │ - strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf7d92001 │ │ │ │ - ldrbmi pc, [r3], -fp, ror #31 @ │ │ │ │ - strtmi r4, [r9], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8cd4638 │ │ │ │ - strls r8, [r2], #-12 │ │ │ │ - strvs lr, [r0], -sp, asr #19 │ │ │ │ - @ instruction: 0xff2cf0a0 │ │ │ │ - ldrb r2, [r8, -r1]! │ │ │ │ - addseq lr, r0, r8, lsr #10 │ │ │ │ - subsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - stceq 15, cr10, [fp], {111} @ 0x6f │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + vabdl.u8 , d4, d1 │ │ │ │ + stmib sp, {r7, r9, fp, ip}^ │ │ │ │ + adceq r8, r3, #8, 14 @ 0x200000 │ │ │ │ + cmpphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + strble r0, [r9, #544] @ 0x220 │ │ │ │ + ldmdbvs r3, {r1, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ + sbcle r0, r5, fp, lsl pc │ │ │ │ + @ instruction: 0xf0002f01 │ │ │ │ + ldcvs 2, cr8, [r2], {151} @ 0x97 │ │ │ │ + movweq lr, #23113 @ 0x5a49 │ │ │ │ + movweq lr, #35395 @ 0x8a43 │ │ │ │ + svceq 0x000ef012 │ │ │ │ + ldrbeq sp, [r9], r1, lsl #2 │ │ │ │ + b 0x74a914 │ │ │ │ + @ instruction: 0xd1b50f03 │ │ │ │ + @ instruction: 0xf0054630 │ │ │ │ + bicslt pc, r0, #14483456 @ 0xdd0000 │ │ │ │ + @ instruction: 0xff08f08d │ │ │ │ + andeq pc, r8, #-1073741775 @ 0xc0000031 │ │ │ │ + @ instruction: 0xf10a2312 │ │ │ │ + strmi r0, [r2], r1, lsl #12 │ │ │ │ + strvs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ + blx 0x155a32 │ │ │ │ + vhsub.s8 d31, d7, d2 │ │ │ │ + vrsra.s64 q8, q8, #64 │ │ │ │ + @ instruction: 0xf6022395 │ │ │ │ + ldmdavs r9, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ + @ instruction: 0xf816f092 │ │ │ │ + andcs r4, r1, r1, asr #12 │ │ │ │ + eorvs pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + orrvs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + movweq pc, #33472 @ 0x82c0 @ │ │ │ │ + svclt 0x00144287 │ │ │ │ + @ instruction: 0x46984690 │ │ │ │ + @ instruction: 0xf808f7da │ │ │ │ + strmi r4, [r7], -r9, asr #12 │ │ │ │ + @ instruction: 0xf7da2001 │ │ │ │ + strtmi pc, [r9], -r3, lsl #16 │ │ │ │ + andcs r4, r1, r5, lsl #12 │ │ │ │ + @ instruction: 0xfffef7d9 │ │ │ │ + @ instruction: 0x46024653 │ │ │ │ + ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ + andhi pc, ip, sp, asr #17 │ │ │ │ + stmib sp, {r1, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf0a06600 │ │ │ │ + andcs pc, r1, sp, lsl pc @ │ │ │ │ + vst1.16 {d30}, [pc :256], r5 │ │ │ │ + @ instruction: 0xf6cf6251 │ │ │ │ + addsmi r6, r3, #0, 4 │ │ │ │ + svcge 0x006ef47f │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + tstmi r3, #216, 14 @ 0x3600000 │ │ │ │ + @ instruction: 0xf0010c8a │ │ │ │ + @ instruction: 0xf002050f │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf5b73103 │ │ │ │ + b 0x111d2ec │ │ │ │ + b 0x1455ef4 │ │ │ │ + andls r1, r8, #148, 2 @ 0x25 │ │ │ │ + strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ + svceq 0x0000f5b7 │ │ │ │ + svcge 0x0050f47f │ │ │ │ + ldmibvs r6!, {r1, r2, r8, sl, fp, sp, lr} │ │ │ │ + svcvs 0x0070f016 │ │ │ │ + svcge 0x004af43f │ │ │ │ + tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ + strls r9, [r0, #-1025] @ 0xfffffbff │ │ │ │ + strtcs pc, [r1], #1609 @ 0x649 │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + cmpeq r1, r1, lsl #22 │ │ │ │ + subeq r9, r9, r2, lsl #8 │ │ │ │ + blx 0xad3704 │ │ │ │ + stmiaeq fp, {r0, r1, r3, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - strmi pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ - stmiaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf003098f │ │ │ │ - @ instruction: 0xf0010310 │ │ │ │ - @ instruction: 0x432b71d8 │ │ │ │ + streq pc, [pc, -r1] │ │ │ │ + stceq 3, cr4, [sl], {19} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + @ instruction: 0xf004430a │ │ │ │ + stmibeq r5!, {r3, r4, r6, r7, r8, ip, sp, lr} │ │ │ │ svcne 0x0000f5b1 │ │ │ │ - strbne pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - @ instruction: 0xf000040f │ │ │ │ - @ instruction: 0xf5b18171 │ │ │ │ - @ instruction: 0xf47f0f00 │ │ │ │ - stcvs 15, cr10, [r1, #-332] @ 0xfffffeb4 │ │ │ │ - @ instruction: 0xf0116989 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf007af4d │ │ │ │ - strls r0, [r0], #-257 @ 0xfffffeff │ │ │ │ - @ instruction: 0xf6499501 │ │ │ │ - vaddhn.i16 d18, q8, │ │ │ │ - bl 0xd675c │ │ │ │ - strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ - @ instruction: 0xf7f60049 │ │ │ │ - udiv lr, fp, sl │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - stmibeq sp, {r4, r9} │ │ │ │ - stmiaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + @ instruction: 0xf0009208 │ │ │ │ + @ instruction: 0xf5b1817a │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + stmdbcs r0, {r0, r1, r4, r7, pc} │ │ │ │ + svcge 0x001cf47f │ │ │ │ + stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x0070f411 │ │ │ │ + svcge 0x0016f43f │ │ │ │ + streq pc, [r1, #-5] │ │ │ │ + strls r9, [r0, -r1, lsl #8] │ │ │ │ + strbcs pc, [sp], #-1611 @ 0xfffff9b5 @ │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ + rsbeq r9, r9, r2, lsl #8 │ │ │ │ + @ instruction: 0xf98ef7f6 │ │ │ │ + stceq 7, cr14, [sl], {7} │ │ │ │ + stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + @ instruction: 0xf00208cb │ │ │ │ + stmdaeq r9, {r4, r9}^ │ │ │ │ + vqdmlsl.s q9, d0, d0[0] │ │ │ │ + @ instruction: 0xf00117b0 │ │ │ │ + eormi r0, r7, r0, lsl r1 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + streq pc, [pc], #-4 @ 0x957bc │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - @ instruction: 0xf004430b │ │ │ │ - vsra.u64 , q4, #60 │ │ │ │ - @ instruction: 0xf5b11740 │ │ │ │ - @ instruction: 0xf0041f00 │ │ │ │ - andls r0, r8, #251658240 @ 0xf000000 │ │ │ │ - cmnphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ - svceq 0x0000f5b1 │ │ │ │ - addshi pc, r3, r0 │ │ │ │ - @ instruction: 0xf47f2900 │ │ │ │ - stcvs 15, cr10, [r1, #-124] @ 0xffffff84 │ │ │ │ + cmpcs r0, ip, lsl #6 │ │ │ │ + smlawteq r0, r0, r2, pc @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + @ instruction: 0xf000428f │ │ │ │ + cmpcs r0, ip, lsl r1 │ │ │ │ + asreq pc, r0, #5 @ │ │ │ │ + eorsle r4, r3, pc, lsl #5 │ │ │ │ + @ instruction: 0xf47f2f40 │ │ │ │ + stcvs 14, cr10, [r1, #-900] @ 0xfffffc7c │ │ │ │ @ instruction: 0xf4116989 │ │ │ │ @ instruction: 0xf43f0f70 │ │ │ │ - @ instruction: 0xf005af19 │ │ │ │ - strls r0, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf64b9701 │ │ │ │ - vmls.i d18, d0, d1[3] │ │ │ │ - bl 0x1d67c4 │ │ │ │ - strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ - @ instruction: 0xf7f60069 │ │ │ │ - str pc, [sl, -r1, lsl #19] │ │ │ │ - vmull.u8 q8, d20, d10 │ │ │ │ - stmiaeq fp, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strbcs r0, [r0, -r9, asr #16] │ │ │ │ - ldrne pc, [r0, r0, asr #5]! │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - b 0x1125868 │ │ │ │ - vsubl.u8 q8, d4, d12 │ │ │ │ - @ instruction: 0xf0044c03 │ │ │ │ - @ instruction: 0xf003040f │ │ │ │ - movwmi r0, #49936 @ 0xc310 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - b 0x1155c64 │ │ │ │ - addmi r0, pc, #12, 6 @ 0x30000000 │ │ │ │ - tstphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, pc, #160, 2 @ 0x28 │ │ │ │ - svccs 0x0040d033 │ │ │ │ - mcrge 4, 7, pc, cr4, cr15, {3} @ │ │ │ │ + strls sl, [r0], #-3803 @ 0xfffff125 │ │ │ │ + strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ + strbteq pc, [sp], #-1611 @ 0xfffff9b5 @ │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7f69402 │ │ │ │ + @ instruction: 0xe6d0f957 │ │ │ │ + @ instruction: 0xf004a804 │ │ │ │ + @ instruction: 0xf7f674d8 │ │ │ │ + @ instruction: 0xf5b4ff31 │ │ │ │ + @ instruction: 0xf47f1f00 │ │ │ │ + ldcvs 14, cr10, [r3, #-796]! @ 0xfffffce4 │ │ │ │ + @ instruction: 0xf013699b │ │ │ │ + @ instruction: 0xf43f0ff0 │ │ │ │ + ldmib sp, {r0, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldrtmi r1, [r0], -r4, lsl #8 │ │ │ │ + @ instruction: 0xf6499b06 │ │ │ │ + vmlal.s q8, d16, d1[6] │ │ │ │ + strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + andpl lr, r1, #3358720 @ 0x334000 │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + @ instruction: 0xf7f69a07 │ │ │ │ + ssat pc, #17, sp, lsl #19 @ │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x0070f411 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr14, cr15, {1} │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + mcrge 4, 5, pc, cr10, cr15, {1} @ │ │ │ │ tstcs r7, r0, lsl #8 │ │ │ │ - @ instruction: 0xf64b9501 │ │ │ │ - vmls.i d16, d0, d1[7] │ │ │ │ + vrshl.s8 d25, d1, d9 │ │ │ │ + vaddhn.i16 d23, q8, │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf94af7f6 │ │ │ │ - stmdage r4, {r0, r1, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ - ldrbvc pc, [r8], #4 @ │ │ │ │ - @ instruction: 0xff24f7f6 │ │ │ │ - svcne 0x0000f5b4 │ │ │ │ - mcrge 4, 6, pc, cr10, cr15, {3} @ │ │ │ │ - ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f013 │ │ │ │ - mcrge 4, 6, pc, cr4, cr15, {1} @ │ │ │ │ - strne lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ - blls 0x227104 │ │ │ │ - rsceq pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r8, #192, 4 │ │ │ │ - stmib sp, {sl, ip, pc}^ │ │ │ │ - bl 0xff0ea058 │ │ │ │ - bls 0x255f5c │ │ │ │ - @ instruction: 0xf990f7f6 │ │ │ │ - stcvs 6, cr14, [r1, #-716] @ 0xfffffd34 │ │ │ │ - @ instruction: 0xf0116989 │ │ │ │ + @ instruction: 0xf98cf7f6 │ │ │ │ + ldcvs 6, cr14, [r0, #-636]! @ 0xfffffd84 │ │ │ │ + @ instruction: 0xf0106980 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - strls sl, [r0], #-3757 @ 0xfffff153 │ │ │ │ - strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ - strvc pc, [r9], #585 @ 0x249 │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + bl 0xff1012d8 │ │ │ │ + ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ + @ instruction: 0xf6499501 │ │ │ │ + @ instruction: 0xf2c00491 │ │ │ │ + strls r0, [r0, -r8, lsl #8] │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - @ instruction: 0xe6a2f97f │ │ │ │ - stmibvs r0, {r4, r5, r8, sl, fp, sp, lr} │ │ │ │ - svcvs 0x0070f010 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ - biceq lr, r1, r1, asr #23 │ │ │ │ - strls r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ - ldreq pc, [r1], #1609 @ 0x649 │ │ │ │ + @ instruction: 0xe68cf979 │ │ │ │ + stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + mcrge 4, 4, pc, cr6, cr15, {1} @ │ │ │ │ + streq pc, [r1, #-5] │ │ │ │ + strls r9, [r0, -r1, lsl #8] │ │ │ │ + ldrbtne pc, [r1], #1609 @ 0x649 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - strls r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ - @ instruction: 0xf96cf7f6 │ │ │ │ - stcvs 6, cr14, [r1, #-572] @ 0xfffffdc4 │ │ │ │ - @ instruction: 0xf0116989 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf005ae89 │ │ │ │ - strls r0, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf6499701 │ │ │ │ - @ instruction: 0xf2c014f1 │ │ │ │ - bl 0x1d68e4 │ │ │ │ - strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ - @ instruction: 0xf7f60069 │ │ │ │ - @ instruction: 0xe67af957 │ │ │ │ - ldmdbvs r3, {r1, r8, sl, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf43f0f1b │ │ │ │ - vmov.i64 q13, #0xffff000000ff00ff │ │ │ │ - svccs 0x000154c1 │ │ │ │ - msrhi CPSR_f, r0, asr #32 │ │ │ │ - @ instruction: 0xf4136b93 │ │ │ │ - @ instruction: 0xf0006f70 │ │ │ │ - mrrcvs 1, 3, r8, r3, cr3 │ │ │ │ - cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - svclt 0x00183b00 │ │ │ │ - blcs 0x9e500 │ │ │ │ - mcrge 4, 3, pc, cr2, cr15, {1} @ │ │ │ │ - strbmi r9, [fp], -r1, lsl #8 │ │ │ │ - strbmi r2, [r2], -r7, lsl #8 │ │ │ │ - bl 0xff33a914 │ │ │ │ - ldrtmi r0, [r0], -sl, asr #3 │ │ │ │ - vrshl.s8 d25, d0, d11 │ │ │ │ - vaddhn.i16 d23, q8, │ │ │ │ - strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe253906 │ │ │ │ - stceq 6, cr14, [fp], {81} @ 0x51 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - strbpl pc, [r0, #961] @ 0x3c1 @ │ │ │ │ - stmdbeq r9, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ - stmibeq r6!, {r1, r5, sl, fp}^ │ │ │ │ - smlaldeq pc, r0, r4, r0 @ │ │ │ │ - sbchi pc, sp, r0, asr #32 │ │ │ │ - @ instruction: 0xf0010064 │ │ │ │ - movwls r0, #28929 @ 0x7101 │ │ │ │ - @ instruction: 0xf0040053 │ │ │ │ - @ instruction: 0xf006021e │ │ │ │ - movwmi r0, #42497 @ 0xa601 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - teqmi r3, #4, 18 @ 0x10000 │ │ │ │ - strls r9, [r4, #-1800] @ 0xfffff8f8 │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - blx 0xff8d3942 │ │ │ │ - stceq 6, cr14, [fp], {45} @ 0x2d │ │ │ │ - strcc pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x432b2201 │ │ │ │ - andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ - vmul.i q8, q10, d3[4] │ │ │ │ - stmdbge r4, {r0, r1, r9, lr} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ - movwls r5, #33281 @ 0x8201 │ │ │ │ - movtne pc, #964 @ 0x3c4 @ │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf0041280 │ │ │ │ + strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ + rsbeq r9, r9, r2, lsl #8 │ │ │ │ + @ instruction: 0xf964f7f6 │ │ │ │ + stcvs 6, cr14, [r2, #-476] @ 0xfffffe24 │ │ │ │ + svceq 0x001b6953 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr2, cr15, {1} │ │ │ │ + strbpl pc, [r1], #964 @ 0x3c4 @ │ │ │ │ + @ instruction: 0xf0402f01 │ │ │ │ + blvs 0xfe575d6c │ │ │ │ + svcvs 0x0070f413 │ │ │ │ + teqphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf4036c53 │ │ │ │ + blcc 0x9669c │ │ │ │ + movwcs fp, #7960 @ 0x1f18 │ │ │ │ + @ instruction: 0xf43f2b00 │ │ │ │ + strls sl, [r1], #-3679 @ 0xfffff1a1 │ │ │ │ + strcs r4, [r7], #-1611 @ 0xfffff9b5 │ │ │ │ + strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ + biceq lr, sl, sl, asr #23 │ │ │ │ + strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ + strtvc pc, [sp], #587 @ 0x24b │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7f99403 │ │ │ │ + @ instruction: 0xe64efb77 │ │ │ │ + vmull.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi r3, #192, 10 @ 0x30000000 │ │ │ │ + stmibeq r6!, {r0, r3, sl, fp}^ │ │ │ │ + @ instruction: 0xf0140962 │ │ │ │ + @ instruction: 0xf0400740 │ │ │ │ + rsbeq r8, r4, lr, asr #1 │ │ │ │ + andeq pc, r1, #2 │ │ │ │ + @ instruction: 0xf0049307 │ │ │ │ + subeq r0, fp, lr, lsl r4 │ │ │ │ + @ instruction: 0xf0034314 │ │ │ │ + @ instruction: 0xf006031e │ │ │ │ + stmdbge r4, {r0, r9} │ │ │ │ + smladls r8, r3, r3, r4 │ │ │ │ + stmib sp, {r2, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f64305 │ │ │ │ + strt pc, [sl], -sp, ror #23 │ │ │ │ + vmul.i q8, , d2[2] │ │ │ │ + @ instruction: 0xf0024303 │ │ │ │ + stmdbge r4, {r4, r9} │ │ │ │ + stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ + @ instruction: 0xf0039208 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi r3, #805306368 @ 0x30000000 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + vsubl.u8 , d4, d1 │ │ │ │ + stmib sp, {r7, r8, r9, ip}^ │ │ │ │ + vsubw.u8 q9, q2, d4 │ │ │ │ + @ instruction: 0xf0041340 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ - blx 0xfedd398e │ │ │ │ - stceq 6, cr14, [r3], #52 @ 0x34 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ - stmdbeq r2!, {r6, r7, r8, r9, sl}^ │ │ │ │ + @ instruction: 0xf7f93406 │ │ │ │ + str pc, [sl], -r5, lsr #23 │ │ │ │ + vmull.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi r3, #0, 2 │ │ │ │ + strbeq pc, [r0, r4, asr #7] @ │ │ │ │ stmibeq r6!, {r0, r2, r5, sl, fp}^ │ │ │ │ - mcrreq 0, 1, pc, r0, cr4 @ │ │ │ │ + @ instruction: 0xf0140962 │ │ │ │ + movwls r0, #35904 @ 0x8c40 │ │ │ │ addshi pc, sp, r0, asr #32 │ │ │ │ - @ instruction: 0xf0020064 │ │ │ │ - stmib sp, {r0, r9}^ │ │ │ │ - @ instruction: 0xf0043c08 │ │ │ │ - rsbeq r0, fp, lr, lsl #8 │ │ │ │ + rsbeq r0, fp, r4, rrx │ │ │ │ + andeq pc, r1, #2 │ │ │ │ + streq pc, [lr], #-4 │ │ │ │ stmib sp, {r2, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf0061704 │ │ │ │ @ instruction: 0xf0030201 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ - stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf8cd4313 │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ @ instruction: 0xf7f44306 │ │ │ │ - strb pc, [r6, #3249]! @ 0xcb1 @ │ │ │ │ - stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f011 │ │ │ │ - stclge 4, cr15, [r0, #252]! @ 0xfc │ │ │ │ - tstpeq r1, r7 @ p-variant is OBSOLETE │ │ │ │ - strls r9, [r1, #-1024] @ 0xfffffc00 │ │ │ │ + strb pc, [r2, #3261]! @ 0xcbd @ │ │ │ │ + ldmibvs r6!, {r1, r2, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00f0f016 │ │ │ │ + ldclge 4, cr15, [ip, #252] @ 0xfc │ │ │ │ + tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ + strls r9, [r0, #-1025] @ 0xfffffbff │ │ │ │ strbcs pc, [r9], #-1609 @ 0xfffff9b7 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ cmpeq r1, r1, lsl #22 │ │ │ │ subeq r9, r9, r2, lsl #8 │ │ │ │ - @ instruction: 0xf8aef7f6 │ │ │ │ - stcvs 5, cr14, [r1, #-836] @ 0xfffffcbc │ │ │ │ + @ instruction: 0xf8baf7f6 │ │ │ │ + stcvs 5, cr14, [r1, #-820] @ 0xfffffccc │ │ │ │ @ instruction: 0xf0116989 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - strls sl, [r0], #-3531 @ 0xfffff235 │ │ │ │ + strls sl, [r0], #-3527 @ 0xfffff239 │ │ │ │ strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ ldrtvc pc, [r1], #-585 @ 0xfffffdb7 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - strb pc, [r0, #2205] @ 0x89d @ │ │ │ │ + ldr pc, [ip, #2217]! @ 0x8a9 │ │ │ │ stmibvs r0, {r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f010 │ │ │ │ - ldcge 4, cr15, [sl, #252]! @ 0xfc │ │ │ │ + ldcge 4, cr15, [r6, #252]! @ 0xfc │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ strls r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ ldrteq pc, [r9], #-1609 @ 0xfffff9b7 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ strls r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ - @ instruction: 0xf88af7f6 │ │ │ │ - stcvs 5, cr14, [r1, #-692] @ 0xfffffd4c │ │ │ │ + @ instruction: 0xf896f7f6 │ │ │ │ + stcvs 5, cr14, [r1, #-676] @ 0xfffffd5c │ │ │ │ @ instruction: 0xf0116989 │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ - @ instruction: 0xf005ada7 │ │ │ │ - strls r0, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf6499701 │ │ │ │ + @ instruction: 0xf005ada3 │ │ │ │ + strls r0, [r1], #-1281 @ 0xfffffaff │ │ │ │ + @ instruction: 0xf6499700 │ │ │ │ @ instruction: 0xf2c01499 │ │ │ │ - bl 0x1d6aa8 │ │ │ │ + bl 0x1d6a90 │ │ │ │ strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ @ instruction: 0xf7f60069 │ │ │ │ - ldr pc, [r8, #2165] @ 0x875 │ │ │ │ + ldr pc, [r4, #2177] @ 0x881 │ │ │ │ ldmibvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f013 │ │ │ │ - ldcge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ + stcge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ stceq 8, cr0, [sl], {203} @ 0xcb │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ stmdaeq r1!, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0029501 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ @ instruction: 0xf0043503 │ │ │ │ @ instruction: 0x432a040f │ │ │ │ tstcs r7, ip, lsl #6 │ │ │ │ vshl.s8 d25, d0, d9 │ │ │ │ vmls.i d23, d16, d1[4] │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf852f7f6 │ │ │ │ - movwls lr, #30069 @ 0x7575 │ │ │ │ - @ instruction: 0xf004010b │ │ │ │ - teqeq r1, pc, lsl #8 │ │ │ │ + @ instruction: 0xf85ef7f6 │ │ │ │ + movwls lr, #30065 @ 0x7571 │ │ │ │ + @ instruction: 0xf0040113 │ │ │ │ + teqeq r2, pc, lsl #8 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #2 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf0014323 │ │ │ │ - stmdbge r4, {r4, sl} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, sl} │ │ │ │ strls r4, [r4, #-802] @ 0xfffffcde │ │ │ │ andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - blx 0x553ade │ │ │ │ - movwls lr, #34143 @ 0x855f │ │ │ │ - @ instruction: 0xf0030053 │ │ │ │ - teqeq r2, r2, lsl #6 │ │ │ │ - tstls r4, fp, lsr r3 │ │ │ │ - stmdbge r4, {r0, r2, r8, r9, ip, pc} │ │ │ │ - tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #5 │ │ │ │ - @ instruction: 0xf0044313 │ │ │ │ - stmib sp, {r0, r1, r2, sl}^ │ │ │ │ - movwcs r4, #4870 @ 0x1306 │ │ │ │ - @ instruction: 0xf7f49309 │ │ │ │ - strb pc, [r8, #-3091] @ 0xfffff3ed @ │ │ │ │ - strbmi r9, [fp], -r1, lsl #8 │ │ │ │ - strbmi r2, [r2], -r6, lsl #8 │ │ │ │ - bl 0xff33ab48 │ │ │ │ - strls r0, [r0, #-458] @ 0xfffffe36 │ │ │ │ - strbvc pc, [sp], #-587 @ 0xfffffdb5 @ │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f99403 │ │ │ │ - ldr pc, [r8, #-2669]! @ 0xfffff593 │ │ │ │ + blx 0x853ac6 │ │ │ │ + subseq lr, r3, fp, asr r5 │ │ │ │ + @ instruction: 0xf0030132 │ │ │ │ + tstls r4, r2, lsl #6 │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r8, r9, lr} │ │ │ │ + @ instruction: 0xf0029305 │ │ │ │ + @ instruction: 0xf0050310 │ │ │ │ + @ instruction: 0xf004020f │ │ │ │ + tstmi r3, #117440512 @ 0x7000000 │ │ │ │ + movwmi lr, #27085 @ 0x69cd │ │ │ │ + movwls r2, #37633 @ 0x9301 │ │ │ │ + stc2 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ + strls lr, [r1], #-1349 @ 0xfffffabb │ │ │ │ + strcs r4, [r6], #-1611 @ 0xfffff9b5 │ │ │ │ + strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ + biceq lr, sl, sl, asr #23 │ │ │ │ + vrshl.s8 d25, d0, d11 │ │ │ │ + vmls.i d23, d0, d1[3] │ │ │ │ + strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ + blx 0x1853b1c │ │ │ │ + @ instruction: 0xf892e535 │ │ │ │ + @ instruction: 0xf0033047 │ │ │ │ + blcs 0x116780 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + strb r2, [r9], r1, lsl #6 │ │ │ │ + @ instruction: 0xf4136b93 │ │ │ │ + andle r6, r9, r0, ror pc │ │ │ │ + @ instruction: 0xf4036c53 │ │ │ │ + blcc 0x9691c │ │ │ │ + movwcs fp, #7960 @ 0x1f18 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + ldr sl, [sp, #-3420] @ 0xfffff2a4 │ │ │ │ umaalcc pc, r7, r2, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blvs 0xfe58f68c │ │ │ │ - svcvs 0x0070f413 │ │ │ │ - mrrcvs 0, 0, sp, r3, cr9 │ │ │ │ - cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - svclt 0x00183b00 │ │ │ │ - blcs 0x9e780 │ │ │ │ - ldclge 4, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ - @ instruction: 0xf892e520 │ │ │ │ - @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1167c8 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9e798 │ │ │ │ - ldclge 4, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ - vqrshl.s16 d14, d4, d1 │ │ │ │ - svclt 0x0000ff79 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + ldr sl, [r1, #-3408] @ 0xfffff2b0 │ │ │ │ + @ instruction: 0xff66f211 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebecda8 │ │ │ │ + bl 0xfebecd8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - stc2l 7, cr15, [r8, #-868]! @ 0xfffffc9c │ │ │ │ + ldc2l 7, cr15, [ip, #-868]! @ 0xfffffc9c │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0934038 │ │ │ │ - svclt 0x0000bcf9 │ │ │ │ + svclt 0x0000bceb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebecdd8 │ │ │ │ + bl 0xfebecdbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - ldc2l 7, cr15, [r0, #-868] @ 0xfffffc9c │ │ │ │ + stc2l 7, cr15, [r4, #-868]! @ 0xfffffc9c │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0934038 │ │ │ │ - svclt 0x0000bd4d │ │ │ │ + svclt 0x0000bd3f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece08 │ │ │ │ + bl 0xfebecdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, fp, lsl fp @ │ │ │ │ + andlt pc, r3, sp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r2, asr #6 │ │ │ │ + addeq sl, r7, lr, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece58 │ │ │ │ + bl 0xfebece3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, r5, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r7], r2 │ │ │ │ + addeq sl, r7, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecea8 │ │ │ │ + bl 0xfebece8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, fp, asr #21 │ │ │ │ + @ instruction: 0xb003fabd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r2, lsr #5 │ │ │ │ + @ instruction: 0x0087a2be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecef8 │ │ │ │ + bl 0xfebecedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d21, d4, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r3, lsr #21 │ │ │ │ + mullt r3, r5, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r2, asr r2 │ │ │ │ + addeq sl, r7, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf48 │ │ │ │ + bl 0xfebecf2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, fp, ror sl @ │ │ │ │ + andlt pc, r3, sp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r2, lsl #4 │ │ │ │ + addeq sl, r7, lr, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf98 │ │ │ │ + bl 0xfebecf7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r3, asr sl @ │ │ │ │ + andlt pc, r3, r5, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0087a1b2 │ │ │ │ + addeq sl, r7, lr, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecfe8 │ │ │ │ + bl 0xfebecfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, fp, lsr #20 │ │ │ │ + andlt pc, r3, sp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r2, ror #2 │ │ │ │ + addeq sl, r7, lr, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed038 │ │ │ │ + bl 0xfebed01c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r3, lsl #20 │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r2, lsl r1 │ │ │ │ + addeq sl, r7, lr, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed088 │ │ │ │ + bl 0xfebed06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, sp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r2, asr #1 │ │ │ │ + ldrdeq sl, [r7], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed0d8 │ │ │ │ + bl 0xfebed0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - @ instruction: 0xb003f9b3 │ │ │ │ + andlt pc, r3, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r2, ror r0 │ │ │ │ + addeq sl, r7, lr, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed128 │ │ │ │ + bl 0xfebed10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, fp, lsl #19 │ │ │ │ + andlt pc, r3, sp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r2, lsr #32 │ │ │ │ + addeq sl, r7, lr, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed178 │ │ │ │ + bl 0xfebed15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r3, ror #18 │ │ │ │ + andlt pc, r3, r5, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r7], r2 │ │ │ │ + addeq r9, r7, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed1c8 │ │ │ │ + bl 0xfebed1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, fp, lsr r9 @ │ │ │ │ + andlt pc, r3, sp, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, r2, lsl #31 │ │ │ │ + umulleq r9, r7, lr, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed218 │ │ │ │ + bl 0xfebed1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[5] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r3, lsl r9 @ │ │ │ │ + andlt pc, r3, r5, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, r2, lsr pc │ │ │ │ + addeq r9, r7, lr, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed268 │ │ │ │ + bl 0xfebed24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vmla.f d16, d0, d0[7] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, fp, ror #17 │ │ │ │ + ldrdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, r2, ror #29 │ │ │ │ + strdeq r9, [r7], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed2b8 │ │ │ │ + bl 0xfebed29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r3, asr #17 │ │ │ │ + @ instruction: 0xb003f8b5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r7, r2, lr │ │ │ │ + addeq r9, r7, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed308 │ │ │ │ + bl 0xfebed2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d16, d0[6] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - mullt r3, fp, r8 │ │ │ │ + andlt pc, r3, sp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, r2, asr #28 │ │ │ │ + addeq r9, r7, lr, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed358 │ │ │ │ + bl 0xfebed33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r3, ror r8 @ │ │ │ │ + andlt pc, r3, r5, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r7], r2 │ │ │ │ + addeq r9, r7, lr, lsl #28 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldclt 0, cr15, [lr], {145} @ 0x91 │ │ │ │ + ldclt 0, cr15, [r0], {145} @ 0x91 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - bllt 0xfe6d23f4 │ │ │ │ + bllt 0xfe3523d8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebed3b8 │ │ │ │ + bl 0xfebed39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt r4, r2, r0, r0 │ │ │ │ @ instruction: 0xf890bb4c │ │ │ │ ldmdblt sl, {r2, r5, r6, r7, sp}^ │ │ │ │ umlalcs pc, r4, r0, r8 @ │ │ │ │ eorsle r4, r2, r1, lsl r3 │ │ │ │ @@ -137143,766 +137136,764 @@ │ │ │ │ strtmi r6, [r1], -r3, asr #26 │ │ │ │ strcs r6, [r1], #-2178 @ 0xfffff77e │ │ │ │ strvs pc, [r0], #-711 @ 0xfffffd39 │ │ │ │ movwcs r1, #6866 @ 0x1ad2 │ │ │ │ movwmi pc, #711 @ 0x2c7 @ │ │ │ │ svclt 0x00182a02 │ │ │ │ andcs r4, r1, #36700160 @ 0x2300000 │ │ │ │ - ldc2 7, cr15, [r2], {205} @ 0xcd │ │ │ │ + stc2 7, cr15, [r2], {205} @ 0xcd │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ movwcs r1, #41160 @ 0xa0c8 │ │ │ │ mvnvc pc, #202375168 @ 0xc100000 │ │ │ │ @ instruction: 0xf0112201 │ │ │ │ strls r6, [r0], #-3968 @ 0xfffff080 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - blx 0xd416e │ │ │ │ + blx 0xffcd4150 │ │ │ │ @ instruction: 0xf8d0e7e4 │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf7d9d402 │ │ │ │ - @ instruction: 0xe7ddf9b3 │ │ │ │ - cmppvs r0, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + ldrb pc, [sp, r7, asr #19] @ │ │ │ │ + tstpvs r0, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvc pc, r8, r5, asr #4 │ │ │ │ + subsvc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1dc22fa │ │ │ │ - svclt 0x0000fc2f │ │ │ │ + svclt 0x0000fc1d │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0944300 │ │ │ │ - svclt 0x0000b84d │ │ │ │ + svclt 0x0000b83f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - ldmdalt sl, {r2, r4, r7, ip, sp, lr, pc} │ │ │ │ - ldrlt r0, [r0], #-75 @ 0xffffffb5 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ - tstmi ip, #827392 @ 0xca000 │ │ │ │ + stmdalt ip, {r2, r4, r7, ip, sp, lr, pc} │ │ │ │ + strlt r0, [r0, #-2762] @ 0xfffff536 │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ @ instruction: 0xf3c10bcb │ │ │ │ - @ instruction: 0xf0025c80 │ │ │ │ - @ instruction: 0xf003021e │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x111a9a4 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - stmib r0, {r2, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d3201 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - stceq 3, cr0, [sl], {16} │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ + @ instruction: 0xf0025e80 │ │ │ │ + @ instruction: 0xf00c021e │ │ │ │ + b 0x11192f4 │ │ │ │ + @ instruction: 0xf003020e │ │ │ │ + addvs r0, r2, lr, lsl r3 │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ + andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - @ instruction: 0xf0030c1e │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x112a914 │ │ │ │ + @ instruction: 0xf85d0c00 │ │ │ │ + svclt 0x0000fb04 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + @ instruction: 0xf0010310 │ │ │ │ + tstmi r3, #3840 @ 0xf00 │ │ │ │ + addvs r0, r3, sl, asr #16 │ │ │ │ + @ instruction: 0xf00208cb │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x11266d8 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - beq 0xff31845c │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ andseq pc, lr, #2 │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ - b 0x1166f6c │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stceq 8, cr0, [sl], {75} @ 0x4b │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + stmdaeq r9, {r7, sl, fp, ip, lr}^ │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + stmdaeq r9, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - b 0x1166f98 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - subeq r0, sl, fp, asr #21 │ │ │ │ - stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + ldrlt r0, [r0], #-3102 @ 0xfffff3e2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x11833d4 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - @ instruction: 0xf00214c0 │ │ │ │ - stmib r0, {r1, r2, r3, r4, r9}^ │ │ │ │ - vsubw.u8 q10, , d1 │ │ │ │ - @ instruction: 0xf85d1340 │ │ │ │ - tstmi r3, #4, 22 @ 0x1000 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vsubl.u8 , d17, d0 │ │ │ │ + tstmi r3, #192, 8 @ 0xc0000000 │ │ │ │ smlabtmi r0, r1, r3, pc @ │ │ │ │ - andvs r6, r1, r3, asr #1 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - b 0x14837c8 │ │ │ │ - b 0x1459cd0 │ │ │ │ - @ instruction: 0xf3c13cd1 │ │ │ │ - @ instruction: 0xf00e1340 │ │ │ │ - b 0x1159c50 │ │ │ │ - @ instruction: 0xf00c030e │ │ │ │ - subvs r0, r3, r2, lsl #24 │ │ │ │ - bicne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - b 0x1398f10 │ │ │ │ - stceq 12, cr0, [fp], {3} │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ - movweq pc, #16387 @ 0x4003 @ │ │ │ │ - b 0xfe167024 │ │ │ │ - andvs r0, r2, ip, lsl #6 │ │ │ │ + andvs r6, r1, r4, asr #32 │ │ │ │ + blmi 0x1d450c │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf85d0c00 │ │ │ │ - svclt 0x0000fb04 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - b 0x111949c │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - vmull.u8 , d17, d0 │ │ │ │ - b 0x115ab34 │ │ │ │ - andvs r0, r1, ip, lsl #6 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + beq 0xff3c33ec │ │ │ │ + orrpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf0040bca │ │ │ │ + tstmi ip, #503316480 @ 0x1e000000 │ │ │ │ + andeq pc, r2, #2 │ │ │ │ + bicne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + tstmi sl, #4 │ │ │ │ + @ instruction: 0xf0030c0b │ │ │ │ + @ instruction: 0xf85d0304 │ │ │ │ + subsmi r4, r3, r4, lsl #22 │ │ │ │ + @ instruction: 0xf002004a │ │ │ │ + vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + tstmi r1, #64, 2 │ │ │ │ + movwne lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - b 0x11194d4 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - vmull.u8 , d17, d0 │ │ │ │ - b 0x115ab6c │ │ │ │ - andvs r0, r1, ip, lsl #6 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + b 0x146adf4 │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ + ldceq 0, cr15, [lr], {12} │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stmib r0, {r0, sp, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + ldrlt r0, [r0], #-2763 @ 0xfffff535 │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + strbne pc, [r0], #961 @ 0x3c1 @ │ │ │ │ + ldceq 0, cr15, [lr], {12} │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r0, r1, asr #7 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + andvs r4, r4, fp, lsl #6 │ │ │ │ + @ instruction: 0xf85d6082 │ │ │ │ + subvs r4, r3, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - b 0x111950c │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - sbcvs r5, r2, r0, lsl #25 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andmi pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vaddl.u8 q11, d17, d3 │ │ │ │ - stmib r0, {r6, r7, r8, ip}^ │ │ │ │ - andcs r2, r0, r0, lsl #2 │ │ │ │ + b 0x146ae64 │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + ldrlt r0, [r0], #-798 @ 0xfffffce2 │ │ │ │ + @ instruction: 0xf00c4313 │ │ │ │ + vmov.i32 d16, #40703 @ 0x00009eff │ │ │ │ + vmlal.u , d1, d0[0] │ │ │ │ + b 0x111b77c │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + stmib r0, {r8, lr}^ │ │ │ │ + stmib r0, {r1, r9, ip, sp}^ │ │ │ │ + @ instruction: 0xf85d1400 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed6c8 │ │ │ │ + bl 0xfebed6a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x96130 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x9610c │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - cdp2 0, 11, cr15, cr10, cr13, {4} │ │ │ │ + cdp2 0, 11, cr15, cr0, cr13, {4} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0914030 │ │ │ │ - svclt 0x0000baed │ │ │ │ - addeq r9, r7, r0, lsl #21 │ │ │ │ + svclt 0x0000bae3 │ │ │ │ + addeq r9, r7, r4, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed718 │ │ │ │ + bl 0xfebed6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x96180 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x9615c │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - cdp2 0, 9, cr15, cr2, cr13, {4} │ │ │ │ + cdp2 0, 8, cr15, cr8, cr13, {4} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0914030 │ │ │ │ - svclt 0x0000bac5 │ │ │ │ - addeq r9, r7, r0, lsr sl │ │ │ │ + svclt 0x0000babb │ │ │ │ + addeq r9, r7, r4, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed768 │ │ │ │ + bl 0xfebed744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x961d0 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x961ac │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - cdp2 0, 6, cr15, cr10, cr13, {4} │ │ │ │ + cdp2 0, 6, cr15, cr0, cr13, {4} │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ strtmi r4, [r1], -r0, lsl #6 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - mrclt 0, 5, APSR_nzcv, cr0, cr3, {4} │ │ │ │ - addeq r9, r7, r0, ror #19 │ │ │ │ + mcrlt 0, 5, pc, cr6, cr3, {4} @ │ │ │ │ + addeq r9, r7, r4, lsl #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7161ac │ │ │ │ + blmi 0x716160 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x495ee0 │ │ │ │ + blmi 0x495e94 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r7, lsr #28 │ │ │ │ + andlt pc, r3, sp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, ror r9 │ │ │ │ - addeq r9, r7, r4, asr r9 │ │ │ │ + addeq r9, r7, r0, lsr #19 │ │ │ │ + addeq r9, r7, r8, ror r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x716120 │ │ │ │ + blmi 0x7160d4 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x495e54 │ │ │ │ + blmi 0x495e08 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r1, ror #27 │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - strdeq r9, [r7], r0 │ │ │ │ - addeq r9, r7, r8, asr #17 │ │ │ │ + addeq r9, r7, r4, lsl r9 │ │ │ │ + addeq r9, r7, ip, ror #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x716164 │ │ │ │ + blmi 0x716118 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x495dc8 │ │ │ │ + blmi 0x495d7c │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - mullt r3, fp, sp │ │ │ │ + mullt r3, r1, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, ror #16 │ │ │ │ - addeq r9, r7, ip, lsr r8 │ │ │ │ + addeq r9, r7, r8, lsl #17 │ │ │ │ + addeq r9, r7, r0, ror #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d6008 │ │ │ │ + blmi 0x7d5fbc │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strtmi pc, [r1], -r7, ror #26 │ │ │ │ + @ instruction: 0x4621fd5d │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - blmi 0x494e20 │ │ │ │ + blmi 0x494dd4 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, pc, asr #26 │ │ │ │ + andlt pc, r3, r5, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldrdeq r9, [r7], r8 │ │ │ │ - addeq r9, r7, r4, lsr #15 │ │ │ │ + strdeq r9, [r7], ip │ │ │ │ + addeq r9, r7, r8, asr #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d5f70 │ │ │ │ + blmi 0x7d5f24 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631fd1b │ │ │ │ + @ instruction: 0x4631fd11 │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - blmi 0x494d88 │ │ │ │ + blmi 0x494d3c │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r3, lsl #26 │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r0, asr #14 │ │ │ │ - addeq r9, r7, ip, lsl #14 │ │ │ │ + addeq r9, r7, r4, ror #14 │ │ │ │ + addeq r9, r7, r0, lsr r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d5ed8 │ │ │ │ + blmi 0x7d5e8c │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strtmi pc, [r1], -pc, asr #25 │ │ │ │ + strtmi pc, [r1], -r5, asr #25 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - blmi 0x494cf0 │ │ │ │ + blmi 0x494ca4 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0xb003fcb7 │ │ │ │ + andlt pc, r3, sp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r8, lsr #13 │ │ │ │ - addeq r9, r7, r4, ror r6 │ │ │ │ + addeq r9, r7, ip, asr #13 │ │ │ │ + umulleq r9, r7, r8, r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d5e40 │ │ │ │ + blmi 0x7d5df4 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrtmi pc, [r1], -r3, lsl #25 @ │ │ │ │ + @ instruction: 0x4631fc79 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - blmi 0x494c58 │ │ │ │ + blmi 0x494c0c │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, fp, ror #24 │ │ │ │ + andlt pc, r3, r1, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r0, lsl r6 │ │ │ │ - ldrdeq r9, [r7], ip │ │ │ │ + addeq r9, r7, r4, lsr r6 │ │ │ │ + addeq r9, r7, r0, lsl #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x815e78 │ │ │ │ + blmi 0x815e2c │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631fc37 │ │ │ │ + ldrtmi pc, [r1], -sp, lsr #24 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - stc2 0, cr15, [r0], {147} @ 0x93 │ │ │ │ + ldc2l 0, cr15, [r6], #-588 @ 0xfffffdb4 │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r4], #-3 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmibne r3, {sl, sp, lr}^ │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [lr], {141} @ 0x8d │ │ │ │ + ldc2 0, cr15, [r4], {141} @ 0x8d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - addeq r9, r7, r8, ror r5 │ │ │ │ - addeq r9, r7, r2, asr #10 │ │ │ │ + umulleq r9, r7, ip, r5 │ │ │ │ + addeq r9, r7, r6, ror #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x815ddc │ │ │ │ + blmi 0x815d90 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strtmi pc, [r1], -r9, ror #23 │ │ │ │ + @ instruction: 0x4621fbdf │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - ldc2 0, cr15, [r2], #-588 @ 0xfffffdb4 │ │ │ │ + stc2 0, cr15, [r8], #-588 @ 0xfffffdb4 │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r5], #-3 │ │ │ │ stmib sp, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, ip, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff4d2d02 │ │ │ │ + blx 0xff252cde │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - ldrdeq r9, [r7], ip │ │ │ │ - addeq r9, r7, r6, lsr #9 │ │ │ │ + addeq r9, r7, r0, lsl #10 │ │ │ │ + addeq r9, r7, sl, asr #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x895c70 │ │ │ │ + blmi 0x895c24 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631fb9b │ │ │ │ + @ instruction: 0x4631fb91 │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - @ instruction: 0x4621ffd1 │ │ │ │ + strtmi pc, [r1], -r7, asr #31 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x496a7c │ │ │ │ + blmi 0x496a30 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, ror fp @ │ │ │ │ + andlt pc, r3, r3, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r0, asr #8 │ │ │ │ - addeq r9, r7, r0, lsl #8 │ │ │ │ + addeq r9, r7, r4, ror #8 │ │ │ │ + addeq r9, r7, r4, lsr #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x895bcc │ │ │ │ + blmi 0x895b80 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrtmi pc, [r1], -r9, asr #22 @ │ │ │ │ + @ instruction: 0x4631fb3f │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - qsub16mi pc, r1, pc @ │ │ │ │ + qsub16mi pc, r1, r5 @ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x4969d8 │ │ │ │ + blmi 0x49698c │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, fp, lsr #22 │ │ │ │ + andlt pc, r3, r1, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - umulleq r9, r7, ip, r3 │ │ │ │ - addeq r9, r7, ip, asr r3 │ │ │ │ + addeq r9, r7, r0, asr #7 │ │ │ │ + addeq r9, r7, r0, lsl #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x8d5bf8 │ │ │ │ + blmi 0x8d5bac │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631faf7 │ │ │ │ + ldrtmi pc, [r1], -sp, ror #21 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - blx 0x10d2eda │ │ │ │ + blx 0xe52eb6 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0934300 │ │ │ │ - blmi 0x495980 │ │ │ │ + blmi 0x495934 │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, sp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - strdeq r9, [r7], r8 │ │ │ │ - @ instruction: 0x008792b4 │ │ │ │ + addeq r9, r7, ip, lsl r3 │ │ │ │ + ldrdeq r9, [r7], r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebedee4 │ │ │ │ + bl 0xfebedec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0xff3d2f26 │ │ │ │ + blx 0xff152f02 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r4], #576 @ 0x240 │ │ │ │ + ldc2l 0, cr15, [sl], {144} @ 0x90 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08d442a │ │ │ │ - andlt pc, r2, r5, ror sl @ │ │ │ │ + andlt pc, r2, fp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r9, r7, r2, asr #4 │ │ │ │ + addeq r9, r7, r6, ror #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebedf4c │ │ │ │ + bl 0xfebedf28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0xfe6d2f8e │ │ │ │ + blx 0xfe452f6a │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r0], #576 @ 0x240 │ │ │ │ + stc2 0, cr15, [r6], #576 @ 0x240 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q10, q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08d442a │ │ │ │ - andlt pc, r2, r1, asr #20 │ │ │ │ + andlt pc, r2, r7, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r9, [r7], sl │ │ │ │ + strdeq r9, [r7], lr │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebedfc0 │ │ │ │ + bl 0xfebedf9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ ldcvs 6, cr4, [r2], {4} │ │ │ │ mvnseq pc, r2, lsl r0 @ │ │ │ │ stmdavs r8!, {r0, r2, r3, ip, lr, pc}^ │ │ │ │ stmdacs r1, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @@ -137919,168 +137910,168 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0124770 │ │ │ │ svclt 0x00080fe0 │ │ │ │ mvnle r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - teqplt r8, #3260416 @ p-variant is OBSOLETE @ 0x31c000 │ │ │ │ + teqplt r8, #3325952 @ p-variant is OBSOLETE @ 0x32c000 │ │ │ │ @ instruction: 0x3600e9d5 │ │ │ │ cdpcs 3, 0, cr11, cr10, cr3, {2} │ │ │ │ ldm pc, {r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbvs r6, {r1, r2, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x06535353 │ │ │ │ - bleq 0x358654 │ │ │ │ + bleq 0x358630 │ │ │ │ @ instruction: 0xf8d4000b │ │ │ │ - blcs 0xe3134 │ │ │ │ + blcs 0xe3110 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbcc pc, [r2], r6, lsl #4 @ │ │ │ │ - blx 0xfed53088 │ │ │ │ + blx 0xfead3064 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ adcseq r4, r2, r7, lsl #12 │ │ │ │ - blx 0xfec530ae │ │ │ │ + blx 0xfe9d308a │ │ │ │ stmdbcs pc, {r0, r3, r5, r7, fp, sp, lr} @ │ │ │ │ adchi pc, r5, r0 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0x454d8a │ │ │ │ + blx 0x154d66 │ │ │ │ ldr r2, [r4, r1]! │ │ │ │ bfi r4, r9, #12, #4 │ │ │ │ ldmdale r6!, {r1, r3, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f026 │ │ │ │ - andeq r6, r9, r1, ror lr │ │ │ │ - andeq r6, r9, r7, lsr pc │ │ │ │ - andeq r6, r9, fp, ror #29 │ │ │ │ - andeq r6, r9, fp, ror #29 │ │ │ │ - andeq r6, r9, fp, ror #29 │ │ │ │ - andeq r6, r9, r1, ror lr │ │ │ │ - andeq r6, r9, r1, ror lr │ │ │ │ - andeq r6, r9, r1, ror lr │ │ │ │ - andeq r6, r9, sp, ror pc │ │ │ │ - @ instruction: 0x00096eb1 │ │ │ │ - @ instruction: 0x00096eb1 │ │ │ │ + andeq r6, r9, sp, asr #28 │ │ │ │ + andeq r6, r9, r3, lsl pc │ │ │ │ + andeq r6, r9, r7, asr #29 │ │ │ │ + andeq r6, r9, r7, asr #29 │ │ │ │ + andeq r6, r9, r7, asr #29 │ │ │ │ + andeq r6, r9, sp, asr #28 │ │ │ │ + andeq r6, r9, sp, asr #28 │ │ │ │ + andeq r6, r9, sp, asr #28 │ │ │ │ + andeq r6, r9, r9, asr pc │ │ │ │ + andeq r6, r9, sp, lsl #29 │ │ │ │ + andeq r6, r9, sp, lsl #29 │ │ │ │ @ instruction: 0xf08c68ae │ │ │ │ - ldrtmi pc, [r2], -r1, lsl #21 @ │ │ │ │ + @ instruction: 0x4632fa77 │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - stmdavs fp!, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r4, lsl #4 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - strb pc, [sp, r3, lsl #20] @ │ │ │ │ + @ instruction: 0xe7cdf9f7 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x161739c │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x1617378 │ │ │ │ subsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a49000 │ │ │ │ - andcs pc, r0, fp, asr fp @ │ │ │ │ - cmnpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, asr fp @ │ │ │ │ + teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r0, asr fp │ │ │ │ rsbscc pc, r3, #64, 4 │ │ │ │ - blx 0x14d3596 │ │ │ │ - blcs 0x4711b4 │ │ │ │ + blx 0x1253572 │ │ │ │ + blcs 0x471190 │ │ │ │ @ instruction: 0xf08cd05b │ │ │ │ - blmi 0x13d586c │ │ │ │ + blmi 0x13d5820 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xf956f08d │ │ │ │ + @ instruction: 0xf94cf08d │ │ │ │ stmiavs sp!, {r2, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - blx 0x1053170 │ │ │ │ + blx 0xdd314c │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9f0f7c5 │ │ │ │ + @ instruction: 0xf9e4f7c5 │ │ │ │ @ instruction: 0xee1d4a3d │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ andcs r0, r0, #148, 2 @ 0x25 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf94ef08d │ │ │ │ + @ instruction: 0xf944f08d │ │ │ │ @ instruction: 0xf7d84620 │ │ │ │ - @ instruction: 0xe779fb51 │ │ │ │ + ldrb pc, [r9, -r9, ror #22]! @ │ │ │ │ @ instruction: 0xf08c68ae │ │ │ │ - @ instruction: 0x4601fa1b │ │ │ │ + @ instruction: 0x4601fa11 │ │ │ │ @ instruction: 0x46064632 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - ldrtmi pc, [r1], -sp, asr #19 @ │ │ │ │ + ldrtmi pc, [r1], -r1, asr #19 @ │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904280 │ │ │ │ - stmdavs fp!, {r0, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - @ instruction: 0x4620f997 │ │ │ │ - blx 0xe54f16 │ │ │ │ + strtmi pc, [r0], -fp, lsl #19 │ │ │ │ + blx 0x1454ef2 │ │ │ │ @ instruction: 0xf04fe75e │ │ │ │ @ instruction: 0x46384170 │ │ │ │ - cdp2 7, 14, cr15, cr6, cr7, {6} │ │ │ │ + cdp2 7, 13, cr15, cr10, cr7, {6} │ │ │ │ @ instruction: 0xf08ce758 │ │ │ │ - vmul.i8 , , │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46072395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0926819 │ │ │ │ - @ instruction: 0xf04ffaf3 │ │ │ │ + @ instruction: 0xf04ffae9 │ │ │ │ @ instruction: 0x46394270 │ │ │ │ @ instruction: 0xf0904638 │ │ │ │ - @ instruction: 0xe73dfc7d │ │ │ │ + @ instruction: 0xe73dfc73 │ │ │ │ vmax.s8 d20, d7, d16 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf7c82895 │ │ │ │ - tstpcs r0, r3, lsr #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r7, lsl r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c84620 │ │ │ │ - stmiavs r8!, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - cdp2 0, 9, cr15, cr4, cr12, {4} │ │ │ │ + cdp2 0, 8, cr15, cr10, cr12, {4} │ │ │ │ stmdavs r8!, {r1, r2, r9, sl, lr}^ │ │ │ │ - cdp2 0, 9, cr15, cr0, cr12, {4} │ │ │ │ + cdp2 0, 8, cr15, cr6, cr12, {4} │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ andls r4, r1, lr, lsl r4 │ │ │ │ @ instruction: 0x9600443b │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - stmdavs lr!, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs lr!, {r0, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000e70a │ │ │ │ - eorseq sl, r3, r4, ror #12 │ │ │ │ - addeq r9, r7, ip, lsr r0 │ │ │ │ - strdeq r8, [r7], lr │ │ │ │ - addeq r8, r7, sl, lsr pc │ │ │ │ + eorseq sl, r3, r4, lsr #12 │ │ │ │ + addeq r9, r7, r0, rrx │ │ │ │ + addeq r9, r7, r2, lsr #32 │ │ │ │ + addeq r8, r7, lr, asr pc │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x145ad88 │ │ │ │ + b 0x145ad64 │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -138094,144 +138085,144 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebee2e0 │ │ │ │ + bl 0xfebee2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x1175ac │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x117588 │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - blx 0x15d378c │ │ │ │ - eorseq sl, r3, r4, ror r6 │ │ │ │ + blx 0x1353768 │ │ │ │ + eorseq sl, r3, r4, lsr r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee308 │ │ │ │ + bl 0xfebee2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ umulllt r5, r3, r0, r0 │ │ │ │ cmple r6, r0, lsl #26 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ andcs sp, r1, r5, rrx │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf042bdf0 │ │ │ │ - ldrdlt pc, [r8, -pc] │ │ │ │ + ldrdlt pc, [r8, -r5] │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ ldrbtmi r2, [fp], #-1429 @ 0xfffffa6b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ ldmpl sl!, {r2, r4, r7, r8}^ │ │ │ │ stmdavs r8, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xf83ef08d │ │ │ │ + @ instruction: 0xf834f08d │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ mcrcs 0, 0, r3, cr0, cr5, {5} │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ @ instruction: 0xf89420b4 │ │ │ │ - bcs 0xa3448 │ │ │ │ + bcs 0xa3424 │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r6, r2, r6, ror #1 │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ - @ instruction: 0xf916f08c │ │ │ │ + @ instruction: 0xf90cf08c │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #5 │ │ │ │ - blx 0x5533e4 │ │ │ │ + blx 0x2d33c0 │ │ │ │ umlalscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf06f8094 │ │ │ │ strtmi r0, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - andcs pc, r4, #154624 @ 0x25c00 │ │ │ │ + andcs pc, r4, #144384 @ 0x23400 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ @ instruction: 0xf7c54188 │ │ │ │ - movwcs pc, #2191 @ 0x88f @ │ │ │ │ + movwcs pc, #2179 @ 0x883 @ │ │ │ │ adcscc pc, r3, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01d │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strls r2, [r0, #-256] @ 0xffffff00 │ │ │ │ - blx 0xd55106 │ │ │ │ + blx 0xa550e2 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r3, r2, r6, ror #1 │ │ │ │ @ instruction: 0xf890e799 │ │ │ │ vqadd.s8 d19, d23, d19 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ - blcs 0xa0854 │ │ │ │ + blcs 0xa0830 │ │ │ │ @ instruction: 0xf894d1c4 │ │ │ │ - blcs 0xa34d8 │ │ │ │ + blcs 0xa34b4 │ │ │ │ vhadd.s8 d29, d23, d13 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ mrc 5, 0, r2, cr13, cr5, {4} │ │ │ │ @ instruction: 0xf8947f70 │ │ │ │ @ instruction: 0xf08c60b1 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strtcc pc, [r3], -r6, lsl #4 │ │ │ │ @ instruction: 0x463200b6 │ │ │ │ @ instruction: 0xf0924606 │ │ │ │ - blmi 0xbd5954 │ │ │ │ + blmi 0xbd5908 │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl fp!, {r1, r3, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - stcvs 15, cr15, [r3, #-908]! @ 0xfffffc74 │ │ │ │ + stcvs 15, cr15, [r3, #-868]! @ 0xfffffc9c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andsle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf08c2000 │ │ │ │ - andcs pc, r4, #6464 @ 0x1940 │ │ │ │ + andcs pc, r4, #5824 @ 0x16c0 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf836f7c5 │ │ │ │ - blvs 0xfe732700 │ │ │ │ + @ instruction: 0xf82af7c5 │ │ │ │ + blvs 0xfe7326dc │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 0, sp, fp, cr9 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ and r2, r3, r1, lsl #6 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movwcs lr, #1918 @ 0x77e │ │ │ │ umlalscs pc, r1, r4, r8 @ │ │ │ │ rsccc pc, r6, r4, lsl #17 │ │ │ │ svclt 0x00142a00 │ │ │ │ strcs r2, [r4], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf88cf08c │ │ │ │ + @ instruction: 0xf882f08c │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf988f092 │ │ │ │ + @ instruction: 0xf97ef092 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - andcs pc, r4, #162816 @ 0x27c00 │ │ │ │ + andcs pc, r4, #152576 @ 0x25400 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ - @ instruction: 0xf7c54108 │ │ │ │ - movwcs pc, #2059 @ 0x80b @ │ │ │ │ + @ instruction: 0xf7c44108 │ │ │ │ + movwcs pc, #4095 @ 0xfff @ │ │ │ │ adcscc pc, r4, r4, lsl #17 │ │ │ │ andcs lr, r4, #11272192 @ 0xac0000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfe4d351a │ │ │ │ + blx 0xfe2534f6 │ │ │ │ svclt 0x0000e76b │ │ │ │ - addeq r8, r7, sl, lsl #28 │ │ │ │ - addeq r8, r7, r0, lsr #26 │ │ │ │ + addeq r8, r7, lr, lsr #28 │ │ │ │ + addeq r8, r7, r4, asr #26 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138242,46 +138233,46 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #3824 @ 0xef0 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf846f08c │ │ │ │ + @ instruction: 0xf83cf08c │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf9aaf7d8 │ │ │ │ + @ instruction: 0xf9c2f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0924639 │ │ │ │ - @ instruction: 0xf08cf93d │ │ │ │ - ldmdavs r1!, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08cf933 │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0904607 │ │ │ │ - blmi 0x5d5a4c │ │ │ │ + blmi 0x5d5a00 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9736c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x97348 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff4ef08c │ │ │ │ + @ instruction: 0xff44f08c │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - strmi pc, [r2], -r7, lsl #19 │ │ │ │ + @ instruction: 0x4602f99f │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf986f092 │ │ │ │ + @ instruction: 0xf97cf092 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff06f7fe │ │ │ │ + @ instruction: 0xff0af7fe │ │ │ │ svclt 0x0000e7bd │ │ │ │ - strdeq r8, [r7], r4 │ │ │ │ + addeq r8, r7, r8, lsl ip │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138292,213 +138283,213 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #2224 @ 0x8b0 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xffe2f08b │ │ │ │ + @ instruction: 0xffd8f08b │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf946f7d8 │ │ │ │ + @ instruction: 0xf95ef7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0924639 │ │ │ │ - @ instruction: 0xf08cf8d9 │ │ │ │ - ldmdavs r1!, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08cf8cf │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0904607 │ │ │ │ - blmi 0x5d5984 │ │ │ │ + blmi 0x5d5938 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscc pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x97434 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x97410 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - cdp2 0, 14, cr15, cr10, cr12, {4} │ │ │ │ + cdp2 0, 14, cr15, cr0, cr12, {4} │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - strmi pc, [r2], -r3, lsr #18 │ │ │ │ + @ instruction: 0x4602f93b │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf922f092 │ │ │ │ + @ instruction: 0xf918f092 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcr2 7, 5, pc, cr2, cr14, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr6, cr14, {7} @ │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r8, r7, ip, lsr #22 │ │ │ │ + addeq r8, r7, r0, asr fp │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee688 │ │ │ │ + bl 0xfebee664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - @ instruction: 0xff7cf08b │ │ │ │ + @ instruction: 0xff72f08b │ │ │ │ @ instruction: 0xf08b4680 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - @ instruction: 0x4631f8dd │ │ │ │ + @ instruction: 0x4631f8f5 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf870f092 │ │ │ │ - @ instruction: 0xffd4f08b │ │ │ │ + @ instruction: 0xf866f092 │ │ │ │ + @ instruction: 0xffcaf08b │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - @ instruction: 0xf8f0f090 │ │ │ │ + @ instruction: 0xf8e6f090 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - cdp2 0, 8, cr15, cr0, cr12, {4} │ │ │ │ + cdp2 0, 7, cr15, cr6, cr12, {4} │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - @ instruction: 0x4602f8b9 │ │ │ │ + @ instruction: 0x4602f8d1 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe453772 │ │ │ │ + blx 0xfe1d374e │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - @ instruction: 0xe7b9fe39 │ │ │ │ + @ instruction: 0xe7b9fe3d │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r8, r7, sl, asr sl │ │ │ │ + addeq r8, r7, lr, ror sl │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee768 │ │ │ │ + bl 0xfebee744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ ldc2 7, cr15, [r6, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - @ instruction: 0xff0cf08b │ │ │ │ + @ instruction: 0xff02f08b │ │ │ │ @ instruction: 0xf08b4607 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - ldrtmi pc, [r1], -sp, ror #16 @ │ │ │ │ + ldrtmi pc, [r1], -r5, lsl #17 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfe953808 │ │ │ │ - @ instruction: 0xff64f08b │ │ │ │ + blx 0xfe6d37e4 │ │ │ │ + @ instruction: 0xff5af08b │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - @ instruction: 0xf880f090 │ │ │ │ + @ instruction: 0xf876f090 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 d16, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - cdp2 0, 1, cr15, cr0, cr12, {4} │ │ │ │ + cdp2 0, 0, cr15, cr6, cr12, {4} │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - strmi pc, [r2], -r9, asr #16 │ │ │ │ + strmi pc, [r2], -r1, ror #16 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf848f092 │ │ │ │ + @ instruction: 0xf83ef092 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - ldr pc, [r9, r9, asr #27]! │ │ │ │ + ldr pc, [r9, sp, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r8, r7, sl, ror r9 │ │ │ │ + umulleq r8, r7, lr, r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee83c │ │ │ │ + bl 0xfebee818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, fp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, sp, r0, ror r3 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #4800 @ 0x12c0 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - cdp2 0, 10, cr15, cr2, cr11, {4} │ │ │ │ + cdp2 0, 9, cr15, cr8, cr11, {4} │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf806f7d8 │ │ │ │ + @ instruction: 0xf81ef7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bff51 │ │ │ │ - ldmdavs r1!, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bff47 │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0904607 │ │ │ │ - blmi 0x795704 │ │ │ │ + blmi 0x7956b8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x976b4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x97690 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - stc2 0, cr15, [sl, #560]! @ 0x230 │ │ │ │ + stc2 0, cr15, [r0, #560]! @ 0x230 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strmi pc, [r2], -r3, ror #31 │ │ │ │ + @ instruction: 0x4602fffb │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffe2f091 │ │ │ │ + @ instruction: 0xffd8f091 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r1!, {r1, r9, fp, sp} │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldc2l 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7af │ │ │ │ - addeq r8, r7, ip, lsr #17 │ │ │ │ + ldrdeq r8, [r7], r0 │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -138510,58 +138501,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , q5 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640fe97 │ │ │ │ + @ instruction: 0xf640fe8d │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bffb3 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bffa9 │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - andscs pc, sl, #35, 30 @ 0x8c │ │ │ │ + andscs pc, sl, #25, 30 @ 0x64 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - @ instruction: 0xf08bf9fb │ │ │ │ - @ instruction: 0xf8d4fe19 │ │ │ │ + @ instruction: 0xf08bf9f1 │ │ │ │ + @ instruction: 0xf8d4fe0f │ │ │ │ stmiavs r1!, {sp, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xff7af7d7 │ │ │ │ + @ instruction: 0xff92f7d7 │ │ │ │ @ instruction: 0xf1ba4602 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - mcr2 0, 6, pc, cr2, cr1, {4} @ │ │ │ │ + mrc2 0, 5, pc, cr8, cr1, {4} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andls r4, r0, #486539264 @ 0x1d000000 │ │ │ │ strls r4, [r1, #-1083] @ 0xfffffbc5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [ip, #-560] @ 0xfffffdd0 │ │ │ │ + stc2l 0, cr15, [r2, #-560] @ 0xfffffdd0 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4602ff59 │ │ │ │ + @ instruction: 0x4602ff71 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff58f091 │ │ │ │ + @ instruction: 0xff4ef091 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - sbfx pc, r7, #25, #5 │ │ │ │ + sbfx pc, fp, #25, #5 │ │ │ │ strb r3, [sp, r2, lsl #4] │ │ │ │ - umulleq r8, r7, lr, r7 │ │ │ │ + addeq r8, r7, r2, asr #15 │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -138573,70 +138564,70 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640fe19 │ │ │ │ + @ instruction: 0xf640fe0f │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bff35 │ │ │ │ - ldmdavs r1!, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bff2b │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - movwcs pc, #7845 @ 0x1ea5 @ │ │ │ │ + movwcs pc, #7835 @ 0x1e9b @ │ │ │ │ @ instruction: 0x4629221a │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - @ instruction: 0xf08bf97d │ │ │ │ - @ instruction: 0xf8d6fd9b │ │ │ │ + @ instruction: 0xf08bf973 │ │ │ │ + @ instruction: 0xf8d6fd91 │ │ │ │ stmiavs r1!, {ip, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ - mrc2 7, 7, pc, cr14, cr7, {6} │ │ │ │ + @ instruction: 0xff16f7d7 │ │ │ │ strmi r4, [r2], -r9, asr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - blmi 0x6d72e4 │ │ │ │ + blmi 0x6d7298 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldrtmi r9, [fp], #-1281 @ 0xfffffaff │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d76835 │ │ │ │ - @ instruction: 0x4602fedf │ │ │ │ + @ instruction: 0x4602fef7 │ │ │ │ strtmi fp, [r9], -ip, lsl #19 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - @ instruction: 0x2001feb9 │ │ │ │ + andcs pc, r1, pc, lsr #29 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrrc2 7, 15, pc, ip, cr14 @ │ │ │ │ + stc2l 7, cr15, [r0], #-1016 @ 0xfffffc08 │ │ │ │ andcc lr, r2, #43778048 @ 0x29c0000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r8, r7, ip, lsr #13 │ │ │ │ + ldrdeq r8, [r7], r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ strmi r5, [r7], -r8, lsr #1 │ │ │ │ ldcvs 6, cr4, [r8], {20} │ │ │ │ @ instruction: 0xf0109101 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple fp, r0, lsl #26 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa91d8 │ │ │ │ + blcs 0xa91b4 │ │ │ │ @ instruction: 0xf8d7d156 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r8, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0, #-292] @ 0xfffffedc │ │ │ │ @@ -138646,67 +138637,67 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - ldc2 0, cr15, [lr, #-556] @ 0xfffffdd4 │ │ │ │ + ldc2 0, cr15, [r4, #-556] @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf08b4681 │ │ │ │ - @ instruction: 0x4631fd1b │ │ │ │ + @ instruction: 0x4631fd11 │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ @ instruction: 0xf024e00a │ │ │ │ @ instruction: 0xf8d70207 │ │ │ │ stccc 0, cr11, [r1, #-0] │ │ │ │ vmin.u32 d20, d3, d17 │ │ │ │ @ instruction: 0xf1ba0402 │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ - mrc2 7, 3, pc, cr2, cr7, {6} │ │ │ │ + mcr2 7, 4, pc, cr10, cr7, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blls 0x1171cc │ │ │ │ + blls 0x117180 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - ldrbmi pc, [r9], -r3, ror #28 @ │ │ │ │ + @ instruction: 0x4659fe7b │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 0, 3, pc, cr2, cr1, {4} @ │ │ │ │ - bl 0x33e5d8 │ │ │ │ + mrc2 0, 2, pc, cr8, cr1, {4} │ │ │ │ + bl 0x33e5b4 │ │ │ │ andcs r0, r0, r6, lsl #4 │ │ │ │ vsub.i32 , q9, │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - sbfx pc, r9, #23, #7 │ │ │ │ + sbfx pc, sp, #23, #7 │ │ │ │ @ instruction: 0xf0249b00 │ │ │ │ stmiane r3!, {r0, r1, r2, r9}^ │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ - b 0x1171b08 │ │ │ │ + b 0x1171ae4 │ │ │ │ andcs r0, r0, r2, lsl #8 │ │ │ │ @ instruction: 0xf7d74621 │ │ │ │ - @ instruction: 0x4631fe3b │ │ │ │ + @ instruction: 0x4631fe53 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrc2 0, 1, pc, cr10, cr1, {4} │ │ │ │ + mrc2 0, 1, pc, cr0, cr1, {4} │ │ │ │ rscle r3, fp, #1, 26 @ 0x40 │ │ │ │ ldrb r2, [sp, r1] │ │ │ │ @ instruction: 0x469a461d │ │ │ │ ldr r9, [pc, r0, lsl #6] │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0xe79b469a │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebeec50 │ │ │ │ + bl 0xfebeec2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -138715,340 +138706,340 @@ │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdblt r0!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q9 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - strmi pc, [r5], -sp, lsl #25 │ │ │ │ - ldc2 0, cr15, [lr], #556 @ 0x22c │ │ │ │ + strmi pc, [r5], -r3, lsl #25 │ │ │ │ + ldc2 0, cr15, [r4], #556 @ 0x22c │ │ │ │ ldmdavs r7!, {r0, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - stc2l 7, cr15, [lr, #860]! @ 0x35c │ │ │ │ + mcr2 7, 0, pc, cr6, cr7, {6} @ │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - @ instruction: 0xf08bfd81 │ │ │ │ - ldmdavs r1!, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfd77 │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x6572d4 │ │ │ │ + blmi 0x657288 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2081 @ 0xfffff7df │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdbne r3, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf64ab9c1 │ │ │ │ vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfe4d3d26 │ │ │ │ + blx 0xfe253d02 │ │ │ │ andcs r6, r1, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - strmi pc, [r2], -r9, asr #27 │ │ │ │ + strmi pc, [r2], -r1, ror #27 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - @ instruction: 0xf89ef092 │ │ │ │ + @ instruction: 0xf894f092 │ │ │ │ @ instruction: 0x4610e7b8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrsmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - @ instruction: 0xe7e5fb77 │ │ │ │ - addeq r8, r7, r2, lsl #9 │ │ │ │ + strb pc, [r5, sp, ror #22]! @ │ │ │ │ + addeq r8, r7, r6, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebeed34 │ │ │ │ + bl 0xfebeed10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, pc, r0, ror r3 @ │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xb3a8facf │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - stc2 0, cr15, [r6], #-556 @ 0xfffffdd4 │ │ │ │ + ldc2 0, cr15, [ip], {139} @ 0x8b │ │ │ │ strmi r6, [r5], -r1, lsr #17 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - stc2 7, cr15, [sl, #860] @ 0x35c │ │ │ │ + stc2 7, cr15, [r2, #860]! @ 0x35c │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfd1d │ │ │ │ - @ instruction: 0xf640fc81 │ │ │ │ + @ instruction: 0xf08bfd13 │ │ │ │ + @ instruction: 0xf640fc77 │ │ │ │ ldmdavs r1!, {r2, r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x8d720c │ │ │ │ + blmi 0x8d71c0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r2!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x193d7ac │ │ │ │ + bllt 0x193d788 │ │ │ │ msrvc R12_usr, sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xbd3dee │ │ │ │ + blx 0x953dca │ │ │ │ andcs r6, r0, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - strmi pc, [r2], -r5, ror #26 │ │ │ │ + @ instruction: 0x4602fd7d │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - stc2l 0, cr15, [r4, #-580]! @ 0xfffffdbc │ │ │ │ + ldc2l 0, cr15, [sl, #-580] @ 0xfffffdbc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale pc!, {r1, r9, fp, sp} @ │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0xff655bfc │ │ │ │ + blx 0xff755bd8 │ │ │ │ @ instruction: 0xf64ae7ad │ │ │ │ vsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - @ instruction: 0xe7d1faff │ │ │ │ - @ instruction: 0x008783bc │ │ │ │ + @ instruction: 0xe7d1faf5 │ │ │ │ + addeq r8, r7, r0, ror #7 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebeee40 │ │ │ │ + bl 0xfebeee1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ - blx 0x1555c58 │ │ │ │ + blx 0x1555c34 │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfead3e9a │ │ │ │ + blx 0xfe853e76 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ @ instruction: 0xf8d82000 │ │ │ │ @ instruction: 0xf7d75000 │ │ │ │ - strmi pc, [r2], -fp, lsl #26 │ │ │ │ + strmi pc, [r2], -r3, lsr #26 │ │ │ │ @ instruction: 0x46294638 │ │ │ │ svcge 0x0070ee1d │ │ │ │ - ldc2 0, cr15, [ip], {145} @ 0x91 │ │ │ │ - stc2 0, cr15, [r0], {139} @ 0x8b │ │ │ │ + ldc2 0, cr15, [r2], {145} @ 0x91 │ │ │ │ + blx 0xffe53e96 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4681 │ │ │ │ - @ instruction: 0xf64cfd1b │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + @ instruction: 0xf64cfd11 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ ldmvc r8, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - @ instruction: 0xf844f08c │ │ │ │ + @ instruction: 0xf83af08c │ │ │ │ @ instruction: 0xf08b4606 │ │ │ │ - blmi 0x9d6acc │ │ │ │ + blmi 0x9d6a80 │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp} │ │ │ │ strbtpl pc, [r4], r8, asr #4 @ │ │ │ │ ldreq pc, [r4], r0, asr #5 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfe8d3f04 │ │ │ │ + blx 0xfe653ee0 │ │ │ │ @ instruction: 0xf6474b1b │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe4d3f24 │ │ │ │ + blx 0xfe253f00 │ │ │ │ @ instruction: 0x46314b14 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2387 @ 0xfffff6ad │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c6830 │ │ │ │ - stmdavs r1!, {r0, r1, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4602fcbb │ │ │ │ + @ instruction: 0x4602fcd3 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [sl], #580 @ 0x244 │ │ │ │ + ldc2 0, cr15, [r0], #580 @ 0x244 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - @ instruction: 0xe78dfa39 │ │ │ │ - addeq r8, r7, r6, lsr #5 │ │ │ │ - addeq r8, r7, sl, ror r2 │ │ │ │ - addeq r8, r7, r0, ror #4 │ │ │ │ + @ instruction: 0xe78dfa3d │ │ │ │ + addeq r8, r7, sl, asr #5 │ │ │ │ + umulleq r8, r7, lr, r2 │ │ │ │ + addeq r8, r7, r4, lsl #5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe569594 │ │ │ │ + blvs 0xfe569570 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr6 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d23 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - strmi pc, [r5], -pc, lsl #22 │ │ │ │ - blx 0x3d3fd2 │ │ │ │ + strmi pc, [r5], -r5, lsl #22 │ │ │ │ + blx 0x153fae │ │ │ │ @ instruction: 0xf8d668a1 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strbmi pc, [r1], -pc, ror #24 @ │ │ │ │ + strbmi pc, [r1], -r7, lsl #25 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfef54002 │ │ │ │ + blx 0xfecd3fde │ │ │ │ stmdacs r0, {r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d6d13c │ │ │ │ stmiavs r1!, {pc}^ │ │ │ │ - stc2l 7, cr15, [r2], #-860 @ 0xfffffca4 │ │ │ │ + ldc2l 7, cr15, [sl], #-860 @ 0xfffffca4 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - blmi 0x916c8c │ │ │ │ + blmi 0x916c40 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ ldmdavs r0!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmdbne fp, {r0, r3, r6, r7, fp, ip, lr}^ │ │ │ │ strmi r4, [r8], #-1039 @ 0xfffffbf1 │ │ │ │ vcge.s8 , , q5 │ │ │ │ vmla.f d18, d16, d0[0] │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs r7, r0, #0 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - andcs pc, r1, r5, lsr sl @ │ │ │ │ + andcs pc, r1, fp, lsr #20 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r6!, {r1, r9, fp, sp} │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - @ instruction: 0xe7a8f9bb │ │ │ │ + @ instruction: 0xe7a8f9bf │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xfffd4082 │ │ │ │ + blx 0xffd5405e │ │ │ │ vabd.s8 q15, , │ │ │ │ vmla.f d20, d0, d0[3] │ │ │ │ mulls r1, r4, r1 │ │ │ │ strls r6, [r0, -r8, lsl #16] │ │ │ │ - blx 0x354088 │ │ │ │ + blx 0xd4064 │ │ │ │ ldrb r2, [r3, r1] │ │ │ │ - addeq r8, r7, sl, ror r1 │ │ │ │ + umulleq r8, r7, lr, r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe5696a8 │ │ │ │ + blvs 0xfe569684 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 7, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf08b2895 │ │ │ │ - stmdavs r1!, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - blx 0xffbd5e16 │ │ │ │ + stc2 7, cr15, [r4], {215} @ 0xd7 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr9, {1} │ │ │ │ @ instruction: 0xf091af70 │ │ │ │ - @ instruction: 0xf08bfb35 │ │ │ │ - @ instruction: 0xf8d8fae1 │ │ │ │ + @ instruction: 0xf08bfb2b │ │ │ │ + @ instruction: 0xf8d8fad7 │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ - blx 0xfffd4116 │ │ │ │ - orrvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + blx 0xffd540f2 │ │ │ │ + movtvc pc, #50764 @ 0xc64c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08b78d8 │ │ │ │ - strmi pc, [r6], -r5, lsr #30 │ │ │ │ - blx 0x1ad4118 │ │ │ │ + @ instruction: 0x4606ff1b │ │ │ │ + blx 0x18540f4 │ │ │ │ strmi r4, [r5], -fp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x119954 │ │ │ │ + bl 0x119930 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08c6830 │ │ │ │ - blmi 0x996518 │ │ │ │ + blmi 0x9964cc │ │ │ │ orrcs pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - blmi 0x7d64f8 │ │ │ │ + blmi 0x7d64ac │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf964f08c │ │ │ │ + @ instruction: 0xf95af08c │ │ │ │ @ instruction: 0xf8d86861 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - blx 0xfe7d5eb6 │ │ │ │ + blx 0xfedd5e92 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - mulcs r1, fp, fp │ │ │ │ + mulcs r1, r1, fp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmle r0, {r1, r9, fp, sp} │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - ldrb pc, [lr, -fp, lsl #18]! @ │ │ │ │ - addeq r8, r7, r8, rrx │ │ │ │ - addeq r8, r7, ip, lsr r0 │ │ │ │ - addeq r8, r7, r2, lsr #32 │ │ │ │ + ldrb pc, [lr, -pc, lsl #18]! @ │ │ │ │ + addeq r8, r7, ip, lsl #1 │ │ │ │ + addeq r8, r7, r0, rrx │ │ │ │ + addeq r8, r7, r6, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ subsle r6, r0, r0, ror r3 │ │ │ │ @@ -139061,49 +139052,49 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r8, asr #32 │ │ │ │ @ instruction: 0xf88af7ff │ │ │ │ vcgt.s8 d27, d23, d0 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf08b2495 │ │ │ │ - @ instruction: 0x4607fa15 │ │ │ │ - @ instruction: 0xf9def08b │ │ │ │ + strmi pc, [r7], -fp, lsl #20 │ │ │ │ + @ instruction: 0xf9d4f08b │ │ │ │ @ instruction: 0xf8d46829 │ │ │ │ strmi r8, [r6], -r0 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - strbmi pc, [r1], -r1, asr #22 @ │ │ │ │ + @ instruction: 0x4641fb59 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r6, #-580]! @ 0xfffffdbc │ │ │ │ + stc2l 0, cr15, [ip, #-580]! @ 0xfffffdbc │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmibne r3, {ip, pc}^ │ │ │ │ stmdavs r8, {r1, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf8ecf08c │ │ │ │ + @ instruction: 0xf8e2f08c │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strtmi pc, [r1], -r5, lsr #22 │ │ │ │ + @ instruction: 0x4621fb3d │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x9d4296 │ │ │ │ + blx 0x754272 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf89af7fe │ │ │ │ + @ instruction: 0xf89ef7fe │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - addeq r7, r7, r8, lsr pc │ │ │ │ + addeq r7, r7, ip, asr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrdmi pc, [r8], r0 @ │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ @@ -139111,15 +139102,15 @@ │ │ │ │ @ instruction: 0xf0134615 │ │ │ │ tstle r2, lr │ │ │ │ @ instruction: 0x06d24332 │ │ │ │ @ instruction: 0xf013d464 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple pc, r0, lsl #24 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa9944 │ │ │ │ + blcs 0xa9920 │ │ │ │ @ instruction: 0xf8d7d15a │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, ip, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {77} @ 0x4d │ │ │ │ @@ -139129,60 +139120,60 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - @ instruction: 0xf98cf08b │ │ │ │ + @ instruction: 0xf982f08b │ │ │ │ @ instruction: 0xf08b4681 │ │ │ │ - ldrtmi pc, [r1], -r9, lsl #19 @ │ │ │ │ + @ instruction: 0x4631f97f │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - blx 0xfeed607c │ │ │ │ + blx 0xff4d6058 │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blls 0x1174e0 │ │ │ │ + blls 0x117494 │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, sp, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ cmnlt sl, #3997696 @ 0x3d0000 │ │ │ │ - b 0x113e94c │ │ │ │ + b 0x113e928 │ │ │ │ @ instruction: 0xf7d70a03 │ │ │ │ - strtmi pc, [r9], -r3, lsr #21 │ │ │ │ + @ instruction: 0x4629fabb │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r8], {145} @ 0x91 │ │ │ │ + stc2l 0, cr15, [lr], {145} @ 0x91 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ ldmdavs sp!, {r3, r4, r6, r7, r8, r9, sl, lr} │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ - blx 0xfe6560c0 │ │ │ │ + blx 0xfec5609c │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - andcs pc, r1, fp, ror #26 │ │ │ │ + andcs pc, r1, r1, ror #26 │ │ │ │ movweq pc, #12326 @ 0x3026 @ │ │ │ │ stccs 6, cr4, [r0], {49} @ 0x31 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - str pc, [r2, pc, lsl #16]! │ │ │ │ + @ instruction: 0xe7a2f813 │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [r1, r1, lsl #6]! │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x1e9af8 │ │ │ │ + bl 0x1e9ad4 │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - blx 0x1c56110 │ │ │ │ + blx 0xfe2560ec │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - stccc 13, cr15, [r1], {67} @ 0x43 │ │ │ │ + stccc 13, cr15, [r1], {57} @ 0x39 │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #2010 @ 0x7da │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e798 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ @@ -139198,67 +139189,67 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d24 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640f937 │ │ │ │ + @ instruction: 0xf640f92d │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bfa53 │ │ │ │ - @ instruction: 0xf8d6f8c7 │ │ │ │ + @ instruction: 0xf08bfa49 │ │ │ │ + @ instruction: 0xf8d6f8bd │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ andcs r6, r0, r1, ror #17 │ │ │ │ - blx 0xb56198 │ │ │ │ + blx 0x1156174 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - blmi 0x9d693c │ │ │ │ + blmi 0x9d68f0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r6, [pc], #-2081 @ 0x98258 │ │ │ │ + ldrmi r6, [pc], #-2081 @ 0x98234 │ │ │ │ strls r4, [r0, -fp, lsr #8] │ │ │ │ movtlt fp, #43777 @ 0xab01 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffd2f08b │ │ │ │ + @ instruction: 0xffc8f08b │ │ │ │ andcs r6, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - strmi pc, [r2], -fp, lsl #20 │ │ │ │ + strmi pc, [r2], -r3, lsr #20 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - blx 0x3544c8 │ │ │ │ + blx 0xd44a4 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ - ldr pc, [r6, r9, lsl #31]! │ │ │ │ + ldr pc, [r6, sp, lsl #31]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7ddffb1 │ │ │ │ + ldrb pc, [sp, r7, lsr #31] @ │ │ │ │ orrcc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffa8f08b │ │ │ │ + @ instruction: 0xff9ef08b │ │ │ │ @ instruction: 0xf64ae7d4 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - bfc pc, (invalid: 31:11) @ │ │ │ │ - addeq r7, r7, sl, lsl #26 │ │ │ │ + bfi pc, r5, (invalid: 31:11) @ │ │ │ │ + addeq r7, r7, lr, lsr #26 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r2, r5, r6, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfebef4f0 │ │ │ │ + bl 0xfebef4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -139267,65 +139258,65 @@ │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdblt r0!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q9 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf08b2795 │ │ │ │ - @ instruction: 0xf640f8a5 │ │ │ │ + @ instruction: 0xf640f89b │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ @ instruction: 0xf08f6839 │ │ │ │ - @ instruction: 0xf08bf9c1 │ │ │ │ - strmi pc, [r5], -r9, ror #16 │ │ │ │ - @ instruction: 0xf832f08b │ │ │ │ + @ instruction: 0xf08bf9b7 │ │ │ │ + @ instruction: 0x4605f85f │ │ │ │ + @ instruction: 0xf828f08b │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - @ instruction: 0x4649f995 │ │ │ │ + strbmi pc, [r9], -sp, lsr #19 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xff3545b6 │ │ │ │ + blx 0xff0d4592 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r4, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {ip}^ │ │ │ │ ldmdbne r3, {r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1536 @ 0xfffffa00 │ │ │ │ movwlt fp, #35273 @ 0x89c9 │ │ │ │ cmnpne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf976f7d7 │ │ │ │ + @ instruction: 0xf98ef7d7 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914621 │ │ │ │ - @ instruction: 0xe7b5f975 │ │ │ │ + ldr pc, [r5, fp, ror #18]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cmnlt r8, r0, ror r7 │ │ │ │ msrvs (UNDEF: 96), sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - strb pc, [r4, r3, lsr #30]! @ │ │ │ │ + @ instruction: 0xe7e4ff19 │ │ │ │ tstpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - bfi pc, fp, (invalid: 30:28) @ │ │ │ │ + bfi pc, r1, (invalid: 30:28) @ │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - bfi pc, r3, (invalid: 30:20) @ │ │ │ │ - addeq r7, r7, r2, ror #23 │ │ │ │ + ldrb pc, [r4, r9, lsl #30] @ │ │ │ │ + addeq r7, r7, r6, lsl #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef5fc │ │ │ │ + bl 0xfebef5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139338,51 +139329,51 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ vcge.s8 d27, d23, d8 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - @ instruction: 0x4602f91b │ │ │ │ + @ instruction: 0x4602f933 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 0x14d46aa │ │ │ │ - @ instruction: 0xf812f08b │ │ │ │ + blx 0x1254686 │ │ │ │ + @ instruction: 0xf808f08b │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - @ instruction: 0xf92ef08f │ │ │ │ + @ instruction: 0xf924f08f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf8f8f7d7 │ │ │ │ + @ instruction: 0xf910f7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914620 │ │ │ │ - andcs pc, r1, sp, asr #23 │ │ │ │ + andcs pc, r1, r3, asr #23 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ - ldr pc, [r5, pc, ror #28]! │ │ │ │ - ldrdeq r7, [r7], r6 │ │ │ │ + @ instruction: 0xe7b5fe73 │ │ │ │ + strdeq r7, [r7], sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef6e0 │ │ │ │ + bl 0xfebef6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139395,127 +139386,127 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ vcge.s8 d27, d23, d8 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - stmdavs r9!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - strmi pc, [r2], -r9, lsr #17 │ │ │ │ + strmi pc, [r2], -r1, asr #17 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 0xff85478c │ │ │ │ - @ instruction: 0xffa0f08a │ │ │ │ + blx 0xff5d4768 │ │ │ │ + @ instruction: 0xff96f08a │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - @ instruction: 0xf8bcf08f │ │ │ │ + @ instruction: 0xf8b2f08f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf886f7d7 │ │ │ │ + @ instruction: 0xf89ef7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914620 │ │ │ │ - andcs pc, r1, fp, asr fp @ │ │ │ │ + andcs pc, r1, r1, asr fp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ - @ instruction: 0xe7b5fdfd │ │ │ │ - strdeq r7, [r7], r2 │ │ │ │ + ldr pc, [r5, r1, lsl #28]! │ │ │ │ + addeq r7, r7, r6, lsl sl │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe569e04 │ │ │ │ + blvs 0xfe569de0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d054 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r7, r0 │ │ │ │ stc2 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xff44f08a │ │ │ │ + @ instruction: 0xff3af08a │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf860f08f │ │ │ │ - cdp2 0, 13, cr15, cr4, cr10, {4} │ │ │ │ + @ instruction: 0xf856f08f │ │ │ │ + cdp2 0, 12, cr15, cr10, cr10, {4} │ │ │ │ ldrdhi pc, [r0], -r6 │ │ │ │ stmiavs r1!, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4641f837 │ │ │ │ + strbmi pc, [r1], -pc, asr #16 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff82f090 │ │ │ │ + @ instruction: 0xff78f090 │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r1!, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x1efe244 │ │ │ │ + bllt 0x1efe220 │ │ │ │ @ instruction: 0xf64ab3c2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs r4!, {sp} │ │ │ │ - @ instruction: 0xf818f7d7 │ │ │ │ + @ instruction: 0xf830f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914621 │ │ │ │ - andcs pc, r1, r7, lsl r8 @ │ │ │ │ + andcs pc, r1, sp, lsl #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale sl!, {r1, r9, fp, sp} │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ - str pc, [r7, r7, lsl #27]! │ │ │ │ + str pc, [r7, fp, lsl #27]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d23, d0, d0[6] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - strb pc, [lr, pc, lsr #27] @ │ │ │ │ + strb pc, [lr, r5, lsr #27] @ │ │ │ │ tstpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r6, #556]! @ 0x22c │ │ │ │ + ldc2 0, cr15, [ip, #556] @ 0x22c │ │ │ │ @ instruction: 0xf64ae7c5 │ │ │ │ vsra.s64 q8, q10, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7bcfd9d │ │ │ │ - addeq r7, r7, r4, lsr #18 │ │ │ │ + @ instruction: 0xe7bcfd93 │ │ │ │ + addeq r7, r7, r8, asr #18 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebef8f4 │ │ │ │ + bl 0xfebef8d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs sl, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r0, r0, lsl #20 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @@ -139526,64 +139517,64 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d24 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf08a2795 │ │ │ │ - @ instruction: 0x4606fe73 │ │ │ │ - cdp2 0, 7, cr15, cr0, cr10, {4} │ │ │ │ + strmi pc, [r6], -r9, ror #28 │ │ │ │ + cdp2 0, 6, cr15, cr6, cr10, {4} │ │ │ │ @ instruction: 0xf8d768a1 │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - @ instruction: 0x4641ff9f │ │ │ │ + @ instruction: 0x4641ffb7 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9d4f091 │ │ │ │ - blcs 0xb27ec │ │ │ │ + @ instruction: 0xf9caf091 │ │ │ │ + blcs 0xb27c8 │ │ │ │ @ instruction: 0xf8d7d13c │ │ │ │ andcs r8, r1, r0 │ │ │ │ @ instruction: 0xf7d668e1 │ │ │ │ - @ instruction: 0x4641ff91 │ │ │ │ + strbmi pc, [r1], -r9, lsr #31 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9c6f091 │ │ │ │ + @ instruction: 0xf9bcf091 │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl r9, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ strmi r1, [sp], #-2443 @ 0xfffff675 │ │ │ │ cmplt sl, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0x11b8f24b │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r4, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2l 0, cr15, [sl, #-556] @ 0xfffffdd4 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0x2000e7b1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - @ instruction: 0xf0914628 │ │ │ │ - strb pc, [r7, r9, lsl #16] @ │ │ │ │ + @ instruction: 0xf0904628 │ │ │ │ + @ instruction: 0xe7c7ffff │ │ │ │ cmppcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ @ instruction: 0xf08b9500 │ │ │ │ - andcs pc, r1, r9, lsr sp @ │ │ │ │ + andcs pc, r1, pc, lsr #26 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - ldrdeq r7, [r7], r8 │ │ │ │ + strdeq r7, [r7], ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139603,57 +139594,57 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ + stc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - cdp2 0, 0, cr15, cr4, cr10, {4} │ │ │ │ + ldc2l 0, cr15, [sl, #552]! @ 0x228 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff20f08e │ │ │ │ - ldc2 0, cr15, [r4, #552] @ 0x228 │ │ │ │ + @ instruction: 0xff16f08e │ │ │ │ + stc2 0, cr15, [sl, #552] @ 0x228 │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 0, 4, pc, cr0, cr0, {4} │ │ │ │ + mcr2 0, 4, pc, cr6, cr0, {4} @ │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf968f090 │ │ │ │ - stc2 0, cr15, [r6, #552] @ 0x228 │ │ │ │ + @ instruction: 0xf95ef090 │ │ │ │ + ldc2l 0, cr15, [ip, #-552]! @ 0xfffffdd8 │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ strmi r6, [r1], r9, lsr #17 │ │ │ │ @ instruction: 0xf8d62000 │ │ │ │ @ instruction: 0xf7d68000 │ │ │ │ - strmi pc, [r2], -r7, ror #29 │ │ │ │ + @ instruction: 0x4602feff │ │ │ │ svceq 0x0000f1ba │ │ │ │ andcc sp, r2, #0 │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - mcr2 0, 1, pc, cr14, cr0, {4} @ │ │ │ │ - stc2 0, cr15, [r6, #552]! @ 0x228 │ │ │ │ + mcr2 0, 1, pc, cr4, cr0, {4} @ │ │ │ │ + ldc2 0, cr15, [ip, #552] @ 0x228 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ pkhbtmi r6, r0, fp, lsl #16 │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldmdavs r4!, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r4!, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - mcr2 7, 6, pc, cr2, cr6, {6} @ │ │ │ │ + mrc2 7, 6, pc, cr10, cr6, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - @ instruction: 0xe797f997 │ │ │ │ - addeq r7, r7, r2, ror r6 │ │ │ │ + ldr pc, [r7, sp, lsl #19] │ │ │ │ + umulleq r7, r7, r6, r6 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139673,56 +139664,56 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ + ldc2 7, cr15, [r6], {253} @ 0xfd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r8, #-552]! @ 0xfffffdd8 │ │ │ │ + stc2l 0, cr15, [lr, #-552]! @ 0xfffffdd8 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - cdp2 0, 9, cr15, cr4, cr14, {4} │ │ │ │ - stc2 0, cr15, [r8, #-552] @ 0xfffffdd8 │ │ │ │ + cdp2 0, 8, cr15, cr10, cr14, {4} │ │ │ │ + ldc2l 0, cr15, [lr], #552 @ 0x228 │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 0, 0, pc, cr4, cr0, {4} @ │ │ │ │ + ldc2l 0, cr15, [sl, #576]! @ 0x240 │ │ │ │ andscs r2, sl, #67108864 @ 0x4000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8dcf090 │ │ │ │ - ldc2l 0, cr15, [sl], #552 @ 0x228 │ │ │ │ + @ instruction: 0xf8d2f090 │ │ │ │ + ldc2l 0, cr15, [r0], #552 @ 0x228 │ │ │ │ @ instruction: 0xf08a4680 │ │ │ │ - @ instruction: 0xf8d6fd2b │ │ │ │ + @ instruction: 0xf8d6fd21 │ │ │ │ stmiavs r9!, {sp, pc} │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - mrc2 7, 2, pc, cr10, cr6, {6} │ │ │ │ + mrc2 7, 3, pc, cr2, cr6, {6} │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blmi 0x516c24 │ │ │ │ + blmi 0x516bd8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicscc pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, sp, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - @ instruction: 0x4602fe3b │ │ │ │ + @ instruction: 0x4602fe53 │ │ │ │ andcc fp, r2, #1073741825 @ 0x40000001 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - mrc2 0, 0, pc, cr4, cr0, {4} │ │ │ │ + mcr2 0, 0, pc, cr10, cr0, {4} @ │ │ │ │ svclt 0x0000e79a │ │ │ │ - addeq r7, r7, r4, ror #10 │ │ │ │ + addeq r7, r7, r8, lsl #11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4136c23 │ │ │ │ @ instruction: 0xf0006270 │ │ │ │ @@ -139739,75 +139730,75 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf08a2895 │ │ │ │ - stmdavs r9!, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - ldc2l 7, cr15, [r8, #856]! @ 0x358 │ │ │ │ + mrc2 7, 0, pc, cr0, cr6, {6} │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr1, {1} │ │ │ │ @ instruction: 0xf091af70 │ │ │ │ - @ instruction: 0xf08af82b │ │ │ │ - @ instruction: 0xf8d8fced │ │ │ │ + @ instruction: 0xf08af821 │ │ │ │ + @ instruction: 0xf8d8fce3 │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ - cdp2 0, 0, cr15, cr8, cr14, {4} │ │ │ │ - orrvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + ldc2l 0, cr15, [lr, #568]! @ 0x238 │ │ │ │ + movtvc pc, #50764 @ 0xc64c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08b78d8 │ │ │ │ - @ instruction: 0x4606f931 │ │ │ │ - ldc2l 0, cr15, [r4], #-552 @ 0xfffffdd8 │ │ │ │ + strmi pc, [r6], -r7, lsr #18 │ │ │ │ + stc2l 0, cr15, [sl], #-552 @ 0xfffffdd8 │ │ │ │ strmi r4, [r4], -r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x11a53c │ │ │ │ + bl 0x11a518 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08b6830 │ │ │ │ - blmi 0x8d7930 │ │ │ │ + blmi 0x8d78e4 │ │ │ │ orrne pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - blmi 0x717910 │ │ │ │ + blmi 0x7178c4 │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp} │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x1cd4d62 │ │ │ │ + blx 0x1a54d3e │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - stc2 7, cr15, [r8, #856]! @ 0x358 │ │ │ │ + stc2l 7, cr15, [r0, #856] @ 0x358 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - andcs pc, r1, sp, ror r8 @ │ │ │ │ + andcs pc, r1, r3, ror r8 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd87f0 │ │ │ │ - usad8 r4, sp, fp │ │ │ │ - addeq r7, r7, r0, lsl #9 │ │ │ │ - addeq r7, r7, r4, asr r4 │ │ │ │ - addeq r7, r7, sl, lsr r4 │ │ │ │ + str pc, [r4, r1, lsr #22] │ │ │ │ + addeq r7, r7, r4, lsr #9 │ │ │ │ + addeq r7, r7, r8, ror r4 │ │ │ │ + addeq r7, r7, lr, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ @@ -139816,101 +139807,101 @@ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adchi pc, sp, r0 │ │ │ │ ldrdvs pc, [r8], r7 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r0 @ │ │ │ │ cdpcs 1, 0, cr13, cr0, cr8, {0} │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xaa488 │ │ │ │ + blcs 0xaa464 │ │ │ │ addshi pc, pc, r0, asr #32 │ │ │ │ ldrdne pc, [r8], #135 @ 0x87 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r0, r0, r8 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0xd4d2c │ │ │ │ + beq 0xd4d08 │ │ │ │ andsge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d78092 │ │ │ │ - bls 0x4a4eb4 │ │ │ │ - beq 0x115014 │ │ │ │ + bls 0x4a4e90 │ │ │ │ + beq 0x114ff0 │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - blx 0xff454e4a │ │ │ │ + blx 0xff1d4e26 │ │ │ │ @ instruction: 0xf08a4681 │ │ │ │ - andls pc, r1, fp, asr #23 │ │ │ │ - blx 0xff2d4e56 │ │ │ │ + andls pc, r1, r1, asr #23 │ │ │ │ + blx 0xff054e32 │ │ │ │ @ instruction: 0xf08a4680 │ │ │ │ - @ instruction: 0xf640fc2d │ │ │ │ + @ instruction: 0xf640fc23 │ │ │ │ ldmdavs r9!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08e9005 │ │ │ │ - @ instruction: 0xf8d7fd49 │ │ │ │ + @ instruction: 0xf8d7fd3f │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -r3, lsr #26 @ │ │ │ │ + @ instruction: 0x4659fd3b │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [r6], #576 @ 0x240 │ │ │ │ + stc2 0, cr15, [ip], #576 @ 0x240 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - ldc2 7, cr15, [r8, #-856] @ 0xfffffca8 │ │ │ │ + ldc2 7, cr15, [r0, #-856]! @ 0xfffffca8 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0909801 │ │ │ │ - strls pc, [r0], -fp, lsr #25 │ │ │ │ - blcs 0xbf87c │ │ │ │ - blls 0x20d16c │ │ │ │ - bls 0xea59c │ │ │ │ + strls pc, [r0], -r1, lsr #25 │ │ │ │ + blcs 0xbf858 │ │ │ │ + blls 0x20d148 │ │ │ │ + bls 0xea578 │ │ │ │ cdpls 6, 0, cr4, cr2, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -r3, lsl #26 @ │ │ │ │ + @ instruction: 0x4659fd1b │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [r2, #-576] @ 0xfffffdc0 │ │ │ │ - blcs 0xbf898 │ │ │ │ - blcc 0x10cd74 │ │ │ │ - bl 0x33d8a0 │ │ │ │ + ldc2l 0, cr15, [r8], #576 @ 0x240 │ │ │ │ + blcs 0xbf874 │ │ │ │ + blcc 0x10cd50 │ │ │ │ + bl 0x33d87c │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d60402 │ │ │ │ - ldrbmi pc, [r9], -fp, ror #25 @ │ │ │ │ + ldrbmi pc, [r9], -r3, lsl #26 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr], #-576 @ 0xfffffdc0 │ │ │ │ - blcs 0xbf8d8 │ │ │ │ - bls 0x4cd00c │ │ │ │ + ldc2l 0, cr15, [r4], #-576 @ 0xfffffdc0 │ │ │ │ + blcs 0xbf8b4 │ │ │ │ + bls 0x4ccfe8 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - ldc2l 7, cr15, [r8], {214} @ 0xd6 │ │ │ │ + ldc2l 7, cr15, [r0], #856 @ 0x358 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0909801 │ │ │ │ - blls 0x197e98 │ │ │ │ + blls 0x197e4c │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - stc2l 7, cr15, [sl], {214} @ 0xd6 │ │ │ │ + stc2l 7, cr15, [r2], #856 @ 0x358 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904640 │ │ │ │ - sbfx pc, sp, #24, #21 │ │ │ │ + sbfx pc, r3, #24, #21 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ shsub8mi r8, r8, r0 │ │ │ │ - blx 0x12d6d14 │ │ │ │ + blx 0x13d6cf0 │ │ │ │ @ instruction: 0x461ee75f │ │ │ │ movwls r4, #18074 @ 0x469a │ │ │ │ svclt 0x0000e774 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -139934,93 +139925,93 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r8, r0 │ │ │ │ - blx 0x2d6d94 │ │ │ │ + blx 0x3d6d70 │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c34628 │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xaa7b4 │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xaa790 │ │ │ │ @ instruction: 0xf895d15a │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3f304c │ │ │ │ + blcs 0x3f3028 │ │ │ │ @ instruction: 0xf08ad05b │ │ │ │ - @ instruction: 0x2e00fafb │ │ │ │ + @ instruction: 0x2e00faf1 │ │ │ │ stclle 6, cr4, [r2, #-516] @ 0xfffffdfc │ │ │ │ - beq 0xffcd56ec │ │ │ │ - bcs 0xfe6158d4 │ │ │ │ + beq 0xffcd56c8 │ │ │ │ + bcs 0xfe6158b0 │ │ │ │ @ instruction: 0xf04f2700 │ │ │ │ ands r0, lr, r2, ror #23 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xad6d0a │ │ │ │ + blx 0x7d6ce6 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r0, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - mcrr2 7, 13, pc, r8, cr6 @ │ │ │ │ + stc2l 7, cr15, [r0], #-856 @ 0xfffffca8 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - andcs pc, r4, #18176 @ 0x4700 │ │ │ │ + andcs pc, r4, #15616 @ 0x3d00 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08e3701 │ │ │ │ - adcsmi pc, lr, #23808 @ 0x5d00 │ │ │ │ + adcsmi pc, lr, #21248 @ 0x5300 │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r1, r6, r9, sl, lr} │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - ldc2 7, cr15, [r0], #-856 @ 0xfffffca8 │ │ │ │ + mcrr2 7, 13, pc, r8, cr6 @ │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - @ instruction: 0xf8cdfbc3 │ │ │ │ + @ instruction: 0xf8cdfbb9 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - stc2l 7, cr15, [r4, #-792] @ 0xfffffce8 │ │ │ │ + ldc2 7, cr15, [r8, #-792]! @ 0xfffffce8 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0x656d72 │ │ │ │ + blx 0x356d4e │ │ │ │ @ instruction: 0xf7c54628 │ │ │ │ - str pc, [r2, r3, asr #31] │ │ │ │ + @ instruction: 0xe782ffb7 │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - stc2 0, cr15, [ip], #-568 @ 0xfffffdc8 │ │ │ │ + stc2 0, cr15, [r2], #-568 @ 0xfffffdc8 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe788f9b3 │ │ │ │ + str pc, [r8, r9, lsr #19] │ │ │ │ @ instruction: 0x464100b2 │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - stc2 0, cr15, [sl], {142} @ 0x8e │ │ │ │ + stc2 0, cr15, [r0], {142} @ 0x8e │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq r7, r7, sl, asr #1 │ │ │ │ + addeq r7, r7, lr, ror #1 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r4, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebf00d8 │ │ │ │ + bl 0xfebf00b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r1], sl, lsl #16 │ │ │ │ @ instruction: 0xf8d0d44c │ │ │ │ vmla.i , , d0[2] │ │ │ │ @@ -140029,146 +140020,146 @@ │ │ │ │ orrlt pc, r8, #16384 @ 0x4000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe1d5144 │ │ │ │ + blx 0x1f55120 │ │ │ │ @ instruction: 0x46056837 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - blx 0xfedd6e82 │ │ │ │ + blx 0xff3d6e5e │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf08afde9 │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08afddf │ │ │ │ + ldmdavs r1!, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08e4607 │ │ │ │ - strbmi pc, [r0], -r7, asr #23 @ │ │ │ │ - cdp2 0, 15, cr15, cr4, cr10, {4} │ │ │ │ - blcs 0x2731d8 │ │ │ │ + @ instruction: 0x4640fbbd │ │ │ │ + cdp2 0, 14, cr15, cr10, cr10, {4} │ │ │ │ + blcs 0x2731b4 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0x23b9a591 │ │ │ │ - @ instruction: 0xf928f7fd │ │ │ │ + @ instruction: 0xf92cf7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blmi 0x173975c │ │ │ │ + blmi 0x1739738 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71acf649 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ andls r4, r0, pc, lsl r4 │ │ │ │ strls r4, [r1, -fp, lsr #8] │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf956f08b │ │ │ │ + @ instruction: 0xf94cf08b │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - strmi pc, [r2], -r3, ror #22 │ │ │ │ + @ instruction: 0x4602fb7b │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - mrc2 0, 1, pc, cr8, cr0, {4} │ │ │ │ - blmi 0x13d2ef0 │ │ │ │ + mcr2 0, 1, pc, cr14, cr0, {4} @ │ │ │ │ + blmi 0x13d2ecc │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98fec │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98fc8 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf938f08b │ │ │ │ - blmi 0x1192f80 │ │ │ │ + @ instruction: 0xf92ef08b │ │ │ │ + blmi 0x1192f5c │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrne pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99014 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98ff0 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf924f08b │ │ │ │ - blmi 0xf52f58 │ │ │ │ + @ instruction: 0xf91af08b │ │ │ │ + blmi 0xf52f34 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9903c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99018 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf910f08b │ │ │ │ - blmi 0xd12f30 │ │ │ │ + @ instruction: 0xf906f08b │ │ │ │ + blmi 0xd12f0c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpeq r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99064 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99040 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8fcf08b │ │ │ │ - blmi 0xad2f08 │ │ │ │ + @ instruction: 0xf8f2f08b │ │ │ │ + blmi 0xad2ee4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x11bcf24a │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9908c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99068 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8e8f08b │ │ │ │ - blmi 0x892ee0 │ │ │ │ + @ instruction: 0xf8def08b │ │ │ │ + blmi 0x892ebc │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x990b4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99090 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8d4f08b │ │ │ │ - blmi 0x652eb8 │ │ │ │ + @ instruction: 0xf8caf08b │ │ │ │ + blmi 0x652e94 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x990dc │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x990b8 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8c0f08b │ │ │ │ + @ instruction: 0xf8b6f08b │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - cmnpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x14d578c │ │ │ │ - @ instruction: 0x00876fb0 │ │ │ │ - addeq r6, r7, r4, ror pc │ │ │ │ - addeq r6, r7, ip, asr #30 │ │ │ │ - addeq r6, r7, r4, lsr #30 │ │ │ │ - strdeq r6, [r7], ip │ │ │ │ + blx 0x1255768 │ │ │ │ ldrdeq r6, [r7], r4 │ │ │ │ - addeq r6, r7, ip, lsr #29 │ │ │ │ - addeq r6, r7, r4, lsl #29 │ │ │ │ - eorseq sl, r3, r4, lsl #13 │ │ │ │ + umulleq r6, r7, r8, pc @ │ │ │ │ + addeq r6, r7, r0, ror pc │ │ │ │ + addeq r6, r7, r8, asr #30 │ │ │ │ + addeq r6, r7, r0, lsr #30 │ │ │ │ + strdeq r6, [r7], r8 │ │ │ │ + ldrdeq r6, [r7], r0 │ │ │ │ + addeq r6, r7, r8, lsr #29 │ │ │ │ + eorseq sl, r3, r4, asr #12 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -140183,149 +140174,149 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d7, d1 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ bfieq r2, r5, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf08a0810 │ │ │ │ - stmdavs pc!, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdavs pc!, {r0, r1, r4, r8, fp, ip, sp, lr, pc} @ │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r9], -r1, lsl #21 @ │ │ │ │ + @ instruction: 0x4639fa99 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x5d53d8 │ │ │ │ - @ instruction: 0xf978f08a │ │ │ │ + blx 0x3553b4 │ │ │ │ + @ instruction: 0xf96ef08a │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - blx 0xfe5d53e0 │ │ │ │ + blx 0xfe3553bc │ │ │ │ @ instruction: 0xf08a4640 │ │ │ │ - stmiavs r3!, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x991f8 │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x991d4 │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0x10d7168 │ │ │ │ + blx 0x16d7144 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - andcs pc, r1, pc, lsr sl @ │ │ │ │ + andcs pc, r1, r5, lsr sl @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldrb pc, [r6, fp, lsl #16] @ │ │ │ │ + ldrb pc, [r6, r1, lsl #16] @ │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe7c2fff7 │ │ │ │ + strb pc, [r2, sp, ror #31] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - str pc, [lr, r3, ror #31]! │ │ │ │ + sbfx pc, r9, #31, #15 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldr pc, [sl, pc, asr #31] │ │ │ │ + ldr pc, [sl, r5, asr #31] │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe786ffbb │ │ │ │ + @ instruction: 0xe786ffb1 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldrb pc, [r2, -r7, lsr #31]! @ │ │ │ │ + @ instruction: 0xe772ff9d │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe75eff93 │ │ │ │ + ldrb pc, [lr, -r9, lsl #31] @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x35980c │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x3597e8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1a2427a │ │ │ │ - svclt 0x0000f923 │ │ │ │ - addeq r6, r7, sl, ror #26 │ │ │ │ - addeq r6, r7, sl, lsl sp │ │ │ │ - strdeq r6, [r7], r2 │ │ │ │ - addeq r6, r7, sl, asr #25 │ │ │ │ - addeq r6, r7, r2, lsr #25 │ │ │ │ - addeq r6, r7, sl, ror ip │ │ │ │ - addeq r6, r7, r2, asr ip │ │ │ │ - addeq r6, r7, sl, lsr #24 │ │ │ │ - mlaseq r3, r8, r6, sl │ │ │ │ + svclt 0x0000f919 │ │ │ │ + addeq r6, r7, lr, lsl #27 │ │ │ │ + addeq r6, r7, lr, lsr sp │ │ │ │ + addeq r6, r7, r6, lsl sp │ │ │ │ + addeq r6, r7, lr, ror #25 │ │ │ │ + addeq r6, r7, r6, asr #25 │ │ │ │ + umulleq r6, r7, lr, ip │ │ │ │ + addeq r6, r7, r6, ror ip │ │ │ │ + addeq r6, r7, lr, asr #24 │ │ │ │ + eorseq sl, r3, r8, asr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe56abcc │ │ │ │ + blvs 0xfe56aba8 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 3, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d03e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, asr #32 │ │ │ │ @@ -140333,318 +140324,318 @@ │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xfff0f089 │ │ │ │ + @ instruction: 0xffe6f089 │ │ │ │ strmi r6, [r6], -pc, lsr #16 │ │ │ │ andcs r6, r0, r1, lsr #16 │ │ │ │ - @ instruction: 0xf954f7d6 │ │ │ │ + @ instruction: 0xf96cf7d6 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0904630 │ │ │ │ - @ instruction: 0xf08af8e7 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08af8dd │ │ │ │ + stmdavs r9!, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08e4607 │ │ │ │ - strbmi pc, [r0], -r7, ror #18 @ │ │ │ │ - ldc2 0, cr15, [r4], {138} @ 0x8a │ │ │ │ - blcs 0x273698 │ │ │ │ + @ instruction: 0x4640f95d │ │ │ │ + stc2 0, cr15, [sl], {138} @ 0x8a │ │ │ │ + blcs 0x273674 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ adcscs sl, r9, #608174080 @ 0x24400000 │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r0, {r1, r9, fp, sp}^ │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc81f0 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2001d1be │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5a │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x99470 │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x9944c │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf904f7d6 │ │ │ │ + @ instruction: 0xf91cf7d6 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - andcs pc, r1, r3, lsl #18 │ │ │ │ - blmi 0x13d33f0 │ │ │ │ + strdcs pc, [r1], -r9 │ │ │ │ + blmi 0x13d33cc │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnsvc pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x994ac │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99488 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 13, cr15, cr8, cr10, {4} │ │ │ │ - blmi 0x119343c │ │ │ │ + cdp2 0, 12, cr15, cr14, cr10, {4} │ │ │ │ + blmi 0x1193418 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x994d4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x994b0 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 12, cr15, cr4, cr10, {4} │ │ │ │ - blmi 0xf53414 │ │ │ │ + cdp2 0, 11, cr15, cr10, cr10, {4} │ │ │ │ + blmi 0xf533f0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpvc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x994fc │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x994d8 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 11, cr15, cr0, cr10, {4} │ │ │ │ - blmi 0xd133ec │ │ │ │ + cdp2 0, 10, cr15, cr6, cr10, {4} │ │ │ │ + blmi 0xd133c8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrvs (UNDEF: 104), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99524 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99500 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 9, cr15, cr12, cr10, {4} │ │ │ │ - blmi 0xad33c4 │ │ │ │ + cdp2 0, 9, cr15, cr2, cr10, {4} │ │ │ │ + blmi 0xad33a0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, ip, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9954c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99528 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 8, cr15, cr8, cr10, {4} │ │ │ │ - blmi 0x89339c │ │ │ │ + cdp2 0, 7, cr15, cr14, cr10, {4} │ │ │ │ + blmi 0x893378 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99574 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99550 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 7, cr15, cr4, cr10, {4} │ │ │ │ - blmi 0x653374 │ │ │ │ + cdp2 0, 6, cr15, cr10, cr10, {4} │ │ │ │ + blmi 0x653350 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9959c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99578 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 6, cr15, cr0, cr10, {4} │ │ │ │ + cdp2 0, 5, cr15, cr6, cr10, {4} │ │ │ │ andcs lr, r0, r7, ror #14 │ │ │ │ - cmnpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ submi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xfff0f1a1 │ │ │ │ - strdeq r6, [r7], r2 │ │ │ │ - @ instruction: 0x00876ab4 │ │ │ │ - addeq r6, r7, ip, lsl #21 │ │ │ │ - addeq r6, r7, r4, ror #20 │ │ │ │ - addeq r6, r7, ip, lsr sl │ │ │ │ - addeq r6, r7, r4, lsl sl │ │ │ │ - addeq r6, r7, ip, ror #19 │ │ │ │ - addeq r6, r7, r4, asr #19 │ │ │ │ - eorseq sl, r3, ip, lsr #13 │ │ │ │ + @ instruction: 0xffe6f1a1 │ │ │ │ + addeq r6, r7, r6, lsl fp │ │ │ │ + ldrdeq r6, [r7], r8 │ │ │ │ + @ instruction: 0x00876ab0 │ │ │ │ + addeq r6, r7, r8, lsl #21 │ │ │ │ + addeq r6, r7, r0, ror #20 │ │ │ │ + addeq r6, r7, r8, lsr sl │ │ │ │ + addeq r6, r7, r0, lsl sl │ │ │ │ + addeq r6, r7, r8, ror #19 │ │ │ │ + eorseq sl, r3, ip, ror #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ addlt r4, r5, ip, lsl r6 │ │ │ │ mcrls 12, 0, r6, cr14, cr3, {4} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ mcrcs 0, 0, r8, cr3, cr6, {5} │ │ │ │ addshi pc, sp, r0 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ vqadd.s8 d24, d26, d28 │ │ │ │ - vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ strmi r0, [fp], #-819 @ 0xfffffccd │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ @ instruction: 0x7070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, fp, r0, r8 │ │ │ │ stc2l 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ vhadd.s8 q12, , q8 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640ff1d │ │ │ │ + @ instruction: 0xf640ff13 │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - @ instruction: 0xf838f08e │ │ │ │ + @ instruction: 0xf82ef08e │ │ │ │ vmax.f32 d2, d0, d5 │ │ │ │ @ instruction: 0xf64c80e7 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ mrc 3, 0, r0, cr13, cr3, {1} │ │ │ │ ldclpl 15, cr11, [r8, #448] @ 0x1c0 │ │ │ │ - blx 0x17d58a2 │ │ │ │ + blx 0x155587e │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - blmi 0x1dd90fc │ │ │ │ + blmi 0x1dd90b0 │ │ │ │ ldrbtmi r4, [fp], #-1543 @ 0xfffff9f9 │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x121698 │ │ │ │ + bl 0x121674 │ │ │ │ vcgt.s8 d16, d8, d8 │ │ │ │ vmul.i d21, d16, d0[5] │ │ │ │ - bl 0x11b8e8 │ │ │ │ + bl 0x11b8c4 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ strbmi r4, [r1], -r2, lsl #8 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ - ldc2 0, cr15, [r6, #552]! @ 0x228 │ │ │ │ + stc2 0, cr15, [ip, #552]! @ 0x228 │ │ │ │ rsbsle r2, sp, r3, lsl #28 │ │ │ │ - cdp2 0, 8, cr15, cr6, cr9, {4} │ │ │ │ + cdp2 0, 7, cr15, cr12, cr9, {4} │ │ │ │ @ instruction: 0xf0899002 │ │ │ │ - @ instruction: 0xf8dafe83 │ │ │ │ + @ instruction: 0xf8dafe79 │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d59203 │ │ │ │ - strmi pc, [r2], -r5, ror #31 │ │ │ │ + @ instruction: 0x4602fffd │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ - @ instruction: 0xff78f08f │ │ │ │ + @ instruction: 0xff6ef08f │ │ │ │ vmlscs.f64 d4, d1, d16 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, fp, asr r8 @ │ │ │ │ - bl 0x1002e8 │ │ │ │ + bl 0x1002c4 │ │ │ │ strmi r0, [fp], #-517 @ 0xfffffdfb │ │ │ │ tstls r0, r9, asr #8 │ │ │ │ @ instruction: 0xf647bf0b │ │ │ │ @ instruction: 0xf647218c │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ vsra.s64 d16, d4, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - stc2 0, cr15, [sl, #552] @ 0x228 │ │ │ │ + stc2 0, cr15, [r0, #552] @ 0x228 │ │ │ │ @ instruction: 0xf8da4621 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - @ instruction: 0xffc2f7d5 │ │ │ │ + @ instruction: 0xffdaf7d5 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4628 │ │ │ │ - blmi 0x14d961c │ │ │ │ + blmi 0x14d95d0 │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, fp, asr r8 @ │ │ │ │ strbmi r1, [ip], #-2531 @ 0xfffff61d │ │ │ │ strls r4, [r0], #-1562 @ 0xfffff9e6 │ │ │ │ - stc2l 0, cr15, [lr, #-552]! @ 0xfffffdd8 │ │ │ │ + stc2l 0, cr15, [r4, #-552]! @ 0xfffffdd8 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldcvs 15, cr8, [r2], {240} @ 0xf0 │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf012d008 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ - b 0x12054d8 │ │ │ │ + b 0x12054b4 │ │ │ │ ldrbeq r0, [r2], r4, lsl #4 │ │ │ │ svcge 0x0059f57f │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ - blvs 0xfe5934e4 │ │ │ │ + ldc2 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ + blvs 0xfe5934c0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr3 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x003bf47f │ │ │ │ @ instruction: 0xe7e04618 │ │ │ │ - cdp2 0, 3, cr15, cr12, cr9, {4} │ │ │ │ + cdp2 0, 3, cr15, cr2, cr9, {4} │ │ │ │ @ instruction: 0xf0894606 │ │ │ │ - @ instruction: 0xf8dafe39 │ │ │ │ + @ instruction: 0xf8dafe2f │ │ │ │ strtmi r3, [r9], -r0 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d59302 │ │ │ │ - stmdbls r2, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf99cf090 │ │ │ │ + @ instruction: 0xf992f090 │ │ │ │ @ instruction: 0xf6474b23 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x1217ec │ │ │ │ + bl 0x1217c8 │ │ │ │ andls r0, r0, r9 │ │ │ │ strtmi r1, [sl], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0x4621fd13 │ │ │ │ + strtmi pc, [r1], -r9, lsl #26 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - strmi pc, [r2], -fp, asr #30 │ │ │ │ + strmi pc, [r2], -r3, ror #30 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x8d5a44 │ │ │ │ + blx 0x655a20 │ │ │ │ vabd.s8 d30, d23, d7 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640fe3d │ │ │ │ + @ instruction: 0xf640fe33 │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - @ instruction: 0xff58f08d │ │ │ │ + @ instruction: 0xff4ef08d │ │ │ │ @ instruction: 0xf892e71e │ │ │ │ @ instruction: 0xf0022047 │ │ │ │ - bcs 0x11a068 │ │ │ │ + bcs 0x11a044 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr5, cr15, {1} │ │ │ │ @ instruction: 0xe79a4618 │ │ │ │ - cmppvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvc pc, ip, r5, asr #4 │ │ │ │ + rsbsvc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ @ instruction: 0xf1d91287 │ │ │ │ - svclt 0x0000f93b │ │ │ │ - ldrdeq r6, [r7], r6 @ │ │ │ │ - addeq r6, r7, r4, lsl #17 │ │ │ │ - addeq r6, r7, r4, lsr r8 │ │ │ │ - addeq r6, r7, r2, lsl #15 │ │ │ │ - eorseq sl, r3, r4, asr #13 │ │ │ │ + svclt 0x0000f92d │ │ │ │ + strdeq r6, [r7], sl │ │ │ │ + addeq r6, r7, r8, lsr #17 │ │ │ │ + addeq r6, r7, r8, asr r8 │ │ │ │ + addeq r6, r7, r6, lsr #15 │ │ │ │ + eorseq sl, r3, r4, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ umaalcs pc, r4, sp, r8 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adcshi pc, r8, r0 │ │ │ │ andeq pc, lr, r3, lsl r0 @ │ │ │ │ - bls 0x4cdcac │ │ │ │ + bls 0x4cdc88 │ │ │ │ @ instruction: 0x4322432a │ │ │ │ @ instruction: 0xf10006d2 │ │ │ │ @ instruction: 0xf8d780af │ │ │ │ @ instruction: 0xf01360a8 │ │ │ │ tstle r8, r0, ror r0 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d780a7 │ │ │ │ @@ -140660,108 +140651,108 @@ │ │ │ │ mcrcs 0, 0, r8, cr0, cr2, {4} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-64] @ 0xffffffc0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ addshi pc, r4, r0 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - b 0x1480138 │ │ │ │ + b 0x1480114 │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ vcgt.s8 d25, d7, d4 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0892795 │ │ │ │ - strmi pc, [r1], r7, lsl #27 │ │ │ │ - stc2 0, cr15, [r4, #548] @ 0x224 │ │ │ │ + @ instruction: 0x4681fd7d │ │ │ │ + ldc2l 0, cr15, [sl, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0xf0899001 │ │ │ │ - strmi pc, [r0], r1, lsl #27 │ │ │ │ - ldc2 0, cr15, [r2, #548]! @ 0x224 │ │ │ │ + @ instruction: 0x4680fd77 │ │ │ │ + stc2 0, cr15, [r8, #548]! @ 0x224 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - cdp2 0, 12, cr15, cr14, cr13, {4} │ │ │ │ + cdp2 0, 12, cr15, cr4, cr13, {4} │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - mcr2 7, 5, pc, cr8, cr5, {6} @ │ │ │ │ + mcr2 7, 6, pc, cr0, cr5, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - @ instruction: 0xf8d7f8dd │ │ │ │ + @ instruction: 0xf8d7f8d3 │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4659fe9d │ │ │ │ + @ instruction: 0x4659feb5 │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8d2f090 │ │ │ │ - blls 0x17f164 │ │ │ │ + @ instruction: 0xf8c8f090 │ │ │ │ + blls 0x17f140 │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r2, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - mcr2 7, 4, pc, cr8, cr5, {6} @ │ │ │ │ + mcr2 7, 5, pc, cr0, cr5, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904640 │ │ │ │ - blls 0xd7f00 │ │ │ │ + blls 0xd7eb4 │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x31ada8 │ │ │ │ + bl 0x31ad84 │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - mrc2 7, 3, pc, cr0, cr5, {6} │ │ │ │ + mcr2 7, 4, pc, cr8, cr5, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - blls 0x1d7c50 │ │ │ │ + blls 0x1d7c04 │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7d54611 │ │ │ │ - @ instruction: 0x4659fe5d │ │ │ │ + @ instruction: 0x4659fe75 │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf892f090 │ │ │ │ - blcs 0xc05f0 │ │ │ │ + @ instruction: 0xf888f090 │ │ │ │ + blcs 0xc05cc │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrbmi pc, [r9], -pc, asr #28 @ │ │ │ │ + ldrbmi pc, [r9], -r7, ror #28 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf884f090 │ │ │ │ + @ instruction: 0xf87af090 │ │ │ │ @ instruction: 0x2001e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - ldrb pc, [sp, -sp, asr #23] @ │ │ │ │ + smmls sp, r1, fp, pc @ │ │ │ │ @ instruction: 0x469a461e │ │ │ │ ldrb r9, [r4, -r4, lsl #6]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ - blvs 0xfe32b4a8 │ │ │ │ + blvs 0xfe32b484 │ │ │ │ mlasge r4, sp, r8, pc @ │ │ │ │ rsbsvs pc, r0, #301989888 @ 0x12000000 │ │ │ │ mcrrvs 0, 1, sp, sl, cr13 │ │ │ │ rsbseq pc, r0, #301989888 @ 0x12000000 │ │ │ │ @ instruction: 0xf8d0d01f │ │ │ │ - bllt 0xb21cf4 │ │ │ │ + bllt 0xb21cd0 │ │ │ │ ldrdvs pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf8d0b9ce │ │ │ │ vmla.i , , d0[2] │ │ │ │ teqlt r1, #64, 2 │ │ │ │ @ instruction: 0xf7fd4631 │ │ │ │ - bllt 0xcd8798 │ │ │ │ + bllt 0xcd8774 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8918ff0 │ │ │ │ @ instruction: 0xf0011047 │ │ │ │ @@ -140772,139 +140763,139 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q4 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf0892695 │ │ │ │ - sxtab16mi pc, r0, fp, ror #24 @ │ │ │ │ - ldc2l 0, cr15, [r8], #-548 @ 0xfffffddc │ │ │ │ + sxtab16mi pc, r0, r1, ror #24 @ │ │ │ │ + stc2l 0, cr15, [lr], #-548 @ 0xfffffddc │ │ │ │ @ instruction: 0xf0894681 │ │ │ │ - @ instruction: 0x4607fc75 │ │ │ │ - ldc2l 0, cr15, [sl], {137} @ 0x89 │ │ │ │ + strmi pc, [r7], -fp, ror #24 │ │ │ │ + ldc2l 0, cr15, [r0], {137} @ 0x89 │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r1, r1, lsr r8 │ │ │ │ - ldc2l 0, cr15, [r6, #564]! @ 0x234 │ │ │ │ + stc2l 0, cr15, [ip, #564]! @ 0x234 │ │ │ │ @ instruction: 0xf8d64659 │ │ │ │ andcs fp, r0, r0 │ │ │ │ - ldc2l 7, cr15, [r0, #852] @ 0x354 │ │ │ │ + stc2l 7, cr15, [r8, #852]! @ 0x354 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0xf8d6fd1b │ │ │ │ + @ instruction: 0xf8d6fd11 │ │ │ │ stmdbls ip, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -r5, asr #27 @ │ │ │ │ + @ instruction: 0x4659fddd │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [r0, #-572] @ 0xfffffdc4 │ │ │ │ + stc2 0, cr15, [r6, #-572] @ 0xfffffdc4 │ │ │ │ svceq 0x0000f1ba │ │ │ │ strbmi sp, [sl], -pc, lsl #2 │ │ │ │ strbmi r9, [r1], -r1, lsl #22 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4602fdb3 │ │ │ │ + strmi pc, [r2], -fp, asr #27 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r2, #572]! @ 0x23c │ │ │ │ + stc2 0, cr15, [r8, #572]! @ 0x23c │ │ │ │ @ instruction: 0xf8d6e79a │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -r7, lsr #27 @ │ │ │ │ + @ instruction: 0x4659fdbf │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r2], #572 @ 0x23c │ │ │ │ + stc2l 0, cr15, [r8], #572 @ 0x23c │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-80] @ 0xffffffb0 │ │ │ │ ldrmi fp, [fp], r7, lsl #1 │ │ │ │ ldcls 12, cr6, [r1, #-588] @ 0xfffffdb4 │ │ │ │ mvneq pc, #19 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ stccs 0, cr8, [r1, #-644] @ 0xfffffd7c │ │ │ │ sbchi pc, r1, r0 │ │ │ │ - cmppvs r0, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + tstpvs r0, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d0440b │ │ │ │ @ instruction: 0xf89310c8 │ │ │ │ vmvn.i32 q11, #144 @ 0x00000090 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ adchi pc, r6, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r1, #-508] @ 0xfffffe04 │ │ │ │ adcshi pc, r5, r0 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [sl], #-548 @ 0xfffffddc │ │ │ │ + stc2l 0, cr15, [r0], #-548 @ 0xfffffddc │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf08d1000 │ │ │ │ - andcs pc, r0, r5, lsl #27 │ │ │ │ - @ instruction: 0xf8b2f08a │ │ │ │ + andcs pc, r0, fp, ror sp @ │ │ │ │ + @ instruction: 0xf8a8f08a │ │ │ │ andls r2, r3, r5, lsl #28 │ │ │ │ rscshi pc, sp, r0, lsl #4 │ │ │ │ - orrvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + movtvc pc, #50764 @ 0xc64c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svcls 0x0070ee1d │ │ │ │ @ instruction: 0xf08a5d98 │ │ │ │ - strmi pc, [r6], -r5, lsr #17 │ │ │ │ - blx 0xffad5e12 │ │ │ │ + @ instruction: 0x4606f89b │ │ │ │ + blx 0xff855dee │ │ │ │ @ instruction: 0x46824b7e │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ ldmibne r1, {r2, r4, r7, r9, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x155e3a │ │ │ │ + blx 0xffed5e14 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ @ instruction: 0xf089808e │ │ │ │ - ldrdls pc, [r4], -r1 │ │ │ │ - blx 0xff455e46 │ │ │ │ + andls pc, r4, r7, asr #23 │ │ │ │ + blx 0xff1d5e22 │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ pkhtbmi r4, r3, r9, asr #12 │ │ │ │ andls r2, r5, #0 │ │ │ │ - ldc2 7, cr15, [r0, #-852]! @ 0xfffffcac │ │ │ │ + stc2l 7, cr15, [r8, #-852] @ 0xfffffcac │ │ │ │ ldmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf08f0104 │ │ │ │ - blmi 0x1bd8f48 │ │ │ │ + blmi 0x1bd8efc │ │ │ │ stmdals r3, {r0, r8, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ andeq lr, fp, #1024 @ 0x400 │ │ │ │ ldrtmi r4, [r9], #-1035 @ 0xfffffbf5 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ stccs 0, cr13, [r0], {73} @ 0x49 │ │ │ │ addshi pc, pc, r0 │ │ │ │ tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xf8d8faff │ │ │ │ + @ instruction: 0xf8d8faf5 │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d59910 │ │ │ │ - strtmi pc, [r1], -fp, lsl #26 │ │ │ │ + strtmi pc, [r1], -r3, lsr #26 │ │ │ │ ldrbmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [sl, #-572] @ 0xfffffdc4 │ │ │ │ + stc2 0, cr15, [r0, #-572] @ 0xfffffdc4 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ @ instruction: 0x461a4417 │ │ │ │ @ instruction: 0xf08a9700 │ │ │ │ - @ instruction: 0x2001fab7 │ │ │ │ + andcs pc, r1, sp, lsr #21 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf4126c12 │ │ │ │ tstle r8, r0, ror r3 │ │ │ │ @@ -140913,83 +140904,83 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf0128ff0 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ @ instruction: 0xf01baf51 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strb sl, [sp, sp, asr #30]! │ │ │ │ - blx 0x1957cdc │ │ │ │ + blx 0x1a57cb8 │ │ │ │ stccs 7, cr14, [r0], {89} @ 0x59 │ │ │ │ @ instruction: 0xf649d065 │ │ │ │ vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfee55f28 │ │ │ │ - blvs 0xfe593bd8 │ │ │ │ + blx 0xfebd5f04 │ │ │ │ + blvs 0xfe593bb4 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x0036f47f │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0892895 │ │ │ │ - @ instruction: 0xf640fbb5 │ │ │ │ + @ instruction: 0xf640fbab │ │ │ │ strmi r7, [r7], -ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - ldc2l 0, cr15, [r0], {141} @ 0x8d │ │ │ │ + stc2l 0, cr15, [r6], {141} @ 0x8d │ │ │ │ @ instruction: 0xf089e749 │ │ │ │ - andls pc, r4, r7, ror fp @ │ │ │ │ - blx 0x1dd5f62 │ │ │ │ + andls pc, r4, sp, ror #22 │ │ │ │ + blx 0x1b55f3e │ │ │ │ @ instruction: 0xf0894605 │ │ │ │ - @ instruction: 0xf8d8fb3d │ │ │ │ + @ instruction: 0xf8d8fb33 │ │ │ │ ldrbmi r2, [r9], -r0 │ │ │ │ andcs r4, r1, r3, lsl #13 │ │ │ │ @ instruction: 0xf7d59205 │ │ │ │ - @ instruction: 0x4602fc9f │ │ │ │ + @ instruction: 0x4602fcb7 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ - cdp2 0, 13, cr15, cr4, cr15, {4} │ │ │ │ + cdp2 0, 12, cr15, cr10, cr15, {4} │ │ │ │ stmdals r3, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ strmi r1, [fp], #-2378 @ 0xfffff6b6 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ bicslt r0, r4, r0, lsl #2 │ │ │ │ mvnsvc pc, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0x4629fa73 │ │ │ │ + strtmi pc, [r9], -r9, ror #20 │ │ │ │ @ instruction: 0xf0924658 │ │ │ │ - strb pc, [lr, -r1, ror #27]! @ │ │ │ │ + @ instruction: 0xe76efdd7 │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3, {r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf649e6f0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0x18d5fd4 │ │ │ │ + blx 0x1655fb0 │ │ │ │ vaba.s8 q15, , │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0x16d5fe4 │ │ │ │ + blx 0x1455fc0 │ │ │ │ @ instruction: 0xf649e7e3 │ │ │ │ vsra.s64 d21, d12, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0x14d5ff4 │ │ │ │ + blx 0x1255fd0 │ │ │ │ @ instruction: 0xf64de74f │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ - blmi 0x219e98 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + blmi 0x219e74 │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ - mcr2 1, 3, pc, cr14, cr8, {6} @ │ │ │ │ - addeq r6, r7, r8, ror #6 │ │ │ │ - addeq r6, r7, r8, lsl r3 │ │ │ │ - addeq r6, r7, r8, asr #5 │ │ │ │ - strdeq r6, [r7], r8 │ │ │ │ - eorseq sl, r3, r4, asr #13 │ │ │ │ + mcr2 1, 3, pc, cr0, cr8, {6} @ │ │ │ │ + addeq r6, r7, ip, lsl #7 │ │ │ │ + addeq r6, r7, ip, lsr r3 │ │ │ │ + addeq r6, r7, ip, ror #5 │ │ │ │ + addeq r6, r7, ip, lsl r2 │ │ │ │ + eorseq sl, r3, r4, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-556] @ 0xfffffdd4 │ │ │ │ stcvs 0, cr11, [sl], {135} @ 0x87 │ │ │ │ rscseq pc, r0, #18 │ │ │ │ @@ -141003,196 +140994,196 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlabbcs r0, r2, r0, r8 │ │ │ │ @ instruction: 0xf95ef7fd │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 0, cr2, [r3], {-0} │ │ │ │ addhi pc, r6, r0 │ │ │ │ - @ instruction: 0xff6ef089 │ │ │ │ + @ instruction: 0xff64f089 │ │ │ │ @ instruction: 0xf0899003 │ │ │ │ - @ instruction: 0x4681fab1 │ │ │ │ - blx 0xfec56084 │ │ │ │ + strmi pc, [r1], r7, lsr #21 │ │ │ │ + blx 0xfe9d6060 │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - strtmi pc, [r9], -fp, lsr #21 │ │ │ │ + strtmi pc, [r9], -r1, lsr #21 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ movwls r6, #10283 @ 0x282b │ │ │ │ - stc2 7, cr15, [sl], {213} @ 0xd5 │ │ │ │ + stc2 7, cr15, [r2], #-852 @ 0xfffffcac │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - @ instruction: 0x4639fb9d │ │ │ │ + @ instruction: 0x4639fb93 │ │ │ │ andcs r6, r0, pc, lsr #16 │ │ │ │ - stc2 7, cr15, [r0], {213} @ 0xd5 │ │ │ │ + ldc2 7, cr15, [r8], {213} @ 0xd5 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0xf8dbfb93 │ │ │ │ - blcs 0x165ea0 │ │ │ │ + @ instruction: 0xf8dbfb89 │ │ │ │ + blcs 0x165e7c │ │ │ │ ldm pc, {r0, r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ rscseq pc, r4, r3, lsl r0 @ │ │ │ │ andseq r0, pc, r1, lsl #2 │ │ │ │ stcvs 0, cr0, [r9], {205} @ 0xcd │ │ │ │ rsbsvs pc, r0, #285212672 @ 0x11000000 │ │ │ │ ldrmi sp, [r0], -r8, lsl #2 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strvc lr, [r1, #-2523] @ 0xfffff625 │ │ │ │ andeq pc, lr, #17 │ │ │ │ ldrdge pc, [ip], -fp │ │ │ │ - b 0x128e588 │ │ │ │ - b 0x10da2f0 │ │ │ │ + b 0x128e564 │ │ │ │ + b 0x10da2cc │ │ │ │ strbeq r0, [fp], sl, lsl #2 │ │ │ │ str sp, [r5, r9, ror #9]! │ │ │ │ - blx 0x1b5610c │ │ │ │ + blx 0x18d60e8 │ │ │ │ orrvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ orrsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08d6819 │ │ │ │ - blls 0x199638 │ │ │ │ + blls 0x1995ec │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf08e9800 │ │ │ │ - stccs 15, cr15, [r1], {177} @ 0xb1 │ │ │ │ + stccs 15, cr15, [r1], {167} @ 0xa7 │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldrbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4621fbb7 │ │ │ │ + strtmi pc, [r1], -pc, asr #23 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfee5616a │ │ │ │ + blx 0xfebd6146 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - @ instruction: 0xe77df935 │ │ │ │ + @ instruction: 0xe77df939 │ │ │ │ @ instruction: 0xf4126b8a │ │ │ │ rsble r6, pc, r0, ror r2 @ │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf47f0270 │ │ │ │ str sl, [ip, r7, ror #30]! │ │ │ │ @ instruction: 0xf0892100 │ │ │ │ - andls pc, r5, r1, lsl #30 │ │ │ │ - blx 0x185618c │ │ │ │ + strdls pc, [r5], -r7 │ │ │ │ + blx 0x15d6168 │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - @ instruction: 0x4606fa5b │ │ │ │ - blx 0x16d6198 │ │ │ │ + @ instruction: 0x4606fa51 │ │ │ │ + blx 0x1456174 │ │ │ │ @ instruction: 0xf0894604 │ │ │ │ - andls pc, r2, r5, asr sl @ │ │ │ │ - blx 0x15561a4 │ │ │ │ + andls pc, r2, fp, asr #20 │ │ │ │ + blx 0x12d6180 │ │ │ │ @ instruction: 0xf0899003 │ │ │ │ - vpmax.s8 , q2, │ │ │ │ + vpmax.s8 , q2, │ │ │ │ vsubl.s8 q11, d16, d8 │ │ │ │ pkhbtmi r0, r1, r5, lsl #5 │ │ │ │ ldmdavs r1, {r1, fp, ip, pc} │ │ │ │ - ldc2 0, cr15, [r0, #-584] @ 0xfffffdb8 │ │ │ │ + stc2 0, cr15, [r6, #-584] @ 0xfffffdb8 │ │ │ │ addvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r0, r1, fp, ip, pc} │ │ │ │ - stc2l 0, cr15, [r0, #-584] @ 0xfffffdb8 │ │ │ │ + ldc2 0, cr15, [r6, #-584]! @ 0xfffffdb8 │ │ │ │ addsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r3, r6, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r8, #-584]! @ 0xfffffdb8 │ │ │ │ + stc2 0, cr15, [lr, #-584]! @ 0xfffffdb8 │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ mulcs r1, r5, r5 │ │ │ │ movwls r6, #18475 @ 0x482b │ │ │ │ - blx 0x1957f22 │ │ │ │ + blx 0x1f57efe │ │ │ │ strmi r9, [r2], -r4, lsl #18 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0x4639fd97 │ │ │ │ + ldrtmi pc, [r9], -sp, lsl #27 @ │ │ │ │ andcs r6, r1, pc, lsr #16 │ │ │ │ - blx 0x16d7f36 │ │ │ │ + blx 0x1cd7f12 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4630 │ │ │ │ - @ instruction: 0xf8dbfd8d │ │ │ │ - blcs 0x165ff0 │ │ │ │ + @ instruction: 0xf8dbfd83 │ │ │ │ + blcs 0x165fcc │ │ │ │ ldm pc, {r1, r4, fp, ip, lr, pc}^ @ │ │ │ │ ldmhi r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0896d02 │ │ │ │ - bls 0x19884c │ │ │ │ + bls 0x198800 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - @ instruction: 0xff22f08f │ │ │ │ + @ instruction: 0xff18f08f │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - @ instruction: 0xf9f6f092 │ │ │ │ + @ instruction: 0xf9ecf092 │ │ │ │ ldrbmi r6, [r1], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4629fb37 │ │ │ │ + strtmi pc, [r9], -pc, asr #22 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 0, cr15, cr12, cr15, {4} │ │ │ │ + cdp2 0, 0, cr15, cr2, cr15, {4} │ │ │ │ ldrb r2, [lr, -r1]! │ │ │ │ umaalne pc, r7, r1, r8 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf67f2902 │ │ │ │ @ instruction: 0xe6f3af3c │ │ │ │ orrvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4631 │ │ │ │ andcs r9, r9, ip │ │ │ │ @ instruction: 0x464b681a │ │ │ │ - @ instruction: 0xff0cf08e │ │ │ │ - @ instruction: 0xf9aef089 │ │ │ │ + @ instruction: 0xff02f08e │ │ │ │ + @ instruction: 0xf9a4f089 │ │ │ │ orrvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ orrsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08d6819 │ │ │ │ - @ instruction: 0x464bfd11 │ │ │ │ + strbmi pc, [fp], -r7, lsl #26 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - cdp2 0, 15, cr15, cr4, cr14, {4} │ │ │ │ + cdp2 0, 14, cr15, cr10, cr14, {4} │ │ │ │ vabd.s8 q15, q2, │ │ │ │ vsubl.s8 q11, d16, d8 │ │ │ │ stmib sp, {r0, r2, r4, r7, r9}^ │ │ │ │ ldrtmi r9, [r1], -r0, lsl #16 │ │ │ │ andcs r9, r8, r3, lsl #22 │ │ │ │ @ instruction: 0xf08e6812 │ │ │ │ - ldr pc, [r4, -r7, ror #29]! │ │ │ │ + @ instruction: 0xe734fedd │ │ │ │ addsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x16b97c │ │ │ │ + blls 0x16b958 │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - cdp2 0, 13, cr15, cr10, cr14, {4} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr14, {4} │ │ │ │ ldrtmi lr, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ @ instruction: 0xf08d72ff │ │ │ │ - str pc, [r3, -r9, lsl #24]! │ │ │ │ + @ instruction: 0xe723fbff │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd4621 │ │ │ │ andcs r8, r9, r4, lsl r0 │ │ │ │ strbmi r9, [r3], -r2, lsl #20 │ │ │ │ @ instruction: 0xf0929601 │ │ │ │ - @ instruction: 0xf089f98f │ │ │ │ - bls 0x198760 │ │ │ │ + @ instruction: 0xf089f985 │ │ │ │ + bls 0x198714 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - cdp2 0, 10, cr15, cr12, cr15, {4} │ │ │ │ + cdp2 0, 10, cr15, cr2, cr15, {4} │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf980f092 │ │ │ │ - blls 0x213f28 │ │ │ │ + @ instruction: 0xf976f092 │ │ │ │ + blls 0x213f04 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ stmib sp, {r1, sp}^ │ │ │ │ @ instruction: 0xf0928600 │ │ │ │ - @ instruction: 0xe77ff977 │ │ │ │ + ldrb pc, [pc, -sp, ror #18]! @ │ │ │ │ strtmi r9, [r1], -r5, lsl #22 │ │ │ │ andcs r9, r8, r2, lsl #20 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - @ instruction: 0xf96ef092 │ │ │ │ + @ instruction: 0xf964f092 │ │ │ │ svclt 0x0000e776 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ mrrcvs 0, 8, fp, ip, cr5 │ │ │ │ @@ -141212,72 +141203,72 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf0892495 │ │ │ │ - pkhbtmi pc, r2, r3, lsl #18 @ │ │ │ │ - @ instruction: 0xf910f089 │ │ │ │ + strmi pc, [r2], r9, lsl #18 │ │ │ │ + @ instruction: 0xf906f089 │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - @ instruction: 0xf8d4f90d │ │ │ │ + @ instruction: 0xf8d4f903 │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ - blx 0x1cd8104 │ │ │ │ + blx 0xfe2d80e0 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4650 │ │ │ │ - @ instruction: 0xf8d4fa03 │ │ │ │ + @ instruction: 0xf8d4f9f9 │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -r5, ror #20 @ │ │ │ │ + @ instruction: 0x4659fa7d │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9f8f08f │ │ │ │ + @ instruction: 0xf9eef08f │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r6, r0, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - @ instruction: 0x4639fa59 │ │ │ │ + @ instruction: 0x4639fa71 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9ecf08f │ │ │ │ + @ instruction: 0xf9e2f08f │ │ │ │ @ instruction: 0xf089bbae │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4606 │ │ │ │ - blmi 0x858ba8 │ │ │ │ + blmi 0x858b5c │ │ │ │ svccs 0x0070ee1d │ │ │ │ biccs pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x130558 │ │ │ │ + bl 0x130534 │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13ee18 │ │ │ │ + bl 0x13edf4 │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r4!, {r0, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - blx 0xcd8184 │ │ │ │ + blx 0x12d8160 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - andcs pc, r1, pc, lsr #20 │ │ │ │ + andcs pc, r1, r5, lsr #20 │ │ │ │ mulcs r0, r0, r7 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffaef7fb │ │ │ │ + @ instruction: 0xffb2f7fb │ │ │ │ @ instruction: 0xf04fe797 │ │ │ │ strbmi r4, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08d4648 │ │ │ │ - strb pc, [r2, r1, asr #24] @ │ │ │ │ + @ instruction: 0xe7c2fc37 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - ldc2 0, cr15, [sl], #-564 @ 0xfffffdcc │ │ │ │ + ldc2 0, cr15, [r0], #-564 @ 0xfffffdcc │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq r5, r7, r0, asr sp │ │ │ │ - blvs 0xfe575684 │ │ │ │ + addeq r5, r7, r4, ror sp │ │ │ │ + blvs 0xfe575660 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -141285,827 +141276,821 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r2!, {r1, r9, fp, sp}^ │ │ │ │ ldrdcc pc, [r8], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrdcs pc, [ip], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf14bc │ │ │ │ + bl 0xfebf1498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r5, r3, r0, lsl #8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ orrslt pc, r8, #19, 30 @ 0x4c │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf86af089 │ │ │ │ + @ instruction: 0xf860f089 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf9cef7d5 │ │ │ │ + @ instruction: 0xf9e6f7d5 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4639 │ │ │ │ - @ instruction: 0xf089f919 │ │ │ │ - ldmdavs r1!, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf089f90f │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4607 │ │ │ │ - blmi 0x5d8a94 │ │ │ │ + blmi 0x5d8a48 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, r8, fp, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9a324 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x9a300 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff72f089 │ │ │ │ + @ instruction: 0xff68f089 │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strmi pc, [r2], -fp, lsr #19 │ │ │ │ + strmi pc, [r2], -r3, asr #19 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9aaf08f │ │ │ │ + @ instruction: 0xf9a0f08f │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff2af7fb │ │ │ │ + @ instruction: 0xff2ef7fb │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r5, r7, ip, lsr ip │ │ │ │ + addeq r5, r7, r0, ror #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ addlt r4, r5, r7, lsl r6 │ │ │ │ - b 0x18754e8 │ │ │ │ + b 0x18754c4 │ │ │ │ rsbsle r7, sp, r2, lsl ip │ │ │ │ @ instruction: 0xf4136c1b │ │ │ │ @ instruction: 0xf0006470 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d174 │ │ │ │ - bcs 0xa264c │ │ │ │ + bcs 0xa2628 │ │ │ │ @ instruction: 0x460dd170 │ │ │ │ streq pc, [lr], #-19 @ 0xffffffed │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #655360 @ 0xa0000 │ │ │ │ strbtle r0, [lr], #-1755 @ 0xfffff925 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q4 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf0892495 │ │ │ │ - strmi pc, [r2], r7, lsr #16 │ │ │ │ - @ instruction: 0xf824f089 │ │ │ │ + pkhbtmi pc, r2, sp, lsl #16 @ │ │ │ │ + @ instruction: 0xf81af089 │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - @ instruction: 0xf8d4f821 │ │ │ │ + @ instruction: 0xf8d4f817 │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - @ instruction: 0xf950f7d5 │ │ │ │ + @ instruction: 0xf968f7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4650 │ │ │ │ - @ instruction: 0xf8d4fb85 │ │ │ │ + @ instruction: 0xf8d4fb7b │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrbmi pc, [r9], -r5, asr #18 @ │ │ │ │ + @ instruction: 0x4659f95d │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1f5664e │ │ │ │ + blx 0x1cd662a │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ andcs r6, r1, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - @ instruction: 0x4639f939 │ │ │ │ + @ instruction: 0x4639f951 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x1c56666 │ │ │ │ + blx 0x19d6642 │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ - @ instruction: 0xf82ef089 │ │ │ │ + @ instruction: 0xf824f089 │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - @ instruction: 0xf94af08d │ │ │ │ + @ instruction: 0xf940f08d │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ movwls r4, #1046 @ 0x416 │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ strbmi r9, [sl], #-1538 @ 0xfffff9fe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xff30f089 │ │ │ │ + @ instruction: 0xff26f089 │ │ │ │ stmiavs r9!, {r2, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - strtmi pc, [r1], -pc, lsl #18 │ │ │ │ + strtmi pc, [r1], -r7, lsr #18 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xff9d66ba │ │ │ │ + blx 0xff756696 │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r0, r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 7, 4, pc, cr4, cr11, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr8, cr11, {7} @ │ │ │ │ strbmi lr, [r9], -sp, lsl #15 │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff2af08f │ │ │ │ + @ instruction: 0xff20f08f │ │ │ │ @ instruction: 0x4651e7b8 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff22f08f │ │ │ │ + @ instruction: 0xff18f08f │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - addeq r5, r7, lr, lsl #22 │ │ │ │ + addeq r5, r7, r2, lsr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ - blvs 0xfe386700 │ │ │ │ + blvs 0xfe3866dc │ │ │ │ @ instruction: 0xf4136c4a │ │ │ │ rsbsle r6, r6, r0, ror ip │ │ │ │ cmnpeq r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ svceq 0x0014d077 │ │ │ │ stcvs 0, cr13, [ip], {126} @ 0x7e │ │ │ │ ldrbteq pc, [r0], #20 @ │ │ │ │ @ instruction: 0xf8d0d07a │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d16d │ │ │ │ - blcs 0xa67c4 │ │ │ │ + blcs 0xa67a0 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ @ instruction: 0x4619d075 │ │ │ │ stc2l 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xff42f088 │ │ │ │ + @ instruction: 0xff38f088 │ │ │ │ @ instruction: 0xf0884682 │ │ │ │ - @ instruction: 0x4680ff3f │ │ │ │ - @ instruction: 0xff3cf088 │ │ │ │ + @ instruction: 0x4680ff35 │ │ │ │ + @ instruction: 0xff32f088 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strmi r6, [r1], r9, ror #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4659f89f │ │ │ │ + @ instruction: 0x4659f8b7 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffeaf08e │ │ │ │ + @ instruction: 0xffe0f08e │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ andcs r6, r0, r9, lsr #16 │ │ │ │ - @ instruction: 0xf894f7d5 │ │ │ │ + @ instruction: 0xf8acf7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4640 │ │ │ │ - svccs 0x0000ffdf │ │ │ │ + svccs 0x0000ffd5 │ │ │ │ stmdavs r7!, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - @ instruction: 0xf888f7d5 │ │ │ │ + @ instruction: 0xf8a0f7d5 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - mcrcs 15, 0, pc, cr0, cr3, {6} @ │ │ │ │ + cdpcs 15, 0, cr15, cr0, cr9, {6} │ │ │ │ @ instruction: 0xf088d142 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4606 │ │ │ │ - blmi 0x9d8804 │ │ │ │ + blmi 0x9d87b8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x1308fc │ │ │ │ + bl 0x1308d8 │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13f1bc │ │ │ │ + bl 0x13f198 │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - @ instruction: 0xf85ef7d5 │ │ │ │ + @ instruction: 0xf876f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - andcs pc, r1, sp, asr r8 @ │ │ │ │ + andcs pc, r1, r3, asr r8 @ │ │ │ │ vaddl.u8 q15, d2, d4 │ │ │ │ - blcs 0x1331f4 │ │ │ │ + blcs 0x1331d0 │ │ │ │ andcs sp, r0, r7, lsl #17 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ - str pc, [r9, pc, asr #27] │ │ │ │ + @ instruction: 0xe789fdd3 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x1956854 │ │ │ │ + blx 0x16d6830 │ │ │ │ vst1.32 {d30}, [pc :256], r5 │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08d4650 │ │ │ │ - sbfx pc, fp, #20, #3 │ │ │ │ - addeq r5, r7, ip, lsr #19 │ │ │ │ + sbfx pc, r1, #20, #3 │ │ │ │ + ldrdeq r5, [r7], r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0116c19 │ │ │ │ strdle r0, [r7, -r0] │ │ │ │ @ instruction: 0xf4106b98 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ rsbsne r6, r6, r6, ror #17 │ │ │ │ stmdbvs r2!, {r3, ip, lr, pc} │ │ │ │ - bcs 0x8ab738 │ │ │ │ + bcs 0x8ab714 │ │ │ │ mrccs 15, 0, fp, cr0, cr8, {6} │ │ │ │ andcs fp, r1, ip, asr #31 │ │ │ │ stcle 0, cr2, [r8, #-0] │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ andsle r2, sp, pc, lsl #22 │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfece4edc │ │ │ │ - b 0x14974a4 │ │ │ │ + blx 0xfece4eb8 │ │ │ │ + b 0x1497480 │ │ │ │ svclt 0x00d81353 │ │ │ │ - blcs 0xa32a8 │ │ │ │ + blcs 0xa3284 │ │ │ │ @ instruction: 0xf8d5d1e9 │ │ │ │ andcs r1, r1, #200 @ 0xc8 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0x4619b131 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [sl, r1] │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xe7f8fd71 │ │ │ │ - blcs 0xb4760 │ │ │ │ + @ instruction: 0xe7f8fd75 │ │ │ │ + blcs 0xb473c │ │ │ │ @ instruction: 0xe7d2d0de │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c14628 │ │ │ │ - stmdbvs r3!, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xac0e8 │ │ │ │ + stmdbvs r3!, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xac0c4 │ │ │ │ @ instruction: 0xf895d17e │ │ │ │ - blcs 0xa69b8 │ │ │ │ + blcs 0xa6994 │ │ │ │ @ instruction: 0xf088d15c │ │ │ │ - mcrcs 14, 0, pc, cr0, cr7, {4} @ │ │ │ │ + cdpcs 14, 0, cr15, cr0, cr13, {4} │ │ │ │ svclt 0x00c14681 │ │ │ │ vabd.s8 d18, d7, d0 │ │ │ │ @ instruction: 0xf04f0af0 │ │ │ │ vqdmull.s q8, d0, d3[0] │ │ │ │ @ instruction: 0xdc202a95 │ │ │ │ @ instruction: 0xf8cde078 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfd8638 │ │ │ │ + blx 0xcd8614 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r1, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xffaef7d4 │ │ │ │ + @ instruction: 0xffc6f7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - andcs pc, r8, #536576 @ 0x83000 │ │ │ │ + andcs pc, r8, #495616 @ 0x79000 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08c3701 │ │ │ │ - adcsmi pc, lr, #780 @ 0x30c │ │ │ │ + adcsmi pc, lr, #740 @ 0x2e4 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ andcs r6, r1, r1, lsr #18 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xff96f7d4 │ │ │ │ + @ instruction: 0xffaef7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - @ instruction: 0xf8cdf9cb │ │ │ │ + @ instruction: 0xf8cdf9c1 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x10d8698 │ │ │ │ + blx 0xdd8674 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ smlalseq fp, r3, fp, r3 │ │ │ │ @ instruction: 0x4641425a │ │ │ │ @ instruction: 0xf08c4640 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - cdp2 7, 7, cr15, cr6, cr1, {6} │ │ │ │ + cdp2 7, 6, cr15, cr10, cr1, {6} │ │ │ │ @ instruction: 0xf7c44628 │ │ │ │ - str pc, [fp, r3, lsr #22] │ │ │ │ - blcs 0x3f4a3c │ │ │ │ + usad8 fp, r7, fp │ │ │ │ + blcs 0x3f4a18 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ addsle r2, ip, r0, lsl #22 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - usad8 r4, r7, sp │ │ │ │ + str pc, [r4, sp, lsl #26] │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xff6ef08c │ │ │ │ + @ instruction: 0xff64f08c │ │ │ │ stmiavs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strble r0, [lr, #2011] @ 0x7db │ │ │ │ strb r2, [r8, r4, lsl #4] │ │ │ │ - blcs 0xb4890 │ │ │ │ + blcs 0xb486c │ │ │ │ stmdbvs r3!, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbsmi r0, r2, #246 @ 0xf6 │ │ │ │ sbcle r2, r2, r0, lsl #28 │ │ │ │ svclt 0x0000e7bd │ │ │ │ - umulleq r5, r7, r2, r7 │ │ │ │ + @ instruction: 0x008757b6 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ stcllt 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ - stcllt 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + stcllt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - bmi 0xff186a6c │ │ │ │ + bmi 0xff386a48 │ │ │ │ cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orrvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ strmi r4, [ip], fp │ │ │ │ tstpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ andcs r4, r0, #140509184 @ 0x8600000 │ │ │ │ stmib sp, {r0, r1, r3, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r9, sp}^ │ │ │ │ andls r2, r8, #1610612736 @ 0x60000000 │ │ │ │ - orrshi pc, r2, r0 │ │ │ │ + orrhi pc, r0, r0 │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addhi pc, sp, r0, asr #4 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vand d8, d16, d16 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc], sl │ │ │ │ + vand d8, d16, d14 │ │ │ │ + vst4. {d24-d27}, [pc :256], r9 │ │ │ │ @ instruction: 0xf6cf6220 │ │ │ │ addsmi r6, r3, #128, 4 │ │ │ │ - rschi pc, r5, r0 │ │ │ │ + sbcshi pc, r4, r0 │ │ │ │ eorvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ - vshr.u64 q12, q13, #52 │ │ │ │ + vmla.i q12, q14, d1[6] │ │ │ │ stmdbcs r0, {r0, r8, ip, lr} │ │ │ │ - andshi pc, r9, #0 │ │ │ │ + andhi pc, r8, #0 │ │ │ │ @ instruction: 0xf0402903 │ │ │ │ - vshr.u64 q12, q9, #52 │ │ │ │ - blcs 0x12b6c0 │ │ │ │ - addshi pc, r8, #0 │ │ │ │ + vmla.i q12, q14, d1[4] │ │ │ │ + blcs 0x12b69c │ │ │ │ + addhi pc, r8, #0 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xbb2bc │ │ │ │ - rschi pc, r7, r0, asr #32 │ │ │ │ + blcs 0xbb258 │ │ │ │ + sbcshi pc, r6, r0, asr #32 │ │ │ │ movteq lr, #51791 @ 0xca4f │ │ │ │ ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ strbne pc, [r0, #-972] @ 0xfffffc34 @ │ │ │ │ @ instruction: 0xf004431d │ │ │ │ vsri.8 d16, d14, #4 │ │ │ │ - strls r5, [r5, #-896] @ 0xfffffc80 │ │ │ │ - orrcs r4, r0, #28, 6 @ 0x70000000 │ │ │ │ + orrcs r5, r0, #128, 4 │ │ │ │ movweq pc, #12992 @ 0x32c0 @ │ │ │ │ - b 0x3bf904 │ │ │ │ - blcs 0x9b504 │ │ │ │ - addshi pc, r5, #0 │ │ │ │ + b 0x3ab51c │ │ │ │ + strls r0, [r4], #-771 @ 0xfffffcfd │ │ │ │ + blcs 0xbfce8 │ │ │ │ + addhi pc, r9, #0 │ │ │ │ @ instruction: 0xf0402b80 │ │ │ │ - stcvs 0, cr8, [r3, #-816] @ 0xfffffcd0 │ │ │ │ + stcvs 0, cr8, [r3, #-748] @ 0xfffffd14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - mrrcvs 2, 12, r8, fp, cr3 │ │ │ │ + mrrcvs 2, 11, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa3520 │ │ │ │ - adcshi pc, sp, r0 │ │ │ │ + blcs 0xa34fc │ │ │ │ + adchi pc, ip, r0 │ │ │ │ ldrdcc pc, [r8], lr @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - @ instruction: 0xf8de80b8 │ │ │ │ + @ instruction: 0xf8de80a7 │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - @ instruction: 0x467080b2 │ │ │ │ + ldrbtmi r8, [r0], -r1, lsr #1 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ vcgt.s8 , , q4 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0882795 │ │ │ │ - @ instruction: 0x4606fd39 │ │ │ │ - ldc2 0, cr15, [r6, #-544]! @ 0xfffffde0 │ │ │ │ + strmi pc, [r6], -pc, lsr #26 │ │ │ │ + stc2 0, cr15, [ip, #-544]! @ 0xfffffde0 │ │ │ │ ldmdavs fp!, {r0, r3, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d49303 │ │ │ │ - stmdbls r3, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [r4, #568]! @ 0x238 │ │ │ │ + ldc2l 0, cr15, [sl, #568] @ 0x238 │ │ │ │ @ instruction: 0x4621683f │ │ │ │ @ instruction: 0xf7d44640 │ │ │ │ - ldrtmi pc, [r9], -pc, lsl #29 @ │ │ │ │ + ldrtmi pc, [r9], -r7, lsr #29 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [sl, #568] @ 0x238 │ │ │ │ + ldc2l 0, cr15, [r0, #568] @ 0x238 │ │ │ │ @ instruction: 0x46292310 │ │ │ │ ldrtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf08e9300 │ │ │ │ - strtmi pc, [r1], -r3, lsl #17 │ │ │ │ + @ instruction: 0x4621f879 │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - andcs pc, r1, pc, lsl r9 @ │ │ │ │ - @ instruction: 0xf6cfe033 │ │ │ │ + andcs pc, r1, r3, lsr #18 │ │ │ │ + @ instruction: 0xf6cfe032 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ - sbcshi pc, sl, r0 │ │ │ │ + sbchi pc, r6, r0 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - adchi pc, r6, r0, lsl #4 │ │ │ │ + addshi pc, r5, r0, lsl #4 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - mlasle r6, r3, r2, r4 │ │ │ │ + mlasle r5, r3, r2, r4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xd16e4293 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - movtne pc, #972 @ 0x3cc @ │ │ │ │ - tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ - b 0x146b5fc │ │ │ │ - stmib sp, {r2, r3, r4, r6, r7, r9, sp}^ │ │ │ │ - b 0x146b5e8 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf0025480 │ │ │ │ - @ instruction: 0xf003021e │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - stmdbge r4, {r6, r7, sl, fp, ip} │ │ │ │ - b 0x116b678 │ │ │ │ - andls r0, r7, #12, 6 @ 0x30000000 │ │ │ │ - andcs r9, r2, #402653184 @ 0x18000000 │ │ │ │ - @ instruction: 0xf7ff9208 │ │ │ │ - blmi 0x15d91fc │ │ │ │ - blls 0x2f4a6c │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf0400300 │ │ │ │ - andlt r8, sl, ip, asr #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - pop {sl, fp} │ │ │ │ - b 0x147b1e0 │ │ │ │ - vmla.f q8, q6, d0[3] │ │ │ │ - @ instruction: 0xf0011340 │ │ │ │ - vsra.u8 d16, d14, #4 │ │ │ │ - movwmi r5, #46081 @ 0xb401 │ │ │ │ + @ instruction: 0xd15d4293 │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - movwmi lr, #18893 @ 0x49cd │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - strpl pc, [r0], #972 @ 0x3cc │ │ │ │ + orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ + tstmi sl, #33554432 @ 0x2000000 │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf003a904 │ │ │ │ - @ instruction: 0x4322031e │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - movwls r9, #25095 @ 0x6207 │ │ │ │ - andls r2, r8, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf9cef7ff │ │ │ │ - b 0x1494998 │ │ │ │ - b 0x145b798 │ │ │ │ - @ instruction: 0xf00322dc │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - tstmi r9, #64, 2 │ │ │ │ - strpl pc, [r0], #972 @ 0x3cc │ │ │ │ - andseq pc, lr, #2 │ │ │ │ + b 0x145b630 │ │ │ │ + vmlal.u q8, d12, d0[3] │ │ │ │ + @ instruction: 0xf00214c0 │ │ │ │ + @ instruction: 0x4323021e │ │ │ │ + vsubw.u8 , q6, d6 │ │ │ │ + tstmi r3, #64, 6 │ │ │ │ + andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + blx 0xd89d4 │ │ │ │ + ldmdavs sl, {r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, r9, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + subhi pc, r1, #64 @ 0x40 │ │ │ │ + tstcs r0, sl │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ + sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + @ instruction: 0xf0022401 │ │ │ │ + tstmi sl, #-536870911 @ 0xe0000001 │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - smlabtls r4, r0, r4, r1 │ │ │ │ - andls r4, r6, #-1946157056 @ 0x8c000000 │ │ │ │ - strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xf0009305 │ │ │ │ - andcs r8, r0, sp, asr #2 │ │ │ │ - vst1.32 {d30}, [pc :128] │ │ │ │ - @ instruction: 0xf6cf6234 │ │ │ │ - addsmi r6, r3, #128, 4 │ │ │ │ - vsra.u64 , , #52 │ │ │ │ - stccs 4, cr5, [r0], {1} │ │ │ │ - sbchi pc, r4, r0 │ │ │ │ - mvnsle r2, r3, lsl #24 │ │ │ │ - orrmi pc, r1, ip, asr #7 │ │ │ │ - @ instruction: 0xf0002902 │ │ │ │ - stmdbcs r3, {r1, r2, r5, r6, r8, pc} │ │ │ │ - b 0x148f26c │ │ │ │ - b 0x145b83c │ │ │ │ - @ instruction: 0xf00c24dc │ │ │ │ - tstls r1, pc, lsl #4 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r0, ip, asr #7 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - movwmi r4, #49939 @ 0xc313 │ │ │ │ - sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - @ instruction: 0xf7ff9400 │ │ │ │ - str pc, [r4, pc, lsr #16] │ │ │ │ - addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xd1ce4293 │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ + strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf003a904 │ │ │ │ + blx 0x39b690 │ │ │ │ + strb pc, [lr, r4, lsl #4] @ │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + bicne pc, r0, ip, asr #7 │ │ │ │ + b 0x146b698 │ │ │ │ + @ instruction: 0xf00333dc │ │ │ │ + b 0x145b6b0 │ │ │ │ + @ instruction: 0xf004044c │ │ │ │ + movwmi r0, #46110 @ 0xb41e │ │ │ │ smlalbtne pc, r0, ip, r3 @ │ │ │ │ - vrsra.u8 d20, d9, #4 │ │ │ │ - @ instruction: 0xf0025480 │ │ │ │ - b 0x145b390 │ │ │ │ - @ instruction: 0x432233dc │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - strbne pc, [r0], #972 @ 0x3cc @ │ │ │ │ - @ instruction: 0x43239104 │ │ │ │ - @ instruction: 0xf41c9206 │ │ │ │ - movwls r1, #21568 @ 0x5440 │ │ │ │ - stcvs 1, cr13, [r5, #-716] @ 0xfffffd34 │ │ │ │ - @ instruction: 0xf0156cad │ │ │ │ - adcle r0, lr, r0, asr #31 │ │ │ │ - strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0x71bdf645 │ │ │ │ - smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff6af7fe │ │ │ │ - svclt 0x0000e757 │ │ │ │ - addseq lr, r0, r8, lsr #10 │ │ │ │ + @ instruction: 0x43219206 │ │ │ │ + @ instruction: 0xf41c9305 │ │ │ │ + tstls r4, r0, asr #8 │ │ │ │ + mrshi pc, (UNDEF: 78) @ │ │ │ │ + ldr r2, [pc, r0]! │ │ │ │ + eorsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ + @ instruction: 0xd1f74293 │ │ │ │ + strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ + @ instruction: 0xf0002c00 │ │ │ │ + stccs 0, cr8, [r3], {195} @ 0xc3 │ │ │ │ + vsra.u64 , q8, #52 │ │ │ │ + stmdbcs r2, {r0, r7, r8, lr} │ │ │ │ + msrhi SPSR_sxc, r0 │ │ │ │ + mvnle r2, r3, lsl #18 │ │ │ │ cmpeq ip, #323584 @ 0x4f000 │ │ │ │ - streq pc, [pc], #-12 @ 0x9ab5c │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ - stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - b 0x146377c │ │ │ │ - vrshr.u64 d20, d12, #52 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - stmdbge r4, {r4, r9} │ │ │ │ - b 0x146b7e4 │ │ │ │ - @ instruction: 0xf00303dc │ │ │ │ + ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ + andeq pc, pc, #12 │ │ │ │ + @ instruction: 0xf0039101 │ │ │ │ vrsra.u8 d16, d0, #4 │ │ │ │ - b 0x116db94 │ │ │ │ - strcs r0, [r3], #-780 @ 0xfffffcf4 │ │ │ │ - stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7ff2407 │ │ │ │ - @ instruction: 0xe732f933 │ │ │ │ + @ instruction: 0xf0045180 │ │ │ │ + tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ + vsubw.u8 q10, q6, d12 │ │ │ │ + vmlal.u , d28, d0[0] │ │ │ │ + strls r4, [r0], #-257 @ 0xfffffeff │ │ │ │ + @ instruction: 0xf840f7ff │ │ │ │ + @ instruction: 0xf6cfe794 │ │ │ │ + addsmi r6, r3, #128, 4 │ │ │ │ + b 0x148f1f0 │ │ │ │ + vrshr.u64 q9, q6, #52 │ │ │ │ + @ instruction: 0xf0025380 │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + tstmi sl, #192, 2 @ 0x30 │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + strbeq lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ + ldreq pc, [lr], #-4 │ │ │ │ + vsubw.u8 q10, q6, d11 │ │ │ │ + andls r1, r6, #64, 2 │ │ │ │ + movwls r4, #21281 @ 0x5321 │ │ │ │ + strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ + @ instruction: 0xd1b39104 │ │ │ │ + stcvs 13, cr6, [sp], #20 │ │ │ │ + svceq 0x00c0f015 │ │ │ │ + stmib sp, {r1, r2, r3, r5, r7, ip, lr, pc}^ │ │ │ │ + @ instruction: 0xf6451400 │ │ │ │ + vaddw.s8 , q8, d17 │ │ │ │ + @ instruction: 0xf7fe0109 │ │ │ │ + @ instruction: 0xe767ff7b │ │ │ │ + orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + andcc pc, r3, #204, 6 @ 0x30000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + tstmi r3, #50331648 @ 0x3000000 │ │ │ │ + sbcseq lr, ip, #323584 @ 0x4f000 │ │ │ │ + strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + strmi pc, [r3], #-972 @ 0xfffffc34 │ │ │ │ + cmpeq ip, #323584 @ 0x4f000 │ │ │ │ + stmdbge r4, {r1, r5, r8, r9, lr} │ │ │ │ + @ instruction: 0xf0039206 │ │ │ │ + @ instruction: 0xf00c0310 │ │ │ │ + vsubl.u8 q8, d12, d15 │ │ │ │ + tstmi r3, #16777216 @ 0x1000000 │ │ │ │ + movwls r9, #21508 @ 0x5404 │ │ │ │ + @ instruction: 0xf948f7ff │ │ │ │ + svclt 0x0000e746 │ │ │ │ + addseq lr, r0, r8, lsr #10 │ │ │ │ smlabtpl r1, ip, r3, pc @ │ │ │ │ rsbsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf47f2903 │ │ │ │ - @ instruction: 0xf3ccaf7a │ │ │ │ - blcs 0x12b9b0 │ │ │ │ - sbcshi pc, r1, r0 │ │ │ │ + @ instruction: 0xf3ccaf7b │ │ │ │ + blcs 0x12b968 │ │ │ │ + sbcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ - b 0x1486980 │ │ │ │ - b 0x145b8ec │ │ │ │ + b 0x148693c │ │ │ │ + b 0x145b8a4 │ │ │ │ vsri.64 q9, q6, #52 │ │ │ │ vmlal.u , d12, d0[0] │ │ │ │ @ instruction: 0xf0035180 │ │ │ │ @ instruction: 0xf004031e │ │ │ │ movwmi r0, #50206 @ 0xc41e │ │ │ │ strls r4, [r0], #-787 @ 0xfffffced │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ vraddhn.i16 d18, q6, │ │ │ │ strls r4, [r1], #-257 @ 0xfffffeff │ │ │ │ - @ instruction: 0xffb6f7fe │ │ │ │ - b 0x1494814 │ │ │ │ - @ instruction: 0xf00c015c │ │ │ │ - @ instruction: 0xf001030f │ │ │ │ - b 0x145b034 │ │ │ │ - tstmi r9, #156, 4 @ 0xc0000009 │ │ │ │ - strcc pc, [r3], #-972 @ 0xfffffc34 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xffc8f7fe │ │ │ │ + b 0x1494810 │ │ │ │ + vrshr.u64 d20, d12, #52 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ + vrshr.u8 d16, d0, #4 │ │ │ │ + tstmi sl, #50331648 @ 0x3000000 │ │ │ │ bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vrsra.u8 d16, d0, #4 │ │ │ │ - tstls r4, r3, lsl #8 │ │ │ │ - andls r4, r6, #-1946157056 @ 0x8c000000 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + @ instruction: 0xf0014323 │ │ │ │ + @ instruction: 0xf00c0110 │ │ │ │ + andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ + movwls r4, #21281 @ 0x5321 │ │ │ │ strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xf47f9305 │ │ │ │ - stcvs 15, cr10, [r5, #-248] @ 0xffffff08 │ │ │ │ + @ instruction: 0xf47f9104 │ │ │ │ + stcvs 15, cr10, [r5, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf0156cad │ │ │ │ @ instruction: 0xf43f0fc0 │ │ │ │ - stmib sp, {r3, r4, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r3, r4, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - vsra.s64 q8, , #64 │ │ │ │ + vmla.f d16, d16, d1[4] │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - usat pc, #0, r5, lsl #28 @ │ │ │ │ - b 0x147604c │ │ │ │ - @ instruction: 0xf00c015c │ │ │ │ - b 0x145e484 │ │ │ │ - @ instruction: 0xf001429c │ │ │ │ - @ instruction: 0xf0020110 │ │ │ │ - ldcvs 2, cr0, [sp], {16} │ │ │ │ + ldrbt pc, [r1], r7, lsr #28 @ │ │ │ │ + b 0x1476004 │ │ │ │ + vrshr.u64 d20, d12, #52 │ │ │ │ + b 0x146a40c │ │ │ │ + @ instruction: 0xf002015c │ │ │ │ + @ instruction: 0xf0010210 │ │ │ │ + ldcvs 1, cr0, [sp], {16} │ │ │ │ bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - tsteq lr, r1, asr #20 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ - stcmi 3, cr15, [r3], {204} @ 0xcc │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr12, {6} │ │ │ │ + stceq 0, cr15, [pc], {12} │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - stmib sp, {r2, r8, ip, pc}^ │ │ │ │ - @ instruction: 0xf43f3205 │ │ │ │ - stmib sp, {r1, r2, r3, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf43f1304 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - vmla.f d17, d0, d1[3] │ │ │ │ + vbic.i32 d17, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrt pc, [r6], fp, ror #27 @ │ │ │ │ - @ instruction: 0xf3cc6d03 │ │ │ │ - b 0x145fd98 │ │ │ │ + @ instruction: 0xe6c7fdfd │ │ │ │ + b 0x1476058 │ │ │ │ vrshr.u64 q9, q6, #52 │ │ │ │ - @ instruction: 0xf0025e80 │ │ │ │ - ldcvs 2, cr0, [sp], {30} │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x1472654 │ │ │ │ + @ instruction: 0xf002044c │ │ │ │ + @ instruction: 0xf004021e │ │ │ │ + ldcvs 4, cr0, [sp], {30} │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - b 0x146b924 │ │ │ │ - @ instruction: 0xf00333dc │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - b 0x1161fc0 │ │ │ │ - @ instruction: 0xf015030c │ │ │ │ - strls r0, [r4], #-4032 @ 0xfffff040 │ │ │ │ - andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ - mcrge 4, 7, pc, cr5, cr15, {1} @ │ │ │ │ - smlabtmi r0, sp, r9, lr │ │ │ │ - tstpeq sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ - smlabteq r9, r0, r2, pc @ │ │ │ │ - mcr2 7, 5, pc, cr0, cr14, {7} @ │ │ │ │ - stcvs 6, cr14, [r3, #-564] @ 0xfffffdcc │ │ │ │ - strbne pc, [r0], #-972 @ 0xfffffc34 @ │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - b 0x1475f6c │ │ │ │ - @ instruction: 0xf003034c │ │ │ │ - b 0x111b978 │ │ │ │ - tstmi ip, #-536870912 @ 0xe0000000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ + mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + streq lr, [r4], #-2636 @ 0xfffff5b4 │ │ │ │ + svceq 0x00c0f015 │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf43f4304 │ │ │ │ + stmib sp, {r0, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf6454100 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ + @ instruction: 0xf7fe0109 │ │ │ │ + @ instruction: 0xe69dfeb1 │ │ │ │ + b 0x14760ac │ │ │ │ + vrshr.u64 q9, q6, #52 │ │ │ │ + b 0x14726a8 │ │ │ │ + @ instruction: 0xf002044c │ │ │ │ + @ instruction: 0xf004021e │ │ │ │ + ldcvs 4, cr0, [sp], {30} │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ + mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + streq lr, [r4], #-2636 @ 0xfffff5b4 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - stmib sp, {r2, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf43f3205 │ │ │ │ - stmib sp, {r2, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf43f4304 │ │ │ │ + stmib sp, {r0, r1, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ vrhadd.s8 d20, d6, d0 │ │ │ │ - vaddw.s8 q8, q8, d29 │ │ │ │ + vsra.s64 d16, d1, #64 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - strbt pc, [r4], -r9, lsr #30 @ │ │ │ │ + uhasx pc, r3, r9 @ │ │ │ │ stcvs 13, cr6, [sp], #20 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - mcrge 4, 5, pc, cr13, cr15, {1} @ │ │ │ │ - strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - cmppeq sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ - smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff1af7fd │ │ │ │ - b 0x14946a8 │ │ │ │ - b 0x145be88 │ │ │ │ - @ instruction: 0xf00423dc │ │ │ │ - vsri.8 d16, d14, #4 │ │ │ │ - @ instruction: 0x43221240 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - strpl pc, [r0], #972 @ 0x3cc │ │ │ │ + mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + cmppeq r1, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + smlabteq r9, r0, r2, pc @ │ │ │ │ + @ instruction: 0xff2af7fd │ │ │ │ + b 0x14946a0 │ │ │ │ + vrsra.u64 q9, q6, #52 │ │ │ │ + @ instruction: 0xf0035280 │ │ │ │ + b 0x145b994 │ │ │ │ + tstmi r3, #76, 8 @ 0x4c000000 │ │ │ │ + ldreq pc, [lr], #-4 │ │ │ │ + subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ - @ instruction: 0xf01c4323 │ │ │ │ + @ instruction: 0xf01c4322 │ │ │ │ @ instruction: 0xf04f0f80 │ │ │ │ - stmib sp, {r0, sl}^ │ │ │ │ - movwls r1, #25092 @ 0x6204 │ │ │ │ + tstls r4, r1, lsl #8 │ │ │ │ + andls r9, r5, #402653184 @ 0x18000000 │ │ │ │ @ instruction: 0xf47f9407 │ │ │ │ - strls sl, [r0], #-3722 @ 0xfffff176 │ │ │ │ - stc2 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ - b 0x149466c │ │ │ │ - @ instruction: 0xf00c025c │ │ │ │ - @ instruction: 0xf002030f │ │ │ │ - vrshr.u8 d16, d0, #4 │ │ │ │ - tstmi sl, #12582912 @ 0xc00000 │ │ │ │ - orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + strls sl, [r0], #-3721 @ 0xfffff177 │ │ │ │ + ldc2 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ + b 0x1494664 │ │ │ │ + vrsra.u64 d20, d12, #52 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + @ instruction: 0xf00c0310 │ │ │ │ + tstmi r3, #62914560 @ 0x3c00000 │ │ │ │ + subseq lr, ip, #323584 @ 0x4f000 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ - @ instruction: 0xf01c432b │ │ │ │ - stmib sp, {r7, r8, r9, sl, fp}^ │ │ │ │ - strls r1, [r7], #-516 @ 0xfffffdfc │ │ │ │ - @ instruction: 0xf47f9306 │ │ │ │ - strb sl, [r2, lr, ror #28]! │ │ │ │ + @ instruction: 0xf01c432a │ │ │ │ + strls r0, [r7], #-3968 @ 0xfffff080 │ │ │ │ + tstls r4, r6, lsl #6 │ │ │ │ + @ instruction: 0xf47f9205 │ │ │ │ + strb sl, [r2, sp, ror #28]! │ │ │ │ movteq lr, #51791 @ 0xca4f │ │ │ │ ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ orrpl pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ tstmi r3, #12, 6 @ 0x30000000 │ │ │ │ vraddhn.i16 d25, q6, q0 │ │ │ │ strcs r1, [r2], #-704 @ 0xfffffd40 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ @ instruction: 0xf7fe9401 │ │ │ │ - @ instruction: 0xe606feb1 │ │ │ │ - subeq lr, ip, pc, asr #20 │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - andseq pc, lr, r0 │ │ │ │ - b 0x147fa1c │ │ │ │ - movwmi r2, #9180 @ 0x23dc │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - addpl pc, r0, ip, asr #7 │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - @ instruction: 0xf01c4303 │ │ │ │ - stmib sp, {r7, r8, r9, sl, fp}^ │ │ │ │ - movwls r1, #25092 @ 0x6204 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr13, cr15, {3} │ │ │ │ - ldrbtmi r2, [r0], -r2, lsl #8 │ │ │ │ - stcvs 7, cr14, [r3, #-700] @ 0xfffffd44 │ │ │ │ + ldr pc, [r5], -r1, asr #29 │ │ │ │ + sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + orrpl pc, r0, ip, asr #7 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + b 0x113f9d8 │ │ │ │ + b 0x145b9c4 │ │ │ │ + vmlal.u q8, d12, d0[3] │ │ │ │ + @ instruction: 0xf0021040 │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + movwmi r4, #8449 @ 0x2101 │ │ │ │ + svceq 0x0080f01c │ │ │ │ + tstls r4, r6, lsl #6 │ │ │ │ + @ instruction: 0xf47f9205 │ │ │ │ + strcs sl, [r2], #-3643 @ 0xfffff1c5 │ │ │ │ + strls r4, [r0], #-1648 @ 0xfffff990 │ │ │ │ + blx 0xffc58de2 │ │ │ │ + stcvs 5, cr14, [r3, #-984] @ 0xfffffc28 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ eorle r6, r8, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9bbf8 │ │ │ │ + blcc 0x9bbbc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf8deae2c │ │ │ │ - blcs 0xa70e8 │ │ │ │ - mcrge 4, 1, pc, cr7, cr15, {3} @ │ │ │ │ + @ instruction: 0xf8deae27 │ │ │ │ + blcs 0xa70ac │ │ │ │ + mcrge 4, 1, pc, cr2, cr15, {3} @ │ │ │ │ ldrdcc pc, [ip], lr @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - ldrbtmi sl, [r0], -r2, lsr #28 │ │ │ │ - stc2l 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ + @ instruction: 0x4670ae1d │ │ │ │ + stc2l 7, cr15, [ip], #1020 @ 0x3fc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf088ad98 │ │ │ │ - strtmi pc, [r9], -fp, lsr #21 │ │ │ │ + @ instruction: 0xf088ada4 │ │ │ │ + strtmi pc, [r9], -sp, lsr #21 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ - @ instruction: 0x4629fe99 │ │ │ │ + strtmi pc, [r9], -r9, lsr #29 │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xff18f08c │ │ │ │ + @ instruction: 0xff1af08c │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcr2 7, 5, pc, cr8, cr10, {7} @ │ │ │ │ - @ instruction: 0xf893e587 │ │ │ │ + mrc2 7, 5, pc, cr8, cr10, {7} │ │ │ │ + @ instruction: 0xf893e593 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11bac8 │ │ │ │ + blcs 0x11ba8c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ ldrb r2, [r3, r1, lsl #6] │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - vqrshl.s8 d14, d25, d12 │ │ │ │ - svclt 0x0000fdf3 │ │ │ │ + vrshl.s8 q7, , q6 │ │ │ │ + svclt 0x0000fdf1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf20b4 │ │ │ │ + bl 0xfebf2078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-960] @ 0xfffffc40 │ │ │ │ addlt r4, r2, r4, lsl #13 │ │ │ │ @ instruction: 0xf4106ba0 │ │ │ │ andsle r6, r5, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c60 │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldrsbteq pc, [r8], #-140 @ 0xffffff74 @ │ │ │ │ - bl 0x12b144 │ │ │ │ + bl 0x12b108 │ │ │ │ stmdacs r5, {r0, r6, r7, r9} │ │ │ │ ldm pc, {r0, r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ tstpne r8, #0 @ p-variant is OBSOLETE │ │ │ │ movweq r1, #14862 @ 0x3a0e │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x28a344 │ │ │ │ + bcs 0x28a308 │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r3, r1]! │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ andcs lr, r0, lr, ror #15 │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - cmnpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ - blx 0xf575b2 │ │ │ │ - ldrsbteq sl, [r3], -r4 │ │ │ │ + blx 0xfd7576 │ │ │ │ + mlaseq r3, r4, r6, sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf213c │ │ │ │ + bl 0xfebf2100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - blx 0x16d8f04 │ │ │ │ + blx 0x1cd8ec8 │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -142115,57 +142100,57 @@ │ │ │ │ stmdavs r9!, {r1, r8, ip, lr, pc}^ │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ teqle ip, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7ff6869 │ │ │ │ bicslt pc, r0, r5, ror pc @ │ │ │ │ - blvs 0xfe736454 │ │ │ │ + blvs 0xfe736418 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - blx 0x15d8f74 │ │ │ │ + blx 0x1bd8f38 │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf8dcf7fb │ │ │ │ + @ instruction: 0xf8ecf7fb │ │ │ │ stmdavs lr!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9def088 │ │ │ │ + @ instruction: 0xf9e0f088 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf990f7c1 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - blx 0xff9d8f6a │ │ │ │ + stc2 7, cr15, [r8], {212} @ 0xd4 │ │ │ │ mrrcvs 7, 13, lr, r3, cr4 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe7a0d0be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf222c │ │ │ │ + bl 0xfebf21f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, lsr #17 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - @ instruction: 0xf9e0f7e6 │ │ │ │ + @ instruction: 0xf9f8f7e6 │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -142175,40 +142160,40 @@ │ │ │ │ stmiavs r9!, {r1, r8, ip, lr, pc} │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7ff68a9 │ │ │ │ ldrshlt pc, [r0, #237] @ 0xed @ │ │ │ │ - blvs 0xfe736544 │ │ │ │ + blvs 0xfe736508 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - @ instruction: 0xf9dcf7e6 │ │ │ │ + @ instruction: 0xf9f4f7e6 │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf864f7fb │ │ │ │ + @ instruction: 0xf874f7fb │ │ │ │ @ instruction: 0xf088e7db │ │ │ │ - stmdavs fp!, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d4692a │ │ │ │ - stmdavs r9!, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @ instruction: 0xf9c0f7c1 │ │ │ │ mrrcvs 7, 13, lr, r3, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79cd0ba │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -142269,52 +142254,52 @@ │ │ │ │ andmi r0, fp, r0, lsr #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ ldrbhi pc, [lr], #-0 @ │ │ │ │ andhi pc, fp, #0, 4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ vqsub.s8 q4, q0, q4 │ │ │ │ - blcs 0xbc168 │ │ │ │ + blcs 0xbc12c │ │ │ │ ldrbthi pc, [r0], #-0 @ │ │ │ │ vsubw.s8 q9, q0, d31 │ │ │ │ andmi r0, fp, r0, asr #6 │ │ │ │ bicle r2, r0, r0, lsl #22 │ │ │ │ - blvs 0xfe73663c │ │ │ │ + blvs 0xfe736600 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [sp, r0]! @ │ │ │ │ @ instruction: 0xf4046c5c │ │ │ │ stccc 4, cr0, [r0], {112} @ 0x70 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082f0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1aa2c00 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 14) @ │ │ │ │ ldmcc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldmdaeq lr, {r3, ip, sp, lr, pc} │ │ │ │ - b 0x129be14 │ │ │ │ + b 0x129bdd8 │ │ │ │ @ instruction: 0xf1410803 │ │ │ │ @ instruction: 0xf0888187 │ │ │ │ - @ instruction: 0x4603f89f │ │ │ │ + strmi pc, [r3], -r1, lsr #17 │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs sp, {r0, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9fef7d4 │ │ │ │ + blx 0x9591a8 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4629 │ │ │ │ - strtmi pc, [r2], -r9, asr #18 │ │ │ │ + strtmi pc, [r2], -fp, asr #18 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf8f4f7c1 │ │ │ │ vmla.i q15, , d2[6] │ │ │ │ - bleq 0x46d2bc │ │ │ │ + bleq 0x46d280 │ │ │ │ @ instruction: 0xf1000208 │ │ │ │ bicscs r8, r0, #1610612747 @ 0x6000000b │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ andscs r4, r0, #11 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ ldcvs 15, cr10, [r3, #-456]! @ 0xfffffe38 │ │ │ │ @@ -142322,347 +142307,347 @@ │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 15, 6, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ svcge 0x0063f43f │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, r6, r0 │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031440 │ │ │ │ @ instruction: 0xf007031e │ │ │ │ tstmi ip, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf10402e9 │ │ │ │ @ instruction: 0xf1400901 │ │ │ │ @ instruction: 0xf0888340 │ │ │ │ - @ instruction: 0x4621f855 │ │ │ │ + @ instruction: 0x4621f857 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ - strtmi pc, [r2], -r3, asr #24 │ │ │ │ + @ instruction: 0x4622fc53 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf8b6f7c1 │ │ │ │ - @ instruction: 0xf84af088 │ │ │ │ + @ instruction: 0xf84cf088 │ │ │ │ strmi r4, [r4], -r9, asr #12 │ │ │ │ - ldc2 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ + mcrr2 7, 15, pc, r8, cr10 @ │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7c14630 │ │ │ │ adc pc, r1, fp, lsr #17 │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ svcne 0x0080f5b7 │ │ │ │ sbcshi pc, r6, #0 │ │ │ │ addhi pc, r9, #0, 4 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ movwcs r8, #61842 @ 0xf192 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ - blcs 0xab388 │ │ │ │ - strhi pc, [pc], #0 @ 0x9b360 │ │ │ │ + blcs 0xab34c │ │ │ │ + strhi pc, [pc], #0 @ 0x9b324 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ svcge 0x0023f47f │ │ │ │ vmul.i q8, , d0[3] │ │ │ │ @ instruction: 0xf0044303 │ │ │ │ @ instruction: 0x064a0410 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf53f9408 │ │ │ │ @ instruction: 0xf8d0af18 │ │ │ │ ldrbeq r3, [fp, #200] @ 0xc8 │ │ │ │ svcge 0x0013f57f │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svceq 0x000ef013 │ │ │ │ strbteq sp, [r7], r2, lsl #2 │ │ │ │ svcge 0x000bf53f │ │ │ │ - movtne pc, #965 @ 0x3c5 @ │ │ │ │ strbpl pc, [r0, -r5, asr #7] @ │ │ │ │ + movtne pc, #965 @ 0x3c5 @ │ │ │ │ @ instruction: 0xf1410268 │ │ │ │ - blcs 0xbb5b4 │ │ │ │ + blcs 0xbb578 │ │ │ │ svcge 0x0001f47f │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ @ instruction: 0xf0148204 │ │ │ │ @ instruction: 0xf47f0701 │ │ │ │ @ instruction: 0xf04faefa │ │ │ │ @ instruction: 0x46300910 │ │ │ │ - blx 0xbd93c0 │ │ │ │ + blx 0xed9384 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - @ instruction: 0xfff8f087 │ │ │ │ + @ instruction: 0xfffaf087 │ │ │ │ vrsubhn.i16 d20, , q0 │ │ │ │ strbmi r3, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ strtmi pc, [r0], -r9, lsr #31 │ │ │ │ - @ instruction: 0xf93ef7d4 │ │ │ │ + @ instruction: 0xf962f7d4 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ ldrtmi r4, [r8], -sl, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf83af09d │ │ │ │ + @ instruction: 0xf83cf09d │ │ │ │ svclt 0x0000e046 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andpl pc, r0, #192, 12 @ 0xc000000 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff486f5c │ │ │ │ + beq 0xff486f20 │ │ │ │ orrpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ stmdami r3, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ addeq r4, fp, #2080374784 @ 0x7c000000 │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ strls r6, [r8, -r3, lsl #26] │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 12, sl, fp, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - mvnslt pc, pc, ror #19 │ │ │ │ + ldrshlt pc, [r8, #155]! @ 0x9b @ │ │ │ │ eoreq r0, r8, #170 @ 0xaa │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584641 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ @ instruction: 0xff80f7c0 │ │ │ │ @ instruction: 0xf0874680 │ │ │ │ - rsceq pc, r9, #708 @ 0x2c4 │ │ │ │ + rsceq pc, r9, #716 @ 0x2cc │ │ │ │ @ instruction: 0xf1404604 │ │ │ │ @ instruction: 0xf8d682f4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ strbmi r2, [r2], -r2, ror #3 │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ @ instruction: 0xffe4f7c3 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xfead946a │ │ │ │ + blx 0xfeed942e │ │ │ │ ldr r2, [r5], r1 │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073303 │ │ │ │ vorr.i32 d16, #-1879048192 @ 0x90000000 │ │ │ │ tstmi pc, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf100028b │ │ │ │ stcvs 1, cr8, [r3, #-480] @ 0xfffffe20 │ │ │ │ ldcvs 7, cr9, [sl], {8} │ │ │ │ svceq 0x00f0f012 │ │ │ │ sbcshi pc, ip, r0 │ │ │ │ svceq 0x000ef012 │ │ │ │ ldrbteq sp, [r8], r2, lsl #2 │ │ │ │ mrcge 5, 3, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ adceq sp, sl, r0, ror #1 │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ @ instruction: 0x4641727f │ │ │ │ subsmi fp, r2, #88, 30 @ 0x160 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ strmi pc, [r0], r1, asr #30 │ │ │ │ - @ instruction: 0xffa6f087 │ │ │ │ + @ instruction: 0xffa8f087 │ │ │ │ strmi r0, [r4], -fp, ror #5 │ │ │ │ sbchi pc, r4, #64, 2 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf0032143 │ │ │ │ tstls r0, pc, lsl #6 │ │ │ │ @ instruction: 0xf7c44621 │ │ │ │ vpadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46392395 │ │ │ │ ldmdavs sp, {r0, sp} │ │ │ │ - @ instruction: 0xf8c4f7d4 │ │ │ │ + @ instruction: 0xf8e8f7d4 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4629 │ │ │ │ - @ instruction: 0xe7b5fb99 │ │ │ │ + @ instruction: 0xe7b5fb9b │ │ │ │ vmull.u q8, d17, d0[3] │ │ │ │ @ instruction: 0xf0045380 │ │ │ │ addeq r0, r8, #503316480 @ 0x1e000000 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf53f9408 │ │ │ │ ldcvs 14, cr10, [r3, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 3, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mlseq sl, r6, r0, sp │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ vrshr.u64 , , #59 │ │ │ │ svclt 0x00584103 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ cdp2 7, 15, cr15, cr6, cr0, {6} │ │ │ │ @ instruction: 0xf0874680 │ │ │ │ - rsceq pc, sl, #39, 30 @ 0x9c │ │ │ │ + rsceq pc, sl, #41, 30 @ 0xa4 │ │ │ │ @ instruction: 0xf1404607 │ │ │ │ @ instruction: 0xf8d683c4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ mvncs r4, r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrtmi r9, [r9], -r0, lsl #2 │ │ │ │ @ instruction: 0xff5af7c3 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x85957e │ │ │ │ + blx 0xc59542 │ │ │ │ cmpcs r0, #116, 14 @ 0x1d00000 │ │ │ │ moveq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 q4, q8, │ │ │ │ - blcs 0x10bb8e8 │ │ │ │ + blcs 0x10bb8ac │ │ │ │ adcshi pc, r3, r0 │ │ │ │ cmnphi sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x232f82f9 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab5f0 │ │ │ │ + blcs 0xab5b4 │ │ │ │ ldclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74f9f8 │ │ │ │ + blvs 0xfe74f9bc │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r9, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -r4, ror #27 │ │ │ │ - @ instruction: 0xf918f7ff │ │ │ │ + @ instruction: 0xf924f7ff │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bleq 0xffbc7310 │ │ │ │ + bleq 0xffbc72d4 │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ rsceq r4, fp, #28, 6 @ 0x70000000 │ │ │ │ strhi pc, [r4, r0, asr #2] │ │ │ │ - cdp2 0, 13, cr15, cr8, cr7, {4} │ │ │ │ + cdp2 0, 13, cr15, cr10, cr7, {4} │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - blx 0xff2595fc │ │ │ │ + blx 0xff6595c0 │ │ │ │ @ instruction: 0xf0012f0f │ │ │ │ strtmi r8, [r2], -lr, asr #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xff36f7c0 │ │ │ │ @ instruction: 0xf5b3e72c │ │ │ │ rsble r0, r5, r0, lsr #30 │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ eorshi pc, r2, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mrc2 7, 0, pc, cr10, cr10, {7} │ │ │ │ + mcr2 7, 1, pc, cr10, cr10, {7} @ │ │ │ │ @ instruction: 0xf57f02eb │ │ │ │ movwcs sl, #7598 @ 0x1dae │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - str pc, [r7, #3897]! @ 0xf39 │ │ │ │ + str pc, [r7, #3909]! @ 0xf45 │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 13, 10, sl, fp, cr2 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldcge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ stmdage r4, {r3, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - cmppcs r0, r1, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, r3, lsr lr @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ eormi r0, r9, r0, lsr #32 │ │ │ │ addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrthi pc, [sp], #0 @ │ │ │ │ adcshi pc, lr, #0, 4 │ │ │ │ @ instruction: 0xf0002940 │ │ │ │ @ instruction: 0xf5b184ac │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ stmdbcs r0, {r2, r3, r4, r7, sl, pc} │ │ │ │ - ldclge 4, cr15, [pc, #-508]! @ 0x9b4b4 │ │ │ │ + ldclge 4, cr15, [pc, #-508]! @ 0x9b478 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - bicvs pc, r5, r6, asr #4 │ │ │ │ + @ instruction: 0x61a1f246 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8d0f7fe │ │ │ │ + @ instruction: 0xf8dcf7fe │ │ │ │ stmdage r4, {r2, r4, r5, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r1], #-3545 @ 0xfffff227 │ │ │ │ + strcs pc, [r1], #-3561 @ 0xfffff217 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21c280 │ │ │ │ + bls 0x21c244 │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf64671e9 │ │ │ │ - ldrtmi r2, [r0], -r9, ror #3 │ │ │ │ + @ instruction: 0xf64671c5 │ │ │ │ + ldrtmi r2, [r0], -r5, asr #3 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrb pc, [fp, #-2453] @ 0xfffff66b @ │ │ │ │ + ldrb pc, [fp, #-2465] @ 0xfffff65f @ │ │ │ │ strne pc, [r0], #1041 @ 0x411 │ │ │ │ @ instruction: 0x83a7f040 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - ldc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 6, pc, cr14, cr14, {7} │ │ │ │ + mcr2 7, 7, pc, cr10, cr14, {7} @ │ │ │ │ stmdage r4, {r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - rsceq pc, sp, #11328 @ 0x2c40 │ │ │ │ + rsceq pc, sp, #12352 @ 0x3040 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf646bf55 │ │ │ │ - @ instruction: 0xf6461119 │ │ │ │ - vaddw.s8 , q8, d13 │ │ │ │ + @ instruction: 0xf64601f5 │ │ │ │ + vmla.f d19, d0, d1[6] │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldr pc, [r3, #-2591]! @ 0xfffff5e1 │ │ │ │ + ldr pc, [r3, #-2603]! @ 0xfffff5d5 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ mvnshi pc, r0 │ │ │ │ subeq pc, r0, #79 @ 0x4f │ │ │ │ msrhi (UNDEF: 98), r0 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b381e7 │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ sbceq sl, sl, #32, 26 @ 0x800 │ │ │ │ bichi pc, r5, #0, 2 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - ldc2l 7, cr15, [r2], {254} @ 0xfe │ │ │ │ + ldc2l 7, cr15, [lr], {254} @ 0xfe │ │ │ │ movwcs lr, #5394 @ 0x1512 │ │ │ │ - strls r9, [r8, -sl, lsl #8] │ │ │ │ + strls r9, [sl], #-1800 @ 0xfffff8f8 │ │ │ │ movwls r0, #37390 @ 0x920e │ │ │ │ stcge 5, cr15, [fp, #-252] @ 0xffffff04 │ │ │ │ movwls sl, #18692 @ 0x4904 │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ strls r3, [r7, #-2053] @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff44f7fe │ │ │ │ + @ instruction: 0xff50f7fe │ │ │ │ rsclt lr, fp, #0, 10 │ │ │ │ stceq 3, cr9, [fp], #28 │ │ │ │ @ instruction: 0xf003a904 │ │ │ │ - vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ - teqmi fp, #64, 4 │ │ │ │ - strpl pc, [r0, #-965] @ 0xfffffc3b │ │ │ │ - movwcs r9, #4872 @ 0x1308 │ │ │ │ - @ instruction: 0xf8cd9409 │ │ │ │ - stmib sp, {r3, r4, pc}^ │ │ │ │ - movwls r2, #42244 @ 0xa504 │ │ │ │ - @ instruction: 0xff2ef7fe │ │ │ │ + andcs r0, r1, #16, 6 @ 0x40000000 │ │ │ │ + strls r4, [r9], #-827 @ 0xfffffcc5 │ │ │ │ + vsubw.u8 , , d8 │ │ │ │ + @ instruction: 0xf8cd5340 │ │ │ │ + vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ + andls r5, sl, #0, 10 │ │ │ │ + strcc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff3af7fe │ │ │ │ movwcs lr, #5354 @ 0x14ea │ │ │ │ - strls r9, [r8, -sl, lsl #8] │ │ │ │ + strls r9, [sl], #-1800 @ 0xfffff8f8 │ │ │ │ movwls r0, #37386 @ 0x920a │ │ │ │ stclge 5, cr15, [r3], #252 @ 0xfc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74fc18 │ │ │ │ + blvs 0xfe74fbdc │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ stmdbge r4, {r2, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf8cdb2eb │ │ │ │ vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ movwls r5, #29952 @ 0x7500 │ │ │ │ strcs lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe259814 │ │ │ │ + blx 0xfe5597d8 │ │ │ │ ldcvs 4, cr14, [r2, #-792]! @ 0xfffffce8 │ │ │ │ vmvn.i32 q8, #159 @ 0x0000009f │ │ │ │ @ instruction: 0xf0075380 │ │ │ │ teqmi fp, #7864320 @ 0x780000 │ │ │ │ ldcvs 3, cr9, [r3], {8} │ │ │ │ strls r2, [r9], #-257 @ 0xfffffeff │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -142674,274 +142659,274 @@ │ │ │ │ stcge 4, cr15, [sp], #252 @ 0xfc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ @ instruction: 0xf1b7e7d6 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ movwcs sl, #64676 @ 0xfca4 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab89c │ │ │ │ + blcs 0xab860 │ │ │ │ eorhi pc, r4, #0 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ ldcge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0021341 │ │ │ │ stmdbge r4, {r2, r9} │ │ │ │ stmiaeq fp!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ strls r4, [r7], #-515 @ 0xfffffdfd │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #25792 @ 0x64c0 │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strls r9, [r5, #-1028] @ 0xfffffbfc │ │ │ │ - blx 0xfefd98aa │ │ │ │ + blx 0xfefd986e │ │ │ │ @ instruction: 0xf5b3e480 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ subcs r8, r0, #1073741861 @ 0x40000025 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r0], #-3291 @ 0xfffff325 │ │ │ │ + strcs pc, [r0], #-3307 @ 0xfffff315 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21c488 │ │ │ │ + bls 0x21c44c │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf645510d │ │ │ │ - @ instruction: 0x463051dd │ │ │ │ + @ instruction: 0xf64541e9 │ │ │ │ + ldrtmi r5, [r0], -r1, asr #3 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldrb pc, [sp], #-2377 @ 0xfffff6b7 @ │ │ │ │ + ldrb pc, [sp], #-2389 @ 0xfffff6ab @ │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0xdc37c │ │ │ │ + b 0xdc340 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vcgt.s8 d8, d16, d17 │ │ │ │ @ instruction: 0xf5b381a1 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ vshl.s8 q4, q6, q0 │ │ │ │ - blcs 0xbc650 │ │ │ │ + blcs 0xbc614 │ │ │ │ ldrbhi pc, [r8], #-0 @ │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - stc2l 7, cr15, [lr], {250} @ 0xfa │ │ │ │ + stc2l 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - teqpmi r1, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpmi sp, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff94f7fd │ │ │ │ + @ instruction: 0xffa0f7fd │ │ │ │ stcvs 4, cr14, [r3, #-224] @ 0xffffff20 │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 12, 2, sl, fp, cr14 │ │ │ │ svcvs 0x0070f413 │ │ │ │ stcge 4, cr15, [r9], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0xf005086c │ │ │ │ @ instruction: 0xf004030f │ │ │ │ @ instruction: 0xf0120410 │ │ │ │ - b 0x119f5a4 │ │ │ │ + b 0x119f568 │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ @ instruction: 0xf53f06e3 │ │ │ │ @ instruction: 0x4630ac1c │ │ │ │ - @ instruction: 0xff50f7fe │ │ │ │ + @ instruction: 0xff5cf7fe │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ rsbeq sl, r4, pc, ror sp │ │ │ │ @ instruction: 0xf10402ed │ │ │ │ @ instruction: 0xf53f0901 │ │ │ │ @ instruction: 0xf087acc0 │ │ │ │ - @ instruction: 0x463afd15 │ │ │ │ + @ instruction: 0x463afd17 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ strtmi pc, [r1], -r7, asr #25 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf087f915 │ │ │ │ - strmi pc, [r4], -r9, lsl #26 │ │ │ │ + @ instruction: 0xf087f925 │ │ │ │ + strmi pc, [r4], -fp, lsl #26 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7c04642 │ │ │ │ @ instruction: 0x4649fcbb │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - ldrb pc, [pc, #-2313] @ 0x9b0b7 @ │ │ │ │ + ldrb pc, [pc, #-2329] @ 0x9b06b @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - blge 0xffd98bc4 │ │ │ │ + blge 0xffd98b88 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mrrc2 7, 15, pc, r8, cr10 @ │ │ │ │ + stc2l 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf4151304 │ │ │ │ @ instruction: 0xf0401580 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r9, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #10 │ │ │ │ - mvnscc pc, r5, asr #12 │ │ │ │ + mvncc pc, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf818f7fe │ │ │ │ - bllt 0xff8599f0 │ │ │ │ + @ instruction: 0xf824f7fe │ │ │ │ + bllt 0xff8599b4 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - blge 0xff698bfc │ │ │ │ + blge 0xff698bc0 │ │ │ │ usad8ne r0, r1, r4 │ │ │ │ orrhi pc, fp, r0, asr #32 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - ldc2 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ + mcrr2 7, 15, pc, r8, cr10 @ │ │ │ │ andcs r4, r1, #61865984 @ 0x3b00000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ - bllt 0xff2d9a1c │ │ │ │ + stc2l 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ + bllt 0xff2d99e0 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0xf411abc2 │ │ │ │ @ instruction: 0xf0401780 │ │ │ │ stmdage r4, {r1, r2, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - ldrtmi pc, [fp], -r3, lsr #24 @ │ │ │ │ + @ instruction: 0x463bfc33 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb73 │ │ │ │ + @ instruction: 0xf7fffb7f │ │ │ │ @ instruction: 0x4639bbb3 │ │ │ │ @ instruction: 0xf7fa25e2 │ │ │ │ - @ instruction: 0xf8d6f8a7 │ │ │ │ + @ instruction: 0xf8d6f8b7 │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39500 │ │ │ │ str pc, [fp, #-3897] @ 0xfffff0c7 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - strmi pc, [r2], -fp, lsl #28 │ │ │ │ + strmi pc, [r2], -pc, lsr #28 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf08e2543 │ │ │ │ - @ instruction: 0xf8d6f83f │ │ │ │ + @ instruction: 0xf8d6f841 │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c49500 │ │ │ │ ldrbt pc, [r1], #2229 @ 0x8b5 @ │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xffc59a8e │ │ │ │ + blx 0x59a52 │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ bichi pc, r9, r0, asr #32 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - mvnmi pc, r5, asr #12 │ │ │ │ + bicsmi pc, r1, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffaef7fd │ │ │ │ - bllt 0x1dd9ac4 │ │ │ │ + @ instruction: 0xffbaf7fd │ │ │ │ + bllt 0x1dd9a88 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xff6d9aba │ │ │ │ + blx 0xffad9a7e │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - @ instruction: 0xf64541bd │ │ │ │ - bls 0x22c160 │ │ │ │ + @ instruction: 0xf6454199 │ │ │ │ + bls 0x22c0b4 │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff92f7fd │ │ │ │ - bllt 0x16d9afc │ │ │ │ + @ instruction: 0xff9ef7fd │ │ │ │ + bllt 0x16d9ac0 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfefd9af2 │ │ │ │ + blx 0xff3d9ab6 │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, ip, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - @ instruction: 0x51adf246 │ │ │ │ - cmppvc r1, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r9, r6, asr #4 │ │ │ │ + msrvc SP_fiq, r6 │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff78f7fd │ │ │ │ - bllt 0x1059b30 │ │ │ │ + @ instruction: 0xff84f7fd │ │ │ │ + bllt 0x1059af4 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfe959b26 │ │ │ │ + blx 0xfed59aea │ │ │ │ @ instruction: 0xf57f02e9 │ │ │ │ movwcs sl, #6966 @ 0x1b36 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffaef │ │ │ │ + @ instruction: 0xf7fffafb │ │ │ │ @ instruction: 0x23afbb2f │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf47f0f80 │ │ │ │ stmdbge r4, {r1, r2, r5, r8, r9, fp, sp, pc} │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ movwls r9, #17415 @ 0x4407 │ │ │ │ movwmi pc, #13253 @ 0x33c5 @ │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strcc lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf918f7fb │ │ │ │ - bllt 0x6d9b7c │ │ │ │ + @ instruction: 0xf924f7fb │ │ │ │ + bllt 0x6d9b40 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0x1fd9b72 │ │ │ │ + blx 0xfe3d9b36 │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ @ instruction: 0x81aff040 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - msrvs SP_fiq, r5 │ │ │ │ + tstpvs r1, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffeef7fc │ │ │ │ - bllt 0x159ba8 │ │ │ │ + @ instruction: 0xfffaf7fc │ │ │ │ + bllt 0x159b6c │ │ │ │ movwls sl, #30724 @ 0x7804 │ │ │ │ - blx 0x1a59b9e │ │ │ │ + blx 0x1e59b62 │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, r9, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - teqpvs r9, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ - orreq pc, r1, r6, asr #12 │ │ │ │ + tstpvs r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq sp, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffd4f7fc │ │ │ │ - blt 0xffad9bdc │ │ │ │ + @ instruction: 0xffe0f7fc │ │ │ │ + blt 0xffad9ba0 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0x13d9bd2 │ │ │ │ + blx 0x17d9b96 │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - @ instruction: 0xf645513d │ │ │ │ - bls 0x230238 │ │ │ │ + @ instruction: 0xf6455121 │ │ │ │ + bls 0x23018c │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffb8f7fc │ │ │ │ - blt 0xff3d9c14 │ │ │ │ + @ instruction: 0xffc4f7fc │ │ │ │ + blt 0xff3d9bd8 │ │ │ │ svceq 0x0020f5b1 │ │ │ │ andhi pc, ip, #0 │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ addmi r0, r1, #160 @ 0xa0 │ │ │ │ mvnshi pc, r0 │ │ │ │ svceq 0x0000f5b1 │ │ │ │ - bge 0xff018e30 │ │ │ │ + bge 0xff018df4 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - tstpvc sp, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r1, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - mcr2 7, 0, pc, cr14, cr13, {7} @ │ │ │ │ - blt 0xfed59c48 │ │ │ │ + mrc2 7, 0, pc, cr10, cr13, {7} │ │ │ │ + blt 0xfed59c0c │ │ │ │ svceq 0x0020f5b3 │ │ │ │ eorshi pc, r6, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #805306368 @ 0x30000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r2, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - movwcs pc, #6953 @ 0x1b29 @ │ │ │ │ + movwcs pc, #6971 @ 0x1b3b @ │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb75 │ │ │ │ + @ instruction: 0xf7fffb81 │ │ │ │ stmiaeq sl, {r0, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwmi r0, #44396 @ 0xad6c │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ @ instruction: 0xf1000269 │ │ │ │ ssateq r8, #9, r6, asr #5 │ │ │ │ @@ -142949,347 +142934,347 @@ │ │ │ │ @ instruction: 0xf53f0669 │ │ │ │ stmdbge r4, {r1, r2, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf0044630 │ │ │ │ movwcs r0, #9217 @ 0x2401 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf93ef7ff │ │ │ │ - blt 0x1f59cb8 │ │ │ │ + blt 0x1f59c7c │ │ │ │ stcleq 8, cr0, [sl, #-812] @ 0xfffffcd4 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ vsubw.u8 q10, , d11 │ │ │ │ strteq r3, [r9], r3, lsl #8 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ andeq pc, r1, #2 │ │ │ │ subcs r9, r0, #8, 4 @ 0x80000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ - bcs 0xabd8c │ │ │ │ - bge 0x1998ee4 │ │ │ │ + bcs 0xabd50 │ │ │ │ + bge 0x1998ea8 │ │ │ │ strcs sl, [r0, #-2308] @ 0xfffff6fc │ │ │ │ strls r2, [r5], #-514 @ 0xfffffdfe │ │ │ │ stmib sp, {r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff3206 │ │ │ │ @ instruction: 0xf7fff995 │ │ │ │ @ instruction: 0x4621ba59 │ │ │ │ @ instruction: 0xf7f924e1 │ │ │ │ - @ instruction: 0xf8d6ff4d │ │ │ │ + @ instruction: 0xf8d6ff5d │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034639 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39400 │ │ │ │ @ instruction: 0xf7fffddf │ │ │ │ @ instruction: 0xf401bbb1 │ │ │ │ @ instruction: 0xf5b32320 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d25 │ │ │ │ - blcs 0xbc720 │ │ │ │ + blcs 0xbc6e4 │ │ │ │ adcshi pc, r4, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ strbhi pc, [sl], #0 @ │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ ldrthi pc, [r2], #0 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - bge 0xc98f4c │ │ │ │ + bge 0xc98f10 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0x1f59d42 │ │ │ │ + blx 0xfe159d06 │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ - bge 0xa18e60 │ │ │ │ + bge 0xa18e24 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x5704e9dd │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ @ instruction: 0xf1400598 │ │ │ │ tstcs r0, r8, asr #12 │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1fd8e84 │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1fd8e48 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1fd7fb2 │ │ │ │ + blx 0x2057f76 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ @ instruction: 0xf08b1000 │ │ │ │ - @ instruction: 0xf087fc97 │ │ │ │ - strbmi pc, [r1], -fp, lsl #22 @ │ │ │ │ + @ instruction: 0xf087fc99 │ │ │ │ + strbmi pc, [r1], -sp, lsl #22 @ │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - stc2l 7, cr15, [lr], #-844 @ 0xfffffcb4 │ │ │ │ + ldc2 7, cr15, [r2], {211} @ 0xd3 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf08d4630 │ │ │ │ - blmi 0xff09adc4 │ │ │ │ + blmi 0xff09ad90 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msreq R12_fiq, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [r3], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0x758000 │ │ │ │ + blx 0x7d7fc4 │ │ │ │ ldrtmi r2, [r9], -r0 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ - mrrc2 7, 13, pc, r2, cr3 @ │ │ │ │ + ldc2l 7, cr15, [r6], #-844 @ 0xfffffcb4 │ │ │ │ tstlt r5, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf08d4630 │ │ │ │ - @ instruction: 0xf7fffc2b │ │ │ │ + @ instruction: 0xf7fffc2d │ │ │ │ @ instruction: 0xf401bb41 │ │ │ │ @ instruction: 0xf5b72720 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d20 │ │ │ │ svccs 0x00008229 │ │ │ │ rscshi pc, sl, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ ldrthi pc, [r9], #0 @ │ │ │ │ - strthi pc, [pc], #-512 @ 0x9be24 │ │ │ │ + strthi pc, [pc], #-512 @ 0x9bde8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stmdage r4, {r1, r3, r5, r7, sl, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fffce9 │ │ │ │ + @ instruction: 0xf7fffcf5 │ │ │ │ movwcs fp, #6585 @ 0x19b9 │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb43 │ │ │ │ + @ instruction: 0xf7fffb4f │ │ │ │ @ instruction: 0xf011b9b1 │ │ │ │ @ instruction: 0xf47f0fa0 │ │ │ │ @ instruction: 0x6d03a9ac │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 3, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa4a74 │ │ │ │ + blcs 0xa4a38 │ │ │ │ ldmibge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8d6a998 │ │ │ │ - blcs 0xa8134 │ │ │ │ + blcs 0xa80f8 │ │ │ │ ldmibge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffe58f90 │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffe58f54 │ │ │ │ @ instruction: 0xf0050b2a │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi r3, #240, 4 │ │ │ │ svceq 0x0040f012 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ sbcsne lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ orrseq r5, fp, r0, asr #32 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0874318 │ │ │ │ - beq 0xffb9bba0 │ │ │ │ + beq 0xffb9bb6c │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ orrpl pc, r0, r5, asr #7 │ │ │ │ @ instruction: 0xf7f94319 │ │ │ │ - @ instruction: 0xf7fffe7f │ │ │ │ + @ instruction: 0xf7fffe8f │ │ │ │ strcs fp, [r0], #-2773 @ 0xfffff52b │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - vmla.f d20, d0, d1[3] │ │ │ │ + vbic.i32 d20, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffd9b │ │ │ │ + @ instruction: 0xf7fffda7 │ │ │ │ movwcs fp, #6497 @ 0x1961 │ │ │ │ stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fff919 │ │ │ │ + @ instruction: 0xf7fff925 │ │ │ │ @ instruction: 0xf011b959 │ │ │ │ @ instruction: 0xf47f08a0 │ │ │ │ @ instruction: 0x6d03a954 │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ @ instruction: 0xf43f0fe0 │ │ │ │ - beq 0xff48644c │ │ │ │ + beq 0xff486410 │ │ │ │ addpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ ldrdls pc, [r8], r0 @ │ │ │ │ @ instruction: 0xf0134317 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b9844c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d0a93e │ │ │ │ - blcs 0xa81e8 │ │ │ │ + blcs 0xa81ac │ │ │ │ ldmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04faa9d │ │ │ │ - bleq 0xb5e34c │ │ │ │ + bleq 0xb5e310 │ │ │ │ andeq pc, pc, r5 │ │ │ │ mvnseq pc, #3 │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf0004318 │ │ │ │ @ instruction: 0xf013003f │ │ │ │ - b 0x145fc68 │ │ │ │ - b 0x1460eb8 │ │ │ │ - b 0x109c270 │ │ │ │ + b 0x145fc2c │ │ │ │ + b 0x1460e7c │ │ │ │ + b 0x109c234 │ │ │ │ svclt 0x000c30c3 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ streq r4, [r0], #-792 @ 0xfffffce8 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr7, {4} │ │ │ │ + cdp2 0, 13, cr15, cr8, cr7, {4} │ │ │ │ and r4, r5, r5, lsl #12 │ │ │ │ movweq lr, #31496 @ 0x7b08 │ │ │ │ ldmibcc pc!, {r0, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ streq pc, [r2, -r3, ror #6] │ │ │ │ ldrtmi r6, [r9], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4631fb79 │ │ │ │ + @ instruction: 0x4631fb9d │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x1ed81de │ │ │ │ + blx 0x1f581a2 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf7ffd1ec │ │ │ │ subcs fp, r0, #421888 @ 0x67000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa2400 │ │ │ │ - stmdbls r4, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6453205 │ │ │ │ - vmla.f d23, d0, d1[7] │ │ │ │ + vorr.i32 , #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc43 │ │ │ │ + @ instruction: 0xf7fffc4f │ │ │ │ smlattcs r0, r7, r8, fp │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6454100 │ │ │ │ - vbic.i32 q11, #13 @ 0x0000000d │ │ │ │ + vmla.f d22, d0, d1[4] │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc37 │ │ │ │ + @ instruction: 0xf7fffc43 │ │ │ │ ldrdcs fp, [r1, -fp] │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6464100 │ │ │ │ - vsra.s64 d17, d17, #64 │ │ │ │ + vaddw.s8 , q8, d13 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc2b │ │ │ │ + @ instruction: 0xf7fffc37 │ │ │ │ ldrtmi fp, [r0], -pc, asr #17 │ │ │ │ strmi lr, [r0, -sp, asr #19] │ │ │ │ - cmpppl sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r9, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ stmialt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf998f7fe │ │ │ │ + @ instruction: 0xf9a4f7fe │ │ │ │ ldmlt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - @ instruction: 0xf990f7fe │ │ │ │ + @ instruction: 0xf99cf7fe │ │ │ │ ldmlt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf938f7fa │ │ │ │ + @ instruction: 0xf94af7fa │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf984f7fe │ │ │ │ + @ instruction: 0xf990f7fe │ │ │ │ stmialt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrcs CPSR_, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0000f5b3 │ │ │ │ eorshi pc, r5, #0 │ │ │ │ mvnshi pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vst1.16 {d8-d11}, [r1 :64], fp │ │ │ │ @ instruction: 0xf5b323a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqshl.s8 d8, d15, d16 │ │ │ │ - blcs 0xbd614 │ │ │ │ + blcs 0xbd5d8 │ │ │ │ strthi pc, [r8], #0 │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r0, #19178 @ 0x4aea │ │ │ │ strls r0, [r7], #-2155 @ 0xfffff795 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf0025480 │ │ │ │ @ instruction: 0xf005021e │ │ │ │ @ instruction: 0xf003050f │ │ │ │ @ instruction: 0x43220310 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc2305 │ │ │ │ - @ instruction: 0xf7fffc33 │ │ │ │ + @ instruction: 0xf7fffc3f │ │ │ │ svclt 0x0000b87b │ │ │ │ - addeq r4, r7, ip, lsl #3 │ │ │ │ + addeq r4, r7, r8, asr #3 │ │ │ │ stmiaeq r0!, {r0, r4, ip, sp, lr, pc} │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073203 │ │ │ │ @ instruction: 0xf0130710 │ │ │ │ - b 0x125fd1c │ │ │ │ + b 0x125fce0 │ │ │ │ tstle r2, r2, lsl #14 │ │ │ │ @ instruction: 0xf53f06fa │ │ │ │ @ instruction: 0xf8d6a860 │ │ │ │ @ instruction: 0xf01390a8 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b983ea │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d6a856 │ │ │ │ - blcs 0xa83b8 │ │ │ │ + blcs 0xa837c │ │ │ │ ldmdage r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0050b2b │ │ │ │ @ instruction: 0xf003020f │ │ │ │ strdcs r0, [r0], -r0 @ │ │ │ │ svceq 0x0040f013 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ bicsne lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20,d22,d24,d26}, [pc], r0 │ │ │ │ @ instruction: 0xf002517f │ │ │ │ - b 0x10dca40 │ │ │ │ + b 0x10dca04 │ │ │ │ vrhadd.s8 , , │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ tstmi r1, #-1795162112 @ 0x95000000 │ │ │ │ @ instruction: 0xf0870409 │ │ │ │ - strmi pc, [r5], -r7, lsl #28 │ │ │ │ - bl 0x2d4170 │ │ │ │ + strmi pc, [r5], -r9, lsl #28 │ │ │ │ + bl 0x2d4134 │ │ │ │ @ instruction: 0xf1090307 │ │ │ │ vmul.p32 , , │ │ │ │ stmdavs r6!, {r0, r8, r9, sl} │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ - blx 0xfe4da0bc │ │ │ │ + blx 0xfedda080 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf08d4628 │ │ │ │ - @ instruction: 0xf1b9fd65 │ │ │ │ + @ instruction: 0xf1b9fd67 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r0, #24658 @ 0x6052 │ │ │ │ andeq pc, r2, #2 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ vsubw.u8 , , d7 │ │ │ │ strls r1, [r5], #-896 @ 0xfffffc80 │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #34240 @ 0x85c0 │ │ │ │ @ instruction: 0xf7fe9504 │ │ │ │ @ instruction: 0xf7ffff3f │ │ │ │ stmdage r4, {r0, r1, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf888f7fa │ │ │ │ + @ instruction: 0xf89af7fa │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ - bicvs pc, sp, r5, asr #12 │ │ │ │ + @ instruction: 0x61b1f645 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0x145a1be │ │ │ │ + blx 0x175a182 │ │ │ │ svclt 0x00f2f7fe │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf876f7fa │ │ │ │ + @ instruction: 0xf888f7fa │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - cmppcs sp, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs R9_fiq, r6 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0xfda1e2 │ │ │ │ + blx 0x12da1a6 │ │ │ │ svclt 0x00e0f7fe │ │ │ │ vmla.i q8, , d3[4] │ │ │ │ @ instruction: 0xf0031580 │ │ │ │ stmdbge r4, {r1, r8, r9} │ │ │ │ @ instruction: 0x432b4630 │ │ │ │ andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ @@ -143300,155 +143285,155 @@ │ │ │ │ stccs 4, cr0, [r2], {15} │ │ │ │ strcs fp, [r0], #-3988 @ 0xfffff06c │ │ │ │ @ instruction: 0xf7ff2401 │ │ │ │ @ instruction: 0xf5b3b80f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ stmdage r4, {r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fef8a3 │ │ │ │ + @ instruction: 0xf7fef8af │ │ │ │ stmib sp, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ adceq r7, r2, r4, lsl #4 │ │ │ │ strbne pc, [r1, #-965] @ 0xfffffc3b @ │ │ │ │ andeq pc, r4, #2 │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ svclt 0x00a8f7fe │ │ │ │ svccs 0x0020f5b7 │ │ │ │ svcge 0x00a3f47e │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf8aaf7fa │ │ │ │ + @ instruction: 0xf8baf7fa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff58f7fc │ │ │ │ + @ instruction: 0xff64f7fc │ │ │ │ svclt 0x009af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - mvneq pc, #12910592 @ 0xc50000 │ │ │ │ + mvneq pc, #13565952 @ 0xcf0000 │ │ │ │ svcge 0x008ff53e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, sl, cr11 @ │ │ │ │ + mrrc2 7, 15, pc, r6, cr11 @ │ │ │ │ svclt 0x008af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r4, r7, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf828f7fa │ │ │ │ + @ instruction: 0xf83af7fa │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ andsmi r0, sp, r1, lsl #6 │ │ │ │ strvc lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ adchi pc, sp, #0 │ │ │ │ @ instruction: 0xf000429d │ │ │ │ stccs 2, cr8, [r0, #464] @ 0x1d0 │ │ │ │ svcge 0x0071f47e │ │ │ │ - blvs 0xfe73779c │ │ │ │ + blvs 0xfe737760 │ │ │ │ svcvs 0x0070f412 │ │ │ │ movthi pc, #45056 @ 0xb000 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9d0a0 │ │ │ │ + blcc 0x9d064 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6af62 │ │ │ │ - blcs 0xa8590 │ │ │ │ + blcs 0xa8554 │ │ │ │ svcge 0x005df47e │ │ │ │ ldrdhi pc, [ip], r6 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0057f47e │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf852f087 │ │ │ │ + @ instruction: 0xf854f087 │ │ │ │ @ instruction: 0x46054639 │ │ │ │ ldmdavs r7!, {r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9b6f7d3 │ │ │ │ + @ instruction: 0xf9daf7d3 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08d4639 │ │ │ │ - strtmi pc, [r9], -r1, lsl #18 │ │ │ │ + strtmi pc, [r9], -r3, lsl #18 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ @ instruction: 0xf08b72ff │ │ │ │ - @ instruction: 0x4621fad3 │ │ │ │ + @ instruction: 0x4621fad5 │ │ │ │ @ instruction: 0x46406834 │ │ │ │ - @ instruction: 0xf9a6f7d3 │ │ │ │ + @ instruction: 0xf9caf7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08d4628 │ │ │ │ - @ instruction: 0xf7fff9a5 │ │ │ │ + @ instruction: 0xf7fff9a7 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf100034f │ │ │ │ strls r8, [r7], #-317 @ 0xfffffec3 │ │ │ │ - @ instruction: 0xf85af7fa │ │ │ │ + @ instruction: 0xf864f7fa │ │ │ │ orrcc pc, r0, r5, lsl r4 @ │ │ │ │ svcge 0x0023f47e │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ svcge 0x001df43e │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x8704e9dd │ │ │ │ @ instruction: 0xf3c39d06 │ │ │ │ ldreq r2, [r8, #576] @ 0x240 │ │ │ │ addshi pc, lr, #64, 2 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf80ef087 │ │ │ │ + @ instruction: 0xf810f087 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - @ instruction: 0xf972f7d3 │ │ │ │ + @ instruction: 0xf996f7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08d4629 │ │ │ │ - @ instruction: 0xf087f905 │ │ │ │ - @ instruction: 0xf640f869 │ │ │ │ + @ instruction: 0xf087f907 │ │ │ │ + @ instruction: 0xf640f86b │ │ │ │ stmdavs r1!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08b4605 │ │ │ │ - blmi 0xff0da9dc │ │ │ │ + blmi 0xff0da9a8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0x461a4433 │ │ │ │ @ instruction: 0xf1b89500 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64a83ca │ │ │ │ vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff12f087 │ │ │ │ + @ instruction: 0xff14f087 │ │ │ │ ldrtmi r6, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strtmi pc, [r1], -fp, asr #18 │ │ │ │ + strtmi pc, [r1], -pc, ror #18 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf94af08d │ │ │ │ + @ instruction: 0xf94cf08d │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movteq sl, #47108 @ 0xb804 │ │ │ │ rschi pc, ip, r0, lsl #2 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff72f7f9 │ │ │ │ + @ instruction: 0xff84f7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ andmi r0, sp, r1, lsl #2 │ │ │ │ - bls 0x203034 │ │ │ │ + bls 0x202ff8 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ cmpphi r6, #0 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-676]! @ 0xfffffd5c │ │ │ │ @ instruction: 0xf0116c09 │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ stmibmi r2!, {r1, r2, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf0400100 │ │ │ │ vhadd.s8 q12, q11, │ │ │ │ - vaddw.s8 , q8, d21 │ │ │ │ + vaddw.s8 , q8, d9 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb43f0 │ │ │ │ - @ instruction: 0xf5b3ba4f │ │ │ │ + @ instruction: 0xf5b3ba5b │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ strls sl, [r7], #-3744 @ 0xfffff160 │ │ │ │ @ instruction: 0xf3c10bcc │ │ │ │ stceq 3, cr1, [sl], #-768 @ 0xfffffd00 │ │ │ │ streq pc, [r2], #-4 │ │ │ │ andeq pc, r4, #2 │ │ │ │ stceq 3, cr4, [fp], {28} │ │ │ │ @@ -143456,15 +143441,15 @@ │ │ │ │ @ instruction: 0xf0039206 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0xf0063203 │ │ │ │ tstmi r3, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ teqmi r2, #64, 4 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - stc2 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [sl, #-1008] @ 0xfffffc10 │ │ │ │ mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x07e180fa │ │ │ │ mrcge 5, 3, APSR_nzcv, cr11, cr14, {1} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r2, -r3, asr #3] │ │ │ │ svclt 0x007df7fe │ │ │ │ @@ -143481,498 +143466,499 @@ │ │ │ │ rsbeq r0, ip, r0, lsl r3 │ │ │ │ vsubl.u8 , d5, d4 │ │ │ │ @ instruction: 0xf0043203 │ │ │ │ tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0x43221240 │ │ │ │ andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ - blx 0xfe6da4f8 │ │ │ │ + blx 0xfe9da4bc │ │ │ │ mrclt 7, 2, APSR_nzcv, cr0, cr14, {7} │ │ │ │ - @ instruction: 0xff54f086 │ │ │ │ + @ instruction: 0xff56f086 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xff06f7bf │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x15da50e │ │ │ │ + blx 0x19da4d2 │ │ │ │ svclt 0x00aaf7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r3, r4, r6, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff0ef7f9 │ │ │ │ + @ instruction: 0xff1ef7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - blls 0x19c948 │ │ │ │ - bls 0x1ec57c │ │ │ │ + blls 0x19c90c │ │ │ │ + bls 0x1ec540 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ rsbhi pc, r2, #0 │ │ │ │ addshi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-448]! @ 0xfffffe40 │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r9, {r2, r5, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ teqle r7, r0, lsl #2 │ │ │ │ - cmnpcs r1, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ andlt r4, sp, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldcllt 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ - @ instruction: 0xff18f086 │ │ │ │ + stclt 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ + @ instruction: 0xff1af086 │ │ │ │ @ instruction: 0x4604463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ mcr2 7, 6, pc, cr10, cr15, {5} @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - @ instruction: 0xf99ef08b │ │ │ │ + @ instruction: 0xf9a0f08b │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x55a592 │ │ │ │ + blx 0x95a556 │ │ │ │ svclt 0x0068f7fe │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7feffff │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fc4630 │ │ │ │ + @ instruction: 0xf7fef80b │ │ │ │ stmdage r4, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff5ef7f9 │ │ │ │ + @ instruction: 0xff68f7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff05a5be │ │ │ │ + blx 0xff35a582 │ │ │ │ stcllt 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ - mrc2 7, 6, pc, cr6, cr9, {7} │ │ │ │ + mcr2 7, 7, pc, cr6, cr9, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ + mcr2 7, 0, pc, cr4, cr11, {7} @ │ │ │ │ stcllt 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ - blx 0x15d8e14 │ │ │ │ - @ instruction: 0xff4cf7f9 │ │ │ │ + blx 0x1558dd8 │ │ │ │ + @ instruction: 0xff56f7f9 │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ ldclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ ldmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8dd8405 │ │ │ │ - blcs 0xc0674 │ │ │ │ + blcs 0xc0638 │ │ │ │ orrhi pc, sp, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - stclge 4, cr15, [pc, #504] @ 0x9c808 │ │ │ │ + stclge 4, cr15, [pc, #504] @ 0x9c7cc │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0032f43e │ │ │ │ - cdp2 0, 12, cr15, cr14, cr6, {4} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr6, {4} │ │ │ │ @ instruction: 0xf0864606 │ │ │ │ - strtmi pc, [r1], -fp, asr #29 │ │ │ │ + strtmi pc, [r1], -sp, asr #29 │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ - @ instruction: 0xf82af7d3 │ │ │ │ + @ instruction: 0xf84ef7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4649 │ │ │ │ - @ instruction: 0x4639ffbd │ │ │ │ + @ instruction: 0x4639ffbf │ │ │ │ @ instruction: 0xf08a4628 │ │ │ │ - blmi 0x8dc62c │ │ │ │ + blmi 0x8dc5f8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2080 @ 0xfffff7e0 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r5], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 d24, d27, d14 │ │ │ │ vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs r5, r0, #0 │ │ │ │ @ instruction: 0xf0876808 │ │ │ │ - @ instruction: 0xf7fefdf7 │ │ │ │ + @ instruction: 0xf7fefdf9 │ │ │ │ @ instruction: 0xf5b3beff │ │ │ │ @ instruction: 0xf47e2fa0 │ │ │ │ @ instruction: 0x060bad92 │ │ │ │ teqphi r4, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefe85 │ │ │ │ + @ instruction: 0xf7fefe91 │ │ │ │ @ instruction: 0xf04fbd85 │ │ │ │ str r0, [r7, -r8, lsl #18] │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - strteq pc, [fp], -r3, lsr #28 │ │ │ │ + @ instruction: 0x062bfe35 │ │ │ │ ldclge 5, cr15, [r9, #-248]! @ 0xffffff08 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffb8f7fa │ │ │ │ + @ instruction: 0xffc4f7fa │ │ │ │ ldcllt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq r3, r7, ip, lsl #23 │ │ │ │ + addeq r3, r7, r8, asr #23 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r3, r7, r2, lsl #18 │ │ │ │ + addeq r3, r7, lr, lsr r9 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - strteq pc, [r9], -pc, lsl #28 │ │ │ │ + strteq pc, [r9], -r1, lsr #28 │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ - blvs 0xfe737bb4 │ │ │ │ + blvs 0xfe737b78 │ │ │ │ svcvs 0x0070f412 │ │ │ │ bicshi pc, ip, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9d4b8 │ │ │ │ + blcc 0x9d47c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6ad56 │ │ │ │ ldmib sp, {r3, r6, r7, ip, sp}^ │ │ │ │ vabal.u8 q10, d3, d4 │ │ │ │ ldreq r2, [sl, #320] @ 0x140 │ │ │ │ eorhi pc, sp, #64, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ vceq.f32 d26, d23, d31 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0862795 │ │ │ │ - strtmi pc, [r1], -r7, asr #28 │ │ │ │ + strtmi pc, [r1], -r9, asr #28 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ @ instruction: 0xf7d2683c │ │ │ │ - strmi pc, [r2], -fp, lsr #31 │ │ │ │ + strmi pc, [r2], -pc, asr #31 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ - cdp2 0, 15, cr15, cr6, cr12, {4} │ │ │ │ - cdp2 0, 10, cr15, cr2, cr6, {4} │ │ │ │ + cdp2 0, 15, cr15, cr8, cr12, {4} │ │ │ │ + cdp2 0, 10, cr15, cr4, cr6, {4} │ │ │ │ @ instruction: 0xf6406839 │ │ │ │ strmi r7, [r4], -ip, lsl #5 │ │ │ │ - @ instruction: 0xffbef08a │ │ │ │ + @ instruction: 0xffc0f08a │ │ │ │ vnmla.f64 d4, d29, d7 │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r0], #-1052 @ 0xfffffbe4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf087461a │ │ │ │ - ldmdavs ip!, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs ip!, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ stmdage r4, {r0, r1, r3, r4, r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7feffc1 │ │ │ │ + @ instruction: 0xf7feffcd │ │ │ │ stmdage r4, {r0, r1, r2, r3, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100062a │ │ │ │ @ instruction: 0xf7fa80ed │ │ │ │ - @ instruction: 0xf7fefd9d │ │ │ │ + @ instruction: 0xf7fefda9 │ │ │ │ stmdbge r4, {r0, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fefd61 │ │ │ │ + @ instruction: 0xf7fefd6d │ │ │ │ @ instruction: 0xf04fbcfb │ │ │ │ @ instruction: 0xf7fe0908 │ │ │ │ @ instruction: 0xf7febdfe │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr10, cr14, {1} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - blge 0xfef9a5d0 │ │ │ │ + blge 0xfef9a594 │ │ │ │ svceq 0x0018f017 │ │ │ │ - blge 0xfee198d8 │ │ │ │ + blge 0xfee1989c │ │ │ │ ldrdcc pc, [ip], r6 @ │ │ │ │ stmdaeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0xfed1a7e4 │ │ │ │ + bllt 0xfed1a7a8 │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0x43234200 │ │ │ │ stmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmdbge r4, {r2, r9, ip, pc} │ │ │ │ sbcne pc, r0, #335544323 @ 0x14000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc, #-5] @ 0x9c807 │ │ │ │ + streq pc, [pc, #-5] @ 0x9c7cb │ │ │ │ andls r4, r5, #-1409286144 @ 0xac000000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - @ instruction: 0xf7feff65 │ │ │ │ + @ instruction: 0xf7feff71 │ │ │ │ ldcvs 12, cr11, [r3, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa5438 │ │ │ │ + blcs 0xa53fc │ │ │ │ ldcge 4, cr15, [fp], #248 @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf8d6acb6 │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf47e0f00 │ │ │ │ @ instruction: 0x4630acb0 │ │ │ │ - @ instruction: 0xffe4f7fd │ │ │ │ + @ instruction: 0xfff0f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf247ae13 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf0862695 │ │ │ │ - ldrtmi pc, [r9], -fp, lsr #27 @ │ │ │ │ + ldrtmi pc, [r9], -sp, lsr #27 @ │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d26837 │ │ │ │ - strmi pc, [r2], -pc, lsl #30 │ │ │ │ + @ instruction: 0x4602ff33 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ - cdp2 0, 5, cr15, cr10, cr12, {4} │ │ │ │ + cdp2 0, 5, cr15, cr12, cr12, {4} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf92ef08b │ │ │ │ + @ instruction: 0xf930f08b │ │ │ │ addmi lr, sp, #364904448 @ 0x15c00000 │ │ │ │ stcge 4, cr15, [pc], {126} @ 0x7e │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ stmdavs r8, {r1, r2, r4, r5, r6, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - bicsmi pc, r9, r6, asr #12 │ │ │ │ + @ instruction: 0x41b5f646 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf04fe5d1 │ │ │ │ @ instruction: 0x46204170 │ │ │ │ - blx 0x1a5a7c8 │ │ │ │ + blx 0x1a5a78c │ │ │ │ ldcllt 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - ldc2l 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ + stc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ @ instruction: 0x4630e55f │ │ │ │ - @ instruction: 0xffa4f7fd │ │ │ │ + @ instruction: 0xffb0f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf1b9add3 │ │ │ │ @ instruction: 0xf77f0f00 │ │ │ │ @ instruction: 0xf017ac1d │ │ │ │ @ instruction: 0xf43f0f0c │ │ │ │ @ instruction: 0xf8d6ac17 │ │ │ │ - b 0x147cba0 │ │ │ │ + b 0x147cb64 │ │ │ │ @ instruction: 0xf1080868 │ │ │ │ ldr r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031240 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ stceq 3, cr4, [fp], #104 @ 0x68 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r2, sl, lr}^ │ │ │ │ @ instruction: 0xf7fa2304 │ │ │ │ - @ instruction: 0xf7fefdab │ │ │ │ + @ instruction: 0xf7fefdb7 │ │ │ │ ldrtmi fp, [r0], -r7, asr #24 │ │ │ │ - @ instruction: 0xff7af7fd │ │ │ │ + @ instruction: 0xff86f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf086ada9 │ │ │ │ - strmi pc, [r6], -r5, asr #26 │ │ │ │ - stc2l 0, cr15, [r2, #-536] @ 0xfffffde8 │ │ │ │ + strmi pc, [r6], -r7, asr #26 │ │ │ │ + stc2l 0, cr15, [r4, #-536] @ 0xfffffde8 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0x46052495 │ │ │ │ stmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d29303 │ │ │ │ - stmdbls r3, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 3, cr15, cr4, cr12, {4} │ │ │ │ + cdp2 0, 3, cr15, cr6, cr12, {4} │ │ │ │ stmdavs r7!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d24649 │ │ │ │ - @ instruction: 0x4602fe97 │ │ │ │ + @ instruction: 0x4602febb │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - cdp2 0, 2, cr15, cr10, cr12, {4} │ │ │ │ + cdp2 0, 2, cr15, cr12, cr12, {4} │ │ │ │ @ instruction: 0xf893e66f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d5b4 │ │ │ │ + blcs 0x11d578 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ ldrt r2, [r1], #769 @ 0x301 │ │ │ │ - @ instruction: 0xf94cf7fb │ │ │ │ + @ instruction: 0xf958f7fb │ │ │ │ ldclt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ stcvs 13, cr6, [r8], {49} @ 0x31 │ │ │ │ svceq 0x00f0f010 │ │ │ │ - blvs 0xfe2d0db8 │ │ │ │ + blvs 0xfe2d0d7c │ │ │ │ svcvs 0x0070f410 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4116c49 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r4!, {r2, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ @ instruction: 0xf247ae17 │ │ │ │ - vaddw.s8 q11, q0, d5 │ │ │ │ + vmla.f d21, d16, d1[3] │ │ │ │ strb r0, [ip, #-274] @ 0xfffffeee │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x062c4630 │ │ │ │ rschi pc, r5, r0, lsl #2 │ │ │ │ - stc2 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - bllt 0xffb5a9d4 │ │ │ │ + ldc2 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ + bllt 0xffb5a998 │ │ │ │ vmull.u8 q8, d21, d27 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andls r0, r4, #108 @ 0x6c │ │ │ │ andcc pc, r3, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ stmdbge r4, {r0, r1, r4, r8, r9, lr} │ │ │ │ subne pc, r0, #335544323 @ 0x14000003 │ │ │ │ stmib sp, {r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fb3205 │ │ │ │ - @ instruction: 0xf7fefeff │ │ │ │ + @ instruction: 0xf7feff0b │ │ │ │ @ instruction: 0x4630bbd3 │ │ │ │ - blx 0xff4da9f6 │ │ │ │ + blx 0xff8da9ba │ │ │ │ ldmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff299b18 │ │ │ │ + blge 0xff299adc │ │ │ │ stmdavs r8, {r0, r2, r4, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - msrcs (UNDEF: 101), r6 │ │ │ │ + cmppcs r9, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [r1, #-640]! @ 0xfffffd80 │ │ │ │ @ instruction: 0xf4106c08 │ │ │ │ tstle r9, r0, ror pc │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mcrrvs 11, 11, sl, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xfeb99b50 │ │ │ │ + blge 0xfeb99b14 │ │ │ │ stmdavs r8, {r0, r1, r2, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - msrvc SP_usr, r9 │ │ │ │ + mvnvs pc, r9, asr #4 │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e584 │ │ │ │ - strdeq r3, [r7], r6 │ │ │ │ + addeq r3, r7, r2, lsr r8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf47e428d │ │ │ │ vldmdbvs r1!, {d10-d20} │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ stmdbmi sl, {r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ @ instruction: 0xf646ada3 │ │ │ │ - vmla.f d21, d0, d1[0] │ │ │ │ + vorr.i32 d21, #13 @ 0x0000000d │ │ │ │ strb r0, [r9, #-265]! @ 0xfffffef7 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdbge r4, {r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fef9cf │ │ │ │ + @ instruction: 0xf7fef9db │ │ │ │ @ instruction: 0xf893bb75 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d70c │ │ │ │ + blcs 0x11d6d0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ strt r2, [ip], r1, lsl #6 │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ - blge 0x1a19bdc │ │ │ │ + blge 0x1a19ba0 │ │ │ │ stmdavs r8, {r2, r4, r5, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ - orrsne pc, sp, r6, asr #4 │ │ │ │ + orrne pc, r1, r6, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ stmdage r4, {r0, r2, r3, r5, r7, sl, sp, lr, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf57e0628 │ │ │ │ stmdbge r4, {r4, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefa49 │ │ │ │ - beq 0xff38b848 │ │ │ │ + @ instruction: 0xf7fefa55 │ │ │ │ + beq 0xff38b80c │ │ │ │ strpl pc, [r0], #961 @ 0x3c1 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r4, #25379 @ 0x6323 │ │ │ │ andls r0, r4, #7012352 @ 0x6b0000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf00312c0 │ │ │ │ @ instruction: 0xf0050310 │ │ │ │ @ instruction: 0x432b050f │ │ │ │ movwls r9, #29189 @ 0x7205 │ │ │ │ - blx 0xff35ab36 │ │ │ │ - bllt 0xd5ab44 │ │ │ │ + blx 0xff65aafa │ │ │ │ + bllt 0xd5ab08 │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ - blge 0xc19d4c │ │ │ │ + blge 0xc19d10 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ streq r4, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f9d423 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefcb7 │ │ │ │ + @ instruction: 0xf7fefcc3 │ │ │ │ ldrtmi fp, [r0], -r1, lsr #22 │ │ │ │ - blx 0x85ab5a │ │ │ │ + blx 0xc5ab1e │ │ │ │ @ instruction: 0xf64ae5d2 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0x12d8da2 │ │ │ │ + blx 0x1358d66 │ │ │ │ vqshl.s8 d30, d20, d11 │ │ │ │ vmla.f d19, d16, d0[2] │ │ │ │ mulls r1, r4, r1 │ │ │ │ stmdavs r8, {r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0879500 │ │ │ │ - @ instruction: 0xf7fefb69 │ │ │ │ + @ instruction: 0xf7fefb6b │ │ │ │ @ instruction: 0xf7fbbc71 │ │ │ │ - @ instruction: 0xf7feff47 │ │ │ │ + @ instruction: 0xf7feff53 │ │ │ │ @ instruction: 0xf7f9bb05 │ │ │ │ - stmdbge r4, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefcd1 │ │ │ │ + @ instruction: 0xf7fefcdd │ │ │ │ svclt 0x0000bafd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ vmlal.u , d17, d2[2] │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ ldmdbcs r0, {r0, r4, r9, sl, lr} │ │ │ │ andscc sp, r0, r1, lsl r1 │ │ │ │ stmdble r7, {r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f2a18 │ │ │ │ svclt 0x00380100 │ │ │ │ - bcc 0x4a544c │ │ │ │ - blt 0xfe8594e8 │ │ │ │ + bcc 0x4a5414 │ │ │ │ + blt 0xfe7594b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - mvnvs pc, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0x63a8f24a │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnsvc pc, r5, asr #4 │ │ │ │ + asrsvc pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andseq pc, r0, r5, asr #12 │ │ │ │ + sbcsvc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1d5222c │ │ │ │ - svclt 0x0000ff4d │ │ │ │ + svclt 0x0000ff49 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fcfc │ │ │ │ + b 0x146fcc4 │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c8bc │ │ │ │ + b 0x148c884 │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d90a8 │ │ │ │ + beq 0x4d9070 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x740c9c │ │ │ │ + bmi 0x740c64 │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -143989,44 +143975,44 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - cdp2 2, 12, cr15, cr10, cr10, {0} │ │ │ │ + cdp2 2, 12, cr15, cr6, cr10, {0} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq sl, [r3], -r8 │ │ │ │ + ldrhteq sl, [r3], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fdd4 │ │ │ │ + b 0x146fd9c │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c994 │ │ │ │ + b 0x148c95c │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d9180 │ │ │ │ + beq 0x4d9148 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x740d74 │ │ │ │ + bmi 0x740d3c │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -144043,65 +144029,65 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - cdp2 2, 5, cr15, cr14, cr10, {0} │ │ │ │ + cdp2 2, 5, cr15, cr10, cr10, {0} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq sl, [r3], -r8 │ │ │ │ + ldrhteq sl, [r3], -r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x1255f8 │ │ │ │ + bcs 0x1255c0 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e614 │ │ │ │ + b 0x146e5dc │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ @ instruction: 0xf946f0c2 │ │ │ │ - blle 0xffe6e350 │ │ │ │ + blle 0xffe6e318 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd2622c │ │ │ │ + bne 0xd261f4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x125668 │ │ │ │ + bcs 0x125630 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e684 │ │ │ │ + b 0x146e64c │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ mcrr2 0, 12, pc, lr, cr2 @ │ │ │ │ - blle 0xffe6e3c0 │ │ │ │ + blle 0xffe6e388 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd2629c │ │ │ │ + bne 0xd26264 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -144121,49 +144107,49 @@ │ │ │ │ ldcllt 0, cr6, [r0], #268 @ 0x10c │ │ │ │ svclt 0x0000e664 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, ip, lsl #12 │ │ │ │ - blmi 0x92e770 │ │ │ │ + blmi 0x92e738 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib r2, {r0, r1, r2, r5, fp, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r1, r2, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs r5, {r2, r8, r9, sp}^ │ │ │ │ strvs lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @ instruction: 0xf85c6802 │ │ │ │ ldrmi r3, [r0], r4, lsl #22 │ │ │ │ - bl 0x16e710 │ │ │ │ - b 0xfe1b770c │ │ │ │ - b 0x11d760 │ │ │ │ - b 0x145d760 │ │ │ │ - b 0xfe11de24 │ │ │ │ + bl 0x16e6d8 │ │ │ │ + b 0xfe1b76d4 │ │ │ │ + b 0x11d728 │ │ │ │ + b 0x145d728 │ │ │ │ + b 0xfe11ddec │ │ │ │ strbmi r0, [r5], -r4, lsl #4 │ │ │ │ ldrtmi r4, [sl], #-1098 @ 0xfffffbb6 │ │ │ │ andle r4, r2, r7, lsr #12 │ │ │ │ @ instruction: 0x461e4634 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, ip, sp}^ │ │ │ │ ldmib sp, {fp, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x225b7c │ │ │ │ - blls 0x2f6fe8 │ │ │ │ + blmi 0x225b44 │ │ │ │ + blls 0x2f6fb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xe61543f0 │ │ │ │ - ldc2l 2, cr15, [lr, #-40]! @ 0xffffffd8 │ │ │ │ + ldc2l 2, cr15, [sl, #-40]! @ 0xffffffd8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, r2, lsr #24 │ │ │ │ stmdbhi r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -144173,37 +144159,37 @@ │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf10d680f │ │ │ │ stmdavs r4, {r4, r9, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ stmdaeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blls 0x1db154 │ │ │ │ + blls 0x1db11c │ │ │ │ andeq lr, r4, #548864 @ 0x86000 │ │ │ │ - b 0x146d18c │ │ │ │ + b 0x146d154 │ │ │ │ strbmi r0, [sl], #-436 @ 0xfffffe4c │ │ │ │ - bl 0x12e97c │ │ │ │ + bl 0x12e944 │ │ │ │ strbmi r6, [r6, #764] @ 0x2fc │ │ │ │ @ instruction: 0x0c07eb02 │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip}^ │ │ │ │ ldmib sp, {sl, lr, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e418 │ │ │ │ - bls 0x2f7060 │ │ │ │ + bmi 0x26e3e0 │ │ │ │ + bls 0x2f7028 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s8 q7, q3, q13 │ │ │ │ - svclt 0x0000fd2f │ │ │ │ + svclt 0x0000fd2b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, r4, lsr #24 │ │ │ │ stmdbhi r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -144215,91 +144201,91 @@ │ │ │ │ stmdavs r4, {r4, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf10d6802 │ │ │ │ @ instruction: 0xf85c0820 │ │ │ │ ldrmi r1, [r6], r4, lsl #22 │ │ │ │ stmdbeq r5, {r2, r9, fp, sp, lr, pc} │ │ │ │ - bl 0xee794 │ │ │ │ - b 0x11b5850 │ │ │ │ - b 0x11d8a0 │ │ │ │ - b 0x111d8a8 │ │ │ │ - b 0x145d8b8 │ │ │ │ + bl 0xee75c │ │ │ │ + b 0x11b5818 │ │ │ │ + b 0x11d868 │ │ │ │ + b 0x111d870 │ │ │ │ + b 0x145d880 │ │ │ │ strmi r0, [sl], #-2484 @ 0xfffff64c │ │ │ │ ldrtmi r4, [sl], #-1652 @ 0xfffff98c │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strbmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ ldmib sp, {r9, sl, fp, sp}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e4c0 │ │ │ │ - bls 0x2f7108 │ │ │ │ + bmi 0x26e488 │ │ │ │ + bls 0x2f70d0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqrshl.s8 q7, q9, q5 │ │ │ │ - svclt 0x0000fcdb │ │ │ │ + svclt 0x0000fcd7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf42e8 │ │ │ │ + bl 0xfebf42b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ - blmi 0x5260f4 │ │ │ │ + blmi 0x5260bc │ │ │ │ stmdavs ip, {r0, sl, ip, pc} │ │ │ │ - bmi 0x4ae940 │ │ │ │ + bmi 0x4ae908 │ │ │ │ ldrteq lr, [r4], #2639 @ 0xa4f │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldc 4, cr9, [sp] │ │ │ │ vstr d7, [r0] │ │ │ │ - vldr d7, [pc] @ 0x9d114 │ │ │ │ + vldr d7, [pc] @ 0x9d0dc │ │ │ │ vstr d7, [r0, #32] │ │ │ │ ldmdavs sl, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vrshl.s8 q7, q3, q5 │ │ │ │ - svclt 0x0000fcaf │ │ │ │ + svclt 0x0000fcab │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4348 │ │ │ │ + bl 0xfebf4310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ addlt r4, r7, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdavs r2, {r8, r9} │ │ │ │ ldmib r4, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ subsmi r5, r3, r2, lsl #8 │ │ │ │ - b 0x1477274 │ │ │ │ + b 0x147723c │ │ │ │ movwls r7, #1011 @ 0x3f3 │ │ │ │ stmvs r2, {r0, r2, r4, r6, lr} │ │ │ │ stmiavs r2, {r2, r4, r6, lr}^ │ │ │ │ ldrbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ subsmi r9, r3, r1, lsl #10 │ │ │ │ ldrbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x1482190 │ │ │ │ + b 0x1482158 │ │ │ │ movwls r7, #13299 @ 0x33f3 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r3, lsl #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ vrshl.s8 d14, d4, d10 │ │ │ │ - svclt 0x0000fc6d │ │ │ │ + svclt 0x0000fc69 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, lsr ip │ │ │ │ @ instruction: 0xf8d14699 │ │ │ │ @@ -144307,28 +144293,28 @@ │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ @ instruction: 0xf10d0400 │ │ │ │ ldmib r2, {r3, r4, r9, sl, fp}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r3, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs ip, {r1, r2, r8, r9, sp} │ │ │ │ - bleq 0xad962c │ │ │ │ + bleq 0xad95f4 │ │ │ │ andvc lr, r1, #3424256 @ 0x344000 │ │ │ │ ldm r0, {r0, ip, pc} │ │ │ │ - b 0xfe12138c │ │ │ │ - b 0x145de24 │ │ │ │ + b 0xfe121354 │ │ │ │ + b 0x145ddec │ │ │ │ strdmi r2, [r3], -r4 @ │ │ │ │ adcsne lr, r4, r0, lsl #21 │ │ │ │ - b 0xfe0ad360 │ │ │ │ + b 0xfe0ad328 │ │ │ │ ldrmi r6, [r8], #-116 @ 0xffffff8c │ │ │ │ - blcc 0x1db394 │ │ │ │ - b 0x146e280 │ │ │ │ + blcc 0x1db35c │ │ │ │ + b 0x146e248 │ │ │ │ strbmi r0, [r0], #-945 @ 0xfffffc4f │ │ │ │ - b 0x11eec68 │ │ │ │ - bl 0x9da30 │ │ │ │ + b 0x11eec30 │ │ │ │ + bl 0x9d9f8 │ │ │ │ eorsmi r0, r2, ip, lsl #20 │ │ │ │ @ instruction: 0x0c01ea05 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ cmncc r1, #536576 @ 0x83000 │ │ │ │ @ instruction: 0x53b1ea83 │ │ │ │ ldrmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ ldrbmi r4, [lr, #1716] @ 0x6b4 │ │ │ │ @@ -144338,29 +144324,29 @@ │ │ │ │ @ instruction: 0xe7d44654 │ │ │ │ stmib sp, {r0, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, ip, lr}^ │ │ │ │ ldmib sp, {r1, r8, ip, sp}^ │ │ │ │ stmib r0, {r2, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ - blmi 0x265e74 │ │ │ │ - blls 0x3772e0 │ │ │ │ + blmi 0x265e3c │ │ │ │ + blls 0x3772a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, sp, r9, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqshl.s8 d14, d8, d26 │ │ │ │ - svclt 0x0000fc01 │ │ │ │ + svclt 0x0000fbfd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, pc, ip, lsl #12 │ │ │ │ - blmi 0xaaeb10 │ │ │ │ + blmi 0xaaead8 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi lr, [r0, #-2516] @ 0xfffff62c │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -144368,15 +144354,15 @@ │ │ │ │ strvs lr, [r6, -sp, asr #19] │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ ldmib r0, {r2, r4, r5, r6, r7, r9, sl, lr}^ │ │ │ │ stmvs r5, {r9, sl, lr} │ │ │ │ ldmib r2, {r0, r1, r2, r6, r7, fp, sp, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf85c2308 │ │ │ │ - b 0xfe2046fc │ │ │ │ + b 0xfe2046c4 │ │ │ │ @ instruction: 0xf85e0206 │ │ │ │ eormi r3, r2, r4, lsl #22 │ │ │ │ strbmi r4, [r0, #106]! @ 0x6a │ │ │ │ ldrmi r4, [sl], #-1099 @ 0xfffffbb5 │ │ │ │ @ instruction: 0x13b4ea4f │ │ │ │ mvnscs lr, #536576 @ 0x83000 │ │ │ │ cmnvs r4, #536576 @ 0x83000 │ │ │ │ @@ -144392,139 +144378,139 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r3, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqshl.s8 d14, d26, d10 │ │ │ │ - svclt 0x0000fba3 │ │ │ │ + svclt 0x0000fb9f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4558 │ │ │ │ + bl 0xfebf4520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs pc, {r4, r6, r7, r8, r9, sl, fp} @ │ │ │ │ stcmi 0, cr11, [r0], #-540 @ 0xfffffde4 │ │ │ │ ldrdvs lr, [r1, -r0] │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtne lr, [r7], #2639 @ 0xa4f │ │ │ │ - b 0xfe1b768c │ │ │ │ - blmi 0x72e658 │ │ │ │ + b 0xfe1b7654 │ │ │ │ + blmi 0x72e620 │ │ │ │ ldrbeq lr, [r7], #2692 @ 0xa84 │ │ │ │ strtmi r6, [ip], #-2055 @ 0xfffff7f9 │ │ │ │ - b 0x1482394 │ │ │ │ - b 0xfe1ae664 │ │ │ │ - b 0xfe1a2768 │ │ │ │ + b 0x148235c │ │ │ │ + b 0xfe1ae62c │ │ │ │ + b 0xfe1a2730 │ │ │ │ ldrtmi r0, [ip], #-1238 @ 0xfffffb2a │ │ │ │ - b 0x1482398 │ │ │ │ - b 0xfe1ae660 │ │ │ │ - b 0xfe1a2764 │ │ │ │ + b 0x1482360 │ │ │ │ + b 0xfe1ae628 │ │ │ │ + b 0xfe1a272c │ │ │ │ ldrtmi r0, [r4], #-1233 @ 0xfffffb2f │ │ │ │ - b 0x14823ac │ │ │ │ - b 0xfe1ae680 │ │ │ │ - b 0xfe1a2784 │ │ │ │ + b 0x1482374 │ │ │ │ + b 0xfe1ae648 │ │ │ │ + b 0xfe1a274c │ │ │ │ strmi r0, [ip], #-1237 @ 0xfffffb2b │ │ │ │ ldmib sp, {r1, sl, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ ldmdavs r9, {r8, sl, lr} │ │ │ │ subsmi r9, r9, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi sp, [r1], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vqdmulh.s , q13, │ │ │ │ - svclt 0x0000fb57 │ │ │ │ + svclt 0x0000fb53 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf45f0 │ │ │ │ + bl 0xfebf45b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd0 │ │ │ │ addlt r4, r7, r5, lsr #18 │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x2c01e9d4 │ │ │ │ stmdavs r4, {r0, r2, r5, r6, r7, fp, sp, lr} │ │ │ │ stmdavs r4, {r1, r5, sl, lr}^ │ │ │ │ - b 0x146e6ac │ │ │ │ - b 0xfe1ae7fc │ │ │ │ - b 0xfe1ae600 │ │ │ │ + b 0x146e674 │ │ │ │ + b 0xfe1ae7c4 │ │ │ │ + b 0xfe1ae5c8 │ │ │ │ ldrmi r2, [r4], #-1175 @ 0xfffffb69 │ │ │ │ rscsmi lr, r6, #323584 @ 0x4f000 │ │ │ │ rsbsmi lr, r6, #532480 @ 0x82000 │ │ │ │ - b 0xfe142434 │ │ │ │ + b 0xfe1423fc │ │ │ │ stmvs r6, {r1, r2, r4, r7, r9, sp} │ │ │ │ - b 0x146e5c4 │ │ │ │ - b 0xfe3b0810 │ │ │ │ + b 0x146e58c │ │ │ │ + b 0xfe3b07d8 │ │ │ │ ldrtmi r4, [r5], #-3188 @ 0xfffff38c │ │ │ │ ldrcs lr, [r4], #2700 @ 0xa8c │ │ │ │ strtmi r6, [ip], #-2246 @ 0xfffff73a │ │ │ │ - b 0x1482458 │ │ │ │ + b 0x1482420 │ │ │ │ andls r4, r1, #1912602624 @ 0x72000000 │ │ │ │ ldrbtmi lr, [r2], #2692 @ 0xa84 │ │ │ │ - b 0xfe1ae528 │ │ │ │ + b 0xfe1ae4f0 │ │ │ │ ldrmi r2, [sl], #-658 @ 0xfffffd6e │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x266074 │ │ │ │ - blls 0x1f74e0 │ │ │ │ + blmi 0x26603c │ │ │ │ + blls 0x1f74a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vpadd.i8 d11, d26, d9 │ │ │ │ - svclt 0x0000fb01 │ │ │ │ + svclt 0x0000fafd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strvs lr, [r2], #-2514 @ 0xfffff62e │ │ │ │ - bvc 0x117c14 │ │ │ │ + bvc 0x117bdc │ │ │ │ vfnmacc.f32 s28, s12, s30 │ │ │ │ - b 0x1160778 │ │ │ │ - b 0x142a2c0 │ │ │ │ + b 0x1160740 │ │ │ │ + b 0x142a288 │ │ │ │ @ instruction: 0xf8dc4e84 │ │ │ │ - b 0xfe43d4b8 │ │ │ │ + b 0xfe43d480 │ │ │ │ @ instruction: 0xf8dc0e03 │ │ │ │ - bleq 0xfe9814f0 │ │ │ │ + bleq 0xfe9814b8 │ │ │ │ vldmiami r4, {s28-s106} │ │ │ │ orrmi lr, r6, #274432 @ 0x43000 │ │ │ │ vstmiacc r6, {s28-s103} │ │ │ │ - bleq 0x3d7edc │ │ │ │ + bleq 0x3d7ea4 │ │ │ │ vstmiapl r6, {s29-s107} │ │ │ │ mrrccs 10, 4, lr, r4, cr12 │ │ │ │ - b 0xfe4376e8 │ │ │ │ - b 0x1460d10 │ │ │ │ - b 0x13b47f4 │ │ │ │ - bl 0x828640 │ │ │ │ - b 0xfe360cf8 │ │ │ │ - b 0xfe29e120 │ │ │ │ - b 0x3a051c │ │ │ │ - b 0xfe3a0510 │ │ │ │ - b 0xfe220524 │ │ │ │ + b 0xfe4376b0 │ │ │ │ + b 0x1460cd8 │ │ │ │ + b 0x13b47bc │ │ │ │ + bl 0x828608 │ │ │ │ + b 0xfe360cc0 │ │ │ │ + b 0xfe29e0e8 │ │ │ │ + b 0x3a04e4 │ │ │ │ + b 0xfe3a04d8 │ │ │ │ + b 0xfe2204ec │ │ │ │ stmiavs r6, {r3, r9, fp}^ │ │ │ │ movweq lr, #27459 @ 0x6b43 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ vmlaeq.f32 s28, s19, s14 │ │ │ │ vmlaeq.f32 s28, s8, s28 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ vmlaeq.f32 s28, s19, s28 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ and lr, r0, #3440640 @ 0x348000 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bl 0x7b5834 │ │ │ │ - bl 0x1160564 │ │ │ │ - b 0x31e138 │ │ │ │ + bl 0x7b57fc │ │ │ │ + bl 0x116052c │ │ │ │ + b 0x31e100 │ │ │ │ andsmi r0, ip, ip, lsl #28 │ │ │ │ addscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x146d72c │ │ │ │ + b 0x146d6f4 │ │ │ │ stmdavs r7, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strcc lr, [r3], r6, asr #20 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ vmoveq.32 d7[0], lr │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ ldrmi lr, [r3, pc, asr #20] │ │ │ │ @@ -144534,67 +144520,67 @@ │ │ │ │ streq lr, [r7], -r6, lsl #21 │ │ │ │ strbpl lr, [ip, pc, asr #20] │ │ │ │ ldrbcs lr, [r3, -r7, asr #20] │ │ │ │ bicpl lr, r3, #323584 @ 0x4f000 │ │ │ │ cmpcs ip, #274432 @ 0x43000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ - bl 0x11b769c │ │ │ │ - bl 0x51e5a0 │ │ │ │ - bl 0x119ddc4 │ │ │ │ + bl 0x11b7664 │ │ │ │ + bl 0x51e568 │ │ │ │ + bl 0x119dd8c │ │ │ │ stmib r0, {r0, r1, sl}^ │ │ │ │ pop {sl, sp} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000bb11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strpl lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ ldmdavc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x115f460 │ │ │ │ - b 0x129e408 │ │ │ │ - b 0xfe2a35cc │ │ │ │ + b 0x115f428 │ │ │ │ + b 0x129e3d0 │ │ │ │ + b 0xfe2a3594 │ │ │ │ streq r0, [r2, r3, lsl #16]! │ │ │ │ - b 0x1121250 │ │ │ │ - b 0x115e01c │ │ │ │ + b 0x1121218 │ │ │ │ + b 0x115dfe4 │ │ │ │ subsmi r1, r3, r5, lsl #6 │ │ │ │ - b 0x111ef78 │ │ │ │ - b 0xfe2a2124 │ │ │ │ + b 0x111ef40 │ │ │ │ + b 0xfe2a20ec │ │ │ │ stmvs r2, {r1, fp} │ │ │ │ @ instruction: 0x9c00e9dc │ │ │ │ stmdaeq r2, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r4, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r5, #270336 @ 0x42000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andeq lr, r7, #299008 @ 0x49000 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ stmdbeq r7, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r9, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1177908 │ │ │ │ - b 0x139e20c │ │ │ │ + bl 0x11778d0 │ │ │ │ + b 0x139e1d4 │ │ │ │ eormi r0, r2, r6, lsl #4 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ stmdaeq r8, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea42 │ │ │ │ movweq lr, #52035 @ 0xcb43 │ │ │ │ @ instruction: 0x0c08ea05 │ │ │ │ - bvc 0x6d7f5c │ │ │ │ + bvc 0x6d7f24 │ │ │ │ addvc lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq lr, r3, #270336 @ 0x42000 │ │ │ │ - bne 0x197f54 │ │ │ │ - beq 0x158058 │ │ │ │ + bne 0x197f1c │ │ │ │ + beq 0x158020 │ │ │ │ ldmdbvc r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x12df4a0 │ │ │ │ - b 0x1123a5c │ │ │ │ + b 0x12df468 │ │ │ │ + b 0x1123a24 │ │ │ │ smullvs r0, r3, r8, r2 │ │ │ │ stmdbeq r2, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r8, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r3, #270336 @ 0x42000 │ │ │ │ andhi pc, r8, r0, asr #17 │ │ │ │ - beq 0x15807c │ │ │ │ + beq 0x158044 │ │ │ │ andeq lr, r8, #282624 @ 0x45000 │ │ │ │ eorsmi r0, sl, sp, asr r6 │ │ │ │ ldrbne lr, [r8, #2629] @ 0xa45 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdbeq r5, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, #-2628] @ 0xfffff5bc │ │ │ │ eormi r4, r3, r5, lsr r0 │ │ │ │ @@ -144608,48 +144594,48 @@ │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000ba95 │ │ │ │ push {r0, r1, r3, r9, sl, lr} │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, lr} │ │ │ │ stmdavs r2, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x5700e9d3 │ │ │ │ vnmlaeq.f32 s29, s12, s30 │ │ │ │ - b 0x14779b8 │ │ │ │ - b 0x13a8708 │ │ │ │ - b 0x14386c0 │ │ │ │ - b 0xfe43d1c4 │ │ │ │ - b 0x1460eec │ │ │ │ - b 0x146770c │ │ │ │ - b 0x12a0810 │ │ │ │ - b 0x13b76e0 │ │ │ │ - b 0xfe3bc9e4 │ │ │ │ - b 0x14606f0 │ │ │ │ - b 0x12a3a2c │ │ │ │ - b 0xfe3b77e4 │ │ │ │ - b 0xfe424a28 │ │ │ │ - bl 0x820f00 │ │ │ │ + b 0x1477980 │ │ │ │ + b 0x13a86d0 │ │ │ │ + b 0x1438688 │ │ │ │ + b 0xfe43d18c │ │ │ │ + b 0x1460eb4 │ │ │ │ + b 0x14676d4 │ │ │ │ + b 0x12a07d8 │ │ │ │ + b 0x13b76a8 │ │ │ │ + b 0xfe3bc9ac │ │ │ │ + b 0x14606b8 │ │ │ │ + b 0x12a39f4 │ │ │ │ + b 0xfe3b77ac │ │ │ │ + b 0xfe4249f0 │ │ │ │ + bl 0x820ec8 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ - bl 0x11377f0 │ │ │ │ - b 0x145df1c │ │ │ │ + bl 0x11377b8 │ │ │ │ + b 0x145dee4 │ │ │ │ subvs r0, r2, r5, asr ip │ │ │ │ - b 0x111ff9c │ │ │ │ - b 0x13b5f14 │ │ │ │ - b 0xfe13ca18 │ │ │ │ - b 0x1460f30 │ │ │ │ + b 0x111ff64 │ │ │ │ + b 0x13b5edc │ │ │ │ + b 0xfe13c9e0 │ │ │ │ + b 0x1460ef8 │ │ │ │ ldmdaeq sl!, {r0, r1, r2, r4, sl, fp, sp}^ │ │ │ │ @ instruction: 0x6c05ea4c │ │ │ │ sbcvc lr, r5, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ - b 0x111febc │ │ │ │ - b 0xfe3b6034 │ │ │ │ - b 0xfe424a78 │ │ │ │ + b 0x111fe84 │ │ │ │ + b 0xfe3b5ffc │ │ │ │ + b 0xfe424a40 │ │ │ │ ldmibne r2, {r1, r9} │ │ │ │ - bl 0x117592c │ │ │ │ + bl 0x11758f4 │ │ │ │ sbcvs r0, r3, ip, lsl #6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x125b72c │ │ │ │ + blt 0x125b6f4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs r6, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ str lr, [r0], #-2517 @ 0xfffff62b │ │ │ │ stmdaeq r6, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrbmi lr, [lr, pc, asr #20] │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ @@ -144659,67 +144645,67 @@ │ │ │ │ strbeq lr, [r4], pc, asr #20 │ │ │ │ bicsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ ldrbvc lr, [lr], -r6, asr #20 │ │ │ │ movtcc lr, #59971 @ 0xea43 │ │ │ │ vfnmane.f32 s28, s28, s30 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ @ instruction: 0x6e84ea4e │ │ │ │ - b 0xfe177890 │ │ │ │ + b 0xfe177858 │ │ │ │ ldmdavs r4, {r2, r4, r7, r8, r9, ip}^ │ │ │ │ streq lr, [lr, -r7, lsl #21] │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ smladeq r8, r7, fp, lr │ │ │ │ movweq lr, #19267 @ 0x4b43 │ │ │ │ movwvc lr, #2496 @ 0x9c0 │ │ │ │ ldmib r5, {r0, r1, r7, fp, sp, lr}^ │ │ │ │ ldmvs r5, {r1, r9, sl, lr} │ │ │ │ ldmvs r3, {r0, r2, r3, r5, r6, r7, fp, ip}^ │ │ │ │ - bl 0x1177aa8 │ │ │ │ + bl 0x1177a70 │ │ │ │ rsceq r0, r2, r2, lsl #28 │ │ │ │ - b 0x1120b34 │ │ │ │ - b 0x117a104 │ │ │ │ - b 0xfe12a4c8 │ │ │ │ + b 0x1120afc │ │ │ │ + b 0x117a0cc │ │ │ │ + b 0xfe12a490 │ │ │ │ rscseq r0, r3, r3, lsl #14 │ │ │ │ - b 0x1160b80 │ │ │ │ - b 0x113a50c │ │ │ │ + b 0x1160b48 │ │ │ │ + b 0x113a4d4 │ │ │ │ subsmi r3, r3, r4, asr #4 │ │ │ │ - b 0x111fe4c │ │ │ │ - b 0xfe1761e0 │ │ │ │ + b 0x111fe14 │ │ │ │ + b 0xfe1761a8 │ │ │ │ @ instruction: 0x407a1396 │ │ │ │ addvs r1, r2, r2, asr r9 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ pop {r0, r1, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ svclt 0x0000b9ef │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf49e8 │ │ │ │ + bl 0xfebf49b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ - blmi 0xa6f058 │ │ │ │ + blmi 0xa6f020 │ │ │ │ ldmdavs r5, {r1, r2, r7, ip, sp, pc}^ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavs r6!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ cmnmi r5, #536576 @ 0x83000 │ │ │ │ - b 0xfe177820 │ │ │ │ + b 0xfe1777e8 │ │ │ │ ldmib r4, {r0, r2, r9, sl, fp}^ │ │ │ │ ldmvs r4, {r0, r8, r9, ip, lr} │ │ │ │ - b 0xfe1f7b60 │ │ │ │ - b 0x146edec │ │ │ │ - b 0xfe16ea18 │ │ │ │ - b 0xfe1ae5ec │ │ │ │ + b 0xfe1f7b28 │ │ │ │ + b 0x146edb4 │ │ │ │ + b 0xfe16e9e0 │ │ │ │ + b 0xfe1ae5b4 │ │ │ │ stmiavs r2, {r1, r2, r3, r4, r5, r6, sl, sp}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ rsbsmi r9, r2, r0, lsl #8 │ │ │ │ rsbsmi lr, r4, #532480 @ 0x82000 │ │ │ │ - b 0xfe1f7948 │ │ │ │ + b 0xfe1f7910 │ │ │ │ stmvs r4, {r2, r9, sl, fp} │ │ │ │ - b 0x146d9cc │ │ │ │ - b 0xfe1aea3c │ │ │ │ - b 0xfe1a6a40 │ │ │ │ + b 0x146d994 │ │ │ │ + b 0xfe1aea04 │ │ │ │ + b 0xfe1a6a08 │ │ │ │ strls r0, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ ldrbtcs lr, [r3], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r3], #-2692 @ 0xfffff57c │ │ │ │ strls r4, [r2], #-92 @ 0xffffffa4 │ │ │ │ ldrbtcs lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r2], #-2692 @ 0xfffff57c │ │ │ │ andls r4, r3, #98 @ 0x62 │ │ │ │ @@ -144729,159 +144715,159 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf900f20a │ │ │ │ + @ instruction: 0xf8fcf20a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4a9c │ │ │ │ + bl 0xfebf4a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0fd8 │ │ │ │ addlt r4, r6, sp, lsl r9 │ │ │ │ stmdavs r9, {r1, r2, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [r9], -r0, lsl #2 │ │ │ │ stmiavs ip!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ vaddvs.f32 s29, s13, s6 │ │ │ │ - b 0xfe1b7c0c │ │ │ │ + b 0xfe1b7bd4 │ │ │ │ stmiavs r3, {r0, r1, r4, r5, r6, sl, sp, lr}^ │ │ │ │ - b 0xfe1ada38 │ │ │ │ - b 0xfe1aeac4 │ │ │ │ - b 0xfe19ebc8 │ │ │ │ + b 0xfe1ada00 │ │ │ │ + b 0xfe1aea8c │ │ │ │ + b 0xfe19eb90 │ │ │ │ strls r6, [r3], #-1214 @ 0xfffffb42 │ │ │ │ strcc lr, [r1], #-2517 @ 0xfffff62b │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, fp, sp, lr}^ │ │ │ │ ldrbtvs lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ cmnvs r2, #536576 @ 0x83000 │ │ │ │ - b 0xfe4378f0 │ │ │ │ + b 0xfe4378b8 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ rsbmi r6, r2, r2, lsl #17 │ │ │ │ stmdavs r2, {r1, r9, ip, pc}^ │ │ │ │ subvs r4, r2, sl, asr r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8baf20a │ │ │ │ + @ instruction: 0xf8b6f20a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4b28 │ │ │ │ + bl 0xfebf4af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], r0, asr #31 │ │ │ │ - bmi 0xa09b60 │ │ │ │ + bmi 0xa09b28 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0x6700e9d0 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blvc 0x158fc0 │ │ │ │ + blvc 0x158f88 │ │ │ │ ldmib r0, {r1, r3, r6, r7, fp, sp, lr}^ │ │ │ │ stc 4, cr1, [sp, #8] │ │ │ │ vldr d7, [lr, #24] │ │ │ │ vstr d7, [sp] │ │ │ │ eorle r7, r8, #4, 22 @ 0x1000 │ │ │ │ strls r1, [r2], #-669 @ 0xfffffd63 │ │ │ │ eorspl lr, r4, #532480 @ 0x82000 │ │ │ │ - bl 0x3eda98 │ │ │ │ + bl 0x3eda60 │ │ │ │ rsbsmi r0, ip, r5, lsl #11 │ │ │ │ mvnspl lr, pc, asr #20 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ - bl 0x1f7e2c │ │ │ │ + bl 0x1f7df4 │ │ │ │ ldrbtmi r0, [r4], #-3590 @ 0xfffff1fa │ │ │ │ andls r4, r3, #570425344 @ 0x22000000 │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vmla.i8 d11, d10, d9 │ │ │ │ - vtst.8 , , │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ - @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 q8, d0, d16 │ │ │ │ - blmi 0x15da78 │ │ │ │ + vadd.i8 , , │ │ │ │ + vsra.s64 d23, d16, #64 │ │ │ │ + vrhadd.s8 d16, d5, d30 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ + blmi 0x15da40 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf87ef1d5 │ │ │ │ + @ instruction: 0xf87af1d5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sl, r3, r8, lsl #14 │ │ │ │ + eorseq sl, r3, r8, asr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4bd8 │ │ │ │ + bl 0xfebf4ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x15902c │ │ │ │ + blvc 0x158ff4 │ │ │ │ @ instruction: 0xf5b34c25 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x25902c │ │ │ │ - blvc 0xd9044 │ │ │ │ + blvc 0x258ff4 │ │ │ │ + blvc 0xd900c │ │ │ │ ldrdvc lr, [r0, -r0] │ │ │ │ strpl lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d903c │ │ │ │ - b 0x14922b8 │ │ │ │ + blvc 0x1d9004 │ │ │ │ + b 0x1492280 │ │ │ │ strls r2, [r2], #-3747 @ 0xfffff15d │ │ │ │ - bl 0x401e14 │ │ │ │ - b 0xfe21e450 │ │ │ │ + bl 0x401ddc │ │ │ │ + b 0xfe21e418 │ │ │ │ ldmdbvs r2, {r2, r4, r5, r9, sl, fp, ip, lr} │ │ │ │ ldrmi r4, [r6], #1082 @ 0x43a │ │ │ │ andeq lr, r5, #68, 20 @ 0x44000 │ │ │ │ eormi r4, ip, sl │ │ │ │ - b 0x146e6b4 │ │ │ │ + b 0x146e67c │ │ │ │ ldrbtmi r5, [r2], #-1525 @ 0xfffffa0b │ │ │ │ strls r9, [r1, #-515] @ 0xfffffdfd │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vadd.i8 d11, d26, d31 │ │ │ │ - vtst.8 d31, d5, d7 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ - @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 q8, d0, d16 │ │ │ │ - blmi 0x15db2c │ │ │ │ + vtst.8 d31, d5, d3 │ │ │ │ + vsra.s64 d23, d16, #64 │ │ │ │ + vrhadd.s8 d16, d5, d30 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ + blmi 0x15daf4 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf824f1d5 │ │ │ │ + @ instruction: 0xf820f1d5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sl, r3, r8, lsl #14 │ │ │ │ + eorseq sl, r3, r8, asr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4c8c │ │ │ │ + bl 0xfebf4c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x1590e0 │ │ │ │ + blvc 0x1590a8 │ │ │ │ @ instruction: 0xf5b34c26 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x2590e0 │ │ │ │ - blvc 0xd90f8 │ │ │ │ + blvc 0x2590a8 │ │ │ │ + blvc 0xd90c0 │ │ │ │ @ instruction: 0x5700e9d0 │ │ │ │ strne lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d90f0 │ │ │ │ - b 0x1492374 │ │ │ │ - b 0xfe1a9550 │ │ │ │ + blvc 0x1d90b8 │ │ │ │ + b 0x149233c │ │ │ │ + b 0xfe1a9518 │ │ │ │ strls r0, [r2], #-513 @ 0xfffffdff │ │ │ │ - bl 0x3edcb4 │ │ │ │ - b 0x1461508 │ │ │ │ + bl 0x3edc7c │ │ │ │ + b 0x14614d0 │ │ │ │ tstls r1, r1, ror r1 │ │ │ │ @ instruction: 0xf8de9700 │ │ │ │ ldrtmi r4, [r4], #-16 │ │ │ │ strtmi r4, [r2], #-1068 @ 0xfffffbd4 │ │ │ │ mvnscc lr, pc, asr #20 │ │ │ │ mvnspl lr, r1, lsl #21 │ │ │ │ andls r4, r3, #74 @ 0x4a │ │ │ │ @@ -144892,122 +144878,122 @@ │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vtst.8 , , │ │ │ │ - vrecps.f32 d31, d21, d27 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ - @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 q8, d0, d16 │ │ │ │ - blmi 0x15dbe4 │ │ │ │ + vrecps.f32 d31, d21, d23 │ │ │ │ + vsra.s64 d23, d16, #64 │ │ │ │ + vrhadd.s8 d16, d5, d30 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ + blmi 0x15dbac │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xffc8f1d4 │ │ │ │ + @ instruction: 0xffc4f1d4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sl, r3, r8, lsl #14 │ │ │ │ + eorseq sl, r3, r8, asr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4d44 │ │ │ │ + bl 0xfebf4d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x159198 │ │ │ │ + blvc 0x159160 │ │ │ │ @ instruction: 0xf5b34c27 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x259198 │ │ │ │ - blvc 0xd91b0 │ │ │ │ + blvc 0x259160 │ │ │ │ + blvc 0xd9178 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ strne lr, [r2, #-2512] @ 0xfffff630 │ │ │ │ - blvc 0x1d91a8 │ │ │ │ - b 0x1492430 │ │ │ │ + blvc 0x1d9170 │ │ │ │ + b 0x14923f8 │ │ │ │ strls r2, [r2, #-3747] @ 0xfffff15d │ │ │ │ - bl 0x402b80 │ │ │ │ + bl 0x402b48 │ │ │ │ ldmdbvs r2, {r1, r2, r3, r7, r9} │ │ │ │ vmlaeq.f64 d14, d7, d2 │ │ │ │ andeq lr, r4, #528384 @ 0x81000 │ │ │ │ ldrtmi r4, [r6], #42 @ 0x2a │ │ │ │ - b 0x146dd1c │ │ │ │ + b 0x146dce4 │ │ │ │ ldrbtmi r3, [r2], #-369 @ 0xfffffe8f │ │ │ │ - b 0x1481fa0 │ │ │ │ - b 0xfe0ea368 │ │ │ │ + b 0x1481f68 │ │ │ │ + b 0xfe0ea330 │ │ │ │ strdmi r5, [sl], #-18 @ 0xffffffee │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x42efb8 │ │ │ │ - bls 0x2f7c00 │ │ │ │ + bmi 0x42ef80 │ │ │ │ + bls 0x2f7bc8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00f6f7fe │ │ │ │ - @ instruction: 0xff5ef209 │ │ │ │ - mvnsvc pc, r5, asr #4 │ │ │ │ + @ instruction: 0xff5af209 │ │ │ │ + asrsvc pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eoreq pc, r0, r5, asr #12 │ │ │ │ + rscvc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf1d42229 │ │ │ │ - svclt 0x0000ff6b │ │ │ │ + svclt 0x0000ff67 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sl, r3, r8, lsl #14 │ │ │ │ + eorseq sl, r3, r8, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ vmov.i32 q10, #48127 @ 0x0000bbff │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ sbcslt fp, fp, #143 @ 0x8f │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ streq pc, [r1], #-259 @ 0xfffffefd │ │ │ │ - bvc 0xffedb564 │ │ │ │ - bvc 0x9b768 │ │ │ │ - b 0x146f43c │ │ │ │ + bvc 0xffedb52c │ │ │ │ + bvc 0x9b730 │ │ │ │ + b 0x146f404 │ │ │ │ svclt 0x001504c4 │ │ │ │ strtmi r0, [r3], r8, ror #1 │ │ │ │ strtmi r4, [r0], -r3, lsl #13 │ │ │ │ - cdpeq 2, 11, cr15, cr4, cr13, {2} │ │ │ │ + cdpeq 2, 7, cr15, cr4, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr4, cr0, {6} │ │ │ │ andlt lr, r1, sp, asr #19 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ - beq 0x198af8 │ │ │ │ + beq 0x198ac0 │ │ │ │ stmdbeq r8, {r0, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r8, {r1, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ strls r4, [r3], #-1691 @ 0xfffff965 │ │ │ │ - blvc 0x1592c0 │ │ │ │ + blvc 0x159288 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blvc 0x2592a8 │ │ │ │ - blvc 0x1590dc │ │ │ │ - blvc 0x1d92b0 │ │ │ │ - blvc 0x1592d8 │ │ │ │ - blvc 0x3592b8 │ │ │ │ - blvc 0x1590e8 │ │ │ │ - blvc 0x2d92c0 │ │ │ │ + blvc 0x259270 │ │ │ │ + blvc 0x1590a4 │ │ │ │ + blvc 0x1d9278 │ │ │ │ + blvc 0x1592a0 │ │ │ │ + blvc 0x359280 │ │ │ │ + blvc 0x1590b0 │ │ │ │ + blvc 0x2d9288 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e80b0 │ │ │ │ - bl 0x3de6ac │ │ │ │ + bl 0x3e8078 │ │ │ │ + bl 0x3de674 │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe178118 │ │ │ │ + b 0xfe1780e0 │ │ │ │ @ instruction: 0xf0010302 │ │ │ │ - bl 0x3de4c0 │ │ │ │ + bl 0x3de488 │ │ │ │ ldmdbvs r2, {r1, r7, r9} │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - blcc 0x1dbe30 │ │ │ │ + blcc 0x1dbdf8 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - b 0x1477d54 │ │ │ │ + b 0x1477d1c │ │ │ │ @ instruction: 0xf81e6012 │ │ │ │ sbcslt r8, r0, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r8, r0, asr #20 │ │ │ │ stmdacs r7, {r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andmi pc, r7, #134217731 @ 0x8000003 │ │ │ │ andhi pc, r8, lr, lsl r8 @ │ │ │ │ @@ -145015,24 +145001,24 @@ │ │ │ │ stmdacs r8, {r6, r9, fp, sp, lr, pc} │ │ │ │ andmi lr, r2, #72, 20 @ 0x48000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ @ instruction: 0x73b2ea83 │ │ │ │ @ instruction: 0x53b2ea83 │ │ │ │ @ instruction: 0x33b2ea83 │ │ │ │ teqcs r2, #536576 @ 0x83000 │ │ │ │ - blcc 0x1dbe18 │ │ │ │ + blcc 0x1dbde0 │ │ │ │ ldc 1, cr13, [sp, #768] @ 0x300 │ │ │ │ strtmi r6, [fp], -r4, lsl #22 │ │ │ │ - blvc 0x259388 │ │ │ │ + blvc 0x259350 │ │ │ │ @ instruction: 0xf8dd3510 │ │ │ │ ldrcc r8, [r0, -r0] │ │ │ │ ldrcc r9, [r0], -r1, lsl #20 │ │ │ │ - blvs 0x259138 │ │ │ │ + blvs 0x259100 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blvc 0xd9338 │ │ │ │ + blvc 0xd9300 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldcle 2, cr4, [r3], {154} @ 0x9a │ │ │ │ streq lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi r4, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ stmdble r7, {r2, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -145043,109 +145029,109 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 2, 8, cr15, cr12, cr9, {0} │ │ │ │ + cdp2 2, 8, cr15, cr8, cr9, {0} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-876] @ 0xfffffc94 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ mrrcmi 0, 8, fp, r5, cr15 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ - bvc 0xffedb6e0 │ │ │ │ - bvc 0x9b8e4 │ │ │ │ + bvc 0xffedb6a8 │ │ │ │ + bvc 0x9b8ac │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbeq lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [fp], r3, lsr #13 │ │ │ │ vmax.s8 d20, d13, d19 │ │ │ │ - @ instruction: 0xf2c00eb4 │ │ │ │ + vmov.i64 q8, #0x0000000000ff0000 │ │ │ │ stmib sp, {r2, r4, r5, r9, sl, fp}^ │ │ │ │ strmi fp, [pc], -r1, lsl #6 │ │ │ │ - bl 0xfeb2f628 │ │ │ │ + bl 0xfeb2f5f0 │ │ │ │ @ instruction: 0xf1010a00 │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf1000808 │ │ │ │ strmi r0, [r3], r8, lsl #10 │ │ │ │ ldc 4, cr9, [r9, #-12] │ │ │ │ @ instruction: 0xf10d7b02 │ │ │ │ stcge 12, cr0, [r4], {32} │ │ │ │ strls r2, [r0, -r0, lsl #2] │ │ │ │ - blvc 0x1d9428 │ │ │ │ - blvc 0x159454 │ │ │ │ - blvc 0x259430 │ │ │ │ - blvc 0x159458 │ │ │ │ - blvc 0x359438 │ │ │ │ - blvc 0x159268 │ │ │ │ - blvc 0x2d9440 │ │ │ │ + blvc 0x1d93f0 │ │ │ │ + blvc 0x15941c │ │ │ │ + blvc 0x2593f8 │ │ │ │ + blvc 0x159420 │ │ │ │ + blvc 0x359400 │ │ │ │ + blvc 0x159230 │ │ │ │ + blvc 0x2d9408 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e8230 │ │ │ │ - bl 0x3de82c │ │ │ │ + bl 0x3e81f8 │ │ │ │ + bl 0x3de7f4 │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe138298 │ │ │ │ + b 0xfe138260 │ │ │ │ @ instruction: 0xf0010203 │ │ │ │ - bl 0x3dea40 │ │ │ │ + bl 0x3dea08 │ │ │ │ ldmdbvs fp, {r0, r1, r7, r8, r9} │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - blcs 0x1dbfb0 │ │ │ │ + blcs 0x1dbf78 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - b 0x1477ed0 │ │ │ │ + b 0x1477e98 │ │ │ │ @ instruction: 0xf81e6013 │ │ │ │ sbcslt r7, r8, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r7, r0, asr #20 │ │ │ │ strcs pc, [r7, -r3, asr #7] │ │ │ │ movwmi pc, #29635 @ 0x73c3 @ │ │ │ │ andvc pc, r7, lr, lsl r8 @ │ │ │ │ andcc pc, r3, lr, lsl r8 @ │ │ │ │ strcs lr, [r7, -r0, asr #20] │ │ │ │ movwmi lr, #14919 @ 0x3a47 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ rscsmi lr, r3, #532480 @ 0x82000 │ │ │ │ rsbscs lr, r3, #532480 @ 0x82000 │ │ │ │ - blcs 0x1dbf90 │ │ │ │ + blcs 0x1dbf58 │ │ │ │ strtmi sp, [fp], -r4, asr #3 │ │ │ │ - blvc 0x2594fc │ │ │ │ - blvs 0x1d9500 │ │ │ │ + blvc 0x2594c4 │ │ │ │ + blvs 0x1d94c8 │ │ │ │ svcls 0x00003510 │ │ │ │ @ instruction: 0xf1093610 │ │ │ │ @ instruction: 0xf1080910 │ │ │ │ stc 8, cr0, [r5, #-64] @ 0xffffffc0 │ │ │ │ - bl 0x338ab8 │ │ │ │ + bl 0x338a80 │ │ │ │ stc 2, cr0, [r3, #20] │ │ │ │ ldrcc r7, [r0, -r0, lsl #22] │ │ │ │ addsmi r9, r3, #1024 @ 0x400 │ │ │ │ ldmib sp, {r0, r3, r4, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrbmi r3, [r8], -r2, lsl #8 │ │ │ │ addsmi r4, ip, #24, 8 @ 0x18000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x767ac0 │ │ │ │ + bne 0x767a88 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, r4, #12713984 @ 0xc20000 │ │ │ │ - blmi 0x3142b4 │ │ │ │ - blls 0x3f7f38 │ │ │ │ + blmi 0x31427c │ │ │ │ + blls 0x3f7f00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q4, , q8 │ │ │ │ - svclt 0x0000fdd1 │ │ │ │ + svclt 0x0000fdcd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ sbcslt r2, ip, #2, 26 @ 0x80 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ @@ -145154,86 +145140,86 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ qadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [r5], -r7, lsr #12 │ │ │ │ ldmib ip, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf10c6a02 │ │ │ │ ldmib r1, {r3, sl, fp}^ │ │ │ │ tstcc r8, r0, lsl #16 │ │ │ │ - b 0x145e0fc │ │ │ │ - b 0x111ec60 │ │ │ │ - b 0x117aaa4 │ │ │ │ - b 0xfe13ae98 │ │ │ │ + b 0x145e0c4 │ │ │ │ + b 0x111ec28 │ │ │ │ + b 0x117aa6c │ │ │ │ + b 0xfe13ae60 │ │ │ │ @ instruction: 0xf84e0209 │ │ │ │ - b 0xfe169b68 │ │ │ │ + b 0xfe169b30 │ │ │ │ adcsmi r0, r9, #8, 6 @ 0x20000000 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf5180 │ │ │ │ + bl 0xfebf5148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ svceq 0x00e443e4 │ │ │ │ @ instruction: 0x4605d01d │ │ │ │ @ instruction: 0xdd112901 │ │ │ │ orrpl pc, sp, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xacfc4 │ │ │ │ + blcs 0xacf8c │ │ │ │ @ instruction: 0xf505da03 │ │ │ │ stclvc 5, cr5, [fp], #516 @ 0x204 │ │ │ │ @ instruction: 0x462009dc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - ldc2 7, cr15, [r2, #-692] @ 0xfffffd4c │ │ │ │ + stc2 7, cr15, [lr, #-692]! @ 0xfffffd4c │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ orrpl pc, r1, #20971520 @ 0x1400000 │ │ │ │ - blcs 0xb8038 │ │ │ │ + blcs 0xb8000 │ │ │ │ strcs sp, [r0], #-3044 @ 0xfffff41c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf51e8 │ │ │ │ + bl 0xfebf51b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ strcs pc, [r9], #-866 @ 0xfffffc9e │ │ │ │ strne pc, [r7], #-867 @ 0xfffffc9d │ │ │ │ - cdp2 7, 1, cr15, cr2, cr7, {5} │ │ │ │ - b 0x11c8c14 │ │ │ │ + cdp2 7, 2, cr15, cr14, cr7, {5} │ │ │ │ + b 0x11c8bdc │ │ │ │ strls r0, [r4], #-1088 @ 0xfffffbc0 │ │ │ │ muleq r3, r3, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf522c │ │ │ │ + bl 0xfebf51f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 q11, q4, #64 │ │ │ │ @ instruction: 0xf64d0333 │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ submi pc, sp, #64, 4 │ │ │ │ - blx 0xfeb5a6c4 │ │ │ │ + blx 0xfeb5a68c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [ip], #556 @ 0x22c │ │ │ │ stmdavs r4!, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9409 │ │ │ │ @@ -145245,37 +145231,37 @@ │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ stccs 1, cr8, [r2, #-420]! @ 0xfffffe5c │ │ │ │ andhi pc, lr, #0, 4 │ │ │ │ vadd.f32 d18, d0, d15 │ │ │ │ @ instruction: 0xf1a58212 │ │ │ │ movwcs r0, #4624 @ 0x1210 │ │ │ │ vorr.i32 d18, #5 @ 0x00000005 │ │ │ │ - blx 0x15e4bc │ │ │ │ + blx 0x15e484 │ │ │ │ andsmi pc, r1, r2, lsl #4 │ │ │ │ @ instruction: 0xf012b949 │ │ │ │ @ instruction: 0xf0400f6a │ │ │ │ @ instruction: 0xf412819b │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf0002303 │ │ │ │ cmncc fp, #-2147483585 @ 0x8000003f │ │ │ │ sbceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ eorsls pc, r3, r4, asr r8 @ │ │ │ │ ldrdge pc, [r4], -r2 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7ad5780 │ │ │ │ - strtmi pc, [sl], -r5, lsl #25 │ │ │ │ + strtmi pc, [sl], -r1, lsr #25 │ │ │ │ strbmi r9, [r8], -r5, lsl #2 │ │ │ │ @ instruction: 0xf7b04651 │ │ │ │ - @ instruction: 0x462afedd │ │ │ │ + @ instruction: 0x462afef9 │ │ │ │ ldrbmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7b04648 │ │ │ │ - @ instruction: 0xf008fef5 │ │ │ │ - b 0xa9ecfc │ │ │ │ + @ instruction: 0xf008ff11 │ │ │ │ + b 0xa9ecc4 │ │ │ │ @ instruction: 0xf00b0b00 │ │ │ │ - b 0x1360d04 │ │ │ │ + b 0x1360ccc │ │ │ │ @ instruction: 0xf8d73b03 │ │ │ │ @ instruction: 0x071b339c │ │ │ │ rscshi pc, r9, r0, asr #32 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d42e00 │ │ │ │ @@ -145295,32 +145281,32 @@ │ │ │ │ vst4.8 {d29-d32}, [pc], r7 │ │ │ │ @ instruction: 0xf6cc5200 │ │ │ │ andsmi r0, r1, #0, 4 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [fp :256], r8 │ │ │ │ ldreq r7, [r8, -r0, lsl #23] │ │ │ │ cdpcs 0, 0, cr13, cr0, cr8, {0} │ │ │ │ andscs fp, r0, #20, 30 @ 0x50 │ │ │ │ - b 0x526988 │ │ │ │ + b 0x526950 │ │ │ │ svclt 0x00180f0e │ │ │ │ - blvc 0xdb39c │ │ │ │ + blvc 0xdb364 │ │ │ │ @ instruction: 0x23bcf8d7 │ │ │ │ andle r0, r3, r7, lsl r7 │ │ │ │ svclt 0x00480648 │ │ │ │ - blmi 0xfe0da3ac │ │ │ │ + blmi 0xfe0da374 │ │ │ │ ldrdeq pc, [r8, #-132] @ 0xffffff7c │ │ │ │ strne pc, [r0, r0, lsl #8] │ │ │ │ - strle r0, [pc], #-514 @ 0x9e18c │ │ │ │ + strle r0, [pc], #-514 @ 0x9e154 │ │ │ │ andseq pc, r2, #1073741865 @ 0x40000029 │ │ │ │ stmdale fp, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ @ instruction: 0x23a8f8d4 │ │ │ │ strle r0, [r1, #-274] @ 0xfffffeee │ │ │ │ - blmi 0xfe0db3d8 │ │ │ │ + blmi 0xfe0db3a0 │ │ │ │ cmnle r0, r0, lsl #30 │ │ │ │ rsble r2, r4, r1, lsl #28 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrcs 0, 0, sp, cr2, cr3, {1} │ │ │ │ rscshi pc, sp, r0, asr #6 │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ andmi r6, sl, r0, lsl #6 │ │ │ │ @@ -145333,28 +145319,28 @@ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf01e816a │ │ │ │ rsbsle r0, r8, r0, asr #31 │ │ │ │ orrscs pc, r0, #-1962934272 @ 0x8b000000 │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0x469bbf18 │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x12db42c │ │ │ │ + blcs 0x12db3f4 │ │ │ │ svcmi 0x0080f41b │ │ │ │ teqphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi lr, [fp, -fp, lsl #21] │ │ │ │ strmi pc, [r0, -r7] │ │ │ │ - bleq 0x398c30 │ │ │ │ + bleq 0x398bf8 │ │ │ │ ldrbmi r4, [r1], -r8, asr #12 │ │ │ │ @ instruction: 0xf7b0462a │ │ │ │ - vacgt.f32 , q0, │ │ │ │ + vacgt.f32 d31, d16, d5 │ │ │ │ @ instruction: 0xf8d44b11 │ │ │ │ ldrbeq r3, [fp, -r0, lsl #30] │ │ │ │ @ instruction: 0xf41bd503 │ │ │ │ @ instruction: 0xf0400f80 │ │ │ │ - blls 0x17e5bc │ │ │ │ + blls 0x17e584 │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r6, lsl #22 │ │ │ │ stmdbgt r3, {r2, r9, fp, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ mcr2 7, 6, pc, cr10, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r6, r8, r9, fp, lr} │ │ │ │ @@ -145362,18 +145348,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ andlt r9, fp, r2, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x182234 │ │ │ │ + bls 0x1821fc │ │ │ │ vst3. {d2[0],d3[0],d4[0]}, [r2], r1 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ - bls 0x2128e8 │ │ │ │ + bls 0x2128b0 │ │ │ │ addvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ vst4.32 {d8-d11}, [r3], ip │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xf504d0c7 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -145384,48 +145370,48 @@ │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0xf1b8d0aa │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1400180 │ │ │ │ @ instruction: 0xf50480e0 │ │ │ │ ldrbmi r5, [pc], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xad2ec │ │ │ │ + blcs 0xad2b4 │ │ │ │ addshi pc, sp, r0, asr #5 │ │ │ │ svcvs 0x0080f41e │ │ │ │ addshi pc, lr, r0 │ │ │ │ - blmi 0xda6f8 │ │ │ │ + blmi 0xda6c0 │ │ │ │ ldrbteq lr, [fp], #-1946 @ 0xfffff866 │ │ │ │ ssatmi fp, #28, r8, asr #30 │ │ │ │ @ instruction: 0xf504d590 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0xffbe8ef4 │ │ │ │ + ble 0xffbe8ebc │ │ │ │ ldrtmi lr, [r1], -r9, lsl #1 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - blls 0x1dd10c │ │ │ │ + blls 0x1dd144 │ │ │ │ cmnle sp, r0, lsl #22 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00080b1 │ │ │ │ - b 0xfe35e31c │ │ │ │ + b 0xfe35e2e4 │ │ │ │ @ instruction: 0xf8d70080 │ │ │ │ @ instruction: 0xf00033a0 │ │ │ │ - b 0xfe09e34c │ │ │ │ + b 0xfe09e314 │ │ │ │ @ instruction: 0xf0130b0b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ @ instruction: 0x4631aef5 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - @ instruction: 0xf8d4fb6d │ │ │ │ + @ instruction: 0xf8d4fb89 │ │ │ │ vqsub.u32 d18, d0, d16 │ │ │ │ @ instruction: 0xf0025b15 │ │ │ │ stmdacs r0, {r0, r8, r9} │ │ │ │ - blcs 0xd24f0 │ │ │ │ - b 0xfe392934 │ │ │ │ + blcs 0xd24b8 │ │ │ │ + b 0xfe3928fc │ │ │ │ @ instruction: 0xf8d75282 │ │ │ │ vst2.32 {d3-d6}, [r2 :128], r0 │ │ │ │ - b 0xfe11eb50 │ │ │ │ + b 0xfe11eb18 │ │ │ │ ldrb r0, [sp], fp, lsl #22 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ orreq pc, r0, #13697024 @ 0xd10000 │ │ │ │ ldmdbpl ip!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc}^ @ │ │ │ │ orrcs pc, r4, #13697024 @ 0xd10000 │ │ │ │ ldrsbcc lr, [lr, #145] @ 0x91 │ │ │ │ @@ -145438,24 +145424,24 @@ │ │ │ │ vst1.8 {d9-d10}, [r2], r5 │ │ │ │ @ instruction: 0xf5b26240 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ tstlt pc, fp, lsl #30 │ │ │ │ vst3.32 {d9[0],d10[0],d11[0]}, [r2], r3 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ @ instruction: 0xf47f2e01 │ │ │ │ - bls 0x209fc8 │ │ │ │ - blpl 0xda5d4 │ │ │ │ + bls 0x209f90 │ │ │ │ + blpl 0xda59c │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ andpl pc, r0, #33554432 @ 0x2000000 │ │ │ │ cmple r8, r0, lsl #20 │ │ │ │ @ instruction: 0xf43f431a │ │ │ │ @ instruction: 0xf504af34 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x1a8fc8 │ │ │ │ + ble 0x1a8f90 │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ @ instruction: 0xf57f015f │ │ │ │ cdpcs 15, 0, cr10, cr0, cr13, {3} │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst2.8 {d22-d25}, [pc], r0 │ │ │ │ ldrbt r6, [r0], r0, lsl #7 │ │ │ │ @@ -145470,43 +145456,43 @@ │ │ │ │ stcle 0, cr2, [r2], {0} │ │ │ │ @ instruction: 0xf8d4e77f │ │ │ │ ldrheq r3, [sl, #-56] @ 0xffffffc8 │ │ │ │ svcge 0x005ef53f │ │ │ │ @ instruction: 0xe6fd46bb │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ - blx 0xffddc2d8 │ │ │ │ + blx 0x4dc2a2 │ │ │ │ @ instruction: 0xf0009b03 │ │ │ │ vhadd.u32 d16, d0, d15 │ │ │ │ cmnlt fp, fp, lsl fp │ │ │ │ andne lr, r0, fp, lsl #21 │ │ │ │ rscseq pc, r0, r0 │ │ │ │ - bleq 0x398e3c │ │ │ │ + bleq 0x398e04 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ - bleq 0xfe0db678 │ │ │ │ - blvc 0x7db1d0 │ │ │ │ + bleq 0xfe0db640 │ │ │ │ + blvc 0x7db198 │ │ │ │ eorscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ addpl lr, r2, #569344 @ 0x8b000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - bleq 0x398e6c │ │ │ │ - blcs 0xd7db8 │ │ │ │ + bleq 0x398e34 │ │ │ │ + blcs 0xd7d80 │ │ │ │ ldrb sp, [sl], r7, lsr #3 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x2dc32a │ │ │ │ - blne 0x29b1f8 │ │ │ │ + blx 0x9dc2f2 │ │ │ │ + blne 0x29b1c0 │ │ │ │ strb r9, [r8, -r4, lsl #16] │ │ │ │ @ instruction: 0xf01e469b │ │ │ │ @ instruction: 0xf43f0fc0 │ │ │ │ @ instruction: 0xf504af1c │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x6e9094 │ │ │ │ + ble 0x6e905c │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ svcvs 0x0080f41e │ │ │ │ @ instruction: 0x465fd116 │ │ │ │ @ instruction: 0xe6b546bb │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ svclt 0x00982b07 │ │ │ │ @@ -145518,36 +145504,36 @@ │ │ │ │ @ instruction: 0xe69fd4db │ │ │ │ svcvs 0x0080f41e │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ strcs pc, [r0, -fp, asr #8] │ │ │ │ vst4.16 {d14[0],d15[0],d16[0],d17[0]}, [fp], r0 │ │ │ │ @ instruction: 0xf41b2390 │ │ │ │ bicle r4, sp, r0, lsl #31 │ │ │ │ - blcs 0x12db710 │ │ │ │ + blcs 0x12db6d8 │ │ │ │ svcmi 0x0080f41b │ │ │ │ str sp, [sp], r9, asr #3 │ │ │ │ - blx 0xff4dad14 │ │ │ │ + blx 0xff3dacdc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf56f8 │ │ │ │ + bl 0xfebf56c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, ror #31 │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8dc4922 │ │ │ │ stmdavs r9, {r3, r5, r7, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ cdpls 1, 0, cr0, cr8, cr0, {0} │ │ │ │ streq r9, [r4], -r9, lsl #18 │ │ │ │ @ instruction: 0xf8dcd42d │ │ │ │ streq r0, [r0, #344] @ 0x158 │ │ │ │ @ instruction: 0xf50cd42b │ │ │ │ stmvs r4, {r0, r2, r3, r7, ip, lr} │ │ │ │ svclt 0x00a82c00 │ │ │ │ - ble 0x127534 │ │ │ │ + ble 0x1274fc │ │ │ │ strbvs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - b 0xfe10b1c8 │ │ │ │ + b 0xfe10b190 │ │ │ │ strls r2, [r8], -r4, lsl #9 │ │ │ │ strvs pc, [r0], #1028 @ 0x404 │ │ │ │ stmdbge r8, {r2, r3, r6, lr} │ │ │ │ stmdbgt r3, {r0, r3, sl, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r4, [r8], -r1, ror #12 │ │ │ │ stc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ @@ -145561,18 +145547,18 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf441bd70 │ │ │ │ @ instruction: 0xf0467180 │ │ │ │ ldrb r0, [r0, r8, lsl #12] │ │ │ │ @ instruction: 0x43b8f8dc │ │ │ │ streq pc, [r1], #-4 │ │ │ │ vaba.s8 q7, , │ │ │ │ - svclt 0x0000fa81 │ │ │ │ + svclt 0x0000fa7d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf579c │ │ │ │ + bl 0xfebf5764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0xf50c4605 │ │ │ │ stmdbmi r6!, {r0, r2, r3, r7, sl, ip, lr} │ │ │ │ ldrcc fp, [r0], #-135 @ 0xffffff79 │ │ │ │ mrrcvs 8, 13, pc, r8, cr12 @ │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -145581,93 +145567,93 @@ │ │ │ │ stc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ addeq lr, r6, ip, lsl #22 │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf8542101 │ │ │ │ @ instruction: 0xf01e4c04 │ │ │ │ @ instruction: 0xf8d06f80 │ │ │ │ vmull.u8 , d7, d12 │ │ │ │ - b 0x145e8e0 │ │ │ │ + b 0x145e8a8 │ │ │ │ andle r2, r4, r0, lsl #1 │ │ │ │ svceq 0x0002f013 │ │ │ │ @ instruction: 0xf081d124 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ andls r0, r2, r0, asr #29 │ │ │ │ svclt 0x000c2e00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr14, {0} │ │ │ │ orrne lr, lr, r1, lsl #21 │ │ │ │ stmdbge r2, {r0, r1, r8, ip, pc} │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strbtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x39e3cc │ │ │ │ - blls 0x1f8684 │ │ │ │ + blmi 0x39e394 │ │ │ │ + blls 0x1f864c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrble r0, [sl], #1407 @ 0x57f │ │ │ │ smlabbeq r2, r1, r0, pc @ │ │ │ │ vaba.s8 q7, , │ │ │ │ - svclt 0x0000fa27 │ │ │ │ + svclt 0x0000fa23 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strpl pc, [sp], r1, lsl #10 │ │ │ │ - blmi 0x17b00c4 │ │ │ │ + blmi 0x17b008c │ │ │ │ ldrcc fp, [r0], -r9, lsl #1 │ │ │ │ @ instruction: 0xf856460c │ │ │ │ strmi r5, [r7], -r8, lsl #24 │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf891d160 │ │ │ │ - blcs 0xaabb4 │ │ │ │ + blcs 0xaab7c │ │ │ │ @ instruction: 0xf8d1d157 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f30c │ │ │ │ + blcc 0x49f2d4 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrshl.s8 d18, d1, d10 │ │ │ │ - vmov.i32 d23, #2048 @ 0x00000800 │ │ │ │ - bl 0x11ef6c │ │ │ │ + vrshr.s64 q11, q4, #64 │ │ │ │ + bl 0x11ef34 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0xf856fbcb │ │ │ │ + @ instruction: 0xf856fbe7 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ - b 0x18769b8 │ │ │ │ - blx 0x187e200 │ │ │ │ + b 0x1876980 │ │ │ │ + blx 0x187e1c8 │ │ │ │ svclt 0x0008fc80 │ │ │ │ bicne lr, ip, #323584 @ 0x4f000 │ │ │ │ strmi sp, [r3], -pc │ │ │ │ @ instruction: 0xf8d4b168 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bcs 0xb70d4 │ │ │ │ + bcs 0xb709c │ │ │ │ @ instruction: 0xf003d142 │ │ │ │ tstmi r6, #1048576 @ 0x100000 │ │ │ │ vmov.i32 , #159 @ 0x0000009f │ │ │ │ - blcs 0xbb4e4 │ │ │ │ + blcs 0xbb4ac │ │ │ │ @ instruction: 0xf894d163 │ │ │ │ vorr.i32 q11, #234 @ 0x000000ea │ │ │ │ rscseq r1, r6, #0, 12 │ │ │ │ @ instruction: 0xf8d4b91d │ │ │ │ @ instruction: 0x07d22230 │ │ │ │ stmdbge r4, {r1, r4, r5, sl, ip, lr, pc} │ │ │ │ movwvs lr, #18893 @ 0x49cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ - blmi 0xc9e2d0 │ │ │ │ - blls 0x278780 │ │ │ │ + blmi 0xc9e298 │ │ │ │ + blls 0x278748 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r5, r0, lsl #6 │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -145690,80 +145676,80 @@ │ │ │ │ subeq sp, r9, r7, lsr #10 │ │ │ │ @ instruction: 0xf504d5bf │ │ │ │ @ instruction: 0xf8d25280 │ │ │ │ @ instruction: 0xf4122398 │ │ │ │ @ instruction: 0xd1b86f60 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ - blls 0x19d760 │ │ │ │ + blls 0x19d728 │ │ │ │ lslsle r2, r0, #16 │ │ │ │ movwvs pc, #1155 @ 0x483 @ │ │ │ │ vabdl.u8 q15, d19, d29 │ │ │ │ bicseq r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf1bce79f │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0xf504e7ec │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ bicseq r2, fp, r0, lsl #6 │ │ │ │ cmpeq r2, #37486592 @ 0x23c0000 │ │ │ │ bfi sp, r7, #11, #19 │ │ │ │ - @ instruction: 0xf960f209 │ │ │ │ + @ instruction: 0xf95cf209 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ ldrdle r0, [sl], -r0 @ │ │ │ │ strle r0, [r7], #-274 @ 0xfffffeee │ │ │ │ @ instruction: 0x03b8f8d3 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5a08 │ │ │ │ + bl 0xfebf59d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fd0 │ │ │ │ - blmi 0xef4248 │ │ │ │ + blmi 0xef4210 │ │ │ │ ldrcc fp, [r0], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8564604 │ │ │ │ vmull.u8 , d5, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ - blcs 0xaad64 │ │ │ │ + blcs 0xaad2c │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f4bc │ │ │ │ + blcc 0x49f484 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrshl.s8 d18, d1, d10 │ │ │ │ - vmov.i32 d23, #2048 @ 0x00000800 │ │ │ │ - bl 0x11f11c │ │ │ │ + vrshr.s64 q11, q4, #64 │ │ │ │ + bl 0x11f0e4 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0x4629fed1 │ │ │ │ + strtmi pc, [r9], -sp, ror #29 │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ - @ instruction: 0xff00f7b0 │ │ │ │ + @ instruction: 0xff1cf7b0 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ @ instruction: 0xf856bbc3 │ │ │ │ cdpge 12, 0, cr3, cr3, cr8, {0} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ svcvc 0x0000f413 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ffd01d │ │ │ │ @ instruction: 0xf504fe87 │ │ │ │ - blmi 0x77bb2c │ │ │ │ + blmi 0x77baf4 │ │ │ │ muleq r3, r6, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x1f8900 │ │ │ │ + blls 0x1f88c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -145777,80 +145763,80 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcpl 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00543ed │ │ │ │ ldr r0, [sl, r1, lsl #10]! │ │ │ │ andls sl, r0, r3, lsl #28 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfecdc8ee │ │ │ │ + blx 0xfecdc8b6 │ │ │ │ vabd.s8 q7, , │ │ │ │ - svclt 0x0000f8cd │ │ │ │ + svclt 0x0000f8c9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5b04 │ │ │ │ + bl 0xfebf5acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc2288c │ │ │ │ + blmi 0xc22854 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6ae5c │ │ │ │ + bllt 0xfeb6ae24 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d578 │ │ │ │ + blcs 0x32d540 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - andsvc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcsvs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 7, 2, pc, cr6, cr0, {5} │ │ │ │ + mrc2 7, 3, pc, cr2, cr0, {5} │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -r5, lsl #29 │ │ │ │ + strtmi pc, [r1], -r1, lsr #29 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61e1bc │ │ │ │ + blmi 0x61e184 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x1789e4 │ │ │ │ + blls 0x1789ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xadaa8 │ │ │ │ + blcs 0xada70 │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xadb10 │ │ │ │ + bl 0xadad8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, , q3 │ │ │ │ - svclt 0x0000f867 │ │ │ │ + svclt 0x0000f863 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5bd0 │ │ │ │ + bl 0xfebf5b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x662958 │ │ │ │ + blmi 0x662920 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - strtmi pc, [r9], -fp, lsl #28 │ │ │ │ + strtmi pc, [r9], -r7, lsr #28 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - mrc2 7, 1, pc, cr10, cr0, {5} │ │ │ │ + mrc2 7, 2, pc, cr6, cr0, {5} │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145858,78 +145844,78 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - svclt 0x0000f82f │ │ │ │ + svclt 0x0000f82b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5c40 │ │ │ │ + bl 0xfebf5c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc229c8 │ │ │ │ + blmi 0xc22990 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6af98 │ │ │ │ + bllt 0xfeb6af60 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d6b4 │ │ │ │ + blcs 0x32d67c │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - andsvc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcsvs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [r8, #704]! @ 0x2c0 │ │ │ │ + ldc2l 7, cr15, [r4, #704] @ 0x2c0 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -r7, ror #27 │ │ │ │ + strtmi pc, [r1], -r3, lsl #28 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61e1e8 │ │ │ │ + blmi 0x61e1b0 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x178b20 │ │ │ │ + blls 0x178ae8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xadbe4 │ │ │ │ + blcs 0xadbac │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xadc4c │ │ │ │ + bl 0xadc14 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, q12, q3 │ │ │ │ - svclt 0x0000ffc9 │ │ │ │ + svclt 0x0000ffc5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5d0c │ │ │ │ + bl 0xfebf5cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x662a94 │ │ │ │ + blmi 0x662a5c │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - strtmi pc, [r9], -sp, ror #26 │ │ │ │ + strtmi pc, [r9], -r9, lsl #27 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - ldc2 7, cr15, [ip, #704] @ 0x2c0 │ │ │ │ + ldc2 7, cr15, [r8, #704]! @ 0x2c0 │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145937,130 +145923,130 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q4, q8 │ │ │ │ - svclt 0x0000ff91 │ │ │ │ + svclt 0x0000ff8d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5d7c │ │ │ │ + bl 0xfebf5d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6a2ac4 │ │ │ │ + blmi 0x6a2a8c │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpge 3, 0, cr0, cr2, cr0, {0} │ │ │ │ - ldc2 7, cr15, [r4, #-704]! @ 0xfffffd40 │ │ │ │ + ldc2l 7, cr15, [r0, #-704] @ 0xfffffd40 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -r3, ror #26 │ │ │ │ + @ instruction: 0x4621fd7f │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r9, [r0], -r0 │ │ │ │ - blx 0x145cbb0 │ │ │ │ + blx 0x145cb78 │ │ │ │ ldm r6, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ stm r4, {r0, r1} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q12, q8 │ │ │ │ - svclt 0x0000ff57 │ │ │ │ + svclt 0x0000ff53 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svclt 0x00004770 │ │ │ │ ldc2 11, cr15, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ andgt pc, r2, r0, lsl fp @ │ │ │ │ vpadd.i d15, d3, d1 │ │ │ │ tstpcs r3, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0x88c010 │ │ │ │ + blx 0x88bfd8 │ │ │ │ stceq 14, cr15, [r0], {128} @ 0x80 │ │ │ │ - blx 0xfe8cb662 │ │ │ │ - blx 0xffc21c4e │ │ │ │ + blx 0xfe8cb62a │ │ │ │ + blx 0xffc21c16 │ │ │ │ stceq 12, cr0, [sl], {2} │ │ │ │ vnmlami.f32 s28, s6, s30 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - blx 0xfe94b69a │ │ │ │ - blx 0xffba646a │ │ │ │ + blx 0xfe94b662 │ │ │ │ + blx 0xffba6432 │ │ │ │ andcs r1, r0, #3, 28 @ 0x30 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r0, #212, 4 @ 0x4000000d │ │ │ │ @ instruction: 0x0c04ebb0 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strcs pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ @ instruction: 0xf1c0bf48 │ │ │ │ vmull.u8 q8, d14, d0 │ │ │ │ - blne 0x1e6c7c │ │ │ │ + blne 0x1e6c44 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, lr, asr #7 │ │ │ │ - blne 0x1eff24 │ │ │ │ + blne 0x1efeec │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ vnmlavs.f32 s28, s28, s30 │ │ │ │ andsvs lr, r2, #323584 @ 0x4f000 │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ streq lr, [r2], #-3006 @ 0xfffff442 │ │ │ │ andeq lr, r5, ip, lsl #22 │ │ │ │ ldrmi fp, [r6], #3912 @ 0xf48 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ svclt 0x0048b2ca │ │ │ │ streq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ - bl 0xfed2fd20 │ │ │ │ + bl 0xfed2fce8 │ │ │ │ svclt 0x0048040c │ │ │ │ vmls.i q10, , d2[4] │ │ │ │ svclt 0x00482c07 │ │ │ │ vmov.i32 q10, #37888 @ 0x00009400 │ │ │ │ strtmi r2, [r0], #-519 @ 0xfffffdf9 │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ strbtmi fp, [r2], #-3912 @ 0xfffff0b8 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ subsmi fp, r4, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ - bl 0xfed2fd4c │ │ │ │ - b 0x145fd00 │ │ │ │ + bl 0xfed2fd14 │ │ │ │ + b 0x145fcc8 │ │ │ │ svclt 0x00486111 │ │ │ │ - b 0x146fe60 │ │ │ │ + b 0x146fe28 │ │ │ │ svclt 0x00486313 │ │ │ │ - bne 0xff32f630 │ │ │ │ + bne 0xff32f5f8 │ │ │ │ svclt 0x00444420 │ │ │ │ submi r1, sl, #13172736 @ 0xc90000 │ │ │ │ bfine r4, r0, (invalid: 8:1) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ - blx 0x88c13c │ │ │ │ + blx 0x88c104 │ │ │ │ addslt pc, r4, #128, 28 @ 0x800 │ │ │ │ @ instruction: 0x0c04ebbe │ │ │ │ andsmi lr, r0, pc, asr #20 │ │ │ │ strtmi fp, [r6], #3912 @ 0xf48 │ │ │ │ andsmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf1cebf48 │ │ │ │ - bne 0xfe1a1d18 │ │ │ │ + bne 0xfe1a1ce0 │ │ │ │ stmne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0048b28a │ │ │ │ stceq 2, cr4, [r9], {68} @ 0x44 │ │ │ │ andeq lr, r4, ip, lsl #22 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ strbtmi fp, [r2], #-3908 @ 0xfffff0bc │ │ │ │ - bne 0xff32f68c │ │ │ │ + bne 0xff32f654 │ │ │ │ stmiane r9, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x00484420 │ │ │ │ ldrmi r4, [r0], #-586 @ 0xfffffdb6 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldc2 11, cr15, [r3], #-68 @ 0xffffffbc @ │ │ │ │ @@ -146081,80 +146067,80 @@ │ │ │ │ tstmi r1, ip, asr #20 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ andsmi lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - blx 0x88c1b0 │ │ │ │ + blx 0x88c178 │ │ │ │ stceq 14, cr15, [r0], {130} @ 0x82 │ │ │ │ - blx 0xfeba1e02 │ │ │ │ - blx 0xfe8d25f6 │ │ │ │ + blx 0xfeba1dca │ │ │ │ + blx 0xfe8d25be │ │ │ │ addlt r0, sl, #536870912 @ 0x20000000 │ │ │ │ - blx 0x861de8 │ │ │ │ - b 0x13ddff8 │ │ │ │ - blx 0x86edcc │ │ │ │ + blx 0x861db0 │ │ │ │ + b 0x13ddfc0 │ │ │ │ + blx 0x86ed94 │ │ │ │ ldceq 12, cr15, [fp], {131} @ 0x83 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ - b 0x114b824 │ │ │ │ + b 0x114b7ec │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - b 0x148c1f4 │ │ │ │ + b 0x148c1bc │ │ │ │ ldceq 14, cr4, [r0], {16} │ │ │ │ - blx 0xfec4b846 │ │ │ │ - blx 0xfebd6e02 │ │ │ │ + blx 0xfec4b80e │ │ │ │ + blx 0xfebd6dca │ │ │ │ stceq 2, cr12, [sl], {2} │ │ │ │ vhsub.u32 d27, d31, d9 │ │ │ │ - b 0x1422648 │ │ │ │ - b 0x146ee80 │ │ │ │ + b 0x1422610 │ │ │ │ + b 0x146ee48 │ │ │ │ addslt r4, fp, #4864 @ 0x1300 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dcfa6 │ │ │ │ - blx 0x4f0866 │ │ │ │ - blx 0x4db306 │ │ │ │ - blx 0x4a3306 │ │ │ │ + blx 0x1dcf6e │ │ │ │ + blx 0x4f082e │ │ │ │ + blx 0x4db2ce │ │ │ │ + blx 0x4a32ce │ │ │ │ tstcs r0, r2 │ │ │ │ andeq pc, r3, ip, lsl fp @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148c294 │ │ │ │ - blx 0x871e9c │ │ │ │ + b 0x148c25c │ │ │ │ + blx 0x871e64 │ │ │ │ ldceq 14, cr15, [r9], {129} @ 0x81 │ │ │ │ stceq 2, cr11, [r0], {132} @ 0x84 │ │ │ │ - blx 0x10b8d2 │ │ │ │ + blx 0x10b89a │ │ │ │ addslt pc, r1, #12, 24 @ 0xc00 │ │ │ │ - blx 0xe1eb6 │ │ │ │ + blx 0xe1e7e │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andgt pc, r0, r2, lsl #22 │ │ │ │ andeq pc, lr, r3, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - blls 0x13608c │ │ │ │ - ldrbteq pc, [pc], #2 @ 0x9ee90 @ │ │ │ │ + blls 0x136054 │ │ │ │ + ldrbteq pc, [pc], #2 @ 0x9ee58 @ │ │ │ │ cdpmi 3, 0, cr15, cr7, cr2, {6} │ │ │ │ andseq r0, r8, #69632 @ 0x11000 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4320b280 │ │ │ │ - b 0x10a1714 │ │ │ │ + b 0x10a16dc │ │ │ │ andseq r6, r4, #4 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0x9eeac @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0x9ee74 @ │ │ │ │ rsbsmi pc, pc, #3 │ │ │ │ - beq 0x7afb34 │ │ │ │ + beq 0x7afafc │ │ │ │ cmnpmi pc, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x007ff410 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ tstne r0, #323584 @ 0x4f000 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tsteq r2, r1, asr #20 │ │ │ │ @@ -146178,121 +146164,121 @@ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ rscseq pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4102200 │ │ │ │ - b 0x1162d30 │ │ │ │ + b 0x1162cf8 │ │ │ │ svclt 0x000c1382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1172d4c │ │ │ │ + b 0x1172d14 │ │ │ │ @ instruction: 0xf0013382 │ │ │ │ - blx 0xfed1fb54 │ │ │ │ - b 0x149b964 │ │ │ │ - b 0x11638a8 │ │ │ │ + blx 0xfed1fb1c │ │ │ │ + b 0x149b92c │ │ │ │ + b 0x1163870 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x116778c │ │ │ │ + b 0x1167754 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5009b00 │ │ │ │ addslt r5, r0, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a200c │ │ │ │ + b 0x10a1fd4 │ │ │ │ @ instruction: 0xf4104003 │ │ │ │ - b 0x1462dac │ │ │ │ - b 0x146f3b8 │ │ │ │ - b 0x10e3bf8 │ │ │ │ - b 0x146f404 │ │ │ │ + b 0x1462d74 │ │ │ │ + b 0x146f380 │ │ │ │ + b 0x10e3bc0 │ │ │ │ + b 0x146f3cc │ │ │ │ @ instruction: 0xf0024210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x115fbe8 │ │ │ │ - b 0x145fbd4 │ │ │ │ + b 0x115fbb0 │ │ │ │ + b 0x145fb9c │ │ │ │ vst1.8 {d1-d4}, [r2], r1 │ │ │ │ - b 0x11777d4 │ │ │ │ - b 0x145fbe0 │ │ │ │ + b 0x117779c │ │ │ │ + b 0x145fba8 │ │ │ │ vst1.8 {d2-d5}, [r2 :64], r1 │ │ │ │ - b 0x116f7e0 │ │ │ │ + b 0x116f7a8 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed1fbe4 │ │ │ │ - b 0x149b9f4 │ │ │ │ - b 0x1163938 │ │ │ │ + blx 0xfed1fbac │ │ │ │ + b 0x149b9bc │ │ │ │ + b 0x1163900 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167818 │ │ │ │ + b 0x11677e0 │ │ │ │ @ instruction: 0xf8cc3382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed4c42c │ │ │ │ + blx 0xfed4c3f4 │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x1170880 │ │ │ │ - b 0x146be7c │ │ │ │ - blx 0xfecf2890 │ │ │ │ + b 0x1170848 │ │ │ │ + b 0x146be44 │ │ │ │ + blx 0xfecf2858 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1172850 │ │ │ │ + b 0x1172818 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd1de │ │ │ │ - b 0x148c46c │ │ │ │ + blx 0x1dd1a6 │ │ │ │ + b 0x148c434 │ │ │ │ @ instruction: 0xf5002c02 │ │ │ │ @ instruction: 0xf0025e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca2278 │ │ │ │ - b 0x13dbe80 │ │ │ │ - blx 0xfef9f084 │ │ │ │ + blx 0xfeca2240 │ │ │ │ + b 0x13dbe48 │ │ │ │ + blx 0xfef9f04c │ │ │ │ vmull.u8 , d18, d12 │ │ │ │ ldmdbeq fp, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x14618d8 │ │ │ │ + b 0x14618a0 │ │ │ │ @ instruction: 0xf4021c5c │ │ │ │ orrseq r0, fp, pc, ror r2 │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ - blx 0xfed2fce8 │ │ │ │ - b 0x149bab0 │ │ │ │ + blx 0xfed2fcb0 │ │ │ │ + b 0x149ba78 │ │ │ │ ldmdbeq r2, {r2, r3, r4, r6, sl, fp, ip}^ │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd23a │ │ │ │ + blx 0x1dd202 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r1], {144} @ 0x90 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ ldmdbeq r2, {r0, r1, r3, r4, r6, r8, fp}^ │ │ │ │ - b 0x115ff48 │ │ │ │ + b 0x115ff10 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r0], -r0, lsl #2 │ │ │ │ @@ -146301,58 +146287,58 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ vqsub.u8 , q1, q0 │ │ │ │ vcgt.u8 d18, d2, d7 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a4968 │ │ │ │ + b 0x10a4930 │ │ │ │ addlt r4, r9, #3 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ - beq 0x18c52c │ │ │ │ + beq 0x18c4f4 │ │ │ │ @ instruction: 0xf0030c02 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ - b 0x186f938 │ │ │ │ - b 0x1172980 │ │ │ │ - b 0x145fd48 │ │ │ │ + b 0x186f900 │ │ │ │ + b 0x1172948 │ │ │ │ + b 0x145fd10 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x115f948 │ │ │ │ + b 0x115f910 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4bb98 │ │ │ │ - b 0x149bb7c │ │ │ │ - b 0x1163ac0 │ │ │ │ + blx 0xfed4bb60 │ │ │ │ + b 0x149bb44 │ │ │ │ + b 0x1163a88 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x116f980 │ │ │ │ + b 0x116f948 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1dd316 │ │ │ │ + blx 0x1dd2de │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrne fp, [r1], #-528 @ 0xfffffdf0 │ │ │ │ movwmi pc, #2 @ │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x11679cc │ │ │ │ + b 0x1167994 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00217d1 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r0], -r0, lsl #7 │ │ │ │ @@ -146360,163 +146346,163 @@ │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ addvc lr, r2, #76, 20 @ 0x4c000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - bls 0x17640c │ │ │ │ - ldrbteq pc, [pc], #3 @ 0x9f210 @ │ │ │ │ + bls 0x1763d4 │ │ │ │ + ldrbteq pc, [pc], #3 @ 0x9f1d8 @ │ │ │ │ vnmlavs.f32 s28, s6, s30 │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ addlt r0, r0, #16, 4 │ │ │ │ - beq 0x5afea0 │ │ │ │ + beq 0x5afe68 │ │ │ │ andvs lr, r4, r0, asr #20 │ │ │ │ vst1.8 {d0-d3}, [r4 :64], ip │ │ │ │ @ instruction: 0xf002047f │ │ │ │ @ instruction: 0x4320437f │ │ │ │ vst1.8 {d0-d1}, [r4 :64], r4 │ │ │ │ @ instruction: 0xf410427f │ │ │ │ - b 0x1173038 │ │ │ │ - b 0x145fe48 │ │ │ │ - b 0x1163a84 │ │ │ │ + b 0x1173000 │ │ │ │ + b 0x145fe10 │ │ │ │ + b 0x1163a4c │ │ │ │ @ instruction: 0xf002430e │ │ │ │ - b 0x10dfa6c │ │ │ │ - b 0x145f65c │ │ │ │ + b 0x10dfa34 │ │ │ │ + b 0x145f624 │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ - b 0x1120058 │ │ │ │ - b 0x145fa68 │ │ │ │ + b 0x1120020 │ │ │ │ + b 0x145fa30 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x1137e64 │ │ │ │ - b 0x145fa74 │ │ │ │ + b 0x1137e2c │ │ │ │ + b 0x145fa3c │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x112fe70 │ │ │ │ - b 0x145fa80 │ │ │ │ + b 0x112fe38 │ │ │ │ + b 0x145fa48 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x1127e7c │ │ │ │ - b 0x145fa8c │ │ │ │ + b 0x1127e44 │ │ │ │ + b 0x145fa54 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x111fe88 │ │ │ │ - b 0x145fa98 │ │ │ │ + b 0x111fe50 │ │ │ │ + b 0x145fa60 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x1137e94 │ │ │ │ + b 0x1137e5c │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed60298 │ │ │ │ - b 0x149c0ac │ │ │ │ - b 0x1123ff0 │ │ │ │ + blx 0xfed60260 │ │ │ │ + b 0x149c074 │ │ │ │ + b 0x1123fb8 │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x11330bc │ │ │ │ + b 0x1133084 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11230e8 │ │ │ │ + b 0x11230b0 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1122b28 │ │ │ │ + b 0x1122af0 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x112ff00 │ │ │ │ + b 0x112fec8 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf5009a01 │ │ │ │ addslt r5, r8, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a236c │ │ │ │ + b 0x10a2334 │ │ │ │ @ instruction: 0xf4104002 │ │ │ │ - b 0x146312c │ │ │ │ - b 0x146f738 │ │ │ │ - b 0x10e3b78 │ │ │ │ - b 0x146f788 │ │ │ │ + b 0x14630f4 │ │ │ │ + b 0x146f700 │ │ │ │ + b 0x10e3b40 │ │ │ │ + b 0x146f750 │ │ │ │ @ instruction: 0xf0034310 │ │ │ │ @ instruction: 0xf0020380 │ │ │ │ - b 0x111fb68 │ │ │ │ - b 0x145fb58 │ │ │ │ + b 0x111fb30 │ │ │ │ + b 0x145fb20 │ │ │ │ vst2.8 {d1-d4}, [r3], r1 │ │ │ │ - b 0x1137f54 │ │ │ │ - b 0x145fb64 │ │ │ │ + b 0x1137f1c │ │ │ │ + b 0x145fb2c │ │ │ │ vst2.8 {d2-d5}, [r3 :64], r1 │ │ │ │ - b 0x112ff60 │ │ │ │ + b 0x112ff28 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed60364 │ │ │ │ - b 0x149c178 │ │ │ │ - b 0x11240bc │ │ │ │ + blx 0xfed6032c │ │ │ │ + b 0x149c140 │ │ │ │ + b 0x1124084 │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcs lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1127f98 │ │ │ │ + b 0x1127f60 │ │ │ │ @ instruction: 0xf8cc3283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed8c7ac │ │ │ │ + blx 0xfed8c774 │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andmi pc, r0, #1 │ │ │ │ - b 0x1130c20 │ │ │ │ - b 0x146bdfc │ │ │ │ + b 0x1130be8 │ │ │ │ + b 0x146bdc4 │ │ │ │ @ instruction: 0xf40e4e13 │ │ │ │ - b 0x1132bcc │ │ │ │ - blx 0xfece0008 │ │ │ │ + b 0x1132b94 │ │ │ │ + blx 0xfecdffd0 │ │ │ │ ldmdbeq r2, {r0, r7, r9, ip, sp, lr, pc}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd55e │ │ │ │ - b 0x148c7ec │ │ │ │ + blx 0x1dd526 │ │ │ │ + b 0x148c7b4 │ │ │ │ @ instruction: 0xf5002c03 │ │ │ │ @ instruction: 0xf0035e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca25f8 │ │ │ │ - b 0x10dbe00 │ │ │ │ - blx 0xfef9f434 │ │ │ │ + blx 0xfeca25c0 │ │ │ │ + b 0x10dbdc8 │ │ │ │ + blx 0xfef9f3fc │ │ │ │ vmull.u8 , d19, d12 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x1462c7c │ │ │ │ + b 0x1462c44 │ │ │ │ orrseq r1, r2, ip, asr ip │ │ │ │ addcc lr, ip, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x1121998 │ │ │ │ - b 0x1133e60 │ │ │ │ + b 0x1121960 │ │ │ │ + b 0x1133e28 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r9], {152} @ 0x98 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldmdbeq fp, {r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x11202a4 │ │ │ │ + b 0x112026c │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ @@ -146525,18 +146511,18 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addpl pc, r0, #0, 10 │ │ │ │ vqsub.u8 , , q4 │ │ │ │ @ instruction: 0xf3432c07 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a4d0c │ │ │ │ + b 0x10a4cd4 │ │ │ │ addlt r4, r9, #12 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ - beq 0x18c8ac │ │ │ │ + beq 0x18c874 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ orreq pc, r0, #3 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ @ instruction: 0x4e11ea5f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ stceq 4, cr15, [r0], {12} │ │ │ │ @@ -146554,15 +146540,15 @@ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x1162514 │ │ │ │ + b 0x11624dc │ │ │ │ @ instruction: 0xf8c2738c │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @@ -146571,15 +146557,15 @@ │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167d58 │ │ │ │ + b 0x1167d20 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00317d9 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r8], -r0, lsl #5 │ │ │ │ @@ -146602,35 +146588,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00084607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf08 │ │ │ │ - bl 0xfeddf7d0 │ │ │ │ + bl 0xfeddf798 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #30 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00084c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ - bl 0xfed9fc08 │ │ │ │ - b 0x147b25c │ │ │ │ - b 0x1464254 │ │ │ │ + bl 0xfed9fbd0 │ │ │ │ + b 0x147b224 │ │ │ │ + b 0x146421c │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x1160240 │ │ │ │ - b 0x1460234 │ │ │ │ + b 0x1160208 │ │ │ │ + b 0x14601fc │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00086400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146639,73 +146625,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f668 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f630 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x116347c │ │ │ │ + b 0x1163444 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x1173498 │ │ │ │ + b 0x1173460 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0aa0 │ │ │ │ - b 0x149c8b8 │ │ │ │ - b 0x11647fc │ │ │ │ + blx 0xfeda0a68 │ │ │ │ + b 0x149c880 │ │ │ │ + b 0x11647c4 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x11686d8 │ │ │ │ + b 0x11686a0 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x874700 │ │ │ │ + blx 0x8746c8 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ andcs fp, r0, r3, lsl pc │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0008b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f340 │ │ │ │ + b 0x1c8f308 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #30 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f350 │ │ │ │ - b 0x146fb38 │ │ │ │ - b 0x1468378 │ │ │ │ + b 0x1c8f318 │ │ │ │ + b 0x146fb00 │ │ │ │ + b 0x1468340 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00084200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x874150 │ │ │ │ + blx 0x874118 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146716,28 +146702,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x116879c │ │ │ │ + b 0x1168764 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x000c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x14745d0 │ │ │ │ + b 0x1474598 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146757,35 +146743,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vqrshl.u8 d20, d22, d28 │ │ │ │ vcge.f32 d20, d5, d7 │ │ │ │ svclt 0x00c84607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r1, [r6, #1581]! @ 0x62d │ │ │ │ @ instruction: 0xf440bfc8 │ │ │ │ - bl 0xfeddfa3c │ │ │ │ + bl 0xfeddfa04 │ │ │ │ subslt r6, sp, #44, 30 @ 0xb0 │ │ │ │ stc2 10, cr15, [r4], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf040bfb8 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, asr #31 │ │ │ │ strcs pc, [r7, #-835] @ 0xfffffcbd │ │ │ │ stccs 3, cr15, [r7], {68} @ 0x44 │ │ │ │ vrshl.u8 q10, , │ │ │ │ vrshl.u8 d20, d7, d4 │ │ │ │ svclt 0x00c84c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r1, [r5, #-1572]! @ 0xfffff9dc │ │ │ │ @ instruction: 0xf441bfc8 │ │ │ │ - bl 0xfed9fe74 │ │ │ │ - b 0x147b508 │ │ │ │ - b 0x14644c0 │ │ │ │ + bl 0xfed9fe3c │ │ │ │ + b 0x147b4d0 │ │ │ │ + b 0x1464488 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x11604ac │ │ │ │ - b 0x14604a0 │ │ │ │ + b 0x1160474 │ │ │ │ + b 0x1460468 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00b86400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146794,73 +146780,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f8d4 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f89c @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x11636e8 │ │ │ │ + b 0x11636b0 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x1173704 │ │ │ │ + b 0x11736cc │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0d0c │ │ │ │ - b 0x149cb24 │ │ │ │ - b 0x1164a68 │ │ │ │ + blx 0xfeda0cd4 │ │ │ │ + b 0x149caec │ │ │ │ + b 0x1164a30 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168944 │ │ │ │ + b 0x116890c │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r9, ip, sp, pc}^ │ │ │ │ - blx 0x47496c │ │ │ │ + blx 0x474934 │ │ │ │ eorlt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r1, r8, #754974720 @ 0x2d000000 │ │ │ │ ldrdcs fp, [r0], -r3 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0022ebb5 │ │ │ │ svclt 0x00b8b225 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ strtmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f86c │ │ │ │ + b 0x1c8f834 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, asr #31 │ │ │ │ svcmi 0x0023ebb4 │ │ │ │ - b 0x1c8f87c │ │ │ │ - b 0x146fda4 │ │ │ │ - b 0x14685e4 │ │ │ │ + b 0x1c8f844 │ │ │ │ + b 0x146fd6c │ │ │ │ + b 0x14685ac │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00b84200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x8743bc │ │ │ │ + blx 0x874384 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146871,28 +146857,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168a08 │ │ │ │ + b 0x11689d0 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbfcc │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x00cc428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x147483c │ │ │ │ + b 0x1474804 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146912,35 +146898,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00884607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf88 │ │ │ │ - bl 0xfeddfca8 │ │ │ │ + bl 0xfeddfc70 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf38 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #31 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00884c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf88 │ │ │ │ - bl 0xfeda00e0 │ │ │ │ - b 0x147b734 │ │ │ │ - b 0x146472c │ │ │ │ + bl 0xfeda00a8 │ │ │ │ + b 0x147b6fc │ │ │ │ + b 0x14646f4 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x1160718 │ │ │ │ - b 0x146070c │ │ │ │ + b 0x11606e0 │ │ │ │ + b 0x14606d4 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00386400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146949,73 +146935,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9fb40 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9fb08 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x1163954 │ │ │ │ + b 0x116391c │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x1173970 │ │ │ │ + b 0x1173938 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0f78 │ │ │ │ - b 0x149cd90 │ │ │ │ - b 0x1164cd4 │ │ │ │ + blx 0xfeda0f40 │ │ │ │ + b 0x149cd58 │ │ │ │ + b 0x1164c9c │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168bb0 │ │ │ │ + b 0x1168b78 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x874bd8 │ │ │ │ + blx 0x874ba0 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ mulcs r0, r3, pc @ │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0038b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f8d8 │ │ │ │ + b 0x1c8f8a0 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f8e8 │ │ │ │ - b 0x1470010 │ │ │ │ - b 0x1468850 │ │ │ │ + b 0x1c8f8b0 │ │ │ │ + b 0x146ffd8 │ │ │ │ + b 0x1468818 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00384200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x874628 │ │ │ │ + blx 0x8745f0 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -147026,28 +147012,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168c74 │ │ │ │ + b 0x1168c3c │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x008c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x1474aa8 │ │ │ │ + b 0x1474a70 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -147058,58 +147044,58 @@ │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00b42507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9fcfc │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9fd08 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9fcc4 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9fcd0 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca55a4 │ │ │ │ + bl 0xfeca556c │ │ │ │ svclt 0x00d46f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00ac2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00ac4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9fd58 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9fd5c @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9fd20 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9fd24 @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfac │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda55a8 │ │ │ │ + bl 0xfeda5570 │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00c80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfd8 │ │ │ │ - b 0x13b0390 │ │ │ │ - bleq 0x162da4 │ │ │ │ + b 0x13b0358 │ │ │ │ + bleq 0x162d6c │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b09e4 │ │ │ │ + b 0x13b09ac │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147121,54 +147107,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3bec │ │ │ │ + b 0x13a3bb4 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133c08 │ │ │ │ + b 0x1133bd0 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed60e10 │ │ │ │ - b 0x149cc24 │ │ │ │ - b 0x1124b68 │ │ │ │ + blx 0xfed60dd8 │ │ │ │ + b 0x149cbec │ │ │ │ + b 0x1124b30 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128a48 │ │ │ │ + b 0x1128a10 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48d29c │ │ │ │ + blx 0x48d264 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #180, 30 @ 0x2d0 │ │ │ │ - bl 0xfefcc894 │ │ │ │ + bl 0xfefcc85c │ │ │ │ svclt 0x00d84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vpmin.f32 , , q6 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x14708b4 │ │ │ │ + b 0x147087c │ │ │ │ svclt 0x00b44224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-864 @ 0xfffffca0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 , , q4 │ │ │ │ @@ -147177,105 +147163,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1130ed0 │ │ │ │ - blx 0x860704 │ │ │ │ - blx 0xfefdf0d8 │ │ │ │ - b 0x149f10c │ │ │ │ - b 0x1127050 │ │ │ │ - b 0x1464914 │ │ │ │ - b 0x1472f28 │ │ │ │ - blx 0xfefb2f1c │ │ │ │ - b 0x149f120 │ │ │ │ - b 0x1127064 │ │ │ │ - blx 0x86c928 │ │ │ │ - blx 0xfefdf100 │ │ │ │ - b 0x149f130 │ │ │ │ - b 0x1127074 │ │ │ │ - b 0x1134938 │ │ │ │ + b 0x1130e98 │ │ │ │ + blx 0x8606cc │ │ │ │ + blx 0xfefdf0a0 │ │ │ │ + b 0x149f0d4 │ │ │ │ + b 0x1127018 │ │ │ │ + b 0x14648dc │ │ │ │ + b 0x1472ef0 │ │ │ │ + blx 0xfefb2ee4 │ │ │ │ + b 0x149f0e8 │ │ │ │ + b 0x112702c │ │ │ │ + blx 0x86c8f0 │ │ │ │ + blx 0xfefdf0c8 │ │ │ │ + b 0x149f0f8 │ │ │ │ + b 0x112703c │ │ │ │ + b 0x1134900 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #31 │ │ │ │ - blx 0xfed3099c │ │ │ │ + blx 0xfed30964 │ │ │ │ svclt 0x00a8f482 │ │ │ │ - blx 0xfecf17a4 │ │ │ │ + blx 0xfecf176c │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0758 │ │ │ │ - b 0x13a2f64 │ │ │ │ + b 0x13b0720 │ │ │ │ + b 0x13a2f2c │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x00342507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9ff94 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9ffa0 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9ff5c │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9ff68 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca383c │ │ │ │ + bl 0xfeca3804 │ │ │ │ svclt 0x00946f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x002c2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x002c4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9fff0 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9fff4 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9ffb8 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9ffbc @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf2c │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda3840 │ │ │ │ + bl 0xfeda3808 │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00880c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf98 │ │ │ │ - b 0x13b0628 │ │ │ │ - bleq 0x16303c │ │ │ │ + b 0x13b05f0 │ │ │ │ + bleq 0x163004 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0c7c │ │ │ │ + b 0x13b0c44 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147287,42 +147273,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3e84 │ │ │ │ + b 0x13a3e4c │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133ea0 │ │ │ │ + b 0x1133e68 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed610a8 │ │ │ │ - b 0x149cebc │ │ │ │ - b 0x1124e00 │ │ │ │ + blx 0xfed61070 │ │ │ │ + b 0x149ce84 │ │ │ │ + b 0x1124dc8 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128ce0 │ │ │ │ + b 0x1128ca8 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88d534 │ │ │ │ + blx 0x88d4fc │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ uqasxmi fp, r0, r8 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147334,115 +147320,115 @@ │ │ │ │ sasxmi fp, r1, r8 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-608 @ 0xfffffda0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 d27, d31, d8 │ │ │ │ - b 0x1460d80 │ │ │ │ + b 0x1460d48 │ │ │ │ svclt 0x00984c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x113116c │ │ │ │ - blx 0x8609a0 │ │ │ │ - blx 0xfefdf374 │ │ │ │ - b 0x149f3a8 │ │ │ │ - b 0x11272ec │ │ │ │ - b 0x1464bb0 │ │ │ │ - b 0x14731c4 │ │ │ │ - blx 0xfefb31b8 │ │ │ │ - b 0x149f3bc │ │ │ │ - b 0x1127300 │ │ │ │ - blx 0x86cbc4 │ │ │ │ - blx 0xfefdf39c │ │ │ │ - b 0x149f3cc │ │ │ │ - b 0x1127310 │ │ │ │ - b 0x1134bd4 │ │ │ │ + b 0x1131134 │ │ │ │ + blx 0x860968 │ │ │ │ + blx 0xfefdf33c │ │ │ │ + b 0x149f370 │ │ │ │ + b 0x11272b4 │ │ │ │ + b 0x1464b78 │ │ │ │ + b 0x147318c │ │ │ │ + blx 0xfefb3180 │ │ │ │ + b 0x149f384 │ │ │ │ + b 0x11272c8 │ │ │ │ + blx 0x86cb8c │ │ │ │ + blx 0xfefdf364 │ │ │ │ + b 0x149f394 │ │ │ │ + b 0x11272d8 │ │ │ │ + b 0x1134b9c │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ - blx 0xfed30c38 │ │ │ │ + blx 0xfed30c00 │ │ │ │ svclt 0x0028f482 │ │ │ │ - blx 0xfecf1a40 │ │ │ │ + blx 0xfecf1a08 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b09f4 │ │ │ │ - b 0x13a3200 │ │ │ │ + b 0x13b09bc │ │ │ │ + b 0x13a31c8 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00cc2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0xa0230 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0xa023c │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0xa01f8 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0xa0204 │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca5ad8 │ │ │ │ + bl 0xfeca5aa0 │ │ │ │ svclt 0x00ac6f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00d42407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00d44c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0xa028c @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0xa0290 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0xa0254 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0xa0258 @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfd4 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda5adc │ │ │ │ + bl 0xfeda5aa4 │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00b80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfa8 │ │ │ │ - b 0x13b08c4 │ │ │ │ - bleq 0x1632d8 │ │ │ │ + b 0x13b088c │ │ │ │ + bleq 0x1632a0 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0f18 │ │ │ │ + b 0x13b0ee0 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147454,54 +147440,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4120 │ │ │ │ + b 0x13a40e8 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x113413c │ │ │ │ + b 0x1134104 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61344 │ │ │ │ - b 0x149d158 │ │ │ │ - b 0x112509c │ │ │ │ + blx 0xfed6130c │ │ │ │ + b 0x149d120 │ │ │ │ + b 0x1125064 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128f7c │ │ │ │ + b 0x1128f44 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48d7d0 │ │ │ │ + blx 0x48d798 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #204, 30 @ 0x330 │ │ │ │ - bl 0xfefccdc8 │ │ │ │ + bl 0xfefccd90 │ │ │ │ svclt 0x00a84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vminnm.f32 d27, d31, d20 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x1470de8 │ │ │ │ + b 0x1470db0 │ │ │ │ svclt 0x00cc4224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-672 @ 0xfffffd60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d31, d24 │ │ │ │ @@ -147510,105 +147496,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1131404 │ │ │ │ - blx 0x860c38 │ │ │ │ - blx 0xfefdf60c │ │ │ │ - b 0x149f640 │ │ │ │ - b 0x1127584 │ │ │ │ - b 0x1464e48 │ │ │ │ - b 0x147345c │ │ │ │ - blx 0xfefb3450 │ │ │ │ - b 0x149f654 │ │ │ │ - b 0x1127598 │ │ │ │ - blx 0x86ce5c │ │ │ │ - blx 0xfefdf634 │ │ │ │ - b 0x149f664 │ │ │ │ - b 0x11275a8 │ │ │ │ - b 0x1134e6c │ │ │ │ + b 0x11313cc │ │ │ │ + blx 0x860c00 │ │ │ │ + blx 0xfefdf5d4 │ │ │ │ + b 0x149f608 │ │ │ │ + b 0x112754c │ │ │ │ + b 0x1464e10 │ │ │ │ + b 0x1473424 │ │ │ │ + blx 0xfefb3418 │ │ │ │ + b 0x149f61c │ │ │ │ + b 0x1127560 │ │ │ │ + blx 0x86ce24 │ │ │ │ + blx 0xfefdf5fc │ │ │ │ + b 0x149f62c │ │ │ │ + b 0x1127570 │ │ │ │ + b 0x1134e34 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x4622bfb8 │ │ │ │ - blx 0xfed30ed0 │ │ │ │ + blx 0xfed30e98 │ │ │ │ svclt 0x00b8f482 │ │ │ │ - blx 0xfecf1cd8 │ │ │ │ + blx 0xfecf1ca0 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0c8c │ │ │ │ - b 0x13a3498 │ │ │ │ + b 0x13b0c54 │ │ │ │ + b 0x13a3460 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x008c2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0xa04c8 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0xa04d4 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0xa0490 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0xa049c │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca3d70 │ │ │ │ + bl 0xfeca3d38 │ │ │ │ svclt 0x002c6f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x00942407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x00944c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0xa0524 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0xa0528 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0xa04ec @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0xa04f0 @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf94 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda3d74 │ │ │ │ + bl 0xfeda3d3c │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00380c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf28 │ │ │ │ - b 0x13b0b5c │ │ │ │ - bleq 0x163570 │ │ │ │ + b 0x13b0b24 │ │ │ │ + bleq 0x163538 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b11b0 │ │ │ │ + b 0x13b1178 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147620,42 +147606,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a43b8 │ │ │ │ + b 0x13a4380 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11343d4 │ │ │ │ + b 0x113439c │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed615dc │ │ │ │ - b 0x149d3f0 │ │ │ │ - b 0x1125334 │ │ │ │ + blx 0xfed615a4 │ │ │ │ + b 0x149d3b8 │ │ │ │ + b 0x11252fc │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129214 │ │ │ │ + b 0x11291dc │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88da68 │ │ │ │ + blx 0x88da30 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ strbtmi fp, [r0], -r8, lsl #31 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147667,95 +147653,95 @@ │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-160 @ 0xffffff60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d15, d24 │ │ │ │ - b 0x14612b4 │ │ │ │ + b 0x146127c │ │ │ │ svclt 0x00284c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x11316a0 │ │ │ │ - blx 0x860ed4 │ │ │ │ - blx 0xfefdf8a8 │ │ │ │ - b 0x149f8dc │ │ │ │ - b 0x1127820 │ │ │ │ - b 0x14650e4 │ │ │ │ - b 0x14736f8 │ │ │ │ - blx 0xfefb36ec │ │ │ │ - b 0x149f8f0 │ │ │ │ - b 0x1127834 │ │ │ │ - blx 0x86d0f8 │ │ │ │ - blx 0xfefdf8d0 │ │ │ │ - b 0x149f900 │ │ │ │ - b 0x1127844 │ │ │ │ - b 0x1135108 │ │ │ │ + b 0x1131668 │ │ │ │ + blx 0x860e9c │ │ │ │ + blx 0xfefdf870 │ │ │ │ + b 0x149f8a4 │ │ │ │ + b 0x11277e8 │ │ │ │ + b 0x14650ac │ │ │ │ + b 0x14736c0 │ │ │ │ + blx 0xfefb36b4 │ │ │ │ + b 0x149f8b8 │ │ │ │ + b 0x11277fc │ │ │ │ + blx 0x86d0c0 │ │ │ │ + blx 0xfefdf898 │ │ │ │ + b 0x149f8c8 │ │ │ │ + b 0x112780c │ │ │ │ + b 0x11350d0 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ - blx 0xfed3116c │ │ │ │ + blx 0xfed31134 │ │ │ │ svclt 0x0038f482 │ │ │ │ - blx 0xfecf1f74 │ │ │ │ + blx 0xfecf1f3c │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0f28 │ │ │ │ - b 0x13a3734 │ │ │ │ + b 0x13b0ef0 │ │ │ │ + b 0x13a36fc │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe8770 │ │ │ │ + bne 0xbe8738 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1463ff4 │ │ │ │ + b 0x1463fbc │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1cd220 │ │ │ │ + bl 0xff1cd1e8 │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b37a8 │ │ │ │ + bne 0xfe9b3770 │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f0fb0 │ │ │ │ - bl 0xfe9393e4 │ │ │ │ + bl 0xff0f0f78 │ │ │ │ + bl 0xfe9393ac │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa07a8 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0770 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471418 │ │ │ │ - beq 0x1677f8 │ │ │ │ + b 0x14713e0 │ │ │ │ + beq 0x1677c0 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147773,91 +147759,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a461c │ │ │ │ + b 0x13a45e4 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134638 │ │ │ │ + b 0x1134600 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61840 │ │ │ │ - b 0x149d654 │ │ │ │ - b 0x1125598 │ │ │ │ + blx 0xfed61808 │ │ │ │ + b 0x149d61c │ │ │ │ + b 0x1125560 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129478 │ │ │ │ + b 0x1129440 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a589c │ │ │ │ - bl 0xff0e38bc │ │ │ │ + bne 0x14a5864 │ │ │ │ + bl 0xff0e3884 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d2d0 │ │ │ │ - b 0x1470cbc │ │ │ │ + b 0x110d298 │ │ │ │ + b 0x1470c84 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a38e8 │ │ │ │ - b 0x14638d0 │ │ │ │ + b 0x13a38b0 │ │ │ │ + b 0x1463898 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a14cc │ │ │ │ + b 0x13a1494 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d320 │ │ │ │ - b 0x149d704 │ │ │ │ - b 0x1125648 │ │ │ │ + blx 0xfed8d2e8 │ │ │ │ + b 0x149d6cc │ │ │ │ + b 0x1125610 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131504 │ │ │ │ + b 0x11314cc │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x530d34 │ │ │ │ - blx 0xfed27294 │ │ │ │ - blx 0xfed1db3c │ │ │ │ + blne 0x530cfc │ │ │ │ + blx 0xfed2725c │ │ │ │ + blx 0xfed1db04 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b114c │ │ │ │ - b 0x13a3958 │ │ │ │ + b 0x13b1114 │ │ │ │ + b 0x13a3920 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -147866,32 +147852,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0964 │ │ │ │ - b 0x10b1638 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa092c │ │ │ │ + b 0x10b1600 │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a99bc │ │ │ │ + b 0x10a9984 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa09c8 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0990 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471638 │ │ │ │ - beq 0x167a18 │ │ │ │ + b 0x1471600 │ │ │ │ + beq 0x1679e0 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147909,126 +147895,126 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a483c │ │ │ │ + b 0x13a4804 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134858 │ │ │ │ + b 0x1134820 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61a60 │ │ │ │ - b 0x149d874 │ │ │ │ - b 0x11257b8 │ │ │ │ + blx 0xfed61a28 │ │ │ │ + b 0x149d83c │ │ │ │ + b 0x1125780 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129698 │ │ │ │ + b 0x1129660 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe3adc │ │ │ │ + bl 0xe3aa4 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d4f0 │ │ │ │ - b 0x1470edc │ │ │ │ + b 0x110d4b8 │ │ │ │ + b 0x1470ea4 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3b08 │ │ │ │ - b 0x1463af0 │ │ │ │ + b 0x13a3ad0 │ │ │ │ + b 0x1463ab8 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a16ec │ │ │ │ + b 0x13a16b4 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d540 │ │ │ │ - b 0x149d924 │ │ │ │ - b 0x1125868 │ │ │ │ + blx 0xfed8d508 │ │ │ │ + b 0x149d8ec │ │ │ │ + b 0x1125830 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131724 │ │ │ │ + b 0x11316ec │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed31bb4 │ │ │ │ - blx 0xfed1dd5c │ │ │ │ + blx 0xfed31b7c │ │ │ │ + blx 0xfed1dd24 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b136c │ │ │ │ - b 0x13a3b78 │ │ │ │ + b 0x13b1334 │ │ │ │ + b 0x13a3b40 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe8bb4 │ │ │ │ + bne 0xbe8b7c │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1464438 │ │ │ │ + b 0x1464400 │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1cd664 │ │ │ │ + bl 0xff1cd62c │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b3bec │ │ │ │ + bne 0xfe9b3bb4 │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f13f4 │ │ │ │ - bl 0xfe939828 │ │ │ │ + bl 0xff0f13bc │ │ │ │ + bl 0xfe9397f0 │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0bec @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0bb4 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x147185c │ │ │ │ - beq 0x167c3c │ │ │ │ + b 0x1471824 │ │ │ │ + beq 0x167c04 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -148046,91 +148032,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4a60 │ │ │ │ + b 0x13a4a28 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134a7c │ │ │ │ + b 0x1134a44 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61c84 │ │ │ │ - b 0x149da98 │ │ │ │ - b 0x11259dc │ │ │ │ + blx 0xfed61c4c │ │ │ │ + b 0x149da60 │ │ │ │ + b 0x11259a4 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11298bc │ │ │ │ + b 0x1129884 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a5ce0 │ │ │ │ - bl 0xff0e3d00 │ │ │ │ + bne 0x14a5ca8 │ │ │ │ + bl 0xff0e3cc8 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d714 │ │ │ │ - b 0x1471100 │ │ │ │ + b 0x110d6dc │ │ │ │ + b 0x14710c8 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3d2c │ │ │ │ - b 0x1463d14 │ │ │ │ + b 0x13a3cf4 │ │ │ │ + b 0x1463cdc │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1910 │ │ │ │ + b 0x13a18d8 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d764 │ │ │ │ - b 0x149db48 │ │ │ │ - b 0x1125a8c │ │ │ │ + blx 0xfed8d72c │ │ │ │ + b 0x149db10 │ │ │ │ + b 0x1125a54 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131948 │ │ │ │ + b 0x1131910 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x531178 │ │ │ │ - blx 0xfed276d8 │ │ │ │ - blx 0xfed1df80 │ │ │ │ + blne 0x531140 │ │ │ │ + blx 0xfed276a0 │ │ │ │ + blx 0xfed1df48 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1590 │ │ │ │ - b 0x13a3d9c │ │ │ │ + b 0x13b1558 │ │ │ │ + b 0x13a3d64 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -148139,32 +148125,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0da8 │ │ │ │ - b 0x10b1a7c │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0d70 │ │ │ │ + b 0x10b1a44 │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a9e00 │ │ │ │ + b 0x10a9dc8 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0e0c @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0dd4 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471a7c │ │ │ │ - beq 0x167e5c │ │ │ │ + b 0x1471a44 │ │ │ │ + beq 0x167e24 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -148182,229 +148168,229 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4c80 │ │ │ │ + b 0x13a4c48 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134c9c │ │ │ │ + b 0x1134c64 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61ea4 │ │ │ │ - b 0x149dcb8 │ │ │ │ - b 0x1125bfc │ │ │ │ + blx 0xfed61e6c │ │ │ │ + b 0x149dc80 │ │ │ │ + b 0x1125bc4 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129adc │ │ │ │ + b 0x1129aa4 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe3f20 │ │ │ │ + bl 0xe3ee8 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d934 │ │ │ │ - b 0x1471320 │ │ │ │ + b 0x110d8fc │ │ │ │ + b 0x14712e8 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3f4c │ │ │ │ - b 0x1463f34 │ │ │ │ + b 0x13a3f14 │ │ │ │ + b 0x1463efc │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1b30 │ │ │ │ + b 0x13a1af8 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d984 │ │ │ │ - b 0x149dd68 │ │ │ │ - b 0x1125cac │ │ │ │ + blx 0xfed8d94c │ │ │ │ + b 0x149dd30 │ │ │ │ + b 0x1125c74 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131b68 │ │ │ │ + b 0x1131b30 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed31ff8 │ │ │ │ - blx 0xfed1e1a0 │ │ │ │ + blx 0xfed31fc0 │ │ │ │ + blx 0xfed1e168 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b17b0 │ │ │ │ - b 0x13a3fbc │ │ │ │ + b 0x13b1778 │ │ │ │ + b 0x13a3f84 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vrhadd.u8 d20, d2, d3 │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ - bne 0xbe8ff8 │ │ │ │ + bne 0xbe8fc0 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x146687c │ │ │ │ + b 0x1466844 │ │ │ │ @ instruction: 0xf0004c0c │ │ │ │ adclt r0, sp, #255 @ 0xff │ │ │ │ eorvs lr, r2, #196, 22 @ 0x31000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0fcc │ │ │ │ - b 0x10b1ca0 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0f94 │ │ │ │ + b 0x10b1c68 │ │ │ │ vhadd.u8 d16, d3, d12 │ │ │ │ - b 0x10aa024 │ │ │ │ + b 0x10a9fec │ │ │ │ vhadd.u8 d22, d1, d2 │ │ │ │ - bne 0x17e982c │ │ │ │ + bne 0x17e97f4 │ │ │ │ stcmi 3, cr15, [r7], {65} @ 0x41 │ │ │ │ strne r1, [r9], -r4, lsr #21 │ │ │ │ andmi pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0x6323ebc1 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa102d @ │ │ │ │ - b 0x11e18bc │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa0ff5 @ │ │ │ │ + b 0x11e1884 │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b4e4c │ │ │ │ - b 0x1464060 │ │ │ │ + b 0x13b4e14 │ │ │ │ + b 0x1464028 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b9c5c │ │ │ │ - b 0x146406c │ │ │ │ + b 0x13b9c24 │ │ │ │ + b 0x1464034 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1c68 │ │ │ │ - b 0x1464078 │ │ │ │ + b 0x13b1c30 │ │ │ │ + b 0x1464040 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a9c74 │ │ │ │ - b 0x1464084 │ │ │ │ + b 0x13a9c3c │ │ │ │ + b 0x146404c │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1c80 │ │ │ │ - b 0x1464090 │ │ │ │ + b 0x13a1c48 │ │ │ │ + b 0x1464058 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b9c8c │ │ │ │ + b 0x13b9c54 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed62090 │ │ │ │ - b 0x149dea4 │ │ │ │ - b 0x13a5de8 │ │ │ │ + blx 0xfed62058 │ │ │ │ + b 0x149de6c │ │ │ │ + b 0x13a5db0 │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b4eb4 │ │ │ │ + b 0x13b4e7c │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1124ee0 │ │ │ │ + b 0x1124ea8 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1124920 │ │ │ │ + b 0x11248e8 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131cf8 │ │ │ │ + b 0x1131cc0 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a6128 │ │ │ │ - bl 0xff0e6148 │ │ │ │ + bne 0x14a60f0 │ │ │ │ + bl 0xff0e6110 │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2841 @ 0xfffff4e7 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323ebc4 │ │ │ │ - b 0x110db5c │ │ │ │ - b 0x1471548 │ │ │ │ + b 0x110db24 │ │ │ │ + b 0x1471510 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a4174 │ │ │ │ - b 0x146415c │ │ │ │ + b 0x13a413c │ │ │ │ + b 0x1464124 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1d58 │ │ │ │ + b 0x13a1d20 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8dbac │ │ │ │ - b 0x149df90 │ │ │ │ - b 0x1125ed4 │ │ │ │ + blx 0xfed8db74 │ │ │ │ + b 0x149df58 │ │ │ │ + b 0x1125e9c │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131d90 │ │ │ │ + b 0x1131d58 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x5315c0 │ │ │ │ - blx 0xfed27b20 │ │ │ │ - blx 0xfed1e3c8 │ │ │ │ + blne 0x531588 │ │ │ │ + blx 0xfed27ae8 │ │ │ │ + blx 0xfed1e390 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b19d8 │ │ │ │ - b 0x13a41e4 │ │ │ │ + b 0x13b19a0 │ │ │ │ + b 0x13a41ac │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -148412,206 +148398,206 @@ │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ stmiane r0!, {r2, r7, sl, lr} │ │ │ │ strtne r0, [r4], -sp, lsr #4 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ rscseq pc, pc, r0 │ │ │ │ - bl 0x1cdcd0 │ │ │ │ + bl 0x1cdc98 │ │ │ │ vst1.8 {d6-d9}, [ip :128], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-835 @ 0xfffffcbd │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ vsub.i8 , , │ │ │ │ ldrmi r4, [r4], #-3079 @ 0xfffff3f9 │ │ │ │ vmax.u8 d17, d3, d9 │ │ │ │ - bl 0xf1a60 │ │ │ │ + bl 0xf1a28 │ │ │ │ strbtmi r6, [r2], #-803 @ 0xfffffcdd │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa1251 @ │ │ │ │ - b 0x11e1ae0 │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa1219 @ │ │ │ │ + b 0x11e1aa8 │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b5070 │ │ │ │ - b 0x1464284 │ │ │ │ + b 0x13b5038 │ │ │ │ + b 0x146424c │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b9e80 │ │ │ │ - b 0x1464290 │ │ │ │ + b 0x13b9e48 │ │ │ │ + b 0x1464258 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1e8c │ │ │ │ - b 0x146429c │ │ │ │ + b 0x13b1e54 │ │ │ │ + b 0x1464264 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a9e98 │ │ │ │ - b 0x14642a8 │ │ │ │ + b 0x13a9e60 │ │ │ │ + b 0x1464270 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1ea4 │ │ │ │ - b 0x14642b4 │ │ │ │ + b 0x13a1e6c │ │ │ │ + b 0x146427c │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b9eb0 │ │ │ │ + b 0x13b9e78 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed622b4 │ │ │ │ - b 0x149e0c8 │ │ │ │ - b 0x13a600c │ │ │ │ + blx 0xfed6227c │ │ │ │ + b 0x149e090 │ │ │ │ + b 0x13a5fd4 │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b50d8 │ │ │ │ + b 0x13b50a0 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1125104 │ │ │ │ + b 0x11250cc │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1124b44 │ │ │ │ + b 0x1124b0c │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131f1c │ │ │ │ + b 0x1131ee4 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ stmne r8, {r1, sl, ip} │ │ │ │ - bl 0xe636c │ │ │ │ + bl 0xe6334 │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2273 @ 0xfffff71f │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323eb04 │ │ │ │ - b 0x110dd80 │ │ │ │ - b 0x147176c │ │ │ │ + b 0x110dd48 │ │ │ │ + b 0x1471734 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a4398 │ │ │ │ - b 0x1464380 │ │ │ │ + b 0x13a4360 │ │ │ │ + b 0x1464348 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1f7c │ │ │ │ + b 0x13a1f44 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8ddd0 │ │ │ │ - b 0x149e1b4 │ │ │ │ - b 0x11260f8 │ │ │ │ + blx 0xfed8dd98 │ │ │ │ + b 0x149e17c │ │ │ │ + b 0x11260c0 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131fb4 │ │ │ │ + b 0x1131f7c │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed32444 │ │ │ │ - blx 0xfed1e5ec │ │ │ │ + blx 0xfed3240c │ │ │ │ + blx 0xfed1e5b4 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1bfc │ │ │ │ - b 0x13a4408 │ │ │ │ + b 0x13b1bc4 │ │ │ │ + b 0x13a43d0 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0x9608e9dd │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ - ldrbeq pc, [pc, #9]! @ 0xa1431 @ │ │ │ │ + ldrbeq pc, [pc, #9]! @ 0xa13f9 @ │ │ │ │ andmi pc, r7, r6, asr #7 │ │ │ │ stmdane r9, {r2, r4, r5, r9, sl, fp} │ │ │ │ stmdbne r0, {r3, r4, r9, sl, fp} │ │ │ │ - ldrbteq pc, [pc], #2 @ 0xa1438 @ │ │ │ │ + ldrbteq pc, [pc], #2 @ 0xa1400 @ │ │ │ │ vmul.f , , d0[5] │ │ │ │ @ instruction: 0xf04f2707 │ │ │ │ - b 0x1462844 │ │ │ │ - bl 0x11e1588 │ │ │ │ - bl 0x7a3c60 │ │ │ │ - bl 0x11e446c │ │ │ │ + b 0x146280c │ │ │ │ + bl 0x11e1550 │ │ │ │ + bl 0x7a3c28 │ │ │ │ + bl 0x11e4434 │ │ │ │ stmdaeq r4!, {r0, r2, fp}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ strbvc lr, [sl], #2628 @ 0xa44 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ - beq 0x175bda0 │ │ │ │ + beq 0x175bd68 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bvs 0xdbd94 │ │ │ │ + bvs 0xdbd5c │ │ │ │ strmi pc, [r7, -r2, asr #7] │ │ │ │ @ instruction: 0xf3c90e10 │ │ │ │ - b 0x1471c94 │ │ │ │ + b 0x1471c5c │ │ │ │ ldmne pc!, {r3, fp, sp} @ │ │ │ │ ldmdavs ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x0c05eb45 │ │ │ │ - b 0x1463688 │ │ │ │ - b 0x127b8f4 │ │ │ │ - b 0x147f3c4 │ │ │ │ - bl 0x4a4608 │ │ │ │ - b 0x13214c0 │ │ │ │ - b 0x1461cc0 │ │ │ │ - b 0x11b44d4 │ │ │ │ - b 0x13b24c4 │ │ │ │ - bl 0x11f4508 │ │ │ │ + b 0x1463650 │ │ │ │ + b 0x127b8bc │ │ │ │ + b 0x147f38c │ │ │ │ + bl 0x4a45d0 │ │ │ │ + b 0x1321488 │ │ │ │ + b 0x1461c88 │ │ │ │ + b 0x11b449c │ │ │ │ + b 0x13b248c │ │ │ │ + bl 0x11f44d0 │ │ │ │ stmdaeq r0, {r0, r2, r8, r9, sl}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ sbcvc lr, r7, r0, asr #20 │ │ │ │ @ instruction: 0xf006087f │ │ │ │ @ instruction: 0xf3c60cff │ │ │ │ ldrteq r2, [pc], -r7, lsl #12 │ │ │ │ - b 0x12635ec │ │ │ │ - b 0x11ab10c │ │ │ │ + b 0x12635b4 │ │ │ │ + b 0x11ab0d4 │ │ │ │ teqmi sl, #0 │ │ │ │ ldrbeq pc, [pc, r3]! @ │ │ │ │ smladeq ip, r7, fp, lr │ │ │ │ movwcs pc, #29635 @ 0x73c3 @ │ │ │ │ stmdaeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c06eb13 │ │ │ │ - b 0x12636e4 │ │ │ │ - b 0x147f40c │ │ │ │ + b 0x12636ac │ │ │ │ + b 0x147f3d4 │ │ │ │ teqmi sl, #92, 24 @ 0x5c00 │ │ │ │ movwcs lr, #51778 @ 0xca42 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ rsbsmi pc, pc, #4, 8 @ 0x4000000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0xa1508 @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0xa14d0 @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ - b 0x1163a5c │ │ │ │ - b 0x147191c │ │ │ │ + b 0x1163a24 │ │ │ │ + b 0x14718e4 │ │ │ │ stmdbeq r4!, {r2, r3, r7, sl, fp}^ │ │ │ │ vstmiane r2, {s28-s103} │ │ │ │ rsbsmi pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ vst1.64 {d11-d14}, [r3 :64], ip │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r4, r5, r6, r8, r9, lr}^ │ │ │ │ @@ -148624,15 +148610,15 @@ │ │ │ │ orrmi lr, r4, #76, 20 @ 0x4c000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169d6c │ │ │ │ + b 0x1169d34 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @@ -148651,133 +148637,133 @@ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ strcs pc, [r7, #-968] @ 0xfffffc38 │ │ │ │ strcc r0, [r1, #-2166] @ 0xfffff78a │ │ │ │ strbvc lr, [ip], r6, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x6c00ea4c │ │ │ │ andcs pc, r7, r2, asr #7 │ │ │ │ - b 0x146768c │ │ │ │ + b 0x1467654 │ │ │ │ @ instruction: 0xf04f6018 │ │ │ │ @ instruction: 0xf1070800 │ │ │ │ @ instruction: 0xf1480701 │ │ │ │ stmdaeq sp!, {fp}^ │ │ │ │ stmdaeq r9, {r0, ip, sp}^ │ │ │ │ strbvc lr, [r8, #2629] @ 0xa45 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [r5], -r6, asr #20 │ │ │ │ ldmdavs r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strmi pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ @ instruction: 0xf04f197f │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ - b 0x13a2a10 │ │ │ │ + b 0x13a29d8 │ │ │ │ ldmdaeq pc!, {r3, sl, fp}^ @ │ │ │ │ - b 0x1264e60 │ │ │ │ + b 0x1264e28 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - b 0x1467820 │ │ │ │ - b 0x1232a38 │ │ │ │ - b 0x11f1e44 │ │ │ │ - b 0x1472a88 │ │ │ │ - b 0x13a1770 │ │ │ │ + b 0x14677e8 │ │ │ │ + b 0x1232a00 │ │ │ │ + b 0x11f1e0c │ │ │ │ + b 0x1472a50 │ │ │ │ + b 0x13a1738 │ │ │ │ @ instruction: 0xf04f0c05 │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ @ instruction: 0xf0030500 │ │ │ │ vqshlu.s64 q8, , #3 │ │ │ │ - b 0x10aa260 │ │ │ │ + b 0x10aa228 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, ip, sp, lr}^ │ │ │ │ - b 0x11e2f00 │ │ │ │ - b 0x112aa90 │ │ │ │ - b 0x13b9654 │ │ │ │ + b 0x11e2ec8 │ │ │ │ + b 0x112aa58 │ │ │ │ + b 0x13b961c │ │ │ │ @ instruction: 0xf0040c05 │ │ │ │ strcc r0, [r1, #-1535] @ 0xfffffa01 │ │ │ │ strcs pc, [r7], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10419ad │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0xf1460600 │ │ │ │ stmiane r4!, {r9, sl}^ │ │ │ │ @ instruction: 0xf412086d │ │ │ │ - b 0x1475474 │ │ │ │ - b 0x11e27cc │ │ │ │ - b 0x13bed98 │ │ │ │ - b 0x13a4698 │ │ │ │ - blx 0x186a298 │ │ │ │ - blx 0xfefe0894 │ │ │ │ + b 0x147543c │ │ │ │ + b 0x11e2794 │ │ │ │ + b 0x13bed60 │ │ │ │ + b 0x13a4660 │ │ │ │ + blx 0x186a260 │ │ │ │ + blx 0xfefe085c │ │ │ │ svclt 0x000cfc8c │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff412 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0xfed4e208 │ │ │ │ - b 0x119e0ac │ │ │ │ - b 0x1471aac │ │ │ │ - b 0x13a48dc │ │ │ │ + blx 0xfed4e1d0 │ │ │ │ + b 0x119e074 │ │ │ │ + b 0x1471a74 │ │ │ │ + b 0x13a48a4 │ │ │ │ svclt 0x000c1c84 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4132400 │ │ │ │ - b 0x13b54c8 │ │ │ │ - b 0x116e4e0 │ │ │ │ + b 0x13b5490 │ │ │ │ + b 0x116e4a8 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169ef4 │ │ │ │ + b 0x1169ebc │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ addslt fp, r9, #240, 10 @ 0x3c000000 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ strpl lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ adclt r0, r0, #6912 @ 0x1b00 │ │ │ │ @ instruction: 0x4c14ea4f │ │ │ │ @ instruction: 0xf04f1809 │ │ │ │ adclt r0, lr, #0, 8 │ │ │ │ - bl 0x11ce168 │ │ │ │ - bl 0x56333c │ │ │ │ + bl 0x11ce130 │ │ │ │ + bl 0x563304 │ │ │ │ stmibne r0, {r2, r3, r8, r9} │ │ │ │ ldrmi lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0x0c04eb44 │ │ │ │ ldmdbne r2, {r1, r4, sl, fp}^ │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x4c03ea4c │ │ │ │ cmpeq r2, #323584 @ 0x4f000 │ │ │ │ andeq lr, r4, #68, 22 @ 0x11000 │ │ │ │ bicvc lr, r7, r1, asr #20 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ - b 0x10a38b0 │ │ │ │ + b 0x10a3878 │ │ │ │ ldreq r4, [r2], #-3 │ │ │ │ andsmi lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addlt r0, r3, #512 @ 0x200 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ - blx 0xfed627c8 │ │ │ │ - blx 0xfed5e590 │ │ │ │ - b 0x15de190 │ │ │ │ - b 0x14727d0 │ │ │ │ - b 0x14664dc │ │ │ │ - b 0x14660dc │ │ │ │ - b 0x11665a4 │ │ │ │ + blx 0xfed62790 │ │ │ │ + blx 0xfed5e558 │ │ │ │ + b 0x15de158 │ │ │ │ + b 0x1472798 │ │ │ │ + b 0x14664a4 │ │ │ │ + b 0x14660a4 │ │ │ │ + b 0x116656c │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169fb0 │ │ │ │ + b 0x1169f78 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ addslt r5, r8, #128, 28 @ 0x800 │ │ │ │ strmi lr, [r3, #-2525] @ 0xfffff623 │ │ │ │ @@ -148790,104 +148776,104 @@ │ │ │ │ andcc r0, r1, r0, lsl #10 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ stceq 2, cr11, [r4], #-588 @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf04f18c0 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ ldceq 3, cr0, [r2], {-0} │ │ │ │ stmdaeq r0, {r0, sl, ip, sp}^ │ │ │ │ - b 0x10a7a94 │ │ │ │ - b 0x147db14 │ │ │ │ + b 0x10a7a5c │ │ │ │ + b 0x147dadc │ │ │ │ @ instruction: 0xf04f0253 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ stmdaeq r4!, {r8, r9}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x11a3940 │ │ │ │ + b 0x11a3908 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, sl, ip, sp, lr}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ bicvc lr, r5, r1, asr #20 │ │ │ │ - b 0x10a2898 │ │ │ │ - b 0x1171840 │ │ │ │ + b 0x10a2860 │ │ │ │ + b 0x1171808 │ │ │ │ tstmi sl, #20, 6 @ 0x50000000 │ │ │ │ tstmi r1, #805306376 @ 0x30000008 │ │ │ │ - blx 0xfed64844 │ │ │ │ + blx 0xfed6480c │ │ │ │ ldreq pc, [r2], #-899 @ 0xfffffc7d │ │ │ │ - blx 0xfed24874 │ │ │ │ - b 0x149e250 │ │ │ │ - b 0x1466598 │ │ │ │ - b 0x1466198 │ │ │ │ - b 0x1166660 │ │ │ │ + blx 0xfed2483c │ │ │ │ + b 0x149e218 │ │ │ │ + b 0x1466560 │ │ │ │ + b 0x1466160 │ │ │ │ + b 0x1166628 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x116a06c │ │ │ │ + b 0x116a034 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stcls 5, cr11, [r2], {16} │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ cdpeq 1, 4, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf00cfa20 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ @ instruction: 0xf1cc4320 │ │ │ │ - blx 0x16291c │ │ │ │ - blx 0x15e4d8 │ │ │ │ + blx 0x1628e4 │ │ │ │ + blx 0x15e4a0 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r1 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ stceq 1, cr15, [r0], #-688 @ 0xfffffd50 │ │ │ │ - blx 0x93253c │ │ │ │ - b 0x14608f0 │ │ │ │ - b 0x11618c4 │ │ │ │ + blx 0x932504 │ │ │ │ + b 0x14608b8 │ │ │ │ + b 0x116188c │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andsmi fp, sl, r0, lsl r5 │ │ │ │ @ instruction: 0xf1a49c02 │ │ │ │ @ instruction: 0xf1c40c20 │ │ │ │ - blx 0x165164 │ │ │ │ - blx 0x9a0918 │ │ │ │ - b 0x13e1124 │ │ │ │ + blx 0x16512c │ │ │ │ + blx 0x9a08e0 │ │ │ │ + b 0x13e10ec │ │ │ │ adcmi r0, r3, lr, lsl #24 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, r3, r0, lsr #20 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ - blx 0x93258c │ │ │ │ - b 0x11a0940 │ │ │ │ + blx 0x932554 │ │ │ │ + b 0x11a0908 │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf0014308 │ │ │ │ svclt 0x000c4100 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addvc lr, r0, r1, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ tstpcc r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x10e44a │ │ │ │ - blx 0xfe99d94e │ │ │ │ + blx 0x10e412 │ │ │ │ + blx 0xfe99d916 │ │ │ │ strmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ streq fp, [r0], #-642 @ 0xfffffd7e │ │ │ │ @ instruction: 0xf04f1883 │ │ │ │ @ instruction: 0xf1410100 │ │ │ │ ldreq r0, [r8], #-256 @ 0xffffff00 │ │ │ │ stmne r0, {r0, r3, sl} │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10e298c │ │ │ │ + b 0x10e2954 │ │ │ │ streq r4, [r0], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrbmi r4, [r0, -r1, lsl #12]! │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ mvnseq pc, #0 │ │ │ │ @@ -148903,190 +148889,190 @@ │ │ │ │ movweq pc, #322 @ 0x142 @ │ │ │ │ rscseq pc, pc, #1 │ │ │ │ andeq lr, ip, r0, lsl fp │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf1431880 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ - bl 0x4b21e4 │ │ │ │ + bl 0x4b21ac │ │ │ │ @ instruction: 0xf143000c │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfb56 │ │ │ │ + blx 0x1dfb1e │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ - bl 0x58e3f4 │ │ │ │ + bl 0x58e3bc │ │ │ │ @ instruction: 0xf04f030c │ │ │ │ - b 0x14621f0 │ │ │ │ - bl 0x1131a34 │ │ │ │ + b 0x14621b8 │ │ │ │ + bl 0x11319fc │ │ │ │ addlt r0, sl, #512 @ 0x200 │ │ │ │ @ instruction: 0xf14c1818 │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf04f1840 │ │ │ │ mrsmi r0, (UNDEF: 89) │ │ │ │ svclt 0x00004770 │ │ │ │ vldmiacc r0, {s28-s106} │ │ │ │ bicne pc, r0, #192, 6 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x1164f34 │ │ │ │ + b 0x1164efc │ │ │ │ @ instruction: 0xf002030c │ │ │ │ svceq 0x00000204 │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ stmiaeq sl, {r3}^ │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ - beq 0xfe2a2284 │ │ │ │ + beq 0xfe2a224c │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ mcrreq 0, 2, r0, sl, cr0 │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ cdpeq 2, 0, cr0, cr8, cr0, {2} │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ tstmi r8, #128 @ 0x80 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf3c00f82 │ │ │ │ @ instruction: 0xf00233c0 │ │ │ │ - bleq 0x1321a7c │ │ │ │ + bleq 0x1321a44 │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ stceq 2, cr0, [r9, #-16] │ │ │ │ @ instruction: 0xf0014313 │ │ │ │ tstmi r8, #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf0010f89 │ │ │ │ - b 0x10e1e9c │ │ │ │ + b 0x10e1e64 │ │ │ │ ldrdcs r7, [r0, -r0] │ │ │ │ svclt 0x00004770 │ │ │ │ ldceq 4, cr11, [r1], {16} │ │ │ │ streq r9, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf500b292 │ │ │ │ rscmi r5, r1, r0, lsl #25 │ │ │ │ vhadd.u32 q10, , q9 │ │ │ │ - b 0x10e1ef0 │ │ │ │ + b 0x10e1eb8 │ │ │ │ ldceq 0, cr0, [r9], {2} │ │ │ │ streq fp, [r9], #-667 @ 0xfffffd65 │ │ │ │ rscmi r0, r3, r2, lsl #24 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vhadd.u32 q10, , │ │ │ │ - beq 0x161f08 │ │ │ │ + beq 0x161ed0 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andeq r4, sl, #1275068416 @ 0x4c000000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - b 0x1164b0c │ │ │ │ + b 0x1164ad4 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e52c │ │ │ │ - b 0x149e510 │ │ │ │ - b 0x1166454 │ │ │ │ + blx 0xfed4e4f4 │ │ │ │ + b 0x149e4d8 │ │ │ │ + b 0x116641c │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172314 │ │ │ │ + b 0x11722dc │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfc9c │ │ │ │ + blmi 0x1dfc64 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x938d3c │ │ │ │ - blx 0x99db44 │ │ │ │ - blx 0xfecddf48 │ │ │ │ + blx 0x938d04 │ │ │ │ + blx 0x99db0c │ │ │ │ + blx 0xfecddf10 │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x11240cc │ │ │ │ + b 0x1124094 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ eoreq pc, r0, r1, lsr #3 │ │ │ │ - blx 0x171eac │ │ │ │ - blx 0x9a13c0 │ │ │ │ - b 0x115db8c │ │ │ │ + blx 0x171e74 │ │ │ │ + blx 0x9a1388 │ │ │ │ + b 0x115db54 │ │ │ │ movwmi r0, #8718 @ 0x220e │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfd2e │ │ │ │ + blx 0x1dfcf6 │ │ │ │ addslt fp, r9, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf36f9c01 │ │ │ │ @ instruction: 0xf500030f │ │ │ │ adcmi r5, r1, r0, lsl #25 │ │ │ │ addlt r4, r9, #163 @ 0xa3 │ │ │ │ stceq 3, cr4, [fp], {25} │ │ │ │ vqsub.u32 d27, d31, d3 │ │ │ │ - blx 0x162414 │ │ │ │ - blx 0x15e7ec │ │ │ │ + blx 0x1623dc │ │ │ │ + blx 0x15e7b4 │ │ │ │ vhadd.u32 d31, d3, d4 │ │ │ │ - b 0x1461c20 │ │ │ │ - b 0x146a828 │ │ │ │ + b 0x1461be8 │ │ │ │ + b 0x146a7f0 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x11629f4 │ │ │ │ - b 0x1462800 │ │ │ │ + b 0x11629bc │ │ │ │ + b 0x14627c8 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162400 │ │ │ │ + b 0x11623c8 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e650 │ │ │ │ - b 0x149e634 │ │ │ │ - b 0x1166578 │ │ │ │ + blx 0xfed4e618 │ │ │ │ + b 0x149e5fc │ │ │ │ + b 0x1166540 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172438 │ │ │ │ + b 0x1172400 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfdc0 │ │ │ │ + blmi 0x1dfd88 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x138e60 │ │ │ │ - blx 0x19dc68 │ │ │ │ - blx 0xfecde06c │ │ │ │ + blx 0x138e28 │ │ │ │ + blx 0x19dc30 │ │ │ │ + blx 0xfecde034 │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x11241f0 │ │ │ │ + b 0x11241b8 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcls 4, cr11, [r1], {16} │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf104fa03 │ │ │ │ @@ -149096,94 +149082,94 @@ │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf004fa02 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andeq lr, r1, #80, 20 @ 0x50000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x112accc │ │ │ │ + b 0x112ac94 │ │ │ │ @ instruction: 0xf8c37284 │ │ │ │ @ instruction: 0xf85d20ec │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b410 │ │ │ │ stcls 12, cr5, [r1], {128} @ 0x80 │ │ │ │ andslt fp, r0, #-1879048191 @ 0x90000001 │ │ │ │ ldrne r1, [r2], #-1051 @ 0xfffffbe5 │ │ │ │ rscmi r4, r0, r1, ror #1 │ │ │ │ addlt r4, r9, #227 @ 0xe3 │ │ │ │ addlt r4, r0, #226 @ 0xe2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ - b 0x1464d34 │ │ │ │ - b 0x147254c │ │ │ │ + b 0x1464cfc │ │ │ │ + b 0x1472514 │ │ │ │ vst2.8 {d2-d5}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x1162b18 │ │ │ │ - b 0x1462924 │ │ │ │ + b 0x1162ae0 │ │ │ │ + b 0x14628ec │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162524 │ │ │ │ + b 0x11624ec │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e774 │ │ │ │ - b 0x149e758 │ │ │ │ - b 0x116669c │ │ │ │ + blx 0xfed4e73c │ │ │ │ + b 0x149e720 │ │ │ │ + b 0x1166664 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x117255c │ │ │ │ + b 0x1172524 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfee4 │ │ │ │ + blmi 0x1dfeac │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148f1c0 │ │ │ │ + b 0x148f188 │ │ │ │ stcls 14, cr7, [r2], {226} @ 0xe2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0xf1c417d8 │ │ │ │ rscmi r0, r2, r0, lsr #2 │ │ │ │ @ instruction: 0xf101fa0e │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0xc2221c │ │ │ │ + blx 0xc221e4 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ @ instruction: 0xf104fa23 │ │ │ │ msreq CPSR_, #196, 2 @ 0x31 │ │ │ │ - b 0x1470e2c │ │ │ │ - blx 0xb55f8 │ │ │ │ + b 0x1470df4 │ │ │ │ + blx 0xb55c0 │ │ │ │ vst2.8 {d15-d18}, [lr], r3 │ │ │ │ - blx 0x8b55b8 │ │ │ │ + blx 0x8b5580 │ │ │ │ tstpmi r9, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf082fab2 │ │ │ │ - blx 0xfecf2a48 │ │ │ │ + blx 0xfecf2a10 │ │ │ │ @ instruction: 0xf001f481 │ │ │ │ stmdbeq r0, {r8, r9, lr}^ │ │ │ │ - b 0x1164360 │ │ │ │ + b 0x1164328 │ │ │ │ ldrmi r3, [r0], -r0, lsl #7 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf1c19900 │ │ │ │ sbcmi r0, sl, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x1191b68 │ │ │ │ + blx 0x1191b30 │ │ │ │ @ instruction: 0xf003fc0c │ │ │ │ svclt 0x00584300 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -149192,81 +149178,81 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vmls.i32 d25, d15, d3 │ │ │ │ @ instruction: 0xf500020f │ │ │ │ @ instruction: 0xf1c15c80 │ │ │ │ - blx 0x86328c │ │ │ │ - blx 0x9e185c │ │ │ │ + blx 0x863254 │ │ │ │ + blx 0x9e1824 │ │ │ │ vhadd.u32 d31, d15, d1 │ │ │ │ adcmi r0, ip, pc, lsl #6 │ │ │ │ - blx 0x932a6c │ │ │ │ + blx 0x932a34 │ │ │ │ adcmi pc, sl, r1 │ │ │ │ - blx 0xc32aa4 │ │ │ │ - blx 0x45e66c │ │ │ │ - blx 0x9a1680 │ │ │ │ - b 0x115e274 │ │ │ │ + blx 0xc32a6c │ │ │ │ + blx 0x45e634 │ │ │ │ + blx 0x9a1648 │ │ │ │ + b 0x115e23c │ │ │ │ adcmi r0, fp, lr, lsl #4 │ │ │ │ andeq pc, pc, r4, ror #6 │ │ │ │ - beq 0x172ae0 │ │ │ │ + beq 0x172aa8 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {0} @ │ │ │ │ tstpeq pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, #3 │ │ │ │ mcr2 10, 4, pc, cr14, cr14, {5} @ │ │ │ │ - b 0x1464eb8 │ │ │ │ + b 0x1464e80 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1472698 │ │ │ │ - b 0x116aea0 │ │ │ │ - b 0x1462aa8 │ │ │ │ - b 0x14726e4 │ │ │ │ + b 0x1472660 │ │ │ │ + b 0x116ae68 │ │ │ │ + b 0x1462a70 │ │ │ │ + b 0x14726ac │ │ │ │ @ instruction: 0xf4041e5e │ │ │ │ - b 0x1462eac │ │ │ │ - b 0x11726b8 │ │ │ │ - blx 0xfed22ac4 │ │ │ │ - b 0x119e8c0 │ │ │ │ - b 0x1466cf4 │ │ │ │ - b 0x1166808 │ │ │ │ + b 0x1462e74 │ │ │ │ + b 0x1172680 │ │ │ │ + blx 0xfed22a8c │ │ │ │ + b 0x119e888 │ │ │ │ + b 0x1466cbc │ │ │ │ + b 0x11667d0 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x116a6e0 │ │ │ │ + b 0x116a6a8 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ - blx 0x972b48 │ │ │ │ - blx 0x19e310 │ │ │ │ - blx 0xfecdeb48 │ │ │ │ + blx 0x972b10 │ │ │ │ + blx 0x19e2d8 │ │ │ │ + blx 0xfecdeb10 │ │ │ │ tstpmi r9, #128, 28 @ p-variant is OBSOLETE @ 0x800 │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrcc lr, lr, #274432 @ 0x43000 │ │ │ │ vnmlami.f32 s28, s0, s30 │ │ │ │ vst2.16 {d0,d2}, [lr :64], r2 │ │ │ │ - b 0x1175730 │ │ │ │ - b 0x1162b6c │ │ │ │ + b 0x11756f8 │ │ │ │ + b 0x1162b34 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stmdbls r5, {r7, sl, ip, lr} │ │ │ │ - ldceq 0, cr15, [pc], #-4 @ 0xa1f50 │ │ │ │ + ldceq 0, cr15, [pc], #-4 @ 0xa1f18 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ cdpeq 1, 0, cr15, cr0, cr12, {6} │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ streq pc, [r0, -lr, lsr #3]! │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -149279,338 +149265,338 @@ │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0012200 │ │ │ │ - b 0x13b2ba8 │ │ │ │ - b 0x1164fc4 │ │ │ │ + b 0x13b2b70 │ │ │ │ + b 0x1164f8c │ │ │ │ @ instruction: 0xf8c47382 │ │ │ │ - b 0x13ae364 │ │ │ │ - b 0x13a4fcc │ │ │ │ + b 0x13ae32c │ │ │ │ + b 0x13a4f94 │ │ │ │ andcs r0, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stcls 12, cr5, [r5], {128} @ 0x80 │ │ │ │ teqpeq r0, r4 @ p-variant is OBSOLETE │ │ │ │ - b 0x1462454 │ │ │ │ + b 0x146241c │ │ │ │ @ instruction: 0xf0000e84 │ │ │ │ @ instruction: 0xf00e0030 │ │ │ │ @ instruction: 0xf1c00e30 │ │ │ │ @ instruction: 0xf1a00720 │ │ │ │ - blx 0x923468 │ │ │ │ + blx 0x923430 │ │ │ │ @ instruction: 0xf1cef000 │ │ │ │ - blx 0x163870 │ │ │ │ + blx 0x163838 │ │ │ │ stmiaeq r4!, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ @ instruction: 0x43284338 │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ @ instruction: 0xf606fa03 │ │ │ │ ldrteq pc, [r0], #-4 @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ - blx 0x98ea10 │ │ │ │ - b 0x145f428 │ │ │ │ - b 0x1425830 │ │ │ │ + blx 0x98e9d8 │ │ │ │ + b 0x145f3f0 │ │ │ │ + b 0x14257f8 │ │ │ │ @ instruction: 0xf1a10e05 │ │ │ │ - b 0x10a34a0 │ │ │ │ + b 0x10a3468 │ │ │ │ @ instruction: 0xf1c1400e │ │ │ │ - blx 0x9258a8 │ │ │ │ - blx 0x19e430 │ │ │ │ - blx 0x9a1868 │ │ │ │ - b 0x111f448 │ │ │ │ + blx 0x925870 │ │ │ │ + blx 0x19e3f8 │ │ │ │ + blx 0x9a1830 │ │ │ │ + b 0x111f410 │ │ │ │ @ instruction: 0x4329010e │ │ │ │ streq pc, [r0, #-452]! @ 0xfffffe3c │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ - blx 0x1723cc │ │ │ │ + blx 0x172394 │ │ │ │ addlt pc, r9, #20971520 @ 0x1400000 │ │ │ │ vseleq.f32 s30, s28, s7 │ │ │ │ - b 0x1132cf8 │ │ │ │ - beq 0x16288c │ │ │ │ + b 0x1132cc0 │ │ │ │ + beq 0x162854 │ │ │ │ orreq pc, r0, #3 │ │ │ │ - b 0x110ea6c │ │ │ │ - blx 0xfedb2468 │ │ │ │ + b 0x110ea34 │ │ │ │ + blx 0xfedb2430 │ │ │ │ stceq 4, cr15, [sl], {132} @ 0x84 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vmlscs.f32 s28, s2, s30 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ cdpeq 4, 0, cr15, cr0, cr14, {0} │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ orrne lr, r4, #274432 @ 0x43000 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4eac4 │ │ │ │ - b 0x149eaa8 │ │ │ │ - b 0x11669ec │ │ │ │ + blx 0xfed4ea8c │ │ │ │ + b 0x149ea70 │ │ │ │ + b 0x11669b4 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x11728ac │ │ │ │ + b 0x1172874 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - b 0x148f50c │ │ │ │ + b 0x148f4d4 │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x146314c │ │ │ │ + b 0x1463114 │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a498c │ │ │ │ + b 0x10a4954 │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f3300 │ │ │ │ + b 0x10f32c8 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f5f08 │ │ │ │ - b 0x1462520 │ │ │ │ - b 0x10e6d54 │ │ │ │ - b 0x1462520 │ │ │ │ + b 0x10f5ed0 │ │ │ │ + b 0x14624e8 │ │ │ │ + b 0x10e6d1c │ │ │ │ + b 0x14624e8 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162d44 │ │ │ │ - b 0x1462d30 │ │ │ │ + b 0x1162d0c │ │ │ │ + b 0x1462cf8 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117a930 │ │ │ │ - b 0x1462d3c │ │ │ │ + b 0x117a8f8 │ │ │ │ + b 0x1462d04 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x117293c │ │ │ │ - b 0x1462d48 │ │ │ │ + b 0x1172904 │ │ │ │ + b 0x1462d10 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116a948 │ │ │ │ - b 0x1462d54 │ │ │ │ + b 0x116a910 │ │ │ │ + b 0x1462d1c │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162954 │ │ │ │ - b 0x1462d60 │ │ │ │ + b 0x116291c │ │ │ │ + b 0x1462d28 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117a960 │ │ │ │ + b 0x117a928 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22d64 │ │ │ │ - b 0x149eb74 │ │ │ │ - b 0x1166ab8 │ │ │ │ + blx 0xfed22d2c │ │ │ │ + b 0x149eb3c │ │ │ │ + b 0x1166a80 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x1175f88 │ │ │ │ + b 0x1175f50 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1165fb4 │ │ │ │ + b 0x1165f7c │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x11659f4 │ │ │ │ + b 0x11659bc │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x11729cc │ │ │ │ + b 0x1172994 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148e04 │ │ │ │ + beq 0x148dcc │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862e14 │ │ │ │ - b 0x1135a5c │ │ │ │ + b 0x1862ddc │ │ │ │ + b 0x1135a24 │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4ec68 │ │ │ │ - b 0x149ec4c │ │ │ │ - b 0x1166b90 │ │ │ │ + blx 0xfed4ec30 │ │ │ │ + b 0x149ec14 │ │ │ │ + b 0x1166b58 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172a50 │ │ │ │ + b 0x1172a18 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e03e6 │ │ │ │ - blx 0xfed4f674 │ │ │ │ + blx 0x1e03ae │ │ │ │ + blx 0xfed4f63c │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x1173ac8 │ │ │ │ - b 0x146f0c4 │ │ │ │ - blx 0xfecf5ad8 │ │ │ │ + b 0x1173a90 │ │ │ │ + b 0x146f08c │ │ │ │ + blx 0xfecf5aa0 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1175a98 │ │ │ │ + b 0x1175a60 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e0426 │ │ │ │ - b 0x148f6f4 │ │ │ │ + blx 0x1e03ee │ │ │ │ + b 0x148f6bc │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x1463334 │ │ │ │ + b 0x14632fc │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a4b74 │ │ │ │ + b 0x10a4b3c │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f34e8 │ │ │ │ + b 0x10f34b0 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f60f0 │ │ │ │ - b 0x1462708 │ │ │ │ - b 0x10e6f3c │ │ │ │ - b 0x1462708 │ │ │ │ + b 0x10f60b8 │ │ │ │ + b 0x14626d0 │ │ │ │ + b 0x10e6f04 │ │ │ │ + b 0x14626d0 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162f2c │ │ │ │ - b 0x1462f18 │ │ │ │ + b 0x1162ef4 │ │ │ │ + b 0x1462ee0 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117ab18 │ │ │ │ - b 0x1462f24 │ │ │ │ + b 0x117aae0 │ │ │ │ + b 0x1462eec │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1172b24 │ │ │ │ - b 0x1462f30 │ │ │ │ + b 0x1172aec │ │ │ │ + b 0x1462ef8 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116ab30 │ │ │ │ - b 0x1462f3c │ │ │ │ + b 0x116aaf8 │ │ │ │ + b 0x1462f04 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162b3c │ │ │ │ - b 0x1462f48 │ │ │ │ + b 0x1162b04 │ │ │ │ + b 0x1462f10 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117ab48 │ │ │ │ + b 0x117ab10 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22f4c │ │ │ │ - b 0x149ed5c │ │ │ │ - b 0x1166ca0 │ │ │ │ + blx 0xfed22f14 │ │ │ │ + b 0x149ed24 │ │ │ │ + b 0x1166c68 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x1176170 │ │ │ │ + b 0x1176138 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x116619c │ │ │ │ + b 0x1166164 │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x1165bdc │ │ │ │ + b 0x1165ba4 │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x1172bb4 │ │ │ │ + b 0x1172b7c │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148fec │ │ │ │ + beq 0x148fb4 │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862ffc │ │ │ │ - b 0x1135c44 │ │ │ │ + b 0x1862fc4 │ │ │ │ + b 0x1135c0c │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4ee50 │ │ │ │ - b 0x149ee34 │ │ │ │ - b 0x1166d78 │ │ │ │ + blx 0xfed4ee18 │ │ │ │ + b 0x149edfc │ │ │ │ + b 0x1166d40 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172c38 │ │ │ │ + b 0x1172c00 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e05ce │ │ │ │ - blx 0xfed4f85c │ │ │ │ + blx 0x1e0596 │ │ │ │ + blx 0xfed4f824 │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x1173cb0 │ │ │ │ - b 0x146f2ac │ │ │ │ - blx 0xfecf5cc0 │ │ │ │ + b 0x1173c78 │ │ │ │ + b 0x146f274 │ │ │ │ + blx 0xfecf5c88 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1175c80 │ │ │ │ + b 0x1175c48 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e060e │ │ │ │ + blx 0x1e05d6 │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ - bl 0x10e84e0 │ │ │ │ + bl 0x10e84a8 │ │ │ │ andcs r7, r0, #-2147483592 @ 0x80000038 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0xff3a5522 │ │ │ │ + blx 0xff3a54ea │ │ │ │ andcs r0, r0, #-1073741792 @ 0xc0000020 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addeq lr, r1, #0, 22 │ │ │ │ @@ -149671,93 +149657,93 @@ │ │ │ │ svceq 0x0001f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04278 │ │ │ │ @ instruction: 0xf8d04208 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf0031220 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x119aafc │ │ │ │ + b 0x119aac4 │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x1172e30 │ │ │ │ + b 0x1172df8 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x1172e48 │ │ │ │ + b 0x1172e10 │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234c40 │ │ │ │ andmi pc, ip, #208, 16 @ 0xd00000 │ │ │ │ andseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ andvs lr, lr, r3, asr #20 │ │ │ │ vmlsvs.f32 s29, s2, s30 │ │ │ │ @ instruction: 0xf00e020b │ │ │ │ vst4. {d6,d8,d10,d12}, [r3], r0 │ │ │ │ movwmi r4, #33660 @ 0x837c │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x10b3274 │ │ │ │ + b 0x10b323c │ │ │ │ andsmi r7, r0, ip, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf983c │ │ │ │ + bl 0xfebf9804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf6450333 │ │ │ │ - vaddw.s8 q8, q0, d28 │ │ │ │ + vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ + vcge.s8 d16, d5, d19 │ │ │ │ + vmla.f d23, d16, d0[7] │ │ │ │ rsbcs r0, sp, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1989000 │ │ │ │ svclt 0x0000ffa3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9868 │ │ │ │ + bl 0xfebf9830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q8, q0, d28 │ │ │ │ - blmi 0x122b34 │ │ │ │ + vhadd.s8 d18, d5, d0 │ │ │ │ + vmla.f d23, d16, d0[7] │ │ │ │ + blmi 0x122afc │ │ │ │ andls r2, r0, r3, ror r2 │ │ │ │ @ instruction: 0xff90f198 │ │ │ │ - eorseq sl, r3, r0, ror #14 │ │ │ │ + eorseq sl, r3, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9890 │ │ │ │ + bl 0xfebf9858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q8, q0, d28 │ │ │ │ - blmi 0x122b5c │ │ │ │ + vhadd.s8 d18, d5, d0 │ │ │ │ + vmla.f d23, d16, d0[7] │ │ │ │ + blmi 0x122b24 │ │ │ │ andls r2, r0, r9, ror r2 │ │ │ │ @ instruction: 0xff7cf198 │ │ │ │ - eorseq sl, r3, r4, ror r7 │ │ │ │ + eorseq sl, r3, r4, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf98b8 │ │ │ │ + bl 0xfebf9880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q8, q0, d28 │ │ │ │ - blmi 0x122b84 │ │ │ │ + vhadd.s8 d18, d5, d0 │ │ │ │ + vmla.f d23, d16, d0[7] │ │ │ │ + blmi 0x122b4c │ │ │ │ andls r2, r0, pc, ror r2 │ │ │ │ @ instruction: 0xff68f198 │ │ │ │ - mlaseq r3, r4, r7, sl │ │ │ │ + eorseq sl, r3, r4, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf98e0 │ │ │ │ + bl 0xfebf98a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q8, q0, d28 │ │ │ │ - blmi 0x122bac │ │ │ │ + vhadd.s8 d18, d5, d0 │ │ │ │ + vmla.f d23, d16, d0[7] │ │ │ │ + blmi 0x122b74 │ │ │ │ andls r2, r0, r5, lsl #5 │ │ │ │ @ instruction: 0xff54f198 │ │ │ │ - eorseq sl, r3, r8, lsr #15 │ │ │ │ + eorseq sl, r3, r8, ror #14 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, asr #32]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #88, 24 @ 0x5800 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ eorsvs pc, pc, r0, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -149767,23 +149753,23 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf6003034 │ │ │ │ smlattcs r0, r8, r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xb4508 │ │ │ │ + bl 0xb44d0 │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ vmull.u8 , d3, d4 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ tstle r7, r3, lsl #14 │ │ │ │ stmdacs r5, {r8, fp} │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x19e764 │ │ │ │ - bleq 0x36b3b4 │ │ │ │ + blne 0x19e72c │ │ │ │ + bleq 0x36b37c │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -149793,43 +149779,43 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf99b0 │ │ │ │ + bl 0xfebf9978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vrsra.s64 d23, d28, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf6450333 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1989000 │ │ │ │ svclt 0x0000fee9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf99dc │ │ │ │ + bl 0xfebf99a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r5, [r4], -r0, lsr #4 │ │ │ │ stcvs 8, cr15, [r4], #832 @ 0x340 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x072bffb1 │ │ │ │ @ instruction: 0xf1a5d107 │ │ │ │ - blx 0xfede3d3c │ │ │ │ + blx 0xfede3d04 │ │ │ │ stmdbeq sp!, {r0, r2, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c4012d │ │ │ │ @ instruction: 0xf4165220 │ │ │ │ andsle r0, pc, pc, ror pc @ │ │ │ │ smlabtmi r3, r6, r3, pc @ │ │ │ │ andpl pc, r3, #402653187 @ 0x18000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #0, 8 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x2b402c │ │ │ │ + bcs 0x2b3ff4 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ svceq 0x00f0f010 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ strbeq sp, [r9], #-6 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ vst4.16 {d4-d7}, [r1 :64], r9 │ │ │ │ submi r2, fp, r0, ror r1 │ │ │ │ @@ -149839,40 +149825,40 @@ │ │ │ │ stccc 8, cr15, [r4], #784 @ 0x310 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9a68 │ │ │ │ + bl 0xfebf9a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r2, [r3], -r4, lsr #25 │ │ │ │ @ instruction: 0xf412b083 │ │ │ │ addslt r2, r0, #112, 30 @ 0x1c0 │ │ │ │ stcne 8, cr15, [r0], #844 @ 0x34c │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ @ instruction: 0xf41200ff │ │ │ │ svclt 0x00080f70 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldmdale lr, {r0, r1, r8, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr1, {6} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x3bd708 │ │ │ │ + blx 0x3bd6d0 │ │ │ │ strbmi pc, [r2, #-3086]! @ 0xfffff3f2 @ │ │ │ │ addmi sp, sl, r5, lsl r8 │ │ │ │ stmdale sp, {r4, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04fb38a │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ @ instruction: 0xf1a20140 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xba3140 │ │ │ │ - blx 0x3decc8 │ │ │ │ - b 0x1122100 │ │ │ │ - blx 0xba2d04 │ │ │ │ + blx 0xba3108 │ │ │ │ + blx 0x3dec90 │ │ │ │ + b 0x11220c8 │ │ │ │ + blx 0xba2ccc │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf8d34008 │ │ │ │ ldreq r3, [sl, -r0, lsr #4] │ │ │ │ ldmdbeq fp, {r0, r3, r8, ip, lr, pc} │ │ │ │ stmdale r6!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strcs r1, [r3, #-2309] @ 0xfffff6fb │ │ │ │ @@ -149890,27 +149876,27 @@ │ │ │ │ @ instruction: 0xf020e7dd │ │ │ │ streq r0, [r0], #-15 │ │ │ │ andlt r0, r3, r0, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ - @ instruction: 0x73bcf24a │ │ │ │ + cmnpvc ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r2, r0, r8, lsr r2 │ │ │ │ mcr2 1, 1, pc, cr14, cr8, {4} @ │ │ │ │ - cmppeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbeq pc, r4, r5, asr #12 │ │ │ │ + eoreq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8b2f1d0 │ │ │ │ - eorseq sl, r3, ip, asr #15 │ │ │ │ + @ instruction: 0xf8aef1d0 │ │ │ │ + eorseq sl, r3, ip, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ @@ -149919,43 +149905,43 @@ │ │ │ │ andmi r1, r2, r1, lsl r2 │ │ │ │ movweq pc, #16810 @ 0x41aa @ │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbeq r1, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ strvc lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf64a1f29 │ │ │ │ - vmull.s , d16, d0[4] │ │ │ │ + vmlsl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1a80a33 │ │ │ │ srsia sp, #4 │ │ │ │ @ instruction: 0xf04f9004 │ │ │ │ ldrmi r0, [r3], r0, lsl #16 │ │ │ │ @ instruction: 0xf8594699 │ │ │ │ - b 0xfe2725d0 │ │ │ │ + b 0xfe272598 │ │ │ │ @ instruction: 0xf8550c03 │ │ │ │ - bl 0x7b25d8 │ │ │ │ + bl 0x7b25a0 │ │ │ │ sbclt r0, r3, #768 @ 0x300 │ │ │ │ vmlseq.f64 d14, d8, d8 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svceq 0x0001f010 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ uhadd16mi fp, r4, r8 │ │ │ │ svccc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe17409c │ │ │ │ - b 0x3a5a24 │ │ │ │ - b 0xfe3a5a00 │ │ │ │ + b 0xfe174064 │ │ │ │ + b 0x3a59ec │ │ │ │ + b 0xfe3a59c8 │ │ │ │ andvs r0, fp, r3, lsl #6 │ │ │ │ @ instruction: 0xf8ddd1dd │ │ │ │ @ instruction: 0xf1b99004 │ │ │ │ andle r0, sl, r0, lsl #30 │ │ │ │ mrccc 8, 7, APSR_nzcv, cr8, cr6, {6} │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf0231efc │ │ │ │ - b 0x11737d8 │ │ │ │ + b 0x11737a0 │ │ │ │ @ instruction: 0xf8c67344 │ │ │ │ @ instruction: 0x46303ef8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe6d54ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -149972,57 +149958,57 @@ │ │ │ │ @ instruction: 0x46051fdd │ │ │ │ ldmibvc r4, {r0, r1, r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmeq r0, {r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0880076 │ │ │ │ tstls r1, r1, lsl #16 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0xf88b3018 │ │ │ │ @ instruction: 0x072a3fdd │ │ │ │ strbeq sp, [fp, r6, lsr #32]! │ │ │ │ strbmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90c08 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x122af4 │ │ │ │ + bge 0x122abc │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf78d9900 │ │ │ │ - blx 0x1222380 │ │ │ │ + blx 0x12223b8 │ │ │ │ sbcslt pc, fp, #402653184 @ 0x18000000 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ eorcc pc, r4, r7, lsr r8 @ │ │ │ │ - b 0x972b1c │ │ │ │ + b 0x972ae4 │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ eorcc pc, r4, r7, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r0, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdd │ │ │ │ - blmi 0x3624b0 │ │ │ │ - blls 0x27cb68 │ │ │ │ + blmi 0x362478 │ │ │ │ + blls 0x27cb30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q4, q10, q8 │ │ │ │ - svclt 0x0000ffb7 │ │ │ │ + svclt 0x0000ffb3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi r4, [ip], -r3, lsl #13 │ │ │ │ addlt r4, r9, r7, lsr fp │ │ │ │ @@ -150034,77 +150020,77 @@ │ │ │ │ stmdbeq r4, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fb224 │ │ │ │ @ instruction: 0xf89b0a01 │ │ │ │ @ instruction: 0x46051fdf │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ @ instruction: 0xf0860064 │ │ │ │ @ instruction: 0xf60b0601 │ │ │ │ - blx 0x340ac4 │ │ │ │ + blx 0x340a8c │ │ │ │ tstpls r1, r4, lsl #20 @ p-variant is OBSOLETE │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ @ instruction: 0xf64a2300 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0x461c0633 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ svccc 0x00dff88b │ │ │ │ andsle r0, pc, fp, lsr #14 │ │ │ │ svceq 0x000aea15 │ │ │ │ shadd16mi fp, sl, r8 │ │ │ │ @ instruction: 0xf10dd10b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x122bf4 │ │ │ │ + bge 0x122bbc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - stc2l 7, cr15, [r4], #564 @ 0x234 │ │ │ │ + stc2 7, cr15, [r0, #-564] @ 0xfffffdcc │ │ │ │ @ instruction: 0xf856b2eb │ │ │ │ @ instruction: 0xf8582033 │ │ │ │ subsmi r3, r8, r4, lsr #32 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdf │ │ │ │ - blmi 0x3623b8 │ │ │ │ - blls 0x27cc60 │ │ │ │ + blmi 0x362380 │ │ │ │ + blls 0x27cc28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q4, q10, q8 │ │ │ │ - svclt 0x0000ff3b │ │ │ │ + svclt 0x0000ff37 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r1], r7, lsl #12 │ │ │ │ ldrmi r4, [r0], sl, lsl #13 │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsl #16 │ │ │ │ ldccs 4, cr3, [r0], {1} │ │ │ │ - blx 0x1216c98 │ │ │ │ - blx 0x125f46c │ │ │ │ + blx 0x1216c60 │ │ │ │ + blx 0x125f434 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b4594 │ │ │ │ + bl 0x2b455c │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ stc2 0, cr15, [sl, #-228] @ 0xffffff1c │ │ │ │ strb fp, [r9, r3, asr #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ str r4, [r9, #2032]! @ 0x7f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -150115,20 +150101,20 @@ │ │ │ │ stc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsr #16 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x1216cf8 │ │ │ │ - blx 0x125f4cc │ │ │ │ + blx 0x1216cc0 │ │ │ │ + blx 0x125f494 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b45f4 │ │ │ │ + bl 0x2b45bc │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ stc2l 0, cr15, [r6, #-228] @ 0xffffff1c │ │ │ │ strb fp, [r9, r3, lsl #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r9, #-2032]! @ 0xfffff810 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -150136,24 +150122,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r1], r6, lsl #12 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d64682 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #-1020]! @ 0xfffffc04 │ │ │ │ - blx 0x11f4520 │ │ │ │ - blx 0x135f520 │ │ │ │ + blx 0x11f44e8 │ │ │ │ + blx 0x135f4e8 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r7, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r3, #-2032] @ 0xfffff810 │ │ │ │ - bl 0x2b4658 │ │ │ │ + bl 0x2b4620 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #2 │ │ │ │ stc2l 0, cr15, [r2, #-228] @ 0xffffff1c │ │ │ │ strb r4, [pc, r3, lsl #12]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -150202,15 +150188,15 @@ │ │ │ │ @ instruction: 0xf7ff4617 │ │ │ │ @ instruction: 0x4605fd33 │ │ │ │ stc2 10, cr15, [r4], {69} @ 0x45 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ strcc sp, [r4], #-262 @ 0xfffffefa │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ - ldrb r4, [pc], #1016 @ 0xa2e14 │ │ │ │ + ldrb r4, [pc], #1016 @ 0xa2ddc │ │ │ │ andcs pc, r4, r8, asr r8 @ │ │ │ │ ldmdbne r9!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ @ instruction: 0xe7f0fd79 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150221,16 +150207,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216e9c │ │ │ │ - blx 0x125f674 │ │ │ │ + blx 0x1216e64 │ │ │ │ + blx 0x125f63c │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ andlt pc, r3, #7424 @ 0x1d00 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150242,21 +150228,21 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ mrrc2 7, 15, pc, r2, cr15 @ │ │ │ │ - blx 0x11f46c8 │ │ │ │ - blx 0x131fac8 │ │ │ │ + blx 0x11f4690 │ │ │ │ + blx 0x131fa90 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle r9, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x11f2f4 │ │ │ │ + beq 0x11f2bc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrbt r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ strb pc, [pc, r9, ror #23]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -150269,16 +150255,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216f5c │ │ │ │ - blx 0x125f734 │ │ │ │ + blx 0x1216f24 │ │ │ │ + blx 0x125f6fc │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ addlt pc, r3, #171008 @ 0x29c00 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150289,22 +150275,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xffd60f6e │ │ │ │ - blx 0x11f4788 │ │ │ │ - blx 0x131f788 │ │ │ │ + blx 0xffd60f36 │ │ │ │ + blx 0x11f4750 │ │ │ │ + blx 0x131f750 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r9, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x11f3b4 │ │ │ │ + beq 0x11f37c │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldr r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ @ instruction: 0x4603fb73 │ │ │ │ svclt 0x0000e7ee │ │ │ │ @@ -150313,64 +150299,64 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ mcrr2 7, 15, pc, lr, cr15 @ │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xff160fce │ │ │ │ - blx 0x11f47e8 │ │ │ │ - blx 0x131fbe8 │ │ │ │ + blx 0xff160f96 │ │ │ │ + blx 0x11f47b0 │ │ │ │ + blx 0x131fbb0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle sl, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x15f414 │ │ │ │ + beq 0x15f3dc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ strbmi fp, [r2], -sp, ror #23 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0xff1df0ea │ │ │ │ + blx 0xff1df0b2 │ │ │ │ svclt 0x0000e7ee │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xfe56102e │ │ │ │ - blx 0x11f4848 │ │ │ │ - blx 0x131f848 │ │ │ │ + blx 0xfe560ff6 │ │ │ │ + blx 0x11f4810 │ │ │ │ + blx 0x131f810 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle sl, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x15f474 │ │ │ │ + beq 0x15f43c │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0x4642bbbd │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0x205f14a │ │ │ │ + blx 0x205f112 │ │ │ │ strb r4, [sp, r3, lsl #12]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r2, [r1], r0, lsl #8 │ │ │ │ strmi r4, [r8], r7, lsl #12 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r6], -sp, ror #23 │ │ │ │ strcc lr, [r2], #-3 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ - blx 0x12570cc │ │ │ │ + blx 0x1257094 │ │ │ │ ldrbeq pc, [r3, r4, lsl #4] @ │ │ │ │ @ instruction: 0xf938d5f7 │ │ │ │ strtmi r2, [r9], -r4 │ │ │ │ ldrtmi r4, [r8], -fp, asr #12 │ │ │ │ @ instruction: 0xf0393402 │ │ │ │ strcc pc, [r1, #-2969] @ 0xfffff467 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ @@ -150390,15 +150376,15 @@ │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf858bb6f │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x1bdf1ea │ │ │ │ + blx 0x1bdf1b2 │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r2, [r1], r0, lsl #8 │ │ │ │ strmi r4, [r8], r7, lsl #12 │ │ │ │ @@ -150409,143 +150395,143 @@ │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf858bb49 │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xff25f236 │ │ │ │ + blx 0xff25f1fe │ │ │ │ svclt 0x0000e7ee │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ @ instruction: 0x4605fb77 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xffbe1178 │ │ │ │ + blx 0xffbe1140 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa3551 │ │ │ │ + streq pc, [pc, #965] @ 0xa3519 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xfe1df290 │ │ │ │ + blx 0xfe1df258 │ │ │ │ stc2 10, cr15, [r0], {15} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0x3e11b8 │ │ │ │ + bllt 0x3e1180 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ strmi pc, [r5], -r3, asr #22 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfeee11e0 │ │ │ │ + blx 0xfeee11a8 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2e37 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2dff │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abae3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x13df300 │ │ │ │ + blx 0x13df2c8 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fb11 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfe261244 │ │ │ │ + blx 0xfe26120c │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2e9b │ │ │ │ + strne pc, [pc, #-965] @ 0xa2e63 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abab1 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xfe25f364 │ │ │ │ + blx 0xfe25f32c │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [ip], -r0, lsl #13 │ │ │ │ @ instruction: 0x461746f2 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fadf │ │ │ │ eoreq pc, r0, #216, 16 @ 0xd80000 │ │ │ │ - blx 0x15e12a8 │ │ │ │ - bleq 0x4df6c0 │ │ │ │ + blx 0x15e1270 │ │ │ │ + bleq 0x4df688 │ │ │ │ ldrbeq r4, [r3, r6, lsl #12]! │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle sp, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xa2eff @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xa2ec7 @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ ldrbmi r3, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4640d1f1 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x20612d4 │ │ │ │ + blt 0x206129c │ │ │ │ @ instruction: 0x46527839 │ │ │ │ strbmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xf9d2f039 │ │ │ │ strb fp, [r9, r0, asr #5]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -sp, lsr #21 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x96130c │ │ │ │ + blx 0x9612d4 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa36e5 │ │ │ │ + streq pc, [pc, #965] @ 0xa36ad │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf9a4f039 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x116134c │ │ │ │ + blt 0x1161314 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @@ -150553,15 +150539,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2fcb │ │ │ │ + strne pc, [pc, #-965] @ 0xa2f93 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85aba19 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150576,15 +150562,15 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r7, asr #20 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9bcf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa37b1 │ │ │ │ + streq pc, [pc, #965] @ 0xa3779 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150604,15 +150590,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf988f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3097 │ │ │ │ + strne pc, [pc, #-965] @ 0xa305f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab9b3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150629,15 +150615,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf956f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa30fb │ │ │ │ + strne pc, [pc, #-965] @ 0xa30c3 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab981 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150654,24 +150640,24 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf924f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa315f │ │ │ │ + strne pc, [pc, #-965] @ 0xa3127 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b94f │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e414c │ │ │ │ + bl 0x2e4114 │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf936f039 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -150682,22 +150668,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8ecf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa31cf │ │ │ │ + strne pc, [pc, #-965] @ 0xa3197 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab917 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4e90 │ │ │ │ + bl 0x2f4e58 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ strb pc, [r8, fp, ror #17]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ @@ -150705,24 +150691,24 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r5, asr #18 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa39b5 │ │ │ │ + streq pc, [pc, #965] @ 0xa397d │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, pc, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ - bl 0x2b4eec │ │ │ │ + bl 0x2b4eb4 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ - blx 0x8a18b0 │ │ │ │ + blx 0x8a1878 │ │ │ │ strb pc, [r6, r0, lsl #25]! @ │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b8d9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150734,22 +150720,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf884f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa329f │ │ │ │ + strne pc, [pc, #-965] @ 0xa3267 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab8af │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4f60 │ │ │ │ + bl 0x2f4f28 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ strb pc, [r8, sp, ror #16]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150759,22 +150745,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf852f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3303 │ │ │ │ + strne pc, [pc, #-965] @ 0xa32cb │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab87d │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4fc4 │ │ │ │ + bl 0x2f4f8c │ │ │ │ @ instruction: 0xf0390181 │ │ │ │ strb pc, [r8, r9, ror #16]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150784,25 +150770,25 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3367 │ │ │ │ + strne pc, [pc, #-965] @ 0xa332f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b84b │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e4354 │ │ │ │ - bl 0x164560 │ │ │ │ + bl 0x2e431c │ │ │ │ + bl 0x164528 │ │ │ │ @ instruction: 0xf03901c1 │ │ │ │ @ instruction: 0xe7e2f831 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ @@ -150835,25 +150821,25 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r6], -r1, asr #16 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xffb6f7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3bbd │ │ │ │ + streq pc, [pc, #965] @ 0xa3b85 │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xffe2f038 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3be5 │ │ │ │ + streq pc, [pc, #965] @ 0xa3bad │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150887,25 +150873,25 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ @ instruction: 0x4606ffd9 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xff4ef7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3c8d │ │ │ │ + streq pc, [pc, #965] @ 0xa3c55 │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xfffaf038 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3cb5 │ │ │ │ + streq pc, [pc, #965] @ 0xa3c7d │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bf6b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150973,15 +150959,15 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mcrlt 7, 7, pc, cr4, cr14, {7} @ │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a4624 │ │ │ │ + bl 0x2a45ec │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf038465b │ │ │ │ @ instruction: 0xe7e3ff75 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -150990,23 +150976,23 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ strmi pc, [r6], -fp, lsl #30 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ mcr2 7, 4, pc, cr0, cr14, {7} @ │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3e29 │ │ │ │ + streq pc, [pc, #965] @ 0xa3df1 │ │ │ │ andsle r2, r4, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ - bl 0x2a54c0 │ │ │ │ + bl 0x2a5488 │ │ │ │ vmla.f q8, , d1[0] │ │ │ │ @ instruction: 0xf038058f │ │ │ │ stccs 15, cr15, [r8], {39} @ 0x27 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -151078,16 +151064,16 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr2, cr14, {7} │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a47c8 │ │ │ │ - bl 0x1649d4 │ │ │ │ + bl 0x2a4790 │ │ │ │ + bl 0x16499c │ │ │ │ ldrbmi r0, [fp], -r1, asr #3 │ │ │ │ mcr2 0, 5, pc, cr2, cr8, {1} @ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -151127,40 +151113,40 @@ │ │ │ │ @ instruction: 0xf7fe0220 │ │ │ │ strcs pc, [r0], #-3443 @ 0xfffff28d │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0xf02446ca │ │ │ │ @ instruction: 0xf0040901 │ │ │ │ ldrbeq r0, [r2, r1, lsl #16]! │ │ │ │ @ instruction: 0xf85ad518 │ │ │ │ - bl 0x16bd2c │ │ │ │ + bl 0x16bcf4 │ │ │ │ @ instruction: 0xf0150788 │ │ │ │ ldrmi r0, [r7], #-1 │ │ │ │ svccc 0x0004d125 │ │ │ │ eoreq pc, r4, fp, asr #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa38e3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa38ab │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r6], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [r8, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, sl, asr #16 │ │ │ │ stmdals r1, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - bls 0x1532cc │ │ │ │ + bls 0x153294 │ │ │ │ stmdals r1, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0389303 │ │ │ │ - blls 0x1a3290 │ │ │ │ + blls 0x1a3258 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r0, lsl #13 │ │ │ │ @ instruction: 0x469946f3 │ │ │ │ @@ -151170,25 +151156,25 @@ │ │ │ │ @ instruction: 0xf1040220 │ │ │ │ @ instruction: 0xf7fe0a10 │ │ │ │ @ instruction: 0xf8cdfd1b │ │ │ │ strmi fp, [r5], -r4 │ │ │ │ ldrtmi r4, [r1], fp, asr #13 │ │ │ │ strle r0, [r4, #-2026] @ 0xfffff816 │ │ │ │ ldrbeq r6, [fp, r6, lsr #16]! │ │ │ │ - strle r4, [pc], #-1118 @ 0xa3d34 │ │ │ │ + strle r4, [pc], #-1118 @ 0xa3cfc │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xa397b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3943 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andlt r4, r3, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blls 0xf5620 │ │ │ │ + blls 0xf55e8 │ │ │ │ @ instruction: 0xf0384640 │ │ │ │ ubfx pc, r9, #27, #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r2, lsl #13 │ │ │ │ @@ -151206,15 +151192,15 @@ │ │ │ │ eorcc pc, r9, fp, asr r8 @ │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ @ instruction: 0x07eb441f │ │ │ │ svccc 0x0004d422 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa39ff │ │ │ │ + strne pc, [pc, #-965] @ 0xa39c7 │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r9], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [fp, pc, lsl #12] │ │ │ │ @@ -151222,313 +151208,313 @@ │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, fp, asr #16 │ │ │ │ strdlt sp, [r5], -r5 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8539003 │ │ │ │ - blls 0x12be94 │ │ │ │ + blls 0x12be5c │ │ │ │ stc2 0, cr15, [r6, #224] @ 0xe0 │ │ │ │ ldrb r9, [r2, r3, lsl #16] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dff70 │ │ │ │ + bleq 0x1dff38 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39ea50 │ │ │ │ + beq 0x39ea18 │ │ │ │ stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3a8b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3a53 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5750 │ │ │ │ - blx 0x24a67a │ │ │ │ + blls 0xb5718 │ │ │ │ + blx 0x24a642 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x323100 │ │ │ │ + bl 0x3230c8 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq sl, r3, r0, ror #15 │ │ │ │ + eorseq sl, r3, r0, lsr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dfff8 │ │ │ │ + bleq 0x1dffc0 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39ead8 │ │ │ │ + beq 0x39eaa0 │ │ │ │ mcrr2 7, 15, pc, r4, cr14 @ │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3b13 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3adb │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb57d8 │ │ │ │ - blx 0x24a702 │ │ │ │ + blls 0xb57a0 │ │ │ │ + blx 0x24a6ca │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x323078 │ │ │ │ + bl 0x323040 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq sl, r3, r4, ror #15 │ │ │ │ + eorseq sl, r3, r4, lsr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1e0080 │ │ │ │ + bleq 0x1e0048 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39eb60 │ │ │ │ + beq 0x39eb28 │ │ │ │ stc2 7, cr15, [r0], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3b9b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3b63 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5860 │ │ │ │ - blx 0x24a78a │ │ │ │ + blls 0xb5828 │ │ │ │ + blx 0x24a752 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322ff0 │ │ │ │ + bl 0x322fb8 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq sl, r3, r8, ror #15 │ │ │ │ + eorseq sl, r3, r8, lsr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1e0108 │ │ │ │ + bleq 0x1e00d0 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39ebe8 │ │ │ │ - blx 0xfefe1fd6 │ │ │ │ + beq 0x39ebb0 │ │ │ │ + blx 0xfefe1f9e │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3c23 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3beb │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb58e8 │ │ │ │ - blx 0x24a812 │ │ │ │ + blls 0xb58b0 │ │ │ │ + blx 0x24a7da │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322f68 │ │ │ │ + bl 0x322f30 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq sl, r3, ip, ror #15 │ │ │ │ + eorseq sl, r3, ip, lsr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfe0e204e │ │ │ │ - bleq 0x2e0194 │ │ │ │ + blx 0xfe0e2016 │ │ │ │ + bleq 0x2e015c │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ac72 │ │ │ │ - blmi 0x4f0470 │ │ │ │ + blx 0x50ac3a │ │ │ │ + blmi 0x4f0438 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xfe860162 │ │ │ │ + blx 0xfe86012a │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrshteq sl, [r3], -r0 │ │ │ │ + ldrhteq sl, [r3], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xf620da │ │ │ │ - bleq 0x2e0220 │ │ │ │ + blx 0xf620a2 │ │ │ │ + bleq 0x2e01e8 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50acfe │ │ │ │ - blmi 0x4f04fc │ │ │ │ + blx 0x50acc6 │ │ │ │ + blmi 0x4f04c4 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0x16e01ee │ │ │ │ + blx 0x16e01b6 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrshteq sl, [r3], -r4 │ │ │ │ + ldrhteq sl, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xffde2164 │ │ │ │ - bleq 0x2e02ac │ │ │ │ + blx 0xffde212c │ │ │ │ + bleq 0x2e0274 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ad8a │ │ │ │ - blmi 0x4f0588 │ │ │ │ + blx 0x50ad52 │ │ │ │ + blmi 0x4f0550 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0x56027a │ │ │ │ + blx 0x560242 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrshteq sl, [r3], -r8 │ │ │ │ + ldrhteq sl, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfec621f0 │ │ │ │ - bleq 0x2e0338 │ │ │ │ + blx 0xfec621b8 │ │ │ │ + bleq 0x2e0300 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ae16 │ │ │ │ - blmi 0x4f0614 │ │ │ │ + blx 0x50adde │ │ │ │ + blmi 0x4f05dc │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xff3e0304 │ │ │ │ + blx 0xff3e02cc │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrshteq sl, [r3], -ip │ │ │ │ + ldrhteq sl, [r3], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e03b4 │ │ │ │ + bleq 0x1e037c │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - strbtvc pc, [r0], #586 @ 0x24a @ │ │ │ │ + strtvc pc, [r0], #586 @ 0x24a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ - blx 0x1962288 │ │ │ │ - beq 0x39eea4 │ │ │ │ + blx 0x1962250 │ │ │ │ + beq 0x39ee6c │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28aeaa │ │ │ │ + blx 0x28ae72 │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ - blx 0xfe2e038c │ │ │ │ + blx 0xfe2e0354 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -151538,58 +151524,58 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - strbvc pc, [r4, sl, asr #4]! @ │ │ │ │ + strvc pc, [r4, sl, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ - blx 0xb622f8 │ │ │ │ - bleq 0x1e0440 │ │ │ │ + blx 0xb622c0 │ │ │ │ + bleq 0x1e0408 │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24af1a │ │ │ │ + blx 0x24aee2 │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004fa4f │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230e60 │ │ │ │ + bl 0x230e28 │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3f6f │ │ │ │ + strne pc, [pc, #-965] @ 0xa3f37 │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e04a8 │ │ │ │ + bleq 0x1e0470 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - strbtvc pc, [r8], #586 @ 0x24a @ │ │ │ │ + strtvc pc, [r8], #586 @ 0x24a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf9e8f7fe │ │ │ │ - beq 0x39ef98 │ │ │ │ + beq 0x39ef60 │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28af9e │ │ │ │ + blx 0x28af66 │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ - blx 0x460480 │ │ │ │ + blx 0x460448 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -151599,31 +151585,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - strbvc pc, [ip, sl, asr #4]! @ │ │ │ │ + strvc pc, [ip, sl, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf9b0f7fe │ │ │ │ - bleq 0x1e0534 │ │ │ │ + bleq 0x1e04fc │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24b00e │ │ │ │ + blx 0x24afd6 │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004f9d5 │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230f54 │ │ │ │ + bl 0x230f1c │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4063 │ │ │ │ + strne pc, [pc, #-965] @ 0xa402b │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -151635,150 +151621,150 @@ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f973 │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4478 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4440 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5d60 │ │ │ │ + bls 0xf5d28 │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf98af038 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a4cb4 │ │ │ │ + bl 0x2a4c7c │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e8cc │ │ │ │ + bl 0x22e894 │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x14644cc │ │ │ │ + b 0x1464494 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - eorseq sl, r3, r0, lsl #16 │ │ │ │ + eorseq sl, r3, r0, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldcmi 0, cr11, [sp], {131} @ 0x83 │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f92d │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4504 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa44cc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5dec │ │ │ │ + bls 0xf5db4 │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf944f038 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a4d40 │ │ │ │ + bl 0x2a4d08 │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e958 │ │ │ │ + bl 0x22e920 │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x1464558 │ │ │ │ + b 0x1464520 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - eorseq sl, r3, r4, lsl #16 │ │ │ │ + eorseq sl, r3, r4, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8e4f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e06d4 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa459c │ │ │ │ + bleq 0x1e069c │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4564 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5ea4 │ │ │ │ - blx 0x34adce │ │ │ │ + blls 0xb5e6c │ │ │ │ + blx 0x34ad96 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f8f7 │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - eorseq sl, r3, r8, lsl #16 │ │ │ │ + eorseq sl, r3, r8, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8a2f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e0758 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4620 │ │ │ │ + bleq 0x1e0720 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa45e8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5f28 │ │ │ │ - blx 0x34ae52 │ │ │ │ + blls 0xb5ef0 │ │ │ │ + blx 0x34ae1a │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f8b5 │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - eorseq sl, r3, ip, lsl #16 │ │ │ │ + eorseq sl, r3, ip, asr #15 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -r5, ror #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3ea1 │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3e69 │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf88ef038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151787,27 +151773,27 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - eorseq sl, r3, r0, lsl r8 │ │ │ │ + ldrsbteq sl, [r3], -r0 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -fp, lsr #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3f15 │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3edd │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf854f038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151816,190 +151802,190 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - eorseq sl, r3, r4, lsl r8 │ │ │ │ + ldrsbteq sl, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467378 │ │ │ │ + b 0x1467340 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ vadd.i8 q8, q5, q0 │ │ │ │ - vmls.i d23, d16, d0[4] │ │ │ │ + vaddhn.i16 d23, q8, q8 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e4724 │ │ │ │ + bl 0x1e46ec │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4790 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4758 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242838 │ │ │ │ + bl 0x242800 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b57e8 │ │ │ │ - blx 0x4e7fc6 │ │ │ │ + bl 0x2b57b0 │ │ │ │ + blx 0x4e7f8e │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7c08 │ │ │ │ - b 0x10b5e44 │ │ │ │ + blcc 0x4a7bd0 │ │ │ │ + b 0x10b5e0c │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89ef038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467408 │ │ │ │ + b 0x14673d0 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ vadd.i8 q8, q5, q0 │ │ │ │ - vmls.i d23, d16, d0[5] │ │ │ │ + vaddhn.i16 d23, q8, q10 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e4694 │ │ │ │ + bl 0x1e465c │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4820 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa47e8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x2428c8 │ │ │ │ + bl 0x242890 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5878 │ │ │ │ - blx 0x4e8056 │ │ │ │ + bl 0x2b5840 │ │ │ │ + blx 0x4e801e │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7c98 │ │ │ │ - b 0x10b5ed4 │ │ │ │ + blcc 0x4a7c60 │ │ │ │ + b 0x10b5e9c │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf856f038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467498 │ │ │ │ + b 0x1467460 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ vadd.i8 q8, q5, q0 │ │ │ │ - vmls.i d23, d16, d0[6] │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e4604 │ │ │ │ + bl 0x1e45cc │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa48b0 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4878 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242958 │ │ │ │ + bl 0x242920 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5908 │ │ │ │ - blx 0x4e80e6 │ │ │ │ + bl 0x2b58d0 │ │ │ │ + blx 0x4e80ae │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7d28 │ │ │ │ - b 0x10b5f64 │ │ │ │ + blcc 0x4a7cf0 │ │ │ │ + b 0x10b5f2c │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf80ef038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467528 │ │ │ │ + b 0x14674f0 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ vadd.i8 q8, q5, q0 │ │ │ │ - vmls.i d23, d16, d0[7] │ │ │ │ + vaddhn.i16 d23, q8, q14 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e4574 │ │ │ │ + bl 0x1e453c │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4940 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4908 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x2429e8 │ │ │ │ + bl 0x2429b0 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5998 │ │ │ │ - blx 0x4e8176 │ │ │ │ + bl 0x2b5960 │ │ │ │ + blx 0x4e813e │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7db8 │ │ │ │ - b 0x10b5ff4 │ │ │ │ + blcc 0x4a7d80 │ │ │ │ + b 0x10b5fbc │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xffc6f037 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibvc r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibvc r0!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mcr2 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ - bleq 0x1e0afc │ │ │ │ + bleq 0x1e0ac4 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x2271e8 │ │ │ │ + bl 0x2271b0 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x1362ca │ │ │ │ - bl 0x268e14 │ │ │ │ - bl 0x1252f8 │ │ │ │ - bpl 0xff567a00 │ │ │ │ + blx 0x136292 │ │ │ │ + bl 0x268ddc │ │ │ │ + bl 0x1252c0 │ │ │ │ + bpl 0xff5679c8 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3977 @ 0xfffff077 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4643 │ │ │ │ + strne pc, [pc, #-965] @ 0xa460b │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152007,38 +151993,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibvc r4!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibvc r4!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 3, pc, cr14, cr13, {7} │ │ │ │ - bleq 0x1e0b98 │ │ │ │ + bleq 0x1e0b60 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x227284 │ │ │ │ + bl 0x22724c │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x136366 │ │ │ │ - bl 0x268eb0 │ │ │ │ - bl 0x125394 │ │ │ │ - bpl 0xff567a9c │ │ │ │ + blx 0x13632e │ │ │ │ + bl 0x268e78 │ │ │ │ + bl 0x12535c │ │ │ │ + bpl 0xff567a64 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3899 @ 0xfffff0c5 │ │ │ │ - strne pc, [pc, #-965] @ 0xa46df │ │ │ │ + strne pc, [pc, #-965] @ 0xa46a7 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152046,38 +152032,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibvc r8!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibvc r8!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 1, pc, cr0, cr13, {7} │ │ │ │ - bleq 0x1e0c34 │ │ │ │ + bleq 0x1e0bfc │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x227320 │ │ │ │ + bl 0x2272e8 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x136402 │ │ │ │ - bl 0x268f4c │ │ │ │ - bl 0x125430 │ │ │ │ - bpl 0xff567b38 │ │ │ │ + blx 0x1363ca │ │ │ │ + bl 0x268f14 │ │ │ │ + bl 0x1253f8 │ │ │ │ + bpl 0xff567b00 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3821 @ 0xfffff113 │ │ │ │ - strne pc, [pc, #-965] @ 0xa477b │ │ │ │ + strne pc, [pc, #-965] @ 0xa4743 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152085,38 +152071,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibvc ip!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibvc ip!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ stc2l 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ - bleq 0x1e0cd0 │ │ │ │ + bleq 0x1e0c98 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x2273bc │ │ │ │ + bl 0x227384 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x13649e │ │ │ │ - bl 0x268fe8 │ │ │ │ - bl 0x1254cc │ │ │ │ - bpl 0xff567bd4 │ │ │ │ + blx 0x136466 │ │ │ │ + bl 0x268fb0 │ │ │ │ + bl 0x125494 │ │ │ │ + bpl 0xff567b9c │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3743 @ 0xfffff161 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4817 │ │ │ │ + strne pc, [pc, #-965] @ 0xa47df │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152125,19 +152111,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ vqdmulh.s d16, d10, d4 │ │ │ │ - vmls.i d23, d16, d0[4] │ │ │ │ + vaddhn.i16 d23, q8, q8 │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x27666c │ │ │ │ + bl 0x276634 │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e427c │ │ │ │ + bl 0x1e4244 │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ mcr2 0, 3, pc, cr4, cr7, {1} @ │ │ │ │ @@ -152152,26 +152138,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - strbtvc pc, [r4], sl, asr #4 @ │ │ │ │ + strtvc pc, [r4], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0dd8 │ │ │ │ + bleq 0x1e0da0 │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a80a4 │ │ │ │ - blx 0xe94c2 │ │ │ │ + bl 0x3a806c │ │ │ │ + blx 0xe948a │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ mcr2 0, 1, pc, cr10, cr7, {1} @ │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -152182,19 +152168,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ vqdmulh.s d16, d10, d4 │ │ │ │ - vmls.i d23, d16, d0[6] │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x276750 │ │ │ │ + bl 0x276718 │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e4198 │ │ │ │ + bl 0x1e4160 │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ ldc2l 0, cr15, [r2, #220]! @ 0xdc │ │ │ │ @@ -152209,51 +152195,51 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - strbtvc pc, [ip], sl, asr #4 @ │ │ │ │ + strtvc pc, [ip], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0ebc │ │ │ │ + bleq 0x1e0e84 │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a8188 │ │ │ │ - blx 0xe95a6 │ │ │ │ + bl 0x3a8150 │ │ │ │ + blx 0xe956e │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ ldc2 0, cr15, [r8, #220]! @ 0xdc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - streq pc, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ + strbvc pc, [r0], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160f28 │ │ │ │ + bleq 0x160ef0 │ │ │ │ ldc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4a3b │ │ │ │ + strne pc, [pc, #-965] @ 0xa4a03 │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152269,25 +152255,25 @@ │ │ │ │ @ instruction: 0x4653d2f0 │ │ │ │ @ instruction: 0xf0374630 │ │ │ │ ldrb pc, [r6, r5, ror #26] @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - streq pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ + strbvc pc, [r4], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160fb0 │ │ │ │ + bleq 0x160f78 │ │ │ │ stc2l 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4ac3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa4a8b │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152305,15 +152291,15 @@ │ │ │ │ ldrb pc, [r6, r1, lsr #26] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - streq pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ + strbvc pc, [r8], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ stc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @@ -152338,21 +152324,21 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - streq pc, [ip], #-1610 @ 0xfffff9b6 │ │ │ │ + strbvc pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ - blx 0xff9e2f82 │ │ │ │ + blx 0xff9e2f4a │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ldrbmi r0, [r6], #-2820 @ 0xfffff4fc │ │ │ │ ldrtmi r9, [fp], -r1, lsl #12 │ │ │ │ strle r0, [sp, #-2026] @ 0xfffff816 │ │ │ │ ldrbmi r7, [r0], -r1, lsr #16 │ │ │ │ vmlals.f32 s18, s0, s2 │ │ │ │ @@ -152372,26 +152358,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - ldmdbeq r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibvc r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfeae2ffa │ │ │ │ + blx 0xfeae2fc2 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12d030 │ │ │ │ + bl 0x12cff8 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x125270 │ │ │ │ + bl 0x125238 │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ ldc2l 0, cr15, [r2], #-220 @ 0xffffff24 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -152401,116 +152387,116 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - ldmdbeq r4, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibvc r4, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c6306e │ │ │ │ + blx 0x1c63036 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12d0a4 │ │ │ │ + bl 0x12d06c │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x1252e4 │ │ │ │ + bl 0x1252ac │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ ldc2 0, cr15, [r8], #-220 @ 0xffffff24 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc2cc │ │ │ │ + bl 0xfebfc294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0xff0630da │ │ │ │ + blx 0xff0630a2 │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movweq lr, #23174 @ 0x5a86 │ │ │ │ @ instruction: 0xf8574561 │ │ │ │ - b 0x16d1fc │ │ │ │ - b 0xfe165d10 │ │ │ │ + b 0x16d1c4 │ │ │ │ + b 0xfe165cd8 │ │ │ │ @ instruction: 0xf8cc0305 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bb5d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc324 │ │ │ │ + bl 0xfebfc2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe66312a │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa5150 │ │ │ │ + blx 0xfe6630f2 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa5118 │ │ │ │ @ instruction: 0xf1064629 │ │ │ │ @ instruction: 0xf10c020f │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf99cd507 │ │ │ │ - b 0xfe17114c │ │ │ │ - blx 0xfed820dc │ │ │ │ - blcc 0x721f60 │ │ │ │ + b 0xfe171114 │ │ │ │ + blx 0xfed820a4 │ │ │ │ + blcc 0x721f28 │ │ │ │ vaddl.u8 , d0, d11 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb35 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc374 │ │ │ │ + bl 0xfebfc33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x1c6317a │ │ │ │ + blx 0x1c63142 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0xfe17677c │ │ │ │ + b 0xfe176744 │ │ │ │ @ instruction: 0xf85673e3 │ │ │ │ - blx 0xfed69274 │ │ │ │ + blx 0xfed6923c │ │ │ │ @ instruction: 0xf1a3f383 │ │ │ │ - b 0x925dfc │ │ │ │ - b 0xe59c0 │ │ │ │ - b 0x11255cc │ │ │ │ + b 0x925dc4 │ │ │ │ + b 0xe5988 │ │ │ │ + b 0x1125594 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc3dc │ │ │ │ + bl 0xfebfc3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - blx 0xf631e2 │ │ │ │ + blx 0xf631aa │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - vmls.f d21, d16, d0[4] │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf85e0533 │ │ │ │ - blx 0x1874e14 │ │ │ │ + blx 0x1874ddc │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -152518,176 +152504,176 @@ │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bacd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc444 │ │ │ │ + bl 0xfebfc40c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0x26324a │ │ │ │ + blx 0x263212 │ │ │ │ cdpne 6, 7, cr4, cr2, cr1, {1} │ │ │ │ andcc r3, r1, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ - blx 0xfed832b8 │ │ │ │ - blcc 0x6e207c │ │ │ │ + blx 0xfed83280 │ │ │ │ + blcc 0x6e2044 │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000baa9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc48c │ │ │ │ + bl 0xfebfc454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff963290 │ │ │ │ + blx 0xff963258 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccs 0x0002f83e │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ @ instruction: 0xf8564575 │ │ │ │ @ instruction: 0xf1a21031 │ │ │ │ - b 0x965b0c │ │ │ │ - b 0xe5ed4 │ │ │ │ - b 0x11656dc │ │ │ │ + b 0x965ad4 │ │ │ │ + b 0xe5e9c │ │ │ │ + b 0x11656a4 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba77 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc4f0 │ │ │ │ + bl 0xfebfc4b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfece32f4 │ │ │ │ + blx 0xfece32bc │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865b44 │ │ │ │ + blx 0x1865b0c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blx 0xfed69360 │ │ │ │ + blx 0xfed69328 │ │ │ │ ldrbmi pc, [r2, #-899]! @ 0xfffffc7d @ │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000ba47 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc550 │ │ │ │ + bl 0xfebfc518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfe0e3354 │ │ │ │ + blx 0xfe0e331c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf83e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r5, #-2651]! @ 0xfffff5a5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ - b 0x951df8 │ │ │ │ - b 0x165b94 │ │ │ │ - b 0x1165f98 │ │ │ │ + b 0x951dc0 │ │ │ │ + b 0x165b5c │ │ │ │ + b 0x1165f60 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc5b0 │ │ │ │ + bl 0xfebfc578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x14e33b4 │ │ │ │ + blx 0x14e337c │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865c04 │ │ │ │ + blx 0x1865bcc │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blt 0x769420 │ │ │ │ + blt 0x7693e8 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe1814dc │ │ │ │ - b 0x166004 │ │ │ │ - b 0xfe166010 │ │ │ │ + b 0xfe1814a4 │ │ │ │ + b 0x165fcc │ │ │ │ + b 0xfe165fd8 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc60c │ │ │ │ + bl 0xfebfc5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x863418 │ │ │ │ + blx 0x8633e0 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ @ instruction: 0xf1051f31 │ │ │ │ - blx 0x1865c60 │ │ │ │ + blx 0x1865c28 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ ldrbmi r6, [r2, #-60]! @ 0xffffffc4 │ │ │ │ teqmi r3, #544768 @ 0x85000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b9bb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc668 │ │ │ │ + bl 0xfebfc630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9f4f7fd │ │ │ │ @ instruction: 0xf64a4601 │ │ │ │ - vqdmulh.s d21, d16, d0[4] │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbclt r4, lr, #48, 12 @ 0x3000000 │ │ │ │ stmdavs fp!, {r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ strbeq lr, [r6, ip, lsl #22] │ │ │ │ smlabtcs pc, r1, r3, pc @ │ │ │ │ eors pc, r6, ip, asr r8 @ │ │ │ │ stmdavs r6!, {r0, r1, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ rsbsmi r6, r3, pc, ror r8 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ stmdavs r6!, {r0, r1, r4, r5, r6, lr}^ │ │ │ │ - b 0xfe23d538 │ │ │ │ + b 0xfe23d500 │ │ │ │ eorsmi r0, fp, r2, lsl #6 │ │ │ │ eorsvc pc, r1, ip, asr r8 @ │ │ │ │ rsbvs r4, r3, r3, ror r0 │ │ │ │ biceq lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldmdavs lr, {r0, r5, r7, fp, sp, lr}^ │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ - blt 0x793d10 │ │ │ │ + blt 0x793cd8 │ │ │ │ eorsmi r4, sl, sl, asr #32 │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b979 │ │ │ │ @@ -152695,114 +152681,114 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r2], r6, lsl #12 │ │ │ │ @ instruction: 0xf9b0f7fd │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ - strbtpl pc, [r0], #1610 @ 0x64a @ │ │ │ │ + strtpl pc, [r0], #1610 @ 0x64a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf6cf2500 │ │ │ │ @ instruction: 0xf1aa75ff │ │ │ │ strtmi r0, [r4], r8, lsl #28 │ │ │ │ ldrbtmi r9, [r0], r1, lsl #12 │ │ │ │ svcmi 0x0008f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0008f851 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ - bl 0x3b6c38 │ │ │ │ - b 0x1466058 │ │ │ │ + bl 0x3b6c00 │ │ │ │ + b 0x1466020 │ │ │ │ @ instruction: 0xf8de4304 │ │ │ │ @ instruction: 0xf85c6004 │ │ │ │ @ instruction: 0xf8d29039 │ │ │ │ - b 0x1191554 │ │ │ │ - b 0x1f61a0 │ │ │ │ - b 0x176d64 │ │ │ │ - b 0x1125d64 │ │ │ │ + b 0x119151c │ │ │ │ + b 0x1f6168 │ │ │ │ + b 0x176d2c │ │ │ │ + b 0x1125d2c │ │ │ │ addslt r4, fp, #20, 4 @ 0x40000001 │ │ │ │ - b 0x117f688 │ │ │ │ - b 0xfe166174 │ │ │ │ - b 0xfe12617c │ │ │ │ - b 0x165d74 │ │ │ │ - b 0x12618c │ │ │ │ - b 0xfe165d98 │ │ │ │ - b 0xfe12618c │ │ │ │ + b 0x117f650 │ │ │ │ + b 0xfe16613c │ │ │ │ + b 0xfe126144 │ │ │ │ + b 0x165d3c │ │ │ │ + b 0x126154 │ │ │ │ + b 0xfe165d60 │ │ │ │ + b 0xfe126154 │ │ │ │ andvs r0, fp, r4, lsl #4 │ │ │ │ bicsle r6, r0, sl, asr #32 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #28 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ svclt 0x0000b927 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc790 │ │ │ │ + bl 0xfebfc758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf960f7fd │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 , d16, d16 │ │ │ │ @ instruction: 0x46280233 │ │ │ │ stmdavs r7!, {r0, r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i16 d22, #177 @ 0x00b1 │ │ │ │ - bl 0x12e1f4 │ │ │ │ + bl 0x12e1bc │ │ │ │ @ instruction: 0xf8520cc5 │ │ │ │ ldmdavs r5!, {r0, r2, r4, r5, sp, lr, pc}^ │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ - b 0x1f57bc │ │ │ │ + b 0x1f5784 │ │ │ │ rsbsmi r0, sp, lr, lsl #10 │ │ │ │ stmdavs r5!, {r0, r2, r5, sp, lr}^ │ │ │ │ eorsvc pc, r3, r2, asr r8 @ │ │ │ │ - b 0xf577c │ │ │ │ + b 0xf5744 │ │ │ │ rsbmi r0, r9, ip, lsl #2 │ │ │ │ - bl 0x13d764 │ │ │ │ + bl 0x13d72c │ │ │ │ ldmib r6, {r0, r1, r6, r7, r8}^ │ │ │ │ @ instruction: 0xf8d12302 │ │ │ │ ldmib r4, {r2, lr, pc}^ │ │ │ │ rsbmi r1, sl, r2, lsl #10 │ │ │ │ eorsmi r4, fp, fp, asr #32 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ submi r4, fp, sl, rrx │ │ │ │ adcvs r6, r3, r2, ror #1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc810 │ │ │ │ + bl 0xfebfc7d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf920f7fd │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vqdmulh.s d21, d16, d0[4] │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ stmdavs r7!, {r0, r1, r4, r5, sl, fp} │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1342177280 @ 0xb0000000 │ │ │ │ - bl 0x3ae274 │ │ │ │ + bl 0x3ae23c │ │ │ │ rsbsmi r0, sl, r1, asr #13 │ │ │ │ eorsne pc, r1, ip, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ rsbsmi r6, r9, r2, ror r8 │ │ │ │ stmdavs r7!, {r1, r2, r3, r5, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe27d6d4 │ │ │ │ - b 0x925a6c │ │ │ │ - bl 0x3a5e5c │ │ │ │ + b 0xfe27d69c │ │ │ │ + b 0x925a34 │ │ │ │ + bl 0x3a5e24 │ │ │ │ rsbsmi r0, sl, r3, asr #3 │ │ │ │ @ instruction: 0xf85c6062 │ │ │ │ ldmib r4, {r0, r1, r4, r5, sp}^ │ │ │ │ stmdavs fp, {r1, r8, r9, sl, lr, pc}^ │ │ │ │ ldrdvs lr, [r2, -r5] │ │ │ │ streq lr, [r6, #-2700] @ 0xfffff574 │ │ │ │ - b 0x935858 │ │ │ │ - b 0x965e8c │ │ │ │ + b 0x935820 │ │ │ │ + b 0x965e54 │ │ │ │ rsbsmi r0, fp, r1, lsl #6 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ movwcs lr, #10692 @ 0x29c4 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc894 │ │ │ │ + bl 0xfebfc85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf8def7fd │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ strle r0, [r5, #-1986] @ 0xfffff83e │ │ │ │ @@ -152811,23 +152797,23 @@ │ │ │ │ andvc r4, sl, r2, asr r2 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc8d8 │ │ │ │ + bl 0xfebfc8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf8bcf7fd │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f93e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8562b00 │ │ │ │ svclt 0x00b81031 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ @@ -152835,49 +152821,49 @@ │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc938 │ │ │ │ + bl 0xfebfc900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf88cf7fd │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ @ instruction: 0xf85e020c │ │ │ │ - blx 0x1875370 │ │ │ │ + blx 0x1875338 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blcs 0xa97a8 │ │ │ │ + blcs 0xa9770 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ ldrbmi r4, [r2, #-107]! @ 0xffffff95 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b823 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc998 │ │ │ │ + bl 0xfebfc960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf85cf7fd │ │ │ │ @ instruction: 0xf64a4602 │ │ │ │ - vqdmulh.s d21, d16, d0[4] │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3addc0 │ │ │ │ + bl 0x3add88 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ orrcs pc, r0, #35 @ 0x23 │ │ │ │ @@ -152893,25 +152879,25 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bfdf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfca20 │ │ │ │ + bl 0xfebfc9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf818f7fd │ │ │ │ @ instruction: 0xf64a4602 │ │ │ │ - vqdmulh.s d21, d16, d0[4] │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3b5c48 │ │ │ │ + bl 0x3b5c10 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ @@ -152927,15 +152913,15 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bf9b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfcaa8 │ │ │ │ + bl 0xfebfca70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xffd4f7fc │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ @@ -152944,188 +152930,188 @@ │ │ │ │ subsmi r7, r2, #1703936 @ 0x1a0000 │ │ │ │ stccs 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bf79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfcaec │ │ │ │ + bl 0xfebfcab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xffb2f7fc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f83e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x004af7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfcb48 │ │ │ │ + bl 0xfebfcb10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xff84f7fc │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x186619c │ │ │ │ + blx 0x1866164 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ subsmi r1, fp, #15 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe181a74 │ │ │ │ - b 0x16659c │ │ │ │ - b 0xfe1665a8 │ │ │ │ + b 0xfe181a3c │ │ │ │ + b 0x166564 │ │ │ │ + b 0xfe166570 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x001cf7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfcba4 │ │ │ │ + bl 0xfebfcb6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff56f7fc │ │ │ │ @ instruction: 0xf64a4602 │ │ │ │ - vqdmulh.s d21, d16, d0[4] │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26e208 │ │ │ │ - bl 0x3a5ddc │ │ │ │ + b 0xfe26e1d0 │ │ │ │ + bl 0x3a5da4 │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf0816036 │ │ │ │ eorsmi r2, r1, r0, lsl #3 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bdb80 │ │ │ │ + bl 0x3bdb48 │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ - b 0x135b00 │ │ │ │ + b 0x135ac8 │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bed7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfcc30 │ │ │ │ + bl 0xfebfcbf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff10f7fc │ │ │ │ @ instruction: 0xf64a4602 │ │ │ │ - vqdmulh.s d21, d16, d0[4] │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26e294 │ │ │ │ - bl 0x3a5e68 │ │ │ │ + b 0xfe26e25c │ │ │ │ + bl 0x3a5e30 │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf1016036 │ │ │ │ eorsmi r4, r1, r0, lsl #2 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bdc0c │ │ │ │ + bl 0x3bdbd4 │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ - b 0x135b8c │ │ │ │ + b 0x135b54 │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000be91 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 , d16, d16 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145ee8 │ │ │ │ + bl 0x145eb0 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14dbcc │ │ │ │ + bl 0x14db94 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xfe249bc4 │ │ │ │ + b 0xfe249b8c │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e308 │ │ │ │ + b 0x19e2d0 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ - b 0xfe1fdba0 │ │ │ │ + b 0xfe1fdb68 │ │ │ │ subsmi r0, r5, r1, lsl #6 │ │ │ │ streq lr, [r9], -r6, lsl #20 │ │ │ │ - b 0x175c14 │ │ │ │ - b 0xfe226754 │ │ │ │ + b 0x175bdc │ │ │ │ + b 0xfe22671c │ │ │ │ subsmi r0, r5, lr, lsl #12 │ │ │ │ adcvs r4, r6, fp, asr #32 │ │ │ │ rscvs r6, r5, r3, rrx │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 2, pc, cr14, cr12, {7} @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 , d16, d16 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145f6c │ │ │ │ + bl 0x145f34 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14dc50 │ │ │ │ + bl 0x14dc18 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xac9c48 │ │ │ │ + b 0xac9c10 │ │ │ │ ldmib r4, {r1, r2, r8, r9}^ │ │ │ │ - b 0x19e38c │ │ │ │ + b 0x19e354 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [r6], -lr, lsr #20 │ │ │ │ - b 0x8fdc24 │ │ │ │ - b 0x9267b0 │ │ │ │ - b 0x226fb4 │ │ │ │ + b 0x8fdbec │ │ │ │ + b 0x926778 │ │ │ │ + b 0x226f7c │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -153134,32 +153120,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 2, pc, cr2, cr12, {7} @ │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 , d16, d16 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145ff4 │ │ │ │ + bl 0x145fbc │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14dcd8 │ │ │ │ + bl 0x14dca0 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xa49cd0 │ │ │ │ + b 0xa49c98 │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e414 │ │ │ │ + b 0x19e3dc │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsr #20 │ │ │ │ - b 0x9fdcac │ │ │ │ - b 0x9e6828 │ │ │ │ - b 0x227030 │ │ │ │ + b 0x9fdc74 │ │ │ │ + b 0x9e67f0 │ │ │ │ + b 0x226ff8 │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -153167,189 +153153,189 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ - rscpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e45fa │ │ │ │ + blx 0xfe0e45c2 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x1518ac │ │ │ │ + bl 0x151874 │ │ │ │ eormi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x1c9cc8 │ │ │ │ - b 0xfe1a6ce4 │ │ │ │ + b 0x1c9c90 │ │ │ │ + b 0xfe1a6cac │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bd7f │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ - rscpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e468a │ │ │ │ + blx 0xfe0e4652 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x9edd5c │ │ │ │ - bl 0x127134 │ │ │ │ + b 0x9edd24 │ │ │ │ + bl 0x1270fc │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211e18 │ │ │ │ + b 0xfe211de0 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x9bdd80 │ │ │ │ - b 0xfe1a6d78 │ │ │ │ - b 0x1a6d74 │ │ │ │ - b 0xfe1a6d7c │ │ │ │ + b 0x9bdd48 │ │ │ │ + b 0xfe1a6d40 │ │ │ │ + b 0x1a6d3c │ │ │ │ + b 0xfe1a6d44 │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2l 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ - rscpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e471a │ │ │ │ + blx 0xfe0e46e2 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x1519cc │ │ │ │ + bl 0x151994 │ │ │ │ @ instruction: 0x432509cb │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x11c9de8 │ │ │ │ - b 0xfe1a6e04 │ │ │ │ + b 0x11c9db0 │ │ │ │ + b 0xfe1a6dcc │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bcef │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ - rscpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e47aa │ │ │ │ + blx 0xfe0e4772 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x19ede7c │ │ │ │ - bl 0x127254 │ │ │ │ + b 0x19ede44 │ │ │ │ + bl 0x12721c │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211f38 │ │ │ │ + b 0xfe211f00 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x19bdea0 │ │ │ │ - b 0xfe1a6e98 │ │ │ │ - b 0x1a6e94 │ │ │ │ - b 0xfe1a6e9c │ │ │ │ + b 0x19bde68 │ │ │ │ + b 0xfe1a6e60 │ │ │ │ + b 0x1a6e5c │ │ │ │ + b 0xfe1a6e64 │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stclt 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - rscpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e483a │ │ │ │ + blx 0xfe0e4802 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x151aec │ │ │ │ + bl 0x151ab4 │ │ │ │ rsbmi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0xfe1c9f08 │ │ │ │ - b 0xfe1a6f24 │ │ │ │ + b 0xfe1c9ed0 │ │ │ │ + b 0xfe1a6eec │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bc5f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd120 │ │ │ │ + bl 0xfebfd0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr7, {4} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153369,39 +153355,39 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fc6f │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - b 0x1770bc │ │ │ │ - b 0x926bb8 │ │ │ │ - b 0x11667bc │ │ │ │ + b 0x177084 │ │ │ │ + b 0x926b80 │ │ │ │ + b 0x1166784 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bc05 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -153412,15 +153398,15 @@ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bbd1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd23c │ │ │ │ + bl 0xfebfd204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr9, {0} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153429,69 +153415,69 @@ │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ @ instruction: 0xf8011be4 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfeb64070 │ │ │ │ + bllt 0xfeb64038 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fbe1 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1e640d8 │ │ │ │ + bllt 0x1e640a0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xfec640f6 │ │ │ │ + blx 0xfec640be │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - bl 0xfe9d6224 │ │ │ │ - b 0xfe1a7158 │ │ │ │ - b 0x1a7158 │ │ │ │ - b 0xfe1a7170 │ │ │ │ + bl 0xfe9d61ec │ │ │ │ + b 0xfe1a7120 │ │ │ │ + b 0x1a7120 │ │ │ │ + b 0xfe1a7138 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1164140 │ │ │ │ + bllt 0x1164108 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd358 │ │ │ │ + bl 0xfebfd320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ vmovne.8 d11[7], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153512,64 +153498,64 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fb51 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c1 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ vqrdmlah.s d15, d8, d3 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xffa641f8 │ │ │ │ + blt 0xffa641c0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x864216 │ │ │ │ + blx 0x8641de │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0x2d6346 │ │ │ │ - b 0xfe1e3268 │ │ │ │ - b 0x1a7278 │ │ │ │ - b 0xfe1a7290 │ │ │ │ + blx 0x2d630e │ │ │ │ + b 0xfe1e3230 │ │ │ │ + b 0x1a7240 │ │ │ │ + b 0xfe1a7258 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfed64260 │ │ │ │ + blt 0xfed64228 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0xffb6427c │ │ │ │ - rscpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + blx 0xffb64244 │ │ │ │ + adcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf9170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r9 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153586,76 +153572,76 @@ │ │ │ │ svclt 0x0000ba7f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0xfee642e4 │ │ │ │ - mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ + blx 0xfee642ac │ │ │ │ + movpl pc, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x18763b8 │ │ │ │ + blx 0x1876380 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5a9f36 │ │ │ │ - b 0xfe1e3348 │ │ │ │ - b 0x1a7334 │ │ │ │ - b 0xfe1a7368 │ │ │ │ + blx 0x5a9efe │ │ │ │ + b 0xfe1e3310 │ │ │ │ + b 0x1a72fc │ │ │ │ + b 0xfe1a7330 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1364330 │ │ │ │ + blt 0x13642f8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ - blx 0xfe16434c │ │ │ │ + blx 0xfe164314 │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x4403fc │ │ │ │ + bl 0x4403c4 │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f13ba │ │ │ │ + blx 0xfe0f1382 │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e520 │ │ │ │ + bl 0x43e4e8 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e49e │ │ │ │ + blx 0xfe13e466 │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x2643b8 │ │ │ │ + blt 0x264380 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0x10643d4 │ │ │ │ - rscpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + blx 0x106439c │ │ │ │ + adcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf8170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153672,61 +153658,61 @@ │ │ │ │ svclt 0x0000b9d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0x36443c │ │ │ │ - mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ + blx 0x364404 │ │ │ │ + movpl pc, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x1876510 │ │ │ │ + blx 0x18764d8 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2aa08e │ │ │ │ - b 0xfe1e3490 │ │ │ │ - b 0x1a748c │ │ │ │ - b 0xfe1a74c0 │ │ │ │ + blx 0x2aa056 │ │ │ │ + b 0xfe1e3458 │ │ │ │ + b 0x1a7454 │ │ │ │ + b 0xfe1a7488 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9d6f7fc │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x440554 │ │ │ │ + bl 0x44051c │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f1512 │ │ │ │ + blx 0xfe8f14da │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e678 │ │ │ │ + bl 0x43e640 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e5f6 │ │ │ │ + blx 0xfe93e5be │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -153736,85 +153722,85 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2449] @ 0xfffff66f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf64a2200 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf9160733 │ │ │ │ - blx 0x187259c │ │ │ │ + blx 0x1872564 │ │ │ │ @ instruction: 0xf915fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570d8e │ │ │ │ - b 0x923190 │ │ │ │ - b 0x1669a4 │ │ │ │ - b 0x11671a8 │ │ │ │ + blx 0x570d56 │ │ │ │ + b 0x923158 │ │ │ │ + b 0x16696c │ │ │ │ + b 0x1167170 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b925 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf95cf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x1876670 │ │ │ │ + blx 0x1876638 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5aa1ee │ │ │ │ - b 0xfe1e3600 │ │ │ │ - b 0x1a7600 │ │ │ │ - b 0xfe1a7620 │ │ │ │ + blx 0x5aa1b6 │ │ │ │ + b 0xfe1e35c8 │ │ │ │ + b 0x1a75c8 │ │ │ │ + b 0xfe1a75e8 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf926f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x4406b4 │ │ │ │ + bl 0x44067c │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f1672 │ │ │ │ + blx 0xfe0f163a │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e7d8 │ │ │ │ + bl 0x43e7a0 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e756 │ │ │ │ + blx 0xfe13e71e │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -153824,99 +153810,99 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2273] @ 0xfffff71f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf64a2200 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf8160733 │ │ │ │ - blx 0x18726fc │ │ │ │ + blx 0x18726c4 │ │ │ │ @ instruction: 0xf815fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570eee │ │ │ │ - b 0x9232f0 │ │ │ │ - b 0x166b04 │ │ │ │ - b 0x1167308 │ │ │ │ + blx 0x570eb6 │ │ │ │ + b 0x9232b8 │ │ │ │ + b 0x166acc │ │ │ │ + b 0x11672d0 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b875 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf8acf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x18767d0 │ │ │ │ + blx 0x1876798 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2aa34e │ │ │ │ - b 0xfe1e3750 │ │ │ │ - b 0x1a7760 │ │ │ │ - b 0xfe1a7780 │ │ │ │ + blx 0x2aa316 │ │ │ │ + b 0xfe1e3718 │ │ │ │ + b 0x1a7728 │ │ │ │ + b 0xfe1a7748 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf876f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x440814 │ │ │ │ + bl 0x4407dc │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f17d2 │ │ │ │ + blx 0xfe8f179a │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e938 │ │ │ │ + bl 0x43e900 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e8b6 │ │ │ │ + blx 0xfe93e87e │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00faf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf82ef7fc │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153927,27 +153913,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe8c8 │ │ │ │ - b 0xfe0e6c54 │ │ │ │ + b 0xfe890 │ │ │ │ + b 0xfe0e6c1c │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00bcf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff0f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153958,27 +153944,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe944 │ │ │ │ - b 0xfe0e6cd0 │ │ │ │ + b 0xfe90c │ │ │ │ + b 0xfe0e6c98 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x007ef7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb2f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153989,27 +153975,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe9c0 │ │ │ │ - b 0xfe0e6d4c │ │ │ │ + b 0xfe988 │ │ │ │ + b 0xfe0e6d14 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0040f7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff74f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -154020,22 +154006,22 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfea3c │ │ │ │ - b 0xfe0e6dc8 │ │ │ │ + b 0xfea04 │ │ │ │ + b 0xfe0e6d90 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0002f7fb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdbd8 │ │ │ │ + bl 0xfebfdba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ qasxmi pc, r1, fp @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154056,15 +154042,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7ff11 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154080,34 +154066,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 6, pc, cr14, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfe2d6bc6 │ │ │ │ - b 0xfe1c7ae8 │ │ │ │ - b 0x1a7af8 │ │ │ │ - b 0xfe1a7b10 │ │ │ │ + blx 0xfe2d6b8e │ │ │ │ + b 0xfe1c7ab0 │ │ │ │ + b 0x1a7ac0 │ │ │ │ + b 0xfe1a7ad8 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr2, cr11, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdcf8 │ │ │ │ + bl 0xfebfdcc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -fp, lsr #29 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154127,15 +154113,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fe83 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154151,34 +154137,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 2, pc, cr0, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svchi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfead6ce2 │ │ │ │ - b 0xfe1c7c04 │ │ │ │ - b 0x1a7c14 │ │ │ │ - b 0xfe1a7c2c │ │ │ │ + blx 0xfead6caa │ │ │ │ + b 0xfe1c7bcc │ │ │ │ + b 0x1a7bdc │ │ │ │ + b 0xfe1a7bf4 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfde14 │ │ │ │ + bl 0xfebfdddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621fe1d │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154201,15 +154187,15 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf44ffdf1 │ │ │ │ @ instruction: 0xf1a74800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154225,36 +154211,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xff2f82de │ │ │ │ - blx 0x188fd48 │ │ │ │ + blx 0xff2f82a6 │ │ │ │ + blx 0x188fd10 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aad5c │ │ │ │ + b 0xfe2aad24 │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6e18 │ │ │ │ - b 0xfe1a7d5c │ │ │ │ + b 0x1d6de0 │ │ │ │ + b 0xfe1a7d24 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdf44 │ │ │ │ + bl 0xfebfdf0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -r5, lsl #27 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154275,15 +154261,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fd5b │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r1, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154300,36 +154286,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xffaf840a │ │ │ │ - blx 0x188fe74 │ │ │ │ + blx 0xffaf83d2 │ │ │ │ + blx 0x188fe3c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aae88 │ │ │ │ + b 0xfe2aae50 │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6f44 │ │ │ │ - b 0xfe1a7e88 │ │ │ │ + b 0x1d6f0c │ │ │ │ + b 0xfe1a7e50 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe070 │ │ │ │ + bl 0xfebfe038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr15, {7} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154349,60 +154335,60 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r6], {251} @ 0xfb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216db4 │ │ │ │ - b 0x1e7b2c │ │ │ │ - b 0x927b2c │ │ │ │ + b 0x216d7c │ │ │ │ + b 0x1e7af4 │ │ │ │ + b 0x927af4 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrrclt 7, 15, pc, sl, cr11 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256e1c │ │ │ │ - b 0xfe227f94 │ │ │ │ + b 0xfe256de4 │ │ │ │ + b 0xfe227f5c │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe194 │ │ │ │ + bl 0xfebfe15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr13, {2} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154411,70 +154397,70 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x003842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x64fc4 │ │ │ │ + bllt 0x64f8c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ ldc2 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216cd4 │ │ │ │ - b 0x1e7c4c │ │ │ │ - b 0x927c4c │ │ │ │ + b 0x216c9c │ │ │ │ + b 0x1e7c14 │ │ │ │ + b 0x927c14 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff36502c │ │ │ │ + bllt 0xff364ff4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256d3c │ │ │ │ - b 0xfe2280b4 │ │ │ │ + b 0xfe256d04 │ │ │ │ + b 0xfe22807c │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb95 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe2b4 │ │ │ │ + bl 0xfebfe27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vnmulne.f64 d31, d27, d13 │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154484,70 +154470,70 @@ │ │ │ │ mulvc r0, r3, r9 │ │ │ │ svclt 0x00a842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1be50e8 │ │ │ │ + bllt 0x1be50b0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe9e5106 │ │ │ │ + blx 0xfe9e50ce │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x217098 │ │ │ │ - b 0x1e7d70 │ │ │ │ - b 0x927d70 │ │ │ │ + b 0x217060 │ │ │ │ + b 0x1e7d38 │ │ │ │ + b 0x927d38 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xee5150 │ │ │ │ + bllt 0xee5118 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0x1ce516e │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + blx 0x1ce5136 │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe257100 │ │ │ │ - b 0xfe2281d8 │ │ │ │ + b 0xfe2570c8 │ │ │ │ + b 0xfe2281a0 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb03 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe3d8 │ │ │ │ + bl 0xfebfe3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vmovne.8 d11[5], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154556,109 +154542,109 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x002842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff7e5208 │ │ │ │ + blt 0xff7e51d0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0x5e5226 │ │ │ │ + blx 0x5e51ee │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x2170b8 │ │ │ │ - b 0x1e7e90 │ │ │ │ - b 0x927e90 │ │ │ │ + b 0x217080 │ │ │ │ + b 0x1e7e58 │ │ │ │ + b 0x927e58 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfeae5270 │ │ │ │ + blt 0xfeae5238 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xff8e528c │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + blx 0xff8e5254 │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe257120 │ │ │ │ - b 0xfe2282f8 │ │ │ │ + b 0xfe2570e8 │ │ │ │ + b 0xfe2282c0 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000ba73 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe4f8 │ │ │ │ + bl 0xfebfe4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107faab │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa732c │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa72f4 │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ @ instruction: 0xf91e3101 │ │ │ │ - bne 0xfe7b2f28 │ │ │ │ + bne 0xfe7b2ef0 │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rsbslt fp, r4, #172, 30 @ 0x2b0 │ │ │ │ strbeq fp, [r3, r4, ror #4] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x1265334 │ │ │ │ + blt 0x12652fc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x2065350 │ │ │ │ + blx 0x2065318 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f93c │ │ │ │ svccs 0x0002f93e │ │ │ │ addsmi r1, sl, #880640 @ 0xd7000 │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00cc3f02 │ │ │ │ - blx 0x493c90 │ │ │ │ + blx 0x493c58 │ │ │ │ vabdl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf856008f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154667,49 +154653,49 @@ │ │ │ │ svclt 0x0000ba0d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x11e53c4 │ │ │ │ + blx 0x11e538c │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec57360 │ │ │ │ - blx 0x186a414 │ │ │ │ - b 0xfe3e6e08 │ │ │ │ + bl 0xfec57328 │ │ │ │ + blx 0x186a3dc │ │ │ │ + b 0xfe3e6dd0 │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b9d5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe634 │ │ │ │ + bl 0xfebfe5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107fa0d │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa7468 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa7430 │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf81e3101 │ │ │ │ - bne 0xfe7b3064 │ │ │ │ + bne 0xfe7b302c │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rscslt fp, r4, #44, 30 @ 0xb0 │ │ │ │ strbeq fp, [r3, r4, ror #5] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ @@ -154721,23 +154707,23 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7f9df │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ svcne 0x0002f835 │ │ │ │ addsmi r1, r9, #827392 @ 0xca000 │ │ │ │ stmdaeq r1, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ svclt 0x008c3f02 │ │ │ │ - blx 0x893f18 │ │ │ │ + blx 0x893ee0 │ │ │ │ vsubl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ ldrbmi r1, [r6, #-49]! @ 0xffffffcf │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @@ -154748,115 +154734,115 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf9a6f7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec5739c │ │ │ │ - blx 0x186a550 │ │ │ │ - b 0xfe3e6f44 │ │ │ │ + bl 0xfec57364 │ │ │ │ + blx 0x186a518 │ │ │ │ + b 0xfe3e6f0c │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b937 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe770 │ │ │ │ + bl 0xfebfe738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -pc, ror #18 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa75d5 │ │ │ │ + strhle r4, [pc, #41] @ 0xa759d │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb40f8 │ │ │ │ svclt 0x0000b90f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf946f7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svchi 0x0002f831 │ │ │ │ - b 0x146d8ec │ │ │ │ - bl 0x114418c │ │ │ │ + b 0x146d8b4 │ │ │ │ + bl 0x1144154 │ │ │ │ @ instruction: 0xf85672e7 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x1178ba4 │ │ │ │ - b 0xac451c │ │ │ │ - b 0x167e34 │ │ │ │ - b 0x1168238 │ │ │ │ + b 0x1178b6c │ │ │ │ + b 0xac44e4 │ │ │ │ + b 0x167dfc │ │ │ │ + b 0x1168200 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf90cf7fb │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13b8c50 │ │ │ │ - b 0xfe28699c │ │ │ │ - b 0x1a86c0 │ │ │ │ - b 0xfe1a86b4 │ │ │ │ + b 0x13b8c18 │ │ │ │ + b 0xfe286964 │ │ │ │ + b 0x1a8688 │ │ │ │ + b 0xfe1a867c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r0, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe8ac │ │ │ │ + bl 0xfebfe874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f8d1 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -154876,24 +154862,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8aaf7fb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x1877330 │ │ │ │ + blx 0x18772f8 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x573340 │ │ │ │ + bl 0x573308 │ │ │ │ @ instruction: 0xf8570309 │ │ │ │ - bl 0x1207820 │ │ │ │ + bl 0x12077e8 │ │ │ │ strbmi r0, [r6, #-2309]! @ 0xfffff6fb │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154904,66 +154890,66 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf86ef7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187b3b0 │ │ │ │ + blx 0x187b378 │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cb3c0 │ │ │ │ + bl 0x5cb388 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124b89c │ │ │ │ + bl 0x124b864 │ │ │ │ ldrbmi r0, [r2, #-1030]! @ 0xfffffbfa │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bffb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe9e8 │ │ │ │ + bl 0xfebfe9b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f833 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, r9, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa784d │ │ │ │ + strhle r4, [pc, #41] @ 0xa7815 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf80af7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93c │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @@ -154984,38 +154970,38 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xffcef7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svcls 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c09ebb4 │ │ │ │ stmiavc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x1ad4400 │ │ │ │ - b 0x1485c98 │ │ │ │ + bl 0x1ad43c8 │ │ │ │ + b 0x1485c60 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13ab938 │ │ │ │ + b 0x13ab900 │ │ │ │ ldrbmi r7, [r2, #-3272]! @ 0xfffff338 │ │ │ │ eorshi pc, r4, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2695 @ 0xfffff579 │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bf5b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeb28 │ │ │ │ + bl 0xfebfeaf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ qadd8mi pc, r1, r3 @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155034,24 +155020,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xff6cf7fa │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf83eb2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xfed735b8 │ │ │ │ + bl 0xfed73580 │ │ │ │ @ instruction: 0xf8560308 │ │ │ │ - bl 0x1ac3a94 │ │ │ │ + bl 0x1ac3a5c │ │ │ │ strbmi r0, [r5, #-2056]! @ 0xfffff7f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ bicvc lr, r8, #274432 @ 0x43000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -155062,44 +155048,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xff32f7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1478ffc │ │ │ │ - b 0x13aaba8 │ │ │ │ - b 0xfe286d60 │ │ │ │ - b 0x1a8a70 │ │ │ │ - b 0xfe1a8a64 │ │ │ │ + b 0x1478fc4 │ │ │ │ + b 0x13aab70 │ │ │ │ + b 0xfe286d28 │ │ │ │ + b 0x1a8a38 │ │ │ │ + b 0xfe1a8a2c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfec5c │ │ │ │ + bl 0xfebfec24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fef9 │ │ │ │ @ instruction: 0x46393eff │ │ │ │ - ldclcc 1, cr15, [pc], #20 @ 0xa7a8c │ │ │ │ + ldclcc 1, cr15, [pc], #20 @ 0xa7a54 │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ svccc 0x0001f91e │ │ │ │ svccs 0x0001f91c │ │ │ │ svclt 0x00bc1dd5 │ │ │ │ sbcslt r1, sp, #57409536 @ 0x36c0000 │ │ │ │ subsmi sp, r5, #11264 @ 0x2c00 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ @@ -155112,38 +155098,38 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r0, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeccc │ │ │ │ + bl 0xfebfec94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r2, lr, lsl #12 │ │ │ │ addslt r1, sl, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf93e1f02 │ │ │ │ @ instruction: 0xf1113f02 │ │ │ │ - blle 0xff9eb764 │ │ │ │ + blle 0xff9eb72c │ │ │ │ stmdbcs r0, {r1, r3, r6, r9, lr} │ │ │ │ addmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f290f │ │ │ │ svclt 0x00d80200 │ │ │ │ bfi fp, sl, #5, #25 │ │ │ │ addslt r4, sl, #-1073741820 @ 0xc0000004 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ @@ -155153,53 +155139,53 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ @ instruction: 0xf8564f04 │ │ │ │ @ instruction: 0xf114ef04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc lr!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x1457a78 │ │ │ │ - blle 0x226bcc │ │ │ │ + blx 0x1457a40 │ │ │ │ + blle 0x226b94 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b8680 │ │ │ │ + b 0xfe3b8648 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d7cb8 │ │ │ │ - b 0xfe1a8bf4 │ │ │ │ + b 0x1d7c80 │ │ │ │ + b 0xfe1a8bbc │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeddc │ │ │ │ + bl 0xfebfeda4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4614 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4639fe39 │ │ │ │ @ instruction: 0xf1061e62 │ │ │ │ @ instruction: 0xf1073cff │ │ │ │ @ instruction: 0xf91c0e10 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svclt 0x00b81ddc │ │ │ │ - blle 0x3b1408 │ │ │ │ + blle 0x3b13d0 │ │ │ │ subsmi r7, lr, #20, 16 @ 0x140000 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ rsclt r4, r6, #244 @ 0xf4 │ │ │ │ addsmi sp, ip, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80600 │ │ │ │ strbeq fp, [r3, r6, ror #5] │ │ │ │ @@ -155207,85 +155193,85 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q11, d0, d1 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -r1, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfee48 │ │ │ │ + bl 0xfebfee10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 0, pc, cr2, cr10, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x477ed8 │ │ │ │ + blcs 0x477ea0 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d010 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9f04b0 │ │ │ │ + blle 0xff9f0478 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb8620 │ │ │ │ + blcs 0xb85e8 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ ldrb fp, [sp, sl, lsl #5] │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd85 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x42ad0c │ │ │ │ + blle 0x42acd4 │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ stceq 1, cr15, [r0], {196} @ 0xc4 │ │ │ │ svclt 0x00b82c00 │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ @ instruction: 0x2c1fdb05 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x457c88 │ │ │ │ - blx 0x18a6d3c │ │ │ │ + blx 0x457c50 │ │ │ │ + blx 0x18a6d04 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bd3f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfef60 │ │ │ │ + bl 0xfebfef28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fd77 │ │ │ │ @ instruction: 0x46393cff │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @@ -155297,37 +155283,37 @@ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q9, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ @ instruction: 0xf10c3f01 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ - blle 0xffc2f524 │ │ │ │ + blle 0xffc2f4ec │ │ │ │ mulpl r0, ip, r9 │ │ │ │ - blcs 0xb8d20 │ │ │ │ + blcs 0xb8ce8 │ │ │ │ tstmi r5, r3, ror #21 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ ubfx fp, r2, #5, #3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfefdc │ │ │ │ + bl 0xfebfefa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ ldc2 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x47806c │ │ │ │ + blcs 0x478034 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ @@ -155336,120 +155322,120 @@ │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ andcs r0, r0, #512 @ 0x200 │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9bcdbe6 │ │ │ │ bicsmi r1, sl, #0 │ │ │ │ - ble 0xff772a4c │ │ │ │ + ble 0xff772a14 │ │ │ │ @ instruction: 0xf0014111 │ │ │ │ - bl 0x128658 │ │ │ │ + bl 0x128620 │ │ │ │ addslt r0, r2, #268435462 @ 0x10000006 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2l 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf8d6db0b │ │ │ │ - b 0x1c9fea8 │ │ │ │ + b 0x1c9fe70 │ │ │ │ stccs 12, cr0, [r0], {4} │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x457e18 │ │ │ │ - blx 0x18a6ecc │ │ │ │ + blx 0x457de0 │ │ │ │ + blx 0x18a6e94 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ - blx 0x14570c4 │ │ │ │ + blx 0x145708c │ │ │ │ @ instruction: 0xf00efe0c │ │ │ │ - bl 0x3aaef4 │ │ │ │ + bl 0x3aaebc │ │ │ │ strb r0, [r2, lr, ror #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff0fc │ │ │ │ + bl 0xfebff0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r1, #-16] │ │ │ │ stc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ - blx 0x45ff60 │ │ │ │ - blcs 0x2a772c │ │ │ │ + blx 0x45ff28 │ │ │ │ + blcs 0x2a76f4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1897e88 │ │ │ │ + blx 0x1897e50 │ │ │ │ strbeq pc, [r3, lr, lsl #25] @ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf915d017 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffbaaf50 │ │ │ │ + blle 0xffbaaf18 │ │ │ │ mul r0, r2, r8 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - ble 0xff832b5c │ │ │ │ + ble 0xff832b24 │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4620e7dd │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff180 │ │ │ │ + bl 0xfebff148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x478210 │ │ │ │ + blcs 0x4781d8 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d014 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xff9f07e8 │ │ │ │ + blle 0xff9f07b0 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb8f58 │ │ │ │ + blcs 0xb8f20 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ andeq pc, r1, #1 │ │ │ │ subseq lr, r1, #2048 @ 0x800 │ │ │ │ bfi fp, r2, #5, #21 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bbe5 │ │ │ │ @@ -155457,45 +155443,45 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x0020f114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x36b04c │ │ │ │ + blle 0x36b014 │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ - blle 0x773058 │ │ │ │ + blle 0x773020 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b8b3c │ │ │ │ + b 0xfe3b8b04 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d8174 │ │ │ │ - b 0xfe1a90b0 │ │ │ │ + b 0x1d813c │ │ │ │ + b 0xfe1a9078 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe966078 │ │ │ │ + bllt 0xfe966040 │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff2a8 │ │ │ │ + bl 0xfebff270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4621fbd3 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155505,80 +155491,80 @@ │ │ │ │ mulvs r0, r2, r9 │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1d660d8 │ │ │ │ + bllt 0x1d660a0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfeb660f6 │ │ │ │ + blx 0xfeb660be │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ movweq lr, #11033 @ 0x2b19 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r9, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf1423301 │ │ │ │ @ instruction: 0xf8560200 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x11796e4 │ │ │ │ - b 0xa8505c │ │ │ │ - b 0x169d78 │ │ │ │ - b 0x1168d7c │ │ │ │ + b 0x11796ac │ │ │ │ + b 0xa85024 │ │ │ │ + b 0x169d40 │ │ │ │ + b 0x1168d44 │ │ │ │ andhi r0, fp, r7, lsl #6 │ │ │ │ @ instruction: 0x4620d1de │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xde6154 │ │ │ │ + bllt 0xde611c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x1be6172 │ │ │ │ + blx 0x1be613a │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x1479794 │ │ │ │ - b 0x13ab340 │ │ │ │ - b 0xfe2874e4 │ │ │ │ - b 0x1a9208 │ │ │ │ - b 0xfe1a91fc │ │ │ │ + b 0x147975c │ │ │ │ + b 0x13ab308 │ │ │ │ + b 0xfe2874ac │ │ │ │ + b 0x1a91d0 │ │ │ │ + b 0xfe1a91c4 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ @ instruction: 0x4628d1dc │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xffde61d4 │ │ │ │ + blt 0xffde619c │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff3f4 │ │ │ │ + bl 0xfebff3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ strtmi pc, [r1], -sp, lsr #22 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155587,37 +155573,37 @@ │ │ │ │ ldmdavc r6, {r0, r1, r5, fp, ip, sp, lr} │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff466220 │ │ │ │ + blt 0xff4661e8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x26623e │ │ │ │ + blx 0x266206 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf83c2200 │ │ │ │ - blx 0x1877e78 │ │ │ │ + blx 0x1877e40 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x587e88 │ │ │ │ + bl 0x587e50 │ │ │ │ @ instruction: 0xf8560309 │ │ │ │ @ instruction: 0xf1038038 │ │ │ │ - bl 0x1128e90 │ │ │ │ - b 0xa6a698 │ │ │ │ + bl 0x1128e58 │ │ │ │ + b 0xa6a660 │ │ │ │ strbmi r0, [r5, #-1800]! @ 0xfffff8f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #31299 @ 0x7a43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -155625,97 +155611,97 @@ │ │ │ │ svclt 0x0000ba91 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xff2e62b8 │ │ │ │ + blx 0xff2e6280 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187befc │ │ │ │ + blx 0x187bec4 │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cbf0c │ │ │ │ + bl 0x5cbed4 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124c3e8 │ │ │ │ + bl 0x124c3b0 │ │ │ │ @ instruction: 0xf11c0406 │ │ │ │ @ instruction: 0xf1440c01 │ │ │ │ ldrbmi r0, [r2, #-1024]! @ 0xfffffc00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000ba51 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff53c │ │ │ │ + bl 0xfebff504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strcs r9, [r0], #-1025 @ 0xfffffbff │ │ │ │ strls r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x266342 │ │ │ │ + blx 0x26630a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff574 │ │ │ │ + bl 0xfebff53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0xf04f9401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xffae637c │ │ │ │ + blx 0xffae6344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff5b0 │ │ │ │ + bl 0xfebff578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ strls r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0x4c01e9cd │ │ │ │ - blx 0xff4663b0 │ │ │ │ + blx 0xff466378 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff5e4 │ │ │ │ + bl 0xfebff5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf04f4401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ - blx 0xfede63e4 │ │ │ │ + blx 0xfede63ac │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff618 │ │ │ │ + bl 0xfebff5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155724,15 +155710,15 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x1264d4 │ │ │ │ + blvc 0x12649c │ │ │ │ @ instruction: 0xf8061bdb │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ @@ -155750,18 +155736,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa40f0 │ │ │ │ @ instruction: 0xf1ffb98b │ │ │ │ - svclt 0x0000fae7 │ │ │ │ + svclt 0x0000fae3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff6d0 │ │ │ │ + bl 0xfebff698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, ip, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155770,45 +155756,45 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x166604 │ │ │ │ + blvc 0x1665cc │ │ │ │ @ instruction: 0xf8261bd2 │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ ldrtmi r0, [sl], #-3074 @ 0xfffff3fe │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf1a5d1e4 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29cd20 │ │ │ │ - blls 0x2025dc │ │ │ │ + blmi 0x29cce8 │ │ │ │ + blls 0x2025a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r6!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xfe164d88 │ │ │ │ + blx 0x2064d50 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [pc], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -sp, lsr #22 │ │ │ │ @@ -155822,28 +155808,28 @@ │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ - bne 0x1bec694 │ │ │ │ - blpl 0x1e66f4 │ │ │ │ + bne 0x1bec65c │ │ │ │ + blpl 0x1e66bc │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ andsvs r4, r9, r9, lsr #8 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x0032e7e2 │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1875e48 │ │ │ │ + blx 0x1875e10 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ eorsne pc, ip, r7, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ @@ -155852,18 +155838,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ @ instruction: 0xf1ffb8bf │ │ │ │ - svclt 0x0000fa1b │ │ │ │ + svclt 0x0000fa17 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff868 │ │ │ │ + bl 0xfebff830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155872,44 +155858,44 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x126724 │ │ │ │ + blvc 0x1266ec │ │ │ │ @ instruction: 0xf806443b │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ - bl 0xfe96bed0 │ │ │ │ + bl 0xfe96be98 │ │ │ │ @ instruction: 0xf8060307 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ @ instruction: 0xf10c0313 │ │ │ │ strbeq r0, [r2, r1, lsl #24] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf44 │ │ │ │ @ instruction: 0xf8012000 │ │ │ │ ldrmi r2, [ip, #3073] @ 0xc01 │ │ │ │ - blmi 0x29cebc │ │ │ │ - blls 0x202764 │ │ │ │ + blmi 0x29ce84 │ │ │ │ + blls 0x20272c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r2!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9bef1ff │ │ │ │ + @ instruction: 0xf9baf1ff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff920 │ │ │ │ + bl 0xfebff8e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, sp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155918,46 +155904,46 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x166854 │ │ │ │ + blvc 0x16681c │ │ │ │ @ instruction: 0xf826443a │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ - bl 0xfe92b78c │ │ │ │ + bl 0xfe92b754 │ │ │ │ @ instruction: 0xf8260207 │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x970878 │ │ │ │ - b 0x1293bc │ │ │ │ - b 0x1168fbc │ │ │ │ + b 0x970840 │ │ │ │ + b 0x129384 │ │ │ │ + b 0x1168f84 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1ffbffd │ │ │ │ - svclt 0x0000f959 │ │ │ │ + svclt 0x0000f955 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [pc], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -sp, lsr #22 │ │ │ │ @@ -155972,47 +155958,47 @@ │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ strtmi r1, [r9], #-44 @ 0xffffffd4 │ │ │ │ - blne 0x1e6948 │ │ │ │ + blne 0x1e6910 │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ streq lr, [r1, #-2981] @ 0xfffff45b │ │ │ │ andle r6, r1, sp, lsl r0 │ │ │ │ strb r3, [r1, r4, lsl #6]! │ │ │ │ @ instruction: 0xf64a1f32 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcpl 0x0004f852 │ │ │ │ - blcc 0x1e69f0 │ │ │ │ + blcc 0x1e69b8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574296 │ │ │ │ - b 0xfe16c974 │ │ │ │ - b 0x16949c │ │ │ │ - b 0xfe169490 │ │ │ │ + b 0xfe16c93c │ │ │ │ + b 0x169464 │ │ │ │ + b 0xfe169458 │ │ │ │ andsvs r0, r3, r5, lsl #6 │ │ │ │ - blmi 0x29d044 │ │ │ │ - blls 0x202900 │ │ │ │ + blmi 0x29d00c │ │ │ │ + blls 0x2028c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0094f7f9 │ │ │ │ - @ instruction: 0xf8f0f1ff │ │ │ │ + @ instruction: 0xf8ecf1ff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffabc │ │ │ │ + bl 0xfebffa84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156022,24 +156008,24 @@ │ │ │ │ @ instruction: 0x4677469c │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ andeq pc, r1, #12 │ │ │ │ svccc 0x0001f916 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ - bne 0xfe773508 │ │ │ │ + bne 0xfe7734d0 │ │ │ │ andeq pc, r1, #12 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf807085b │ │ │ │ @ instruction: 0xf9163f01 │ │ │ │ - bcs 0xb851c │ │ │ │ + bcs 0xb84e4 │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc18d2 │ │ │ │ - b 0x146c568 │ │ │ │ + b 0x146c530 │ │ │ │ @ instruction: 0xf8070252 │ │ │ │ bicsle r2, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -156049,18 +156035,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1ffbf35 │ │ │ │ - svclt 0x0000f891 │ │ │ │ + svclt 0x0000f88d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffb7c │ │ │ │ + bl 0xfebffb44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, pc, lsr #22 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156070,53 +156056,53 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10e │ │ │ │ - bl 0xfed9b5cc │ │ │ │ + bl 0xfed9b594 │ │ │ │ @ instruction: 0xf002030c │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ @ instruction: 0xf827085b │ │ │ │ @ instruction: 0xf9363f02 │ │ │ │ @ instruction: 0xf1bc3f02 │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xcc04f931 │ │ │ │ - bl 0x7b4dec │ │ │ │ - bcs 0x2ab9f4 │ │ │ │ + bl 0x7b4db4 │ │ │ │ + bcs 0x2ab9bc │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f827 │ │ │ │ @ instruction: 0xf1a5d1dd │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29d1d8 │ │ │ │ - blls 0x202a94 │ │ │ │ + blmi 0x29d1a0 │ │ │ │ + blls 0x202a5c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 6, pc, cr10, cr9, {7} @ │ │ │ │ - @ instruction: 0xf826f1ff │ │ │ │ + @ instruction: 0xf822f1ff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa4bc │ │ │ │ + blmi 0xdfa484 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr8, cr9, {7} │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -156124,55 +156110,55 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x148cb34 │ │ │ │ - bl 0xfedc8630 │ │ │ │ - bl 0x1c29ac8 │ │ │ │ + b 0x148cafc │ │ │ │ + bl 0xfedc85f8 │ │ │ │ + bl 0x1c29a90 │ │ │ │ stmdaeq r4!, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e6bbc │ │ │ │ + blmi 0x1e6b84 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eor pc, r6, r1, asr r8 @ │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r4], #-2846 @ 0xfffff4e2 │ │ │ │ vfmsvc.f64 d30, d14, d9 │ │ │ │ - b 0x14742e4 │ │ │ │ - b 0x11a9c28 │ │ │ │ + b 0x14742ac │ │ │ │ + b 0x11a9bf0 │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6c68 │ │ │ │ + blcc 0x1e6c30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16cbd4 │ │ │ │ - b 0x169720 │ │ │ │ - b 0xfe169710 │ │ │ │ + b 0xfe16cb9c │ │ │ │ + b 0x1696e8 │ │ │ │ + b 0xfe1696d8 │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29d2c8 │ │ │ │ - blls 0x202b80 │ │ │ │ + blmi 0x29d290 │ │ │ │ + blls 0x202b48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr4, cr9, {7} │ │ │ │ - @ instruction: 0xffb0f1fe │ │ │ │ + @ instruction: 0xffacf1fe │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffd3c │ │ │ │ + bl 0xfebffd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156187,19 +156173,19 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ ldmne r2, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf8070852 │ │ │ │ @ instruction: 0xf00c2f01 │ │ │ │ @ instruction: 0xf10c0201 │ │ │ │ @ instruction: 0xf9160c01 │ │ │ │ - bcs 0xb879c │ │ │ │ + bcs 0xb8764 │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc1a9b │ │ │ │ - b 0x146c7e8 │ │ │ │ + b 0x146c7b0 │ │ │ │ @ instruction: 0xf8070353 │ │ │ │ bicsle r3, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -156209,18 +156195,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febdf5 │ │ │ │ - svclt 0x0000ff51 │ │ │ │ + svclt 0x0000ff4d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffdfc │ │ │ │ + bl 0xfebffdc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156230,54 +156216,54 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10f │ │ │ │ - bl 0x7db84c │ │ │ │ - b 0x146bc54 │ │ │ │ + bl 0x7db814 │ │ │ │ + b 0x146bc1c │ │ │ │ @ instruction: 0xf8270c5c │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ svccc 0x0002f936 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d0ef │ │ │ │ tstcc r2, r4, lsl #24 │ │ │ │ movweq lr, #52147 @ 0xcbb3 │ │ │ │ - b 0x147348c │ │ │ │ + b 0x1473454 │ │ │ │ @ instruction: 0xf8270353 │ │ │ │ bicsle r3, ip, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x970d60 │ │ │ │ - b 0x1298a4 │ │ │ │ - b 0x11694a4 │ │ │ │ + b 0x970d28 │ │ │ │ + b 0x12986c │ │ │ │ + b 0x116946c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febd89 │ │ │ │ - svclt 0x0000fee5 │ │ │ │ + svclt 0x0000fee1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa740 │ │ │ │ + blmi 0xdfa708 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ ldc2 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -156285,52 +156271,52 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x14a0db8 │ │ │ │ - bl 0x8474b4 │ │ │ │ - bl 0x12e9d38 │ │ │ │ + b 0x14a0d80 │ │ │ │ + bl 0x84747c │ │ │ │ + bl 0x12e9d00 │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e6e40 │ │ │ │ + blmi 0x1e6e08 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eorls pc, r6, r1, asr r8 @ │ │ │ │ vfmsvc.f32 s29, s8, s30 │ │ │ │ streq lr, [r9], #-2996 @ 0xfffff44c │ │ │ │ vfmsvc.f64 d30, d9, d30 │ │ │ │ - b 0x1474568 │ │ │ │ - b 0x11a9eac │ │ │ │ + b 0x1474530 │ │ │ │ + b 0x11a9e74 │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6eec │ │ │ │ + blcc 0x1e6eb4 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16ce58 │ │ │ │ - b 0x1699a4 │ │ │ │ - b 0xfe169994 │ │ │ │ + b 0xfe16ce20 │ │ │ │ + b 0x16996c │ │ │ │ + b 0xfe16995c │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29d54c │ │ │ │ - blls 0x202e04 │ │ │ │ + blmi 0x29d514 │ │ │ │ + blls 0x202dcc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [r2, #-996] @ 0xfffffc1c │ │ │ │ - mcr2 1, 3, pc, cr14, cr14, {7} @ │ │ │ │ + mcr2 1, 3, pc, cr10, cr14, {7} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @@ -156338,23 +156324,23 @@ │ │ │ │ stc2l 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ - blx 0xfe16bdf6 │ │ │ │ + blx 0xfe16bdbe │ │ │ │ ldmibeq fp, {r1, r9, ip, sp}^ │ │ │ │ movtvs lr, #10819 @ 0x2a43 │ │ │ │ stmibeq r0, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibne r2!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0004b2db │ │ │ │ cmncs pc, #164, 12 @ 0xa400000 │ │ │ │ andvc fp, fp, r4, lsl #2 │ │ │ │ - b 0x1275218 │ │ │ │ + b 0x12751e0 │ │ │ │ vabdl.u8 q8, d0, d12 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r1, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ @@ -156363,22 +156349,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf93c2200 │ │ │ │ @ instruction: 0xf04f7f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - blx 0xfe178a7a │ │ │ │ - bleq 0xff776a90 │ │ │ │ + blx 0xfe178a42 │ │ │ │ + bleq 0xff776a58 │ │ │ │ movtmi lr, #31299 @ 0x7a43 │ │ │ │ stmdbmi r0, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ stmibcc r7!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf000bf0c │ │ │ │ addslt r0, pc, #65536 @ 0x10000 │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @@ -156400,181 +156386,181 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ ldc2 7, cr15, [lr], #996 @ 0x3e4 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a41f33 │ │ │ │ @ instruction: 0xf1040e04 │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ strtmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8532600 │ │ │ │ - blx 0xfe1bcb1e │ │ │ │ - b 0x1499f40 │ │ │ │ - b 0x13c8284 │ │ │ │ + blx 0xfe1bcae6 │ │ │ │ + b 0x1499f08 │ │ │ │ + b 0x13c824c │ │ │ │ strbne r0, [r4, r4, asr #24]! │ │ │ │ svclt 0x0008454c │ │ │ │ sbclt r4, r4, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r5, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorsmi pc, r4, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x3ba508 │ │ │ │ - b 0xfe1a9f54 │ │ │ │ + b 0x3ba4d0 │ │ │ │ + b 0xfe1a9f1c │ │ │ │ andvs r0, ip, r6, lsl #8 │ │ │ │ @ instruction: 0xb115d1da │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - bleq 0x4e5390 │ │ │ │ + bleq 0x4e5358 │ │ │ │ andls r3, r3, r1, lsl #26 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #14 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9152640 │ │ │ │ ldrtmi sl, [r2], -r1, lsl #30 │ │ │ │ svcls 0x0001f91e │ │ │ │ @ instruction: 0xf000463b │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - blx 0xff32bfa6 │ │ │ │ + blx 0xff32bf6e │ │ │ │ ldrmi r2, [r1], r9, lsl #7 │ │ │ │ stmib sp, {r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldmibeq r2, {r9, fp, ip, pc}^ │ │ │ │ - b 0x114fbb8 │ │ │ │ + b 0x114fb80 │ │ │ │ @ instruction: 0xf1a26243 │ │ │ │ - b 0x16eb5bc │ │ │ │ + b 0x16eb584 │ │ │ │ sbcslt r1, r2, #3719168 @ 0x38c000 │ │ │ │ strtmi fp, [r4], r4, lsl #30 │ │ │ │ tstlt r4, pc, ror r2 │ │ │ │ tstcc r1, sl │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, sl, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - bls 0x19cfec │ │ │ │ + bls 0x19cfb4 │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bbf1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - blpl 0xff8e6938 │ │ │ │ - bleq 0xda5b14 │ │ │ │ + blpl 0xfe8e6900 │ │ │ │ + bleq 0xda5adc │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ stc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff2f2842 │ │ │ │ + blx 0xff2f280a │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff54b44c │ │ │ │ - b 0x114fc54 │ │ │ │ - blx 0x879960 │ │ │ │ + bleq 0xff54b414 │ │ │ │ + b 0x114fc1c │ │ │ │ + blx 0x879928 │ │ │ │ @ instruction: 0xf5a2f882 │ │ │ │ - b 0x153985c │ │ │ │ + b 0x1539824 │ │ │ │ sbclt r3, r2, #805306382 @ 0x3000000e │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470601 │ │ │ │ teqmi r7, #16711680 @ 0xff0000 │ │ │ │ eorscs pc, r2, fp, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x97a7cc │ │ │ │ - b 0x2a9c88 │ │ │ │ - b 0x116b08c │ │ │ │ + b 0x97a794 │ │ │ │ + b 0x2a9c50 │ │ │ │ + b 0x116b054 │ │ │ │ @ instruction: 0xf8a10808 │ │ │ │ bicsle r8, r1, r0 │ │ │ │ - bls 0x19550c │ │ │ │ + bls 0x1954d4 │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bb99 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ - bpl 0xff8e69e8 │ │ │ │ - beq 0xda5bc4 │ │ │ │ + bpl 0xfe8e69b0 │ │ │ │ + beq 0xda5b8c │ │ │ │ strcs r9, [r0, -r1] │ │ │ │ - blx 0xff3670b2 │ │ │ │ + blx 0xff36707a │ │ │ │ stmibmi r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x00331f21 │ │ │ │ @ instruction: 0xf1051f2c │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ @ instruction: 0xf8544b00 │ │ │ │ @ instruction: 0xf04f5f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbmi r6, [r6], r4, lsl #30 │ │ │ │ - blx 0xff23ac22 │ │ │ │ + blx 0xff23abea │ │ │ │ sbclt ip, r6, #5, 28 @ 0x50 │ │ │ │ ldrbvc lr, [ip, #2639] @ 0xa4f │ │ │ │ eorsgt pc, r6, sl, asr r8 @ │ │ │ │ strbeq lr, [lr, #-2629] @ 0xfffff5bb │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845c6 │ │ │ │ @ instruction: 0xf851455d │ │ │ │ svclt 0x00046f04 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x12792f0 │ │ │ │ - b 0x1ead40 │ │ │ │ + b 0x12792b8 │ │ │ │ + b 0x1ead08 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ rsbsmi r1, r5, pc │ │ │ │ mulvs sp, r4, r2 │ │ │ │ @ instruction: 0xb11fd1d7 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x12e7128 │ │ │ │ + bllt 0x12e70f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0xfe0e7146 │ │ │ │ + blx 0xfe0e710e │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ @ instruction: 0xf1043d01 │ │ │ │ @ instruction: 0xf1013eff │ │ │ │ ssatmi r0, #25, r0, lsl #18 │ │ │ │ svccs 0x0001f81e │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svccc 0x0001f815 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x12af3f0 │ │ │ │ + bl 0x12af3b8 │ │ │ │ @ instruction: 0xf5b30208 │ │ │ │ @ instruction: 0xf1727f80 │ │ │ │ sbcslt r0, fp, #0, 4 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ strdlt r2, [r4, -pc] │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ @@ -156587,36 +156573,36 @@ │ │ │ │ svclt 0x0000bb0d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0x11e71be │ │ │ │ + blx 0x11e7186 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf1a72500 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ stccc 8, cr0, [r2], {51} @ 0x33 │ │ │ │ strtmi r3, [sl], -lr, lsl #14 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f834 │ │ │ │ - beq 0xe533c │ │ │ │ + beq 0xe5304 │ │ │ │ @ instruction: 0xf858185b │ │ │ │ - bl 0x114d2ec │ │ │ │ + bl 0x114d2b4 │ │ │ │ @ instruction: 0xf5b30102 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf83c0100 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b29b │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x906220 │ │ │ │ - b 0x16964c │ │ │ │ - b 0x11e9e50 │ │ │ │ + b 0x9061e8 │ │ │ │ + b 0x169614 │ │ │ │ + b 0x11e9e18 │ │ │ │ movwmi r0, #46346 @ 0xb50a │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4577 │ │ │ │ bicsle r3, r9, r0 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -156624,34 +156610,34 @@ │ │ │ │ svclt 0x0000bac3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ - blx 0xfff67250 │ │ │ │ + blx 0xfff67218 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ @ instruction: 0xf1a41f3b │ │ │ │ @ instruction: 0xf64a0c04 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ strtmi r0, [lr], ip, lsl #4 │ │ │ │ svchi 0x0004f85c │ │ │ │ - beq 0xe53c8 │ │ │ │ + beq 0xe5390 │ │ │ │ svcmi 0x0004f853 │ │ │ │ streq lr, [r8], #-2836 @ 0xfffff4ec │ │ │ │ stmdaeq lr, {r1, r2, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x18766a4 │ │ │ │ + blx 0x187666c │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x1210ec0 │ │ │ │ + b 0x1210e88 │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ - b 0xfe2ed2f4 │ │ │ │ + b 0xfe2ed2bc │ │ │ │ strbmi r0, [r2, #-1028]! @ 0xfffffbfc │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, fp, ip │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -156661,26 +156647,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfece72e4 │ │ │ │ + blx 0xfece72ac │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9160401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x72c31c │ │ │ │ - b 0x1469b2c │ │ │ │ - bl 0x11862b0 │ │ │ │ - bcs 0xfe0c62d0 │ │ │ │ - beq 0xe58f8 │ │ │ │ + bl 0x72c2e4 │ │ │ │ + b 0x1469af4 │ │ │ │ + bl 0x1186278 │ │ │ │ + bcs 0xfe0c6298 │ │ │ │ + beq 0xe58c0 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156697,60 +156683,60 @@ │ │ │ │ svclt 0x0000ba31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x1ae7374 │ │ │ │ + blx 0x1ae733c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x9894b8 │ │ │ │ - b 0x129ff8 │ │ │ │ - b 0x1129bfc │ │ │ │ + b 0x989480 │ │ │ │ + b 0x129fc0 │ │ │ │ + b 0x1129bc4 │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0x710ff8 │ │ │ │ - b 0x1469c00 │ │ │ │ - bl 0x1186384 │ │ │ │ + bl 0x710fc0 │ │ │ │ + b 0x1469bc8 │ │ │ │ + bl 0x118634c │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4eb804 │ │ │ │ + blle 0xff4eb7cc │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x567420 │ │ │ │ + blx 0x5673e8 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - vqrdmlah.s d21, d16, d0[4] │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156760,17 +156746,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x125109c │ │ │ │ + b 0x1251064 │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad4d0 │ │ │ │ + b 0xfe1ad498 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -156789,15 +156775,15 @@ │ │ │ │ @ instruction: 0xf9bef7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf81e2700 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ @ instruction: 0xf8160c00 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ - bne 0xfe76a504 │ │ │ │ + bne 0xfe76a4cc │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ sbcslt r4, fp, #411041792 @ 0x18800000 │ │ │ │ @ instruction: 0x4663bfbc │ │ │ │ smlatblt r4, r4, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -156813,29 +156799,29 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf988f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x1879174 │ │ │ │ + blx 0x187913c │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf04f2f02 │ │ │ │ - bne 0xfe76b978 │ │ │ │ + bne 0xfe76b940 │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ svclt 0x00a8454a │ │ │ │ @ instruction: 0xf831b29a │ │ │ │ svclt 0x00bc3f02 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0x96b998 │ │ │ │ - b 0x12a1b8 │ │ │ │ + b 0x96b960 │ │ │ │ + b 0x12a180 │ │ │ │ tstmi r3, #8, 4 @ 0x80000000 │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ @ instruction: 0xb115d1dd │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ @@ -156845,33 +156831,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf944f7f9 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - vqrdmlah.s d21, d16, d0[4] │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff9cd210 │ │ │ │ + blne 0xff9cd1d8 │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ strcs fp, [r0], #-4028 @ 0xfffff044 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x1babac │ │ │ │ - b 0xfe1aa644 │ │ │ │ + b 0x1bab74 │ │ │ │ + b 0xfe1aa60c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1df │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -156884,19 +156870,19 @@ │ │ │ │ @ instruction: 0xf900f7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfed6c67c │ │ │ │ - b 0x1469ea8 │ │ │ │ - bl 0x1986610 │ │ │ │ - bcs 0xfe0c6630 │ │ │ │ - beq 0xe5c58 │ │ │ │ + bl 0xfed6c644 │ │ │ │ + b 0x1469e70 │ │ │ │ + bl 0x19865d8 │ │ │ │ + bcs 0xfe0c65f8 │ │ │ │ + beq 0xe5c20 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156917,40 +156903,40 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8b8f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x989818 │ │ │ │ - b 0x12a358 │ │ │ │ - b 0x1129f5c │ │ │ │ + b 0x9897e0 │ │ │ │ + b 0x12a320 │ │ │ │ + b 0x1129f24 │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0xfed91358 │ │ │ │ - b 0x1469f78 │ │ │ │ - bl 0x19866e4 │ │ │ │ + bl 0xfed91320 │ │ │ │ + b 0x1469f40 │ │ │ │ + bl 0x19866ac │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4ebb64 │ │ │ │ + blle 0xff4ebb2c │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -156958,15 +156944,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf862f7f9 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - vqrdmlah.s d21, d16, d0[4] │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156976,68 +156962,68 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x12513fc │ │ │ │ + b 0x12513c4 │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad830 │ │ │ │ + b 0xfe1ad7f8 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf000bfdd │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [pc, r0, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec00a2c │ │ │ │ + bl 0xfec009f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf106f811 │ │ │ │ @ instruction: 0xf1053eff │ │ │ │ @ instruction: 0x46393cff │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf91c2500 │ │ │ │ @ instruction: 0xf91e3f01 │ │ │ │ - ldclne 15, cr2, [pc, #4] @ 0xa985c │ │ │ │ + ldclne 15, cr2, [pc, #4] @ 0xa9824 │ │ │ │ bfine sp, r7, (invalid: 20:19) │ │ │ │ streq pc, [r1, -r0] │ │ │ │ sbcslt r2, fp, #0, 4 │ │ │ │ andvc fp, fp, r7, lsl #2 │ │ │ │ tstcc r1, sl, lsr #6 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #5 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f840f8 │ │ │ │ - blcs 0xd9720 │ │ │ │ - blcs 0x2a04e0 │ │ │ │ - blx 0x1608fc │ │ │ │ + blcs 0xd96e8 │ │ │ │ + blcs 0x2a04a8 │ │ │ │ + blx 0x1608c4 │ │ │ │ subslt pc, pc, #201326592 @ 0xc000000 │ │ │ │ svclt 0x000242bb │ │ │ │ andcs fp, r0, #-1342177267 @ 0xb000000d │ │ │ │ streq pc, [r1, -r0] │ │ │ │ bicsmi sp, r3, #222 @ 0xde │ │ │ │ andeq pc, r1, #0 │ │ │ │ svceq 0x00db4617 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ @ instruction: 0xe7d5b2db │ │ │ │ @ instruction: 0xf000425b │ │ │ │ - blx 0x112b4c4 │ │ │ │ + blx 0x112b48c │ │ │ │ andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xe7cdb2db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf0004613 │ │ │ │ strb r0, [r7, r1, lsl #14] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157046,35 +157032,35 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04fffb7 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14920 @ 0x3a48 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf85745b6 │ │ │ │ - b 0x94da10 │ │ │ │ - b 0xea554 │ │ │ │ - b 0x1169d58 │ │ │ │ + b 0x94d9d8 │ │ │ │ + b 0xea51c │ │ │ │ + b 0x1169d20 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r4, r0 │ │ │ │ svccs 0x0002f915 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff112 │ │ │ │ - bcs 0xe08c8 │ │ │ │ - bcs 0x4a0594 │ │ │ │ - blx 0x1a09a8 │ │ │ │ + bcs 0xe0890 │ │ │ │ + bcs 0x4a055c │ │ │ │ + blx 0x1a0970 │ │ │ │ andslt pc, r1, #536870912 @ 0x20000000 │ │ │ │ svclt 0x0004428a │ │ │ │ movwcs fp, #657 @ 0x291 │ │ │ │ bicsmi sp, fp, #214 @ 0xd6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -157093,42 +157079,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xff54f7f8 │ │ │ │ @ instruction: 0xf64a1f3b │ │ │ │ - vqrdmlah.s d21, d16, d0[4] │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ svcne 0x00290e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf9135f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ strcs r1, [r0, #-2028] @ 0xfffff814 │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xbed5e8 │ │ │ │ + blle 0xbed5b0 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x220ab0 │ │ │ │ - blx 0x11e6a14 │ │ │ │ + blx 0x220a78 │ │ │ │ + blx 0x11e69dc │ │ │ │ strbmi pc, [r5, #-2056] @ 0xfffff7f8 @ │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ mvnmi sp, #5 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x186ae10 │ │ │ │ + blx 0x186add8 │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi sp, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorspl pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1bafb0 │ │ │ │ - b 0xfe1aaa40 │ │ │ │ + b 0x1baf78 │ │ │ │ + b 0xfe1aaa08 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ tstlt r7, sp, asr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr8, cr8, {7} @ │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -157140,23 +157126,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f83d01 │ │ │ │ @ instruction: 0x4639fef5 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa9a94 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa9a5c │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svccc 0x0001f915 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0x9b11f4 │ │ │ │ + blle 0x9b11bc │ │ │ │ mulcs r0, ip, r8 │ │ │ │ - blle 0xa34694 │ │ │ │ + blle 0xa3465c │ │ │ │ @ instruction: 0xdc2d2b07 │ │ │ │ - bcs 0x79d04 │ │ │ │ + bcs 0x79ccc │ │ │ │ sbcslt fp, r3, #632 @ 0x278 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xf000d903 │ │ │ │ mvnscs r0, #16777216 @ 0x1000000 │ │ │ │ smlatblt r4, r6, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ @@ -157184,43 +157170,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 5, pc, cr0, cr8, {7} @ │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a1ea9 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ eor r2, r3, r0, lsl #4 │ │ │ │ - blcs 0xcbb78 │ │ │ │ - blcs 0x4a07e4 │ │ │ │ + blcs 0xcbb40 │ │ │ │ + blcs 0x4a07ac │ │ │ │ addsmi sp, pc, lr, lsr #24 │ │ │ │ svccc 0x0080f5b7 │ │ │ │ - blx 0x89983c │ │ │ │ + blx 0x899804 │ │ │ │ strcs pc, [r0, -r7, lsl #19] │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0701 │ │ │ │ - blx 0x1888358 │ │ │ │ + blx 0x1888320 │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ teqmi sl, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642a9 │ │ │ │ - b 0x985c50 │ │ │ │ - b 0x2ea790 │ │ │ │ - b 0x116b794 │ │ │ │ + b 0x985c18 │ │ │ │ + b 0x2ea758 │ │ │ │ + b 0x116b75c │ │ │ │ @ instruction: 0xf8ac0307 │ │ │ │ andsle r3, r3, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5ed7c8 │ │ │ │ + ble 0xff5ed790 │ │ │ │ ldrtmi r2, [r9], r0, lsl #14 │ │ │ │ subsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ - blx 0x87379c │ │ │ │ + blx 0x873764 │ │ │ │ ldrb pc, [ip, r3, lsl #19] @ │ │ │ │ svccs 0x000046b9 │ │ │ │ @ instruction: 0xe7d8d1d5 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -157229,39 +157215,39 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mcr2 7, 2, pc, cr4, cr8, {7} @ │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbed878 │ │ │ │ + blle 0xbed840 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r0], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorle r4, lr, r4, ror #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xa9c20 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xa9be8 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1d9d28 │ │ │ │ - b 0x1aac5c │ │ │ │ - b 0xfe1aac70 │ │ │ │ + b 0xfe1d9cf0 │ │ │ │ + b 0x1aac24 │ │ │ │ + b 0xfe1aac38 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157277,23 +157263,23 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa9cb8 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa9c80 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svccs 0x0001f91e │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0xb31404 │ │ │ │ + blle 0xb313cc │ │ │ │ mulcc r0, ip, r9 │ │ │ │ - blle 0xb744c0 │ │ │ │ + blle 0xb74488 │ │ │ │ @ instruction: 0xdc352a07 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ adcsmi fp, sl, #1879048197 @ 0x70000005 │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ @@ -157309,15 +157295,15 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ andcs fp, r0, #6336 @ 0x18c0 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf00043d2 │ │ │ │ - blx 0x116ad24 │ │ │ │ + blx 0x116acec │ │ │ │ movwcs pc, #514 @ 0x202 @ │ │ │ │ streq pc, [r1, -r2] │ │ │ │ rsbeq lr, r2, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xe7dbb2d2 │ │ │ │ bicsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ ldrb r0, [r5, r1, lsl #8] │ │ │ │ @@ -157328,44 +157314,44 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04ffd83 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - blcs 0x4a1e0c │ │ │ │ - blx 0x120e68 │ │ │ │ + blcs 0x4a1dd4 │ │ │ │ + blx 0x120e30 │ │ │ │ andslt pc, sl, #201326592 @ 0xc000000 │ │ │ │ svclt 0x00044293 │ │ │ │ @ instruction: 0x2100b29b │ │ │ │ bicmi sp, fp, #6 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, fp, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ tsteq r1, r8, asr #20 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdaeq r1, {r0, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x92de94 │ │ │ │ - b 0x16a5b8 │ │ │ │ - b 0x116a9bc │ │ │ │ + b 0x92de5c │ │ │ │ + b 0x16a580 │ │ │ │ + b 0x116a984 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, fp, r0 │ │ │ │ svccc 0x0002f915 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ svceq 0x000ff113 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ - blle 0xff87b638 │ │ │ │ + blle 0xff87b600 │ │ │ │ @ instruction: 0x1000f9bc │ │ │ │ - ble 0xff3349dc │ │ │ │ - blx 0x10fad4c │ │ │ │ + ble 0xff3349a4 │ │ │ │ + blx 0x10fad14 │ │ │ │ tstpcs r0, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ bfi fp, fp, #5, #13 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ strb sp, [sp, r7, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -157378,24 +157364,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [sl, #-992] @ 0xfffffc20 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10e8f04 │ │ │ │ @ instruction: 0xf1180e04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x67b7e8 │ │ │ │ + blle 0x67b7b0 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8db2f │ │ │ │ ldcle 15, cr0, [r6], #-124 @ 0xffffff84 │ │ │ │ stc2 10, cr15, [r8], {4} @ │ │ │ │ @ instruction: 0xf808fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ @@ -157404,49 +157390,49 @@ │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2ab6a0 │ │ │ │ + b 0xfe2ab668 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, r8, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ - b 0x1c990e8 │ │ │ │ - blx 0x11abee8 │ │ │ │ + b 0x1c990b0 │ │ │ │ + blx 0x11abeb0 │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xa9f14 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xa9edc │ │ │ │ cdpeq 1, 1, cr15, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ ldmdavc r4, {r0, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blle 0x974b1c │ │ │ │ + blle 0x974ae4 │ │ │ │ @ instruction: 0xdc2c2b07 │ │ │ │ - ldclcs 0, cr4, [pc], #624 @ 0xaa194 │ │ │ │ + ldclcs 0, cr4, [pc], #624 @ 0xaa15c │ │ │ │ rsclt fp, r3, #632 @ 0x278 │ │ │ │ @ instruction: 0xf0002700 │ │ │ │ stmdble r3, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0x462f23ff │ │ │ │ andvc fp, fp, r5, lsl #2 │ │ │ │ teqmi lr, #1073741824 @ 0x40000000 │ │ │ │ @@ -157458,15 +157444,15 @@ │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ smladxcs r0, sp, ip, fp │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xe7e9463b │ │ │ │ @ instruction: 0x270043db │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xf00440dc │ │ │ │ - bl 0x16ab78 │ │ │ │ + bl 0x16ab40 │ │ │ │ sbcslt r0, fp, #84, 6 @ 0x50000001 │ │ │ │ stccs 7, cr14, [r0], {222} @ 0xde │ │ │ │ @ instruction: 0x4627d1d8 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ ldrb r4, [r7, r3, lsr #12] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157474,90 +157460,90 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mrrc2 7, 15, pc, lr, cr8 @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf64a1eb1 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ eor r2, r3, r0, lsl #10 │ │ │ │ - blcs 0xcbfe8 │ │ │ │ - blcs 0x4a0c68 │ │ │ │ + blcs 0xcbfb0 │ │ │ │ + blcs 0x4a0c30 │ │ │ │ addsmi sp, sl, r1, lsr ip │ │ │ │ svccc 0x0080f5b2 │ │ │ │ - blx 0x899cc0 │ │ │ │ + blx 0x899c88 │ │ │ │ andcs pc, r0, #2129920 @ 0x208000 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x18887dc │ │ │ │ + blx 0x18887a4 │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ tstmi r5, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x9720d4 │ │ │ │ - b 0x2eac00 │ │ │ │ - b 0x116a804 │ │ │ │ + b 0x97209c │ │ │ │ + b 0x2eabc8 │ │ │ │ + b 0x116a7cc │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r6, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5edc50 │ │ │ │ + ble 0xff5edc18 │ │ │ │ ldrmi r2, [r1], r0, lsl #4 │ │ │ │ bicsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ @ instruction: 0xf00240da │ │ │ │ - bl 0x2ec424 │ │ │ │ + bl 0x2ec3ec │ │ │ │ andcs r0, r0, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ @ instruction: 0x4691e7d9 │ │ │ │ bicsle r2, r2, r0, lsl #20 │ │ │ │ @ instruction: 0xb115e7d5 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff2e8024 │ │ │ │ + bllt 0xff2e7fec │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbedd04 │ │ │ │ + blle 0xbedccc │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r4], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorsle r4, r2, r4, ror #10 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xaa0a8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xaa070 @ │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1da1b0 │ │ │ │ - b 0x1ab0e4 │ │ │ │ - b 0xfe1ab0f8 │ │ │ │ + b 0xfe1da178 │ │ │ │ + b 0x1ab0ac │ │ │ │ + b 0xfe1ab0c0 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1f680c0 │ │ │ │ + bllt 0x1f68088 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrb r4, [pc, r4, asr #12] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [ip], {36} @ 0x24 @ │ │ │ │ streq pc, [r1], #-12 │ │ │ │ ldrbeq lr, [ip], #-2820 @ 0xfffff4fc │ │ │ │ @@ -157567,48 +157553,48 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7cc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [fp], r5, lsl #1 │ │ │ │ - blcc 0xa6554 │ │ │ │ + blcc 0xa651c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7f8461e │ │ │ │ @ instruction: 0xf8cdfb95 │ │ │ │ strbmi r9, [r4], ip │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00c4500 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf997d139 │ │ │ │ @ instruction: 0xf0002001 │ │ │ │ @ instruction: 0xf9960e01 │ │ │ │ @ instruction: 0xf9973001 │ │ │ │ @ instruction: 0xf996b000 │ │ │ │ - blx 0xfe152166 │ │ │ │ + blx 0xfe15212e │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff372d72 │ │ │ │ + blx 0xff372d3a │ │ │ │ ldmne r4, {r1, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf5b4415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ @ instruction: 0xf3c40b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ - ble 0x2ecb88 │ │ │ │ + ble 0x2ecb50 │ │ │ │ svcmi 0x0000f514 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r1], -r0, lsl #21 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf809d001 │ │ │ │ - b 0x12d21dc │ │ │ │ + b 0x12d21a4 │ │ │ │ vmlal.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf00c004f │ │ │ │ strcc r0, [r1, -r1, lsl #2] │ │ │ │ @ instruction: 0xf10c3601 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ vmla.i , q8, d1[1] │ │ │ │ strcc r0, [r1, -pc, asr #32] │ │ │ │ @@ -157616,62 +157602,62 @@ │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xffde81cc │ │ │ │ + blt 0xffde8194 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ strbmi pc, [r1], -fp, lsr #22 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r1, r2, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xada2c │ │ │ │ + blcs 0xad9f4 │ │ │ │ @ instruction: 0xf9b6d13f │ │ │ │ ldrmi sl, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b1 │ │ │ │ - blx 0xfe34c30a │ │ │ │ + blx 0xfe34c2d2 │ │ │ │ @ instruction: 0xf8b13202 │ │ │ │ stmib sp, {sp, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b2e4a │ │ │ │ - bl 0x533074 │ │ │ │ + blx 0xff1b2e12 │ │ │ │ + bl 0x53303c │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x2c6e64 │ │ │ │ + ble 0x2c6e2c │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x12baa7c │ │ │ │ - blx 0x186c2b0 │ │ │ │ + b 0x12baa44 │ │ │ │ + blx 0x186c278 │ │ │ │ ldmdahi fp!, {r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xadaac │ │ │ │ + blcs 0xada74 │ │ │ │ vshr.u64 d29, d31, #64 │ │ │ │ strcc r0, [r2, -pc, lsl #1] │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ svceq 0x0008f1be │ │ │ │ @ instruction: 0xf1b8d1b1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -157681,16 +157667,16 @@ │ │ │ │ svclt 0x0000ba81 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blpl 0xff8e7c18 │ │ │ │ - bleq 0xda6df4 │ │ │ │ + blpl 0xfe8e7be0 │ │ │ │ + bleq 0xda6dbc │ │ │ │ @ instruction: 0xf7f89001 │ │ │ │ @ instruction: 0x4632fab3 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ @@ -157699,46 +157685,46 @@ │ │ │ │ ldmdavs pc, {r0, r2, r4, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0xac07fb85 │ │ │ │ stmdbeq sl, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb58 │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bl 0x71e7e8 │ │ │ │ - bl 0x17ac760 │ │ │ │ + bl 0x71e7b0 │ │ │ │ + bl 0x17ac728 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, lr, fp, asr r8 @ │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ - blgt 0x1e847c │ │ │ │ + blgt 0x1e8444 │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ sbcle r0, r7, r0, lsl #30 │ │ │ │ andle r2, ip, r4, lsl #24 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ ldr r3, [r9, r4, lsl #6]! │ │ │ │ stmiavc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 1, cr15, [r0], {8} │ │ │ │ @ instruction: 0xb11ee7d6 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x4e8394 │ │ │ │ + blt 0x4e835c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ umulllt r4, r5, r9, r6 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ @@ -157750,36 +157736,36 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe6540 │ │ │ │ + beq 0xe6508 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe15641a │ │ │ │ - blls 0xfb828 │ │ │ │ + blx 0xfe1563e2 │ │ │ │ + blls 0xfb7f0 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464319ff │ │ │ │ @ instruction: 0xf5b7415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ vsubl.u8 q8, d7, d0 │ │ │ │ svclt 0x00a42b07 │ │ │ │ @ instruction: 0xf04f468a │ │ │ │ - ble 0x2ed23c │ │ │ │ + ble 0x2ed204 │ │ │ │ svcmi 0x0000f517 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], r0, lsl #23 │ │ │ │ - blls 0x15689c │ │ │ │ + blls 0x156864 │ │ │ │ andlt pc, ip, r3, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1bc0e01 │ │ │ │ @ instruction: 0xd1b60f10 │ │ │ │ @@ -157797,54 +157783,54 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f84680 │ │ │ │ @ instruction: 0xf1a7f9d9 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ @ instruction: 0xf64a46bc │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ smladxls r1, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0xe6624 │ │ │ │ + bleq 0xe65ec │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa000f8be │ │ │ │ - blx 0xfe14c632 │ │ │ │ + blx 0xfe14c5fa │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27bdaa │ │ │ │ - bl 0x533328 │ │ │ │ + blx 0xff27bd72 │ │ │ │ + bl 0x5332f0 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ - ble 0x2c7118 │ │ │ │ + ble 0x2c70e0 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0b01 │ │ │ │ - blx 0x187ad30 │ │ │ │ - blls 0x128f34 │ │ │ │ + blx 0x187acf8 │ │ │ │ + blls 0x128efc │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x1176944 │ │ │ │ + b 0x117690c │ │ │ │ movwls r0, #4875 @ 0x130b │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e8833 │ │ │ │ - b 0x12dd58 │ │ │ │ + b 0x12dd20 │ │ │ │ @ instruction: 0xf1bc020a │ │ │ │ - b 0x96e178 │ │ │ │ - b 0x116b184 │ │ │ │ + b 0x96e140 │ │ │ │ + b 0x116b14c │ │ │ │ @ instruction: 0xf8260302 │ │ │ │ @ instruction: 0xd1af3b02 │ │ │ │ tstlt r7, r1, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f84ff0 │ │ │ │ @@ -157853,29 +157839,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [sp], -r3, lsl #13 │ │ │ │ @ instruction: 0xf964f7f8 │ │ │ │ smladxcs r0, sl, pc, r1 @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi r1, [lr], r3, lsr #30 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs ip, {r0, r4, r6, fp, sp, lr} │ │ │ │ - blx 0xfe104742 │ │ │ │ + blx 0xfe10470a │ │ │ │ ldmdavs r1, {r2, r8, fp, lr} │ │ │ │ @ instruction: 0xac06fb81 │ │ │ │ - bl 0x5b29d4 │ │ │ │ - bl 0x16eb600 │ │ │ │ + bl 0x5b299c │ │ │ │ + bl 0x16eb5c8 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #2 │ │ │ │ stmdbne r4!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ streq lr, [ip], #-2908 @ 0xfffff4a4 │ │ │ │ tstcs r1, r8, ror #30 │ │ │ │ ldmiblt r9!, {r0, r5, r7, r9, sl, lr} │ │ │ │ sbclt r4, r1, #1006632960 @ 0x3c000000 │ │ │ │ @@ -157913,32 +157899,32 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ mulcs r1, r7, r9 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ mulcc r1, r6, r9 │ │ │ │ mulmi r0, r7, r9 │ │ │ │ @ instruction: 0xf9969403 │ │ │ │ - blx 0xfe156692 │ │ │ │ + blx 0xfe15665a │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ - blls 0x176e98 │ │ │ │ + blls 0x176e60 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi pc, [fp, #3011] @ 0xbc3 │ │ │ │ - bl 0x11f0b2c │ │ │ │ + bl 0x11f0af4 │ │ │ │ addcc r0, r0, #335544320 @ 0x14000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ - blcs 0x2a75c0 │ │ │ │ + blcs 0x2a7588 │ │ │ │ strbtmi fp, [r1], -r4, lsr #31 │ │ │ │ - bleq 0x20a67fc │ │ │ │ + bleq 0x20a67c4 │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - bleq 0xfe0e6810 │ │ │ │ + bleq 0xfe0e67d8 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, lr, sl, lsl #16 │ │ │ │ stmdbeq r1, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ strcc r3, [r1], -r1, lsl #14 │ │ │ │ @@ -157958,34 +157944,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ strmi r0, [r8], r0, lsl #18 │ │ │ │ ldrmi r4, [r7], -r3, lsl #13 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - vmull.s , d16, d0[4] │ │ │ │ + vmlsl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7f80a33 │ │ │ │ strbmi pc, [r9], -fp, lsl #17 @ │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xb6b5c │ │ │ │ + blcs 0xb6b24 │ │ │ │ @ instruction: 0xf9b7d142 │ │ │ │ ldrmi lr, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ - blx 0xfe44c85a │ │ │ │ + blx 0xfe44c822 │ │ │ │ @ instruction: 0xf8b63202 │ │ │ │ stmib sp, {sp, lr, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b337a │ │ │ │ + blx 0xff1b3342 │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146b790 │ │ │ │ + b 0x146b758 │ │ │ │ svclt 0x00a4421e │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @@ -158017,15 +158003,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf81ef7f8 │ │ │ │ strcs r4, [r0, #-1579] @ 0xfffff9d5 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf00e46ae │ │ │ │ @ instruction: 0xf10e0701 │ │ │ │ svccs 0x00000e01 │ │ │ │ ldmdavs ip, {r1, r6, r8, ip, lr, pc} │ │ │ │ ldmdavs r7, {r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ stmdals r4, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -158052,23 +158038,23 @@ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ ldrdgt pc, [r0], -r1 │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ - blvc 0x1e89c0 │ │ │ │ + blvc 0x1e8988 │ │ │ │ streq pc, [r1, -lr] │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ adcsle r2, ip, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ - b 0x14a4790 │ │ │ │ + b 0x14a4758 │ │ │ │ @ instruction: 0xf00078e8 │ │ │ │ @ instruction: 0xf1080c01 │ │ │ │ ldrb r4, [r5, r0, lsl #14] │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f74ff8 │ │ │ │ @@ -158088,40 +158074,40 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe6a88 │ │ │ │ + beq 0xe6a50 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe156962 │ │ │ │ - blls 0xfbd70 │ │ │ │ + blx 0xfe15692a │ │ │ │ + blls 0xfbd38 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12b1158 │ │ │ │ + bl 0x12b1120 │ │ │ │ addcc r0, r0, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ - blcs 0x2a788c │ │ │ │ + blcs 0x2a7854 │ │ │ │ strmi fp, [sl], r4, lsr #31 │ │ │ │ - bleq 0x20a6ac8 │ │ │ │ + bleq 0x20a6a90 │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - bleq 0xfe0e6adc │ │ │ │ + bleq 0xfe0e6aa4 │ │ │ │ tstlt r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8039b02 │ │ │ │ @ instruction: 0xf10cb00c │ │ │ │ - b 0x12ed9b4 │ │ │ │ + b 0x12ed97c │ │ │ │ @ instruction: 0xf3c0090a │ │ │ │ strcc r0, [r1], -pc, asr #32 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf8ddd1b3 │ │ │ │ @ instruction: 0xf1b9800c │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @@ -158137,59 +158123,59 @@ │ │ │ │ addlt r4, r5, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7ff31 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ @ instruction: 0xf64a46bc │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ smladxls r3, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - beq 0xe6b74 │ │ │ │ + beq 0xe6b3c │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xb000f8be │ │ │ │ - blx 0xfe14cb82 │ │ │ │ + blx 0xfe14cb4a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27c2fa │ │ │ │ + blx 0xff27c2c2 │ │ │ │ stmib sp, {r0, r1, r3, r7, r8, r9, sp}^ │ │ │ │ - blls 0xb3654 │ │ │ │ - blls 0xf0dc0 │ │ │ │ + blls 0xb361c │ │ │ │ + blls 0xf0d88 │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146c66c │ │ │ │ + b 0x146c634 │ │ │ │ svclt 0x00a4421b │ │ │ │ - beq 0x126a74 │ │ │ │ + beq 0x126a3c │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - beq 0x126a88 │ │ │ │ + beq 0x126a50 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10c9b03 │ │ │ │ tstcc r2, r1, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - blx 0xfe0e941c │ │ │ │ + blx 0xfe0e93e4 │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ ldmdahi r3!, {r0, r1, r2, r3, r7} │ │ │ │ svceq 0x0008f1bc │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ movweq lr, #43555 @ 0xaa23 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - blcc 0x168b58 │ │ │ │ + blcc 0x168b20 │ │ │ │ svcls 0x0003d1a8 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr14, cr7, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -158197,35 +158183,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ mrc2 7, 5, pc, cr6, cr7, {7} │ │ │ │ @ instruction: 0x26001f33 │ │ │ │ @ instruction: 0x46b61f3a │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs sp, {r0, r4, r6, fp, sp, lr} │ │ │ │ @ instruction: 0x9c05fb81 │ │ │ │ ldmdavs sp, {r0, r4, fp, sp, lr}^ │ │ │ │ stmdage r5, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x6f2f30 │ │ │ │ - bl 0x17acf5c │ │ │ │ + bl 0x6f2ef8 │ │ │ │ + bl 0x17acf24 │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ @ instruction: 0xf119bb71 │ │ │ │ @ instruction: 0xf15c4980 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - bl 0x719814 │ │ │ │ + bl 0x7197dc │ │ │ │ strmi r0, [sl], r9, lsl #18 │ │ │ │ tsteq ip, ip, asr fp │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strmi r0, [r8], r1, lsl #20 │ │ │ │ @ instruction: 0xf1ba46d4 │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ @@ -158256,31 +158242,31 @@ │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ ldrtmi pc, [r2], -r1, asr #28 @ │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xfef6e3f0 │ │ │ │ + bllt 0xfef6e3b8 │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x369a2c │ │ │ │ + bls 0x3699f4 │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b0d38 │ │ │ │ + bl 0x13b0d00 │ │ │ │ @ instruction: 0xf5b10c0c │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f4633 │ │ │ │ - ble 0x2ed228 │ │ │ │ + ble 0x2ed1f0 │ │ │ │ svcmi 0x0000f511 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0601 │ │ │ │ ldrtmi r0, [r3], -r0, lsl #19 │ │ │ │ @ instruction: 0xf808b10e │ │ │ │ tstmi pc, #14 │ │ │ │ @@ -158301,51 +158287,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x369aec │ │ │ │ + bls 0x369ab4 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe72d8 │ │ │ │ + beq 0xe72a0 │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c94ec │ │ │ │ + ble 0x2c94b4 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187d104 │ │ │ │ + blx 0x187d0cc │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x168dc0 │ │ │ │ + blcc 0x168d88 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb7534 │ │ │ │ + blcs 0xb74fc │ │ │ │ vshr.u64 d29, d30, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158353,31 +158339,31 @@ │ │ │ │ svclt 0x0000bd41 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blpl 0xff8e8698 │ │ │ │ - bleq 0xda7874 │ │ │ │ + blpl 0xfe8e8660 │ │ │ │ + bleq 0xda783c │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fd73 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe204e16 │ │ │ │ + blx 0xfe204dde │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe204f1e │ │ │ │ - bl 0xfeed15c0 │ │ │ │ - bl 0x1bacdcc │ │ │ │ - bl 0x6addd4 │ │ │ │ - bl 0x17acdd0 │ │ │ │ + blx 0xfe204ee6 │ │ │ │ + bl 0xfeed1588 │ │ │ │ + bl 0x1bacd94 │ │ │ │ + bl 0x6add9c │ │ │ │ + bl 0x17acd98 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158388,15 +158374,15 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e8f00 │ │ │ │ + blhi 0x1e8ec8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {199} @ 0xc7 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b8 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ @@ -158423,20 +158409,20 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369cac │ │ │ │ + bls 0x369c74 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - beq 0xe7464 │ │ │ │ + beq 0xe742c │ │ │ │ stmdbcs r7, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strmi fp, [pc], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ svclt 0x00be32ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @@ -158460,151 +158446,151 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ stc2 7, cr15, [r8], #988 @ 0x3dc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ @ instruction: 0xf64a2600 │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369d7c │ │ │ │ + bls 0x369d44 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe7534 │ │ │ │ + beq 0xe74fc │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c9778 │ │ │ │ + ble 0x2c9740 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96ebcc │ │ │ │ - b 0x2ebbb8 │ │ │ │ - b 0x116d3bc │ │ │ │ + b 0x96eb94 │ │ │ │ + b 0x2ebb80 │ │ │ │ + b 0x116d384 │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1b23b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blpl 0xff8e8914 │ │ │ │ - bleq 0xda7af0 │ │ │ │ + blpl 0xfe8e88dc │ │ │ │ + bleq 0xda7ab8 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ tstpcs r0, r5, lsr ip @ p-variant is OBSOLETE │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2a9e40 │ │ │ │ + bls 0x2a9e08 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149f05c │ │ │ │ + b 0x149f024 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187d054 │ │ │ │ - b 0x112a258 │ │ │ │ + blx 0x187d01c │ │ │ │ + b 0x112a220 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2db15c │ │ │ │ + b 0xfe2db124 │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7bd │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe869074 │ │ │ │ + bllt 0xfe86903c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ @ instruction: 0x4632fbd3 │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xff56e8cc │ │ │ │ + bllt 0xff56e894 │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x369f08 │ │ │ │ + bls 0x369ed0 │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b1214 │ │ │ │ + bl 0x13b11dc │ │ │ │ orrcc r0, r0, ip, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ svcmi 0x0000f5b1 │ │ │ │ - beq 0xe76f0 │ │ │ │ + beq 0xe76b8 │ │ │ │ stmdbcs r7, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r3], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf511da09 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00be0c00 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstlt lr, r3, lsr r6 │ │ │ │ andls pc, lr, r8, lsl #16 │ │ │ │ vorr.i32 d20, #36608 @ 0x00008f00 │ │ │ │ @ instruction: 0xf00e004f │ │ │ │ strcc r0, [r1], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf10e3201 │ │ │ │ - blcs 0xae940 │ │ │ │ + blcs 0xae908 │ │ │ │ vmla.i , q8, d0[1] │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1be3201 │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158612,55 +158598,55 @@ │ │ │ │ svclt 0x0000bb3b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x1d6915a │ │ │ │ + blx 0x1d69122 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x369fd0 │ │ │ │ + bls 0x369f98 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe77c4 │ │ │ │ + beq 0xe778c │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c99d8 │ │ │ │ + ble 0x2c99a0 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187d5f0 │ │ │ │ + blx 0x187d5b8 │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x1692ac │ │ │ │ + blcc 0x169274 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb7a20 │ │ │ │ + blcs 0xb79e8 │ │ │ │ vshr.u64 d29, d26, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1ae2a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158668,33 +158654,33 @@ │ │ │ │ svclt 0x0000bacb │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blpl 0xff8e8b84 │ │ │ │ - bleq 0xda7d60 │ │ │ │ + blpl 0xfe8e8b4c │ │ │ │ + bleq 0xda7d28 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fafd │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe205302 │ │ │ │ + blx 0xfe2052ca │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe20540a │ │ │ │ - bl 0xfeed1aac │ │ │ │ - bl 0x1bad2b8 │ │ │ │ + blx 0xfe2053d2 │ │ │ │ + bl 0xfeed1a74 │ │ │ │ + bl 0x1bad280 │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6ae2a0 │ │ │ │ - bl 0x17ad2c4 │ │ │ │ + bl 0x6ae268 │ │ │ │ + bl 0x17ad28c │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158705,26 +158691,26 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e93f4 │ │ │ │ + blhi 0x1e93bc │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {195} @ 0xc3 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b4 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x17e92f8 │ │ │ │ + blt 0x17e92c0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @@ -158740,33 +158726,33 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x36a1a0 │ │ │ │ + bls 0x36a168 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ @ instruction: 0xf1423380 │ │ │ │ @ instruction: 0xf5b30200 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ vmlsl.u8 q8, d3, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ble 0x2ed9a0 │ │ │ │ + ble 0x2ed968 │ │ │ │ svcmi 0x0000f513 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [pc], -r0, lsl #19 │ │ │ │ @ instruction: 0xf805b109 │ │ │ │ @ instruction: 0xf10c900c │ │ │ │ - b 0x12ae3c8 │ │ │ │ + b 0x12ae390 │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf1b8d1b6 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -158775,119 +158761,119 @@ │ │ │ │ ldmiblt r4!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xbe93e4 │ │ │ │ + blx 0xbe93ac │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ @ instruction: 0xf64a2600 │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x36a274 │ │ │ │ + bls 0x36a23c │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ movwmi pc, #1299 @ 0x513 @ │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe7a34 │ │ │ │ + beq 0xe79fc │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c9c78 │ │ │ │ + ble 0x2c9c40 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96f0cc │ │ │ │ - b 0x2ec0b8 │ │ │ │ - b 0x116d8bc │ │ │ │ + b 0x96f094 │ │ │ │ + b 0x2ec080 │ │ │ │ + b 0x116d884 │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1ae3b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blpl 0xff8e8e14 │ │ │ │ - bleq 0xda7ff0 │ │ │ │ + blpl 0xfe8e8ddc │ │ │ │ + bleq 0xda7fb8 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x2100f9b5 │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2aa340 │ │ │ │ + bls 0x2aa308 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149f564 │ │ │ │ + b 0x149f52c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187d55c │ │ │ │ - b 0x112a760 │ │ │ │ + blx 0x187d524 │ │ │ │ + b 0x112a728 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2db664 │ │ │ │ + b 0xfe2db62c │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7b9 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdblt sl, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec027a8 │ │ │ │ + bl 0xfec02770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ @ instruction: 0x1e6af953 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @@ -158897,193 +158883,193 @@ │ │ │ │ stmibne r4!, {r2, r4, fp, ip, sp, lr}^ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8f7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec027f0 │ │ │ │ + bl 0xfec027b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f92f │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878e4c │ │ │ │ + blx 0x1878e14 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strtmi r0, [sl], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b71c │ │ │ │ - b 0x8ebe60 │ │ │ │ - b 0x112ba64 │ │ │ │ + b 0x15b6e4 │ │ │ │ + b 0x8ebe28 │ │ │ │ + b 0x112ba2c │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8c7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02850 │ │ │ │ + bl 0xfec02818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ @ instruction: 0xf64af8ff │ │ │ │ - vqrdmlah.s d21, d16, d0[4] │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186bea4 │ │ │ │ + blx 0x186be6c │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ ldrtmi r1, [r4], #-15 │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db77c │ │ │ │ - b 0x1ac6ac │ │ │ │ - b 0xfe1ac6c4 │ │ │ │ + b 0xfe1db744 │ │ │ │ + b 0x1ac674 │ │ │ │ + b 0xfe1ac68c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec028ac │ │ │ │ + bl 0xfec02874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ mcrne 8, 3, pc, cr10, cr1, {6} @ │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blne 0xff9c9728 │ │ │ │ + blne 0xff9c96f0 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b875 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec028f4 │ │ │ │ + bl 0xfec028bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f8ad │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878f50 │ │ │ │ + blx 0x1878f18 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ - blne 0x152b964 │ │ │ │ + blne 0x152b92c │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b820 │ │ │ │ - b 0x8ebf64 │ │ │ │ - b 0x112bb68 │ │ │ │ + b 0x15b7e8 │ │ │ │ + b 0x8ebf2c │ │ │ │ + b 0x112bb30 │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b845 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02954 │ │ │ │ + bl 0xfec0291c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ @ instruction: 0xf64af87d │ │ │ │ - vqrdmlah.s d21, d16, d0[4] │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186bfa8 │ │ │ │ + blx 0x186bf70 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - blne 0xfe9af7c4 │ │ │ │ + blne 0xfe9af78c │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db880 │ │ │ │ - b 0x1ac7b0 │ │ │ │ - b 0xfe1ac7c8 │ │ │ │ + b 0xfe1db848 │ │ │ │ + b 0x1ac778 │ │ │ │ + b 0xfe1ac790 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmdalt r6, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec029b0 │ │ │ │ + bl 0xfec02978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ cdpne 8, 6, cr15, cr10, cr15, {2} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blx 0x5c982e │ │ │ │ + blx 0x5c97f6 │ │ │ │ @ instruction: 0xf801f407 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00f2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec029f8 │ │ │ │ + bl 0xfec029c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f82b │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf833360e │ │ │ │ - blx 0x1877428 │ │ │ │ + blx 0x18773f0 │ │ │ │ @ instruction: 0xf83efc80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ vpadd.i8 d15, d5, d2 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02a58 │ │ │ │ + bl 0xfec02a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ @ instruction: 0xf64afffb │ │ │ │ - vqrdmlah.s d21, d16, d0[4] │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf853020c │ │ │ │ - blx 0x187f490 │ │ │ │ + blx 0x187f458 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ addsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, lr, asr r8 @ │ │ │ │ @ instruction: 0xf404fb06 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f640f8 │ │ │ │ svclt 0x0000bf93 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02ab8 │ │ │ │ + bl 0xfec02a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -fp, asr #31 │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159102,63 +159088,63 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6ffa5 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - bl 0x1271e6c │ │ │ │ + bl 0x1271e34 │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, pc}^ │ │ │ │ - b 0x117cfa4 │ │ │ │ - b 0xac8854 │ │ │ │ - b 0x16bd78 │ │ │ │ - b 0x116c57c │ │ │ │ + b 0x117cf6c │ │ │ │ + b 0xac881c │ │ │ │ + b 0x16bd40 │ │ │ │ + b 0x116c544 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000bf35 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xff6cf7f6 │ │ │ │ @ instruction: 0xf64a1f39 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ strbtvc lr, [r4], #2887 @ 0xb47 │ │ │ │ - b 0x147cf80 │ │ │ │ - b 0x13aeb2c │ │ │ │ - b 0xfe2cacd0 │ │ │ │ + b 0x147cf48 │ │ │ │ + b 0x13aeaf4 │ │ │ │ + b 0xfe2cac98 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1dbaac │ │ │ │ - b 0xfe1ac9fc │ │ │ │ + b 0x1dba74 │ │ │ │ + b 0xfe1ac9c4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr12, cr6, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02be4 │ │ │ │ + bl 0xfec02bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ qasxmi pc, r1, r5 @ │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159177,73 +159163,73 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b2ad │ │ │ │ strcs pc, [r0, -pc, lsl #30] │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcne 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf147195b │ │ │ │ @ instruction: 0xf8560900 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x117d040 │ │ │ │ - b 0x9089a0 │ │ │ │ - b 0x16bea0 │ │ │ │ - b 0x116c6a4 │ │ │ │ + b 0x117d008 │ │ │ │ + b 0x908968 │ │ │ │ + b 0x16be68 │ │ │ │ + b 0x116c66c │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be9f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ mrc2 7, 6, pc, cr6, cr6, {7} │ │ │ │ @ instruction: 0xf64a1f39 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ smladxcs r0, r3, r3, r0 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ streq pc, [r0], #-327 @ 0xfffffeb9 │ │ │ │ eorsls pc, r9, r3, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bd0b4 │ │ │ │ - b 0xfe2cae00 │ │ │ │ - b 0x1acb24 │ │ │ │ - b 0xfe1acb1c │ │ │ │ + b 0x13bd07c │ │ │ │ + b 0xfe2cadc8 │ │ │ │ + b 0x1acaec │ │ │ │ + b 0xfe1acae4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 3, pc, cr6, cr6, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02d10 │ │ │ │ + bl 0xfec02cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ @ instruction: 0x4621fe9f │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d504 │ │ │ │ - blne 0x777b38 │ │ │ │ + blne 0x777b00 │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f2 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 2, pc, cr2, cr6, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -159252,65 +159238,65 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6fe79 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x14728c4 │ │ │ │ + b 0x147288c │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ - bl 0x190fc84 │ │ │ │ + bl 0x190fc4c │ │ │ │ ldmdaeq fp, {r0, r1, r2, r8}^ │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ - b 0x117d204 │ │ │ │ - b 0x188ab4 │ │ │ │ - b 0x116c7d8 │ │ │ │ + b 0x117d1cc │ │ │ │ + b 0x188a7c │ │ │ │ + b 0x116c7a0 │ │ │ │ @ instruction: 0xf8ac0308 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be07 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 1, pc, cr14, cr6, {7} │ │ │ │ @ instruction: 0xf64a1f39 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f851 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r7], #-2921 @ 0xfffff497 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ - b 0xfe2bd1e8 │ │ │ │ + b 0xfe2bd1b0 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1dbd0c │ │ │ │ - b 0xfe1acc5c │ │ │ │ + b 0x1dbcd4 │ │ │ │ + b 0xfe1acc24 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [ip, #984] @ 0x3d8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02e44 │ │ │ │ + bl 0xfec02e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -r5, lsl #28 │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159328,55 +159314,55 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ stc2l 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ - blx 0x86d57c │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ + blx 0x86d544 │ │ │ │ strcc pc, [lr, #-3719] @ 0xfffff179 │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ - bl 0xfed6bf00 │ │ │ │ - bl 0x1aac900 │ │ │ │ + bl 0xfed6bec8 │ │ │ │ + bl 0x1aac8c8 │ │ │ │ @ instruction: 0xf8560808 │ │ │ │ ldmdaeq fp, {r0, r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x117d268 │ │ │ │ - b 0x948bf8 │ │ │ │ - b 0x16c4f8 │ │ │ │ - b 0x116c8fc │ │ │ │ + b 0x117d230 │ │ │ │ + b 0x948bc0 │ │ │ │ + b 0x16c4c0 │ │ │ │ + b 0x116c8c4 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [r2, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00231f39 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcvc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bc7a8 │ │ │ │ - b 0xfe28b068 │ │ │ │ - b 0x1acd78 │ │ │ │ - b 0xfe1acd6c │ │ │ │ + b 0x13bc770 │ │ │ │ + b 0xfe28b030 │ │ │ │ + b 0x1acd40 │ │ │ │ + b 0xfe1acd34 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -159393,15 +159379,15 @@ │ │ │ │ ldmdbne r2, {r9, sl, fp}^ │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stceq 1, cr15, [r0], {124} @ 0x7c │ │ │ │ svclt 0x00a4b2d2 │ │ │ │ rscscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x12781b4 │ │ │ │ + b 0x127817c │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r5, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ @@ -159411,30 +159397,30 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ ldc2 7, cr15, [sl, #-984]! @ 0xfffffc28 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strbmi r3, [r3], -lr, lsl #12 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ - beq 0xe7f48 │ │ │ │ + beq 0xe7f10 │ │ │ │ @ instruction: 0xf1481912 │ │ │ │ @ instruction: 0xf5b20100 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf8570100 │ │ │ │ @ instruction: 0xf83c9039 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b292 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x908a2c │ │ │ │ - b 0x12c258 │ │ │ │ + b 0x9089f4 │ │ │ │ + b 0x12c220 │ │ │ │ movwmi r0, #41481 @ 0xa209 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4576 │ │ │ │ bicsle r2, fp, r0 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -159445,30 +159431,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [r4], #984 @ 0x3d8 │ │ │ │ smladxcs r0, r9, pc, r1 @ │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c463b │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ stmdbne r4!, {r9, fp}^ │ │ │ │ stmdaeq r0, {r0, r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x18792a8 │ │ │ │ + blx 0x1879270 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x1193ac4 │ │ │ │ + b 0x1193a8c │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ - b 0xfe2efef8 │ │ │ │ + b 0xfe2efec0 │ │ │ │ ldrmi r0, [r4, #1028] @ 0x404 │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -159485,21 +159471,21 @@ │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0x56ef20 │ │ │ │ - bl 0x12ec75c │ │ │ │ - bcs 0xfe0c8eb4 │ │ │ │ - bleq 0xe84f8 │ │ │ │ - blx 0xfe16a8ac │ │ │ │ + bl 0x56eee8 │ │ │ │ + bl 0x12ec724 │ │ │ │ + bcs 0xfe0c8e7c │ │ │ │ + bleq 0xe84c0 │ │ │ │ + blx 0xfe16a874 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a8074 │ │ │ │ + beq 0x20a803c │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159517,167 +159503,167 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f6b224 │ │ │ │ @ instruction: 0xf1a7fc67 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ - b 0x146dc70 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ + b 0x146dc38 │ │ │ │ strcc r7, [lr], -r4, ror #17 │ │ │ │ ands r2, sp, r0, lsl #4 │ │ │ │ svcmi 0x0000f511 │ │ │ │ @ instruction: 0xf173b289 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe0ea940 │ │ │ │ + blx 0xfe0ea908 │ │ │ │ svccc 0x0002f83c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x9900c0 │ │ │ │ - b 0xecc00 │ │ │ │ - b 0x10ec404 │ │ │ │ + b 0x990088 │ │ │ │ + b 0xecbc8 │ │ │ │ + b 0x10ec3cc │ │ │ │ @ instruction: 0xf8ac0103 │ │ │ │ andsle r1, r0, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x12b2458 │ │ │ │ + bl 0x12b2420 │ │ │ │ @ instruction: 0xf5b173e3 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff5ee800 │ │ │ │ + blle 0xff5ee7c8 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xb112e7da │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xff7e9ff4 │ │ │ │ + bllt 0xff7e9fbc │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c05eb14 │ │ │ │ strbtvc lr, [r4], #2888 @ 0xb48 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe8638 │ │ │ │ + beq 0xe8600 │ │ │ │ @ instruction: 0xf1bcda24 │ │ │ │ @ instruction: 0xf1744f00 │ │ │ │ svclt 0x00bc34ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0xfe0ea9fe │ │ │ │ + blx 0xfe0ea9c6 │ │ │ │ svcge 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [sl], #-2700 @ 0xfffff574 │ │ │ │ @ instruction: 0xf8574596 │ │ │ │ - b 0x1dc184 │ │ │ │ - b 0xfe1ad0cc │ │ │ │ + b 0x1dc14c │ │ │ │ + b 0xfe1ad094 │ │ │ │ andvs r0, ip, sl, lsl #8 │ │ │ │ @ instruction: 0xb113d1d6 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xfe4ea08c │ │ │ │ + bllt 0xfe4ea054 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {111} @ 0x6f │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff0ea0ba │ │ │ │ + blx 0xff0ea082 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr6, {0} │ │ │ │ @ instruction: 0x26004639 │ │ │ │ svccs 0x0001f81e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x1a72d40 │ │ │ │ + bl 0x1a72d08 │ │ │ │ strbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ svclt 0x00bcb2d2 │ │ │ │ ldrmi r4, [ip], r2, ror #12 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1238510 │ │ │ │ + b 0x12384d8 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r6, r8, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x166a100 │ │ │ │ + bllt 0x166a0c8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ - blx 0xfe46a11e │ │ │ │ + blx 0xfe46a0e6 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ movwcs r3, #1550 @ 0x60e │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x18f2db0 │ │ │ │ + bl 0x18f2d78 │ │ │ │ @ instruction: 0xf8570101 │ │ │ │ strbmi r8, [r9, #-56] @ 0xffffffc8 │ │ │ │ addslt fp, r1, #168, 30 @ 0x2a0 │ │ │ │ svccs 0x0002f83c │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ - b 0x117cdb4 │ │ │ │ + b 0x117cd7c │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xb113d1de │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x5ea184 │ │ │ │ + bllt 0x5ea14c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ - blx 0x13ea1a2 │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + blx 0x13ea16a │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1a72f7c │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xabae9 │ │ │ │ + bl 0x1a72f44 │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xabab1 │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002400 │ │ │ │ - b 0xfe1ae600 │ │ │ │ - b 0x116d220 │ │ │ │ + b 0xfe1ae5c8 │ │ │ │ + b 0x116d1e8 │ │ │ │ @ instruction: 0xf85e0309 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -159687,30 +159673,30 @@ │ │ │ │ svclt 0x0000bad5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - blx 0x3ea222 │ │ │ │ + blx 0x3ea1ea │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0xfed6f268 │ │ │ │ - b 0x146caa4 │ │ │ │ - bl 0x19891fc │ │ │ │ - bcs 0xfe0ace98 │ │ │ │ - bleq 0xe8844 │ │ │ │ - blx 0xfe16abf8 │ │ │ │ + bl 0xfed6f230 │ │ │ │ + b 0x146ca6c │ │ │ │ + bl 0x19891c4 │ │ │ │ + bcs 0xfe0ace60 │ │ │ │ + bleq 0xe880c │ │ │ │ + blx 0xfe16abc0 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a83c0 │ │ │ │ + beq 0x20a8388 │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159724,83 +159710,83 @@ │ │ │ │ svclt 0x0000ba8b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0xff16a2b4 │ │ │ │ + blx 0xff16a27c │ │ │ │ vmaxnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ - b 0x146dfbc │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ + b 0x146df84 │ │ │ │ strcc r7, [lr], -lr, ror #17 │ │ │ │ ands r2, sp, r0, lsl #8 │ │ │ │ svcmi 0x0000f519 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187e710 │ │ │ │ + blx 0x187e6d8 │ │ │ │ @ instruction: 0xf831fa80 │ │ │ │ tstmi r4, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x97440c │ │ │ │ - b 0x2ecf30 │ │ │ │ - b 0x116e734 │ │ │ │ + b 0x9743d4 │ │ │ │ + b 0x2ecef8 │ │ │ │ + b 0x116e6fc │ │ │ │ @ instruction: 0xf8a10909 │ │ │ │ andsle r9, r2, r0 │ │ │ │ svccc 0x0002f93c │ │ │ │ - bl 0xfed74b3c │ │ │ │ - b 0x146e778 │ │ │ │ - bl 0x19892d0 │ │ │ │ + bl 0xfed74b04 │ │ │ │ + b 0x146e740 │ │ │ │ + bl 0x1989298 │ │ │ │ @ instruction: 0xf5b90308 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff56eb50 │ │ │ │ + blle 0xff56eb18 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb114e7d9 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xdea344 │ │ │ │ + blt 0xdea30c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0x1bea360 │ │ │ │ + blx 0x1bea328 │ │ │ │ @ instruction: 0xf64a1f39 │ │ │ │ - vqrdmlah.s d21, d16, d0[4] │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ @ instruction: 0x17ef0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2300 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ - b 0x146e7a8 │ │ │ │ - blne 0x19ca73c │ │ │ │ + b 0x146e770 │ │ │ │ + blne 0x19ca704 │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b4 │ │ │ │ - beq 0xe8998 │ │ │ │ + beq 0xe8960 │ │ │ │ @ instruction: 0xf1b4da24 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe0ead4c │ │ │ │ + blx 0xfe0ead14 │ │ │ │ svchi 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf85e4594 │ │ │ │ - b 0x1d04d0 │ │ │ │ - b 0xfe1ad410 │ │ │ │ + b 0x1d0498 │ │ │ │ + b 0xfe1ad3d8 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb113d1d5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r8!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ @@ -159809,28 +159795,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ subslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x6ea408 │ │ │ │ + blx 0x6ea3d0 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xfe12fc46 │ │ │ │ + blx 0xfe12fc0e │ │ │ │ ldmibeq r2, {r2, r8, fp, sp}^ │ │ │ │ subvs lr, r9, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], {162} @ 0xa2 │ │ │ │ vstmiane r9!, {s29-s120} │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1278868 │ │ │ │ + b 0x1278830 │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r7, r3, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -159839,66 +159825,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605b21c │ │ │ │ @ instruction: 0xf9e2f7f6 │ │ │ │ @ instruction: 0xf1a71eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf1070633 │ │ │ │ movwcs r0, #3598 @ 0xe0e │ │ │ │ svccs 0x0002f93c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdacs r4, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x112f408 │ │ │ │ + b 0x112f3d0 │ │ │ │ @ instruction: 0xf5a24248 │ │ │ │ - b 0x167e0c8 │ │ │ │ - blx 0x187a46c │ │ │ │ + b 0x167e090 │ │ │ │ + blx 0x187a434 │ │ │ │ svclt 0x0018f880 │ │ │ │ @ instruction: 0xf831b297 │ │ │ │ svclt 0x00042f02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x93dc88 │ │ │ │ - b 0x26cd14 │ │ │ │ - b 0x112e118 │ │ │ │ + b 0x93dc50 │ │ │ │ + b 0x26ccdc │ │ │ │ + b 0x112e0e0 │ │ │ │ andhi r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0xb113d1d8 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r2!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0xf99af7f6 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - bmi 0xe8680 │ │ │ │ + bmi 0xe8648 │ │ │ │ @ instruction: 0xf85e46a9 │ │ │ │ movwcs r4, #3844 @ 0xf04 │ │ │ │ strgt pc, [r4], #-2950 @ 0xfffff47a │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ mcrreq 10, 4, lr, r4, cr12 │ │ │ │ strbmi r1, [ip, #-2020] @ 0xfffff81c │ │ │ │ ldrbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0301 │ │ │ │ tstmi sp, #0, 24 │ │ │ │ - b 0xfe1d9080 │ │ │ │ + b 0xfe1d9048 │ │ │ │ vmull.u8 q8, d0, d12 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ movweq lr, #14860 @ 0x3a0c │ │ │ │ movweq lr, #19075 @ 0x4a83 │ │ │ │ bicsle r6, ip, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ @@ -159909,72 +159895,72 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0xf883fa4f │ │ │ │ - bleq 0x4e89d4 │ │ │ │ + bleq 0x4e899c │ │ │ │ @ instruction: 0xf94ef7f6 │ │ │ │ - beq 0xe8704 │ │ │ │ + beq 0xe86cc │ │ │ │ @ instruction: 0xf1044629 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ ldrtmi r2, [r4], -r1, lsl #30 │ │ │ │ @ instruction: 0xf000463d │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xff12f5e6 │ │ │ │ + blx 0xff12f5ae │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c0109e2 │ │ │ │ subvs lr, r4, #270336 @ 0x42000 │ │ │ │ streq pc, [r0], #418 @ 0x1a2 │ │ │ │ strbtne lr, [r5], #2644 @ 0xa54 │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #156, 12 @ 0x9c00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1338a10 │ │ │ │ + b 0x13389d8 │ │ │ │ vmlsl.u8 q8, d0, d12 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64ff0 │ │ │ │ svclt 0x0000b8d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460c4692 │ │ │ │ - blx 0x498854 │ │ │ │ + blx 0x49881c │ │ │ │ strmi pc, [r1], r3, lsl #17 │ │ │ │ - blpl 0xff8e9f78 │ │ │ │ - bleq 0xda9154 │ │ │ │ + blpl 0xfe8e9f40 │ │ │ │ + bleq 0xda911c │ │ │ │ @ instruction: 0xf904f7f6 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stceq 1, cr15, [r2], {170} @ 0xaa │ │ │ │ @ instruction: 0xf10a1ea1 │ │ │ │ movwcs r0, #2574 @ 0xa0e │ │ │ │ @ instruction: 0xf83c2700 │ │ │ │ ldrtmi r2, [r4], -r2, lsl #30 │ │ │ │ @ instruction: 0xf04f463d │ │ │ │ - blx 0xff12fe7a │ │ │ │ + blx 0xff12fe42 │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c010be2 │ │ │ │ submi lr, r4, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf5a2b294 │ │ │ │ - b 0x153ce90 │ │ │ │ + b 0x153ce58 │ │ │ │ sbclt r3, r5, #1342177294 @ 0x5000000e │ │ │ │ svccs 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470e01 │ │ │ │ - b 0x1189aa0 │ │ │ │ + b 0x1189a68 │ │ │ │ @ instruction: 0xf85b030e │ │ │ │ vmvn.i32 d21, #133 @ 0x00000085 │ │ │ │ ldrbmi r0, [r4, #143] @ 0x8f │ │ │ │ andeq lr, r5, #139264 @ 0x22000 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r2], #-2628 @ 0xfffff5bc │ │ │ │ bicsle r8, r4, ip │ │ │ │ @@ -159988,31 +159974,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b6f7f6 │ │ │ │ @ instruction: 0xf64a1f29 │ │ │ │ - vqrdmlah.s d21, d16, d0[4] │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ strcs r0, [r0, #-3635] @ 0xfffff1cd │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0004f85c │ │ │ │ ldrmi r4, [ip], -sl, asr #13 │ │ │ │ - bmi 0x26b648 │ │ │ │ - b 0x11b06b0 │ │ │ │ - b 0x146d84c │ │ │ │ + bmi 0x26b610 │ │ │ │ + b 0x11b0678 │ │ │ │ + b 0x146d814 │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11fd738 │ │ │ │ - blx 0x186db60 │ │ │ │ + b 0x11fd700 │ │ │ │ + blx 0x186db28 │ │ │ │ strbmi pc, [r2, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ streq lr, [r4], #-2697 @ 0xfffff577 │ │ │ │ streq lr, [sl], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -160023,82 +160009,82 @@ │ │ │ │ @ instruction: 0xf7f64ff8 │ │ │ │ svclt 0x0000b833 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e4693 │ │ │ │ - ldrbtcc pc, [pc], #267 @ 0xac788 @ │ │ │ │ + ldrbtcc pc, [pc], #267 @ 0xac750 @ │ │ │ │ @ instruction: 0xf10b3e01 │ │ │ │ @ instruction: 0xf04f0b0f │ │ │ │ strmi r0, [r0], r0, lsl #20 │ │ │ │ @ instruction: 0xf7f6b25f │ │ │ │ @ instruction: 0xf914f863 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9160301 │ │ │ │ @ instruction: 0xf04fef01 │ │ │ │ - blx 0xfe12ebae │ │ │ │ - b 0x1474bcc │ │ │ │ - b 0x148bb6c │ │ │ │ + blx 0xfe12eb76 │ │ │ │ + b 0x1474b94 │ │ │ │ + b 0x148bb34 │ │ │ │ ldmne r2, {r1, r2, r3, r8, sl, sp} │ │ │ │ @ instruction: 0x2c0cea4f │ │ │ │ @ instruction: 0x6c1eea4c │ │ │ │ ldmdbne r2, {r0, r3, r6, r8, lr}^ │ │ │ │ tsteq ip, r1, asr #22 │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ stceq 1, cr15, [r0], {113} @ 0x71 │ │ │ │ strcs pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ ldrmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2b5dd8 │ │ │ │ + ble 0x2b5da0 │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, r1, ror r1 @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, #769] @ 0x301 │ │ │ │ @ instruction: 0xb1034699 │ │ │ │ - b 0x13488c8 │ │ │ │ + b 0x1348890 │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00e0f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf814f7f6 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b1e01b │ │ │ │ - b 0x148044c │ │ │ │ + b 0x1480414 │ │ │ │ @ instruction: 0xf15c4111 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ - bleq 0x128858 │ │ │ │ + bleq 0x128820 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85945a0 │ │ │ │ - b 0x95c960 │ │ │ │ - b 0xed0a4 │ │ │ │ - b 0x112cca8 │ │ │ │ + b 0x95c928 │ │ │ │ + b 0xed06c │ │ │ │ + b 0x112cc70 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ @ instruction: 0xf934d020 │ │ │ │ @ instruction: 0xf04f1f02 │ │ │ │ @ instruction: 0xf9330b00 │ │ │ │ - blx 0xfe0f8496 │ │ │ │ - b 0x14738a4 │ │ │ │ - b 0x148c41c │ │ │ │ + blx 0xfe0f845e │ │ │ │ + b 0x147386c │ │ │ │ + b 0x148c3e4 │ │ │ │ stmdane r9, {r1, r9, fp, lr}^ │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0ceb4c │ │ │ │ tsteq sl, r1, lsl fp │ │ │ │ @ instruction: 0x0c0eeb4c │ │ │ │ svcmi 0x0000f1b1 │ │ │ │ @@ -160113,42 +160099,42 @@ │ │ │ │ svclt 0x0000bf81 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb4f7f5 │ │ │ │ @ instruction: 0xf1041f29 │ │ │ │ svcne 0x0025020c │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf8554f04 │ │ │ │ @ instruction: 0xf0049f04 │ │ │ │ - b 0x13bf910 │ │ │ │ - b 0x146fa64 │ │ │ │ - blx 0xff30c42a │ │ │ │ + b 0x13bf8d8 │ │ │ │ + b 0x146fa2c │ │ │ │ + blx 0xff30c3f2 │ │ │ │ @ instruction: 0xf04fec06 │ │ │ │ - bl 0x82ed20 │ │ │ │ - bl 0x17b015c │ │ │ │ + bl 0x82ece8 │ │ │ │ + bl 0x17b0124 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b946e6 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s9, s28 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842aa │ │ │ │ - b 0x45ca48 │ │ │ │ - b 0xfe43018c │ │ │ │ + b 0x45ca10 │ │ │ │ + b 0xfe430154 │ │ │ │ andvs r0, ip, r4, lsl #8 │ │ │ │ tstlt r3, pc, asr #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0030f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -160162,22 +160148,22 @@ │ │ │ │ @ instruction: 0xf1090800 │ │ │ │ @ instruction: 0xf1093eff │ │ │ │ @ instruction: 0xf91e090f │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9140301 │ │ │ │ strcs fp, [r0, -r1, lsl #30] │ │ │ │ @ instruction: 0x2c05fb82 │ │ │ │ - bvc 0xffba72f0 │ │ │ │ + bvc 0xffba72b8 │ │ │ │ tstcs fp, pc, asr #20 │ │ │ │ - b 0x1472c04 │ │ │ │ - bl 0x13b71e8 │ │ │ │ - b 0x132f9f4 │ │ │ │ + b 0x1472bcc │ │ │ │ + bl 0x13b71b0 │ │ │ │ + b 0x132f9bc │ │ │ │ orrcc r6, r0, fp, lsl sl │ │ │ │ - beq 0xe8ef4 │ │ │ │ - bl 0x13b2b14 │ │ │ │ + beq 0xe8ebc │ │ │ │ + bl 0x13b2adc │ │ │ │ @ instruction: 0xf5b10c0a │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42207 │ │ │ │ rsbscs r4, pc, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf511da08 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ @@ -160196,43 +160182,43 @@ │ │ │ │ svclt 0x0000bedb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0ef7f5 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2e01a │ │ │ │ - b 0x1480658 │ │ │ │ + b 0x1480620 │ │ │ │ @ instruction: 0xf15e4112 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - bleq 0x128a64 │ │ │ │ + bleq 0x128a2c │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1299574 │ │ │ │ + b 0x129953c │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r0, #143]! @ 0x8f │ │ │ │ eors pc, r2, r9, asr r8 @ │ │ │ │ andeq lr, lr, #44, 20 @ 0x2c000 │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ eorle r8, r3, sl, lsl r0 │ │ │ │ svcne 0x0002f934 │ │ │ │ - bleq 0xe8bcc │ │ │ │ + bleq 0xe8b94 │ │ │ │ svcgt 0x0002f933 │ │ │ │ vmlane.f64 d15, d21, d1 │ │ │ │ - bvc 0xffbe73d8 │ │ │ │ + bvc 0xffbe73a0 │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x1472bc8 │ │ │ │ - bl 0x143f2d0 │ │ │ │ - b 0x13302e4 │ │ │ │ + b 0x1472b90 │ │ │ │ + bl 0x143f298 │ │ │ │ + b 0x13302ac │ │ │ │ @ instruction: 0xf5124a1c │ │ │ │ @ instruction: 0xf14a4200 │ │ │ │ stmne sl, {r9, fp} │ │ │ │ vmlseq.f64 d14, d10, d14 │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ tstpeq r0, lr, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000dbc5 │ │ │ │ @@ -160248,15 +160234,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ mrc2 7, 5, pc, cr0, cr5, {7} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f851 │ │ │ │ svcls 0x0004f85e │ │ │ │ stcmi 0, cr15, [r0], {4} │ │ │ │ mrrceq 10, 4, lr, r4, cr12 │ │ │ │ stmiavc r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @@ -160265,20 +160251,20 @@ │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14a0b64 │ │ │ │ + b 0x14a0b2c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x187eb5c │ │ │ │ - b 0xfe2ebd60 │ │ │ │ - b 0x116eb74 │ │ │ │ + blx 0x187eb24 │ │ │ │ + b 0xfe2ebd28 │ │ │ │ + b 0x116eb3c │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ bicle r6, fp, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -160291,35 +160277,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4698 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ mrc2 7, 2, pc, cr10, cr5, {7} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [r8] │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xacbd4 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xacb9c │ │ │ │ stmiane r0, {r3, r6, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eoreq r3, r4, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0101 │ │ │ │ andcs r9, r0, #1, 30 │ │ │ │ stmdbcc r9, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12f2f44 │ │ │ │ + bl 0x12f2f0c │ │ │ │ ldmdbne fp, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - bleq 0xe91cc │ │ │ │ - bcs 0x2a9af8 │ │ │ │ + bleq 0xe9194 │ │ │ │ + bcs 0x2a9ac0 │ │ │ │ strmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0x20a8d30 │ │ │ │ + beq 0x20a8cf8 │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1594f00 │ │ │ │ svclt 0x00be0900 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - beq 0xfe0e8d44 │ │ │ │ + beq 0xfe0e8d0c │ │ │ │ tstlt r9, sl, lsl #12 │ │ │ │ andge pc, r0, lr, lsl #17 │ │ │ │ vorr.i32 d20, #34304 @ 0x00008600 │ │ │ │ strbmi r0, [r7, #-79]! @ 0xffffffb1 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @@ -160329,82 +160315,82 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461c │ │ │ │ @ instruction: 0x46064617 │ │ │ │ @ instruction: 0xf7f5b224 │ │ │ │ @ instruction: 0xf64afe0b │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1a50833 │ │ │ │ - b 0x146fc60 │ │ │ │ + b 0x146fc28 │ │ │ │ @ instruction: 0xf1a74924 │ │ │ │ strteq r0, [r4], #-3586 @ 0xfffff1fe │ │ │ │ strcs r3, [r0, #-1806] @ 0xfffff8f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x148086c │ │ │ │ + b 0x1480834 │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb5fc │ │ │ │ + blx 0xfe0eb5c4 │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r7, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, sl, r8, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12bab8 │ │ │ │ - bl 0x133301c │ │ │ │ + bcc 0x12ba80 │ │ │ │ + bl 0x1332fe4 │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3679dc │ │ │ │ + beq 0x3679a4 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe92a8 │ │ │ │ + bleq 0xe9270 │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bd7b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ - stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr, #980]! @ 0x3d4 │ │ │ │ - beq 0x1a27644 │ │ │ │ + beq 0x1a2760c │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ strcs r0, [r0, -ip, lsl #4] │ │ │ │ svcpl 0x0004f851 │ │ │ │ @ instruction: 0xf856469e │ │ │ │ ldrbmi fp, [r4], r4, lsl #30 │ │ │ │ - blx 0xff1f5d26 │ │ │ │ - bl 0x867d54 │ │ │ │ - bl 0x17b0564 │ │ │ │ + blx 0xff1f5cee │ │ │ │ + bl 0x867d1c │ │ │ │ + bl 0x17b052c │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r6], r1, lsl #8 │ │ │ │ - b 0x14991e8 │ │ │ │ + b 0x14991b0 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0401 │ │ │ │ - blx 0x1880544 │ │ │ │ + blx 0x188050c │ │ │ │ msrmi CPSR_sxc, #128, 24 @ 0x8000 │ │ │ │ vmlaeq.f32 s28, s11, s28 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85942b2 │ │ │ │ - b 0x43ce48 │ │ │ │ - b 0xfe1add6c │ │ │ │ + b 0x43ce10 │ │ │ │ + b 0xfe1add34 │ │ │ │ andvs r0, ip, r5, lsl #8 │ │ │ │ @ instruction: 0xb117d1d8 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -160420,24 +160406,24 @@ │ │ │ │ @ instruction: 0x26003cff │ │ │ │ @ instruction: 0xf1080224 │ │ │ │ strcc r0, [r0], #2063 @ 0x80f │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svcls 0x0001f91e │ │ │ │ - blx 0xfe1755be │ │ │ │ + blx 0xfe175586 │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1273234 │ │ │ │ + bl 0x12731fc │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ @ instruction: 0xf3c30b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ - ble 0x2ef7dc │ │ │ │ + ble 0x2ef7a4 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf88eb109 │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -160456,41 +160442,41 @@ │ │ │ │ @ instruction: 0x46064690 │ │ │ │ ldc2 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ vqshl.u8 d16, d28, d7 │ │ │ │ @ instruction: 0xf51437c0 │ │ │ │ @ instruction: 0xf1a84400 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf1470933 │ │ │ │ @ instruction: 0xf1080700 │ │ │ │ strcs r0, [r0, #-2062] @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x1480a60 │ │ │ │ + b 0x1480a28 │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb7f0 │ │ │ │ + blx 0xfe0eb7b8 │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r0, #143]! @ 0x8f │ │ │ │ eorscs pc, sl, r9, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12bcac │ │ │ │ - bl 0x1333210 │ │ │ │ + bcc 0x12bc74 │ │ │ │ + bl 0x13331d8 │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x367bc8 │ │ │ │ + beq 0x367b90 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe949c │ │ │ │ + bleq 0xe9464 │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ @@ -160499,172 +160485,172 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stmdbeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r6], #980 @ 0x3d4 │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strcs r1, [r0], -r5, lsr #30 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf855469c │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bgt 0x3abe2c │ │ │ │ + bgt 0x3abdf4 │ │ │ │ stcmi 1, cr15, [r0], {28} │ │ │ │ - beq 0xe944c │ │ │ │ + beq 0xe9414 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - beq 0x367c94 │ │ │ │ + beq 0x367c5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ ldrbmi r0, [r4], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x14a0f50 │ │ │ │ + b 0x14a0f18 │ │ │ │ @ instruction: 0xf0007aea │ │ │ │ @ instruction: 0xf10a0e01 │ │ │ │ - blx 0x187ff48 │ │ │ │ - b 0x126b94c │ │ │ │ - b 0xfe3ae788 │ │ │ │ + blx 0x187ff10 │ │ │ │ + b 0x126b914 │ │ │ │ + b 0xfe3ae750 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ adcmi r1, sl, #15 │ │ │ │ eors pc, sl, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r4], #-2700 @ 0xfffff574 │ │ │ │ bicle r6, pc, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bc2d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04184 │ │ │ │ + bl 0xfec0414c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f5b2df │ │ │ │ @ instruction: 0xf104fc65 │ │ │ │ mrcne 12, 3, r3, cr1, cr15, {7} │ │ │ │ - streq pc, [pc], #-262 @ 0xacfa0 │ │ │ │ + streq pc, [pc], #-262 @ 0xacf68 │ │ │ │ @ instruction: 0xf10c3101 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ stmdavc fp, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r0, ip, r8 │ │ │ │ andcs pc, r7, #3072 @ 0xc00 │ │ │ │ andcs pc, r0, ip, lsl #17 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bc05 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec041d4 │ │ │ │ + bl 0xfec0419c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f54604 │ │ │ │ @ instruction: 0xf1a7fc3d │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83e360e │ │ │ │ - blx 0x1874c04 │ │ │ │ + blx 0x1874bcc │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ addsmi ip, lr, #60 @ 0x3c │ │ │ │ andne pc, r5, #18432 @ 0x4800 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xff5eb000 │ │ │ │ + bllt 0xff5eafc8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04234 │ │ │ │ + bl 0xfec041fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0xf64afc0d │ │ │ │ - vqrdmlah.s d21, d16, d0[4] │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x1884c6c │ │ │ │ + blx 0x1884c34 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strpl pc, [r7], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bba5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04294 │ │ │ │ + bl 0xfec0425c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f54605 │ │ │ │ vmovne.8 d17[6], pc │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf1061e73 │ │ │ │ movwcc r0, #5135 @ 0x140f │ │ │ │ strbeq r3, [r2, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc lr, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x24b0ee │ │ │ │ + blx 0x24b0b6 │ │ │ │ andvc ip, sl, r2, lsl #4 │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec042e0 │ │ │ │ + bl 0xfec042a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ eorslt r4, r6, #4, 12 @ 0x400000 │ │ │ │ - blx 0xfee6b0ca │ │ │ │ + blx 0xfee6b092 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83c350e │ │ │ │ sbclt r2, r1, #2, 30 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - blx 0x57e6f2 │ │ │ │ - b 0x945d28 │ │ │ │ - b 0x16d928 │ │ │ │ - b 0x116dd2c │ │ │ │ + blx 0x57e6ba │ │ │ │ + b 0x945cf0 │ │ │ │ + b 0x16d8f0 │ │ │ │ + b 0x116dcf4 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb4d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04344 │ │ │ │ + bl 0xfec0430c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0xf64afb85 │ │ │ │ - vqrdmlah.s d21, d16, d0[4] │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x1884d7c │ │ │ │ + blx 0x1884d44 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strvc pc, [r5], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ @@ -160678,83 +160664,83 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ @ instruction: 0xf7f5b21e │ │ │ │ svcne 0x0021fb53 │ │ │ │ @ instruction: 0xf64a2200 │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0x46140933 │ │ │ │ - blmi 0xe9308 │ │ │ │ + blmi 0xe92d0 │ │ │ │ ssatmi r4, #23, r2, lsl #13 │ │ │ │ strls r4, [r1, #-1676] @ 0xfffff974 │ │ │ │ eorcc pc, r4, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf859b2c1 │ │ │ │ - blx 0xfe1852a6 │ │ │ │ + blx 0xfe18526e │ │ │ │ @ instruction: 0xf85c370e │ │ │ │ ldmne fp, {r2, r8, r9, sl, fp, ip}^ │ │ │ │ streq lr, [r3, #-2689] @ 0xfffff57f │ │ │ │ eorsmi r4, r5, pc, ror r1 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0xfe1fe764 │ │ │ │ + b 0xfe1fe72c │ │ │ │ tstle r7, r1, lsl #10 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ tstmi sl, #77 @ 0x4d │ │ │ │ submi r4, sp, r5, lsr r0 │ │ │ │ vraddhn.i16 d19, q0, │ │ │ │ stccs 0, cr1, [r4], {15} │ │ │ │ andpl pc, r0, ip, asr #17 │ │ │ │ stcls 1, cr13, [r1, #-880] @ 0xfffffc90 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xff56b204 │ │ │ │ + blt 0xff56b1cc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ @ instruction: 0xf64a4691 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ movwcs pc, #2821 @ 0xb05 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x469c469a │ │ │ │ strls r4, [r1, #-1726] @ 0xfffff942 │ │ │ │ eorscs pc, ip, r9, asr r8 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ - bl 0x444e90 │ │ │ │ + bl 0x444e58 │ │ │ │ @ instruction: 0xf85e07c4 │ │ │ │ - blx 0xfe2c534a │ │ │ │ + blx 0xfe2c5312 │ │ │ │ ldmdavs pc!, {r1, sl, sp}^ @ │ │ │ │ ldrdlt pc, [r4], -r1 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ ldrbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ ldmne r2, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ rsbmi r4, sl, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r2, lsr r0 │ │ │ │ - b 0xfe1bd444 │ │ │ │ + b 0xfe1bd40c │ │ │ │ andvs r0, sl, fp, lsl #8 │ │ │ │ andeq pc, r1, #12, 2 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ subvs r2, ip, r2, lsl #20 │ │ │ │ stcls 1, cr13, [r1, #-864] @ 0xfffffca0 │ │ │ │ @ instruction: 0xf8c5b10b │ │ │ │ strtmi ip, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ @ instruction: 0xf06fba87 │ │ │ │ - b 0xa3e2cc │ │ │ │ - b 0xfe36eae4 │ │ │ │ - b 0xfe22e2e4 │ │ │ │ + b 0xa3e294 │ │ │ │ + b 0xfe36eaac │ │ │ │ + b 0xfe22e2ac │ │ │ │ eorsmi r0, ip, r5, lsl #4 │ │ │ │ ldreq pc, [r1, #-0] │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ svclt 0x00182d00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160763,25 +160749,25 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0xf04fb21e │ │ │ │ @ instruction: 0xf7f50800 │ │ │ │ strtmi pc, [r2], -r9, lsr #21 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f1f3c │ │ │ │ strbmi r4, [r2], r0, lsl #22 │ │ │ │ pkhbtmi r4, lr, r4, lsl #13 │ │ │ │ @ instruction: 0xf9bc9501 │ │ │ │ sbclt r3, r2, #2 │ │ │ │ eorsne pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [r6, -r3, lsl #23] │ │ │ │ svccs 0x0004f854 │ │ │ │ - b 0xfe1336ac │ │ │ │ + b 0xfe133674 │ │ │ │ cmnmi pc, r3, lsl #10 │ │ │ │ ldrbmi r4, [r7, #-13] │ │ │ │ ldrbmi fp, [fp, #-3848] @ 0xfffff0f8 │ │ │ │ streq lr, [r2, #-2693] @ 0xfffff57b │ │ │ │ @ instruction: 0xf06fd108 │ │ │ │ vabal.u8 q10, d0, d0 │ │ │ │ subsmi r0, r5, r0, lsl #7 │ │ │ │ @@ -160792,55 +160778,55 @@ │ │ │ │ eorvs r4, r5, r6, lsr #11 │ │ │ │ stcls 1, cr13, [r1, #-876] @ 0xfffffc94 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x9eb360 │ │ │ │ + blt 0x9eb328 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0xf64a4614 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x46060733 │ │ │ │ @ instruction: 0xf1a94698 │ │ │ │ @ instruction: 0xf7f50508 │ │ │ │ movwcs pc, #2645 @ 0xa55 @ │ │ │ │ ldrtmi r4, [lr], r4, lsr #13 │ │ │ │ sbclt r9, r2, #1048576 @ 0x100000 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ @ instruction: 0xf85546aa │ │ │ │ - bl 0x448fec │ │ │ │ + bl 0x448fb4 │ │ │ │ @ instruction: 0xf85e04c2 │ │ │ │ stmdavs r7!, {r1, r4, r5, sp}^ │ │ │ │ strne pc, [r1], #-2952 @ 0xfffff478 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ stmdbcs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stmdane r9, {r2, r3, r4, ip, lr, pc}^ │ │ │ │ rsbsmi r4, r1, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r1, lsl r0 │ │ │ │ - b 0xfe1bd530 │ │ │ │ + b 0xfe1bd4f8 │ │ │ │ vraddhn.i16 d16, q0, │ │ │ │ @ instruction: 0xf10c200f │ │ │ │ ldrbmi r0, [r1, #3080] @ 0xc08 │ │ │ │ strvs lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ mcrls 1, 0, sp, cr1, cr9, {6} │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmiblt sl, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq lr, r6, #139264 @ 0x22000 │ │ │ │ @ instruction: 0xf06f4056 │ │ │ │ - b 0xfe37dc2c │ │ │ │ + b 0xfe37dbf4 │ │ │ │ eorsmi r0, sl, r2, lsl #4 │ │ │ │ streq lr, [fp], #-2690 @ 0xfffff57e │ │ │ │ andseq pc, r1, #0 │ │ │ │ svclt 0x00182a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7db │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160848,15 +160834,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0x46994692 │ │ │ │ @ instruction: 0xf9fef7f5 │ │ │ │ @ instruction: 0xf64a1f21 │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf06f463b │ │ │ │ ldrtmi r4, [lr], r0, lsl #22 │ │ │ │ strls r4, [r1], -ip, lsl #13 │ │ │ │ eormi pc, r5, r9, lsr r9 @ │ │ │ │ @ instruction: 0xf93ab2c1 │ │ │ │ @@ -160886,22 +160872,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #2899968 @ 0x2c4000 │ │ │ │ - mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ + movpl pc, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x46914615 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ eorsmi pc, r5, r7, asr r8 @ │ │ │ │ - blx 0xfe3ebe9c │ │ │ │ + blx 0xfe3ebe64 │ │ │ │ eorsvs pc, r5, r8, asr r8 @ │ │ │ │ svceq 0x0008f851 │ │ │ │ biceq lr, sl, #14336 @ 0x3800 │ │ │ │ eorsge pc, sl, lr, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdlt pc, [r4], -r3 │ │ │ │ @ instruction: 0xf1b6684b │ │ │ │ @@ -160917,16 +160903,16 @@ │ │ │ │ andvs r2, ip, r2, lsl #16 │ │ │ │ bicsle r6, r7, fp, asr #32 │ │ │ │ ldrdge pc, [r4], -sp │ │ │ │ @ instruction: 0xf8cab10a │ │ │ │ ldrbmi r5, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5ba2c │ │ │ │ - b 0xfe32fd84 │ │ │ │ + b 0xb5b9f4 │ │ │ │ + b 0xfe32fd4c │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [fp, r1, lsl #4] │ │ │ │ @@ -160936,17 +160922,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0x1cabf951 │ │ │ │ stcne 15, cr1, [r2], #228 @ 0xe4 │ │ │ │ @ instruction: 0xf64a2700 │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ - bmi 0xe9710 │ │ │ │ + bmi 0xe96d8 │ │ │ │ @ instruction: 0xf06f46b9 │ │ │ │ ldrmi r4, [r4], r0, lsl #22 │ │ │ │ @ instruction: 0x9601469e │ │ │ │ eormi pc, r5, lr, lsr r9 @ │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ @@ -160973,47 +160959,47 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #49152 @ 0xc000 │ │ │ │ - mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ + movpl pc, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ ldrmi r2, [r1], r4, lsl #12 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ - blx 0x1883d68 │ │ │ │ + blx 0x1883d30 │ │ │ │ @ instruction: 0xf858fa8c │ │ │ │ @ instruction: 0xf8515006 │ │ │ │ - bl 0x4312a4 │ │ │ │ + bl 0x43126c │ │ │ │ @ instruction: 0xf85e03ca │ │ │ │ - blx 0xfe1d5776 │ │ │ │ + blx 0xfe1d573e │ │ │ │ @ instruction: 0xf8d34505 │ │ │ │ stmdavs fp, {r2, ip, sp, pc}^ │ │ │ │ svcmi 0x0080f1b5 │ │ │ │ strbmi fp, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ stmdbne r4!, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ submi r4, r4, sp, ror #2 │ │ │ │ - b 0x1bd81c │ │ │ │ - b 0x1ee6d4 │ │ │ │ + b 0x1bd7e4 │ │ │ │ + b 0x1ee69c │ │ │ │ submi r0, r4, fp, lsl #10 │ │ │ │ cdpcs 0, 0, cr4, cr12, cr11, {3} │ │ │ │ stccs 3, cr15, [pc], {204} @ 0xcc │ │ │ │ streq pc, [ip], -pc, asr #32 │ │ │ │ movwmi lr, #2497 @ 0x9c1 │ │ │ │ @ instruction: 0xf8ddd1d8 │ │ │ │ tstlt r2, r4 │ │ │ │ @ instruction: 0xf8ca2301 │ │ │ │ ldrbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5b8d0 │ │ │ │ - b 0xfe32fee0 │ │ │ │ + b 0xb5b898 │ │ │ │ + b 0xfe32fea8 │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [sl, r1, lsl #4] │ │ │ │ @@ -161029,26 +161015,26 @@ │ │ │ │ @ instruction: 0xf10706f8 │ │ │ │ @ instruction: 0xf1c50c10 │ │ │ │ andcc r0, r1, #8, 28 @ 0x80 │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ tsteq pc, r3, lsl r8 @ │ │ │ │ ldrne lr, [r3, -r7, asr #20] │ │ │ │ @ instruction: 0xf887fa4f │ │ │ │ - b 0x149a33c │ │ │ │ - b 0x146e464 │ │ │ │ + b 0x149a304 │ │ │ │ + b 0x146e42c │ │ │ │ @ instruction: 0xf02808c8 │ │ │ │ - b 0x146f928 │ │ │ │ + b 0x146f8f0 │ │ │ │ @ instruction: 0xf00309e7 │ │ │ │ rsbsne r0, pc, r4, asr #6 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ ldmdaeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ streq pc, [r2, -r7]! │ │ │ │ sbcslt r4, fp, #-335544320 @ 0xec000000 │ │ │ │ - blx 0x99bbc4 │ │ │ │ + blx 0x99bb8c │ │ │ │ sbcslt pc, fp, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0xf10107c7 │ │ │ │ svclt 0x00480101 │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r2, ip, lsl #11 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -161057,15 +161043,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64a4680 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ vtst.8 , , │ │ │ │ @ instruction: 0xf6cf0af0 │ │ │ │ @ instruction: 0xf1a57aff │ │ │ │ @ instruction: 0xf1a40e02 │ │ │ │ rscslt r0, r5, #512 @ 0x200 │ │ │ │ stmibeq r8, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -161074,28 +161060,28 @@ │ │ │ │ @ instruction: 0xf1c5340e │ │ │ │ @ instruction: 0xf6400310 │ │ │ │ movwls r7, #2831 @ 0xb0f │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ @ instruction: 0x3000f8bc │ │ │ │ - b 0x35c160 │ │ │ │ - b 0x372004 │ │ │ │ + b 0x35c128 │ │ │ │ + b 0x371fcc │ │ │ │ tstmi sl, #1275068416 @ 0x4c000000 │ │ │ │ tstpne r1, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ - b 0x19a048 │ │ │ │ + b 0x19a010 │ │ │ │ vtst.8 q8, q9, q1 │ │ │ │ - b 0x176494 │ │ │ │ + b 0x17645c │ │ │ │ vqsub.s8 q8, q2, q1 │ │ │ │ - b 0x17e524 │ │ │ │ - b 0x2ee51c │ │ │ │ + b 0x17e4ec │ │ │ │ + b 0x2ee4e4 │ │ │ │ movwmi r0, #45505 @ 0xb1c1 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ addslt r4, fp, #1275068416 @ 0x4c000000 │ │ │ │ - bls 0xdbc80 │ │ │ │ + bls 0xdbc48 │ │ │ │ addslt r4, fp, #211 @ 0xd3 │ │ │ │ strbmi fp, [r4, #-706]! @ 0xfffffd3e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r2, r7, asr r8 @ │ │ │ │ svccs 0x0002f83e │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ @@ -161112,45 +161098,45 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xfff2f7f4 │ │ │ │ rscslt r1, lr, #49, 30 @ 0xc4 │ │ │ │ mvneq pc, #7 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stmdaeq r0!, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ tstlt lr, #180, 12 @ 0xb400000 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - b 0x149c138 │ │ │ │ + b 0x149c100 │ │ │ │ @ instruction: 0x01241914 │ │ │ │ stmdbcc pc, {r0, r3, ip, sp, lr, pc} @ │ │ │ │ ldclcc 0, cr15, [r0], #16 │ │ │ │ streq lr, [ip], #-2633 @ 0xfffff5b7 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r2!, {r0, r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ - b 0x13adc68 │ │ │ │ + b 0x13adc30 │ │ │ │ @ instruction: 0xf0040c09 │ │ │ │ - b 0x13bab00 │ │ │ │ + b 0x13baac8 │ │ │ │ stmdblt fp, {r2, sl, fp} │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ - blx 0xfe0ec268 │ │ │ │ + blx 0xfe0ec230 │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3beec0 │ │ │ │ + b 0xfe3bee88 │ │ │ │ @ instruction: 0xf8570409 │ │ │ │ - b 0x1dd9e8 │ │ │ │ - b 0xfe1ae934 │ │ │ │ + b 0x1dd9b0 │ │ │ │ + b 0xfe1ae8fc │ │ │ │ andvs r0, ip, r9, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0060f7f4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -161160,16 +161146,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3991 @ 0xf97 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d66e │ │ │ │ - blcs 0x2bef80 │ │ │ │ + blx 0xff45d636 │ │ │ │ + blcs 0x2bef48 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ @ instruction: 0xff3ef7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161183,28 +161169,28 @@ │ │ │ │ ldcne 15, cr15, [r1], #428 @ 0x1ac │ │ │ │ andeq pc, r2, #168, 2 @ 0x2a │ │ │ │ ldclne 6, cr2, [r3], #-0 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf932d007 │ │ │ │ @ instruction: 0x07f6c013 │ │ │ │ @ instruction: 0xf831d517 │ │ │ │ - blx 0xff2489ba │ │ │ │ + blx 0xff248982 │ │ │ │ vabal.u8 q10, d16, d12 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ec461e │ │ │ │ @ instruction: 0xf7f44638 │ │ │ │ strtmi pc, [r0], -fp, lsl #30 │ │ │ │ andcs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf83181f0 │ │ │ │ @ instruction: 0xf3c06b02 │ │ │ │ - blx 0xff22dc1a │ │ │ │ + blx 0xff22dbe2 │ │ │ │ ldrmi r4, [lr], -ip, lsl #11 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ @@ -161212,16 +161198,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3887 @ 0xf2f @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff15d73e │ │ │ │ - blcs 0x1bee24 │ │ │ │ + blx 0xff15d706 │ │ │ │ + blcs 0x1bedec │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mrc2 7, 6, pc, cr6, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161236,44 +161222,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1985] @ 0xfffff83f │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ smlatbeq r8, r8, r1, pc @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xff0f1b0a │ │ │ │ + blx 0xff0f1ad2 │ │ │ │ vabdl.u8 q10, d0, d5 │ │ │ │ - blcs 0x1b1ac0 │ │ │ │ + blcs 0x1b1a88 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r0], -sl, ror #15 │ │ │ │ mcr2 7, 5, pc, cr2, cr4, {7} @ │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff0ff522 │ │ │ │ + blx 0xff0ff4ea │ │ │ │ ldrb r4, [r5, r5, lsl #14] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ strmi r9, [r8], r7, lsl #26 │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3783 @ 0xec7 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d80e │ │ │ │ - blcs 0x2bef20 │ │ │ │ + blx 0xff45d7d6 │ │ │ │ + blcs 0x2beee8 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161286,16 +161272,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3739 @ 0xe9b @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff95d866 │ │ │ │ - blcs 0x1bef4c │ │ │ │ + blx 0xff95d82e │ │ │ │ + blcs 0x1bef14 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 2, pc, cr2, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161308,29 +161294,29 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf937d50c │ │ │ │ bfieq ip, r3, #0, #26 │ │ │ │ andscs pc, r3, r6, lsr r9 @ │ │ │ │ andgt pc, r2, #140, 22 @ 0x23000 │ │ │ │ - bl 0xfeee2ff4 │ │ │ │ + bl 0xfeee2fbc │ │ │ │ strbtmi r0, [r0], ip, lsl #24 │ │ │ │ streq lr, [r2, #-2917] @ 0xfffff49b │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x2adde8 │ │ │ │ + blcs 0x2addb0 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 0, pc, cr0, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x0c0ceb18 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - bl 0x113f754 │ │ │ │ + bl 0x113f71c │ │ │ │ vabal.u8 q8, d0, d5 │ │ │ │ ldrb r0, [r4, pc, lsl #1] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, r7, lsl #12 │ │ │ │ @@ -161339,50 +161325,50 @@ │ │ │ │ @ instruction: 0xf108fe33 │ │ │ │ @ instruction: 0xf1a70102 │ │ │ │ andcs r0, r0, #2, 28 │ │ │ │ @ instruction: 0x07c71c53 │ │ │ │ @ instruction: 0xf93ed50c │ │ │ │ bfieq ip, r3, #0, #19 │ │ │ │ @ instruction: 0xf931d51c │ │ │ │ - blx 0xfe138c2a │ │ │ │ - bne 0xfe938c4c │ │ │ │ + blx 0xfe138bf2 │ │ │ │ + bne 0xfe938c14 │ │ │ │ @ instruction: 0x0c0ceb65 │ │ │ │ @ instruction: 0x46654614 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blcs 0x2ba034 │ │ │ │ + blcs 0x2b9ffc │ │ │ │ ldrmi sp, [sl], -r1 │ │ │ │ ldrtmi lr, [r0], -r8, ror #15 │ │ │ │ stc2l 7, cr15, [lr, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x16bd14 │ │ │ │ + blcs 0x16bcdc │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [ip, #3010] @ 0xbc2 │ │ │ │ bfi r4, sl, #12, #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #976]! @ 0x3d0 │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf857d50c │ │ │ │ @ instruction: 0xf8561023 │ │ │ │ - blx 0xfe0f5d1a │ │ │ │ + blx 0xfe0f5ce2 │ │ │ │ ldrbeq ip, [r9, r2, lsl #4] │ │ │ │ - bl 0xfeee30ec │ │ │ │ - bl 0x19f0cc8 │ │ │ │ + bl 0xfeee30b4 │ │ │ │ + bl 0x19f0c90 │ │ │ │ strbtmi r0, [r0], r2, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1b1ce0 │ │ │ │ + blcs 0x1b1ca8 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldc2 7, cr15, [r4, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161404,15 +161390,15 @@ │ │ │ │ ldrbeq r0, [r9, r1, lsl #24] │ │ │ │ @ instruction: 0xf852d50f │ │ │ │ @ instruction: 0xf1a8402c │ │ │ │ @ instruction: 0xf01e0108 │ │ │ │ andsle r0, ip, r1, lsl #30 │ │ │ │ eorne pc, ip, r1, asr r8 @ │ │ │ │ smlabbmi r1, r4, fp, pc @ │ │ │ │ - bl 0x1a749cc │ │ │ │ + bl 0x1a74994 │ │ │ │ strtmi r0, [r5], -r1, lsl #2 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @ instruction: 0xf1bc130f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r4, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, asr #26 │ │ │ │ @@ -161422,38 +161408,38 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85881f0 │ │ │ │ vaddl.u8 , d3, d28 │ │ │ │ strbtmi r1, [r6], pc, lsl #6 │ │ │ │ strpl pc, [r4, -r1, asr #23] │ │ │ │ svclt 0x0000e7cf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04f64 │ │ │ │ + bl 0xfec04f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4621fd75 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf42 │ │ │ │ @ instruction: 0xf9125c01 │ │ │ │ - blx 0x600d9e │ │ │ │ + blx 0x600d66 │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r8, #-976] @ 0xfffffc30 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04fc0 │ │ │ │ + bl 0xfec04f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd47 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161467,15 +161453,15 @@ │ │ │ │ stc2l 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05018 │ │ │ │ + bl 0xfec04fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd1b │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161489,38 +161475,38 @@ │ │ │ │ stc2l 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05070 │ │ │ │ + bl 0xfec05038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ strtmi pc, [r1], -pc, ror #25 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf42 │ │ │ │ @ instruction: 0xf8125c01 │ │ │ │ - blx 0x600eaa │ │ │ │ + blx 0x600e72 │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec050cc │ │ │ │ + bl 0xfec05094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffcc1 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161534,15 +161520,15 @@ │ │ │ │ stc2l 7, cr15, [r6], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05124 │ │ │ │ + bl 0xfec050ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc95 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161556,25 +161542,25 @@ │ │ │ │ ldc2 7, cr15, [sl], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0517c │ │ │ │ + bl 0xfec05144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc69 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf917d512 │ │ │ │ @ instruction: 0xf01ce00c │ │ │ │ @ instruction: 0xf9160f01 │ │ │ │ - blx 0x839fd6 │ │ │ │ + blx 0x839f9e │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-79 @ 0xffffffb1 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @@ -161584,53 +161570,53 @@ │ │ │ │ stc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec051ec │ │ │ │ + bl 0xfec051b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc31 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf837d512 │ │ │ │ @ instruction: 0xf01ce01c │ │ │ │ @ instruction: 0xf8360f01 │ │ │ │ - blx 0x83a086 │ │ │ │ + blx 0x83a04e │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-143 @ 0xffffff71 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ strtmi sp, [r8], -r3, ror #3 │ │ │ │ - blx 0xff36c012 │ │ │ │ + blx 0xff36bfda │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0525c │ │ │ │ + bl 0xfec05224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffbf9 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf857d511 │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8560f01 │ │ │ │ - blx 0x136136 │ │ │ │ + blx 0x1360fe │ │ │ │ svclt 0x0018f303 │ │ │ │ smlattle r6, r4, sl, r1 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c441c │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ed │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @@ -161639,43 +161625,43 @@ │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0x4620fb93 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec052c8 │ │ │ │ + bl 0xfec05290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fbc3 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xae0fc │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xae0c4 │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba504 │ │ │ │ + bcs 0x4ba4cc │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0x19ec0de │ │ │ │ + blx 0x19ec0a6 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5ae266 │ │ │ │ + blx 0x5ae22e │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05338 │ │ │ │ + bl 0xfec05300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ fstmiaxne r1!, {d15-d83} @ Deprecated │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161690,77 +161676,77 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -fp, lsr #22 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16c258 │ │ │ │ + blmi 0x16c220 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec053a8 │ │ │ │ + bl 0xfec05370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afb53 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf228e │ │ │ │ + blx 0xf2256 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620faf1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffdaa │ │ │ │ + blx 0xffd72 │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0541c │ │ │ │ + bl 0xfec053e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fb19 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xae250 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xae218 │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ ldrvs pc, [r3], -r4, lsl #22 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba658 │ │ │ │ + bcs 0x4ba620 │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0xfef6c230 │ │ │ │ + blx 0xfef6c1f8 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5ae3ba │ │ │ │ + blx 0x5ae382 │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0548c │ │ │ │ + bl 0xfec05454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ vstmiane r1!, {s30-s254} │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161775,71 +161761,71 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #21 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16c3ac │ │ │ │ + blmi 0x16c374 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec054fc │ │ │ │ + bl 0xfec054c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afaa9 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf23e2 │ │ │ │ + blx 0xf23aa │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r7, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffefe │ │ │ │ + blx 0xffec6 │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-88] @ 0xffffffa8 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ - blx 0x1bec358 │ │ │ │ + blx 0x1bec320 │ │ │ │ strbeq r2, [r3, r0, lsl #4] │ │ │ │ @ instruction: 0xf856d514 │ │ │ │ @ instruction: 0xf8571022 │ │ │ │ - blx 0xfe17a422 │ │ │ │ - beq 0x6fd3a0 │ │ │ │ + blx 0xfe17a3ea │ │ │ │ + beq 0x6fd368 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ tstvs ip, r1, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c185b │ │ │ │ - bl 0x5713b0 │ │ │ │ - bl 0x11eefd4 │ │ │ │ + bl 0x571378 │ │ │ │ + bl 0x11eef9c │ │ │ │ ldrmi r0, [r8], ip, lsl #10 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x1b23fc │ │ │ │ + bcs 0x1b23c4 │ │ │ │ strtmi sp, [r0], -r3, ror #3 │ │ │ │ - blx 0x26c398 │ │ │ │ + blx 0x26c360 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161852,16 +161838,16 @@ │ │ │ │ strmi r0, [r4], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf852d017 │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #28] │ │ │ │ @ instruction: 0xf85ed524 │ │ │ │ - blx 0xfe16e4a2 │ │ │ │ - beq 0x6bdc20 │ │ │ │ + blx 0xfe16e46a │ │ │ │ + beq 0x6bdbe8 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18c0 │ │ │ │ stmdbne r0, {r9, sl, fp}^ │ │ │ │ streq lr, [lr], -r6, asr #22 │ │ │ │ vrsubhn.i16 d20, q6, │ │ │ │ @@ -161876,15 +161862,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eoreq pc, r1, r7, asr r8 @ │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andcc pc, r0, r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s0, s28 │ │ │ │ - bl 0x572c7c │ │ │ │ + bl 0x572c44 │ │ │ │ @ instruction: 0xf140030e │ │ │ │ ldmdbne fp, {}^ @ │ │ │ │ streq lr, [r0], -r6, asr #22 │ │ │ │ @ instruction: 0x4608461d │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161925,20 +161911,20 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ @ instruction: 0x2100f99d │ │ │ │ ldrle r0, [sp, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, r1, r8, asr r8 @ │ │ │ │ svceq 0x0001f011 │ │ │ │ eorcs pc, r1, r7, asr r8 @ │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - b 0x14a29d8 │ │ │ │ + b 0x14a29a0 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b3448 │ │ │ │ + b 0x13b3410 │ │ │ │ vmull.u8 q11, d0, d2 │ │ │ │ - bl 0x57258c │ │ │ │ - b 0x146f184 │ │ │ │ + bl 0x572554 │ │ │ │ + b 0x146f14c │ │ │ │ @ instruction: 0xf1422222 │ │ │ │ ldmdbne fp, {r9} │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ tstcc r1, ip, lsl r6 │ │ │ │ strbtle r0, [r1], #1987 @ 0x7c3 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ stmdbcs r4, {r0, r1, r2, r3, ip} │ │ │ │ @@ -161947,18 +161933,18 @@ │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf101425b │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ - bl 0x19325d4 │ │ │ │ - b 0x146eea4 │ │ │ │ + bl 0x193259c │ │ │ │ + b 0x146ee6c │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b34a4 │ │ │ │ + b 0x13b346c │ │ │ │ andsne r6, r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ stmdbcs r4, {r2, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xe7d8d1b4 │ │ │ │ @@ -161973,48 +161959,48 @@ │ │ │ │ strmi r0, [r6], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf852d01c │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #24] │ │ │ │ @ instruction: 0xf85cd529 │ │ │ │ - blx 0xfe16e686 │ │ │ │ + blx 0xfe16e64e │ │ │ │ @ instruction: 0xf1dcc000 │ │ │ │ - bl 0x18b1608 │ │ │ │ - b 0x146e70c │ │ │ │ + bl 0x18b15d0 │ │ │ │ + b 0x146e6d4 │ │ │ │ vrsra.u8 d18, d12, #4 │ │ │ │ - b 0x1175914 │ │ │ │ + b 0x11758dc │ │ │ │ andne r6, r0, #0, 6 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1234b90 │ │ │ │ + bl 0x1234b58 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ cdpne 3, 0, cr15, cr15, cr14, {6} │ │ │ │ andle r2, r1, r4, lsl #18 │ │ │ │ ldrb r4, [r8, r8, lsl #12] │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ strtmi pc, [r8], -sp, asr #17 │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85781f0 │ │ │ │ vaddl.u8 q8, d14, d17 │ │ │ │ - blx 0xfe175e96 │ │ │ │ - b 0x147a65c │ │ │ │ + blx 0xfe175e5e │ │ │ │ + b 0x147a624 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b3564 │ │ │ │ + b 0x13b352c │ │ │ │ andne r6, r0, #0, 24 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1234be0 │ │ │ │ + bl 0x1234ba8 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ ldr r4, [r4, r8, lsl #12]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05884 │ │ │ │ + bl 0xfec0584c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162025,15 +162011,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, lsl #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec058d0 │ │ │ │ + bl 0xfec05898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8c0f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162044,15 +162030,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r9, ror #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0591c │ │ │ │ + bl 0xfec058e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf89af7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162063,15 +162049,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r3, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05968 │ │ │ │ + bl 0xfec05930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf874f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162082,15 +162068,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4628f81d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec059b4 │ │ │ │ + bl 0xfec0597c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf84ef7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162101,15 +162087,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub8mi pc, r8, r7 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05a00 │ │ │ │ + bl 0xfec059c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf828f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162120,21 +162106,21 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628ffd1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05a4c │ │ │ │ + bl 0xfec05a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf802f7f4 │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x1480134 │ │ │ │ + b 0x14800fc │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162144,21 +162130,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -r1, lsr #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05aac │ │ │ │ + bl 0xfec05a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffd2f7f3 │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x1480174 │ │ │ │ + b 0x148013c │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162168,20 +162154,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub16mi pc, r0, r1 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b0c │ │ │ │ + bl 0xfec05ad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffa2f7f3 │ │ │ │ - b 0x14801a4 │ │ │ │ + b 0x148016c │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ addsmi r6, ip, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d5[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162191,15 +162177,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b68 │ │ │ │ + bl 0xfec05b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xff74f7f3 │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @@ -162213,15 +162199,15 @@ │ │ │ │ @ instruction: 0xff18f7f3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05bc0 │ │ │ │ + bl 0xfec05b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xff48f7f3 │ │ │ │ adclt r4, ip, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162235,15 +162221,15 @@ │ │ │ │ mcr2 7, 7, pc, cr12, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05c18 │ │ │ │ + bl 0xfec05be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff1cf7f3 │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ strbeq r2, [r2, r0, lsl #10] │ │ │ │ @@ -162257,21 +162243,21 @@ │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05c70 │ │ │ │ + bl 0xfec05c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr3, {7} │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x1480358 │ │ │ │ + b 0x1480320 │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162281,21 +162267,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05cd0 │ │ │ │ + bl 0xfec05c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x1480398 │ │ │ │ + b 0x1480360 │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162305,20 +162291,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe5f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d30 │ │ │ │ + bl 0xfec05cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr0, cr3, {7} │ │ │ │ - b 0x14803c8 │ │ │ │ + b 0x1480390 │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ adcmi r6, r3, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162328,15 +162314,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d8c │ │ │ │ + bl 0xfec05d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, ror #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162348,15 +162334,15 @@ │ │ │ │ mcr2 7, 0, pc, cr10, cr3, {7} @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ddc │ │ │ │ + bl 0xfec05da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 1, pc, cr10, cr3, {7} │ │ │ │ strtmi fp, [r1], -sp, lsr #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162368,15 +162354,15 @@ │ │ │ │ stc2l 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05e2c │ │ │ │ + bl 0xfec05df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ mrc2 7, 0, pc, cr2, cr3, {7} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r0, r1, r8, sl, ip, lr, pc} │ │ │ │ @@ -162387,63 +162373,63 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628fdbb │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05e78 │ │ │ │ + bl 0xfec05e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2l 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0xbac9c │ │ │ │ + blcs 0xbac64 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r1, r0, lsl #12 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -fp, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ed8 │ │ │ │ + bl 0xfec05ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ adcslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf9b1d50b │ │ │ │ - blcs 0xbacfc │ │ │ │ + blcs 0xbacc4 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177271 @ 0xb0000009 │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r2, r0, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4620fd5b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05f38 │ │ │ │ + bl 0xfec05f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162458,15 +162444,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -sp, lsr #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05f94 │ │ │ │ + bl 0xfec05f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2f6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162480,15 +162466,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #26 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05fec │ │ │ │ + bl 0xfec05fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2b6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162502,15 +162488,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4630fcd5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec06044 │ │ │ │ + bl 0xfec0600c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r1, r2, r8, sl, ip, lr, pc} │ │ │ │ @@ -162523,27 +162509,27 @@ │ │ │ │ stc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06098 │ │ │ │ + bl 0xfec06060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4621fcdb │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ @ instruction: 0xf991d50a │ │ │ │ @ instruction: 0xf9925000 │ │ │ │ adcmi r4, r5, #0 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1ed68 │ │ │ │ + bl 0xfea1ed30 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ec4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4638fc7b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162557,15 +162543,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ stc2 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r9 @ │ │ │ │ ands pc, ip, r7, lsr r9 @ │ │ │ │ - bl 0xfec404f0 │ │ │ │ + bl 0xfec404b8 │ │ │ │ svclt 0x00a80304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162582,40 +162568,40 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ ldc2l 7, cr15, [r8], #-972 @ 0xfffffc34 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97f9f8 │ │ │ │ + bl 0xfe97f9c0 │ │ │ │ svclt 0x00a80205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec061bc │ │ │ │ + bl 0xfec06184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ strtmi pc, [r1], -r9, asr #24 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ stmdavc sp, {r3, r8, sl, ip, lr, pc} │ │ │ │ adcmi r7, r5, #20, 16 @ 0x140000 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1ec88 │ │ │ │ + bl 0xfea1ec50 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ee4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ ldrtmi pc, [r8], -fp, ror #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162629,15 +162615,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r8 @ │ │ │ │ ands pc, ip, r7, lsr r8 @ │ │ │ │ - bl 0xfec40610 │ │ │ │ + bl 0xfec405d8 │ │ │ │ svclt 0x00280304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162649,188 +162635,188 @@ │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ - blx 0xffaed05e │ │ │ │ + blx 0xffaed026 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97fb18 │ │ │ │ + bl 0xfe97fae0 │ │ │ │ svclt 0x00280205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ - blx 0xfe36d08e │ │ │ │ + blx 0xfe36d056 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec062dc │ │ │ │ + bl 0xfec062a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ @ instruction: 0xf7f34615 │ │ │ │ @ instruction: 0x46a4fbb9 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x1275654 │ │ │ │ + bl 0x127561c │ │ │ │ @ instruction: 0xf10c77e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0x18ed0e2 │ │ │ │ + blx 0x18ed0aa │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06330 │ │ │ │ + bl 0xfec062f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f3461f │ │ │ │ strtmi pc, [r4], pc, lsl #23 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r4, #-1987] @ 0xfffff83d │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ @ instruction: 0xf147195d │ │ │ │ @ instruction: 0xf10c0700 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0xe6d136 │ │ │ │ + blx 0xe6d0fe │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06384 │ │ │ │ + bl 0xfec0634c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ rsbslt pc, sl, #103424 @ 0x19400 │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ stceq 1, cr15, [r0], {194} @ 0xc2 │ │ │ │ @ instruction: 0xf1031dd5 │ │ │ │ svclt 0x00b80301 │ │ │ │ - blle 0x3b85b0 │ │ │ │ - bcs 0xcd224 │ │ │ │ - blx 0x9df0a8 │ │ │ │ + blle 0x3b8578 │ │ │ │ + bcs 0xcd1ec │ │ │ │ + blx 0x9df070 │ │ │ │ rsclt pc, r5, #12, 8 @ 0xc000000 │ │ │ │ addsmi sp, r4, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2a07 │ │ │ │ svclt 0x00d80500 │ │ │ │ strbeq fp, [r4, r5, ror #5] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -r2, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xffe6d1b4 │ │ │ │ + blt 0xffe6d17c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fb2d │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x973300 │ │ │ │ - b 0x12fe44 │ │ │ │ - b 0x116fa48 │ │ │ │ + b 0x9732c8 │ │ │ │ + b 0x12fe0c │ │ │ │ + b 0x116fa10 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andle r3, lr, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a5dd8 │ │ │ │ + blx 0x9a5da0 │ │ │ │ addslt pc, sl, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0x4620e7df │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfeced240 │ │ │ │ + blt 0xfeced208 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0xffaed25c │ │ │ │ + blx 0xffaed224 │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf1c3020c │ │ │ │ @ instruction: 0xf1130800 │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r0, r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ stc2 10, cr15, [r8], {36} @ 0x24 @ │ │ │ │ - blcs 0x8a5ed8 │ │ │ │ + blcs 0x8a5ea0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1df22c │ │ │ │ - blx 0x18ae2dc │ │ │ │ + blx 0x1df1f4 │ │ │ │ + blx 0x18ae2a4 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ svclt 0x0000ba6d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06504 │ │ │ │ + bl 0xfec064cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34605 │ │ │ │ - blx 0x14addac │ │ │ │ + blx 0x14add74 │ │ │ │ cdpne 12, 7, cr15, cr2, cr7, {4} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0xf1cc0610 │ │ │ │ @ instruction: 0xf9120e00 │ │ │ │ @ instruction: 0xf11c3f01 │ │ │ │ svclt 0x00bc0f07 │ │ │ │ sbcslt r1, ip, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf1bcdb0e │ │ │ │ svclt 0x00bc0f00 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - blle 0x29beb4 │ │ │ │ + blle 0x29be7c │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svceq 0x0007f1bc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ svclt 0x00480101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ @@ -162846,24 +162832,24 @@ │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fa67 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r2, #0, #28 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x973484 │ │ │ │ - b 0x12ffc8 │ │ │ │ - b 0x116fbcc │ │ │ │ + b 0x97344c │ │ │ │ + b 0x12ff90 │ │ │ │ + b 0x116fb94 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff115 │ │ │ │ vstrcs d13, [r0, #-924] @ 0xfffffc64 │ │ │ │ adcmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ @@ -162876,37 +162862,37 @@ │ │ │ │ svclt 0x0000b9eb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x96d3e8 │ │ │ │ + blx 0x96d3b0 │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf1134f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r4!, {s29-s107} │ │ │ │ @ instruction: 0xf1c3db0c │ │ │ │ - blcs 0xb2444 │ │ │ │ - blx 0x11df328 │ │ │ │ - blle 0x22e47c │ │ │ │ + blcs 0xb240c │ │ │ │ + blx 0x11df2f0 │ │ │ │ + blle 0x22e444 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3bff30 │ │ │ │ + b 0xfe3bfef8 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1df568 │ │ │ │ - b 0xfe1b04a4 │ │ │ │ + b 0x1df530 │ │ │ │ + b 0xfe1b046c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r8!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -162941,44 +162927,44 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f341f0 │ │ │ │ movwcs fp, #2405 @ 0x965 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e8469e │ │ │ │ vseleq.f32 s30, s16, s7 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - blx 0x1878120 │ │ │ │ + blx 0x18780e8 │ │ │ │ strb pc, [r0, lr, lsl #29]! @ │ │ │ │ bicsle r2, r9, r0, lsl #22 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ bfi r4, lr, #13, #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf98af7f3 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf64a1eb1 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf1be880a │ │ │ │ - blle 0xaf3170 │ │ │ │ + blle 0xaf3138 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x166628 │ │ │ │ + blx 0x1665f0 │ │ │ │ @ instruction: 0xf5b2f20e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ movwle r2, #12800 @ 0x3200 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe0edf10 │ │ │ │ + blx 0xfe0eded8 │ │ │ │ svccc 0x0002f83c │ │ │ │ vorr.i32 d20, #33792 @ 0x00008400 │ │ │ │ adcsmi r0, r1, #143 @ 0x8f │ │ │ │ eorscs pc, sl, r7, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdbeq r2, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @@ -162986,49 +162972,49 @@ │ │ │ │ tstcc r2, r0, lsl r0 │ │ │ │ svceq 0x000ff11e │ │ │ │ andcs sp, r0, #212, 20 @ 0xd4000 │ │ │ │ @ instruction: 0xe7e54691 │ │ │ │ vpmax.s8 d15, d8, d18 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ ldrb r2, [pc, r0, lsl #4] │ │ │ │ - bcs 0xc1018 │ │ │ │ + bcs 0xc0fe0 │ │ │ │ @ instruction: 0xe7dbd1d8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f347f0 │ │ │ │ svclt 0x0000b8f5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf92cf7f3 │ │ │ │ svcne 0x0029b27b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1c32500 │ │ │ │ @ instruction: 0xf10e0800 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xcb32a8 │ │ │ │ + blle 0xcb3270 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svclt 0x00bc2b00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ - blcs 0x8a626c │ │ │ │ - blx 0x1e66e8 │ │ │ │ - blx 0xbee654 │ │ │ │ + blcs 0x8a6234 │ │ │ │ + blx 0x1e66b0 │ │ │ │ + blx 0xbee61c │ │ │ │ strbmi pc, [ip, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d027 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x11fca54 │ │ │ │ - blx 0x1870a8c │ │ │ │ + b 0x11fca1c │ │ │ │ + blx 0x1870a54 │ │ │ │ ldrbmi pc, [r2, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @@ -163067,27 +163053,27 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, sp, lsl #5 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ @ instruction: 0xf1bcb861 │ │ │ │ - blle 0x633318 │ │ │ │ + blle 0x6332e0 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a6788 │ │ │ │ - blx 0x14abf54 │ │ │ │ + blx 0x1a6750 │ │ │ │ + blx 0x14abf1c │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, fp, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ sbcslt r0, r2, #128, 4 │ │ │ │ - blx 0x11a9690 │ │ │ │ + blx 0x11a9658 │ │ │ │ @ instruction: 0xf000f206 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xe7cbb2d2 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ strb r0, [r5, r1, lsl #8] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -163097,46 +163083,46 @@ │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f3b264 │ │ │ │ @ instruction: 0xf04ff871 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ - blx 0xfe0ee120 │ │ │ │ + blx 0xfe0ee0e8 │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x9578a4 │ │ │ │ - b 0xf03e8 │ │ │ │ - b 0x116fbec │ │ │ │ + b 0x95786c │ │ │ │ + b 0xf03b0 │ │ │ │ + b 0x116fbb4 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff114 │ │ │ │ @ instruction: 0x2c00dbe1 │ │ │ │ @ instruction: 0x2c0fdb11 │ │ │ │ - blx 0x1a6830 │ │ │ │ + blx 0x1a67f8 │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #216 @ 0xd8 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0x11a9740 │ │ │ │ + blx 0x11a9708 │ │ │ │ addslt pc, r9, #8, 6 @ 0x20000000 │ │ │ │ strb r2, [fp, r0, lsl #6] │ │ │ │ - blcs 0xc1070 │ │ │ │ + blcs 0xc1038 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bfd7 │ │ │ │ @@ -163144,88 +163130,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf80ef7f3 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - vqrdmlah.s d21, d16, d0[4] │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ rsbslt r0, fp, #816 @ 0x330 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fc │ │ │ │ - blcs 0xe64b0 │ │ │ │ - blcs 0x8a6520 │ │ │ │ - blx 0x2a6930 │ │ │ │ - blx 0x11ec884 │ │ │ │ + blcs 0xe6478 │ │ │ │ + blcs 0x8a64e8 │ │ │ │ + blx 0x2a68f8 │ │ │ │ + blx 0x11ec84c │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x1871494 │ │ │ │ + blx 0x187145c │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi r7, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1], -r7 │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorsvc pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1c0e34 │ │ │ │ - b 0xfe1b08cc │ │ │ │ + b 0x1c0dfc │ │ │ │ + b 0xfe1b0894 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d1 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0086f7f2 │ │ │ │ - blx 0x128023c │ │ │ │ + blx 0x1280204 │ │ │ │ strcs pc, [r0, -r4, lsl #8] │ │ │ │ @ instruction: 0x463ce7dd │ │ │ │ bicsle r2, r4, r0, lsl #30 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f2b27f │ │ │ │ @ instruction: 0xf1c7ffb3 │ │ │ │ ldrtmi r0, [r1], -r0, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xaf914 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xaf8dc │ │ │ │ strcs r3, [r0], #-1552 @ 0xfffff9f0 │ │ │ │ svccc 0x0001f91c │ │ │ │ - ble 0x5fa510 │ │ │ │ + ble 0x5fa4d8 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrmi r2, [r6], r0, lsl #6 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x11bbd24 │ │ │ │ + b 0x11bbcec │ │ │ │ vraddhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ tstlt r4, lr, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x004cf7f2 │ │ │ │ - blle 0x4f7128 │ │ │ │ - blle 0x5bb544 │ │ │ │ + blle 0x4f70f0 │ │ │ │ + blle 0x5bb50c │ │ │ │ ldcle 15, cr2, [sl], {7} │ │ │ │ - blcs 0x7fc38 │ │ │ │ + blcs 0x7fc00 │ │ │ │ @ instruction: 0xf000bf83 │ │ │ │ mvnscs r0, #268435456 @ 0x10000000 │ │ │ │ sbcslt r4, fp, #157286400 @ 0x9600000 │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ ldrb r0, [r9, r1, lsl #4] │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ - blx 0x9a98c0 │ │ │ │ + blx 0x9a9888 │ │ │ │ @ instruction: 0xf04ff308 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ sbcslt r0, fp, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf000e7cc │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ sbcle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x469623ff │ │ │ │ @@ -163236,101 +163222,101 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xff5af7f2 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r0, r0, lsl #16 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1bedb2b │ │ │ │ ldcle 15, cr0, [r6], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf000d335 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x188c9e4 │ │ │ │ + blx 0x188c9ac │ │ │ │ tstpmi r4, #128, 18 @ p-variant is OBSOLETE @ 0x200000 │ │ │ │ svccs 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x953ae0 │ │ │ │ - b 0x170224 │ │ │ │ - b 0x1170628 │ │ │ │ + b 0x953aa8 │ │ │ │ + b 0x1701ec │ │ │ │ + b 0x11705f0 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf93cd012 │ │ │ │ - blcs 0xbf618 │ │ │ │ + blcs 0xbf5e0 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ @ instruction: 0xf11edbe5 │ │ │ │ - ble 0xff57365c │ │ │ │ + ble 0xff573624 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ - blx 0x9a99a4 │ │ │ │ + blx 0x9a996c │ │ │ │ andcs pc, r0, #8, 6 @ 0x20000000 │ │ │ │ bfi fp, fp, #5, #22 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - blcs 0xdf568 │ │ │ │ + blcs 0xdf530 │ │ │ │ ldrmi sp, [sl], -fp, asr #3 │ │ │ │ addslt lr, fp, #53739520 @ 0x3340000 │ │ │ │ strb r2, [sl, r0, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr10, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ stccs 15, cr4, [r0], {4} │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ strcs r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf113db0c │ │ │ │ - blle 0x9f3714 │ │ │ │ - blle 0xa3a69c │ │ │ │ + blle 0x9f36dc │ │ │ │ + blle 0xa3a664 │ │ │ │ fstmdbxle fp!, {d2-d16} @ Deprecated │ │ │ │ tstlt ip, r4, lsr #13 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xafaac @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xafa74 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe2dfbb4 │ │ │ │ - b 0x1b0ad8 │ │ │ │ - b 0xfe1b0afc │ │ │ │ + b 0xfe2dfb7c │ │ │ │ + b 0x1b0aa0 │ │ │ │ + b 0xfe1b0ac4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d7 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr8, cr2, {7} │ │ │ │ strtmi r2, [r4], r0, lsl #8 │ │ │ │ @ instruction: 0xf1c3e7e0 │ │ │ │ - blx 0x9b2af0 │ │ │ │ + blx 0x9b2ab8 │ │ │ │ @ instruction: 0xf04ff40c │ │ │ │ ldrb r0, [r9, r0, lsl #24] │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa2c │ │ │ │ bicle r4, pc, r4, asr #10 │ │ │ │ @ instruction: 0xf04f4664 │ │ │ │ strb r0, [pc, r0, lsl #24] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06d14 │ │ │ │ + bl 0xfec06cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ rsbslt pc, sl, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf1064631 │ │ │ │ mcrne 14, 3, r0, cr3, cr0, {0} │ │ │ │ @@ -163344,81 +163330,81 @@ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0008f112 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf893dbee │ │ │ │ - bcs 0xdfb6c │ │ │ │ - blx 0xbe66f8 │ │ │ │ + bcs 0xdfb34 │ │ │ │ + blx 0xbe66c0 │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1b0b7c │ │ │ │ + bl 0x1b0b44 │ │ │ │ rsclt r0, r4, #92, 8 @ 0x5c000000 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 1, pc, cr6, cr2, {7} @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf51c │ │ │ │ + b 0x1caf4e4 │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x973ca0 │ │ │ │ - b 0x1307e4 │ │ │ │ - b 0x11703e8 │ │ │ │ + b 0x973c68 │ │ │ │ + b 0x1307ac │ │ │ │ + b 0x11703b0 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x0010f115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a6778 │ │ │ │ + blx 0x9a6740 │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x130410 │ │ │ │ + bl 0x1303d8 │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 0, pc, cr4, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf11343df │ │ │ │ @ instruction: 0xf10e0f20 │ │ │ │ svclt 0x00b80e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8dedb09 │ │ │ │ - blcs 0xbfc64 │ │ │ │ - blcs 0x8a68d4 │ │ │ │ + blcs 0xbfc2c │ │ │ │ + blcs 0x8a689c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfbd0 │ │ │ │ - blx 0x18aec80 │ │ │ │ + blx 0x1dfb98 │ │ │ │ + blx 0x18aec48 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, r8, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -163426,23 +163412,23 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ smlalsmi fp, ip, fp, sp │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ mrrceq 11, 0, lr, r4, cr12 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06eb4 │ │ │ │ + bl 0xfec06e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ - blx 0x14af3fc │ │ │ │ + blx 0x14af3c4 │ │ │ │ ldrtmi pc, [r1], -r7, lsl #25 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr6, {0} │ │ │ │ - b 0x1c77660 │ │ │ │ + b 0x1c77628 │ │ │ │ ands r0, r1, ip, lsl #12 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svceq 0x0007f1bc │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsclt fp, r2, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ @@ -163450,86 +163436,86 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0007f11c │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf993dbee │ │ │ │ @ instruction: 0xf1bc4000 │ │ │ │ - ble 0xff8f3914 │ │ │ │ + ble 0xff8f38dc │ │ │ │ @ instruction: 0xf0044134 │ │ │ │ - bl 0x130520 │ │ │ │ + bl 0x1304e8 │ │ │ │ sbcslt r0, r2, #100, 4 @ 0x40000006 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf378 │ │ │ │ + b 0x1caf340 │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85745b4 │ │ │ │ - b 0x973e44 │ │ │ │ - b 0x130988 │ │ │ │ - b 0x117058c │ │ │ │ + b 0x973e0c │ │ │ │ + b 0x130950 │ │ │ │ + b 0x1170554 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf9bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x11a691c │ │ │ │ + blx 0x11a68e4 │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x1305b4 │ │ │ │ + bl 0x13057c │ │ │ │ addslt r0, r2, #805306374 @ 0x30000006 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf113020c │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - blle 0x77aa08 │ │ │ │ + blle 0x77a9d0 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3c08ec │ │ │ │ + b 0xfe3c08b4 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1dff24 │ │ │ │ - b 0xfe1b0e60 │ │ │ │ + b 0x1dfeec │ │ │ │ + b 0xfe1b0e28 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ vst1.16 {d15-d16}, [ip], r4 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ @ instruction: 0x0c64eb0c │ │ │ │ @@ -163542,21 +163528,21 @@ │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ ldc2l 7, cr15, [sl], #968 @ 0x3c8 │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq lr, [ip, -pc, ror #20] │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xa73aa4 │ │ │ │ + blle 0xa73a6c │ │ │ │ @ instruction: 0xf1bc7813 │ │ │ │ - blle 0xab3a8c │ │ │ │ + blle 0xab3a54 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a6f58 │ │ │ │ - blcs 0xacac8 │ │ │ │ - blx 0x189fd14 │ │ │ │ + blx 0x1a6f20 │ │ │ │ + blcs 0xaca90 │ │ │ │ + blx 0x189fcdc │ │ │ │ @ instruction: 0xf000fe83 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0x46230eff │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc lr, (UNDEF: 1) │ │ │ │ @@ -163565,68 +163551,68 @@ │ │ │ │ @ instruction: 0xb115d1dc │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ - blx 0x9a9e80 │ │ │ │ + blx 0x9a9e48 │ │ │ │ @ instruction: 0xf000f907 │ │ │ │ @ instruction: 0xf0090401 │ │ │ │ movwcs r0, #3585 @ 0xe01 │ │ │ │ vnmlseq.f64 d30, d9, d14 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ - blcs 0xe9e68 │ │ │ │ + blcs 0xe9e30 │ │ │ │ @ instruction: 0xf000d1d5 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2 7, cr15, [r0], #968 @ 0x3c8 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf64a1eb1 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - b 0x1c78f38 │ │ │ │ + b 0x1c78f00 │ │ │ │ eor r0, r7, lr, lsl #16 │ │ │ │ @ instruction: 0xf1be880b │ │ │ │ - blle 0xb73b44 │ │ │ │ + blle 0xb73b0c │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1a7018 │ │ │ │ + blx 0x1a6fe0 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf983fa1f │ │ │ │ - beq 0xec098 │ │ │ │ + beq 0xec060 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svccc 0x0002f83c │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x978044 │ │ │ │ - b 0x2f0b88 │ │ │ │ - b 0x117078c │ │ │ │ + b 0x97800c │ │ │ │ + b 0x2f0b50 │ │ │ │ + b 0x1170754 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r7, r0 │ │ │ │ @ instruction: 0xf11e3102 │ │ │ │ - ble 0xff573bd4 │ │ │ │ - beq 0xec0d4 │ │ │ │ + ble 0xff573b9c │ │ │ │ + beq 0xec09c │ │ │ │ ubfx r4, r1, #13, #5 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ - beq 0xec0e0 │ │ │ │ + beq 0xec0a8 │ │ │ │ andeq pc, r1, #3 │ │ │ │ subseq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ - blcs 0xe9f18 │ │ │ │ + blcs 0xe9ee0 │ │ │ │ @ instruction: 0x469ad1d3 │ │ │ │ bfi r4, r9, #13, #8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ @@ -163634,44 +163620,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ svcne 0x0029b27b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - b 0x1c79404 │ │ │ │ + b 0x1c793cc │ │ │ │ @ instruction: 0xf10e0803 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xb73c90 │ │ │ │ + blle 0xb73c58 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xb7ac18 │ │ │ │ + blle 0xb7abe0 │ │ │ │ @ instruction: 0xdc322b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorsle r4, r0, ip, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xb0030 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xafff8 @ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8519680 @ 0x00820000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1e3c58 │ │ │ │ - b 0x1b107c │ │ │ │ - b 0xfe1b1074 │ │ │ │ + b 0xfe1e3c20 │ │ │ │ + b 0x1b1044 │ │ │ │ + b 0xfe1b103c │ │ │ │ andvs r0, ip, ip, lsl #8 │ │ │ │ @ instruction: 0xb115d1d7 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfee6e030 │ │ │ │ + bllt 0xfee6dff8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrb r4, [pc, r4, ror #12] │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ ldrbeq lr, [r4], #-2825 @ 0xfffff4f7 │ │ │ │ ssatmi lr, #5, r6, asr #15 │ │ │ │ @@ -163681,28 +163667,28 @@ │ │ │ │ svclt 0x0000e7ce │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xff6ee07a │ │ │ │ + blx 0xff6ee042 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x27003cff │ │ │ │ ldreq pc, [r0, #-262] @ 0xfffffefa │ │ │ │ streq lr, [lr], -pc, ror #20 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf99cdb2d │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xbf3cd8 │ │ │ │ + blle 0xbf3ca0 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1a71b4 │ │ │ │ - blx 0x14ac91c │ │ │ │ + blx 0x1a717c │ │ │ │ + blx 0x14ac8e4 │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ @@ -163718,217 +163704,217 @@ │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ andcs fp, r0, #87040 @ 0x15400 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf806fa43 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ andeq pc, r1, #8 │ │ │ │ - bl 0x138d44 │ │ │ │ + bl 0x138d0c │ │ │ │ sbcslt r0, r2, #104, 4 @ 0x80000006 │ │ │ │ - blcs 0xea0bc │ │ │ │ + blcs 0xea084 │ │ │ │ @ instruction: 0x461ad1d2 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f2b264 │ │ │ │ @ instruction: 0xf04ffb75 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stccs 0, cr14, [pc], {38} @ 0x26 │ │ │ │ - blx 0x1a727c │ │ │ │ + blx 0x1a7244 │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0xfe0eeb34 │ │ │ │ + blx 0xfe0eeafc │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x93c2b8 │ │ │ │ - b 0xf09e0 │ │ │ │ - b 0x11305e4 │ │ │ │ + b 0x93c280 │ │ │ │ + b 0xf09a8 │ │ │ │ + b 0x11305ac │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ andsle r2, r8, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ - blle 0xff901a1c │ │ │ │ + blle 0xff9019e4 │ │ │ │ @ instruction: 0x3000f9bc │ │ │ │ - ble 0xff3bb1f8 │ │ │ │ + ble 0xff3bb1c0 │ │ │ │ vpmax.s8 , q4, │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ - bl 0xf0608 │ │ │ │ + bl 0xf05d0 │ │ │ │ addlt r0, r9, #-2147483624 @ 0x80000018 │ │ │ │ @ instruction: 0x4619e7d4 │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ @ instruction: 0xf1b9e7d0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xff66e1f0 │ │ │ │ + blt 0xff66e1b8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x46e20e │ │ │ │ + blx 0x46e1d6 │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1132600 │ │ │ │ @ instruction: 0xf10e0f1f │ │ │ │ svclt 0x00bc0e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x601bfc │ │ │ │ + blle 0x601bc4 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xc3ae74 │ │ │ │ + blle 0xc3ae3c │ │ │ │ @ instruction: 0xdc362b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ andle r2, r7, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2b1ab0 │ │ │ │ + b 0xfe2b1a78 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, ip, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - b 0x1c9ecd8 │ │ │ │ - blx 0x11b22e4 │ │ │ │ + b 0x1c9eca0 │ │ │ │ + blx 0x11b22ac │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c1b1c │ │ │ │ + blcs 0x2c1ae4 │ │ │ │ @ instruction: 0x461cd074 │ │ │ │ ldmdale r6!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0xfea6e2dc │ │ │ │ + blx 0xfea6e2a4 │ │ │ │ eorseq pc, r8, #4, 2 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xb0458 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xb0420 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ tstpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ - bcc 0x12c464 │ │ │ │ + bcc 0x12c42c │ │ │ │ @ instruction: 0xf101fa0c │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf802fa2c │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ stmdaeq r1, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ - blx 0x340fba │ │ │ │ - blx 0x36cb92 │ │ │ │ + blx 0x340f82 │ │ │ │ + blx 0x36cb5a │ │ │ │ rscmi r2, r1, ip, lsl #24 │ │ │ │ - blhi 0x36f218 │ │ │ │ + blhi 0x36f1e0 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ stmiaeq r9, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ - b 0xfe1816f8 │ │ │ │ + b 0xfe1816c0 │ │ │ │ andsmi r0, r3, r9, lsl #6 │ │ │ │ ldrdhi pc, [r4], -r8 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ stmdavs fp!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - b 0x100508 │ │ │ │ - b 0xf07d8 │ │ │ │ + b 0x1004d0 │ │ │ │ + b 0xf07a0 │ │ │ │ @ instruction: 0xf1a40108 │ │ │ │ subsmi r0, r9, r0, lsr #16 │ │ │ │ ldmib r7, {r0, r3, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf85e3102 │ │ │ │ - blx 0x10c47c │ │ │ │ + blx 0x10c444 │ │ │ │ rscmi pc, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf808fa21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - bl 0x440750 │ │ │ │ - b 0x11716d0 │ │ │ │ + bl 0x440718 │ │ │ │ + b 0x1171698 │ │ │ │ stmdavs r0!, {r3, r8, r9}^ │ │ │ │ rsbmi r6, r3, ip, lsr #17 │ │ │ │ stmiavs sl!, {r0, r1, r4, lr}^ │ │ │ │ rsbmi r4, r3, fp, lsr r0 │ │ │ │ - b 0xfe108690 │ │ │ │ - b 0x170ff0 │ │ │ │ + b 0xfe108658 │ │ │ │ + b 0x170fb8 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f24ff8 │ │ │ │ @ instruction: 0xf645b9ed │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x1304c4 │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + blmi 0x13048c │ │ │ │ eorseq pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x16ecb1e │ │ │ │ - eorseq sl, r3, r8, lsl r8 │ │ │ │ + blx 0x15ecae6 │ │ │ │ + ldrsbteq sl, [r3], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1c44 │ │ │ │ + blcs 0x4c1c0c │ │ │ │ addhi pc, fp, r0 │ │ │ │ - blcs 0x481ca4 │ │ │ │ + blcs 0x481c6c │ │ │ │ addhi pc, ip, r0, lsl #4 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0x4ee408 │ │ │ │ + blx 0x4ee3d0 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 2, cr15, cr0, cr12, {6} │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10cfa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x9410d0 │ │ │ │ + blx 0x941098 │ │ │ │ ldmdavs fp!, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ vmlsmi.f32 s28, s4, s30 │ │ │ │ @ instruction: 0x4c01ea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ vnmlami.f32 s28, s2, s28 │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ @@ -163938,250 +163924,250 @@ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ smlawteq r0, r4, r1, pc @ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ - blx 0x18a59c │ │ │ │ + blx 0x18a564 │ │ │ │ rscmi pc, r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0x970940 │ │ │ │ + blx 0x970908 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ - mvnpl pc, sl, asr #12 │ │ │ │ + asrpl pc, sl, #12 @ │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - bl 0x10085c │ │ │ │ + bl 0x100824 │ │ │ │ @ instruction: 0xf85109c8 │ │ │ │ @ instruction: 0xf8d9a038 │ │ │ │ @ instruction: 0xf8d58004 │ │ │ │ - b 0xfe1544e0 │ │ │ │ - b 0x130d08 │ │ │ │ - b 0x130d18 │ │ │ │ - b 0xfe130d14 │ │ │ │ + b 0xfe1544a8 │ │ │ │ + b 0x130cd0 │ │ │ │ + b 0x130ce0 │ │ │ │ + b 0xfe130cdc │ │ │ │ eorvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1c4686a │ │ │ │ subsmi r0, r3, r0, lsr #18 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ strbeq lr, [r0, r1, lsl #22] │ │ │ │ @ instruction: 0xf909fa03 │ │ │ │ - blx 0x9808a0 │ │ │ │ - b 0x116e53c │ │ │ │ + blx 0x980868 │ │ │ │ + b 0x116e504 │ │ │ │ rscmi r0, r3, r9, lsl #4 │ │ │ │ eorsmi pc, r0, r1, asr r8 @ │ │ │ │ - b 0x114a7c8 │ │ │ │ + b 0x114a790 │ │ │ │ ldmdavs r9!, {r3, r9}^ │ │ │ │ - b 0x140638 │ │ │ │ + b 0x140600 │ │ │ │ eormi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, asr #32 │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ subsmi r4, r3, fp │ │ │ │ ldrtmi r6, [r0], -fp, ror #1 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt r2, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cmppeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addeq pc, r4, r5, asr #12 │ │ │ │ + subeq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c20237 │ │ │ │ - svclt 0x0000faad │ │ │ │ - eorseq sl, r3, ip, lsr #16 │ │ │ │ + svclt 0x0000faa9 │ │ │ │ + eorseq sl, r3, ip, ror #15 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c1d9c │ │ │ │ + blcs 0x8c1d64 │ │ │ │ ldrmi sp, [ip], -ip, rrx │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf966f7f2 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stceq 1, cr15, [r0], #-16 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ - beq 0xeccb8 │ │ │ │ + beq 0xecc80 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vseleq.f32 s30, s24, s17 │ │ │ │ - blx 0x36edd4 │ │ │ │ + blx 0x36ed9c │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vmlseq.f32 s28, s20, s28 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xf64a4313 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ - blx 0xab0ea8 │ │ │ │ - b 0x146e5f0 │ │ │ │ - bl 0x133e04 │ │ │ │ + vsubl.s8 , d16, d16 │ │ │ │ + blx 0xab0e70 │ │ │ │ + b 0x146e5b8 │ │ │ │ + bl 0x133dcc │ │ │ │ rscmi r0, r1, r9, asr #17 │ │ │ │ @ instruction: 0xf85244f4 │ │ │ │ @ instruction: 0xf8d5a039 │ │ │ │ @ instruction: 0xf8d89000 │ │ │ │ - b 0xfe190608 │ │ │ │ - b 0x171220 │ │ │ │ - b 0x171238 │ │ │ │ - b 0xfe17122c │ │ │ │ + b 0xfe1905d0 │ │ │ │ + b 0x1711e8 │ │ │ │ + b 0x171200 │ │ │ │ + b 0xfe1711f4 │ │ │ │ eorvs r0, fp, r9, lsl #6 │ │ │ │ @ instruction: 0xf1c4686b │ │ │ │ subsmi r0, r9, r0, lsr #18 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, r9, r9, asr r0 │ │ │ │ ldrdcc lr, [r2, -r7] │ │ │ │ strbeq lr, [r0, r2, lsl #22] │ │ │ │ @ instruction: 0xf909fa01 │ │ │ │ - blx 0x9009bc │ │ │ │ - b 0x11ae654 │ │ │ │ + blx 0x900984 │ │ │ │ + b 0x11ae61c │ │ │ │ rscmi r0, r1, r9, lsl #6 │ │ │ │ eorsmi pc, r0, r2, asr r8 @ │ │ │ │ - b 0x118a8e8 │ │ │ │ + b 0x118a8b0 │ │ │ │ ldmdavs r8!, {r3, r8, r9}^ │ │ │ │ - b 0x180794 │ │ │ │ + b 0x18075c │ │ │ │ eormi r0, r3, lr, lsl #6 │ │ │ │ stmiavs sl!, {r0, r1, r4, r6, lr}^ │ │ │ │ - b 0xfe108900 │ │ │ │ - b 0x171260 │ │ │ │ + b 0xfe1088c8 │ │ │ │ + b 0x171228 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ @ instruction: 0xf645b8b5 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ - blmi 0x130734 │ │ │ │ + vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ + blmi 0x1306fc │ │ │ │ eorseq pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x8ecd8c │ │ │ │ - eorseq sl, r3, r0, asr #16 │ │ │ │ + blx 0x7ecd54 │ │ │ │ + eorseq sl, r3, r0, lsl #16 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c1eb8 │ │ │ │ + blcs 0x2c1e80 │ │ │ │ @ instruction: 0x461cd071 │ │ │ │ ldmdale r3!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf8daf7f2 │ │ │ │ teqpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ @ instruction: 0xf1044313 │ │ │ │ vmov.i32 d16, #34816 @ 0x00008800 │ │ │ │ - blx 0x8f8718 │ │ │ │ + blx 0x8f86e0 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ @ instruction: 0xf00340a3 │ │ │ │ ldmib r8, {r0, r1, r2, r3, r4, r5, r6, r7, r9}^ │ │ │ │ - blx 0x2052f4 │ │ │ │ + blx 0x2052bc │ │ │ │ adcmi pc, r3, ip, lsl #24 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ - blx 0x1eef1a │ │ │ │ + blx 0x1eeee2 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ strbeq lr, [r9, #2830] @ 0xb0e │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 11, cr15, [r2], {1} @ │ │ │ │ smlatbcs r1, r2, fp, pc @ │ │ │ │ andeq lr, r9, #569344 @ 0x8b000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ - b 0x14a8dc │ │ │ │ + b 0x14a8a4 │ │ │ │ strbtmi r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ ldmdavs r2!, {r1, r4, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ @ instruction: 0xf1c46073 │ │ │ │ ldmib r8, {r5, r9}^ │ │ │ │ - blx 0x205354 │ │ │ │ + blx 0x20531c │ │ │ │ adcmi pc, r3, r9, lsl #18 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blx 0x2013a8 │ │ │ │ - bl 0x46cf70 │ │ │ │ + blx 0x201370 │ │ │ │ + bl 0x46cf38 │ │ │ │ @ instruction: 0xf85e04c0 │ │ │ │ stmdavs r0!, {r4, r5, ip, lr}^ │ │ │ │ strhtmi r6, [r2], #-132 @ 0xffffff7c │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ rsbmi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stmdalt r4!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cmppeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbseq pc, r4, r5, asr #12 │ │ │ │ + eorseq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c20239 │ │ │ │ - svclt 0x0000f98f │ │ │ │ - eorseq sl, r3, r4, asr r8 │ │ │ │ + svclt 0x0000f98b │ │ │ │ + eorseq sl, r3, r4, lsl r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1fdc │ │ │ │ + blcs 0x4c1fa4 │ │ │ │ addhi pc, sl, r0 │ │ │ │ - blcs 0x482038 │ │ │ │ + blcs 0x482000 │ │ │ │ addhi pc, fp, r0, lsl #4 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf846f7f2 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ - blx 0x1878be4 │ │ │ │ - blx 0x16e9e8 │ │ │ │ + blx 0x1878bac │ │ │ │ + blx 0x16e9b0 │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ - blx 0x93882c │ │ │ │ - b 0x13ef824 │ │ │ │ + blx 0x9387f4 │ │ │ │ + b 0x13ef7ec │ │ │ │ @ instruction: 0xf1040c03 │ │ │ │ - blx 0x93143c │ │ │ │ - b 0x13ed40c │ │ │ │ + blx 0x931404 │ │ │ │ + b 0x13ed3d4 │ │ │ │ ldmib r6, {r0, r1, sl, fp}^ │ │ │ │ - blx 0x3b9408 │ │ │ │ - blx 0x8af81c │ │ │ │ - b 0x14b0240 │ │ │ │ - bl 0x7c3844 │ │ │ │ - blx 0x173850 │ │ │ │ + blx 0x3b93d0 │ │ │ │ + blx 0x8af7e4 │ │ │ │ + b 0x14b0208 │ │ │ │ + bl 0x7c380c │ │ │ │ + blx 0x173818 │ │ │ │ @ instruction: 0xf141f304 │ │ │ │ streq r0, [r9], #-256 @ 0xffffff00 │ │ │ │ tstmi ip, r1, asr #20 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10f1858 │ │ │ │ - b 0x1480ca8 │ │ │ │ - bl 0x7c386c │ │ │ │ + b 0x10f1820 │ │ │ │ + b 0x1480c70 │ │ │ │ + bl 0x7c3834 │ │ │ │ @ instruction: 0xf1a40c0e │ │ │ │ @ instruction: 0xf1410e20 │ │ │ │ - blx 0x130c48 │ │ │ │ - b 0x11b0084 │ │ │ │ + blx 0x130c10 │ │ │ │ + b 0x11b004c │ │ │ │ @ instruction: 0xf1c4030e │ │ │ │ - blx 0x9340d4 │ │ │ │ - b 0x11b0090 │ │ │ │ + blx 0x93409c │ │ │ │ + b 0x11b0058 │ │ │ │ @ instruction: 0xf64a030e │ │ │ │ - vqrdmlah.s d21, d16, d0[4] │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ adcmi r0, r2, r3, lsr lr │ │ │ │ stmibeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsge pc, r8, lr, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r9 │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -164192,111 +164178,111 @@ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ eorsvs pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf909fa02 │ │ │ │ - blx 0x940b38 │ │ │ │ - b 0x11ae8d0 │ │ │ │ + blx 0x940b00 │ │ │ │ + b 0x11ae898 │ │ │ │ adcmi r0, r2, r9, lsl #6 │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stmiavs ip!, {r5, r6, fp, sp, lr} │ │ │ │ - b 0x140a4c │ │ │ │ + b 0x140a14 │ │ │ │ eorsmi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ andmi r4, r3, fp │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @ instruction: 0xf645bf79 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 q8, d16, d4 │ │ │ │ - blmi 0x1309ac │ │ │ │ + vmla.i d16, d0, d0[1] │ │ │ │ + blmi 0x130974 │ │ │ │ eorseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8e4f1c2 │ │ │ │ - eorseq sl, r3, r8, ror #16 │ │ │ │ + @ instruction: 0xf8e0f1c2 │ │ │ │ + eorseq sl, r3, r8, lsr #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c2130 │ │ │ │ + blcs 0x8c20f8 │ │ │ │ ldrmi sp, [ip], -r1, rrx │ │ │ │ stmdale r3!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xff9ef7f1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a44262 │ │ │ │ - blx 0x1871db4 │ │ │ │ - blx 0x1b0338 │ │ │ │ + blx 0x1871d7c │ │ │ │ + blx 0x1b0300 │ │ │ │ @ instruction: 0xf64af202 │ │ │ │ - vqdmulh.s d21, d16, d0[4] │ │ │ │ - blx 0x973a10 │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ + blx 0x9739d8 │ │ │ │ tstpmi r1, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ tstmi r9, #227 @ 0xe3 │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ movwcs lr, #2520 @ 0x9d8 │ │ │ │ vaddl.u8 q10, d16, d17 │ │ │ │ - blx 0x138998 │ │ │ │ + blx 0x138960 │ │ │ │ adcmi pc, r3, r5, lsl #10 │ │ │ │ @ instruction: 0xf1c4432b │ │ │ │ - blx 0x931de8 │ │ │ │ + blx 0x931db0 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ strbeq lr, [lr, #2828] @ 0xb0c │ │ │ │ @ instruction: 0xf85c40a2 │ │ │ │ - b 0xfe1a8a70 │ │ │ │ + b 0xfe1a8a38 │ │ │ │ @ instruction: 0xf8d50309 │ │ │ │ andmi sl, fp, r4 │ │ │ │ - b 0x18aa58 │ │ │ │ + b 0x18aa20 │ │ │ │ rsbmi r0, sl, sl, lsl #6 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ rsbsvs r4, r3, sl │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ eorsvs r4, r2, sl, rrx │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ movwpl lr, #10712 @ 0x29d8 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ - blx 0xa00c38 │ │ │ │ - b 0x11ad1b8 │ │ │ │ + blx 0xa00c00 │ │ │ │ + b 0x11ad180 │ │ │ │ tstmi r3, #939524096 @ 0x38000000 │ │ │ │ vpmax.s8 d15, d4, d5 │ │ │ │ eorspl pc, r0, ip, asr r8 @ │ │ │ │ strbeq lr, [r0], #2828 @ 0xb0c │ │ │ │ strhmi r6, [r2], #-128 @ 0xffffff80 │ │ │ │ andmi r6, sl, r4, ror #16 │ │ │ │ submi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3, lsr #32 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr8, cr1, {7} │ │ │ │ - cmppeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addseq pc, r4, r5, asr #12 │ │ │ │ + subseq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c2023b │ │ │ │ - svclt 0x0000f863 │ │ │ │ - eorseq sl, r3, ip, ror r8 │ │ │ │ + svclt 0x0000f85f │ │ │ │ + eorseq sl, r3, ip, lsr r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07c0c │ │ │ │ + bl 0xfec07bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ cdpcs 15, 1, cr15, cr0, cr1, {1} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - rscpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r9 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164305,31 +164291,31 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf645beb5 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ - blmi 0x130b34 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ + blmi 0x130afc │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf820f1c2 │ │ │ │ - mlaseq r3, r0, r8, sl │ │ │ │ + @ instruction: 0xf81cf1c2 │ │ │ │ + eorseq sl, r3, r0, asr r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07c90 │ │ │ │ + bl 0xfec07c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr15, {6} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - rscpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r8 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164338,164 +164324,164 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf645be73 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ - blmi 0x130bb8 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ + blmi 0x130b80 │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffdef1c1 │ │ │ │ - eorseq sl, r3, r4, lsr #17 │ │ │ │ + @ instruction: 0xffdaf1c1 │ │ │ │ + eorseq sl, r3, r4, ror #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07d14 │ │ │ │ + bl 0xfec07cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr13, {4} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ + movpl pc, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf937d81c │ │ │ │ - blx 0x1880bf0 │ │ │ │ + blx 0x1880bb8 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8c50 │ │ │ │ - b 0xfe1edb74 │ │ │ │ - b 0x1b1b68 │ │ │ │ - b 0xfe1b1b9c │ │ │ │ + blx 0x1e8c18 │ │ │ │ + b 0xfe1edb3c │ │ │ │ + b 0x1b1b30 │ │ │ │ + b 0xfe1b1b64 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mrclt 7, 1, APSR_nzcv, cr0, cr1, {7} │ │ │ │ - cmppeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adceq pc, r4, r5, asr #12 │ │ │ │ + rsbeq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025a │ │ │ │ - svclt 0x0000ff9b │ │ │ │ - ldrhteq sl, [r3], -r8 │ │ │ │ + svclt 0x0000ff97 │ │ │ │ + eorseq sl, r3, r8, ror r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07d9c │ │ │ │ + bl 0xfec07d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr9, {2} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ + movpl pc, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf837d81c │ │ │ │ - blx 0x1880c78 │ │ │ │ + blx 0x1880c40 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8cd8 │ │ │ │ - b 0xfe1edbfc │ │ │ │ - b 0x1b1bf0 │ │ │ │ - b 0xfe1b1c24 │ │ │ │ + blx 0x1e8ca0 │ │ │ │ + b 0xfe1edbc4 │ │ │ │ + b 0x1b1bb8 │ │ │ │ + b 0xfe1b1bec │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ - cmppeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adceq pc, r4, r5, asr #12 │ │ │ │ + rsbeq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025a │ │ │ │ - svclt 0x0000ff57 │ │ │ │ - eorseq sl, r3, ip, asr #17 │ │ │ │ + svclt 0x0000ff53 │ │ │ │ + eorseq sl, r3, ip, lsl #17 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ mrc2 7, 0, pc, cr4, cr1, {7} │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #1638400 @ 0x190000 │ │ │ │ mulne r1, r5, r9 │ │ │ │ svc 0x0002f83c │ │ │ │ vabal.u8 , d0, d2 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ adcsmi r2, r1, r2, lsr r0 │ │ │ │ - b 0x1021f4 │ │ │ │ - b 0xc31074 │ │ │ │ - b 0x10f4478 │ │ │ │ + b 0x1021bc │ │ │ │ + b 0xc3103c │ │ │ │ + b 0x10f4440 │ │ │ │ @ instruction: 0xf8ac010e │ │ │ │ mvnle r1, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf645bda9 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ - blmi 0x130d4c │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ + blmi 0x130d14 │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff14f1c1 │ │ │ │ - eorseq sl, r3, r0, ror #17 │ │ │ │ + @ instruction: 0xff10f1c1 │ │ │ │ + eorseq sl, r3, r0, lsr #17 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #964] @ 0x3c4 │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #24, 16 @ 0x180000 │ │ │ │ @ instruction: 0xf83c7869 │ │ │ │ strcc lr, [r2, #-3842] @ 0xfffff0fe │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r7, asr r8 @ │ │ │ │ strbmi r4, [r3, #-177]! @ 0xffffff4f │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r8, #-964]! @ 0xfffffc3c │ │ │ │ - cmppeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adceq pc, r4, r5, asr #12 │ │ │ │ + rsbeq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025b │ │ │ │ - svclt 0x0000fed3 │ │ │ │ - ldrshteq sl, [r3], -r4 │ │ │ │ + svclt 0x0000fecf │ │ │ │ + ldrhteq sl, [r3], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07f2c │ │ │ │ + bl 0xfec07ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 13, 0, APSR_nzcv, cr0, cr1, {4} │ │ │ │ @ instruction: 0xf64ad822 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4002f9b2 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvc 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @@ -164504,56 +164490,56 @@ │ │ │ │ strbmi r4, [r1, #-124]! @ 0xffffff84 │ │ │ │ streq lr, [lr], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ andmi pc, r0, ip, asr #17 │ │ │ │ strtmi sp, [r8], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [r6, #-964]! @ 0xfffffc3c │ │ │ │ - cmppeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adceq pc, r4, r5, asr #12 │ │ │ │ + rsbeq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025b │ │ │ │ - svclt 0x0000fe91 │ │ │ │ - eorseq sl, r3, r8, lsl #18 │ │ │ │ + svclt 0x0000fe8d │ │ │ │ + eorseq sl, r3, r8, asr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07fb0 │ │ │ │ + bl 0xfec07f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ cdpcs 13, 1, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ad821 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1892f2c │ │ │ │ + blx 0x1892ef4 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r7, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r3, asr r8 @ │ │ │ │ ldrhtmi r4, [ip], #-4 │ │ │ │ - b 0x1c2378 │ │ │ │ - b 0xfe1b1e30 │ │ │ │ + b 0x1c2340 │ │ │ │ + b 0xfe1b1df8 │ │ │ │ @ instruction: 0xf8cc0407 │ │ │ │ mvnle r4, r0 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf645bce5 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ - blmi 0x130ed4 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ + blmi 0x130e9c │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 1, 5, cr15, cr0, cr1, {6} │ │ │ │ - eorseq sl, r3, ip, lsl r9 │ │ │ │ + cdp2 1, 4, cr15, cr12, cr1, {6} │ │ │ │ + ldrsbteq sl, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08030 │ │ │ │ + bl 0xfec07ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ cdpne 13, 10, cr15, cr2, cr15, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbeq r3, [r3, r2, lsl #4] │ │ │ │ @@ -164569,35 +164555,35 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46984614 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ - mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ + movpl pc, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ - blx 0x187469c │ │ │ │ + blx 0x1874664 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf8374f04 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - blx 0x9b4fa0 │ │ │ │ - b 0x3efed4 │ │ │ │ - b 0x9f3ebc │ │ │ │ - b 0x13b1ec0 │ │ │ │ + blx 0x9b4f68 │ │ │ │ + b 0x3efe9c │ │ │ │ + b 0x9f3e84 │ │ │ │ + b 0x13b1e88 │ │ │ │ @ instruction: 0xf8270c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec080e0 │ │ │ │ + bl 0xfec080a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f1461f │ │ │ │ @ instruction: 0x4621fcb7 │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @@ -164618,33 +164604,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf64a008f │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ svcne 0x00230733 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf857429a │ │ │ │ - blx 0x9d1064 │ │ │ │ - b 0x3eff90 │ │ │ │ - b 0xc33f9c │ │ │ │ - b 0x13b1fa0 │ │ │ │ + blx 0x9d102c │ │ │ │ + b 0x3eff58 │ │ │ │ + b 0xc33f64 │ │ │ │ + b 0x13b1f68 │ │ │ │ @ instruction: 0xf8210c04 │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0819c │ │ │ │ + bl 0xfec08164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr11, cr9, {2} │ │ │ │ cdpne 2, 6, cr2, cr9, cr0, {0} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -164653,54 +164639,54 @@ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ vseleq.f32 s30, s10, s29 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ svclt 0x004807c7 │ │ │ │ andsgt pc, r2, r6, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2b121c │ │ │ │ + bcs 0x2b11e4 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xffdeefb0 │ │ │ │ + bllt 0xffdeef78 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ stc2 7, cr15, [r8], #-964 @ 0xfffffc3c │ │ │ │ - mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ + movpl pc, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f3a │ │ │ │ cdpne 14, 6, cr0, cr9, cr0, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ stmdale r2!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r1], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c13f0 │ │ │ │ - blx 0x874054 │ │ │ │ - blx 0x18b026c │ │ │ │ + bl 0x7c13b8 │ │ │ │ + blx 0x87401c │ │ │ │ + blx 0x18b0234 │ │ │ │ @ instruction: 0xf836f880 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - b 0xa9112c │ │ │ │ - b 0x3b2c70 │ │ │ │ - b 0x1274074 │ │ │ │ + b 0xa910f4 │ │ │ │ + b 0x3b2c38 │ │ │ │ + b 0x127403c │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicsle r0, sp, r4, lsl #30 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbbb3 │ │ │ │ strb r0, [r2, r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0827c │ │ │ │ + bl 0xfec08244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ @ instruction: 0xf106fbe9 │ │ │ │ vsubl.u8 q8, d0, d14 │ │ │ │ ldrtmi r0, [fp], -pc, asr #2 │ │ │ │ @@ -164714,120 +164700,120 @@ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10307cf │ │ │ │ svclt 0x00480302 │ │ │ │ stcgt 8, cr15, [r1], {3} │ │ │ │ addmi r0, r2, #8978432 @ 0x890000 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfe0ef098 │ │ │ │ + bllt 0xfe0ef060 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ - blx 0xfedef0be │ │ │ │ + blx 0xfedef086 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ - mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ + movpl pc, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ cdpne 0, 6, cr0, cr14, cr15, {4} │ │ │ │ svcvc 0x0004f85e │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r6], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c14e0 │ │ │ │ - blx 0x874144 │ │ │ │ - blx 0x18b035c │ │ │ │ + bl 0x7c14a8 │ │ │ │ + blx 0x87410c │ │ │ │ + blx 0x18b0324 │ │ │ │ stmdahi pc, {r7, fp, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8534572 │ │ │ │ - b 0xa9121c │ │ │ │ - b 0x3b2d60 │ │ │ │ - b 0x1274164 │ │ │ │ + b 0xa911e4 │ │ │ │ + b 0x3b2d28 │ │ │ │ + b 0x127412c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbb3f │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - blx 0x1def13e │ │ │ │ + blx 0x1def106 │ │ │ │ cdpne 3, 10, cr2, cr1, cr0, {0} │ │ │ │ stmdbeq r0!, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b52f02 │ │ │ │ - b 0x1474a0c │ │ │ │ - blx 0x950518 │ │ │ │ - blx 0x3ed9a8 │ │ │ │ - b 0x116e1bc │ │ │ │ - blx 0x13b19ac │ │ │ │ + b 0x14749d4 │ │ │ │ + blx 0x9504e0 │ │ │ │ + blx 0x3ed970 │ │ │ │ + b 0x116e184 │ │ │ │ + blx 0x13b1974 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r5], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0000400 │ │ │ │ svclt 0x00a40401 │ │ │ │ - beq 0x20ad2f4 │ │ │ │ - ble 0x342c54 │ │ │ │ - blx 0xfe16fb3c │ │ │ │ + beq 0x20ad2bc │ │ │ │ + ble 0x342c1c │ │ │ │ + blx 0xfe16fb04 │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed30c │ │ │ │ + beq 0xfe0ed2d4 │ │ │ │ smlatblt ip, r6, r6, r4 │ │ │ │ andsge pc, r3, r6, lsl #16 │ │ │ │ - b 0x12bdde0 │ │ │ │ + b 0x12bdda8 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b1420 │ │ │ │ + blcs 0x2b13e8 │ │ │ │ @ instruction: 0xf1b8d1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xffbef1c0 │ │ │ │ + blt 0xffbef188 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4690 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ - blx 0x96f1e2 │ │ │ │ + blx 0x96f1aa │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9352000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474ab4 │ │ │ │ - blx 0x9505c0 │ │ │ │ - blx 0x3eda4c │ │ │ │ - b 0x116d664 │ │ │ │ - blx 0x13b1a48 │ │ │ │ + b 0x1474a7c │ │ │ │ + blx 0x950588 │ │ │ │ + blx 0x3eda14 │ │ │ │ + b 0x116d62c │ │ │ │ + blx 0x13b1a10 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0030100 │ │ │ │ svclt 0x00a40101 │ │ │ │ - beq 0x20ad39c │ │ │ │ - ble 0x342c9c │ │ │ │ - blx 0xfe16fbe4 │ │ │ │ + beq 0x20ad364 │ │ │ │ + ble 0x342c64 │ │ │ │ + blx 0xfe16fbac │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed3b4 │ │ │ │ + beq 0xfe0ed37c │ │ │ │ smlabblt r9, lr, r6, r4 │ │ │ │ andge pc, r1, r6, lsl #17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ @ instruction: 0x3602089b │ │ │ │ bicle r4, lr, r5, asr #10 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ @@ -164836,45 +164822,45 @@ │ │ │ │ svclt 0x0000ba9b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ - blx 0xff56f280 │ │ │ │ + blx 0xff56f248 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x1480ee4 │ │ │ │ - blx 0x990e64 │ │ │ │ - blx 0x4702f0 │ │ │ │ - b 0x13efb04 │ │ │ │ + b 0x1480eac │ │ │ │ + blx 0x990e2c │ │ │ │ + blx 0x4702b8 │ │ │ │ + b 0x13efacc │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ - blx 0x1433b68 │ │ │ │ + blx 0x1433b30 │ │ │ │ svclt 0x005cf305 │ │ │ │ - blx 0x36fc28 │ │ │ │ + blx 0x36fbf0 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf51cda29 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1730a00 │ │ │ │ svclt 0x00ae33ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d314 │ │ │ │ + beq 0x12d2dc │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x11213b0 │ │ │ │ + b 0x1121378 │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd3f8 │ │ │ │ - b 0x43433c │ │ │ │ - b 0x13b4b40 │ │ │ │ + b 0xbbd3c0 │ │ │ │ + b 0x434304 │ │ │ │ + b 0x13b4b08 │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r6, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @@ -164888,34 +164874,34 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4fa73 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ @ instruction: 0xf64a1f2e │ │ │ │ - vmla.i d21, d16, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x1488fa8 │ │ │ │ - blx 0xa10f30 │ │ │ │ - blx 0x4703b0 │ │ │ │ - b 0x13efbc8 │ │ │ │ + b 0x1488f70 │ │ │ │ + blx 0xa10ef8 │ │ │ │ + blx 0x470378 │ │ │ │ + b 0x13efb90 │ │ │ │ @ instruction: 0xf1b40c0a │ │ │ │ - blx 0x1433c2c │ │ │ │ + blx 0x1433bf4 │ │ │ │ svclt 0x005cf504 │ │ │ │ - blx 0x36fcec │ │ │ │ + blx 0x36fcb4 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr5, {3} @ │ │ │ │ @ instruction: 0xf51cda28 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1750a00 │ │ │ │ svclt 0x00ae35ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d3e4 │ │ │ │ + beq 0x12d3ac │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -164923,19 +164909,19 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r7, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0x12d424 │ │ │ │ + beq 0x12d3ec │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08628 │ │ │ │ + bl 0xfec085f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ @ instruction: 0xf7f1461d │ │ │ │ @ instruction: 0xf04ffa13 │ │ │ │ stccc 14, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ @@ -164953,15 +164939,15 @@ │ │ │ │ svceq 0x0008f1be │ │ │ │ tstlt r1, r5, ror #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r6!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08690 │ │ │ │ + bl 0xfec08658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ @ instruction: 0x4621f9df │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ @ instruction: 0x20001ebc │ │ │ │ @@ -164986,34 +164972,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf9aaf7f1 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - mvnpl pc, sl, asr #12 │ │ │ │ + asrpl pc, sl, #12 @ │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r1, [r3], -r2, lsr #30 │ │ │ │ svcmi 0x0004f852 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r1, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a1218 │ │ │ │ + blx 0x8a11e0 │ │ │ │ @ instruction: 0xf835f48c │ │ │ │ svclt 0x0028c02e │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb1544 @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb150c @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ @ instruction: 0xf000bf28 │ │ │ │ - b 0x13b3958 │ │ │ │ + b 0x13b3920 │ │ │ │ @ instruction: 0xf8250c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ - b 0x1174d64 │ │ │ │ + b 0x1174d2c │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, r7, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @@ -165023,29 +165009,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf962f7f1 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x00250e8f │ │ │ │ - rscpl pc, r0, sl, asr #12 │ │ │ │ + adcpl pc, r0, sl, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf8552300 │ │ │ │ - blx 0x18851c8 │ │ │ │ + blx 0x1885190 │ │ │ │ smlabbcc r4, lr, r8, pc @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r0, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a12b0 │ │ │ │ + blx 0x8a1278 │ │ │ │ @ instruction: 0xf831f48c │ │ │ │ svclt 0x0024cc02 │ │ │ │ stmdbeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb15e0 @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb15a8 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8214295 │ │ │ │ bicsle ip, sl, r2, lsl #24 │ │ │ │ @@ -165061,35 +165047,35 @@ │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf91af7f1 │ │ │ │ cdpne 3, 10, cr2, cr9, cr0, {0} │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474ec0 │ │ │ │ - blx 0x9509cc │ │ │ │ - blx 0x3ede58 │ │ │ │ - b 0x116ea70 │ │ │ │ - blx 0x13b1e64 │ │ │ │ + b 0x1474e88 │ │ │ │ + blx 0x950994 │ │ │ │ + blx 0x3ede20 │ │ │ │ + b 0x116ea38 │ │ │ │ + blx 0x13b1e2c │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ streq pc, [r0, #-380] @ 0xfffffe84 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x243128 │ │ │ │ + ble 0x2430f0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ smlatblt sp, lr, r6, r4 │ │ │ │ andscs pc, r3, r6, lsl #16 │ │ │ │ - b 0x12be28c │ │ │ │ + b 0x12be254 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b18cc │ │ │ │ + blcs 0x2b1894 │ │ │ │ @ instruction: 0xf1b8d1d1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r6, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -165101,32 +165087,32 @@ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8ccf7f1 │ │ │ │ smlatbeq r2, r8, r1, pc @ │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9312000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474f60 │ │ │ │ - blx 0x950a6c │ │ │ │ - blx 0x3edef8 │ │ │ │ - b 0x116ef10 │ │ │ │ - blx 0x13b1f08 │ │ │ │ + b 0x1474f28 │ │ │ │ + blx 0x950a34 │ │ │ │ + blx 0x3edec0 │ │ │ │ + b 0x116eed8 │ │ │ │ + blx 0x13b1ed0 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ @ instruction: 0x0600f17c │ │ │ │ streq pc, [r1], -r3 │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x2431e8 │ │ │ │ + ble 0x2431b0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ @ instruction: 0xb10646b6 │ │ │ │ - b 0x10cd8cc │ │ │ │ + b 0x10cd894 │ │ │ │ ldmeq fp, {r1, r2, r3} │ │ │ │ strbmi r3, [r1, #-1282] @ 0xfffffafe │ │ │ │ @ instruction: 0xb110d1d3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -165134,42 +165120,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ @ instruction: 0xf882f7f1 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x1481384 │ │ │ │ - blx 0x991304 │ │ │ │ - blx 0x470790 │ │ │ │ - b 0x13ee3a4 │ │ │ │ + b 0x148134c │ │ │ │ + blx 0x9912cc │ │ │ │ + blx 0x470758 │ │ │ │ + b 0x13ee36c │ │ │ │ @ instruction: 0xf1b50c03 │ │ │ │ - blx 0x1432408 │ │ │ │ + blx 0x14323d0 │ │ │ │ svclt 0x005cfa05 │ │ │ │ vpmax.u8 , , q7 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ @ instruction: 0xf1bada27 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed8e4 │ │ │ │ + beq 0xed8ac │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d7b0 │ │ │ │ + beq 0x12d778 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x112184c │ │ │ │ + b 0x1121814 │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd894 │ │ │ │ - b 0x4347d8 │ │ │ │ - b 0x13b4fdc │ │ │ │ + b 0xbbd85c │ │ │ │ + b 0x4347a0 │ │ │ │ + b 0x13b4fa4 │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r8, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @@ -165183,33 +165169,33 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4f825 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ @ instruction: 0xf64a1f2e │ │ │ │ - vmla.i d21, d16, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x1489444 │ │ │ │ - blx 0xa113cc │ │ │ │ - blx 0x47084c │ │ │ │ - b 0x13eec64 │ │ │ │ + b 0x148940c │ │ │ │ + blx 0xa11394 │ │ │ │ + blx 0x470814 │ │ │ │ + b 0x13eec2c │ │ │ │ @ instruction: 0xf1b40c05 │ │ │ │ - blx 0x1432cc8 │ │ │ │ + blx 0x1432c90 │ │ │ │ svclt 0x005cfa04 │ │ │ │ @ instruction: 0xf505fa4e │ │ │ │ @ instruction: 0x0c05ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ streq pc, [r0, #-378] @ 0xfffffe86 │ │ │ │ @ instruction: 0xf1bada26 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed9a4 │ │ │ │ + beq 0xed96c │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d87c │ │ │ │ + beq 0x12d844 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -165217,56 +165203,56 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r9, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0094f7f0 │ │ │ │ - beq 0x12d8bc │ │ │ │ + beq 0x12d884 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xffc6f7f0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr8, [pc], #-8 @ 0xb18dc │ │ │ │ + ldccs 15, cr8, [pc], #-8 @ 0xb18a4 │ │ │ │ vstmiavc r8!, {s29-s107} │ │ │ │ @ instruction: 0xf1ced853 │ │ │ │ - blx 0xab3d70 │ │ │ │ + blx 0xab3d38 │ │ │ │ @ instruction: 0xf1bef20e │ │ │ │ - blx 0xab4178 │ │ │ │ - blx 0x3ef90c │ │ │ │ - b 0x116fd24 │ │ │ │ + blx 0xab4140 │ │ │ │ + blx 0x3ef8d4 │ │ │ │ + b 0x116fcec │ │ │ │ @ instruction: 0xf1c40209 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x37023c │ │ │ │ + blx 0x370204 │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ - b 0x1161674 │ │ │ │ - b 0x12b2140 │ │ │ │ + b 0x116163c │ │ │ │ + b 0x12b2108 │ │ │ │ @ instruction: 0xf1b40809 │ │ │ │ @ instruction: 0xf0020920 │ │ │ │ svclt 0x005c0201 │ │ │ │ @ instruction: 0xf909fa4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ andeq lr, r8, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e0227f │ │ │ │ @ instruction: 0xf112da08 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ - ble 0x6b4954 │ │ │ │ + ble 0x6b491c │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ strbtmi r2, [r0], r0, lsl #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf805d001 │ │ │ │ movwcc r2, #4115 @ 0x1013 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -165287,48 +165273,48 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xff56f7f0 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svchi 0x0002f931 │ │ │ │ - b 0x147cac4 │ │ │ │ + b 0x147ca8c │ │ │ │ ldmdale r2, {r3, r5, r6, r7, sl, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ vpmax.s8 d15, d3, d24 │ │ │ │ - beq 0x8ee0a4 │ │ │ │ + beq 0x8ee06c │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13e174c │ │ │ │ - blx 0x3f0218 │ │ │ │ + blx 0x13e1714 │ │ │ │ + blx 0x3f01e0 │ │ │ │ svclt 0x0058f909 │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andeq pc, r1, #2 │ │ │ │ - blx 0x13e1778 │ │ │ │ - b 0x12efe30 │ │ │ │ - blx 0x13b3a34 │ │ │ │ - bl 0x570a24 │ │ │ │ + blx 0x13e1740 │ │ │ │ + b 0x12efdf8 │ │ │ │ + blx 0x13b39fc │ │ │ │ + bl 0x5709ec │ │ │ │ @ instruction: 0xf14c0208 │ │ │ │ - bcs 0xfe0b4a1c │ │ │ │ + bcs 0xfe0b49e4 │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00ebfa2 │ │ │ │ rsbscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x2c35ac │ │ │ │ + ble 0x2c3574 │ │ │ │ svceq 0x0080f112 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf00eda17 │ │ │ │ addcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x10cdc10 │ │ │ │ - b 0x1471a6c │ │ │ │ + b 0x10cdbd8 │ │ │ │ + b 0x1471a34 │ │ │ │ @ instruction: 0x36020e9e │ │ │ │ @ instruction: 0xd1b542b9 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ sbcslt fp, r2, #2928 @ 0xb70 │ │ │ │ @@ -165340,99 +165326,99 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ mcr2 7, 7, pc, cr6, cr0, {7} @ │ │ │ │ svcne 0x002a2300 │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcrne 6, 3, r4, cr5, cr9, {0} │ │ │ │ svcls 0x0004f852 │ │ │ │ - b 0x147cba8 │ │ │ │ + b 0x147cb70 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee1c8 │ │ │ │ + beq 0x8ee190 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x3702f8 │ │ │ │ + blx 0x3702c0 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee19c │ │ │ │ - blx 0x146183c │ │ │ │ - b 0x13f02f8 │ │ │ │ + beq 0x8ee164 │ │ │ │ + blx 0x1461804 │ │ │ │ + b 0x13f02c0 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x434ae0 │ │ │ │ - b 0x1330308 │ │ │ │ + blx 0x434aa8 │ │ │ │ + b 0x13302d0 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370424 │ │ │ │ + blx 0x3703ec │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ - b 0x112839c │ │ │ │ - blx 0x1871f5c │ │ │ │ + b 0x1128364 │ │ │ │ + blx 0x1871f24 │ │ │ │ vmull.p8 , d16, d0 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ @ instruction: 0xf836903e │ │ │ │ - b 0x3e9bc0 │ │ │ │ - b 0xc34b5c │ │ │ │ - b 0x1435360 │ │ │ │ + b 0x3e9b88 │ │ │ │ + b 0xc34b24 │ │ │ │ + b 0x1435328 │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ @ instruction: 0xd1ad2b04 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbe3d │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb1c88 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb1c50 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr6, cr0, {7} @ │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ svcne 0x002e038f │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ cdpne 0, 6, cr2, cr5, cr0, {0} │ │ │ │ svcls 0x0004f856 │ │ │ │ - b 0x147cca8 │ │ │ │ + b 0x147cc70 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee2c8 │ │ │ │ + beq 0x8ee290 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x3703f8 │ │ │ │ + blx 0x3703c0 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee29c │ │ │ │ - blx 0x146193c │ │ │ │ - b 0x13f03f8 │ │ │ │ + beq 0x8ee264 │ │ │ │ + blx 0x1461904 │ │ │ │ + b 0x13f03c0 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x434be0 │ │ │ │ - b 0x1330408 │ │ │ │ + blx 0x434ba8 │ │ │ │ + b 0x13303d0 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370524 │ │ │ │ + blx 0x3704ec │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @@ -165440,61 +165426,61 @@ │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ - b 0x14826f4 │ │ │ │ + b 0x14826bc │ │ │ │ @ instruction: 0xf8581313 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x3ecc40 │ │ │ │ - b 0xc34c60 │ │ │ │ - b 0x1435464 │ │ │ │ + b 0x3ecc08 │ │ │ │ + b 0xc34c28 │ │ │ │ + b 0x143542c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1adcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbdbd │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb1d88 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb1d50 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2l 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1053c02 │ │ │ │ @ instruction: 0x467338ff │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ - ldccs 15, cr12, [pc, #-8]! @ 0xb1c98 │ │ │ │ - blx 0xbe7d60 │ │ │ │ + ldccs 15, cr12, [pc, #-8]! @ 0xb1c60 │ │ │ │ + blx 0xbe7d28 │ │ │ │ @ instruction: 0xf002f208 │ │ │ │ - blx 0xbb24b0 │ │ │ │ - bl 0x570cc4 │ │ │ │ - bl 0x10f24e4 │ │ │ │ + blx 0xbb2478 │ │ │ │ + bl 0x570c8c │ │ │ │ + bl 0x10f24ac │ │ │ │ @ instruction: 0xf5b20c01 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00230c00 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e122ff │ │ │ │ andle fp, r3, #536870925 @ 0x2000000d │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf806d001 │ │ │ │ @ instruction: 0xf10e201e │ │ │ │ - b 0x11754e8 │ │ │ │ + b 0x11754b0 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be008f │ │ │ │ bicsle r0, r4, r8, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ @@ -165523,16 +165509,16 @@ │ │ │ │ @ instruction: 0xf00ebf23 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ sbcslt r4, r2, #235929600 @ 0xe100000 │ │ │ │ @ instruction: 0xf00ed203 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf1bc0900 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x118df00 │ │ │ │ - b 0x14729a0 │ │ │ │ + b 0x118dec8 │ │ │ │ + b 0x1472968 │ │ │ │ strcc r0, [r2], #-3742 @ 0xfffff162 │ │ │ │ ldrhle r4, [r7, #41] @ 0x29 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ andcs fp, r0, #1984 @ 0x7c0 │ │ │ │ @@ -165542,39 +165528,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ ldc2l 7, cr15, [r4, #-960] @ 0xfffffc40 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ uhasxmi r1, r3, sl │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1044671 │ │ │ │ @ instruction: 0xf85238ff │ │ │ │ - ldccs 15, cr9, [pc], #-16 @ 0xb1dc4 │ │ │ │ - blx 0xb27eb4 │ │ │ │ + ldccs 15, cr9, [pc], #-16 @ 0xb1d8c │ │ │ │ + blx 0xb27e7c │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4de4 │ │ │ │ - bl 0x7f01f4 │ │ │ │ - bl 0x10f4e0c │ │ │ │ + blx 0xaf4dac │ │ │ │ + bl 0x7f01bc │ │ │ │ + bl 0x10f4dd4 │ │ │ │ @ instruction: 0xf5bc0a01 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x8745f4 │ │ │ │ + blx 0x8745bc │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874e08 │ │ │ │ - b 0x11b080c │ │ │ │ + blx 0x1874dd0 │ │ │ │ + b 0x11b07d4 │ │ │ │ @ instruction: 0xf835030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbd9f04 │ │ │ │ - b 0x2f4e48 │ │ │ │ - b 0x13b424c │ │ │ │ + b 0xbd9ecc │ │ │ │ + b 0x2f4e10 │ │ │ │ + b 0x13b4214 │ │ │ │ @ instruction: 0xf8250c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -165588,40 +165574,40 @@ │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [ip], #960 @ 0x3c0 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ cdpeq 3, 8, cr15, cr15, cr0, {6} │ │ │ │ streq pc, [r4], #-424 @ 0xfffffe58 │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1054618 │ │ │ │ @ instruction: 0xf85438ff │ │ │ │ - ldccs 15, cr9, [pc, #-16]! @ 0xb1e7c │ │ │ │ - blx 0xb27f64 │ │ │ │ + ldccs 15, cr9, [pc, #-16]! @ 0xb1e44 │ │ │ │ + blx 0xb27f2c │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4e9c │ │ │ │ - bl 0x7f02b0 │ │ │ │ - bl 0x10b4ec4 │ │ │ │ + blx 0xaf4e64 │ │ │ │ + bl 0x7f0278 │ │ │ │ + bl 0x10b4e8c │ │ │ │ @ instruction: 0xf5bc0a00 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x8746ac │ │ │ │ + blx 0x874674 │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874ec0 │ │ │ │ - b 0x11b08fc │ │ │ │ + blx 0x1874e88 │ │ │ │ + b 0x11b08c4 │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf85742a2 │ │ │ │ - b 0xbd9fc0 │ │ │ │ - b 0x2f4f04 │ │ │ │ - b 0x13b4308 │ │ │ │ + b 0xbd9f88 │ │ │ │ + b 0x2f4ecc │ │ │ │ + b 0x13b42d0 │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ bicle ip, lr, r2, lsl #24 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbc6d │ │ │ │ @@ -165632,50 +165618,50 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ stc2 7, cr15, [r2], #960 @ 0x3c0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr9, [pc], #-8 @ 0xb1f24 │ │ │ │ + ldccs 15, cr9, [pc], #-8 @ 0xb1eec │ │ │ │ stmiavc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ @ instruction: 0xf1be0c20 │ │ │ │ - blx 0xaf47bc │ │ │ │ - blx 0x2ee778 │ │ │ │ + blx 0xaf4784 │ │ │ │ + blx 0x2ee740 │ │ │ │ svclt 0x0058fc0c │ │ │ │ - blx 0x370868 │ │ │ │ + blx 0x370830 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x1161cb0 │ │ │ │ + b 0x1161c78 │ │ │ │ @ instruction: 0xf1c4020a │ │ │ │ - blx 0xaf47d8 │ │ │ │ + blx 0xaf47a0 │ │ │ │ @ instruction: 0xf1b4fc04 │ │ │ │ - blx 0x2b43e0 │ │ │ │ + blx 0x2b43a8 │ │ │ │ @ instruction: 0xf002fa0a │ │ │ │ - b 0x13b276c │ │ │ │ + b 0x13b2734 │ │ │ │ svclt 0x005c0c0a │ │ │ │ @ instruction: 0xf909fa48 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf804fa48 │ │ │ │ andeq lr, ip, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa2 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x243b14 │ │ │ │ + ble 0x243adc │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000da18 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andscs pc, r3, r5, lsl #16 │ │ │ │ - b 0x127ebb4 │ │ │ │ + b 0x127eb7c │ │ │ │ vabdl.u8 q8, d0, d8 │ │ │ │ - blcs 0x2b21f4 │ │ │ │ + blcs 0x2b21bc │ │ │ │ @ instruction: 0xb117d1b5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ @@ -165688,246 +165674,246 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svcls 0x0002f931 │ │ │ │ - b 0x147d108 │ │ │ │ + b 0x147d0d0 │ │ │ │ ldmdale r1, {r0, r3, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-780 @ 0xfffffcf4 │ │ │ │ - beq 0x8ee6e4 │ │ │ │ + beq 0x8ee6ac │ │ │ │ vpmax.s8 d15, d3, d25 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ - blx 0x12e1d84 │ │ │ │ - b 0x1170850 │ │ │ │ + blx 0x12e1d4c │ │ │ │ + b 0x1170818 │ │ │ │ svclt 0x0058020c │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ - beq 0x8ee744 │ │ │ │ + beq 0x8ee70c │ │ │ │ stc2 10, cr15, [r4], {41} @ 0x29 @ │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x370860 │ │ │ │ + blx 0x370828 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - blx 0x12e1dbc │ │ │ │ - b 0x13f0474 │ │ │ │ - blx 0x12b5078 │ │ │ │ - bl 0x570068 │ │ │ │ + blx 0x12e1d84 │ │ │ │ + b 0x13f043c │ │ │ │ + blx 0x12b5040 │ │ │ │ + bl 0x570030 │ │ │ │ @ instruction: 0xf148020c │ │ │ │ @ instruction: 0xf5b20c00 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ @ instruction: 0x46e022ff │ │ │ │ @ instruction: 0xf1bcda06 │ │ │ │ - ble 0x675c78 │ │ │ │ + ble 0x675c40 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ strbtmi r2, [r0], r0, lsl #4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ rsbsvc sp, r2, r0 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vfnmaeq.f32 s28, s28, s30 │ │ │ │ adcsmi r3, r9, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xb110d1b6 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe670068 │ │ │ │ + bllt 0xfe670030 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf00e0800 │ │ │ │ strb r0, [r5, r1, lsl #24]! │ │ │ │ ldrb r2, [r8, r0, lsl #4]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xff270096 │ │ │ │ + blx 0xff27005e │ │ │ │ svcne 0x003a2300 │ │ │ │ @ instruction: 0xf64a4619 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ @ instruction: 0xf8523eff │ │ │ │ - ldccs 15, cr8, [pc], #-16 @ 0xb20dc │ │ │ │ + ldccs 15, cr8, [pc], #-16 @ 0xb20a4 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ - blx 0xab4978 │ │ │ │ - blx 0xaf1134 │ │ │ │ - blx 0x330110 │ │ │ │ - b 0x13f092c │ │ │ │ + blx 0xab4940 │ │ │ │ + blx 0xaf10fc │ │ │ │ + blx 0x3300d8 │ │ │ │ + b 0x13f08f4 │ │ │ │ @ instruction: 0xf1be0c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370a34 │ │ │ │ + blx 0x3709fc │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee828 │ │ │ │ + beq 0x8ee7f0 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x370944 │ │ │ │ + blx 0x37090c │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x8ee7f8 │ │ │ │ - blx 0x1321e9c │ │ │ │ - b 0x12f0958 │ │ │ │ - blx 0x12f415c │ │ │ │ - bl 0x7f0548 │ │ │ │ + beq 0x8ee7c0 │ │ │ │ + blx 0x1321e64 │ │ │ │ + b 0x12f0920 │ │ │ │ + blx 0x12f4124 │ │ │ │ + bl 0x7f0510 │ │ │ │ @ instruction: 0xf1490c08 │ │ │ │ @ instruction: 0xf5bc0900 │ │ │ │ @ instruction: 0xf1793f80 │ │ │ │ - ble 0xbb4148 │ │ │ │ + ble 0xbb4110 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000bfba │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x875158 │ │ │ │ - ble 0x8b138c │ │ │ │ + blx 0x875120 │ │ │ │ + ble 0x8b1354 │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r8, r7, asr r8 @ │ │ │ │ eorhi pc, r3, r5, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea48 │ │ │ │ eorgt pc, r3, r5, lsr #16 │ │ │ │ - blcs 0x1bed88 │ │ │ │ + blcs 0x1bed50 │ │ │ │ tstlt r1, pc, lsr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x870158 │ │ │ │ + bllt 0x870120 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000e7dc │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ @ instruction: 0xe7d77cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x12f0192 │ │ │ │ + blx 0x12f015a │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1a8038f │ │ │ │ @ instruction: 0xf1080504 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ svchi 0x0004f855 │ │ │ │ - b 0x147d2e8 │ │ │ │ + b 0x147d2b0 │ │ │ │ ldmdale r2, {r3, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee92c │ │ │ │ + beq 0x8ee8f4 │ │ │ │ stc2 10, cr15, [lr], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ - blx 0x370a24 │ │ │ │ + blx 0x3709ec │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee900 │ │ │ │ - blx 0x1321f7c │ │ │ │ - b 0x13f0a38 │ │ │ │ + beq 0x8ee8c8 │ │ │ │ + blx 0x1321f44 │ │ │ │ + b 0x13f0a00 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x2f5220 │ │ │ │ - b 0x12f0a48 │ │ │ │ + blx 0x2f51e8 │ │ │ │ + b 0x12f0a10 │ │ │ │ @ instruction: 0xf1b4080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370b50 │ │ │ │ + blx 0x370b18 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf904fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2c │ │ │ │ svclt 0x00ba0f00 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ - b 0x1482d10 │ │ │ │ + b 0x1482cd8 │ │ │ │ @ instruction: 0xf8571313 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x3d527c │ │ │ │ - b 0xab529c │ │ │ │ - b 0x12b42a0 │ │ │ │ + b 0x3d5244 │ │ │ │ + b 0xab5264 │ │ │ │ + b 0x12b4268 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fba9f │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xb23e4 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xb23ac │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec094b4 │ │ │ │ + bl 0xfec0947c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xff470284 │ │ │ │ + blx 0xff47024c │ │ │ │ movwcs r1, #3746 @ 0xea2 │ │ │ │ strbeq r3, [r1, r2, lsl #4] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldmdahi r4, {r2, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andsmi pc, r3, r6, lsl #16 │ │ │ │ - blcs 0x2beee0 │ │ │ │ + blcs 0x2beea8 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1e702a8 │ │ │ │ + blt 0x1e70270 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec094f0 │ │ │ │ + bl 0xfec094b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xfecf02c0 │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + blx 0xfecf0288 │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ sbclt r0, r4, #0, 24 │ │ │ │ eorcc pc, ip, r6, lsr r8 @ │ │ │ │ svcne 0x0004f852 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsmi pc, r4, lr, asr r8 @ │ │ │ │ movweq lr, #18979 @ 0x4a23 │ │ │ │ @ instruction: 0x4323400c │ │ │ │ eorcc pc, ip, r6, lsr #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1370300 │ │ │ │ + blt 0x13702c8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09548 │ │ │ │ + bl 0xfec09510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfe1f0318 │ │ │ │ + blx 0xfe1f02e0 │ │ │ │ @ instruction: 0x46211eb3 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ andeq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ svceq 0x0001f01c │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r8, {r2, r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stceq 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f14293 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000ba25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09594 │ │ │ │ + bl 0xfec0955c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0x1870364 │ │ │ │ - cdppl 6, 14, cr15, cr0, cr10, {2} │ │ │ │ + blx 0x187032c │ │ │ │ + cdppl 6, 10, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ cps #15 │ │ │ │ sbclt r0, r4, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf85c884b │ │ │ │ tstcc r4, r4, lsl #30 │ │ │ │ @@ -165945,21 +165931,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf7f0460d │ │ │ │ @ instruction: 0xf04ffa2f │ │ │ │ stccc 12, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf9344667 │ │ │ │ - blcs 0xfe0c2018 │ │ │ │ + blcs 0xfe0c1fe0 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4611087f │ │ │ │ - blx 0x18a8c50 │ │ │ │ + blx 0x18a8c18 │ │ │ │ orrcc pc, r0, #8585216 @ 0x830000 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], -r0, lsl #17 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c801c │ │ │ │ @@ -165978,20 +165964,20 @@ │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ @ instruction: 0xf1a84607 │ │ │ │ @ instruction: 0xf7f00402 │ │ │ │ @ instruction: 0xf108f9ef │ │ │ │ strtmi r0, [r9], -lr, lsl #16 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf9342600 │ │ │ │ - blcs 0xfe0c209c │ │ │ │ + blcs 0xfe0c2064 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #12 │ │ │ │ rsbscs fp, pc, r4, lsr #31 │ │ │ │ - ble 0x2c3cfc │ │ │ │ + ble 0x2c3cc4 │ │ │ │ orrcc fp, r0, #216, 4 @ 0x8000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2080bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e7048 │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ @@ -166005,24 +165991,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff9b5 │ │ │ │ @ instruction: 0xf64a0e00 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x1486110 │ │ │ │ + b 0x14860d8 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0xb75518 │ │ │ │ + ble 0xb754e0 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ - ldrbtcc pc, [pc], #372 @ 0xb2524 @ │ │ │ │ + ldrbtcc pc, [pc], #372 @ 0xb24ec @ │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ vst2.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r4, #0, 24 │ │ │ │ eorcc pc, lr, r5, lsr r8 @ │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -166035,58 +166021,58 @@ │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r2!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb2694 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb265c │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf964f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf64a0e8f │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0xf513da29 │ │ │ │ - blx 0x8861c4 │ │ │ │ + blx 0x88618c │ │ │ │ @ instruction: 0xf174fc83 │ │ │ │ svclt 0x00ae34ff │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ tstcc r4, fp, asr #16 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0x9826c0 │ │ │ │ - b 0x3b3204 │ │ │ │ - b 0x1175608 │ │ │ │ + b 0x982688 │ │ │ │ + b 0x3b31cc │ │ │ │ + b 0x11755d0 │ │ │ │ @ instruction: 0xf821030c │ │ │ │ bicsle r3, r5, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf00eb8e1 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ @ instruction: 0xe7dd7cff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09824 │ │ │ │ + bl 0xfec097ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf916f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ @ instruction: 0xf83e4664 │ │ │ │ @@ -166102,15 +166088,15 @@ │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000b8ad │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09884 │ │ │ │ + bl 0xfec0984c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f0 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ strcc r4, [lr], -r1, lsr #12 │ │ │ │ @@ -166132,30 +166118,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff8b7 │ │ │ │ @ instruction: 0xf64a0e00 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ svcne 0x00220733 │ │ │ │ sbclt r4, r4, #118489088 @ 0x7100000 │ │ │ │ svccc 0x0004f852 │ │ │ │ eorgt pc, lr, r5, lsr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ eorsmi pc, r4, r7, asr r8 @ │ │ │ │ addslt fp, fp, #50, 30 @ 0xc8 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c04ea2c │ │ │ │ - b 0x13c27b8 │ │ │ │ + b 0x13c2780 │ │ │ │ @ instruction: 0xf8250303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ - b 0x10f5f3c │ │ │ │ + b 0x10f5f04 │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, lr, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @@ -166165,79 +166151,79 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf876f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf64a0e8f │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ svccc 0x0004f855 │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ @ instruction: 0xf5b33104 │ │ │ │ @ instruction: 0xf04f3f80 │ │ │ │ @ instruction: 0xf8570800 │ │ │ │ svclt 0x00324034 │ │ │ │ @ instruction: 0xf00eb29b │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0xbcf7ac │ │ │ │ + b 0xbcf774 │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf82142aa │ │ │ │ bicsle r3, pc, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000bffd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec099e4 │ │ │ │ + bl 0xfec099ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf836f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r3, [r7], -r2, lsl #24 │ │ │ │ svccc 0x0002f934 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x20405c │ │ │ │ + ble 0x204024 │ │ │ │ sbcslt r2, fp, #0, 2 │ │ │ │ svclt 0x00bc458e │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c301c │ │ │ │ movwmi r0, #64513 @ 0xfc01 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ tstlt r7, r0, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c4f7ef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec09a54 │ │ │ │ + bl 0xfec09a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7fffd │ │ │ │ strtmi r0, [r1], -r2, lsl #28 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf93e370e │ │ │ │ @ instruction: 0xf00c3f02 │ │ │ │ @ instruction: 0xf5b30401 │ │ │ │ - b 0x1492680 │ │ │ │ + b 0x1492648 │ │ │ │ @ instruction: 0xf17272e3 │ │ │ │ svclt 0x00a40000 │ │ │ │ @ instruction: 0x462023ff │ │ │ │ andcs sp, r0, r5, lsl #20 │ │ │ │ addmi fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x4603bfbc │ │ │ │ tstlt r4, r0, lsr #12 │ │ │ │ @@ -166253,30 +166239,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0xf04fffc5 │ │ │ │ @ instruction: 0xf64a0e00 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14826f0 │ │ │ │ + b 0x14826b8 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0x9f58f8 │ │ │ │ + ble 0x9f58c0 │ │ │ │ svclt 0x00a72c00 │ │ │ │ @ instruction: 0xf04fb29b │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf835b2c4 │ │ │ │ - b 0x11229c8 │ │ │ │ + b 0x1122990 │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbc29ec │ │ │ │ + b 0xbc29b4 │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r5, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d9 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -166291,34 +166277,34 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xff7af7ef │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf64a0e8f │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0x2c00da25 │ │ │ │ addslt fp, fp, #668 @ 0x29c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - blx 0x187b5a4 │ │ │ │ + blx 0x187b56c │ │ │ │ @ instruction: 0xf8b1f48e │ │ │ │ tstcc r4, r2 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0xbc2a8c │ │ │ │ - b 0x1759d0 │ │ │ │ - b 0x13b35d4 │ │ │ │ + b 0xbc2a54 │ │ │ │ + b 0x175998 │ │ │ │ + b 0x13b359c │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, r9, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @ instruction: 0xf00ebefb │ │ │ │ @@ -166329,181 +166315,181 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldrmi r4, [r7], -r8, lsl #13 │ │ │ │ @ instruction: 0xff2ef7ef │ │ │ │ @ instruction: 0xf1a8bb66 │ │ │ │ @ instruction: 0xf64a0204 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf1080333 │ │ │ │ - blx 0x1874a48 │ │ │ │ + blx 0x1874a10 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf0101f04 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - b 0xfe0f6a64 │ │ │ │ + b 0xfe0f6a2c │ │ │ │ svclt 0x00080607 │ │ │ │ @ instruction: 0xf853463d │ │ │ │ svclt 0x0018c03c │ │ │ │ strtmi r4, [pc], -sp, lsl #12 │ │ │ │ - b 0x243f44 │ │ │ │ - b 0xfe234270 │ │ │ │ + b 0x243f0c │ │ │ │ + b 0xfe234238 │ │ │ │ andsvs r0, r6, r1, lsl #12 │ │ │ │ strtmi sp, [r0], -r7, ror #3 │ │ │ │ cdp2 7, 12, cr15, cr4, cr15, {7} │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ - blx 0x944364 │ │ │ │ + blx 0x94432c │ │ │ │ @ instruction: 0xf1a8fe0e │ │ │ │ - blx 0x135a88 │ │ │ │ + blx 0x135a50 │ │ │ │ @ instruction: 0xf108f303 │ │ │ │ - b 0x1432eb0 │ │ │ │ + b 0x1432e78 │ │ │ │ @ instruction: 0xf1c60e03 │ │ │ │ @ instruction: 0xf1c60320 │ │ │ │ - blx 0x93470c │ │ │ │ - b 0x146f69c │ │ │ │ + blx 0x9346d4 │ │ │ │ + b 0x146f664 │ │ │ │ @ instruction: 0xf64a0e03 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf85c0333 │ │ │ │ - blx 0x18966b0 │ │ │ │ - b 0x4710a4 │ │ │ │ + blx 0x1896678 │ │ │ │ + b 0x47106c │ │ │ │ @ instruction: 0xf0100205 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - blx 0x2b6aec │ │ │ │ + blx 0x2b6ab4 │ │ │ │ @ instruction: 0xf853fa06 │ │ │ │ - b 0x1156b9c │ │ │ │ + b 0x1156b64 │ │ │ │ svclt 0x0018020a │ │ │ │ @ instruction: 0xf507fa28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ - b 0x1440f8 │ │ │ │ - b 0xfe1332f0 │ │ │ │ + b 0x1440c0 │ │ │ │ + b 0xfe1332b8 │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ @ instruction: 0x4628fe7d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x644308 │ │ │ │ - blle 0x73cb08 │ │ │ │ + blle 0x6442d0 │ │ │ │ + blle 0x73cad0 │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x175b9c │ │ │ │ - blx 0x16ef20 │ │ │ │ - blx 0x97235c │ │ │ │ - b 0x1131b58 │ │ │ │ - blx 0x132f64 │ │ │ │ - b 0x112eb30 │ │ │ │ + blx 0x175b64 │ │ │ │ + blx 0x16eee8 │ │ │ │ + blx 0x972324 │ │ │ │ + b 0x1131b20 │ │ │ │ + blx 0x132f2c │ │ │ │ + b 0x112eaf8 │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ @ instruction: 0xf1c1fb04 │ │ │ │ - blx 0x935bc4 │ │ │ │ + blx 0x935b8c │ │ │ │ @ instruction: 0xf1b1f001 │ │ │ │ - blx 0x11733cc │ │ │ │ - blx 0x1aef54 │ │ │ │ - b 0x10f1b84 │ │ │ │ + blx 0x1173394 │ │ │ │ + blx 0x1aef1c │ │ │ │ + b 0x10f1b4c │ │ │ │ svclt 0x005c000c │ │ │ │ vpmax.s8 , q1, │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x1476874 │ │ │ │ + b 0x147683c │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x1f5b80 │ │ │ │ - blle 0x37cf84 │ │ │ │ + blle 0x1f5b48 │ │ │ │ + blle 0x37cf4c │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - blle 0x7f2f8c │ │ │ │ + blle 0x7f2f54 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0d12 │ │ │ │ + blx 0x1f0cda │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ eoreq pc, r0, #172, 2 @ 0x2b │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x9837d4 │ │ │ │ - blx 0x9af3c0 │ │ │ │ + blx 0x98379c │ │ │ │ + blx 0x9af388 │ │ │ │ tstpmi r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0d3e │ │ │ │ + blx 0x1f0d06 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0d6a │ │ │ │ + blx 0x1f0d32 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x14768fc │ │ │ │ + b 0x14768c4 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x5f6814 │ │ │ │ + blle 0x5f67dc │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa36420 │ │ │ │ + blle 0xa363e8 │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #24, 4 @ 0x80000001 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11a29cc │ │ │ │ + blx 0x11a2994 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x1730f8 │ │ │ │ + blx 0x1730c0 │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x134100 │ │ │ │ - blx 0x96ec84 │ │ │ │ - b 0x146f08c │ │ │ │ - b 0x143648c │ │ │ │ - blx 0x136494 │ │ │ │ - blx 0x46f0c4 │ │ │ │ - blx 0x9300ac │ │ │ │ + blx 0x1340c8 │ │ │ │ + blx 0x96ec4c │ │ │ │ + b 0x146f054 │ │ │ │ + b 0x1436454 │ │ │ │ + blx 0x13645c │ │ │ │ + blx 0x46f08c │ │ │ │ + blx 0x930074 │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x1462a18 │ │ │ │ + blx 0x14629e0 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -166516,31 +166502,31 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbf30fc │ │ │ │ + blle 0xbf30c4 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x935da8 │ │ │ │ + blx 0x935d70 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x1735b0 │ │ │ │ - b 0x10f1d64 │ │ │ │ - blx 0x972d68 │ │ │ │ - blx 0x9af544 │ │ │ │ + blx 0x173578 │ │ │ │ + b 0x10f1d2c │ │ │ │ + blx 0x972d30 │ │ │ │ + blx 0x9af50c │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -166562,15 +166548,15 @@ │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x636ab0 │ │ │ │ + blle 0x636a78 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1a │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3456 @ 0xd80 │ │ │ │ strcs sp, [r1, #-13] │ │ │ │ andspl pc, r8, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ @@ -166583,20 +166569,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvnscc pc, ip, lsl #2 │ │ │ │ stceq 1, cr15, [r1], #-816 @ 0xfffffcd0 │ │ │ │ strhteq pc, [r0], -r1 @ │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ vpmax.s8 d15, d1, d18 │ │ │ │ - blx 0x11a2b68 │ │ │ │ - b 0x116ee0c │ │ │ │ + blx 0x11a2b30 │ │ │ │ + b 0x116edd4 │ │ │ │ svclt 0x0058020c │ │ │ │ tstmi fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf0020850 │ │ │ │ - b 0x10b3620 │ │ │ │ + b 0x10b35e8 │ │ │ │ subsne r7, r9, r3, asr #1 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -166605,15 +166591,15 @@ │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4905 @ 0x1329 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf00efa2c │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf1be4328 │ │ │ │ - blx 0x10f42e0 │ │ │ │ + blx 0x10f42a8 │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ ldrbmi r4, [r3, #-808]! @ 0xfffffcd8 │ │ │ │ addmi fp, r2, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ andcs sp, r0, #-1073741783 @ 0xc0000029 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -166622,85 +166608,85 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe332a4 │ │ │ │ + blle 0xe3326c │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca2488 │ │ │ │ + b 0x1ca2450 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x932f54 │ │ │ │ - blx 0x1af708 │ │ │ │ - blx 0x9af2e0 │ │ │ │ + blx 0x932f1c │ │ │ │ + blx 0x1af6d0 │ │ │ │ + blx 0x9af2a8 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x983aec │ │ │ │ + blx 0x983ab4 │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x172f9c │ │ │ │ + blx 0x172f64 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x1347a4 │ │ │ │ + blx 0x13476c │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x9343ac │ │ │ │ + blx 0x934374 │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x143b38 │ │ │ │ - blx 0x12ef68 │ │ │ │ - blx 0x8f0754 │ │ │ │ - blx 0x92ff70 │ │ │ │ + blx 0x143b00 │ │ │ │ + blx 0x12ef30 │ │ │ │ + blx 0x8f071c │ │ │ │ + blx 0x92ff38 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903bf8 │ │ │ │ + blx 0x903bc0 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf1c11010 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x11b6c28 │ │ │ │ + blle 0x11b6bf0 │ │ │ │ @ instruction: 0xf1be4604 │ │ │ │ ldrmi r0, [r8], -r0, lsl #30 │ │ │ │ @ instruction: 0xf1bedb46 │ │ │ │ ldcle 15, cr0, [sl], #-188 @ 0xffffff44 │ │ │ │ strteq pc, [r0], -lr, lsr #3 │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf10efa03 │ │ │ │ @ instruction: 0xf606fa02 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0x43294331 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ - b 0x10f3fc4 │ │ │ │ - blx 0x883414 │ │ │ │ - b 0x13f21d8 │ │ │ │ + b 0x10f3f8c │ │ │ │ + blx 0x8833dc │ │ │ │ + b 0x13f21a0 │ │ │ │ strne r4, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf50efa2c │ │ │ │ @ instruction: 0xf606fa01 │ │ │ │ @ instruction: 0xf1be4335 │ │ │ │ - blx 0x10f483c │ │ │ │ + blx 0x10f4804 │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf606fa41 │ │ │ │ ldrbmi r4, [r3, #-821]! @ 0xfffffccb │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ bicmi sp, r3, #10 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @@ -166715,18 +166701,18 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c11e48 │ │ │ │ sbcmi r0, r2, r1, lsr #2 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1b0430a │ │ │ │ - blx 0x1173498 │ │ │ │ + blx 0x1173460 │ │ │ │ svclt 0x005cf000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - b 0x1483c4c │ │ │ │ + b 0x1483c14 │ │ │ │ ldmdaeq r3, {r5, r6, sl, fp}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ bicvc lr, r0, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf14c189a │ │ │ │ addslt r0, r3, #0, 24 │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ @@ -166739,90 +166725,90 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16b3478 │ │ │ │ + ble 0x16b3440 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x8dfac4 │ │ │ │ - blx 0x1300d4 │ │ │ │ - blx 0x9308c0 │ │ │ │ + blx 0x8dfa8c │ │ │ │ + blx 0x13009c │ │ │ │ + blx 0x930888 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903d60 │ │ │ │ + blx 0x903d28 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca2694 │ │ │ │ + b 0x1ca265c │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x93355c │ │ │ │ - blx 0x1af910 │ │ │ │ + blx 0x933524 │ │ │ │ + blx 0x1af8d8 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x1483d1c │ │ │ │ + b 0x1483ce4 │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3218 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x15626ec │ │ │ │ + b 0x15626b4 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xe9d94 │ │ │ │ - bcs 0x8a9d74 │ │ │ │ + bcs 0xe9d5c │ │ │ │ + bcs 0x8a9d3c │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x104f38 │ │ │ │ - blx 0x8ef184 │ │ │ │ + blx 0x104f00 │ │ │ │ + blx 0x8ef14c │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1b6e10 │ │ │ │ + ble 0x1b6dd8 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xc4f60 │ │ │ │ - bcs 0x8a9dd8 │ │ │ │ + bcs 0xc4f28 │ │ │ │ + bcs 0x8a9da0 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -166835,101 +166821,101 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xe9e54 │ │ │ │ - bcs 0x8a9e28 │ │ │ │ + bcs 0xe9e1c │ │ │ │ + bcs 0x8a9df0 │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xb3220 │ │ │ │ + bl 0xb31e8 │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @ instruction: 0xd1e14291 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0xe9e8c │ │ │ │ - blcs 0x8a9e9c │ │ │ │ + blcs 0xe9e54 │ │ │ │ + blcs 0x8a9e64 │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c00fc8 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x1101a80 │ │ │ │ + blx 0x1101a48 │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x173e88 │ │ │ │ + bl 0x173e50 │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x105050 │ │ │ │ - blx 0x116faa0 │ │ │ │ + blx 0x105018 │ │ │ │ + blx 0x116fa68 │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0a4ac │ │ │ │ + bl 0xfec0a474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0x4621fad1 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x07c2463c │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q10, d0, d1 │ │ │ │ strtmi r0, [ip], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xd1f44299 │ │ │ │ - bl 0x284ba0 │ │ │ │ + bl 0x284b68 │ │ │ │ @ instruction: 0xf7ef1705 │ │ │ │ @ instruction: 0x4638fa77 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe9712d8 │ │ │ │ + blx 0xfe9712a0 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ andeq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ - blx 0x1884c1c │ │ │ │ + blx 0x1884be4 │ │ │ │ @ instruction: 0xf83cfe80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ eorscc pc, lr, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s6 │ │ │ │ tsteq r3, r1, lsr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf8ac4435 │ │ │ │ mvnle r1, r0 │ │ │ │ - bl 0x284bd0 │ │ │ │ + bl 0x284b98 │ │ │ │ @ instruction: 0xf7ef07c6 │ │ │ │ @ instruction: 0x4638fa3f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -166937,43 +166923,43 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4646 │ │ │ │ @ instruction: 0xf64afa6b │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1a40233 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ - blx 0x18737cc │ │ │ │ + blx 0x1873794 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1773e4 │ │ │ │ + b 0xfe1773ac │ │ │ │ strbmi r0, [r1, #-1030]! @ 0xfffffbfa │ │ │ │ eors pc, lr, r2, asr r8 @ │ │ │ │ - b 0x1c44ac │ │ │ │ - b 0xfe1b43f0 │ │ │ │ + b 0x1c4474 │ │ │ │ + b 0xfe1b43b8 │ │ │ │ @ instruction: 0xf8cc0403 │ │ │ │ mvnle r4, r0 │ │ │ │ - bl 0x2c4c64 │ │ │ │ + bl 0x2c4c2c │ │ │ │ @ instruction: 0xf7ef0887 │ │ │ │ strbmi pc, [r0], -r5, lsl #20 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8dd460d │ │ │ │ @ instruction: 0x461f8018 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ - blx 0xcf13bc │ │ │ │ + blx 0xcf1384 │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ strbmi r4, [r4], #-3073 @ 0xfffff3ff │ │ │ │ svclt 0x000842a7 │ │ │ │ vraddhn.i16 d18, q0, q0 │ │ │ │ @@ -166988,15 +166974,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9ff │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -167016,22 +167002,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9c7 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x187390c │ │ │ │ + blx 0x18738d4 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b7524 │ │ │ │ + b 0xfe1b74ec │ │ │ │ ldrtmi r0, [ip], #-515 @ 0xfffffdfd │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ svclt 0x000842a6 │ │ │ │ strbmi r2, [r1, #-1024]! @ 0xfffffc00 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -167069,15 +167055,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f95d │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -167097,22 +167083,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f925 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x1873a50 │ │ │ │ + blx 0x1873a18 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b7668 │ │ │ │ + b 0xfe1b7630 │ │ │ │ stccs 2, cr0, [r0], {3} │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ strbmi r1, [r1, #-3044]! @ 0xfffff41c │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -167128,28 +167114,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4614 │ │ │ │ @ instruction: 0x4607f8f1 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf866f7ef │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb369c │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3664 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x11040ec │ │ │ │ + b 0x11040b4 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a7e7c │ │ │ │ + b 0x2a7e44 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x984f60 │ │ │ │ + b 0x984f28 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b881 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167170,17 +167156,17 @@ │ │ │ │ svclt 0x0018428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x984fd4 │ │ │ │ - blx 0x874358 │ │ │ │ - b 0x11b3174 │ │ │ │ + b 0x984f9c │ │ │ │ + blx 0x874320 │ │ │ │ + b 0x11b313c │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b845 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167200,43 +167186,43 @@ │ │ │ │ svclt 0x00184286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x98504c │ │ │ │ - blx 0x8743d0 │ │ │ │ - b 0x11b29e4 │ │ │ │ + b 0x985014 │ │ │ │ + blx 0x874398 │ │ │ │ + b 0x11b29ac │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b809 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ef460d │ │ │ │ strmi pc, [r0], r1, asr #16 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr5, {5} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb316f │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3137 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x000c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876808 │ │ │ │ - b 0x1130644 │ │ │ │ + blx 0x8767d0 │ │ │ │ + b 0x113060c │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e7fd4 │ │ │ │ + b 0x2e7f9c │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102aac │ │ │ │ + b 0x102a74 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00d0f7ee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167257,17 +167243,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985150 │ │ │ │ - blx 0x8744b8 │ │ │ │ - b 0x11b32d0 │ │ │ │ + b 0x985118 │ │ │ │ + blx 0x874480 │ │ │ │ + b 0x11b3298 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bf97 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167283,17 +167269,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x000c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3280c0 │ │ │ │ + b 0x328088 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17ab90 │ │ │ │ + b 0x17ab58 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x005ef7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167301,28 +167287,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607ff97 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xff0cf7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3950 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3918 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x11043a0 │ │ │ │ + b 0x1104368 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8130 │ │ │ │ + b 0x2a80f8 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985214 │ │ │ │ + b 0x9851dc │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bf27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167343,17 +167329,17 @@ │ │ │ │ svclt 0x0008428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985288 │ │ │ │ - blx 0x87460c │ │ │ │ - b 0x11b3428 │ │ │ │ + b 0x985250 │ │ │ │ + blx 0x8745d4 │ │ │ │ + b 0x11b33f0 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beeb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167373,43 +167359,43 @@ │ │ │ │ svclt 0x00084286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985300 │ │ │ │ - blx 0x874684 │ │ │ │ - b 0x11b2c98 │ │ │ │ + b 0x9852c8 │ │ │ │ + blx 0x87464c │ │ │ │ + b 0x11b2c60 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beaf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r7, ror #29 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr11, {2} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3423 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb33eb │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x001442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876abc │ │ │ │ - b 0x11308f8 │ │ │ │ + blx 0x876a84 │ │ │ │ + b 0x11308c0 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8288 │ │ │ │ + b 0x2e8250 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102d60 │ │ │ │ + b 0x102d28 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 7, cr15, cr6, cr14, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167430,17 +167416,17 @@ │ │ │ │ sadd16mi fp, sl, r4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985404 │ │ │ │ - blx 0x87476c │ │ │ │ - b 0x11b3584 │ │ │ │ + b 0x9853cc │ │ │ │ + blx 0x874734 │ │ │ │ + b 0x11b354c │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000be3d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167456,17 +167442,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00144547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328374 │ │ │ │ + b 0x32833c │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17ae44 │ │ │ │ + b 0x17ae0c │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 0, cr15, cr4, cr14, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167474,28 +167460,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fe3d │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3c04 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3bcc │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x1104654 │ │ │ │ + b 0x110461c │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a83e4 │ │ │ │ + b 0x2a83ac │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x9854c8 │ │ │ │ + b 0x985490 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bdcd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167516,17 +167502,17 @@ │ │ │ │ svclt 0x0038428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x98553c │ │ │ │ - blx 0x8748c0 │ │ │ │ - b 0x11b36dc │ │ │ │ + b 0x985504 │ │ │ │ + blx 0x874888 │ │ │ │ + b 0x11b36a4 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd91 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167546,43 +167532,43 @@ │ │ │ │ svclt 0x00384286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x9855b4 │ │ │ │ - blx 0x874938 │ │ │ │ - b 0x11b2f4c │ │ │ │ + b 0x98557c │ │ │ │ + blx 0x874900 │ │ │ │ + b 0x11b2f14 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd55 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], sp, lsl #27 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ cdpne 13, 6, cr15, cr10, cr1, {0} │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb36d7 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb369f │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x002c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876d70 │ │ │ │ - b 0x1130bac │ │ │ │ + blx 0x876d38 │ │ │ │ + b 0x1130b74 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e853c │ │ │ │ + b 0x2e8504 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103014 │ │ │ │ + b 0x102fdc │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-952] @ 0xfffffc48 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167603,17 +167589,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x9856b8 │ │ │ │ - blx 0x874a20 │ │ │ │ - b 0x11b3838 │ │ │ │ + b 0x985680 │ │ │ │ + blx 0x8749e8 │ │ │ │ + b 0x11b3800 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bce3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167629,17 +167615,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x002c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328628 │ │ │ │ + b 0x3285f0 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b0f8 │ │ │ │ + b 0x17b0c0 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [sl], #952 @ 0x3b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167647,28 +167633,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r3, ror #25 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ mrrc2 7, 14, pc, r8, cr14 @ │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3eb8 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3e80 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x1104908 │ │ │ │ + b 0x11048d0 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8698 │ │ │ │ + b 0x2a8660 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x98577c │ │ │ │ + b 0x985744 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc73 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167689,79 +167675,79 @@ │ │ │ │ svclt 0x0098428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9857f0 │ │ │ │ - blx 0x874b74 │ │ │ │ - b 0x11b3990 │ │ │ │ + b 0x9857b8 │ │ │ │ + blx 0x874b3c │ │ │ │ + b 0x11b3958 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc37 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, ror #24 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff9f1f46 │ │ │ │ + blx 0xff9f1f0e │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00984286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985868 │ │ │ │ - blx 0x874bec │ │ │ │ - b 0x11b3200 │ │ │ │ + b 0x985830 │ │ │ │ + blx 0x874bb4 │ │ │ │ + b 0x11b31c8 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bbfb │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fc33 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vmulne.f64 d31, d26, d23 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb398b │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3953 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x008c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877024 │ │ │ │ - b 0x1130e60 │ │ │ │ + blx 0x876fec │ │ │ │ + b 0x1130e28 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e87f0 │ │ │ │ + b 0x2e87b8 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1032c8 │ │ │ │ + b 0x103290 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff172008 │ │ │ │ + bllt 0xff171fd0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fbfb │ │ │ │ @@ -167776,165 +167762,165 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x98596c │ │ │ │ - blx 0x874cd4 │ │ │ │ - b 0x11b3aec │ │ │ │ + b 0x985934 │ │ │ │ + blx 0x874c9c │ │ │ │ + b 0x11b3ab4 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bb89 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee4690 │ │ │ │ strmi pc, [r1], r1, asr #23 │ │ │ │ eoreq pc, r0, #14024704 @ 0xd60000 │ │ │ │ - blx 0xe720a2 │ │ │ │ + blx 0xe7206a │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ @ instruction: 0xf1044602 │ │ │ │ @ instruction: 0xf04f010c │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x008c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3288dc │ │ │ │ + b 0x3288a4 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b3ac │ │ │ │ + b 0x17b374 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x14f20ec │ │ │ │ + bllt 0x14f20b4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r9, lsl #23 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0x72110 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb416c │ │ │ │ + blx 0x720d8 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4134 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x1104bbc │ │ │ │ + b 0x1104b84 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a894c │ │ │ │ + b 0x2a8914 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985a30 │ │ │ │ + b 0x9859f8 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bb19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb51 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff272180 │ │ │ │ + blx 0xff272148 │ │ │ │ strmi r1, [r0], r2, lsr #29 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ andeq pc, lr, r6, lsl #2 │ │ │ │ @ instruction: 0xf04f2303 │ │ │ │ @ instruction: 0xf93c0e00 │ │ │ │ addseq r6, ip, r2, lsl #30 │ │ │ │ svcne 0x0002f932 │ │ │ │ svclt 0x00b8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985aa4 │ │ │ │ - blx 0x874e28 │ │ │ │ - b 0x11b3c44 │ │ │ │ + b 0x985a6c │ │ │ │ + blx 0x874df0 │ │ │ │ + b 0x11b3c0c │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000badd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb15 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xfe3721f8 │ │ │ │ + blx 0xfe3721c0 │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00b84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985b1c │ │ │ │ - blx 0x874ea0 │ │ │ │ - b 0x11b34b4 │ │ │ │ + b 0x985ae4 │ │ │ │ + blx 0x874e68 │ │ │ │ + b 0x11b347c │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000baa1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ pkhtbmi pc, r0, r9, asr #21 @ │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vnmulne.f32 s31, s20, s26 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3c3f │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3c07 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00ac42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8772d8 │ │ │ │ - b 0x1131114 │ │ │ │ + blx 0x8772a0 │ │ │ │ + b 0x11310dc │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8aa4 │ │ │ │ + b 0x2e8a6c │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x10357c │ │ │ │ + b 0x103544 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1af22bc │ │ │ │ + blt 0x1af2284 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r1, lsr #21 │ │ │ │ @@ -167949,17 +167935,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985c20 │ │ │ │ - blx 0x874f88 │ │ │ │ - b 0x11b3da0 │ │ │ │ + b 0x985be8 │ │ │ │ + blx 0x874f50 │ │ │ │ + b 0x11b3d68 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000ba2f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167975,17 +167961,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00ac4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328b90 │ │ │ │ + b 0x328b58 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b660 │ │ │ │ + b 0x17b628 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r6!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167993,28 +167979,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, lsr #20 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf9a4f7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4420 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb43e8 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x1104e70 │ │ │ │ + b 0x1104e38 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8c00 │ │ │ │ + b 0x2a8bc8 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985ce4 │ │ │ │ + b 0x985cac │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b9bf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168035,17 +168021,17 @@ │ │ │ │ svclt 0x00a8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985d58 │ │ │ │ - blx 0x8750dc │ │ │ │ - b 0x11b3ef8 │ │ │ │ + b 0x985d20 │ │ │ │ + blx 0x8750a4 │ │ │ │ + b 0x11b3ec0 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168065,43 +168051,43 @@ │ │ │ │ svclt 0x00a84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985dd0 │ │ │ │ - blx 0x875154 │ │ │ │ - b 0x11b3768 │ │ │ │ + b 0x985d98 │ │ │ │ + blx 0x87511c │ │ │ │ + b 0x11b3730 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b947 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680f97f │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 8, 3, pc, cr10, cr3, {7} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3ef3 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3ebb │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00b442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x87758c │ │ │ │ - b 0x11313c8 │ │ │ │ + blx 0x877554 │ │ │ │ + b 0x1131390 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8d58 │ │ │ │ + b 0x2e8d20 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103830 │ │ │ │ + b 0x1037f8 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt lr, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168122,17 +168108,17 @@ │ │ │ │ @ instruction: 0x461abfb4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985ed4 │ │ │ │ - blx 0x87523c │ │ │ │ - b 0x11b4054 │ │ │ │ + b 0x985e9c │ │ │ │ + blx 0x875204 │ │ │ │ + b 0x11b401c │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000b8d5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168148,17 +168134,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00b44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328e44 │ │ │ │ + b 0x328e0c │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b914 │ │ │ │ + b 0x17b8dc │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt ip, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -168166,28 +168152,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607f8d5 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf84af7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb46d4 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb469c │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x1105124 │ │ │ │ + b 0x11050ec │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8eb4 │ │ │ │ + b 0x2a8e7c │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985f98 │ │ │ │ + b 0x985f60 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b865 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168208,17 +168194,17 @@ │ │ │ │ svclt 0x00d8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x98600c │ │ │ │ - blx 0x875390 │ │ │ │ - b 0x11b41ac │ │ │ │ + b 0x985fd4 │ │ │ │ + blx 0x875358 │ │ │ │ + b 0x11b4174 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b829 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168238,43 +168224,43 @@ │ │ │ │ svclt 0x00d84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x986084 │ │ │ │ - blx 0x875408 │ │ │ │ - b 0x11b3a1c │ │ │ │ + b 0x98604c │ │ │ │ + blx 0x8753d0 │ │ │ │ + b 0x11b39e4 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r5, lsr #16 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr9, {4} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb41a7 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb416f │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00cc42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877840 │ │ │ │ - b 0x113167c │ │ │ │ + blx 0x877808 │ │ │ │ + b 0x1131644 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e900c │ │ │ │ + b 0x2e8fd4 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103ae4 │ │ │ │ + b 0x103aac │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00b4f7ed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168295,17 +168281,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, asr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x986188 │ │ │ │ - blx 0x8754f0 │ │ │ │ - b 0x11b4308 │ │ │ │ + b 0x986150 │ │ │ │ + blx 0x8754b8 │ │ │ │ + b 0x11b42d0 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000bf7b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168321,17 +168307,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00cc4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3290f8 │ │ │ │ + b 0x3290c0 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17bbc8 │ │ │ │ + b 0x17bb90 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0042f7ed │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -168339,28 +168325,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ed4614 │ │ │ │ @ instruction: 0x4607ff7b │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ cdp2 7, 15, cr15, cr0, cr13, {7} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4988 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4950 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x11053d8 │ │ │ │ + b 0x11053a0 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a9168 │ │ │ │ + b 0x2a9130 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x98624c │ │ │ │ + b 0x986214 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf0b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168381,17 +168367,17 @@ │ │ │ │ svclt 0x00c8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9862c0 │ │ │ │ - blx 0x875644 │ │ │ │ - b 0x11b4460 │ │ │ │ + b 0x986288 │ │ │ │ + blx 0x87560c │ │ │ │ + b 0x11b4428 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000becf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168411,43 +168397,43 @@ │ │ │ │ svclt 0x00c84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x986338 │ │ │ │ - blx 0x8756bc │ │ │ │ - b 0x11b3cd0 │ │ │ │ + b 0x986300 │ │ │ │ + blx 0x875684 │ │ │ │ + b 0x11b3c98 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be93 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ed460d │ │ │ │ strmi pc, [r0], fp, asr #29 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr15, {1} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb445b │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb4423 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00d442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877af4 │ │ │ │ - b 0x1131930 │ │ │ │ + blx 0x877abc │ │ │ │ + b 0x11318f8 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e92c0 │ │ │ │ + b 0x2e9288 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103d98 │ │ │ │ + b 0x103d60 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 5, cr15, cr10, cr13, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168468,17 +168454,17 @@ │ │ │ │ @ instruction: 0x461abfd4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x98643c │ │ │ │ - blx 0x8757a4 │ │ │ │ - b 0x11b45bc │ │ │ │ + b 0x986404 │ │ │ │ + blx 0x87576c │ │ │ │ + b 0x11b4584 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000be21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168494,17 +168480,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00d44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3293ac │ │ │ │ + b 0x329374 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17be7c │ │ │ │ + b 0x17be44 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r8, #948]! @ 0x3b4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -168515,51 +168501,51 @@ │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf7ed4616 │ │ │ │ @ instruction: 0xf8b5fe1f │ │ │ │ @ instruction: 0xf1a63ca4 │ │ │ │ @ instruction: 0xf1a40208 │ │ │ │ @ instruction: 0xf1a70108 │ │ │ │ @ instruction: 0xf64a0608 │ │ │ │ - vmls.i d21, d16, d0[4] │ │ │ │ + vaddhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0x46b90433 │ │ │ │ - blx 0x189a044 │ │ │ │ + blx 0x189a00c │ │ │ │ @ instruction: 0xf852fb83 │ │ │ │ ldrtmi r7, [r0], r8, lsl #30 │ │ │ │ svcpl 0x0008f856 │ │ │ │ - beq 0xff3af860 │ │ │ │ + beq 0xff3af828 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ eorslt pc, fp, r4, asr r8 @ │ │ │ │ svcvc 0x0008f851 │ │ │ │ - b 0x3b74d0 │ │ │ │ + b 0x3b7498 │ │ │ │ @ instruction: 0xf8da0c0b │ │ │ │ rsbsmi fp, sp, r4 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ @ instruction: 0x0c05ea8c │ │ │ │ vmov.i16 q11, #133 @ 0x0085 │ │ │ │ strbmi r2, [r1, #15] │ │ │ │ streq lr, [r5, #-2698] @ 0xfffff576 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ - bleq 0xff46f898 │ │ │ │ + bleq 0xff46f860 │ │ │ │ eors pc, lr, r4, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r7, -ip, lsl #21] │ │ │ │ stmdavs pc, {r0, r1, r2, r3, sp, lr}^ @ │ │ │ │ ldrdgt pc, [r4], -fp │ │ │ │ - beq 0x2af6c8 │ │ │ │ + beq 0x2af690 │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ streq lr, [ip, #-2565] @ 0xfffff5fb │ │ │ │ streq lr, [r7, #-2693] @ 0xfffff57b │ │ │ │ bicle r6, r6, sp, asr #32 │ │ │ │ strtmi r9, [r8], -r1, lsl #26 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bd8b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0bec8 │ │ │ │ + bl 0xfec0be90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ stc2l 7, cr15, [r6, #948] @ 0x3b4 │ │ │ │ @ instruction: 0xf8d54604 │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ @ instruction: 0xf8d5fd3b │ │ │ │ andmi r2, r4, r4, lsr #25 │ │ │ │ @@ -168567,60 +168553,60 @@ │ │ │ │ movweq lr, #2594 @ 0xa22 │ │ │ │ adclt r4, r4, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf8c5431c │ │ │ │ pop {r2, r5, r7, sl, fp, lr} │ │ │ │ @ instruction: 0xf7ed4038 │ │ │ │ svclt 0x0000bd6b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0bf08 │ │ │ │ + bl 0xfec0bed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7ed460c │ │ │ │ strmi pc, [r6], -r5, lsr #27 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [sl, #-948] @ 0xfffffc4c │ │ │ │ stmdale r0!, {r4, sl, fp, sp} │ │ │ │ orrslt r4, r4, r2, lsl #12 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movteq pc, #452 @ 0x1c4 @ │ │ │ │ @ instruction: 0xf1a44006 │ │ │ │ @ instruction: 0xf1c40020 │ │ │ │ - blx 0x8f5dbc │ │ │ │ - blx 0x13194c │ │ │ │ - blx 0x930d44 │ │ │ │ + blx 0x8f5d84 │ │ │ │ + blx 0x131914 │ │ │ │ + blx 0x930d0c │ │ │ │ movwmi pc, #13316 @ 0x3404 @ │ │ │ │ eorsmi r4, r3, r3, lsr #6 │ │ │ │ @ instruction: 0xf8d5b29c │ │ │ │ strtmi r3, [r8], -r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c54323 │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed4070 │ │ │ │ @ instruction: 0xf645bd37 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ - blmi 0x134e30 │ │ │ │ + vaddl.s8 q8, d0, d20 │ │ │ │ + blmi 0x134df8 │ │ │ │ adccs pc, r7, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 1, 5, pc, cr2, cr13, {5} @ │ │ │ │ - eorseq sl, r3, r0, lsr r9 │ │ │ │ + mrc2 1, 4, pc, cr14, cr13, {5} │ │ │ │ + ldrshteq sl, [r3], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0bf8c │ │ │ │ + bl 0xfec0bf54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2l 7, cr15, [r2, #-948]! @ 0xfffffc4c │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4db8 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4d80 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blcs 0xbddb4 │ │ │ │ + blcs 0xbdd7c │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe0e1928 │ │ │ │ + blcs 0xfe0e18f0 │ │ │ │ cmncs pc, #4, 30 │ │ │ │ tstlt r2, r4, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vsubw.u8 q10, q0, d22 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ tstlt r6, sl, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ @@ -168632,15 +168618,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fd31 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf93c2500 │ │ │ │ sbclt r3, r7, #2, 30 │ │ │ │ svccs 0x0002f831 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @@ -168664,21 +168650,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fcf1 │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ - blx 0x1884aa8 │ │ │ │ + blx 0x1884a70 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf04f7f04 │ │ │ │ - blcs 0xb6ea4 │ │ │ │ + blcs 0xb6e6c │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0xf06fbf04 │ │ │ │ @ instruction: 0xf0004300 │ │ │ │ rsbsmi r0, fp, r1, lsl #16 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @@ -168688,20 +168674,20 @@ │ │ │ │ mvnle r6, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c0ec │ │ │ │ + bl 0xfec0c0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ ldc2 7, cr15, [r2], #948 @ 0x3b4 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4f18 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4ee0 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf1132400 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4614237f │ │ │ │ @@ -168720,20 +168706,20 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc81 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ addslt r4, fp, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ - b 0x1200b88 │ │ │ │ + b 0x1200b50 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ strbmi r0, [r6, #143]! @ 0x8f │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -168753,67 +168739,67 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc3f │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf1b30800 │ │ │ │ andsle r4, fp, r0, lsl #30 │ │ │ │ - blx 0x1885974 │ │ │ │ + blx 0x188593c │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ - b 0x1214c20 │ │ │ │ + b 0x1214be8 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0x1a5110 │ │ │ │ - b 0xfe175c54 │ │ │ │ + b 0x1a50d8 │ │ │ │ + b 0xfe175c1c │ │ │ │ andvs r0, fp, r7, lsl #6 │ │ │ │ tstlt r5, r5, ror #3 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff3f2ff0 │ │ │ │ + bllt 0xff3f2fb8 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x0000e7df │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c250 │ │ │ │ + bl 0xfec0c218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2 7, cr15, [r0], {237} @ 0xed │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd30a8 │ │ │ │ + bcs 0xd3070 │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfe87304c │ │ │ │ + bllt 0xfe873014 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c2a0 │ │ │ │ + bl 0xfec0c268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff6f3066 │ │ │ │ + blx 0xff6f302e │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168824,69 +168810,69 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bb69 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c30c │ │ │ │ + bl 0xfec0c2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fba1 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x002c4564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185c20 │ │ │ │ - b 0xfe175d94 │ │ │ │ + b 0x185be8 │ │ │ │ + b 0xfe175d5c │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xdf3120 │ │ │ │ + bllt 0xdf30e8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c374 │ │ │ │ + bl 0xfec0c33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0x1c7313a │ │ │ │ + blx 0x1c73102 │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd31cc │ │ │ │ + bcs 0xd3194 │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x3f3170 │ │ │ │ + bllt 0x3f3138 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c3c4 │ │ │ │ + bl 0xfec0c38c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x127318a │ │ │ │ + blx 0x1273152 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168897,51 +168883,51 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bad7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c430 │ │ │ │ + bl 0xfec0c3f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fb0f │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - strbpl pc, [r0, sl, asr #12]! @ │ │ │ │ + strpl pc, [r0, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x00944564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185d44 │ │ │ │ - b 0xfe175eb8 │ │ │ │ + b 0x185d0c │ │ │ │ + b 0xfe175e80 │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xfe973244 │ │ │ │ + blt 0xfe97320c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff4f3274 │ │ │ │ + blx 0xff4f323c │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168950,47 +168936,47 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #111616 @ 0x1b400 │ │ │ │ + rsclt pc, sl, #140288 @ 0x22400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d3d4 │ │ │ │ + b 0x97d39c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373c84 │ │ │ │ - blls 0x20f394 │ │ │ │ + blmi 0x373c4c │ │ │ │ + blls 0x20f35c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000fba1 │ │ │ │ + svclt 0x0000fb9d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c73338 │ │ │ │ + blx 0x1c73300 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168999,47 +168985,47 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #19456 @ 0x4c00 │ │ │ │ + rsclt pc, sl, #48128 @ 0xbc00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb501b │ │ │ │ + strne pc, [pc, #-965] @ 0xb4fe3 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373bc0 │ │ │ │ - blls 0x20f458 │ │ │ │ + blmi 0x373b88 │ │ │ │ + blls 0x20f420 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000fb3f │ │ │ │ + svclt 0x0000fb3b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x3f33fc │ │ │ │ + blx 0x3f33c4 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -169048,45 +169034,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #708608 @ 0xad000 │ │ │ │ + rsclt pc, sl, #823296 @ 0xc9000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d55c │ │ │ │ + b 0x97d524 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373afc │ │ │ │ - blls 0x20f51c │ │ │ │ + blmi 0x373ac4 │ │ │ │ + blls 0x20f4e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000fadd │ │ │ │ + svclt 0x0000fad9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9aaf7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169097,45 +169083,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #856064 @ 0xd1000 │ │ │ │ + rsclt pc, sl, #970752 @ 0xed000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb51a3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb516b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373a38 │ │ │ │ - blls 0x20f5e0 │ │ │ │ + blmi 0x373a00 │ │ │ │ + blls 0x20f5a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000fa7b │ │ │ │ + svclt 0x0000fa77 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf948f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169146,45 +169132,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #1, 28 │ │ │ │ + rsclt pc, sl, #464 @ 0x1d0 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d6e4 │ │ │ │ + b 0x97d6ac │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373974 │ │ │ │ - blls 0x20f6a4 │ │ │ │ + blmi 0x37393c │ │ │ │ + blls 0x20f66c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000fa19 │ │ │ │ + svclt 0x0000fa15 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8e6f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169195,45 +169181,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76f0024 │ │ │ │ - rsclt pc, sl, #2244608 @ 0x224000 │ │ │ │ + rsclt pc, sl, #2703360 @ 0x294000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb532b │ │ │ │ + strne pc, [pc, #-965] @ 0xb52f3 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3738b0 │ │ │ │ - blls 0x20f768 │ │ │ │ + blmi 0x373878 │ │ │ │ + blls 0x20f730 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f9b7 │ │ │ │ + svclt 0x0000f9b3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf884f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169244,46 +169230,46 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #606208 @ 0x94000 │ │ │ │ + rsclt pc, sl, #1064960 @ 0x104000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ andsmi r2, r0, r2, lsr r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r7, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3737e8 │ │ │ │ - blls 0x20f830 │ │ │ │ + blmi 0x3737b0 │ │ │ │ + blls 0x20f7f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f953 │ │ │ │ + svclt 0x0000f94f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf820f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169294,46 +169280,46 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, r9, #1163264 @ 0x11c000 │ │ │ │ + rsclt pc, r9, #1622016 @ 0x18c000 │ │ │ │ eorcs pc, r4, r7, asr r8 @ │ │ │ │ movwmi pc, #32 @ │ │ │ │ eorsne pc, r1, r8, asr r8 @ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ @ instruction: 0xf8474053 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb54bb │ │ │ │ + strne pc, [pc, #-965] @ 0xb5483 │ │ │ │ bicsle r2, r7, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375720 │ │ │ │ - blls 0x20f8f8 │ │ │ │ + blmi 0x3756e8 │ │ │ │ + blls 0x20f8c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f8ef │ │ │ │ + svclt 0x0000f8eb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffbcf7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169344,45 +169330,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #17408 @ 0x4400 │ │ │ │ + rsclt pc, sl, #46080 @ 0xb400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d9fc │ │ │ │ + b 0x97d9c4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x37565c │ │ │ │ - blls 0x20f9bc │ │ │ │ + blmi 0x375624 │ │ │ │ + blls 0x20f984 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f88d │ │ │ │ + svclt 0x0000f889 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff5af7ec │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169393,45 +169379,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #978944 @ 0xef000 │ │ │ │ + rsclt pc, sl, #11264 @ 0x2c00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5643 │ │ │ │ + strne pc, [pc, #-965] @ 0xb560b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375598 │ │ │ │ - blls 0x20fa80 │ │ │ │ + blmi 0x375560 │ │ │ │ + blls 0x20fa48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f82b │ │ │ │ + svclt 0x0000f827 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 15, cr15, cr8, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169442,45 +169428,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #380928 @ 0x5d000 │ │ │ │ + rsclt pc, sl, #495616 @ 0x79000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97db84 │ │ │ │ + b 0x97db4c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3754d4 │ │ │ │ - blls 0x20fb44 │ │ │ │ + blmi 0x37549c │ │ │ │ + blls 0x20fb0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000ffc9 │ │ │ │ + svclt 0x0000ffc5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 9, cr15, cr6, cr12, {7} │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169491,45 +169477,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #241664 @ 0x3b000 │ │ │ │ + rsclt pc, sl, #356352 @ 0x57000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb57cb │ │ │ │ + strne pc, [pc, #-965] @ 0xb5793 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375410 │ │ │ │ - blls 0x20fc08 │ │ │ │ + blmi 0x3753d8 │ │ │ │ + blls 0x20fbd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000ff67 │ │ │ │ + svclt 0x0000ff63 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 3, cr15, cr4, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169542,45 +169528,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #2179072 @ 0x214000 │ │ │ │ + rsclt pc, sl, #2637824 @ 0x284000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97dd14 │ │ │ │ + b 0x97dcdc │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375344 │ │ │ │ - blls 0x20fcd4 │ │ │ │ + blmi 0x37530c │ │ │ │ + blls 0x20fc9c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000ff01 │ │ │ │ + svclt 0x0000fefd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #944] @ 0x3b0 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169593,45 +169579,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #1556480 @ 0x17c000 │ │ │ │ + rsclt pc, sl, #2015232 @ 0x1ec000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5963 │ │ │ │ + strne pc, [pc, #-965] @ 0xb592b │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375278 │ │ │ │ - blls 0x20fda0 │ │ │ │ + blmi 0x375240 │ │ │ │ + blls 0x20fd68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fe9b │ │ │ │ + svclt 0x0000fe97 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r8, #-944]! @ 0xfffffc50 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169644,45 +169630,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #13172736 @ 0xc90000 │ │ │ │ + rsclt pc, sl, #15007744 @ 0xe50000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97deac │ │ │ │ + b 0x97de74 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3751ac │ │ │ │ - blls 0x20fe6c │ │ │ │ + blmi 0x375174 │ │ │ │ + blls 0x20fe34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fe35 │ │ │ │ + svclt 0x0000fe31 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #-944] @ 0xfffffc50 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169695,34 +169681,34 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #10682368 @ 0xa30000 │ │ │ │ + rsclt pc, sl, #12517376 @ 0xbf0000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5afb │ │ │ │ + strne pc, [pc, #-965] @ 0xb5ac3 │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3750e0 │ │ │ │ - blls 0x20ff38 │ │ │ │ + blmi 0x3750a8 │ │ │ │ + blls 0x20ff00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fdcf │ │ │ │ + svclt 0x0000fdcb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2882] @ 0xfffff4be │ │ │ │ @@ -169739,17 +169725,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - stc2l 7, cr15, [r6, #-436] @ 0xfffffe4c │ │ │ │ + stc2l 7, cr15, [r2, #-436]! @ 0xfffffe4c │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb5f60 │ │ │ │ + streq pc, [pc], #964 @ 0xb5f28 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169761,41 +169747,41 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - bfi pc, r7, (invalid: 26:19) @ │ │ │ │ + @ instruction: 0xe7d3fd33 │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374fbc │ │ │ │ - blls 0x41005c │ │ │ │ + blmi 0x374f84 │ │ │ │ + blls 0x410024 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fd3d │ │ │ │ + svclt 0x0000fd39 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sp], -sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ @@ -169806,15 +169792,15 @@ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {236} @ 0xec │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f3888 │ │ │ │ + blvc 0xff5f3850 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169824,59 +169810,59 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f4200 │ │ │ │ - strne pc, [pc], #-964 @ 0xb60b0 │ │ │ │ - bleq 0x1f420c │ │ │ │ - ldc2 7, cr15, [ip, #-436] @ 0xfffffe4c │ │ │ │ + blne 0x1f41c8 │ │ │ │ + strne pc, [pc], #-964 @ 0xb6078 │ │ │ │ + bleq 0x1f41d4 │ │ │ │ + ldc2 7, cr15, [r8, #-436]! @ 0xfffffe4c │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - stc2 7, cr15, [r0], {109} @ 0x6d │ │ │ │ + ldc2 7, cr15, [ip], {109} @ 0x6d │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - strbpl pc, [r0, #1610]! @ 0x64a @ │ │ │ │ + strpl pc, [r0, #1610]! @ 0x64a │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883d38 │ │ │ │ + blx 0x1883d00 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374e78 │ │ │ │ - blls 0x3901a0 │ │ │ │ + blmi 0x374e40 │ │ │ │ + blls 0x390168 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fc9b │ │ │ │ + svclt 0x0000fc97 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2882] @ 0xfffff4be │ │ │ │ @@ -169893,17 +169879,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - stc2 7, cr15, [lr], {109} @ 0x6d │ │ │ │ + stc2 7, cr15, [sl], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb61c8 │ │ │ │ + streq pc, [pc], #964 @ 0xb6190 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169915,60 +169901,60 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - ldrb pc, [r3, r7, ror #23] @ │ │ │ │ + ldrb pc, [r3, r3, lsl #24] @ │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - strbtpl pc, [r0], sl, asr #12 @ │ │ │ │ + strtpl pc, [r0], sl, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374d54 │ │ │ │ - blls 0x4102c4 │ │ │ │ + blmi 0x374d1c │ │ │ │ + blls 0x41028c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fc09 │ │ │ │ + svclt 0x0000fc05 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sp], -sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff5f4268 │ │ │ │ + blx 0xff5f4230 │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f3af0 │ │ │ │ + blvc 0xff5f3ab8 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169978,121 +169964,121 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f4468 │ │ │ │ - strne pc, [pc], #-964 @ 0xb6318 │ │ │ │ - bleq 0x1f4474 │ │ │ │ - blx 0x1a740d6 │ │ │ │ + blne 0x1f4430 │ │ │ │ + strne pc, [pc], #-964 @ 0xb62e0 │ │ │ │ + bleq 0x1f443c │ │ │ │ + blx 0xfe17409e │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - blx 0xff47410a │ │ │ │ + blx 0xffb740d2 │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - strbpl pc, [r0, #1610]! @ 0x64a @ │ │ │ │ + strpl pc, [r0, #1610]! @ 0x64a │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883fa0 │ │ │ │ + blx 0x1883f68 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374c10 │ │ │ │ - blls 0x390408 │ │ │ │ + blmi 0x374bd8 │ │ │ │ + blls 0x3903d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fb67 │ │ │ │ + svclt 0x0000fb63 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xdf43a8 │ │ │ │ + blx 0xdf4370 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ eorle r0, r1, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x142430 │ │ │ │ + blge 0x1423f8 │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #81920 @ 0x14000 │ │ │ │ + rsclt pc, sl, #540672 @ 0x84000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e514 │ │ │ │ + b 0x97e4dc │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x374b44 │ │ │ │ - blls 0x2904d4 │ │ │ │ + blmi 0x374b0c │ │ │ │ + blls 0x29049c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fb01 │ │ │ │ + svclt 0x0000fafd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9cef7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170100,20 +170086,20 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x1424fc │ │ │ │ + blge 0x1424c4 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #3424256 @ 0x344000 │ │ │ │ + rscslt pc, r2, #3883008 @ 0x3b4000 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d6 │ │ │ │ @@ -170123,26 +170109,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe7f2d1c │ │ │ │ + blx 0xfe6f2ce4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], sp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf96af7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170150,51 +170136,51 @@ │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x1425c4 │ │ │ │ + blge 0x14258c │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst4.8 {d9[0],d10[0],d11[0],d12[0]}, [r0], r0 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #3735552 @ 0x390000 │ │ │ │ + rsclt pc, sl, #5570560 @ 0x550000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e6ac │ │ │ │ + b 0x97e674 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r3, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3749ac │ │ │ │ - blls 0x29066c │ │ │ │ + blmi 0x374974 │ │ │ │ + blls 0x290634 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fa35 │ │ │ │ + svclt 0x0000fa31 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf902f7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170202,21 +170188,21 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x142694 │ │ │ │ + blge 0x14265c │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0xf1009300 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #49152 @ 0xc000 │ │ │ │ + rscslt pc, r2, #507904 @ 0x7c000 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d4 │ │ │ │ @@ -170226,24 +170212,24 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9cef1f1 │ │ │ │ + @ instruction: 0xf9caf1f1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r6, asr #22 │ │ │ │ @ instruction: 0xf64a460f │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ @ instruction: 0x4605f899 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170254,34 +170240,34 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd767a0 │ │ │ │ + bhi 0xd76768 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f2bac │ │ │ │ + beq 0x4f2b74 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142788 │ │ │ │ + blls 0x142750 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ @ instruction: 0xf831b014 │ │ │ │ @ instruction: 0x46583014 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf76d9301 │ │ │ │ - @ instruction: 0x4652fd39 │ │ │ │ + @ instruction: 0x4652fd55 │ │ │ │ stmdbls r1, {r2, r7, r9, sl, lr} │ │ │ │ usatmi r4, #2, r8, asr #12 │ │ │ │ - ldc2 7, cr15, [r2, #-436]! @ 0xfffffe4c │ │ │ │ + stc2l 7, cr15, [lr, #-436] @ 0xfffffe4c │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170293,39 +170279,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a52c08 │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x3767ac │ │ │ │ - blls 0x31086c │ │ │ │ + blmi 0x376774 │ │ │ │ + blls 0x310834 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000f935 │ │ │ │ + svclt 0x0000f931 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ stmib sp, {r0, r2, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - beq 0xb28a0 │ │ │ │ + beq 0xb2868 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d057 │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e1 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170349,59 +170335,59 @@ │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1089b01 │ │ │ │ ldrbtmi r0, [r2], -r4, lsl #2 │ │ │ │ eorlt pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ @ instruction: 0xf8584658 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ - @ instruction: 0xf884f76e │ │ │ │ + @ instruction: 0xf8a0f76e │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #18 │ │ │ │ @ instruction: 0xf76e46e1 │ │ │ │ - vmvn.i16 , #221 @ 0x00dd │ │ │ │ + @ instruction: 0xf3c5f899 │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ ldmdavs r3!, {r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr r8 │ │ │ │ - b 0xfe30ead0 │ │ │ │ + b 0xfe30ea98 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c5b984 │ │ │ │ cmnlt sp, pc, lsl #10 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10607ea │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ - blx 0x1877938 │ │ │ │ + blx 0x1877900 │ │ │ │ strbtmi pc, [r1], r5, lsl #21 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xe79dd4b0 │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x376668 │ │ │ │ - blls 0x2909b0 │ │ │ │ + blmi 0x376630 │ │ │ │ + blls 0x290978 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000f893 │ │ │ │ + svclt 0x0000f88f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r7, asr #22 │ │ │ │ @ instruction: 0xf64a460f │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605ff5d │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170412,74 +170398,74 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76a18 │ │ │ │ + bhi 0xd769e0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f2e24 │ │ │ │ + beq 0x4f2dec │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142a00 │ │ │ │ + blls 0x1429c8 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #9842 @ 0x2672 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andslt pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ andscc pc, r4, r9, lsr r8 @ │ │ │ │ movwls r4, #5720 @ 0x1658 │ │ │ │ - blx 0xfff747d6 │ │ │ │ + ldc2 7, cr15, [r6], {109} @ 0x6d │ │ │ │ pkhtbmi r4, r4, r2, asr #12 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #18 │ │ │ │ @ instruction: 0xf76d46e2 │ │ │ │ - rsclt pc, fp, #248832 @ 0x3cc00 │ │ │ │ + rsclt pc, fp, #3840 @ 0xf00 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d10, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x990b4c │ │ │ │ + b 0x990b14 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-59 @ 0xffffffc5 │ │ │ │ - strne pc, [pc, #-965] @ 0xb66a7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb666f │ │ │ │ stccs 7, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd1a2 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ cdp2 7, 10, cr15, cr12, cr11, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xfff6f1f0 │ │ │ │ + @ instruction: 0xfff2f1f0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r1], r5, asr #22 │ │ │ │ @ instruction: 0xf64a4688 │ │ │ │ - vmull.s , d16, d0[4] │ │ │ │ + vmlsl.s8 , d16, d16 │ │ │ │ andls r0, r4, #208896 @ 0x33000 │ │ │ │ @ instruction: 0xf6092704 │ │ │ │ ldmdavs fp, {r2, r4, r6, r7, r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r1, asr #29 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ @@ -170499,36 +170485,36 @@ │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ strbteq r3, [fp], r0 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r8, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76b74 │ │ │ │ + bhi 0xd76b3c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbtmi r9, [r2], -r4, lsl #22 │ │ │ │ andne pc, r7, fp, asr r8 @ │ │ │ │ @ instruction: 0xf10159db │ │ │ │ movwls r4, #12544 @ 0x3100 │ │ │ │ @ instruction: 0xf85b4618 │ │ │ │ movwls r3, #8196 @ 0x2004 │ │ │ │ - @ instruction: 0xff48f76d │ │ │ │ + @ instruction: 0xff64f76d │ │ │ │ movwne lr, #10717 @ 0x29dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - @ instruction: 0xff40f76d │ │ │ │ - bl 0x2dd770 │ │ │ │ + @ instruction: 0xff5cf76d │ │ │ │ + bl 0x2dd738 │ │ │ │ @ instruction: 0xf85a0204 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf85a1307 │ │ │ │ ldmdavs r3, {r0, r1, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ andne pc, r4, r8, asr r8 @ │ │ │ │ - b 0xfe306ce8 │ │ │ │ - b 0x177790 │ │ │ │ + b 0xfe306cb0 │ │ │ │ + b 0x177758 │ │ │ │ submi r0, fp, ip, lsl #6 │ │ │ │ andcc pc, r4, r8, asr #16 │ │ │ │ vmov.i32 q11, #208 @ 0x000000d0 │ │ │ │ strcc r2, [r8, -pc, lsl #10] │ │ │ │ @ instruction: 0xf8ddb1b4 │ │ │ │ @ instruction: 0x46489014 │ │ │ │ cdp2 7, 1, cr15, cr6, cr11, {7} │ │ │ │ @@ -170538,24 +170524,24 @@ │ │ │ │ andlt sp, sp, ip, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldr r2, [r0, r8, lsl #8] │ │ │ │ - @ instruction: 0xff5ef1f0 │ │ │ │ + @ instruction: 0xff5af1f0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ @ instruction: 0xf64a460f │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, lsr #28 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170566,36 +170552,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76c80 │ │ │ │ + bhi 0xd76c48 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f308c │ │ │ │ + bleq 0x4f3054 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf10a3000 │ │ │ │ stmdals r2, {r1, r8, r9} │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ vst1.8 @ instruction: 0xf4818014 │ │ │ │ vst2.8 {d4[0],d5[0]}, [r8], r0 │ │ │ │ @ instruction: 0xf8304300 │ │ │ │ movwls r8, #4116 @ 0x1014 │ │ │ │ @ instruction: 0xf76d4640 │ │ │ │ - stmdbls r1, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [sl], -r4, lsl #13 │ │ │ │ strbtmi r4, [r0], r0, asr #12 │ │ │ │ - blx 0xff074a4c │ │ │ │ + blx 0xff774a14 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170607,39 +170593,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3762c4 │ │ │ │ - blls 0x310d54 │ │ │ │ + blmi 0x37628c │ │ │ │ + blls 0x310d1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fec1 │ │ │ │ + svclt 0x0000febd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2892 @ 0xfffff4b4 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - bleq 0xb2d88 │ │ │ │ + bleq 0xb2d50 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05c │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170651,73 +170637,73 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1771 @ 0xfffff915 │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x2f31cc │ │ │ │ + beq 0x2f3194 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf1014672 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf1033024 │ │ │ │ - blls 0x1091c4 │ │ │ │ + blls 0x10918c │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ ldrmi r9, [r8], -r0, lsl #6 │ │ │ │ - cdp2 7, 0, cr15, cr12, cr13, {3} │ │ │ │ + cdp2 7, 2, cr15, cr8, cr13, {3} │ │ │ │ strmi r9, [r4], r0, lsl #22 │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ usatmi r4, #1, r8, lsl #12 │ │ │ │ - cdp2 7, 0, cr15, cr4, cr13, {3} │ │ │ │ + cdp2 7, 2, cr15, cr0, cr13, {3} │ │ │ │ smlabtne r7, r5, r3, pc @ │ │ │ │ - mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ + movpl pc, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror r8 │ │ │ │ ldmdavs r1!, {r3, lr} │ │ │ │ rsbsvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r4, {r0, r1, r4, r5, sp, lr} │ │ │ │ - strcs pc, [pc, #-965] @ 0xb6a4b │ │ │ │ + strcs pc, [pc, #-965] @ 0xb6a13 │ │ │ │ @ instruction: 0xf607b16d │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ streq pc, [r2], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe2357a2 │ │ │ │ + blx 0xfe23576a │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [fp], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e798 │ │ │ │ ldc2l 7, cr15, [r0], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 0, pc, cr10, cr0, {7} │ │ │ │ + mrc2 1, 0, pc, cr6, cr0, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ @ instruction: 0xf64a460f │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r5, ror #25 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170728,36 +170714,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76f08 │ │ │ │ + bhi 0xd76ed0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f3314 │ │ │ │ + bleq 0x4f32dc │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142ef0 │ │ │ │ + blls 0x142eb8 │ │ │ │ tstpeq r2, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf83a4672 │ │ │ │ movwcc r8, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf982f76d │ │ │ │ + @ instruction: 0xf99ef76d │ │ │ │ strmi r9, [r4], r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, asr #12 │ │ │ │ usatmi r4, #0, r8, lsl #12 │ │ │ │ - @ instruction: 0xf97af76d │ │ │ │ + @ instruction: 0xf996f76d │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170769,33 +170755,33 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x37603c │ │ │ │ - blls 0x310fdc │ │ │ │ + blmi 0x376004 │ │ │ │ + blls 0x310fa4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fd7d │ │ │ │ + svclt 0x0000fd79 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r1], sp, lsl #1 │ │ │ │ @ instruction: 0xf64a4688 │ │ │ │ - vqdmull.s , d16, d0[4] │ │ │ │ + vqdmlsl.s , d16, d16 │ │ │ │ smladxcs r4, r3, fp, r0 │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ ldrbvc pc, [r4], r9, lsl #12 @ │ │ │ │ strcs r4, [r0], #-2879 @ 0xfffff4c1 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrr2 7, 14, pc, r6, cr11 @ │ │ │ │ @@ -170808,70 +170794,70 @@ │ │ │ │ ldrtmi r0, [r1], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd77048 │ │ │ │ + bhi 0xd77010 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1771 @ 0xfffff915 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ stmdals r4, {ip, sp} │ │ │ │ - blls 0x1889fc │ │ │ │ + blls 0x1889c4 │ │ │ │ ldmibpl fp, {r0, r8, fp, ip, lr}^ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmibpl r1, {r0, r8, ip, pc}^ │ │ │ │ movwls r4, #9752 @ 0x2618 │ │ │ │ - ldc2l 7, cr15, [r0], {109} @ 0x6d │ │ │ │ + stc2l 7, cr15, [ip], #436 @ 0x1b4 │ │ │ │ movwne lr, #6621 @ 0x19dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - stc2l 7, cr15, [r8], {109} @ 0x6d │ │ │ │ + stc2l 7, cr15, [r4], #436 @ 0x1b4 │ │ │ │ andeq lr, r4, #8, 22 @ 0x2000 │ │ │ │ movwne pc, #29637 @ 0x73c5 @ │ │ │ │ eorsgt pc, sl, fp, asr r8 @ │ │ │ │ eorsne pc, r3, fp, asr r8 @ │ │ │ │ subsmi r6, r8, r3, asr r8 │ │ │ │ @ instruction: 0xf8584008 │ │ │ │ subsmi r1, r8, r4 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ @ instruction: 0xf848404b │ │ │ │ subsvs r3, r0, r4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xb6cc3 │ │ │ │ + strcs pc, [pc, #-965] @ 0xb6c8b │ │ │ │ @ instruction: 0xb1b43708 │ │ │ │ @ instruction: 0x9014f8dd │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3b5f14 │ │ │ │ - blls 0x391104 │ │ │ │ + blmi 0x3b5edc │ │ │ │ + blls 0x3910cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strcs r8, [r8], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0xf1f0e793 │ │ │ │ - svclt 0x0000fce7 │ │ │ │ + svclt 0x0000fce3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], r9, asr #22 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605fbb1 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -170882,37 +170868,37 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77170 │ │ │ │ + bhi 0xf77138 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f357c │ │ │ │ + beq 0x6f3544 │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - bls 0x1c3158 │ │ │ │ + bls 0x1c3120 │ │ │ │ movweq pc, #8459 @ 0x210b @ │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ andsls pc, r4, r2, lsr r8 @ │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13896 @ 0x3648 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - blx 0x1b74f3c │ │ │ │ + blx 0xfe274f04 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r3, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0x46488872 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - blx 0x18f4f50 │ │ │ │ + blx 0x1ff4f18 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170924,39 +170910,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, pc, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x375dd0 │ │ │ │ - blls 0x391248 │ │ │ │ + blmi 0x375d98 │ │ │ │ + blls 0x391210 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fc47 │ │ │ │ + svclt 0x0000fc43 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2893] @ 0xfffff4b3 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb327c │ │ │ │ + bleq 0xb3244 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05d │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -170968,74 +170954,74 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f36c0 │ │ │ │ + beq 0x4f3688 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @ instruction: 0xf8521025 │ │ │ │ @ instruction: 0xf8539025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7736822 │ │ │ │ - @ instruction: 0xf8cdfaf7 │ │ │ │ + @ instruction: 0xf8cdfb13 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - vmull.u , d22, d1[7] │ │ │ │ + @ instruction: 0xf3c6fb09 │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f478 │ │ │ │ + b 0xfe30f440 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x1878720 │ │ │ │ + blx 0x18786e8 │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r7, sl, lsr #9] │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x375c80 │ │ │ │ - blls 0x311398 │ │ │ │ + blmi 0x375c48 │ │ │ │ + blls 0x311360 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fb9f │ │ │ │ + svclt 0x0000fb9b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, ror #20 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171046,82 +171032,82 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77400 │ │ │ │ + bhi 0xf773c8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f380c │ │ │ │ + beq 0x6f37d4 │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blls 0x1c33e8 │ │ │ │ + blls 0x1c33b0 │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf10b9014 │ │ │ │ strbmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, fp, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @ instruction: 0xf7718832 │ │ │ │ - @ instruction: 0xf8cdf91f │ │ │ │ + @ instruction: 0xf8cdf93b │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ ldmdahi r2!, {r0, r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7712300 │ │ │ │ - rsclt pc, fp, #344064 @ 0x54000 │ │ │ │ + rsclt pc, fp, #802816 @ 0xc4000 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d9, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x991520 │ │ │ │ + b 0x9914e8 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb709b │ │ │ │ + strne pc, [pc, #-965] @ 0xb7063 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf9b2f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffff3c58 │ │ │ │ + blx 0xffef3c20 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2894] @ 0xfffff4b2 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb3510 │ │ │ │ + bleq 0xb34d8 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d060 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -171133,75 +171119,75 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f3954 │ │ │ │ + beq 0x4f391c │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movwcc r9, #19203 @ 0x4b03 │ │ │ │ eorls pc, r5, r3, asr r8 @ │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ @ instruction: 0xf8534648 │ │ │ │ @ instruction: 0xf8581025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ @ instruction: 0xf101e000 │ │ │ │ movwls r4, #8448 @ 0x2100 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf9aaf773 │ │ │ │ + @ instruction: 0xf9c6f773 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r2, {r0, r1, r9, sl, lr} │ │ │ │ strbmi r6, [r8], -r2, ror #16 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - @ instruction: 0xf9a0f773 │ │ │ │ + @ instruction: 0xf9bcf773 │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ + movpl pc, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror #16 │ │ │ │ stmdavs r1!, {r3, lr} │ │ │ │ rsbvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r5, {r0, r1, r5, sp, lr} │ │ │ │ strcs pc, [pc], -r6, asr #7 │ │ │ │ @ instruction: 0xf607b16e │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ - blx 0xfe275f32 │ │ │ │ + blx 0xfe275efa │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [r7], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e794 │ │ │ │ @ instruction: 0xf908f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1573dac │ │ │ │ + blx 0x1473d74 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605f91d │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171212,82 +171198,82 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77698 │ │ │ │ + bhi 0xf77660 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x24367c │ │ │ │ + blge 0x243644 │ │ │ │ @ instruction: 0xf10b9303 │ │ │ │ @ instruction: 0xf83b0302 │ │ │ │ vst1.8 @ instruction: 0xf4811014 │ │ │ │ @ instruction: 0xf8334100 │ │ │ │ - blls 0x1d76e0 │ │ │ │ + blls 0x1d76a8 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldrbmi lr, [r0], -r0 │ │ │ │ @ instruction: 0xf7708832 │ │ │ │ - bls 0x1b75f4 │ │ │ │ + bls 0x1b762c │ │ │ │ strmi r9, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x46988872 │ │ │ │ @ instruction: 0xf7702300 │ │ │ │ - rsclt pc, fp, #804 @ 0x324 │ │ │ │ + rsclt pc, fp, #916 @ 0x394 │ │ │ │ @ instruction: 0xf8592100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8590387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d8, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9917b8 │ │ │ │ + b 0x991780 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb7333 │ │ │ │ + strne pc, [pc, #-965] @ 0xb72fb │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf866f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9b0f1f0 │ │ │ │ + @ instruction: 0xf9acf1f0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2895] @ 0xfffff4b1 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb37a8 │ │ │ │ + bleq 0xb3770 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d061 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -171299,15 +171285,15 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f3bec │ │ │ │ + beq 0x4f3bb4 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @@ -171315,60 +171301,60 @@ │ │ │ │ @ instruction: 0xf1019025 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs r2!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - @ instruction: 0xf8cdf85d │ │ │ │ + @ instruction: 0xf8cdf879 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - vmov.i16 , #227 @ 0x00e3 │ │ │ │ + vmul.i , q3, d3[7] │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f9ac │ │ │ │ + b 0xfe30f974 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x1878c54 │ │ │ │ + blx 0x1878c1c │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r3, r6, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x37774c │ │ │ │ - blls 0x3118cc │ │ │ │ + blmi 0x377714 │ │ │ │ + blls 0x311894 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000f905 │ │ │ │ + svclt 0x0000f901 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ strmi pc, [r5], -pc, asr #31 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171379,38 +171365,38 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77934 │ │ │ │ + bhi 0xf778fc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x243918 │ │ │ │ - blls 0x1dc528 │ │ │ │ + blge 0x2438e0 │ │ │ │ + blls 0x1dc4f0 │ │ │ │ andshi pc, r4, fp, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r8], r2 │ │ │ │ @ instruction: 0xf8334800 │ │ │ │ @ instruction: 0xf10ba014 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {sp, lr, pc} │ │ │ │ - mcr2 7, 4, pc, cr6, cr0, {3} @ │ │ │ │ + mcr2 7, 5, pc, cr2, cr0, {3} @ │ │ │ │ andls r9, r0, #12288 @ 0x3000 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldmdahi r2!, {r4, r6, r9, sl, lr}^ │ │ │ │ movwcs r4, #1688 @ 0x698 │ │ │ │ - mrc2 7, 3, pc, cr12, cr0, {3} │ │ │ │ + mrc2 7, 4, pc, cr8, cr0, {3} │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -171422,25 +171408,25 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, sp, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x377608 │ │ │ │ - blls 0x391a10 │ │ │ │ + blmi 0x3775d0 │ │ │ │ + blls 0x3919d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000f863 │ │ │ │ + svclt 0x0000f85f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2895] @ 0xfffff4b1 │ │ │ │ @@ -171472,124 +171458,124 @@ │ │ │ │ @ instruction: 0xf8d7300c │ │ │ │ @ instruction: 0xf10d0fd4 │ │ │ │ @ instruction: 0xf8dc0b10 │ │ │ │ @ instruction: 0xf8dc1004 │ │ │ │ stmia r9!, {r3, sp} │ │ │ │ @ instruction: 0xf8bc000f │ │ │ │ @ instruction: 0xf8a93010 │ │ │ │ - blls 0x183a6c │ │ │ │ + blls 0x183a34 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf108a025 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ eorcc pc, r5, r8, asr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbmi r0, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff10f772 │ │ │ │ + @ instruction: 0xff2cf772 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ ldrmi r6, [r9], r2, ror #16 │ │ │ │ movwcs r4, #1616 @ 0x650 │ │ │ │ - @ instruction: 0xff06f772 │ │ │ │ + @ instruction: 0xff22f772 │ │ │ │ vmlsl.u8 , d6, d2 │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r1, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30fc48 │ │ │ │ + b 0xfe30fc10 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0x07f2b2f3 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ svclt 0x004846e3 │ │ │ │ movwls r4, #9958 @ 0x26e6 │ │ │ │ ldr sp, [r4, r7, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x3774b0 │ │ │ │ - blls 0x311b68 │ │ │ │ + blmi 0x377478 │ │ │ │ + blls 0x311b30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000ffb7 │ │ │ │ + svclt 0x0000ffb3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3d58 │ │ │ │ - blmi 0xb7654c │ │ │ │ + blx 0x8a3d20 │ │ │ │ + blmi 0xb76514 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fe83 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf89538 │ │ │ │ + bhi 0xf89500 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xff20f76b │ │ │ │ + @ instruction: 0xff3cf76b │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb7f79 │ │ │ │ + streq pc, [pc, #965] @ 0xb7f41 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ cdp2 7, 0, cr15, cr10, cr10, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff54f1ef │ │ │ │ + @ instruction: 0xff50f1ef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 2, cr15, cr2, cr10, {7} │ │ │ │ - bleq 0x4f4030 │ │ │ │ + bleq 0x4f3ff8 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171597,96 +171583,96 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76b4649 │ │ │ │ - rsclt pc, sl, #3184 @ 0xc70 │ │ │ │ + rsclt pc, sl, #3632 @ 0xe30 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb78af │ │ │ │ + strne pc, [pc, #-965] @ 0xb7877 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [sl, #936]! @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 15, cr15, cr4, cr15, {7} │ │ │ │ + cdp2 1, 15, cr15, cr0, cr15, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3edc │ │ │ │ - blmi 0xb766d0 │ │ │ │ + blx 0x8a3ea4 │ │ │ │ + blmi 0xb76698 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fdc1 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf896bc │ │ │ │ + bhi 0xf89684 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - cdp2 7, 6, cr15, cr2, cr11, {3} │ │ │ │ + cdp2 7, 7, cr15, cr14, cr11, {3} │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb80fd │ │ │ │ + streq pc, [pc, #965] @ 0xb80c5 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2l 7, cr15, [r8, #-936] @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 9, cr15, cr2, cr15, {7} │ │ │ │ + cdp2 1, 8, cr15, cr14, cr15, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r0, #-936]! @ 0xfffffc58 │ │ │ │ - bleq 0x4f41b4 │ │ │ │ + bleq 0x4f417c │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171694,96 +171680,96 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76b4649 │ │ │ │ - rsclt pc, sl, #2160 @ 0x870 │ │ │ │ + rsclt pc, sl, #2608 @ 0xa30 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7a33 │ │ │ │ + strne pc, [pc, #-965] @ 0xb79fb │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2l 7, cr15, [r8], #936 @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 3, cr15, cr2, cr15, {7} │ │ │ │ + cdp2 1, 2, cr15, cr14, cr15, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a4060 │ │ │ │ - blmi 0xb76854 │ │ │ │ + blx 0x8a4028 │ │ │ │ + blmi 0xb7681c │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fcff │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf89840 │ │ │ │ + bhi 0xf89808 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xf9b8f76c │ │ │ │ + @ instruction: 0xf9d4f76c │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb8281 │ │ │ │ + streq pc, [pc, #965] @ 0xb8249 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2 7, cr15, [r6], {234} @ 0xea │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r0, #956] @ 0x3bc │ │ │ │ + stc2l 1, cr15, [ip, #956] @ 0x3bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], {234} @ 0xea │ │ │ │ - bleq 0x4f4338 │ │ │ │ + bleq 0x4f4300 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171791,45 +171777,45 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - rsclt pc, sl, #4160 @ 0x1040 │ │ │ │ + rsclt pc, sl, #5952 @ 0x1740 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7bb7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb7b7f │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [r6], #-936 @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r0, #-956]! @ 0xfffffc44 │ │ │ │ + stc2l 1, cr15, [ip, #-956]! @ 0xfffffc44 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a41ec │ │ │ │ - blmi 0xbf69d8 │ │ │ │ + blx 0x8a41b4 │ │ │ │ + blmi 0xbf69a0 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fc3d │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -171841,185 +171827,185 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdahi r0!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x475df2 │ │ │ │ + blx 0xb75dba │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb840d │ │ │ │ + streq pc, [pc, #965] @ 0xb83d5 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xff0f5ffe │ │ │ │ + blx 0xff0f5fc6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [sl, #-956] @ 0xfffffc44 │ │ │ │ + stc2 1, cr15, [r6, #-956] @ 0xfffffc44 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff6f605a │ │ │ │ - bleq 0x4f44c4 │ │ │ │ + blx 0xff6f6022 │ │ │ │ + bleq 0x4f448c │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa24f0 │ │ │ │ + bhi 0xfa24b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ strbmi r9, [r9], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #224256 @ 0x36c00 │ │ │ │ + rsclt pc, sl, #252928 @ 0x3dc00 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7d4b │ │ │ │ + strne pc, [pc, #-965] @ 0xb7d13 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0x17f60c6 │ │ │ │ + blx 0x17f608e │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r6], #956 @ 0x3bc │ │ │ │ + stc2 1, cr15, [r2], #956 @ 0x3bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a4380 │ │ │ │ - blmi 0xbf6b6c │ │ │ │ + blx 0x8a4348 │ │ │ │ + blmi 0xbf6b34 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fb73 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0x07aa3018 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x1381ec │ │ │ │ + bge 0x1381b4 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r1!, {ip, sp} │ │ │ │ ldmdahi r0!, {r8, r9, sp} │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ - blx 0x11f5f84 │ │ │ │ + blx 0x18f5f4c │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb85a1 │ │ │ │ + streq pc, [pc, #965] @ 0xb8569 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xffe76190 │ │ │ │ + blx 0xffe76158 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcrr2 1, 14, pc, r0, cr15 @ │ │ │ │ + ldc2 1, cr15, [ip], #-956 @ 0xfffffc44 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x4761ee │ │ │ │ - bleq 0x4f4658 │ │ │ │ + blx 0x4761b6 │ │ │ │ + bleq 0x4f4620 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa2a84 │ │ │ │ + bhi 0xfa2a4c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r9, #512 @ 0x200 │ │ │ │ stmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #17408 @ 0x4400 │ │ │ │ + rsclt pc, sl, #46080 @ 0xb400 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7edf │ │ │ │ + strne pc, [pc, #-965] @ 0xb7ea7 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0xfe576258 │ │ │ │ + blx 0xfe576220 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff7f4a96 │ │ │ │ + blx 0xff6f4a5e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r2, r6, lsl #12 │ │ │ │ @ instruction: 0xf60a460c │ │ │ │ @@ -172028,38 +172014,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf93af76b │ │ │ │ + @ instruction: 0xf956f76b │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - mcr2 7, 0, pc, cr12, cr15, {3} @ │ │ │ │ - streq pc, [pc, #965] @ 0xb86fd │ │ │ │ + mcr2 7, 1, pc, cr8, cr15, {3} @ │ │ │ │ + streq pc, [pc, #965] @ 0xb86c5 │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ - blx 0x12f62ec │ │ │ │ + blx 0x12f62b4 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - stc2 7, cr15, [r8, #520]! @ 0x208 │ │ │ │ + stc2l 7, cr15, [r4, #520] @ 0x208 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - ldc2 7, cr15, [ip, #520] @ 0x208 │ │ │ │ + ldc2 7, cr15, [r8, #520]! @ 0x208 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172069,40 +172055,40 @@ │ │ │ │ @ instruction: 0xf7ea79d4 │ │ │ │ @ instruction: 0xf104fa5d │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrle r0, [r1], #-2027 @ 0xfffff815 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ ldrbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ @ instruction: 0x4640d1f8 │ │ │ │ - blx 0x376368 │ │ │ │ + blx 0x376330 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf94cf76b │ │ │ │ + @ instruction: 0xf968f76b │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - stc2l 7, cr15, [ip, #508]! @ 0x1fc │ │ │ │ + mcr2 7, 0, pc, cr8, cr15, {3} @ │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - stc2 7, cr15, [r2, #520] @ 0x208 │ │ │ │ + ldc2 7, cr15, [lr, #520] @ 0x208 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fd71 │ │ │ │ + @ instruction: 0xf8b8fd8d │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172114,38 +172100,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf88ef76b │ │ │ │ + @ instruction: 0xf8aaf76b │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - ldc2l 7, cr15, [r0, #-508]! @ 0xfffffe04 │ │ │ │ - streq pc, [pc, #965] @ 0xb8855 │ │ │ │ + stc2 7, cr15, [ip, #508] @ 0x1fc │ │ │ │ + streq pc, [pc, #965] @ 0xb881d │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ @ instruction: 0xf99cf7ea │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - ldc2l 7, cr15, [ip], #520 @ 0x208 │ │ │ │ + ldc2 7, cr15, [r8, #-520] @ 0xfffffdf8 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - ldc2l 7, cr15, [r0], #520 @ 0x208 │ │ │ │ + stc2 7, cr15, [ip, #-520] @ 0xfffffdf8 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172163,32 +172149,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r2, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf8a0f76b │ │ │ │ + @ instruction: 0xf8bcf76b │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - ldc2l 7, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ + stc2l 7, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - ldc2l 7, cr15, [r6], {130} @ 0x82 │ │ │ │ + ldc2l 7, cr15, [r2], #520 @ 0x208 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fcc5 │ │ │ │ + @ instruction: 0xf8b8fce1 │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172200,39 +172186,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffe2f76a │ │ │ │ + @ instruction: 0xfffef76a │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ @ instruction: 0xf76a4638 │ │ │ │ - stmiblt r0, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - @ instruction: 0xf3c5fcb3 │ │ │ │ + vqdmulh.s , , d3[3] │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -pc, ror #17 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafc4f │ │ │ │ + @ instruction: 0xf8bafc6b │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafc43 │ │ │ │ + @ instruction: 0xf8bafc5f │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172249,33 +172235,33 @@ │ │ │ │ @ instruction: 0xf8b0f7ea │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xf76a6827 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf76b6827 │ │ │ │ + stmdblt r0!, {r0, r1, r4, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xfff2f76a │ │ │ │ + @ instruction: 0xf80ef76b │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - @ instruction: 0x4606fc91 │ │ │ │ + strmi pc, [r6], -sp, lsr #25 │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fc27 │ │ │ │ + @ instruction: 0xf8b8fc43 │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xffdaf76a │ │ │ │ + @ instruction: 0xfff6f76a │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - ldc2 7, cr15, [r6], {130} @ 0x82 │ │ │ │ + ldc2 7, cr15, [r2], #-520 @ 0xfffffdf8 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172287,39 +172273,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff34f76a │ │ │ │ + @ instruction: 0xff50f76a │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ @ instruction: 0xf76a4638 │ │ │ │ - stmiblt r0, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - vmov.i32 d31, #54783 @ 0x0000d5ff │ │ │ │ + vmvn.i32 d31, #53759 @ 0x0000d1ff │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -r1, asr #16 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafba1 │ │ │ │ + @ instruction: 0xf8bafbbd │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafb95 │ │ │ │ + @ instruction: 0xf8bafbb1 │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172337,32 +172323,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76a6827 │ │ │ │ - stmdblt r0!, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xff44f76a │ │ │ │ + @ instruction: 0xff60f76a │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - @ instruction: 0x4606fbf3 │ │ │ │ + strmi pc, [r6], -pc, lsl #24 │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fb79 │ │ │ │ + @ instruction: 0xf8b8fb95 │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xff2cf76a │ │ │ │ + @ instruction: 0xff48f76a │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - blx 0x1af663e │ │ │ │ + blx 0xfe1f6606 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172385,25 +172371,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa30b8 │ │ │ │ + bhi 0xfa3080 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf812f780 │ │ │ │ + @ instruction: 0xf82ef780 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d040 │ │ │ │ + bls 0x12d008 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xff70f7e9 │ │ │ │ @@ -172412,15 +172398,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8baf1ef │ │ │ │ + @ instruction: 0xf8b6f1ef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172441,42 +172427,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3198 │ │ │ │ + bhi 0xfa3160 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4649 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsl #30 │ │ │ │ - b 0x12c15a8 │ │ │ │ + b 0x12c1570 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988a18 │ │ │ │ - b 0x2b95cc │ │ │ │ - b 0x117a9e0 │ │ │ │ + b 0x9889e0 │ │ │ │ + b 0x2b9594 │ │ │ │ + b 0x117a9a8 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x3785d8 │ │ │ │ - blls 0x292a40 │ │ │ │ + blmi 0x3785a0 │ │ │ │ + blls 0x292a08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000f84b │ │ │ │ + svclt 0x0000f847 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172503,20 +172489,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d1f4 │ │ │ │ + bls 0x12d1bc │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ cdp2 7, 9, cr15, cr0, cr9, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172524,15 +172510,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffdaf1ee │ │ │ │ + @ instruction: 0xffd6f1ee │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172558,37 +172544,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - mcr2 7, 6, pc, cr8, cr15, {3} @ │ │ │ │ + mcr2 7, 7, pc, cr4, cr15, {3} @ │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x988bdc │ │ │ │ + b 0x988ba4 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378418 │ │ │ │ - blls 0x292c00 │ │ │ │ + blmi 0x3783e0 │ │ │ │ + blls 0x292bc8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000ff6b │ │ │ │ + svclt 0x0000ff67 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -172608,25 +172594,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3434 │ │ │ │ + bhi 0xfa33fc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - mrc2 7, 2, pc, cr4, cr15, {3} │ │ │ │ + mrc2 7, 3, pc, cr0, cr15, {3} │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d3bc │ │ │ │ + bls 0x12d384 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ ldc2 7, cr15, [r2, #932]! @ 0x3a4 │ │ │ │ @@ -172635,15 +172621,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 15, cr15, cr12, cr14, {7} │ │ │ │ + cdp2 1, 15, cr15, cr8, cr14, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172664,42 +172650,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3514 │ │ │ │ + bhi 0xfa34dc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4649 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, r3, r4 │ │ │ │ - b 0x12c1924 │ │ │ │ + b 0x12c18ec │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988d94 │ │ │ │ - b 0x2b9948 │ │ │ │ - b 0x117ad5c │ │ │ │ + b 0x988d5c │ │ │ │ + b 0x2b9910 │ │ │ │ + b 0x117ad24 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x37825c │ │ │ │ - blls 0x292dbc │ │ │ │ + blmi 0x378224 │ │ │ │ + blls 0x292d84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fe8d │ │ │ │ + svclt 0x0000fe89 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172726,20 +172712,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d570 │ │ │ │ + bls 0x12d538 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [r2], {233} @ 0xe9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172747,15 +172733,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 1, cr15, cr12, cr14, {7} │ │ │ │ + cdp2 1, 1, cr15, cr8, cr14, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172781,37 +172767,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - stc2 7, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ + stc2 7, cr15, [r6, #-508]! @ 0xfffffe04 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x988f58 │ │ │ │ + b 0x988f20 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x37809c │ │ │ │ - blls 0x292f7c │ │ │ │ + blmi 0x378064 │ │ │ │ + blls 0x292f44 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fdad │ │ │ │ + svclt 0x0000fda9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -172831,42 +172817,42 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa37b0 │ │ │ │ + bhi 0xfa3778 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - ldc2 7, cr15, [r6], {127} @ 0x7f │ │ │ │ + ldc2 7, cr15, [r2], #508 @ 0x1fc │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d738 │ │ │ │ + bls 0x12d700 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xffdf6f92 │ │ │ │ + blx 0xffdf6f5a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [lr, #-952]! @ 0xfffffc48 │ │ │ │ + ldc2 1, cr15, [sl, #-952]! @ 0xfffffc48 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172887,42 +172873,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3890 │ │ │ │ + bhi 0xfa3858 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfd4 │ │ │ │ - b 0x12c1ca0 │ │ │ │ + b 0x12c1c68 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989110 │ │ │ │ - b 0x2b9cc4 │ │ │ │ - b 0x117b0d8 │ │ │ │ + b 0x9890d8 │ │ │ │ + b 0x2b9c8c │ │ │ │ + b 0x117b0a0 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377ee0 │ │ │ │ - blls 0x293138 │ │ │ │ + blmi 0x377ea8 │ │ │ │ + blls 0x293100 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fccf │ │ │ │ + svclt 0x0000fccb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172949,36 +172935,36 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d8ec │ │ │ │ + bls 0x12d8b4 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ - blx 0x5f7152 │ │ │ │ + blx 0x5f711a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrrc2 1, 14, pc, lr, cr14 @ │ │ │ │ + mrrc2 1, 14, pc, sl, cr14 @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173004,37 +172990,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - blx 0x13f705a │ │ │ │ + blx 0x1af7022 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x9892d4 │ │ │ │ + b 0x98929c │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377d20 │ │ │ │ - blls 0x2932f8 │ │ │ │ + blmi 0x377ce8 │ │ │ │ + blls 0x2932c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fbef │ │ │ │ + svclt 0x0000fbeb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -173054,54 +173040,54 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3b2c │ │ │ │ + bhi 0xfa3af4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - blx 0xff6f7130 │ │ │ │ + blx 0xffdf70f8 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dab4 │ │ │ │ + bls 0x12da7c │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xe7730c │ │ │ │ + blx 0xe772d4 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe0f5b4a │ │ │ │ + blx 0x1ff5b12 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ strmi r2, [sl], r0, lsl #10 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ - blx 0x14f7364 │ │ │ │ + blx 0x14f732c │ │ │ │ strmi r2, [r6], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8db46a8 │ │ │ │ @ instruction: 0xf60b0220 │ │ │ │ @ instruction: 0xf7e977e6 │ │ │ │ stmib sp, {r0, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -173110,42 +173096,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3c0c │ │ │ │ + bhi 0xfa3bd4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, asr #31 │ │ │ │ - b 0x12c201c │ │ │ │ + b 0x12c1fe4 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x98948c │ │ │ │ - b 0x2ba040 │ │ │ │ - b 0x117b454 │ │ │ │ + b 0x989454 │ │ │ │ + b 0x2ba008 │ │ │ │ + b 0x117b41c │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377b64 │ │ │ │ - blls 0x2934b4 │ │ │ │ + blmi 0x377b2c │ │ │ │ + blls 0x29347c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fb11 │ │ │ │ + svclt 0x0000fb0d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173172,20 +173158,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dc68 │ │ │ │ + bls 0x12dc30 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xf956f7e9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173193,15 +173179,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe8f5d08 │ │ │ │ + blx 0xfe7f5cd0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173227,37 +173213,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - @ instruction: 0xf98ef77f │ │ │ │ + @ instruction: 0xf9aaf77f │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989650 │ │ │ │ + b 0x989618 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x3779a4 │ │ │ │ - blls 0x293674 │ │ │ │ + blmi 0x37796c │ │ │ │ + blls 0x29363c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fa31 │ │ │ │ + svclt 0x0000fa2d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -173277,25 +173263,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3ea8 │ │ │ │ + bhi 0xfa3e70 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - @ instruction: 0xf91af77f │ │ │ │ + @ instruction: 0xf936f77f │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12de30 │ │ │ │ + bls 0x12ddf8 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xf878f7e9 │ │ │ │ @@ -173304,15 +173290,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9c2f1ee │ │ │ │ + @ instruction: 0xf9bef1ee │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -173333,42 +173319,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3f88 │ │ │ │ + bhi 0xfa3f50 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfb4 │ │ │ │ - b 0x12c2398 │ │ │ │ + b 0x12c2360 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989808 │ │ │ │ - b 0x2ba3bc │ │ │ │ - b 0x117b7d0 │ │ │ │ + b 0x9897d0 │ │ │ │ + b 0x2ba384 │ │ │ │ + b 0x117b798 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x3777e8 │ │ │ │ - blls 0x293830 │ │ │ │ + blmi 0x3777b0 │ │ │ │ + blls 0x2937f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000f953 │ │ │ │ + svclt 0x0000f94f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173395,20 +173381,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dfe4 │ │ │ │ + bls 0x12dfac │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xff98f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173416,15 +173402,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8e2f1ee │ │ │ │ + @ instruction: 0xf8def1ee │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173450,37 +173436,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - @ instruction: 0xffd0f77e │ │ │ │ + @ instruction: 0xffecf77e │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x9899cc │ │ │ │ + b 0x989994 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x379628 │ │ │ │ - blls 0x2939f0 │ │ │ │ + blmi 0x3795f0 │ │ │ │ + blls 0x2939b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000f873 │ │ │ │ + svclt 0x0000f86f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -173500,25 +173486,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa4224 │ │ │ │ + bhi 0xfa41ec │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - @ instruction: 0xff5cf77e │ │ │ │ + @ instruction: 0xff78f77e │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12e1ac │ │ │ │ + bls 0x12e174 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ cdp2 7, 11, cr15, cr10, cr8, {7} │ │ │ │ @@ -173527,15 +173513,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf804f1ee │ │ │ │ + @ instruction: 0xf800f1ee │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -173556,42 +173542,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa4304 │ │ │ │ + bhi 0xfa42cc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77e4648 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsr #31 │ │ │ │ - b 0x12c2714 │ │ │ │ + b 0x12c26dc │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989b84 │ │ │ │ - b 0x2ba738 │ │ │ │ - b 0x117bb4c │ │ │ │ + b 0x989b4c │ │ │ │ + b 0x2ba700 │ │ │ │ + b 0x117bb14 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x37946c │ │ │ │ - blls 0x293bac │ │ │ │ + blmi 0x379434 │ │ │ │ + blls 0x293b74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000ff95 │ │ │ │ + svclt 0x0000ff91 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173618,20 +173604,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77e0004 │ │ │ │ - stmdacs r0, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12e360 │ │ │ │ + bls 0x12e328 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [sl, #928] @ 0x3a0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173639,15 +173625,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff24f1ed │ │ │ │ + @ instruction: 0xff20f1ed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173673,48 +173659,48 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - mrc2 7, 0, pc, cr2, cr14, {3} │ │ │ │ + mcr2 7, 1, pc, cr14, cr14, {3} @ │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989d48 │ │ │ │ + b 0x989d10 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x3792ac │ │ │ │ - blls 0x293d6c │ │ │ │ + blmi 0x379274 │ │ │ │ + blls 0x293d34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000feb5 │ │ │ │ + svclt 0x0000feb1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #928] @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173731,39 +173717,39 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ stc2l 0, cr15, [r0, #96]! @ 0x60 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba17d │ │ │ │ + streq pc, [pc, #965] @ 0xba145 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ stc2 7, cr15, [r8, #-928] @ 0xfffffc60 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 5, cr15, cr2, cr13, {7} │ │ │ │ + cdp2 1, 4, cr15, cr14, cr13, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r0, #-928]! @ 0xfffffc60 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173776,43 +173762,43 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #1872 @ 0x750 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x981f34 │ │ │ │ + b 0x981efc │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x379124 │ │ │ │ - blls 0x213ef4 │ │ │ │ + blmi 0x3790ec │ │ │ │ + blls 0x213ebc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fdf1 │ │ │ │ + svclt 0x0000fded │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], #928 @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173829,39 +173815,39 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ stc2l 0, cr15, [r8, #-96] @ 0xffffffa0 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba305 │ │ │ │ + streq pc, [pc, #965] @ 0xba2cd │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ mcrr2 7, 14, pc, r4, cr8 @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [lr, #948] @ 0x3b4 │ │ │ │ + stc2 1, cr15, [sl, #948] @ 0x3b4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibpl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 14, pc, ip, cr8 @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173874,46 +173860,46 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #14144 @ 0x3740 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9820bc │ │ │ │ + b 0x982084 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x378f9c │ │ │ │ - blls 0x21407c │ │ │ │ + blmi 0x378f64 │ │ │ │ + blls 0x214044 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fd2d │ │ │ │ + svclt 0x0000fd29 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfff7800e │ │ │ │ - bleq 0x4f6480 │ │ │ │ + blx 0xfff77fd6 │ │ │ │ + bleq 0x4f6448 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173926,42 +173912,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #50176 @ 0xc400 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9cff │ │ │ │ + strne pc, [pc, #-965] @ 0xb9cc7 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xfe178072 │ │ │ │ + blx 0xfe17803a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [ip], {237} @ 0xed │ │ │ │ + stc2l 1, cr15, [r8], {237} @ 0xed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe7780ce │ │ │ │ - bleq 0x4f6540 │ │ │ │ + blx 0xfe778096 │ │ │ │ + bleq 0x4f6508 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173974,42 +173960,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #154624 @ 0x25c00 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9dbf │ │ │ │ + strne pc, [pc, #-965] @ 0xb9d87 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x978132 │ │ │ │ + blx 0x9780fa │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [ip], #-948 @ 0xfffffc4c │ │ │ │ + stc2l 1, cr15, [r8], #-948 @ 0xfffffc4c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xf7818e │ │ │ │ - bleq 0x4f6600 │ │ │ │ + blx 0xf78156 │ │ │ │ + bleq 0x4f65c8 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -174022,42 +174008,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #577536 @ 0x8d000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9e7f │ │ │ │ + strne pc, [pc, #-965] @ 0xb9e47 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xff1781f0 │ │ │ │ + blx 0xff1781b8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [ip], {237} @ 0xed │ │ │ │ + stc2 1, cr15, [r8], {237} @ 0xed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiapl r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff77824c │ │ │ │ - bleq 0x4f66c0 │ │ │ │ + blx 0xff778214 │ │ │ │ + bleq 0x4f6688 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -174070,146 +174056,146 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #995328 @ 0xf3000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9f3f │ │ │ │ + strne pc, [pc, #-965] @ 0xb9f07 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x19782b0 │ │ │ │ + blx 0x1978278 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfebf6aee │ │ │ │ + blx 0xfeaf6ab6 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4bbac │ │ │ │ + bmi 0xc4bb74 │ │ │ │ @ instruction: 0xf64a460c │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x1e78314 │ │ │ │ + blx 0x1e782dc │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a3e8 │ │ │ │ + bge 0x13a3b0 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #37888 @ 0x9400 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x98248c │ │ │ │ + b 0x982454 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x378bc8 │ │ │ │ - blls 0x294450 │ │ │ │ + blmi 0x378b90 │ │ │ │ + blls 0x294418 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fb43 │ │ │ │ + svclt 0x0000fb3f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4bc80 │ │ │ │ + bmi 0xc4bc48 │ │ │ │ @ instruction: 0xf64a460c │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x3f83e8 │ │ │ │ + blx 0x3f83b0 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a4bc │ │ │ │ + bge 0x13a484 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #181248 @ 0x2c400 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x982560 │ │ │ │ + b 0x982528 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x378af4 │ │ │ │ - blls 0x294524 │ │ │ │ + blmi 0x378abc │ │ │ │ + blls 0x2944ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fad9 │ │ │ │ + svclt 0x0000fad5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bd4c │ │ │ │ + bmi 0xc0bd14 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6920 │ │ │ │ + beq 0x4f68e8 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf9a2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174218,50 +174204,50 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a590 │ │ │ │ + bge 0x13a558 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #147456 @ 0x24000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xba1b3 │ │ │ │ + strne pc, [pc, #-965] @ 0xba17b │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf926f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1cf6d64 │ │ │ │ + blx 0x1bf6d2c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0be1c │ │ │ │ + bmi 0xc0bde4 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f69f0 │ │ │ │ + beq 0x4f69b8 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf93af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174270,47 +174256,47 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a660 │ │ │ │ + bge 0x13a628 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #1687552 @ 0x19c000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xba283 │ │ │ │ + strne pc, [pc, #-965] @ 0xba24b │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf8bef7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x2f6e34 │ │ │ │ + blx 0x1f6dfc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc0bef4 │ │ │ │ + bmi 0xc0bebc │ │ │ │ @ instruction: 0xf64a460c │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8d2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @@ -174331,41 +174317,41 @@ │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ mrc2 0, 7, pc, cr10, cr8, {0} │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xbaadd │ │ │ │ + streq pc, [pc, #965] @ 0xbaaa5 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1db │ │ │ │ svclt 0x00e8f88a │ │ │ │ @ instruction: 0xf856f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9a0f1ed │ │ │ │ + @ instruction: 0xf99cf1ed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bfbc │ │ │ │ + bmi 0xc0bf84 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6b90 │ │ │ │ + beq 0x4f6b58 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf86af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174387,25 +174373,25 @@ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf8884640 │ │ │ │ @ instruction: 0xf7e7bfd6 │ │ │ │ - blmi 0x37a7b4 │ │ │ │ - blls 0x294864 │ │ │ │ + blmi 0x37a77c │ │ │ │ + blls 0x29482c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000f939 │ │ │ │ + svclt 0x0000f935 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf7e82300 │ │ │ │ svclt 0x0000b8ff │ │ │ │ @ instruction: 0xf7e82301 │ │ │ │ svclt 0x0000b8fb │ │ │ │ @ instruction: 0xf7e82300 │ │ │ │ svclt 0x0000b977 │ │ │ │ @@ -174416,100 +174402,100 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64a4616 │ │ │ │ - vmul.f d21, d16, d0[4] │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf7e70933 │ │ │ │ @ instruction: 0xf104fff7 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8c24c │ │ │ │ + bhi 0xf8c214 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7768830 │ │ │ │ - rsclt pc, sl, #2608 @ 0xa30 │ │ │ │ + rsclt pc, sl, #3056 @ 0xbf0 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x982984 │ │ │ │ + b 0x98294c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, ip, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x37a6d4 │ │ │ │ - blls 0x214944 │ │ │ │ + blmi 0x37a69c │ │ │ │ + blls 0x21490c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed87f0 │ │ │ │ - svclt 0x0000f8c9 │ │ │ │ + svclt 0x0000f8c5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vmul.i d21, d16, d0[4] │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7e70833 │ │ │ │ @ instruction: 0xf104ff97 │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrbvc pc, [r4, r9, lsl #12] @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x072a3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8c30c │ │ │ │ + bhi 0xf8c2d4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7766820 │ │ │ │ - rsclt pc, sl, #2896 @ 0xb50 │ │ │ │ + rsclt pc, sl, #3344 @ 0xd10 │ │ │ │ @ instruction: 0xf8586831 │ │ │ │ - b 0xfe0c2a44 │ │ │ │ + b 0xfe0c2a0c │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ - blmi 0x37a614 │ │ │ │ - blls 0x214a04 │ │ │ │ + blmi 0x37a5dc │ │ │ │ + blls 0x2149cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed87f0 │ │ │ │ - svclt 0x0000f869 │ │ │ │ + svclt 0x0000f865 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ stccs 3, cr15, [r7], {67} @ 0x43 │ │ │ │ ldrmi fp, [r4, #602] @ 0x25a │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ vmin.u8 d17, d3, d10 │ │ │ │ addsmi r4, r3, #469762048 @ 0x1c000000 │ │ │ │ @@ -174633,81 +174619,81 @@ │ │ │ │ @ instruction: 0xf8ad2004 │ │ │ │ stmdals r1, {r1, r2, ip, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1be80c │ │ │ │ - blcs 0xe75dc │ │ │ │ - blcs 0x4b1840 │ │ │ │ + blle 0x1be7d4 │ │ │ │ + blcs 0xe75a4 │ │ │ │ + blcs 0x4b1808 │ │ │ │ movwcs sp, #3357 @ 0xd1d │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1be820 │ │ │ │ + blle 0x1be7e8 │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ andcs sp, r0, r7, lsl sp │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #4 │ │ │ │ ldrb fp, [r1, r0, lsl #5]! │ │ │ │ - blx 0x94b57c │ │ │ │ + blx 0x94b544 │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x174ba0 │ │ │ │ + blx 0x174b68 │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ ldrdmi lr, [r8], lr @ │ │ │ │ strb fp, [r5, r0, lsl #5]! │ │ │ │ sublt r1, r9, #184549376 @ 0xb000000 │ │ │ │ addlt r1, r2, r2, lsl #8 │ │ │ │ @ instruction: 0xf111b200 │ │ │ │ - ble 0x4fe870 │ │ │ │ + ble 0x4fe838 │ │ │ │ andlt r1, r0, #192, 14 @ 0x3000000 │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0x6fe87c │ │ │ │ + ble 0x6fe844 │ │ │ │ andslt r1, fp, #55312384 @ 0x34c0000 │ │ │ │ andeq pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x00bc2900 │ │ │ │ tstmi r8, r9, asr #4 │ │ │ │ stmdbcs pc, {r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} @ │ │ │ │ svclt 0x00d6b25b │ │ │ │ andcs r4, r0, r8, lsl #1 │ │ │ │ @ instruction: 0xf113b200 │ │ │ │ - blle 0xff9fe8b0 │ │ │ │ + blle 0xff9fe878 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ - blx 0x114b5e8 │ │ │ │ - blle 0xff93788c │ │ │ │ + blx 0x114b5b0 │ │ │ │ + blle 0xff937854 │ │ │ │ svclt 0x00d62b0f │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andslt r2, fp, #0, 6 │ │ │ │ svclt 0x0000e7da │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3847] @ 0xfffff0f9 │ │ │ │ - blx 0x14b18bc │ │ │ │ + blx 0x14b1884 │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r3, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ tstcs r0, r2, asr sp │ │ │ │ svceq 0x0007f112 │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - bcs 0xc64dc │ │ │ │ - bcs 0x2b1960 │ │ │ │ + bcs 0xc64a4 │ │ │ │ + bcs 0x2b1928 │ │ │ │ @ instruction: 0xf04fdd4d │ │ │ │ ldclne 14, cr0, [sl] │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - blcs 0xcb4f0 │ │ │ │ - blcs 0x2b19b8 │ │ │ │ + blcs 0xcb4b8 │ │ │ │ + blcs 0x2b1980 │ │ │ │ movwcs sp, #3400 @ 0xd48 │ │ │ │ svceq 0x0007f11c │ │ │ │ strne sp, [r0], -r6, lsl #22 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb25 │ │ │ │ stclle 15, cr0, [r0, #-28] @ 0xffffffe4 │ │ │ │ andcs r2, r0, r0, lsl #4 │ │ │ │ @@ -174723,77 +174709,77 @@ │ │ │ │ andeq pc, r1, #14 │ │ │ │ vmuleq.f64 d30, d14, d2 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ bicmi lr, r9, #54788096 @ 0x3440000 │ │ │ │ @ instruction: 0xfe01fa4e │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ cmneq lr, r1, lsl #22 │ │ │ │ - b 0x1cb4c30 │ │ │ │ - blx 0x10bdd6c │ │ │ │ + b 0x1cb4bf8 │ │ │ │ + blx 0x10bdd34 │ │ │ │ @ instruction: 0xf000f00c │ │ │ │ - bl 0x13b548 │ │ │ │ + bl 0x13b510 │ │ │ │ ldrb r0, [r4, r0, ror #4] │ │ │ │ @ instruction: 0x411a43db │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7c1b25b │ │ │ │ vseleq.f32 s30, s2, s28 │ │ │ │ @ instruction: 0xf18efa4f │ │ │ │ - blx 0x474c04 │ │ │ │ - blx 0x14ba570 │ │ │ │ + blx 0x474bcc │ │ │ │ + blx 0x14ba538 │ │ │ │ str pc, [lr, lr, lsl #29]! │ │ │ │ subslt r4, r3, #154 @ 0x9a │ │ │ │ - blx 0xf4c44 │ │ │ │ + blx 0xf4c0c │ │ │ │ sublt pc, r2, #12 │ │ │ │ svclt 0x0000e7bb │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1883d88 │ │ │ │ + blx 0x1883d50 │ │ │ │ stccs 14, cr15, [r2], {131} @ 0x83 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ mvnscc pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ mcrne 6, 2, r4, cr5, cr4, {3} │ │ │ │ and r1, sl, pc, lsl r9 │ │ │ │ stmdbcs r7, {r1, r2, r3, r7, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14aad14 │ │ │ │ + blx 0x14aacdc │ │ │ │ adcsmi pc, fp, #34304 @ 0x8600 │ │ │ │ svcgt 0x0001f805 │ │ │ │ @ instruction: 0xf912d016 │ │ │ │ movwcc r1, #7937 @ 0x1f01 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0xffdc2504 │ │ │ │ + blle 0xffdc24cc │ │ │ │ mulvs r0, r3, r9 │ │ │ │ @ instruction: 0x0c01ea6f │ │ │ │ - ble 0xffa851d8 │ │ │ │ + ble 0xffa851a0 │ │ │ │ @ instruction: 0xf60cfa46 │ │ │ │ @ instruction: 0xf00642bb │ │ │ │ - bl 0x3bdde8 │ │ │ │ + bl 0x3bddb0 │ │ │ │ @ instruction: 0xf8050c66 │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1056]! @ 0xfffffbe0 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c49f8 │ │ │ │ + bne 0x9c49c0 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2307] @ 0x903 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1131409 │ │ │ │ - blle 0x1bea58 │ │ │ │ - blcs 0xe7628 │ │ │ │ - blcs 0x4b1a98 │ │ │ │ + blle 0x1bea20 │ │ │ │ + blcs 0xe75f0 │ │ │ │ + blcs 0x4b1a60 │ │ │ │ andcs sp, r0, #2240 @ 0x8c0 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1bea6c │ │ │ │ + blle 0x1bea34 │ │ │ │ stmdbcs r0, {sl, ip} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3356 @ 0xd1c │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -174806,15 +174792,15 @@ │ │ │ │ andeq pc, r1, #3 │ │ │ │ rsbeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0x409ae7dc │ │ │ │ bfi fp, r2, #4, #22 │ │ │ │ andlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1884688 │ │ │ │ + blx 0x1884650 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r2], #-416 @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @@ -174826,15 +174812,15 @@ │ │ │ │ svccs 0x0002f824 │ │ │ │ @ instruction: 0xf91cd015 │ │ │ │ strmi r3, [sp], -r2, lsl #30 │ │ │ │ mrscc r2, R10_usr │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9b5dbf3 │ │ │ │ bicsmi r5, sl, #0 │ │ │ │ - ble 0xffac5ad4 │ │ │ │ + ble 0xffac5a9c │ │ │ │ adcsmi r4, r9, #1073741829 @ 0x40000005 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ svccs 0x0002f824 │ │ │ │ ldrtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -174842,42 +174828,42 @@ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ mvnsle r4, #482344960 @ 0x1cc00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1884318 │ │ │ │ + blx 0x18842e0 │ │ │ │ stccs 14, cr15, [r2, #-524] @ 0xfffffdf4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4], #-416 @ 0xfffffe60 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r6, r9, sl, lr}^ @ │ │ │ │ - blcs 0x8b2f5c │ │ │ │ + blcs 0x8b2f24 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x26aea0 │ │ │ │ + blx 0x26ae68 │ │ │ │ adcsmi pc, r9, #805306368 @ 0x30000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ @ instruction: 0xf91cd014 │ │ │ │ strmi r3, [lr], -r4, lsl #30 │ │ │ │ mrscc r2, R12_usr │ │ │ │ svceq 0x001ff113 │ │ │ │ ldmdavs r6!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - blcs 0xcbec8 │ │ │ │ + blcs 0xcbe90 │ │ │ │ tstmi r6, r9, ror #21 │ │ │ │ @ instruction: 0xf00642b9 │ │ │ │ - bl 0x13b770 │ │ │ │ + bl 0x13b738 │ │ │ │ @ instruction: 0xf8440266 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1064]! @ 0xfffffbd8 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0xb44b80 │ │ │ │ + bne 0xb44b48 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -174885,84 +174871,84 @@ │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r8, #-418] @ 0xfffffe5e │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x10c89c │ │ │ │ + bl 0x10c864 │ │ │ │ ands r0, fp, r7, lsl #20 │ │ │ │ - bleq 0x8f7650 │ │ │ │ - bcs 0x10c3bcc │ │ │ │ - blx 0x30c840 │ │ │ │ + bleq 0x8f7618 │ │ │ │ + bcs 0x10c3b94 │ │ │ │ + blx 0x30c808 │ │ │ │ @ instruction: 0xf17efb0b │ │ │ │ - ble 0x37e7d8 │ │ │ │ + ble 0x37e7a0 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ vst1.8 {d15-d16}, [r2], r8 │ │ │ │ streq lr, [fp], #-2628 @ 0xfffff5bc │ │ │ │ vpmax.u8 d15, d2, d9 │ │ │ │ vseleq.f32 s30, s28, s19 │ │ │ │ streq lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ svccc 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4551 │ │ │ │ eorsle r4, r6, r4 │ │ │ │ svccs 0x0008f915 │ │ │ │ strmi r2, [r8], r0, lsl #6 │ │ │ │ @ instruction: 0xf112461c │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - b 0x147b430 │ │ │ │ + b 0x147b3f8 │ │ │ │ @ instruction: 0xf15e7ee2 │ │ │ │ - blle 0xffb7d418 │ │ │ │ + blle 0xffb7d3e0 │ │ │ │ @ instruction: 0xf8d843d3 │ │ │ │ @ instruction: 0xf1c39000 │ │ │ │ @ instruction: 0xf8d80420 │ │ │ │ @ instruction: 0xf1be8004 │ │ │ │ - ble 0xff37ec2c │ │ │ │ + ble 0xff37ebf4 │ │ │ │ vpmax.s8 , , q4 │ │ │ │ vseleq.f32 s30, s6, s19 │ │ │ │ - blx 0x2c9cb8 │ │ │ │ - b 0x147804c │ │ │ │ + blx 0x2c9c80 │ │ │ │ + b 0x1478014 │ │ │ │ svclt 0x005c0e04 │ │ │ │ vpmax.u8 , , q4 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ cmpeq lr, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84c191b │ │ │ │ - b 0x148ac7c │ │ │ │ + b 0x148ac44 │ │ │ │ @ instruction: 0xf1440462 │ │ │ │ ldrbmi r0, [r1, #-1024] @ 0xfffffc00 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], #-456 @ 0xfffffe38 │ │ │ │ andle r4, r7, #1879048203 @ 0x7000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23ed14 │ │ │ │ - blle 0x28549c │ │ │ │ + blle 0x23ecdc │ │ │ │ + blle 0x285464 │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ smlabtmi r8, r9, r3, r4 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ rsbeq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x003ff112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf1d44 │ │ │ │ - blle 0x9284d4 │ │ │ │ + blcs 0xf1d0c │ │ │ │ + blle 0x92849c │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da34 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -174974,150 +174960,150 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1c243d2 │ │ │ │ @ instruction: 0xf1b20320 │ │ │ │ - blx 0xbbe9a4 │ │ │ │ - blx 0x137130 │ │ │ │ - b 0x10f7d38 │ │ │ │ + blx 0xbbe96c │ │ │ │ + blx 0x1370f8 │ │ │ │ + b 0x10f7d00 │ │ │ │ svclt 0x005c0003 │ │ │ │ @ instruction: 0xfe0efa41 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stmdaeq r2, {r0, r4, r8, lr}^ │ │ │ │ andeq pc, r1, r0 │ │ │ │ sbcvc lr, r1, #270336 @ 0x42000 │ │ │ │ ldmdane r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f92ce │ │ │ │ + blx 0x1f9296 │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ movwvs pc, #29633 @ 0x73c1 @ │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0x18b1d98 │ │ │ │ + blx 0x18b1d60 │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x46b0ec │ │ │ │ - blx 0x18ba984 │ │ │ │ + blx 0x46b0b4 │ │ │ │ + blx 0x18ba94c │ │ │ │ stcle 14, cr15, [r1, #-568] @ 0xfffffdc8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ svceq 0x0008f111 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ stmdbcs r0, {r0, r1, r2, sl, fp, sp} │ │ │ │ stmdbcs r7, {r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x3eb110 │ │ │ │ - blx 0x18ba1a8 │ │ │ │ + blx 0x3eb0d8 │ │ │ │ + blx 0x18ba170 │ │ │ │ stcle 1, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, r2, #0, 2 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ - bcs 0xce1d4 │ │ │ │ - bcs 0x2b1eb8 │ │ │ │ - blx 0x3eb130 │ │ │ │ - blx 0x18ba1cc │ │ │ │ + bcs 0xce19c │ │ │ │ + bcs 0x2b1e80 │ │ │ │ + blx 0x3eb0f8 │ │ │ │ + blx 0x18ba194 │ │ │ │ stcle 2, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, fp, #0, 4 │ │ │ │ svceq 0x0008f113 │ │ │ │ vmlaeq.f64 d13, d0, d7 │ │ │ │ - blle 0xac5dd8 │ │ │ │ + blle 0xac5da0 │ │ │ │ svclt 0x00dc2b07 │ │ │ │ sbclt r4, r3, #152 @ 0x98 │ │ │ │ movwcs sp, #3328 @ 0xd00 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d1, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f937a │ │ │ │ - blx 0xbcc12c │ │ │ │ + blx 0x1f9342 │ │ │ │ + blx 0xbcc0f4 │ │ │ │ @ instruction: 0xf00cfc01 │ │ │ │ - bl 0xfb614 │ │ │ │ + bl 0xfb5dc │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ bicmi lr, r9, #52690944 @ 0x3240000 │ │ │ │ vseleq.f32 s30, s2, s29 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ vnmlseq.f64 d30, d14, d1 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ bicsmi lr, fp, #45613056 @ 0x2b80000 │ │ │ │ @ instruction: 0xf00040d8 │ │ │ │ - bl 0x17be38 │ │ │ │ + bl 0x17be00 │ │ │ │ sbcslt r0, fp, #80, 6 @ 0x40000001 │ │ │ │ bicsmi lr, r2, #212, 14 @ 0x3500000 │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ andeq pc, r1, #12 │ │ │ │ subseq lr, ip, #2048 @ 0x800 │ │ │ │ sbfx fp, r2, #5, #31 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1013501 │ │ │ │ - b 0x1488260 │ │ │ │ + b 0x1488228 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ ldmdbne pc, {r1, r2, r6, r9, sl, fp, ip}^ @ │ │ │ │ - blx 0x3f32a4 │ │ │ │ - bcs 0x2ba284 │ │ │ │ + blx 0x3f326c │ │ │ │ + bcs 0x2ba24c │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x18ab1e4 │ │ │ │ + blx 0x18ab1ac │ │ │ │ adcsmi pc, fp, #140, 2 @ 0x23 │ │ │ │ svcne 0x0001f806 │ │ │ │ @ instruction: 0xf91ed017 │ │ │ │ movwcc r2, #7937 @ 0x1f01 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ @ instruction: 0xf893dbf3 │ │ │ │ bicsmi ip, r1, #0 │ │ │ │ - ble 0xffa45aa8 │ │ │ │ + ble 0xffa45a70 │ │ │ │ stc2 10, cr15, [r1], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42bb │ │ │ │ - bl 0xfb6b8 │ │ │ │ + bl 0xfb680 │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ svcne 0x0001f806 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ mvnsle r4, #805306378 @ 0x3000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1bef30 │ │ │ │ - blcs 0xe7cfc │ │ │ │ - blcs 0x4b1f70 │ │ │ │ + blle 0x1beef8 │ │ │ │ + blcs 0xe7cc4 │ │ │ │ + blcs 0x4b1f38 │ │ │ │ andcs sp, r0, #2368 @ 0x940 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1bef44 │ │ │ │ + blle 0x1bef0c │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3358 @ 0xd1e │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cmpeq r0, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7edb29b │ │ │ │ - blx 0x94c2a4 │ │ │ │ + blx 0x94c26c │ │ │ │ @ instruction: 0xf003f303 │ │ │ │ - bl 0x13bb44 │ │ │ │ + bl 0x13bb0c │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x409ae7da │ │ │ │ bfi fp, r2, #5, #19 │ │ │ │ addlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @@ -175125,31 +175111,31 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr2, {5} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2], -r0, lsr #3 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r5, r9, sl, lr}^ @ │ │ │ │ - blx 0x3f33ac │ │ │ │ - blcs 0x4ba390 │ │ │ │ + blx 0x3f3374 │ │ │ │ + blcs 0x4ba358 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x8ab2ec │ │ │ │ + blx 0x8ab2b4 │ │ │ │ adcsmi pc, r9, #140, 4 @ 0xc0000008 │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi r3, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd43ba8 │ │ │ │ + blle 0xffd43b70 │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xff9c5fb4 │ │ │ │ + ble 0xff9c5f7c │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42b9 │ │ │ │ - bl 0x13bbc4 │ │ │ │ + bl 0x13bb8c │ │ │ │ addslt r0, r2, #92, 4 @ 0xc0000005 │ │ │ │ svccs 0x0002f826 │ │ │ │ strtmi sp, [r8], #-485 @ 0xfffffe1b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ @@ -175160,15 +175146,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23601 │ │ │ │ - b 0x147e41c │ │ │ │ + b 0x147e3e4 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140404 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ and r1, r9, pc, lsl #19 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80200 │ │ │ │ vpmax.s8 d15, d3, d5 │ │ │ │ @@ -175176,110 +175162,110 @@ │ │ │ │ andsle r2, r7, r4, lsl #30 │ │ │ │ svccc 0x0004f91c │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x0020f113 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r5, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xffa8604c │ │ │ │ + ble 0xffa86014 │ │ │ │ @ instruction: 0xf508fa25 │ │ │ │ @ instruction: 0xf00542b9 │ │ │ │ - bl 0x13bc5c │ │ │ │ + bl 0x13bc24 │ │ │ │ @ instruction: 0xf8440255 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd4486c │ │ │ │ + bne 0xd44834 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x14a76ac │ │ │ │ + b 0x14a7674 │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140408 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf1a04607 │ │ │ │ - bl 0xfe4d4 │ │ │ │ + bl 0xfe49c │ │ │ │ strtmi r0, [r6], r6, lsl #22 │ │ │ │ strls r4, [r1], -sl, lsr #13 │ │ │ │ stmdavs ip!, {r0, r2, r5, sp, lr, pc} │ │ │ │ stmdavs sp!, {r0, r1, r4, r6, r7, r8, r9, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r0!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x9c54d0 │ │ │ │ - blle 0x11b8ce0 │ │ │ │ + blx 0x9c5498 │ │ │ │ + blle 0x11b8ca8 │ │ │ │ stmdaeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bcs 0x10c4cdc │ │ │ │ - blx 0x1ccdac │ │ │ │ + bcs 0x10c4ca4 │ │ │ │ + blx 0x1ccd74 │ │ │ │ @ instruction: 0xf170f808 │ │ │ │ - ble 0x33b4e8 │ │ │ │ + ble 0x33b4b0 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ @ instruction: 0xf602fa04 │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf84c4313 │ │ │ │ ldrbmi r6, [r9, #-3848] @ 0xfffff0f8 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [sp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x147f218 │ │ │ │ + b 0x147f1e0 │ │ │ │ @ instruction: 0xf17070e2 │ │ │ │ - ble 0xff44851c │ │ │ │ + ble 0xff4484e4 │ │ │ │ @ instruction: 0xf84c2600 │ │ │ │ ldrtmi r6, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4559 │ │ │ │ mvnle r3, r4 │ │ │ │ ldrbmi r9, [r5], -r1, lsl #28 │ │ │ │ ldrmi r4, [r2, #1079]! @ 0x437 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe43940 │ │ │ │ + blne 0xffe43908 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, sp, #3063808 @ 0x2ec000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf909fa05 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ andeq pc, r1, #6 │ │ │ │ - b 0x10bd738 │ │ │ │ + b 0x10bd700 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1431886 │ │ │ │ ldr r0, [ip, r0, lsl #6]! │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23f20c │ │ │ │ - blle 0x285990 │ │ │ │ + blle 0x23f1d4 │ │ │ │ + blle 0x285958 │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ subseq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x0040f112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf22b4 │ │ │ │ - blle 0x7689c8 │ │ │ │ + blcs 0xf227c │ │ │ │ + blle 0x768990 │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da2c │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -175292,134 +175278,134 @@ │ │ │ │ bicsmi pc, r2, #4, 22 @ 0x1000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf002fa2c │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ - blx 0x90c27c │ │ │ │ + blx 0x90c244 │ │ │ │ @ instruction: 0xf000f202 │ │ │ │ stmdaeq r0, {r0, r8, r9}^ │ │ │ │ - b 0x10bd76c │ │ │ │ + b 0x10bd734 │ │ │ │ stmiane r0, {r1, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f97b2 │ │ │ │ + blx 0x1f977a │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vqrdmulh.s , q9, d1[5] │ │ │ │ vmull.u8 q9, d2, d7 │ │ │ │ svclt 0x00b84307 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andvs pc, r7, #134217731 @ 0x8000003 │ │ │ │ sbclt sp, sp, #11264 @ 0x2c00 │ │ │ │ - blle 0x160666c │ │ │ │ + blle 0x1606634 │ │ │ │ stclle 12, cr2, [r2, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12546ae │ │ │ │ cdpeq 0, 15, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x148f200 │ │ │ │ + blx 0x148f1c8 │ │ │ │ @ instruction: 0xf11cfc8c │ │ │ │ svclt 0x00b80f07 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c1db0e │ │ │ │ @ instruction: 0xf1bc2407 │ │ │ │ - blle 0xebf298 │ │ │ │ + blle 0xebf260 │ │ │ │ svceq 0x0007f1bc │ │ │ │ ssatmi sp, #5, r4, asr #26 │ │ │ │ @ instruction: 0xf04fb124 │ │ │ │ strcs r0, [r1], #-3327 @ 0xfffff301 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldclne 2, cr11, [sp, #364] @ 0x16c │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xcc6d8 │ │ │ │ - blcs 0x2b2398 │ │ │ │ + blcs 0xcc6a0 │ │ │ │ + blcs 0x2b2360 │ │ │ │ strtmi sp, [r3], -fp, asr #26 │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svclt 0x00b81dd4 │ │ │ │ - blle 0x303ad8 │ │ │ │ - bcs 0xbef00 │ │ │ │ - bcs 0x2b2368 │ │ │ │ + blle 0x303aa0 │ │ │ │ + bcs 0xbeec8 │ │ │ │ + bcs 0x2b2330 │ │ │ │ tstlt r9, r2, asr #26 │ │ │ │ andcs r2, r1, #-1073741761 @ 0xc000003f │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd30 │ │ │ │ - blx 0x9be710 │ │ │ │ - blx 0x18ba744 │ │ │ │ + blx 0x9be6d8 │ │ │ │ + blx 0x18ba70c │ │ │ │ strb pc, [r9, ip, lsl #25] @ │ │ │ │ - blx 0xa0c0ac │ │ │ │ - blx 0x18baf30 │ │ │ │ + blx 0xa0c074 │ │ │ │ + blx 0x18baef8 │ │ │ │ str pc, [ip, lr, lsl #29]! │ │ │ │ sbcsmi r4, r1, r2, asr r2 │ │ │ │ ldrb fp, [pc, r9, asr #5] │ │ │ │ - blx 0x9cc09c │ │ │ │ + blx 0x9cc064 │ │ │ │ sbcslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x235664 │ │ │ │ + blx 0x23562c │ │ │ │ @ instruction: 0xf1befe04 │ │ │ │ svclt 0x00980fff │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ @ instruction: 0xe79ad896 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x18ab5b4 │ │ │ │ + blx 0x18ab57c │ │ │ │ stmiale r4!, {r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f55fc │ │ │ │ - blcs 0xb836c │ │ │ │ + blx 0x1f55c4 │ │ │ │ + blcs 0xb8334 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ ldr sp, [r2, pc, lsr #17]! │ │ │ │ ldmibcs pc!, {r0, r4, r7, lr}^ @ │ │ │ │ sbclt fp, r9, #152, 30 @ 0x260 │ │ │ │ @ instruction: 0xe7bbd8b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148879c │ │ │ │ + b 0x1488764 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x17287c │ │ │ │ - bcs 0xb7fe0 │ │ │ │ + blx 0x172844 │ │ │ │ + bcs 0xb7fa8 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r4, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xffd83fd4 │ │ │ │ + blle 0xffd83f9c │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff97f3dc │ │ │ │ + ble 0xff97f3a4 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94c220 │ │ │ │ + blx 0x94c1e8 │ │ │ │ sbcslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-490 @ 0xfffffe16 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x336e74 │ │ │ │ + blvc 0x336e3c │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175429,45 +175415,45 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ svceq 0x0002f1be │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ @ instruction: 0xf1010e01 │ │ │ │ - b 0x1488040 │ │ │ │ + b 0x1488008 │ │ │ │ sha256h.32 q8, , q6 │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {7} │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r1, r0, lsl #8 │ │ │ │ - ble 0x682fdc │ │ │ │ + ble 0x682fa4 │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnsle r4, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #1136]! @ 0x470 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec5a4e0 │ │ │ │ + bl 0xfec5a4a8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f780c │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ subsmi r0, pc, #16711680 @ 0xff0000 │ │ │ │ - blcs 0x2b38d0 │ │ │ │ + blcs 0x2b3898 │ │ │ │ addsmi sp, ip, r2, lsl ip │ │ │ │ ldmdble r1, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, sp} │ │ │ │ cdpls 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf805428e │ │ │ │ sbcsle r8, r9, r1, lsl #30 │ │ │ │ svcmi 0x0001f811 │ │ │ │ - ble 0xffcc64bc │ │ │ │ + ble 0xffcc6484 │ │ │ │ addmi r4, lr, #252 @ 0xfc │ │ │ │ svcmi 0x0001f805 │ │ │ │ @ instruction: 0xe7cfd1f6 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnle r4, r1, lsl #30 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ @@ -175483,33 +175469,33 @@ │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0x343d20 │ │ │ │ - bcs 0xbe948 │ │ │ │ - bcs 0x4b257c │ │ │ │ + blle 0x343ce8 │ │ │ │ + bcs 0xbe910 │ │ │ │ + bcs 0x4b2544 │ │ │ │ @ instruction: 0xb121dd25 │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ addlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7ed │ │ │ │ - blx 0x97e960 │ │ │ │ + blx 0x97e928 │ │ │ │ addslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blx 0x1b58c0 │ │ │ │ + blx 0x1b5888 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, lr, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ @ instruction: 0xe7d8d2d4 │ │ │ │ @@ -175533,24 +175519,24 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed015 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xffd441e8 │ │ │ │ + blle 0xffd441b0 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8bf5f0 │ │ │ │ + ble 0xff8bf5b8 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94c434 │ │ │ │ + blx 0x94c3fc │ │ │ │ addslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x377088 │ │ │ │ + blvc 0x377050 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175561,46 +175547,46 @@ │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ svceq 0x0002f1bc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf3430c01 │ │ │ │ - b 0x1484878 │ │ │ │ + b 0x1484840 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140502 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - bl 0x10d63c │ │ │ │ + bl 0x10d604 │ │ │ │ strcs r0, [r0, -ip, lsl #12] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f0f │ │ │ │ - ble 0x67be84 │ │ │ │ + ble 0x67be4c │ │ │ │ @ instruction: 0xf82542b1 │ │ │ │ mvnsle r7, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebda6f8 │ │ │ │ + bl 0xfebda6c0 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f8824 │ │ │ │ subsmi r0, pc, #16384 @ 0x4000 │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blcs 0x4b3af0 │ │ │ │ + blcs 0x4b3ab8 │ │ │ │ addsmi sp, ip, r3, lsl ip │ │ │ │ svccc 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c2d311 │ │ │ │ addmi r9, lr, #224, 28 @ 0xe00 │ │ │ │ svchi 0x0002f825 │ │ │ │ @ instruction: 0xf831d0d8 │ │ │ │ - blcs 0xce6e0 │ │ │ │ + blcs 0xce6a8 │ │ │ │ rscsmi sp, ip, pc, ror #21 │ │ │ │ @ instruction: 0xf825428e │ │ │ │ mvnsle r4, r2, lsl #30 │ │ │ │ stccs 7, cr14, [r0], {206} @ 0xce │ │ │ │ addmi sp, lr, #1073741883 @ 0x4000003b │ │ │ │ svcmi 0x0002f825 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ @@ -175609,39 +175595,39 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09d07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rsclt r0, lr, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1488f24 │ │ │ │ + b 0x1488eec │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ and r1, sp, pc, asr #18 │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r1, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbbb3c @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbbb04 @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x001ff112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ - bcs 0xf2b24 │ │ │ │ + bcs 0xf2aec │ │ │ │ svclt 0x00bc6824 │ │ │ │ sbcsmi r4, r4, r2, asr r2 │ │ │ │ - bcs 0x8b2b18 │ │ │ │ + bcs 0x8b2ae0 │ │ │ │ stccs 13, cr13, [r0], {224} @ 0xe0 │ │ │ │ addmi sp, pc, #228, 2 @ 0x39 │ │ │ │ svcmi 0x0004f84e │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #1342177291 @ 0x5000000b │ │ │ │ - blvc 0x3371fc │ │ │ │ + blvc 0x3371c4 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -175650,47 +175636,47 @@ │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ vmax.u8 d19, d3, d1 │ │ │ │ - b 0x14849e4 │ │ │ │ + b 0x14849ac │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ strcs r1, [r0, -sp, lsl #19] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f1f │ │ │ │ - ble 0x63bff4 │ │ │ │ + ble 0x63bfbc │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnsle r7, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd5a870 │ │ │ │ - blvc 0x176e7c │ │ │ │ + bne 0xd5a838 │ │ │ │ + blvc 0x176e44 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r4!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - beq 0x137d54 │ │ │ │ + beq 0x137d1c │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x8b3c60 │ │ │ │ - blx 0x1f2c80 │ │ │ │ - blx 0xab9838 │ │ │ │ + blcs 0x8b3c28 │ │ │ │ + blx 0x1f2c48 │ │ │ │ + blx 0xab9800 │ │ │ │ strmi pc, [r3, #2819]! @ 0xb03 │ │ │ │ @ instruction: 0xf8c2d017 │ │ │ │ addmi sl, sp, #224, 28 @ 0xe00 │ │ │ │ svcls 0x0004f84c │ │ │ │ @ instruction: 0xf851d0d6 │ │ │ │ - blcs 0xce854 │ │ │ │ - blx 0x9f27fc │ │ │ │ + blcs 0xce81c │ │ │ │ + blx 0x9f27c4 │ │ │ │ addmi pc, sp, #8, 8 @ 0x8000000 │ │ │ │ svcmi 0x0004f84c │ │ │ │ @ instruction: 0xe7cbd1f5 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ addmi lr, sp, #196, 14 @ 0x3100000 │ │ │ │ @@ -175701,196 +175687,196 @@ │ │ │ │ @ instruction: 0xf1a24605 │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x148949c │ │ │ │ + b 0x1489464 │ │ │ │ svclt 0x000c04c4 │ │ │ │ rscseq r4, r0, r0, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ ldrmi r0, [ip], -r0, lsl #8 │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ cdpcs 0, 0, cr2, cr0, cr0, {0} │ │ │ │ - blcs 0x10f2a24 │ │ │ │ + blcs 0x10f29ec │ │ │ │ @ instruction: 0x0600f176 │ │ │ │ @ instruction: 0xf1a3da65 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbdd44 │ │ │ │ + blx 0xbdd0c │ │ │ │ @ instruction: 0xf1c3f603 │ │ │ │ - blx 0x13e54c │ │ │ │ - blx 0x97a0f4 │ │ │ │ - b 0x1279cf4 │ │ │ │ - b 0x123d4fc │ │ │ │ - blx 0x13d4fc │ │ │ │ + blx 0x13e514 │ │ │ │ + blx 0x97a0bc │ │ │ │ + b 0x1279cbc │ │ │ │ + b 0x123d4c4 │ │ │ │ + blx 0x13d4c4 │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0xb7e164 │ │ │ │ - blx 0x279cf4 │ │ │ │ - blx 0xa7a514 │ │ │ │ - b 0x12fa114 │ │ │ │ - b 0x12bdd1c │ │ │ │ - blx 0xa3dd1c │ │ │ │ + blx 0xb7e12c │ │ │ │ + blx 0x279cbc │ │ │ │ + blx 0xa7a4dc │ │ │ │ + b 0x12fa0dc │ │ │ │ + b 0x12bdce4 │ │ │ │ + blx 0xa3dce4 │ │ │ │ addsmi pc, r8, #201326592 @ 0xc000000 │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf04fd045 │ │ │ │ movwcs r3, #4863 @ 0x12ff │ │ │ │ @ instruction: 0xf8c44610 │ │ │ │ @ instruction: 0xf84c3ee0 │ │ │ │ addmi r2, pc, #8, 30 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x147fa24 │ │ │ │ + b 0x147f9ec │ │ │ │ @ instruction: 0xf17676e3 │ │ │ │ - ble 0xfefc892c │ │ │ │ + ble 0xfefc88f4 │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ mvnle r0, r4 │ │ │ │ streq lr, [r0], #-2525 @ 0xfffff623 │ │ │ │ adcmi r4, r0, #83886080 @ 0x5000000 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - blne 0x10c5950 │ │ │ │ + blne 0x10c5918 │ │ │ │ strvs lr, [r2, -r5, ror #17] │ │ │ │ addsmi r1, ip, #2818048 @ 0x2b0000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x3320425e │ │ │ │ - blx 0xcc13c │ │ │ │ + blx 0xcc104 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ rscsmi r4, r0, sl, lsl r3 │ │ │ │ - b 0x1575c94 │ │ │ │ + b 0x1575c5c │ │ │ │ @ instruction: 0xd1ba0300 │ │ │ │ @ instruction: 0x465ae7bf │ │ │ │ @ instruction: 0xe7bc4630 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dc │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14a7fbc │ │ │ │ + b 0x14a7f84 │ │ │ │ vshl.u8 q8, q2, │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ strmi r4, [r5], -r6, lsr #13 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r0, #-536870907 @ 0xe0000005 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmib r0, {r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ - blcs 0xc3dd8 │ │ │ │ - blcs 0x10b2b3c │ │ │ │ + blcs 0xc3da0 │ │ │ │ + blcs 0x10b2b04 │ │ │ │ @ instruction: 0xf1a3dc63 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbf668 │ │ │ │ + blx 0xbf630 │ │ │ │ @ instruction: 0xf1c3f703 │ │ │ │ - blx 0x13e670 │ │ │ │ - blx 0x97a218 │ │ │ │ - b 0x12bb630 │ │ │ │ - b 0x127da20 │ │ │ │ - blx 0x13da38 │ │ │ │ + blx 0x13e638 │ │ │ │ + blx 0x97a1e0 │ │ │ │ + b 0x12bb5f8 │ │ │ │ + b 0x127d9e8 │ │ │ │ + blx 0x13da00 │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0x27e288 │ │ │ │ - blx 0xbba634 │ │ │ │ - blx 0xabb61c │ │ │ │ - b 0x147a238 │ │ │ │ - b 0x143f640 │ │ │ │ - blx 0xa7f640 │ │ │ │ + blx 0x27e250 │ │ │ │ + blx 0xbba5fc │ │ │ │ + blx 0xabb5e4 │ │ │ │ + b 0x147a200 │ │ │ │ + b 0x143f608 │ │ │ │ + blx 0xa7f608 │ │ │ │ strbmi pc, [r8, #-2307] @ 0xfffff6fd @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ - bls 0xeff34 │ │ │ │ + bls 0xefefc │ │ │ │ @ instruction: 0xf8c22001 │ │ │ │ @ instruction: 0xf04f0ee0 │ │ │ │ @ instruction: 0x461032ff │ │ │ │ svccs 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ andle r0, sp, r4 │ │ │ │ @ instruction: 0xf1134608 │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - ble 0xff13c26c │ │ │ │ + ble 0xff13c234 │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnsle r0, r4 │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ ldrbmi r4, [r4, #-1141]! @ 0xfffffb8b │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec4426c │ │ │ │ + bl 0xfec44234 │ │ │ │ stmia r5!, {r0, r2, r9, sl, fp}^ │ │ │ │ - bl 0x1fc27c │ │ │ │ + bl 0x1fc244 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ - blx 0xcc25c │ │ │ │ + blx 0xcc224 │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ @ instruction: 0xf707fa20 │ │ │ │ rscsmi r4, r0, sl, lsr r3 │ │ │ │ - b 0x1575dc0 │ │ │ │ + b 0x1575d88 │ │ │ │ @ instruction: 0xd1bc0700 │ │ │ │ ldrbmi lr, [sl], -r2, asr #15 │ │ │ │ @ instruction: 0xe7bf4638 │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf2b10 │ │ │ │ - bcs 0x8b2af0 │ │ │ │ + bcs 0xf2ad8 │ │ │ │ + bcs 0x8b2ab8 │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x10dcb4 │ │ │ │ - blx 0x8f7f00 │ │ │ │ + blx 0x10dc7c │ │ │ │ + blx 0x8f7ec8 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbfc32c │ │ │ │ + blle 0xbfc2f4 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x93efd8 │ │ │ │ + blx 0x93efa0 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x17c7e0 │ │ │ │ - b 0x10faf94 │ │ │ │ - blx 0x97bf98 │ │ │ │ - blx 0x9b8774 │ │ │ │ + blx 0x17c7a8 │ │ │ │ + b 0x10faf5c │ │ │ │ + blx 0x97bf60 │ │ │ │ + blx 0x9b873c │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -175909,30 +175895,30 @@ │ │ │ │ @ instruction: 0x432c4334 │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ svclt 0x00084563 │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - blx 0x14a9798 │ │ │ │ + blx 0x14a9760 │ │ │ │ vcge.f32 d31, d17, d2 │ │ │ │ vcgt.u8 d18, d1, d7 │ │ │ │ strne r4, [ip], -r7, lsl #10 │ │ │ │ stccs 3, cr15, [r7], {66} @ 0x42 │ │ │ │ strmi pc, [r7], -r2, asr #6 │ │ │ │ ldrne fp, [r2], -r9, asr #4 │ │ │ │ svceq 0x0007f11e │ │ │ │ bfcne sp, (invalid: 20:9) │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0x17dbda35 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ - ble 0x12437e8 │ │ │ │ + ble 0x12437b0 │ │ │ │ subslt r1, fp, #61603840 @ 0x3ac0000 │ │ │ │ - ble 0x15c3758 │ │ │ │ + ble 0x15c3720 │ │ │ │ sublt r1, r9, #58982400 @ 0x3840000 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -175948,15 +175934,15 @@ │ │ │ │ svceq 0x0007f11c │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcdbc9 │ │ │ │ - blle 0xebfc74 │ │ │ │ + blle 0xebfc3c │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0x469cdd54 │ │ │ │ sbcle r2, r3, r0, lsl #22 │ │ │ │ ldclne 3, cr4, [r7, #876]! @ 0x36c │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ @@ -175964,82 +175950,82 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vmovcs.16 d16[0], sp │ │ │ │ vmlacs.f64 d13, d7, d26 │ │ │ │ @ instruction: 0x462bdd3a │ │ │ │ adcsle r2, r3, r0, lsl #26 │ │ │ │ smlattcs r1, fp, r3, r4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x14837f8 │ │ │ │ + b 0x14837c0 │ │ │ │ @ instruction: 0xf1c373d3 │ │ │ │ subslt r0, fp, #128, 6 │ │ │ │ - bcs 0xf2f68 │ │ │ │ + bcs 0xf2f30 │ │ │ │ subsmi fp, r1, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf101fa44 │ │ │ │ - bcs 0x2b2f64 │ │ │ │ + bcs 0x2b2f2c │ │ │ │ @ instruction: 0x4621dd1e │ │ │ │ adcle r2, r1, r0, lsl #24 │ │ │ │ andcs r4, r1, #-2080374781 @ 0x84000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ sublt r0, r9, #128, 2 │ │ │ │ @ instruction: 0xf1cce798 │ │ │ │ - blx 0x117f0ec │ │ │ │ - blx 0x14bb120 │ │ │ │ + blx 0x117f0b4 │ │ │ │ + blx 0x14bb0e8 │ │ │ │ str pc, [r9, ip, lsl #25] │ │ │ │ - blx 0x120cac4 │ │ │ │ + blx 0x120ca8c │ │ │ │ subslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x135f20 │ │ │ │ - blx 0x14b9d3c │ │ │ │ + blx 0x135ee8 │ │ │ │ + blx 0x14b9d04 │ │ │ │ ldrbmi pc, [r7, #-3719]! @ 0xfffff179 @ │ │ │ │ ldrb sp, [r7, -r3, lsr #3]! │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ addmi fp, sl, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xe77fd1de │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ addsmi fp, lr, #805306375 @ 0x30000007 │ │ │ │ ldrb sp, [r5, -r2, asr #3]! │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ stc2 10, cr15, [r1], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xd1a74561 │ │ │ │ svclt 0x0000e76a │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbc140 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbc108 │ │ │ │ @ instruction: 0xf1029c07 │ │ │ │ mcrne 14, 2, r3, cr5, cr15, {7} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x3cda34 │ │ │ │ + bl 0x3cd9fc │ │ │ │ and r0, r5, r4, lsl #14 │ │ │ │ sublt r1, sl, #52690944 @ 0x3240000 │ │ │ │ @ instruction: 0xf8054567 │ │ │ │ eorle r2, r0, r1, lsl #30 │ │ │ │ svccs 0x0001f91e │ │ │ │ svcne 0x0001f91c │ │ │ │ svceq 0x0007f112 │ │ │ │ - bcs 0xf314c │ │ │ │ + bcs 0xf3114 │ │ │ │ subsmi fp, r2, #188, 30 @ 0x2f0 │ │ │ │ vpmax.s8 , q1, │ │ │ │ - bcs 0x2b3148 │ │ │ │ - blx 0x133224 │ │ │ │ - blx 0x14ba5a0 │ │ │ │ + bcs 0x2b3110 │ │ │ │ + blx 0x1331ec │ │ │ │ + blx 0x14ba568 │ │ │ │ ldrmi pc, [r1, #649] @ 0x289 │ │ │ │ bicmi sp, r9, #230 @ 0xe6 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ - b 0x148d744 │ │ │ │ + b 0x148d70c │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ sublt r0, sl, #128, 2 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-478 @ 0xfffffe22 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x33783c │ │ │ │ + blvc 0x337804 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -176049,50 +176035,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485428 │ │ │ │ + b 0x14853f0 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ stmdbcc r1, {r1, r2, r4, r5, r7, r9, sl, lr} │ │ │ │ - bl 0x1039b8 │ │ │ │ + bl 0x103980 │ │ │ │ @ instruction: 0xf100050e │ │ │ │ @ instruction: 0xf99c33ff │ │ │ │ svclt 0x00a41000 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0cbcc │ │ │ │ + ble 0xd0cb94 │ │ │ │ @ instruction: 0xf91ce001 │ │ │ │ strbne r1, [r9, r1, lsl #30] │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnsle r1, r1, lsl #30 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec4564c │ │ │ │ + bl 0xfec45614 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd65c │ │ │ │ + bl 0xcd624 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [r7], {240} @ 0xf0 │ │ │ │ - blx 0x1332d8 │ │ │ │ - blx 0x14ba684 │ │ │ │ + blx 0x1332a0 │ │ │ │ + blx 0x14ba64c │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148d818 │ │ │ │ + b 0x148d7e0 │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8030180 │ │ │ │ sbcsle r1, r7, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ - ble 0xffac7298 │ │ │ │ + ble 0xffac7260 │ │ │ │ strbmi r4, [r5, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0001f803 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ strbmi lr, [r5, #-1990]! @ 0xfffff83a │ │ │ │ @@ -176101,89 +176087,89 @@ │ │ │ │ ldrne fp, [r3], #-1040 @ 0xfffffbf0 │ │ │ │ strne fp, [ip], #-594 @ 0xfffffdae │ │ │ │ andlt fp, r9, #131 @ 0x83 │ │ │ │ svceq 0x000ff112 │ │ │ │ bfine sp, r6, (invalid: 20:9) │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0xabff18 │ │ │ │ + ble 0xabfee0 │ │ │ │ andslt r1, fp, #59506688 @ 0x38c0000 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fa464 │ │ │ │ + blmi 0x1fa42c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x110cc4c │ │ │ │ - blle 0xffa3b310 │ │ │ │ + blx 0x110cc14 │ │ │ │ + blle 0xffa3b2d8 │ │ │ │ vstmdble r4!, {s4-s18} │ │ │ │ stmdbcs r0, {r2, r3, r7, r9, sl, lr} │ │ │ │ bicmi sp, r9, #224 @ 0xe0 │ │ │ │ andcs fp, r1, #-1342177275 @ 0xb0000005 │ │ │ │ svceq 0x000ff113 │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ smlabtmi r0, r1, r5, pc @ │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - blcs 0xf3288 │ │ │ │ + blcs 0xf3250 │ │ │ │ subsmi fp, fp, #188, 30 @ 0x2f0 │ │ │ │ vpmax.u8 , , q2 │ │ │ │ - blcs 0x4b3284 │ │ │ │ + blcs 0x4b324c │ │ │ │ @ instruction: 0x4623dd12 │ │ │ │ sbcle r2, sp, r0, lsl #24 │ │ │ │ andcs r4, r1, #-1946157053 @ 0x8c000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ andslt r4, fp, #0, 6 │ │ │ │ - blx 0x136268 │ │ │ │ - blx 0x4b8b64 │ │ │ │ + blx 0x136230 │ │ │ │ + blx 0x4b8b2c │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ sbfx sp, r7, #3, #24 │ │ │ │ vpmax.s8 d15, d3, d4 │ │ │ │ addsmi fp, sl, #805306369 @ 0x30000001 │ │ │ │ ldr sp, [r7, sl, ror #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14abfe8 │ │ │ │ + b 0x14abfb0 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ strbne lr, [r4, r5]! │ │ │ │ addmi fp, pc, #536870914 @ 0x20000002 │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91cd020 │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf1124b02 │ │ │ │ - blle 0xffd3fff8 │ │ │ │ + blle 0xffd3ffc0 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x11ccd0c │ │ │ │ - blle 0xffc78bd0 │ │ │ │ + blx 0x11cccd4 │ │ │ │ + blle 0xffc78b98 │ │ │ │ @ instruction: 0xdc262a0f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vmlsl.s8 , d9, d15 │ │ │ │ smlalle r4, r6, r1, r5 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ addmi r8, pc, #224, 28 @ 0xe00 │ │ │ │ ldrbvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strmi pc, [r0], #-1476 @ 0xfffffa3c │ │ │ │ @ instruction: 0xf825b222 │ │ │ │ bicsle r2, lr, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec457fc │ │ │ │ + bl 0xfec457c4 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd80c │ │ │ │ + bl 0xcd7d4 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462283f0 │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ @@ -176191,50 +176177,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485660 │ │ │ │ + b 0x1485628 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11446ae │ │ │ │ - bl 0x100090 │ │ │ │ + bl 0x100058 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf93c0302 │ │ │ │ svclt 0x00a41b02 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0ce04 │ │ │ │ + ble 0xd0cdcc │ │ │ │ @ instruction: 0xf93ce001 │ │ │ │ strbne r1, [r9, r2, lsl #22] │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnsle r1, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec46084 │ │ │ │ + bl 0xfec4604c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xd6094 │ │ │ │ + bl 0xd605c │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [pc], {240} @ 0xf0 │ │ │ │ - blx 0x133510 │ │ │ │ - blx 0x4ba8bc │ │ │ │ + blx 0x1334d8 │ │ │ │ + blx 0x4ba884 │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148da54 │ │ │ │ + b 0x148da1c │ │ │ │ @ instruction: 0xf5c171d1 │ │ │ │ @ instruction: 0xf8234100 │ │ │ │ sbcsle r1, r7, r2, lsl #30 │ │ │ │ - blne 0x17a9bc │ │ │ │ - ble 0xffac74d0 │ │ │ │ + blne 0x17a984 │ │ │ │ + ble 0xffac7498 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0002f823 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ strbmi lr, [r6, #-1990]! @ 0xfffff83a │ │ │ │ @@ -176247,38 +176233,38 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r4, r5, r9, sl, lr} @ │ │ │ │ - blx 0x174560 │ │ │ │ - blx 0x133a958 │ │ │ │ + blx 0x174528 │ │ │ │ + blx 0x133a920 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ bicsmi sp, r2, #54 @ 0x36 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ addmi r4, pc, #0, 4 │ │ │ │ svccs 0x0004f845 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ @ instruction: 0xf851cf04 │ │ │ │ @ instruction: 0xf11c2b04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0xffd4249c │ │ │ │ + blle 0xffd42464 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1ccbfbc │ │ │ │ - blx 0x113f560 │ │ │ │ - blle 0xffb78d94 │ │ │ │ + blx 0x113f528 │ │ │ │ + blle 0xffb78d5c │ │ │ │ svceq 0x001ff1bc │ │ │ │ - bcs 0xf3cd8 │ │ │ │ + bcs 0xf3ca0 │ │ │ │ addmi sp, pc, #-1073741769 @ 0xc0000037 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x337bfc │ │ │ │ + blvc 0x337bc4 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -176288,50 +176274,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x14853e8 │ │ │ │ + b 0x14853b0 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11346ae │ │ │ │ - bl 0x100258 │ │ │ │ + bl 0x100220 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf85c0404 │ │ │ │ svclt 0x00a41b04 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0x60cf6c │ │ │ │ - blcs 0x8b46bc │ │ │ │ - blx 0x1336d0 │ │ │ │ - blx 0x133aa08 │ │ │ │ + ble 0x60cf34 │ │ │ │ + blcs 0x8b4684 │ │ │ │ + blx 0x133698 │ │ │ │ + blx 0x133a9d0 │ │ │ │ strmi pc, [sl, #2563] @ 0xa03 │ │ │ │ bicmi sp, r9, #55 @ 0x37 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148dba4 │ │ │ │ + b 0x148db6c │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8444100 │ │ │ │ andle r1, r8, r4, lsl #30 │ │ │ │ - blne 0x1fa78c │ │ │ │ - ble 0xffac7220 │ │ │ │ + blne 0x1fa754 │ │ │ │ + ble 0xffac71e8 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blne 0x1fa7c8 │ │ │ │ + blne 0x1fa790 │ │ │ │ strbmi r1, [r6, #-1993]! @ 0xfffff837 │ │ │ │ svcne 0x0004f844 │ │ │ │ @ instruction: 0xe7e2d1f8 │ │ │ │ bicle r2, ip, r0, lsl #18 │ │ │ │ @ instruction: 0xf8444566 │ │ │ │ bicsle r1, r3, r4, lsl #30 │ │ │ │ strbmi lr, [r6, #-2011]! @ 0xfffff825 │ │ │ │ @@ -176341,36 +176327,36 @@ │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr2, {5} │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ rsclt r9, lr, #67108864 @ 0x4000000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1489aa4 │ │ │ │ + b 0x1489a6c │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x10f4790 │ │ │ │ + blcs 0x10f4758 │ │ │ │ smusdxeq r0, r7, r1 │ │ │ │ @ instruction: 0xf1a3da6f │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x1beb40 │ │ │ │ - blx 0x17a2d0 │ │ │ │ - blx 0x97aef0 │ │ │ │ - b 0x12baaf0 │ │ │ │ - b 0x127e2f8 │ │ │ │ - blx 0x13e2f8 │ │ │ │ + blx 0x1beb08 │ │ │ │ + blx 0x17a298 │ │ │ │ + blx 0x97aeb8 │ │ │ │ + b 0x12baab8 │ │ │ │ + b 0x127e2c0 │ │ │ │ + blx 0x13e2c0 │ │ │ │ @ instruction: 0xf1c3fb03 │ │ │ │ - blx 0xb7ef5c │ │ │ │ - blx 0x2baaec │ │ │ │ - b 0x133af0c │ │ │ │ + blx 0xb7ef24 │ │ │ │ + blx 0x2baab4 │ │ │ │ + b 0x133aed4 │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x127ef6c │ │ │ │ + blx 0x127ef34 │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37b010 │ │ │ │ + blx 0x37afd8 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429c │ │ │ │ suble r4, lr, sl, asr #10 │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17e2 │ │ │ │ bicsmi r4, r2, #0, 6 │ │ │ │ @@ -176381,21 +176367,21 @@ │ │ │ │ svccc 0x0008f91e │ │ │ │ strcs lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ svceq 0x003ff113 │ │ │ │ strbvc lr, [r3, pc, asr #20]! │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x17e2bfbc │ │ │ │ - blle 0xffb0df90 │ │ │ │ - ble 0xfedc8344 │ │ │ │ + blle 0xffb0df58 │ │ │ │ + ble 0xfedc830c │ │ │ │ @ instruction: 0x3320425f │ │ │ │ - blx 0x1ccb34 │ │ │ │ + blx 0x1ccafc │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-1073741779 @ 0xc000002d │ │ │ │ - blx 0x11ec4c8 │ │ │ │ + blx 0x11ec490 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ svccs 0x0008f84c │ │ │ │ strbmi r4, [r1, #-316] @ 0xfffffec4 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r8], #-474 @ 0xfffffe26 │ │ │ │ andle r4, r9, #1342177291 @ 0x5000000b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -176403,95 +176389,95 @@ │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0x1560758 │ │ │ │ + b 0x1560720 │ │ │ │ @ instruction: 0xd1b10304 │ │ │ │ @ instruction: 0x465ae7ba │ │ │ │ @ instruction: 0xe7b7463c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a89c8 │ │ │ │ + b 0x14a8990 │ │ │ │ vrshl.u8 q8, , │ │ │ │ svclt 0x00142c87 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r0], -ip, asr #3 │ │ │ │ eors r9, r7, r1, lsl #4 │ │ │ │ svceq 0x003ff1bc │ │ │ │ @ instruction: 0xf1acdc68 │ │ │ │ @ instruction: 0xf1cc0a20 │ │ │ │ - blx 0x13ec68 │ │ │ │ - blx 0x1ba41c │ │ │ │ - blx 0x9bb018 │ │ │ │ - b 0x12bac18 │ │ │ │ - b 0x127e420 │ │ │ │ - blx 0x17e420 │ │ │ │ + blx 0x13ec30 │ │ │ │ + blx 0x1ba3e4 │ │ │ │ + blx 0x9bafe0 │ │ │ │ + b 0x12babe0 │ │ │ │ + b 0x127e3e8 │ │ │ │ + blx 0x17e3e8 │ │ │ │ @ instruction: 0xf1ccfb0c │ │ │ │ - blx 0xb7f084 │ │ │ │ - blx 0x2bac38 │ │ │ │ - b 0x133b034 │ │ │ │ + blx 0xb7f04c │ │ │ │ + blx 0x2bac00 │ │ │ │ + b 0x133affc │ │ │ │ @ instruction: 0xf1bc090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37b134 │ │ │ │ + blx 0x37b0fc │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x3fb13c │ │ │ │ + blx 0x3fb104 │ │ │ │ svclt 0x00084552 │ │ │ │ suble r4, r7, fp, asr #10 │ │ │ │ strcs r9, [r1, -r1, lsl #22] │ │ │ │ cdpvc 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17d3 │ │ │ │ bicsmi r4, fp, #0, 14 │ │ │ │ rscvc lr, r2, #552960 @ 0x87000 │ │ │ │ svccc 0x0008f84e │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ andsle r2, pc, r4 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ svceq 0x003ff11c │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x17d3bfbc │ │ │ │ - blle 0xffc8e0c4 │ │ │ │ + blle 0xffc8e08c │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1c6daba │ │ │ │ rscsmi r0, r3, r0, lsr #14 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ @ instruction: 0xf1b6433b │ │ │ │ svclt 0x005c0720 │ │ │ │ @ instruction: 0xf707fa42 │ │ │ │ @ instruction: 0xf84e433b │ │ │ │ teqmi r2, r8, lsl #30 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ bicsle r2, pc, r4 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9c6494 │ │ │ │ + bne 0x9c645c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ @ instruction: 0xe7c1d1b8 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ svclt 0x0000e7be │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1c0544 │ │ │ │ + ble 0x1c050c │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xce694 │ │ │ │ - bcs 0x8b350c │ │ │ │ + bcs 0xce65c │ │ │ │ + bcs 0x8b34d4 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -176504,57 +176490,57 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x1480628 │ │ │ │ + b 0x14805f0 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x600540 │ │ │ │ + blle 0x600508 │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa4014c │ │ │ │ + blle 0xa40114 │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11ac6f8 │ │ │ │ + blx 0x11ac6c0 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x17ce24 │ │ │ │ + blx 0x17cdec │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x13de2c │ │ │ │ - blx 0x9789b0 │ │ │ │ - b 0x1478db8 │ │ │ │ - b 0x14401b8 │ │ │ │ - blx 0x1401c0 │ │ │ │ - blx 0x478df0 │ │ │ │ - blx 0x939dd8 │ │ │ │ + blx 0x13ddf4 │ │ │ │ + blx 0x978978 │ │ │ │ + b 0x1478d80 │ │ │ │ + b 0x1440180 │ │ │ │ + blx 0x140188 │ │ │ │ + blx 0x478db8 │ │ │ │ + blx 0x939da0 │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x146c744 │ │ │ │ + blx 0x146c70c │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176562,146 +176548,146 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ sublt fp, ip, #48, 8 @ 0x30000000 │ │ │ │ strcs pc, [r7, #-833] @ 0xfffffcbf │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ - b 0x1487a14 │ │ │ │ - ble 0xa14e9c │ │ │ │ + b 0x14879dc │ │ │ │ + ble 0xa14e64 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ strcs r4, [r0], #-3808 @ 0xfffff120 │ │ │ │ - ble 0xf47e24 │ │ │ │ + ble 0xf47dec │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ strcs r5, [r0, #-3808] @ 0xfffff120 │ │ │ │ - ble 0x14c7630 │ │ │ │ + ble 0x14c75f8 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ movwcs r3, #3808 @ 0xee0 │ │ │ │ - ble 0x1a46e3c │ │ │ │ + ble 0x1a46e04 │ │ │ │ andcs r2, r1, #0, 2 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d4, d0 │ │ │ │ vhadd.u32 d16, d5, d7 │ │ │ │ ldclt 0, cr2, [r0], #-60 @ 0xffffffc4 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ andsvs pc, pc, r1, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stc2 10, cr15, [r2], {79} @ 0x4f @ │ │ │ │ svceq 0x0007f11c │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf1bcdbd6 │ │ │ │ - blle 0x1ec0678 │ │ │ │ + blle 0x1ec0640 │ │ │ │ svceq 0x0007f1bc │ │ │ │ addhi pc, r1, r0, lsl #6 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svclt 0x00982cff │ │ │ │ stmible r9, {r2, r5, r6, r9, ip, sp, pc}^ │ │ │ │ stccs 4, cr2, [r0, #-4] │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbca98 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbca60 @ │ │ │ │ vqrdmulh.s , q9, q2 │ │ │ │ @ instruction: 0xf11c2c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xff105ea8 │ │ │ │ + blle 0xff105e70 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb48 │ │ │ │ stclle 15, cr0, [r9], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac920 │ │ │ │ + blx 0x14ac8e8 │ │ │ │ ldmible r3!, {r2, r3, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xc5ecc │ │ │ │ + blcs 0xc5e94 │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xbcb1f @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xbcae7 @ │ │ │ │ vqrdmulh.s d29, d18, d30 │ │ │ │ @ instruction: 0xf11c4c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xfeb856e0 │ │ │ │ + blle 0xfeb856a8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb33 │ │ │ │ mcrrle 15, 0, r0, r4, cr7 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac958 │ │ │ │ + blx 0x14ac920 │ │ │ │ ldmible sp, {r2, r3, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r8, r9, sp} │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf1b2db98 │ │ │ │ - b 0x14908f4 │ │ │ │ + b 0x14908bc │ │ │ │ svclt 0x00b86c22 │ │ │ │ - blle 0xfe604f18 │ │ │ │ + blle 0xfe604ee0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb1e │ │ │ │ stcle 15, cr0, [fp], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {1} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac990 │ │ │ │ + blx 0x14ac958 │ │ │ │ stmible r7, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c031ff │ │ │ │ str r2, [r1, r0, ror #29] │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ @ instruction: 0xf58cfa4f │ │ │ │ @ instruction: 0xf1cce76e │ │ │ │ - blx 0x97fb54 │ │ │ │ - blx 0x14bbb88 │ │ │ │ + blx 0x97fb1c │ │ │ │ + blx 0x14bbb50 │ │ │ │ strb pc, [sp, -ip, lsl #7]! @ │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ @ instruction: 0xf1cce76c │ │ │ │ - blx 0x9bfb70 │ │ │ │ + blx 0x9bfb38 │ │ │ │ rsblt pc, r4, #12, 8 @ 0xc000000 │ │ │ │ - blcs 0xf68c8 │ │ │ │ + blcs 0xf6890 │ │ │ │ ldrb sp, [sp, -r0, asr #3] │ │ │ │ bicsle r2, r9, r0, lsl #18 │ │ │ │ stccs 7, cr14, [r0], {96} @ 0x60 │ │ │ │ strb sp, [fp, -r2, lsl #3] │ │ │ │ orrsle r2, fp, r0, lsl #26 │ │ │ │ svclt 0x0000e74e │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ orrcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbcbb4 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbcb7c │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1004625 │ │ │ │ - bl 0x3cc7b8 │ │ │ │ + bl 0x3cc780 │ │ │ │ strcs r0, [r1, -r5, lsl #12] │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x2b4c00 │ │ │ │ + blcs 0x2b4bc8 │ │ │ │ addsmi sp, r9, r5, lsr ip │ │ │ │ svclt 0x009829ff │ │ │ │ stmdble r3, {r0, r3, r6, r9, ip, sp, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf80e4566 │ │ │ │ andsle r1, r5, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ svclt 0x00bc2900 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd84ff4 │ │ │ │ + blle 0xffd84fbc │ │ │ │ svceq 0x0007f113 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - blcs 0xf3bb8 │ │ │ │ - blx 0x933788 │ │ │ │ + blcs 0xf3b80 │ │ │ │ + blx 0x933750 │ │ │ │ strbmi pc, [r6, #-264]! @ 0xfffffef8 @ │ │ │ │ @ instruction: 0xf80eb249 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb5b840 │ │ │ │ - blvc 0x177ea0 │ │ │ │ + bne 0xb5b808 │ │ │ │ + blvc 0x177e68 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbcs r0, {r4, r5, r6, r7, r8, pc} │ │ │ │ strb sp, [pc, ip, asr #3] │ │ │ │ @@ -176717,45 +176703,45 @@ │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x148ea44 │ │ │ │ + blx 0x148ea0c │ │ │ │ @ instruction: 0xf11cfc82 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9c5890 │ │ │ │ + blle 0xff9c5858 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ andslt fp, fp, #56, 30 @ 0xe0 │ │ │ │ strcs sp, [r1], #-983 @ 0xfffffc29 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02900 │ │ │ │ - blle 0xff550838 │ │ │ │ + blle 0xff550800 │ │ │ │ andmi pc, r7, #134217729 @ 0x8000001 │ │ │ │ svceq 0x000ff112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - bcs 0xf3c04 │ │ │ │ - bcs 0x4b3900 │ │ │ │ + bcs 0xf3bcc │ │ │ │ + bcs 0x4b38c8 │ │ │ │ addsmi sp, r1, r8, lsl ip │ │ │ │ svccc 0x0080f5b1 │ │ │ │ andlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ andcs sp, r1, #335544323 @ 0x14000003 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subsmi lr, r2, #50069504 @ 0x2fc0000 │ │ │ │ andlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7bb │ │ │ │ - blx 0x97fcf4 │ │ │ │ + blx 0x97fcbc │ │ │ │ andslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blcs 0xf6bb8 │ │ │ │ + blcs 0xf6b80 │ │ │ │ sbfx sp, r5, #3, #13 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @@ -176764,36 +176750,36 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne lr, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1ce2701 │ │ │ │ ands r0, r1, r0, lsl #16 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1b3e20 │ │ │ │ + blx 0x1b3de8 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x00383f80 │ │ │ │ movwle fp, #12827 @ 0x321b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf82c428e │ │ │ │ andsle r3, r6, r2, lsl #30 │ │ │ │ - blcc 0x17b224 │ │ │ │ + blcc 0x17b1ec │ │ │ │ svclt 0x00bc2b00 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd8596c │ │ │ │ + blle 0xffd85934 │ │ │ │ svceq 0x000ff11e │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf1bedbee │ │ │ │ - ble 0xff80097c │ │ │ │ + ble 0xff800944 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ andslt r4, fp, #-536870904 @ 0xe0000008 │ │ │ │ svccc 0x0002f82c │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x378410 │ │ │ │ + blvc 0x3783d8 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -176804,63 +176790,63 @@ │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ andcs sp, r1, #28672 @ 0x7000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subslt r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf3a50 │ │ │ │ - bcs 0x8b3a28 │ │ │ │ - blx 0x133e40 │ │ │ │ - blx 0x8f8df8 │ │ │ │ + bcs 0xf3a18 │ │ │ │ + bcs 0x8b39f0 │ │ │ │ + blx 0x133e08 │ │ │ │ + blx 0x8f8dc0 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ andcs sp, r1, #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x90d754 │ │ │ │ + blx 0x90d71c │ │ │ │ tstpcs r0, r2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blcs 0xea3f0 │ │ │ │ + blcs 0xea3b8 │ │ │ │ strmi r9, [r4], -r4, lsl #18 │ │ │ │ andcs sp, r0, r9, lsl #20 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14ac40c │ │ │ │ + blx 0x14ac3d4 │ │ │ │ @ instruction: 0xf11cfc81 │ │ │ │ - b 0x1480b50 │ │ │ │ + b 0x1480b18 │ │ │ │ @ instruction: 0xf17171ec │ │ │ │ - blle 0x1309258 │ │ │ │ - blle 0xd07260 │ │ │ │ + blle 0x1309220 │ │ │ │ + blle 0xd07228 │ │ │ │ svceq 0x0040f1bc │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1acda49 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17cef4 │ │ │ │ + blx 0x17cebc │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13e6fc │ │ │ │ - blx 0x97a294 │ │ │ │ + blx 0x13e6c4 │ │ │ │ + blx 0x97a25c │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14da8c │ │ │ │ + blx 0x14da54 │ │ │ │ @ instruction: 0xf1acf00c │ │ │ │ - blx 0x8be310 │ │ │ │ - blx 0x13c6c4 │ │ │ │ - blx 0x93a6b0 │ │ │ │ - b 0x147a2b0 │ │ │ │ - b 0x14406b8 │ │ │ │ - blx 0x9006b8 │ │ │ │ + blx 0x8be2d8 │ │ │ │ + blx 0x13c68c │ │ │ │ + blx 0x93a678 │ │ │ │ + b 0x147a278 │ │ │ │ + b 0x1440680 │ │ │ │ + blx 0x900680 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ movwcs sp, #4296 @ 0x10c8 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -176875,177 +176861,177 @@ │ │ │ │ @ instruction: 0xf10efa23 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x156c4c0 │ │ │ │ + b 0x156c488 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ andcs sp, r0, #1073741876 @ 0x40000034 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcs pc, [r7], #835 @ 0x343 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ - b 0x14acb8c │ │ │ │ + b 0x14acb54 │ │ │ │ strtmi r0, [lr], lr, asr #29 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ @ instruction: 0xf1c42701 │ │ │ │ @ instruction: 0xf8510800 │ │ │ │ - blcs 0xcbb60 │ │ │ │ + blcs 0xcbb28 │ │ │ │ @ instruction: 0xf8c2bfbc │ │ │ │ movwcs r7, #3808 @ 0xee0 │ │ │ │ @ instruction: 0xf114db17 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x545b64 │ │ │ │ + blle 0x545b2c │ │ │ │ svclt 0x00b82c00 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ @ instruction: 0x2c1fdb0d │ │ │ │ - blx 0x1b4000 │ │ │ │ - blx 0xb3b388 │ │ │ │ + blx 0x1b3fc8 │ │ │ │ + blx 0xb3b350 │ │ │ │ ldrbmi pc, [r3, #-2564] @ 0xfffff5fc @ │ │ │ │ strbmi fp, [fp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ @ instruction: 0xf8c233ff │ │ │ │ adcsmi r7, r1, #224, 28 @ 0xe00 │ │ │ │ svccc 0x0004f84c │ │ │ │ ldrbtmi sp, [r0], #-475 @ 0xfffffe25 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x378618 │ │ │ │ + blvc 0x3785e0 │ │ │ │ andeq lr, r0, #178176 @ 0x2b800 │ │ │ │ - blvc 0x178224 │ │ │ │ + blvc 0x1781ec │ │ │ │ addsmi r1, sp, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xdef7c │ │ │ │ + blcs 0xdef44 │ │ │ │ strb sp, [r4, r1, ror #3]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ svclt 0x0018b085 │ │ │ │ - b 0x1489fe8 │ │ │ │ + b 0x1489fb0 │ │ │ │ @ instruction: 0xf1a005c5 │ │ │ │ svclt 0x00140c08 │ │ │ │ stmiaeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vmax.u8 d20, d19, d24 │ │ │ │ - bl 0x106214 │ │ │ │ + bl 0x1061dc │ │ │ │ rsbmi r0, r7, #8, 12 @ 0x800000 │ │ │ │ - bleq 0x13913c │ │ │ │ + bleq 0x139104 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ andls r8, r3, r1, lsl #10 │ │ │ │ movwcs lr, #9 │ │ │ │ cdplt 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib r1, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ - blle 0xffcc7828 │ │ │ │ + blle 0xffcc77f0 │ │ │ │ svceq 0x003ff114 │ │ │ │ @ instruction: 0x2c00db50 │ │ │ │ @ instruction: 0x2c3fdb51 │ │ │ │ @ instruction: 0xf1a4dc4a │ │ │ │ @ instruction: 0xf1c40920 │ │ │ │ - blx 0x13f0c0 │ │ │ │ + blx 0x13f088 │ │ │ │ @ instruction: 0xf1c4f504 │ │ │ │ - blx 0x17f8c8 │ │ │ │ - blx 0x9bb470 │ │ │ │ - b 0x123b070 │ │ │ │ - b 0x11fe478 │ │ │ │ - blx 0x17e478 │ │ │ │ + blx 0x17f890 │ │ │ │ + blx 0x9bb438 │ │ │ │ + b 0x123b038 │ │ │ │ + b 0x11fe440 │ │ │ │ + blx 0x17e440 │ │ │ │ @ instruction: 0xf1a4f004 │ │ │ │ - blx 0x1ff4e0 │ │ │ │ - blx 0x8fb88c │ │ │ │ - blx 0xa3b078 │ │ │ │ - b 0x12fb490 │ │ │ │ - b 0x12bf098 │ │ │ │ - blx 0x9ff098 │ │ │ │ + blx 0x1ff4a8 │ │ │ │ + blx 0x8fb854 │ │ │ │ + blx 0xa3b040 │ │ │ │ + b 0x12fb458 │ │ │ │ + b 0x12bf060 │ │ │ │ + blx 0x9ff060 │ │ │ │ strbmi pc, [sl, #-2308] @ 0xfffff6fc @ │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0c7 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r8, sl, pc} │ │ │ │ strbmi r4, [r0], #-1349 @ 0xfffffabb │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfeac6cac │ │ │ │ + bl 0xfeac6c74 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xd6cbc │ │ │ │ + bl 0xd6c84 │ │ │ │ addsmi r0, sp, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ bicsle r4, r8, sl, lsl r3 │ │ │ │ ldrmi r2, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1c7e79d │ │ │ │ rscsmi r0, fp, r0, lsr #10 │ │ │ │ @ instruction: 0xf505fa02 │ │ │ │ @ instruction: 0xf1a7432b │ │ │ │ - blx 0x93e568 │ │ │ │ + blx 0x93e530 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf507fa22 │ │ │ │ svclt 0x0000e78f │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ svceq 0x0008f114 │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ movwmi pc, #29634 @ 0x73c2 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ vmull.p8 q8, d2, d0 │ │ │ │ - blle 0x39592c │ │ │ │ + blle 0x3958f4 │ │ │ │ stccs 2, cr11, [r0], {205} @ 0xcd │ │ │ │ @ instruction: 0x2c07db5b │ │ │ │ @ instruction: 0x46aedd74 │ │ │ │ @ instruction: 0xf04fb125 │ │ │ │ strcs r0, [r1], #-3839 @ 0xfffff101 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0008f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x440138 │ │ │ │ + blle 0x440100 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb3a │ │ │ │ stclle 15, cr0, [r6, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12446a4 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xbd28c │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xbd254 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ subslt r4, fp, #224, 28 @ 0xe00 │ │ │ │ svceq 0x0008f113 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xce184 │ │ │ │ - blcs 0x2b3e78 │ │ │ │ + blcs 0xce14c │ │ │ │ + blcs 0x2b3e40 │ │ │ │ @ instruction: 0x4623dd5c │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ vmlaeq.f64 d13, d9, d9 │ │ │ │ - blle 0xb4798c │ │ │ │ + blle 0xb47954 │ │ │ │ vldrle s5, [r2, #-28] @ 0xffffffe4 │ │ │ │ mvnscs fp, r9, lsl r1 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ andcs r2, r0, r0, ror #29 │ │ │ │ andeq pc, r7, lr, ror #6 │ │ │ │ andcs pc, pc, ip, ror #6 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ @@ -177061,26 +177047,26 @@ │ │ │ │ mvnmi lr, #51118080 @ 0x30c0000 │ │ │ │ vseleq.f32 s30, s8, s11 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ ldrbeq lr, [lr], #-2820 @ 0xfffff4fc │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ bicsmi lr, r2, #42467328 @ 0x2880000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13d9f0 │ │ │ │ + bl 0x13d9b8 │ │ │ │ sbcslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ bicsmi lr, fp, #55312384 @ 0x34c0000 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ streq pc, [r1], #-3 │ │ │ │ cmpeq r3, #4, 22 @ 0x1000 │ │ │ │ sbfx fp, fp, #5, #27 │ │ │ │ vseleq.f32 s30, s8, s10 │ │ │ │ svceq 0x00fff1be │ │ │ │ - blx 0x18ad070 │ │ │ │ + blx 0x18ad038 │ │ │ │ stmle r4, {r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f7038 │ │ │ │ + blx 0x1f7000 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x00980fff │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xe796d892 │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ svclt 0x00982bff │ │ │ │ ldmle lr, {r0, r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ @@ -177092,41 +177078,41 @@ │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148a26c │ │ │ │ + b 0x148a234 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x17435c │ │ │ │ - bcs 0xb9ab0 │ │ │ │ + blx 0x174324 │ │ │ │ + bcs 0xb9a78 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r8, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f08 │ │ │ │ - blle 0xffd85aa4 │ │ │ │ + blle 0xffd85a6c │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff980eac │ │ │ │ + ble 0xff980e74 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94dcf0 │ │ │ │ + blx 0x94dcb8 │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3c02c0 │ │ │ │ + bl 0x3c0288 │ │ │ │ sbcslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x33894c │ │ │ │ + blvc 0x338914 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -177143,37 +177129,37 @@ │ │ │ │ @ instruction: 0xf1bcdb2f │ │ │ │ ldcle 15, cr0, [r6, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0x345738 │ │ │ │ - bcs 0xc0360 │ │ │ │ - bcs 0x4b3f94 │ │ │ │ + blle 0x345700 │ │ │ │ + bcs 0xc0328 │ │ │ │ + bcs 0x4b3f5c │ │ │ │ @ instruction: 0xb121dd2d │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13db78 │ │ │ │ + bl 0x13db40 │ │ │ │ addslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ - b 0x1cb7320 │ │ │ │ - blx 0x9803b0 │ │ │ │ + b 0x1cb72e8 │ │ │ │ + blx 0x980378 │ │ │ │ @ instruction: 0xf003f30c │ │ │ │ - bl 0x3c038c │ │ │ │ + bl 0x3c0354 │ │ │ │ addslt r0, fp, #1275068417 @ 0x4c000001 │ │ │ │ - blx 0x1b72c8 │ │ │ │ + blx 0x1b7290 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, r6, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ ldrb sp, [r0, ip, asr #5] │ │ │ │ @@ -177197,26 +177183,26 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd45c10 │ │ │ │ + blle 0xffd45bd8 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8c1018 │ │ │ │ + ble 0xff8c0fe0 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94de5c │ │ │ │ + blx 0x94de24 │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3c042c │ │ │ │ + bl 0x3c03f4 │ │ │ │ addslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x378ab8 │ │ │ │ + blvc 0x378a80 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -177228,40 +177214,40 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09e07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ac94 │ │ │ │ + b 0x148ac5c │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ and r1, pc, pc, lsl #19 │ │ │ │ @ instruction: 0xdc372a1f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r4, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbd4b0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbd478 @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x0020f112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ stmdavs r4!, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - ble 0xff987cd4 │ │ │ │ + ble 0xff987c9c │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.8 {d15-d16}, [r2 :128], r4 │ │ │ │ andeq pc, r1, #4 │ │ │ │ ldrbeq lr, [r4], #-2818 @ 0xfffff4fe │ │ │ │ svcmi 0x0004f84e │ │ │ │ ldrtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #-536870902 @ 0xe000000a │ │ │ │ - blvc 0x378b70 │ │ │ │ + blvc 0x378b38 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177276,32 +177262,32 @@ │ │ │ │ movwls r9, #3084 @ 0xc0c │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x10ee04 │ │ │ │ + bl 0x10edcc │ │ │ │ strls r0, [r1], #-2052 @ 0xfffff7fc │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ - bcs 0x10f42d0 │ │ │ │ + bcs 0x10f4298 │ │ │ │ streq pc, [r0], #-372 @ 0xfffffe8c │ │ │ │ @ instruction: 0xf1a2da6f │ │ │ │ @ instruction: 0xf1c20920 │ │ │ │ - blx 0xbf1f4 │ │ │ │ + blx 0xbf1bc │ │ │ │ @ instruction: 0xf1c2f402 │ │ │ │ - blx 0x17fdfc │ │ │ │ - blx 0x9bb9a4 │ │ │ │ - b 0x11fb1a0 │ │ │ │ + blx 0x17fdc4 │ │ │ │ + blx 0x9bb96c │ │ │ │ + b 0x11fb168 │ │ │ │ teqmi ip, #150994944 @ 0x9000000 │ │ │ │ - blx 0x17bd9a │ │ │ │ + blx 0x17bd62 │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf702fa2b │ │ │ │ - blx 0x37bda8 │ │ │ │ + blx 0x37bd70 │ │ │ │ @ instruction: 0xf909fa24 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ svclt 0x00084290 │ │ │ │ ldrhle r4, [r0], #-43 @ 0xffffffd5 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ @@ -177309,17 +177295,17 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf84c4618 │ │ │ │ strmi r3, [r8, #3848] @ 0xf08 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x14812d8 │ │ │ │ + b 0x14812a0 │ │ │ │ @ instruction: 0xf17474e2 │ │ │ │ - ble 0xfefca5dc │ │ │ │ + ble 0xfefca5a4 │ │ │ │ @ instruction: 0xf84c2300 │ │ │ │ ldrmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnle r0, r4 │ │ │ │ strtmi r9, [r6], #-3073 @ 0xfffff3ff │ │ │ │ andle r4, r7, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -177328,40 +177314,40 @@ │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ bicsmi r8, r2, #240, 30 @ 0x3c0 │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ - blx 0xcd970 │ │ │ │ + blx 0xcd938 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-418 @ 0xfffffe5e │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r0 │ │ │ │ ldmdaeq r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ streq pc, [r1], #-3 │ │ │ │ - b 0x117f7ac │ │ │ │ + b 0x117f774 │ │ │ │ ldmdbne fp, {r1, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - b 0x15b7530 │ │ │ │ + b 0x15b74f8 │ │ │ │ @ instruction: 0xd1af0200 │ │ │ │ @ instruction: 0x465be7b5 │ │ │ │ ldr r4, [r2, r0, lsr #12]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xf42c0 │ │ │ │ - bcs 0x8b4294 │ │ │ │ + bcs 0xf4288 │ │ │ │ + bcs 0x8b425c │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xbd68c │ │ │ │ + bl 0xbd654 │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @@ -177372,104 +177358,104 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3dad4 │ │ │ │ + blle 0xe3da9c │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1caccb8 │ │ │ │ + b 0x1cacc80 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x93d784 │ │ │ │ - blx 0x1b9f38 │ │ │ │ - blx 0x9b9b10 │ │ │ │ + blx 0x93d74c │ │ │ │ + blx 0x1b9f00 │ │ │ │ + blx 0x9b9ad8 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x98e31c │ │ │ │ + blx 0x98e2e4 │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x17d7cc │ │ │ │ + blx 0x17d794 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13efd4 │ │ │ │ + blx 0x13ef9c │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x93ebdc │ │ │ │ + blx 0x93eba4 │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x14e368 │ │ │ │ - blx 0x139798 │ │ │ │ - blx 0x8faf84 │ │ │ │ - blx 0x93a7a0 │ │ │ │ + blx 0x14e330 │ │ │ │ + blx 0x139760 │ │ │ │ + blx 0x8faf4c │ │ │ │ + blx 0x93a768 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x90e428 │ │ │ │ + blx 0x90e3f0 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x14aac50 │ │ │ │ + blx 0x14aac18 │ │ │ │ @ instruction: 0xf11efe82 │ │ │ │ vpmax.f32 d16, d2, d7 │ │ │ │ @ instruction: 0xf3422c07 │ │ │ │ svclt 0x00b84307 │ │ │ │ - b 0x14867a4 │ │ │ │ - blle 0x4d6030 │ │ │ │ + b 0x148676c │ │ │ │ + blle 0x4d5ff8 │ │ │ │ @ instruction: 0xf1beb24d │ │ │ │ - blle 0x1ac13b0 │ │ │ │ + blle 0x1ac1378 │ │ │ │ svceq 0x0007f1be │ │ │ │ @ instruction: 0x462cdd7e │ │ │ │ mvnmi fp, #1073741839 @ 0x4000000f │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ rsblt r0, ip, #128, 10 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ @ instruction: 0xf11c5ee0 │ │ │ │ svclt 0x00b80f07 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vqrdmlah.s d29, d1, d2 │ │ │ │ @ instruction: 0xf1bc2507 │ │ │ │ - blle 0x12013e0 │ │ │ │ + blle 0x12013a8 │ │ │ │ svceq 0x0007f1bc │ │ │ │ strtmi sp, [lr], lr, ror #26 │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ - blx 0x147edf4 │ │ │ │ + blx 0x147edbc │ │ │ │ strcs pc, [r1, #-3717] @ 0xfffff17b │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x00b81ddd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqrdmlah.s d29, d1, d0 │ │ │ │ - blcs 0xcec28 │ │ │ │ - blcs 0x2b4534 │ │ │ │ + blcs 0xcebf0 │ │ │ │ + blcs 0x2b44fc │ │ │ │ ssatmi sp, #13, pc, asr #26 @ │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00ed3ee0 │ │ │ │ streq pc, [r0, #453] @ 0x1c5 │ │ │ │ stc2 10, cr15, [r5], {79} @ 0x4f @ │ │ │ │ svclt 0x00b81dd3 │ │ │ │ - blle 0x446430 │ │ │ │ - bcs 0xc3058 │ │ │ │ - bcs 0x2b44f0 │ │ │ │ + blle 0x4463f8 │ │ │ │ + bcs 0xc3020 │ │ │ │ + bcs 0x2b44b8 │ │ │ │ @ instruction: 0x460bdd52 │ │ │ │ bicmi fp, r9, #1073741838 @ 0x4000000e │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ svceq 0x00c92ee0 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ andcs fp, r0, fp, asr #4 │ │ │ │ andeq pc, r7, r4, ror #6 │ │ │ │ @@ -177480,70 +177466,70 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ @ instruction: 0xf50cfa45 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ vmuleq.f64 d30, d5, d14 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ - b 0x1cb7774 │ │ │ │ - blx 0x12010c0 │ │ │ │ + b 0x1cb773c │ │ │ │ + blx 0x1201088 │ │ │ │ @ instruction: 0xf005f50e │ │ │ │ - bl 0x1be894 │ │ │ │ + bl 0x1be85c │ │ │ │ ldr r0, [sl, r5, ror #8] │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #55836672 @ 0x3540000 │ │ │ │ @ instruction: 0xf005411d │ │ │ │ - bl 0x3c08b0 │ │ │ │ - blx 0x1480a44 │ │ │ │ + bl 0x3c0878 │ │ │ │ + blx 0x1480a0c │ │ │ │ ldr pc, [r9, ip, lsl #25]! │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [lr] │ │ │ │ @ instruction: 0xf47f45a6 │ │ │ │ @ instruction: 0xe782af7c │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ strdle r4, [ip, r4] │ │ │ │ - blx 0x237724 │ │ │ │ - blx 0x14ba4e4 │ │ │ │ + blx 0x2376ec │ │ │ │ + blx 0x14ba4ac │ │ │ │ strbmi pc, [r3, #-3203]! @ 0xfffff37d @ │ │ │ │ @ instruction: 0xe7a3d19b │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ addsmi fp, sl, #805306373 @ 0x30000005 │ │ │ │ ldr sp, [r0, r9, lsr #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073901 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xbd900 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xbd8c8 │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148a914 │ │ │ │ + b 0x148a8dc │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x10f3f4 │ │ │ │ + bl 0x10f3bc │ │ │ │ ands r0, r3, lr, lsl #14 │ │ │ │ @ instruction: 0xdc3d2a07 │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ @ instruction: 0xf982fa4f │ │ │ │ andle r4, r7, sl, asr #10 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ svceq 0x00e48ee0 │ │ │ │ streq pc, [r0], #452 @ 0x1c4 │ │ │ │ @ instruction: 0xf984fa4f │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r9, r6, r1, lsl #30 │ │ │ │ svccs 0x0001f91c │ │ │ │ ldclne 1, cr3, [r4, #4] │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffd7fd58 │ │ │ │ + blle 0xffd7fd20 │ │ │ │ mulmi r0, r1, r9 │ │ │ │ - ble 0xff888160 │ │ │ │ + ble 0xff888128 │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.16 {d15-d16}, [r2], r4 │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ stmdbeq r4!, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ svcls 0x0001f805 │ │ │ │ ldrbtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ stmdble r9, {r1, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @@ -177556,97 +177542,97 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 6, cr4, [r0], {161} @ 0xa1 │ │ │ │ strb sp, [fp, r4, asr #3] │ │ │ │ ldrlt fp, [r0], #-595 @ 0xfffffdad │ │ │ │ svceq 0x000ff113 │ │ │ │ - b 0x14a9bc0 │ │ │ │ + b 0x14a9b88 │ │ │ │ svclt 0x00b84222 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andlt sp, ip, #15360 @ 0x3c00 │ │ │ │ - blle 0xe485c4 │ │ │ │ + blle 0xe4858c │ │ │ │ fldmdbxle fp!, {d2-d8} @ Deprecated │ │ │ │ smlaltblt r4, r4, r4, r6 @ │ │ │ │ movwcs r4, #5092 @ 0x13e4 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48e9dc │ │ │ │ + blx 0x48e9a4 │ │ │ │ subslt pc, r2, #132, 24 @ 0x8400 │ │ │ │ svceq 0x000ff112 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ strne sp, [r9], #-2830 @ 0xfffff4f2 │ │ │ │ - blle 0x7081f0 │ │ │ │ + blle 0x7081b8 │ │ │ │ vstmdble ip!, {s4-s18} │ │ │ │ teqlt r9, fp, lsl #12 │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c10fc9 │ │ │ │ andlt r4, fp, #0, 2 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fbb8c │ │ │ │ + blmi 0x1fbb54 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #61341696 @ 0x3a80000 │ │ │ │ @ instruction: 0xf004411c │ │ │ │ - bl 0x3c0a40 │ │ │ │ + bl 0x3c0a08 │ │ │ │ strb r0, [lr, r4, ror #24] │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ @ instruction: 0xd1bf4563 │ │ │ │ - blx 0x13796c │ │ │ │ + blx 0x137934 │ │ │ │ andslt pc, r3, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xd1cf429a │ │ │ │ svclt 0x0000e7d6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14ad6d4 │ │ │ │ + b 0x14ad69c │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - bcs 0x4b5adc │ │ │ │ - blx 0x1f4b90 │ │ │ │ - blx 0x4ba2a0 │ │ │ │ + bcs 0x4b5aa4 │ │ │ │ + blx 0x1f4b58 │ │ │ │ + blx 0x4ba268 │ │ │ │ strbmi pc, [sl, #-2434] @ 0xfffff67e @ │ │ │ │ mvnmi sp, #7 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48eaac │ │ │ │ + blx 0x48ea74 │ │ │ │ addmi pc, pc, #132, 18 @ 0x210000 │ │ │ │ svcls 0x0002f825 │ │ │ │ @ instruction: 0xf91cd018 │ │ │ │ strmi r2, [ip], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1123102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9b4dbf1 │ │ │ │ - bcs 0xcdad0 │ │ │ │ + bcs 0xcda98 │ │ │ │ bicsmi sp, r2, #905216 @ 0xdd000 │ │ │ │ - blx 0x11ce514 │ │ │ │ + blx 0x11ce4dc │ │ │ │ @ instruction: 0xf004f402 │ │ │ │ - bl 0x2ffee4 │ │ │ │ + bl 0x2ffeac │ │ │ │ @ instruction: 0xf8250964 │ │ │ │ mvnle r9, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec46ef4 │ │ │ │ + bl 0xfec46ebc │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcef04 │ │ │ │ + bl 0xceecc │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46a183f0 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ @@ -177674,23 +177660,23 @@ │ │ │ │ andsle r2, r8, r4, lsl #30 │ │ │ │ svcgt 0x0004f91e │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x001ff11c │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r2, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1cb4708 │ │ │ │ + b 0x1cb46d0 │ │ │ │ addmi r0, pc, #12, 24 @ 0xc00 │ │ │ │ vpmax.s8 , q6, q1 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ rsbeq lr, r2, #12, 22 @ 0x3000 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x379228 │ │ │ │ + blvc 0x3791f0 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177706,87 +177692,87 @@ │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r3, r5, r9, sl, lr} @ │ │ │ │ - blcs 0x10f5cec │ │ │ │ + blcs 0x10f5cb4 │ │ │ │ stmdaeq r0, {r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a3da7e │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x2400a0 │ │ │ │ - blx 0x17bc30 │ │ │ │ - blx 0x97c450 │ │ │ │ - b 0x12fc050 │ │ │ │ - b 0x12bfc58 │ │ │ │ - blx 0x13fc58 │ │ │ │ + blx 0x240068 │ │ │ │ + blx 0x17bbf8 │ │ │ │ + blx 0x97c418 │ │ │ │ + b 0x12fc018 │ │ │ │ + b 0x12bfc20 │ │ │ │ + blx 0x13fc20 │ │ │ │ @ instruction: 0xf1c3f003 │ │ │ │ - blx 0x8c04bc │ │ │ │ - blx 0x2fc04c │ │ │ │ - b 0x133c46c │ │ │ │ + blx 0x8c0484 │ │ │ │ + blx 0x2fc014 │ │ │ │ + b 0x133c434 │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x12c04cc │ │ │ │ + blx 0x12c0494 │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37c574 │ │ │ │ + blx 0x37c53c │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429e │ │ │ │ subsle r4, sp, sl, asr #10 │ │ │ │ ldrbne r2, [r2, r1, lsl #6]! │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - b 0xfe18ebb8 │ │ │ │ + b 0xfe18eb80 │ │ │ │ @ instruction: 0xf84c76e6 │ │ │ │ adcsmi r2, r9, #8, 30 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed035 │ │ │ │ strmi r3, [lr], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x1481988 │ │ │ │ + b 0x1481950 │ │ │ │ @ instruction: 0xf17878e3 │ │ │ │ svclt 0x00bc32ff │ │ │ │ ldrmi r2, [r6], -r0, lsl #4 │ │ │ │ ldmib r6, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1b82600 │ │ │ │ - ble 0xfedc18a4 │ │ │ │ - blx 0x94ec14 │ │ │ │ + ble 0xfedc186c │ │ │ │ + blx 0x94ebdc │ │ │ │ @ instruction: 0xf1c3f803 │ │ │ │ - blx 0x23e530 │ │ │ │ - b 0x12fa4bc │ │ │ │ + blx 0x23e4f8 │ │ │ │ + b 0x12fa484 │ │ │ │ @ instruction: 0xf1b30802 │ │ │ │ - blx 0x123e53c │ │ │ │ + blx 0x123e504 │ │ │ │ svclt 0x005cf303 │ │ │ │ vpmax.s8 , q1, q3 │ │ │ │ stmdaeq r2, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subseq lr, r8, #323584 @ 0x4f000 │ │ │ │ stmdaeq r1, {r3, ip, sp, lr, pc} │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ - bl 0x541e44 │ │ │ │ + bl 0x541e0c │ │ │ │ @ instruction: 0xf84c0208 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ adcsmi r0, r9, #0, 12 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ stmdals r1, {r0, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r4, [r0], #-684 @ 0xfffffd54 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c78f8 │ │ │ │ + bne 0x9c78c0 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movweq lr, #27218 @ 0x6a52 │ │ │ │ str sp, [sl, r2, lsr #3]! │ │ │ │ strbmi r4, [r6], -r2, lsl #12 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - blle 0x4819a8 │ │ │ │ - blle 0x548530 │ │ │ │ + blle 0x481970 │ │ │ │ + blle 0x5484f8 │ │ │ │ vldrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ bicmi fp, r9, #1073741844 @ 0x40000014 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00c83ee0 │ │ │ │ andmi pc, r0, r0, asr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -177808,56 +177794,56 @@ │ │ │ │ mulgt ip, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb1b │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3e1a8 │ │ │ │ + blle 0xe3e170 │ │ │ │ andle r4, sp, sl, lsl r3 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ ldrbne r5, [sl, r0, ror #29] │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ - b 0xfe10ecfc │ │ │ │ + b 0xfe10ecc4 │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cad298 │ │ │ │ + b 0x1cad260 │ │ │ │ @ instruction: 0xf1c1010c │ │ │ │ @ instruction: 0xf1b10020 │ │ │ │ - blx 0x93ee64 │ │ │ │ - blx 0x1ba5ec │ │ │ │ + blx 0x93ee2c │ │ │ │ + blx 0x1ba5b4 │ │ │ │ svclt 0x0058f000 │ │ │ │ vst1.16 {d15-d16}, [r4], r3 │ │ │ │ andeq lr, r0, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4322bf58 │ │ │ │ ldmdaeq r0, {r0, r1, r3, r8, lr}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r3, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r4, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17dea0 │ │ │ │ - blx 0x17a254 │ │ │ │ - blx 0x97b23c │ │ │ │ + blx 0x17de68 │ │ │ │ + blx 0x17a21c │ │ │ │ + blx 0x97b204 │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14ea34 │ │ │ │ + blx 0x14e9fc │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0xc3f2b8 │ │ │ │ - blx 0x139e6c │ │ │ │ + blx 0xc3f280 │ │ │ │ + blx 0x139e34 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ - blx 0x112dbbc │ │ │ │ + blx 0x112db84 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a74670 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -177875,79 +177861,79 @@ │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ cmnpcc pc, r1 @ p-variant is OBSOLETE │ │ │ │ addcc pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - bne 0x10cacb4 │ │ │ │ + bne 0x10cac7c │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bne 0x11aa0c8 │ │ │ │ + bne 0x11aa090 │ │ │ │ smlabtmi pc, r1, r3, pc @ │ │ │ │ andsmi lr, r0, r1, asr #23 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strlt r2, [r0, #-519] @ 0xfffffdf9 │ │ │ │ vaddl.u8 q9, d3, d0 │ │ │ │ - blx 0x50970a │ │ │ │ - blx 0x57cefe │ │ │ │ + blx 0x5096d2 │ │ │ │ + blx 0x57cec6 │ │ │ │ vhsub.u32 d31, d12, d14 │ │ │ │ vaddl.u8 q8, d3, d7 │ │ │ │ vmull.u8 q10, d3, d7 │ │ │ │ vcgt.u32 d22, d2, d7 │ │ │ │ vaddl.u8 q9, d1, d15 │ │ │ │ vsubl.u8 q10, d1, d7 │ │ │ │ - blx 0x55632a │ │ │ │ - blx 0x53a742 │ │ │ │ + blx 0x5562f2 │ │ │ │ + blx 0x53a70a │ │ │ │ vrhadd.u32 d31, d2, d3 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fc09e │ │ │ │ - blx 0x52a136 │ │ │ │ - blx 0x53ab32 │ │ │ │ + blx 0x1fc066 │ │ │ │ + blx 0x52a0fe │ │ │ │ + blx 0x53aafa │ │ │ │ @ instruction: 0xf8adf130 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ tstcs r0, r2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x0c00ea01 │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf4120c01 │ │ │ │ svclt 0x0018427f │ │ │ │ vhsub.u32 d18, d12, d1 │ │ │ │ vcgt.u32 d16, d2, d7 │ │ │ │ - b 0x106ba8 │ │ │ │ + b 0x106b70 │ │ │ │ @ instruction: 0xf4120200 │ │ │ │ vmvn.i32 q8, #36608 @ 0x00008f00 │ │ │ │ svclt 0x00186007 │ │ │ │ - b 0xc6780 │ │ │ │ + b 0xc6748 │ │ │ │ stmdacc r0, {r0, r4, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstpmi r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ tstpvs pc, #96, 6 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ @ instruction: 0xf00343d8 │ │ │ │ @ instruction: 0xf1c3337f │ │ │ │ @ instruction: 0xf0003380 │ │ │ │ subsmi r3, r8, r0, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movweq lr, #2561 @ 0xa01 │ │ │ │ andmi pc, pc, r0, asr #7 │ │ │ │ - b 0xea1bc │ │ │ │ + b 0xea184 │ │ │ │ addslt r4, fp, #17 │ │ │ │ svclt 0x00183b00 │ │ │ │ stmdacc r0, {r0, r8, r9, sp} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ submi r4, r0, #-1342177275 @ 0xb0000005 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ @@ -177958,140 +177944,140 @@ │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ svclt 0x00004770 │ │ │ │ smlabtmi r7, r0, r3, pc @ │ │ │ │ ldrlt r0, [r0], #-3586 @ 0xfffff1fe │ │ │ │ strcs pc, [r7], #-960 @ 0xfffffc40 │ │ │ │ rscseq pc, pc, r0, lsl r0 @ │ │ │ │ - blx 0xfecedc5c │ │ │ │ + blx 0xfecedc24 │ │ │ │ movwcs pc, #32896 @ 0x8080 @ │ │ │ │ tstpeq r8, #160, 2 @ p-variant is OBSOLETE @ 0x28 │ │ │ │ ldrdlt fp, [r4, #43]! @ 0x2b │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ rsclt r3, r4, #24, 24 @ 0x1800 │ │ │ │ - blx 0xfed2a75c │ │ │ │ + blx 0xfed2a724 │ │ │ │ ldmdbcc r8, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ biclt fp, r2, r9, asr #5 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vhadd.u32 d18, d3, d0 │ │ │ │ vhadd.u32 d16, d4, d7 │ │ │ │ @ instruction: 0xf85d200f │ │ │ │ vqrdmulh.s32 d20, d1, d4 │ │ │ │ vqadd.u32 d20, d2, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strcs r4, [r8], #-1904 @ 0xfffff890 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ - bcs 0xc6470 │ │ │ │ + bcs 0xc6438 │ │ │ │ andcs sp, r8, #-2147483591 @ 0x80000039 │ │ │ │ svclt 0x0000e7e8 │ │ │ │ stceq 0, cr11, [r2], {130} @ 0x82 │ │ │ │ orrlt fp, fp, r3, lsl #5 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ addslt r3, fp, #16, 22 @ 0x4000 │ │ │ │ - blx 0xfed6a654 │ │ │ │ - bcc 0x4faa78 │ │ │ │ + blx 0xfed6a61c │ │ │ │ + bcc 0x4faa40 │ │ │ │ @ instruction: 0xf8adb292 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, sp} │ │ │ │ andcs fp, r0, #2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bcs 0xc6cc8 │ │ │ │ + bcs 0xc6c90 │ │ │ │ andscs sp, r0, #-1073741765 @ 0xc000003b │ │ │ │ svclt 0x0000e7f1 │ │ │ │ stc2 10, cr15, [r0], {79} @ 0x4f @ │ │ │ │ tstpcs r7, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r7, #64, 6 │ │ │ │ - b 0xfe3c38ac │ │ │ │ - b 0xfe11a454 │ │ │ │ + b 0xfe3c3874 │ │ │ │ + b 0xfe11a41c │ │ │ │ @ instruction: 0xf01011e1 │ │ │ │ - b 0xfe13e4a8 │ │ │ │ + b 0xfe13e470 │ │ │ │ svclt 0x001612e2 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ ldceq 1, cr15, [r9], {160} @ 0xa0 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - blx 0x14add28 │ │ │ │ + blx 0x14adcf0 │ │ │ │ @ instruction: 0xf011fc8c │ │ │ │ svclt 0x001601ff │ │ │ │ @ instruction: 0xf181fab1 │ │ │ │ ldmdbcc r9, {r0, r1, r2, r8, sp} │ │ │ │ andeq pc, r7, ip, ror #6 │ │ │ │ sublt fp, r9, #24, 30 @ 0x60 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ - blx 0xfed6dd40 │ │ │ │ + blx 0xfed6dd08 │ │ │ │ andcs pc, r7, #536870920 @ 0x20000008 │ │ │ │ vpmin.u32 d19, d1, d9 │ │ │ │ svclt 0x0018200f │ │ │ │ @ instruction: 0xf013b252 │ │ │ │ svclt 0x001603ff │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - blcc 0x706d20 │ │ │ │ + blcc 0x706ce8 │ │ │ │ andsmi pc, r7, r2, ror #6 │ │ │ │ subslt fp, fp, #24, 30 @ 0x60 │ │ │ │ andsvs pc, pc, r3, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt fp, r2, r3, lsl #4 │ │ │ │ - b 0xfe183124 │ │ │ │ + b 0xfe1830ec │ │ │ │ addslt r7, fp, #-1946157053 @ 0x8c000003 │ │ │ │ - blx 0xfedaa798 │ │ │ │ - b 0xfe0faf3c │ │ │ │ - blcc 0x51a4b4 │ │ │ │ + blx 0xfedaa760 │ │ │ │ + b 0xfe0faf04 │ │ │ │ + blcc 0x51a47c │ │ │ │ andslt fp, fp, #128, 4 │ │ │ │ - blx 0xfecea75c │ │ │ │ + blx 0xfecea724 │ │ │ │ ldmdacc r1, {r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8adb200 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2} │ │ │ │ movwcs fp, #2 │ │ │ │ - b 0xfe0cff14 │ │ │ │ + b 0xfe0cfedc │ │ │ │ movwcs r7, #61664 @ 0xf0e0 │ │ │ │ stmdacs r0, {r7, r9, ip, sp, pc} │ │ │ │ andcs sp, pc, sp, ror #3 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - b 0xfe0c4070 │ │ │ │ + b 0xfe0c4038 │ │ │ │ addsmi r0, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0xfedaddd8 │ │ │ │ + blx 0xfedadda0 │ │ │ │ @ instruction: 0xf100f083 │ │ │ │ ldrshcs r3, [pc], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ addlt r1, r2, r2, lsl r4 │ │ │ │ - blx 0x3be2be │ │ │ │ - b 0xfe5ba99c │ │ │ │ + blx 0x3be286 │ │ │ │ + b 0xfe5ba964 │ │ │ │ svclt 0x00510f01 │ │ │ │ movwcs r1, #5145 @ 0x1419 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xf8ad0053 │ │ │ │ - b 0xfe5821bc │ │ │ │ + b 0xfe582184 │ │ │ │ svclt 0x00520f02 │ │ │ │ andcs r1, r1, #452984832 @ 0x1b000000 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ @ instruction: 0xf8c0bf48 │ │ │ │ stmdals r1, {r5, r6, r7, r9, sl, fp, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ ldrne fp, [r2], #-130 @ 0xffffff7e │ │ │ │ - b 0xfe57e310 │ │ │ │ + b 0xfe57e2d8 │ │ │ │ strtle r0, [r4], #-3841 @ 0xfffff0ff │ │ │ │ tstpmi r0, r3, lsl #10 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00a84299 │ │ │ │ - blle 0x843218 │ │ │ │ + blle 0x8431e0 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ mcrreq 10, 4, lr, r2, cr15 │ │ │ │ svceq 0x0002ea9c │ │ │ │ @ instruction: 0xf50cd411 │ │ │ │ strbmi r4, [r3, #-768]! @ 0xfffffd00 │ │ │ │ ldrne fp, [fp], #-4008 @ 0xfffff058 │ │ │ │ @ instruction: 0xf8addb0b │ │ │ │ @@ -178122,41 +178108,41 @@ │ │ │ │ stmdane r8, {r2, r7, r9, sl, lr}^ │ │ │ │ movweq lr, #11074 @ 0x2b42 │ │ │ │ svceq 0x0002ea93 │ │ │ │ strlt sp, [r0, #-1047] @ 0xfffffbe9 │ │ │ │ mcrmi 1, 0, pc, cr0, cr0, {0} @ │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ cmpmi r2, r9, asr #16 │ │ │ │ - bl 0x1d8f8a8 │ │ │ │ + bl 0x1d8f870 │ │ │ │ svclt 0x00bb0202 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrmi r3, [r8], -r0, ror #29 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ movwcs pc, #6916 @ 0x1b04 @ │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf000460a │ │ │ │ - beq 0x1816c8 │ │ │ │ + beq 0x181690 │ │ │ │ ldreq r2, [r0], #-256 @ 0xffffff00 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ andseq r4, r0, #201326592 @ 0xc000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ rsbsmi pc, pc, r0 │ │ │ │ andcs r4, r0, #24, 6 @ 0x60000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt r4, r0, #11534336 @ 0xb00000 │ │ │ │ - b 0x10c66f8 │ │ │ │ + b 0x10c66c0 │ │ │ │ movwcs r4, #3 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0010c03 │ │ │ │ vst1.16 {d4-d7}, [r3 :256] │ │ │ │ vbic.i32 q10, #36608 @ 0x00008f00 │ │ │ │ andeq r2, r9, #7 │ │ │ │ vst2.8 {d4-d7}, [r1 :64], r8 │ │ │ │ @@ -178191,19 +178177,19 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ strble r0, [fp], #-1040 @ 0xfffffbf0 │ │ │ │ ldmcs pc!, {r4, r7, r9, ip, sp, pc}^ @ │ │ │ │ rscscs fp, pc, r9, lsl #31 │ │ │ │ strcs fp, [r1], #-720 @ 0xfffffd30 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - b 0x11413ec │ │ │ │ + b 0x11413b4 │ │ │ │ ldreq r4, [r4], #-515 @ 0xfffffdfd │ │ │ │ andcs fp, r1, #68, 30 @ 0x110 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - blx 0x8b33e8 │ │ │ │ + blx 0x8b33b0 │ │ │ │ @ instruction: 0xf1bcfc82 │ │ │ │ svclt 0x00910fff │ │ │ │ vst1.64 {d27-d30}, [pc :64], r2 │ │ │ │ strcs r4, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ andseq fp, r2, #152, 30 @ 0x260 │ │ │ │ ldreq r4, [sl], #-784 @ 0xfffffcf0 │ │ │ │ @@ -178211,35 +178197,35 @@ │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ addslt sp, sl, #184549376 @ 0xb000000 │ │ │ │ svclt 0x00912aff │ │ │ │ vst1.64 {d27-d30}, [pc :64], sl │ │ │ │ strcs r0, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ ldreq fp, [r2], #-3992 @ 0xfffff068 │ │ │ │ - blcs 0xcf034 │ │ │ │ + blcs 0xceffc │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #8124 @ 0x1fbc │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - bcs 0xb502c │ │ │ │ + bcs 0xb4ff4 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @ instruction: 0x0612427f │ │ │ │ andeq lr, r2, r0, asr #20 │ │ │ │ movwcs fp, #8068 @ 0x1f84 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andcs r2, r0, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ svclt 0x0000e7b6 │ │ │ │ ldrlt fp, [r0], #-657 @ 0xfffffd6f │ │ │ │ svclt 0x009829ff │ │ │ │ - b 0x14aaf84 │ │ │ │ - b 0x114ec8c │ │ │ │ + b 0x14aaf4c │ │ │ │ + b 0x114ec54 │ │ │ │ svclt 0x00824203 │ │ │ │ mvnscs r2, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ sbcslt fp, r2, #580 @ 0x244 │ │ │ │ @@ -178249,85 +178235,85 @@ │ │ │ │ movwmi r0, #41490 @ 0xa212 │ │ │ │ ldmibcs pc!, {r0, r5, r6, r9, sl, lr}^ @ │ │ │ │ sbcslt fp, r9, #580 @ 0x244 │ │ │ │ cmnpeq pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ svclt 0x00984ee0 │ │ │ │ @ instruction: 0xf1b30409 │ │ │ │ - b 0x115e28c │ │ │ │ - b 0x147ec94 │ │ │ │ + b 0x115e254 │ │ │ │ + b 0x147ec5c │ │ │ │ svclt 0x00254113 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ streq r1, [fp], -r0, ror #29 │ │ │ │ cmnpmi pc, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ andeq lr, r3, r2, asr #20 │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x14aacfc │ │ │ │ + blx 0x14aacc4 │ │ │ │ strmi pc, [ip, #3202] @ 0xc82 │ │ │ │ svclt 0x0008b510 │ │ │ │ - b 0x14ab008 │ │ │ │ + b 0x14aafd0 │ │ │ │ svclt 0x00184212 │ │ │ │ - b 0x11433f0 │ │ │ │ + b 0x11433b8 │ │ │ │ svclt 0x001e4203 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x49205c │ │ │ │ - blx 0x14bd6e8 │ │ │ │ + blx 0x492024 │ │ │ │ + blx 0x14bd6b0 │ │ │ │ svclt 0x0018fe82 │ │ │ │ strbmi fp, [r6, #713]! @ 0x2c9 │ │ │ │ - b 0x14ae14c │ │ │ │ - blx 0x48b0a0 │ │ │ │ + b 0x14ae114 │ │ │ │ + blx 0x48b068 │ │ │ │ svclt 0x001efc83 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ sbcslt r4, r2, #224, 28 @ 0xe00 │ │ │ │ andcs lr, r2, #266240 @ 0x41000 │ │ │ │ strbmi fp, [r1, #-601]! @ 0xfffffda7 │ │ │ │ - b 0x14ae168 │ │ │ │ - blx 0x188d8c0 │ │ │ │ + b 0x14ae130 │ │ │ │ + blx 0x188d888 │ │ │ │ @ instruction: 0xf08cfc83 │ │ │ │ tstcs r1, pc, ror ip │ │ │ │ @ instruction: 0xf8c0bf18 │ │ │ │ - b 0x14860a0 │ │ │ │ + b 0x1486068 │ │ │ │ svclt 0x00184123 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4c13ea4f │ │ │ │ movwmi pc, #29507 @ 0x7343 @ │ │ │ │ svclt 0x001f428b │ │ │ │ movwcs r1, #5065 @ 0x13c9 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - blx 0x18ae178 │ │ │ │ + blx 0x18ae140 │ │ │ │ sbclt pc, r8, #140 @ 0x8c │ │ │ │ - b 0x1146950 │ │ │ │ + b 0x1146918 │ │ │ │ andcs r6, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blle 0x848d60 │ │ │ │ + blle 0x848d28 │ │ │ │ svccc 0x0080f5b2 │ │ │ │ tstcs r1, r2, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x749174 │ │ │ │ + blle 0x74913c │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf082bf29 │ │ │ │ - b 0xfe14f37c │ │ │ │ + b 0xfe14f344 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r3], r3 │ │ │ │ tstcs r1, pc, ror r3 │ │ │ │ @ instruction: 0xf8c0bf28 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs r1, r0, ror r7 │ │ │ │ - blcs 0xc6da4 │ │ │ │ + blcs 0xc6d6c │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldrmi sp, [r3], -r4, ror #21 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -178338,35 +178324,35 @@ │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ movwcs fp, #3882 @ 0xf2a │ │ │ │ @ instruction: 0xf6cf041b │ │ │ │ addslt r7, r2, #-67108861 @ 0xfc000003 │ │ │ │ tstcs r1, r4, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x11469f0 │ │ │ │ + b 0x11469b8 │ │ │ │ andcs r0, r0, #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addsmi fp, r1, #268435457 @ 0x10000001 │ │ │ │ tstcs r1, lr, lsl pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xbe724 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xbe6ec │ │ │ │ svclt 0x0018b219 │ │ │ │ rscvc lr, r2, #140, 20 @ 0x8c000 │ │ │ │ svclt 0x001e4299 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ addslt r7, r2, #65280 @ 0xff00 │ │ │ │ - b 0xfe3ee284 │ │ │ │ + b 0xfe3ee24c │ │ │ │ smlattcs r0, r3, r3, r7 │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ cdpne 6, 1, cr4, cr9, cr4, {4} │ │ │ │ - blle 0x2cfe80 │ │ │ │ + blle 0x2cfe48 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdblt r1!, {r8, r9, sp}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ @@ -178423,23 +178409,23 @@ │ │ │ │ andlt r4, r0, #1048576 @ 0x100000 │ │ │ │ ldrbmi r1, [r0, -r9, lsl #8]! │ │ │ │ rscsne pc, pc, #0 │ │ │ │ @ instruction: 0xf0010a03 │ │ │ │ @ instruction: 0xf0821cff │ │ │ │ @ instruction: 0xf0033080 │ │ │ │ @ instruction: 0xf1b013ff │ │ │ │ - b 0x1482944 │ │ │ │ + b 0x148290c │ │ │ │ @ instruction: 0xf08c2211 │ │ │ │ @ instruction: 0xf0833c80 │ │ │ │ @ instruction: 0xf16c3380 │ │ │ │ @ instruction: 0xf0021c80 │ │ │ │ @ instruction: 0xf1b312ff │ │ │ │ @ instruction: 0xf0201380 │ │ │ │ @ instruction: 0xf0822180 │ │ │ │ - b 0xfe0cb164 │ │ │ │ + b 0xfe0cb12c │ │ │ │ @ instruction: 0xf0230003 │ │ │ │ @ instruction: 0xf1622380 │ │ │ │ @ instruction: 0xf0001280 │ │ │ │ stmiane r9, {r7, sp}^ │ │ │ │ andeq lr, r1, r0, lsl #21 │ │ │ │ orrcs pc, r0, ip, lsr #32 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ @@ -178453,205 +178439,205 @@ │ │ │ │ strne fp, [fp], #-514 @ 0xfffffdfe │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf181fa03 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ pkhbtmi fp, r4, r0, lsl #8 │ │ │ │ strne lr, [r1], #-2525 @ 0xfffff623 │ │ │ │ - b 0xfe5448fc │ │ │ │ + b 0xfe5448c4 │ │ │ │ strle r0, [r9, #-3840] @ 0xfffff100 │ │ │ │ svceq 0x0001ea92 │ │ │ │ tstcs r1, pc, asr pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr12, {6} │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rscvc lr, r2, r1, lsl #21 │ │ │ │ - b 0xfe584c3c │ │ │ │ + b 0xfe584c04 │ │ │ │ strle r0, [r9, #-3841] @ 0xfffff0ff │ │ │ │ svceq 0x0004ea93 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x1fc968 │ │ │ │ + blmi 0x1fc930 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ ldmdane r2, {r0, sl, ip}^ │ │ │ │ tsteq r4, r3, asr #22 │ │ │ │ svceq 0x0001ea93 │ │ │ │ ldrmi sp, [r0], -r5, lsl #8 │ │ │ │ - blmi 0x1fc98c │ │ │ │ + blmi 0x1fc954 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - b 0xfe5905e0 │ │ │ │ + b 0xfe5905a8 │ │ │ │ ldrbtle r0, [r6], #3844 @ 0xf04 │ │ │ │ strcs r1, [r1], #-2011 @ 0xfffff825 │ │ │ │ smlabbmi r0, r3, r0, pc @ │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ bicmi r4, r9, #1744830467 @ 0x68000003 │ │ │ │ @ instruction: 0xf85d4610 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi fp, [r3], -r2, asr #5 │ │ │ │ strlt fp, [r0, #-712] @ 0xfffffd38 │ │ │ │ vsubl.u8 q10, d19, d2 │ │ │ │ svclt 0x008c2c07 │ │ │ │ - bne 0xfe0c5094 │ │ │ │ + bne 0xfe0c505c │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ - b 0x14820d8 │ │ │ │ - b 0x10d20b8 │ │ │ │ + b 0x14820a0 │ │ │ │ + b 0x10d2080 │ │ │ │ vaddl.u8 q10, d1, d2 │ │ │ │ cdpeq 2, 0, cr4, cr9, cr7, {0} │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - b 0x114f2b4 │ │ │ │ + b 0x114f27c │ │ │ │ svclt 0x008c020e │ │ │ │ - bne 0xff3051f4 │ │ │ │ + bne 0xff3051bc │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fca16 │ │ │ │ + blx 0x1fc9de │ │ │ │ strmi fp, [r3], -r2, asr #4 │ │ │ │ vhsub.u8 , , q4 │ │ │ │ addmi r2, r2, #1792 @ 0x700 │ │ │ │ svclt 0x00ccb500 │ │ │ │ - bne 0xfe0c50f4 │ │ │ │ + bne 0xfe0c50bc │ │ │ │ andcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ svclt 0x00cc4562 │ │ │ │ @ instruction: 0x0c0ceba2 │ │ │ │ @ instruction: 0x0c02ebac │ │ │ │ vfmsvc.f32 s29, s0, s30 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ andmi lr, ip, r0, asr #20 │ │ │ │ - b 0x113f91c │ │ │ │ + b 0x113f8e4 │ │ │ │ vqsub.u8 d20, d1, d12 │ │ │ │ - b 0x11518f8 │ │ │ │ + b 0x11518c0 │ │ │ │ vhsub.u8 d16, d3, d14 │ │ │ │ strbmi r4, [r6, #3591]! @ 0xe07 │ │ │ │ @ instruction: 0x6323ea4f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ - bl 0xfec6e820 │ │ │ │ - bl 0xfebc1924 │ │ │ │ + bl 0xfec6e7e8 │ │ │ │ + bl 0xfebc18ec │ │ │ │ addmi r0, fp, #3584 @ 0xe00 │ │ │ │ - bne 0x172e82c │ │ │ │ - b 0x13c5424 │ │ │ │ - b 0x13c190c │ │ │ │ + bne 0x172e7f4 │ │ │ │ + b 0x13c53ec │ │ │ │ + b 0x13c18d4 │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addlt r4, r2, #3145728 @ 0x300000 │ │ │ │ stceq 2, cr11, [r9], {136} @ 0x88 │ │ │ │ - b 0x148f328 │ │ │ │ + b 0x148f2f0 │ │ │ │ svclt 0x008c4313 │ │ │ │ - bne 0xfe0c5168 │ │ │ │ + bne 0xfe0c5130 │ │ │ │ svclt 0x008c428b │ │ │ │ - bne 0xff305294 │ │ │ │ + bne 0xff30525c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ strmi fp, [r3], -r2, lsl #4 │ │ │ │ addmi fp, r2, #8, 4 @ 0x80000000 │ │ │ │ - bne 0x4ee874 │ │ │ │ + bne 0x4ee83c │ │ │ │ ldrne r1, [sl], #-2688 @ 0xfffff580 │ │ │ │ addsmi r1, sl, #184549376 @ 0xb000000 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ - bne 0xff5ae884 │ │ │ │ + bne 0xff5ae84c │ │ │ │ tstmi r9, #634880 @ 0x9b000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andle r4, r3, #268435464 @ 0x10000008 │ │ │ │ - bl 0x1905268 │ │ │ │ + bl 0x1905230 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ - bl 0x1905190 │ │ │ │ + bl 0x1905158 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ strbne r1, [fp, r2, asr #15] │ │ │ │ - bl 0x1d8f380 │ │ │ │ - ble 0x281988 │ │ │ │ - bl 0x1945284 │ │ │ │ + bl 0x1d8f348 │ │ │ │ + ble 0x281950 │ │ │ │ + bl 0x194524c │ │ │ │ andcs r0, r0, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bl 0x19851b4 │ │ │ │ + bl 0x198517c │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x6c10ea4f │ │ │ │ sbclt r0, r3, #10, 28 @ 0xa0 │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ - blx 0x3ca1ce │ │ │ │ - blx 0x18bb1bc │ │ │ │ - blx 0x1bdbbe │ │ │ │ + blx 0x3ca196 │ │ │ │ + blx 0x18bb184 │ │ │ │ + blx 0x1bdb86 │ │ │ │ vmull.u8 , d0, d12 │ │ │ │ vsubw.u8 q10, , d7 │ │ │ │ vaddl.u8 q9, d1, d7 │ │ │ │ - blx 0x44ede6 │ │ │ │ - blx 0x1ba9ce │ │ │ │ - b 0x13fadd4 │ │ │ │ - b 0x110e9d4 │ │ │ │ + blx 0x44edae │ │ │ │ + blx 0x1ba996 │ │ │ │ + b 0x13fad9c │ │ │ │ + b 0x110e99c │ │ │ │ andcs r4, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ sublt fp, r2, #-1342177276 @ 0xb0000004 │ │ │ │ stcmi 3, cr15, [r7], {64} @ 0x40 │ │ │ │ vrshl.u8 d27, d0, d0 │ │ │ │ - blx 0x54a212 │ │ │ │ + blx 0x54a1da │ │ │ │ strne pc, [r3], -r3, lsl #4 │ │ │ │ andmi pc, r7, r1, asr #6 │ │ │ │ - blx 0x7eb44a │ │ │ │ + blx 0x7eb412 │ │ │ │ @ instruction: 0xf341fc00 │ │ │ │ - blx 0x846a26 │ │ │ │ - blx 0x8baa0c │ │ │ │ - b 0x117dc40 │ │ │ │ + blx 0x8469ee │ │ │ │ + blx 0x8ba9d4 │ │ │ │ + b 0x117dc08 │ │ │ │ strne r4, [sl], -r0 │ │ │ │ vqrdmlah.s d15, d2, d3 │ │ │ │ tstmi r3, ip, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fcb9e │ │ │ │ + blx 0x1fcb66 │ │ │ │ stceq 6, cr4, [r2], {11} │ │ │ │ addlt r0, r0, #2304 @ 0x900 │ │ │ │ - blx 0x16b4a2 │ │ │ │ - blx 0x1bae3e │ │ │ │ + blx 0x16b46a │ │ │ │ + blx 0x1bae06 │ │ │ │ andcs pc, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x4d0252 │ │ │ │ - blx 0x5baa4e │ │ │ │ + blx 0x4d021a │ │ │ │ + blx 0x5baa16 │ │ │ │ movwcs pc, #305 @ 0x131 @ │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, sl, #805306372 @ 0x30000004 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ addslt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ tstmi r8, #1140850688 @ 0x44000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x14abe7c │ │ │ │ + blx 0x14abe44 │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ @ instruction: 0xf3412c07 │ │ │ │ - b 0x148f2a8 │ │ │ │ + b 0x148f270 │ │ │ │ svclt 0x00026321 │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ andle r1, r5, r0, ror #29 │ │ │ │ svceq 0x0000f1be │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0080f11c │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xbe978 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xbe940 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcd006 │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0080f112 │ │ │ │ andcs fp, r1, #2, 30 │ │ │ │ @@ -178668,19 +178654,19 @@ │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fcc8e │ │ │ │ - blx 0x14abf5c │ │ │ │ + blx 0x1fcc56 │ │ │ │ + blx 0x14abf24 │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ - b 0x148f344 │ │ │ │ + b 0x148f30c │ │ │ │ vcgt.u8 d22, d1, d17 │ │ │ │ svclt 0x00132c07 │ │ │ │ tstcs r1, r9, asr #4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x0008b249 │ │ │ │ @ instruction: 0xf11c217f │ │ │ │ svclt 0x00110f80 │ │ │ │ @@ -178710,15 +178696,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ addlt fp, r2, sl, lsl #4 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0x4321ea4f │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - bcs 0xf2bcc │ │ │ │ + bcs 0xf2b94 │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf513b20a │ │ │ │ svclt 0x00024f00 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ strdle r7, [r3], -pc @ │ │ │ │ svclt 0x00bc2b00 │ │ │ │ @@ -178746,15 +178732,15 @@ │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x000b4f00 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ rscvc lr, r1, r1, lsl #21 │ │ │ │ - bl 0xfe8c7454 │ │ │ │ + bl 0xfe8c741c │ │ │ │ svclt 0x000870e1 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x00054f00 │ │ │ │ @ instruction: 0xf06f2201 │ │ │ │ @@ -178778,183 +178764,183 @@ │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1b34684 │ │ │ │ svclt 0x00084f00 │ │ │ │ andle r2, r7, r0, lsl #20 │ │ │ │ - bl 0x198f610 │ │ │ │ + bl 0x198f5d8 │ │ │ │ andcs r0, r0, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15efc │ │ │ │ + bl 0xfec15ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7790ff8 │ │ │ │ - blx 0xfecfe58c │ │ │ │ + blx 0xfecfe5c4 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15f28 │ │ │ │ + bl 0xfec15ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - ldc2l 7, cr15, [lr, #484] @ 0x1e4 │ │ │ │ + ldc2l 7, cr15, [sl, #484]! @ 0x1e4 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15f5c │ │ │ │ + bl 0xfec15f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [r4, #484] @ 0x1e4 │ │ │ │ + stc2l 7, cr15, [r0, #484]! @ 0x1e4 │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15f88 │ │ │ │ + bl 0xfec15f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - stc2 7, cr15, [ip, #484]! @ 0x1e4 │ │ │ │ + stc2l 7, cr15, [r8, #484] @ 0x1e4 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15fc0 │ │ │ │ + bl 0xfec15f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [r0, #484] @ 0x1e4 │ │ │ │ + stc2 7, cr15, [ip, #484]! @ 0x1e4 │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec15ff0 │ │ │ │ + bl 0xfec15fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - stc2l 7, cr15, [r6, #484] @ 0x1e4 │ │ │ │ + stc2l 7, cr15, [r2, #484]! @ 0x1e4 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16030 │ │ │ │ + bl 0xfec15ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - stc2 7, cr15, [r6, #484]! @ 0x1e4 │ │ │ │ + stc2l 7, cr15, [r2, #484] @ 0x1e4 │ │ │ │ strmi r1, [r1], -r0, asr #15 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r6, r5, sp, lsl #16 │ │ │ │ strvc lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ stmiavs sp, {r0, r8, sl, ip, pc}^ │ │ │ │ ldmdami pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ movwgt lr, #10704 @ 0x29d0 │ │ │ │ stmdbcs r7, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strls r0, [r3, #-3117] @ 0xfffff3d3 │ │ │ │ - b 0x1326288 │ │ │ │ - b 0x14812a8 │ │ │ │ + b 0x1326250 │ │ │ │ + b 0x1481270 │ │ │ │ @ instruction: 0xf0034817 │ │ │ │ @ instruction: 0xf4084b7f │ │ │ │ - b 0x1491090 │ │ │ │ - b 0x14896f4 │ │ │ │ - b 0x130a6f0 │ │ │ │ + b 0x1491058 │ │ │ │ + b 0x14896bc │ │ │ │ + b 0x130a6b8 │ │ │ │ strls r0, [r2, #-1288] @ 0xfffffaf8 │ │ │ │ stmdbcs r7, {r2, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x14a62ac │ │ │ │ - b 0x1390f1c │ │ │ │ + b 0x14a6274 │ │ │ │ + b 0x1390ee4 │ │ │ │ vst2.8 {d0,d2}, [r8], r9 │ │ │ │ - b 0x13110b0 │ │ │ │ + b 0x1311078 │ │ │ │ @ instruction: 0xf40a0b08 │ │ │ │ vmvn.i16 q10, #57088 @ 0xdf00 │ │ │ │ stmiavs sp, {r0, r1, r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0x2601e9d1 │ │ │ │ ldrbeq pc, [pc, r7]! @ │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ - bmi 0x20baee4 │ │ │ │ + bmi 0x20baeac │ │ │ │ @ instruction: 0xf0029d01 │ │ │ │ - b 0x13110d4 │ │ │ │ + b 0x131109c │ │ │ │ vst2.8 {d0,d2}, [lr], r8 │ │ │ │ - b 0x14928dc │ │ │ │ + b 0x14928a4 │ │ │ │ @ instruction: 0xf0054815 │ │ │ │ vst3. {d0,d2,d4}, [r8 :256] │ │ │ │ - b 0x12110e8 │ │ │ │ - b 0x1300328 │ │ │ │ - b 0x1480f14 │ │ │ │ + b 0x12110b0 │ │ │ │ + b 0x13002f0 │ │ │ │ + b 0x1480edc │ │ │ │ vmov.i8 d20, #230 @ 0xe6 │ │ │ │ strls r2, [r1, #-2311] @ 0xfffff6f9 │ │ │ │ stmdbeq r9, {r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf40e0c1d │ │ │ │ - b 0x1312904 │ │ │ │ + b 0x13128cc │ │ │ │ @ instruction: 0xf00c0e0e │ │ │ │ - b 0x148170c │ │ │ │ - b 0x1309f84 │ │ │ │ + b 0x14816d4 │ │ │ │ + b 0x1309f4c │ │ │ │ vst2.8 {d6,d8}, [ip], r5 │ │ │ │ stcls 12, cr4, [r3, #-508] @ 0xfffffe04 │ │ │ │ stmdbeq ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4c04ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbeef8 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbeec0 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ - ldcleq 0, cr15, [pc], #24 @ 0xbef48 │ │ │ │ - b 0x13c180c │ │ │ │ + ldcleq 0, cr15, [pc], #24 @ 0xbef10 │ │ │ │ + b 0x13c17d4 │ │ │ │ @ instruction: 0xf4066c05 │ │ │ │ stcls 6, cr4, [r1, #-508] @ 0xfffffe04 │ │ │ │ streq lr, [r6], -ip, asr #20 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbef18 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbeee0 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0x2c04ea4f │ │ │ │ @ instruction: 0xf40c0c24 │ │ │ │ - b 0x1282154 │ │ │ │ + b 0x128211c │ │ │ │ svcls 0x00026404 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ andseq r6, pc, #15 │ │ │ │ vst3.8 {d0-d2}, [r7 :64], fp │ │ │ │ vst1.16 {d0}, [r3 :256] │ │ │ │ - b 0x137fd6c │ │ │ │ + b 0x137fd34 │ │ │ │ subvs r0, pc, r7, lsl #14 │ │ │ │ ldceq 2, cr0, [r2], {23} │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ strvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ rsbseq pc, pc, #117440512 @ 0x7000000 │ │ │ │ andeq lr, r2, #72, 20 @ 0x48000 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ @@ -178972,31 +178958,31 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib r0, {r0, r2, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d08401 │ │ │ │ stmdavs sl, {r2, r3, sp, lr, pc} │ │ │ │ ldrmi lr, [r8, -pc, asr #20] │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - ldrteq r6, [pc], #-2254 @ 0xbefd8 │ │ │ │ - b 0x1299208 │ │ │ │ + ldrteq r6, [pc], #-2254 @ 0xbefa0 │ │ │ │ + b 0x12991d0 │ │ │ │ andvs r4, pc, r5, lsl r7 @ │ │ │ │ ldrmi lr, [lr, -pc, asr #20] │ │ │ │ - b 0x122ba9c │ │ │ │ - ldrteq r4, [pc], #-1288 @ 0xbefec │ │ │ │ + b 0x122ba64 │ │ │ │ + ldrteq r4, [pc], #-1288 @ 0xbefb4 │ │ │ │ ldrmi lr, [r4, -r7, asr #20] │ │ │ │ - b 0x1497130 │ │ │ │ + b 0x14970f8 │ │ │ │ adclt r4, r4, #28, 14 @ 0x700000 │ │ │ │ strmi lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ - b 0x12800fc │ │ │ │ + b 0x12800c4 │ │ │ │ addvs r4, pc, r2, lsl r7 @ │ │ │ │ addslt r0, r2, #14080 @ 0x3700 │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x128010c │ │ │ │ + b 0x12800d4 │ │ │ │ addslt r4, fp, #4980736 @ 0x4c0000 │ │ │ │ - b 0x1197354 │ │ │ │ + b 0x119731c │ │ │ │ andvs r4, r5, r6, lsl #6 │ │ │ │ andmi lr, r1, #192, 18 @ 0x300000 │ │ │ │ andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -179011,142 +178997,142 @@ │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r8, sl, lr}^ │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ - beq 0xa42470 │ │ │ │ + beq 0xa42438 │ │ │ │ cdpmi 0, 7, cr15, cr15, cr5, {0} │ │ │ │ ldrbtmi pc, [pc], -r6, lsl #8 @ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ strcs pc, [r7], -r4, asr #7 │ │ │ │ - b 0x1242118 │ │ │ │ + b 0x12420e0 │ │ │ │ vst1.8 {d0-d2}, [r4], lr │ │ │ │ vmvn.i32 q10, #11468800 @ 0x00af0000 │ │ │ │ teqmi r4, #7, 28 @ 0x70 │ │ │ │ ldrbtmi pc, [pc], -r3 @ │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vnmlami.f32 s28, s4, s30 │ │ │ │ @ instruction: 0xf40e0c1f │ │ │ │ - b 0x1252aa4 │ │ │ │ + b 0x1252a6c │ │ │ │ @ instruction: 0xf002060e │ │ │ │ - beq 0x542cac │ │ │ │ + beq 0x542c74 │ │ │ │ vmlsvs.f32 s28, s14, s28 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ andeq lr, r2, #319488 @ 0x4e000 │ │ │ │ vmlsmi.f32 s28, s10, s30 │ │ │ │ cdpeq 4, 7, cr15, cr15, cr14, {0} │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vmlscs.f32 s28, s6, s30 │ │ │ │ vst3.8 {d0-d2}, [lr :64], fp │ │ │ │ @ instruction: 0xf4030e7f │ │ │ │ - b 0x123fed4 │ │ │ │ + b 0x123fe9c │ │ │ │ tstmi sl, #14680064 @ 0xe00000 │ │ │ │ vmlscs.f32 s28, s10, s30 │ │ │ │ @ instruction: 0xf40e0c2b │ │ │ │ @ instruction: 0x432c057f │ │ │ │ - b 0x13d7224 │ │ │ │ + b 0x13d71ec │ │ │ │ andvs r6, ip, r3, lsl #6 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stmdavs r6, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ stmdavs r2, {r0, r2, r3, r6, fp, sp, lr} │ │ │ │ stmdavs fp, {r2, r4, r5, sl, fp} │ │ │ │ - b 0x11c01a4 │ │ │ │ + b 0x11c016c │ │ │ │ andvs r4, ip, r2, lsl r4 │ │ │ │ addslt r0, r2, #44, 24 @ 0x2c00 │ │ │ │ andmi lr, r6, #270336 @ 0x42000 │ │ │ │ - b 0x11c01b4 │ │ │ │ + b 0x11c017c │ │ │ │ addslt r4, fp, #318767104 @ 0x13000000 │ │ │ │ - b 0x119725c │ │ │ │ + b 0x1197224 │ │ │ │ andvs r4, r2, r5, lsl #6 │ │ │ │ subvs fp, r3, r0, ror ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmdavs fp, {r1, fp, sp, lr} │ │ │ │ stmvs r5, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - b 0x149946c │ │ │ │ + b 0x1499434 │ │ │ │ andls r2, r0, #3, 28 @ 0x30 │ │ │ │ andgt lr, r2, #3424256 @ 0x344000 │ │ │ │ vst3.32 @ instruction: 0xf48efa1f │ │ │ │ - b 0x14a4168 │ │ │ │ + b 0x14a4130 │ │ │ │ stmdavs ip, {r0, r1, r4, r8, fp, sp}^ │ │ │ │ - blcs 0x3f9aa4 │ │ │ │ + blcs 0x3f9a6c │ │ │ │ stmdacs r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bcs 0x7f9aac │ │ │ │ - b 0x149928c │ │ │ │ - blx 0x88a988 │ │ │ │ + bcs 0x7f9a74 │ │ │ │ + b 0x1499254 │ │ │ │ + blx 0x88a950 │ │ │ │ @ instruction: 0xf40afb8b │ │ │ │ - blx 0x891b7c │ │ │ │ - blx 0x8bd3a4 │ │ │ │ + blx 0x891b44 │ │ │ │ + blx 0x8bd36c │ │ │ │ strls pc, [r4], #-1166 @ 0xfffffb72 │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbf18c @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbf154 @ │ │ │ │ stmdavs ip, {r0, r1, sl, ip, pc}^ │ │ │ │ vnmlacs.f32 s28, s4, s30 │ │ │ │ cdpmi 4, 7, cr15, cr15, cr14, {0} │ │ │ │ ldmdbcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbf1a0 @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbf168 @ │ │ │ │ ldmibeq pc!, {r0, r2, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blmi 0x20bb1dc │ │ │ │ + blmi 0x20bb1a4 │ │ │ │ @ instruction: 0x2c1cea4f │ │ │ │ - b 0x13a41c8 │ │ │ │ + b 0x13a4190 │ │ │ │ strls r0, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ stmdbvs ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldcleq 0, cr15, [pc], #28 @ 0xbf1dc │ │ │ │ - b 0x12e61c4 │ │ │ │ + ldcleq 0, cr15, [pc], #28 @ 0xbf1a4 │ │ │ │ + b 0x12e618c │ │ │ │ @ instruction: 0xf002080c │ │ │ │ - beq 0x5523c8 │ │ │ │ + beq 0x552390 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vnmlavs.f32 s28, s14, s30 │ │ │ │ andvs lr, r2, #72, 20 @ 0x48000 │ │ │ │ ldmeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - b 0x13e61e8 │ │ │ │ + b 0x13e61b0 │ │ │ │ @ instruction: 0xf0034c0e │ │ │ │ @ instruction: 0xf0064e7f │ │ │ │ - b 0x11c1de8 │ │ │ │ + b 0x11c1db0 │ │ │ │ stcls 8, cr0, [r3], {8} │ │ │ │ - b 0x1441a60 │ │ │ │ + b 0x1441a28 │ │ │ │ stcls 14, cr0, [r4], {4} │ │ │ │ movwvs lr, #14920 @ 0x3a48 │ │ │ │ - beq 0x379b10 │ │ │ │ + beq 0x379ad8 │ │ │ │ @ instruction: 0xf004684c │ │ │ │ stcls 8, cr4, [r5], {127} @ 0x7f │ │ │ │ stmdaeq r4, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1499340 │ │ │ │ + b 0x1499308 │ │ │ │ @ instruction: 0x9c012b14 │ │ │ │ - bvs 0x3b9b40 │ │ │ │ - blvs 0x679b58 │ │ │ │ + bvs 0x3b9b08 │ │ │ │ + blvs 0x679b20 │ │ │ │ stmdami fp, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x239b60 │ │ │ │ - bleq 0x20bc254 │ │ │ │ + blcs 0x239b28 │ │ │ │ + bleq 0x20bc21c │ │ │ │ stmdbeq fp, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ andls pc, r0, r1, asr #17 │ │ │ │ stmdbmi r7, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x11c1aec │ │ │ │ + b 0x11c1ab4 │ │ │ │ vst2.8 {d0,d2}, [r5], r9 │ │ │ │ - b 0x130083c │ │ │ │ + b 0x1300804 │ │ │ │ subvs r0, sp, r5, lsl #10 │ │ │ │ vmvn.i32 d16, #64768 @ 0x0000fd00 │ │ │ │ vst1.8 {d4}, [r5], r7 │ │ │ │ - b 0x13c084c │ │ │ │ + b 0x13c0814 │ │ │ │ @ instruction: 0x432a0707 │ │ │ │ addvs r6, sl, pc, asr #1 │ │ │ │ andeq r9, sl, #0, 18 │ │ │ │ vst1.8 {d0-d1}, [r2], ip │ │ │ │ vst1.16 {d0-d3}, [r4 :256] │ │ │ │ tstmi r3, #2130706432 @ 0x7f000000 │ │ │ │ vaddl.u8 q11, d1, d3 │ │ │ │ - b 0x144fe8c │ │ │ │ + b 0x144fe54 │ │ │ │ eorseq r0, r3, #3, 28 @ 0x30 │ │ │ │ cmnpeq pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ strmi pc, [r7], -r6, asr #7 │ │ │ │ streq lr, [r4], #-2638 @ 0xfffff5b2 │ │ │ │ streq lr, [r6], -r8, asr #20 │ │ │ │ movweq lr, #14922 @ 0x3a4a │ │ │ │ stmib r0, {r2, r6, sp, lr}^ │ │ │ │ @@ -179158,19 +179144,19 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x8c02e9d0 │ │ │ │ strpl lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x7600e9d0 │ │ │ │ mcr2 10, 4, pc, cr8, cr15, {0} @ │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ vmlsmi.f32 s28, s10, s28 │ │ │ │ - streq pc, [pc, #-879] @ 0xbef51 │ │ │ │ + streq pc, [pc, #-879] @ 0xbef19 │ │ │ │ and pc, r0, r1, asr #17 │ │ │ │ ldrmi lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ - blx 0x897400 │ │ │ │ - b 0x123c900 │ │ │ │ + blx 0x8973c8 │ │ │ │ + b 0x123c8c8 │ │ │ │ vrshl.u32 d20, d4, d15 │ │ │ │ addvs r0, sp, pc, lsl #8 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ adcslt r6, r9, #204 @ 0xcc │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ adcslt r6, r1, #1 │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ @@ -179196,213 +179182,213 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0x3700e9d0 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ @ instruction: 0x2c15ea4f │ │ │ │ - b 0x147fc10 │ │ │ │ + b 0x147fbd8 │ │ │ │ @ instruction: 0xf0052a14 │ │ │ │ - b 0x1492d5c │ │ │ │ + b 0x1492d24 │ │ │ │ strbtmi r2, [r0], r4, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-1034 @ 0xbf368 @ │ │ │ │ - ldclmi 4, cr15, [pc], #-48 @ 0xbf33c │ │ │ │ + ldrbtmi pc, [pc], #-1034 @ 0xbf330 @ │ │ │ │ + ldclmi 4, cr15, [pc], #-48 @ 0xbf304 │ │ │ │ streq lr, [ip, #-2638] @ 0xfffff5b2 │ │ │ │ - b 0x116be4c │ │ │ │ + b 0x116be14 │ │ │ │ @ instruction: 0xf0070c04 │ │ │ │ tstmi r6, #-268435441 @ 0xf000000f │ │ │ │ - blx 0x882c68 │ │ │ │ - b 0x14bd9a8 │ │ │ │ - b 0x120aba4 │ │ │ │ + blx 0x882c30 │ │ │ │ + b 0x14bd970 │ │ │ │ + b 0x120ab6c │ │ │ │ @ instruction: 0xf0034502 │ │ │ │ - b 0x12fff8c │ │ │ │ - b 0x124039c │ │ │ │ + b 0x12fff54 │ │ │ │ + b 0x1240364 │ │ │ │ vrsubhn.i16 d22, , q4 │ │ │ │ vst1.8 {d4-d7}, [lr], r7 │ │ │ │ tstmi r5, #2032 @ 0x7f0 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vmla.i q11, , d1[3] │ │ │ │ andvs r4, lr, r7, lsl #4 │ │ │ │ mrceq 2, 0, r0, cr11, cr9, {0} │ │ │ │ strvs lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #76, 20 @ 0x4c000 │ │ │ │ - b 0x1150044 │ │ │ │ + b 0x115000c │ │ │ │ andvs r4, r1, r3, lsl #6 │ │ │ │ andcs r6, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldmib r0, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r9, sl, lr}^ │ │ │ │ adcslt r5, r2, #0, 6 │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ tstmi r6, #274432 @ 0x43000 │ │ │ │ stceq 0, cr6, [fp], #-300 @ 0xfffffed4 │ │ │ │ adclt r6, r2, #10 │ │ │ │ - b 0x1140468 │ │ │ │ - b 0x118fc14 │ │ │ │ + b 0x1140430 │ │ │ │ + b 0x118fbdc │ │ │ │ stmib r0, {r2, r4, r8, r9, lr}^ │ │ │ │ ldcllt 3, cr2, [r0], #-0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5a04603 │ │ │ │ @ instruction: 0xf1a33080 │ │ │ │ - bcs 0xffc40 │ │ │ │ + bcs 0xffc08 │ │ │ │ stmdacs r3, {r3, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r1, r4, pc @ │ │ │ │ - blcs 0x4c742c │ │ │ │ + blcs 0x4c73f4 │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34e098 │ │ │ │ + blcs 0x34e060 │ │ │ │ @ instruction: 0xf64ad815 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ teqlt r3, r0, asr #24 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ - bl 0x14e5f4 │ │ │ │ + bl 0x14e5bc │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ bicmi r0, r0, #4, 24 @ 0x400 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec166b0 │ │ │ │ + bl 0xfec16678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ - blmi 0x17f978 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ + blmi 0x17f940 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf17c9000 │ │ │ │ svclt 0x0000f86b │ │ │ │ - eorseq sl, r3, ip, ror #18 │ │ │ │ + eorseq sl, r3, ip, lsr #18 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9b0 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34e134 │ │ │ │ + blcs 0x34e0fc │ │ │ │ @ instruction: 0xf64ad80b │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ stmdacs r1, {r0, r1, r5} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ vmla.f q8, q0, d0[2] │ │ │ │ stmdacs r1, {r0, r7} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16734 │ │ │ │ + bl 0xfec166fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [r4], -r8, lsl #16 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf1a84617 │ │ │ │ - blcs 0x10158c │ │ │ │ + blcs 0x101554 │ │ │ │ ldrtmi sp, [r0], -lr │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ @ instruction: 0xf5a4b9a8 │ │ │ │ strbmi r5, [r0], -r8, lsl #6 │ │ │ │ sbcvs pc, r4, #12779520 @ 0xc30000 │ │ │ │ stcvc 8, cr15, [r8], #784 @ 0x310 │ │ │ │ ldcpl 8, cr15, [r8], #784 @ 0x310 │ │ │ │ - blx 0xfed7d35e │ │ │ │ - blx 0xe7d3a0 │ │ │ │ + blx 0xff47d326 │ │ │ │ + blx 0x157d368 │ │ │ │ strble r0, [ip, #259]! @ 0x103 │ │ │ │ strcs r0, [r2, #-3771] @ 0xfffff145 │ │ │ │ svclt 0x00082b07 │ │ │ │ strvc pc, [r0, -pc, asr #32] │ │ │ │ @ instruction: 0xf645e7e5 │ │ │ │ - vsra.s64 d16, d16, #64 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ - blmi 0x13f64c │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ + blmi 0x13f614 │ │ │ │ @ instruction: 0xf1b32241 │ │ │ │ - svclt 0x0000fa95 │ │ │ │ - eorseq sl, r3, r8, ror r9 │ │ │ │ + svclt 0x0000fa91 │ │ │ │ + eorseq sl, r3, r8, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec167a8 │ │ │ │ + bl 0xfec16770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r8, asr r1 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #32 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x42ea18 │ │ │ │ + bcs 0x42e9e0 │ │ │ │ stmdale pc!, {r0, r2, r3, r5, ip, lr, pc} @ │ │ │ │ - bcs 0x1cde00 │ │ │ │ - blcs 0x5359a8 │ │ │ │ + bcs 0x1cddc8 │ │ │ │ + blcs 0x535970 │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ strtmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xff96f7ff │ │ │ │ andle r2, lr, sp, lsl #20 │ │ │ │ - bcs 0x10de48 │ │ │ │ - blcc 0x675690 │ │ │ │ + bcs 0x10de10 │ │ │ │ + blcc 0x675658 │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ andlt sp, r2, r9, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x66ea64 │ │ │ │ + blcs 0x66ea2c │ │ │ │ ldrdlt sp, [r2], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x8aea78 │ │ │ │ + blcs 0x8aea40 │ │ │ │ ldrb sp, [r4, r5, asr #3] │ │ │ │ bicle r2, r2, lr, lsl #20 │ │ │ │ andmi pc, r4, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [ip, #2011]! @ 0x7db │ │ │ │ andcs lr, r0, fp, asr #15 │ │ │ │ - asrseq pc, r5, #12 @ │ │ │ │ + cmnpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addcs pc, r9, #64, 4 │ │ │ │ @ instruction: 0xffa0f17b │ │ │ │ - eorseq sl, r3, r8, lsl #19 │ │ │ │ + eorseq sl, r3, r8, asr #18 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16870 │ │ │ │ + bl 0xfec16838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r9, [pc], -r2, lsl #18 │ │ │ │ @ instruction: 0xf0193810 │ │ │ │ ldrtmi pc, [fp], -r7, ror #17 @ │ │ │ │ @@ -179413,63 +179399,63 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ addlt r4, r5, r0, lsl #13 │ │ │ │ @ instruction: 0x27ff4670 │ │ │ │ @ instruction: 0xf0019200 │ │ │ │ andcc r0, r1, #805306368 @ 0x30000000 │ │ │ │ stcls 8, cr0, [lr], {137} @ 0x89 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bls 0x4a3ac8 │ │ │ │ + bls 0x4a3a90 │ │ │ │ strls r4, [r1], #-1649 @ 0xfffff98f │ │ │ │ stcls 2, cr9, [r1], {2} │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ stceq 1, cr15, [r0], #-696 @ 0xfffffd48 │ │ │ │ vpmax.s8 d15, d14, d7 │ │ │ │ - blx 0xa8f75c │ │ │ │ - blx 0x2bcaf0 │ │ │ │ + blx 0xa8f724 │ │ │ │ + blx 0x2bcab8 │ │ │ │ msrmi CPSR_sc, #12, 8 @ 0xc000000 │ │ │ │ - blx 0x1a66e8 │ │ │ │ + blx 0x1a66b0 │ │ │ │ eormi pc, r5, r6, lsl #22 │ │ │ │ - blx 0x9a66e8 │ │ │ │ - blx 0x9fdf1c │ │ │ │ - b 0x11fc728 │ │ │ │ - b 0x11c0720 │ │ │ │ + blx 0x9a66b0 │ │ │ │ + blx 0x9fdee4 │ │ │ │ + b 0x11fc6f0 │ │ │ │ + b 0x11c06e8 │ │ │ │ rsclt r0, r4, #167772160 @ 0xa000000 │ │ │ │ stmdble r2!, {r0, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x165f0c │ │ │ │ + bl 0x165ed4 │ │ │ │ ldrdeq r0, [r4], #36 @ 0x24 @ │ │ │ │ sbcvc pc, lr, #8388608 @ 0x800000 │ │ │ │ ldrteq pc, [r8], #-4 @ │ │ │ │ - beq 0x8fbe20 │ │ │ │ + beq 0x8fbde8 │ │ │ │ streq pc, [r0, #-420]! @ 0xfffffe5c │ │ │ │ - bleq 0xff17a338 │ │ │ │ + bleq 0xff17a300 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf8db40e2 │ │ │ │ - blx 0x1cf734 │ │ │ │ - blx 0x9fdf50 │ │ │ │ - b 0x117cb40 │ │ │ │ + blx 0x1cf6fc │ │ │ │ + blx 0x9fdf18 │ │ │ │ + b 0x117cb08 │ │ │ │ @ instruction: 0x432a020a │ │ │ │ rscseq pc, pc, #2 │ │ │ │ @ instruction: 0xf50cfa02 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ - blx 0x150414 │ │ │ │ + blx 0x1503dc │ │ │ │ @ instruction: 0xf10ef20e │ │ │ │ tstmi r0, #8, 28 @ 0x80 │ │ │ │ @ instruction: 0xf1be4329 │ │ │ │ @ instruction: 0xd1b80f40 │ │ │ │ andcs fp, r0, #5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16968 │ │ │ │ + bl 0xfec16930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r0, asr #24 │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ - bl 0xeddc4 │ │ │ │ + bl 0xedd8c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3188] @ 0xfffff38c │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179484,60 +179470,60 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec169d8 │ │ │ │ + bl 0xfec169a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [fp], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1b34611 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ ldrmi sp, [r8], -r4, lsr #32 │ │ │ │ ldc2l 1, cr15, [lr, #672] @ 0x2a0 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd982 │ │ │ │ + blx 0x1fd94a │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc851c │ │ │ │ + blcs 0xc84e4 │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce984 │ │ │ │ + bl 0xce94c │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a4c │ │ │ │ + bl 0xfec16a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0x460bb172 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ stc2l 1, cr15, [lr], #-672 @ 0xfffffd60 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd9ea │ │ │ │ + blx 0x1fd9b2 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc8584 │ │ │ │ + blcs 0xc854c │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce9ec │ │ │ │ + bl 0xce9b4 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 7, pc, cr2, cr15, {7} @ │ │ │ │ stmdbeq r3, {r9, fp, ip, sp, pc} │ │ │ │ @@ -179552,32 +179538,32 @@ │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x0c02eb01 │ │ │ │ svceq 0x000cea91 │ │ │ │ - b 0xfe534cfc │ │ │ │ + b 0xfe534cc4 │ │ │ │ svclt 0x005c0f02 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ @ instruction: 0x46602218 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - b 0xfe505b30 │ │ │ │ + b 0xfe505af8 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe506358 │ │ │ │ + b 0xfe506320 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -179586,38 +179572,38 @@ │ │ │ │ stmne r9, {r0, r1, r9, sl, lr} │ │ │ │ svclt 0x00224608 │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - bne 0xfe31117c │ │ │ │ + bne 0xfe311144 │ │ │ │ svclt 0x003e4608 │ │ │ │ andcs r2, r0, r1, lsl #4 │ │ │ │ andscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrlt r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ - blx 0x1108990 │ │ │ │ + blx 0x1108958 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ - blx 0x1c3594 │ │ │ │ + blx 0x1c355c │ │ │ │ svclt 0x00c4f202 │ │ │ │ rscscc pc, pc, r2, lsl #2 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf1bcdc06 │ │ │ │ svclt 0x00ba3fff │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0x46084250 │ │ │ │ - blmi 0x1fdb28 │ │ │ │ + blmi 0x1fdaf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ - blx 0x11889cc │ │ │ │ - blx 0x1ff1d4 │ │ │ │ + blx 0x1188994 │ │ │ │ + blx 0x1ff19c │ │ │ │ @ instruction: 0xf1bef502 │ │ │ │ @ instruction: 0xf1050f00 │ │ │ │ svclt 0x00c43cff │ │ │ │ andsmi pc, r8, #192, 16 @ 0xc00000 │ │ │ │ stcle 6, cr4, [r5], {99} @ 0x63 │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf8c0bfbc │ │ │ │ @@ -179633,47 +179619,47 @@ │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ ldrlt sp, [r0], #-2831 @ 0xfffff4f1 │ │ │ │ - blx 0x1c8a30 │ │ │ │ + blx 0x1c89f8 │ │ │ │ cdpne 2, 5, cr15, cr0, cr2, {0} │ │ │ │ svclt 0x008c4281 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf85d4608 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ andlt r2, fp, #16777216 @ 0x1000000 │ │ │ │ - blx 0x1ca664 │ │ │ │ + blx 0x1ca62c │ │ │ │ @ instruction: 0xf102f202 │ │ │ │ svclt 0x00bc32ff │ │ │ │ @ instruction: 0xf8cc2000 │ │ │ │ - blle 0x2102d4 │ │ │ │ + blle 0x21029c │ │ │ │ @ instruction: 0x4618429a │ │ │ │ sasxmi fp, r0, ip │ │ │ │ andsmi pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ strle r1, [lr], #-1035 @ 0xfffffbf5 │ │ │ │ stmdale sl, {r0, r1, r4, r7, r9, lr} │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ - blmi 0x1fdc04 │ │ │ │ + blmi 0x1fdbcc │ │ │ │ tstcs r0, r8, lsl #6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x10d1860 │ │ │ │ + b 0x10d1828 │ │ │ │ movwcs r4, #4098 @ 0x1002 │ │ │ │ andscc pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ - blmi 0x1fdc20 │ │ │ │ + blmi 0x1fdbe8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andvc pc, r0, #-2113929216 @ 0x82000000 │ │ │ │ cmppcs r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {6} │ │ │ │ @@ -179691,86 +179677,86 @@ │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf8cd210c │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ svclt 0x0000fdb3 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16d14 │ │ │ │ + bl 0xfec16cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #8, 6 @ 0x20000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andseq pc, r0, r3, lsr #3 │ │ │ │ sbcscs pc, r4, #192, 16 @ 0xc00000 │ │ │ │ - @ instruction: 0xf8d0f77c │ │ │ │ + @ instruction: 0xf8ecf77c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16d38 │ │ │ │ + bl 0xfec16d00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16d4c │ │ │ │ + bl 0xfec16d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ strpl pc, [r8, #-1440] @ 0xfffffa60 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ teqplt r8, fp, asr ip @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #34212 @ 0x85a4 @ │ │ │ │ @ instruction: 0x46283d10 │ │ │ │ sbcne pc, r4, #12779520 @ 0xc30000 │ │ │ │ - @ instruction: 0xf8b0f77c │ │ │ │ - asrseq pc, r5, #12 @ │ │ │ │ + @ instruction: 0xf8ccf77c │ │ │ │ + cmnpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, r5, asr #12 │ │ │ │ + adceq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1b212f9 │ │ │ │ - svclt 0x0000ff9d │ │ │ │ - eorseq sl, r3, r4, lsr #19 │ │ │ │ + svclt 0x0000ff99 │ │ │ │ + eorseq sl, r3, r4, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16d98 │ │ │ │ + bl 0xfec16d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000fcc5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16dac │ │ │ │ + bl 0xfec16d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r3, lsl #12 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fcb1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16dd4 │ │ │ │ + bl 0xfec16d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf78e0ff8 │ │ │ │ - strmi pc, [r3], -r1, lsl #30 │ │ │ │ + @ instruction: 0x4603ff1d │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16e00 │ │ │ │ + bl 0xfec16dc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ @ instruction: 0xf78e4604 │ │ │ │ - strtmi pc, [r0], -r5, lsr #30 │ │ │ │ + strtmi pc, [r0], -r1, asr #30 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 7, cr15, [r4, #888]! @ 0x378 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - adcseq pc, r0, r5, asr #12 │ │ │ │ + rsbseq pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strpl pc, [r8, #-1446] @ 0xfffffa5a │ │ │ │ @ instruction: 0xf872f0a2 │ │ │ │ cmppvs pc, #25165824 @ p-variant is OBSOLETE @ 0x1800000 │ │ │ │ @ instruction: 0xf5a63d10 │ │ │ │ @ instruction: 0xf8d35700 │ │ │ │ @@ -179807,24 +179793,24 @@ │ │ │ │ addeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svcvs 0x0070f011 │ │ │ │ svclt 0x00184641 │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ movwcs r0, #4608 @ 0x1200 │ │ │ │ - cdp2 7, 11, cr15, cr10, cr14, {4} │ │ │ │ + cdp2 7, 13, cr15, cr6, cr14, {4} │ │ │ │ @ instruction: 0x214df896 │ │ │ │ @ instruction: 0x46306bf3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ mvnsvs r4, #19 │ │ │ │ stc2 7, cr15, [r0, #888] @ 0x378 │ │ │ │ msrcs (UNDEF: 47), r0 │ │ │ │ - adcseq pc, r0, r5, asr #12 │ │ │ │ + rsbseq pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf80af0a2 │ │ │ │ teqppl r7, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ @ instruction: 0x4740f8d3 │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ @@ -179867,15 +179853,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r0, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16fd4 │ │ │ │ + bl 0xfec16f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179894,19 +179880,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0xdfde3e │ │ │ │ + blx 0xdfde06 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec17050 │ │ │ │ + bl 0xfec17018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x46043158 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r0, pc, lsl fp │ │ │ │ svclt 0x0008428b │ │ │ │ tstle r5, r0, asr #22 │ │ │ │ @@ -179936,42 +179922,42 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ tstcs r1, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec170e8 │ │ │ │ + bl 0xfec170b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, ror #31 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ - blx 0x14fdefe │ │ │ │ + blx 0x14fdec6 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ stmdale sp!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ mcrrvs 9, 0, r1, r9, cr5 @ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {94} @ 0x5e │ │ │ │ - bl 0x26fb30 │ │ │ │ + bl 0x26faf8 │ │ │ │ @ instruction: 0xf8c60685 │ │ │ │ @ instruction: 0xf04071d4 │ │ │ │ andlt r8, r3, r7, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccc 13, cr11, [r0], {240} @ 0xf0 │ │ │ │ stmdale sp, {r0, r1, r2, r3, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ cmnvc r9, r9, asr r7 │ │ │ │ cmnvc pc, #76, 24 @ 0x4c00 │ │ │ │ - blvs 0x1c13084 │ │ │ │ + blvs 0x1c1304c │ │ │ │ stmdbpl ip, {r2, r3, r6, sl, fp, lr}^ │ │ │ │ ldrsbcc pc, [r8, #-134] @ 0xffffff7a @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ cmppvc ip, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @@ -179999,18 +179985,18 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf8463570 │ │ │ │ str r7, [r4, r5, lsr #32]! │ │ │ │ - blx 0x197dfe0 │ │ │ │ + blx 0x197dfa8 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 d16, d16, #64 │ │ │ │ - blmi 0xac04a8 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0xac0470 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17b22d3 │ │ │ │ movwcs pc, #2773 @ 0xad5 @ │ │ │ │ @ instruction: 0xf8463368 │ │ │ │ andlt r7, r3, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -180038,32 +180024,32 @@ │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 d16, d16, #64 │ │ │ │ - blmi 0x18053c │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0x180504 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17b22cf │ │ │ │ svclt 0x0000fa8b │ │ │ │ - eorseq sl, r3, r0, asr #19 │ │ │ │ + eorseq sl, r3, r0, lsl #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1729c │ │ │ │ + bl 0xfec17264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @ instruction: 0xf1a5fa79 │ │ │ │ - blcs 0x300cd4 │ │ │ │ + blcs 0x300c9c │ │ │ │ ldm pc, {r0, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5, #-3] │ │ │ │ stmdane r5, {r0, r2, r8, sl} │ │ │ │ - blcc 0xa1a1dc │ │ │ │ + blcc 0xa1a1a4 │ │ │ │ subsle r2, sl, r0, lsl ip │ │ │ │ svclt 0x00042c11 │ │ │ │ streq lr, [r5], r6, lsl #22 │ │ │ │ ldrsbeq pc, [r4, #134] @ 0x86 @ │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -180082,15 +180068,15 @@ │ │ │ │ ldrsbeq pc, [ip, #-134] @ 0xffffff7a @ │ │ │ │ ldccc 0, cr13, [r0], {224} @ 0xe0 │ │ │ │ ldmdale r4!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ @ instruction: 0x766e6c5b │ │ │ │ ldmdavc r4!, {r0, r1, r4, r5, r8, r9, ip, sp}^ │ │ │ │ rsbsvc r3, r2, r3, lsr r3 │ │ │ │ - blpl 0xd8cdfc │ │ │ │ + blpl 0xd8cdc4 │ │ │ │ subeq pc, r8, #14024704 @ 0xd60000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {112} @ 0x70 │ │ │ │ ldccc 0, cr13, [r0], {12} │ │ │ │ @@ -180106,19 +180092,19 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbcc fp, [r0, #-3440]! @ 0xfffff290 │ │ │ │ eoreq pc, r5, r6, asr r8 @ │ │ │ │ @ instruction: 0xf7ffe7a8 │ │ │ │ andcs pc, r0, pc, lsl #19 │ │ │ │ - asrseq pc, r5, #12 @ │ │ │ │ + cmnpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsr #22 │ │ │ │ rscscs pc, r3, #64, 4 │ │ │ │ - blx 0x17c78c │ │ │ │ + blx 0x17c754 │ │ │ │ cmncc r8, #0, 6 │ │ │ │ eoreq pc, r3, r6, asr r8 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #23920 @ 0x5d70 │ │ │ │ @@ -180141,37 +180127,37 @@ │ │ │ │ strb r2, [fp, r4, lsl #6]! │ │ │ │ strb r2, [r9, r3, lsl #6]! │ │ │ │ strb r2, [r7, r6, lsl #6]! │ │ │ │ strb r2, [r5, r7, lsl #6]! │ │ │ │ strb r2, [r3, r1, lsl #6]! │ │ │ │ strb r2, [r1, r2, lsl #6]! │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 d16, d16, #64 │ │ │ │ - blmi 0x1806d8 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0x1806a0 │ │ │ │ eorsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf17b9000 │ │ │ │ svclt 0x0000f9bd │ │ │ │ - ldrsbteq sl, [r3], -r4 │ │ │ │ + mlaseq r3, r4, r9, sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5004605 │ │ │ │ addlt r6, r3, pc, asr r0 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - blx 0xff1fe08e │ │ │ │ + blx 0xff8fe056 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf50580e9 │ │ │ │ strmi r5, [r4], -sp, lsl #17 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strle r0, [r2, #-1930] @ 0xfffff876 │ │ │ │ - blcs 0x41e67c │ │ │ │ - blvs 0xffab678c │ │ │ │ + blcs 0x41e644 │ │ │ │ + blvs 0xffab6754 │ │ │ │ @ instruction: 0xf1b9b3cf │ │ │ │ strtmi r0, [r1], -r0, lsl #18 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strtmi r0, [r8], -r1, lsl #18 │ │ │ │ ldrmi r4, [r8, sl, asr #12]! │ │ │ │ @ instruction: 0x0787b378 │ │ │ │ @ instruction: 0xf858d46d │ │ │ │ @@ -180181,27 +180167,27 @@ │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ ldrble r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d5809f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c0f38 │ │ │ │ + blcc 0x4c0f00 │ │ │ │ stmdale lr, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - subne pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + andne pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ vstrle d18, [r6, #-4] │ │ │ │ - asrseq pc, r5, #12 @ │ │ │ │ + cmnpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andne pc, r8, r5, asr #12 │ │ │ │ + sbceq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 q10, q0, │ │ │ │ @ instruction: 0xf1b23283 │ │ │ │ - strtmi pc, [r0], -sp, ror #23 │ │ │ │ + strtmi pc, [r0], -r9, ror #23 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrbcs pc, [r0, #2261]! @ 0x8d5 @ │ │ │ │ @ instruction: 0x07d340da │ │ │ │ @@ -180216,148 +180202,148 @@ │ │ │ │ cmple r5, r0, lsl #22 │ │ │ │ strvc pc, [r0], -pc, asr #32 │ │ │ │ ldrle r0, [r4], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrsbcc pc, [r8, #-133] @ 0xffffff7b @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34ef88 │ │ │ │ + blcs 0x34ef50 │ │ │ │ @ instruction: 0xf64ad809 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x10c3e4 │ │ │ │ + blcs 0x10c3ac │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ ldrtmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r7, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf858d145 │ │ │ │ @ instruction: 0xf0133c08 │ │ │ │ svclt 0x00146f00 │ │ │ │ tstcs sp, r1, lsl #2 │ │ │ │ svclt 0x00b82b00 │ │ │ │ - blle 0xffc48f90 │ │ │ │ - asrseq pc, r5, #12 @ │ │ │ │ + blle 0xffc48f58 │ │ │ │ + cmnpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsne pc, r4, r5, asr #12 │ │ │ │ + andsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d16 │ │ │ │ @ instruction: 0xf1b2328a │ │ │ │ - stmdacs r8, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r8, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strhcs sp, [r0], -r8 │ │ │ │ - asrseq pc, r5, #12 @ │ │ │ │ + cmnpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsr #22 │ │ │ │ rsbscc pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf8f6f17b │ │ │ │ stmibvc r3!, {r1, r5, r6, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00082a01 │ │ │ │ @ instruction: 0xd1b32b03 │ │ │ │ - blcs 0x19ec54 │ │ │ │ - blcs 0x13002c │ │ │ │ + blcs 0x19ec1c │ │ │ │ + blcs 0x12fff4 │ │ │ │ stmdbvc r2!, {r1, r2, r3, r5, r7, fp, ip, lr, pc}^ │ │ │ │ - blcs 0x29ea60 │ │ │ │ - bcs 0xf0238 │ │ │ │ + blcs 0x29ea28 │ │ │ │ + bcs 0xf0200 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ str r7, [r7, r0, lsl #12]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ svclt 0x00b82b01 │ │ │ │ ldr r2, [r7, r1, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ ldmle r2, {r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0x10810c │ │ │ │ + blcs 0x1080d4 │ │ │ │ stmdacs r5, {r0, r1, r2, r3, r6, r7, fp, ip, lr, pc} │ │ │ │ svcge 0x004cf43f │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ - vsra.s64 d16, d16, #64 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7ff012e │ │ │ │ stmdacs r3, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf645d015 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ - blmi 0x4004dc │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ + blmi 0x4004a4 │ │ │ │ addcc pc, r7, #64, 4 │ │ │ │ - blx 0x13fcaf6 │ │ │ │ - asrseq pc, r5, #12 @ │ │ │ │ + blx 0x12fcabe │ │ │ │ + cmnpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, ip, r5, asr #12 │ │ │ │ + adcseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ @ instruction: 0xf1b27240 │ │ │ │ - @ instruction: 0xf645fb3f │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ - blmi 0x140508 │ │ │ │ + @ instruction: 0xf645fb3b │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ + blmi 0x1404d0 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ - blx 0xe7cb22 │ │ │ │ - eorseq sl, r3, r8, ror #19 │ │ │ │ - eorseq sl, r3, r4, lsl #20 │ │ │ │ + blx 0xd7caea │ │ │ │ + eorseq sl, r3, r8, lsr #19 │ │ │ │ + eorseq sl, r3, r4, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec17668 │ │ │ │ + bl 0xfec17630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0605f │ │ │ │ @ instruction: 0xf78e0420 │ │ │ │ - teqplt r8, r1 @ @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, sp, asr #21 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - asrseq pc, r5, #12 @ │ │ │ │ + cmnpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, ip, r5, asr #12 │ │ │ │ + adcseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1b27266 │ │ │ │ - svclt 0x0000fb0f │ │ │ │ - eorseq sl, r3, r0, lsr #20 │ │ │ │ + svclt 0x0000fb0b │ │ │ │ + eorseq sl, r3, r0, ror #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec176b4 │ │ │ │ + bl 0xfec1767c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf78b460e │ │ │ │ - sbceq pc, r3, #569344 @ 0x8b000 │ │ │ │ + sbceq pc, r3, #684032 @ 0xa7000 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #11632 @ 0x2d70 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec176f4 │ │ │ │ + bl 0xfec176bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ @ instruction: 0x46044676 │ │ │ │ - @ instruction: 0xf8b0f78f │ │ │ │ + @ instruction: 0xf8ccf78f │ │ │ │ andsle r2, fp, r1, lsl r8 │ │ │ │ tstle sp, r8, lsl r8 │ │ │ │ adcscc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x104b118 │ │ │ │ + blle 0x104b0e0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adccc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd0b134 │ │ │ │ + ble 0xffd0b0fc │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #6298 @ 0x189a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ and fp, sl, r1, asr #5 │ │ │ │ adcscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffa0b14c │ │ │ │ + ble 0xffa0b114 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #10394 @ 0x289a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ - bcs 0xed060 │ │ │ │ + bcs 0xed028 │ │ │ │ stmdacs r0, {r0, r5, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d0da │ │ │ │ vst2.32 {d1-d4}, [r1 :256], r8 │ │ │ │ ldmdblt r0!, {r7, sp, lr}^ │ │ │ │ stceq 0, cr15, [r1], {1} │ │ │ │ @ instruction: 0x0e00ea5c │ │ │ │ subseq sp, r2, r1, lsr #32 │ │ │ │ @@ -180374,55 +180360,55 @@ │ │ │ │ stmdbcs r0, {r6, r7, r8, sp, lr} │ │ │ │ strdlt sp, [r2], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf401bd70 │ │ │ │ - b 0x1508bc0 │ │ │ │ + b 0x1508b88 │ │ │ │ adcle r0, r9, ip, lsl #2 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ movwvc pc, #1043 @ 0x413 @ │ │ │ │ mcrrvs 1, 0, sp, ip, cr4 │ │ │ │ pop {r2, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0x476041f0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ biccc pc, lr, r0, asr #4 │ │ │ │ - adcseq pc, r0, r5, asr #12 │ │ │ │ + rsbseq pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe57c886 │ │ │ │ + blx 0xfe57c84e │ │ │ │ ldrtmi r6, [r2], -r7, ror #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrmi r2, [r8, r0, lsl #6]! │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe37c898 │ │ │ │ + bllt 0xfe37c860 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec1781c │ │ │ │ + bl 0xfec177e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf6457177 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a1002e │ │ │ │ @ instruction: 0x6c23fb69 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ - blx 0x19fc8e6 │ │ │ │ + blx 0x19fc8ae │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -180430,51 +180416,51 @@ │ │ │ │ strmi r6, [ip], -sp, lsl #18 │ │ │ │ strle r0, [r4], #-1453 @ 0xfffffa53 │ │ │ │ strtmi r6, [r4], ip, asr #24 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ strmi r4, [r7], -r0, ror #14 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ - adcseq pc, r0, r5, asr #12 │ │ │ │ + rsbseq pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x107c92e │ │ │ │ + blx 0x107c8f6 │ │ │ │ ldrdhi pc, [r4], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a147f0 │ │ │ │ svclt 0x0000bb35 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec178c8 │ │ │ │ + bl 0xfec17890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ pop {r0, r1, sl, ip, lr, pc} │ │ │ │ stcvs 0, cr4, [fp], {112} @ 0x70 │ │ │ │ @ instruction: 0x46054718 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ - adcseq pc, r0, r5, asr #12 │ │ │ │ + rsbseq pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x77c976 │ │ │ │ + blx 0x77c93e │ │ │ │ strtmi r6, [r1], -r3, lsr #24 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ - blx 0x5fc986 │ │ │ │ + blx 0x5fc94e │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec17918 │ │ │ │ + bl 0xfec178e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ strmi r5, [r4], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ subseq r3, r9, r8, lsl #24 │ │ │ │ - blcs 0xf5b70 │ │ │ │ + blcs 0xf5b38 │ │ │ │ @ instruction: 0xf8d0da0a │ │ │ │ ldrbeq r3, [sl, #952] @ 0x3b8 │ │ │ │ andcs sp, r0, sl, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x33a8f8d0 │ │ │ │ @@ -180496,76 +180482,76 @@ │ │ │ │ streq pc, [r0, r2] │ │ │ │ @ instruction: 0xf8554604 │ │ │ │ svceq 0x00da3c08 │ │ │ │ ldrtle r0, [r3], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c1424 │ │ │ │ + blcc 0x4c13ec │ │ │ │ stmdale ip!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - cmppne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, r3, r1, asr r8 @ │ │ │ │ @ instruction: 0xf1b8b1b2 │ │ │ │ eorle r0, r3, r1, lsl #30 │ │ │ │ cmple r3, r0, lsl #30 │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ - ble 0x108b3cc │ │ │ │ + ble 0x108b394 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ stmeq r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - strbeq pc, [fp, #-2295] @ 0xfffff709 @ │ │ │ │ + strbeq pc, [fp, #-2323] @ 0xfffff6ed @ │ │ │ │ @ instruction: 0xf504d4e3 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10dc5c │ │ │ │ + blcs 0x10dc24 │ │ │ │ ldrd sp, [r5], -sp @ │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xb1b2b15b │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - movweq pc, #6375 @ 0x18e7 @ │ │ │ │ + movweq pc, #6403 @ 0x1903 @ │ │ │ │ movwcs sp, #9686 @ 0x25d6 │ │ │ │ tstcs ip, r2, lsr r6 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf8d0fe87 │ │ │ │ - bl 0xcf984 │ │ │ │ + bl 0xcf94c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ bicslt sp, r2, fp, ror #11 │ │ │ │ sbcle r2, fp, r0, lsl #30 │ │ │ │ strtmi lr, [r0], -sl │ │ │ │ - @ instruction: 0xf8d0f78b │ │ │ │ + @ instruction: 0xf8ecf78b │ │ │ │ strbtle r0, [r3], #1354 @ 0x54a │ │ │ │ cmppvs pc, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ ldrcc pc, [r8, #-2259] @ 0xfffff72d │ │ │ │ sbcsle r2, sp, r1, lsl #22 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ ldc2l 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf78bfe63 │ │ │ │ - strbeq pc, [r8, #-2233] @ 0xfffff747 @ │ │ │ │ + strbeq pc, [r8, #-2261] @ 0xfffff72b @ │ │ │ │ @ instruction: 0xf504d4a8 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10dcd8 │ │ │ │ + blcs 0x10dca0 │ │ │ │ strb sp, [r7, r2, lsr #1]! │ │ │ │ @ instruction: 0xf0124684 │ │ │ │ sbcslt r0, r0, #224, 30 @ 0x380 │ │ │ │ ldmdblt r0!, {r1, r2, r4, r8, ip, lr, pc} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c04770 │ │ │ │ - blx 0x10111c │ │ │ │ + blx 0x1010e4 │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2820 │ │ │ │ @@ -180599,15 +180585,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0124603 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ @ instruction: 0xf102bf1b │ │ │ │ - blx 0x110fd40 │ │ │ │ + blx 0x110fd08 │ │ │ │ strmi pc, [r8], -r2 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ @ instruction: 0xf001bf1c │ │ │ │ @ instruction: 0xf8c30101 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -180621,15 +180607,15 @@ │ │ │ │ tstle fp, pc, lsl r3 │ │ │ │ @ instruction: 0xb112b2d2 │ │ │ │ @ instruction: 0xf8c00fcb │ │ │ │ strmi r3, [r8], -r8, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1908304 │ │ │ │ + blx 0x19082cc │ │ │ │ sbcsmi pc, r1, r3 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -180662,41 +180648,41 @@ │ │ │ │ andlt pc, r2, r9, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec17c40 │ │ │ │ + bl 0xfec17c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xffc8f78a │ │ │ │ + @ instruction: 0xffe4f78a │ │ │ │ andvs pc, r0, #0 │ │ │ │ vst2.8 {d11,d13}, [r0 :128], sl │ │ │ │ @ instruction: 0xf5a37390 │ │ │ │ tstmi sl, #144, 6 @ 0x40000002 │ │ │ │ andcs sp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ eorcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ rscsle r4, r0, sl, lsl r3 │ │ │ │ addpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ ldrdne lr, [r2], -r2 │ │ │ │ - b 0x148ae88 │ │ │ │ - b 0x11595d0 │ │ │ │ - ble 0xe05390 │ │ │ │ + b 0x148ae50 │ │ │ │ + b 0x1159598 │ │ │ │ + ble 0xe05358 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d053 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ movwmi r6, #12416 @ 0x3080 │ │ │ │ @ instruction: 0xf002d12f │ │ │ │ - b 0x15816ac │ │ │ │ + b 0x1581674 │ │ │ │ suble r0, r4, r0, lsl #10 │ │ │ │ subeq r0, sp, sl, lsl #31 │ │ │ │ @ instruction: 0xf504d507 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ movwmi r6, #13152 @ 0x3360 │ │ │ │ orrcs sp, r0, #31 │ │ │ │ @@ -180705,78 +180691,78 @@ │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ strle r0, [r6, #-2002] @ 0xfffff82e │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ orrscs pc, r8, #13762560 @ 0xd20000 │ │ │ │ svcvs 0x0060f412 │ │ │ │ orreq sp, r9, r2, lsr r0 │ │ │ │ vrecps.f32 , q0, q4 │ │ │ │ - strle r4, [pc, #-518]! @ 0xc08e6 │ │ │ │ + strle r4, [pc, #-518]! @ 0xc08ae │ │ │ │ vqdmulh.s d18, d0, d0 │ │ │ │ vqsub.s8 d18, d0, d1 │ │ │ │ svclt 0x00a84306 │ │ │ │ eor r4, r7, sl, lsl r6 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d02a │ │ │ │ @ instruction: 0xf0233b98 │ │ │ │ @ instruction: 0xf043437e │ │ │ │ @ instruction: 0xf8c44300 │ │ │ │ @ instruction: 0xf8d43b90 │ │ │ │ strcs r3, [r0, #-936] @ 0xfffffc58 │ │ │ │ - blpl 0xfe5fee2c │ │ │ │ + blpl 0xfe5fedf4 │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ orrvc pc, r0, #587202560 @ 0x23000000 │ │ │ │ @ instruction: 0x33a8f8c4 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ pop {r4, fp, ip, sp} │ │ │ │ @ instruction: 0xf7514038 │ │ │ │ - @ instruction: 0xf402bb39 │ │ │ │ + @ instruction: 0xf402bb55 │ │ │ │ tstmi sl, #128, 4 │ │ │ │ orrcs sp, r0, #1073741880 @ 0x40000038 │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ smlabble pc, fp, r3, r4 @ │ │ │ │ andscs pc, r1, #64, 4 │ │ │ │ - blcc 0xfe6feea0 │ │ │ │ + blcc 0xfe6fee68 │ │ │ │ cmppmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ bfi r4, r3, #6, #19 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf8d44200 │ │ │ │ orrmi r3, sl, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xe7efd1bd │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d78 │ │ │ │ + bl 0xfec17d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vbic.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf64d0333 │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ submi pc, sp, #64, 4 │ │ │ │ stc2 1, cr15, [r4, #-488] @ 0xfffffe18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17da4 │ │ │ │ + bl 0xfec17d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r2, sp, lsl #25 │ │ │ │ ldrdmi pc, [r8], -ip │ │ │ │ ldrtle r0, [r3], #-1445 @ 0xfffffa5b │ │ │ │ suble r2, pc, r2, lsl #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xc0bc8 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xc0b90 │ │ │ │ svceq 0x0002f1bc │ │ │ │ orrhi pc, fp, r0, lsl #4 │ │ │ │ strbvs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ rsble r2, r3, r3, lsl #20 │ │ │ │ - ble 0x110bbd4 │ │ │ │ + ble 0x110bb9c │ │ │ │ @ instruction: 0xf8d0b1e5 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ ldrbeq r6, [r6, #-1408] @ 0xfffffa80 │ │ │ │ @ instruction: 0xf002d43c │ │ │ │ - b 0x17c3bec │ │ │ │ + b 0x17c3bb4 │ │ │ │ cmnle fp, r5, lsl #12 │ │ │ │ strcs pc, [r0, #1026] @ 0x402 │ │ │ │ streq lr, [ip, #-2645] @ 0xfffff5ab │ │ │ │ @ instruction: 0xf012d132 │ │ │ │ @ instruction: 0xf0000501 │ │ │ │ rsbeq r8, r5, r4, ror #2 │ │ │ │ @ instruction: 0xf500d506 │ │ │ │ @@ -180800,34 +180786,34 @@ │ │ │ │ rscseq r0, r2, ip, ror #1 │ │ │ │ rscseq r0, r5, r2, asr #2 │ │ │ │ strdeq r0, [r9, -r8]! │ │ │ │ tsteq lr, r0, asr #2 │ │ │ │ sbcsle r2, r9, r0, lsl #26 │ │ │ │ ldmdacs r7, {r3, fp, sp, lr} │ │ │ │ ldm pc, {r0, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - bls 0x4bcc68 │ │ │ │ + bls 0x4bcc30 │ │ │ │ adchi r2, lr, r7, asr #9 │ │ │ │ - blcc 0x1913244 │ │ │ │ + blcc 0x191320c │ │ │ │ strbls r5, [r5, #524] @ 0x20c │ │ │ │ cmpgt sp, #588 @ 0x24c │ │ │ │ strtcs r2, [r4], #-1137 @ 0xfffffb8f │ │ │ │ andscs r7, r8, r6, ror #6 │ │ │ │ andvc pc, r0, r0, asr #8 │ │ │ │ eorseq pc, pc, #0 │ │ │ │ andlt r6, r2, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ bicsle r2, pc, r0, lsl #26 │ │ │ │ - ble 0xfee8bca0 │ │ │ │ + ble 0xfee8bc68 │ │ │ │ adcsle r2, r5, r0, lsl #26 │ │ │ │ @ instruction: 0x23b8f8d0 │ │ │ │ ldrble r0, [r7], #1366 @ 0x556 │ │ │ │ andcs lr, r0, r3, lsr #15 │ │ │ │ - cmppvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x90004bb0 │ │ │ │ adccc pc, r3, #64, 4 │ │ │ │ ldc2l 1, cr15, [r0], #-488 @ 0xfffffe18 │ │ │ │ ldrle r0, [r6, #102] @ 0x66 │ │ │ │ strpl pc, [r0], r0, lsl #10 │ │ │ │ orrsvs pc, r8, #14024704 @ 0xd60000 │ │ │ │ @@ -180835,32 +180821,32 @@ │ │ │ │ @ instruction: 0x0c05ea5c │ │ │ │ str sp, [ip, r0, asr #1] │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ svcvc 0x00ca8109 │ │ │ │ svclt 0x00141c44 │ │ │ │ andseq pc, r4, r0, asr #32 │ │ │ │ - b 0x10c8d40 │ │ │ │ + b 0x10c8d08 │ │ │ │ strb r3, [r3, r2] │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ mcrrne 1, 2, r8, r6, cr15 │ │ │ │ eorcs fp, r9, r8, lsl #30 │ │ │ │ stmdbvs r8, {r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7e18 │ │ │ │ + bcs 0x1c7de0 │ │ │ │ rscshi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0001c41 │ │ │ │ @ instruction: 0xf04080dc │ │ │ │ @ instruction: 0xe7af001c │ │ │ │ @ instruction: 0xe7ad2031 │ │ │ │ @ instruction: 0xe7ab2030 │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r0, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7e40 │ │ │ │ + bcs 0x1c7e08 │ │ │ │ mrshi pc, SP_usr @ │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ @ instruction: 0xf04080cc │ │ │ │ ldr r0, [fp, r4, lsr #32] │ │ │ │ @ instruction: 0xe7992035 │ │ │ │ ldr r2, [r7, r8, lsr #32] │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ @@ -180868,52 +180854,52 @@ │ │ │ │ mcrrne 0, 14, r8, r5, cr9 │ │ │ │ adcshi pc, fp, r0 │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ stmdbvs r8, {r2, r3, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf64dd986 │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 d17, d16, #64 │ │ │ │ - blmi 0x2080e3c │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + blmi 0x2080e04 │ │ │ │ subsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 1, 4, pc, cr12, cr1, {5} │ │ │ │ + mrc2 1, 4, pc, cr8, cr1, {5} │ │ │ │ ldrb r2, [r7, -r2, lsr #32]! │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r1, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ svcge 0x006cf67f │ │ │ │ - cmppvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsne pc, r0, r5, asr #12 │ │ │ │ + rsbsne pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b71 │ │ │ │ @ instruction: 0xf1b17253 │ │ │ │ - stmdbvs r8, {r0, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x1086d0 │ │ │ │ + stmdbvs r8, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x108698 │ │ │ │ @ instruction: 0xf040bf98 │ │ │ │ @ instruction: 0xf67f003c │ │ │ │ @ instruction: 0xf64daf57 │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ - blmi 0x1a80e9c │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ + blmi 0x1a80e64 │ │ │ │ subscc pc, sl, #64, 4 │ │ │ │ - mcr2 1, 3, pc, cr12, cr1, {5} @ │ │ │ │ + mcr2 1, 3, pc, cr8, cr1, {5} @ │ │ │ │ smlaldx r2, r7, r4, r0 │ │ │ │ smlald r2, r5, r9, r0 │ │ │ │ strb r2, [r3, -r1, lsr #32] │ │ │ │ msrcs SPSR_, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf6bf2a00 │ │ │ │ str sl, [fp, -pc, lsl #30]! │ │ │ │ stmibvs r9, {r1, sp} │ │ │ │ - b 0x10c9708 │ │ │ │ + b 0x10c96d0 │ │ │ │ ldr r1, [fp, -r1]! │ │ │ │ addvs pc, r0, pc, asr #8 │ │ │ │ vaba.s8 q15, q8, │ │ │ │ ldrb r4, [r4, r4]! │ │ │ │ andmi pc, r5, r0, asr #4 │ │ │ │ stmdbvs sl, {r0, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00142a01 │ │ │ │ @@ -180926,15 +180912,15 @@ │ │ │ │ andcs r2, ip, lr │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmdbvs ip, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andmi pc, lr, r0, asr #4 │ │ │ │ andmi pc, ip, #64, 4 │ │ │ │ svclt 0x00082c01 │ │ │ │ bfi r4, r0, #12, #9 │ │ │ │ - bcs 0x11b388 │ │ │ │ + bcs 0x11b350 │ │ │ │ andcs fp, r6, r4, lsl pc │ │ │ │ strb r2, [lr, r3] │ │ │ │ strb r2, [ip, lr] │ │ │ │ addvs pc, r1, pc, asr #8 │ │ │ │ svcvc 0x00cae7c9 │ │ │ │ andmi pc, r6, r0, asr #4 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ @@ -180948,95 +180934,95 @@ │ │ │ │ andcs r2, pc, sp │ │ │ │ eorscs lr, pc, #46923776 @ 0x2cc0000 │ │ │ │ vmin.s8 q15, q8, q9 │ │ │ │ str r4, [lr, r9]! │ │ │ │ str r2, [ip, r1]! │ │ │ │ str r2, [sl, pc]! │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ - blmi 0xd41370 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ + blmi 0xd41338 │ │ │ │ subvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf17a9000 │ │ │ │ @ instruction: 0xf402fb6f │ │ │ │ @ instruction: 0x432a2280 │ │ │ │ mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ andscs lr, fp, r4, asr #13 │ │ │ │ ldrdcs lr, [fp], -r4 @ │ │ │ │ ldrdcs lr, [r3], -r2 @ │ │ │ │ @ instruction: 0xf64de6d0 │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0xa40fa8 │ │ │ │ + vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + blmi 0xa40f70 │ │ │ │ adcne pc, r7, #64, 4 │ │ │ │ - stc2l 1, cr15, [r6, #708]! @ 0x2c4 │ │ │ │ - cmppvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stc2l 1, cr15, [r2, #708]! @ 0x2c4 │ │ │ │ + tstpvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, ip, r5, asr #12 │ │ │ │ + subne pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ @ instruction: 0xf1b13269 │ │ │ │ - @ instruction: 0xf64dfdd9 │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + @ instruction: 0xf64dfdd5 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ - blmi 0x680fdc │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ + blmi 0x680fa4 │ │ │ │ rsbscc pc, r5, #64, 4 │ │ │ │ - stc2l 1, cr15, [ip, #708] @ 0x2c4 │ │ │ │ - cmppvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stc2l 1, cr15, [r8, #708] @ 0x2c4 │ │ │ │ + tstpvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, ip, r5, asr #12 │ │ │ │ + subne pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf1b1325e │ │ │ │ - @ instruction: 0xf64dfdbf │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + @ instruction: 0xf64dfdbb │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ - blmi 0x341010 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ + blmi 0x340fd8 │ │ │ │ addscc pc, r5, #64, 4 │ │ │ │ - ldc2 1, cr15, [r2, #708]! @ 0x2c4 │ │ │ │ - cmppvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stc2 1, cr15, [lr, #708]! @ 0x2c4 │ │ │ │ + tstpvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, ip, r5, asr #12 │ │ │ │ + subne pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf1b17251 │ │ │ │ - svclt 0x0000fda5 │ │ │ │ - eorseq sl, r3, r4, ror #20 │ │ │ │ - eorseq sl, r3, r4, asr sl │ │ │ │ - eorseq sl, r3, r4, ror sl │ │ │ │ - eorseq sl, r3, r4, asr #20 │ │ │ │ + svclt 0x0000fda1 │ │ │ │ + eorseq sl, r3, r4, lsr #20 │ │ │ │ + eorseq sl, r3, r4, lsl sl │ │ │ │ + eorseq sl, r3, r4, lsr sl │ │ │ │ + eorseq sl, r3, r4, lsl #20 │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ - blpl 0x14be3b8 │ │ │ │ + blpl 0x14be380 │ │ │ │ @ instruction: 0x461d3710 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0x46924bbc │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe2fefbc │ │ │ │ + blx 0xfe2fef84 │ │ │ │ stcvs 8, cr15, [r8], {91} @ 0x5b │ │ │ │ vrsubhn.i16 d20, q3, q1 │ │ │ │ - blcs 0xc9cd0 │ │ │ │ + blcs 0xc9c98 │ │ │ │ adchi pc, r2, r0, asr #32 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d88085 │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ - blcc 0x4c1c64 │ │ │ │ + blcc 0x4c1c2c │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64a2301 │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ - bl 0x1014c4 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ + bl 0x10148c │ │ │ │ svclt 0x00980183 │ │ │ │ strcs r6, [r0], -fp, asr #25 │ │ │ │ svceq 0x0002f1ba │ │ │ │ rsbsle r9, r4, r6, lsl #12 │ │ │ │ mrcvs 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ @ instruction: 0x5600f416 │ │ │ │ @ instruction: 0xf8d5d06f │ │ │ │ @@ -181057,92 +181043,92 @@ │ │ │ │ mcrcs 0, 0, sp, cr1, cr3, {3} │ │ │ │ cmpphi ip, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ cmnle r3, r0, lsl #16 │ │ │ │ @ instruction: 0xdc0d2a01 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ ldrtmi sp, [r8], -sl, lsl #2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - ldc2 7, cr15, [r8], #552 @ 0x228 │ │ │ │ + ldc2l 7, cr15, [r4], {138} @ 0x8a │ │ │ │ svccc 0x0080f411 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ andcs fp, r2, #24, 30 @ 0x60 │ │ │ │ cmplt r1, r9, lsr #30 │ │ │ │ @ instruction: 0xf50468aa │ │ │ │ andcs r5, r0, r9, lsl r1 │ │ │ │ subvs r0, r8, r2, lsl fp │ │ │ │ andvs r0, sl, r2, lsl r1 │ │ │ │ - bne 0xff649898 │ │ │ │ - blx 0xfee52938 │ │ │ │ - blge 0x27eab0 │ │ │ │ + bne 0xff649860 │ │ │ │ + blx 0xfee52900 │ │ │ │ + blge 0x27ea78 │ │ │ │ andls r4, r4, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ff0976 │ │ │ │ - bls 0x200698 │ │ │ │ + bls 0x200660 │ │ │ │ @ instruction: 0xf1ba4684 │ │ │ │ @ instruction: 0xf0400f02 │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, pc} │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blls 0x261420 │ │ │ │ - b 0x11894c8 │ │ │ │ + blls 0x2613e8 │ │ │ │ + b 0x1189490 │ │ │ │ svcvc 0x00eb6086 │ │ │ │ subcs lr, r3, r0, asr #20 │ │ │ │ - b 0x10e0e74 │ │ │ │ + b 0x10e0e3c │ │ │ │ @ instruction: 0xf04010c3 │ │ │ │ @ instruction: 0xf5044002 │ │ │ │ - blls 0x1961c0 │ │ │ │ + blls 0x196188 │ │ │ │ eorvs r2, r3, r0, lsl #10 │ │ │ │ rsbvs r4, r5, r3, lsl r6 │ │ │ │ @ instruction: 0xf8c84602 │ │ │ │ @ instruction: 0x4638cebc │ │ │ │ - blx 0x97f0e0 │ │ │ │ + blx 0x97f0a8 │ │ │ │ cmppvs r8, #216, 16 @ p-variant is OBSOLETE @ 0xd80000 │ │ │ │ orreq pc, r1, #402653187 @ 0x18000003 │ │ │ │ @ instruction: 0xf8d5e785 │ │ │ │ strls r9, [r4], -r4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ @ instruction: 0xf1b9d991 │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf50480c4 │ │ │ │ - blvc 0xfe2d5568 │ │ │ │ + blvc 0xfe2d5530 │ │ │ │ svclt 0x000c2b03 │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ str r0, [r8, r1] │ │ │ │ mrcne 8, 2, APSR_nzcv, cr0, cr8, {6} │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xf8d8af6e │ │ │ │ - bl 0x2d0ac8 │ │ │ │ + bl 0x2d0a90 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnsmi r6, #20, 28 @ 0x140 │ │ │ │ movweq pc, #4102 @ 0x1006 @ │ │ │ │ cdpcs 7, 0, cr14, cr0, cr3, {3} │ │ │ │ sbcshi pc, r0, r0, asr #32 │ │ │ │ addsle r2, fp, r0, lsl #16 │ │ │ │ - blge 0x249950 │ │ │ │ + blge 0x249918 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2 7, cr15, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ strmi r7, [r4], sl, lsr #30 │ │ │ │ - blls 0x22d61c │ │ │ │ - bleq 0x67d7e4 │ │ │ │ + blls 0x22d5e4 │ │ │ │ + bleq 0x67d7ac │ │ │ │ andeq pc, r0, #-1073741770 @ 0xc0000036 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - teqpcs r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + mvnsne pc, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10a444b │ │ │ │ @ instruction: 0xf8933eff │ │ │ │ - blls 0x245414 │ │ │ │ + blls 0x2453dc │ │ │ │ @ instruction: 0xf1aa4331 │ │ │ │ - b 0x1182984 │ │ │ │ + b 0x118294c │ │ │ │ svcvc 0x006b5042 │ │ │ │ subsvs pc, pc, #8, 10 @ 0x2000000 │ │ │ │ sbcne lr, r3, r0, asr #20 │ │ │ │ cmnmi r3, r3, ror r2 │ │ │ │ andpl lr, r3, r0, asr #20 │ │ │ │ movweq pc, #478 @ 0x1de @ │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ - b 0x10e7db0 │ │ │ │ + b 0x10e7d78 │ │ │ │ stmiavs r9!, {r0, r7, ip, sp}^ │ │ │ │ stcne 8, cr15, [r8], {66} @ 0x42 │ │ │ │ subcc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf8422300 │ │ │ │ @ instruction: 0xf0403c04 │ │ │ │ stmdbvs fp!, {r2, r4, r5, r6, r7, lr} │ │ │ │ vqdmulh.s d2, d0, d3 │ │ │ │ @@ -181152,25 +181138,25 @@ │ │ │ │ @ instruction: 0xf8c84240 │ │ │ │ @ instruction: 0xf8c81de8 │ │ │ │ tstcs r9, ip, ror #27 │ │ │ │ ldrb r2, [sl, -r3, lsl #4]! │ │ │ │ ldmibcc pc!, {r1, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mrceq 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ movweq pc, #473 @ 0x1d9 @ │ │ │ │ - bl 0x11a7600 │ │ │ │ + bl 0x11a75c8 │ │ │ │ @ instruction: 0xf8950309 │ │ │ │ @ instruction: 0xf410e01c │ │ │ │ @ instruction: 0xd1225f00 │ │ │ │ stmibne r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x00ed7f6b │ │ │ │ cmpcs r5, r1, asr #20 │ │ │ │ strvs pc, [r0, #-960] @ 0xfffffc40 │ │ │ │ streq pc, [r1, #-133] @ 0xffffff7b │ │ │ │ orrvs lr, r6, r1, asr #20 │ │ │ │ - bcs 0x151e84 │ │ │ │ + bcs 0x151e4c │ │ │ │ @ instruction: 0xf045bf18 │ │ │ │ @ instruction: 0xf0850501 │ │ │ │ rsclt r0, sp, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1beb115 │ │ │ │ @ instruction: 0xd12e0f00 │ │ │ │ sbcne lr, r3, r1, asr #20 │ │ │ │ andeq lr, r9, r0, asr #20 │ │ │ │ @@ -181191,80 +181177,80 @@ │ │ │ │ stclcs 8, cr15, [ip, #800]! @ 0x320 │ │ │ │ @ instruction: 0x2103e7b3 │ │ │ │ andmi pc, sl, pc, asr #32 │ │ │ │ @ instruction: 0xf85be72d │ │ │ │ ldreq r3, [fp, -r8, lsl #24] │ │ │ │ vst3. {d29,d31,d33}, [ip :64]! │ │ │ │ tstcs r4, r0, lsl #24 │ │ │ │ - b 0x133af18 │ │ │ │ + b 0x133aee0 │ │ │ │ @ instruction: 0xf0430301 │ │ │ │ tstmi r8, #1140850688 @ 0x44000000 │ │ │ │ ldrdcs lr, [r0], -r0 │ │ │ │ - mvnsne pc, r5, asr #12 │ │ │ │ + @ instruction: 0x11b8f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addcs r4, lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf17a9000 │ │ │ │ svclt 0x0000f981 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq sl, [r3], -r0 │ │ │ │ - mvnsne pc, r5, asr #12 │ │ │ │ + eorseq sl, r3, r0, ror sl │ │ │ │ + @ instruction: 0x11b8f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscs pc, r4, r5, asr #12 │ │ │ │ + sbcsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r1, #30720 @ 0x7800 │ │ │ │ - stc2 1, cr15, [r0], {177} @ 0xb1 │ │ │ │ - mvnsne pc, r5, asr #12 │ │ │ │ + blx 0xffffd952 │ │ │ │ + @ instruction: 0x11b8f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscs pc, r4, r5, asr #12 │ │ │ │ + rscsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r2, #24, 22 @ 0x6000 │ │ │ │ - blx 0xffdfd9a2 │ │ │ │ - mvnsne pc, r5, asr #12 │ │ │ │ + blx 0xffcfd96a │ │ │ │ + @ instruction: 0x11b8f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbscs pc, ip, r5, asr #12 │ │ │ │ + eorscs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r5, #18432 @ 0x4800 │ │ │ │ - blx 0xffafd9ba │ │ │ │ - mvnsne pc, r5, asr #12 │ │ │ │ + blx 0xff9fd982 │ │ │ │ + @ instruction: 0x11b8f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscs pc, r0, r5, asr #12 │ │ │ │ + rsbscs pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ eorscs r4, fp, #13312 @ 0x3400 │ │ │ │ - blx 0xff7fd9d2 │ │ │ │ - mvnsne pc, r5, asr #12 │ │ │ │ + blx 0xff6fd99a │ │ │ │ + @ instruction: 0x11b8f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addcs pc, ip, r5, asr #12 │ │ │ │ + subcs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r7, #6144 @ 0x1800 │ │ │ │ - blx 0xff4fd9ea │ │ │ │ + blx 0xff3fd9b2 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x1c17e8 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ + blmi 0x1c17b0 │ │ │ │ ldrdls r2, [r0], -ip │ │ │ │ @ instruction: 0xf936f17a │ │ │ │ - eorseq sl, r3, r8, asr #21 │ │ │ │ - ldrshteq sl, [r3], -ip │ │ │ │ - eorseq sl, r3, r8, ror #21 │ │ │ │ + eorseq sl, r3, r8, lsl #21 │ │ │ │ + ldrhteq sl, [r3], -ip │ │ │ │ + eorseq sl, r3, r8, lsr #21 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmib r3, {r1, r9, sl, lr}^ │ │ │ │ stmdbcs r0, {r1, ip} │ │ │ │ bicsvs lr, r1, #323584 @ 0x4f000 │ │ │ │ movtne lr, #2627 @ 0xa43 │ │ │ │ bfceq sp, #20, #5 │ │ │ │ @ instruction: 0xf8d2d520 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bllt 0xfe4d9568 │ │ │ │ + bllt 0xfe4d9530 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ - b 0x17ee770 │ │ │ │ + b 0x17ee738 │ │ │ │ subsle r0, r1, r0, lsl #28 │ │ │ │ ldrtle r0, [sp], #-75 @ 0xffffffb5 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrmi r4, fp, #0, 6 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - bllt 0x12d9488 │ │ │ │ + bllt 0x12d9450 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf013fb04 │ │ │ │ tstle r0, r1 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @@ -181283,56 +181269,56 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ msreq SPSR_xc, #9568256 @ 0x920000 │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff56a │ │ │ │ + blx 0x1ff532 │ │ │ │ orrpl pc, r0, #8388608 @ 0x800000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xd1b94303 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff58e │ │ │ │ + blx 0x1ff556 │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51795 @ 0xca53 │ │ │ │ strb sp, [pc, sl, lsr #1]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1862c │ │ │ │ + bl 0xfec185f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ @ instruction: 0x46164b14 │ │ │ │ @ instruction: 0x46074a14 │ │ │ │ movwls r4, #1549 @ 0x60d │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ vhsub.s8 d16, d13, d0 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf04d022d │ │ │ │ stmdbls lr, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ movwls r3, #41736 @ 0xa308 │ │ │ │ @ instruction: 0xf9f0f017 │ │ │ │ - blge 0x192cfc │ │ │ │ + blge 0x192cc4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r3], #-1026 @ 0xfffffbfe │ │ │ │ stc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ - eorseq sl, r3, r4, lsl fp │ │ │ │ + ldrsbteq sl, [r3], -r4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18698 │ │ │ │ + bl 0xfec18660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [sl], r0 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0x460f4a12 │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @@ -181341,110 +181327,110 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7fe9301 │ │ │ │ strbtmi pc, [fp], -r7, lsl #16 @ │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ strtmi sl, [r8], -r1, lsl #18 │ │ │ │ ldcvc 8, cr15, [r0], #788 @ 0x314 │ │ │ │ ldcmi 8, cr15, [r4], #788 @ 0x314 │ │ │ │ - blx 0x18ff4da │ │ │ │ + blx 0x18ff4a2 │ │ │ │ @ instruction: 0xf8c54633 │ │ │ │ @ instruction: 0xf04f0cac │ │ │ │ tstcs r3, sl, lsl #4 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ svclt 0x0000f81f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec186fc │ │ │ │ + bl 0xfec186c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ - blcs 0xd4564 │ │ │ │ - bmi 0x692d64 │ │ │ │ + blcs 0xd452c │ │ │ │ + bmi 0x692d2c │ │ │ │ tstpeq fp, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ svclt 0x000c9400 │ │ │ │ strcs r2, [r6], #-1029 @ 0xfffffbfb │ │ │ │ strmi r9, [r7], -r3, lsl #8 │ │ │ │ ldmdavs r2, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ vhsub.s8 d16, d13, d0 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ strcs r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0x13fd682 │ │ │ │ + blx 0x13fd64a │ │ │ │ @ instruction: 0x46049912 │ │ │ │ @ instruction: 0xf0174638 │ │ │ │ - blge 0x1bfb5c │ │ │ │ + blge 0x1bfb24 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fd15 │ │ │ │ - eorseq sl, r3, r4, lsl fp │ │ │ │ + ldrsbteq sl, [r3], -r4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18774 │ │ │ │ + bl 0xfec1873c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ svclt 0x0000ff4f │ │ │ │ andeq r0, r0, r0 │ │ │ │ - bcc 0x108ebc │ │ │ │ + bcc 0x108e84 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x852006 │ │ │ │ + blx 0x851fce │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108ee4 │ │ │ │ + bcc 0x108eac │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x85202e │ │ │ │ + blx 0x851ff6 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108f0c │ │ │ │ + bcc 0x108ed4 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x852056 │ │ │ │ + blx 0x85201e │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf64fb087 │ │ │ │ @ instruction: 0xf6cf79f8 │ │ │ │ @ instruction: 0x461d79ff │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ - bl 0xfeb28e6c │ │ │ │ + bl 0xfeb28e34 │ │ │ │ @ instruction: 0xf8dd0902 │ │ │ │ andls r8, r5, r4, asr #32 │ │ │ │ mcr2 10, 4, pc, cr6, cr15, {2} @ │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ - b 0x14a565c │ │ │ │ + b 0x14a5624 │ │ │ │ svclt 0x000c0ece │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ - bleq 0xff27bf94 │ │ │ │ + bleq 0xff27bf5c │ │ │ │ svclt 0x000c4606 │ │ │ │ @ instruction: 0xf8cd46f3 │ │ │ │ stmib sp, {r3, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1a7be03 │ │ │ │ @ instruction: 0xf1a40b08 │ │ │ │ ldrbmi r0, [r2], -r8, lsl #20 │ │ │ │ stmdavs r8!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ @@ -181454,42 +181440,42 @@ │ │ │ │ strbmi r0, [r0, ip, lsl #24] │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf8554683 │ │ │ │ strbmi r0, [r0, r8, lsl #24] │ │ │ │ strmi r4, [r2], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554639 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x1135a0 │ │ │ │ + blls 0x113568 │ │ │ │ ldrcc r9, [r0, -r2, lsl #20] │ │ │ │ @ instruction: 0xf8c64423 │ │ │ │ @ instruction: 0xf8c69000 │ │ │ │ addsmi fp, sl, #4 │ │ │ │ andge lr, r2, r6, asr #19 │ │ │ │ ldreq pc, [r0], -r6, lsl #2 │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8ddbe03 │ │ │ │ ldrbmi sl, [lr, #20] │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8aad0 │ │ │ │ + bl 0xfeb8aa98 │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xd2ae0 │ │ │ │ + bl 0xd2aa8 │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ - b 0x148bf78 │ │ │ │ + b 0x148bf40 │ │ │ │ svclt 0x00043cd0 │ │ │ │ @ instruction: 0xf043035b │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - blcs 0xefc94 │ │ │ │ + blcs 0xefc5c │ │ │ │ @ instruction: 0xf041bf08 │ │ │ │ orrslt r0, r9, r1, lsl #2 │ │ │ │ sbcvc lr, ip, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -181510,88 +181496,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrcs fp, [r2], #-137 @ 0xffffff77 │ │ │ │ svcls 0x0002f893 │ │ │ │ ldmdals r3, {r0, r2, ip, pc} │ │ │ │ stmibeq r0, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1e8bca │ │ │ │ - blx 0x188d784 │ │ │ │ + blx 0x1e8b92 │ │ │ │ + blx 0x188d74c │ │ │ │ @ instruction: 0xf10efe85 │ │ │ │ stcls 14, cr0, [r5], {1} │ │ │ │ msrvc SPSR_f, #0, 12 │ │ │ │ vsubw.u8 , , d3 │ │ │ │ - b 0x148a39c │ │ │ │ - blcs 0x1452d4 │ │ │ │ + b 0x148a364 │ │ │ │ + blcs 0x14529c │ │ │ │ strbcs pc, [r0, #965] @ 0x3c5 @ │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, r9, sl, lr}^ │ │ │ │ svclt 0x001c6014 │ │ │ │ @ instruction: 0x461f00db │ │ │ │ @ instruction: 0xf1a79006 │ │ │ │ strtmi r0, [r7], #-16 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ svclt 0x00089704 │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r9, sl, lr}^ │ │ │ │ streq lr, [r0, -r5, lsl #20] │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ - bl 0x101d88 │ │ │ │ + bl 0x101d50 │ │ │ │ @ instruction: 0xf851000c │ │ │ │ ldrmi r1, [r4], #55 @ 0x37 │ │ │ │ eorsvc pc, r7, r2, asr r8 @ │ │ │ │ - blx 0x91b8e4 │ │ │ │ + blx 0x91b8ac │ │ │ │ @ instruction: 0xf1c5fa05 │ │ │ │ @ instruction: 0xf8dc0120 │ │ │ │ - blx 0xa89800 │ │ │ │ - blx 0x100408 │ │ │ │ - b 0x137dbfc │ │ │ │ + blx 0xa897c8 │ │ │ │ + blx 0x1003d0 │ │ │ │ + b 0x137dbc4 │ │ │ │ @ instruction: 0xf1a50a01 │ │ │ │ - blx 0x8c1c80 │ │ │ │ - blx 0x8ff818 │ │ │ │ - b 0x137dc0c │ │ │ │ + blx 0x8c1c48 │ │ │ │ + blx 0x8ff7e0 │ │ │ │ + b 0x137dbd4 │ │ │ │ stmdbls r6, {r0, r9, fp} │ │ │ │ - beq 0x27c238 │ │ │ │ - b 0xfe2d30ac │ │ │ │ + beq 0x27c200 │ │ │ │ + b 0xfe2d3074 │ │ │ │ @ instruction: 0xf1c50801 │ │ │ │ strcs r0, [r0], #-288 @ 0xfffffee0 │ │ │ │ @ instruction: 0x3e06e9cd │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - bleq 0x13c154 │ │ │ │ + bleq 0x13c11c │ │ │ │ msreq CPSR_, r5, lsr #3 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ - bleq 0x13c164 │ │ │ │ + bleq 0x13c12c │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa2a │ │ │ │ - blx 0x2d316c │ │ │ │ - blx 0xafe054 │ │ │ │ + blx 0x2d3134 │ │ │ │ + blx 0xafe01c │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff4d │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r7], -r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xb9318c │ │ │ │ + blx 0xb93154 │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff3cf7ff │ │ │ │ movwls r9, #2819 @ 0xb03 │ │ │ │ - blls 0x653084 │ │ │ │ + blls 0x65304c │ │ │ │ ldmdavs r2!, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf814f769 │ │ │ │ + @ instruction: 0xf830f769 │ │ │ │ @ instruction: 0xf8469b04 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x2110b0 │ │ │ │ + bls 0x211078 │ │ │ │ ldrmi r4, [sl], #-1438 @ 0xfffffa62 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xfe78aca4 │ │ │ │ + bne 0xfe78ac6c │ │ │ │ strmi lr, [r2, #-2274] @ 0xfffff71e │ │ │ │ strmi r1, [lr, #2257] @ 0x8d1 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -181616,46 +181602,46 @@ │ │ │ │ sbcseq fp, fp, sl, lsl pc │ │ │ │ @ instruction: 0x4692469a │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ andseq pc, r4, r0, lsr r8 @ │ │ │ │ @ instruction: 0xf787fab7 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0x5c12e9dd │ │ │ │ - b 0x243f24 │ │ │ │ - b 0xa42948 │ │ │ │ + b 0x243eec │ │ │ │ + b 0xa42910 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl}^ │ │ │ │ - bl 0x10e144 │ │ │ │ + bl 0x10e10c │ │ │ │ cmneq r6, r4, asr #29 │ │ │ │ eorsvc pc, r4, r1, asr r8 @ │ │ │ │ smlawteq r0, r6, r1, pc @ │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ - blx 0x1d1d24 │ │ │ │ + blx 0x1d1cec │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, r6, lsr #3 │ │ │ │ @ instruction: 0xf606fa24 │ │ │ │ @ instruction: 0xf101fa24 │ │ │ │ streq lr, [ip], -r6, lsl #21 │ │ │ │ strbmi r4, [r9], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7ff406f │ │ │ │ stcls 14, cr15, [r3, #-788] @ 0xfffffcec │ │ │ │ @ instruction: 0x4683463b │ │ │ │ strtmi r4, [sl], #1607 @ 0x647 │ │ │ │ ldrmi r2, [r8], r0, lsl #8 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa28 │ │ │ │ - blx 0x2532a8 │ │ │ │ + blx 0x253270 │ │ │ │ ldrcc pc, [r0], #-514 @ 0xfffffdfe │ │ │ │ vpmax.u8 d15, d3, d22 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ - blls 0x5e7598 │ │ │ │ + blls 0x5e7560 │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff88f768 │ │ │ │ - bleq 0x1ffab8 │ │ │ │ + @ instruction: 0xffa4f768 │ │ │ │ + bleq 0x1ffa80 │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ addsmi r9, sl, #49152 @ 0xc000 │ │ │ │ stmdble r7, {r0, r3, r4, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r1!, {r0, r1, r3, r4, r6, r9, fp, ip}^ │ │ │ │ stmiane r8, {r1, r8, sl, lr}^ │ │ │ │ @@ -181712,15 +181698,15 @@ │ │ │ │ strcc fp, [r1, #-740] @ 0xfffffd1c │ │ │ │ rsceq r3, sp, r1, lsl #8 │ │ │ │ rsceq fp, r5, r8, lsl #30 │ │ │ │ @ instruction: 0xf91c440d │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf91e2f01 │ │ │ │ bicseq r4, fp, r1, lsl #30 │ │ │ │ - blx 0x1ce7aa │ │ │ │ + blx 0x1ce772 │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r1, fp, r7, asr #5 │ │ │ │ svclt 0x001c429a │ │ │ │ @ instruction: 0xf08317db │ │ │ │ addmi r0, sp, #-268435449 @ 0xf0000007 │ │ │ │ svccs 0x0001f800 │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ @@ -181729,46 +181715,46 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vabal.u8 , d3, d0 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b174c │ │ │ │ + b 0x14b1714 │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ svcgt 0x0001f911 │ │ │ │ svccc 0x0001f912 │ │ │ │ vqrdmlah.s d15, d12, d3 │ │ │ │ stclne 3, cr15, [r7], {67} @ 0x43 │ │ │ │ ldrmi r1, [ip, #475] @ 0x1db │ │ │ │ bfine fp, ip, (invalid: 30:27) │ │ │ │ - ldcleq 0, cr15, [pc], #-524 @ 0xc190c │ │ │ │ + ldcleq 0, cr15, [pc], #-524 @ 0xc18d4 │ │ │ │ @ instruction: 0xf800458e │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1ffca6 │ │ │ │ + blx 0x1ffc6e │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b17ac │ │ │ │ + b 0x14b1774 │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ @ instruction: 0xf9112440 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x59176e │ │ │ │ + blx 0x591736 │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r1, fp, r7, asr #25 │ │ │ │ svclt 0x001c459c │ │ │ │ @ instruction: 0xf08317db │ │ │ │ strmi r0, [lr, #3199] @ 0xc7f │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ @@ -181780,16 +181766,16 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ addcc lr, ip, pc, asr #20 │ │ │ │ sbccc lr, r2, r0, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe0ca3bc │ │ │ │ - blls 0x11df48 │ │ │ │ + b 0xfe0ca384 │ │ │ │ + blls 0x11df10 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ ldrmi fp, [lr], r0, lsl #10 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ @@ -181797,24 +181783,24 @@ │ │ │ │ vnmulmi.f32 s28, s28, s30 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ @ instruction: 0xcc02fb11 │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ mvncc lr, #323584 @ 0x4f000 │ │ │ │ stclcc 3, cr15, [pc], {76} @ 0x4c │ │ │ │ svclt 0x001f4563 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xc1d18 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xc1ce0 │ │ │ │ vstmiavc r3!, {s29-s168} │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ - blx 0x51178a │ │ │ │ + blx 0x511752 │ │ │ │ bicsne lr, sl, #-939524096 @ 0xc8000000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89ec1c │ │ │ │ + blx 0x89ebe4 │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -181827,59 +181813,59 @@ │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r9, sl, lr}^ @ │ │ │ │ svcgt 0x0002f93e │ │ │ │ - blcs 0x180138 │ │ │ │ + blcs 0x180100 │ │ │ │ svcge 0x0002f834 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ andgt pc, sl, #18432 @ 0x4800 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5c94 │ │ │ │ + b 0xfe2e5c5c │ │ │ │ addmi r7, pc, #57856 @ 0xe200 │ │ │ │ andgt pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r8], #-486 @ 0xfffffe1a │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x52f112 │ │ │ │ - b 0x14c14dc │ │ │ │ + blx 0x52f0da │ │ │ │ + b 0x14c14a4 │ │ │ │ ldrne r3, [fp], #-3276 @ 0xfffff334 │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xf132fb11 │ │ │ │ @ instruction: 0x0c0eebac │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - b 0x1492aec │ │ │ │ + b 0x1492ab4 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ strcs fp, [r1], #-3868 @ 0xfffff0e4 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rsccc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf647bf18 │ │ │ │ vqrdmlsh.s , , │ │ │ │ svclt 0x001833cf │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89ed20 │ │ │ │ + blx 0x89ece8 │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -181887,27 +181873,27 @@ │ │ │ │ @ instruction: 0xf1a29c08 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ rsclt r7, r5, #66846720 @ 0x3fc0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ed68 │ │ │ │ + b 0x148ed30 │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf93c190e │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf93e9b02 │ │ │ │ bicseq sl, r2, #2, 30 │ │ │ │ addmi pc, r0, #8388608 @ 0x800000 │ │ │ │ andscs pc, r9, #10240 @ 0x2800 │ │ │ │ stmibcc pc, {r1, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ strbmi r1, [sl, #-978] @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2a1d94 │ │ │ │ + b 0xfe2a1d5c │ │ │ │ addmi r7, lr, #3702784 @ 0x388000 │ │ │ │ andls pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -181924,22 +181910,22 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc1df8 │ │ │ │ - blgt 0x1802c0 │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc1dc0 │ │ │ │ + blgt 0x180288 │ │ │ │ svccs 0x0002f83e │ │ │ │ vpadd.i8 d15, d12, d2 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5e14 │ │ │ │ + b 0xfe2e5ddc │ │ │ │ adcsmi r7, r9, #57856 @ 0xe200 │ │ │ │ svcgt 0x0002f825 │ │ │ │ strtmi sp, [r0], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ @@ -181954,34 +181940,34 @@ │ │ │ │ @ instruction: 0xf44f9c08 │ │ │ │ @ instruction: 0xf04f4780 │ │ │ │ @ instruction: 0xf6470901 │ │ │ │ rsclt r7, r5, #16711680 @ 0xff0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ee74 │ │ │ │ + b 0x148ee3c │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf9311e84 │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ - blx 0x56da96 │ │ │ │ + blx 0x56da5e │ │ │ │ vhsub.u8 d23, d2, d10 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ andls pc, r0, r3, asr #17 │ │ │ │ - bvc 0xff97c8c0 │ │ │ │ + bvc 0xff97c888 │ │ │ │ @ instruction: 0xf824428e │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4bab4 │ │ │ │ + bl 0xfec4ba7c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdbac4 │ │ │ │ + bl 0xdba8c │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -181994,44 +181980,44 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x1538dc │ │ │ │ - b 0x1484c28 │ │ │ │ + bl 0x1538a4 │ │ │ │ + b 0x1484bf0 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14a9f30 │ │ │ │ + b 0x14a9ef8 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ ands pc, r7, fp, lsr r9 @ │ │ │ │ andeq lr, r9, r1, lsr #23 │ │ │ │ @ instruction: 0xf93046c4 │ │ │ │ - blx 0x14cb4a │ │ │ │ + blx 0x14cb12 │ │ │ │ vhsub.u8 d31, d2, d14 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ - b 0xfe219fe8 │ │ │ │ + b 0xfe219fb0 │ │ │ │ addmi r7, r8, #925696 @ 0xe2000 │ │ │ │ svcge 0x0002f82c │ │ │ │ - bls 0x136718 │ │ │ │ + bls 0x1366e0 │ │ │ │ @ instruction: 0xf1003708 │ │ │ │ cps #16 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ stmdals r2, {r1, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ - blls 0x1939e8 │ │ │ │ + blls 0x1939b0 │ │ │ │ addmi r4, r3, #-2046820352 @ 0x86000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb37c │ │ │ │ + bl 0xfe8cb344 │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x45338c │ │ │ │ + bl 0x453354 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -182040,50 +182026,50 @@ │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1, -r0, lsl #16] │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r3, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148dfcc │ │ │ │ - b 0x148b25c │ │ │ │ + b 0x148df94 │ │ │ │ + b 0x148b224 │ │ │ │ stmib sp, {r0, r1, r6, r7, r8, r9}^ │ │ │ │ svclt 0x00163e02 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ - bl 0x1539e4 │ │ │ │ + bl 0x1539ac │ │ │ │ svclt 0x00080244 │ │ │ │ - b 0x1493844 │ │ │ │ + b 0x149380c │ │ │ │ stmib sp, {r1, r3, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r4], -r0 │ │ │ │ svclt 0x00a82c08 │ │ │ │ - b 0x148b014 │ │ │ │ + b 0x148afdc │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ ldrbmi r4, [r9], #-1152 @ 0xfffffb80 │ │ │ │ andsge pc, r8, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c0beba1 │ │ │ │ @ instruction: 0xf93c46ce │ │ │ │ - blx 0x190c16 │ │ │ │ + blx 0x190bde │ │ │ │ vcgt.u8 d20, d3, d10 │ │ │ │ bicsne r3, fp, #207 @ 0xcf │ │ │ │ svclt 0x001c4283 │ │ │ │ - b 0xfe25a0d8 │ │ │ │ + b 0xfe25a0a0 │ │ │ │ strmi r7, [ip, #227] @ 0xe3 │ │ │ │ svceq 0x0002f82e │ │ │ │ - blls 0xf67e4 │ │ │ │ + blls 0xf67ac │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r1], #268 @ 0x10c │ │ │ │ movweq lr, #6621 @ 0x19dd │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ strmi r4, [r6], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb44c │ │ │ │ + bl 0xfe8cb414 │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x45345c │ │ │ │ + bl 0x453424 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -182096,34 +182082,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x153a74 │ │ │ │ - b 0x14829c0 │ │ │ │ + bl 0x153a3c │ │ │ │ + b 0x1482988 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14aa0c8 │ │ │ │ + b 0x14aa090 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andeq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4bede8 │ │ │ │ + bcc 0xff4bedb0 │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fcb08 │ │ │ │ + bvc 0xff8fcad0 │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -182149,34 +182135,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x153b48 │ │ │ │ - b 0x1482a94 │ │ │ │ + bl 0x153b10 │ │ │ │ + b 0x1482a5c │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14aa19c │ │ │ │ + b 0x14aa164 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andseq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4beebc │ │ │ │ + bcc 0xff4bee84 │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fcbdc │ │ │ │ + bvc 0xff8fcba4 │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -182199,18 +182185,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccs 0x0002f93c │ │ │ │ - blmi 0x180708 │ │ │ │ + blmi 0x1806d0 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf50203d2 │ │ │ │ - blx 0x592c52 │ │ │ │ + blx 0x592c1a │ │ │ │ vcgt.u8 d18, d3, d4 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182224,18 +182210,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccc 0x0002f93c │ │ │ │ - blcs 0x18076c │ │ │ │ + blcs 0x180734 │ │ │ │ svcmi 0x0002f93e │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - blx 0x1d30b6 │ │ │ │ + blx 0x1d307e │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182244,22 +182230,22 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1f58 │ │ │ │ + b 0x14b1f20 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ - ldrbtvc pc, [pc], #1607 @ 0xc2308 @ │ │ │ │ + ldrbtvc pc, [pc], #1607 @ 0xc22d0 @ │ │ │ │ @ instruction: 0xf931448e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591f1e │ │ │ │ + blx 0x591ee6 │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s160} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182268,23 +182254,23 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vbic.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1fb8 │ │ │ │ + b 0x14b1f80 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ @ instruction: 0xf647448e │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591f82 │ │ │ │ + blx 0x591f4a │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182300,15 +182286,15 @@ │ │ │ │ rscseq r1, pc, r6, lsl #29 │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472500 │ │ │ │ ldrshtne r7, [pc], #-79 │ │ │ │ ands pc, r5, r8, lsr r9 @ │ │ │ │ tstpeq r0, ip, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314630 │ │ │ │ - blx 0x591fe2 │ │ │ │ + blx 0x591faa │ │ │ │ vcgt.u8 d31, d3, d14 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x00184293 │ │ │ │ rscvc lr, r3, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf8204561 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ @ instruction: 0xf1013508 │ │ │ │ @@ -182325,24 +182311,24 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 12, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vst1.8 {d18-d20}, [pc], r0 │ │ │ │ - b 0x149363c │ │ │ │ + b 0x1493604 │ │ │ │ @ instruction: 0xf6470868 │ │ │ │ @ instruction: 0xf93975ff │ │ │ │ @ instruction: 0xf1ace016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ movwmi pc, #60179 @ 0xeb13 @ │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ addsmi r1, r3, #1811939331 @ 0x6c000003 │ │ │ │ - b 0xfe2320c0 │ │ │ │ + b 0xfe232088 │ │ │ │ strbmi r7, [r1, #-739]! @ 0xfffffd1d │ │ │ │ svccs 0x0002f820 │ │ │ │ @ instruction: 0x3608d1f0 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ ldrmi r3, [r0, #1808]! @ 0x710 │ │ │ │ andcs sp, r0, r5, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182352,75 +182338,75 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x5443f0 │ │ │ │ - bl 0x1182cdc │ │ │ │ + bl 0x5443b8 │ │ │ │ + bl 0x1182ca4 │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x10c63b8 │ │ │ │ + b 0x10c6380 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfed883cc │ │ │ │ + bl 0xfed88394 │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, r2, lsl #1 │ │ │ │ bicmi r9, r0, #4096 @ 0x1000 │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff1054f2 │ │ │ │ + blx 0xff1054ba │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed08460 │ │ │ │ + bl 0xfed08428 │ │ │ │ andsle r7, r0, ip, ror #31 │ │ │ │ strlt r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ - b 0x148b10c │ │ │ │ + b 0x148b0d4 │ │ │ │ @ instruction: 0xf8c27eec │ │ │ │ @ instruction: 0xf08e3ee0 │ │ │ │ bicmi r4, r0, #0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ ldrmi pc, [r8], -r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r3], ip, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ - beq 0x13e680 │ │ │ │ + beq 0x13e648 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, pc, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x148f960 │ │ │ │ + b 0x148f928 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85e9501 │ │ │ │ @ instruction: 0xf85c0f04 │ │ │ │ @ instruction: 0xf0005b04 │ │ │ │ @ instruction: 0xf8564100 │ │ │ │ strbeq r4, [r2, r4, lsl #30] │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlabtcs r4, r5, fp, pc @ │ │ │ │ @ instruction: 0x17c80fd2 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfedc84e8 │ │ │ │ + bl 0xfedc84b0 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andge pc, r0, r3, asr #17 │ │ │ │ andeq lr, r9, #128, 20 @ 0x80000 │ │ │ │ @ instruction: 0xf8ce45e0 │ │ │ │ bicsle r2, lr, r0 │ │ │ │ strtmi r9, [fp], #3329 @ 0xd01 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ @@ -182438,15 +182424,15 @@ │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ strlt r4, [r0, #-896] @ 0xfffffc80 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ pkhtbmi r1, r6, fp, asr #20 │ │ │ │ andeq lr, r2, #108, 22 @ 0x1b000 │ │ │ │ - b 0x10c6560 │ │ │ │ + b 0x10c6528 │ │ │ │ strbne r0, [r3, r2, asr #32] │ │ │ │ svcvc 0x00e2ebb3 │ │ │ │ ldrbne sp, [r1, r6] │ │ │ │ @ instruction: 0xf0812301 │ │ │ │ @ instruction: 0xf8ce4000 │ │ │ │ bicmi r3, r0, #224, 28 @ 0xe00 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182455,75 +182441,75 @@ │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [ip], -r4, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ @ instruction: 0xf04f1f05 │ │ │ │ @ instruction: 0xf06f0b01 │ │ │ │ ldrmi r4, [lr], r0, lsl #20 │ │ │ │ - blx 0x18aa274 │ │ │ │ + blx 0x18aa23c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x113f7c │ │ │ │ + bl 0x113f44 │ │ │ │ strls r0, [r1, -r7, lsl #18] │ │ │ │ - blvc 0x2007b8 │ │ │ │ + blvc 0x200780 │ │ │ │ svceq 0x0004f856 │ │ │ │ svccc 0x0004f855 │ │ │ │ tstpmi r0, r3 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r0, -r7, lsl #23] │ │ │ │ @ instruction: 0xf11207da │ │ │ │ - b 0x1113080 │ │ │ │ + b 0x1113048 │ │ │ │ @ instruction: 0xf1410153 │ │ │ │ - bne 0x542a88 │ │ │ │ + bne 0x542a50 │ │ │ │ tsteq r7, r1, ror #22 │ │ │ │ - b 0x11465d8 │ │ │ │ + b 0x11465a0 │ │ │ │ strbne r0, [r8, r1, asr #4] │ │ │ │ - bl 0xfed885e4 │ │ │ │ + bl 0xfed885ac │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andlt pc, r0, lr, asr #17 │ │ │ │ andeq lr, sl, #128, 20 @ 0x80000 │ │ │ │ eorvs r4, sl, r1, lsr #11 │ │ │ │ svcls 0x0001d1dc │ │ │ │ ldrmi r4, [r8, #1212]! @ 0x4bc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8aab8 │ │ │ │ + bl 0xfea8aa80 │ │ │ │ stmia ip!, {r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x3c2ac8 │ │ │ │ + bl 0x3c2a90 │ │ │ │ ldrmi r0, [r8, #775] @ 0x307 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf04f9c09 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ rsclt r4, r5, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148f700 │ │ │ │ + b 0x148f6c8 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf8511f04 │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ - blx 0xfe16a32a │ │ │ │ + blx 0xfe16a2f2 │ │ │ │ svceq 0x00d22909 │ │ │ │ - bvc 0xffb3d05c │ │ │ │ + bvc 0xffb3d024 │ │ │ │ subeq lr, r9, #270336 @ 0x42000 │ │ │ │ - blvc 0xff97d064 │ │ │ │ + blvc 0xff97d02c │ │ │ │ svcvc 0x00e9ebbb │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe362734 │ │ │ │ + b 0xfe3626fc │ │ │ │ adcsmi r0, r1, #1879048192 @ 0x70000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -182543,23 +182529,23 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc27a4 │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc276c │ │ │ │ @ instruction: 0xf8519401 │ │ │ │ ldrbtmi fp, [r2], -r4, lsl #22 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0xff38b7b6 │ │ │ │ + blx 0xff38b77e │ │ │ │ svceq 0x00d22403 │ │ │ │ - blvc 0xff9fd0f8 │ │ │ │ + blvc 0xff9fd0c0 │ │ │ │ subeq lr, r4, #270336 @ 0x42000 │ │ │ │ - bl 0xfed88710 │ │ │ │ + bl 0xfed886d8 │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andls pc, r0, sl, asr #17 │ │ │ │ andeq lr, r8, #569344 @ 0x8b000 │ │ │ │ @ instruction: 0xf845428f │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ strtmi r9, [r0], #-3073 @ 0xfffff3ff │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ @@ -182582,98 +182568,98 @@ │ │ │ │ strcs pc, [r1], #-965 @ 0xfffffc3b │ │ │ │ stccs 2, cr11, [r2], {235} @ 0xeb │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - b 0x14b2498 │ │ │ │ + b 0x14b2460 │ │ │ │ ldrmi r0, [ip], -r4, asr #25 │ │ │ │ - bl 0xd41d8 │ │ │ │ + bl 0xd41a0 │ │ │ │ svclt 0x00080b85 │ │ │ │ @ instruction: 0x4615469c │ │ │ │ stmibeq r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x9c02e9cd │ │ │ │ stmdacs r4, {r3, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - beq 0xfe0fd1a0 │ │ │ │ - bl 0x10a868 │ │ │ │ + beq 0xfe0fd168 │ │ │ │ + bl 0x10a830 │ │ │ │ strmi r0, [r2], -sl, lsl #8 │ │ │ │ eoreq pc, r2, fp, asr r8 @ │ │ │ │ smlatbeq sl, r4, fp, lr │ │ │ │ andls r4, r1, #172, 12 @ 0xac00000 │ │ │ │ - blcc 0x2009c0 │ │ │ │ + blcc 0x200988 │ │ │ │ andcc pc, r0, #134144 @ 0x20c00 │ │ │ │ - b 0x14867f0 │ │ │ │ - b 0x11a1010 │ │ │ │ - b 0x1483594 │ │ │ │ - bl 0xff06241c │ │ │ │ + b 0x14867b8 │ │ │ │ + b 0x11a0fd8 │ │ │ │ + b 0x148355c │ │ │ │ + bl 0xff0623e4 │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ movweq lr, #31369 @ 0x7a89 │ │ │ │ @ instruction: 0xf84c428c │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrcc r9, [r0], #-2561 @ 0xfffff5ff │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ addsmi r3, r3, #4, 4 @ 0x40000000 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ - bls 0x2334c4 │ │ │ │ + bls 0x23348c │ │ │ │ strbtmi r4, [r2], #-1379 @ 0xfffffa9d │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebcbcc4 │ │ │ │ + bl 0xfebcbc8c │ │ │ │ stmia r2!, {r1, sl, fp}^ │ │ │ │ - bl 0x153cd4 │ │ │ │ + bl 0x153c9c │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ strmi fp, [r1], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4610 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ cdpls 8, 1, cr4, cr0, cr0, {0} │ │ │ │ movwcc fp, #4851 @ 0x12f3 │ │ │ │ vshr.u64 q8, q6, #58 │ │ │ │ - blcs 0x14b50c │ │ │ │ + blcs 0x14b4d4 │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ movwcc fp, #7954 @ 0x1f12 │ │ │ │ strtmi r4, [r4], r3, lsr #12 │ │ │ │ - bleq 0xfe27d518 │ │ │ │ - b 0x14b257c │ │ │ │ + bleq 0xfe27d4e0 │ │ │ │ + b 0x14b2544 │ │ │ │ @ instruction: 0xf04f0cc3 │ │ │ │ svclt 0x00180000 │ │ │ │ strmi r4, [lr], -r3, ror #12 │ │ │ │ smlabtmi r4, sp, r9, lr │ │ │ │ addsne r4, sl, r1, lsl #12 │ │ │ │ @ instruction: 0x2c02e9cd │ │ │ │ ldrmi r2, [r3], -r4, lsl #20 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ - beq 0xfe1bd27c │ │ │ │ + beq 0xfe1bd244 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf85b4455 │ │ │ │ ldrtmi r0, [r4], r1, lsr #32 │ │ │ │ strne lr, [r0], -sp, asr #19 │ │ │ │ streq lr, [sl], #-2981 @ 0xfffff45b │ │ │ │ @ instruction: 0xf8544606 │ │ │ │ ldrmi r0, [sl], -r4, lsl #22 │ │ │ │ - blx 0xff0cad62 │ │ │ │ + blx 0xff0cad2a │ │ │ │ svceq 0x00d22106 │ │ │ │ vfmsvc.f32 s29, s2, s30 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfecc88b0 │ │ │ │ + bl 0xfecc8878 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andls pc, r0, r7, asr #17 │ │ │ │ andeq lr, r8, #581632 @ 0x8e000 │ │ │ │ @ instruction: 0xf84c42a5 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0x1600e9dd │ │ │ │ - bls 0x14fdcc │ │ │ │ + bls 0x14fd94 │ │ │ │ ldrcc r3, [r0], -r4, lsl #2 │ │ │ │ ldclle 2, cr4, [r8], {138} @ 0x8a │ │ │ │ strgt lr, [r3], #-2525 @ 0xfffff623 │ │ │ │ strbmi r9, [r4, #-2309]! @ 0xfffff6fb │ │ │ │ stmdble r9, {r0, r5, r6, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @ instruction: 0x0c01ebac │ │ │ │ @@ -182690,122 +182676,122 @@ │ │ │ │ ldrbmi fp, [lr], -r7, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdami r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmov.i32 d25, #13697023 @ 0x00d0ffff │ │ │ │ rsclt r2, fp, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148e9f4 │ │ │ │ - b 0x148c088 │ │ │ │ + b 0x148e9bc │ │ │ │ + b 0x148c050 │ │ │ │ svclt 0x001503c3 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ @ instruction: 0x46704618 │ │ │ │ - bl 0x15447c │ │ │ │ + bl 0x154444 │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ - b 0x14bb61c │ │ │ │ + b 0x14bb5e4 │ │ │ │ strcs r0, [r0, #-2720] @ 0xfffff560 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ stmdacs r4, {r3, sp, pc} │ │ │ │ svclt 0x00a8465b │ │ │ │ andls r2, r3, #4 │ │ │ │ stmdane ip, {r7} │ │ │ │ - bls 0x194430 │ │ │ │ + bls 0x1943f8 │ │ │ │ @ instruction: 0x0c0aeba4 │ │ │ │ strls r4, [r1, #-1585] @ 0xfffff9cf │ │ │ │ eoreq pc, r5, r2, asr r8 @ │ │ │ │ - blcs 0x200b7c │ │ │ │ - blpl 0x200bac │ │ │ │ + blcs 0x200b44 │ │ │ │ + blpl 0x200b74 │ │ │ │ cdpmi 0, 0, cr15, cr0, cr2, {0} │ │ │ │ vnmlaeq.f32 s29, s4, s28 │ │ │ │ - blx 0xff204992 │ │ │ │ + blx 0xff20495a │ │ │ │ @ instruction: 0xf1122e00 │ │ │ │ @ instruction: 0xf14e4280 │ │ │ │ svceq 0x00d20500 │ │ │ │ subeq lr, r5, #270336 @ 0x42000 │ │ │ │ - blvc 0xffa3d398 │ │ │ │ + blvc 0xffa3d360 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ svcvc 0x00e5ebbe │ │ │ │ @ instruction: 0xf8c7bf1c │ │ │ │ - b 0xfe3a6a6c │ │ │ │ + b 0xfe3a6a34 │ │ │ │ strbmi r0, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ stcls 1, cr13, [r1, #-888] @ 0xfffffc88 │ │ │ │ - bls 0x14fabc │ │ │ │ + bls 0x14fa84 │ │ │ │ strcc r3, [r4, #-1552] @ 0xfffff9f0 │ │ │ │ ldclle 2, cr4, [r0], {170} @ 0xaa │ │ │ │ @ instruction: 0xe010f8dd │ │ │ │ - blls 0x2144f8 │ │ │ │ + blls 0x2144c0 │ │ │ │ ldrbmi r4, [r3, #-1267]! @ 0xfffffb0d │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec4ae98 │ │ │ │ + bl 0xfec4ae60 │ │ │ │ stmia fp!, {r0, r1, r3, r9, sl, fp}^ │ │ │ │ - bl 0x382ea8 │ │ │ │ + bl 0x382e70 │ │ │ │ addsmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r3, lr, lsl #12 │ │ │ │ ldrbmi fp, [sp], -r7, lsl #1 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ vmov.i32 d25, #49407 @ 0x0000c0ff │ │ │ │ - blx 0x188b6d8 │ │ │ │ - blcs 0x1824e8 │ │ │ │ + blx 0x188b6a0 │ │ │ │ + blcs 0x1824b0 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14b2740 │ │ │ │ + b 0x14b2708 │ │ │ │ ldrbtmi r0, [r3], -r3, asr #19 │ │ │ │ ldrbtmi r4, [r1], fp, asr #12 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0x9e04e9cd │ │ │ │ andls r1, r3, #152 @ 0x98 │ │ │ │ strmi r2, [r3], -r4, lsl #16 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #8 │ │ │ │ - b 0x14a6b18 │ │ │ │ - bl 0x105520 │ │ │ │ + b 0x14a6ae0 │ │ │ │ + bl 0x1054e8 │ │ │ │ ldrmi r0, [lr], sl, lsl #6 │ │ │ │ - bl 0xfec69728 │ │ │ │ + bl 0xfec696f0 │ │ │ │ strtmi r0, [r8], -sl, lsl #24 │ │ │ │ @ instruction: 0xf8539401 │ │ │ │ @ instruction: 0xf85c3024 │ │ │ │ @ instruction: 0xf850bb04 │ │ │ │ @ instruction: 0xf0099b04 │ │ │ │ - b 0x1493b34 │ │ │ │ - b 0x11df25c │ │ │ │ - blx 0xfe383ca2 │ │ │ │ + b 0x1493afc │ │ │ │ + b 0x11df224 │ │ │ │ + blx 0xfe383c6a │ │ │ │ @ instruction: 0xf111b903 │ │ │ │ @ instruction: 0xf1444180 │ │ │ │ - bl 0xfed03b48 │ │ │ │ - bl 0x19c2f78 │ │ │ │ + bl 0xfed03b10 │ │ │ │ + bl 0x19c2f40 │ │ │ │ svceq 0x00c90409 │ │ │ │ cmpeq r4, r1, asr #20 │ │ │ │ - blvc 0xff9fd494 │ │ │ │ + blvc 0xff9fd45c │ │ │ │ stmibvc r1!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e4ebb9 │ │ │ │ @ instruction: 0xf8c6bf1c │ │ │ │ - b 0xfe3a2b68 │ │ │ │ + b 0xfe3a2b30 │ │ │ │ strbmi r0, [r6, #263]! @ 0x107 │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stcls 1, cr13, [r1], {217} @ 0xd9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {0} │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ adcmi r3, r3, #4, 8 @ 0x4000000 │ │ │ │ ldmib sp, {r1, r3, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r9, [r3], r4, lsl #28 │ │ │ │ strbmi r4, [lr, #1227] @ 0x4cb │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb0af94 │ │ │ │ + bl 0xfeb0af5c │ │ │ │ stmia fp!, {r0, r1, r3, r8, fp}^ │ │ │ │ - bl 0x382fa4 │ │ │ │ + bl 0x382f6c │ │ │ │ ldrmi r0, [lr, #777] @ 0x309 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -182818,24 +182804,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf85c440c │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0086b04 │ │ │ │ @ instruction: 0xf85e4200 │ │ │ │ - b 0x14a2800 │ │ │ │ - b 0x115fb14 │ │ │ │ + b 0x14a27c8 │ │ │ │ + b 0x115fadc │ │ │ │ @ instruction: 0xf1130258 │ │ │ │ @ instruction: 0xf1424380 │ │ │ │ - blx 0xff283402 │ │ │ │ + blx 0xff2833ca │ │ │ │ svceq 0x00db3206 │ │ │ │ - b 0x1188b64 │ │ │ │ + b 0x1188b2c │ │ │ │ ldrbne r0, [lr, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb6 │ │ │ │ - b 0xfe2b2874 │ │ │ │ + b 0xfe2b283c │ │ │ │ addmi r0, ip, #335544320 @ 0x14000000 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -182849,24 +182835,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e6b04 │ │ │ │ @ instruction: 0xf85c7f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe25346e │ │ │ │ - b 0x149c88c │ │ │ │ + blx 0xfe253436 │ │ │ │ + b 0x149c854 │ │ │ │ @ instruction: 0xf11373c8 │ │ │ │ - b 0x1153a78 │ │ │ │ + b 0x1153a40 │ │ │ │ @ instruction: 0xf1420258 │ │ │ │ - blne 0xfe783480 │ │ │ │ + blne 0xfe783448 │ │ │ │ andeq lr, r7, #100352 @ 0x18800 │ │ │ │ - b 0x1186bf4 │ │ │ │ + b 0x1186bbc │ │ │ │ ldrbne r0, [r7, r2, asr #6] │ │ │ │ - bl 0xfee48c08 │ │ │ │ + bl 0xfee48bd0 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #23175 @ 0x5a87 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ bicsle r3, ip, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182878,19 +182864,19 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blx 0xfe18e8f2 │ │ │ │ + blx 0xfe18e8ba │ │ │ │ svceq 0x00db3202 │ │ │ │ - b 0x1188c3c │ │ │ │ - b 0x14839f4 │ │ │ │ - bl 0xff06287c │ │ │ │ + b 0x1188c04 │ │ │ │ + b 0x14839bc │ │ │ │ + bl 0xff062844 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #27269 @ 0x6a85 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182904,20 +182890,20 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, #79] @ 0x4f │ │ │ │ @ instruction: 0xf06f440e │ │ │ │ @ instruction: 0xf8514700 │ │ │ │ strtmi r0, [fp], -r4, lsl #22 │ │ │ │ svcmi 0x0004f85e │ │ │ │ - blx 0xff1cb54a │ │ │ │ + blx 0xff1cb512 │ │ │ │ svceq 0x00db3200 │ │ │ │ - b 0x1188ca0 │ │ │ │ + b 0x1188c68 │ │ │ │ ldrbne r0, [r8, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb0 │ │ │ │ - b 0xfe1f29bc │ │ │ │ + b 0xfe1f2984 │ │ │ │ addmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ svccc 0x0004f84c │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -182929,23 +182915,23 @@ │ │ │ │ rscseq r4, pc, r5, lsl #12 │ │ │ │ stmeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2400 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf85146ac │ │ │ │ - blx 0xfe0d19be │ │ │ │ + blx 0xfe0d1986 │ │ │ │ svceq 0x00db3203 │ │ │ │ - bvc 0xff97d6f0 │ │ │ │ + bvc 0xff97d6b8 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e2ebb9 │ │ │ │ - b 0xfe372a24 │ │ │ │ + b 0xfe3729ec │ │ │ │ ldrbmi r0, [r1, #-774]! @ 0xfffffcfa │ │ │ │ - blcc 0x200efc │ │ │ │ + blcc 0x200ec4 │ │ │ │ strcc sp, [r4], #-491 @ 0xfffffe15 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r0, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -182957,42 +182943,42 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2500 │ │ │ │ - b 0x149681c │ │ │ │ + b 0x14967e4 │ │ │ │ @ instruction: 0xf06f08a8 │ │ │ │ @ instruction: 0xf8594700 │ │ │ │ @ instruction: 0xf1a40025 │ │ │ │ ssatmi r0, #21, r0, lsl #2 │ │ │ │ - blge 0x200f74 │ │ │ │ + blge 0x200f3c │ │ │ │ andcs r4, r0, #120586240 @ 0x7300000 │ │ │ │ andcc pc, r0, #206848 @ 0x32800 │ │ │ │ - b 0x1486da8 │ │ │ │ - b 0x11a19c8 │ │ │ │ - b 0x1483b4c │ │ │ │ - bl 0xfefa1dd4 │ │ │ │ + b 0x1486d70 │ │ │ │ + b 0x11a1990 │ │ │ │ + b 0x1483b14 │ │ │ │ + bl 0xfefa1d9c │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #31370 @ 0x7a8a │ │ │ │ @ instruction: 0xf84c42a1 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf1013504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1a07c │ │ │ │ + bl 0xfec1a044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0xfbe504 │ │ │ │ + blvc 0xfbe4cc │ │ │ │ @ instruction: 0xf89d4d3c │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -183010,17 +182996,17 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01b │ │ │ │ - b 0x14866f0 │ │ │ │ - bl 0x862204 │ │ │ │ - b 0x1482ef8 │ │ │ │ + b 0x14866b8 │ │ │ │ + bl 0x8621cc │ │ │ │ + b 0x1482ec0 │ │ │ │ @ instruction: 0x46600454 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ svclt 0x00284150 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf00518e4 │ │ │ │ strmi r4, [r2], -r0, lsl #6 │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ @@ -183029,104 +183015,104 @@ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlalbblt r4, lr, ip, r6 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andcs fp, r1, ip, lsr #30 │ │ │ │ stmiane r0, {sp}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [ip], r3, lsl #12 │ │ │ │ - b 0x14892a8 │ │ │ │ + b 0x1489270 │ │ │ │ smlalttmi r7, r9, ip, r4 │ │ │ │ sbcsvc lr, r2, r3, asr #20 │ │ │ │ - bl 0xfed88e74 │ │ │ │ - blmi 0x3e2efc │ │ │ │ + bl 0xfed88e3c │ │ │ │ + blmi 0x3e2ec4 │ │ │ │ @ instruction: 0xf084bf1e │ │ │ │ mvnmi r4, #0, 2 │ │ │ │ ldmdavs sl, {r0, r3, r6, r7, r8, r9, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1e4bdf0 │ │ │ │ - svclt 0x0000fd8f │ │ │ │ + svclt 0x0000fd8b │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e440 │ │ │ │ + blhi 0x17e408 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r5, #-548] @ 0xfffffddc │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a09c14 │ │ │ │ - ldc 5, cr0, [pc, #32] @ 0xc2fd4 │ │ │ │ + ldc 5, cr0, [pc, #32] @ 0xc2f9c │ │ │ │ vbic.i16 d24, #52224 @ 0xcc00 │ │ │ │ @ instruction: 0xf1b82801 │ │ │ │ svclt 0x000b0f02 │ │ │ │ @ instruction: 0xf108b2e4 │ │ │ │ strcc r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b2bf0 │ │ │ │ + b 0x14b2bb8 │ │ │ │ strmi r0, [ip], -r4, asr #17 │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ stmdbge r4, {r3, r8, r9, sl, fp, sp, pc} │ │ │ │ movwcs lr, #10484 @ 0x28f4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf08d8b04 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x177bc08 │ │ │ │ + b 0x177bbd0 │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x177d950 │ │ │ │ + beq 0x177d918 │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff3bd944 │ │ │ │ + bvc 0xff3bd90c │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0xfdc90 │ │ │ │ + beq 0xfdc58 │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x10d49bc │ │ │ │ - bl 0x11431a0 │ │ │ │ - bl 0x743838 │ │ │ │ + b 0x10d4984 │ │ │ │ + bl 0x1143168 │ │ │ │ + bl 0x743800 │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfecc8f80 │ │ │ │ + bl 0xfecc8f48 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf08cbf1c │ │ │ │ bicmi r4, r9, #0, 2 │ │ │ │ rsbvs r4, r9, r0, lsr #11 │ │ │ │ - blmi 0x3f7730 │ │ │ │ - blls 0x29d0e8 │ │ │ │ + blmi 0x3f76f8 │ │ │ │ + blls 0x29d0b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1e48ff0 │ │ │ │ - svclt 0x0000fcf7 │ │ │ │ + svclt 0x0000fcf3 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf1a2b085 │ │ │ │ @@ -183134,19 +183120,19 @@ │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ @ instruction: 0xf04f0508 │ │ │ │ stcls 8, cr0, [ip], {1} │ │ │ │ stmdbcs r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14900ec │ │ │ │ + b 0x14900b4 │ │ │ │ svclt 0x000809c9 │ │ │ │ stmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r9], #1548 @ 0x60c │ │ │ │ - blvc 0x17e750 │ │ │ │ + blvc 0x17e718 │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ @ instruction: 0xf7ff7b00 │ │ │ │ strbmi pc, [ip, #-3763] @ 0xfffff14d @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ @@ -183178,35 +183164,35 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x10c9504 │ │ │ │ - b 0x148399c │ │ │ │ - b 0x11a2520 │ │ │ │ + bl 0x10c94cc │ │ │ │ + b 0x1483964 │ │ │ │ + b 0x11a24e8 │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cb2e0c │ │ │ │ + b 0x1cb2dd4 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcmi r4, r7, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r8, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrrc2 1, 14, pc, r4, cr4 @ │ │ │ │ + mrrc2 1, 14, pc, r0, cr4 @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x00024c2d │ │ │ │ @@ -183230,319 +183216,319 @@ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x11095d4 │ │ │ │ - b 0x1183a70 │ │ │ │ - b 0x14a01b0 │ │ │ │ + bl 0x110959c │ │ │ │ + b 0x1183a38 │ │ │ │ + b 0x14a0178 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cb2edc │ │ │ │ + b 0x1cb2ea4 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcsmi r4, ip, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r0, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0xffbffa4a │ │ │ │ + blx 0xffaffa12 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e77c │ │ │ │ + blhi 0x17e744 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b37 │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xd3e964 │ │ │ │ - blx 0x18b2f14 │ │ │ │ + blhi 0xd3e92c │ │ │ │ + blx 0x18b2edc │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a7310 │ │ │ │ - bl 0x145628 │ │ │ │ - b 0x1485a20 │ │ │ │ - blls 0x1856b0 │ │ │ │ + b 0x14a72d8 │ │ │ │ + bl 0x1455f0 │ │ │ │ + b 0x14859e8 │ │ │ │ + blls 0x185678 │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fe964 │ │ │ │ - blhi 0x27e968 │ │ │ │ + blhi 0x1fe92c │ │ │ │ + blhi 0x27e930 │ │ │ │ cdp2 0, 5, cr15, cr14, cr13, {4} │ │ │ │ - blls 0x269b50 │ │ │ │ + blls 0x269b18 │ │ │ │ ldmne fp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc9290 │ │ │ │ + bl 0xfecc9258 │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicsle r0, r7, r8, lsl #12 │ │ │ │ - bleq 0x17f79c │ │ │ │ + bleq 0x17f764 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff794 │ │ │ │ - blle 0xff2d4a88 │ │ │ │ + beq 0x4ff75c │ │ │ │ + blle 0xff2d4a50 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e684 │ │ │ │ + blhi 0x17e64c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1dffb3a │ │ │ │ + blx 0x1cffb02 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e878 │ │ │ │ + blhi 0x17e840 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b3a │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xdfea60 │ │ │ │ - blx 0x18b3010 │ │ │ │ + blhi 0xdfea28 │ │ │ │ + blx 0x18b2fd8 │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a740c │ │ │ │ - bl 0x145724 │ │ │ │ - b 0x1485b1c │ │ │ │ - blls 0x1857ac │ │ │ │ + b 0x14a73d4 │ │ │ │ + bl 0x1456ec │ │ │ │ + b 0x1485ae4 │ │ │ │ + blls 0x185774 │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fea60 │ │ │ │ - blhi 0x27ea64 │ │ │ │ + blhi 0x1fea28 │ │ │ │ + blhi 0x27ea2c │ │ │ │ stc2l 0, cr15, [r0, #564]! @ 0x234 │ │ │ │ ldmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1b30106 │ │ │ │ svclt 0x002c4240 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf141181b │ │ │ │ ldmne fp, {r8}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc939c │ │ │ │ + bl 0xfecc9364 │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicle r0, pc, r8, lsl #12 │ │ │ │ - bleq 0x17f8a8 │ │ │ │ + bleq 0x17f870 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff8a0 │ │ │ │ - blle 0xff0d4b94 │ │ │ │ + beq 0x4ff868 │ │ │ │ + blle 0xff0d4b5c │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e790 │ │ │ │ + blhi 0x17e758 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffc7fc44 │ │ │ │ + blx 0xffb7fc0c │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ svcne 0x001c4686 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14b3134 │ │ │ │ + b 0x14b30fc │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x10b100 │ │ │ │ + bl 0x10b0c8 │ │ │ │ stmib sp, {r3, r9, fp}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9920002 │ │ │ │ @ instruction: 0xf991c002 │ │ │ │ @ instruction: 0xf9926003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf9127b04 │ │ │ │ strmi fp, [sl, #2820] @ 0xb04 │ │ │ │ @ instruction: 0xf70bfb17 │ │ │ │ movwvc pc, #39699 @ 0x9b13 @ │ │ │ │ svcvc 0x0004f854 │ │ │ │ - blx 0x654612 │ │ │ │ - blx 0x4d0d4a │ │ │ │ + blx 0x6545da │ │ │ │ + blx 0x4d0d12 │ │ │ │ @ instruction: 0xf845600c │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ strbmi r4, [r7, #-1222] @ 0xfffffb3a │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacb940 │ │ │ │ + bl 0xfeacb908 │ │ │ │ stmia lr!, {r1, r2, r3, fp}^ │ │ │ │ - bl 0x443950 │ │ │ │ + bl 0x443918 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1490980 │ │ │ │ + b 0x1490948 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36b1b6 │ │ │ │ + blx 0x36b17e │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x2ee5b2 │ │ │ │ + blx 0x2ee57a │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x3546ea │ │ │ │ + blx 0x3546b2 │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x2e65ce │ │ │ │ + blx 0x2e6596 │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4d1d8 │ │ │ │ + bl 0xfec4d1a0 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdd1e8 │ │ │ │ + bl 0xdd1b0 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1490a18 │ │ │ │ + b 0x14909e0 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36b24e │ │ │ │ + blx 0x36b216 │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x2ee64a │ │ │ │ + blx 0x2ee612 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x354782 │ │ │ │ + blx 0x35474a │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x2e6666 │ │ │ │ + blx 0x2e662e │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4d270 │ │ │ │ + bl 0xfec4d238 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdd280 │ │ │ │ + bl 0xdd248 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r7], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - blx 0x18aa6e0 │ │ │ │ + blx 0x18aa6a8 │ │ │ │ vmull.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - bl 0x115058 │ │ │ │ + bl 0x115020 │ │ │ │ strls r0, [r3], -r6, lsl #28 │ │ │ │ @ instruction: 0x5000f9b1 │ │ │ │ @ instruction: 0xf9b23108 │ │ │ │ andcc r4, r8, #0 │ │ │ │ stcgt 8, cr15, [r6], {49} @ 0x31 │ │ │ │ stcvs 8, cr15, [r6], {50} @ 0x32 │ │ │ │ stcvc 8, cr15, [r2], {50} @ 0x32 │ │ │ │ - blge 0x2024f4 │ │ │ │ + blge 0x2024bc │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ strmi pc, [r6, #3020] @ 0xbcc │ │ │ │ svcvs 0x0008f853 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stcls 12, cr9, [r1, #-0] │ │ │ │ stmdaeq r6, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831685c │ │ │ │ - bl 0x11f6708 │ │ │ │ + bl 0x11f66d0 │ │ │ │ strbmi r0, [r4], -r5, lsl #18 │ │ │ │ @ instruction: 0xf831464d │ │ │ │ ldrbmi r6, [r1, #-3076]! @ 0xfffff3fc │ │ │ │ strmi pc, [r7, #3020] @ 0xbcc │ │ │ │ stcgt 8, cr15, [r4], {50} @ 0x32 │ │ │ │ strmi pc, [ip, #3014] @ 0xbc6 │ │ │ │ strmi lr, [r2, #-2528] @ 0xfffff620 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcls 0x00056c03 │ │ │ │ ldrtmi r4, [r7], #-1460 @ 0xfffffa4c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe4bb30 │ │ │ │ + blne 0xffe4baf8 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ ldrmi r1, [ip, #2491] @ 0x9bb │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183550,31 +183536,31 @@ │ │ │ │ @ instruction: 0xf1a34606 │ │ │ │ addlt r0, r3, r8, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ rsclt r9, r5, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1490774 │ │ │ │ + b 0x149073c │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [r8], -r0, ror #1 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xa002f8b2 │ │ │ │ ldmhi r4, {r0, r2, r3, r7, fp, pc} │ │ │ │ @ instruction: 0x8006f8b1 │ │ │ │ @ instruction: 0xf8b188d7 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8310b08 │ │ │ │ - blx 0xfe9923be │ │ │ │ - blx 0xffb843a2 │ │ │ │ + blx 0xfe992386 │ │ │ │ + blx 0xffb8436a │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - bl 0x4ef3c8 │ │ │ │ + bl 0x4ef390 │ │ │ │ @ instruction: 0xf8dc0a0a │ │ │ │ - bl 0x11837c0 │ │ │ │ + bl 0x1183788 │ │ │ │ strbmi r0, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwge pc, #31720 @ 0x7be8 @ │ │ │ │ movwge pc, #19429 @ 0x4be5 @ │ │ │ │ svcge 0x0008f84e │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strmi r0, [r6], #-1280 @ 0xfffffb00 │ │ │ │ @@ -183592,22 +183578,22 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c41c │ │ │ │ + blcs 0x14c3e4 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x155034 │ │ │ │ + bl 0x154ffc │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0848 │ │ │ │ + blcs 0x1d0810 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183616,30 +183602,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x201cc0 │ │ │ │ + blne 0x201c88 │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x2019dc │ │ │ │ - blx 0x7549ee │ │ │ │ - blx 0x4ca0aa │ │ │ │ + bllt 0x2019a4 │ │ │ │ + blx 0x7549b6 │ │ │ │ + blx 0x4ca072 │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x13e00c │ │ │ │ + blt 0x13dfd4 │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe9468a4 │ │ │ │ + bl 0xfe94686c │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x23fcd4 │ │ │ │ - bl 0x154b00 │ │ │ │ - bls 0x204cdc │ │ │ │ + beq 0x23fc9c │ │ │ │ + bl 0x154ac8 │ │ │ │ + bls 0x204ca4 │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrdmi lr, [r6], -sp │ │ │ │ strtmi r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ stmdble r7, {r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r1!, {r2, r5, r6, r9, fp, ip}^ │ │ │ │ stmdbne fp, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -183652,139 +183638,139 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r3, lsl #13 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148fd0c │ │ │ │ - b 0x148cfa0 │ │ │ │ + b 0x148fcd4 │ │ │ │ + b 0x148cf68 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x155188 │ │ │ │ + bl 0x155150 │ │ │ │ smlabbcs r0, r5, r9, r0 │ │ │ │ - beq 0xfe5fe25c │ │ │ │ + beq 0xfe5fe224 │ │ │ │ strge lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ svceq 0x0004f1ba │ │ │ │ svclt 0x002846d6 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ @ instruction: 0xf8190088 │ │ │ │ - bl 0x3339bc │ │ │ │ + bl 0x333984 │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ ldmvc lr, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr} │ │ │ │ - blls 0x161cb8 │ │ │ │ - blls 0x1099b8 │ │ │ │ + blls 0x161c80 │ │ │ │ + blls 0x109980 │ │ │ │ ldrbmi r1, [r8], #-2074 @ 0xfffff7e6 │ │ │ │ mulge r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf102458e │ │ │ │ - blx 0x3c416e │ │ │ │ - blx 0x2c218a │ │ │ │ + blx 0x3c4136 │ │ │ │ + blx 0x2c2152 │ │ │ │ @ instruction: 0xf854aa03 │ │ │ │ ldrbmi r3, [r3], #-2820 @ 0xfffff4fc │ │ │ │ stcge 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #43781 @ 0xab05 @ │ │ │ │ stcge 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #43782 @ 0xab06 @ │ │ │ │ - blcc 0x201a7c │ │ │ │ + blcc 0x201a44 │ │ │ │ @ instruction: 0xf10edce6 │ │ │ │ @ instruction: 0xf10833ff │ │ │ │ - bl 0xfe983d8c │ │ │ │ + bl 0xfe983d54 │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ strmi r0, [lr, #2053] @ 0x805 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x1949fc │ │ │ │ - blls 0x1871bc │ │ │ │ + bl 0x1949c4 │ │ │ │ + blls 0x187184 │ │ │ │ stclle 2, cr4, [r7], {139} @ 0x8b │ │ │ │ movwmi lr, #18909 @ 0x49dd │ │ │ │ adcmi r4, r3, #-1560281088 @ 0xa3000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe9cbdb0 │ │ │ │ + bl 0xfe9cbd78 │ │ │ │ stmia fp!, {r0, r1, r3, sl}^ │ │ │ │ - bl 0x383dc0 │ │ │ │ + bl 0x383d88 │ │ │ │ addsmi r0, r3, #4, 4 @ 0x40000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c5f4 │ │ │ │ + blcs 0x14c5bc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x15520c │ │ │ │ + bl 0x1551d4 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0a20 │ │ │ │ + blcs 0x1d09e8 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x1e1d8c │ │ │ │ - bls 0x189e8c │ │ │ │ + bls 0x1e1d54 │ │ │ │ + bls 0x189e54 │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x50a662 │ │ │ │ - blx 0x6ffe7a │ │ │ │ + blx 0x50a62a │ │ │ │ + blx 0x6ffe42 │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x3826bc │ │ │ │ + bne 0x382684 │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x201b78 │ │ │ │ + bleq 0x201b40 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd6a0 │ │ │ │ + bne 0x19cd668 │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c6e0 │ │ │ │ + blcs 0x14c6a8 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x1552f8 │ │ │ │ + bl 0x1552c0 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0b0c │ │ │ │ + blcs 0x1d0ad4 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183793,35 +183779,35 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x50a74e │ │ │ │ - blx 0x7bff66 │ │ │ │ + blx 0x50a716 │ │ │ │ + blx 0x7bff2e │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x2c27b4 │ │ │ │ + bne 0x2c277c │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x201c64 │ │ │ │ + bleq 0x201c2c │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd78c │ │ │ │ + bne 0x19cd754 │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183833,25 +183819,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x155440 │ │ │ │ + bl 0x155408 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x148881c │ │ │ │ + b 0x14887e4 │ │ │ │ @ instruction: 0xf8cd09d1 │ │ │ │ @ instruction: 0x464a9030 │ │ │ │ - bcs 0x1556f4 │ │ │ │ + bcs 0x1556bc │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x328810 │ │ │ │ - blls 0x404014 │ │ │ │ + bl 0x3287d8 │ │ │ │ + blls 0x403fdc │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -183863,43 +183849,43 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff3e6c66 │ │ │ │ - bl 0x65da5c │ │ │ │ + blx 0xff3e6c2e │ │ │ │ + bl 0x65da24 │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff36a08a │ │ │ │ + blx 0xff36a052 │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe985094 │ │ │ │ + bl 0xfe98505c │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x194d14 │ │ │ │ - blls 0x3c74d4 │ │ │ │ + bl 0x194cdc │ │ │ │ + blls 0x3c749c │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ strmi r4, [sl], #651 @ 0x28b │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe90d0bc │ │ │ │ + bl 0xfe90d084 │ │ │ │ stmia sl!, {r1, r3, r8}^ │ │ │ │ - bl 0x3550cc │ │ │ │ + bl 0x355094 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -183910,58 +183896,58 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x155574 │ │ │ │ + bl 0x15553c │ │ │ │ stmib sp, {r2, r6, r7, r8, sl}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x1557cc │ │ │ │ + bcs 0x155794 │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscseq r9, r8, r7, lsl #4 │ │ │ │ eorsge pc, r7, ip, lsr r8 @ │ │ │ │ movweq lr, #2828 @ 0xb0c │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8b3885a │ │ │ │ ldmhi fp, {r2, ip, pc}^ │ │ │ │ - blls 0x32894c │ │ │ │ + blls 0x328914 │ │ │ │ ldmdane ip, {r1, r9, ip, pc} │ │ │ │ ldmdane r9, {r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [r8], #-2822 @ 0xfffff4fa │ │ │ │ andcc r8, r8, sp, lsl #17 │ │ │ │ strcc r8, [r1, -lr, asr #17] │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - blcc 0x301e20 │ │ │ │ + blcc 0x301de8 │ │ │ │ stcls 5, cr9, [r2, #-4] │ │ │ │ andgt lr, r0, #212, 18 @ 0x350000 │ │ │ │ - blcc 0x382bf4 │ │ │ │ - blx 0xffc50d8e │ │ │ │ + blcc 0x382bbc │ │ │ │ + blx 0xffc50d56 │ │ │ │ vstrls d3, [r3, #-20] @ 0xffffffec │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - blx 0xffa5545e │ │ │ │ + blx 0xffa55426 │ │ │ │ stcls 2, cr3, [r1, #-20] @ 0xffffffec │ │ │ │ andcc pc, r9, #234496 @ 0x39400 │ │ │ │ andcc lr, r2, #64, 18 @ 0x100000 │ │ │ │ ldmib sp, {r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf108c604 │ │ │ │ ldclne 3, cr3, [r7], #-1020 @ 0xfffffc04 │ │ │ │ ldrmi r1, [r8, #2971]! @ 0xb9b │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - ldrmi r3, [pc], #-1539 @ 0xc3da0 │ │ │ │ + ldrmi r3, [pc], #-1539 @ 0xc3d68 │ │ │ │ stmdaeq r6, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ adcsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r7, sl, fp, ip, lr, pc}^ │ │ │ │ cdpls 3, 0, cr1, cr6, cr10, {0} │ │ │ │ strmi r4, [lr], #-651 @ 0xfffffd75 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xfe30d1bc │ │ │ │ + blne 0xfe30d184 │ │ │ │ strmi lr, [r2, #-2278] @ 0xfffff71a │ │ │ │ addsmi r1, r3, #7471104 @ 0x720000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183970,53 +183956,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 12, cr1, [ip], {149} @ 0x95 │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188ca04 │ │ │ │ - blcs 0x18301c │ │ │ │ + blx 0x188c9cc │ │ │ │ + blcs 0x182fe4 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100d28 │ │ │ │ + blcs 0xff100cf0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r2], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x1157ac │ │ │ │ + bl 0x115774 │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r2, lsl #20 │ │ │ │ andmi pc, r0, #687865856 @ 0x29000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdbmi r0, {r0, r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1594 @ 0xfffff9c6 │ │ │ │ - stc2l 7, cr15, [sl, #380] @ 0x17c │ │ │ │ + stc2l 7, cr15, [r6, #380]! @ 0x17c │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8264649 │ │ │ │ strbmi ip, [r0], -r2, lsl #24 │ │ │ │ - stc2l 7, cr15, [r2, #380] @ 0x17c │ │ │ │ + ldc2l 7, cr15, [lr, #380] @ 0x17c │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x201ef8 │ │ │ │ - blls 0xf7eb4 │ │ │ │ + bleq 0x201ec0 │ │ │ │ + blls 0xf7e7c │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ @ instruction: 0xf8349c02 │ │ │ │ @ instruction: 0xf8b40c02 │ │ │ │ - blcs 0xe3e74 │ │ │ │ + blcs 0xe3e3c │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], sl │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcdc │ │ │ │ ldrb r4, [r9, r0, lsl #2] │ │ │ │ @ instruction: 0x3c01e9dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x315508 │ │ │ │ + bl 0x3154d0 │ │ │ │ stmdble r9, {r0, r1, r9, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ smlatteq r2, lr, r8, lr │ │ │ │ andeq lr, r3, #14336 @ 0x3800 │ │ │ │ ldmle r9!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ @@ -184029,56 +184015,56 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 13, cr1, [ip, #-84] @ 0xffffffac │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188caf0 │ │ │ │ - blcs 0x183108 │ │ │ │ + blx 0x188cab8 │ │ │ │ + blcs 0x1830d0 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100e14 │ │ │ │ + blcs 0xff100ddc │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r4], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x115898 │ │ │ │ + bl 0x115860 │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r4, lsl #20 │ │ │ │ andmi pc, r0, #41 @ 0x29 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdbmi r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1594 @ 0xfffff9c6 │ │ │ │ - ldc2l 7, cr15, [ip, #-380] @ 0xfffffe84 │ │ │ │ + ldc2l 7, cr15, [r8, #-380]! @ 0xfffffe84 │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8464649 │ │ │ │ strbmi ip, [r0], -r4, lsl #24 │ │ │ │ - ldc2l 7, cr15, [r4, #-380] @ 0xfffffe84 │ │ │ │ + ldc2l 7, cr15, [r0, #-380]! @ 0xfffffe84 │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x302064 │ │ │ │ - blls 0xf7f94 │ │ │ │ + bleq 0x30202c │ │ │ │ + blls 0xf7f5c │ │ │ │ tstls r1, r5, asr r9 │ │ │ │ stmdaeq r1, {r2, r4, r6, r8, fp, sp, lr, pc} │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd3c01 │ │ │ │ ldrmi r9, [ip, #12] │ │ │ │ vmlaeq.f64 d14, d3, d9 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe98c388 │ │ │ │ + bl 0xfe98c350 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9}^ │ │ │ │ - bl 0x444398 │ │ │ │ + bl 0x444360 │ │ │ │ ldrmi r0, [r4, #515] @ 0x203 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -184089,133 +184075,133 @@ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf04f3110 │ │ │ │ @ instruction: 0xf6c70e00 │ │ │ │ svcls 0x00167ef0 │ │ │ │ andls r4, fp, r6, lsl #12 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ - blx 0xfe2c295a │ │ │ │ + blx 0xfe2c2922 │ │ │ │ @ instruction: 0xf10b2b02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x1490bec │ │ │ │ + b 0x1490bb4 │ │ │ │ svclt 0x000c0bcb │ │ │ │ sbcseq r4, fp, fp, asr r6 │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ - blcc 0x33e72c │ │ │ │ + blcc 0x33e6f4 │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, , q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r7, lsl #8 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ teqlt r9, r1, lsr #32 │ │ │ │ @ instruction: 0xf0272100 │ │ │ │ strbmi r4, [r1, #-3072] @ 0xfffff400 │ │ │ │ - bl 0x1d2a43c │ │ │ │ + bl 0x1d2a404 │ │ │ │ movwle r0, #7180 @ 0x1c0c │ │ │ │ strmi pc, [r0, -r7, lsl #2] │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r2, #380]! @ 0x17c │ │ │ │ + ldc2l 7, cr15, [lr, #380]! @ 0x17c │ │ │ │ stmib r6, {r4, r8, sl, ip, sp}^ │ │ │ │ strbmi r0, [r2], -r0, lsl #2 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ ldrcc sl, [r0], #-0 │ │ │ │ - ldc2l 7, cr15, [r6, #380] @ 0x17c │ │ │ │ + ldc2l 7, cr15, [r2, #380]! @ 0x17c │ │ │ │ stmdb r6, {r4, r9, sl, ip, sp}^ │ │ │ │ ldrbmi r0, [sp, #-258] @ 0xfffffefe │ │ │ │ ldmib r5, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmib sp, {r8}^ │ │ │ │ ldmib r5, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ ldmib r4, {r2, r8}^ │ │ │ │ stmdavs r7!, {r1, r8, r9, sp}^ │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1b99907 │ │ │ │ bicle r0, ip, r0, lsl #30 │ │ │ │ stmdbls r8, {r0, r4, r5, r8, ip, sp, pc} │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ - bl 0x1d156c4 │ │ │ │ + bl 0x1d1568c │ │ │ │ bicle r0, pc, #12, 24 @ 0xc00 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ ldmib sp, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdals fp, {r0, r3, r8, r9, fp, ip, sp} │ │ │ │ ldrmi r4, [r8], #-1435 @ 0xfffffa65 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x78d49c │ │ │ │ + bne 0x78d464 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r3, #2242] @ 0x8c2 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x695ae0 │ │ │ │ + blls 0x695aa8 │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ strcc pc, [r0, #-963] @ 0xfffffc3d │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ sbcslt r0, lr, #152, 20 @ 0x98000 │ │ │ │ - bmi 0x20c12fc │ │ │ │ + bmi 0x20c12c4 │ │ │ │ svccs 0x00020adb │ │ │ │ streq lr, [r0], #-2691 @ 0xfffff57d │ │ │ │ - beq 0xc031c │ │ │ │ + beq 0xc02e4 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0c03ea0a │ │ │ │ streq pc, [r1], #-4 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r1, r0 │ │ │ │ - beq 0x1fe940 │ │ │ │ + beq 0x1fe908 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ subseq r4, fp, r7, lsr r6 │ │ │ │ @ instruction: 0xf0809309 │ │ │ │ - b 0x1484d30 │ │ │ │ + b 0x1484cf8 │ │ │ │ rsbeq r3, r4, ip, asr #11 │ │ │ │ strls r0, [r4, #-64] @ 0xffffffc0 │ │ │ │ - b 0x14a9144 │ │ │ │ + b 0x14a910c │ │ │ │ strcs r3, [r2, #-2762] @ 0xfffff536 │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ ldmdane r1, {r3, r8, ip, pc} │ │ │ │ ldmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ @ instruction: 0xf8389b08 │ │ │ │ @ instruction: 0xf8332014 │ │ │ │ - blls 0x2a01b0 │ │ │ │ + blls 0x2a0178 │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ - blls 0x2481b8 │ │ │ │ + blls 0x248180 │ │ │ │ smlabbeq r1, sl, sl, lr │ │ │ │ andsvs pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi r9, lr, r0 │ │ │ │ @ instruction: 0xf7649b03 │ │ │ │ - @ instruction: 0xf82bfa67 │ │ │ │ - blls 0x3041d4 │ │ │ │ + @ instruction: 0xf82bfa83 │ │ │ │ + blls 0x30419c │ │ │ │ @ instruction: 0xf8384631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7643402 │ │ │ │ - blls 0x242b04 │ │ │ │ + blls 0x242b3c │ │ │ │ andeq pc, r5, fp, lsr #16 │ │ │ │ addsmi r3, ip, #4, 10 @ 0x1000000 │ │ │ │ ldmib sp, {r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a19d0 │ │ │ │ + bl 0x3a1998 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d5b4 │ │ │ │ + bne 0x108d57c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184228,152 +184214,152 @@ │ │ │ │ andls r9, r8, sp, lsl fp │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, fp} │ │ │ │ vfnmacs.f32 s28, s6, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf105b2dd │ │ │ │ - b 0xfe1c560c │ │ │ │ + b 0xfe1c55d4 │ │ │ │ svclt 0x0018070e │ │ │ │ vmla.i q8, , d2[1] │ │ │ │ vaddl.u8 , d19, d0 │ │ │ │ @ instruction: 0xf00e3301 │ │ │ │ - b 0x1487a20 │ │ │ │ + b 0x14879e8 │ │ │ │ ldrls r0, [r1, #-1477] @ 0xfffffa3b │ │ │ │ vstmiaeq r3, {d14} │ │ │ │ rsbsmi pc, pc, #128, 8 @ 0x80000000 │ │ │ │ movweq pc, #4100 @ 0x1004 @ │ │ │ │ rscseq pc, pc, #130 @ 0x82 │ │ │ │ streq pc, [r1], #-7 │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ - bleq 0x147ee40 │ │ │ │ + bleq 0x147ee08 │ │ │ │ tsteq r0, r7, lsl #20 │ │ │ │ andsmi r4, r3, r8, lsl r0 │ │ │ │ stmib sp, {r1, r5, lr}^ │ │ │ │ bicseq lr, fp, #15728640 @ 0xf00000 │ │ │ │ bicseq r9, r3, #603979776 @ 0x24000000 │ │ │ │ - bcs 0x2c641c │ │ │ │ + bcs 0x2c63e4 │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ streq pc, [r2, -pc, asr #32] │ │ │ │ - b 0x14a8670 │ │ │ │ + b 0x14a8638 │ │ │ │ tstls r5, r0, asr #2 │ │ │ │ svclt 0x00284611 │ │ │ │ stmib sp, {r3, r8, sp}^ │ │ │ │ ldrtmi r2, [r9], sp, lsl #2 │ │ │ │ strcs r9, [r0], #-2575 @ 0xfffff5f1 │ │ │ │ movwls r4, #46663 @ 0xb647 │ │ │ │ movwls r0, #41035 @ 0xa04b │ │ │ │ andshi pc, r4, ip, lsr r8 @ │ │ │ │ andcc pc, r9, ip, lsr r8 @ │ │ │ │ eorsle r2, sl, r0, lsl #20 │ │ │ │ subsmi r9, r3, fp, lsl #20 │ │ │ │ - blls 0x328e9c │ │ │ │ + blls 0x328e64 │ │ │ │ stmdbgt r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdaeq r3, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1aaed4 │ │ │ │ - blls 0x3c6ab0 │ │ │ │ + bl 0x1aae9c │ │ │ │ + blls 0x3c6a78 │ │ │ │ @ instruction: 0xf888fa1f │ │ │ │ streq lr, [r9], -r3, lsl #22 │ │ │ │ - bl 0x1aaecc │ │ │ │ + bl 0x1aae94 │ │ │ │ @ instruction: 0xf83b0509 │ │ │ │ strcc r9, [r2], #-20 @ 0xffffffec │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ movwne lr, #14813 @ 0x39dd │ │ │ │ strls r4, [r0, -r8, asr #12] │ │ │ │ - @ instruction: 0xf9c4f764 │ │ │ │ + @ instruction: 0xf9e0f764 │ │ │ │ stceq 8, cr15, [r2], {37} @ 0x25 │ │ │ │ strbmi r9, [r8], -r5, lsl #22 │ │ │ │ - blcs 0x2023a8 │ │ │ │ + blcs 0x202370 │ │ │ │ strls r4, [r0, -r1, asr #12] │ │ │ │ - @ instruction: 0xf9baf764 │ │ │ │ + @ instruction: 0xf9d6f764 │ │ │ │ @ instruction: 0xf8254554 │ │ │ │ - blle 0xffa46ef0 │ │ │ │ + blle 0xffa46eb8 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrmi r9, [r9], #2826 @ 0xb0a │ │ │ │ ldrbmi r9, [r3, #-2829] @ 0xfffff4f3 │ │ │ │ - bls 0x4bb724 │ │ │ │ + bls 0x4bb6ec │ │ │ │ @ instruction: 0xf83c4654 │ │ │ │ @ instruction: 0xf83c3009 │ │ │ │ - bcs 0xe434c │ │ │ │ - bls 0x3b8a10 │ │ │ │ + bcs 0xe4314 │ │ │ │ + bls 0x3b89d8 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ ldmib sp, {r0, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd750 │ │ │ │ + blls 0x2dd718 │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c71c │ │ │ │ + bne 0xffe4c6e4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x695d60 │ │ │ │ + blls 0x695d28 │ │ │ │ ldrsbge pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ ldmibcs r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c30ad8 │ │ │ │ - b 0xfe0cdf68 │ │ │ │ + b 0xfe0cdf30 │ │ │ │ sbcslt r0, lr, #150994944 @ 0x9000000 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcc pc, #963 @ 0x3c3 @ │ │ │ │ - b 0x8cff7c │ │ │ │ - b 0xc5784 │ │ │ │ + b 0x8cff44 │ │ │ │ + b 0xc574c │ │ │ │ @ instruction: 0xf0040003 │ │ │ │ @ instruction: 0xf1060401 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf0093701 │ │ │ │ - b 0x1486790 │ │ │ │ + b 0x1486758 │ │ │ │ andls r0, r9, r0, asr #32 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x07c34637 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0899303 │ │ │ │ - b 0x1484fb4 │ │ │ │ + b 0x1484f7c │ │ │ │ strbeq r0, [sp, r9, lsl #19]! │ │ │ │ strls r4, [r5, #-1097] @ 0xfffffbb7 │ │ │ │ strcs r4, [r4, #-1169] @ 0xfffffb6f │ │ │ │ - bl 0x14d3c0 │ │ │ │ + bl 0x14d388 │ │ │ │ smlabbls r8, r3, r3, r0 │ │ │ │ ldmeq fp!, {r0, r1, r2, r8, r9, ip, pc} │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ - blls 0x2e8fe8 │ │ │ │ + blls 0x2e8fb0 │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ eorcs pc, r4, r8, asr r8 @ │ │ │ │ eorvc pc, r4, r3, asr r8 @ │ │ │ │ ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ - blls 0x294548 │ │ │ │ + blls 0x294510 │ │ │ │ eorvs pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8cd9b05 │ │ │ │ subsmi sl, lr, r0 │ │ │ │ @ instruction: 0xf7669b03 │ │ │ │ - @ instruction: 0xf84bfa5d │ │ │ │ - blls 0x30448c │ │ │ │ + @ instruction: 0xf84bfa79 │ │ │ │ + blls 0x304454 │ │ │ │ @ instruction: 0xf8584631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7663402 │ │ │ │ - blls 0x282d54 │ │ │ │ + blls 0x282d8c │ │ │ │ andeq pc, r5, fp, asr #16 │ │ │ │ addsmi r3, ip, #8, 10 @ 0x2000000 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a1c48 │ │ │ │ + bl 0x3a1c10 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d82c │ │ │ │ + bne 0x108d7f4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184382,85 +184368,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ svcls 0x001db093 │ │ │ │ andls r9, r8, ip, lsl #6 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ vldmiacs r7, {s28-s106} │ │ │ │ - b 0x148f078 │ │ │ │ + b 0x148f040 │ │ │ │ svclt 0x001824d7 │ │ │ │ - b 0xfe1d107c │ │ │ │ + b 0xfe1d1044 │ │ │ │ rscslt r0, sp, #12 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ sbcseq fp, lr, r8, lsl pc │ │ │ │ orrcc pc, r0, #469762051 @ 0x1c000003 │ │ │ │ strcc pc, [r1, -r7, asr #7] │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - bleq 0xfe3ff09c │ │ │ │ + bleq 0xfe3ff064 │ │ │ │ biceq lr, r7, r2, lsl #22 │ │ │ │ streq lr, [r3, -r0, lsr #20] │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbvc lr, [r7, pc, asr #20] │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ stmib sp, {r6}^ │ │ │ │ andls ip, r4, pc, lsl #12 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ strhtmi r0, [r3], -r2 │ │ │ │ andls r0, sl, r0, asr #15 │ │ │ │ - bcs 0x1ea508 │ │ │ │ + bcs 0x1ea4d0 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9709 │ │ │ │ ldrmi r0, [r6], r4, lsl #14 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ subseq r0, fp, r4, lsl #28 │ │ │ │ @ instruction: 0x2e0de9cd │ │ │ │ - b 0x14a90fc │ │ │ │ + b 0x14a90c4 │ │ │ │ @ instruction: 0xf8dd038e │ │ │ │ movwls r8, #45168 @ 0xb070 │ │ │ │ @ instruction: 0xf85159ca │ │ │ │ ldrls r3, [r1, #-36] @ 0xffffffdc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea524 │ │ │ │ - bls 0x346d0c │ │ │ │ + b 0xfe0ea4ec │ │ │ │ + bls 0x346cd4 │ │ │ │ strne lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ - bl 0x1ab148 │ │ │ │ - blls 0x3c6924 │ │ │ │ - blls 0x2cac90 │ │ │ │ + bl 0x1ab110 │ │ │ │ + blls 0x3c68ec │ │ │ │ + blls 0x2cac58 │ │ │ │ @ instruction: 0xf85b19dd │ │ │ │ ldrbmi r7, [r1], -r4, lsr #32 │ │ │ │ stccs 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blls 0x1d1530 │ │ │ │ + blls 0x1d14f8 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ @ instruction: 0xf7668000 │ │ │ │ - @ instruction: 0xf845f9bf │ │ │ │ - blls 0x207548 │ │ │ │ + @ instruction: 0xf845f9db │ │ │ │ + blls 0x207510 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ stmdbls r3, {r3, r8, r9, fp, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9b4f766 │ │ │ │ + @ instruction: 0xf9d0f766 │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xff9c7170 │ │ │ │ + blle 0xff9c7138 │ │ │ │ @ instruction: 0x1706e9dd │ │ │ │ - ldrmi r9, [pc], #-2827 @ 0xc4558 │ │ │ │ + ldrmi r9, [pc], #-2827 @ 0xc4520 │ │ │ │ strbmi r9, [fp, #-2829] @ 0xfffff4f3 │ │ │ │ stmdals pc, {r0, r1, r3, r8, sl, fp, ip, lr, pc} @ │ │ │ │ stmibpl sl, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea594 │ │ │ │ + b 0xfe0ea55c │ │ │ │ ldrmi r0, [r3], -r3, lsl #20 │ │ │ │ ldmib sp, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd9bc │ │ │ │ + blls 0x2dd984 │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c988 │ │ │ │ + bne 0xffe4c950 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184468,73 +184454,73 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r7], -pc, lsl #1 │ │ │ │ mrcls 6, 0, r4, cr9, cr12, {0} │ │ │ │ vabdl.u8 , d6, d13 │ │ │ │ - beq 0xfed8c5cc │ │ │ │ + beq 0xfed8c594 │ │ │ │ @ instruction: 0xf0032802 │ │ │ │ svclt 0x00180a01 │ │ │ │ @ instruction: 0xf08a3001 │ │ │ │ - blx 0x18875dc │ │ │ │ - b 0x14c27f4 │ │ │ │ + blx 0x18875a4 │ │ │ │ + b 0x14c27bc │ │ │ │ svclt 0x00180aca │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ strcc pc, [r0], -r6, asr #7 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq lr, [ip, #-2818] @ 0xfffff4fe │ │ │ │ andeq lr, r6, #143360 @ 0x23000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ andeq pc, r1, r0 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movteq lr, #14927 @ 0x3a4f │ │ │ │ - b 0x8e922c │ │ │ │ - b 0xc5234 │ │ │ │ + b 0x8e91f4 │ │ │ │ + b 0xc51fc │ │ │ │ svclt 0x00080006 │ │ │ │ ldrbeq r4, [r2, r1, asr #13] │ │ │ │ movwls r0, #38875 @ 0x97db │ │ │ │ movwls r0, #28739 @ 0x7043 │ │ │ │ movweq pc, #33193 @ 0x81a9 @ │ │ │ │ @ instruction: 0xf0239208 │ │ │ │ @ instruction: 0xf104030f │ │ │ │ - bl 0x104e7c │ │ │ │ + bl 0x104e44 │ │ │ │ ldrtmi r0, [lr], -sl, lsl #22 │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ movwls r9, #26635 @ 0x680b │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldrcc r9, [r0], #-2826 @ 0xfffff4f6 │ │ │ │ ldrcc r6, [r0], -sl, ror #16 │ │ │ │ - bne 0xffbaaa7c │ │ │ │ + bne 0xffbaaa44 │ │ │ │ ldrcc r9, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - bl 0x194788 │ │ │ │ + bl 0x194750 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf855404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r4, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r2, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7664649 │ │ │ │ - ldrtmi pc, [sl], -pc, asr #19 @ │ │ │ │ + ldrtmi pc, [sl], -fp, ror #19 @ │ │ │ │ stmdb r6, {r3, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #14 │ │ │ │ strls r9, [r2, -r7, lsl #30] │ │ │ │ ldmdb r4, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf7668900 │ │ │ │ - blls 0x282dac │ │ │ │ + blls 0x282de4 │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ bicle r4, r9, r3, lsr #5 │ │ │ │ stmdals fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3853] @ 0xf0d │ │ │ │ stmdble r9, {r0, r1, r2, r3, r6, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq r7, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -184551,21 +184537,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495f24 │ │ │ │ + b 0x1495eec │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf32c │ │ │ │ - bleq 0x182800 │ │ │ │ + beq 0x2bf2f4 │ │ │ │ + bleq 0x1827c8 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fbcb │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184580,21 +184566,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495f98 │ │ │ │ + b 0x1495f60 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf3a0 │ │ │ │ - bleq 0x2028f4 │ │ │ │ + beq 0x2bf368 │ │ │ │ + bleq 0x2028bc │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc39 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184609,21 +184595,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149600c │ │ │ │ + b 0x1495fd4 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf414 │ │ │ │ - bleq 0x202968 │ │ │ │ + beq 0x2bf3dc │ │ │ │ + bleq 0x202930 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc03 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184638,20 +184624,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496080 │ │ │ │ + b 0x1496048 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf488 │ │ │ │ + beq 0x2bf450 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184667,21 +184653,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14960f4 │ │ │ │ + b 0x14960bc │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf4fc │ │ │ │ - bleq 0x1829d0 │ │ │ │ + beq 0x2bf4c4 │ │ │ │ + bleq 0x182998 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fc5b │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184696,21 +184682,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496168 │ │ │ │ + b 0x1496130 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf570 │ │ │ │ - bleq 0x202ac4 │ │ │ │ + beq 0x2bf538 │ │ │ │ + bleq 0x202a8c │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc95 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184725,21 +184711,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14961dc │ │ │ │ + b 0x14961a4 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf5e4 │ │ │ │ - bleq 0x202b38 │ │ │ │ + beq 0x2bf5ac │ │ │ │ + bleq 0x202b00 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc5f │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184754,20 +184740,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496250 │ │ │ │ + b 0x1496218 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf658 │ │ │ │ + beq 0x2bf620 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184783,23 +184769,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14962c4 │ │ │ │ + b 0x149628c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf6cc │ │ │ │ - bleq 0x182ba0 │ │ │ │ + beq 0x2bf694 │ │ │ │ + bleq 0x182b68 │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf828fd93 │ │ │ │ + @ instruction: 0xf828fdaf │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184812,23 +184798,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496338 │ │ │ │ + b 0x1496300 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf740 │ │ │ │ - bleq 0x202c94 │ │ │ │ + beq 0x2bf708 │ │ │ │ + bleq 0x202c5c │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf848fdcb │ │ │ │ + @ instruction: 0xf848fde7 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184841,21 +184827,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14963ac │ │ │ │ + b 0x1496374 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf7b4 │ │ │ │ - bleq 0x202d08 │ │ │ │ + beq 0x2bf77c │ │ │ │ + bleq 0x202cd0 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f9d3 │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184870,21 +184856,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496420 │ │ │ │ + b 0x14963e8 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf828 │ │ │ │ - bleq 0x202d7c │ │ │ │ + beq 0x2bf7f0 │ │ │ │ + bleq 0x202d44 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848fa31 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184899,21 +184885,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496494 │ │ │ │ + b 0x149645c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf89c │ │ │ │ - bleq 0x202df0 │ │ │ │ + beq 0x2bf864 │ │ │ │ + bleq 0x202db8 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f973 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184928,21 +184914,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496508 │ │ │ │ + b 0x14964d0 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf910 │ │ │ │ - bleq 0x202e64 │ │ │ │ + beq 0x2bf8d8 │ │ │ │ + bleq 0x202e2c │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f9d1 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184957,23 +184943,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149657c │ │ │ │ + b 0x1496544 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf984 │ │ │ │ - bleq 0x183258 │ │ │ │ + beq 0x2bf94c │ │ │ │ + bleq 0x183220 │ │ │ │ @ instruction: 0xf7704649 │ │ │ │ - @ instruction: 0xf828fe8f │ │ │ │ + @ instruction: 0xf828feab │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184986,23 +184972,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14965f0 │ │ │ │ + b 0x14965b8 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf9f8 │ │ │ │ - bleq 0x182ecc │ │ │ │ + beq 0x2bf9c0 │ │ │ │ + bleq 0x182e94 │ │ │ │ @ instruction: 0xf7724649 │ │ │ │ - @ instruction: 0xf828f8dd │ │ │ │ + @ instruction: 0xf828f8f9 │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -185015,32 +185001,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x1496664 │ │ │ │ + b 0x149662c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27fa6c │ │ │ │ + beq 0x27fa34 │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d011 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf76ddceb │ │ │ │ - strmi pc, [sl, #3957]! @ 0xf75 │ │ │ │ + strmi pc, [sl, #3985]! @ 0xf91 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ svcgt 0x0002f829 │ │ │ │ stmibne r0!, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ andle r4, r7, #-536870901 @ 0xe000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r2, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr} │ │ │ │ @@ -185053,37 +185039,37 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x14966fc │ │ │ │ + b 0x14966c4 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27fb04 │ │ │ │ + beq 0x27facc │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf76fdceb │ │ │ │ - strmi pc, [sl, #3571]! @ 0xdf3 │ │ │ │ + strmi pc, [sl, #3599]! @ 0xe0f │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #160, 18 @ 0x280000 │ │ │ │ strcs sp, [r0], #-519 @ 0xfffffdf9 │ │ │ │ - bne 0xe4e344 │ │ │ │ + bne 0xe4e30c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -185091,29 +185077,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496794 │ │ │ │ + b 0x149675c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181614 │ │ │ │ + beq 0x1815dc │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x183070 │ │ │ │ + blne 0x183038 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2 7, cr15, [r0], #460 @ 0x1cc │ │ │ │ - b 0x149664c │ │ │ │ + ldc2 7, cr15, [ip], #460 @ 0x1cc │ │ │ │ + b 0x1496614 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e3bc │ │ │ │ + bne 0x108e384 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185122,29 +185108,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496810 │ │ │ │ + b 0x14967d8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201690 │ │ │ │ + beq 0x201658 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x20316c │ │ │ │ + blne 0x203134 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2l 7, cr15, [sl], #-460 @ 0xfffffe34 │ │ │ │ - b 0x14966c8 │ │ │ │ + stc2 7, cr15, [r6], {115} @ 0x73 │ │ │ │ + b 0x1496690 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e438 │ │ │ │ + bne 0x108e400 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185154,33 +185140,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1288 │ │ │ │ + b 0x14b1250 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4cd8 │ │ │ │ + b 0x14b4ca0 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffc9c │ │ │ │ + beq 0x2ffc64 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [sl], #-460 @ 0xfffffe34 │ │ │ │ + ldc2 7, cr15, [r6], {115} @ 0x73 │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd4c0 │ │ │ │ + bl 0xfeacd488 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c54d0 │ │ │ │ + bl 0x1c5498 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185188,23 +185174,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496918 │ │ │ │ + b 0x14968e0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181798 │ │ │ │ + beq 0x181760 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1831f4 │ │ │ │ + blne 0x1831bc │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xff882ef6 │ │ │ │ + blx 0xfff82ebe │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185220,23 +185206,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496998 │ │ │ │ + b 0x1496960 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201818 │ │ │ │ + beq 0x2017e0 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2032f4 │ │ │ │ + blne 0x2032bc │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xfea82f76 │ │ │ │ + blx 0xff182f3e │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185253,35 +185239,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1414 │ │ │ │ + b 0x14b13dc │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4e64 │ │ │ │ + b 0x14b4e2c │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffe28 │ │ │ │ + beq 0x2ffdf0 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfee03002 │ │ │ │ + blx 0xff502fca │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd654 │ │ │ │ + bl 0xfeacd61c │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5664 │ │ │ │ + bl 0x1c562c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185289,31 +185275,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496aac │ │ │ │ + b 0x1496a74 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x18192c │ │ │ │ + beq 0x1818f4 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x183388 │ │ │ │ + bleq 0x183350 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x70308a │ │ │ │ + blx 0xe03052 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1496968 │ │ │ │ + b 0x1496930 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d6dc │ │ │ │ + blne 0x108d6a4 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185322,31 +185308,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496b30 │ │ │ │ + b 0x1496af8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x2019b0 │ │ │ │ + beq 0x201978 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x20348c │ │ │ │ + bleq 0x203454 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x20310e │ │ │ │ + blx 0x9030d6 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14969ec │ │ │ │ + b 0x14969b4 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d760 │ │ │ │ + blne 0x108d728 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185356,27 +185342,27 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b15b0 │ │ │ │ + b 0x14b1578 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b5000 │ │ │ │ + b 0x14b4fc8 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2fffc4 │ │ │ │ + beq 0x2fff8c │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xd8319e │ │ │ │ + blx 0x1483166 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1496a80 │ │ │ │ + b 0x1496a48 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -185393,29 +185379,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496c4c │ │ │ │ + b 0x1496c14 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181acc │ │ │ │ + beq 0x181a94 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x183528 │ │ │ │ + bleq 0x1834f0 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x1203228 │ │ │ │ - b 0x1496b04 │ │ │ │ + blx 0x19031f0 │ │ │ │ + b 0x1496acc │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e874 │ │ │ │ + bne 0x108e83c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185424,29 +185410,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496cc8 │ │ │ │ + b 0x1496c90 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201b48 │ │ │ │ + beq 0x201b10 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x203624 │ │ │ │ + bleq 0x2035ec │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x4832a4 │ │ │ │ - b 0x1496b80 │ │ │ │ + blx 0xb8326c │ │ │ │ + b 0x1496b48 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e8f0 │ │ │ │ + bne 0x108e8b8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185456,33 +185442,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1740 │ │ │ │ + b 0x14b1708 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b5190 │ │ │ │ + b 0x14b5158 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x300154 │ │ │ │ + beq 0x30011c │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x88332c │ │ │ │ + blx 0xf832f4 │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd978 │ │ │ │ + bl 0xfeacd940 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5988 │ │ │ │ + bl 0x1c5950 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185490,23 +185476,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496dd0 │ │ │ │ + b 0x1496d98 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181c50 │ │ │ │ + beq 0x181c18 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1836ac │ │ │ │ + bleq 0x183674 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf982f773 │ │ │ │ + @ instruction: 0xf99ef773 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185522,23 +185508,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496e50 │ │ │ │ + b 0x1496e18 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201cd0 │ │ │ │ + beq 0x201c98 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x2037ac │ │ │ │ + bleq 0x203774 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf94af773 │ │ │ │ + @ instruction: 0xf966f773 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185555,66 +185541,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b18cc │ │ │ │ + b 0x14b1894 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b531c │ │ │ │ + b 0x14b52e4 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x3002e0 │ │ │ │ + beq 0x3002a8 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf958f773 │ │ │ │ + @ instruction: 0xf974f773 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacdb0c │ │ │ │ + bl 0xfeacdad4 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5b1c │ │ │ │ + bl 0x1c5ae4 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887b58 │ │ │ │ + blx 0x1887b20 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117088 │ │ │ │ + bl 0x117050 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf930f75e │ │ │ │ + @ instruction: 0xf94cf75e │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108eb90 │ │ │ │ + bne 0x108eb58 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185622,31 +185608,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887be0 │ │ │ │ + blx 0x1887ba8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117108 │ │ │ │ + bl 0x1170d0 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf8f8f75e │ │ │ │ + @ instruction: 0xf914f75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ec10 │ │ │ │ + bne 0x108ebd8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185655,27 +185641,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad484 │ │ │ │ + blx 0x18ad44c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1171ac │ │ │ │ + bl 0x117174 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2489] @ 0xfffff647 @ │ │ │ │ + ldrbmi pc, [sp, #-2517] @ 0xfffff62b @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185688,31 +185674,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887ce0 │ │ │ │ + blx 0x1887ca8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117210 │ │ │ │ + bl 0x1171d8 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf870f75e │ │ │ │ + @ instruction: 0xf88cf75e │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ed18 │ │ │ │ + bne 0x108ece0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185720,31 +185706,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887d68 │ │ │ │ + blx 0x1887d30 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117290 │ │ │ │ + bl 0x117258 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf8b6f75e │ │ │ │ + @ instruction: 0xf8d2f75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ed98 │ │ │ │ + bne 0x108ed60 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185753,27 +185739,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad60c │ │ │ │ + blx 0x18ad5d4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117334 │ │ │ │ + bl 0x1172fc │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2473] @ 0xfffff657 @ │ │ │ │ + ldrbmi pc, [sp, #-2501] @ 0xfffff63b @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185786,31 +185772,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887e68 │ │ │ │ + blx 0x1887e30 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117398 │ │ │ │ + bl 0x117360 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0xff203806 │ │ │ │ + blx 0xff9037ce │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108eea0 │ │ │ │ + bne 0x108ee68 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185818,31 +185804,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887ef0 │ │ │ │ + blx 0x1887eb8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117418 │ │ │ │ + bl 0x1173e0 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xff6ef75e │ │ │ │ + @ instruction: 0xff8af75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ef20 │ │ │ │ + bne 0x108eee8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185851,27 +185837,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad794 │ │ │ │ + blx 0x18ad75c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1174bc │ │ │ │ + bl 0x117484 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-4009] @ 0xfffff057 @ │ │ │ │ + ldrbmi pc, [sp, #-4037] @ 0xfffff03b @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185884,38 +185870,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac7ec │ │ │ │ + blx 0x18ac7b4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117544 │ │ │ │ + bl 0x11750c │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf75e4608 │ │ │ │ - @ instruction: 0xf3c0fafd │ │ │ │ + vorr.i16 d31, #35072 @ 0x8900 │ │ │ │ vld1.8 {d0-d3}, [r0], lr │ │ │ │ - b 0x1156024 │ │ │ │ + b 0x1155fec │ │ │ │ @ instruction: 0xf5b132c4 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ ldrbmi fp, [sp, #-656] @ 0xfffffd70 │ │ │ │ svceq 0x0002f828 │ │ │ │ stcls 1, cr13, [r1], {233} @ 0xe9 │ │ │ │ ldrtmi r4, [ip], #-1465 @ 0xfffffa47 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e044 │ │ │ │ + blne 0x108e00c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2531] @ 0x9e3 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -185923,28 +185909,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac888 │ │ │ │ + blx 0x18ac850 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r4], #-419 @ 0xfffffe5d │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1175c0 │ │ │ │ + bl 0x117588 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r1, [r2], -r4, lsl #22 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf75e4608 │ │ │ │ - @ instruction: 0xf020fe99 │ │ │ │ + @ instruction: 0xf020feb5 │ │ │ │ @ instruction: 0xf1b24200 │ │ │ │ svclt 0x00984fff │ │ │ │ sbcvc lr, r9, r2, asr #20 │ │ │ │ @ instruction: 0xf844455d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #3073]! @ 0xc01 │ │ │ │ stmdble r7, {r2, r3, r4, r5, sl, lr} │ │ │ │ @@ -185965,73 +185951,73 @@ │ │ │ │ @ instruction: 0xf04fb087 │ │ │ │ @ instruction: 0xf6c70800 │ │ │ │ @ instruction: 0x460c78f0 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf04f9f10 │ │ │ │ andls r0, r5, r0, lsl #18 │ │ │ │ - blx 0xfe2c46aa │ │ │ │ + blx 0xfe2c4672 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf10b2f02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x1493940 │ │ │ │ + b 0x1493908 │ │ │ │ svclt 0x000c0bcb │ │ │ │ rscseq r4, pc, pc, asr r6 @ │ │ │ │ - beq 0x2c094c │ │ │ │ - blvc 0x1c0480 │ │ │ │ + beq 0x2c0914 │ │ │ │ + blvc 0x1c0448 │ │ │ │ ldm r4!, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf75e4619 │ │ │ │ - @ instruction: 0xf021fec1 │ │ │ │ + @ instruction: 0xf021fedd │ │ │ │ strmi r4, [r1, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #120, 22 @ 0x1e000 │ │ │ │ - b 0x11b5a14 │ │ │ │ + b 0x11b59dc │ │ │ │ ldrbmi r7, [r4, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blvc 0x1c04f4 │ │ │ │ + blvc 0x1c04bc │ │ │ │ ldrmi r9, [fp, #2053]! @ 0x805 │ │ │ │ vmlaeq.f64 d14, d7, d0 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8e190 │ │ │ │ + bl 0xfea8e158 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x4461a0 │ │ │ │ + bl 0x446168 │ │ │ │ ldrmi r0, [fp, #775] @ 0x307 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18889d8 │ │ │ │ + blx 0x18889a0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117708 │ │ │ │ + bl 0x1176d0 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - ldc2l 7, cr15, [r4, #372]! @ 0x174 │ │ │ │ + mrc2 7, 0, pc, cr0, cr13, {2} │ │ │ │ vorr.i32 q10, #8716288 @ 0x00850000 │ │ │ │ @ instruction: 0xf82b000e │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e214 │ │ │ │ + blne 0x108e1dc │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186039,32 +186025,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888a64 │ │ │ │ + blx 0x1888a2c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11778c │ │ │ │ + bl 0x117754 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - mrc2 7, 1, pc, cr8, cr13, {2} │ │ │ │ + mrc2 7, 2, pc, cr4, cr13, {2} │ │ │ │ @ instruction: 0xf0204555 │ │ │ │ @ instruction: 0xf84b4000 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e298 │ │ │ │ + blne 0x108e260 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186072,28 +186058,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad708 │ │ │ │ + blx 0x18ad6d0 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5b40 │ │ │ │ + b 0x14b5b08 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300b00 │ │ │ │ + bleq 0x300ac8 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff28f75d │ │ │ │ + @ instruction: 0xff44f75d │ │ │ │ svceq 0x0008f846 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ rsbsvs r4, r1, sp, asr r5 │ │ │ │ strbmi sp, [r4], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -186109,26 +186095,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888b74 │ │ │ │ + blx 0x1888b3c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1178a4 │ │ │ │ + bl 0x11786c │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - stc2 7, cr15, [r6, #-372]! @ 0xfffffe8c │ │ │ │ + stc2l 7, cr15, [r2, #-372] @ 0xfffffe8c │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf3c0bfd8 │ │ │ │ ldrbmi r0, [r5, #-14] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-493 @ 0xfffffe13 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -186144,113 +186130,113 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888c08 │ │ │ │ + blx 0x1888bd0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117930 │ │ │ │ + bl 0x1178f8 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - stc2l 7, cr15, [r6, #-372]! @ 0xfffffe8c │ │ │ │ + stc2 7, cr15, [r2, #372] @ 0x174 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r2], -r8, lsl #31 │ │ │ │ @ instruction: 0xf84b4555 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e444 │ │ │ │ + blne 0x108e40c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ - beq 0x1021b8 │ │ │ │ - bvc 0xffd03b9c │ │ │ │ + beq 0x102180 │ │ │ │ + bvc 0xffd03b64 │ │ │ │ @ instruction: 0xf1a2460c │ │ │ │ stcls 6, cr0, [lr, #-32] @ 0xffffffe0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b5cf4 │ │ │ │ + b 0x14b5cbc │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ stmdbeq fp, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ movwlt lr, #10701 @ 0x29cd │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ ldmib r6!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ ldm r4!, {r1, r8, r9, sp}^ │ │ │ │ strls r0, [r0, -r2, lsl #2] │ │ │ │ - mcr2 7, 2, pc, cr12, cr13, {2} @ │ │ │ │ + mcr2 7, 3, pc, cr8, cr13, {2} @ │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8454580 │ │ │ │ - bl 0x1f49cf0 │ │ │ │ + bl 0x1f49cb8 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [ip, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, fp, rrx │ │ │ │ - blls 0x197a40 │ │ │ │ + blls 0x197a08 │ │ │ │ ldrdlt pc, [r8], -sp │ │ │ │ ldrbmi r4, [fp, #-1112] @ 0xfffffba8 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8f4f0 │ │ │ │ + bl 0xfeb8f4b8 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd7500 │ │ │ │ + bl 0xd74c8 │ │ │ │ addsmi r0, r3, #-1342177280 @ 0xb0000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888d3c │ │ │ │ + blx 0x1888d04 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117a6c │ │ │ │ + bl 0x117a34 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0xff283f2a │ │ │ │ + blx 0xff983ef2 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14976bc │ │ │ │ + b 0x1497684 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82b0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e580 │ │ │ │ + blne 0x108e548 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186258,34 +186244,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888dd0 │ │ │ │ + blx 0x1888d98 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117af8 │ │ │ │ + bl 0x117ac0 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0xfec83fb6 │ │ │ │ + blx 0xff383f7e │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1497748 │ │ │ │ + b 0x1497710 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84b0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e60c │ │ │ │ + blne 0x108e5d4 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186293,30 +186279,30 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ada7c │ │ │ │ + blx 0x18ada44 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5eb4 │ │ │ │ + b 0x14b5e7c │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300e74 │ │ │ │ + bleq 0x300e3c │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xff78404a │ │ │ │ + blx 0xffe84012 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14977fc │ │ │ │ + b 0x14977c4 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -186332,26 +186318,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888ef0 │ │ │ │ + blx 0x1888eb8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117c20 │ │ │ │ + bl 0x117be8 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - blx 0xffb040dc │ │ │ │ + blx 0x2040a6 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186366,26 +186352,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888f80 │ │ │ │ + blx 0x1888f48 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117ca8 │ │ │ │ + bl 0x117c70 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - blx 0xfec04164 │ │ │ │ + blx 0xff30412c │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186400,70 +186386,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18adc28 │ │ │ │ + blx 0x18adbf0 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b6060 │ │ │ │ + b 0x14b6028 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x301020 │ │ │ │ + bleq 0x300fe8 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xfef041f4 │ │ │ │ + blx 0xff6041bc │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ ldrbmi r0, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace84c │ │ │ │ + bl 0xfeace814 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c685c │ │ │ │ + bl 0x1c6824 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889098 │ │ │ │ + blx 0x1889060 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117dc8 │ │ │ │ + bl 0x117d90 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - blx 0x604284 │ │ │ │ - b 0x1497a14 │ │ │ │ + blx 0xd0424c │ │ │ │ + b 0x14979dc │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e8d4 │ │ │ │ + blne 0x108e89c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186471,32 +186457,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889124 │ │ │ │ + blx 0x18890ec │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117e4c │ │ │ │ + bl 0x117e14 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - @ instruction: 0xf9daf772 │ │ │ │ - b 0x1497a98 │ │ │ │ + @ instruction: 0xf9f6f772 │ │ │ │ + b 0x1497a60 │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e958 │ │ │ │ + blne 0x108e920 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186504,64 +186490,64 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18addc8 │ │ │ │ + blx 0x18add90 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b6200 │ │ │ │ + b 0x14b61c8 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x3011c0 │ │ │ │ + bleq 0x301188 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9e8f772 │ │ │ │ + blx 0x20435c │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ ldrbmi r3, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace9e4 │ │ │ │ + bl 0xfeace9ac │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c69f4 │ │ │ │ + bl 0x1c69bc │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889230 │ │ │ │ + blx 0x18891f8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117f60 │ │ │ │ + bl 0x117f28 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf944f772 │ │ │ │ + @ instruction: 0xf960f772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186576,28 +186562,28 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18892c8 │ │ │ │ + blx 0x1889290 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117ff0 │ │ │ │ + bl 0x117fb8 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf904f772 │ │ │ │ + @ instruction: 0xf920f772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186612,75 +186598,75 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae378 │ │ │ │ + blx 0x18ae340 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b63b0 │ │ │ │ + b 0x14b6378 │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x301370 │ │ │ │ + bleq 0x301338 │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf90af772 │ │ │ │ + @ instruction: 0xf926f772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8472000 │ │ │ │ ldrbmi r0, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r8, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeaceba8 │ │ │ │ + bl 0xfeaceb70 │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x206bb8 │ │ │ │ + bl 0x206b80 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18893f4 │ │ │ │ + blx 0x18893bc │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118124 │ │ │ │ + bl 0x1180ec │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf862f772 │ │ │ │ - b 0x1497d78 │ │ │ │ + @ instruction: 0xf87ef772 │ │ │ │ + b 0x1497d40 │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108ec38 │ │ │ │ + blne 0x108ec00 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186688,34 +186674,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889488 │ │ │ │ + blx 0x1889450 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1181b0 │ │ │ │ + bl 0x118178 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf824f772 │ │ │ │ - b 0x1497e04 │ │ │ │ + @ instruction: 0xf840f772 │ │ │ │ + b 0x1497dcc │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108ecc4 │ │ │ │ + blne 0x108ec8c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186723,70 +186709,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae534 │ │ │ │ + blx 0x18ae4fc │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b656c │ │ │ │ + b 0x14b6534 │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x30152c │ │ │ │ + bleq 0x3014f4 │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf82cf772 │ │ │ │ + @ instruction: 0xf848f772 │ │ │ │ @ instruction: 0xf84717c3 │ │ │ │ ldrbmi r3, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, fp, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeaced5c │ │ │ │ + bl 0xfeaced24 │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x206d6c │ │ │ │ + bl 0x206d34 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888da8 │ │ │ │ + blx 0x1888d70 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1182d8 │ │ │ │ + bl 0x1182a0 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0xff004790 │ │ │ │ + blx 0xff704758 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fde0 │ │ │ │ + bne 0x108fda8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186794,31 +186780,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888e30 │ │ │ │ + blx 0x1888df8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118358 │ │ │ │ + bl 0x118320 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0xff004810 │ │ │ │ + blx 0xff7047d8 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fe60 │ │ │ │ + bne 0x108fe28 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186827,27 +186813,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae6d4 │ │ │ │ + blx 0x18ae69c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1183fc │ │ │ │ + bl 0x1183c4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2713] @ 0xfffff567 @ │ │ │ │ + ldrbmi pc, [sp, #-2741] @ 0xfffff54b @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186860,31 +186846,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888f30 │ │ │ │ + blx 0x1888ef8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118460 │ │ │ │ + bl 0x118428 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0x304918 │ │ │ │ + blx 0xa048e0 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ff68 │ │ │ │ + bne 0x108ff30 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186892,31 +186878,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888fb8 │ │ │ │ + blx 0x1888f80 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1184e0 │ │ │ │ + bl 0x1184a8 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0x304998 │ │ │ │ + blx 0xa04960 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ffe8 │ │ │ │ + bne 0x108ffb0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186925,27 +186911,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae85c │ │ │ │ + blx 0x18ae824 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118584 │ │ │ │ + bl 0x11854c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2605] @ 0xfffff5d3 @ │ │ │ │ + ldrbmi pc, [sp, #-2633] @ 0xfffff5b7 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186958,31 +186944,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18890b8 │ │ │ │ + blx 0x1889080 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1185e8 │ │ │ │ + bl 0x1185b0 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf938f771 │ │ │ │ + @ instruction: 0xf954f771 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x10900f0 │ │ │ │ + bne 0x10900b8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186990,31 +186976,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889140 │ │ │ │ + blx 0x1889108 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118668 │ │ │ │ + bl 0x118630 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf938f771 │ │ │ │ + @ instruction: 0xf954f771 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090170 │ │ │ │ + bne 0x1090138 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -187023,27 +187009,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae9e4 │ │ │ │ + blx 0x18ae9ac │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11870c │ │ │ │ + bl 0x1186d4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2343] @ 0xfffff6d9 @ │ │ │ │ + ldrbmi pc, [sp, #-2371] @ 0xfffff6bd @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187056,31 +187042,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889240 │ │ │ │ + blx 0x1889208 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118770 │ │ │ │ + bl 0x118738 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf884f771 │ │ │ │ + @ instruction: 0xf8a0f771 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090278 │ │ │ │ + bne 0x1090240 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -187088,31 +187074,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18892c8 │ │ │ │ + blx 0x1889290 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1187f0 │ │ │ │ + bl 0x1187b8 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf884f771 │ │ │ │ + @ instruction: 0xf8a0f771 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x10902f8 │ │ │ │ + bne 0x10902c0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -187121,27 +187107,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18aeb6c │ │ │ │ + blx 0x18aeb34 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118894 │ │ │ │ + bl 0x11885c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2235] @ 0xfffff745 @ │ │ │ │ + ldrbmi pc, [sp, #-2263] @ 0xfffff729 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187154,52 +187140,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adbc4 │ │ │ │ + blx 0x18adb8c │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x1433f4 │ │ │ │ + beq 0x1433bc │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff381914 │ │ │ │ + beq 0xff3818dc │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11893c │ │ │ │ + bl 0x118904 │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r4], -r8 @ │ │ │ │ - @ instruction: 0xf910f75d │ │ │ │ + @ instruction: 0xf92cf75d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - ldc2l 7, cr15, [r2], #368 @ 0x170 │ │ │ │ + stc2 7, cr15, [lr, #-368] @ 0xfffffe90 │ │ │ │ @ instruction: 0xf828455d │ │ │ │ andsle r0, lr, r2, lsl #30 │ │ │ │ svcls 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf7740b02 │ │ │ │ - @ instruction: 0x4603f833 │ │ │ │ + strmi pc, [r3], -pc, asr #16 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744699 │ │ │ │ - strmi pc, [r1], -sp, lsr #16 │ │ │ │ + strmi pc, [r1], -r9, asr #16 │ │ │ │ vmlsl.u q10, d9, d0[2] │ │ │ │ strtmi r0, [r2], -lr, lsl #18 │ │ │ │ movweq pc, #58305 @ 0xe3c1 @ │ │ │ │ svcmi 0x00f8f5b9 │ │ │ │ - blcs 0xfb790 │ │ │ │ + blcs 0xfb758 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :64], sl │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0002f828 │ │ │ │ - blls 0x13b7c8 │ │ │ │ + blls 0x13b790 │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f454 │ │ │ │ + bne 0x8f41c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187207,52 +187193,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adc98 │ │ │ │ + blx 0x18adc60 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x1434c8 │ │ │ │ + beq 0x143490 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff3819e8 │ │ │ │ + beq 0xff3819b0 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118a10 │ │ │ │ + bl 0x1189d8 │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r4], -pc @ │ │ │ │ - ldc2 7, cr15, [r0], {93} @ 0x5d │ │ │ │ + stc2 7, cr15, [ip], #372 @ 0x174 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - stc2 7, cr15, [lr, #-368] @ 0xfffffe90 │ │ │ │ + stc2 7, cr15, [sl, #-368]! @ 0xfffffe90 │ │ │ │ @ instruction: 0xf848455d │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7730b04 │ │ │ │ - strmi pc, [r3], -r3, ror #31 │ │ │ │ + @ instruction: 0x4603ffff │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7734699 │ │ │ │ - @ instruction: 0x4601ffdd │ │ │ │ + @ instruction: 0x4601fff9 │ │ │ │ @ instruction: 0xf0294648 │ │ │ │ strtmi r4, [r2], -r0, lsl #18 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ - blcs 0xfb864 │ │ │ │ + blcs 0xfb82c │ │ │ │ @ instruction: 0xf04fd1da │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0004f848 │ │ │ │ - blls 0x13b89c │ │ │ │ + blls 0x13b864 │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f528 │ │ │ │ + bne 0x8f4f0 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187260,42 +187246,42 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18add6c │ │ │ │ + blx 0x18add34 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x14359c │ │ │ │ + beq 0x143564 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff381abc │ │ │ │ + beq 0xff381a84 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118ae4 │ │ │ │ + bl 0x118aac │ │ │ │ ands r0, r6, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r9], -r8 @ │ │ │ │ - @ instruction: 0xf83cf75d │ │ │ │ + @ instruction: 0xf858f75d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - ldc2 7, cr15, [lr], {92} @ 0x5c │ │ │ │ + ldc2 7, cr15, [sl], #-368 @ 0xfffffe90 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7664180 │ │ │ │ - ldrbmi pc, [sp, #-3469] @ 0xfffff273 @ │ │ │ │ + ldrbmi pc, [sp, #-3497] @ 0xfffff257 @ │ │ │ │ svceq 0x0002f828 │ │ │ │ @ instruction: 0xf836d01e │ │ │ │ strtmi r9, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x185298 │ │ │ │ - @ instruction: 0xff5af773 │ │ │ │ + bleq 0x185260 │ │ │ │ + @ instruction: 0xff76f773 │ │ │ │ strtmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ - @ instruction: 0xff54f773 │ │ │ │ + @ instruction: 0xff70f773 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ stmdbeq lr, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ vrsubhn.i16 d20, , q9 │ │ │ │ @ instruction: 0xf5b9030e │ │ │ │ ldrshle r4, [r1, #248] @ 0xf8 │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ @@ -187314,52 +187300,52 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ - bleq 0x10337c │ │ │ │ - bleq 0x1103d54 │ │ │ │ + bleq 0x103344 │ │ │ │ + bleq 0x1103d1c │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494e64 │ │ │ │ + b 0x1494e2c │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ svcne 0x001f9b00 │ │ │ │ - bl 0x12de78 │ │ │ │ + bl 0x12de40 │ │ │ │ ands r0, r5, r3, lsl #20 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r8], -pc @ │ │ │ │ - blx 0xfed04ffe │ │ │ │ + blx 0xff404fc6 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf75c4658 │ │ │ │ - strtmi pc, [r2], -pc, lsr #24 │ │ │ │ + strtmi pc, [r2], -fp, asr #24 │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - ldc2l 7, cr15, [lr, #-408]! @ 0xfffffe68 │ │ │ │ + ldc2 7, cr15, [sl, #408] @ 0x198 │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svchi 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7730b04 │ │ │ │ - @ instruction: 0x4603feff │ │ │ │ + @ instruction: 0x4603ff1b │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7734698 │ │ │ │ - @ instruction: 0x4601fef9 │ │ │ │ + @ instruction: 0x4601ff15 │ │ │ │ @ instruction: 0xf0284640 │ │ │ │ strtmi r4, [r2], -r0, lsl #16 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b8 │ │ │ │ - blcs 0xfba1c │ │ │ │ + blcs 0xfb9e4 │ │ │ │ @ instruction: 0xf04fd1d6 │ │ │ │ ldrbmi r5, [r5, #-127] @ 0xffffff81 │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r3], #-512 @ 0xfffffe00 │ │ │ │ stmdble r7, {r0, r4, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -187375,31 +187361,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adf38 │ │ │ │ + blx 0x18adf00 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498bb8 │ │ │ │ + b 0x1498b80 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1f60 │ │ │ │ + bleq 0x2c1f28 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ @ instruction: 0xf75c0f02 │ │ │ │ - @ instruction: 0x4642ff57 │ │ │ │ + @ instruction: 0x4642ff73 │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xe850e2 │ │ │ │ - bleq 0x185404 │ │ │ │ + blx 0x15850aa │ │ │ │ + bleq 0x1853cc │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187412,31 +187398,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adfcc │ │ │ │ + blx 0x18adf94 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498c4c │ │ │ │ + b 0x1498c14 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1ff4 │ │ │ │ + bleq 0x2c1fbc │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - @ instruction: 0x4642faf7 │ │ │ │ + @ instruction: 0x4642fb13 │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xffe05174 │ │ │ │ - bleq 0x205518 │ │ │ │ + blx 0x50513e │ │ │ │ + bleq 0x2054e0 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187449,31 +187435,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ae060 │ │ │ │ + blx 0x18ae028 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498ce0 │ │ │ │ + b 0x1498ca8 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c2088 │ │ │ │ + bleq 0x2c2050 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ @ instruction: 0xf75c0f02 │ │ │ │ - strbmi pc, [r2], -r3, asr #29 @ │ │ │ │ + @ instruction: 0x4642fedf │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xfea85208 │ │ │ │ - bleq 0x18552c │ │ │ │ + blx 0xff1851d0 │ │ │ │ + bleq 0x1854f4 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187486,31 +187472,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ae0f4 │ │ │ │ + blx 0x18ae0bc │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498d74 │ │ │ │ + b 0x1498d3c │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c211c │ │ │ │ + bleq 0x2c20e4 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - strbmi pc, [r2], -r3, ror #20 @ │ │ │ │ + @ instruction: 0x4642fa7f │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xff98529c │ │ │ │ - bleq 0x205640 │ │ │ │ + blx 0x85264 │ │ │ │ + bleq 0x205608 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187527,25 +187513,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494998 │ │ │ │ + b 0x1494960 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3021a4 │ │ │ │ + bleq 0x30216c │ │ │ │ movwcs r8, #2090 @ 0x82a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf84af761 │ │ │ │ - bleq 0x185650 │ │ │ │ + @ instruction: 0xf866f761 │ │ │ │ + bleq 0x185618 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187563,25 +187549,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494a28 │ │ │ │ + b 0x14949f0 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x302234 │ │ │ │ + bleq 0x3021fc │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf934f763 │ │ │ │ - bleq 0x205760 │ │ │ │ + @ instruction: 0xf950f763 │ │ │ │ + bleq 0x205728 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187596,41 +187582,41 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r0, lsl #18 │ │ │ │ - blx 0x18aeae8 │ │ │ │ + blx 0x18aeab0 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b7310 │ │ │ │ + b 0x14b72d8 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c22c8 │ │ │ │ + beq 0x3c2290 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7630102 │ │ │ │ - stmia r5!, {r0, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d920c │ │ │ │ + bl 0x1d91d4 │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb90b08 │ │ │ │ + bl 0xfeb90ad0 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8b18 │ │ │ │ + bl 0xd8ae0 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -187641,26 +187627,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494b60 │ │ │ │ + b 0x1494b28 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30236c │ │ │ │ + bleq 0x302334 │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi sl!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff64f760 │ │ │ │ - bleq 0x18581c │ │ │ │ + @ instruction: 0xff80f760 │ │ │ │ + bleq 0x1857e4 │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187678,26 +187664,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494bf4 │ │ │ │ + b 0x1494bbc │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x302400 │ │ │ │ + bleq 0x3023c8 │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf84cf763 │ │ │ │ - bleq 0x205930 │ │ │ │ + @ instruction: 0xf868f763 │ │ │ │ + bleq 0x2058f8 │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187718,35 +187704,35 @@ │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9d100900 │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b74e0 │ │ │ │ + b 0x14b74a8 │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ - beq 0x3c2498 │ │ │ │ + beq 0x3c2460 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ @ instruction: 0xf8564698 │ │ │ │ ldmib r5, {r3, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmdavs r1!, {r1, sl, ip, pc}^ │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8b6f763 │ │ │ │ + @ instruction: 0xf8d2f763 │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf8dd465c │ │ │ │ @ instruction: 0x4643b014 │ │ │ │ andeq lr, fp, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r4, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x10278c │ │ │ │ + bleq 0x102754 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ ldmle r9!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -187759,25 +187745,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494d38 │ │ │ │ + b 0x1494d00 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x302544 │ │ │ │ + bleq 0x30250c │ │ │ │ movwcs r8, #10282 @ 0x282a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 7, cr15, cr10, cr0, {3} │ │ │ │ - bleq 0x1859f0 │ │ │ │ + cdp2 7, 9, cr15, cr6, cr0, {3} │ │ │ │ + bleq 0x1859b8 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187795,25 +187781,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494dc8 │ │ │ │ + b 0x1494d90 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3025d4 │ │ │ │ + bleq 0x30259c │ │ │ │ movwcs r6, #10282 @ 0x282a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff64f762 │ │ │ │ - bleq 0x205b00 │ │ │ │ + @ instruction: 0xff80f762 │ │ │ │ + bleq 0x205ac8 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187828,111 +187814,111 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r2, lsl #18 │ │ │ │ - blx 0x18aee88 │ │ │ │ + blx 0x18aee50 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b76b0 │ │ │ │ + b 0x14b7678 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c2668 │ │ │ │ + beq 0x3c2630 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7620102 │ │ │ │ - stmia r5!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d95ac │ │ │ │ + bl 0x1d9574 │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb90ea8 │ │ │ │ + bl 0xfeb90e70 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8eb8 │ │ │ │ + bl 0xd8e80 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x1493aec │ │ │ │ - b 0x1490d7c │ │ │ │ + b 0x1493ab4 │ │ │ │ + b 0x1490d44 │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmdaeq r4, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ - b 0x149933c │ │ │ │ + b 0x1499304 │ │ │ │ @ instruction: 0x461e0950 │ │ │ │ vnmlaeq.f32 s29, s14, s30 │ │ │ │ andls r2, r1, r0, lsl #8 │ │ │ │ andslt pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0x462846b2 │ │ │ │ @ instruction: 0xf8302100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - blx 0x559162 │ │ │ │ + blx 0x55912a │ │ │ │ @ instruction: 0xf82af20b │ │ │ │ vldmiale r6!, {d18} │ │ │ │ ldrtmi r4, [sp], #-1140 @ 0xfffffb8c │ │ │ │ strbmi r4, [ip, #-1086] @ 0xfffffbc2 │ │ │ │ stmdals r1, {r2, r3, r5, r6, r7, r8, r9, ip, lr, pc} │ │ │ │ strmi r4, [r4, #1027] @ 0x403 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xff0d0f48 │ │ │ │ + bne 0xff0d0f10 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r4, #2074] @ 0x81a │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x1493b84 │ │ │ │ - b 0x1490e14 │ │ │ │ + b 0x1493b4c │ │ │ │ + b 0x1490ddc │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ strmi r2, [sp], -r0, lsl #8 │ │ │ │ ldmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vfnmaeq.f32 s28, s14, s30 │ │ │ │ ssatmi r4, #4, lr, lsl #12 │ │ │ │ @ instruction: 0xf8589001 │ │ │ │ ldrtmi r4, [r2], fp, lsr #32 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ - blcs 0x205cfc │ │ │ │ + blcs 0x205cc4 │ │ │ │ strmi r3, [lr, #257] @ 0x101 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ - blcs 0x205cf0 │ │ │ │ + blcs 0x205cb8 │ │ │ │ ldrbtmi sp, [r3], #3318 @ 0xcf6 │ │ │ │ ldrtmi r4, [lr], #-1085 @ 0xfffffbc3 │ │ │ │ mvnle r4, #851443712 @ 0x32c00000 │ │ │ │ strmi r9, [r3], #-2049 @ 0xfffff7ff │ │ │ │ stmdble r7, {r2, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r6, r7, r9, fp, ip}^ │ │ │ │ @@ -187946,93 +187932,93 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ sbcslt r4, sl, #144, 12 @ 0x9000000 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ svclt 0x0018b087 │ │ │ │ - b 0x1487f20 │ │ │ │ - b 0x1490ab0 │ │ │ │ + b 0x1487ee8 │ │ │ │ + b 0x1490a78 │ │ │ │ svclt 0x001202c2 │ │ │ │ ldrmi r4, [r6], -r6, lsl #12 │ │ │ │ mrccs 6, 0, r4, cr0, cr0, {0} │ │ │ │ svclt 0x00a8468a │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ andeq lr, r4, #3358720 @ 0x334000 │ │ │ │ ldmeq r5!, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ sbcseq r4, ip, sl, lsl #12 │ │ │ │ stmib sp, {r0, r1, r6, r7, fp}^ │ │ │ │ movwls r4, #5634 @ 0x1602 │ │ │ │ - bl 0x36e858 │ │ │ │ - bl 0x308c5c │ │ │ │ + bl 0x36e820 │ │ │ │ + bl 0x308c24 │ │ │ │ @ instruction: 0xf04f0002 │ │ │ │ ldrmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ - bl 0x2ed860 │ │ │ │ + bl 0x2ed828 │ │ │ │ @ instruction: 0xf8580103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ - blvc 0x1023bc │ │ │ │ + blvc 0x102384 │ │ │ │ @ instruction: 0xf10c3008 │ │ │ │ strcc r0, [r8], #-3585 @ 0xfffff1ff │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x299252 │ │ │ │ - blx 0x284886 │ │ │ │ - blx 0xfea948b2 │ │ │ │ + blx 0x29921a │ │ │ │ + blx 0x28484e │ │ │ │ + blx 0xfea9487a │ │ │ │ @ instruction: 0xf8407b06 │ │ │ │ ldrbmi r7, [fp], #-3080 @ 0xfffff3f8 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blls 0x1bf03c │ │ │ │ + blls 0x1bf004 │ │ │ │ ldrmi r9, [sl], #-3840 @ 0xfffff100 │ │ │ │ - strtmi r9, [pc], #-2817 @ 0xc7c9c │ │ │ │ + strtmi r9, [pc], #-2817 @ 0xc7c64 │ │ │ │ bicsle r4, r5, #-268435447 @ 0xf0000009 │ │ │ │ andeq lr, r4, #3620864 @ 0x374000 │ │ │ │ addmi r4, r2, #-2130706432 @ 0x81000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d10b0 │ │ │ │ + bl 0xfe8d1078 │ │ │ │ stmia r9!, {r0, r3}^ │ │ │ │ - bl 0x3190c0 │ │ │ │ + bl 0x319088 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14948f8 │ │ │ │ - b 0x1490f88 │ │ │ │ + b 0x14948c0 │ │ │ │ + b 0x1490f50 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x152148 │ │ │ │ + bl 0x152110 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf83b9201 │ │ │ │ - bl 0x37fd38 │ │ │ │ - bl 0x30913c │ │ │ │ + bl 0x37fd00 │ │ │ │ + bl 0x309104 │ │ │ │ ldmibne r9!, {r1, r2} │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf8358000 │ │ │ │ andcc r8, r1, #2048 @ 0x800 │ │ │ │ - blgt 0x185df8 │ │ │ │ - blx 0x7d878e │ │ │ │ + blgt 0x185dc0 │ │ │ │ + blx 0x7d8756 │ │ │ │ @ instruction: 0xf8218c0e │ │ │ │ vldmiale r4!, {d28} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x118dc4 │ │ │ │ + bls 0x118d8c │ │ │ │ strbmi r4, [r2, #-1184] @ 0xfffffb60 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc7d58 │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc7d20 │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -188043,191 +188029,191 @@ │ │ │ │ pkhbtmi r4, r8, r9, lsl #13 │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ strmi r2, [r6], r0 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14949a8 │ │ │ │ - b 0x1491038 │ │ │ │ + b 0x1494970 │ │ │ │ + b 0x1491000 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462900db │ │ │ │ @ instruction: 0x462b4619 │ │ │ │ - bl 0x1521f8 │ │ │ │ + bl 0x1521c0 │ │ │ │ svclt 0x00a80a84 │ │ │ │ ldmeq sl, {r4, r8, sp} │ │ │ │ andls r4, r1, #145752064 @ 0x8b00000 │ │ │ │ stmib sp, {r2, r3, r7, fp}^ │ │ │ │ @ instruction: 0xf85a3502 │ │ │ │ - bl 0x323dd0 │ │ │ │ + bl 0x323d98 │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ - bl 0x2ffdd8 │ │ │ │ + bl 0x2ffda0 │ │ │ │ ldmdane r1!, {r8, sl} │ │ │ │ ldrtmi r2, [lr], r0, lsl #4 │ │ │ │ - blcc 0x205f54 │ │ │ │ + blcc 0x205f1c │ │ │ │ @ instruction: 0xf8553201 │ │ │ │ addsmi r7, r4, #4, 22 @ 0x1000 │ │ │ │ movwcc pc, #31502 @ 0x7b0e @ │ │ │ │ - blcc 0x205ef8 │ │ │ │ + blcc 0x205ec0 │ │ │ │ @ instruction: 0xf8dddcf4 │ │ │ │ ldrbmi lr, [r8], #-0 │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ mvnle r4, #662700032 @ 0x27800000 │ │ │ │ strcc lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ addsmi r4, sp, #503316480 @ 0x1e000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xfe790214 │ │ │ │ + blne 0xfe7901dc │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ addsmi r1, r5, #15859712 @ 0xf20000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ strtmi r2, [lr], -r0, lsl #10 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ andcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - bcs 0x1749dc │ │ │ │ + bcs 0x1749a4 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbcseq fp, r0, r5, lsl pc │ │ │ │ @ instruction: 0x4602461a │ │ │ │ - bcs 0x4d96cc │ │ │ │ + bcs 0x4d9694 │ │ │ │ biceq lr, r4, pc, asr #20 │ │ │ │ andscs fp, r0, #168, 30 @ 0x2a0 │ │ │ │ andls r9, r6, #1073741825 @ 0x40000001 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r7, fp}^ │ │ │ │ ldrtmi r0, [lr], r8, lsl #6 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ - blls 0x22c698 │ │ │ │ + blls 0x22c660 │ │ │ │ streq lr, [r7], #-2827 @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x28e5f8 │ │ │ │ + blls 0x28e5c0 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x18e5fc │ │ │ │ + blls 0x18e5c4 │ │ │ │ andpl pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x1025ec │ │ │ │ + bcc 0x1025b4 │ │ │ │ ldmib r4, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x213ede │ │ │ │ + blx 0x213ea6 │ │ │ │ strcc r2, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - bcc 0x246d50 │ │ │ │ + bcc 0x246d18 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2822 @ 0xfffff4fa │ │ │ │ - blls 0x1d8f64 │ │ │ │ + blls 0x1d8f2c │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movweq lr, #35293 @ 0x89dd │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ strmi r4, [r2], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d1300 │ │ │ │ + bl 0xfe8d12c8 │ │ │ │ stmia sl!, {r1, r3}^ │ │ │ │ - bl 0x359310 │ │ │ │ + bl 0x3592d8 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x1494b48 │ │ │ │ - b 0x14911d8 │ │ │ │ + b 0x1494b10 │ │ │ │ + b 0x14911a0 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x152398 │ │ │ │ + bl 0x152360 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ andls r4, r1, #95420416 @ 0x5b00000 │ │ │ │ andlt pc, r6, r3, lsr r8 @ │ │ │ │ vmlaeq.f64 d14, d6, d10 │ │ │ │ streq lr, [r6, #-2825] @ 0xfffff4f7 │ │ │ │ @ instruction: 0x210019b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blhi 0x186058 │ │ │ │ + blhi 0x186020 │ │ │ │ @ instruction: 0xf83e3101 │ │ │ │ addmi r2, ip, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf80bfb18 │ │ │ │ andeq lr, r8, #165888 @ 0x28800 │ │ │ │ - blcs 0x186018 │ │ │ │ + blcs 0x185fe0 │ │ │ │ @ instruction: 0xf8dddcf2 │ │ │ │ strbtmi r8, [r6], #-0 │ │ │ │ strtmi r9, [r0], #2561 @ 0xa01 │ │ │ │ stmiale r1!, {r1, r6, r8, sl, lr}^ │ │ │ │ ldrdcc lr, [r2], -sp │ │ │ │ addsmi r4, r8, #520093696 @ 0x1f000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xff7913b8 │ │ │ │ + blne 0xff791380 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ addsmi r1, r0, #16384000 @ 0xfa0000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ stcls 6, cr4, [lr], {182} @ 0xb6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174b70 │ │ │ │ + blcs 0x174b38 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r9], -r1, lsl #12 │ │ │ │ ldmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bleq 0xfe202c18 │ │ │ │ + bleq 0xfe202be0 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ stmib sp, {r1, r3, r4, r7, fp}^ │ │ │ │ strmi r3, [fp], -r2 │ │ │ │ andls r0, r1, #140, 16 @ 0x8c0000 │ │ │ │ @ instruction: 0xf85b46a4 │ │ │ │ - bl 0x360060 │ │ │ │ + bl 0x360028 │ │ │ │ srsia sp, #14 │ │ │ │ - bl 0x328030 │ │ │ │ - bl 0x28806c │ │ │ │ + bl 0x327ff8 │ │ │ │ + bl 0x288034 │ │ │ │ andcs r0, r0, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf85546b0 │ │ │ │ andcc r4, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x206184 │ │ │ │ - blx 0x2d969a │ │ │ │ + blvs 0x20614c │ │ │ │ + blx 0x2d9662 │ │ │ │ @ instruction: 0xf8414416 │ │ │ │ vldmiale r4!, {d20-d21} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x1192d0 │ │ │ │ + bls 0x119298 │ │ │ │ ldrmi r4, [r0, #1248] @ 0x4e0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc8064 │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc802c │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -188237,61 +188223,61 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x461a4692 │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, , #60 │ │ │ │ - blcs 0x150cb0 │ │ │ │ + blcs 0x150c78 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7955 @ 0x1f13 │ │ │ │ strmi r4, [r8], -sp, lsl #12 │ │ │ │ - b 0x148841c │ │ │ │ + b 0x14883e4 │ │ │ │ svclt 0x001803c4 │ │ │ │ movwls r4, #22021 @ 0x5605 │ │ │ │ @ instruction: 0xf04f2d10 │ │ │ │ svclt 0x00a80300 │ │ │ │ stmib sp, {r4, r8, sl, sp}^ │ │ │ │ ldrmi r0, [r9], r8, lsl #2 │ │ │ │ stmiaeq pc!, {r0, r4, r9, sl, lr}^ @ │ │ │ │ ssatmi r4, #31, sl, lsl #12 │ │ │ │ strls r0, [r6, #-2244] @ 0xfffff73c │ │ │ │ - blls 0x22d0f4 │ │ │ │ + blls 0x22d0bc │ │ │ │ stmib sp, {r1, r2, r3, r7, fp, ip}^ │ │ │ │ ldmne ip, {r0, r9, ip, pc} │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ andvc pc, r4, sl, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r3 │ │ │ │ ldrtmi r9, [ip], r7, lsl #22 │ │ │ │ - blls 0x18e374 │ │ │ │ + blls 0x18e33c │ │ │ │ movwcs r1, #2204 @ 0x89c │ │ │ │ stmdbeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r3, sl, ip, sp}^ │ │ │ │ strcc r3, [r8, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x0700e9d6 │ │ │ │ - blx 0x19593a │ │ │ │ - blx 0x40493e │ │ │ │ - blx 0xfe99094e │ │ │ │ - bne 0xff0d6d54 │ │ │ │ - bl 0x1a99290 │ │ │ │ + blx 0x195902 │ │ │ │ + blx 0x404906 │ │ │ │ + blx 0xfe990916 │ │ │ │ + bne 0xff0d6d1c │ │ │ │ + bl 0x1a99258 │ │ │ │ movwcs r0, #5890 @ 0x1702 │ │ │ │ @ instruction: 0xf84445ce │ │ │ │ @ instruction: 0xf8440c08 │ │ │ │ stclle 12, cr7, [r5], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrbtmi r9, [r1], #2822 @ 0xb06 │ │ │ │ - blls 0x1d91ac │ │ │ │ + blls 0x1d9174 │ │ │ │ bicle r4, ip, #641728512 @ 0x26400000 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ strmi r4, [r3], #641 @ 0x281 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d155c │ │ │ │ + bl 0xfe8d1524 │ │ │ │ stmia fp!, {r0, r1, r3}^ │ │ │ │ - bl 0x39956c │ │ │ │ + bl 0x399534 │ │ │ │ addsmi r0, r9, #0, 6 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -188301,33 +188287,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494db0 │ │ │ │ - b 0x1491440 │ │ │ │ + b 0x1494d78 │ │ │ │ + b 0x1491408 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x153a00 │ │ │ │ + bl 0x1539c8 │ │ │ │ svclt 0x00a80344 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmdaeq r6!, {r0, r1, r3, r4, r5, r6, fp}^ │ │ │ │ - blls 0x12cddc │ │ │ │ + blls 0x12cda4 │ │ │ │ strbeq lr, [sl, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - blls 0x1a4248 │ │ │ │ - bleq 0x242df0 │ │ │ │ + blls 0x1a4210 │ │ │ │ + bleq 0x242db8 │ │ │ │ @ instruction: 0xf83b444d │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - @ instruction: 0xf810f75c │ │ │ │ + @ instruction: 0xf82cf75c │ │ │ │ @ instruction: 0xf82542a6 │ │ │ │ vldmiale r4!, {d16} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188349,33 +188335,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494e70 │ │ │ │ - b 0x1491500 │ │ │ │ + b 0x1494e38 │ │ │ │ + b 0x14914c8 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x153ac0 │ │ │ │ + bl 0x153a88 │ │ │ │ svclt 0x00a80384 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmeq r6!, {r0, r1, r3, r4, r5, r7, fp} │ │ │ │ - blls 0x12ce9c │ │ │ │ + blls 0x12ce64 │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ - blls 0x1a4348 │ │ │ │ - bleq 0x242eb0 │ │ │ │ + blls 0x1a4310 │ │ │ │ + bleq 0x242e78 │ │ │ │ @ instruction: 0xf85b444d │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - blx 0xfe786026 │ │ │ │ + blx 0xfee85fee │ │ │ │ @ instruction: 0xf84542a6 │ │ │ │ vldmiale r4!, {d16-d17} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188391,154 +188377,154 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x104450 │ │ │ │ + bleq 0x104418 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ andls r1, r3, r6, lsl #4 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174ebc │ │ │ │ + blcs 0x174e84 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x148bf84 │ │ │ │ + b 0x148bf4c │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x1ecf70 │ │ │ │ + blls 0x1ecf38 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ strcs r9, [r0, #-2567] @ 0xfffff5f9 │ │ │ │ ldrmi r1, [r3], #-2275 @ 0xfffff71d │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ - bl 0x1aef88 │ │ │ │ - blls 0x18a384 │ │ │ │ + bl 0x1aef50 │ │ │ │ + blls 0x18a34c │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf75ca000 │ │ │ │ - @ instruction: 0x1c6bfbaf │ │ │ │ + @ instruction: 0x1c6bfbcb │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ adcsmi r9, lr, #196608 @ 0x30000 │ │ │ │ - bleq 0x2c2fa8 │ │ │ │ + bleq 0x2c2f70 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea907b0 │ │ │ │ + bl 0xfea90778 │ │ │ │ stmia fp!, {r0, r1, r3, r8, r9, sl}^ │ │ │ │ - bl 0x3887c0 │ │ │ │ + bl 0x388788 │ │ │ │ addsmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x104528 │ │ │ │ + bleq 0x1044f0 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1495008 │ │ │ │ - b 0x1491698 │ │ │ │ + b 0x1494fd0 │ │ │ │ + b 0x1491660 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14ad030 │ │ │ │ + b 0x14acff8 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12d03c │ │ │ │ + bls 0x12d004 │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac4a0 │ │ │ │ - bleq 0x1c3050 │ │ │ │ + bls 0x1ac468 │ │ │ │ + bleq 0x1c3018 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x186534 │ │ │ │ - mrc2 7, 6, pc, cr12, cr11, {2} │ │ │ │ + bleq 0x1864fc │ │ │ │ + mrc2 7, 7, pc, cr8, cr11, {2} │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0xfef861d4 │ │ │ │ + blx 0xff68619c │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x170074 │ │ │ │ + blls 0x17003c │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea1088c │ │ │ │ + bl 0xfea10854 │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c889c │ │ │ │ + bl 0x3c8864 │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x104604 │ │ │ │ + bleq 0x1045cc │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14950e4 │ │ │ │ - b 0x1491774 │ │ │ │ + b 0x14950ac │ │ │ │ + b 0x149173c │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14ad10c │ │ │ │ + b 0x14ad0d4 │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12d118 │ │ │ │ + bls 0x12d0e0 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16ed2c │ │ │ │ + bl 0x16ecf4 │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x206698 │ │ │ │ - blx 0x17862a4 │ │ │ │ + bleq 0x206660 │ │ │ │ + blx 0x1e8626c │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - blx 0x16862ac │ │ │ │ + blx 0x1d86274 │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188555,100 +188541,100 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1046e0 │ │ │ │ + bleq 0x1046a8 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14951c0 │ │ │ │ - b 0x1491850 │ │ │ │ + b 0x1495188 │ │ │ │ + b 0x1491818 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14ad1e8 │ │ │ │ + b 0x14ad1b0 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12d1f4 │ │ │ │ + bls 0x12d1bc │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac658 │ │ │ │ - bleq 0x1c3208 │ │ │ │ + bls 0x1ac620 │ │ │ │ + bleq 0x1c31d0 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x1866ec │ │ │ │ - mcr2 7, 0, pc, cr0, cr11, {2} @ │ │ │ │ + bleq 0x1866b4 │ │ │ │ + mrc2 7, 0, pc, cr12, cr11, {2} │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - @ instruction: 0xf9e2f75b │ │ │ │ + @ instruction: 0xf9fef75b │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x17022c │ │ │ │ + blls 0x1701f4 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea10a44 │ │ │ │ + bl 0xfea10a0c │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c8a54 │ │ │ │ + bl 0x3c8a1c │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1047bc │ │ │ │ + bleq 0x104784 │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149529c │ │ │ │ - b 0x149192c │ │ │ │ + b 0x1495264 │ │ │ │ + b 0x14918f4 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14ad2c4 │ │ │ │ + b 0x14ad28c │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12d2d0 │ │ │ │ + bls 0x12d298 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16eee4 │ │ │ │ + bl 0x16eeac │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x206850 │ │ │ │ - @ instruction: 0xf97ef75c │ │ │ │ + bleq 0x206818 │ │ │ │ + @ instruction: 0xf99af75c │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - @ instruction: 0xf9fcf75b │ │ │ │ + blx 0x70642c │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188666,46 +188652,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d378 │ │ │ │ + blls 0x60d340 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494b7c │ │ │ │ - b 0x1491608 │ │ │ │ + b 0x1494b44 │ │ │ │ + b 0x14915d0 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148a96c │ │ │ │ + b 0x148a934 │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af3b8 │ │ │ │ + b 0x14af380 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x18689c │ │ │ │ + bleq 0x186864 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3901]! @ 0xf3d │ │ │ │ - bleq 0x18686c │ │ │ │ - blls 0x23fb9c │ │ │ │ + strmi pc, [r0, #3929]! @ 0xf59 │ │ │ │ + bleq 0x186834 │ │ │ │ + blls 0x23fb64 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188720,46 +188706,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d450 │ │ │ │ + blls 0x60d418 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494c54 │ │ │ │ - b 0x14916e0 │ │ │ │ + b 0x1494c1c │ │ │ │ + b 0x14916a8 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ab44 │ │ │ │ + b 0x148ab0c │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af490 │ │ │ │ + b 0x14af458 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x2069f4 │ │ │ │ + bleq 0x2069bc │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf762a000 │ │ │ │ - strmi pc, [r0, #2051]! @ 0x803 │ │ │ │ - bleq 0x2069c4 │ │ │ │ - blls 0x23fc74 │ │ │ │ + strmi pc, [r0, #2079]! @ 0x81f │ │ │ │ + bleq 0x20698c │ │ │ │ + blls 0x23fc3c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188779,104 +188765,104 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495128 │ │ │ │ - b 0x14917b4 │ │ │ │ + b 0x14950f0 │ │ │ │ + b 0x149177c │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b8584 │ │ │ │ + b 0x14b854c │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ - b 0x149154c │ │ │ │ + b 0x1491514 │ │ │ │ @ instruction: 0xf8cd02d9 │ │ │ │ - b 0x14aca14 │ │ │ │ + b 0x14ac9dc │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ eorshi pc, r4, sp, asr #17 │ │ │ │ - b 0x14af580 │ │ │ │ + b 0x14af548 │ │ │ │ @ instruction: 0xf04f04c9 │ │ │ │ stmiane r2!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne pc, {r0, r3, r8, r9, fp, ip, pc} @ │ │ │ │ ldmdbne sp, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf848f762 │ │ │ │ + @ instruction: 0xf864f762 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [fp], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ ldmle r5, {r0, r1, r3, r6, r8, sl, lr}^ │ │ │ │ stmdals ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3846] @ 0xf06 │ │ │ │ @ instruction: 0x0c09eb07 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb10dc8 │ │ │ │ + bl 0xfeb10d90 │ │ │ │ stmia ip!, {r2, r3, r8, fp}^ │ │ │ │ - bl 0x3c8dd8 │ │ │ │ + bl 0x3c8da0 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d620 │ │ │ │ + blls 0x60d5e8 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494e24 │ │ │ │ - b 0x14918b0 │ │ │ │ + b 0x1494dec │ │ │ │ + b 0x1491878 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ac14 │ │ │ │ + b 0x148abdc │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af660 │ │ │ │ + b 0x14af628 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186b44 │ │ │ │ + bleq 0x186b0c │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3559]! @ 0xde7 │ │ │ │ - bleq 0x186b18 │ │ │ │ - blls 0x23fe40 │ │ │ │ + strmi pc, [r0, #3587]! @ 0xe03 │ │ │ │ + bleq 0x186ae0 │ │ │ │ + blls 0x23fe08 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188891,47 +188877,47 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d6fc │ │ │ │ + blls 0x60d6c4 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494f00 │ │ │ │ - b 0x149198c │ │ │ │ + b 0x1494ec8 │ │ │ │ + b 0x1491954 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148adf0 │ │ │ │ + b 0x148adb8 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af73c │ │ │ │ + b 0x14af704 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206ca0 │ │ │ │ + bleq 0x206c68 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf761a000 │ │ │ │ - strmi pc, [r0, #3755]! @ 0xeab │ │ │ │ - bleq 0x206c74 │ │ │ │ - blls 0x23ff1c │ │ │ │ + strmi pc, [r0, #3783]! @ 0xec7 │ │ │ │ + bleq 0x206c3c │ │ │ │ + blls 0x23fee4 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188951,29 +188937,29 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14953d8 │ │ │ │ - b 0x1491a64 │ │ │ │ + b 0x14953a0 │ │ │ │ + b 0x1491a2c │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ @ instruction: 0xf1ba4644 │ │ │ │ - b 0x148c82c │ │ │ │ + b 0x148c7f4 │ │ │ │ svclt 0x00a803c3 │ │ │ │ - beq 0x504d30 │ │ │ │ + beq 0x504cf8 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - b 0x148af84 │ │ │ │ + b 0x148af4c │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ stmdami ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x14af828 │ │ │ │ + b 0x14af7f0 │ │ │ │ @ instruction: 0xf04f05c9 │ │ │ │ stmiane sl!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne ip, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdbne pc, {r0, r1, r3, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldrmi r9, [sp], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ @@ -188981,23 +188967,23 @@ │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ ldm r7!, {r3, sl, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ stmib sp, {r8, lr}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7612304 │ │ │ │ - @ instruction: 0xf108fef1 │ │ │ │ + @ instruction: 0xf108ff0d │ │ │ │ stmia r5!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x2ffffc │ │ │ │ + blls 0x2fffc4 │ │ │ │ ldrmi r4, [r9, #1233] @ 0x4d1 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ svcls 0x0006480c │ │ │ │ - bl 0x29a2ec │ │ │ │ + bl 0x29a2b4 │ │ │ │ stmdble r9, {r2, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], #-2980 @ 0xfffff45c │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #19212 @ 0x4b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -189008,46 +188994,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d8d0 │ │ │ │ + blls 0x60d898 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14950d4 │ │ │ │ - b 0x1491b60 │ │ │ │ + b 0x149509c │ │ │ │ + b 0x1491b28 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148aec4 │ │ │ │ + b 0x148ae8c │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af910 │ │ │ │ + b 0x14af8d8 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186df4 │ │ │ │ + bleq 0x186dbc │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3217]! @ 0xc91 │ │ │ │ - bleq 0x186dc4 │ │ │ │ - blls 0x2400f4 │ │ │ │ + strmi pc, [r0, #3245]! @ 0xcad │ │ │ │ + bleq 0x186d8c │ │ │ │ + blls 0x2400bc │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -189062,46 +189048,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d9a8 │ │ │ │ + blls 0x60d970 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14951ac │ │ │ │ - b 0x1491c38 │ │ │ │ + b 0x1495174 │ │ │ │ + b 0x1491c00 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148b09c │ │ │ │ + b 0x148b064 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af9e8 │ │ │ │ + b 0x14af9b0 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206f4c │ │ │ │ + bleq 0x206f14 │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf761a000 │ │ │ │ - strmi pc, [r0, #3415]! @ 0xd57 │ │ │ │ - bleq 0x206f1c │ │ │ │ - blls 0x2401cc │ │ │ │ + strmi pc, [r0, #3443]! @ 0xd73 │ │ │ │ + bleq 0x206ee4 │ │ │ │ + blls 0x240194 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -189122,53 +189108,53 @@ │ │ │ │ movwls r0, #47874 @ 0xbb02 │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495684 │ │ │ │ - b 0x1491d10 │ │ │ │ + b 0x149564c │ │ │ │ + b 0x1491cd8 │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b8ae0 │ │ │ │ + b 0x14b8aa8 │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ bicseq lr, r9, #323584 @ 0x4f000 │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ - beq 0xff7837f0 │ │ │ │ + beq 0xff7837b8 │ │ │ │ @ instruction: 0xf8cd4699 │ │ │ │ - blls 0x2a8f8c │ │ │ │ + blls 0x2a8f54 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x34f250 │ │ │ │ - blls 0x319f34 │ │ │ │ - blls 0x38f34c │ │ │ │ - blls 0x24f348 │ │ │ │ + blls 0x34f218 │ │ │ │ + blls 0x319efc │ │ │ │ + blls 0x38f314 │ │ │ │ + blls 0x24f310 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7612304 │ │ │ │ - @ instruction: 0xf108fd9b │ │ │ │ + @ instruction: 0xf108fdb7 │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x3002b4 │ │ │ │ + blls 0x30027c │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ svcls 0x0006980c │ │ │ │ - bl 0x29a638 │ │ │ │ + bl 0x29a600 │ │ │ │ stmdble r9, {r0, r3, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq ip, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #39692 @ 0x9b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -189182,15 +189168,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b8bc0 │ │ │ │ + b 0x14b8b88 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f812 │ │ │ │ @ instruction: 0xf81324ff │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 @ instruction: 0xf48cfa5f │ │ │ │ @@ -189213,54 +189199,54 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1495ff0 │ │ │ │ + b 0x1495fb8 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15aad0 │ │ │ │ + bl 0x15aa98 │ │ │ │ @ instruction: 0xf832080e │ │ │ │ @ instruction: 0xf64f7b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8b8ee0 │ │ │ │ + blx 0x8b8ea8 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec52434 │ │ │ │ + bl 0xfec523fc │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xda444 │ │ │ │ + bl 0xda40c │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 5, cr2, [r7], {-0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ strtmi r1, [lr], -r7, lsl #30 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x149607c │ │ │ │ + b 0x1496044 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ stmdbeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x2071d0 │ │ │ │ + blgt 0x207198 │ │ │ │ svccc 0x0004f85e │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0x0c06eb46 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbf1c │ │ │ │ strcs r3, [r1, #-1023] @ 0xfffffc01 │ │ │ │ svccc 0x0004f847 │ │ │ │ @@ -189282,33 +189268,33 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15a9d0 │ │ │ │ + bl 0x15a998 │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ ldrtmi r7, [ip], #3841 @ 0xf01 │ │ │ │ - blle 0x25a8e4 │ │ │ │ + blle 0x25a8ac │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x00d845f4 │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ @ instruction: 0xf04fdd01 │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf1b9d1e9 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x9e7d68 │ │ │ │ - blvc 0x1843c8 │ │ │ │ + bne 0x9e7d30 │ │ │ │ + blvc 0x184390 │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -189318,19 +189304,19 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496d98 │ │ │ │ + b 0x1496d60 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x18766c │ │ │ │ + blgt 0x187634 │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ strtmi r5, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0xf5bcdb07 │ │ │ │ @ instruction: 0xf6474f00 │ │ │ │ svclt 0x00b87eff │ │ │ │ vmaxnm.f32 s30, s24, s30 │ │ │ │ @@ -189338,15 +189324,15 @@ │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ svc 0x0002f824 │ │ │ │ @ instruction: 0xf1bad1e8 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcsmi r4, lr, #56, 8 @ 0x38000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xf525e4 │ │ │ │ + bne 0xf525ac │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -189356,28 +189342,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ab20 │ │ │ │ + bl 0x15aae8 │ │ │ │ @ instruction: 0xf85e0805 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524400 │ │ │ │ - bl 0x773e4c │ │ │ │ - b 0x148c24c │ │ │ │ - bl 0x11a61d0 │ │ │ │ + bl 0x773e14 │ │ │ │ + b 0x148c214 │ │ │ │ + bl 0x11a6198 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x105798 │ │ │ │ + beq 0x105760 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xdabf0 │ │ │ │ + blle 0xdabb8 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189395,61 +189381,61 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ab9c │ │ │ │ + bl 0x15ab64 │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ strcs ip, [r0], #-3841 @ 0xfffff0ff │ │ │ │ svc 0x0001f813 │ │ │ │ @ instruction: 0x0c0eebbc │ │ │ │ @ instruction: 0xf04fbf4c │ │ │ │ - blx 0x188b6e4 │ │ │ │ + blx 0x188b6ac │ │ │ │ strbmi pc, [r2, #-1164] @ 0xfffffb74 @ │ │ │ │ svcmi 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1ef │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc27f20 │ │ │ │ - blvc 0x184584 │ │ │ │ + bne 0xc27ee8 │ │ │ │ + blvc 0x18454c │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls d3, [r7, #-8] │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496748 │ │ │ │ + b 0x1496710 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x18741c │ │ │ │ + blgt 0x1873e4 │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - bl 0xff004f64 │ │ │ │ + bl 0xff004f2c │ │ │ │ svclt 0x004c0c0e │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vst3.32 @ instruction: 0xf48cfa1f │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r4, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x304a00 │ │ │ │ + blvc 0x3049c8 │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189458,21 +189444,21 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x00069c06 │ │ │ │ rsclt r2, r7, #0, 10 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14963d0 │ │ │ │ + b 0x1496398 │ │ │ │ svclt 0x001407c7 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15aed0 │ │ │ │ + bl 0x15ae98 │ │ │ │ @ instruction: 0xf852080e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blne 0x79cff4 │ │ │ │ + blne 0x79cfbc │ │ │ │ streq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ svclt 0x00bc2c00 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ svccc 0x0004f846 │ │ │ │ mvnsle r4, r2, asr #10 │ │ │ │ movwcs fp, #4365 @ 0x110d │ │ │ │ ldrbtmi r6, [r0], #-11 │ │ │ │ @@ -189492,32 +189478,32 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15ad24 │ │ │ │ + bl 0x15acec │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ - bl 0xfebe9068 │ │ │ │ + bl 0xfebe9030 │ │ │ │ ldrbmi r0, [r4, #3079]! @ 0xc07 │ │ │ │ @ instruction: 0xf04fdb06 │ │ │ │ ldrbmi r0, [r4, #3711]! @ 0xe7f │ │ │ │ - blx 0x14b93d4 │ │ │ │ + blx 0x14b939c │ │ │ │ stcle 14, cr15, [r1, #-560] @ 0xfffffdd0 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8054542 │ │ │ │ mvnle lr, r1, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r0], #-11 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4b14 │ │ │ │ + blvc 0x2c4adc │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189527,28 +189513,28 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14970e8 │ │ │ │ + b 0x14970b0 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x1879bc │ │ │ │ + blgt 0x187984 │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ - bl 0xfebe1104 │ │ │ │ + bl 0xfebe10cc │ │ │ │ @ instruction: 0xf51c0c05 │ │ │ │ - blle 0x29d104 │ │ │ │ + blle 0x29d0cc │ │ │ │ svcmi 0x0000f5bc │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ - blx 0x4b93f0 │ │ │ │ - blle 0x148f44 │ │ │ │ - beq 0x145654 │ │ │ │ + blx 0x4b93b8 │ │ │ │ + blle 0x148f0c │ │ │ │ + beq 0x14561c │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ ldrtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -189565,28 +189551,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ae70 │ │ │ │ + bl 0x15ae38 │ │ │ │ @ instruction: 0xf8520805 │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf85e4400 │ │ │ │ - bl 0xfedb519c │ │ │ │ - b 0x148c5b8 │ │ │ │ - bl 0x19a6520 │ │ │ │ + bl 0xfedb5164 │ │ │ │ + b 0x148c580 │ │ │ │ + bl 0x19a64e8 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x105ae8 │ │ │ │ + beq 0x105ab0 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xdaf40 │ │ │ │ + blle 0xdaf08 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189604,15 +189590,15 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15aeec │ │ │ │ + bl 0x15aeb4 │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ movwcs ip, #3841 @ 0xf01 │ │ │ │ svc 0x0001f914 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ mvnscs sp, #83886080 @ 0x5000000 │ │ │ │ svclt 0x00d8459c │ │ │ │ @ instruction: 0xf38cfa5f │ │ │ │ @@ -189620,50 +189606,50 @@ │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svccc 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1eb │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc28278 │ │ │ │ - blvc 0x1848dc │ │ │ │ + bne 0xc28240 │ │ │ │ + blvc 0x1848a4 │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 14, cr1, [r7, #-624] @ 0xfffffd90 │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496aa0 │ │ │ │ + b 0x1496a68 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x187774 │ │ │ │ + bl 0x18773c │ │ │ │ @ instruction: 0xf9342300 │ │ │ │ - bl 0x7fd2bc │ │ │ │ + bl 0x7fd284 │ │ │ │ strle r0, [r7], #-3086 @ 0xfffff3f2 │ │ │ │ svccc 0x0080f5bc │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blx 0x8b95a4 │ │ │ │ - blle 0x1464f8 │ │ │ │ + blx 0x8b956c │ │ │ │ + blle 0x1464c0 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4d64 │ │ │ │ + blvc 0x2c4d2c │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189673,37 +189659,37 @@ │ │ │ │ @ instruction: 0xf1a32100 │ │ │ │ svcne 0x00060e04 │ │ │ │ rsclt r4, pc, #144703488 @ 0x8a00000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ @ instruction: 0xf04f3501 │ │ │ │ - b 0x1497f30 │ │ │ │ + b 0x1497ef8 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0004f85e │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bl 0x5bc35c │ │ │ │ - b 0x148c780 │ │ │ │ + bl 0x5bc324 │ │ │ │ + b 0x148c748 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xc9760 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xc9728 @ │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r4], -r8, lsr #31 │ │ │ │ tstcs r1, r0, lsl #20 │ │ │ │ @ instruction: 0xf8464542 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ adcmi r4, pc, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0bb8c │ │ │ │ + bne 0xc0bb54 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -189712,15 +189698,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b9420 │ │ │ │ + b 0x14b93e8 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f912 │ │ │ │ @ instruction: 0xf813247f │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [ip] │ │ │ │ @@ -189743,35 +189729,35 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496850 │ │ │ │ + b 0x1496818 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15b330 │ │ │ │ + bl 0x15b2f8 │ │ │ │ @ instruction: 0xf932080e │ │ │ │ @ instruction: 0xf6477b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ - blx 0x4b9740 │ │ │ │ + blx 0x4b9708 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec52c94 │ │ │ │ + bl 0xfec52c5c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdaca4 │ │ │ │ + bl 0xdac6c │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -189780,33 +189766,33 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15b1d0 │ │ │ │ + bl 0x15b198 │ │ │ │ @ instruction: 0xf8520804 │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf85e4500 │ │ │ │ - bl 0x7fd500 │ │ │ │ - b 0x148c900 │ │ │ │ + bl 0x7fd4c8 │ │ │ │ + b 0x148c8c8 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ tstcs r1, r5, ror #12 │ │ │ │ svcpl 0x0004f846 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ adcmi r4, r7, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cbd28 │ │ │ │ + bne 0x9cbcf0 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -189815,15 +189801,15 @@ │ │ │ │ @ instruction: 0xf1a3468a │ │ │ │ @ instruction: 0xf1a00408 │ │ │ │ strcs r0, [r0, -r8, lsl #10] │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1497170 │ │ │ │ + b 0x1497138 │ │ │ │ svclt 0x001508c8 │ │ │ │ @ instruction: 0x46c100f6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ @ instruction: 0xf8544491 │ │ │ │ @ instruction: 0xf04f3f08 │ │ │ │ ldmib ip, {r9, sl, fp}^ │ │ │ │ @ instruction: 0xf10cb200 │ │ │ │ @@ -189847,15 +189833,15 @@ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - blcc 0x2f5bf8 │ │ │ │ + blcc 0x2f5bc0 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ strtmi r0, [sl], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {187} @ 0xbb │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @@ -189868,15 +189854,15 @@ │ │ │ │ ldmdavs r6, {r8, sp} │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ andcc ip, r8, #4 │ │ │ │ ldmdavs pc, {r1, r2, r5, r7, r9, lr}^ @ │ │ │ │ stmdaeq r7, {r2, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1bd0704 │ │ │ │ + bl 0x1bd06cc │ │ │ │ @ instruction: 0xf8400507 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ mvnle r6, r5, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1b94655 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -189891,36 +189877,36 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf1a3468c │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x105bd8 │ │ │ │ - blmi 0x105c5c │ │ │ │ + beq 0x105ba0 │ │ │ │ + blmi 0x105c24 │ │ │ │ rscslt r9, r7, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1072e02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14972b8 │ │ │ │ + b 0x1497280 │ │ │ │ svclt 0x001507c7 │ │ │ │ @ instruction: 0x46b900f6 │ │ │ │ @ instruction: 0x463e46b1 │ │ │ │ @ instruction: 0x96014491 │ │ │ │ svcne 0x0008f85e │ │ │ │ movwmi lr, #2514 @ 0x9d2 │ │ │ │ stmdbne r9, {r3, r9, ip, sp} │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r3], -r4, asr #22 │ │ │ │ rsbsmi r4, r3, ip, asr r0 │ │ │ │ svclt 0x004843a3 │ │ │ │ tsteq r8, pc, ror #20 │ │ │ │ svcne 0x0008f845 │ │ │ │ - b 0xfe2f9800 │ │ │ │ + b 0xfe2f97c8 │ │ │ │ @ instruction: 0xf04f060b │ │ │ │ rsbvs r0, lr, r1, lsl #20 │ │ │ │ mvnle r4, sl, asr #10 │ │ │ │ @ instruction: 0xf1ba9e01 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrtmi r3, [r0], #-0 │ │ │ │ @@ -189935,46 +189921,46 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ addlt r4, r3, pc, lsl #12 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr3, {5} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bmi 0x105d08 │ │ │ │ + bmi 0x105cd0 │ │ │ │ stcls 6, cr4, [ip], {172} @ 0xac │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a046b0 │ │ │ │ ldrmi r4, [r0], #1588 @ 0x634 │ │ │ │ @ instruction: 0xf85e9401 │ │ │ │ ldmib r2, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ andcc r1, r8, #0, 6 │ │ │ │ @ instruction: 0xf8de1b09 │ │ │ │ - b 0x1499b94 │ │ │ │ - bl 0x19a8b14 │ │ │ │ + b 0x1499b5c │ │ │ │ + bl 0x19a8adc │ │ │ │ subsmi r0, ip, r4, lsl #10 │ │ │ │ eormi r4, r3, #107 @ 0x6b │ │ │ │ - b 0x1cb98b4 │ │ │ │ + b 0x1cb987c │ │ │ │ @ instruction: 0xf84c010b │ │ │ │ svclt 0x00441f08 │ │ │ │ streq lr, [sl, #-2699] @ 0xfffff575 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ @ instruction: 0xf1b99c01 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cbfc8 │ │ │ │ + bne 0x9cbf90 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -189984,15 +189970,15 @@ │ │ │ │ @ instruction: 0xf1a64608 │ │ │ │ @ instruction: 0xf04f0e08 │ │ │ │ @ instruction: 0x9c0e0a00 │ │ │ │ rsclt r9, r5, #3145728 @ 0x300000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1496c14 │ │ │ │ + b 0x1496bdc │ │ │ │ svclt 0x001505c5 │ │ │ │ strtmi r0, [r9], r4, ror #1 │ │ │ │ strtmi r4, [ip], -r1, lsr #13 │ │ │ │ stmib sp, {r0, r4, r7, sl, lr}^ │ │ │ │ and r4, sp, r1, lsl #10 │ │ │ │ stmdaeq r8, {r0, r1, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @@ -190002,19 +189988,19 @@ │ │ │ │ @ instruction: 0xf8ce454a │ │ │ │ eorle r5, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ andcc r4, r8, #204472320 @ 0xc300000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x169011c │ │ │ │ + bl 0x16900e4 │ │ │ │ svclt 0x00280503 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff894864 │ │ │ │ - bl 0x199a5f8 │ │ │ │ + ble 0xff89482c │ │ │ │ + bl 0x199a5c0 │ │ │ │ adcmi r0, r6, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ smlattcs r0, r0, r2, sp │ │ │ │ svcne 0x0008f84e │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ andpl pc, r4, lr, asr #17 │ │ │ │ @@ -190031,15 +190017,15 @@ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ - blcc 0x2f5ee0 │ │ │ │ + blcc 0x2f5ea8 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -190050,21 +190036,21 @@ │ │ │ │ ldrmi r4, [r1], #1548 @ 0x60c │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ @ instruction: 0x4c00e9d2 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1cc1d28 │ │ │ │ - bl 0xfeb4bd2c │ │ │ │ + b 0x1cc1cf0 │ │ │ │ + bl 0xfeb4bcf4 │ │ │ │ strmi r0, [r8, #1292] @ 0x50c │ │ │ │ streq lr, [lr, #-2933] @ 0xfffff48b │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x145016c │ │ │ │ + bl 0x1450134 │ │ │ │ @ instruction: 0xf840060c │ │ │ │ strbmi r7, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r6, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0x6702e9dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ @@ -190081,65 +190067,65 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x1499190 │ │ │ │ - b 0x148b0a8 │ │ │ │ + b 0x1499158 │ │ │ │ + b 0x148b070 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d81a8 │ │ │ │ + bl 0x3d8170 │ │ │ │ @ instruction: 0xf9110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x305440 │ │ │ │ + blvc 0x305408 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1497204 │ │ │ │ - b 0x149288c │ │ │ │ + b 0x14971cc │ │ │ │ + b 0x1492854 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r0, r1, r9, sl, lr}^ │ │ │ │ svc 0x0002f931 │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ @ instruction: 0xfe02fa4e │ │ │ │ @ instruction: 0xf82344f4 │ │ │ │ addsmi ip, lr, #2048 @ 0x800 │ │ │ │ strtmi sp, [r8], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3054b0 │ │ │ │ + blvc 0x305478 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1892e68 │ │ │ │ + blx 0x1892e30 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -190147,15 +190133,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ tstmi r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x305520 │ │ │ │ + blvc 0x3054e8 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -190175,88 +190161,88 @@ │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0008f85e │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ strge lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ - blx 0x30871e │ │ │ │ + blx 0x3086e6 │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0x432bbf58 │ │ │ │ @ instruction: 0xf10cfa41 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r1, r4, asr #22 │ │ │ │ @ instruction: 0xf842454a │ │ │ │ bicsle r1, pc, r4, lsl #24 │ │ │ │ adcsmi r4, r7, #48, 8 @ 0x30000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe53348 │ │ │ │ + bne 0xe53310 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x1499378 │ │ │ │ - b 0x148b290 │ │ │ │ + b 0x1499340 │ │ │ │ + b 0x148b258 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d8390 │ │ │ │ + bl 0x3d8358 │ │ │ │ @ instruction: 0xf8110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x305628 │ │ │ │ + blvc 0x3055f0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14973ec │ │ │ │ - b 0x1492a74 │ │ │ │ + b 0x14973b4 │ │ │ │ + b 0x1492a3c │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r2, r7, r9, sl, lr}^ │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x1880bc │ │ │ │ + blcc 0x188084 │ │ │ │ mvnsle r4, r6, ror #10 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb68c38 │ │ │ │ - blvc 0x1852a0 │ │ │ │ + bne 0xb68c00 │ │ │ │ + blvc 0x185268 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1893048 │ │ │ │ + blx 0x1893010 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -190264,15 +190250,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ sbcsmi r6, r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x305700 │ │ │ │ + blvc 0x3056c8 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -190284,28 +190270,28 @@ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144683 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stceq 1, cr15, [r8], {161} @ 0xa1 │ │ │ │ - bl 0xdb8e0 │ │ │ │ + bl 0xdb8a8 │ │ │ │ @ instruction: 0xf1ce0905 │ │ │ │ @ instruction: 0xf1ae0820 │ │ │ │ @ instruction: 0xf85c0720 │ │ │ │ ldmdavs r0, {r3, r8, r9, sl, fp, ip, sp} │ │ │ │ - blx 0x9a423c │ │ │ │ + blx 0x9a4204 │ │ │ │ @ instruction: 0xf8dcf30e │ │ │ │ - blx 0x10e104 │ │ │ │ - b 0x11c8918 │ │ │ │ - blx 0x90ad24 │ │ │ │ - b 0x11c891c │ │ │ │ - blx 0x90ad2c │ │ │ │ + blx 0x10e0cc │ │ │ │ + b 0x11c88e0 │ │ │ │ + blx 0x90acec │ │ │ │ + b 0x11c88e4 │ │ │ │ + blx 0x90acf4 │ │ │ │ ldmdane fp, {r1, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blcc 0x308214 │ │ │ │ + blcc 0x3081dc │ │ │ │ streq lr, [r1], #-2884 @ 0xfffff4bc │ │ │ │ @ instruction: 0xf842454a │ │ │ │ mvnle r4, r4, lsl #24 │ │ │ │ andeq lr, r5, fp, lsl #22 │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190317,94 +190303,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d160 │ │ │ │ - b 0x1492be8 │ │ │ │ + b 0x148d128 │ │ │ │ + b 0x1492bb0 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr4, cr12, {5} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr0, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ - blx 0x119abb8 │ │ │ │ + blx 0x119ab80 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ - bl 0x14a98c │ │ │ │ + bl 0x14a954 │ │ │ │ @ instruction: 0xf80e0363 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r5, #-1120]! @ 0xfffffba0 │ │ │ │ @ instruction: 0xed9fd909 │ │ │ │ - bl 0xfebe8dc0 │ │ │ │ + bl 0xfebe8d88 │ │ │ │ stc 12, cr0, [r0] │ │ │ │ - bl 0xe8dac │ │ │ │ + bl 0xe8d74 │ │ │ │ addsmi r0, sp, #12, 6 @ 0x30000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d1e0 │ │ │ │ - b 0x1492c68 │ │ │ │ + b 0x148d1a8 │ │ │ │ + b 0x1492c30 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d9fc │ │ │ │ + bl 0x10d9c4 │ │ │ │ @ instruction: 0xf931060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0002f82e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345894 │ │ │ │ + blvc 0x34585c │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x1854a0 │ │ │ │ + blvc 0x185468 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d260 │ │ │ │ - b 0x1492ce8 │ │ │ │ + b 0x148d228 │ │ │ │ + b 0x1492cb0 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10da84 │ │ │ │ + bl 0x10da4c │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345914 │ │ │ │ + blvc 0x3458dc │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185520 │ │ │ │ + blvc 0x1854e8 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190412,29 +190398,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strcs pc, [r1, #-962] @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2, #-856] @ 0xfffffca8 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xca2ec │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xca2b4 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, r9, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x9069ec │ │ │ │ + beq 0x9069b4 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x388c10 │ │ │ │ + blx 0x388bd8 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11ba07c │ │ │ │ + b 0x11ba044 │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84e189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ @@ -190450,94 +190436,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d380 │ │ │ │ - b 0x1492e08 │ │ │ │ + b 0x148d348 │ │ │ │ + b 0x1492dd0 │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf10246a4 │ │ │ │ - bl 0x119f90 │ │ │ │ + bl 0x119f58 │ │ │ │ cdpne 6, 4, cr0, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x119add8 │ │ │ │ + blx 0x119ada0 │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x305a38 │ │ │ │ + blvc 0x305a00 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185644 │ │ │ │ + blvc 0x18560c │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d400 │ │ │ │ - b 0x1492e88 │ │ │ │ + b 0x148d3c8 │ │ │ │ + b 0x1492e50 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x1884dc │ │ │ │ - blx 0x119ae54 │ │ │ │ + blcc 0x1884a4 │ │ │ │ + blx 0x119ae1c │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-846 @ 0xfffffcb2 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345ab4 │ │ │ │ + blvc 0x345a7c │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x1856c0 │ │ │ │ + blvc 0x185688 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d480 │ │ │ │ - b 0x1492f08 │ │ │ │ + b 0x148d448 │ │ │ │ + b 0x1492ed0 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10dca4 │ │ │ │ + bl 0x10dc6c │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 d15, d4, d19 │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmpeq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345b34 │ │ │ │ + blvc 0x345afc │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185740 │ │ │ │ + blvc 0x185708 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190545,31 +190531,31 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xca606 @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca5ce @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d530 │ │ │ │ + bl 0x10d4f8 │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ @ instruction: 0xf907fa02 │ │ │ │ - b 0x119a8d4 │ │ │ │ - blx 0x94b150 │ │ │ │ - b 0x11c8968 │ │ │ │ + b 0x119a89c │ │ │ │ + blx 0x94b118 │ │ │ │ + b 0x11c8930 │ │ │ │ rscmi r0, sl, r9, lsl #6 │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ stmibvc r2, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70c68c │ │ │ │ + bl 0x70c654 │ │ │ │ @ instruction: 0xf84c0303 │ │ │ │ @ instruction: 0xf1423f08 │ │ │ │ strmi r0, [r8, #512] @ 0x200 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-481 @ 0xfffffe1f │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190582,27 +190568,27 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dd9c │ │ │ │ - b 0x1493024 │ │ │ │ + b 0x148dd64 │ │ │ │ + b 0x1492fec │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca5b0 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca578 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccs 0x0001f911 │ │ │ │ svcvs 0x0001f81c │ │ │ │ - blx 0x115affc │ │ │ │ + blx 0x115afc4 │ │ │ │ @ instruction: 0xf002f204 │ │ │ │ - bl 0x18b1cc │ │ │ │ + bl 0x18b194 │ │ │ │ ldrtmi r0, [r3], #-866 @ 0xfffffc9e │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -190613,60 +190599,60 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148de18 │ │ │ │ - b 0x14930a0 │ │ │ │ + b 0x148dde0 │ │ │ │ + b 0x1493068 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d634 │ │ │ │ + bl 0x10d5fc │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.s8 , q2, q1 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8ac4433 │ │ │ │ mvnsle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec54258 │ │ │ │ + bl 0xfec54220 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe4268 │ │ │ │ + bl 0xe4230 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149768c │ │ │ │ - b 0x1493114 │ │ │ │ + b 0x1497654 │ │ │ │ + b 0x14930dc │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmneq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d42c8 │ │ │ │ + bne 0x9d4290 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -190678,23 +190664,23 @@ │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x906e10 │ │ │ │ + beq 0x906dd8 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf804fa02 │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x389034 │ │ │ │ - b 0x11ba490 │ │ │ │ + blx 0x388ffc │ │ │ │ + b 0x11ba458 │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - blx 0x116e358 │ │ │ │ + blx 0x116e320 │ │ │ │ @ instruction: 0xf003f90e │ │ │ │ ldmdaeq fp, {r0, r9, fp}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ rsbeq lr, r9, #323584 @ 0x4f000 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @@ -190702,65 +190688,65 @@ │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ bicsle r2, r3, r4 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0cb78 │ │ │ │ + bne 0xc0cb40 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dfb0 │ │ │ │ - b 0x1493238 │ │ │ │ + b 0x148df78 │ │ │ │ + b 0x1493200 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca7c4 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca78c │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ - blx 0x119b210 │ │ │ │ + blx 0x119b1d8 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ ldrtmi r0, [r2], #-1537 @ 0xfffff9ff │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec543f4 │ │ │ │ + bl 0xfec543bc │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe4404 │ │ │ │ + bl 0xe43cc │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148e02c │ │ │ │ - b 0x14932b4 │ │ │ │ + b 0x148dff4 │ │ │ │ + b 0x149327c │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d848 │ │ │ │ + bl 0x10d810 │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf83c3b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ vmvn.i32 d20, #11665408 @ 0x00b20000 │ │ │ │ ldrmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -190776,278 +190762,278 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14978a4 │ │ │ │ - b 0x149332c │ │ │ │ + b 0x149786c │ │ │ │ + b 0x14932f4 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 d15, d6, d19 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmpeq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d44e0 │ │ │ │ + bne 0x9d44a8 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xcaa1a @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca9e2 @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d944 │ │ │ │ + bl 0x10d90c │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r2, (UNDEF: 56) │ │ │ │ @ instruction: 0xf907fa03 │ │ │ │ - b 0x115ace4 │ │ │ │ - blx 0x98b164 │ │ │ │ - b 0x1188d7c │ │ │ │ + b 0x115acac │ │ │ │ + blx 0x98b12c │ │ │ │ + b 0x1188d44 │ │ │ │ rscmi r0, fp, r9, lsl #4 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stmibvc r3, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70cac4 │ │ │ │ + bl 0x70ca8c │ │ │ │ @ instruction: 0xf85c0902 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ - bl 0x54b564 │ │ │ │ + bl 0x54b52c │ │ │ │ @ instruction: 0xf8cc0209 │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ - bl 0x1192980 │ │ │ │ + bl 0x1192948 │ │ │ │ strmi r0, [r8, #770] @ 0x302 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-473 @ 0xfffffe27 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec21bac │ │ │ │ + bl 0xfec21b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdavc fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ mulgt r0, r0, r8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r7, #-2147483597 @ 0x80000033 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - blx 0x119c28c │ │ │ │ - bcs 0x10c7618 │ │ │ │ + blx 0x119c254 │ │ │ │ + bcs 0x10c75e0 │ │ │ │ @ instruction: 0xf10ed839 │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c637ff │ │ │ │ - b 0xfe3cb270 │ │ │ │ - blx 0xa8b600 │ │ │ │ - blx 0x2c8210 │ │ │ │ + b 0xfe3cb238 │ │ │ │ + blx 0xa8b5c8 │ │ │ │ + blx 0x2c81d8 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r8, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r6, #3260416 @ 0x31c000 │ │ │ │ eorsmi r4, r3, r7, lsr #8 │ │ │ │ - b 0xfe19c218 │ │ │ │ + b 0xfe19c1e0 │ │ │ │ andvc r0, r3, ip, lsl #6 │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - b 0xfe19b480 │ │ │ │ - b 0x18b658 │ │ │ │ - b 0xfe18b644 │ │ │ │ + b 0xfe19b448 │ │ │ │ + b 0x18b620 │ │ │ │ + b 0xfe18b60c │ │ │ │ andsvc r0, r3, ip, lsl #6 │ │ │ │ strtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf745bdf8 │ │ │ │ - svclt 0x0000fbf9 │ │ │ │ + svclt 0x0000fc15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14acaac │ │ │ │ - b 0x148c198 │ │ │ │ + b 0x14aca74 │ │ │ │ + b 0x148c160 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andeq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ @ instruction: 0x8000f8b0 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - bcs 0x108cc38 │ │ │ │ + bcs 0x108cc00 │ │ │ │ @ instruction: 0xf10ed83b │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - b 0xfe2cb32c │ │ │ │ - blx 0xbcb6bc │ │ │ │ - bl 0x1082cc │ │ │ │ - blx 0x3cc7d4 │ │ │ │ + b 0xfe2cb2f4 │ │ │ │ + blx 0xbcb684 │ │ │ │ + bl 0x108294 │ │ │ │ + blx 0x3cc79c │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ - b 0xfe19ab98 │ │ │ │ + b 0xfe19ab60 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x11baadc │ │ │ │ - b 0xfe1c7718 │ │ │ │ + blx 0x11baaa4 │ │ │ │ + b 0xfe1c76e0 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188b74 │ │ │ │ + blcc 0x188b3c │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d46fc │ │ │ │ + bne 0x9d46c4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fb99 │ │ │ │ + svclt 0x0000fbb5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a4b6c │ │ │ │ - b 0x148c258 │ │ │ │ + b 0x14a4b34 │ │ │ │ + b 0x148c220 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andseq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ - blx 0x99c588 │ │ │ │ + blx 0x99c550 │ │ │ │ stmiaeq r7!, {r1, r2, r3, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdale r6!, {r0, r1, r2, r3, r4, r5, r9, fp, sp} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ movweq lr, #14984 @ 0x3a88 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - blx 0x95b7b8 │ │ │ │ + blx 0x95b780 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ eorsmi r4, r3, r2, lsl #12 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x208c98 │ │ │ │ + blcc 0x208c60 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0x9a4bdc │ │ │ │ + blx 0x9a4ba4 │ │ │ │ submi pc, fp, lr, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208cac │ │ │ │ + blcc 0x208c74 │ │ │ │ ldrhle r4, [r3, #42]! @ 0x2a │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d47b4 │ │ │ │ + bne 0x9d477c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ adcmi r1, fp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fb3d │ │ │ │ + svclt 0x0000fb59 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ sbcslt r2, r5, #2048 @ 0x800 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - beq 0x90732c │ │ │ │ + beq 0x9072f4 │ │ │ │ svclt 0x00184686 │ │ │ │ - b 0x148af74 │ │ │ │ + b 0x148af3c │ │ │ │ ldmib r1, {r0, r2, r6, r7, r8, sl}^ │ │ │ │ @ instruction: 0xf1ac3200 │ │ │ │ svclt 0x00080920 │ │ │ │ stmdavs r6, {r2, r3, r5, r9, sl, lr} │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ - blx 0x176e28 │ │ │ │ - b 0x14c6c48 │ │ │ │ - blx 0x98cf74 │ │ │ │ + blx 0x176df0 │ │ │ │ + b 0x14c6c10 │ │ │ │ + blx 0x98cf3c │ │ │ │ @ instruction: 0xf1bcf30c │ │ │ │ - b 0x118e928 │ │ │ │ - blx 0x94b830 │ │ │ │ - b 0x11c6c58 │ │ │ │ - blx 0x94b838 │ │ │ │ + b 0x118e8f0 │ │ │ │ + blx 0x94b7f8 │ │ │ │ + b 0x11c6c20 │ │ │ │ + blx 0x94b800 │ │ │ │ ldmdale ip, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ rsbsmi r4, r3, r0, lsr r6 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ smlsdxls r0, sl, r0, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ - blx 0x38946a │ │ │ │ + blx 0x389432 │ │ │ │ @ instruction: 0xf70cfa26 │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ - blx 0x3494f6 │ │ │ │ + blx 0x3494be │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ @ instruction: 0xf60cfa26 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcc pc, r0, lr, asr #17 │ │ │ │ - b 0xfe171878 │ │ │ │ + b 0xfe171840 │ │ │ │ @ instruction: 0xf8ce0203 │ │ │ │ eorle r2, r4, r4 │ │ │ │ stmiaeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r8, lr, lsl #2 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ svccc 0x0008f851 │ │ │ │ stmdavs r4, {r0, r2, fp, sp, lr}^ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ - blx 0x164dc4 │ │ │ │ - b 0x11c98c8 │ │ │ │ - blx 0x94b8d0 │ │ │ │ - b 0x11c98cc │ │ │ │ - blx 0x94b8d8 │ │ │ │ + blx 0x164d8c │ │ │ │ + b 0x11c9890 │ │ │ │ + blx 0x94b898 │ │ │ │ + b 0x11c9894 │ │ │ │ + blx 0x94b8a0 │ │ │ │ rsbmi pc, fp, ip, lsl #4 │ │ │ │ eorsmi r4, fp, r2, rrx │ │ │ │ rsbmi r4, fp, r2, lsr r0 │ │ │ │ - blcc 0x308dbc │ │ │ │ + blcc 0x308d84 │ │ │ │ strmi r4, [r0, #98] @ 0x62 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldmib sp, {r1, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strtmi r4, [r6], #1280 @ 0x500 │ │ │ │ andle r4, r9, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, lr, #164, 22 @ 0x29000 │ │ │ │ @@ -191055,64 +191041,64 @@ │ │ │ │ movweq lr, #11022 @ 0x2b0e │ │ │ │ mvnsle r4, #-1342177270 @ 0xb000000a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7458ff0 │ │ │ │ - svclt 0x0000faa9 │ │ │ │ + svclt 0x0000fac5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec21f04 │ │ │ │ + bl 0xfec21ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ - b 0x148c11c │ │ │ │ + b 0x148c0e4 │ │ │ │ svclt 0x00182ea2 │ │ │ │ - b 0x1497d24 │ │ │ │ + b 0x1497cec │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140608 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf1be7802 │ │ │ │ svclt 0x00a80f00 │ │ │ │ stmdavc fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1cedd40 │ │ │ │ adcsmi r0, lr, #64, 14 @ 0x1000000 │ │ │ │ @ instruction: 0xf10edc3c │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18c9d0 │ │ │ │ - blx 0xc0798c │ │ │ │ + blx 0x18c998 │ │ │ │ + blx 0xc07954 │ │ │ │ subsmi pc, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf707fa0c │ │ │ │ @ instruction: 0xf10e433e │ │ │ │ - blx 0xbcc9c4 │ │ │ │ + blx 0xbcc98c │ │ │ │ teqpmi lr, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq lr, [ip, -r0, lsl #22] │ │ │ │ - blx 0x25be0c │ │ │ │ + blx 0x25bdd4 │ │ │ │ eorsmi pc, r3, lr, lsl #12 │ │ │ │ @ instruction: 0x46024053 │ │ │ │ @ instruction: 0xf8117003 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ - blx 0x1be988 │ │ │ │ + blx 0x1be950 │ │ │ │ addsmi pc, r7, #939524096 @ 0x38000000 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d49a4 │ │ │ │ + bne 0x9d496c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x1288ad4 │ │ │ │ + blx 0x1988a9c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @@ -191127,127 +191113,127 @@ │ │ │ │ stmdahi fp, {r9, fp, sp} │ │ │ │ ldrbeq lr, [r4, -pc, asr #20] │ │ │ │ @ instruction: 0xf1cedd43 │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf10edc3f │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18b69c │ │ │ │ - blx 0xc07a58 │ │ │ │ - b 0xfe1c863c │ │ │ │ - blx 0x3cba48 │ │ │ │ - bl 0x107634 │ │ │ │ + blx 0x18b664 │ │ │ │ + blx 0xc07a20 │ │ │ │ + b 0xfe1c8604 │ │ │ │ + blx 0x3cba10 │ │ │ │ + bl 0x1075fc │ │ │ │ tstmi r6, #18612224 @ 0x11c0000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe19af10 │ │ │ │ + b 0xfe19aed8 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x1bae54 │ │ │ │ - b 0xfe1c7a90 │ │ │ │ + blx 0x1bae1c │ │ │ │ + b 0xfe1c7a58 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188eec │ │ │ │ + blcc 0x188eb4 │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4a74 │ │ │ │ + bne 0x9d4a3c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000f9dd │ │ │ │ + svclt 0x0000f9f9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x149c8f0 │ │ │ │ - b 0x148c5d0 │ │ │ │ + b 0x149c8b8 │ │ │ │ + b 0x148c598 │ │ │ │ svclt 0x00142ca2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ eoreq pc, r0, #204, 2 @ 0x33 │ │ │ │ @ instruction: 0xf8de6801 │ │ │ │ stmiaeq r7!, {ip, sp} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - bcs 0xfad78 │ │ │ │ + bcs 0xfad40 │ │ │ │ @ instruction: 0xf1ccdd3d │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf04fdc39 │ │ │ │ @ instruction: 0xf10c32ff │ │ │ │ @ instruction: 0xf1cc0620 │ │ │ │ - blx 0x18cef0 │ │ │ │ - blx 0x987b24 │ │ │ │ + blx 0x18ceb8 │ │ │ │ + blx 0x987aec │ │ │ │ submi pc, fp, r6, lsl #12 │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60cfa06 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x209020 │ │ │ │ + blcc 0x208fe8 │ │ │ │ svccc 0x0004f85e │ │ │ │ - blx 0x1a4f64 │ │ │ │ + blx 0x1a4f2c │ │ │ │ submi pc, fp, ip, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x209034 │ │ │ │ + blcc 0x208ffc │ │ │ │ @ instruction: 0xd1f34297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4b3c │ │ │ │ + bne 0x9d4b04 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000f979 │ │ │ │ + svclt 0x0000f995 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ - blcs 0x177180 │ │ │ │ + blcs 0x177148 │ │ │ │ svclt 0x0018b2d7 │ │ │ │ @ instruction: 0xf1073301 │ │ │ │ - b 0x148cb84 │ │ │ │ + b 0x148cb4c │ │ │ │ stmdavs r4, {r1, r5, r7, r9, sl, fp, sp} │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ movwls fp, #3864 @ 0xf18 │ │ │ │ strbeq pc, [r0, #-462] @ 0xfffffe32 @ │ │ │ │ strls fp, [r0, -r8, lsl #30] │ │ │ │ ldmib r1, {r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1be2300 │ │ │ │ svclt 0x00a80f00 │ │ │ │ cdpls 13, 0, cr2, cr0, cr0, {0} │ │ │ │ - b 0x14a50ac │ │ │ │ + b 0x14a5074 │ │ │ │ @ instruction: 0xdd7d09d6 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xcb003 @ │ │ │ │ - beq 0x9076f0 │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xcafcb @ │ │ │ │ + beq 0x9076b8 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x9076f8 │ │ │ │ - blx 0x3897d8 │ │ │ │ + bleq 0x9076c0 │ │ │ │ + blx 0x3897a0 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf60efa25 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ - beq 0x907694 │ │ │ │ + beq 0x90765c │ │ │ │ @ instruction: 0xf50efa25 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ @ instruction: 0xf50efa05 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf80bfa26 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @@ -191261,80 +191247,80 @@ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ - bl 0x3ff0c8 │ │ │ │ + bl 0x3ff090 │ │ │ │ @ instruction: 0xf10c09c9 │ │ │ │ strls r0, [r1, -r8] │ │ │ │ svcmi 0x0008f851 │ │ │ │ stmdavs r7, {r0, r1, fp, sp, lr}^ │ │ │ │ vpmax.s8 d15, d14, d4 │ │ │ │ - blx 0x1db1b4 │ │ │ │ + blx 0x1db17c │ │ │ │ eorsmi pc, r2, sl, lsl #16 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x30915c │ │ │ │ + blcs 0x309124 │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ - b 0x119c668 │ │ │ │ - b 0x118bc88 │ │ │ │ - b 0xfe18bc7c │ │ │ │ - b 0x18bc8c │ │ │ │ - b 0xfe18bc88 │ │ │ │ + b 0x119c630 │ │ │ │ + b 0x118bc50 │ │ │ │ + b 0xfe18bc44 │ │ │ │ + b 0x18bc54 │ │ │ │ + b 0xfe18bc50 │ │ │ │ @ instruction: 0xf8400307 │ │ │ │ bicsle r3, pc, r4, lsl #24 │ │ │ │ - blls 0xf2c84 │ │ │ │ + blls 0xf2c4c │ │ │ │ addsmi r4, pc, #156, 8 @ 0x9c000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe99348c │ │ │ │ + bl 0xfe993454 │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x3cb49c │ │ │ │ + bl 0x3cb464 │ │ │ │ adcsmi r0, fp, #134217728 @ 0x8000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8cef745 │ │ │ │ + @ instruction: 0xf8eaf745 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec222b8 │ │ │ │ + bl 0xfec22280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcb128 │ │ │ │ - vldr d7, [pc, #36] @ 0xcb100 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcb0f0 │ │ │ │ + vldr d7, [pc, #36] @ 0xcb0c8 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec22314 │ │ │ │ + bl 0xfec222dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c67a4 │ │ │ │ + blvc 0x4c676c │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcb130 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcb0f8 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcb144 │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcb10c │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r7, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191353,86 +191339,86 @@ │ │ │ │ @ instruction: 0xf8d72501 │ │ │ │ stccs 15, cr6, [r2, #-0] │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ stcvs 4, cr15, [r0], {20} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ stmiami r0, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14bb1dc │ │ │ │ + b 0x14bb1a4 │ │ │ │ @ instruction: 0xf6070bc5 │ │ │ │ strls r7, [r4, #-1402] @ 0xfffffa86 │ │ │ │ strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf006d00b │ │ │ │ @ instruction: 0xf1b90902 │ │ │ │ svclt 0x000b0f00 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strcs r4, [r2], #-1612 @ 0xfffff9b4 │ │ │ │ @ instruction: 0xf8cd9403 │ │ │ │ svcne 0x001fb014 │ │ │ │ - bl 0x112df8 │ │ │ │ - bl 0x14d9f8 │ │ │ │ + bl 0x112dc0 │ │ │ │ + bl 0x14d9c0 │ │ │ │ strcs r0, [r0], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf83a46e3 │ │ │ │ strbmi r0, [r1], -r4 │ │ │ │ andpl pc, r4, r9, lsr r8 @ │ │ │ │ - b 0xfe398208 │ │ │ │ + b 0xfe3981d0 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ @ instruction: 0x4641fa79 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7f6461d │ │ │ │ - bls 0x209bd8 │ │ │ │ + bls 0x209ba0 │ │ │ │ andls r4, r0, #1048576 @ 0x100000 │ │ │ │ - blls 0x19cab4 │ │ │ │ + blls 0x19ca7c │ │ │ │ svccs 0x0004f857 │ │ │ │ - blx 0x1388f9a │ │ │ │ + blx 0x1a88f62 │ │ │ │ @ instruction: 0xf8469b05 │ │ │ │ addsmi r0, ip, #4, 30 │ │ │ │ andlt sp, r7, r1, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22444 │ │ │ │ + bl 0xfec2240c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcb2b4 │ │ │ │ - vldr d7, [pc, #40] @ 0xcb290 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcb27c │ │ │ │ + vldr d7, [pc, #40] @ 0xcb258 │ │ │ │ vstr d7, [sp, #44] @ 0x2c │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec224a4 │ │ │ │ + bl 0xfec2246c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c6934 │ │ │ │ + blvc 0x4c68fc │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcb2c0 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcb288 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcb2d4 │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcb29c │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ strdlt pc, [r7], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191443,88 +191429,88 @@ │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stmib sp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ - blls 0x58bf34 │ │ │ │ + blls 0x58befc │ │ │ │ vmov.i32 d25, #45823 @ 0x0000b2ff │ │ │ │ @ instruction: 0xf6042001 │ │ │ │ stmdacs r2, {r1, r3, r4, r5, r6, sl, ip, sp, lr} │ │ │ │ strbcs pc, [r0, #963] @ 0x3c3 @ │ │ │ │ sbcslt fp, r8, #8, 30 │ │ │ │ mcrvs 4, 4, pc, cr0, cr3, {0} @ │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ ldrbtmi fp, [r3], r8, lsl #30 │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14b7368 │ │ │ │ + b 0x14b7330 │ │ │ │ andls r0, r4, r0, asr #1 │ │ │ │ ldcleq 8, cr15, [sl], #-336 @ 0xfffffeb0 │ │ │ │ vraddhn.i16 d25, , │ │ │ │ vraddhn.i16 d19, q0, q1 │ │ │ │ - b 0x149da5c │ │ │ │ + b 0x149da24 │ │ │ │ andle r0, sl, r4, asr #8 │ │ │ │ andeq pc, r2, r0 │ │ │ │ svclt 0x000b2800 │ │ │ │ - blmi 0x1084a8 │ │ │ │ - bleq 0x1074ac │ │ │ │ + blmi 0x108470 │ │ │ │ + bleq 0x107474 │ │ │ │ movwcs r4, #9731 @ 0x2603 │ │ │ │ - bl 0x12ff80 │ │ │ │ + bl 0x12ff48 │ │ │ │ @ instruction: 0xf04f0805 │ │ │ │ ldmdbne r3, {r9, fp} │ │ │ │ - blls 0x22ff98 │ │ │ │ + blls 0x22ff60 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, sl, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf9b0f7f6 │ │ │ │ strmi r9, [r7], -r7, lsl #22 │ │ │ │ streq lr, [sl], -r3, lsl #22 │ │ │ │ - bl 0x1b1fb4 │ │ │ │ + bl 0x1b1f7c │ │ │ │ @ instruction: 0xf838050a │ │ │ │ strbmi r0, [r9], -r4 │ │ │ │ - b 0xfe3983b8 │ │ │ │ + b 0xfe398380 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ - blls 0x1c9a34 │ │ │ │ - blcs 0x20950c │ │ │ │ + blls 0x1c99fc │ │ │ │ + blcs 0x2094d4 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf75f9b02 │ │ │ │ - @ instruction: 0x2c10fa79 │ │ │ │ - bleq 0x2094d8 │ │ │ │ - blls 0x1ffb74 │ │ │ │ - beq 0x5077f4 │ │ │ │ + @ instruction: 0x2c10fa95 │ │ │ │ + bleq 0x2094a0 │ │ │ │ + blls 0x1ffb3c │ │ │ │ + beq 0x5077bc │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blle 0xff65ca3c │ │ │ │ + blle 0xff65ca04 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x1497c08 │ │ │ │ + b 0x1497bd0 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ and r1, fp, r6, asr #28 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [lr], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf8064297 │ │ │ │ andsle ip, r2, r1, lsl #30 │ │ │ │ svccc 0x0001f912 │ │ │ │ svc 0x0001f911 │ │ │ │ - ble 0xffc16040 │ │ │ │ + ble 0xffc16008 │ │ │ │ svceq 0x0007f113 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ addsmi r0, r7, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0001f806 │ │ │ │ strtmi sp, [r8], #-492 @ 0xfffffe14 │ │ │ │ @@ -191540,28 +191526,28 @@ │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1a10401 │ │ │ │ svclt 0x00180102 │ │ │ │ @ instruction: 0xf1a000ed │ │ │ │ - b 0x148cca8 │ │ │ │ + b 0x148cc70 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ - blx 0x4834dc │ │ │ │ - blcs 0x4cacc0 │ │ │ │ + blx 0x4834a4 │ │ │ │ + blcs 0x4cac88 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x4bb41c │ │ │ │ + blx 0x4bb3e4 │ │ │ │ adcsmi pc, sl, #36352 @ 0x8e00 │ │ │ │ svcgt 0x0002f826 │ │ │ │ @ instruction: 0xf932d013 │ │ │ │ @ instruction: 0xf9313b02 │ │ │ │ subslt lr, fp, #2, 30 │ │ │ │ - ble 0xffbd60d4 │ │ │ │ + ble 0xffbd609c │ │ │ │ svceq 0x000ff113 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ adcsmi r0, sl, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0002f826 │ │ │ │ strtmi sp, [r8], #-491 @ 0xfffffe15 │ │ │ │ @@ -191577,70 +191563,70 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ sbcslt r2, ip, #2, 28 │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ mvnscc pc, #-2147483648 @ 0x80000000 │ │ │ │ rscseq fp, r6, r8, lsl pc │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xcb538 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xcb500 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ shadd16mi fp, r7, r2 │ │ │ │ strtmi r4, [r6], -r7, lsr #12 │ │ │ │ mcrne 4, 2, r4, cr5, cr15, {0} │ │ │ │ - bcs 0x2c3578 │ │ │ │ + bcs 0x2c3540 │ │ │ │ @ instruction: 0xf10efa01 │ │ │ │ @ instruction: 0xf04fbfc8 │ │ │ │ stcle 14, cr0, [r1], {-0} │ │ │ │ mcr2 10, 4, pc, cr1, cr15, {2} @ │ │ │ │ @ instruction: 0xf80542bb │ │ │ │ andsle lr, r0, r1, lsl #30 │ │ │ │ svc 0x0001f813 │ │ │ │ svcne 0x0001f81c │ │ │ │ vmull.s , d14, d3[3] │ │ │ │ - ble 0xffb55d70 │ │ │ │ + ble 0xffb55d38 │ │ │ │ stmdaeq r0, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xffc17d98 │ │ │ │ + blle 0xffc17d60 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2024 @ 0xfffff818 │ │ │ │ andle r4, r7, #1610612746 @ 0x6000000a │ │ │ │ - blvc 0x306c08 │ │ │ │ + blvc 0x306bd0 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ - blx 0x1896dc8 │ │ │ │ + blx 0x1896d90 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1a10e01 │ │ │ │ svclt 0x00180c02 │ │ │ │ @ instruction: 0xf1a000f6 │ │ │ │ - b 0x148c9e0 │ │ │ │ + b 0x148c9a8 │ │ │ │ svclt 0x00120ece │ │ │ │ @ instruction: 0x46774637 │ │ │ │ ldrmi r4, [r7], #-1654 @ 0xfffff98a │ │ │ │ - blcs 0x4c3610 │ │ │ │ + blcs 0x4c35d8 │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ strcs fp, [r0], #-4040 @ 0xfffff038 │ │ │ │ addlt sp, ip, #0, 24 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andle r4, lr, r2, lsl #30 │ │ │ │ - blcc 0x1896c8 │ │ │ │ + blcc 0x189690 │ │ │ │ svcne 0x0002f83c │ │ │ │ - blcs 0xf7f74 │ │ │ │ + blcs 0xf7f3c │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ - blle 0xffc98250 │ │ │ │ + blle 0xffc98218 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2027 @ 0xfffff815 │ │ │ │ andle r4, r7, #494927872 @ 0x1d800000 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -191653,32 +191639,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x149ce78 │ │ │ │ + b 0x149ce40 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ - b 0x14bb2c4 │ │ │ │ + b 0x14bb28c │ │ │ │ ldrtmi r0, [sl], r8, asr #17 │ │ │ │ ldrtmi r4, [r8], r2, asr #13 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1a0448a │ │ │ │ ldm r5!, {r3, r8, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf0952302 │ │ │ │ ldrbmi pc, [r5, #-3403] @ 0xfffff2b5 @ │ │ │ │ smlatteq r2, r9, r9, lr │ │ │ │ - bl 0x1ffe6c │ │ │ │ + bl 0x1ffe34 │ │ │ │ strbmi r0, [r7, #-8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead4aa4 │ │ │ │ + bl 0xfead4a6c │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdcab4 │ │ │ │ + bl 0xdca7c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -191687,64 +191673,64 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ - b 0x148d6f4 │ │ │ │ - b 0x1494580 │ │ │ │ + b 0x148d6bc │ │ │ │ + b 0x1494548 │ │ │ │ @ instruction: 0x4c2a09c9 │ │ │ │ - b 0x14bb354 │ │ │ │ + b 0x14bb31c │ │ │ │ strbmi r0, [sl], r8, asr #17 │ │ │ │ - b 0x149d20c │ │ │ │ + b 0x149d1d4 │ │ │ │ @ instruction: 0xf1aa03c3 │ │ │ │ addlt r0, r8, r8, lsl #20 │ │ │ │ - beq 0x4c77b8 │ │ │ │ + beq 0x4c7780 │ │ │ │ streq lr, [r3, -r1, lsl #22] │ │ │ │ streq lr, [r3], -r2, lsl #22 │ │ │ │ tstpeq r0, #0, 2 @ p-variant is OBSOLETE │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ svclt 0x00084605 │ │ │ │ ldrmi r4, [sl], #1736 @ 0x6c8 │ │ │ │ ldrtmi r4, [r1], -r4, lsl #12 │ │ │ │ ldm r7!, {r1, fp, sp, pc}^ │ │ │ │ ldrcc r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ - blvc 0x106d80 │ │ │ │ + blvc 0x106d48 │ │ │ │ stc 6, cr3, [sp, #64] @ 0x40 │ │ │ │ @ instruction: 0xf0957b00 │ │ │ │ ldmib sp, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdb r4, {r1, r8}^ │ │ │ │ ldmib sp, {r2, r8}^ │ │ │ │ stmdb r4, {r2, r8, r9, sp}^ │ │ │ │ ldrbmi r2, [r4, #-770] @ 0xfffffcfe │ │ │ │ - bl 0x23ff00 │ │ │ │ + bl 0x23fec8 │ │ │ │ strbmi r0, [r1, #8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead4b68 │ │ │ │ + bl 0xfead4b30 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdcb78 │ │ │ │ + bl 0xdcb40 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ - blmi 0x381b5c │ │ │ │ - blls 0x2a57e4 │ │ │ │ + blmi 0x381b24 │ │ │ │ + blls 0x2a57ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1dc87f0 │ │ │ │ - svclt 0x0000f979 │ │ │ │ + svclt 0x0000f975 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec229ac │ │ │ │ + bl 0xfec22974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - b 0x148f754 │ │ │ │ + b 0x148f71c │ │ │ │ ldrmi r2, [ip], -r3, lsr #29 │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ stmiane lr, {r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8524413 │ │ │ │ strcc r1, [r1], #-62 @ 0xffffffc2 │ │ │ │ eorseq pc, lr, ip, asr r8 @ │ │ │ │ @@ -191752,288 +191738,288 @@ │ │ │ │ ldc2 0, cr15, [lr, #-596]! @ 0xfffffdac │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0x46304639 │ │ │ │ ldc2 0, cr15, [r8, #-596]! @ 0xfffffdac │ │ │ │ stmib r5, {r1, sl, fp, sp}^ │ │ │ │ stmdble ip, {r1, r8} │ │ │ │ @ instruction: 0xf10500e2 │ │ │ │ - bcs 0x6cb834 │ │ │ │ + bcs 0x6cb7fc │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ andscs fp, r8, #56, 30 @ 0xe0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ vpmin.s8 d3, d15, d0 │ │ │ │ - mulcs r0, r3, ip │ │ │ │ + andcs fp, r0, pc, lsl #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x18b8c58 │ │ │ │ + blx 0x18b8c20 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154024 │ │ │ │ + bcs 0x153fec │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb488 │ │ │ │ + b 0x14bb450 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149c2d0 │ │ │ │ + b 0x149c298 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8020300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea488 │ │ │ │ + bl 0xfebea450 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8cd0 │ │ │ │ + blx 0x18b8c98 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15409c │ │ │ │ + bcs 0x154064 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb8ac │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb874 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ ldrmi r4, [r6, #1040] @ 0x410 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x5aa4f0 │ │ │ │ - blvc 0x186b58 │ │ │ │ + bne 0x5aa4b8 │ │ │ │ + blvc 0x186b20 │ │ │ │ ldrmi r1, [r6, #2242] @ 0x8c2 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8d38 │ │ │ │ + blx 0x18b8d00 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154104 │ │ │ │ + bcs 0x1540cc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb914 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb8dc │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6fbc │ │ │ │ + blvc 0x2c6f84 │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8da8 │ │ │ │ + blx 0x18b8d70 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154174 │ │ │ │ + bcs 0x15413c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb984 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb94c │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c702c │ │ │ │ + blvc 0x2c6ff4 │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8e18 │ │ │ │ + blx 0x18b8de0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1541e4 │ │ │ │ + bcs 0x1541ac │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb648 │ │ │ │ + b 0x14bb610 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ bicne pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x307098 │ │ │ │ + blvc 0x307060 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186ca4 │ │ │ │ + blvc 0x186c6c │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8e88 │ │ │ │ + blx 0x18b8e50 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154254 │ │ │ │ + bcs 0x15421c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb6b4 │ │ │ │ + b 0x14bb67c │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149c500 │ │ │ │ + b 0x149c4c8 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8220300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea6b8 │ │ │ │ + bl 0xfebea680 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8f00 │ │ │ │ + blx 0x18b8ec8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1542cc │ │ │ │ + bcs 0x154294 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb72c │ │ │ │ + b 0x14bb6f4 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf82233c0 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea728 │ │ │ │ + bl 0xfebea6f0 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8f70 │ │ │ │ + blx 0x18b8f38 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15433c │ │ │ │ + bcs 0x154304 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb79c │ │ │ │ + b 0x14bb764 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c71f4 │ │ │ │ + blvc 0x2c71bc │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186e00 │ │ │ │ + blvc 0x186dc8 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8fe0 │ │ │ │ + blx 0x18b8fa8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1543ac │ │ │ │ + bcs 0x154374 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb80c │ │ │ │ + b 0x14bb7d4 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c7264 │ │ │ │ + blvc 0x2c722c │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186e70 │ │ │ │ + blvc 0x186e38 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b9050 │ │ │ │ + blx 0x18b9018 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15441c │ │ │ │ + bcs 0x1543e4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb87c │ │ │ │ + b 0x14bb844 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x3072d0 │ │ │ │ + blvc 0x307298 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186edc │ │ │ │ + blvc 0x186ea4 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -192049,20 +192035,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f911 │ │ │ │ svcgt 0x0001f912 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x00cc459c │ │ │ │ - blx 0x14b86ac │ │ │ │ + blx 0x14b8674 │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307350 │ │ │ │ + blvc 0x307318 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -192073,49 +192059,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d5bc │ │ │ │ + bl 0x11d584 │ │ │ │ @ instruction: 0xf9310806 │ │ │ │ @ instruction: 0xf9323b02 │ │ │ │ - bl 0xfe9bf938 │ │ │ │ - bl 0xfebcf564 │ │ │ │ + bl 0xfe9bf900 │ │ │ │ + bl 0xfebcf52c │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ eorslt fp, fp, #204, 30 @ 0x330 │ │ │ │ vmlsl.u8 , d14, d15 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6a978 │ │ │ │ - blvc 0x186fd8 │ │ │ │ + bne 0xd6a940 │ │ │ │ + blvc 0x186fa0 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1895588 │ │ │ │ + blx 0x1895550 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x209eec │ │ │ │ + blcc 0x209eb4 │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99c818 │ │ │ │ + bl 0xfe99c7e0 │ │ │ │ svclt 0x00c80402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -192130,33 +192116,33 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d6c4 │ │ │ │ + bl 0x11d68c │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9ba38 │ │ │ │ + bl 0x1a9ba00 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5c8c0 │ │ │ │ - blle 0xffb8e254 │ │ │ │ + bl 0x1d5c888 │ │ │ │ + blle 0xffb8e21c │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195ba60 │ │ │ │ + bl 0x195ba28 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3074d0 │ │ │ │ + blvc 0x307498 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -192174,20 +192160,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x008c459c │ │ │ │ - blx 0x18b8aac │ │ │ │ + blx 0x18b8a74 │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307550 │ │ │ │ + blvc 0x307518 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -192198,49 +192184,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d7bc │ │ │ │ + bl 0x11d784 │ │ │ │ @ instruction: 0xf8310806 │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ - bl 0xfe9bfb38 │ │ │ │ - bl 0xfebcf764 │ │ │ │ + bl 0xfe9bfb00 │ │ │ │ + bl 0xfebcf72c │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ adcslt fp, fp, #140, 30 @ 0x230 │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6ab78 │ │ │ │ - blvc 0x1871d8 │ │ │ │ + bne 0xd6ab40 │ │ │ │ + blvc 0x1871a0 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1895788 │ │ │ │ + blx 0x1895750 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x20a0ec │ │ │ │ + blcc 0x20a0b4 │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99ca18 │ │ │ │ + bl 0xfe99c9e0 │ │ │ │ svclt 0x00880402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -192255,52 +192241,52 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d8c4 │ │ │ │ + bl 0x11d88c │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9bc38 │ │ │ │ + bl 0x1a9bc00 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5cac0 │ │ │ │ + bl 0x1d5ca88 │ │ │ │ mvnle r0, #114688 @ 0x1c000 │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195bc60 │ │ │ │ + bl 0x195bc28 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3076d0 │ │ │ │ + blvc 0x307698 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - ldrbtcc pc, [pc], #257 @ 0xcc094 @ │ │ │ │ + ldrbtcc pc, [pc], #257 @ 0xcc05c @ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r0, lsl #2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bcc 0x11d95c │ │ │ │ + bcc 0x11d924 │ │ │ │ stmdbeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0001f914 │ │ │ │ svcgt 0x0001f912 │ │ │ │ svcvc 0x0001f911 │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ @@ -192327,26 +192313,26 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r1], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0002f934 │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blvc 0x18a5f4 │ │ │ │ + blvc 0x18a5bc │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ vmlsl.u8 , d8, d15 │ │ │ │ ldrtmi fp, [fp], #-539 @ 0xfffffde5 │ │ │ │ @ instruction: 0xf8214549 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e55c │ │ │ │ + bne 0xe4e524 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192359,57 +192345,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a320 │ │ │ │ - bl 0xfe95cbdc │ │ │ │ + blvc 0x20a2e8 │ │ │ │ + bl 0xfe95cba4 │ │ │ │ svclt 0x00b80301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6adf0 │ │ │ │ - blvc 0x187454 │ │ │ │ + bne 0xe6adb8 │ │ │ │ + blvc 0x18741c │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148f230 │ │ │ │ + b 0x148f1f8 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c4254 │ │ │ │ + bne 0xff9c421c │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x38701c │ │ │ │ - blne 0x7c31e8 │ │ │ │ + bleq 0x386fe4 │ │ │ │ + blne 0x7c31b0 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192437,15 +192423,15 @@ │ │ │ │ stc2 10, cr15, [r8], {95} @ 0x5f @ │ │ │ │ stc2 10, cr15, [r2], {95} @ 0x5f @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ mvnle r7, r9, lsl r0 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e6ec │ │ │ │ + bne 0xe4e6b4 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192458,15 +192444,15 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ streq pc, [r2], #-418 @ 0xfffffe5e │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r3], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0002f837 │ │ │ │ svc 0x0002f834 │ │ │ │ - blne 0x18a80c │ │ │ │ + blne 0x18a7d4 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ stmdaeq ip, {r1, r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x008c45e6 │ │ │ │ stc2 10, cr15, [r8], {31} @ │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ @@ -192490,57 +192476,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a530 │ │ │ │ - bl 0xfe95cdec │ │ │ │ + blvc 0x20a4f8 │ │ │ │ + bl 0xfe95cdb4 │ │ │ │ svclt 0x00380301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6b000 │ │ │ │ - blvc 0x187664 │ │ │ │ + bne 0xe6afc8 │ │ │ │ + blvc 0x18762c │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148f440 │ │ │ │ + b 0x148f408 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c4464 │ │ │ │ + bne 0xff9c442c │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x38722c │ │ │ │ - blne 0x7c13f8 │ │ │ │ + bleq 0x3871f4 │ │ │ │ + blne 0x7c13c0 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192561,38 +192547,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14990e0 │ │ │ │ + b 0x14990a8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b30f0 │ │ │ │ + b 0x14b30b8 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100608 │ │ │ │ + blls 0x1005d0 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188928 │ │ │ │ + bleq 0x1888f0 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #2659]! @ 0xa63 │ │ │ │ + strmi pc, [r1, #2687]! @ 0xa7f │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x18893c │ │ │ │ - beq 0x1347138 │ │ │ │ + bleq 0x188904 │ │ │ │ + beq 0x1347100 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0x150a298 │ │ │ │ + blx 0x1c0a260 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192604,17 +192590,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1db9201 │ │ │ │ - bls 0x14a998 │ │ │ │ + bls 0x14a950 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0x2088d00 │ │ │ │ + blx 0x1f88cc8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192625,38 +192611,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14991e0 │ │ │ │ + b 0x14991a8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b31f0 │ │ │ │ + b 0x14b31b8 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100708 │ │ │ │ + blls 0x1006d0 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208a28 │ │ │ │ + bleq 0x2089f0 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #2539]! @ 0x9eb │ │ │ │ + strmi pc, [r1, #2567]! @ 0xa07 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208a3c │ │ │ │ - beq 0xfe347238 │ │ │ │ + bleq 0x208a04 │ │ │ │ + beq 0xfe347200 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xf9d8f757 │ │ │ │ + @ instruction: 0xf9f4f757 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192668,17 +192654,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1db9201 │ │ │ │ - bls 0x14a898 │ │ │ │ + bls 0x14a850 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xf9fef1db │ │ │ │ + @ instruction: 0xf9faf1db │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -192688,69 +192674,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x14992dc │ │ │ │ + b 0x14992a4 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a2ec │ │ │ │ + blls 0x15a2b4 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x58702c │ │ │ │ + blne 0x586ff4 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x308d90 │ │ │ │ + beq 0x308d58 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7570104 │ │ │ │ - @ instruction: 0x463bfa71 │ │ │ │ + ldrtmi pc, [fp], -sp, lsl #21 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c733c │ │ │ │ + bleq 0xff3c7304 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf7579600 │ │ │ │ - adcsmi pc, ip, #372736 @ 0x5b000 │ │ │ │ + adcsmi pc, ip, #487424 @ 0x77000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c43c │ │ │ │ + blne 0x57c404 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3394 │ │ │ │ + b 0x14b335c │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - @ instruction: 0xfff4f1da │ │ │ │ + @ instruction: 0xfff0f1da │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dbe7a1 │ │ │ │ - svclt 0x0000f96f │ │ │ │ + svclt 0x0000f96b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192761,38 +192747,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499400 │ │ │ │ + b 0x14993c8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3410 │ │ │ │ + b 0x14b33d8 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100928 │ │ │ │ + blls 0x1008f0 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188c48 │ │ │ │ + bleq 0x188c10 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2951]! @ 0xb87 │ │ │ │ + strmi pc, [r1, #2979]! @ 0xba3 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188c5c │ │ │ │ - beq 0x1347458 │ │ │ │ + bleq 0x188c24 │ │ │ │ + beq 0x1347420 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0x1e0a60a │ │ │ │ + blx 0xfe50a5d2 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192804,17 +192790,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14c678 │ │ │ │ + bls 0x14c630 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xf8eef1db │ │ │ │ + @ instruction: 0xf8eaf1db │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192825,38 +192811,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499500 │ │ │ │ + b 0x14994c8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3510 │ │ │ │ + b 0x14b34d8 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100a28 │ │ │ │ + blls 0x1009f0 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208d48 │ │ │ │ + bleq 0x208d10 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2887]! @ 0xb47 │ │ │ │ + strmi pc, [r1, #2915]! @ 0xb63 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208d5c │ │ │ │ - beq 0xfe347558 │ │ │ │ + bleq 0x208d24 │ │ │ │ + beq 0xfe347520 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0xe0a70a │ │ │ │ + blx 0x150a6d2 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192868,17 +192854,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14c578 │ │ │ │ + bls 0x14c530 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xf86ef1db │ │ │ │ + @ instruction: 0xf86af1db │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -192888,69 +192874,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x14995fc │ │ │ │ + b 0x14995c4 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a60c │ │ │ │ + blls 0x15a5d4 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x58734c │ │ │ │ + blne 0x587314 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x3090b0 │ │ │ │ + beq 0x309078 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - ldrtmi pc, [fp], -r9, ror #21 @ │ │ │ │ + ldrtmi pc, [fp], -r5, lsl #22 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c765c │ │ │ │ + bleq 0xff3c7624 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #864256 @ 0xd3000 │ │ │ │ + adcsmi pc, ip, #978944 @ 0xef000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c75c │ │ │ │ + blne 0x57c724 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b36b4 │ │ │ │ + b 0x14b367c │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - mcr2 1, 3, pc, cr4, cr10, {6} @ │ │ │ │ + mcr2 1, 3, pc, cr0, cr10, {6} @ │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000ffdf │ │ │ │ + svclt 0x0000ffdb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192961,38 +192947,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499720 │ │ │ │ + b 0x14996e8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3730 │ │ │ │ + b 0x14b36f8 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100c48 │ │ │ │ + blls 0x100c10 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188f68 │ │ │ │ + bleq 0x188f30 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2567]! @ 0xa07 │ │ │ │ + strmi pc, [r1, #2595]! @ 0xa23 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188f7c │ │ │ │ - beq 0x1347778 │ │ │ │ + bleq 0x188f44 │ │ │ │ + beq 0x1347740 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xf9f4f76b │ │ │ │ + blx 0x50a8f0 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193004,17 +192990,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14c358 │ │ │ │ + bls 0x14c310 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xff5ef1da │ │ │ │ + @ instruction: 0xff5af1da │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193025,38 +193011,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499820 │ │ │ │ + b 0x14997e8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3830 │ │ │ │ + b 0x14b37f8 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100d48 │ │ │ │ + blls 0x100d10 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x209068 │ │ │ │ + bleq 0x209030 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2503]! @ 0x9c7 │ │ │ │ + strmi pc, [r1, #2531]! @ 0x9e3 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x20907c │ │ │ │ - beq 0xfe347878 │ │ │ │ + bleq 0x209044 │ │ │ │ + beq 0xfe347840 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xf9b4f76b │ │ │ │ + @ instruction: 0xf9d0f76b │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193068,17 +193054,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14c258 │ │ │ │ + bls 0x14c210 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - mrc2 1, 6, pc, cr14, cr10, {6} │ │ │ │ + mrc2 1, 6, pc, cr10, cr10, {6} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193088,69 +193074,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x149991c │ │ │ │ + b 0x14998e4 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a92c │ │ │ │ + blls 0x15a8f4 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x58766c │ │ │ │ + blne 0x587634 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x3093d0 │ │ │ │ + beq 0x309398 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - @ instruction: 0x463bf9b1 │ │ │ │ + ldrtmi pc, [fp], -sp, asr #19 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c797c │ │ │ │ + bleq 0xff3c7944 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #2539520 @ 0x26c000 │ │ │ │ + adcsmi pc, ip, #2998272 @ 0x2dc000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57ca7c │ │ │ │ + blne 0x57ca44 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b39d4 │ │ │ │ + b 0x14b399c │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - ldc2l 1, cr15, [r4], {218} @ 0xda │ │ │ │ + ldc2l 1, cr15, [r0], {218} @ 0xda │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fe4f │ │ │ │ + svclt 0x0000fe4b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193161,38 +193147,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499a40 │ │ │ │ + b 0x1499a08 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3a50 │ │ │ │ + b 0x14b3a18 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100f68 │ │ │ │ + blls 0x100f30 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x189288 │ │ │ │ + bleq 0x189250 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2155]! @ 0x86b │ │ │ │ + strmi pc, [r1, #2183]! @ 0x887 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x18929c │ │ │ │ - beq 0x1347a98 │ │ │ │ + bleq 0x189264 │ │ │ │ + beq 0x1347a60 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xf858f76b │ │ │ │ + @ instruction: 0xf874f76b │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193204,17 +193190,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14c038 │ │ │ │ + bls 0x14bff0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - stc2l 1, cr15, [lr, #872] @ 0x368 │ │ │ │ + stc2l 1, cr15, [sl, #872] @ 0x368 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193225,38 +193211,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499b40 │ │ │ │ + b 0x1499b08 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3b50 │ │ │ │ + b 0x14b3b18 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x101068 │ │ │ │ + blls 0x101030 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x209388 │ │ │ │ + bleq 0x209350 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2091]! @ 0x82b │ │ │ │ + strmi pc, [r1, #2119]! @ 0x847 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x20939c │ │ │ │ - beq 0xfe347b98 │ │ │ │ + bleq 0x209364 │ │ │ │ + beq 0xfe347b60 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xf818f76b │ │ │ │ + @ instruction: 0xf834f76b │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193268,17 +193254,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14bf38 │ │ │ │ + bls 0x14bef0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - stc2l 1, cr15, [lr, #-872] @ 0xfffffc98 │ │ │ │ + stc2l 1, cr15, [sl, #-872] @ 0xfffffc98 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193288,69 +193274,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499c3c │ │ │ │ + b 0x1499c04 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15ac4c │ │ │ │ + blls 0x15ac14 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x58798c │ │ │ │ + blne 0x587954 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x3096f0 │ │ │ │ + beq 0x3096b8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76a0104 │ │ │ │ - @ instruction: 0x463bffdf │ │ │ │ + shsub8mi pc, fp, fp @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7c9c │ │ │ │ + bleq 0xff3c7c64 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76a9600 │ │ │ │ - adcsmi pc, ip, #804 @ 0x324 │ │ │ │ + adcsmi pc, ip, #916 @ 0x394 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57cd9c │ │ │ │ + blne 0x57cd64 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3cf4 │ │ │ │ + b 0x14b3cbc │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - blx 0x1209872 │ │ │ │ + blx 0x110983a │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fcbf │ │ │ │ + svclt 0x0000fcbb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193361,38 +193347,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499d60 │ │ │ │ + b 0x1499d28 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3d70 │ │ │ │ + b 0x14b3d38 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x101288 │ │ │ │ + blls 0x101250 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x1895a8 │ │ │ │ + bleq 0x189570 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76a3401 │ │ │ │ - strmi pc, [r1, #3819]! @ 0xeeb │ │ │ │ + strmi pc, [r1, #3847]! @ 0xf07 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x1895bc │ │ │ │ - beq 0x1347db8 │ │ │ │ + bleq 0x189584 │ │ │ │ + beq 0x1347d80 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - cdp2 7, 13, cr15, cr8, cr10, {3} │ │ │ │ + cdp2 7, 15, cr15, cr4, cr10, {3} │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193404,17 +193390,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14bd18 │ │ │ │ + bls 0x14bcd0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - ldc2 1, cr15, [lr], #-872 @ 0xfffffc98 │ │ │ │ + ldc2 1, cr15, [sl], #-872 @ 0xfffffc98 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193425,38 +193411,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499e60 │ │ │ │ + b 0x1499e28 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3e70 │ │ │ │ + b 0x14b3e38 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x101388 │ │ │ │ + blls 0x101350 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x2096a8 │ │ │ │ + bleq 0x209670 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76a3401 │ │ │ │ - strmi pc, [r1, #3755]! @ 0xeab │ │ │ │ + strmi pc, [r1, #3783]! @ 0xec7 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x2096bc │ │ │ │ - beq 0xfe347eb8 │ │ │ │ + bleq 0x209684 │ │ │ │ + beq 0xfe347e80 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - cdp2 7, 9, cr15, cr8, cr10, {3} │ │ │ │ + cdp2 7, 11, cr15, cr4, cr10, {3} │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193468,17 +193454,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14bc18 │ │ │ │ + bls 0x14bbd0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0xff089a7e │ │ │ │ + blx 0xfef89a46 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193488,82 +193474,82 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499f5c │ │ │ │ + b 0x1499f24 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15af6c │ │ │ │ + blls 0x15af34 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587cac │ │ │ │ + blne 0x587c74 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x309a10 │ │ │ │ + beq 0x3099d8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76a0104 │ │ │ │ - ldrtmi pc, [fp], -r7, lsr #29 @ │ │ │ │ + ldrtmi pc, [fp], -r3, asr #29 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7fbc │ │ │ │ + bleq 0xff3c7f84 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76a9600 │ │ │ │ - adcsmi pc, ip, #2320 @ 0x910 │ │ │ │ + adcsmi pc, ip, #2768 @ 0xad0 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57d0bc │ │ │ │ + blne 0x57d084 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b4014 │ │ │ │ + b 0x14b3fdc │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - @ instruction: 0xf9b4f1da │ │ │ │ + @ instruction: 0xf9b0f1da │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fb2f │ │ │ │ + svclt 0x0000fb2b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48, 22 @ 0xc000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14904a4 │ │ │ │ + b 0x149046c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193572,54 +193558,54 @@ │ │ │ │ movwcs r1, #3681 @ 0xe61 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8014484 │ │ │ │ ldclle 15, cr12, [r5], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd4c8 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd490 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf80c4401 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe558d4 │ │ │ │ + bne 0xffe5589c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x4438c8 │ │ │ │ - blls 0x2a754c │ │ │ │ + blmi 0x443890 │ │ │ │ + blls 0x2a7514 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1da4621 │ │ │ │ - strmi pc, [r2], -r3, asr #18 │ │ │ │ + @ instruction: 0x4602f93f │ │ │ │ @ instruction: 0xf1dae7be │ │ │ │ - svclt 0x0000fabf │ │ │ │ + svclt 0x0000fabb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490584 │ │ │ │ + b 0x149054c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193634,15 +193620,15 @@ │ │ │ │ ldclle 15, cr12, [r5], #8 │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x18b654 │ │ │ │ + blne 0x18b61c │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193651,30 +193637,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xf8d4f1da │ │ │ │ + @ instruction: 0xf8d0f1da │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - blx 0x1509d58 │ │ │ │ + blx 0x1409d20 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490660 │ │ │ │ + b 0x1490628 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193689,15 +193675,15 @@ │ │ │ │ ldclle 15, cr0, [r5], #16 │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x20b7b0 │ │ │ │ + blne 0x20b778 │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193706,17 +193692,17 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xf866f1da │ │ │ │ + @ instruction: 0xf862f1da │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - @ instruction: 0xf9e2f1da │ │ │ │ + @ instruction: 0xf9def1da │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r8, lsl #1 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ @@ -193728,34 +193714,34 @@ │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ rsceq r4, sp, r1, lsl r6 │ │ │ │ stmib ip, {r1, r9, sl, fp, sp}^ │ │ │ │ stmib ip, {r8, r9, ip, sp}^ │ │ │ │ suble r3, fp, r2, lsl #6 │ │ │ │ addsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ - beq 0xff288058 │ │ │ │ + beq 0xff288020 │ │ │ │ ldrne lr, [sl, -pc, asr #20] │ │ │ │ teqlt r7, #78 @ 0x4e │ │ │ │ - b 0x149f034 │ │ │ │ + b 0x149effc │ │ │ │ @ instruction: 0xf1a41e07 │ │ │ │ - bl 0x18f750 │ │ │ │ + bl 0x18f718 │ │ │ │ ldmib r3, {r1, r2, r3, r8, fp}^ │ │ │ │ ldmib r3, {sl, fp, sp}^ │ │ │ │ tstcc r0, #2 │ │ │ │ @ instruction: 0xf8481992 │ │ │ │ - bl 0x13d9364 │ │ │ │ + bl 0x13d932c │ │ │ │ ldrmi r0, [r9, #512] @ 0x200 │ │ │ │ andcs pc, r4, r8, asr #17 │ │ │ │ - bl 0x201f14 │ │ │ │ + bl 0x201edc │ │ │ │ strmi r0, [lr], #1991 @ 0x7c7 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r3, r8, r9, sl, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf847199b │ │ │ │ - bl 0x115c788 │ │ │ │ + bl 0x115c750 │ │ │ │ strmi r0, [lr, #512] @ 0x200 │ │ │ │ stccs 8, cr15, [r4], {71} @ 0x47 │ │ │ │ strmi sp, [sl, #496]! @ 0x1f0 │ │ │ │ svclt 0x003e4454 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [r4], -sl, lsr #23 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ @@ -193765,37 +193751,37 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x149e1f0 │ │ │ │ + b 0x149e1b8 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b2 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94652 │ │ │ │ - strmi pc, [r1], -r3, ror #31 │ │ │ │ + @ instruction: 0x4601ffdf │ │ │ │ @ instruction: 0xf1dae7a9 │ │ │ │ - svclt 0x0000f95f │ │ │ │ + svclt 0x0000f95b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490844 │ │ │ │ + b 0x149080c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193805,55 +193791,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd86c │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd834 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55c7c │ │ │ │ + bne 0xffe55c44 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443c70 │ │ │ │ - blls 0x2a78f4 │ │ │ │ + blmi 0x443c38 │ │ │ │ + blls 0x2a78bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - strmi pc, [r2], -pc, ror #30 │ │ │ │ + strmi pc, [r2], -fp, ror #30 │ │ │ │ @ instruction: 0xf1dae7ba │ │ │ │ - svclt 0x0000f8eb │ │ │ │ + svclt 0x0000f8e7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149092c │ │ │ │ + b 0x14908f4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193870,15 +193856,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18ba04 │ │ │ │ + blne 0x18b9cc │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193887,30 +193873,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - mrc2 1, 7, pc, cr12, cr9, {6} │ │ │ │ + mrc2 1, 7, pc, cr8, cr9, {6} │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xf878f1da │ │ │ │ + @ instruction: 0xf874f1da │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490a10 │ │ │ │ + b 0x14909d8 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193927,15 +193913,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20bb68 │ │ │ │ + blne 0x20bb30 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193944,30 +193930,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - mcr2 1, 4, pc, cr10, cr9, {6} @ │ │ │ │ + mcr2 1, 4, pc, cr6, cr9, {6} @ │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xf806f1da │ │ │ │ + @ instruction: 0xf802f1da │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490af4 │ │ │ │ + b 0x1490abc │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193977,55 +193963,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcdb1c │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcdae4 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55f2c │ │ │ │ + bne 0xffe55ef4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443f20 │ │ │ │ - blls 0x2a7ba4 │ │ │ │ + blmi 0x443ee8 │ │ │ │ + blls 0x2a7b6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - @ instruction: 0x4602fe17 │ │ │ │ + @ instruction: 0x4602fe13 │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000ff93 │ │ │ │ + svclt 0x0000ff8f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490bdc │ │ │ │ + b 0x1490ba4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194042,15 +194028,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18bcb4 │ │ │ │ + blne 0x18bc7c │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194059,30 +194045,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - stc2 1, cr15, [r4, #868]! @ 0x364 │ │ │ │ + stc2 1, cr15, [r0, #868]! @ 0x364 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xff20f1d9 │ │ │ │ + @ instruction: 0xff1cf1d9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490cc0 │ │ │ │ + b 0x1490c88 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194099,15 +194085,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00384281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20be18 │ │ │ │ + blne 0x20bde0 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194116,30 +194102,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - ldc2 1, cr15, [r2, #-868]! @ 0xfffffc9c │ │ │ │ + stc2 1, cr15, [lr, #-868]! @ 0xfffffc9c │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - mcr2 1, 5, pc, cr14, cr9, {6} @ │ │ │ │ + mcr2 1, 5, pc, cr10, cr9, {6} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490da4 │ │ │ │ + b 0x1490d6c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194149,55 +194135,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcddcc │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcdd94 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe561dc │ │ │ │ + bne 0xffe561a4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x4441d0 │ │ │ │ - blls 0x2a7e54 │ │ │ │ + blmi 0x444198 │ │ │ │ + blls 0x2a7e1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - @ instruction: 0x4602fcbf │ │ │ │ + @ instruction: 0x4602fcbb │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000fe3b │ │ │ │ + svclt 0x0000fe37 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490e8c │ │ │ │ + b 0x1490e54 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194214,15 +194200,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18bf64 │ │ │ │ + blne 0x18bf2c │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194231,30 +194217,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - mcrr2 1, 13, pc, ip, cr9 @ │ │ │ │ + mcrr2 1, 13, pc, r8, cr9 @ │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - stc2l 1, cr15, [r8, #868] @ 0x364 │ │ │ │ + stc2l 1, cr15, [r4, #868] @ 0x364 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490f70 │ │ │ │ + b 0x1490f38 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194271,15 +194257,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20c0c8 │ │ │ │ + blne 0x20c090 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194288,30 +194274,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0xff78a742 │ │ │ │ + blx 0xff68a70a │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - ldc2l 1, cr15, [r6, #-868] @ 0xfffffc9c │ │ │ │ + ldc2l 1, cr15, [r2, #-868] @ 0xfffffc9c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1491054 │ │ │ │ + b 0x149101c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194321,55 +194307,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xce07c │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xce044 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe5648c │ │ │ │ + bne 0xffe56454 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x444480 │ │ │ │ - blls 0x2a8104 │ │ │ │ + blmi 0x444448 │ │ │ │ + blls 0x2a80cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - strmi pc, [r2], -r7, ror #22 │ │ │ │ + strmi pc, [r2], -r3, ror #22 │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000fce3 │ │ │ │ + svclt 0x0000fcdf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149113c │ │ │ │ + b 0x1491104 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194386,15 +194372,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18c214 │ │ │ │ + blne 0x18c1dc │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194403,30 +194389,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0xffe0a90c │ │ │ │ + blx 0xffd0a8d4 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - ldc2l 1, cr15, [r0], #-868 @ 0xfffffc9c │ │ │ │ + stc2l 1, cr15, [ip], #-868 @ 0xfffffc9c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1491220 │ │ │ │ + b 0x14911e8 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194443,15 +194429,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00284281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20c378 │ │ │ │ + blne 0x20c340 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194460,33 +194446,33 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0xfe18a9f0 │ │ │ │ + blx 0x208a9b8 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - blx 0x8a9fa │ │ │ │ + blx 0xfff8a9c2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fb00 │ │ │ │ + b 0x149fac8 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fef4 │ │ │ │ + bl 0x10febc │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2141] @ 0xfffff7a3 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194507,17 +194493,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fb7c │ │ │ │ + b 0x149fb44 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10ff70 │ │ │ │ + bl 0x10ff38 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2373] @ 0xfffff6bb @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194538,25 +194524,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fbf8 │ │ │ │ + b 0x149fbc0 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288fd0 │ │ │ │ - bleq 0x20c524 │ │ │ │ + bleq 0x288f98 │ │ │ │ + bleq 0x20c4ec │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf99cf004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe577ec │ │ │ │ + bne 0xe577b4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194569,25 +194555,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fc74 │ │ │ │ + b 0x149fc3c │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x28904c │ │ │ │ - bleq 0x20c5a0 │ │ │ │ + bleq 0x289014 │ │ │ │ + bleq 0x20c568 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0xa0a464 │ │ │ │ + blx 0xa0a42c │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57868 │ │ │ │ + bne 0xe57830 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194600,25 +194586,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fcf0 │ │ │ │ + b 0x149fcb8 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x2890c8 │ │ │ │ - bleq 0x18c59c │ │ │ │ + bleq 0x289090 │ │ │ │ + bleq 0x18c564 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0x130a4e0 │ │ │ │ + blx 0x130a4a8 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe578e4 │ │ │ │ + bne 0xe578ac │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194631,25 +194617,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fd6c │ │ │ │ + b 0x149fd34 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x289144 │ │ │ │ - bleq 0x18c618 │ │ │ │ + bleq 0x28910c │ │ │ │ + bleq 0x18c5e0 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0x10a55e │ │ │ │ + blx 0x10a526 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57960 │ │ │ │ + bne 0xe57928 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194662,17 +194648,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fde8 │ │ │ │ + b 0x149fdb0 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x1101dc │ │ │ │ + bl 0x1101a4 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2999] @ 0xfffff449 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194693,17 +194679,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fe64 │ │ │ │ + b 0x149fe2c │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x110258 │ │ │ │ + bl 0x110220 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2981] @ 0xfffff45b @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194724,25 +194710,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fee0 │ │ │ │ + b 0x149fea8 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x2892b8 │ │ │ │ - bleq 0x20c80c │ │ │ │ + bleq 0x289280 │ │ │ │ + bleq 0x20c7d4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf844f004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57ad4 │ │ │ │ + bne 0xe57a9c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194755,25 +194741,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149ff5c │ │ │ │ + b 0x149ff24 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x289334 │ │ │ │ - bleq 0x20c888 │ │ │ │ + bleq 0x2892fc │ │ │ │ + bleq 0x20c850 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf8ccf004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57b50 │ │ │ │ + bne 0xe57b18 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194786,25 +194772,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149ffd8 │ │ │ │ + b 0x149ffa0 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x2893b0 │ │ │ │ - bleq 0x18c884 │ │ │ │ + bleq 0x289378 │ │ │ │ + bleq 0x18c84c │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf900f004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57bcc │ │ │ │ + bne 0xe57b94 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194817,25 +194803,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x14a0054 │ │ │ │ + b 0x14a001c │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x28942c │ │ │ │ - bleq 0x18c900 │ │ │ │ + bleq 0x2893f4 │ │ │ │ + bleq 0x18c8c8 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf9b8f004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57c48 │ │ │ │ + bne 0xe57c10 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194849,15 +194835,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x1104c0 │ │ │ │ + bl 0x110488 │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3447] @ 0xfffff289 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194882,15 +194868,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x110544 │ │ │ │ + bl 0x11050c │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3675] @ 0xfffff1a5 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194915,26 +194901,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x2895ac │ │ │ │ + beq 0x289574 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20cb08 │ │ │ │ + bleq 0x20cad0 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ cdp2 0, 13, cr15, cr12, cr3, {0} │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57dd4 │ │ │ │ + bne 0xe57d9c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194948,26 +194934,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x289630 │ │ │ │ + beq 0x2895f8 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20cb8c │ │ │ │ + bleq 0x20cb54 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xff60f003 │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57e58 │ │ │ │ + bne 0xe57e20 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194981,26 +194967,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x2896b4 │ │ │ │ + beq 0x28967c │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cb90 │ │ │ │ + bleq 0x18cb58 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xffa0f003 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57edc │ │ │ │ + bne 0xe57ea4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -195014,26 +195000,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x289738 │ │ │ │ + beq 0x289700 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cc14 │ │ │ │ + bleq 0x18cbdc │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xf854f004 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57f60 │ │ │ │ + bne 0xe57f28 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -195047,18 +195033,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x2897bc │ │ │ │ + beq 0x289784 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cc98 │ │ │ │ + bleq 0x18cc60 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf827fc95 │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -195079,18 +195065,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x28983c │ │ │ │ + beq 0x289804 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20cd98 │ │ │ │ + bleq 0x20cd60 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf847fc6f │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -195118,15 +195104,15 @@ │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a350 │ │ │ │ + blvc 0x30a318 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195147,15 +195133,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a3c8 │ │ │ │ + blvc 0x30a390 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195175,15 +195161,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ adcsmi r2, r1, #4, 30 │ │ │ │ movwcs pc, #15234 @ 0x3b82 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca43c │ │ │ │ + blvc 0x2ca404 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195194,30 +195180,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14bb028 │ │ │ │ + b 0x14baff0 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a49c │ │ │ │ + blvc 0x18a464 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a480 │ │ │ │ + blvc 0x10a448 │ │ │ │ @ instruction: 0xf0823708 │ │ │ │ @ instruction: 0x3608f8d1 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195229,15 +195215,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2l 1, cr15, [sl, #864]! @ 0x360 │ │ │ │ + ldc2l 1, cr15, [r6, #864]! @ 0x360 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vbic.i32 , #11534336 @ 0x00b00000 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @@ -195251,15 +195237,15 @@ │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a570 │ │ │ │ + blvc 0x30a538 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195280,15 +195266,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a5e8 │ │ │ │ + blvc 0x30a5b0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195308,15 +195294,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ adcsmi r3, r1, #4, 30 │ │ │ │ movwcs pc, #15266 @ 0x3ba2 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca65c │ │ │ │ + blvc 0x2ca624 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195327,30 +195313,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14bb248 │ │ │ │ + b 0x14bb210 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a6bc │ │ │ │ + blvc 0x18a684 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a6a0 │ │ │ │ + blvc 0x10a668 │ │ │ │ @ instruction: 0xf0813708 │ │ │ │ @ instruction: 0x3608ff95 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195362,23 +195348,23 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2l 1, cr15, [sl], #864 @ 0x360 │ │ │ │ + stc2l 1, cr15, [r6], #864 @ 0x360 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ sbcslt r4, pc, #132, 12 @ 0x8400000 │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ svclt 0x0018b085 │ │ │ │ vaddl.u8 , d3, d1 │ │ │ │ - b 0x14986f0 │ │ │ │ + b 0x14986b8 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140408 │ │ │ │ ldrtmi r0, [r8], -r0, asr #1 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr5, {6} │ │ │ │ eoreq pc, r0, #1073741865 @ 0x40000029 │ │ │ │ streq pc, [r8], -ip, lsr #3 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -195388,30 +195374,30 @@ │ │ │ │ stmib sp, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8547001 │ │ │ │ @ instruction: 0xf1ae0f08 │ │ │ │ ldmib r1, {r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf1ce2300 │ │ │ │ tstcc r8, r0, lsr #20 │ │ │ │ stmdavs r0!, {r1, r6, lr}^ │ │ │ │ - b 0xfe1a0648 │ │ │ │ - blx 0x94fd28 │ │ │ │ - blx 0x18b140 │ │ │ │ - blx 0x1ccd4c │ │ │ │ - b 0x110dd54 │ │ │ │ - blx 0x98f164 │ │ │ │ - blx 0x98dd6c │ │ │ │ - b 0x110d968 │ │ │ │ - blx 0x14f170 │ │ │ │ - b 0x110b980 │ │ │ │ - blx 0x18f154 │ │ │ │ - b 0x118b988 │ │ │ │ + b 0xfe1a0610 │ │ │ │ + blx 0x94fcf0 │ │ │ │ + blx 0x18b108 │ │ │ │ + blx 0x1ccd14 │ │ │ │ + b 0x110dd1c │ │ │ │ + blx 0x98f12c │ │ │ │ + blx 0x98dd34 │ │ │ │ + b 0x110d930 │ │ │ │ + blx 0x14f138 │ │ │ │ + b 0x110b948 │ │ │ │ + blx 0x18f11c │ │ │ │ + b 0x118b950 │ │ │ │ @ instruction: 0xf8460207 │ │ │ │ - b 0x1152d78 │ │ │ │ - blx 0x98f984 │ │ │ │ - b 0x11cbd74 │ │ │ │ + b 0x1152d40 │ │ │ │ + blx 0x98f94c │ │ │ │ + b 0x11cbd3c │ │ │ │ rsbsvs r0, r3, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7301 │ │ │ │ addsmi ip, pc, #12 │ │ │ │ stmdble r9, {r2, r3, r4, r7, sl, lr} │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -195420,47 +195406,47 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec263a4 │ │ │ │ + bl 0xfec2636c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - strpl pc, [r9], #577 @ 0x241 │ │ │ │ + ldrbpl pc, [r1], #-577 @ 0xfffffdbf @ │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec263dc │ │ │ │ + bl 0xfec263a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - ldrtpl pc, [r1], #577 @ 0x241 @ │ │ │ │ + ldrbtpl pc, [r9], #-577 @ 0xfffffdbf @ │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r7, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26414 │ │ │ │ + bl 0xfec263dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - ldrbpl pc, [r9], #577 @ 0x241 @ │ │ │ │ + strtpl pc, [r1], #577 @ 0x241 │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -195515,92 +195501,92 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r7, lsl #12 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf755461c │ │ │ │ - strmi pc, [r0], r5, ror #22 │ │ │ │ + strmi pc, [r0], r1, lsl #23 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7554028 │ │ │ │ - @ instruction: 0x4622fb5b │ │ │ │ + @ instruction: 0x4622fb77 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x170d08e │ │ │ │ + blx 0x1e0d056 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf75441f0 │ │ │ │ - svclt 0x0000bb51 │ │ │ │ + svclt 0x0000bb6d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, pc, lsl #12 │ │ │ │ - bleq 0x10b4a0 │ │ │ │ - blvc 0xccea4 │ │ │ │ - b 0x290464 │ │ │ │ + bleq 0x10b468 │ │ │ │ + blvc 0xcce6c │ │ │ │ + b 0x29042c │ │ │ │ ldmdbls r0, {r0, r1, r3, r9, fp} │ │ │ │ stmdbmi r0, {r1, r2, r5, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ - bleq 0x3c9b84 │ │ │ │ + bleq 0x3c9b4c │ │ │ │ stmdami r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ stmdale r7, {r2, r8, ip, pc} │ │ │ │ @ instruction: 0xf6c72100 │ │ │ │ - b 0x2abb8c │ │ │ │ + b 0x2abb54 │ │ │ │ @ instruction: 0xf1b00001 │ │ │ │ stmdble sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf970f754 │ │ │ │ + @ instruction: 0xf98cf754 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x80d104 │ │ │ │ + bllt 0xf0d0cc │ │ │ │ andmi pc, r0, r8, lsr #32 │ │ │ │ svcmi 0x00fff1b0 │ │ │ │ andmi sp, sl, ip, ror #17 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ ldrtmi sp, [r0], -r8, ror #17 │ │ │ │ @ instruction: 0xf7614619 │ │ │ │ - @ instruction: 0x4603fa13 │ │ │ │ + strmi pc, [r3], -pc, lsr #20 │ │ │ │ ldrbmi r4, [r0], -r9, lsl #13 │ │ │ │ ldrmi r4, [sl], r1, lsr #12 │ │ │ │ - blx 0x40d160 │ │ │ │ + blx 0xb0d128 │ │ │ │ strmi r4, [pc], -r3, lsl #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ @ instruction: 0xf7614698 │ │ │ │ - strmi pc, [r3], -r5, lsl #20 │ │ │ │ + strmi pc, [r3], -r1, lsr #20 │ │ │ │ ldrbmi r9, [r8], -r5, lsl #2 │ │ │ │ ldrmi r4, [fp], r1, lsr #12 │ │ │ │ - @ instruction: 0xf9fef761 │ │ │ │ + blx 0x78d144 │ │ │ │ strmi r9, [r6], r4, lsl #22 │ │ │ │ ldrbmi r4, [sl], -lr, lsl #12 │ │ │ │ movwls r4, #1609 @ 0x649 │ │ │ │ - blls 0x220fcc │ │ │ │ + blls 0x220f94 │ │ │ │ @ instruction: 0xf7554650 │ │ │ │ - ldrtmi pc, [r3], -fp, ror #22 @ │ │ │ │ + ldrtmi pc, [r3], -r7, lsl #23 @ │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strcs r4, [r0], -sl, asr #12 │ │ │ │ strls r4, [r2], -r0, asr #12 │ │ │ │ strls r4, [r3], #-1593 @ 0xfffff9c7 │ │ │ │ - stc2 7, cr15, [r8], {91} @ 0x5b │ │ │ │ + stc2 7, cr15, [r4], #-364 @ 0xfffffe94 │ │ │ │ @ instruction: 0xf7614622 │ │ │ │ - @ instruction: 0x4606fa71 │ │ │ │ + strmi pc, [r6], -sp, lsl #21 │ │ │ │ @ instruction: 0x4621e7ba │ │ │ │ @ instruction: 0xf7544650 │ │ │ │ - tstplt r8, r5, lsr #18 @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, r1, asr #18 @ p-variant is OBSOLETE │ │ │ │ sbfx r4, r6, #12, #20 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf91ef754 │ │ │ │ + @ instruction: 0xf93af754 │ │ │ │ strbmi fp, [r6], -r8, lsl #2 │ │ │ │ strtmi lr, [r1], -ip, lsr #15 │ │ │ │ @ instruction: 0xf7544658 │ │ │ │ - ldmdblt r0!, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0!, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ movwcs sp, #2212 @ 0x8a4 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ @ instruction: 0xf1b3403b │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ movwmi pc, #40 @ 0x28 @ │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @@ -195611,46 +195597,46 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db093 │ │ │ │ @ instruction: 0xf10d4b5d │ │ │ │ @ instruction: 0x26000930 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ - blls 0x8100a0 │ │ │ │ + blls 0x810068 │ │ │ │ ldrsbtgt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strls r4, [ip], -sl, lsl #13 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ - blcs 0x1580b4 │ │ │ │ + blcs 0x15807c │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - b 0x14b34c4 │ │ │ │ + b 0x14b348c │ │ │ │ stmib r9, {r0, r1, r2, r6, r7, r8, r9, sl}^ │ │ │ │ svclt 0x00166601 │ │ │ │ @ instruction: 0x463b00db │ │ │ │ - b 0x14b40d8 │ │ │ │ + b 0x14b40a0 │ │ │ │ @ instruction: 0xf89c0ba3 │ │ │ │ svclt 0x0008314c │ │ │ │ @ instruction: 0xf8c99703 │ │ │ │ @ instruction: 0xf8a9600c │ │ │ │ - blcs 0xe7520 │ │ │ │ + blcs 0xe74e8 │ │ │ │ @ instruction: 0xf10dd05f │ │ │ │ @ instruction: 0xf8dc081c │ │ │ │ strbmi r2, [r6], r2, lsl #31 │ │ │ │ svccc 0x0086f8dc │ │ │ │ svceq 0x007af8dc │ │ │ │ svcne 0x007ef8dc │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ svccc 0x0000f8dc │ │ │ │ svccs 0x008af8bc │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ eorcs pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46c6d556 │ │ │ │ strbmi r9, [ip], r2, lsl #22 │ │ │ │ - blcc 0x1f5130 │ │ │ │ + blcc 0x1f50f8 │ │ │ │ ldm lr!, {r2, r8, r9, ip, pc} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ svcls 0x0004000f │ │ │ │ @ instruction: 0xf1aa3d04 │ │ │ │ @ instruction: 0x3c040a04 │ │ │ │ andeq pc, r5, #79 @ 0x4f │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ @@ -195659,24 +195645,24 @@ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strcc r4, [r1], -r3, asr #12 │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85a │ │ │ │ svceq 0x0004f855 │ │ │ │ mrc2 7, 7, pc, cr10, cr15, {7} │ │ │ │ @ instruction: 0xf847455e │ │ │ │ - blle 0xffc93170 │ │ │ │ + blle 0xffc93138 │ │ │ │ ldmib sp, {r0, r2, r8, r9, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], #-514 @ 0xfffffdfe │ │ │ │ andle r4, r8, #-1610612725 @ 0xa000000b │ │ │ │ strcs r9, [r0], #-2563 @ 0xfffff5fd │ │ │ │ - bne 0xff518974 │ │ │ │ + bne 0xff51893c │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r7, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0x945968 │ │ │ │ - blls 0x5295ec │ │ │ │ + blmi 0x945930 │ │ │ │ + blls 0x5295b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r8, r0, lsl #6 │ │ │ │ andcs fp, r0, r3, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -195688,27 +195674,27 @@ │ │ │ │ @ instruction: 0xf88dc60f │ │ │ │ @ instruction: 0xf8dce028 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @ instruction: 0xf88d3025 │ │ │ │ movwcs r3, #24615 @ 0x6027 │ │ │ │ andscc pc, lr, sp, lsl #17 │ │ │ │ - blls 0x15e9e4 │ │ │ │ - beq 0x20bc80 │ │ │ │ + blls 0x15e9ac │ │ │ │ + beq 0x20bc48 │ │ │ │ strcs r3, [r0], -r4, lsl #24 │ │ │ │ stmdbeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf85a4643 │ │ │ │ strcc r1, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0004f855 │ │ │ │ mcr2 7, 4, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0xf849455e │ │ │ │ - blle 0xffd1320c │ │ │ │ + blle 0xffd131d4 │ │ │ │ @ instruction: 0xf1d8e7b1 │ │ │ │ - svclt 0x0000fa47 │ │ │ │ + svclt 0x0000fa43 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4692b099 │ │ │ │ @ instruction: 0xf10d4a6c │ │ │ │ @@ -195717,133 +195703,133 @@ │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ stmib sp, {r9}^ │ │ │ │ stcls 3, cr1, [r2, #-24]! @ 0xffffffe8 │ │ │ │ @ instruction: 0x9612b2fb │ │ │ │ andls r3, r4, r1, lsl #6 │ │ │ │ strvs lr, [r1], -r9, asr #19 │ │ │ │ vshr.u64 q8, q6, #57 │ │ │ │ - blcs 0x15824c │ │ │ │ + blcs 0x158214 │ │ │ │ strls fp, [sl], #-3850 @ 0xfffff0f6 │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ strcs lr, [r7, pc, asr #20]! │ │ │ │ andvs pc, ip, r9, asr #17 │ │ │ │ sbcseq fp, fp, ip, lsl pc │ │ │ │ @ instruction: 0xf8a9930a │ │ │ │ addsne r6, sl, r0, lsl r0 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ andls r2, r5, #4, 20 @ 0x4000 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ - blcs 0xf3e80 │ │ │ │ + blcs 0xf3e48 │ │ │ │ @ instruction: 0xf10dd06b │ │ │ │ @ instruction: 0xf8d50834 │ │ │ │ strbmi r2, [r4], r2, lsl #31 │ │ │ │ svccc 0x0086f8d5 │ │ │ │ svceq 0x007af8d5 │ │ │ │ svcne 0x007ef8d5 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ svccc 0x0000f8d5 │ │ │ │ svccs 0x008af8b5 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ subcs pc, r0, sp, lsl #17 │ │ │ │ ldrtmi sp, [r6], r0, ror #10 │ │ │ │ - bl 0x360fc4 │ │ │ │ + bl 0x360f8c │ │ │ │ movwls r0, #37767 @ 0x9387 │ │ │ │ ldrbtmi r4, [r3], sp, asr #12 │ │ │ │ strcs ip, [r5, -pc, lsl #28] │ │ │ │ strls ip, [fp], #-1295 @ 0xfffffaf1 │ │ │ │ eorhi r6, fp, r3, lsr r8 │ │ │ │ @ instruction: 0xf88d4673 │ │ │ │ - bls 0x32b7f0 │ │ │ │ + bls 0x32b7b8 │ │ │ │ addseq r4, sp, ip, asr r6 │ │ │ │ @ instruction: 0xf8529308 │ │ │ │ - bls 0x1b7780 │ │ │ │ - bls 0x2a0924 │ │ │ │ - bls 0x255c38 │ │ │ │ - bls 0x1d5c38 │ │ │ │ + bls 0x1b7748 │ │ │ │ + bls 0x2a08ec │ │ │ │ + bls 0x255c00 │ │ │ │ + bls 0x1d5c00 │ │ │ │ @ instruction: 0xf8574415 │ │ │ │ strbmi r0, [r3], -r4, lsl #22 │ │ │ │ - blne 0x20d844 │ │ │ │ + blne 0x20d80c │ │ │ │ strcc r4, [r1], #-1618 @ 0xfffff9ae │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffcd2310 │ │ │ │ - blls 0x2f5f10 │ │ │ │ - bls 0x220754 │ │ │ │ + blle 0xffcd22d8 │ │ │ │ + blls 0x2f5ed8 │ │ │ │ + bls 0x22071c │ │ │ │ ldclle 5, cr4, [ip], {90} @ 0x5a │ │ │ │ - bls 0x37673c │ │ │ │ + bls 0x376704 │ │ │ │ addsmi r9, r4, #4, 22 @ 0x1000 │ │ │ │ stmdble r8, {r0, r1, r4, sl, lr} │ │ │ │ strcs r9, [r0], -sl, lsl #20 │ │ │ │ - bne 0xff519320 │ │ │ │ + bne 0xff5192e8 │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0xb45b14 │ │ │ │ - blls 0x6a9798 │ │ │ │ + blmi 0xb45adc │ │ │ │ + blls 0x6a9760 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 120) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf6058ff0 │ │ │ │ @ instruction: 0xf10d7568 │ │ │ │ @ instruction: 0x46460834 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strgt ip, [pc], -pc, lsl #26 │ │ │ │ subgt pc, r0, sp, lsl #17 │ │ │ │ eorshi r6, r3, fp, lsr #16 │ │ │ │ - bl 0x357f6c │ │ │ │ + bl 0x357f34 │ │ │ │ ldrmi r0, [r2], r7, lsl #23 │ │ │ │ strlt lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwcs r4, #5779 @ 0x1693 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ eorscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d2306 │ │ │ │ - blls 0x2db860 │ │ │ │ - b 0x14a10fc │ │ │ │ + blls 0x2db828 │ │ │ │ + b 0x14a10c4 │ │ │ │ @ instruction: 0xf853058a │ │ │ │ - blls 0x1b3840 │ │ │ │ - blls 0x2a0a04 │ │ │ │ - blls 0x255d18 │ │ │ │ - blls 0x1d5d18 │ │ │ │ + blls 0x1b3808 │ │ │ │ + blls 0x2a09cc │ │ │ │ + blls 0x255ce0 │ │ │ │ + blls 0x1d5ce0 │ │ │ │ @ instruction: 0xf856441d │ │ │ │ strbmi r1, [r3], -r4, lsl #22 │ │ │ │ - bleq 0x20d908 │ │ │ │ + bleq 0x20d8d0 │ │ │ │ strcc r4, [r1], #-1610 @ 0xfffff9b6 │ │ │ │ stc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffd523cc │ │ │ │ + blle 0xffd52394 │ │ │ │ ldrmi r9, [sl], #2819 @ 0xb03 │ │ │ │ ldrbmi r9, [fp, #-2821] @ 0xfffff4fb │ │ │ │ stcls 12, cr13, [r9], {223} @ 0xdf │ │ │ │ @ instruction: 0xf1d8e7a1 │ │ │ │ - svclt 0x0000f961 │ │ │ │ + svclt 0x0000f95d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ ldrmi r4, [r5], -r2, lsr #23 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ ldmdavs fp, {r8, r9, fp} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ - blls 0x8903fc │ │ │ │ + blls 0x8903c4 │ │ │ │ ldrsbthi pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd460c │ │ │ │ sbcslt fp, sl, #56 @ 0x38 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1022b02 │ │ │ │ svclt 0x00180201 │ │ │ │ andls r3, r5, r1, lsl #6 │ │ │ │ vstmiaeq r2, {s29-s107} │ │ │ │ - bllt 0x149f3c │ │ │ │ + bllt 0x149f04 │ │ │ │ sbcseq fp, fp, r6, lsl pc │ │ │ │ movwls r4, #26211 @ 0x6663 │ │ │ │ @ instruction: 0x03a3ea4f │ │ │ │ @ instruction: 0xf8989302 │ │ │ │ svclt 0x0008314c │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt pc, ip, r7, asr #17 │ │ │ │ @@ -195868,15 +195854,15 @@ │ │ │ │ @ instruction: 0x000fe8b9 │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ movweq pc, #20559 @ 0x504f @ │ │ │ │ eorscc pc, sl, sp, lsl #17 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ - bleq 0x20bcd0 │ │ │ │ + bleq 0x20bc98 │ │ │ │ stmdavs sl!, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ ldrcc r1, [r0, #-3088] @ 0xfffff3f0 │ │ │ │ ldceq 8, cr15, [r0], {86} @ 0x56 │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ @@ -195906,47 +195892,47 @@ │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ @ instruction: 0xf8561c08 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ smuadls r0, r1, sp │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1ced60 │ │ │ │ + blls 0x1ced28 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ stmib r8, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1083901 │ │ │ │ - blls 0x15198c │ │ │ │ + blls 0x151954 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ - blle 0xfe9a0fc0 │ │ │ │ + blle 0xfe9a0f88 │ │ │ │ @ instruction: 0xc01cf8dd │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrmi r4, [r4, #1043] @ 0x413 │ │ │ │ - bls 0x285d84 │ │ │ │ + bls 0x285d4c │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r0, r4, r6, r7, r9, fp, ip}^ │ │ │ │ ldmdane sl, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmdavc r8!, {r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0xa0bdd4 │ │ │ │ + beq 0xa0bd9c │ │ │ │ @ instruction: 0xf04f4657 │ │ │ │ ldm r8!, {r0, r9, sl, fp} │ │ │ │ strgt r0, [pc, -pc] │ │ │ │ eors pc, r0, sp, lsl #17 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ svcls 0x0005803b │ │ │ │ - bleq 0x10baf8 │ │ │ │ + bleq 0x10bac0 │ │ │ │ @ instruction: 0xf8cd2301 │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf88d302d │ │ │ │ movwcs r3, #24623 @ 0x602f │ │ │ │ eorcc pc, r6, sp, lsl #17 │ │ │ │ ldrbmi r6, [r3], -sl, lsr #16 │ │ │ │ @ instruction: 0xf10b6821 │ │ │ │ @@ -195977,138 +195963,138 @@ │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #13 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ mrrc2 7, 15, pc, sl, cr15 @ │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1ceba4 │ │ │ │ + blls 0x1ceb6c │ │ │ │ stmdbcc r0, {r0, r1, r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r7, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrcc r8, [r0, -r2] │ │ │ │ - blle 0xfeda10d4 │ │ │ │ + blle 0xfeda109c │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ @ instruction: 0xf1d8e774 │ │ │ │ - svclt 0x0000f80f │ │ │ │ + svclt 0x0000f80b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ svcne 0x001e1f2f │ │ │ │ stmdals pc, {sl, sp} @ │ │ │ │ ldrsbtlt pc, [r8], -sp @ │ │ │ │ eorslt pc, r8, sp, asr #17 │ │ │ │ vrsubhn.i16 d20, q8, │ │ │ │ - blx 0x189aaa8 │ │ │ │ + blx 0x189aa70 │ │ │ │ @ instruction: 0xf1bcfe80 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ svclt 0x00169d0e │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0x46e246f2 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r0, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - beq 0xfeb8a414 │ │ │ │ + beq 0xfeb8a3dc │ │ │ │ ldrbtmi fp, [r4], r8, lsl #30 │ │ │ │ @ instruction: 0xce02e9cd │ │ │ │ eorne pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf8392300 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ streq r9, [r9], #-1280 @ 0xfffffb00 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf75a0400 │ │ │ │ - ldrbmi pc, [r4, #-3803] @ 0xfffff125 @ │ │ │ │ + ldrbmi pc, [r4, #-3831] @ 0xfffff109 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bl 0x3c3310 │ │ │ │ + bl 0x3c32d8 │ │ │ │ strbmi r0, [r6, #12]! │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebd8f14 │ │ │ │ + bl 0xfebd8edc │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xe0f24 │ │ │ │ + bl 0xe0eec │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ - beq 0x10bc88 │ │ │ │ + beq 0x10bc50 │ │ │ │ movwls r4, #26323 @ 0x66d3 │ │ │ │ @ instruction: 0xf8dd9b15 │ │ │ │ @ instruction: 0xf8cd9050 │ │ │ │ vmov.i32 d28, #176 @ 0x000000b0 │ │ │ │ sbcslt r2, ip, #1 │ │ │ │ @ instruction: 0xf1042802 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x149bb70 │ │ │ │ + b 0x149bb38 │ │ │ │ strls r0, [r9], #-1220 @ 0xfffffb3c │ │ │ │ sbceq fp, r6, r6, lsl pc │ │ │ │ ldrtmi r4, [r6], r6, lsr #13 │ │ │ │ sbccs pc, r2, r3, asr #7 │ │ │ │ orrcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ strtmi fp, [r6], -r8, lsl #30 │ │ │ │ vfmseq.f32 s28, s28, s30 │ │ │ │ subeq lr, r0, #2048 @ 0x800 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcs r4, {r0, r4, r5, r6, r9, sl, lr} │ │ │ │ svclt 0x00a89205 │ │ │ │ ldrbmi r2, [r2], -r4, lsl #2 │ │ │ │ stmib sp, {r1, r3, r7, r9, sl, lr}^ │ │ │ │ - blls 0x2493c0 │ │ │ │ + blls 0x249388 │ │ │ │ @ instruction: 0x465c0095 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ eorvc pc, fp, r3, lsr r8 @ │ │ │ │ - blls 0x260f00 │ │ │ │ + blls 0x260ec8 │ │ │ │ ldmdbne lr, {r1, r4, r7, r9, sl, lr}^ │ │ │ │ - ldrteq r9, [pc], #-2820 @ 0xcfbbc │ │ │ │ + ldrteq r9, [pc], #-2820 @ 0xcfb84 │ │ │ │ @ instruction: 0xf838441d │ │ │ │ movwcs r0, #36 @ 0x24 │ │ │ │ - blcs 0x20dd20 │ │ │ │ + blcs 0x20dce8 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf75a0400 │ │ │ │ - ldrbmi pc, [ip, #-3693] @ 0xfffff193 @ │ │ │ │ - bleq 0x20dcf0 │ │ │ │ + ldrbmi pc, [ip, #-3721] @ 0xfffff177 @ │ │ │ │ + bleq 0x20dcb8 │ │ │ │ ldrbmi sp, [r2], -pc, ror #23 │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ ldrbmi sl, [fp, #-12] │ │ │ │ ldclle 4, cr4, [sl], {82} @ 0x52 │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrtmi r4, [r4], #692 @ 0x2b4 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea58000 │ │ │ │ + bl 0xfea57fc8 │ │ │ │ stmia ip!, {r2, r3, r9, sl}^ │ │ │ │ - bl 0x3d0010 │ │ │ │ + bl 0x3cffd8 │ │ │ │ addsmi r0, ip, #402653184 @ 0x18000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcfc38 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcfc00 │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cc48 │ │ │ │ + b 0x149cc10 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf91c1e44 │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ @@ -196130,49 +196116,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149ccc0 │ │ │ │ + b 0x149cc88 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x160f34 │ │ │ │ + blcc 0x160efc │ │ │ │ svcgt 0x0002f933 │ │ │ │ svcvc 0x0002f931 │ │ │ │ svcvs 0x0002f932 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59900 │ │ │ │ + bl 0xfec598c8 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9910 │ │ │ │ + bl 0xe98d8 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149d148 │ │ │ │ + b 0x149d110 │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -196208,21 +196194,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe9208bc │ │ │ │ + bl 0xfe920884 │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1da9f88 │ │ │ │ + bl 0x1da9f50 │ │ │ │ svclt 0x00bc0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce0864 │ │ │ │ + bl 0x1ce082c │ │ │ │ svclt 0x00bc0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -196232,21 +196218,21 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcfe60 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcfe28 │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149ce70 │ │ │ │ + b 0x149ce38 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf81c1e44 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ @@ -196268,49 +196254,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cee8 │ │ │ │ + b 0x149ceb0 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x16115c │ │ │ │ + blcc 0x161124 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f831 │ │ │ │ svcvs 0x0002f832 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59b28 │ │ │ │ + bl 0xfec59af0 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9b38 │ │ │ │ + bl 0xe9b00 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149d370 │ │ │ │ + b 0x149d338 │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -196346,21 +196332,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe920ae4 │ │ │ │ + bl 0xfe920aac │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1daa1b0 │ │ │ │ + bl 0x1daa178 │ │ │ │ svclt 0x003c0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce0a8c │ │ │ │ + bl 0x1ce0a54 │ │ │ │ svclt 0x003c0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -196378,15 +196364,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf882fa5f │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ @ instruction: 0xf1013201 │ │ │ │ - b 0x149d898 │ │ │ │ + b 0x149d860 │ │ │ │ strmi r0, [r4], -r8, asr #17 │ │ │ │ sbcseq fp, r6, r5, lsl pc │ │ │ │ ldrtmi r4, [r1], r1, asr #13 │ │ │ │ strtmi r4, [r9], #1606 @ 0x646 │ │ │ │ @ instruction: 0xf8151e47 │ │ │ │ @ instruction: 0xf1980f01 │ │ │ │ @ instruction: 0xf807fe17 │ │ │ │ @@ -196400,40 +196386,40 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vrshr.u64 , q2, #62 │ │ │ │ - bcs 0x1588f8 │ │ │ │ + bcs 0x1588c0 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14bfd5c │ │ │ │ + b 0x14bfd24 │ │ │ │ strtmi r0, [r5], -r2, asr #29 │ │ │ │ @ instruction: 0x46a64675 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5a0e04 │ │ │ │ + bl 0x5a0dcc │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x129e25c │ │ │ │ - b 0x1491d74 │ │ │ │ - bl 0x1151c9c │ │ │ │ - b 0x1292560 │ │ │ │ + b 0x129e224 │ │ │ │ + b 0x1491d3c │ │ │ │ + bl 0x1151c64 │ │ │ │ + b 0x1292528 │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -196442,17 +196428,17 @@ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8cc428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59d9c │ │ │ │ + bl 0xfec59d64 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9dac │ │ │ │ + bl 0xe9d74 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -196465,21 +196451,21 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20e34c │ │ │ │ + bleq 0x20e314 │ │ │ │ @ instruction: 0xf8e0f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe59610 │ │ │ │ + bne 0xe595d8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -196494,154 +196480,154 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20e3c0 │ │ │ │ + bleq 0x20e388 │ │ │ │ @ instruction: 0xf8c8f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe59684 │ │ │ │ + bne 0xe5964c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ svclt 0x00004770 │ │ │ │ - ldmlt r6, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r2!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec274b4 │ │ │ │ + bl 0xfec2747c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1434 @ 0xfffffa66 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d0f54 │ │ │ │ + blcc 0x4d0f1c │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - rscpl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + adcpl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb18b │ │ │ │ - @ instruction: 0xf000fb67 │ │ │ │ + @ instruction: 0xf000fb83 │ │ │ │ vst4.8 {d7-d10}, [r1], r0 │ │ │ │ movwmi r0, #33152 @ 0x8180 │ │ │ │ andcs fp, r6, r8, lsl pc │ │ │ │ smlattcs r0, r6, r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf494 │ │ │ │ + bl 0xdf45c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ ldrb sp, [r5, r5, ror #11] │ │ │ │ - stmdalt sl, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r6!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27550 │ │ │ │ + bl 0xfec27518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0x110e14a │ │ │ │ + blx 0x180e112 │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mvnscs pc, r5, asr #12 │ │ │ │ + asrscs pc, r5, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcc pc, ip, r5, asr #12 │ │ │ │ + sbccs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ - blx 0xfe78ca1a │ │ │ │ - eorseq fp, r3, ip, lsl #12 │ │ │ │ + blx 0xfe68c9e2 │ │ │ │ + eorseq fp, r3, ip, asr #11 │ │ │ │ tstpeq r1, #1073741864 @ p-variant is OBSOLETE @ 0x40000028 │ │ │ │ - blcs 0x261bc4 │ │ │ │ + blcs 0x261b8c │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ - bleq 0x20c3b0 │ │ │ │ + bleq 0x20c378 │ │ │ │ streq r0, [r4], #-2820 @ 0xfffff4fc │ │ │ │ movwcs r0, #8210 @ 0x2012 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - ldcllt 7, cr15, [r0, #-504]! @ 0xfffffe08 │ │ │ │ - bl 0xd8fc0 │ │ │ │ + stclt 7, cr15, [ip, #504] @ 0x1f8 │ │ │ │ + bl 0xd8f88 │ │ │ │ ldmib r0, {r0, r1, r6, r7}^ │ │ │ │ @ instruction: 0xf77e01d6 │ │ │ │ - movwcs fp, #15721 @ 0x3d69 │ │ │ │ + movwcs fp, #15749 @ 0x3d85 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - stcllt 7, cr15, [r2, #-504]! @ 0xfffffe08 │ │ │ │ + ldcllt 7, cr15, [lr, #-504]! @ 0xfffffe08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec275dc │ │ │ │ + bl 0xfec275a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x4616461d │ │ │ │ - blx 0xfff0e1d8 │ │ │ │ + blx 0x60e1a2 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ tsteq fp, r8, lsl #24 │ │ │ │ @ instruction: 0xf001d50f │ │ │ │ @ instruction: 0xf0000104 │ │ │ │ stmdbcs r0, {sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ svclt 0x00144620 │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0xf645e7bc │ │ │ │ - vsra.s64 q9, q8, #64 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ - blmi 0x1504e4 │ │ │ │ + vmla.i d18, d16, d0[3] │ │ │ │ + blmi 0x1504ac │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - blx 0x130cabe │ │ │ │ - eorseq fp, r3, ip, lsl r6 │ │ │ │ + blx 0x120ca86 │ │ │ │ + ldrsbteq fp, [r3], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27640 │ │ │ │ + bl 0xfec27608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xff7cf7ff │ │ │ │ streq r0, [sl, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r5], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561d1c │ │ │ │ - b 0x1154cec │ │ │ │ + beq 0x561ce4 │ │ │ │ + b 0x1154cb4 │ │ │ │ pop {r2, r9, sp, lr} │ │ │ │ @ instruction: 0xe7b54070 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27670 │ │ │ │ + bl 0xfec27638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ - blx 0xfec8e26c │ │ │ │ + blx 0xff38e234 │ │ │ │ ldreq r0, [r4, #-1313]! @ 0xfffffadf │ │ │ │ tstcc r6, r1, asr #20 │ │ │ │ - beq 0x9e1d2c │ │ │ │ - b 0x11d4cc8 │ │ │ │ + beq 0x9e1cf4 │ │ │ │ + b 0x11d4c90 │ │ │ │ @ instruction: 0xf77b6401 │ │ │ │ - strtmi pc, [r2], -r3, lsr #21 │ │ │ │ + @ instruction: 0x4622fabf │ │ │ │ strtmi r0, [r8], -fp, asr #14 │ │ │ │ svclt 0x00484633 │ │ │ │ pop {r0, r1, r4, r8, sp} │ │ │ │ svclt 0x00584070 │ │ │ │ @ instruction: 0xe7732116 │ │ │ │ svclt 0x0000e7dc │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -196654,31 +196640,31 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ - svclt 0x0076f77a │ │ │ │ - svclt 0x0074f77a │ │ │ │ + svclt 0x0092f77a │ │ │ │ + svclt 0x0090f77a │ │ │ │ ldrsbeq lr, [ip, #144] @ 0x90 │ │ │ │ @ instruction: 0xf77e2217 │ │ │ │ - svclt 0x0000bccf │ │ │ │ + svclt 0x0000bceb │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x35f15c │ │ │ │ + blcs 0x35f124 │ │ │ │ vadd.i8 d29, d11, d21 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x11c5b8 │ │ │ │ + blcs 0x11c580 │ │ │ │ andcs sp, r0, sp, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf8d0e7f1 │ │ │ │ @@ -196687,346 +196673,346 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strle r0, [r6, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf77b4770 │ │ │ │ - svclt 0x0000ba37 │ │ │ │ + svclt 0x0000ba53 │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2777c │ │ │ │ + bl 0xfec27744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ ldreq r0, [r2, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561e38 │ │ │ │ - b 0x1154e28 │ │ │ │ + beq 0x561e00 │ │ │ │ + b 0x1154df0 │ │ │ │ @ instruction: 0xf7ff6204 │ │ │ │ qadd16mi pc, r8, r9 @ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e7a8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec277b4 │ │ │ │ + bl 0xfec2777c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mcr2 7, 6, pc, cr4, cr15, {7} @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7994010 │ │ │ │ svclt 0x0000e798 │ │ │ │ svclt 0x0000e796 │ │ │ │ svclt 0x0000e794 │ │ │ │ svclt 0x0000e792 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec277e0 │ │ │ │ + bl 0xfec277a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d1280 │ │ │ │ + blcc 0x4d1248 │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - rscpl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + adcpl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb16b │ │ │ │ - ldrdeq pc, [r3, r1] │ │ │ │ + orreq pc, r3, sp, ror #19 │ │ │ │ andcs fp, r6, r8, asr #30 │ │ │ │ smlattcs r0, sl, r5, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf7b8 │ │ │ │ + bl 0xdf780 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [sl, r4, lsl #24] │ │ │ │ ldrb sp, [r9, r9, ror #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2786c │ │ │ │ + bl 0xfec27834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xf9b2f77b │ │ │ │ + @ instruction: 0xf9cef77b │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mvnscs pc, r5, asr #12 │ │ │ │ + asrscs pc, r5, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcc pc, ip, r5, asr #12 │ │ │ │ + sbccs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ - blx 0x40cd34 │ │ │ │ - eorseq fp, r3, ip, lsl #12 │ │ │ │ + blx 0x30ccfc │ │ │ │ + eorseq fp, r3, ip, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec278b8 │ │ │ │ + bl 0xfec27880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -pc, asr #10 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ subne pc, r0, #134217731 @ 0x8000003 │ │ │ │ stmdbmi r1!, {r1, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf77b2304 │ │ │ │ - @ instruction: 0xf855fc59 │ │ │ │ + @ instruction: 0xf855fc75 │ │ │ │ ldrbeq r3, [r8], #3080 @ 0xc08 │ │ │ │ vabal.u8 , d3, d2 │ │ │ │ cmnlt r2, #192, 4 │ │ │ │ strtle r0, [r3], #-345 @ 0xfffffea7 │ │ │ │ ldrle r0, [r8], #-90 @ 0xffffffa6 │ │ │ │ - blle 0x45b2f0 │ │ │ │ + blle 0x45b2b8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdbmi r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ - ldc2 7, cr15, [lr], #-492 @ 0xfffffe14 │ │ │ │ + mrrc2 7, 7, pc, sl, cr11 @ │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ pop {r1, r4, r8, fp, lr} │ │ │ │ movwcs r4, #24688 @ 0x6070 │ │ │ │ @ instruction: 0xf77b2200 │ │ │ │ - movwcs fp, #52277 @ 0xcc35 │ │ │ │ + movwcs fp, #52305 @ 0xcc51 │ │ │ │ andcs r4, r0, #245760 @ 0x3c000 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - @ instruction: 0xf855fc2f │ │ │ │ + @ instruction: 0xf855fc4b │ │ │ │ ldrb r3, [sp, r8, lsl #24] │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r8, r9, sp} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - stc2 7, cr15, [r6], #-492 @ 0xfffffe14 │ │ │ │ + mcrr2 7, 7, pc, r2, cr11 @ │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ movwcs lr, #18386 @ 0x47d2 │ │ │ │ strtmi r4, [r0], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [lr], {123} @ 0x7b │ │ │ │ + ldc2 7, cr15, [sl], #-492 @ 0xfffffe14 │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ - eorseq fp, r3, r0, lsr r6 │ │ │ │ - ldrhteq fp, [r3], -r0 │ │ │ │ - ldrhteq ip, [r3], -r0 │ │ │ │ - eorseq ip, r3, r0, lsr r8 │ │ │ │ ldrshteq fp, [r3], -r0 │ │ │ │ - eorseq fp, r3, r0, ror fp │ │ │ │ - blx 0x8bd17c │ │ │ │ - bl 0x1cf978 │ │ │ │ + eorseq fp, r3, r0, ror r7 │ │ │ │ + eorseq ip, r3, r0, ror ip │ │ │ │ + ldrshteq ip, [r3], -r0 │ │ │ │ + ldrhteq fp, [r3], -r0 │ │ │ │ + eorseq fp, r3, r0, lsr fp │ │ │ │ + blx 0x8bd144 │ │ │ │ + bl 0x1cf940 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd1c4 │ │ │ │ + b 0xfe1bd18c │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3d37c8 │ │ │ │ + bl 0x3d3790 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe4047d8 │ │ │ │ + b 0xfe4047a0 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d234 │ │ │ │ + b 0x117d1fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e94e │ │ │ │ - blx 0x18bd2e4 │ │ │ │ - bl 0x18f9e4 │ │ │ │ + blx 0x20e916 │ │ │ │ + blx 0x18bd2ac │ │ │ │ + bl 0x18f9ac │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17d354 │ │ │ │ + b 0xfe17d31c │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185c14 │ │ │ │ + b 0xfe185bdc │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x00020f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0x3dc028 │ │ │ │ + bl 0x3dbff0 │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vpmax.f32 d27, d12, d2 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x1893a28 │ │ │ │ + blx 0x18939f0 │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a4050 │ │ │ │ + b 0x11a4018 │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0x461458 │ │ │ │ - blx 0x189384c │ │ │ │ - b 0xfe48fa74 │ │ │ │ + bl 0x461420 │ │ │ │ + blx 0x1893814 │ │ │ │ + b 0xfe48fa3c │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe485c70 │ │ │ │ + b 0xfe485c38 │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vmaxnm.f32 , q7, q7 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x1894258 │ │ │ │ + blx 0x1894220 │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ ldmdane r8, {r0, r3, r9, sl, fp}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bd36c │ │ │ │ + b 0xfe1bd334 │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vmaxnm.f32 , , q7 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x8bd2a4 │ │ │ │ - bl 0xfe9cfaa0 │ │ │ │ + blx 0x8bd26c │ │ │ │ + bl 0xfe9cfa68 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd2ec │ │ │ │ + b 0xfe1bd2b4 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebd38f0 │ │ │ │ + bl 0xfebd38b8 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe404900 │ │ │ │ + b 0xfe4048c8 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d35c │ │ │ │ + b 0x117d324 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20ea76 │ │ │ │ - blx 0x18bd40c │ │ │ │ - bl 0xfe98fb0c │ │ │ │ + blx 0x20ea3e │ │ │ │ + blx 0x18bd3d4 │ │ │ │ + bl 0xfe98fad4 │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17d47c │ │ │ │ + b 0xfe17d444 │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185d3c │ │ │ │ + b 0xfe185d04 │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x001e0f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0xfebdc150 │ │ │ │ + bl 0xfebdc118 │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vmaxnm.f32 d27, d12, d14 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x1893b50 │ │ │ │ + blx 0x1893b18 │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a4178 │ │ │ │ + b 0x11a4140 │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0xfec61580 │ │ │ │ - blx 0x1893974 │ │ │ │ - b 0xfe48fb9c │ │ │ │ + bl 0xfec61548 │ │ │ │ + blx 0x189393c │ │ │ │ + b 0xfe48fb64 │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe485d98 │ │ │ │ + b 0xfe485d60 │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vpmax.f32 , q7, q1 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x1894380 │ │ │ │ + blx 0x1894348 │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ - bne 0x16d41b0 │ │ │ │ + bne 0x16d4178 │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bd494 │ │ │ │ + b 0xfe1bd45c │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vpmax.f32 , , q1 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x14bd3cc │ │ │ │ - bl 0x1a3a08 │ │ │ │ + b 0x14bd394 │ │ │ │ + bl 0x1a39d0 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd414 │ │ │ │ + b 0xfe1bd3dc │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebfd418 │ │ │ │ + bl 0xfebfd3e0 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe404a28 │ │ │ │ + b 0xfe4049f0 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d484 │ │ │ │ + b 0x117d44c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20eb9e │ │ │ │ - b 0x14bd438 │ │ │ │ - bl 0xfe9a3a74 │ │ │ │ + blx 0x20eb66 │ │ │ │ + b 0x14bd400 │ │ │ │ + bl 0xfe9a3a3c │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd480 │ │ │ │ + b 0xfe1bd448 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3fd484 │ │ │ │ + bl 0x3fd44c │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe404a94 │ │ │ │ + b 0xfe404a5c │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d4f0 │ │ │ │ + b 0x117d4b8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20ec0a │ │ │ │ + blx 0x20ebd2 │ │ │ │ stceq 2, cr11, [r0], {130} @ 0x82 │ │ │ │ - bl 0xd6be8 │ │ │ │ + bl 0xd6bb0 │ │ │ │ @ instruction: 0xf64f4111 │ │ │ │ addlt r7, r9, #65280 @ 0xff00 │ │ │ │ addsmi fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ strbtmi fp, [r3], -r8, lsl #31 │ │ │ │ svclt 0x008a4288 │ │ │ │ streq r2, [r8], #-0 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @@ -197039,72 +197025,72 @@ │ │ │ │ addsmi fp, sl, #-1342177267 @ 0xb000000d │ │ │ │ mvnscs fp, #136, 30 @ 0x220 │ │ │ │ andscs lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldrmi fp, [r4, #722] @ 0x2d2 │ │ │ │ stcmi 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ andseq fp, r2, #148, 30 @ 0x250 │ │ │ │ rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - bl 0x3e173c │ │ │ │ + bl 0x3e1704 │ │ │ │ sbcslt r4, r2, #268435457 @ 0x10000001 │ │ │ │ svclt 0x00984594 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ andsvs lr, r0, #323584 @ 0x4f000 │ │ │ │ tstvs r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf44fbf88 │ │ │ │ - b 0x1193d08 │ │ │ │ + b 0x1193cd0 │ │ │ │ sbclt r0, r9, #12 │ │ │ │ svclt 0x0094428a │ │ │ │ @ instruction: 0xf04f0609 │ │ │ │ movwmi r4, #33151 @ 0x817f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strmi fp, [r3], -sl, lsl #5 │ │ │ │ stceq 2, cr11, [r9], {128} @ 0x80 │ │ │ │ - b 0x14a1574 │ │ │ │ + b 0x14a153c │ │ │ │ svclt 0x008a4313 │ │ │ │ andcs r1, r0, r0, lsl #21 │ │ │ │ addmi fp, fp, #128, 4 │ │ │ │ - bne 0x17c0954 │ │ │ │ + bne 0x17c091c │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbclt r4, sl, #3145728 @ 0x300000 │ │ │ │ vmlal.u , d17, d0[0] │ │ │ │ addsmi r2, r0, #1792 @ 0x700 │ │ │ │ - bne 0xfe100980 │ │ │ │ + bne 0xfe100948 │ │ │ │ andcs pc, r7, #201326595 @ 0xc000003 │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ strbmi fp, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0xfe980990 │ │ │ │ + bl 0xfe980958 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x14a3b94 │ │ │ │ + b 0x14a3b5c │ │ │ │ svclt 0x00846111 │ │ │ │ - b 0x10fd6c8 │ │ │ │ + b 0x10fd690 │ │ │ │ vaddl.u8 q9, d3, d2 │ │ │ │ strbmi r4, [r2, #-519]! @ 0xfffffdf9 │ │ │ │ tstvs r3, #323584 @ 0x4f000 │ │ │ │ - bl 0xfe980998 │ │ │ │ + bl 0xfe980960 │ │ │ │ sbcslt r0, r2, #12, 4 @ 0xc0000000 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ svclt 0x0084428b │ │ │ │ - b 0x10d750c │ │ │ │ + b 0x10d74d4 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x8bdfb4 │ │ │ │ - bl 0x4905b8 │ │ │ │ + blx 0x8bdf7c │ │ │ │ + bl 0x490580 │ │ │ │ stceq 12, cr4, [r3], {17} │ │ │ │ - blx 0x8bd5e4 │ │ │ │ + blx 0x8bd5ac │ │ │ │ @ instruction: 0xf64ffc8c │ │ │ │ strbmi r7, [r6, #767]! @ 0x2ff │ │ │ │ uqadd8mi fp, r0, r4 │ │ │ │ addmi r4, fp, #16, 12 @ 0x1000000 │ │ │ │ - bne 0x17c09e4 │ │ │ │ + bne 0x17c09ac │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stceq 2, cr11, [sl], {131} @ 0x83 │ │ │ │ addsmi r0, r3, #0, 24 │ │ │ │ @@ -197120,49 +197106,49 @@ │ │ │ │ strne fp, [r9], #-523 @ 0xfffffdf5 │ │ │ │ vmlsl.u8 , d0, d3 │ │ │ │ @ instruction: 0x4120eb01 │ │ │ │ addslt r2, r8, #0, 22 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d1864 │ │ │ │ + b 0x10d182c │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ strtmi r2, [r4], #3079 @ 0xc07 │ │ │ │ vmull.u , d0, d3[0] │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ - b 0x14bd7c0 │ │ │ │ - b 0x1c9a094 │ │ │ │ + b 0x14bd788 │ │ │ │ + b 0x1c9a05c │ │ │ │ vcgt.u8 d16, d14, d3 │ │ │ │ - b 0x14a3c88 │ │ │ │ + b 0x14a3c50 │ │ │ │ strtmi r6, [r4], #289 @ 0x121 │ │ │ │ @ instruction: 0x612eeb01 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ adclt r0, sp, #134217728 @ 0x8000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ vst2.8 {d0-d3}, [r4], r4 │ │ │ │ @ instruction: 0x4328047f │ │ │ │ - b 0x10db09c │ │ │ │ + b 0x10db064 │ │ │ │ svclt 0x00a80004 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ tstcs r0, r3, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - bl 0xfe9bd4c8 │ │ │ │ + bl 0xfe9bd490 │ │ │ │ strne r0, [r9], #-780 @ 0xfffffcf4 │ │ │ │ smlawtmi r0, r1, fp, lr │ │ │ │ addslt r2, fp, #0, 22 │ │ │ │ andmi lr, r1, r3, asr #20 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ @@ -197173,15 +197159,15 @@ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ sublt r2, r8, #1792 @ 0x700 │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ @ instruction: 0xf1bc1a1b │ │ │ │ vpmax.f32 d16, d1, d0 │ │ │ │ - b 0x14a1d24 │ │ │ │ + b 0x14a1cec │ │ │ │ sbcslt r2, r8, #12, 10 @ 0x3000000 │ │ │ │ stcmi 3, cr15, [r7], {78} @ 0x4e │ │ │ │ movweq lr, #14959 @ 0x3a6f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ smlawtvs lr, r1, fp, lr │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -197195,37 +197181,37 @@ │ │ │ │ @ instruction: 0x4328047f │ │ │ │ svclt 0x00a82900 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ andsvs r4, r3, r0, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd56c │ │ │ │ + bl 0x1bd534 │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0xff11b968 │ │ │ │ + bl 0xff11b930 │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d19ac │ │ │ │ + b 0x10d1974 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd598 │ │ │ │ + bl 0xfe9bd560 │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0x11b994 │ │ │ │ + bl 0x11b95c │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d19d8 │ │ │ │ + b 0x10d19a0 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x5bd7c4 │ │ │ │ + blx 0x5bd78c │ │ │ │ stceq 3, cr15, [r9], {129} @ 0x81 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16152 @ 0x3f18 │ │ │ │ svclt 0x00082901 │ │ │ │ @@ -197235,93 +197221,93 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ stccs 3, cr15, [r7], {206} @ 0xce │ │ │ │ strmi pc, [r7, #-961] @ 0xfffffc3f │ │ │ │ sbclt r4, r3, #164, 8 @ 0xa4000000 │ │ │ │ vmov.i16 , #37632 @ 0x9300 │ │ │ │ - b 0x1494624 │ │ │ │ - b 0x1499e34 │ │ │ │ + b 0x14945ec │ │ │ │ + b 0x1499dfc │ │ │ │ @ instruction: 0xf1bc2c1c │ │ │ │ @ instruction: 0xf3ce0f01 │ │ │ │ strtmi r4, [ip], #3079 @ 0xc07 │ │ │ │ tstvs lr, r1, lsl #22 │ │ │ │ - b 0x14bd978 │ │ │ │ - b 0x1499a68 │ │ │ │ - b 0x14a2250 │ │ │ │ + b 0x14bd940 │ │ │ │ + b 0x1499a30 │ │ │ │ + b 0x14a2218 │ │ │ │ svclt 0x00082c1c │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf1bcb2a4 │ │ │ │ - b 0x10d4a34 │ │ │ │ - b 0x14a8e38 │ │ │ │ + b 0x10d49fc │ │ │ │ + b 0x14a8e00 │ │ │ │ svclt 0x00082111 │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - ldrbeq pc, [pc, #-1029]! @ 0xd0a3b @ │ │ │ │ + ldrbeq pc, [pc, #-1029]! @ 0xd0a03 @ │ │ │ │ stmdbcs r1, {r5, r8, r9, lr} │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - bl 0xfe9bd870 │ │ │ │ + bl 0xfe9bd838 │ │ │ │ stceq 3, cr0, [r9], {12} │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ - b 0x10d9a78 │ │ │ │ + b 0x10d9a40 │ │ │ │ stceq 0, cr4, [r9], {1} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r8, #805306380 @ 0x3000000c │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ vshll.u8 , d11, #6 │ │ │ │ - bl 0xfebdbec0 │ │ │ │ + bl 0xfebdbe88 │ │ │ │ vmull.u8 q8, d1, d4 │ │ │ │ sbcslt r4, r8, #29360128 @ 0x1c00000 │ │ │ │ - b 0x149371c │ │ │ │ - blx 0xfed99ee4 │ │ │ │ - b 0x18cdcc4 │ │ │ │ - b 0x149bf2c │ │ │ │ + b 0x14936e4 │ │ │ │ + blx 0xfed99eac │ │ │ │ + b 0x18cdc8c │ │ │ │ + b 0x149bef4 │ │ │ │ vsra.u8 d22, d1, #2 │ │ │ │ - bl 0xff123ee0 │ │ │ │ - bl 0xfebe9340 │ │ │ │ - b 0x1493ee0 │ │ │ │ + bl 0xff123ea8 │ │ │ │ + bl 0xfebe9308 │ │ │ │ + b 0x1493ea8 │ │ │ │ svclt 0x00081353 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ strmi lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ - b 0x18bd970 │ │ │ │ + b 0x18bd938 │ │ │ │ @ instruction: 0xf4052c1c │ │ │ │ svclt 0x0008057f │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - beq 0x321b70 │ │ │ │ + beq 0x321b38 │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd918 │ │ │ │ + bl 0x1bd8e0 │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ - b 0x10dbb20 │ │ │ │ + b 0x10dbae8 │ │ │ │ svclt 0x00084001 │ │ │ │ stceq 3, cr2, [r9], {3} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd944 │ │ │ │ + bl 0xfe9bd90c │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ stmdbcs r1, {r8, r9, sp} │ │ │ │ @@ -197329,76 +197315,76 @@ │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andlt r1, r9, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0x4320eb03 │ │ │ │ @ instruction: 0xf080fa01 │ │ │ │ vmov.i32 , #139 @ 0x0000008b │ │ │ │ - b 0x10d10b4 │ │ │ │ + b 0x10d107c │ │ │ │ tstcs r0, r3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ - bl 0x3fd8b4 │ │ │ │ - blx 0x11ac00c │ │ │ │ + bl 0x3fd87c │ │ │ │ + blx 0x11abfd4 │ │ │ │ vcgt.u8 d31, d16, d0 │ │ │ │ vhsub.u8 d18, d0, d7 │ │ │ │ - b 0x14a0fb4 │ │ │ │ + b 0x14a0f7c │ │ │ │ vqdmulh.s q8, , d0[7] │ │ │ │ - b 0x1191cbc │ │ │ │ + b 0x1191c84 │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ strbtmi r2, [r2], #-3079 @ 0xfffff3f9 │ │ │ │ tstpmi r7, r1, asr #6 @ p-variant is OBSOLETE │ │ │ │ bicseq r4, r2, r8, lsl #8 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r3, #192, 6 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt r1, r3, #167772160 @ 0xa000000 │ │ │ │ - bl 0xff17d7f8 │ │ │ │ - bne 0x17a1058 │ │ │ │ + bl 0xff17d7c0 │ │ │ │ + bne 0x17a1020 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191d1c │ │ │ │ + b 0x1191ce4 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ sublt fp, r3, #-1610612732 @ 0xa0000004 │ │ │ │ @ instruction: 0x6c20ebcc │ │ │ │ vpmin.u8 d17, d16, d11 │ │ │ │ - b 0x149981c │ │ │ │ + b 0x14997e4 │ │ │ │ sha256h.32 q8, q0, q14 │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191d28 │ │ │ │ + b 0x1191cf0 │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ - bl 0xfe95c030 │ │ │ │ + bl 0xfe95bff8 │ │ │ │ vhsub.u8 d16, d1, d12 │ │ │ │ - bne 0x10e1438 │ │ │ │ + bne 0x10e1400 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, asr #23 │ │ │ │ @ instruction: 0x4321eb03 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191d88 │ │ │ │ + b 0x1191d50 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0x4321eba3 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191da8 │ │ │ │ + b 0x1191d70 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r0, r2, #2816 @ 0xb00 │ │ │ │ andsmi lr, r0, r3, lsl #22 │ │ │ │ @ instruction: 0xf181fa12 │ │ │ │ stmdaeq r9, {r6, fp}^ │ │ │ │ @@ -197413,40 +197399,40 @@ │ │ │ │ movwmi pc, #29632 @ 0x73c0 @ │ │ │ │ vmov.i16 q8, #144 @ 0x0090 │ │ │ │ strbtmi r2, [r2], #-519 @ 0xfffffdf9 │ │ │ │ smlabtmi r7, r1, r3, pc @ │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ ldmdaeq r2, {r0, r1, r3, sl, lr}^ │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ - b 0x10d3234 │ │ │ │ - b 0x10d90d4 │ │ │ │ + b 0x10d31fc │ │ │ │ + b 0x10d909c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20f252 │ │ │ │ + blx 0x20f21a │ │ │ │ addlt r0, r3, #2560 @ 0xa00 │ │ │ │ - bl 0xff17db08 │ │ │ │ - bne 0x17a1128 │ │ │ │ + bl 0xff17dad0 │ │ │ │ + bne 0x17a10f0 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191e2c │ │ │ │ + b 0x1191df4 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ sbclt fp, r3, #-1610612724 @ 0xa000000c │ │ │ │ @ instruction: 0x6c10ebcc │ │ │ │ @ instruction: 0xf3c01a9b │ │ │ │ - b 0x149992c │ │ │ │ + b 0x14998f4 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191e38 │ │ │ │ + b 0x1191e00 │ │ │ │ vsubw.u8 q11, , d12 │ │ │ │ - bl 0xfe95c140 │ │ │ │ + bl 0xfe95c108 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - bne 0x10e1548 │ │ │ │ + bne 0x10e1510 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -197457,41 +197443,41 @@ │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addlt fp, r3, #-1610612728 @ 0xa0000008 │ │ │ │ andsmi lr, r0, r2, lsl #22 │ │ │ │ tstmi r1, #166912 @ 0x28c00 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191eb4 │ │ │ │ + b 0x1191e7c │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ sbclt fp, fp, #536870924 @ 0x2000000c │ │ │ │ vrshr.u64 d20, d10, #64 │ │ │ │ svclt 0x00942c07 │ │ │ │ - bne 0xff557c00 │ │ │ │ + bne 0xff557bc8 │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ svclt 0x00984e07 │ │ │ │ vrshr.u64 , q5, #63 │ │ │ │ svclt 0x00882307 │ │ │ │ ldrmi fp, [ip, #722] @ 0x2d2 │ │ │ │ - bl 0xfec00fdc │ │ │ │ - bl 0xfe9941bc │ │ │ │ + bl 0xfec00fa4 │ │ │ │ + bl 0xfe994184 │ │ │ │ vmull.u8 q8, d1, d12 │ │ │ │ cdpeq 3, 0, cr4, cr9, cr7, {0} │ │ │ │ - blx 0x18a2834 │ │ │ │ + blx 0x18a27fc │ │ │ │ svclt 0x0094fc8c │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vmlaeq.f64 d14, d19, d30 │ │ │ │ svclt 0x00984494 │ │ │ │ - b 0x14bdd38 │ │ │ │ + b 0x14bdd00 │ │ │ │ svclt 0x00886310 │ │ │ │ @ instruction: 0xf28efa5f │ │ │ │ svclt 0x0094428b │ │ │ │ - bne 0x1797d04 │ │ │ │ + bne 0x1797ccc │ │ │ │ andeq lr, ip, r2, lsl #22 │ │ │ │ sbcslt fp, r9, #140, 30 @ 0x230 │ │ │ │ strmi fp, [r8], #-713 @ 0xfffffd37 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -197501,90 +197487,90 @@ │ │ │ │ svceq 0x0002f010 │ │ │ │ @ instruction: 0xf443bf18 │ │ │ │ @ instruction: 0xf010437f │ │ │ │ svclt 0x00180f04 │ │ │ │ cmnpeq pc, #1124073472 @ p-variant is OBSOLETE @ 0x43000000 │ │ │ │ svclt 0x00480700 │ │ │ │ cmnpmi pc, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - b 0xfe12128c │ │ │ │ + b 0xfe121254 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2843c │ │ │ │ + bl 0xfec28404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #11534336 @ 0xb00000 │ │ │ │ movwls r4, #1641 @ 0x669 │ │ │ │ ldmdavs fp, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf0ac0300 │ │ │ │ - blmi 0x390088 │ │ │ │ - blls 0x12b2c8 │ │ │ │ + blmi 0x390050 │ │ │ │ + blls 0x12b290 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1d6fb04 │ │ │ │ - svclt 0x0000fc07 │ │ │ │ + svclt 0x0000fc03 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28490 │ │ │ │ + bl 0xfec28458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strbtmi r4, [r9], -fp, lsl #12 │ │ │ │ - blmi 0x435ea0 │ │ │ │ + blmi 0x435e68 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2 0, cr15, [r8], #-532 @ 0xfffffdec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x20f446 │ │ │ │ - blx 0xff88da2e │ │ │ │ + blx 0x20f40e │ │ │ │ + blx 0xff78d9f6 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec284e0 │ │ │ │ + bl 0xfec284a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmcs pc!, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ @ instruction: 0xf040bfce │ │ │ │ andlt r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ svclt 0x00ca7000 │ │ │ │ - bl 0x1bdb44 │ │ │ │ + bl 0x1bdb0c │ │ │ │ subseq r0, r2, r2, asr #4 │ │ │ │ - blx 0xdd30a │ │ │ │ - blx 0x18df0a │ │ │ │ + blx 0xdd2d2 │ │ │ │ + blx 0x18ded2 │ │ │ │ @ instruction: 0xf1b3f303 │ │ │ │ - blle 0xffea9110 │ │ │ │ + blle 0xffea90d8 │ │ │ │ sbcsvc lr, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf5a01040 │ │ │ │ - blcs 0xae11c │ │ │ │ + blcs 0xae0e4 │ │ │ │ tstcs r0, r5, lsl #16 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd08 │ │ │ │ - vrsra.s64 q11, q8, #64 │ │ │ │ + vrsra.s64 d22, d16, #64 │ │ │ │ @ instruction: 0xf6450333 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vmla.i d22, d0, d0[0] │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1a13252 │ │ │ │ - svclt 0x0000fbbd │ │ │ │ + svclt 0x0000fbb9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28554 │ │ │ │ + bl 0xfec2851c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ ldmdblt sp!, {r4, sp, lr} │ │ │ │ strble r0, [r9], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0xf04f1892 │ │ │ │ ldrshmi r3, [fp, #-95] @ 0xffffffa1 │ │ │ │ @@ -197594,15 +197580,15 @@ │ │ │ │ addvs pc, r0, pc, asr #32 │ │ │ │ vst4.16 {d16-d19}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0415180 │ │ │ │ @ instruction: 0xf1970101 │ │ │ │ mcrrne 8, 1, pc, r3, cr3 @ │ │ │ │ cmnpmi pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ - b 0x11939c │ │ │ │ + b 0x119364 │ │ │ │ stmiblt sp!, {r0, r1, r6, r7, r8, ip}^ │ │ │ │ stmdaeq fp, {r0, r2, r5, sp, lr}^ │ │ │ │ vst4.16 {d0[3],d1[3],d2[3],d3[3]}, [r3], r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -197630,50 +197616,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ mlaeq r0, sp, r8, pc @ │ │ │ │ ldmiblt lr!, {r1, r2, r5, fp, sp, lr} │ │ │ │ svclt 0x0058031f │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ - bl 0x586604 │ │ │ │ + bl 0x5865cc │ │ │ │ ldrmi r0, [r4], r2, lsl #28 │ │ │ │ @ instruction: 0x463e415b │ │ │ │ svccc 0x00014672 │ │ │ │ ldrble r0, [r6, #793]! @ 0x319 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - bl 0x7e2ca8 │ │ │ │ + bl 0x7e2c70 │ │ │ │ eorvs r0, r6, ip, lsl #24 │ │ │ │ tsteq r1, r3, asr #22 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ andeq pc, r1, #6 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ rsble r2, r2, r0, lsl #20 │ │ │ │ orrcs pc, r9, r3, asr #7 │ │ │ │ vst4.16 {d16-d19}, [r1], r9 │ │ │ │ @ instruction: 0xf0416100 │ │ │ │ - b 0x1491870 │ │ │ │ + b 0x1491838 │ │ │ │ vst2. {d23-d24}, [pc :128], r1 │ │ │ │ @ instruction: 0xf04f5300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf04f37ff │ │ │ │ movwcc r0, #7807 @ 0x1e7f │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbeq r3, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d12, d3 │ │ │ │ stmdbeq r2, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vqdmulh.s d15, d8, d0 │ │ │ │ andcs pc, r9, #1024 @ 0x400 │ │ │ │ stmdbeq r1, {r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addmi r4, r7, #1241513984 @ 0x4a000000 │ │ │ │ andeq lr, r2, #129024 @ 0x1f800 │ │ │ │ - b 0x14c6054 │ │ │ │ + b 0x14c601c │ │ │ │ stmiane r9, {r2, r3, r4, r6, r7, r8, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x11135d8 │ │ │ │ - b 0x14adbe8 │ │ │ │ + b 0x11135a0 │ │ │ │ + b 0x14adbb0 │ │ │ │ @ instruction: 0xf5b10c6c │ │ │ │ @ instruction: 0xf14c5380 │ │ │ │ @ instruction: 0xf5b33cff │ │ │ │ @ instruction: 0xf17c5f80 │ │ │ │ eorsle r0, r8, #0, 24 │ │ │ │ @ instruction: 0xf3c11bad │ │ │ │ andcs r0, r0, fp, lsl #2 │ │ │ │ @@ -197683,15 +197669,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ tstlt sl, #248, 6 @ 0xe0000003 │ │ │ │ movtcc pc, #25539 @ 0x63c3 @ │ │ │ │ addeq pc, r0, r3, lsl #1 │ │ │ │ @ instruction: 0xf7ff1bad │ │ │ │ sbclt pc, r1, #3824 @ 0xef0 │ │ │ │ - bl 0x219500 │ │ │ │ + bl 0x2194c8 │ │ │ │ movweq r7, #38357 @ 0x95d5 │ │ │ │ eorvs r1, r5, sp, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -197700,90 +197686,90 @@ │ │ │ │ vst2.8 {d2[2],d3[2]}, [r1], sl │ │ │ │ @ instruction: 0xf0216100 │ │ │ │ tstcc r1, r1, lsl #2 │ │ │ │ ldr r0, [sl, r9, asr #32] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ addvc pc, r0, r3, lsl #9 │ │ │ │ @ instruction: 0xf645e7da │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ - blmi 0x151608 │ │ │ │ + vmla.i d22, d0, d0[5] │ │ │ │ + blmi 0x1515d0 │ │ │ │ rsbcc pc, lr, #64, 4 │ │ │ │ - blx 0xfee8dbdc │ │ │ │ - eorseq ip, r3, r8, lsl #30 │ │ │ │ + blx 0xfed8dba4 │ │ │ │ + eorseq ip, r3, r8, asr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28764 │ │ │ │ + bl 0xfec2872c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x460e4b36 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7690300 │ │ │ │ - @ instruction: 0xf3c0fd99 │ │ │ │ + @ instruction: 0xf3c0fdb5 │ │ │ │ movwls r5, #9159 @ 0x23c7 │ │ │ │ movwmi pc, #32 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ stmdale pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} @ │ │ │ │ svceq 0x00c0b32b │ │ │ │ @ instruction: 0xf1b3d139 │ │ │ │ @ instruction: 0xd0104fff │ │ │ │ @ instruction: 0xf3c40762 │ │ │ │ vst2. {d16-d19}, [pc :64], r3 │ │ │ │ stmdage r2, {r1, r2, r3, r4, r5, r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ stmdals r2, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00005c0 │ │ │ │ @ instruction: 0xb32540ff │ │ │ │ - b 0x10d3de0 │ │ │ │ - blmi 0x9598c4 │ │ │ │ - blls 0x1ab62c │ │ │ │ + b 0x10d3da8 │ │ │ │ + blmi 0x95988c │ │ │ │ + blls 0x1ab5f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andmi pc, r0, r0 │ │ │ │ rscsmi pc, pc, r0, asr #32 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e68033 │ │ │ │ @ instruction: 0xf7524631 │ │ │ │ - stmiblt r8, {r0, r2, r6, fp, ip, sp, lr, pc}^ │ │ │ │ - blvc 0xda2e7c │ │ │ │ + stmiblt r8, {r0, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + blvc 0xda2e44 │ │ │ │ sbcsle r2, lr, r0, lsl #22 │ │ │ │ - bleq 0x349620 │ │ │ │ + bleq 0x3495e8 │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ ldmdahi r3!, {r0, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - blmi 0x4316e0 │ │ │ │ - blls 0x1ab680 │ │ │ │ + blmi 0x4316a8 │ │ │ │ + blls 0x1ab648 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfe28f3d0 │ │ │ │ + bllt 0xfe98f398 │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - bcs 0xf1704 │ │ │ │ + bcs 0xf16cc │ │ │ │ ldrtmi sp, [r1], -fp, ror #3 │ │ │ │ @ instruction: 0xf7694620 │ │ │ │ - ldrb pc, [sl, r1, ror #24] @ │ │ │ │ - blx 0xa0dda0 │ │ │ │ + @ instruction: 0xe7dafc7d │ │ │ │ + blx 0x90dd68 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r0, asr fp │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2 7, cr15, [r0, #-420]! @ 0xfffffe5c │ │ │ │ + ldc2 7, cr15, [ip, #-420]! @ 0xfffffe5c │ │ │ │ movwmi pc, #32 @ │ │ │ │ strbpl pc, [r7, #960] @ 0x3c0 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ strls r4, [r2, #-4095] @ 0xfffff001 │ │ │ │ svclt 0x0008d846 │ │ │ │ strmi pc, [r0], #-0 │ │ │ │ tstlt r3, #17 │ │ │ │ @@ -197791,77 +197777,77 @@ │ │ │ │ eormi r7, r3, r0, ror #7 │ │ │ │ subsle r2, fp, r0, lsl #22 │ │ │ │ strmi pc, [r0], -r4 │ │ │ │ stmdble r1!, {r2, r3, r4, r5, r6, r7, r8, sl, fp, sp} │ │ │ │ mvnslt r7, fp, ror sl │ │ │ │ @ instruction: 0x4634883b │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0xff179c │ │ │ │ - blls 0x1ab71c │ │ │ │ + blmi 0xff1764 │ │ │ │ + blls 0x1ab6e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd16dc @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd16a4 @ │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e4803b │ │ │ │ bicseq pc, r3, #196, 6 @ 0x10000003 │ │ │ │ mvnscs r0, r2, ror #14 │ │ │ │ @ instruction: 0xf8cda802 │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ - blls 0x190fa4 │ │ │ │ - b 0x10d53fc │ │ │ │ + blls 0x190f6c │ │ │ │ + b 0x10d53c4 │ │ │ │ ldrbeq r0, [fp, #193] @ 0xc1 │ │ │ │ mvnsmi pc, #3 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ - b 0xfe0e23d8 │ │ │ │ + b 0xfe0e23a0 │ │ │ │ strb r0, [lr, r3, lsl #8] │ │ │ │ @ instruction: 0xf7514639 │ │ │ │ - @ instruction: 0xb1b8ffb5 │ │ │ │ + @ instruction: 0xb1b8ffd1 │ │ │ │ ldmdahi fp!, {r1, r3, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, fp, lsr r0 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r9, lsr #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76941f0 │ │ │ │ - @ instruction: 0x4620bafd │ │ │ │ + @ instruction: 0x4620bb19 │ │ │ │ @ instruction: 0xf7694639 │ │ │ │ - @ instruction: 0x4604fbdf │ │ │ │ - blcs 0xf0438 │ │ │ │ + @ instruction: 0x4604fbfb │ │ │ │ + blcs 0xf0400 │ │ │ │ strb sp, [r9, pc, lsr #1]! │ │ │ │ svceq 0x00e1883b │ │ │ │ @ instruction: 0xf04378ba │ │ │ │ eorshi r0, fp, r4, lsl r3 │ │ │ │ ldmdale r4, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ - beq 0x15277c │ │ │ │ + beq 0x152744 │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b121 │ │ │ │ @ instruction: 0xf0444400 │ │ │ │ @ instruction: 0xe79a44ff │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cmnpvc pc, #208666624 @ p-variant is OBSOLETE @ 0xc700000 │ │ │ │ ldreq pc, [lr], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf1d6e793 │ │ │ │ - andcs pc, r0, r3, lsl #19 │ │ │ │ - msrvs (UNDEF: 100), r5 │ │ │ │ + andcs pc, r0, pc, ror r9 @ │ │ │ │ + msrvs R12_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addscs pc, sl, #64, 4 │ │ │ │ @ instruction: 0xff02f169 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq ip, r3, r8, lsr #30 │ │ │ │ + eorseq ip, r3, r8, ror #29 │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -197937,26 +197923,26 @@ │ │ │ │ @ instruction: 0xf8a03f9e │ │ │ │ @ instruction: 0xf8a03fd4 │ │ │ │ @ instruction: 0xf8a03fe6 │ │ │ │ @ instruction: 0xf8a03fb0 │ │ │ │ andcs r3, r0, r2, asr #31 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec28af8 │ │ │ │ + bl 0xfec28ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [r4], -r0, lsl #30 │ │ │ │ andsmi r4, sl, fp, asr #32 │ │ │ │ svceq 0x0040f412 │ │ │ │ vmov.i32 d29, #150 @ 0x00000096 │ │ │ │ - blcc 0x126718 │ │ │ │ + blcc 0x1266e0 │ │ │ │ svclt 0x008f2b02 │ │ │ │ @ instruction: 0xf64c2300 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ - bl 0xd19f0 │ │ │ │ + vshr.s64 d22, d16, #64 │ │ │ │ + bl 0xd19b8 │ │ │ │ svclt 0x00980083 │ │ │ │ umaalcc pc, r8, r0, r8 @ │ │ │ │ svccc 0x006af884 │ │ │ │ svccc 0x007cf884 │ │ │ │ svccc 0x008ef884 │ │ │ │ svccc 0x00a0f884 │ │ │ │ ldrle r0, [r1, #-789] @ 0xfffffceb │ │ │ │ @@ -197990,15 +197976,15 @@ │ │ │ │ vmla.i , , d3[4] │ │ │ │ @ instruction: 0xf8846040 │ │ │ │ @ instruction: 0xf8840f74 │ │ │ │ @ instruction: 0xf8840f86 │ │ │ │ @ instruction: 0xf8840f98 │ │ │ │ @ instruction: 0xf8840faa │ │ │ │ @ instruction: 0xf8840fbc │ │ │ │ - bcs 0xd5904 │ │ │ │ + bcs 0xd58cc │ │ │ │ @ instruction: 0x078bd05d │ │ │ │ movwcs sp, #1365 @ 0x555 │ │ │ │ sbccs r2, r0, #1073741856 @ 0x40000020 │ │ │ │ andmi pc, r3, r2, asr #4 │ │ │ │ svccc 0x0082f884 │ │ │ │ svccc 0x0084f884 │ │ │ │ svceq 0x007ff8a4 │ │ │ │ @@ -198033,1324 +198019,1324 @@ │ │ │ │ svcne 0x0098f884 │ │ │ │ svcne 0x00aaf884 │ │ │ │ svcne 0x00bcf884 │ │ │ │ svcne 0x00cef884 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x100f58 │ │ │ │ + bcs 0x100f20 │ │ │ │ streq sp, [fp, r4, asr #1] │ │ │ │ movwcs sp, #5289 @ 0x14a9 │ │ │ │ subcs r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ andcs pc, r1, r5, asr #4 │ │ │ │ - blcs 0x10b92c │ │ │ │ + blcs 0x10b8f4 │ │ │ │ @ instruction: 0x2000d1ba │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28ca4 │ │ │ │ + bl 0xfec28c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf751b280 │ │ │ │ - @ instruction: 0x2100ff95 │ │ │ │ + @ instruction: 0x2100ffb1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x0092f751 │ │ │ │ - ldmlt r4, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00aef751 │ │ │ │ + ldmlt r0!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28cd4 │ │ │ │ + bl 0xfec28c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf751b280 │ │ │ │ - smlabbcs r0, r1, pc, pc @ │ │ │ │ + @ instruction: 0x2100ff9d │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x00fcf751 │ │ │ │ - ldmdblt r0!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r8, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt ip, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d04 │ │ │ │ + bl 0xfec28ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf752b280 │ │ │ │ - smlabbcs r0, r1, fp, pc @ │ │ │ │ + @ instruction: 0x2100fb9d │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x0060f752 │ │ │ │ - svclt 0x00dcf752 │ │ │ │ + svclt 0x007cf752 │ │ │ │ + svclt 0x00f8f752 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d34 │ │ │ │ + bl 0xfec28cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf75cb280 │ │ │ │ - smlabtcs r0, r5, r8, pc @ │ │ │ │ + smlattcs r0, r1, r8, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - stmdblt r0!, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r2, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt ip!, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt lr!, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d64 │ │ │ │ + bl 0xfec28d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - strdcs pc, [r0, -r9] │ │ │ │ + tstpcs r0, r5, lsl sl @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0xc8f920 │ │ │ │ - blt 0xfe60f924 │ │ │ │ + blt 0x138f8e8 │ │ │ │ + blt 0xfed0f8ec │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d94 │ │ │ │ + bl 0xfec28d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - ldrdcs pc, [r0, -r1] │ │ │ │ + smlattcs r0, sp, r9, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0x28f950 │ │ │ │ - blt 0xa0f954 │ │ │ │ + blt 0x98f918 │ │ │ │ + blt 0x110f91c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28dc4 │ │ │ │ + bl 0xfec28d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - smlabtcs r0, sp, r9, pc @ │ │ │ │ + smlattcs r0, r9, r9, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0x18f980 │ │ │ │ - blt 0x1f8f984 │ │ │ │ + blt 0x88f948 │ │ │ │ + blt 0xfe68f94c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28df4 │ │ │ │ + bl 0xfec28dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - smlatbcs r0, r5, r9, pc @ │ │ │ │ + smlabtcs r0, r1, r9, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldmiblt sl, {r1, r2, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0x38f9b4 │ │ │ │ + ldmiblt r6!, {r1, r2, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0xa8f97c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28e24 │ │ │ │ + bl 0xfec28dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - blx 0xfe70f9cc │ │ │ │ + blx 0xfee0f994 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - bllt 0xff58f9e0 │ │ │ │ - stclt 7, cr15, [lr], {103} @ 0x67 │ │ │ │ + bllt 0xffc8f9a8 │ │ │ │ + stclt 7, cr15, [sl], #-412 @ 0xfffffe64 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28e50 │ │ │ │ + bl 0xfec28e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf766b289 │ │ │ │ - andcc pc, r1, r3, asr #28 │ │ │ │ + andcc pc, r1, pc, asr lr @ │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - mvnsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ + movsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d1ec │ │ │ │ + b 0xfe16d1b4 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ - blmi 0x192164 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ + blmi 0x19212c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000fc77 │ │ │ │ - eorseq ip, r3, r4, asr pc │ │ │ │ + eorseq ip, r3, r4, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28ec4 │ │ │ │ + bl 0xfec28e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf766b289 │ │ │ │ - andcc pc, r1, r5, lsl #28 │ │ │ │ + andcc pc, r1, r1, lsr #28 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - mvnsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ + movsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d260 │ │ │ │ + b 0xfe16d228 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ - blmi 0x1921d8 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ + blmi 0x1921a0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000fc3d │ │ │ │ - eorseq ip, r3, r4, asr pc │ │ │ │ + eorseq ip, r3, r4, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28f38 │ │ │ │ + bl 0xfec28f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ @ instruction: 0xf7667268 │ │ │ │ - strdcc pc, [r1], -pc @ │ │ │ │ + andcc pc, r1, fp, lsl lr @ │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - mvnsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ + movsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d2d0 │ │ │ │ + b 0xfe16d298 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ - blmi 0x192248 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ + blmi 0x192210 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000fc05 │ │ │ │ - eorseq ip, r3, r4, asr pc │ │ │ │ + eorseq ip, r3, r4, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28fa8 │ │ │ │ + bl 0xfec28f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ @ instruction: 0xf7667268 │ │ │ │ - mulcc r1, sp, sp │ │ │ │ + @ instruction: 0x3001fdb9 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - mvnsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ + movsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d340 │ │ │ │ + b 0xfe16d308 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ - blmi 0x1922b8 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ + blmi 0x192280 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000fbcd │ │ │ │ - eorseq ip, r3, r4, asr pc │ │ │ │ + eorseq ip, r3, r4, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29018 │ │ │ │ + bl 0xfec28fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - cdp2 7, 0, cr15, cr4, cr6, {3} │ │ │ │ + cdp2 7, 2, cr15, cr0, cr6, {3} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64cd819 │ │ │ │ - vrsra.s64 q11, q8, #64 │ │ │ │ - bl 0x192b08 │ │ │ │ + vrsra.s64 d22, d16, #64 │ │ │ │ + bl 0x192ad0 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - msrvs (UNDEF: 100), r5 │ │ │ │ + msrvs R12_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ - blx 0xfe60e422 │ │ │ │ - eorseq ip, r3, r4, asr pc │ │ │ │ + blx 0xfe60e3ea │ │ │ │ + eorseq ip, r3, r4, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29088 │ │ │ │ + bl 0xfec29050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - stc2 7, cr15, [r0, #408] @ 0x198 │ │ │ │ + ldc2 7, cr15, [ip, #408] @ 0x198 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64cd819 │ │ │ │ - vrsra.s64 q11, q8, #64 │ │ │ │ - bl 0x192b78 │ │ │ │ + vrsra.s64 d22, d16, #64 │ │ │ │ + bl 0x192b40 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - msrvs (UNDEF: 100), r5 │ │ │ │ + msrvs R12_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ - blx 0x180e492 │ │ │ │ - eorseq ip, r3, r4, asr pc │ │ │ │ + blx 0x180e45a │ │ │ │ + eorseq ip, r3, r4, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec290f8 │ │ │ │ + bl 0xfec290c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7630ff8 │ │ │ │ - tstpcs r0, r7, ror #26 @ p-variant is OBSOLETE │ │ │ │ + smlabbcs r0, r3, sp, pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf760b280 │ │ │ │ - svclt 0x0000bb1d │ │ │ │ + svclt 0x0000bb39 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf760b280 │ │ │ │ - svclt 0x0000bf5f │ │ │ │ - svclt 0x0080f763 │ │ │ │ + svclt 0x0000bf7b │ │ │ │ + svclt 0x009cf763 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bllt 0xff58fd08 │ │ │ │ + bllt 0xffc8fcd0 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stmdalt r0!, {r0, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x120fd40 │ │ │ │ + ldmdalt ip!, {r0, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x190fd08 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7604010 │ │ │ │ - svclt 0x0000bc83 │ │ │ │ + svclt 0x0000bc9f │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614010 │ │ │ │ - svclt 0x0000b8cf │ │ │ │ + svclt 0x0000b8eb │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29228 │ │ │ │ + bl 0xfec291f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7640ff8 │ │ │ │ - tstpcs r0, fp, ror pc @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100ff97 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000ba67 │ │ │ │ + svclt 0x0000ba83 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000bd8b │ │ │ │ - ldmiblt sl!, {r0, r2, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x0000bda7 │ │ │ │ + ldmiblt r6, {r0, r2, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bllt 0x38fe40 │ │ │ │ + bllt 0xa8fe08 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cdplt 7, 3, cr15, cr8, cr2, {3} │ │ │ │ - bllt 0xff90fe74 │ │ │ │ + cdplt 7, 5, cr15, cr4, cr2, {3} │ │ │ │ + bllt 0xfe3c │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624010 │ │ │ │ - svclt 0x0000bba9 │ │ │ │ + svclt 0x0000bbc5 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624010 │ │ │ │ - svclt 0x0000bed3 │ │ │ │ - bllt 0x150fecc │ │ │ │ - bllt 0xff78fed0 │ │ │ │ + svclt 0x0000beef │ │ │ │ + bllt 0x1c0fe94 │ │ │ │ + bllt 0xffe8fe98 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29360 │ │ │ │ + bl 0xfec29328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf75e0ff8 │ │ │ │ - smlattcs r0, r9, ip, pc @ │ │ │ │ + tstpcs r0, r5, lsl #26 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29380 │ │ │ │ + bl 0xfec29348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46154611 │ │ │ │ - ldc2l 7, cr15, [r6], {94} @ 0x5e │ │ │ │ + ldc2l 7, cr15, [r2], #376 @ 0x178 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ adclt r4, r4, #48, 12 @ 0x3000000 │ │ │ │ - ldc2l 7, cr15, [r0], {94} @ 0x5e │ │ │ │ + stc2l 7, cr15, [ip], #376 @ 0x178 │ │ │ │ andmi lr, r0, r4, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf764461a │ │ │ │ - svclt 0x0000b841 │ │ │ │ + svclt 0x0000b85d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec293c4 │ │ │ │ + bl 0xfec2938c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76470a3 │ │ │ │ - adcvc pc, r5, pc, lsr #16 │ │ │ │ + adcvc pc, r5, fp, asr #16 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec293f8 │ │ │ │ + bl 0xfec293c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23a84 │ │ │ │ + bl 0x1e23a4c │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf75f2203 │ │ │ │ - @ instruction: 0x17c1fedd │ │ │ │ + @ instruction: 0x17c1fef9 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29454 │ │ │ │ + bl 0xfec2941c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23ae0 │ │ │ │ + bl 0x1e23aa8 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf75f9400 │ │ │ │ - strbne pc, [r1, pc, lsr #29] @ │ │ │ │ + strbne pc, [r1, fp, asr #29] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7634249 │ │ │ │ - svclt 0x0000bf3f │ │ │ │ + svclt 0x0000bf5b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec294bc │ │ │ │ + bl 0xfec29484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - @ instruction: 0xff2ef763 │ │ │ │ + @ instruction: 0xff4af763 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec294ec │ │ │ │ + bl 0xfec294b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23b78 │ │ │ │ + bl 0x1e23b40 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf75f2203 │ │ │ │ - @ instruction: 0x17c1feb3 │ │ │ │ + strbne pc, [r1, pc, asr #29] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29548 │ │ │ │ + bl 0xfec29510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23bd4 │ │ │ │ + bl 0x1e23b9c │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf75f9400 │ │ │ │ - strbne pc, [r1, r5, lsl #29] @ │ │ │ │ + strbne pc, [r1, r1, lsr #29] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000be41 │ │ │ │ + svclt 0x0000be5d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec295ac │ │ │ │ + bl 0xfec29574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e5d0 │ │ │ │ + bl 0x207e598 │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - mcr2 7, 5, pc, cr0, cr15, {2} @ │ │ │ │ + mrc2 7, 5, pc, cr12, cr15, {2} │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf765461a │ │ │ │ - svclt 0x0000b981 │ │ │ │ + svclt 0x0000b99d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29610 │ │ │ │ + bl 0xfec295d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76570a3 │ │ │ │ - adcvc pc, r5, pc, ror #18 │ │ │ │ + adcvc pc, r5, fp, lsl #19 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29644 │ │ │ │ + bl 0xfec2960c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23cd0 │ │ │ │ + bl 0x1e23c98 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - ldrdcs pc, [r0, -fp] │ │ │ │ + strdcs pc, [r0, -r7] │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec296a0 │ │ │ │ + bl 0xfec29668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23d2c │ │ │ │ + bl 0x1e23cf4 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - smlatbcs r0, sp, sp, pc @ │ │ │ │ + smlabtcs r0, r9, sp, pc @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7654249 │ │ │ │ - svclt 0x0000b89b │ │ │ │ + svclt 0x0000b8b7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29708 │ │ │ │ + bl 0xfec296d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - @ instruction: 0xf88af765 │ │ │ │ + @ instruction: 0xf8a6f765 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29738 │ │ │ │ + bl 0xfec29700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23dc4 │ │ │ │ + bl 0x1e23d8c │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - smlatbcs r0, r9, sp, pc @ │ │ │ │ + smlabtcs r0, r5, sp, pc @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29794 │ │ │ │ + bl 0xfec2975c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23e20 │ │ │ │ + bl 0x1e23de8 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - tstpcs r0, fp, ror sp @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100fd97 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7644252 │ │ │ │ - svclt 0x0000bfb5 │ │ │ │ + svclt 0x0000bfd1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec297f8 │ │ │ │ + bl 0xfec297c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e81c │ │ │ │ + bl 0x207e7e4 │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - ldc2 7, cr15, [r0, #388] @ 0x184 │ │ │ │ + stc2 7, cr15, [ip, #388]! @ 0x184 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - bllt 0xfe4903dc │ │ │ │ + bllt 0xfeb903a4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29858 │ │ │ │ + bl 0xfec29820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf763b200 │ │ │ │ - adcvc pc, r5, pc, ror fp @ │ │ │ │ + umlalvc pc, r5, fp, fp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29888 │ │ │ │ + bl 0xfec29850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f2103 │ │ │ │ - smlatbcs r0, r5, fp, pc @ │ │ │ │ + smlabtcs r0, r1, fp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec298d0 │ │ │ │ + bl 0xfec29898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f7899 │ │ │ │ - smlabbcs r0, r1, fp, pc @ │ │ │ │ + @ instruction: 0x2100fb9d │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7634249 │ │ │ │ - svclt 0x0000bb25 │ │ │ │ + svclt 0x0000bb41 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29920 │ │ │ │ + bl 0xfec298e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - blx 0x6904c2 │ │ │ │ + blx 0xd9048a │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - bllt 0xfe8104d8 │ │ │ │ + bllt 0xfef104a0 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0xfe290504 │ │ │ │ + bllt 0xfe9904cc │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000ba59 │ │ │ │ + svclt 0x0000ba75 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0xff110538 │ │ │ │ + bllt 0xff810500 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - ldcllt 7, cr15, [r0, #-400] @ 0xfffffe70 │ │ │ │ + stcllt 7, cr15, [ip, #-400]! @ 0xfffffe70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec299e4 │ │ │ │ + bl 0xfec299ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - adcvc pc, r5, r1, asr #26 │ │ │ │ + adcvc pc, r5, sp, asr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29a14 │ │ │ │ + bl 0xfec299dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7612103 │ │ │ │ - tstpcs r0, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r7, lsr fp @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29a5c │ │ │ │ + bl 0xfec29a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7617899 │ │ │ │ - strdcs pc, [r0, -r7] │ │ │ │ + tstpcs r0, r3, lsl fp @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7644249 │ │ │ │ - svclt 0x0000bc87 │ │ │ │ + svclt 0x0000bca3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29aac │ │ │ │ + bl 0xfec29a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - ldc2l 7, cr15, [r8], #-400 @ 0xfffffe70 │ │ │ │ + ldc2 7, cr15, [r4], {100} @ 0x64 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - bllt 0x39066c │ │ │ │ + bllt 0xa90634 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - blt 0xffe10698 │ │ │ │ + bllt 0x510660 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7644252 │ │ │ │ - svclt 0x0000bbd3 │ │ │ │ + svclt 0x0000bbef │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0xa906cc │ │ │ │ + bllt 0x1190694 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29b68 │ │ │ │ + bl 0xfec29b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf762b200 │ │ │ │ - tstpcs r0, r1, asr #30 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, asr pc @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29b90 │ │ │ │ + bl 0xfec29b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf762b200 │ │ │ │ - adcvc pc, r5, r9, lsr #30 │ │ │ │ + adcvc pc, r5, r5, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29bc0 │ │ │ │ + bl 0xfec29b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf910f75f │ │ │ │ + @ instruction: 0xf92cf75f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29c0c │ │ │ │ + bl 0xfec29bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - @ instruction: 0xf8eaf75f │ │ │ │ + @ instruction: 0xf906f75f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29c58 │ │ │ │ + bl 0xfec29c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - cdp2 7, 4, cr15, cr12, cr2, {3} │ │ │ │ + cdp2 7, 6, cr15, cr8, cr2, {3} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29c7c │ │ │ │ + bl 0xfec29c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - cdp2 7, 3, cr15, cr6, cr2, {3} │ │ │ │ + cdp2 7, 5, cr15, cr2, cr2, {3} │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r2, r4, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29d04 │ │ │ │ + bl 0xfec29ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - ldc2l 7, cr15, [sl, #-392]! @ 0xfffffe78 │ │ │ │ + ldc2 7, cr15, [r6, #392] @ 0x188 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r1, r3, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r2, r5, r8, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29d54 │ │ │ │ + bl 0xfec29d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - tstpcs r0, r1, lsr r9 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, asr #18 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29d7c │ │ │ │ + bl 0xfec29d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - adcvc pc, r5, r9, lsl r9 @ │ │ │ │ + adcvc pc, r5, r5, lsr r9 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29dac │ │ │ │ + bl 0xfec29d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf86ef761 │ │ │ │ + @ instruction: 0xf88af761 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29df8 │ │ │ │ + bl 0xfec29dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - @ instruction: 0xf848f761 │ │ │ │ + @ instruction: 0xf864f761 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29e44 │ │ │ │ + bl 0xfec29e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf85ef764 │ │ │ │ + @ instruction: 0xf87af764 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29e68 │ │ │ │ + bl 0xfec29e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - @ instruction: 0xf848f764 │ │ │ │ + @ instruction: 0xf864f764 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r1, r3, r6, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r2, r5, r6, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r2, r4, r5, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r4, r6, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29ef0 │ │ │ │ + bl 0xfec29eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xffa4f763 │ │ │ │ + @ instruction: 0xffc0f763 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r3, r4, r6, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r2, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29f40 │ │ │ │ + bl 0xfec29f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - @ instruction: 0xf9d6f75f │ │ │ │ + @ instruction: 0xf9f2f75f │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29f98 │ │ │ │ + bl 0xfec29f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - @ instruction: 0xf9c0f761 │ │ │ │ + @ instruction: 0xf9dcf761 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addvc r7, r8, fp, lsl #17 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29ffc │ │ │ │ + bl 0xfec29fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ addlt r0, r0, #1196032 @ 0x124000 │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - blx 0xff010b8e │ │ │ │ + blx 0xff710b56 │ │ │ │ smlattcs r0, r5, r2, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a034 │ │ │ │ + bl 0xfec29ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - bvc 0x1a1536c │ │ │ │ + bvc 0x1a15334 │ │ │ │ @ instruction: 0xf75d7263 │ │ │ │ - rsbvc pc, r5, #27392 @ 0x6b00 │ │ │ │ + rsbvc pc, r5, #34560 @ 0x8700 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a068 │ │ │ │ + bl 0xfec2a030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ stmdbeq r9, {r7, r9, ip, sp, pc}^ │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - blx 0xffb90bfa │ │ │ │ + stc2 7, cr15, [r6], {93} @ 0x5d │ │ │ │ andcs r7, r0, #1342177294 @ 0x5000000e │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a09c │ │ │ │ + bl 0xfec2a064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ ldmdbeq r2, {r8, r9, sp}^ │ │ │ │ rsbvc r7, r3, #413696 @ 0x65000 │ │ │ │ @ instruction: 0xf75d4623 │ │ │ │ - rsbvc pc, r5, #49408 @ 0xc100 │ │ │ │ + rsbvc pc, r5, #56576 @ 0xdd00 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a0d0 │ │ │ │ + bl 0xfec2a098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1456e58 │ │ │ │ + blmi 0x1456e20 │ │ │ │ addlt fp, r0, #132 @ 0x84 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - vld2. {d15-d16}, [r0], r9 │ │ │ │ + vld2. {d15-d16}, [r0 :128], r5 │ │ │ │ vsubl.u8 q10, d0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #7 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ mcrrle 3, 0, r9, r5, cr2 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ @ instruction: 0xf400bf08 │ │ │ │ @@ -199380,292 +199366,292 @@ │ │ │ │ stmdage r2, {r0, r2, r3, r4, r8, sp} │ │ │ │ andls r0, r0, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf9eef7fe │ │ │ │ mvnseq r9, #2048 @ 0x800 │ │ │ │ strcs pc, [r9], #961 @ 0x3c1 │ │ │ │ orrcs lr, r3, #548864 @ 0x86000 │ │ │ │ mvnsmi pc, #50331648 @ 0x3000000 │ │ │ │ - b 0xfe1e3150 │ │ │ │ + b 0xfe1e3118 │ │ │ │ ldrb r0, [r1, r3] │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - orrlt pc, r0, r1, lsl #22 │ │ │ │ + orrlt pc, r0, sp, lsl fp @ │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xb12a802b │ │ │ │ @ instruction: 0xf7674628 │ │ │ │ - @ instruction: 0x4604fe9f │ │ │ │ + @ instruction: 0x4604febb │ │ │ │ strb r4, [r1, r0, lsr #12] │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xff80f767 │ │ │ │ - blvc 0xba47c4 │ │ │ │ + @ instruction: 0xff9cf767 │ │ │ │ + blvc 0xba478c │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldr r4, [r7, r0, lsr #12]! │ │ │ │ @ instruction: 0xf006882b │ │ │ │ stmiavc sl!, {r0, r9, sl} │ │ │ │ tstpeq r4, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x1b3078 │ │ │ │ + bcs 0x1b3040 │ │ │ │ ldm pc, {r2, r4, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5], #-2 │ │ │ │ @ instruction: 0xf0860a02 │ │ │ │ @ instruction: 0xb1260601 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ vst1.32 {d14}, [r4 :128], r2 │ │ │ │ vst3.8 {d20-d22}, [r4], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe79b007f │ │ │ │ - stc2l 1, cr15, [ip, #-848] @ 0xfffffcb0 │ │ │ │ + stc2l 1, cr15, [r8, #-848] @ 0xfffffcb0 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ - blmi 0x1d34bc │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ + blmi 0x1d3484 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168229a │ │ │ │ svclt 0x0000facb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq ip, r3, r8, lsr #30 │ │ │ │ + eorseq ip, r3, r8, ror #29 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000bb17 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000bb13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, asr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - @ instruction: 0xf04ff84d │ │ │ │ + @ instruction: 0xf04ff869 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ vrshr.u64 , q8, #63 │ │ │ │ strmi r5, [ip], -sl, lsl #14 │ │ │ │ - bl 0x1d64878 │ │ │ │ + bl 0x1d64840 │ │ │ │ strls r0, [r2, -r3, lsl #28] │ │ │ │ addsmi sp, r3, #1207959553 @ 0x48000001 │ │ │ │ strbmi fp, [r0, #-3848]! @ 0xfffff0f8 │ │ │ │ strbtmi fp, [r5], -r4, lsl #30 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ @ instruction: 0x432bd015 │ │ │ │ movwcs sp, #37 @ 0x25 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ - blcs 0xe3114 │ │ │ │ + blcs 0xe30dc │ │ │ │ vhadd.s8 , q0, q10 │ │ │ │ @ instruction: 0xf00473fc │ │ │ │ addsmi r4, pc, #0, 16 │ │ │ │ - bvc 0x1dca52c │ │ │ │ + bvc 0x1dca4f4 │ │ │ │ ldmdahi r3!, {r0, r1, r3, r4, r8, r9, ip, sp, pc} │ │ │ │ strbmi r4, [r4], -r5, ror #12 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0x1173174 │ │ │ │ - blls 0x1ad114 │ │ │ │ + blmi 0x117313c │ │ │ │ + blls 0x1ad0dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd30d4 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd309c @ │ │ │ │ @ instruction: 0xf0434665 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, r3, r0, ror #9 │ │ │ │ strtmi lr, [sl], -r1, ror #15 │ │ │ │ tstpeq r3, #196, 6 @ p-variant is OBSOLETE @ 0x10000003 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf7fe71fd │ │ │ │ - bls 0x1915a4 │ │ │ │ + bls 0x19156c │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ vrsra.u64 , q8, #63 │ │ │ │ @ instruction: 0x46050413 │ │ │ │ movwpl lr, #10755 @ 0x2a03 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xe7ca405c │ │ │ │ @ instruction: 0xf7504632 │ │ │ │ - biclt pc, r8, fp, lsl fp @ │ │ │ │ + biclt pc, r8, r7, lsr fp @ │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, r3, lsr r0 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4630d130 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76741f0 │ │ │ │ - strtmi fp, [r8], -r9, lsr #28 │ │ │ │ + strtmi fp, [r8], -r5, asr #28 │ │ │ │ ldrtmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff08f767 │ │ │ │ + @ instruction: 0xff24f767 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ - blcs 0xf1e1c │ │ │ │ + blcs 0xf1de4 │ │ │ │ strb sp, [r7, r9, lsr #1]! │ │ │ │ svceq 0x00e18833 │ │ │ │ @ instruction: 0xf04378b2 │ │ │ │ eorshi r0, r3, r4, lsl r3 │ │ │ │ ldmdale r9, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 4, cr0, [r2, #-20] @ 0xffffffec │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b139 │ │ │ │ strcs r4, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd317c @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd3144 @ │ │ │ │ strbteq pc, [r0], #1092 @ 0x444 @ │ │ │ │ @ instruction: 0xf64fe791 │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ @ instruction: 0xf04f73ef │ │ │ │ vqrshl.u32 , , │ │ │ │ usada8 r8, lr, r4, r0 │ │ │ │ - ldc2l 1, cr15, [ip], #-848 @ 0xfffffcb0 │ │ │ │ + ldc2l 1, cr15, [r8], #-848 @ 0xfffffcb0 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ - blmi 0x1d365c │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ + blmi 0x1d3624 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168229a │ │ │ │ svclt 0x0000f9fb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq ip, r3, r8, lsr #30 │ │ │ │ + eorseq ip, r3, r8, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a3c0 │ │ │ │ + bl 0xfec2a388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xe17148 │ │ │ │ + blmi 0xe17110 │ │ │ │ addlt fp, r0, #133 @ 0x85 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7670300 │ │ │ │ - @ instruction: 0xf420ff51 │ │ │ │ + @ instruction: 0xf420ff6d │ │ │ │ vsubw.u8 q10, q0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #5 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ ldcle 2, cr9, [r3], #-8 │ │ │ │ movweq pc, #58304 @ 0xe3c0 @ │ │ │ │ vbic.i32 d27, #35584 @ 0x00008b00 │ │ │ │ - bcs 0xdfd34 │ │ │ │ + bcs 0xdfcfc │ │ │ │ @ instruction: 0xf5b3d13c │ │ │ │ svclt 0x00084ff8 │ │ │ │ andle r4, lr, r0, lsl r6 │ │ │ │ movweq pc, #37828 @ 0x93c4 @ │ │ │ │ stmdage r2, {r2, r3, r5, r8, sp} │ │ │ │ addseq r9, fp, #0, 4 │ │ │ │ @ instruction: 0xf8f8f7fe │ │ │ │ - bleq 0x339220 │ │ │ │ + bleq 0x3391e8 │ │ │ │ vst1.32 {d0-d3}, [r0], r0 │ │ │ │ - b 0x10e3600 │ │ │ │ - blmi 0x853428 │ │ │ │ - blls 0x1ad290 │ │ │ │ + b 0x10e35c8 │ │ │ │ + blmi 0x8533f0 │ │ │ │ + blls 0x1ad258 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdahi fp!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r0], #-1024 @ 0xfffffc00 │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ strb r8, [r6, fp, lsr #32]! │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - @ instruction: 0xb1c0f99b │ │ │ │ + strhlt pc, [r0, #151] @ 0x97 @ │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt sl, fp, lsr #32 │ │ │ │ @ instruction: 0xf7674628 │ │ │ │ - @ instruction: 0x4604fd39 │ │ │ │ + @ instruction: 0x4604fd55 │ │ │ │ ldrb r4, [r6, r0, lsr #12] │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf767802b │ │ │ │ - strb pc, [lr, pc, lsr #26] @ │ │ │ │ + strb pc, [lr, fp, asr #26] @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - cdp2 7, 1, cr15, cr2, cr7, {3} │ │ │ │ - blvc 0xba4aa0 │ │ │ │ + cdp2 7, 2, cr15, cr14, cr7, {3} │ │ │ │ + blvc 0xba4a68 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strb r4, [r4, r0, lsr #12] │ │ │ │ - blx 0xfff8f9ee │ │ │ │ + blx 0xffe8f9b6 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000b95b │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000b957 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, lsr fp │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7670300 │ │ │ │ - @ instruction: 0xf04fff09 │ │ │ │ + @ instruction: 0xf04fff25 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r0], r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ @ instruction: 0xf3c178f0 │ │ │ │ strmi r5, [ip], -sl, lsl #10 │ │ │ │ - bl 0x1ee4b04 │ │ │ │ + bl 0x1ee4acc │ │ │ │ strls r0, [r2, #-515] @ 0xfffffdfd │ │ │ │ - b 0x1507fd0 │ │ │ │ + b 0x1507f98 │ │ │ │ eorle r0, r8, r3, lsl #4 │ │ │ │ smlalbtle r0, r7, sp, pc @ │ │ │ │ svclt 0x00084543 │ │ │ │ subsle r4, r4, r8, lsr #5 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ strls r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf640a802 │ │ │ │ @ instruction: 0x462e31fc │ │ │ │ @ instruction: 0xf876f7fe │ │ │ │ vqrdmulh.s32 d25, d15, d2 │ │ │ │ - b 0x2d374c │ │ │ │ - b 0x11a7f30 │ │ │ │ - blmi 0x9d432c │ │ │ │ - blls 0x1ad394 │ │ │ │ + b 0x2d3714 │ │ │ │ + b 0x11a7ef8 │ │ │ │ + blmi 0x9d42f4 │ │ │ │ + blls 0x1ad35c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd3354 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd331c @ │ │ │ │ @ instruction: 0xf0434666 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, fp, r0, ror #9 │ │ │ │ ldrtmi lr, [sl], -r1, ror #15 │ │ │ │ - @ instruction: 0xf9f2f750 │ │ │ │ - blvc 0xf7f8ec │ │ │ │ + blx 0x491070 │ │ │ │ + blvc 0xf7f8b4 │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4630b972 │ │ │ │ ldrtmi r4, [sl], -r1, lsr #12 │ │ │ │ - stc2l 7, cr15, [ip, #412]! @ 0x19c │ │ │ │ + cdp2 7, 0, cr15, cr8, cr7, {3} │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ - blcs 0xf2074 │ │ │ │ + blcs 0xf203c │ │ │ │ and sp, r3, sp, asr #1 │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r8, lsl #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76741f0 │ │ │ │ - @ instruction: 0x462ebcf1 │ │ │ │ + strtmi fp, [lr], -sp, lsl #26 │ │ │ │ ldr r4, [r8, ip, lsr #12]! │ │ │ │ - blx 0x1c0fb0a │ │ │ │ + blx 0x1b0fad2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ble 0x6dd3c0 │ │ │ │ + ble 0x6dd388 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a5c8 │ │ │ │ + bl 0xfec2a590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ - bl 0x19b3d8 │ │ │ │ + bl 0x19b3a0 │ │ │ │ @ instruction: 0xf1940141 │ │ │ │ andcc pc, r1, fp, ror #31 │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ @@ -199682,194 +199668,194 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a63c │ │ │ │ + bl 0xfec2a604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r9, #28, 12 @ 0x1c00000 │ │ │ │ addslt r2, r2, #0, 6 │ │ │ │ strls fp, [r0], #-640 @ 0xfffffd80 │ │ │ │ - @ instruction: 0xf8fcf755 │ │ │ │ + @ instruction: 0xf918f755 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a670 │ │ │ │ + bl 0xfec2a638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7579400 │ │ │ │ - andlt pc, r2, r7, lsl sl @ │ │ │ │ + andlt pc, r2, r3, lsr sl @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a69c │ │ │ │ + bl 0xfec2a664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ - blvc 0x28eb1c │ │ │ │ + blvc 0x28eae4 │ │ │ │ strls r9, [r3], #-3080 @ 0xfffff3f8 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ strls r7, [r2], #-2816 @ 0xfffff500 │ │ │ │ - blx 0xfef91214 │ │ │ │ + blx 0xff6911dc │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a6d0 │ │ │ │ + bl 0xfec2a698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf88ef75e │ │ │ │ + @ instruction: 0xf8aaf75e │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldmlt r6!, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdblt r4!, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r2, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a6fc │ │ │ │ + bl 0xfec2a6c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r0, #12, 12 @ 0xc00000 │ │ │ │ - @ instruction: 0xf876f75e │ │ │ │ + @ instruction: 0xf892f75e │ │ │ │ svclt 0x005e06eb │ │ │ │ @ instruction: 0xf0238823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a730 │ │ │ │ + bl 0xfec2a6f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e460c │ │ │ │ - strbteq pc, [fp], pc, asr #17 @ │ │ │ │ + strbteq pc, [fp], fp, ror #17 @ │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a760 │ │ │ │ + bl 0xfec2a728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e4614 │ │ │ │ - strbteq pc, [fp], r7, lsr #18 @ │ │ │ │ + strbteq pc, [fp], r3, asr #18 @ │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ andcs r8, r0, #35 @ 0x23 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a790 │ │ │ │ + bl 0xfec2a758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strtmi r2, [r3], -r0, lsl #4 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ strmi pc, [r0, #-261] @ 0xfffffefb │ │ │ │ eorhi r8, r2, r7, lsr #16 │ │ │ │ @ instruction: 0xf7602203 │ │ │ │ - stmdahi r3!, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x12a426c │ │ │ │ + stmdahi r3!, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + b 0x12a4234 │ │ │ │ eorhi r0, r7, r3, lsl #14 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0032100 │ │ │ │ - blcs 0xd4288 │ │ │ │ + blcs 0xd4250 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ andcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a7e0 │ │ │ │ + bl 0xfec2a7a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r8 │ │ │ │ rsbvc pc, r8, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xffccf7ff │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf8d42200 │ │ │ │ @ instruction: 0xf8c43ef8 │ │ │ │ @ instruction: 0xf0232efc │ │ │ │ - b 0x11a43c4 │ │ │ │ + b 0x11a438c │ │ │ │ @ instruction: 0xf8c47381 │ │ │ │ strdcs r3, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a824 │ │ │ │ + bl 0xfec2a7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - @ instruction: 0xf850f75e │ │ │ │ + @ instruction: 0xf86cf75e │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r7, r8, r9, fp, sp} │ │ │ │ mulle sl, lr, fp │ │ │ │ submi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd4274 │ │ │ │ + blcs 0xd423c │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr #32 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a888 │ │ │ │ + bl 0xfec2a850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - @ instruction: 0xf81ef75e │ │ │ │ + @ instruction: 0xf83af75e │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r5, r7, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xd00a2bbe │ │ │ │ subsmi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd42d8 │ │ │ │ + blcs 0xd42a0 │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr r0 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a8ec │ │ │ │ + bl 0xfec2a8b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - vmov.i16 , #155 @ 0x009b │ │ │ │ + vmvn.i16 , #151 @ 0x0097 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306367 @ 0xd0000001 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870911 @ 0xe0000001 │ │ │ │ tstcs r0, fp │ │ │ │ mvnne pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199880,22 +199866,22 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a954 │ │ │ │ + bl 0xfec2a91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - vmlal.u8 , d1, d23 │ │ │ │ + vmul.i , , d3[0] │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306365 @ 0xd0000003 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870909 @ 0xe0000003 │ │ │ │ tstcs r0, fp │ │ │ │ mvncc pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199906,207 +199892,207 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a9bc │ │ │ │ + bl 0xfec2a984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ orrlt r4, r2, r4, lsl r6 │ │ │ │ - blcs 0x15b51c │ │ │ │ + blcs 0x15b4e4 │ │ │ │ @ instruction: 0xf778d81e │ │ │ │ - movteq pc, #10499 @ 0x2903 @ │ │ │ │ + movteq pc, #10527 @ 0x291f @ │ │ │ │ andlt sp, r2, sp, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf778bd70 │ │ │ │ - streq pc, [r3], #-2293 @ 0xfffff70b │ │ │ │ + streq pc, [r3], #-2321 @ 0xfffff6ef │ │ │ │ strdeq sp, [r9, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, r1, asr #20 │ │ │ │ movwcs r4, #8970 @ 0x230a │ │ │ │ ldrtmi r2, [r0], -ip, lsl #2 │ │ │ │ cdp2 7, 8, cr15, cr14, cr11, {7} │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ - blmi 0x193cd4 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ + blmi 0x193c9c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1675245 │ │ │ │ svclt 0x0000febf │ │ │ │ - eorseq ip, r3, r0, ror pc │ │ │ │ - stmdblt r2, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdblt lr!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + eorseq ip, r3, r0, lsr pc │ │ │ │ + ldmdblt lr, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt sl, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2aa3c │ │ │ │ + bl 0xfec2aa04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {240} @ 0xf0 │ │ │ │ strtmi r6, [r8], -r5, lsl #16 │ │ │ │ - blx 0xff00ff5a │ │ │ │ + blx 0xfef0ff22 │ │ │ │ stmdaeq r2, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0406ba0 │ │ │ │ - blvs 0xfe9119c4 │ │ │ │ + blvs 0xfe91198c │ │ │ │ @ instruction: 0xf64d2201 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf146012f │ │ │ │ - blvs 0xfe9d36e4 │ │ │ │ + blvs 0xfe9d36ac │ │ │ │ tstcs r0, r8, lsl r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ svclt 0x009d2896 │ │ │ │ - orrsvc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + cmppvc r4, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf64c4601 │ │ │ │ - vrsra.s64 d23, d4, #64 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andcs r0, r0, r3, lsr r3 │ │ │ │ andcc lr, r1, r2 │ │ │ │ mulle r7, r7, r8 │ │ │ │ - blcs 0x2119fc │ │ │ │ + blcs 0x2119c4 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ smlabbcs r0, pc, r0, r2 @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2aae4 │ │ │ │ + bl 0xfec2aaac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf5030395 │ │ │ │ addlt r5, r3, r0, lsl #5 │ │ │ │ - bicvs pc, r8, r5, asr #12 │ │ │ │ + orrvs pc, r8, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blvs 0x14eda70 │ │ │ │ + blvs 0x14eda38 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcs pc, [r8], #131 @ 0x83 │ │ │ │ movwcs lr, #51666 @ 0xc9d2 │ │ │ │ @ instruction: 0xf1639300 │ │ │ │ andlt pc, r3, r5, ror #27 │ │ │ │ - bl 0x211a90 │ │ │ │ + bl 0x211a58 │ │ │ │ svclt 0x0062f040 │ │ │ │ - blcs 0x12da30 │ │ │ │ + blcs 0x12d9f8 │ │ │ │ push {r0, r3, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec2ab30 │ │ │ │ + bl 0xfec2aaf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vbic.i32 q11, #262144 @ 0x00040000 │ │ │ │ stmdavs r1, {r0, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ - blvs 0xff69bc70 │ │ │ │ + blvs 0xff69bc38 │ │ │ │ svclt 0x002442be │ │ │ │ - rscvs pc, ip, r5, asr #12 │ │ │ │ + adcvs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdbvs r9, {r0, r1, r6, r9, ip, lr, pc} │ │ │ │ stmpl r0, {r0, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrbtvc pc, [sp], #576 @ 0x240 @ │ │ │ │ addmi r1, ip, #195584 @ 0x2fc00 │ │ │ │ ldrsbtls pc, [r8], -r2 @ │ │ │ │ strmi fp, [ip], -r8, lsr #30 │ │ │ │ ldrsbteq pc, [r4], -r8 @ │ │ │ │ stmdale r9!, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ vmin.s8 d20, d10, d28 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf1620132 │ │ │ │ strtmi pc, [r1], -r1, asr #27 │ │ │ │ ldrsbteq pc, [r8], -r8 @ │ │ │ │ @ instruction: 0xff20f146 │ │ │ │ @ instruction: 0xf8d868a8 │ │ │ │ - bl 0x25fa7c │ │ │ │ + bl 0x25fa44 │ │ │ │ ldmdavs sl, {r0, r3, r8} │ │ │ │ cdpvs 14, 9, cr6, cr13, cr3, {0} │ │ │ │ movwcs fp, #805 @ 0x325 │ │ │ │ strtmi r9, [r3], -r0, lsl #6 │ │ │ │ ldmiblt r0!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ movweq lr, #55768 @ 0xd9d8 │ │ │ │ ldmdavs r9, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff1cf040 │ │ │ │ ldrsbtcc pc, [r4], -r8 @ │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ andlt r0, r3, r0, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r2, {r6, ip, sp, lr, pc} │ │ │ │ - biccc pc, ip, lr, asr #4 │ │ │ │ + orrcc pc, ip, lr, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldc2 1, cr15, [r8, #392] @ 0x188 │ │ │ │ @ instruction: 0xf645e7d5 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vshr.s64 d22, d16, #64 │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r8, {r6, ip, sp, lr, pc} │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ @ instruction: 0xf91cf008 │ │ │ │ @ instruction: 0xf645e7d9 │ │ │ │ - vmla.i d22, d16, d0[6] │ │ │ │ + vaddl.s8 q11, d16, d24 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ svclt 0x0000b8fd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ac10 │ │ │ │ + bl 0xfec2abd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ stmdavs r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r5!, {r8, sp} │ │ │ │ @ instruction: 0xf6454602 │ │ │ │ vmvn.i32 q11, #262144 @ 0x00040000 │ │ │ │ stmdbvs fp!, {r0, r2, r4, r7, sl} │ │ │ │ - bvs 0xaf7e38 │ │ │ │ + bvs 0xaf7e00 │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf0293010 │ │ │ │ - blvs 0x1a137a4 │ │ │ │ - blle 0x39b254 │ │ │ │ + blvs 0x1a1376c │ │ │ │ + blle 0x39b21c │ │ │ │ @ instruction: 0xf6454620 │ │ │ │ - vsra.s64 q11, q14, #64 │ │ │ │ + vsra.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf163012e │ │ │ │ andlt pc, r3, r3, asr #26 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 12, cr15, cr0, cr0, {2} │ │ │ │ - mcrr2 1, 9, pc, r2, cr6 @ │ │ │ │ + ldc2 1, cr15, [lr], #-600 @ 0xfffffda8 │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ - vsra.s64 q11, q10, #64 │ │ │ │ + vsra.s64 d22, d20, #64 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf163681a │ │ │ │ andlt pc, r3, r3, lsr sp @ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 11, cr15, cr0, cr0, {2} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ac8c │ │ │ │ + bl 0xfec2ac54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf1cc6818 │ │ │ │ - andcc pc, r1, r9, asr #27 │ │ │ │ + andcc pc, r1, r5, asr #27 │ │ │ │ @ instruction: 0xf645d007 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0404010 │ │ │ │ - blmi 0x301d54 │ │ │ │ + blmi 0x301d1c │ │ │ │ @ instruction: 0xf1966b5c │ │ │ │ - @ instruction: 0x4603fc1b │ │ │ │ - mvnsvs pc, r5, asr #12 │ │ │ │ + @ instruction: 0x4603fc17 │ │ │ │ + @ instruction: 0x61b4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ stc2 1, cr15, [ip, #-396] @ 0xfffffe74 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 8, cr15, cr10, cr0, {2} │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -200121,364 +200107,364 @@ │ │ │ │ ldmib r3, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1596708 │ │ │ │ strmi pc, [r4], -r3, asr #22 │ │ │ │ stmib sp, {r4, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r6, [sl], -r0, lsl #14 │ │ │ │ @ instruction: 0x46404e1d │ │ │ │ @ instruction: 0xf1cb4621 │ │ │ │ - mcrne 8, 0, pc, cr5, cr1, {1} @ │ │ │ │ - blle 0x6ee8f8 │ │ │ │ + cdpne 8, 0, cr15, cr5, cr13, {1} │ │ │ │ + blle 0x6ee8c0 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - tstpvc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicvs pc, r8, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldc2l 1, cr15, [sl], {99} @ 0x63 │ │ │ │ @ instruction: 0x462a6b70 │ │ │ │ @ instruction: 0xf0404621 │ │ │ │ - blvs 0x1dd34b4 │ │ │ │ + blvs 0x1dd347c │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf03f0100 │ │ │ │ strtmi pc, [r0], -r9, asr #30 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf15941f0 │ │ │ │ @ instruction: 0xf196bb11 │ │ │ │ - strmi pc, [r3], -sp, asr #23 │ │ │ │ - mvnsvs pc, r5, asr #12 │ │ │ │ + strmi pc, [r3], -r9, asr #23 │ │ │ │ + @ instruction: 0x61b4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 1, cr15, [lr], #396 @ 0x18c │ │ │ │ cdp2 0, 3, cr15, cr14, cr0, {2} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x900d8 │ │ │ │ - andvc pc, r4, r5, asr #12 │ │ │ │ + blt 0x900a0 │ │ │ │ + sbcvs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf840f040 │ │ │ │ svclt 0x0000e7df │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ad90 │ │ │ │ + bl 0xfec2ad58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ mcr2 7, 2, pc, cr12, cr15, {7} @ │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf1595000 │ │ │ │ @ instruction: 0x4604faf1 │ │ │ │ mrcmi 3, 0, fp, cr13, cr8, {4} │ │ │ │ vst1.8 {d20-d22}, [pc], r1 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ cdp2 0, 14, cr15, cr10, cr9, {1} │ │ │ │ - blvs 0x1e9b3d0 │ │ │ │ + blvs 0x1e9b398 │ │ │ │ @ instruction: 0x462adb17 │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d22, d16, d0[2] │ │ │ │ @ instruction: 0xf163012e │ │ │ │ - blvs 0x1d12df4 │ │ │ │ + blvs 0x1d12dbc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ cdp2 0, 0, cr15, cr14, cr0, {2} │ │ │ │ andcs r6, r1, #117760 @ 0x1cc00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ mrc2 0, 7, pc, cr8, cr15, {1} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15940f8 │ │ │ │ @ instruction: 0xf196bac1 │ │ │ │ - @ instruction: 0x4603fb7d │ │ │ │ - mvnsvs pc, r5, asr #12 │ │ │ │ + @ instruction: 0x4603fb79 │ │ │ │ + @ instruction: 0x61b4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ stc2l 1, cr15, [lr], #-396 @ 0xfffffe74 │ │ │ │ stc2l 0, cr15, [lr, #256]! @ 0x100 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15940f8 │ │ │ │ @ instruction: 0xf645baaf │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d22, d16, d0[1] │ │ │ │ @ instruction: 0xf03f002e │ │ │ │ udf #16369 @ 0x3ff1 │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ae2c │ │ │ │ + bl 0xfec2adf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdbvs ip, {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0406a1d │ │ │ │ tstplt r0, #508 @ p-variant is OBSOLETE @ 0x1fc │ │ │ │ @ instruction: 0xffb4f040 │ │ │ │ @ instruction: 0xf8d0b1f8 │ │ │ │ @ instruction: 0xb1e33290 │ │ │ │ ldrdcc pc, [ip], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1cb │ │ │ │ @ instruction: 0xb1b66428 │ │ │ │ @ instruction: 0xf1c34630 │ │ │ │ - addmi pc, r4, #2932736 @ 0x2cc000 │ │ │ │ + addmi pc, r4, #2867200 @ 0x2bc000 │ │ │ │ stmdbne r3!, {r0, r4, fp, ip, lr, pc}^ │ │ │ │ - tstpvc r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicsvs pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ svclt 0x00884283 │ │ │ │ stmdami r9, {r0, r2, r8, r9, fp, ip} │ │ │ │ @ instruction: 0x462a1933 │ │ │ │ @ instruction: 0xf1636b40 │ │ │ │ pop {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0404070 │ │ │ │ @ instruction: 0xf645bdaf │ │ │ │ - vmla.i d22, d16, d0[7] │ │ │ │ + vaddl.s8 q11, d16, d28 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf03f4070 │ │ │ │ svclt 0x0000bfb5 │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2aea8 │ │ │ │ + bl 0xfec2ae70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf928f03b │ │ │ │ @ instruction: 0xf645b160 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q11, q4, #64 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ ldc2 1, cr15, [sl, #-388]! @ 0xfffffe7c │ │ │ │ @ instruction: 0x4620b950 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r8!, {r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c34620 │ │ │ │ - @ instruction: 0xf1a0f971 │ │ │ │ + @ instruction: 0xf1a0f96d │ │ │ │ strtmi r0, [r0], -r8, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r6!, {r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2aef8 │ │ │ │ + bl 0xfec2aec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vcgt.s8 q9, , q1 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vsra.s64 d17, d16, #64 │ │ │ │ vand d16, d11, d19 │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vsubl.s8 q9, d16, d24 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - tstpcc r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf03b4605 │ │ │ │ @ instruction: 0x4604f817 │ │ │ │ @ instruction: 0xf03b4628 │ │ │ │ @ instruction: 0xf7fff8e9 │ │ │ │ @ instruction: 0xf8d4ffb9 │ │ │ │ @ instruction: 0x46043098 │ │ │ │ strtmi fp, [r1], -r3, ror #2 │ │ │ │ - eorvc pc, r4, r5, asr #12 │ │ │ │ + rscvs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x5102b4 │ │ │ │ + blt 0x51027c │ │ │ │ @ instruction: 0xf6454621 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ strtmi pc, [r0], -sp, lsr #26 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1594030 │ │ │ │ svclt 0x0000ba03 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2af74 │ │ │ │ + bl 0xfec2af3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf648b082 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf161012e │ │ │ │ stmdavs r1, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b391 │ │ │ │ - andscc pc, r0, sp, asr #4 │ │ │ │ + sbcscs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xff691a94 │ │ │ │ + blx 0xffd91a5c │ │ │ │ orrslt r4, r0, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf8acf03b │ │ │ │ strmi r2, [r5], -r2, asr #6 │ │ │ │ - rscsne pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + adcsne pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - tstpcc r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + adccs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xffc4f03a │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ mrcvs 2, 0, r2, cr11, cr5, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ - blx 0x1c10364 │ │ │ │ + blx 0x1c1032c │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - subvc pc, r0, r5, asr #12 │ │ │ │ + andvc pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff80fffc │ │ │ │ + blx 0xff80ffc4 │ │ │ │ @ instruction: 0xf1a32001 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - subsvc pc, ip, r5, asr #12 │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff590010 │ │ │ │ + blx 0xff58ffd8 │ │ │ │ @ instruction: 0xf1614620 │ │ │ │ andcs pc, r1, pc, asr #20 │ │ │ │ - blx 0xfea904ac │ │ │ │ + blx 0xfe990474 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b028 │ │ │ │ + bl 0xfec2aff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r8] │ │ │ │ - andscc pc, r4, sp, asr #4 │ │ │ │ + sbcscs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf9d4f03b │ │ │ │ @ instruction: 0xf6454604 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0x4620fcb7 │ │ │ │ @ instruction: 0xf6432200 │ │ │ │ - vmla.f d20, d16, d1[7] │ │ │ │ + vsra.s64 d20, d21, #64 │ │ │ │ @ instruction: 0xf15f010d │ │ │ │ strtmi pc, [r0], -r5, ror #29 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 1, cr15, [r6], {95} @ 0x5f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b06c │ │ │ │ + bl 0xfec2b034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd17db4 │ │ │ │ + blmi 0xd17d7c │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf8d00300 │ │ │ │ addmi r3, fp, #140 @ 0x8c │ │ │ │ - blmi 0xc082c0 │ │ │ │ - blls 0x2adef4 │ │ │ │ + blmi 0xc08288 │ │ │ │ + blls 0x2adebc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 127) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8c0460c │ │ │ │ ldmdavs fp, {r2, r3, r7, ip} │ │ │ │ rscle r2, r6, r0, lsl #22 │ │ │ │ biccc pc, sl, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf5f30 │ │ │ │ + blcs 0xf5ef8 │ │ │ │ vqadd.s8 , q15, │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r8, #1051] @ 0x41b │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbcpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xb1ab781b │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - @ instruction: 0xff5cf1c5 │ │ │ │ + @ instruction: 0xff58f1c5 │ │ │ │ @ instruction: 0xf938f07a │ │ │ │ strmi r9, [r1], -r4, lsl #22 │ │ │ │ stmib sp, {r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6455400 │ │ │ │ - vshr.s64 d23, d0, #64 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf083002e │ │ │ │ @ instruction: 0xe7bafe15 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi sp, [sl], -sl, lsl #2 │ │ │ │ - sbcvc pc, r8, r5, asr #12 │ │ │ │ + addvc pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andlt r4, r9, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 0, cr15, cr2, cr3, {4} │ │ │ │ - stc2 1, cr15, [ip, #844]! @ 0x34c │ │ │ │ + stc2 1, cr15, [r8, #844]! @ 0x34c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ @ instruction: 0xf643b0a6 │ │ │ │ vmls.i d19, d0, d0[1] │ │ │ │ - blge 0xa951ac │ │ │ │ + blge 0xa95174 │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ @ instruction: 0xf6454605 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf853002e │ │ │ │ stmib sp, {r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blmi 0xae0b70 │ │ │ │ + blmi 0xae0b38 │ │ │ │ @ instruction: 0x9325681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1b16823 │ │ │ │ - blls 0x113ddc │ │ │ │ + blls 0x113d94 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d36820 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2200a │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4628 │ │ │ │ - @ instruction: 0xf083f93d │ │ │ │ + @ instruction: 0xf083f959 │ │ │ │ ldmiblt r0, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff4f08d │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ @ instruction: 0xf1c2a802 │ │ │ │ - stmdage r3, {r1, r3, r4, r5, r8, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xffa10642 │ │ │ │ + stmdage r3, {r1, r2, r4, r5, r8, r9, fp, sp, lr, pc} │ │ │ │ + blx 0xff91060a │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ @ instruction: 0xf1a29223 │ │ │ │ - @ instruction: 0xf73cfaab │ │ │ │ - @ instruction: 0xf083fd79 │ │ │ │ + @ instruction: 0xf73cfaa7 │ │ │ │ + @ instruction: 0xf083fd95 │ │ │ │ @ instruction: 0x4604fd75 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf1b1002e │ │ │ │ - blls 0x153d74 │ │ │ │ + blls 0x153d2c │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d34620 │ │ │ │ - @ instruction: 0x4621fd77 │ │ │ │ + @ instruction: 0x4621fd73 │ │ │ │ @ instruction: 0xf1b2200a │ │ │ │ - @ instruction: 0x4628fdb9 │ │ │ │ + @ instruction: 0x4628fdb5 │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4621 │ │ │ │ - strtmi pc, [r0], -r9, lsl #18 │ │ │ │ + strtmi pc, [r0], -r5, lsr #18 │ │ │ │ ldc2l 0, cr15, [r8, #-524] @ 0xfffffdf4 │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ - andvs pc, r8, sp, asr #4 │ │ │ │ + sbcpl pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -ip]! │ │ │ │ ldrbmi r0, [r0, -r0, lsl #20]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf73f200c │ │ │ │ - svclt 0x0000bcdd │ │ │ │ + svclt 0x0000bcf9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b240 │ │ │ │ + bl 0xfec2b208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vaddhn.i16 d22, q8, q10 │ │ │ │ andscs r0, r0, #-1795162112 @ 0x95000000 │ │ │ │ andcs r2, r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf810f145 │ │ │ │ @ instruction: 0xf73d6020 │ │ │ │ - movwcs pc, #19539 @ 0x4c53 @ │ │ │ │ + movwcs pc, #19567 @ 0x4c6f @ │ │ │ │ andcs fp, r2, #32, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x61a260a1 │ │ │ │ rsbvs r6, r3, r3, ror #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b28c │ │ │ │ + bl 0xfec2b254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vsubw.s8 q11, q8, d20 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ stccs 8, cr6, [r1], {68} @ 0x44 │ │ │ │ stmdavs r5, {r1, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ and r2, r2, r1, lsl #2 │ │ │ │ @@ -200494,56 +200480,56 @@ │ │ │ │ @ instruction: 0x4620faf1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ tstcs r2, r1, lsl #8 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ - blle 0x55e0ec │ │ │ │ + blle 0x55e0b4 │ │ │ │ @ instruction: 0x63a4f244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdble sl, {r1, r7, r9, lr} │ │ │ │ tsteq r3, sl, lsl r8 │ │ │ │ ldrdle r1, [r7], -r0 │ │ │ │ - blcs 0xea454 │ │ │ │ + blcs 0xea41c │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b324 │ │ │ │ + bl 0xfec2b2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d13 │ │ │ │ vsubw.s8 q11, q8, d20 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs lr, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldmdbne r7!, {r2, r8} │ │ │ │ @ instruction: 0x460dd011 │ │ │ │ - blx 0xff811e42 │ │ │ │ + blx 0xfff11e0a │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, sp, r3, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q12 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ - vcge.s8 d16, d6, d19 │ │ │ │ - vaddw.s8 q8, q0, d0 │ │ │ │ + vrsra.s64 d17, d28, #64 │ │ │ │ + @ instruction: 0xf6450333 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d1, d30 │ │ │ │ - vmla.i d21, d16, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ addcs r0, r3, #49 @ 0x31 │ │ │ │ - ldc2 1, cr15, [lr], {158} @ 0x9e │ │ │ │ + ldc2 1, cr15, [sl], {158} @ 0x9e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b390 │ │ │ │ + bl 0xfec2b358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d8 │ │ │ │ vsubw.s8 q11, q8, d20 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r4, #92, 16 @ 0x5c0000 │ │ │ │ ldmdavs ip, {r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -200551,93 +200537,93 @@ │ │ │ │ strcs sp, [r3, #-12] │ │ │ │ andcs r5, r0, r5, lsr #32 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - tstpeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicvc pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscpl pc, r0, r1, asr #4 │ │ │ │ + adcpl pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addcs r4, ip, #1024 @ 0x400 │ │ │ │ - ldc2l 1, cr15, [r0], #-632 @ 0xfffffd88 │ │ │ │ - eorseq sp, r3, r0, lsl r2 │ │ │ │ + stc2l 1, cr15, [ip], #-632 @ 0xfffffd88 │ │ │ │ + ldrsbteq sp, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2b3f0 │ │ │ │ + bl 0xfec2b3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d4 │ │ │ │ vsubw.s8 q11, q8, d20 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - tstpeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicvc pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscpl pc, r0, r1, asr #4 │ │ │ │ + adcpl pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addscs r4, fp, #1024 @ 0x400 │ │ │ │ - mcrr2 1, 9, pc, r4, cr14 @ │ │ │ │ - eorseq sp, r3, r4, lsr #4 │ │ │ │ + mcrr2 1, 9, pc, r0, cr14 @ │ │ │ │ + eorseq sp, r3, r4, ror #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b448 │ │ │ │ + bl 0xfec2b410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrls 15, 0, r0, cr4, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vand , q2, q3 │ │ │ │ vmla.f d22, d16, d0[2] │ │ │ │ @ instruction: 0x96040195 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r3, fp, sp, lr} │ │ │ │ smlsdxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ strb r1, [ip, r3, ror #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b484 │ │ │ │ + bl 0xfec2b44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0xe5ac0 │ │ │ │ + blcs 0xe5a88 │ │ │ │ stmiavs fp, {r0, r1, r6, r8, ip, lr, pc}^ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0312003 │ │ │ │ strmi pc, [r3], -r5, lsl #26 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e53c │ │ │ │ + blt 0x56e504 │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e848 │ │ │ │ + blt 0x56e810 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x56ea54 │ │ │ │ - bvs 0x96c838 │ │ │ │ + blt 0x56ea1c │ │ │ │ + bvs 0x96c800 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x582b00 │ │ │ │ + blt 0x582ac8 │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x582b18 │ │ │ │ + blt 0x582ae0 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x56f384 │ │ │ │ + blt 0x56f34c │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x56fb90 │ │ │ │ + blt 0x56fb58 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -200645,31 +200631,31 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b548 │ │ │ │ + bl 0xfec2b510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr8, {7} │ │ │ │ - blle 0x8c83ac │ │ │ │ + blle 0x8c8374 │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0314618 │ │ │ │ mvnslt pc, r5, lsr #25 │ │ │ │ - blcs 0xf2374 │ │ │ │ + blcs 0xf233c │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldc2l 0, cr15, [r6, #-196] @ 0xffffff3c │ │ │ │ - blle 0x41e388 │ │ │ │ + blle 0x41e350 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -200683,29 +200669,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8030 │ │ │ │ @ instruction: 0xf73d9034 │ │ │ │ - @ instruction: 0x4629fa93 │ │ │ │ + strtmi pc, [r9], -pc, lsr #21 │ │ │ │ strtmi fp, [r0], -r0, lsr #6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ - blle 0xd1e3ec │ │ │ │ + blle 0xd1e3b4 │ │ │ │ vmax.s8 d20, d4, d18 │ │ │ │ vmls.i d22, d16, d0[2] │ │ │ │ stmib sp, {r0, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf8cd0800 │ │ │ │ movwcs r9, #8 │ │ │ │ - tstpeq r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsvc pc, r8, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d22, d4, d22 │ │ │ │ - vmvn.i32 d18, #13 @ 0x0000000d │ │ │ │ + vaddl.s8 q9, d0, d5 │ │ │ │ @ instruction: 0xf73d000d │ │ │ │ - andlt pc, r5, r5, ror #21 │ │ │ │ + andlt pc, r5, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ cdpne 15, 0, cr15, cr2, cr7, {4} │ │ │ │ @@ -200729,99 +200715,99 @@ │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ @ instruction: 0xf4180140 │ │ │ │ svclt 0x00186f80 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0000f418 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ - @ instruction: 0xff78f1cd │ │ │ │ - ble 0x59bcac │ │ │ │ + @ instruction: 0xff74f1cd │ │ │ │ + ble 0x59bc74 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf195d416 │ │ │ │ - @ instruction: 0x4601ff1f │ │ │ │ + @ instruction: 0x4601ff1b │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf008e7c2 │ │ │ │ ldrb r0, [r6, r2, lsl #2] │ │ │ │ ldc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ ldr r1, [r4, r3, ror #15]! │ │ │ │ vmax.s8 d20, d13, d26 │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ - vand d16, d6, d19 │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ + @ instruction: 0xf6450133 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ @ instruction: 0xf083002e │ │ │ │ ldrb pc, [ip, r5, lsr #22] @ │ │ │ │ str r2, [r2, lr, lsl #2]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b6fc │ │ │ │ + bl 0xfec2b6c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x1ca954 │ │ │ │ + blcc 0x1ca91c │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr8, cr15, {7} │ │ │ │ teqle r2, r1, lsl #22 │ │ │ │ stmdacs r2, {r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf1ccd9ee │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf195daea │ │ │ │ - strmi pc, [r3], -pc, asr #29 │ │ │ │ + strmi pc, [r3], -fp, asr #29 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - cmppeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf73d4628 │ │ │ │ - @ instruction: 0x4620fa37 │ │ │ │ + @ instruction: 0x4620fa53 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ tstcs r9, r5, lsr lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r3, lsr r2 │ │ │ │ @ instruction: 0xfff6f166 │ │ │ │ - eorseq sp, r3, r4, asr #4 │ │ │ │ + eorseq sp, r3, r4, lsl #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ - blls 0x365df8 │ │ │ │ + blls 0x365dc0 │ │ │ │ strmi r3, [lr], -r1, lsl #20 │ │ │ │ svclt 0x0028429d │ │ │ │ - bcs 0x1a5e5c │ │ │ │ + bcs 0x1a5e24 │ │ │ │ ldm pc, {r0, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbcc r1, {r1, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46610219 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0312003 │ │ │ │ @ instruction: 0x4601fb57 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ @@ -200833,63 +200819,63 @@ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ andcs r4, r3, r1, ror #12 │ │ │ │ movwcs r1, #2770 @ 0xad2 │ │ │ │ svclt 0x00284295 │ │ │ │ @ instruction: 0x462a4615 │ │ │ │ - blx 0xf906fe │ │ │ │ + blx 0xf906c6 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ strtmi r6, [sl], -r3, ror #17 │ │ │ │ ldrmi r6, [r9], #-2145 @ 0xfffff79f │ │ │ │ - ldc 7, cr15, [sl, #236] @ 0xec │ │ │ │ + ldc 7, cr15, [r6, #236]! @ 0xec │ │ │ │ ldrtmi r6, [r8], -r3, ror #17 │ │ │ │ strtmi r4, [fp], #-1578 @ 0xfffff9d6 │ │ │ │ rscvs r4, r3, r1, lsr r6 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ movwcs r6, #2146 @ 0x862 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ vcgt.s8 d25, d6, d3 │ │ │ │ - vmla.f d16, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73dc300 │ │ │ │ - @ instruction: 0xb004f9b3 │ │ │ │ + andlt pc, r4, pc, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #1633 @ 0x661 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ - blx 0x310762 │ │ │ │ + blx 0x31072a │ │ │ │ stmdblt r8!, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf195e010 │ │ │ │ - stmdavs r1, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstle r2, r4, lsl #18 │ │ │ │ strtmi r6, [sl], -r0, ror #16 │ │ │ │ @ instruction: 0xf1cd4641 │ │ │ │ - mcrrne 15, 10, pc, r3, cr13 @ │ │ │ │ + mcrrne 15, 10, pc, r3, cr9 @ │ │ │ │ @ instruction: 0x4602d0f3 │ │ │ │ smlabtcs r0, r3, r7, r1 │ │ │ │ @ instruction: 0xe7a74638 │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ @ instruction: 0xf04fe7a0 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ mulcs r0, sl, r7 │ │ │ │ - cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsccs pc, sl, #64, 4 │ │ │ │ @ instruction: 0xff58f166 │ │ │ │ - eorseq sp, r3, r8, asr r2 │ │ │ │ + eorseq sp, r3, r8, lsl r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200901,30 +200887,30 @@ │ │ │ │ tstcs r9, r9, asr #30 │ │ │ │ tstls r6, r8, lsr r6 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f4621 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b948 │ │ │ │ + bl 0xfec2b910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldmdavs r3, {r1, r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xd476c │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xd4734 │ │ │ │ strmi r9, [lr], -sl, lsl #22 │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xf1bc461d │ │ │ │ ldmdale r5, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ andseq r2, r6, #-1879048189 @ 0x90000003 │ │ │ │ ldrbtmi r2, [r1], -r1, lsl #6 │ │ │ │ ldrmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0xfe610848 │ │ │ │ + blx 0xfe610810 │ │ │ │ suble r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf0324629 │ │ │ │ tstpcs r0, r7, lsr #18 @ p-variant is OBSOLETE │ │ │ │ strbne r4, [r3, r2, lsl #12] │ │ │ │ @ instruction: 0xf04fb948 │ │ │ │ strdcs r3, [r5, -pc] │ │ │ │ and r4, r4, r3, lsl r6 │ │ │ │ @@ -200933,43 +200919,43 @@ │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2130 @ 0x852 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ vcgt.s8 d25, d6, d3 │ │ │ │ - vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ + vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73de300 │ │ │ │ - andlt pc, r5, r7, lsl #18 │ │ │ │ + andlt pc, r5, r3, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ @ instruction: 0x462a4671 │ │ │ │ @ instruction: 0xf0314618 │ │ │ │ @ instruction: 0x4601fa5d │ │ │ │ stmdavs r0!, {r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1ce462a │ │ │ │ - mcrrne 9, 2, pc, r3, cr9 @ │ │ │ │ - b 0x14a6014 │ │ │ │ + mcrrne 9, 2, pc, r3, cr5 @ │ │ │ │ + b 0x14a5fdc │ │ │ │ svclt 0x001875e0 │ │ │ │ mrsle r2, (UNDEF: 18) │ │ │ │ - stc2l 1, cr15, [lr, #-596]! @ 0xfffffdac │ │ │ │ + stc2l 1, cr15, [sl, #-596]! @ 0xfffffdac │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ strb r4, [r8, fp, lsr #12] │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ - blmi 0x194ce0 │ │ │ │ + vaddw.s8 q8, q0, d12 │ │ │ │ + blmi 0x194ca8 │ │ │ │ subvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1669000 │ │ │ │ svclt 0x0000feb9 │ │ │ │ - eorseq sp, r3, r0, ror r2 │ │ │ │ + eorseq sp, r3, r0, lsr r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200991,15 +200977,15 @@ │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460c4610 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdhi pc, [r8], -sp @ │ │ │ │ stc2 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ cmplt r8, r9, lsl #2 │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xd48b8 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xd4880 │ │ │ │ svceq 0x0003f1bc │ │ │ │ ldm pc, {r1, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {r2, r3, ip, sp, lr, pc} │ │ │ │ tstcs sp, lr, lsl #4 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r8], -r8, lsl #2 │ │ │ │ @@ -201008,59 +200994,59 @@ │ │ │ │ @ instruction: 0xf1b84708 │ │ │ │ eorle r0, lr, r1, lsl #30 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ @ instruction: 0xf1b8d03a │ │ │ │ eorle r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xe7e92116 │ │ │ │ vadd.i8 q11, q3, q1 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vmla.f d16, d0, d0[2] │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ eorhi pc, r8, sp, asr #17 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf73d41f0 │ │ │ │ - stmdavs r0, {r0, r1, r3, r5, r6, fp, ip, sp, pc}^ │ │ │ │ + stmdavs r0, {r0, r1, r2, r7, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4633463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - stc2 1, cr15, [sl], #-820 @ 0xfffffccc │ │ │ │ + stc2 1, cr15, [r6], #-820 @ 0xfffffccc │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ @ instruction: 0x460e3fff │ │ │ │ svclt 0x00184607 │ │ │ │ andle r2, r2, r0, lsl #2 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ @ instruction: 0xf195e7ca │ │ │ │ - stmdavs r1, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r2, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461719d2 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - blle 0xff4a0148 │ │ │ │ + blle 0xff4a0110 │ │ │ │ @ instruction: 0x2100689a │ │ │ │ - bl 0x1d25438 │ │ │ │ - blle 0xff31516c │ │ │ │ + bl 0x1d25400 │ │ │ │ + blle 0xff315134 │ │ │ │ ubfx r6, pc, #1, #10 │ │ │ │ ldmibne r2, {r1, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1464617 │ │ │ │ strb r0, [pc, r0, lsl #12]! │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ - blmi 0x194e28 │ │ │ │ + vaddw.s8 q8, q0, d12 │ │ │ │ + blmi 0x194df0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf166323b │ │ │ │ svclt 0x0000fe15 │ │ │ │ - eorseq sp, r3, r8, lsl #5 │ │ │ │ + eorseq sp, r3, r8, asr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bb88 │ │ │ │ + bl 0xfec2bb50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ smlatbcs r9, r7, fp, pc @ │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1a35a8 │ │ │ │ + blcs 0x1a3570 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201072,85 +201058,85 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - orrseq pc, r8, r6, asr #4 │ │ │ │ + cmppeq r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x00eef73c │ │ │ │ + stmdalt sl, {r0, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1cd6840 │ │ │ │ - tstpcs r0, r7, asr fp @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r3, asr fp @ p-variant is OBSOLETE │ │ │ │ strbne r4, [r7, r6, lsl #12] │ │ │ │ @ instruction: 0xf195b910 │ │ │ │ - stmdavs r1, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ - cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subscc pc, r5, #64, 4 │ │ │ │ stc2 1, cr15, [ip, #408]! @ 0x198 │ │ │ │ - mlaseq r3, ip, r2, sp │ │ │ │ + eorseq sp, r3, ip, asr r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bc58 │ │ │ │ + bl 0xfec2bc20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4b3e │ │ │ │ mcrls 6, 1, r4, cr6, cr4, {0} │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xf12a76 │ │ │ │ + blx 0xf12a3e │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ - blcs 0x16ea8c │ │ │ │ - blcs 0x1c8b1c │ │ │ │ - blcs 0x148ad8 │ │ │ │ + blcs 0x16ea54 │ │ │ │ + blcs 0x1c8ae4 │ │ │ │ + blcs 0x148aa0 │ │ │ │ stmdavs r6, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf1c1a802 │ │ │ │ - stmdbge r2, {r3, r6, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r2, {r2, r6, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1cc4630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2, lsr fp │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ tstls r0, ip, lsl #6 │ │ │ │ ands r4, sl, r0, lsr #15 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmvs r2, {r1, r2, r3, r6, r8, ip, lr, pc} │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x93264621 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ - @ instruction: 0x01a4f246 │ │ │ │ + msreq (UNDEF: 100), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf73c6300 │ │ │ │ - blmi 0x8948dc │ │ │ │ - blls 0x8aeb54 │ │ │ │ + blmi 0x894914 │ │ │ │ + blls 0x8aeb1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xffd11162 │ │ │ │ + blx 0xffc1112a │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x462833ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ strb r4, [r2, r0, lsr #15]! │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ @@ -201158,50 +201144,50 @@ │ │ │ │ tstcs r9, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9126 │ │ │ │ @ instruction: 0x462833ff │ │ │ │ eorlt r4, r1, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ andcs r4, r0, r8, lsl #14 │ │ │ │ - cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbcc pc, pc, #64, 4 │ │ │ │ stc2 1, cr15, [r4, #-408]! @ 0xfffffe68 │ │ │ │ - @ instruction: 0xff98f1d2 │ │ │ │ + @ instruction: 0xff94f1d2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq sp, [r3], -r0 │ │ │ │ + eorseq sp, r3, r0, ror r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bd70 │ │ │ │ + bl 0xfec2bd38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #30 │ │ │ │ adclt r4, r1, r7, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2, {r0, r1, r3, r6, ip, lr, pc} │ │ │ │ eorsle r2, sl, r2, lsl #20 │ │ │ │ andsle r2, r9, r4, lsl #20 │ │ │ │ cmple pc, r1, lsl #20 │ │ │ │ tstcs r0, r7, asr #16 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ - ldc 1, cr15, [ip, #-772]! @ 0xfffffcfc │ │ │ │ + ldc 1, cr15, [r8, #-772]! @ 0xfffffcfc │ │ │ │ ldrtmi sl, [r8], -r2, lsl #18 │ │ │ │ - @ instruction: 0xf82ef1cc │ │ │ │ + @ instruction: 0xf82af1cc │ │ │ │ eorsle r2, r6, r0, lsl #16 │ │ │ │ - blx 0xfe711212 │ │ │ │ + blx 0xfe6111da │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, sp, r8, lsr #15 │ │ │ │ strtmi r4, [r0], -r2, lsr #18 │ │ │ │ - blx 0x1592bd6 │ │ │ │ + blx 0x1592b9e │ │ │ │ subsmi r4, r1, #2097152 @ 0x200000 │ │ │ │ svclt 0x00183a00 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x46134630 │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ @@ -201209,126 +201195,126 @@ │ │ │ │ eorlt sp, r1, r0, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - @ instruction: 0x01a4f246 │ │ │ │ + msreq (UNDEF: 100), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - mrc2 7, 6, pc, cr14, cr12, {1} │ │ │ │ + mrc2 7, 7, pc, cr10, cr12, {1} │ │ │ │ stmdbge r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrdcs lr, [r9, -r3] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ ldrb r4, [r7, r8, lsr #15] │ │ │ │ - @ instruction: 0xff28f1d2 │ │ │ │ + @ instruction: 0xff24f1d2 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ - blmi 0x215104 │ │ │ │ + vaddw.s8 q8, q0, d12 │ │ │ │ + blmi 0x2150cc │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1669000 │ │ │ │ svclt 0x0000fca7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r8, asr #5 │ │ │ │ - eorseq sp, r3, r8, lsr r3 │ │ │ │ + eorseq sp, r3, r8, lsl #5 │ │ │ │ + ldrshteq sp, [r3], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsr #1 │ │ │ │ @ instruction: 0x46074b3f │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ ldrdhi pc, [r0], sp @ │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mrc2 7, 1, pc, cr10, cr12, {1} │ │ │ │ + mrc2 7, 2, pc, cr6, cr12, {1} │ │ │ │ @ instruction: 0x4629b198 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x1e05fb53 │ │ │ │ movwcs sp, #2867 @ 0xb33 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0x01b4f246 │ │ │ │ + cmnpeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strls r9, [r0, #-771] @ 0xfffffcfd │ │ │ │ - mrc2 7, 4, pc, cr4, cr12, {1} │ │ │ │ + mrc2 7, 5, pc, cr0, cr12, {1} │ │ │ │ @ instruction: 0x4601e013 │ │ │ │ stmdage r4, {r4, r5, r6, r9, sp} │ │ │ │ - ldc 1, cr15, [r0], #772 @ 0x304 │ │ │ │ + stc 1, cr15, [ip], #772 @ 0x304 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xf92cca │ │ │ │ + blx 0xf92c92 │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [fp], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ - blmi 0xa26ba4 │ │ │ │ - blls 0x92ed50 │ │ │ │ + blmi 0xa26b6c │ │ │ │ + blls 0x92ed18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 113) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x7f54c8 │ │ │ │ - blls 0x92ed74 │ │ │ │ + blmi 0x7f5490 │ │ │ │ + blls 0x92ed3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ @ instruction: 0xf04f426d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ strls r4, [r8, #-1585]! @ 0xfffff9cf │ │ │ │ pop {r1, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ ldrhlt pc, [r8, #251] @ 0xfb @ │ │ │ │ @ instruction: 0xf1cda904 │ │ │ │ - strmi pc, [r4], -pc, asr #25 │ │ │ │ + strmi pc, [r4], -fp, asr #25 │ │ │ │ @ instruction: 0xf195b140 │ │ │ │ - stmdavs r1, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbne r4, [r3, r2, lsr #12]! │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xe7c647b0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe512d58 │ │ │ │ + blx 0xfe512d20 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04fd0f2 │ │ │ │ submi r3, r1, #-268435441 @ 0xf000000f │ │ │ │ @ instruction: 0xe7ed4613 │ │ │ │ str r2, [pc, lr, lsl #2]! │ │ │ │ - mcr2 1, 4, pc, cr12, cr2, {6} @ │ │ │ │ + mcr2 1, 4, pc, cr8, cr2, {6} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bf84 │ │ │ │ + bl 0xfec2bf4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ - ldc2 7, cr15, [r6, #240]! @ 0xf0 │ │ │ │ + ldc2l 7, cr15, [r2, #240] @ 0xf0 │ │ │ │ biclt r4, r0, r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlsne.f32 s30, s11, s30 │ │ │ │ strtmi sp, [r2], -fp, lsr #22 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ vrshl.s8 d25, d0, d6 │ │ │ │ - vmla.f d16, d16, d0[0] │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ @ instruction: 0xf73c012e │ │ │ │ - andlt pc, r3, r3, lsl lr @ │ │ │ │ + andlt pc, r3, pc, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4620bdf0 │ │ │ │ - blx 0xfee92dd0 │ │ │ │ + blx 0xfee92d98 │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [r2], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xb00347b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201344,18 +201330,18 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff40f030 │ │ │ │ @ instruction: 0xf1a8b1b8 │ │ │ │ - @ instruction: 0x4601f8b9 │ │ │ │ + @ instruction: 0x4601f8b5 │ │ │ │ strbne r4, [r4, r5, lsl #12] │ │ │ │ @ instruction: 0xf195b110 │ │ │ │ - stmdavs r1, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xb00347b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -201366,35 +201352,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8038 │ │ │ │ @ instruction: 0xf73c903c │ │ │ │ - @ instruction: 0x4629fd3d │ │ │ │ + @ instruction: 0x4629fd59 │ │ │ │ @ instruction: 0x4620b318 │ │ │ │ - blx 0x1692e90 │ │ │ │ - blle 0xc9c6ac │ │ │ │ + blx 0x1692e58 │ │ │ │ + blle 0xc9c674 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1512e9c │ │ │ │ - blle 0x165eea4 │ │ │ │ + blx 0x1512e64 │ │ │ │ + blle 0x165ee6c │ │ │ │ andls r2, r4, r0, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - biceq pc, ip, r6, asr #4 │ │ │ │ + orreq pc, ip, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwls r9, #13568 @ 0x3500 │ │ │ │ - ldc2 7, cr15, [r0, #240] @ 0xf0 │ │ │ │ + stc2 7, cr15, [ip, #240]! @ 0xf0 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462083f0 │ │ │ │ - blx 0xd92ed8 │ │ │ │ + blx 0xd92ea0 │ │ │ │ ldcle 14, cr1, [r7], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [lr, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ @@ -201411,41 +201397,41 @@ │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ vmlane.f32 s30, s4, s26 │ │ │ │ movwcs sp, #7642 @ 0x1dda │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 0, 5, pc, cr12, cr0, {1} │ │ │ │ lsllt r4, r1, #12 │ │ │ │ @ instruction: 0xf1a84620 │ │ │ │ - strmi pc, [r1], -sp, asr #16 │ │ │ │ + strmi pc, [r1], -r9, asr #16 │ │ │ │ strbne r4, [r4, r5, lsl #12] │ │ │ │ @ instruction: 0xf195b110 │ │ │ │ - stmdavs r1, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ submi lr, r1, #53215232 @ 0x32c0000 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ smlabtcs lr, r5, r7, lr │ │ │ │ @ instruction: 0xf06fe7bf │ │ │ │ ldr r0, [fp, sp, lsl #4]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0xf73c461e │ │ │ │ - ldrhlt pc, [r0, #207] @ 0xcf @ │ │ │ │ + ldrsblt pc, [r0, #203] @ 0xcb @ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9d8f7ff │ │ │ │ - blle 0xc9c7a8 │ │ │ │ + blle 0xc9c770 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ - bicseq pc, ip, r6, asr #4 │ │ │ │ + orrseq pc, ip, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldc2 7, cr15, [ip, #-240] @ 0xffffff10 │ │ │ │ + ldc2 7, cr15, [r8, #-240]! @ 0xffffff10 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463181f0 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -201470,41 +201456,41 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #4592 @ 0x11f0 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 0, 2, pc, cr4, cr0, {1} @ │ │ │ │ @ instruction: 0xf1a6b1c8 │ │ │ │ - strmi pc, [r4], -r9, lsl #28 │ │ │ │ + strmi pc, [r4], -r5, lsl #28 │ │ │ │ mcrrne 7, 12, r1, r3, cr6 │ │ │ │ strtmi sp, [r2], -pc │ │ │ │ @ instruction: 0x46404633 │ │ │ │ ldrmi r9, [r8, r0, lsl #10]! │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf19581f0 │ │ │ │ - stmdavs r5, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ smlattcs lr, fp, r7, lr │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c268 │ │ │ │ + bl 0xfec2c230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - mcrr2 7, 3, pc, r4, cr12 @ │ │ │ │ + stc2l 7, cr15, [r0], #-240 @ 0xffffff10 │ │ │ │ movwcs fp, #416 @ 0x1a0 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - mvneq pc, r6, asr #4 │ │ │ │ + @ instruction: 0x01a8f246 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [r6], #240 @ 0xf0 │ │ │ │ + stc2l 7, cr15, [r2], {60} @ 0x3c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ orrlt r2, r4, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @@ -201520,33 +201506,33 @@ │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ strmi pc, [r4], -r9, ror #27 │ │ │ │ @ instruction: 0xf152b1c0 │ │ │ │ movwcs pc, #3089 @ 0xc11 @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ stc2 1, cr15, [r2, #588] @ 0x24c │ │ │ │ - blt 0x5838f4 │ │ │ │ + blt 0x5838bc │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ strb r2, [fp, lr, lsl #2] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c31c │ │ │ │ + bl 0xfec2c2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ vand d16, d13, d19 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r0, #-228] @ 0xffffff1c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ tstge r1, #-1073741794 @ 0xc000001e │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ @@ -201559,32 +201545,32 @@ │ │ │ │ @ instruction: 0xf6cd63ef │ │ │ │ @ instruction: 0xf8c063ad │ │ │ │ andlt r3, r3, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x213306 │ │ │ │ + blx 0x2132ce │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c3a4 │ │ │ │ + bl 0xfec2c36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e6a00 │ │ │ │ + blls 0x1e69c8 │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500fd05 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmnlt r3, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r2, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201595,28 +201581,28 @@ │ │ │ │ andlt r4, r2, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c420 │ │ │ │ + bl 0xfec2c3e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r9, [sp], -r6, lsl #22 │ │ │ │ @ instruction: 0xb12b461c │ │ │ │ @ instruction: 0xf8d04614 │ │ │ │ @ instruction: 0x46252290 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ vqsub.s8 d16, d13, d19 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stc2l 0, cr15, [r4], {57} @ 0x39 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -201627,29 +201613,29 @@ │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c4a0 │ │ │ │ + bl 0xfec2c468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e6afc │ │ │ │ + blls 0x1e6ac4 │ │ │ │ @ instruction: 0xf8d0b143 │ │ │ │ @ instruction: 0xf1b32290 │ │ │ │ svclt 0x00180419 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xd52bc @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xd5284 @ │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ vand d16, d13, d19 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [r2], {57} @ 0x39 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -201660,28 +201646,28 @@ │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c524 │ │ │ │ + bl 0xfec2c4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - blls 0x2e6b40 │ │ │ │ + blls 0x2e6b08 │ │ │ │ vcgt.s8 d27, d29, d19 │ │ │ │ - vmlsl.s , d0, d0[3] │ │ │ │ + vsubhn.i16 d19, q0, q6 │ │ │ │ @ instruction: 0x46150633 │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mcrr2 0, 3, pc, r2, cr9 @ │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrspl lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -201692,19 +201678,19 @@ │ │ │ │ andsvc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmlsl.s , d0, d0[3] │ │ │ │ + vsubhn.i16 d19, q0, q6 │ │ │ │ vmin.s8 d16, d13, d19 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldc2 0, cr15, [r4], {57} @ 0x39 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ movwcs r1, #4676 @ 0x1244 │ │ │ │ ldrmi r3, [sl], -r1, lsl #18 │ │ │ │ @@ -201713,109 +201699,109 @@ │ │ │ │ strtmi r7, [pc], -r5, lsl #16 │ │ │ │ @ instruction: 0xf8d0e7b3 │ │ │ │ ldrb r1, [r2, r8, asr #6]! │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrtmi r2, [sp], -lr, lsl #6 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c5f8 │ │ │ │ + bl 0xfec2c5c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0x1066c80 │ │ │ │ + blmi 0x1066c48 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ orrlt r0, r9, #0, 6 │ │ │ │ - strbcc pc, [ip], -sp, asr #4 @ │ │ │ │ + strcc pc, [ip], -sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c33290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xff591526 │ │ │ │ + blx 0xff5914ee │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #411 @ 0x19b │ │ │ │ orrspl lr, r4, #192, 18 @ 0x300000 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8c0bdf0 │ │ │ │ @ instruction: 0xe7eb7210 │ │ │ │ - blvc 0x890af8 │ │ │ │ + blvc 0x890ac0 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmlsl.s , d0, d0[3] │ │ │ │ + vsubhn.i16 d19, q0, q6 │ │ │ │ vmin.s8 d16, d13, d19 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blvc 0x190ad0 │ │ │ │ - blx 0xfe991586 │ │ │ │ + blvc 0x190a98 │ │ │ │ + blx 0xfe99154e │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ movwcs r1, #580 @ 0x244 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ - bl 0x423948 │ │ │ │ + bl 0x423910 │ │ │ │ strtmi r0, [r0], -r3, lsl #4 │ │ │ │ - blx 0xfef114da │ │ │ │ - blls 0x183ae4 │ │ │ │ - blt 0x7bbcd4 │ │ │ │ + blx 0xfef114a2 │ │ │ │ + blls 0x183aac │ │ │ │ + blt 0x7bbc9c │ │ │ │ addsmi fp, pc, #73728 @ 0x12000 │ │ │ │ addsmi fp, r5, #8, 30 │ │ │ │ strtmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0a7 │ │ │ │ strdcs r3, [fp, #-127] @ 0xffffff81 │ │ │ │ @ instruction: 0xe79e463d │ │ │ │ movtne pc, #35024 @ 0x88d0 @ │ │ │ │ @ instruction: 0xf04fe7e3 │ │ │ │ strdcs r3, [lr, -pc] │ │ │ │ @ instruction: 0xe796463d │ │ │ │ - blx 0xff491c3c │ │ │ │ + blx 0xff391c04 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c708 │ │ │ │ + bl 0xfec2c6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616231b │ │ │ │ - strbcc pc, [ip], #-589 @ 0xfffffdb3 @ │ │ │ │ + strcc pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vshl.s8 d25, d0, d13 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ - blx 0x171161a │ │ │ │ + blx 0x17115e2 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3cb │ │ │ │ @ instruction: 0xf5051258 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ movtlt r3, #13148 @ 0x335c │ │ │ │ tstcc r0, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfeb9161a │ │ │ │ - blls 0x30227c │ │ │ │ + blx 0xfeb915e2 │ │ │ │ + blls 0x302244 │ │ │ │ @ instruction: 0xb3bb6807 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ vshl.s8 d25, d0, d13 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500fb35 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ biclt r3, fp, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r3, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201837,36 +201823,36 @@ │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xe7c51bbf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ swpcs fp, r1, [r0] │ │ │ │ - strbcc pc, [ip, #-589] @ 0xfffffdb3 @ │ │ │ │ + strcc pc, [ip, #-589] @ 0xfffffdb3 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ tstls r5, sp, lsr #4 │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ stmdavs r9, {r1, r4, r5, r7, r8, fp, lr} │ │ │ │ @ instruction: 0xf04f910f │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500fae7 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2390 │ │ │ │ + blcs 0xe2358 │ │ │ │ @ instruction: 0xf8d0d04b │ │ │ │ tstcs fp, #80, 4 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xff591724 │ │ │ │ + blx 0xff5916ec │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3d3 │ │ │ │ mrcne 2, 3, r6, cr11, cr8, {2} │ │ │ │ ldmdale r8!, {r4, r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ ldrbteq r0, [fp], #-1173 @ 0xfffffb6b │ │ │ │ @@ -201896,46 +201882,46 @@ │ │ │ │ @ instruction: 0xf8d00100 │ │ │ │ @ instruction: 0xe7b27210 │ │ │ │ andsvs pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf643e7c3 │ │ │ │ vmls.f d19, d0, d0[1] │ │ │ │ @ instruction: 0x463b0595 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s q8, d16, d0[7] │ │ │ │ stmdavs r8!, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf812f1d2 │ │ │ │ + @ instruction: 0xf80ef1d2 │ │ │ │ andcs r6, r0, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf73c4620 │ │ │ │ - @ instruction: 0xf73bfd97 │ │ │ │ - @ instruction: 0xf504f9e7 │ │ │ │ + @ instruction: 0xf73bfdb3 │ │ │ │ + @ instruction: 0xf504fa03 │ │ │ │ svccs 0x00205800 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ strhi pc, [r0], r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5831 @ 0x16c7 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ cmnplt r8, pc, asr #21 @ p-variant is OBSOLETE │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xef734 │ │ │ │ + blcs 0xef6fc │ │ │ │ ldrbhi pc, [r2], r0 @ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbhi pc, [r1], r0, asr #32 @ │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ tstcs fp, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf8c24620 │ │ │ │ vqadd.s8 d17, d29, d16 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ strls r0, [r0, #-557] @ 0xfffffdd3 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1311838 │ │ │ │ + blx 0x1311800 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f84a9 │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r6, r8, r9, fp, lr} │ │ │ │ @@ -201945,22 +201931,22 @@ │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf5048ff0 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe250c │ │ │ │ + blcs 0xe24d4 │ │ │ │ tstcs fp, #147 @ 0x93 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x69189c │ │ │ │ + blx 0x691864 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ andcs r8, r0, #2030043136 @ 0x79000000 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ bfi r2, r4, #7, #7 │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ @@ -201968,84 +201954,84 @@ │ │ │ │ ldrtmi r3, [r1], -sl, lsl #6 │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ addsls pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5300 @ 0x14b4 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x17918b8 │ │ │ │ + blx 0x1791880 │ │ │ │ addsle r2, r9, r0, lsl #16 │ │ │ │ ldrsbtvs pc, [ip], r9 @ │ │ │ │ cdpcs 8, 0, cr6, cr0, cr7, {0} │ │ │ │ strbthi pc, [sp], -r0 @ │ │ │ │ ldrsbtcc pc, [r8], r9 @ │ │ │ │ strcc lr, [sl], -sp, asr #19 │ │ │ │ - beq 0xf11c48 │ │ │ │ + beq 0xf11c10 │ │ │ │ ldrdcc pc, [r0], #137 @ 0x89 │ │ │ │ ldrtmi sl, [r9], sl, lsl #28 │ │ │ │ - bleq 0x11195c │ │ │ │ + bleq 0x111924 │ │ │ │ @ instruction: 0xf8cd930c │ │ │ │ @ instruction: 0xf898b034 │ │ │ │ - blcs 0xe259c │ │ │ │ + blcs 0xe2564 │ │ │ │ strbhi pc, [r8], #-0 @ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ - blx 0xf118fc │ │ │ │ + blx 0xf118c4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0af77 │ │ │ │ ldmdavs r3!, {r2, ip, sp, pc} │ │ │ │ strcc r6, [r4], -r3 │ │ │ │ @ instruction: 0xf1093704 │ │ │ │ ldrbmi r0, [r6, #-2312] @ 0xfffff6f8 │ │ │ │ str sp, [r2, r7, ror #3]! │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f9b9 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe25ec │ │ │ │ + blcs 0xe25b4 │ │ │ │ ldrthi pc, [r7], #-0 @ │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe76f2394 │ │ │ │ addsne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x4620231b │ │ │ │ ldrsbtmi pc, [r0], r1 @ │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f99b │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2628 │ │ │ │ + blcs 0xe25f0 │ │ │ │ strhi pc, [lr], #-0 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7534394 │ │ │ │ - blcc 0xfe7880c8 │ │ │ │ + blcc 0xfe788090 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ movmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldrbhi pc, [r0], #-0 @ │ │ │ │ andcs sl, r1, r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1c83308 │ │ │ │ - ldmib sp, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d18-d21}, [pc], r6 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ svcls 0x0008339a │ │ │ │ smlatbcs r3, r2, fp, pc @ │ │ │ │ - blx 0x19c052 │ │ │ │ - bl 0x1119d0c │ │ │ │ + blx 0x19c01a │ │ │ │ + bl 0x1119cd4 │ │ │ │ @ instruction: 0xf50471e7 │ │ │ │ vadd.i8 d21, d14, d0 │ │ │ │ vaddl.s8 q10, d16, d24 │ │ │ │ @ instruction: 0xf8982095 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ stmdavs r2, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ stmdbeq r2, {r0, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -202053,49 +202039,49 @@ │ │ │ │ movwcs r8, #1054 @ 0x41e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ andvs r2, r7, r0, lsl #6 │ │ │ │ @ instruction: 0xf8986043 │ │ │ │ - blcs 0xe26bc │ │ │ │ - ldrthi pc, [pc], #0 @ 0xd5950 @ │ │ │ │ + blcs 0xe2684 │ │ │ │ + ldrthi pc, [pc], #0 @ 0xd5918 @ │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr6, cr15, {1} @ │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ subvs r9, r3, r0 │ │ │ │ @ instruction: 0xf504e717 │ │ │ │ @ instruction: 0xf8d45800 │ │ │ │ @ instruction: 0xf898a290 │ │ │ │ - blcs 0xe26ec │ │ │ │ + blcs 0xe26b4 │ │ │ │ bichi pc, sl, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf990f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898aecf │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0x10199c │ │ │ │ + blcs 0x101964 │ │ │ │ ldrbthi pc, [r5], #0 @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf980f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8daaebf │ │ │ │ stmdavs r2, {r3, r6, r7, ip, sp} │ │ │ │ @ instruction: 0x3718e9d3 │ │ │ │ svccs 0x00011aff │ │ │ │ svclt 0x003846b9 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0c0454a │ │ │ │ @ instruction: 0xf89884f8 │ │ │ │ - blcs 0xe2744 │ │ │ │ + blcs 0xe270c │ │ │ │ ldrhi pc, [fp] │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ ldrbtcc pc, [pc], r9, lsl #2 @ │ │ │ │ @@ -202117,27 +202103,27 @@ │ │ │ │ @ instruction: 0xf8124613 │ │ │ │ stmdblt r1, {r0, r8, r9, sl, fp, ip} │ │ │ │ movwcc r7, #8208 @ 0x2010 │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ ldmle r5!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f8c5 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0xde7d4 │ │ │ │ + bcs 0xde79c │ │ │ │ ldrbhi pc, [r8, #-0]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e67c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe27ec │ │ │ │ + blcs 0xe27b4 │ │ │ │ @ instruction: 0x83b6f000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf910f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ae4f │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202145,167 +202131,167 @@ │ │ │ │ movwcs r8, #5216 @ 0x1460 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf900f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - orrsne pc, r9, r5, asr #4 │ │ │ │ + msrne (UNDEF: 97), r5 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff3301 │ │ │ │ @ instruction: 0xe651fa51 │ │ │ │ @ instruction: 0xf1c42000 │ │ │ │ - @ instruction: 0x4606f911 │ │ │ │ + strmi pc, [r6], -sp, lsl #18 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ tstcs fp, #-2030043136 @ 0x87000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf87af039 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, #268435471 @ 0x1000000f │ │ │ │ addsvs lr, r4, #3194880 @ 0x30c000 │ │ │ │ @ instruction: 0xf1c3e632 │ │ │ │ - @ instruction: 0xf648fbdd │ │ │ │ + @ instruction: 0xf648fbd9 │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x460201db │ │ │ │ tstcs fp, #32, 12 @ 0x2000000 │ │ │ │ strls r1, [r0, #-2004] @ 0xfffff82c │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ strtcc lr, [r2], #-3012 @ 0xfffff43c │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf504e6b9 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe28a8 │ │ │ │ + blcs 0xe2870 │ │ │ │ rscshi pc, r7, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf8b2f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f83d │ │ │ │ svceq 0x00f65000 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #1043 @ 0x413 │ │ │ │ orrsvs lr, r4, #192, 18 @ 0x300000 │ │ │ │ tstcs fp, #244, 10 @ 0x3d000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf824f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8d0829f │ │ │ │ strcs r3, [r1, #-840] @ 0xfffffcb8 │ │ │ │ strtmi r3, [r0], -r1, lsl #22 │ │ │ │ adcvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - tstpcc r9, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvncs pc, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ - strb pc, [pc, #3321] @ 0xd68c5 @ │ │ │ │ + strb pc, [pc, #3321] @ 0xd688d @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4917 @ 0x1335 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefc10 │ │ │ │ + blcs 0xefbd8 │ │ │ │ orrshi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf854f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad93 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9c14 │ │ │ │ + blcs 0xf9bdc │ │ │ │ strthi pc, [r4], #-0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ strbmi r6, [fp], -r5, lsl #16 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - mvnsmi pc, r5, asr #4 │ │ │ │ + bicmi pc, r5, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ ldr pc, [r3, #3419] @ 0xd5b │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4694 @ 0x1256 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefc88 │ │ │ │ + blcs 0xefc50 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf818f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad57 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9c8c │ │ │ │ + blcs 0xf9c54 │ │ │ │ bicshi pc, r0, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ stc2 1, cr15, [r4, #468]! @ 0x1d4 │ │ │ │ @ instruction: 0xf1c84606 │ │ │ │ - blx 0x18d57b8 │ │ │ │ + blx 0x18d5770 │ │ │ │ andls pc, r0, r9, lsl #5 │ │ │ │ ldrtmi r9, [r3], -r1, lsl #4 │ │ │ │ stmdage r5, {r0, r8, sp} │ │ │ │ - andsne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + sbcseq pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - stc2 1, cr15, [r0], #836 @ 0x344 │ │ │ │ - blle 0x25fcd0 │ │ │ │ + ldc2 1, cr15, [ip], {209} @ 0xd1 │ │ │ │ + blle 0x25fc98 │ │ │ │ strbmi r1, [r6, #-3142] @ 0xfffff3ba │ │ │ │ ldrthi pc, [r0], #-576 @ 0xfffffdc0 @ │ │ │ │ @ instruction: 0xf1be9805 │ │ │ │ - sha1c.32 , , │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + sha1c.32 , , │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ tstcs fp, #-805306366 @ 0xd0000002 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xff76f038 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf04f8369 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e52c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2a8c │ │ │ │ + blcs 0xe2a54 │ │ │ │ andshi pc, r0, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xffc0f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898acff │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202314,59 +202300,59 @@ │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xffb0f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r2, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ ldrtmi r2, [sl], -r0, lsl #6 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vorr.i32 d18, #5 @ 0x00000005 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ movwls r0, #8461 @ 0x210d │ │ │ │ movwpl lr, #2509 @ 0x9cd │ │ │ │ stc2 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e4fe │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2ae8 │ │ │ │ + blcs 0xe2ab0 │ │ │ │ subhi pc, r3, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff92f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ - orrscs pc, r5, r5, asr #4 │ │ │ │ + cmppcs sp, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strbt pc, [r5], #3569 @ 0xdf1 @ │ │ │ │ @ instruction: 0xf0304630 │ │ │ │ cdpne 8, 0, cr15, cr7, cr5, {2} │ │ │ │ addshi pc, sp, #192, 4 │ │ │ │ @ instruction: 0x46204633 │ │ │ │ adcsvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - tstpne r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicseq pc, r9, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9700 │ │ │ │ ldrb pc, [r1], #3261 @ 0xcbd @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4674 @ 0x1242 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], #252 @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefe0c │ │ │ │ + blcs 0xefdd4 │ │ │ │ subshi pc, pc, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xff56f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac95 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9e10 │ │ │ │ + blcs 0xf9dd8 │ │ │ │ tstphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], {63} @ 0x3f │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @@ -202378,20 +202364,20 @@ │ │ │ │ @ instruction: 0xff34f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r1, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf8cd3101 │ │ │ │ mrsls sl, (UNDEF: 1) │ │ │ │ - orrsne pc, r9, r5, asr #4 │ │ │ │ + msrne (UNDEF: 97), r5 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffef7fe │ │ │ │ @ instruction: 0xf504e480 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2be4 │ │ │ │ + blcs 0xe2bac │ │ │ │ @ instruction: 0x81aff000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff14f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac53 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202408,73 +202394,73 @@ │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ cdp2 0, 15, cr15, cr4, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r4, r5, sl, fp, sp, pc} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vsra.s64 q10, , #64 │ │ │ │ + vmla.f d20, d16, d1[1] │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf504e444 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2c5c │ │ │ │ + blcs 0xe2c24 │ │ │ │ bichi pc, r0, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 13, cr15, cr8, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r1, r2, r4, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fe63 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2c98 │ │ │ │ + blcs 0xe2c60 │ │ │ │ bichi pc, lr, r0 │ │ │ │ movtpl pc, #35024 @ 0x88d0 @ │ │ │ │ ldrtmi r3, [r3], -r0, asr #26 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vrshr.s64 d17, d9, #64 │ │ │ │ + vmlal.s , d0, d1[4] │ │ │ │ vhsub.s8 d16, d5, d13 │ │ │ │ - vmla.f d19, d16, d1[7] │ │ │ │ + vsra.s64 d19, d21, #64 │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e40e │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2cc8 │ │ │ │ + blcs 0xe2c90 │ │ │ │ msrhi SPSR_fc, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 10, cr15, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - orrsne pc, r9, r5, asr #4 │ │ │ │ + msrne (UNDEF: 97), r5 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf7fffabb │ │ │ │ @ instruction: 0xf504bbf5 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2cfc │ │ │ │ + blcs 0xe2cc4 │ │ │ │ mrshi pc, (UNDEF: 68) @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 8, cr15, cr8, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898abc7 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4546 @ 0x11c2 │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfef130bc │ │ │ │ + blge 0xfef13084 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4645 @ 0x1225 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ cdp2 0, 6, cr15, cr8, cr15, {1} │ │ │ │ @@ -202485,17 +202471,17 @@ │ │ │ │ andls r4, r5, r6, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf1b9ab9d │ │ │ │ svclt 0x00840f0b │ │ │ │ @ instruction: 0xf8d42116 │ │ │ │ vqsub.s8 d2, d16, d0 │ │ │ │ vand q12, q11, │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf1c0012e │ │ │ │ - pkhbtmi pc, r2, r1, lsl #24 @ │ │ │ │ + strmi pc, [r2], sp, lsl #24 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf1b982a3 │ │ │ │ stmdble r6, {r0, r1, r8, r9, sl, fp} │ │ │ │ svceq 0x0007f1b9 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @ instruction: 0xf04f0a02 │ │ │ │ @ instruction: 0xf7fe0a01 │ │ │ │ @@ -202505,72 +202491,72 @@ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4382 @ 0x111e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1b93158 │ │ │ │ + blge 0x1b93120 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xf0080 │ │ │ │ + blcs 0xf0048 │ │ │ │ tstphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1793178 │ │ │ │ + blge 0x1793140 │ │ │ │ ldrtmi r6, [sl], -r3, lsl #16 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vsra.s64 d17, d9, #64 │ │ │ │ + vmla.f d17, d0, d1[4] │ │ │ │ movwcc r0, #4365 @ 0x110d │ │ │ │ mrc2 7, 3, pc, cr6, cr14, {7} │ │ │ │ - bllt 0x1c14090 │ │ │ │ + bllt 0x1c14058 │ │ │ │ ldrtmi r2, [r3], -r1, lsl #10 │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vrshr.s64 d22, d24, #64 │ │ │ │ vqsub.s8 d16, d21, d5 │ │ │ │ - vorr.i32 d17, #1 @ 0x00000001 │ │ │ │ + vsra.s64 q8, , #64 │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ - blx 0x13140aa │ │ │ │ - bllt 0x18140b0 │ │ │ │ + blx 0x1314072 │ │ │ │ + bllt 0x1814078 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x16940bc │ │ │ │ + bllt 0x1694084 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xd131cc │ │ │ │ + blge 0xd13194 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ - bllt 0xfef540d4 │ │ │ │ + bllt 0xfef5409c │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x12940dc │ │ │ │ + bllt 0x12940a4 │ │ │ │ andsvs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - bllt 0x11940e4 │ │ │ │ + bllt 0x11940ac │ │ │ │ subcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vst3.16 {d30,d32,d34}, [pc :64] │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ @ instruction: 0xf8c0339a │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ movwcs fp, #6967 @ 0x1b37 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ - bllt 0x494110 │ │ │ │ + bllt 0x4940d8 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r6, #188] @ 0xbc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac36 │ │ │ │ movwcs fp, #6915 @ 0x1b03 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - blt 0xfff1413c │ │ │ │ + blt 0xfff14104 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2 0, cr15, [r0, #188]! @ 0xbc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffadf0 │ │ │ │ movwcs fp, #6893 @ 0x1aed │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -202578,118 +202564,118 @@ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffab4b │ │ │ │ andcs fp, r4, #929792 @ 0xe3000 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ ldc2 0, cr15, [ip, #188] @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrdvs sl, [r7], -fp │ │ │ │ - bllt 0xff9d417c │ │ │ │ + bllt 0xff9d4144 │ │ │ │ tstls r6, r6, lsl #16 │ │ │ │ strbmi pc, [sl, -pc, asr #8] @ │ │ │ │ ldrcc pc, [sl, r3, asr #13] │ │ │ │ smlabtne r1, r0, r9, lr │ │ │ │ @ instruction: 0xf1c360c1 │ │ │ │ - ldmib sp, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmpeq fp, r8, lsl #4 │ │ │ │ - bne 0x17966e0 │ │ │ │ + bne 0x17966a8 │ │ │ │ sbcsvs lr, r1, r0, asr #20 │ │ │ │ andeq lr, r2, r0, ror #22 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ - bl 0x115c320 │ │ │ │ - bls 0x2591b8 │ │ │ │ - b 0x14bc5d8 │ │ │ │ - b 0x13d94f0 │ │ │ │ + bl 0x115c2e8 │ │ │ │ + bls 0x259180 │ │ │ │ + b 0x14bc5a0 │ │ │ │ + b 0x13d94b8 │ │ │ │ sbcseq r7, fp, r3, asr ip │ │ │ │ andcs pc, r7, r2, lsr #23 │ │ │ │ - blx 0x29c516 │ │ │ │ - bl 0x11165d4 │ │ │ │ + blx 0x29c4de │ │ │ │ + bl 0x111659c │ │ │ │ @ instruction: 0xf7ff010c │ │ │ │ movwcs fp, #7068 @ 0x1b9c │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr1, cr15, {3} │ │ │ │ - blt 0xfe9941e8 │ │ │ │ + blt 0xfe9941b0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [sl, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac4a │ │ │ │ movwcs fp, #6807 @ 0x1a97 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sp, #508]! @ 0x1fc │ │ │ │ - blt 0xfe414214 │ │ │ │ + blt 0xfe4141dc │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r4, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebc │ │ │ │ movwcs fp, #6785 @ 0x1a81 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - blt 0x1e94240 │ │ │ │ + blt 0x1e94208 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2 0, cr15, [lr, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccb │ │ │ │ movwcs fp, #6763 @ 0x1a6b │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - blt 0x191426c │ │ │ │ + blt 0x1914234 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2 0, cr15, [r8, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffae40 │ │ │ │ movwcs fp, #6741 @ 0x1a55 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ - blt 0x1394298 │ │ │ │ + blt 0x1394260 │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [r2, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaee7 │ │ │ │ movwcs fp, #6719 @ 0x1a3f │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ - blt 0xe142c4 │ │ │ │ + blt 0xe1428c │ │ │ │ subpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldcne 6, cr14, [r1, #-192]! @ 0xffffff40 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2l 0, cr15, [sl], #188 @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0aa29 │ │ │ │ @ instruction: 0xf7ff9000 │ │ │ │ tstcs fp, #92, 20 @ 0x5c000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r2], #-224 @ 0xffffff20 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xa3b2810d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ - blt 0xb14318 │ │ │ │ + blt 0xb142e0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ stc2l 0, cr15, [r2], {47} @ 0x2f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac6e │ │ │ │ movwcs fp, #6655 @ 0x19ff │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @@ -202702,50 +202688,50 @@ │ │ │ │ stc2 0, cr15, [ip], #188 @ 0xbc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffada7 │ │ │ │ movwcs fp, #6633 @ 0x19e9 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe95356c │ │ │ │ + blge 0xfe953534 │ │ │ │ ldmiblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ ldc2 0, cr15, [r6], {47} @ 0x2f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac7e │ │ │ │ movwcs fp, #6611 @ 0x19d3 │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x3d3598 │ │ │ │ + blge 0x3d3560 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andsvs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ stmiblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [ip], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccc │ │ │ │ @ instruction: 0xf8d4b9b9 │ │ │ │ @ instruction: 0x21072290 │ │ │ │ adcsne pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ strtmi r0, [r0], -sp, lsr #4 │ │ │ │ str r9, [r9], #1280 @ 0x500 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff82f193 │ │ │ │ - blcs 0xf03f8 │ │ │ │ - blge 0x1dd34ec │ │ │ │ + @ instruction: 0xff7ef193 │ │ │ │ + blcs 0xf03c0 │ │ │ │ + blge 0x1dd34b4 │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ - bllt 0x1c543f8 │ │ │ │ + bllt 0x1c543c0 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ movwcs sl, #6528 @ 0x1980 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -202767,37 +202753,37 @@ │ │ │ │ stmdacs r0, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6], #508 @ 0x1fc │ │ │ │ stmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff813670 │ │ │ │ + blge 0xff813638 │ │ │ │ ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [pc, #-508] @ 0xd6290 │ │ │ │ + ldcge 4, cr15, [pc, #-508] @ 0xd6258 │ │ │ │ ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vaddhn.i16 d18, q0, q11 │ │ │ │ - blne 0xdd74a0 │ │ │ │ + blne 0xdd7468 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0xf0404620 │ │ │ │ @ instruction: 0x4620f9f7 │ │ │ │ - @ instruction: 0xff62f1a0 │ │ │ │ + @ instruction: 0xff5ef1a0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #12, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ ldmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xffd1258a │ │ │ │ + blx 0xffd12552 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r3, r5, r8, fp, sp, pc} │ │ │ │ vsubw.s8 q9, q0, d22 │ │ │ │ addsmi r0, pc, #134217728 @ 0x8000000 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0x4630e7dc │ │ │ │ stc2l 0, cr15, [r2], #152 @ 0x98 │ │ │ │ @@ -202808,76 +202794,76 @@ │ │ │ │ @ instruction: 0xf0264630 │ │ │ │ @ instruction: 0xf8d9fcd7 │ │ │ │ addmi r3, r6, #184 @ 0xb8 │ │ │ │ @ instruction: 0xf8c9d8f5 │ │ │ │ @ instruction: 0xf7ff60bc │ │ │ │ @ instruction: 0x1d31b97f │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xff3925d6 │ │ │ │ + blx 0xff39259e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf109a909 │ │ │ │ strdvs r3, [r6], -pc @ │ │ │ │ - blt 0x1ad4524 │ │ │ │ + blt 0x1ad44ec │ │ │ │ mvnvs pc, #78643200 @ 0x4b00000 │ │ │ │ @ instruction: 0x63adf6cd │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ - blx 0xfee12602 │ │ │ │ + blx 0xfee125ca │ │ │ │ orrslt r9, r8, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf7394632 │ │ │ │ - stmdals r5, {r3, r4, r9, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf88ef1be │ │ │ │ - blt 0x1e14554 │ │ │ │ + stmdals r5, {r2, r4, r5, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf88af1be │ │ │ │ + blt 0x1e1451c │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstpne r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biceq pc, r4, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1c04630 │ │ │ │ - ldmdblt r8, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf8d4d921 │ │ │ │ andcs r3, sp, #144, 4 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ adcscs pc, r0, r3, asr #17 │ │ │ │ - blt 0xfead4584 │ │ │ │ + blt 0xfead454c │ │ │ │ stmibeq r9, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ ldrtmi r0, [sl], -r1, lsl #6 │ │ │ │ - orrsne pc, r9, r5, asr #4 │ │ │ │ + msrne (UNDEF: 97), r5 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4010f8d9 │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ strls r7, [r1], #-1234 @ 0xfffffb2e │ │ │ │ @ instruction: 0xff06f7fd │ │ │ │ ldmlt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1be4608 │ │ │ │ - @ instruction: 0xf7fff85d │ │ │ │ + @ instruction: 0xf7fff859 │ │ │ │ @ instruction: 0xf7fdb8bb │ │ │ │ stmdbmi r5, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r2, [r6], -r5, lsl #4 │ │ │ │ stc2l 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ - blt 0xfe2545c8 │ │ │ │ - blx 0x1912d14 │ │ │ │ + blt 0xfe254590 │ │ │ │ + blx 0x1812cdc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq sp, r3, r4, asr r3 │ │ │ │ + eorseq sp, r3, r4, lsl r3 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d7e8 │ │ │ │ + bl 0xfec2d7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vcgt.s8 q9, , q1 │ │ │ │ - vaddhn.i16 d19, q8, q6 │ │ │ │ + vmls.i d19, d0, d0[3] │ │ │ │ vqshl.s8 d16, d19, d11 │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vsubl.s8 q9, d16, d24 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ vmax.s8 d20, d13, d12 │ │ │ │ - vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q9, q2, #64 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf8c0fb9f │ │ │ │ @ instruction: 0x4605409c │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ @ instruction: 0xb12b30a8 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @@ -202885,120 +202871,120 @@ │ │ │ │ @ instruction: 0x47184030 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d84c │ │ │ │ + bl 0xfec2d814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddhn.i16 d19, q8, q6 │ │ │ │ + vmls.i d19, d0, d0[3] │ │ │ │ @ instruction: 0xf1040433 │ │ │ │ @ instruction: 0xf038000c │ │ │ │ @ instruction: 0xf104f8df │ │ │ │ ldmfd sp!, {r6} │ │ │ │ @ instruction: 0xf0384010 │ │ │ │ svclt 0x0000b8d9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d878 │ │ │ │ + bl 0xfec2d840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmax.s8 d20, d6, d1 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf15d002e │ │ │ │ @ instruction: 0x4605fdb1 │ │ │ │ ldc2l 0, cr15, [r4], #-224 @ 0xffffff20 │ │ │ │ teqcs r0, #53248 @ 0xd000 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ @ instruction: 0x4604fb51 │ │ │ │ @ instruction: 0xf1564628 │ │ │ │ @ instruction: 0x4620fd5d │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - eorseq sp, r3, r0, lsl #8 │ │ │ │ + eorseq sp, r3, r0, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d8d8 │ │ │ │ + bl 0xfec2d8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xff88f76a │ │ │ │ + @ instruction: 0xffa4f76a │ │ │ │ stc2 0, cr15, [r2], {56} @ 0x38 │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ vcge.s8 d18, d6, d24 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf038012e │ │ │ │ - blvs 0x1153a0 │ │ │ │ + blvs 0x115368 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21488e │ │ │ │ - eorseq sp, r3, ip, lsl #8 │ │ │ │ + blx 0x214856 │ │ │ │ + eorseq sp, r3, ip, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d924 │ │ │ │ + bl 0xfec2d8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blx 0xffa92812 │ │ │ │ + blx 0xffa927da │ │ │ │ @ instruction: 0x4601b358 │ │ │ │ - andscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + sbcscs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - addne pc, ip, r6, asr #4 │ │ │ │ + subne pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 1, cr15, [r4, #-372] @ 0xfffffe8c │ │ │ │ @ instruction: 0xf0384605 │ │ │ │ @ instruction: 0x4604fbdb │ │ │ │ @ instruction: 0xf1564628 │ │ │ │ cmnplt r4, sp, lsl #26 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcspl pc, sp, r6, asr #4 │ │ │ │ + adcpl pc, r5, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0384030 │ │ │ │ mullt r3, r5, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d6, d16 │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 d17, #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d30, d6 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ - blmi 0x156c54 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ + blmi 0x156c1c │ │ │ │ strls r2, [r0], #-605 @ 0xfffffda3 │ │ │ │ @ instruction: 0xff00f164 │ │ │ │ - eorseq sp, r3, r0, lsr #8 │ │ │ │ + eorseq sp, r3, r0, ror #7 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ @ instruction: 0xb113309c │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d9c8 │ │ │ │ + bl 0xfec2d990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xff0ef76a │ │ │ │ - blx 0xfe3128be │ │ │ │ + @ instruction: 0xff2af76a │ │ │ │ + blx 0xfe312886 │ │ │ │ cmncs ip, #20, 20 @ 0x14000 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ vmulvs.f32 s30, s7, s27 │ │ │ │ @ instruction: 0xf8d34606 │ │ │ │ @ instruction: 0xb12b309c │ │ │ │ @ instruction: 0xb11b6b9b │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xb1404798 │ │ │ │ @@ -203007,331 +202993,331 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r3, ip, lsr r4 │ │ │ │ + ldrshteq sp, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2da3c │ │ │ │ + bl 0xfec2da04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf76a4604 │ │ │ │ - @ instruction: 0xf038fed5 │ │ │ │ - bmi 0x4d558c │ │ │ │ + @ instruction: 0xf038fef1 │ │ │ │ + bmi 0x4d5554 │ │ │ │ andls r2, r0, #144, 6 @ 0x40000002 │ │ │ │ - cmnpcs r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + eorne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x1e12948 │ │ │ │ + blx 0x1e12910 │ │ │ │ smlawtlt r3, r3, fp, r6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r3, r8, asr r4 │ │ │ │ + eorseq sp, r3, r8, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2da98 │ │ │ │ + bl 0xfec2da60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - cdp2 7, 10, cr15, cr8, cr10, {3} │ │ │ │ - blx 0x99298a │ │ │ │ + cdp2 7, 12, cr15, cr4, cr10, {3} │ │ │ │ + blx 0x992952 │ │ │ │ andls r4, r0, #57344 @ 0xe000 │ │ │ │ vcge.s8 d18, d22, d11 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf038012e │ │ │ │ @ instruction: 0x6c00fa47 │ │ │ │ andlt fp, r3, r8, lsl r1 │ │ │ │ - bl 0x214a40 │ │ │ │ + bl 0x214a08 │ │ │ │ andlt r4, r3, r0, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq sp, r3, r4, ror r4 │ │ │ │ + eorseq sp, r3, r4, lsr r4 │ │ │ │ cmnpeq ip, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf0960 │ │ │ │ + blcs 0xf0928 │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - addsmi pc, r8, sp, asr #4 │ │ │ │ + subsmi pc, r8, sp, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ svclt 0x008af037 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2db14 │ │ │ │ + bl 0xfec2dadc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -r6, asr #20 │ │ │ │ vcgt.s8 q9, q11, q12 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - adcne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rsbne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - strbne pc, [r0, #582] @ 0x246 @ │ │ │ │ + strne pc, [r0, #582] @ 0x246 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x312a20 │ │ │ │ - bicscs pc, r4, sp, asr #4 │ │ │ │ + blx 0x3129e8 │ │ │ │ + orrscs pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbspl pc, r1, #73400320 @ 0x4600000 │ │ │ │ + eorspl pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - tstppl sp, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + mvnmi pc, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ andne lr, ip, #192, 18 @ 0x300000 │ │ │ │ - addspl pc, r1, #74448896 @ 0x4700000 │ │ │ │ + subspl pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ bicvs r6, r2, #201326594 @ 0xc000002 │ │ │ │ @ instruction: 0x53bcf244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - rsceq pc, r5, #73400320 @ 0x4600000 │ │ │ │ + adceq pc, sp, #73400320 @ 0x4600000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ strvs r6, [r2], #-1091 @ 0xfffffbbd │ │ │ │ - teqpcs r9, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + movwcs pc, #5702 @ 0x1646 @ │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ + vrshr.s64 d21, d17, #64 │ │ │ │ vhsub.s8 d16, d6, d13 │ │ │ │ - vsra.s64 d17, d24, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf03b012e │ │ │ │ strtmi pc, [r9], -sp, lsl #18 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ - mvnmi pc, #73400320 @ 0x4600000 │ │ │ │ + @ instruction: 0x43b5f646 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - eorcs pc, r0, #69206016 @ 0x4200000 │ │ │ │ + rscne pc, r0, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf6469300 │ │ │ │ - vbic.i32 q10, #256 @ 0x00000100 │ │ │ │ + vbic.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf038030d │ │ │ │ strtmi pc, [r9], -r5, ror #31 │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vmls.f d17, d16, d0[7] │ │ │ │ + vabal.s8 , d16, d28 │ │ │ │ @ instruction: 0xf03b052e │ │ │ │ strtmi pc, [r9], -sp, lsl #25 │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vqdmlal.s , d0, d1[0] │ │ │ │ + vsubw.s8 , q0, d9 │ │ │ │ @ instruction: 0xf646030d │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf03b020d │ │ │ │ @ instruction: 0x4629f957 │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vrshr.s64 d17, d24, #64 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vabal.s8 q9, d0, d24 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf03b052e │ │ │ │ @ instruction: 0x4629fc75 │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vsubw.s8 q10, q0, d17 │ │ │ │ + vqdmlal.s , d16, d1[6] │ │ │ │ @ instruction: 0xf646030d │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + vmlal.s q9, d16, d1[1] │ │ │ │ @ instruction: 0xf03b020d │ │ │ │ @ instruction: 0x4629f93f │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ - vmvn.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ andlt r0, r5, lr, lsr #4 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrrclt 0, 3, pc, lr, cr11 @ │ │ │ │ - eorseq sp, r3, ip, asr #9 │ │ │ │ + eorseq sp, r3, ip, lsl #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2dc44 │ │ │ │ + bl 0xfec2dc0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -fp, lsr #28 │ │ │ │ @ instruction: 0x4617233a │ │ │ │ - msrcs (UNDEF: 108), r6 │ │ │ │ + msrcs R12_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vmax.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ @ instruction: 0xf038022e │ │ │ │ vtst.8 d31, d22, d29 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ strmi r0, [r5], -lr, lsr #2 │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ - msrlt SPSR_, #3536 @ 0xdd0 │ │ │ │ - cmppeq r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrlt SPSR_, #3472 @ 0xd90 │ │ │ │ + tstpeq r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ - ldmdblt r0, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r7, r3, r8, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf106bdf0 │ │ │ │ adccs r0, r1, #12, 6 @ 0x30000000 │ │ │ │ vmin.s8 d20, d6, d24 │ │ │ │ - vmls.f d18, d16, d0[1] │ │ │ │ + vabal.s8 q9, d16, d4 │ │ │ │ vrshl.s8 d16, d30, d6 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d17, d0, d0[5] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf07c5400 │ │ │ │ andlt pc, r3, r3, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q11, q8 │ │ │ │ - vaddl.s8 q9, d16, d0 │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ movwcs pc, #7319 @ 0x1c97 @ │ │ │ │ andlt r7, r3, fp, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - eorseq sp, r3, r4, ror #9 │ │ │ │ + eorseq sp, r3, r4, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dd08 │ │ │ │ + bl 0xfec2dcd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #45056 @ 0xb000 │ │ │ │ - msrcs (UNDEF: 108), r6 │ │ │ │ + msrcs R12_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ @ instruction: 0xf038022e │ │ │ │ stclvc 8, cr15, [r0, #-372] @ 0xfffffe8c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x214cb6 │ │ │ │ - eorseq sp, r3, r4, ror #9 │ │ │ │ + blx 0x214c7e │ │ │ │ + eorseq sp, r3, r4, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dd4c │ │ │ │ + bl 0xfec2dd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ vcge.s8 d18, d6, d26 │ │ │ │ - vmla.f d18, d0, d0[7] │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - adcne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rsbne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf83af038 │ │ │ │ andlt r6, r2, r4, lsl #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r3, r4, ror #9 │ │ │ │ + eorseq sp, r3, r4, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dd94 │ │ │ │ + bl 0xfec2dd5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - msrcs (UNDEF: 108), r6 │ │ │ │ + msrcs R12_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ @ instruction: 0xf038022e │ │ │ │ stmibvs r0, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq sp, r3, r4, ror #9 │ │ │ │ + eorseq sp, r3, r4, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dde0 │ │ │ │ + bl 0xfec2dda8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - msrcs (UNDEF: 108), r6 │ │ │ │ + msrcs R12_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ @ instruction: 0xf037022e │ │ │ │ movwcs pc, #4081 @ 0xff1 @ │ │ │ │ orrvs r7, r3, r3, lsl #10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq sp, r3, r4, ror #9 │ │ │ │ + eorseq sp, r3, r4, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2de2c │ │ │ │ + bl 0xfec2ddf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ vcge.s8 d18, d6, d26 │ │ │ │ - vmla.f d18, d0, d0[7] │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - adcne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rsbne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xffcaf037 │ │ │ │ bicvs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andsvc r7, ip, r4, asr #10 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r3, r4, ror #9 │ │ │ │ + eorseq sp, r3, r4, lsr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2de7c │ │ │ │ + bl 0xfec2de44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c18 │ │ │ │ teqcs sl, #24, 20 @ 0x18000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ - msrcs (UNDEF: 108), r6 │ │ │ │ + msrcs R12_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - adcne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rsbne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf0379e08 │ │ │ │ pkhbtmi pc, r4, fp, lsl #31 @ │ │ │ │ - bge 0x168580 │ │ │ │ + bge 0x168548 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x401cf8dc │ │ │ │ @ instruction: 0xf06d9402 │ │ │ │ - blmi 0x395e18 │ │ │ │ - blls 0x1b0d30 │ │ │ │ + blmi 0x395de0 │ │ │ │ + blls 0x1b0cf8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 1, 6, pc, cr4, cr0, {6} │ │ │ │ - eorseq sp, r3, r4, ror #9 │ │ │ │ + mrc2 1, 6, pc, cr0, cr0, {6} │ │ │ │ + eorseq sp, r3, r4, lsr #9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2def8 │ │ │ │ + bl 0xfec2dec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c1a │ │ │ │ teqcs sl, #106496 @ 0x1a000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ vceq.f32 d25, d6, d8 │ │ │ │ - vmla.f d18, d0, d0[7] │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ ldmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d6, d0 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ @ instruction: 0xf037022e │ │ │ │ @ instruction: 0x4602ff5d │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x46144633 │ │ │ │ strcs sl, [r0, #-2562] @ 0xfffff5fe │ │ │ │ @ instruction: 0xf06d9502 │ │ │ │ tstplt r8, r7, lsl ip @ p-variant is OBSOLETE │ │ │ │ @@ -203341,71 +203327,71 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1d0bd70 │ │ │ │ - svclt 0x0000fe93 │ │ │ │ - eorseq sp, r3, r4, ror #9 │ │ │ │ + svclt 0x0000fe8f │ │ │ │ + eorseq sp, r3, r4, lsr #9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2df7c │ │ │ │ + bl 0xfec2df44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf76a2501 │ │ │ │ - bmi 0x6d5e60 │ │ │ │ + bmi 0x6d5e98 │ │ │ │ vcge.s8 d18, d6, d26 │ │ │ │ - vmla.f d18, d0, d0[7] │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - adcne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rsbne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xff20f037 │ │ │ │ @ instruction: 0x51bcf244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ vmax.s8 d20, d4, d4 │ │ │ │ vqdmlal.s q11, d16, d0[3] │ │ │ │ stcvc 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ subsvc r7, sl, sp │ │ │ │ stc2 0, cr15, [sl, #4]! │ │ │ │ - blx 0x1812dc8 │ │ │ │ + blx 0x1812d90 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ streq r1, [r0, #-6] │ │ │ │ mrrc2 0, 4, pc, r8, cr11 @ │ │ │ │ - blx 0xfff14b7e │ │ │ │ + ldc2 7, cr15, [r4], {106} @ 0x6a │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r3, r4, ror #9 │ │ │ │ + eorseq sp, r3, r4, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dff4 │ │ │ │ + bl 0xfec2dfbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #61440 @ 0xf000 │ │ │ │ - msrcs (UNDEF: 108), r6 │ │ │ │ + msrcs R12_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ @ instruction: 0xf037022e │ │ │ │ stcvc 14, cr15, [r1, #-924] @ 0xfffffc64 │ │ │ │ - subseq pc, r4, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r4, #1879048196 @ 0x70000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - cmnpcs r8, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + teqpcs r8, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf15deb04 │ │ │ │ svclt 0x0000b903 │ │ │ │ - eorseq sp, r3, r4, ror #9 │ │ │ │ + eorseq sp, r3, r4, lsr #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2e04c │ │ │ │ + bl 0xfec2e014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt r5, r3, ip, lsl #1 │ │ │ │ @ instruction: 0xf8d0bb85 │ │ │ │ @ instruction: 0x4686327c │ │ │ │ @ instruction: 0xf640b363 │ │ │ │ strd r7, [r6], -pc @ │ │ │ │ @@ -203413,17 +203399,17 @@ │ │ │ │ @ instruction: 0xf045bf98 │ │ │ │ ldmvs fp, {r0, r8, sl} │ │ │ │ ldmdavs ip, {r0, r1, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, ip, lsl #5 │ │ │ │ @ instruction: 0xf014685c │ │ │ │ @ instruction: 0xd1230010 │ │ │ │ ldrble r0, [r4, #1700]! @ 0x6a4 │ │ │ │ - movwpl pc, #589 @ 0x24d @ │ │ │ │ + bicmi pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvncs pc, r6, asr #4 │ │ │ │ + asrcs pc, r6, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf164124f │ │ │ │ cmpplt sp, r1, lsl #23 @ p-variant is OBSOLETE │ │ │ │ vst2.8 {d22-d23}, [pc :64], r0 │ │ │ │ @ instruction: 0xf6cf417c │ │ │ │ vand , q8, │ │ │ │ @@ -203449,15 +203435,15 @@ │ │ │ │ strmi r4, [sp], -ip, asr #22 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf8dd4668 │ │ │ │ ldcls 0, cr9, [r3], {72} @ 0x48 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0xfe213618 │ │ │ │ + bl 0xfe1135e0 │ │ │ │ andpl pc, r8, r6, lsl #10 │ │ │ │ andcs r3, r0, #16 │ │ │ │ strls r4, [r2, -r9, lsr #12] │ │ │ │ andhi lr, r3, sp, asr #19 │ │ │ │ strls lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0049500 │ │ │ │ mcrrne 12, 8, pc, r2, cr13 @ │ │ │ │ @@ -203469,76 +203455,76 @@ │ │ │ │ vshl.s8 q9, , #0 │ │ │ │ vrshl.s8 , , q10 │ │ │ │ vsubw.s8 q10, q1, d25 │ │ │ │ @ instruction: 0xf6474323 │ │ │ │ @ instruction: 0xf6c912b1 │ │ │ │ @ instruction: 0xf64a6237 │ │ │ │ @ instruction: 0xf2cc6e3d │ │ │ │ - blx 0x222a36 │ │ │ │ + blx 0x2229fe │ │ │ │ @ instruction: 0xf6473300 │ │ │ │ @ instruction: 0xf6c25cbb │ │ │ │ vfma.f32 d17, d4, d11 │ │ │ │ vshr.s64 q11, q4, #64 │ │ │ │ - blx 0x4571d6 │ │ │ │ - b 0x14d4fa4 │ │ │ │ - blx 0x467f56 │ │ │ │ - blx 0x4953b2 │ │ │ │ + blx 0x45719e │ │ │ │ + b 0x14d4f6c │ │ │ │ + blx 0x467f1e │ │ │ │ + blx 0x49537a │ │ │ │ strbtmi ip, [r9], -r7, lsl #24 │ │ │ │ @ instruction: 0xf404fb0e │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ vldmiavc r3!, {d30-} │ │ │ │ msrcc CPSR_fsxc, #81788928 @ 0x4e00000 │ │ │ │ bicsvc pc, r4, #536870924 @ 0x2000000c │ │ │ │ - b 0x14a8278 │ │ │ │ - blx 0x1a639e │ │ │ │ - b 0x14b8fe0 │ │ │ │ - blx 0x1a5396 │ │ │ │ - b 0x14bd3d8 │ │ │ │ - blx 0x1a57a2 │ │ │ │ - b 0x14a77e4 │ │ │ │ - blx 0x1a3b8e │ │ │ │ - vhsub.s8 d31, d7, d2 │ │ │ │ - vbic.i32 d16, #256 @ 0x00000100 │ │ │ │ - b 0xfe157c04 │ │ │ │ - blx 0x223b1e │ │ │ │ - b 0xfe1937e0 │ │ │ │ - blx 0x463926 │ │ │ │ - b 0xfe1937e8 │ │ │ │ + b 0x14a8240 │ │ │ │ + blx 0x1a6366 │ │ │ │ + b 0x14b8fa8 │ │ │ │ + blx 0x1a535e │ │ │ │ + b 0x14bd3a0 │ │ │ │ + blx 0x1a576a │ │ │ │ + b 0x14a77ac │ │ │ │ + blx 0x1a3b56 │ │ │ │ + @ instruction: 0xf646f202 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + b 0xfe157bcc │ │ │ │ + blx 0x223ae6 │ │ │ │ + b 0xfe1937a8 │ │ │ │ + blx 0x4638ee │ │ │ │ + b 0xfe1937b0 │ │ │ │ @ instruction: 0xf0814212 │ │ │ │ - blmi 0x595f24 │ │ │ │ - blls 0x331054 │ │ │ │ + blmi 0x595eec │ │ │ │ + blls 0x33101c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle fp, r0, lsl #6 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ cmnpcs r7, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ mvnpl pc, #200, 4 @ 0x8000000c │ │ │ │ @ instruction: 0xf605fb03 │ │ │ │ @ instruction: 0x13b1f647 │ │ │ │ teqpvs r7, #210763776 @ p-variant is OBSOLETE @ 0xc900000 │ │ │ │ - b 0x14a4820 │ │ │ │ - blx 0x1a8bfa │ │ │ │ - b 0x14d483c │ │ │ │ + b 0x14a47e8 │ │ │ │ + blx 0x1a8bc2 │ │ │ │ + b 0x14d4804 │ │ │ │ @ instruction: 0xe7905636 │ │ │ │ ldrb r2, [ip, r0] │ │ │ │ - ldc2 1, cr15, [r0, #-832]! @ 0xfffffcc0 │ │ │ │ + stc2 1, cr15, [ip, #-832]! @ 0xfffffcc0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blvs 0xfe171580 │ │ │ │ + blvs 0xfe171548 │ │ │ │ @ instruction: 0xd1f44293 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2e260 │ │ │ │ + bl 0xfec2e228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmvs r5, {r1, r3, r6, r7, fp, sp, lr} │ │ │ │ addsmi r6, r4, #9306112 @ 0x8e0000 │ │ │ │ adcsmi fp, r5, #8, 30 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -203546,114 +203532,114 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmibvs sl, {r2, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f44294 │ │ │ │ stmibvs ip, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xd1f04294 │ │ │ │ @ instruction: 0xf44f6c04 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ - blvs 0xff17649c │ │ │ │ + blvs 0xff176464 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ vhadd.u32 d18, d15, d0 │ │ │ │ addsmi r0, r0, #738197504 @ 0x2c000000 │ │ │ │ addsmi fp, ip, #8, 30 │ │ │ │ andcs fp, r1, r8, lsl #30 │ │ │ │ stmdavs fp, {r5, r6, r7, ip, lr, pc} │ │ │ │ stmdbvs r8, {r9, sp} │ │ │ │ mvnsvc pc, r3, lsl #12 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ - blx 0xff2130da │ │ │ │ - blx 0xfecdd94c │ │ │ │ + blx 0xff2130a2 │ │ │ │ + blx 0xfecdd914 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1925a0 │ │ │ │ + blhi 0x192568 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0804615 │ │ │ │ smlalbblt pc, r0, r5, sp @ │ │ │ │ ldrbtvc pc, [r0], #590 @ 0x24e @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldreq r6, [r9], r3, lsr #16 │ │ │ │ ldrbeq sp, [sl, #1062] @ 0x426 │ │ │ │ andlt sp, r7, ip, lsl #8 │ │ │ │ - blhi 0x192410 │ │ │ │ + blhi 0x1923d8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stc2l 0, cr15, [r2], {128} @ 0x80 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ andcc pc, r0, #50331648 @ 0x3000000 │ │ │ │ svclt 0x0048029b │ │ │ │ andcs pc, r0, #1107296256 @ 0x42000000 │ │ │ │ - @ instruction: 0xf864f73b │ │ │ │ + @ instruction: 0xf880f73b │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ - blhi 0x19244c │ │ │ │ + blhi 0x192414 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 0, cr15, [lr], #512 @ 0x200 │ │ │ │ - blhi 0x1927b8 │ │ │ │ + blhi 0x192780 │ │ │ │ @ instruction: 0xf8d62100 │ │ │ │ ldrtmi r8, [r8], -r4, asr #5 │ │ │ │ @ instruction: 0x901cf8d5 │ │ │ │ - blge 0x2118c8 │ │ │ │ - blx 0xfe314e6c │ │ │ │ + blge 0x211890 │ │ │ │ + blx 0xfea14e34 │ │ │ │ stmib sp, {r1, r3, r6, r9, sl, lr}^ │ │ │ │ strbmi fp, [r1], -r4 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ vabd.s8 d25, d6, d2 │ │ │ │ - vshr.s64 q9, q12, #64 │ │ │ │ + vshr.s64 d18, d24, #64 │ │ │ │ stc 0, cr0, [sp, #184] @ 0xb8 │ │ │ │ @ instruction: 0xf0808b00 │ │ │ │ stmdavs r3!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7bb │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e3a4 │ │ │ │ + bl 0xfec2e36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x81b16c │ │ │ │ + blmi 0x81b134 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smlawble r0, r3, r2, r4 │ │ │ │ tstcs r0, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf01050d1 │ │ │ │ stmdblt r8!, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldc2 0, cr15, [r8, #552] @ 0x228 │ │ │ │ andlt fp, r3, r0, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21535e │ │ │ │ - blx 0xfe41322c │ │ │ │ + blx 0x215326 │ │ │ │ + blx 0xfe4131f4 │ │ │ │ stc2 0, cr15, [r8, #552] @ 0x228 │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf08aeb04 │ │ │ │ vmla.f32 d27, d22, d5 │ │ │ │ - vmov.i32 , #255 @ 0x000000ff │ │ │ │ + vmov.i32 d19, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf2460c2e │ │ │ │ - vmla.f d18, d16, d0[4] │ │ │ │ - blmi 0x2576c8 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ + blmi 0x257690 │ │ │ │ andvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf164c000 │ │ │ │ svclt 0x0000f9c3 │ │ │ │ - addeq r8, r3, r6, ror #19 │ │ │ │ - addeq r8, r3, r8, lsl #22 │ │ │ │ - eorseq sp, r3, r8, lsr #10 │ │ │ │ + addeq r8, r3, lr, lsl sl │ │ │ │ + addeq r8, r3, r0, asr #22 │ │ │ │ + eorseq sp, r3, r8, ror #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrbvc pc, [r0, lr, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ addlt r4, r8, sp, ror #22 │ │ │ │ @@ -203713,133 +203699,133 @@ │ │ │ │ svcvs 0x00db4628 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ ldc2l 0, cr15, [r0], #-512 @ 0xfffffe00 │ │ │ │ sbcle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0x462069f7 │ │ │ │ @ instruction: 0xf73d2100 │ │ │ │ - strtmi pc, [r2], -r7, lsr #19 │ │ │ │ + strtmi pc, [r2], -r3, asr #19 │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - adcscc pc, ip, r6, asr #4 │ │ │ │ + rsbscc pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffe9354e │ │ │ │ + blx 0xffe93516 │ │ │ │ ldmdbvs r3!, {r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0xf31a0 │ │ │ │ + blcs 0xf3168 │ │ │ │ ldmdavs r1!, {r2, r6, ip, lr, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0xf8d5e7b1 │ │ │ │ movwcc r3, #4820 @ 0x12d4 │ │ │ │ movwcs sp, #8628 @ 0x21b4 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf8c54628 │ │ │ │ @ instruction: 0xf76432d4 │ │ │ │ - @ instruction: 0xf24efcad │ │ │ │ + sha1c.32 , q15, │ │ │ │ vqdmlal.s q10, d0, d0[1] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, r3, r0, lsl #22 │ │ │ │ ldreq r6, [r9], #-2107 @ 0xfffff7c5 │ │ │ │ vqrshl.s8 d29, d0, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0x2100b1bb │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1c21104 │ │ │ │ - @ instruction: 0xf076fd03 │ │ │ │ + @ instruction: 0xf076fcff │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r1], -r0, lsl #8 │ │ │ │ - bls 0x17dfc4 │ │ │ │ - rsbcc pc, r4, r6, asr #4 │ │ │ │ + bls 0x17df8c │ │ │ │ + eorcc pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff0135c2 │ │ │ │ + blx 0xff01358a │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0x4622e772 │ │ │ │ vmin.s8 d20, d6, d17 │ │ │ │ - vshr.s64 d19, d0, #64 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf080002e │ │ │ │ @ instruction: 0xf8d8fbb1 │ │ │ │ strb r4, [r7, -r0]! │ │ │ │ - blx 0x1713b22 │ │ │ │ - mvncs pc, r6, asr #4 │ │ │ │ + blx 0x1613aea │ │ │ │ + asrcs pc, r6, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscc pc, r0, r6, asr #4 │ │ │ │ + rsbscc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf19b72f0 │ │ │ │ - svclt 0x0000fb65 │ │ │ │ + svclt 0x0000fb61 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r4, asr #10 │ │ │ │ + eorseq sp, r3, r4, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1928c4 │ │ │ │ + blhi 0x19288c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r1, r0, asr #23 │ │ │ │ sbcsmi pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ @ instruction: 0xf5b4db2c │ │ │ │ - ble 0x667234 │ │ │ │ + ble 0x6671fc │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcscc pc, r4, #12910592 @ 0xc50000 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, ip, r0, asr #32 │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ - blhi 0x192748 │ │ │ │ + blhi 0x192710 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ movwcs r8, #12272 @ 0x2ff0 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xd1e3429c │ │ │ │ addcc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8d26e2a │ │ │ │ - blcs 0xdb708 │ │ │ │ + blcs 0xdb6d0 │ │ │ │ @ instruction: 0x81b7f000 │ │ │ │ - blcs 0xf1aac │ │ │ │ + blcs 0xf1a74 │ │ │ │ @ instruction: 0x4628d0d8 │ │ │ │ bfi r4, r8, #15, #7 │ │ │ │ - blhi 0xfe992b08 │ │ │ │ - mvncs pc, #1610612740 @ 0x60000004 │ │ │ │ + blhi 0xfe992ad0 │ │ │ │ + movcs pc, #1610612740 @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ - bpl 0x3148b0 │ │ │ │ + bpl 0x314878 │ │ │ │ @ instruction: 0xf10a461f │ │ │ │ movwls r0, #18960 @ 0x4a10 │ │ │ │ ldrdcc pc, [r4], r5 │ │ │ │ andle r1, r1, sl, asr ip │ │ │ │ ldrle r0, [r3], #-990 @ 0xfffffc22 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8a38f5b │ │ │ │ vsubl.u q1, d15, d10 │ │ │ │ @ instruction: 0xf8d58f5b │ │ │ │ - blcs 0xe36e8 │ │ │ │ + blcs 0xe36b0 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x104040 │ │ │ │ + blcs 0x104008 │ │ │ │ msrhi SPSR_, r0, asr #32 │ │ │ │ - bge 0x3020f4 │ │ │ │ + bge 0x3020bc │ │ │ │ ldrbmi sl, [r0], -r5, lsl #18 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ stmib sp, {r3, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf7784405 │ │ │ │ - @ instruction: 0xf8d5f95d │ │ │ │ + @ instruction: 0xf8d5f979 │ │ │ │ movwls r3, #28804 @ 0x7084 │ │ │ │ svclt 0x001c3301 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ addcc pc, r4, r5, asr #17 │ │ │ │ rschi pc, pc, r0 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - b 0xfe2f78e0 │ │ │ │ + b 0xfe2f78a8 │ │ │ │ @ instruction: 0xf8d53618 │ │ │ │ ldmib sp, {r2, r5, r6, r9, ip, sp, pc}^ │ │ │ │ vsubw.u8 q9, q3, d8 │ │ │ │ strcc r0, [r1], -fp, lsl #12 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ biceq lr, r6, fp, lsl #22 │ │ │ │ eorsmi pc, r6, fp, asr r8 @ │ │ │ │ @@ -203868,49 +203854,49 @@ │ │ │ │ tstcs r0, r6, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ ldrbeq r6, [fp], #-2403 @ 0xfffff69d │ │ │ │ @ instruction: 0xf108d469 │ │ │ │ vrsra.u32 d0, d12, #1 │ │ │ │ - bl 0x2bb314 │ │ │ │ + bl 0x2bb2dc │ │ │ │ ldmda r3, {r0, r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf1b99f00 │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ andmi lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf108d155 │ │ │ │ vrhadd.s8 d16, d7, d28 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ ldmibvs sl!, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ - bleq 0xfe3121f4 │ │ │ │ + bleq 0xfe3121bc │ │ │ │ andsne pc, r1, r7, lsr r8 @ │ │ │ │ strmi r6, [sl], #-2072 @ 0xfffff7e8 │ │ │ │ @ instruction: 0xf8cb69e3 │ │ │ │ @ instruction: 0x4641305c │ │ │ │ ldrtmi r1, [r8], #-2579 @ 0xfffff5ed │ │ │ │ cdp2 0, 14, cr15, cr8, cr7, {2} │ │ │ │ - b 0x12b2f7c │ │ │ │ + b 0x12b2f44 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ strbtvs r2, [r3], -r8, rrx │ │ │ │ svchi 0x005bf3bf │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x0698681b │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bllt 0xfe7b168c │ │ │ │ + bllt 0xfe7b1654 │ │ │ │ strtmi sl, [r1], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blls 0x216e30 │ │ │ │ - blcs 0x1a8e4c │ │ │ │ + blls 0x216df8 │ │ │ │ + blcs 0x1a8e14 │ │ │ │ svcge 0x0038f47f │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ andcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ vqdmlsl.s q1, d0, d0 │ │ │ │ @ instruction: 0x270080f2 │ │ │ │ ldmdavs r3!, {r1, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @@ -203927,39 +203913,39 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf64e6033 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ movtmi pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf9700 │ │ │ │ + blcs 0xf96c8 │ │ │ │ vhadd.s8 , q15, q2 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [sp, #1049]! @ 0x419 │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r0, r2, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ swpcs r8, r1, [r0] │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1c2110c │ │ │ │ - @ instruction: 0xf076fb73 │ │ │ │ - blls 0x416c08 │ │ │ │ - bls 0x368ed4 │ │ │ │ + @ instruction: 0xf076fb6f │ │ │ │ + blls 0x416bd0 │ │ │ │ + bls 0x368e9c │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - eorsmi pc, r4, r6, asr #4 │ │ │ │ + rscscc pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xc138e0 │ │ │ │ + blx 0xc138a8 │ │ │ │ @ instruction: 0x4628e79e │ │ │ │ - blx 0xff515478 │ │ │ │ + blx 0xffc15440 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blcs 0xfb710 │ │ │ │ + blcs 0xfb6d8 │ │ │ │ svcge 0x000df43f │ │ │ │ strbmi sl, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0005f43f │ │ │ │ sbcsmi pc, r4, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf6bf2c00 │ │ │ │ @@ -203970,15 +203956,15 @@ │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r3, r8, r9, sp}^ │ │ │ │ stmdbls r5, {r8, fp, lr} │ │ │ │ @ instruction: 0xf0014628 │ │ │ │ @ instruction: 0x4604f8f1 │ │ │ │ @ instruction: 0xffe4f00f │ │ │ │ @ instruction: 0xf8d59a05 │ │ │ │ - b 0xfe15c0d4 │ │ │ │ + b 0xfe15c09c │ │ │ │ vorr.i32 d19, #45568 @ 0x0000b200 │ │ │ │ movwcc r0, #4875 @ 0x130b │ │ │ │ sbceq lr, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xf8416042 │ │ │ │ smladx r8, r3, r0, r4 │ │ │ │ msrcc R10_usr, r0 │ │ │ │ @ instruction: 0xf08a9803 │ │ │ │ @@ -203988,107 +203974,107 @@ │ │ │ │ @ instruction: 0xf0235392 │ │ │ │ @ instruction: 0x4613031a │ │ │ │ orreq pc, r0, r3, lsl r0 @ │ │ │ │ ldrbeq sp, [r8, -r2, lsr #2] │ │ │ │ @ instruction: 0xf022bf42 │ │ │ │ @ instruction: 0xf8c50204 │ │ │ │ strmi r2, [pc], -r8, lsl #1 │ │ │ │ - blx 0xff4939b4 │ │ │ │ + blx 0xff49397c │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x104300 │ │ │ │ + blcs 0x1042c8 │ │ │ │ mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ @ instruction: 0xf8852300 │ │ │ │ @ instruction: 0xf8d5307f │ │ │ │ stclne 2, cr4, [r3], #-848 @ 0xfffffcb0 │ │ │ │ vst4.32 {d29,d31,d33,d35}, [pc :256], r2 │ │ │ │ strb r3, [r3], -r0, lsl #9 │ │ │ │ @ instruction: 0x464269f9 │ │ │ │ vmla.i8 q11, q11, │ │ │ │ - vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf080002e │ │ │ │ @ instruction: 0xe729f9bd │ │ │ │ addeq pc, r0, #34 @ 0x22 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ @ instruction: 0xf8c50301 │ │ │ │ @ instruction: 0xf8c52088 │ │ │ │ @ instruction: 0xf08a32d4 │ │ │ │ ldr pc, [r7, r9, lsr #21] │ │ │ │ @ instruction: 0x46214632 │ │ │ │ - subsmi pc, r8, r6, asr #4 │ │ │ │ + andsmi pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a8f080 │ │ │ │ @ instruction: 0xf8d5e71a │ │ │ │ - blcs 0xe4200 │ │ │ │ + blcs 0xe41c8 │ │ │ │ mcrge 4, 2, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf022695a │ │ │ │ cmpvs sl, r0, asr #5 │ │ │ │ - blcs 0xf1e6c │ │ │ │ + blcs 0xf1e34 │ │ │ │ @ instruction: 0xe63bd1f8 │ │ │ │ - @ instruction: 0xf944f1d0 │ │ │ │ - ldc2 7, cr15, [r8, #-224]! @ 0xffffff20 │ │ │ │ - mvncs pc, r6, asr #4 │ │ │ │ + @ instruction: 0xf940f1d0 │ │ │ │ + ldc2l 7, cr15, [r4, #-224] @ 0xffffff20 │ │ │ │ + asrcs pc, r6, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscscc pc, r0, r6, asr #4 │ │ │ │ + adcscc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ @ instruction: 0xf19b227f │ │ │ │ - vmla.i8 , q3, │ │ │ │ - vmla.f d18, d16, d0[4] │ │ │ │ + vmla.i8 , q3, │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - blmi 0x1978f0 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ + blmi 0x1978b8 │ │ │ │ addscc pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf942f19b │ │ │ │ - eorseq sp, r3, r0, asr r5 │ │ │ │ - eorseq sp, r3, ip, asr r5 │ │ │ │ + @ instruction: 0xf93ef19b │ │ │ │ + eorseq sp, r3, r0, lsl r5 │ │ │ │ + eorseq sp, r3, ip, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ea50 │ │ │ │ + bl 0xfec2ea18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ @ instruction: 0xf19e30a8 │ │ │ │ - ldmdblt r8, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ andlt pc, r3, sp, asr #27 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2159f2 │ │ │ │ + blx 0x2159ba │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ strb pc, [pc, sp, lsl #25]! @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a04b4b │ │ │ │ addlt r5, sl, r0, lsl #8 │ │ │ │ strvc pc, [r4, #-1444] @ 0xfffffa5c │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ - blvc 0x11d2f2c │ │ │ │ + blvc 0x11d2ef4 │ │ │ │ strpl pc, [r8, -r0, lsr #11] │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r3, r1, #16, 30 @ 0x40 │ │ │ │ andcs pc, ip, #8585216 @ 0x830000 │ │ │ │ - bge 0x2824d8 │ │ │ │ - blvc 0x292f00 │ │ │ │ - @ instruction: 0xff6cf777 │ │ │ │ + bge 0x2824a0 │ │ │ │ + blvc 0x292ec8 │ │ │ │ + @ instruction: 0xff88f777 │ │ │ │ @ instruction: 0xf7644638 │ │ │ │ - @ instruction: 0xf8d5f9d9 │ │ │ │ + @ instruction: 0xf8d5f9f5 │ │ │ │ mcrls 2, 0, r3, cr3, cr12, {3} │ │ │ │ - blcs 0xfb8f4 │ │ │ │ + blcs 0xfb8bc │ │ │ │ ldmib sp, {r0, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r6], r6, lsl #6 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrcc lr, [r6, #-2694] @ 0xfffff57a │ │ │ │ ldrsbhi pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ streq pc, [fp, #-965] @ 0xfffffc3b │ │ │ │ - bl 0x2e4d00 │ │ │ │ + bl 0x2e4cc8 │ │ │ │ @ instruction: 0xf85801c5 │ │ │ │ cmnlt r4, #53 @ 0x35 │ │ │ │ addmi r6, lr, #4784128 @ 0x490000 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, ip, lr, pc}^ │ │ │ │ addsmi r0, r9, #-2147483648 @ 0x80000000 │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ stmdbvs r1!, {r0, r2, r5, r8, ip, lr, pc} │ │ │ │ @@ -204096,46 +204082,46 @@ │ │ │ │ strmi r6, [lr, #2401] @ 0x961 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ ldrle r0, [r7, #-923] @ 0xfffffc65 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xd1227f90 │ │ │ │ - blmi 0x9720bc │ │ │ │ - blls 0x3319a8 │ │ │ │ + blmi 0x972084 │ │ │ │ + blls 0x331970 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf738d0e4 │ │ │ │ - ldrtmi pc, [r1], -sp, lsl #25 @ │ │ │ │ + ldrtmi pc, [r1], -r9, lsr #25 @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffce00 │ │ │ │ @ instruction: 0x4604fabd │ │ │ │ - bl 0x303ed4 │ │ │ │ + bl 0x303e9c │ │ │ │ subsvs r0, lr, r5, asr #7 │ │ │ │ eorseq pc, r5, r8, asr #16 │ │ │ │ stmdals r3, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ - blx 0xfec15986 │ │ │ │ + blx 0xfec1594e │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ vrsra.s64 q8, q12, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bge 0x2518dc │ │ │ │ + bge 0x2518a4 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0x159599c │ │ │ │ + blx 0x1595964 │ │ │ │ @ instruction: 0x4638b110 │ │ │ │ - @ instruction: 0xf994f764 │ │ │ │ + @ instruction: 0xf9b0f764 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xce04e9dd │ │ │ │ @ instruction: 0xf1d0e79c │ │ │ │ - svclt 0x0000f86d │ │ │ │ + svclt 0x0000f869 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @@ -204143,34 +204129,34 @@ │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ adccc r9, r8, r3 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ smlabtne r5, sp, r9, lr │ │ │ │ smlabbls r7, ip, fp, r4 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2l 1, cr15, [ip], {158} @ 0x9e │ │ │ │ + stc2l 1, cr15, [r8], {158} @ 0x9e │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strmi r8, [r4], -sl, lsl #1 │ │ │ │ - mrrc2 7, 3, pc, r6, cr11 @ │ │ │ │ + ldc2l 7, cr15, [r2], #-236 @ 0xffffff14 │ │ │ │ vnmls.f64 d4, d29, d6 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #12288 @ 0x3000 │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - blcs 0xe3be4 │ │ │ │ + blcs 0xe3bac │ │ │ │ rschi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0xf5024614 │ │ │ │ - blge 0x26ba50 │ │ │ │ + blge 0x26ba18 │ │ │ │ tstcs r1, r8, lsl #20 │ │ │ │ @ instruction: 0xf8843010 │ │ │ │ stmdbge r5, {r4, r5, r6, ip} │ │ │ │ - mrc2 7, 5, pc, cr4, cr7, {3} │ │ │ │ + mrc2 7, 6, pc, cr0, cr7, {3} │ │ │ │ @ instruction: 0xf7644620 │ │ │ │ - @ instruction: 0x9e05f921 │ │ │ │ + @ instruction: 0x9e05f93d │ │ │ │ rsbhi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ strmi pc, [r0, #-1056] @ 0xfffffbe0 │ │ │ │ strbvs pc, [r0, #1093] @ 0x445 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ ldrcc lr, [r6, -r6, lsl #21] │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -204192,56 +204178,56 @@ │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ vnmlsvs.f64 d9, d11, d3 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, lsl r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf1b2c │ │ │ │ + blcs 0xf1af4 │ │ │ │ @ instruction: 0x4621d159 │ │ │ │ - bge 0x2bead4 │ │ │ │ + bge 0x2bea9c │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmulvs.f64 d15, d19, d31 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, asr r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ @ instruction: 0xf8d39b03 │ │ │ │ stmdacs r0, {r7} │ │ │ │ - bls 0x1cbcdc │ │ │ │ + bls 0x1cbca4 │ │ │ │ @ instruction: 0xf8822300 │ │ │ │ @ instruction: 0xf73b3070 │ │ │ │ - blmi 0x13d6d40 │ │ │ │ - blls 0x4b1b60 │ │ │ │ + blmi 0x13d6d78 │ │ │ │ + blls 0x4b1b28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - blx 0x1115b1a │ │ │ │ + blx 0x1115ae2 │ │ │ │ stmdals r3, {r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffc500 │ │ │ │ @ instruction: 0x4604f9df │ │ │ │ - bl 0x303fd0 │ │ │ │ + bl 0x303f98 │ │ │ │ rscsvs r0, lr, r7, asr #15 │ │ │ │ eorseq pc, r9, r8, asr #16 │ │ │ │ @ instruction: 0xf00fe7ad │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {ip, pc}^ │ │ │ │ strls r2, [r1, #-776] @ 0xfffffcf8 │ │ │ │ stmdals r3, {r0, r2, r8, fp, ip, pc} │ │ │ │ cdp2 0, 14, cr15, cr4, cr0, {0} │ │ │ │ @ instruction: 0xf00f4604 │ │ │ │ sbfx pc, r7, #27, #6 │ │ │ │ - subscc pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + andscc pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvncs pc, r6, asr #4 │ │ │ │ + asrcs pc, r6, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d30 │ │ │ │ @ instruction: 0xf163223d │ │ │ │ vmla.f32 d31, d14, d7 │ │ │ │ vqdmlal.s q10, d0, d0[2] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -204252,63 +204238,63 @@ │ │ │ │ vqrshl.s8 d29, d7, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ stcls 3, cr2, [r5, #-596] @ 0xfffffdac │ │ │ │ @ instruction: 0xb1ab781b │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ smlabtne ip, sp, r9, lr │ │ │ │ - @ instruction: 0xf8fef1c2 │ │ │ │ - blx 0xff793d8c │ │ │ │ + @ instruction: 0xf8faf1c2 │ │ │ │ + blx 0xff793d54 │ │ │ │ strmi r9, [r1], -ip, lsl #22 │ │ │ │ stmib sp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ vrshl.s8 d20, d0, d6 │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0xe77affb7 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - subsmi pc, r8, r6, asr #4 │ │ │ │ + andsmi pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffaef07f │ │ │ │ @ instruction: 0xf1cfe771 │ │ │ │ - vrecps.f32 , q3, │ │ │ │ - @ instruction: 0xf2c04494 │ │ │ │ + vrecps.f32 , q3, │ │ │ │ + vmov.i32 q10, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d30, d6 │ │ │ │ - vmla.f d18, d16, d0[4] │ │ │ │ - blmi 0x4180ac │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ + blmi 0x418074 │ │ │ │ andsvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1639400 │ │ │ │ vfma.f32 , q11, │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vmlal.s q10, d0, d0[1] │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vmla.f d18, d16, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x229494 │ │ │ │ + blmi 0x22945c │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ stc2l 1, cr15, [r4], {99} @ 0x63 │ │ │ │ - blx 0xc95902 │ │ │ │ + blx 0x13958ca │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r8, r3, sl, lsl #3 │ │ │ │ - eorseq sp, r3, r0, ror r5 │ │ │ │ + addeq r8, r3, r2, asr #3 │ │ │ │ + eorseq sp, r3, r0, lsr r5 │ │ │ │ msreq SPSR_fs, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4684b430 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r8], #-256 @ 0xffffff00 │ │ │ │ eoreq pc, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x501cf8dc │ │ │ │ andscs pc, r2, ip, lsr r8 @ │ │ │ │ vstmiaeq r1, {d14-d19} │ │ │ │ @ instruction: 0xf8cc442a │ │ │ │ - bne 0xff5a7dc8 │ │ │ │ + bne 0xff5a7d90 │ │ │ │ @ instruction: 0xf047bc30 │ │ │ │ svclt 0x0000bbb1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ee68 │ │ │ │ + bl 0xfec2ee30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb5bc30 │ │ │ │ + blmi 0xb5bbf8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf90af07f │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ msrvs CPSR_f, #536870916 @ 0x20000004 │ │ │ │ @@ -204331,30 +204317,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - bcs 0x104834 │ │ │ │ + bcs 0x1047fc │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ rsbvc pc, ip, lr, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf9f8f078 │ │ │ │ vabd.s8 q15, q11, │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmla.i d20, d16, d0[3] │ │ │ │ - blmi 0x197dc8 │ │ │ │ + vaddl.s8 q10, d16, d12 │ │ │ │ + blmi 0x197d90 │ │ │ │ @ instruction: 0xf19a2265 │ │ │ │ - svclt 0x0000fed7 │ │ │ │ - addeq r7, r3, r2, lsr #30 │ │ │ │ - eorseq sp, r3, r8, lsl #11 │ │ │ │ + svclt 0x0000fed3 │ │ │ │ + addeq r7, r3, sl, asr pc │ │ │ │ + eorseq sp, r3, r8, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ef28 │ │ │ │ + bl 0xfec2eef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vmls.f d22, d16, d2[3] │ │ │ │ @ instruction: 0x46040595 │ │ │ │ stmdblt r3, {r0, r1, r3, r5, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ ldmdavs sl, {r2, r5, r7, ip, sp}^ │ │ │ │ @@ -204366,28 +204352,28 @@ │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf00b3264 │ │ │ │ andcs pc, r1, sp, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - mvncs pc, r6, asr #4 │ │ │ │ + asrcs pc, r6, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscmi pc, r8, r6, asr #4 │ │ │ │ + adcmi pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf19a4234 │ │ │ │ - svclt 0x0000fe9b │ │ │ │ - mlaseq r3, r8, r5, sp │ │ │ │ + svclt 0x0000fe97 │ │ │ │ + eorseq sp, r3, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ef9c │ │ │ │ + bl 0xfec2ef64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8acf00b │ │ │ │ - msrne (UNDEF: 109), sp │ │ │ │ + teqpne r5, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ rsbeq pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt r4!, {r0, r1, r2, r3, r4, r5, r6, ip, sp, lr, pc} │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ @@ -204405,22 +204391,22 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbvs fp, {r1, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f4429a │ │ │ │ stmdbvs fp, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf4334053 │ │ │ │ mvnle r4, r0, lsl #5 │ │ │ │ strcc lr, [lr], #-2513 @ 0xfffff62f │ │ │ │ - blvs 0xff232c2c │ │ │ │ + blvs 0xff232bf4 │ │ │ │ strhle r4, [r8, #35]! @ 0x23 │ │ │ │ @ instruction: 0xf44f6c00 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0xf8d17eff │ │ │ │ vhadd.u32 q14, , q0 │ │ │ │ - b 0xd8a58 │ │ │ │ - b 0x3d8268 │ │ │ │ + b 0xd8a20 │ │ │ │ + b 0x3d8230 │ │ │ │ adcmi r0, sl, #3584 @ 0xe00 │ │ │ │ addsmi fp, r9, #8, 30 │ │ │ │ addsmi sp, r4, #16 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strmi r2, [ip] │ │ │ │ andcs fp, r0, r4, lsl pc │ │ │ │ @@ -204431,15 +204417,15 @@ │ │ │ │ svclt 0x00084294 │ │ │ │ svclt 0x000c4563 │ │ │ │ andcs r2, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f07c │ │ │ │ + bl 0xfec2f044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ stc2 0, cr15, [r8], #-60 @ 0xffffffc4 │ │ │ │ bicsvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ pop {r0, r1, ip, lr, pc} │ │ │ │ @@ -204450,42 +204436,42 @@ │ │ │ │ @ instruction: 0x4620b134 │ │ │ │ @ instruction: 0xf914f001 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ sbcsvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xffd140ca │ │ │ │ + blx 0xffd14092 │ │ │ │ ldc2 0, cr15, [lr], #-60 @ 0xffffffc4 │ │ │ │ bicsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmib r3, {r9, sp}^ │ │ │ │ @ instruction: 0xf0442200 │ │ │ │ - blmi 0x316f24 │ │ │ │ + blmi 0x316eec │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcne 0x0000e853 │ │ │ │ stmda r3, {r0, r8, ip, sp}^ │ │ │ │ - bcs 0xdc6f0 │ │ │ │ + bcs 0xdc6b8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ pop {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf00f4010 │ │ │ │ svclt 0x0000bc03 │ │ │ │ addseq r4, r5, r0, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f10c │ │ │ │ + bl 0xfec2f0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x4604311c │ │ │ │ - bl 0x104124 │ │ │ │ + bl 0x1040ec │ │ │ │ vsubw.u q0, , d1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0422f00 │ │ │ │ stmda r3, {r0, r9}^ │ │ │ │ stmdacs r0, {sp} │ │ │ │ - bcs 0x14c710 │ │ │ │ + bcs 0x14c6d8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf022d936 │ │ │ │ @ instruction: 0xf04f0601 │ │ │ │ @ instruction: 0xf1060c01 │ │ │ │ vrsra.u32 q0, q0, #1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp}^ │ │ │ │ @@ -204496,70 +204482,70 @@ │ │ │ │ addsmi r3, sl, #33 @ 0x21 │ │ │ │ adcsmi sp, r4, #44, 2 │ │ │ │ cdpvs 0, 7, cr13, cr2, cr4, {2} │ │ │ │ msreq SPSR_s, r6, lsl #2 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ movweq pc, #4130 @ 0x1022 @ │ │ │ │ stmdale r8, {r0, r9, fp, sp} │ │ │ │ - bl 0x1d0094 │ │ │ │ + bl 0x1d005c │ │ │ │ @ instruction: 0xf002018e │ │ │ │ @ instruction: 0xf0220c01 │ │ │ │ - bcs 0x118b90 │ │ │ │ + bcs 0x118b58 │ │ │ │ @ instruction: 0xf10cd93d │ │ │ │ addsmi r0, ip, #416 @ 0x1a0 │ │ │ │ strmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ eorcs pc, lr, r3, asr r8 @ │ │ │ │ andvs sp, sl, pc, ror #3 │ │ │ │ vsubw.u q1, , d0 │ │ │ │ ldrvs r8, [r3, #-3931]! @ 0xfffff0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdacs r0, {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xe7c2d1fc │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blcs 0x131488 │ │ │ │ + blcs 0x131450 │ │ │ │ ldmdbvs r3!, {r1, r8, ip, lr, pc}^ │ │ │ │ strbtle r0, [fp], #1115 @ 0x45b │ │ │ │ - andspl pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + sbcsmi pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x53acf24d │ │ │ │ + msrpl SPSR_fs, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ subcc pc, r3, #64, 4 │ │ │ │ - blx 0xff714580 │ │ │ │ + blx 0xff714548 │ │ │ │ movteq lr, #23300 @ 0x5b04 │ │ │ │ strtmi r6, [r9], -r2, ror #19 │ │ │ │ @ instruction: 0xf8b34620 │ │ │ │ ldrmi r3, [sl], #-84 @ 0xffffffac │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ andcs lr, r0, pc, lsr #15 │ │ │ │ - @ instruction: 0x53acf24d │ │ │ │ + msrpl SPSR_fs, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1639000 │ │ │ │ svclt 0x0000fabf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f230 │ │ │ │ + bl 0xfec2f1f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ stmdbvs r7, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ ldrbeq pc, [r0], #-261 @ 0xfffffefb @ │ │ │ │ - blx 0xfe194082 │ │ │ │ + blx 0xfe19404a │ │ │ │ vsubw.u q1, , d1 │ │ │ │ ldmda r4, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r4, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdbcs r0, {r8, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bcs 0xfbdc8 │ │ │ │ + bcs 0xfbd90 │ │ │ │ rschi pc, r4, r0, asr #32 │ │ │ │ vst2.16 {d22,d24}, [r3 :128], fp │ │ │ │ cmnvs fp, r0, lsl #7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x03bb652a │ │ │ │ svclt 0x00446baa │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ @@ -204580,102 +204566,102 @@ │ │ │ │ msrmi CPSR_xc, #536870924 @ 0x2000000c │ │ │ │ teqpvs sp, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x21b2f2cc │ │ │ │ @ instruction: 0x3c02fb00 │ │ │ │ @ instruction: 0x13b1f647 │ │ │ │ teqpvs r7, #210763776 @ p-variant is OBSOLETE @ 0xc900000 │ │ │ │ vqdmulh.s d15, d7, d1 │ │ │ │ - b 0x14b238c │ │ │ │ - blx 0x1ab4c6 │ │ │ │ + b 0x14b2354 │ │ │ │ + blx 0x1ab48e │ │ │ │ @ instruction: 0xf647fc0c │ │ │ │ @ instruction: 0xf6c253bb │ │ │ │ - blx 0x11cd4e │ │ │ │ + blx 0x11cd16 │ │ │ │ stmiavs pc!, {r0, r1, r2, r8, r9, ip, sp}^ @ │ │ │ │ mvnsvc lr, #3072 @ 0xc00 │ │ │ │ - stccc 6, cr15, [pc], #-312 @ 0xd7fb4 │ │ │ │ + stccc 6, cr15, [pc], #-312 @ 0xd7f7c │ │ │ │ ldclvc 2, cr15, [r4], {194} @ 0xc2 │ │ │ │ - blx 0x1292c2 │ │ │ │ - b 0x14d5d14 │ │ │ │ - blx 0x3e50ca │ │ │ │ + blx 0x12928a │ │ │ │ + b 0x14d5cdc │ │ │ │ + blx 0x3e5092 │ │ │ │ stmdbvs fp!, {r0, r1, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrbcc lr, [r7, pc, asr #20]! │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc pc, #31500 @ 0x7b0c @ │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ andcs pc, r3, #12, 22 @ 0x3000 │ │ │ │ rscscc lr, r2, #323584 @ 0x4f000 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ sbcscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ sbcsvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ - b 0xfe1699dc │ │ │ │ + b 0xfe1699a4 │ │ │ │ @ instruction: 0xf0804212 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 0, 0, cr13, cr0, cr9, {3} │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ cmnle pc, r0, lsl #12 │ │ │ │ vadd.i8 d22, d0, d27 │ │ │ │ vaddw.s8 q8, q0, d8 │ │ │ │ - b 0xfe1987a0 │ │ │ │ + b 0xfe198768 │ │ │ │ vorr.i32 d19, #45824 @ 0x0000b300 │ │ │ │ stmdavs fp, {r0, r1, r3, r9} │ │ │ │ andcc fp, r1, #-1073741794 @ 0xc000001e │ │ │ │ ldrd r0, [r2], -r2 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3b14b │ │ │ │ stmpl r8, {r2, r5, r6, r9, ip} │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ @ instruction: 0xf8d3508e │ │ │ │ - blcs 0xe4b54 │ │ │ │ + blcs 0xe4b1c │ │ │ │ strdcs sp, [r0, -r5] │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x2101febb │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ andcs pc, r1, #2928 @ 0xb70 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e854 │ │ │ │ tstcs r0, r4, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmple lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf0036e6b │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ - blcs 0x1199c0 │ │ │ │ - bl 0x28e648 │ │ │ │ + blcs 0x119988 │ │ │ │ + bl 0x28e610 │ │ │ │ ldmibvs r2!, {r2, r6, r8, r9}^ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhcc pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ @ instruction: 0xf7ff441a │ │ │ │ @ instruction: 0xf104fd2d │ │ │ │ vrsra.u32 d0, d12, #1 │ │ │ │ - bl 0x27bf48 │ │ │ │ + bl 0x27bf10 │ │ │ │ ldmda r3, {r0, r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ stmda r3, {r0, r8}^ │ │ │ │ - bcs 0xdc9ec │ │ │ │ + bcs 0xdc9b4 │ │ │ │ ldrcc sp, [sl], #-503 @ 0xfffffe09 │ │ │ │ svchi 0x005bf3bf │ │ │ │ eorcc pc, r4, r6, asr r8 @ │ │ │ │ streq pc, [r1], #-3 │ │ │ │ streq pc, [r1], -r3, lsr #32 │ │ │ │ ldmle ip, {r0, r8, r9, fp, sp}^ │ │ │ │ strbtvs r2, [fp], -r0, lsl #6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x7716bc │ │ │ │ + bmi 0x771684 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ andcs r6, r0, r3, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - bcs 0xf22b4 │ │ │ │ + bcs 0xf227c │ │ │ │ @ instruction: 0xe70ad1fc │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ mcrcs 8, 0, r6, cr0, cr14, {0} │ │ │ │ ldrtmi sp, [r0], -r3, lsr #1 │ │ │ │ @ instruction: 0xff4af000 │ │ │ │ rsbsvs pc, r4, #14024704 @ 0xd60000 │ │ │ │ @@ -204688,87 +204674,87 @@ │ │ │ │ vsra.s64 q11, q0, #64 │ │ │ │ @ instruction: 0xf0830195 │ │ │ │ stmdbvs fp!, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x3600f413 │ │ │ │ svcge 0x006ef43f │ │ │ │ svclt 0x0000e7dc │ │ │ │ addseq r4, r5, r4, lsl #14 │ │ │ │ - @ instruction: 0x51b9f647 │ │ │ │ + orrpl pc, r1, r7, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ sbcsvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0xf0804200 │ │ │ │ svclt 0x0000b93d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f4a0 │ │ │ │ + bl 0xfec2f468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vrsra.s64 d21, d28, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strmi r4, [r4], -ip, lsl #22 │ │ │ │ vst2.8 {d22-d23}, [pc :64]! │ │ │ │ @ instruction: 0xf7634100 │ │ │ │ - msrlt SPSR_, r9, asr #25 │ │ │ │ + msrlt SPSR_, r5, ror #25 │ │ │ │ ldrdcc pc, [r0], r4 │ │ │ │ strtmi fp, [sl], -fp, asr #18 │ │ │ │ @ instruction: 0xf6474620 │ │ │ │ - vbic.i32 q11, #1 @ 0x00000001 │ │ │ │ + vbic.i32 d22, #9 @ 0x00000009 │ │ │ │ pop {r0, r2, r3, r8} │ │ │ │ @ instruction: 0xf73b4038 │ │ │ │ - @ instruction: 0x4629b95b │ │ │ │ + @ instruction: 0x4629b977 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - ldr r4, [pc, #56]! @ 0xd832c │ │ │ │ + ldr r4, [pc, #56]! @ 0xd82f4 │ │ │ │ addseq r4, r5, r0, lsl #14 │ │ │ │ mcrreq 11, 0, lr, r1, cr0 │ │ │ │ @ instruction: 0xf8bc69c2 │ │ │ │ ldrmi r3, [sl], #-84 @ 0xffffffac │ │ │ │ ldclt 7, cr15, [r2], {255} @ 0xff │ │ │ │ tstcc r1, r3, lsl #12 │ │ │ │ - blvs 0xfe18c718 │ │ │ │ + blvs 0xfe18c6e0 │ │ │ │ tstle r2, r1, lsl #4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabbcs r1, r6, r6, lr │ │ │ │ svclt 0x0000e684 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f528 │ │ │ │ + bl 0xfec2f4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ - blmi 0x1b3cf38 │ │ │ │ + blmi 0x1b3cf00 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x194380 │ │ │ │ - blx 0x114384 │ │ │ │ + blx 0x194348 │ │ │ │ + blx 0x11434c │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf1431852 │ │ │ │ stmib r4, {r8, r9}^ │ │ │ │ @ instruction: 0xf0022310 │ │ │ │ @ instruction: 0xf010fbf7 │ │ │ │ @ instruction: 0xf0400302 │ │ │ │ ldmib r4, {r0, r2, r3, r5, r7, pc}^ │ │ │ │ stcvs 1, cr2, [r0], #-56 @ 0xffffffc8 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ andeq pc, fp, pc, ror #6 │ │ │ │ svclt 0x0008428b │ │ │ │ mulle r4, r0, r2 │ │ │ │ - blx 0xffa9438e │ │ │ │ + blx 0xffa94356 │ │ │ │ @ instruction: 0xf1000782 │ │ │ │ @ instruction: 0xf1048091 │ │ │ │ vrshl.s8 d16, d24, d4 │ │ │ │ vsra.s64 q11, q0, #64 │ │ │ │ @ instruction: 0x46280195 │ │ │ │ stc2l 0, cr15, [r4], {131} @ 0x83 │ │ │ │ - blvs 0xfe932928 │ │ │ │ + blvs 0xfe9328f0 │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ vseleq.f64 d15, d3, d0 │ │ │ │ @@ -204778,46 +204764,46 @@ │ │ │ │ vcvtmi.s16.f32 s29, s29, #-14 │ │ │ │ vseleq.f64 d15, d14, d3 │ │ │ │ vsubpl.f32 s28, s28, s30 │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ msrmi CPSR_fc, #68, 4 @ 0x40000004 │ │ │ │ msrmi CPSR_xc, #536870924 @ 0x2000000c │ │ │ │ - blx 0xf2682 │ │ │ │ + blx 0xf264a │ │ │ │ @ instruction: 0xf6473c01 │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ @ instruction: 0xf64a6337 │ │ │ │ vsra.s8 d22, d29, #4 │ │ │ │ - b 0x14a0ac4 │ │ │ │ - blx 0x12b7f2 │ │ │ │ - blx 0x1d4c0e │ │ │ │ + b 0x14a0a8c │ │ │ │ + blx 0x12b7ba │ │ │ │ + blx 0x1d4bd6 │ │ │ │ @ instruction: 0xf647fc0c │ │ │ │ @ instruction: 0xf6c253bb │ │ │ │ - blx 0x11d07e │ │ │ │ + blx 0x11d046 │ │ │ │ stmiavs r6!, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ mvnsvc lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64e4473 │ │ │ │ vmull.p8 , d2, d31 │ │ │ │ - blx 0x137f76 │ │ │ │ - b 0x14d7440 │ │ │ │ - blx 0x4653fa │ │ │ │ + blx 0x137f3e │ │ │ │ + b 0x14d7408 │ │ │ │ + blx 0x4653c2 │ │ │ │ stmdbvs r3!, {r0, r1, sl, fp, lr, pc} │ │ │ │ vldmiacc ip!, {s29-s107} │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc pc, #51982 @ 0xcb0e @ │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ andcs pc, r3, #14336 @ 0x3800 │ │ │ │ - b 0x14a9df4 │ │ │ │ - blx 0x465016 │ │ │ │ - b 0xfe194c58 │ │ │ │ - blx 0xe4f9e │ │ │ │ + b 0x14a9dbc │ │ │ │ + blx 0x464fde │ │ │ │ + b 0xfe194c20 │ │ │ │ + blx 0xe4f66 │ │ │ │ vhsub.s8 d31, d4, d2 │ │ │ │ vshr.s64 q11, q4, #64 │ │ │ │ - b 0xfe1586b4 │ │ │ │ - blx 0x124dae │ │ │ │ + b 0xfe15867c │ │ │ │ + blx 0x124d76 │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ @ instruction: 0xf9d8f080 │ │ │ │ ldmdblt r3!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -204827,29 +204813,29 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf00fbd70 │ │ │ │ @ instruction: 0x4628f959 │ │ │ │ bicsvs pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4, #-524] @ 0xfffffdf4 │ │ │ │ strb r9, [r5, r0, lsl #24]! │ │ │ │ - blx 0xffd94be8 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xffc94bb0 │ │ │ │ + bicmi pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subpl pc, r8, r6, asr #4 │ │ │ │ + andpl pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, pc, #8, 22 @ 0x2000 │ │ │ │ - blx 0x114b2e │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0x14af4 │ │ │ │ + bicmi pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subpl pc, r8, r6, asr #4 │ │ │ │ + andpl pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, sl, #2048 @ 0x800 │ │ │ │ - blx 0xffe14b44 │ │ │ │ + blx 0xffd14b0c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r4, asr #11 │ │ │ │ + eorseq sp, r3, r4, lsl #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ strmi r2, [lr], -r0, lsl #14 │ │ │ │ @ instruction: 0xf924f00f │ │ │ │ @@ -204880,44 +204866,44 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2f780 │ │ │ │ + bl 0xfec2f748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46010ff8 │ │ │ │ rsbsvs pc, pc, r0, lsr #8 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f7b4 │ │ │ │ + bl 0xfec2f77c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ - blmi 0xbbd1e0 │ │ │ │ + blmi 0xbbd1a8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ - mrc2 1, 6, pc, cr12, cr13, {4} │ │ │ │ + mrc2 1, 6, pc, cr8, cr13, {4} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - blmi 0xa8caa4 │ │ │ │ + blmi 0xa8ca6c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04a58e8 │ │ │ │ - blmi 0x9d7660 │ │ │ │ + blmi 0x9d7628 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ mcrls 8, 0, r6, cr5, cr11, {0} │ │ │ │ stmiapl sl!, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwpl pc, #34208 @ 0x85a0 @ │ │ │ │ @ instruction: 0x46393b10 │ │ │ │ @ instruction: 0x66d34618 │ │ │ │ vnmlsvs.f32 s18, s22, s24 │ │ │ │ @@ -204935,27 +204921,27 @@ │ │ │ │ @ instruction: 0xf04d5828 │ │ │ │ @ instruction: 0x4604fad7 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - bicspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + orrspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrpl (UNDEF: 96), r6 │ │ │ │ + msrpl R8_usr, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, ip, r6, asr #4 │ │ │ │ + eorspl pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xa94ce0 │ │ │ │ - addeq r7, r3, ip, lsl #19 │ │ │ │ - addeq r7, r3, r0, ror r9 │ │ │ │ - addeq r7, r3, r2, ror #18 │ │ │ │ - addeq r7, r3, r4, lsr r9 │ │ │ │ - addeq r7, r3, r0, lsr #18 │ │ │ │ + blx 0x994ca8 │ │ │ │ + addeq r7, r3, r4, asr #19 │ │ │ │ + addeq r7, r3, r8, lsr #19 │ │ │ │ + umulleq r7, r3, sl, r9 │ │ │ │ + addeq r7, r3, ip, ror #18 │ │ │ │ + addeq r7, r3, r8, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldmib r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip}^ │ │ │ │ addlt r1, r3, r7, lsl #6 │ │ │ │ @ instruction: 0x801af8b0 │ │ │ │ vmlaeq.f64 d14, d3, d1 │ │ │ │ ldmdale r8!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ @@ -204970,47 +204956,47 @@ │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf04f0510 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0x464236ff │ │ │ │ stmib sp, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ andcs ip, r0, r0, lsl #2 │ │ │ │ strmi r4, [r2], r3, lsl #13 │ │ │ │ - blhi 0x156760 │ │ │ │ + blhi 0x156728 │ │ │ │ msreq CPSR_, r0, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ cmnpeq pc, #8 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0080f018 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ vpmax.u8 d15, d0, d3 │ │ │ │ - beq 0x393010 │ │ │ │ - bleq 0x3d301c │ │ │ │ + beq 0x392fd8 │ │ │ │ + bleq 0x3d2fe4 │ │ │ │ andeq pc, r7, r0, lsl #2 │ │ │ │ ldmdacs pc!, {r1, r2, r5, r6, r7, r8, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf018dc15 │ │ │ │ andsle r0, r2, r0, asr #30 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ vpmax.u8 d15, d0, d6 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf101fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x269368 │ │ │ │ - b 0x11d4740 │ │ │ │ - b 0x10daf6c │ │ │ │ + blx 0x269330 │ │ │ │ + b 0x11d4708 │ │ │ │ + b 0x10daf34 │ │ │ │ @ instruction: 0xf8540b0b │ │ │ │ - bl 0x5a836c │ │ │ │ + bl 0x5a8334 │ │ │ │ eorvs r0, r3, fp, lsl #6 │ │ │ │ - bl 0x13728e0 │ │ │ │ + bl 0x13728a8 │ │ │ │ adcmi r0, ip, #201326592 @ 0xc000000 │ │ │ │ bicle r6, r0, r3, rrx │ │ │ │ ldmib sp, {sp}^ │ │ │ │ strmi ip, [r0], r0, lsl #2 │ │ │ │ - blmi 0x1567e0 │ │ │ │ + blmi 0x1567a8 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, r7, r3, lsl #1 │ │ │ │ stmdaeq r8, {r0, r1, r6, r9, fp, sp, lr, pc} │ │ │ │ ldrbtle r0, [r5], #1571 @ 0x623 │ │ │ │ stcle 8, cr2, [r5], {63} @ 0x3f │ │ │ │ svclt 0x00440663 │ │ │ │ @ instruction: 0xf000fa06 │ │ │ │ @@ -205019,22 +205005,22 @@ │ │ │ │ @ instruction: 0xf10cd30d │ │ │ │ strbmi r0, [r2, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0xf04fd1a0 │ │ │ │ strdlt r3, [r3], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bl 0xfe97c76c │ │ │ │ + bl 0xfe97c734 │ │ │ │ andlt r0, r3, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f9c8 │ │ │ │ + bl 0xfec2f990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ strbtmi r3, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -205054,25 +205040,25 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cfbd30 │ │ │ │ - vmla.i8 d31, d6, d29 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + vmla.i8 d31, d6, d25 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - blmi 0x198900 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ + blmi 0x1988c8 │ │ │ │ @ instruction: 0xf19a22d6 │ │ │ │ - svclt 0x0000f93b │ │ │ │ + svclt 0x0000f937 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r0, ror #11 │ │ │ │ + eorseq sp, r3, r0, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2fa60 │ │ │ │ + bl 0xfec2fa28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ @ instruction: 0x46062395 │ │ │ │ ldmdavs r8, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r8, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -205088,15 +205074,15 @@ │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strtmi pc, [r0], -sp, lsl #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2fac0 │ │ │ │ + bl 0xfec2fa88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ @ instruction: 0x460c2395 │ │ │ │ ldmdavs r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r0, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -205113,40 +205099,40 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x193dd8 │ │ │ │ + blhi 0x193da0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x460db09b │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ tstls r7, lr, lsl #6 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9319 │ │ │ │ @ instruction: 0xf5000300 │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ ldrmi r9, [ip], -ip, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf00e3312 │ │ │ │ - bge 0x5d853c │ │ │ │ + bge 0x5d8504 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xff78f002 │ │ │ │ andls r9, fp, r7, lsr #22 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vsra.u64 d24, d6, #61 │ │ │ │ - blcs 0xd9590 │ │ │ │ + blcs 0xd9558 │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ tstls r2, #0, 6 │ │ │ │ vnmls.f64 d4, d29, d31 │ │ │ │ - bls 0xac4740 │ │ │ │ + bls 0xac4708 │ │ │ │ ldrbtmi r4, [fp], #-1588 @ 0xfffff9cc │ │ │ │ - ldc 8, cr6, [pc, #108] @ 0xd89f4 │ │ │ │ + ldc 8, cr6, [pc, #108] @ 0xd89bc │ │ │ │ ldrbmi r8, [r5], -r9, lsr #23 │ │ │ │ andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf85a920d │ │ │ │ @ instruction: 0xf64e0003 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x461e2395 │ │ │ │ @ instruction: 0xf912f04a │ │ │ │ @@ -205155,40 +205141,40 @@ │ │ │ │ ldrbtmi r4, [fp], #-2979 @ 0xfffff45d │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x463b6e1f │ │ │ │ vrhadd.s8 d27, d7, d31 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf8c9443b │ │ │ │ - blls 0x424a3c │ │ │ │ - blls 0x2c6e1c │ │ │ │ + blls 0x424a04 │ │ │ │ + blls 0x2c6de4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b0e │ │ │ │ - blls 0x4a49fc │ │ │ │ + blls 0x4a49c4 │ │ │ │ @ instruction: 0xf8c99a0b │ │ │ │ - blls 0xa64a14 │ │ │ │ + blls 0xa649dc │ │ │ │ andscc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b27 │ │ │ │ movwcs r3, #20 │ │ │ │ eorscs pc, r8, r9, asr #17 │ │ │ │ eorscc pc, ip, r9, asr #17 │ │ │ │ stc 12, cr1, [r9, #332] @ 0x14c │ │ │ │ andle r8, r2, r0, lsl fp │ │ │ │ @ instruction: 0xf0024610 │ │ │ │ - blmi 0xfe4970e4 │ │ │ │ + blmi 0xfe4970ac │ │ │ │ stmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ cmpvs sl, #-1610612727 @ 0xa0000009 │ │ │ │ @ instruction: 0xf8c32203 │ │ │ │ @ instruction: 0xf883904c │ │ │ │ ldmdavs r3!, {r1, r4, r5, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x5b91ec │ │ │ │ - bls 0x2aa354 │ │ │ │ + blls 0x5b91b4 │ │ │ │ + bls 0x2aa31c │ │ │ │ @ instruction: 0xf8cd980c │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ mcrne 13, 0, pc, cr3, cr9, {5} @ │ │ │ │ andshi pc, r8, #192, 4 │ │ │ │ andcs r4, r0, r0, lsl #21 │ │ │ │ ldrbtmi r9, [sl], #-776 @ 0xfffffcf8 │ │ │ │ stmiapl r9!, {r1, r4, fp, sp, lr} │ │ │ │ @@ -205202,27 +205188,27 @@ │ │ │ │ stcmi 5, cr15, [r5], #4 │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ ldceq 1, cr15, [r2], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0x46354691 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ tstcs r8, #16, 14 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ - blx 0x1c429e │ │ │ │ + blx 0x1c4266 │ │ │ │ stmdacs r0, {r9, sl, sp, lr, pc} │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ movwmi lr, #26966 @ 0x6956 │ │ │ │ ldmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - blne 0x3e62bc │ │ │ │ + blne 0x3e6284 │ │ │ │ stcne 8, cr15, [r4], {86} @ 0x56 │ │ │ │ vmlseq.f64 d14, d3, d17 │ │ │ │ - bne 0xff6133e4 │ │ │ │ + bne 0xff6133ac │ │ │ │ @ instruction: 0xf00446a1 │ │ │ │ - b 0x13598ac │ │ │ │ - b 0x14b1bec │ │ │ │ - b 0x15e0670 │ │ │ │ + b 0x1359874 │ │ │ │ + b 0x14b1bb4 │ │ │ │ + b 0x15e0638 │ │ │ │ tstle r7, lr, lsl #20 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf043d00d │ │ │ │ @ instruction: 0xf8020380 │ │ │ │ strb r3, [fp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf1b4bf08 │ │ │ │ @@ -205232,20 +205218,20 @@ │ │ │ │ @ instruction: 0xf102b2db │ │ │ │ svccs 0x00030901 │ │ │ │ bicle r7, lr, r3, lsl r0 │ │ │ │ @ instruction: 0xae05e9dd │ │ │ │ tstlt r8, r2, lsl #12 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ svccc 0x0002f83c │ │ │ │ - bne 0xfe7aa43c │ │ │ │ + bne 0xfe7aa404 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ @ instruction: 0x469909de │ │ │ │ - ldrbteq pc, [pc], #-3 @ 0xd8b0c @ │ │ │ │ + ldrbteq pc, [pc], #-3 @ 0xd8ad4 @ │ │ │ │ movtvs lr, #10822 @ 0x2a46 │ │ │ │ - b 0x159d25c │ │ │ │ + b 0x159d224 │ │ │ │ tstle r7, r2, lsl #12 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf044d00d │ │ │ │ @ instruction: 0xf8070480 │ │ │ │ strb r4, [sp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ @@ -205256,89 +205242,89 @@ │ │ │ │ ldrsbtvc r4, [ip], -r1 │ │ │ │ addshi pc, r0, r0, lsl #4 │ │ │ │ strmi r3, [r0, #1] │ │ │ │ ldmib sp, {r0, r1, r2, r4, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x465b2710 │ │ │ │ strtmi r4, [lr], -fp, asr #13 │ │ │ │ ldrmi r9, [r9], r9, lsl #24 │ │ │ │ - bl 0xfefbff88 │ │ │ │ + bl 0xfefbff50 │ │ │ │ @ instruction: 0xf1000802 │ │ │ │ strls r8, [r5, -r4, lsl #1] │ │ │ │ - bls 0x22a614 │ │ │ │ + bls 0x22a5dc │ │ │ │ @ instruction: 0xf8c99b08 │ │ │ │ - bcs 0xe4bf4 │ │ │ │ + bcs 0xe4bbc │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ msreq SPSR_fs, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ strbmi r9, [sl], -r7, lsl #16 │ │ │ │ @ instruction: 0xf0622100 │ │ │ │ vceq.f32 , q7, │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf10007db │ │ │ │ - blmi 0xb78db0 │ │ │ │ + blmi 0xb78d78 │ │ │ │ ldrbtmi r9, [fp], #-2312 @ 0xfffff6f8 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ - blls 0x220bb8 │ │ │ │ + blls 0x220b80 │ │ │ │ strmi r3, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0xf0234443 │ │ │ │ ldrvs r0, [r3], -pc, lsl #6 │ │ │ │ @ instruction: 0xf8c92100 │ │ │ │ @ instruction: 0xf8b91050 │ │ │ │ @ instruction: 0xf64f2054 │ │ │ │ stmib r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ addsmi r1, sl, #1073741830 @ 0x40000006 │ │ │ │ tstne fp, r9, asr #19 │ │ │ │ rsbsne pc, r4, r9, asr #17 │ │ │ │ @ instruction: 0xf8b9d155 │ │ │ │ @ instruction: 0xf64f2056 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ strbmi sp, [r8], -sl, asr #2 │ │ │ │ - blx 0xff994cf6 │ │ │ │ + blx 0xff994cbe │ │ │ │ ldrsbtcc pc, [r8], -r9 @ │ │ │ │ andle r3, r7, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0x4604fb95 │ │ │ │ @ instruction: 0xf0404581 │ │ │ │ strtmi r8, [r1], r2, ror #1 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ andslt r4, fp, r8, asr #12 │ │ │ │ - blhi 0x193f0c │ │ │ │ + blhi 0x193ed4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrdeq r7, [r3], r6 │ │ │ │ - addeq r7, r3, sl, lsr #11 │ │ │ │ + addeq r7, r3, lr, lsl #12 │ │ │ │ + addeq r7, r3, r2, ror #11 │ │ │ │ + addeq r7, r3, r2, lsl #11 │ │ │ │ addeq r7, r3, sl, asr #10 │ │ │ │ - addeq r7, r3, r2, lsl r5 │ │ │ │ - @ instruction: 0x008373b6 │ │ │ │ + addeq r7, r3, lr, ror #7 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ movwcc pc, #1027 @ 0x403 @ │ │ │ │ svclt 0x0004433b │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ @ instruction: 0xf43f4000 │ │ │ │ @ instruction: 0x4604af19 │ │ │ │ ldr r4, [r5, -r3, lsl #12] │ │ │ │ stcls 6, cr4, [r9], {46} @ 0x2e │ │ │ │ - blmi 0xff440098 │ │ │ │ + blmi 0xff440060 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldr r5, [r3], r8, ror #17 │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0x1016c7e │ │ │ │ + blx 0x1016c46 │ │ │ │ strbmi lr, [r8], -pc, lsr #15 │ │ │ │ - blx 0xf16c86 │ │ │ │ + blx 0xf16c4e │ │ │ │ ldrhcs pc, [r6], #-137 @ 0xffffff77 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ umlalle r4, r6, sl, r2 │ │ │ │ vaba.u32 q15, , q8 │ │ │ │ @ instruction: 0xf0430308 │ │ │ │ @ instruction: 0x93270301 │ │ │ │ tstls r2, #67108864 @ 0x4000000 │ │ │ │ @@ -205351,45 +205337,45 @@ │ │ │ │ svcge 0x006ff43f │ │ │ │ ldrbtmi r4, [fp], #-3001 @ 0xfffff447 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ cdpvs 0, 5, cr3, cr13, cr3, {0} │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ vqadd.s8 q12, , q11 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ - bls 0x2e1b30 │ │ │ │ + bls 0x2e1af8 │ │ │ │ ldrmi r6, [sp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x301cf8d9 │ │ │ │ movwls r1, #27371 @ 0x6aeb │ │ │ │ - bleq 0x1d3b74 │ │ │ │ + bleq 0x1d3b3c │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ - vrshr.s64 d22, d28, #64 │ │ │ │ + vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf1ce022e │ │ │ │ - blmi 0xfebd810c │ │ │ │ + blmi 0xfebd80c4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - sbcvs pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + addvs pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ ssatcc pc, #21, r3, asr #17 @ │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - stc2l 1, cr15, [lr], #824 @ 0x338 │ │ │ │ + stc2l 1, cr15, [sl], #824 @ 0x338 │ │ │ │ strtmi r4, [r0], -r1, lsr #23 │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ adcsvc pc, r4, #11730944 @ 0xb30000 │ │ │ │ @ instruction: 0xf73b463a │ │ │ │ - @ instruction: 0xf8b9fa4d │ │ │ │ + @ instruction: 0xf8b9fa69 │ │ │ │ stmdacs r0, {r1, r3, r4} │ │ │ │ adcshi pc, sp, r0 │ │ │ │ - rscsvs pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + adcsvs pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0x26004b96 │ │ │ │ @ instruction: 0xf8cd9207 │ │ │ │ and fp, r3, r4, lsr #32 │ │ │ │ adcsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ adchi pc, sp, r0, asr #6 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @@ -205398,44 +205384,44 @@ │ │ │ │ andscc r5, r8, #1342177282 @ 0x50000002 │ │ │ │ subeq lr, r2, #1024 @ 0x400 │ │ │ │ @ instruction: 0xb004f8b2 │ │ │ │ stmible sp!, {r0, r1, r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ lslmi pc, r1, #10 @ │ │ │ │ @ instruction: 0x46202318 │ │ │ │ ssatcs pc, #21, r1, asr #17 @ │ │ │ │ - blx 0x1a119e │ │ │ │ - bls 0x2a3db4 │ │ │ │ - blvc 0x114410 │ │ │ │ + blx 0x1a1166 │ │ │ │ + bls 0x2a3d7c │ │ │ │ blvc 0x1143d8 │ │ │ │ - stc2 1, cr15, [lr], #824 @ 0x338 │ │ │ │ + blvc 0x1143a0 │ │ │ │ + stc2 1, cr15, [sl], #824 @ 0x338 │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ ldrtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf73b465f │ │ │ │ - @ instruction: 0xf8b9fa13 │ │ │ │ - blmi 0x2018e28 │ │ │ │ - bmi 0x2052d04 │ │ │ │ + @ instruction: 0xf8b9fa2f │ │ │ │ + blmi 0x2018df0 │ │ │ │ + bmi 0x2052ccc │ │ │ │ movtvs pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ @ instruction: 0xf1031002 │ │ │ │ subsmi r0, fp, #1879048199 @ 0x70000007 │ │ │ │ - bls 0x228e2c │ │ │ │ + bls 0x228df4 │ │ │ │ @ instruction: 0x660b1ad3 │ │ │ │ strtmi r4, [r1], r8, asr #12 │ │ │ │ - blx 0x794efa │ │ │ │ - blls 0x252a10 │ │ │ │ + blx 0x794ec2 │ │ │ │ + blls 0x2529d8 │ │ │ │ strtmi lr, [r0], -r8, asr #13 │ │ │ │ - blx 0x1516df4 │ │ │ │ + blx 0x1516dbc │ │ │ │ stc2 0, cr15, [r4], {14} │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf76232d4 │ │ │ │ - vmax.f32 , q7, │ │ │ │ + vrecps.f32 , q7, │ │ │ │ vbic.i32 d20, #3584 @ 0x00000e00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vceq.f32 d26, d14, d8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ @@ -205444,61 +205430,61 @@ │ │ │ │ @ instruction: 0xf8d92395 │ │ │ │ ldmdavc fp, {r2, r3, r4, sp, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ smlatbcs r0, r8, r0, r8 │ │ │ │ stmib sp, {r2, r4, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf1c01116 │ │ │ │ - @ instruction: 0xf075ffaf │ │ │ │ - blls 0x2d7480 │ │ │ │ + @ instruction: 0xf075ffab │ │ │ │ + blls 0x2d7448 │ │ │ │ stmib sp, {r0, r9, sl, lr}^ │ │ │ │ - bls 0x5fda5c │ │ │ │ - addpl pc, ip, r6, asr #4 │ │ │ │ + bls 0x5fda24 │ │ │ │ + subpl pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8cd9b16 │ │ │ │ @ instruction: 0xf07ea008 │ │ │ │ ldrb pc, [ip, #3685] @ 0xe65 @ │ │ │ │ umaalle r1, sl, r9, ip │ │ │ │ andsle r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0403303 │ │ │ │ vhadd.s8 d24, d30, d17 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ stclge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ - addvs pc, ip, r6, asr #4 │ │ │ │ + subvs pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcr2 0, 2, pc, cr14, cr14, {3} @ │ │ │ │ vrshl.s8 q15, , q15 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ addshi pc, r3, r0, asr #32 │ │ │ │ ldrbtmi r4, [fp], #-2882 @ 0xfffff4be │ │ │ │ stmiapl r8!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strbvs r2, [r3], #768 @ 0x300 │ │ │ │ - blls 0x312480 │ │ │ │ + blls 0x312448 │ │ │ │ movwls r4, #26283 @ 0x66ab │ │ │ │ @ instruction: 0xf8dde712 │ │ │ │ - blls 0x284f5c │ │ │ │ + blls 0x284f24 │ │ │ │ movwle r4, #41631 @ 0xa29f │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4621d13d │ │ │ │ @ instruction: 0xf1ad200a │ │ │ │ - strtmi pc, [r0], -r7, asr #28 │ │ │ │ + strtmi pc, [r0], -r3, asr #28 │ │ │ │ stc2l 0, cr15, [ip, #504]! @ 0x1f8 │ │ │ │ @ instruction: 0x4623e65b │ │ │ │ tstcs r1, pc, lsl r2 │ │ │ │ - andsvc pc, r4, r6, asr #4 │ │ │ │ + sbcsvs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xffdaf1ac │ │ │ │ + @ instruction: 0xffd6f1ac │ │ │ │ @ instruction: 0xf8d99b06 │ │ │ │ @ instruction: 0x4620101c │ │ │ │ ldrtmi r1, [r9], #-3034 @ 0xfffff426 │ │ │ │ - @ instruction: 0xf96cf73b │ │ │ │ + @ instruction: 0xf988f73b │ │ │ │ ldmdbls r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xdd722901 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ tstls r2, r9, asr #32 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ cmnle r1, ip, lsl #30 │ │ │ │ @@ -205511,245 +205497,245 @@ │ │ │ │ svclt 0x00082900 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ @ instruction: 0xf04fad6e │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ tstcs r0, #3293184 @ 0x324000 │ │ │ │ ldrbmi lr, [fp], -r7, ror #10 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - eorsvc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rscsvs pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xff51569e │ │ │ │ - bleq 0xfe7d38e4 │ │ │ │ + blx 0xff415666 │ │ │ │ + bleq 0xfe7d38ac │ │ │ │ vqadd.s8 d29, d22, d21 │ │ │ │ - vmlsl.s , d0, d0[2] │ │ │ │ - bl 0x21a82c │ │ │ │ + vsubhn.i16 d23, q0, q4 │ │ │ │ + bl 0x21a7f4 │ │ │ │ stmdavs fp!, {r0, r1, r3, r7, r8, r9, fp} │ │ │ │ movwls r4, #1586 @ 0x632 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0xff0956c2 │ │ │ │ + blx 0xfef9568a │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ - bls 0x2d2e1c │ │ │ │ + bls 0x2d2de4 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ - sbcpl pc, r8, r6, asr #4 │ │ │ │ + addpl pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #504] @ 0x1f8 │ │ │ │ svclt 0x0000e543 │ │ │ │ - addeq r7, r3, r8, ror #5 │ │ │ │ - umulleq r7, r3, r6, r2 │ │ │ │ - addeq r7, r3, r4, asr r2 │ │ │ │ - addeq r7, r3, r8, lsr #4 │ │ │ │ - addeq r7, r3, sl, ror #3 │ │ │ │ - addeq r7, r3, ip, lsl #3 │ │ │ │ - addeq r7, r3, r6, lsr #1 │ │ │ │ + addeq r7, r3, r0, lsr #6 │ │ │ │ + addeq r7, r3, lr, asr #5 │ │ │ │ + addeq r7, r3, ip, lsl #5 │ │ │ │ + addeq r7, r3, r0, ror #4 │ │ │ │ + addeq r7, r3, r2, lsr #4 │ │ │ │ + addeq r7, r3, r4, asr #3 │ │ │ │ + ldrdeq r7, [r3], lr │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ - blmi 0x519484 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ + blmi 0x51944c │ │ │ │ sbcsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1629000 │ │ │ │ vpmax.s8 , q11, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vshr.s64 d21, d20, #64 │ │ │ │ @ instruction: 0xf07e002e │ │ │ │ strb pc, [r5, -fp, lsr #27]! @ │ │ │ │ - ldc2l 1, cr15, [r4, #-824] @ 0xfffffcc8 │ │ │ │ - subvs pc, r0, r6, asr #4 │ │ │ │ + ldc2l 1, cr15, [r0, #-824] @ 0xfffffcc8 │ │ │ │ + andvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #504]! @ 0x1f8 │ │ │ │ vaba.s8 d30, d22, d6 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ - blmi 0x1990c0 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ + blmi 0x199088 │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ - ldc2l 1, cr15, [sl, #-612] @ 0xfffffd9c │ │ │ │ - eorseq sp, r3, r8, lsl #12 │ │ │ │ - ldrshteq sp, [r3], -ip │ │ │ │ + ldc2l 1, cr15, [r6, #-612] @ 0xfffffd9c │ │ │ │ + eorseq sp, r3, r8, asr #11 │ │ │ │ + ldrhteq sp, [r3], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30220 │ │ │ │ + bl 0xfec301e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb9cf88 │ │ │ │ + blmi 0xb9cf50 │ │ │ │ strmi fp, [lr], -r6, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf00e0300 │ │ │ │ ldrtmi pc, [r0], -r7, lsl #23 @ │ │ │ │ - blx 0xb1514c │ │ │ │ + blx 0xb15114 │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x957f34 │ │ │ │ - blls 0x2330bc │ │ │ │ + blmi 0x957efc │ │ │ │ + blls 0x233084 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r2, r0, lsl #6 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 0x6d46ec │ │ │ │ + blvc 0x6d46b4 │ │ │ │ strpl pc, [r8, #-1285] @ 0xfffffafb │ │ │ │ - blge 0x1264b8 │ │ │ │ + blge 0x126480 │ │ │ │ strbtmi sl, [r9], -r2, lsl #20 │ │ │ │ andeq lr, r0, sp, asr #19 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf7767b02 │ │ │ │ - stmdbls r0, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xff89509e │ │ │ │ + blx 0xff895066 │ │ │ │ mcrrne 6, 0, r4, r3, cr1 │ │ │ │ - blmi 0x48d4dc │ │ │ │ - blls 0x233108 │ │ │ │ + blmi 0x48d4a4 │ │ │ │ + blls 0x2330d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x5970bc │ │ │ │ + blx 0x597084 │ │ │ │ @ instruction: 0xf1cee7eb │ │ │ │ - svclt 0x0000fce5 │ │ │ │ + svclt 0x0000fce1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ rsbcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf503b143 │ │ │ │ mrscs r4, R8_usr │ │ │ │ andcc r3, r8, #8, 6 @ 0x20000000 │ │ │ │ - blne 0x3171f8 │ │ │ │ + blne 0x3171c0 │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec30304 │ │ │ │ + bl 0xfec302cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addmi r4, ip, #140, 12 @ 0x8c00000 │ │ │ │ @ instruction: 0x4611d817 │ │ │ │ - bvs 0xff1aa980 │ │ │ │ + bvs 0xff1aa948 │ │ │ │ streq lr, [r4], #-2988 @ 0xfffff454 │ │ │ │ - bvs 0xfe2456ec │ │ │ │ + bvs 0xfe2456b4 │ │ │ │ @ instruction: 0x0c05eb03 │ │ │ │ tstle r3, r4, lsr #11 │ │ │ │ stccs 8, cr1, [r0], #-624 @ 0xfffffd90 │ │ │ │ sbcvs sp, r4, #32, 16 @ 0x200000 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldmdalt lr, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt sl!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrmi r6, [r4], -r4, lsl #5 │ │ │ │ strdcs lr, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - tstpvs r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + bicspl pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrvc (UNDEF: 96), r6 │ │ │ │ + msrvc R8_usr, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, r6, asr #4 │ │ │ │ + eorsvc pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ - stc2 1, cr15, [sl], #612 @ 0x264 │ │ │ │ - tstpvs r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + stc2 1, cr15, [r6], #612 @ 0x264 │ │ │ │ + bicspl pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrvc (UNDEF: 96), r6 │ │ │ │ + msrvc R8_usr, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r6, asr #4 │ │ │ │ + rsbvc pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 1, cr15, [sl], {153} @ 0x99 │ │ │ │ + ldc2 1, cr15, [r6], {153} @ 0x99 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ ldrmi r6, [r0], fp, lsl #16 │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf10a6b9a │ │ │ │ - strtmi r3, [pc], #-2047 @ 0xd91b4 │ │ │ │ + strtmi r3, [pc], #-2047 @ 0xd917c │ │ │ │ eorle r3, r1, r1, lsl #4 │ │ │ │ strmi r6, [ip], -lr, asr #16 │ │ │ │ - b 0xfe2b39e4 │ │ │ │ + b 0xfe2b39ac │ │ │ │ @ instruction: 0xf5b20206 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ ldrbmi r1, [r2], -lr, lsr #23 │ │ │ │ @ instruction: 0x46404431 │ │ │ │ - svc 0x00d4f736 │ │ │ │ + svc 0x00f0f736 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ smlabteq lr, r3, r9, lr │ │ │ │ tsteq r0, r3, asr #19 │ │ │ │ cmnvs r3, r3, lsr #18 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0xfe23d1d0 │ │ │ │ + b 0xfe23d198 │ │ │ │ strmi r0, [r1], r6, lsl #4 │ │ │ │ svcpl 0x0080f5b2 │ │ │ │ vst2.8 {d29-d32}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf4b70 │ │ │ │ - b 0x278220 │ │ │ │ + b 0x2781e8 │ │ │ │ @ instruction: 0xf506060b │ │ │ │ andls r5, r0, #128, 4 │ │ │ │ @ instruction: 0xf5b2406a │ │ │ │ suble r5, r5, #128, 30 @ 0x200 │ │ │ │ subsmi r9, r7, r0, lsl #20 │ │ │ │ svcpl 0x0080f5b7 │ │ │ │ - bvs 0x1acdb74 │ │ │ │ - blls 0x105740 │ │ │ │ + bvs 0x1acdb3c │ │ │ │ + blls 0x105708 │ │ │ │ @ instruction: 0x46404652 │ │ │ │ ldrtmi r1, [r9], #-2793 @ 0xfffff517 │ │ │ │ - svc 0x0096f736 │ │ │ │ + svc 0x00b2f736 │ │ │ │ stmdbls r0, {r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1044648 │ │ │ │ movwls r0, #4644 @ 0x1224 │ │ │ │ - blx 0xfff15268 │ │ │ │ + blx 0xfff15230 │ │ │ │ @ instruction: 0xf1b09b01 │ │ │ │ strdle r3, [r0], #255 @ 0xff │ │ │ │ @ instruction: 0x6c1a6b99 │ │ │ │ vqrdmlah.s32 q11, , q7 │ │ │ │ - b 0x1596a0 │ │ │ │ + b 0x159668 │ │ │ │ adcsmi r0, lr, #-1342177280 @ 0xb0000000 │ │ │ │ addsmi fp, r1, #8, 30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ addsmi r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ tstlt r9, r1, lsl #2 │ │ │ │ ldreq lr, [r0, -r3, asr #19] │ │ │ │ ldc2l 0, cr15, [r0, #-4]! │ │ │ │ ldrb r6, [r4, r7, ror #20] │ │ │ │ - blpl 0x253c58 │ │ │ │ + blpl 0x253c20 │ │ │ │ ldrmi r1, [r1], #-2986 @ 0xfffff456 │ │ │ │ - b 0x1caaba4 │ │ │ │ + b 0x1caab6c │ │ │ │ movwls r5, #6939 @ 0x1b1b │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ @ instruction: 0xf7369200 │ │ │ │ - bls 0x11504c │ │ │ │ - bl 0xfea3febc │ │ │ │ + bls 0x115084 │ │ │ │ + bl 0xfea3fe84 │ │ │ │ ldrmi r0, [r0], #1291 @ 0x50b │ │ │ │ sbfx r4, sl, #9, #13 │ │ │ │ - msrvc (UNDEF: 96), r6 │ │ │ │ + msrvc R8_usr, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r0, r6, asr #4 │ │ │ │ + addsvc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ @ instruction: 0xf1997292 │ │ │ │ - vpadd.i8 , q11, │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vpadd.i8 , q11, │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ - blmi 0x1593a4 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ + blmi 0x15936c │ │ │ │ eorne pc, r5, #64, 4 │ │ │ │ - blx 0xffb1595a │ │ │ │ - eorseq sp, r3, r0, lsr #12 │ │ │ │ + blx 0xffa15922 │ │ │ │ + eorseq sp, r3, r0, ror #11 │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ subsmi r6, r9, r3, asr #16 │ │ │ │ svcpl 0x0080f5b1 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ @@ -205783,16 +205769,16 @@ │ │ │ │ @ instruction: 0xf8d862e5 │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ orrscc pc, r0, #117440512 @ 0x7000000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ vmax.f32 d27, d7, d4 │ │ │ │ @ instruction: 0xf2c00bf0 │ │ │ │ mulle ip, r5, fp │ │ │ │ - bleq 0xffd15cbc │ │ │ │ - blcs 0xfe655ea4 │ │ │ │ + bleq 0xffd15c84 │ │ │ │ + blcs 0xfe655e6c │ │ │ │ @ instruction: 0xf80af04a │ │ │ │ andeq pc, r7, #111 @ 0x6f │ │ │ │ @ instruction: 0xf8db4605 │ │ │ │ @ instruction: 0xf0501000 │ │ │ │ pldw [r7], #-2309 @ 0xfffff6fb │ │ │ │ vst1.8 {d5-d8}, [r7], r0 │ │ │ │ andls r3, r1, #128, 20 @ 0x80000 │ │ │ │ @@ -205818,54 +205804,54 @@ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrmi r2, [r8, r0, lsl #10] │ │ │ │ eorge pc, r0, #14614528 @ 0xdf0000 │ │ │ │ strtvc r6, [r5], -r3, lsr #18 │ │ │ │ ldrbtmi lr, [fp], #-10 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf5b36a5b │ │ │ │ - ble 0x20b5214 │ │ │ │ + ble 0x20b51dc │ │ │ │ andcc lr, r4, #212, 18 @ 0x350000 │ │ │ │ - ble 0x1fa9e80 │ │ │ │ + ble 0x1fa9e48 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ @ instruction: 0x46534798 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf50358fb │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ mvnvs r6, fp, lsl r8 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf8d8461d │ │ │ │ ldrmi r3, [r8, ip] │ │ │ │ - blmi 0x1b337f8 │ │ │ │ + blmi 0x1b337c0 │ │ │ │ sbcsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blls 0x12b2e0 │ │ │ │ + blls 0x12b2a8 │ │ │ │ cmnle r3, r0, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2916 @ 0xfffff49c │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdlt r6, [r8, -r8]! │ │ │ │ @ instruction: 0xf842f04e │ │ │ │ tstcs r3, r0, lsl #16 │ │ │ │ ldc2l 0, cr15, [sl], {83} @ 0x53 │ │ │ │ - blcs 0x13392c │ │ │ │ - blmi 0x188d4e8 │ │ │ │ + blcs 0x1338f4 │ │ │ │ + blmi 0x188d4b0 │ │ │ │ ldrbtmi r2, [fp], #-0 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ ldc2 0, cr15, [ip], #-296 @ 0xfffffed8 │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @ instruction: 0xf8a2f050 │ │ │ │ - blmi 0x1673c5c │ │ │ │ + blmi 0x1673c24 │ │ │ │ ldrbtmi r2, [fp], #-1 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ stc2 0, cr15, [sl], #-296 @ 0xfffffed8 │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @@ -205884,81 +205870,81 @@ │ │ │ │ andlt sp, r5, r5, lsr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ - blmi 0x10533b4 │ │ │ │ + blmi 0x105337c │ │ │ │ svcvc 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf1ba58fb │ │ │ │ subsle r0, r5, r0, lsl #30 │ │ │ │ movwcs r6, #2010 @ 0x7da │ │ │ │ ldrb r9, [sp, -r2, lsl #6] │ │ │ │ @ instruction: 0xf04a6920 │ │ │ │ - blmi 0xe98510 │ │ │ │ + blmi 0xe984d8 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ stmdavs r0!, {r2, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blx 0x1595762 │ │ │ │ + blx 0x159572a │ │ │ │ sbcsle r2, r4, r0, lsl #16 │ │ │ │ - blx 0xfea15768 │ │ │ │ + blx 0xfea15730 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ strmi sp, [r3], -pc, asr #1 │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - eoreq pc, r0, r6, asr #12 │ │ │ │ + rscvc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [r2], {172} @ 0xac │ │ │ │ + stc2 1, cr15, [lr], {172} @ 0xac │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ - @ instruction: 0xf874f73b │ │ │ │ + @ instruction: 0xf890f73b │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - eorseq pc, r4, #73400320 @ 0x4600000 │ │ │ │ + rscsvc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1ce4628 │ │ │ │ - strtmi pc, [r2], -r9, lsr #17 │ │ │ │ + strtmi pc, [r2], -r5, lsr #17 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - mcr2 7, 5, pc, cr2, cr10, {1} @ │ │ │ │ + mrc2 7, 5, pc, cr14, cr10, {1} │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ - blx 0xff615c78 │ │ │ │ + blx 0xff515c40 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1e957c8 │ │ │ │ + blt 0x1e95790 │ │ │ │ @ instruction: 0xf0459303 │ │ │ │ - blls 0x1d9494 │ │ │ │ + blls 0x1d945c │ │ │ │ @ instruction: 0x46294652 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2835 @ 0xfffff4ed │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04e6fdb │ │ │ │ str pc, [r4, -r3, asr #24] │ │ │ │ @ instruction: 0xf0459302 │ │ │ │ - blls 0x199474 │ │ │ │ - bls 0x12aea0 │ │ │ │ + blls 0x19943c │ │ │ │ + bls 0x12ae68 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2828 @ 0xfffff4f4 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04e6fdb │ │ │ │ @ instruction: 0xe79afc33 │ │ │ │ - addeq r6, r3, lr, ror fp │ │ │ │ - addeq r6, r3, sl, lsr fp │ │ │ │ - ldrdeq r6, [r3], r2 │ │ │ │ - @ instruction: 0x00836ab2 │ │ │ │ - addeq r6, r3, lr, lsl #21 │ │ │ │ - addeq r6, r3, ip, ror #20 │ │ │ │ - addeq r6, r3, r0, lsr #20 │ │ │ │ - addeq r6, r3, r2, lsl #20 │ │ │ │ - addeq r6, r3, r6, ror r9 │ │ │ │ - addeq r6, r3, r6, asr r9 │ │ │ │ - addeq r6, r3, r0, lsl fp │ │ │ │ + @ instruction: 0x00836bb6 │ │ │ │ + addeq r6, r3, r2, ror fp │ │ │ │ + addeq r6, r3, sl, lsl #22 │ │ │ │ + addeq r6, r3, sl, ror #21 │ │ │ │ + addeq r6, r3, r6, asr #21 │ │ │ │ + addeq r6, r3, r4, lsr #21 │ │ │ │ + addeq r6, r3, r8, asr sl │ │ │ │ + addeq r6, r3, sl, lsr sl │ │ │ │ + addeq r6, r3, lr, lsr #19 │ │ │ │ + addeq r6, r3, lr, lsl #19 │ │ │ │ + addeq r6, r3, r8, asr #22 │ │ │ │ tstlt r3, r3, asr #28 │ │ │ │ movwcs r6, #2752 @ 0xac0 │ │ │ │ stmdavs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movwcs r8, #2840 @ 0xb18 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -205967,56 +205953,56 @@ │ │ │ │ stmdavs r2, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ stmdale r4!, {r1, r5, r6, r8, sl, lr} │ │ │ │ cdpvc 6, 4, cr4, cr1, cr13, {0} │ │ │ │ streq lr, [r2], -ip, lsr #23 │ │ │ │ ldmne r7!, {r2, r9, sl, lr}^ │ │ │ │ stmdavs r1, {r0, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ addmi r8, pc, #9216 @ 0x2400 │ │ │ │ - bvs 0x14f6e4 │ │ │ │ + bvs 0x14f6ac │ │ │ │ stmdapl r2, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmdapl r8, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - strbmi fp, [pc, #-913] @ 0xd92ff │ │ │ │ + strbmi fp, [pc, #-913] @ 0xd92c7 │ │ │ │ strbmi sp, [lr, #-2365] @ 0xfffff6c3 │ │ │ │ - bvs 0x114e324 │ │ │ │ + bvs 0x114e2ec │ │ │ │ ldrtmi fp, [r0], #937 @ 0x3a9 │ │ │ │ strbmi r1, [r1], #-3002 @ 0xfffff446 │ │ │ │ @ instruction: 0xf7364628 │ │ │ │ - andcs lr, r1, ip, ror #26 │ │ │ │ - bvs 0xff1d16bc │ │ │ │ + andcs lr, r1, r8, lsl #27 │ │ │ │ + bvs 0xff1d1684 │ │ │ │ stmdale r0, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs fp, r0, fp, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bvs 0xfe93b684 │ │ │ │ + bvs 0xfe93b64c │ │ │ │ ldmle r4!, {r0, r4, r5, r7, r9, lr}^ │ │ │ │ adcsmi r4, fp, #184549376 @ 0xb000000 │ │ │ │ ldrtcc sp, [r0], #-1009 @ 0xfffffc0f │ │ │ │ - blne 0xfef60098 │ │ │ │ + blne 0xfef60060 │ │ │ │ strtmi r4, [r8], -r1, lsr #8 │ │ │ │ - ldcl 7, cr15, [r0, #-216] @ 0xffffff28 │ │ │ │ - bl 0xfe99366c │ │ │ │ + stcl 7, cr15, [ip, #-216]! @ 0xffffff28 │ │ │ │ + bl 0xfe993634 │ │ │ │ ldrtmi r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ - beq 0x314570 │ │ │ │ + beq 0x314538 │ │ │ │ ldrbmi r4, [r6], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0x46524455 │ │ │ │ - stcl 7, cr15, [r4, #-216] @ 0xffffff28 │ │ │ │ + stcl 7, cr15, [r0, #-216]! @ 0xffffff28 │ │ │ │ vmlsne.f32 s12, s22, s3 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x0038454e │ │ │ │ - blcs 0xe2304 │ │ │ │ - bvs 0xff9cde2c │ │ │ │ + blcs 0xe22cc │ │ │ │ + bvs 0xff9cddf4 │ │ │ │ sbcsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x461ae7d9 │ │ │ │ @ instruction: 0x46284431 │ │ │ │ - ldc 7, cr15, [r2, #-216]! @ 0xffffff28 │ │ │ │ + stcl 7, cr15, [lr, #-216] @ 0xffffff28 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30924 │ │ │ │ + bl 0xfec308ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -206035,22 +206021,22 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ strmi pc, [r4], r5, lsr #22 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x18ab050 │ │ │ │ + blx 0x18ab018 │ │ │ │ @ instruction: 0xf88df48c │ │ │ │ @ instruction: 0xf7ff400b │ │ │ │ @ instruction: 0xe7ddfcb1 │ │ │ │ - @ instruction: 0xf978f1ce │ │ │ │ + @ instruction: 0xf974f1ce │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec309ac │ │ │ │ + bl 0xfec30974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r1, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -206069,35 +206055,35 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ @ instruction: 0x4684faf7 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, sl, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x8ab0d8 │ │ │ │ + blx 0x8ab0a0 │ │ │ │ @ instruction: 0xf8adf48c │ │ │ │ @ instruction: 0xf7ff400a │ │ │ │ ldrb pc, [sp, sp, ror #24] @ │ │ │ │ - @ instruction: 0xf934f1ce │ │ │ │ + @ instruction: 0xf930f1ce │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x785a50 │ │ │ │ + blmi 0x785a18 │ │ │ │ strcs r4, [r4, #-1556] @ 0xfffff9ec │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strls r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ strcs sl, [r0], -r2, lsl #20 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7ff9602 │ │ │ │ @ instruction: 0xb190fc99 │ │ │ │ - blmi 0x54086c │ │ │ │ - blls 0x1b38d0 │ │ │ │ + blmi 0x540834 │ │ │ │ + blls 0x1b3898 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -206105,26 +206091,26 @@ │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ strtmi pc, [r1], -fp, asr #21 │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #20 │ │ │ │ @ instruction: 0xf8cd4664 │ │ │ │ @ instruction: 0xf7ffc008 │ │ │ │ ldrb pc, [lr, sp, lsr #24] @ │ │ │ │ - @ instruction: 0xf8f4f1ce │ │ │ │ + @ instruction: 0xf8f0f1ce │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30ab4 │ │ │ │ + bl 0xfec30a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - vldr d4, [pc, #124] @ 0xd993c │ │ │ │ + vldr d4, [pc, #124] @ 0xd9904 │ │ │ │ smladcs r8, sp, fp, r7 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46134614 │ │ │ │ - bl 0x43f4d4 │ │ │ │ + bl 0x43f49c │ │ │ │ strmi r0, [r5], -r7, lsl #4 │ │ │ │ stc 6, cr4, [sp, #56] @ 0x38 │ │ │ │ @ instruction: 0xf7ff7b02 │ │ │ │ orrslt pc, r0, r7, asr ip @ │ │ │ │ strpl lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -206134,135 +206120,135 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4628bdf0 │ │ │ │ @ instruction: 0xf0024621 │ │ │ │ @ instruction: 0x463bfa9f │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ - bge 0x16b1a0 │ │ │ │ + bge 0x16b168 │ │ │ │ @ instruction: 0x46644630 │ │ │ │ @ instruction: 0x5c02e9cd │ │ │ │ - blx 0xffb97926 │ │ │ │ + blx 0xffb978ee │ │ │ │ @ instruction: 0xf1cee7de │ │ │ │ - svclt 0x0000f8b1 │ │ │ │ + svclt 0x0000f8ad │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec30b48 │ │ │ │ + bl 0xfec30b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ - bvs 0xff1b7260 │ │ │ │ + bvs 0xff1b7228 │ │ │ │ ldrmi fp, [r4], -r3, asr #18 │ │ │ │ sbcvs r6, r4, #805306376 @ 0x30000008 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stclt 7, cr15, [r8], {54} @ 0x36 │ │ │ │ + stclt 7, cr15, [r4], #-216 @ 0xffffff28 │ │ │ │ rscmi r6, fp, #544768 @ 0x85000 │ │ │ │ ldmne r4, {r2, r4, r8, ip, lr, pc}^ │ │ │ │ svclt 0x00982c20 │ │ │ │ ldmible r0!, {r0, r1, r3, r5, r6, r9, lr}^ │ │ │ │ - tstpvs r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + bicspl pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrvc (UNDEF: 96), r6 │ │ │ │ + msrvc R8_usr, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r6, asr #4 │ │ │ │ + rsbvc pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf896f199 │ │ │ │ - tstpvs r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + @ instruction: 0xf892f199 │ │ │ │ + bicspl pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrvc (UNDEF: 96), r6 │ │ │ │ + msrvc R8_usr, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, r6, asr #4 │ │ │ │ + eorsvc pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf886f199 │ │ │ │ + @ instruction: 0xf882f199 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30bc0 │ │ │ │ + bl 0xfec30b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149c9f4 │ │ │ │ + b 0x149c9bc │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ vrhadd.s8 d29, d4, d15 │ │ │ │ vmov.i32 , #4 @ 0x00000004 │ │ │ │ stcmi 0, cr0, [r7], {149} @ 0x95 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adcpl r6, r3, r0, lsl #16 │ │ │ │ tstcs r0, r8, lsl #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bls 0x188e48 │ │ │ │ + bls 0x188e10 │ │ │ │ ldc2l 0, cr15, [r6, #64]! @ 0x40 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30c18 │ │ │ │ + bl 0xfec30be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf4020fe8 │ │ │ │ addlt r6, r3, r0, ror #7 │ │ │ │ @ instruction: 0xf0124605 │ │ │ │ eorle r0, r3, r7, lsl #4 │ │ │ │ @ instruction: 0xf5b31e50 │ │ │ │ suble r7, r1, r0, asr #30 │ │ │ │ @ instruction: 0xf5b3d856 │ │ │ │ suble r7, sp, r0, lsl #31 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - blcs 0x10dc10 │ │ │ │ + blcs 0x10dbd8 │ │ │ │ movwcs sp, #4436 @ 0x1154 │ │ │ │ - blcc 0x129c98 │ │ │ │ + blcc 0x129c60 │ │ │ │ mvnlt r4, r9, lsl r0 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf902f762 │ │ │ │ + @ instruction: 0xf91ef762 │ │ │ │ strmi fp, [r4], -r8, ror #19 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ stmdale r6, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d003 │ │ │ │ andle r7, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x4614bb93 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7624628 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d5d0e1 │ │ │ │ - blcs 0xe5ca0 │ │ │ │ + blcs 0xe5c68 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0012301 │ │ │ │ - blx 0x199efc │ │ │ │ + blx 0x199ec4 │ │ │ │ strmi pc, [ip], #-1026 @ 0xfffffbfe │ │ │ │ stmible r0!, {r4, sl, fp, sp}^ │ │ │ │ strmi r4, [fp], #-131 @ 0xffffff7d │ │ │ │ svclt 0x000c2b10 │ │ │ │ @ instruction: 0xf1c24604 │ │ │ │ ldrb r0, [r9, r1, lsl #8] │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ - blcc 0x129cec │ │ │ │ + blcc 0x129cb4 │ │ │ │ @ instruction: 0xe7b44019 │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d016 │ │ │ │ adcle r6, pc, r0, lsr #31 │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf6460333 │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ + vcge.s8 d16, d6, d19 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ subscs r0, r7, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1619000 │ │ │ │ @ instruction: 0xf5b3fd4d │ │ │ │ andle r6, r3, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ @ instruction: 0xe7ebd0b9 │ │ │ │ @ instruction: 0xf1a1fa91 │ │ │ │ @@ -206281,75 +206267,75 @@ │ │ │ │ andcc r4, r8, pc, ror r5 │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @ instruction: 0xf0020e20 │ │ │ │ @ instruction: 0xf1a3023f │ │ │ │ @ instruction: 0xf1a20c20 │ │ │ │ @ instruction: 0xf1c20720 │ │ │ │ - blx 0x31b3ec │ │ │ │ - blx 0x315f78 │ │ │ │ - blx 0x255b7c │ │ │ │ - blx 0xa193b0 │ │ │ │ - blx 0x316388 │ │ │ │ - b 0x119779c │ │ │ │ - blx 0xada3bc │ │ │ │ + blx 0x31b3b4 │ │ │ │ + blx 0x315f40 │ │ │ │ + blx 0x255b44 │ │ │ │ + blx 0xa19378 │ │ │ │ + blx 0x316350 │ │ │ │ + b 0x1197764 │ │ │ │ + blx 0xada384 │ │ │ │ teqpmi r9, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ - blx 0xa2a854 │ │ │ │ - b 0x11967a0 │ │ │ │ + blx 0xa2a81c │ │ │ │ + b 0x1196768 │ │ │ │ tstmi r9, #12, 4 @ 0xc0000000 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30db0 │ │ │ │ + bl 0xfec30d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ @ instruction: 0xf1bcd00e │ │ │ │ svclt 0x000c0fe0 │ │ │ │ stceq 0, cr15, [r7], {2} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0x1623d4 │ │ │ │ + blx 0x16239c │ │ │ │ @ instruction: 0xf10cfc0c │ │ │ │ - b 0x7e8fd4 │ │ │ │ + b 0x7e8f9c │ │ │ │ tstle r3, r1, lsl #30 │ │ │ │ andmi r3, fp, #1024 @ 0x400 │ │ │ │ vand d29, d4, d3 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ stmdami r9, {r0, r2, r4, r7, r9} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, sl, fp, ip, pc} │ │ │ │ stmne r8, {r2, r6, r7, ip, lr} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0109b02 │ │ │ │ stmdbls r2, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf88ef762 │ │ │ │ + @ instruction: 0xf8aaf762 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbeq lr, {r3, r7, ip, sp, pc} │ │ │ │ ldrmi r4, [r4], -r0, ror #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7ff9b10 │ │ │ │ @ instruction: 0x06f2febb │ │ │ │ - blt 0x1a09968 │ │ │ │ + blt 0x1a09930 │ │ │ │ movweq lr, #2671 @ 0xa6f │ │ │ │ svclt 0x00484605 │ │ │ │ @ instruction: 0xf013b2a4 │ │ │ │ andsle r0, r8, r1, lsl #20 │ │ │ │ - bmi 0x1639c6c │ │ │ │ + bmi 0x1639c34 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, r8 │ │ │ │ @@ -206357,49 +206343,49 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460187f0 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ mrc2 7, 5, pc, cr14, cr15, {7} │ │ │ │ @ instruction: 0xf005b308 │ │ │ │ - blcs 0x11a8a8 │ │ │ │ + blcs 0x11a870 │ │ │ │ @ instruction: 0xf005d01f │ │ │ │ - blcs 0x19a8c0 │ │ │ │ + blcs 0x19a888 │ │ │ │ @ instruction: 0xf005d02f │ │ │ │ stccs 5, cr0, [r7, #-60] @ 0xffffffc4 │ │ │ │ - @ instruction: 0xf646d00b │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - blmi 0x109a170 │ │ │ │ + vhadd.s8 d29, d6, d11 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ + blmi 0x109a138 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ vhadd.s8 d26, d0, d0 │ │ │ │ @ instruction: 0xf1613286 │ │ │ │ @ instruction: 0xf64efc6f │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624638 │ │ │ │ - eorhi pc, ip, r9, lsr #16 │ │ │ │ + eorhi pc, ip, r5, asr #16 │ │ │ │ eoreq lr, r4, #49545216 @ 0x2f40000 │ │ │ │ @ instruction: 0xf8551e68 │ │ │ │ mvnscs r3, r1, lsl #24 │ │ │ │ smlabtvc r0, pc, r6, pc @ │ │ │ │ andeq lr, r1, #12288 @ 0x3000 │ │ │ │ ldmda r0, {r1, r5, r8, r9, lr}^ │ │ │ │ addsmi r5, sp, #0, 30 │ │ │ │ stmda r0, {r1, r8, ip, lr, pc}^ │ │ │ │ cdpcs 6, 0, cr2, cr0, cr0, {0} │ │ │ │ adcle r4, sl, fp, lsr #12 │ │ │ │ - beq 0xa93cd0 │ │ │ │ + beq 0xa93c98 │ │ │ │ strteq r3, [r4], -r3, lsl #26 │ │ │ │ cmncs pc, #13959168 @ 0xd50000 │ │ │ │ cmnpmi pc, r2, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r4, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ mvnseq pc, r3, lsr #32 │ │ │ │ stmdbeq r6, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrsbeq lr, [pc, #-133] @ 0xd9c9f │ │ │ │ + ldrsbeq lr, [pc, #-133] @ 0xd9c67 │ │ │ │ svclt 0x00084299 │ │ │ │ @ instruction: 0xd1024290 │ │ │ │ ldmdbhi r7!, {r0, r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ strmi r2, [r2], -r0, lsl #30 │ │ │ │ addsle r4, r0, fp, lsl #12 │ │ │ │ vabd.s8 q15, q15, q13 │ │ │ │ vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ @@ -206412,71 +206398,71 @@ │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ stmdage r2, {r0, r1, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd4651 │ │ │ │ stmib r0, {r3, sp, pc}^ │ │ │ │ @ instruction: 0xf8c0aa01 │ │ │ │ @ instruction: 0xf1c0a00c │ │ │ │ - @ instruction: 0xf074f81b │ │ │ │ + @ instruction: 0xf074f817 │ │ │ │ @ instruction: 0x4601f9f7 │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6466000 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ - blls 0x1d9e44 │ │ │ │ + vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + blls 0x1d9e0c │ │ │ │ @ instruction: 0xf07d9a02 │ │ │ │ @ instruction: 0xe79efed3 │ │ │ │ - cdp2 1, 7, cr15, cr12, cr13, {6} │ │ │ │ + cdp2 1, 7, cr15, cr8, cr13, {6} │ │ │ │ @ instruction: 0x46319a10 │ │ │ │ - addseq pc, r4, r6, asr #12 │ │ │ │ + subseq pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcr2 0, 6, pc, cr8, cr13, {3} @ │ │ │ │ svclt 0x0000e793 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq sp, r3, r4, asr #12 │ │ │ │ + eorseq sp, r3, r4, lsl #12 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ - bl 0xfec2dd84 │ │ │ │ + bl 0xfec2dd4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, pc, r0, lsr #31 │ │ │ │ ldcls 12, cr10, [ip, #-96] @ 0xffffffa0 │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ - blt 0x79454c │ │ │ │ - blmi 0x193dde8 │ │ │ │ + blt 0x794514 │ │ │ │ + blmi 0x193ddb0 │ │ │ │ strtmi r0, [sl], -sp, lsr #18 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ ldrbmi r9, [r7], -r0, lsl #6 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff8918 │ │ │ │ usateq pc, #10, pc, asr #27 @ │ │ │ │ strle r4, [r9, #-1540] @ 0xfffff9fc │ │ │ │ - blx 0xfe318864 │ │ │ │ - blt 0xf886d4 │ │ │ │ + blx 0xfe31882c │ │ │ │ + blt 0xf8869c │ │ │ │ @ instruction: 0xf689fa99 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ssatmi r4, #20, r7, asr #12 │ │ │ │ strtmi r9, [sl], -r3, lsl #16 │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ stmib sp, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd8904 │ │ │ │ @ instruction: 0xf7ffb018 │ │ │ │ strdcc pc, [r3], -r3 │ │ │ │ ldmdale r6, {r0, r1, r2, fp, sp}^ │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ ldrbmi r5, [r5], #-1355 @ 0xfffffab5 │ │ │ │ - blmi 0x1e3efc │ │ │ │ + blmi 0x1e3ec4 │ │ │ │ cmncs pc, #212, 16 @ 0xd40000 │ │ │ │ ldmdbhi r1!, {r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ ldm r4, {r3, sl, ip, sp}^ │ │ │ │ stmia r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sl, sp, lr} │ │ │ │ - bmi 0x11ce63c │ │ │ │ + bmi 0x11ce604 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r2, asr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @@ -206487,82 +206473,82 @@ │ │ │ │ andhi pc, r0, r4, asr #17 │ │ │ │ andls pc, r4, r4, asr #17 │ │ │ │ andlt pc, r8, r4, asr #17 │ │ │ │ strb r6, [r0, r7, ror #1]! │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14bdeb4 │ │ │ │ + b 0x14bde7c │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ andlt pc, r8, r4, lsr #17 │ │ │ │ - blmi 0x7d47ec │ │ │ │ + blmi 0x7d47b4 │ │ │ │ andlt pc, sl, r4, lsr #17 │ │ │ │ ldceq 1, cr8, [fp], #-668 @ 0xfffffd64 │ │ │ │ strb r8, [ip, r3, ror #3] │ │ │ │ - stcgt 13, cr10, [pc, #-16] @ 0xd9eb0 │ │ │ │ + stcgt 13, cr10, [pc, #-16] @ 0xd9e78 │ │ │ │ rsbvs r6, r1, r0, lsr #32 │ │ │ │ rscvs r6, r3, r2, lsr #1 │ │ │ │ @ instruction: 0xf64ee7c5 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls sp, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7619803 │ │ │ │ - andcs pc, r0, r7, lsr #30 │ │ │ │ - teqpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, asr #30 │ │ │ │ + mvnsvc pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ - blx 0x171647a │ │ │ │ - stc2l 1, cr15, [ip, #820] @ 0x334 │ │ │ │ + blx 0x1716442 │ │ │ │ + stc2l 1, cr15, [r8, #820] @ 0x334 │ │ │ │ msrmi CPSR_fx, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xfbf70 │ │ │ │ + blcs 0xfbf38 │ │ │ │ vhadd.s8 , q15, │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r8, {r8, sp} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - @ instruction: 0xff3ef1bf │ │ │ │ + @ instruction: 0xff3af1bf │ │ │ │ @ instruction: 0xf91af074 │ │ │ │ ldmdals sp, {r0, r9, sl, lr} │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ - adcseq pc, ip, r6, asr #12 │ │ │ │ + rsbseq pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bls 0x300b70 │ │ │ │ + bls 0x300b38 │ │ │ │ ldc2l 0, cr15, [r6, #500]! @ 0x1f4 │ │ │ │ - bls 0x853e5c │ │ │ │ + bls 0x853e24 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vshr.s64 q8, q10, #64 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ ldr pc, [sl, sp, ror #27]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq sp, r3, r4, asr r6 │ │ │ │ + eorseq sp, r3, r4, lsl r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - b 0x14c61a0 │ │ │ │ - blmi 0x1f5ffd0 │ │ │ │ + b 0x14c6168 │ │ │ │ + blmi 0x1f5ff98 │ │ │ │ @ instruction: 0x46424615 │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ - blls 0x4feb98 │ │ │ │ + blls 0x4feb60 │ │ │ │ stc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ svceq 0x0010f018 │ │ │ │ - blt 0xc49c04 │ │ │ │ + blt 0xc49bcc │ │ │ │ @ instruction: 0xf0104604 │ │ │ │ tstle r5, r3, lsl #20 │ │ │ │ - bmi 0x1cf1fc4 │ │ │ │ + bmi 0x1cf1f8c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r2, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, ip, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -206574,31 +206560,31 @@ │ │ │ │ andcc pc, r1, r7, lsl sp @ │ │ │ │ vadd.i8 d2, d0, d3 │ │ │ │ ldm pc, {r1, r2, r4, r5, r7, pc}^ @ │ │ │ │ ldccc 0, cr15, [lr], #-0 │ │ │ │ @ instruction: 0x07620238 │ │ │ │ @ instruction: 0xf004d471 │ │ │ │ @ instruction: 0xf04f0207 │ │ │ │ - bne 0xfe9e67fc │ │ │ │ + bne 0xfe9e67c4 │ │ │ │ @ instruction: 0xf1a200d2 │ │ │ │ @ instruction: 0xf1c20320 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xa1a090 │ │ │ │ - blx 0x25984c │ │ │ │ - blx 0x959024 │ │ │ │ - b 0x141601c │ │ │ │ - blx 0x11d058 │ │ │ │ + blx 0xa1a058 │ │ │ │ + blx 0x259814 │ │ │ │ + blx 0x958fec │ │ │ │ + b 0x1415fe4 │ │ │ │ + blx 0x11d020 │ │ │ │ addsmi pc, r5, r3, lsl #6 │ │ │ │ - blx 0x12ac34 │ │ │ │ + blx 0x12abfc │ │ │ │ ldm r4, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ bicsmi r0, r2, #-1073741793 @ 0xc000001f │ │ │ │ - b 0x16afa0 │ │ │ │ - b 0x145d838 │ │ │ │ - b 0x19b850 │ │ │ │ - b 0x145d844 │ │ │ │ + b 0x16af68 │ │ │ │ + b 0x145d800 │ │ │ │ + b 0x19b818 │ │ │ │ + b 0x145d80c │ │ │ │ ldm r4, {r2, r3, r8, r9, sl}^ │ │ │ │ strmi r8, [r9, #2431] @ 0x97f │ │ │ │ strmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r4, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ strbmi r0, [r0], -r0, lsl #30 │ │ │ │ adcle r4, r8, r9, asr #12 │ │ │ │ @@ -206623,60 +206609,60 @@ │ │ │ │ movwmi fp, #8922 @ 0x22da │ │ │ │ svcvs 0x0000e851 │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r1, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr13, cr4, {7} │ │ │ │ ldrb r7, [r6, -r5, ror #1]! │ │ │ │ - stc2l 1, cr15, [r6], #820 @ 0x334 │ │ │ │ - @ instruction: 0xf6462000 │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - blmi 0xb1a588 │ │ │ │ + stc2l 1, cr15, [r2], #820 @ 0x334 │ │ │ │ + vhadd.s8 d18, d6, d0 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ + blmi 0xb1a550 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf16132ba │ │ │ │ @ instruction: 0xf64efa65 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614648 │ │ │ │ - @ instruction: 0xf24efe1f │ │ │ │ + @ instruction: 0xf24efe3b │ │ │ │ vsubw.s8 q10, q0, d30 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0x2100b1b3 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1bf1104 │ │ │ │ - @ instruction: 0xf074fe43 │ │ │ │ + @ instruction: 0xf074fe3f │ │ │ │ @ instruction: 0x4601f81f │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6468000 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ - blls 0x1da1f4 │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ + blls 0x1da1bc │ │ │ │ @ instruction: 0xf07d9a02 │ │ │ │ @ instruction: 0xe7d0fcfb │ │ │ │ @ instruction: 0x46419a10 │ │ │ │ - subsne pc, r8, r6, asr #12 │ │ │ │ + andsne pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], #500 @ 0x1f4 │ │ │ │ andcs lr, r0, r7, asr #15 │ │ │ │ - teqpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - blx 0x8166f0 │ │ │ │ + blx 0x8166b8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq sp, r3, r4, ror #12 │ │ │ │ + eorseq sp, r3, r4, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf0144abd │ │ │ │ ldmib sp, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ @@ -206704,15 +206690,15 @@ │ │ │ │ ldmdaeq r3, {r3, r4, r8, sp, pc} │ │ │ │ @ instruction: 0xf8c49603 │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ ldrb r9, [r9, r4] │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14be218 │ │ │ │ + b 0x14be1e0 │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ @ instruction: 0xf8c4e7ce │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ strb r9, [r9, r4] │ │ │ │ andeq pc, r8, #-1073741774 @ 0xc0000032 │ │ │ │ @ instruction: 0xf1000761 │ │ │ │ @ instruction: 0xf1bb808f │ │ │ │ @@ -206722,177 +206708,177 @@ │ │ │ │ strbeq pc, [r0, -r3, asr #3] @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ vmlaeq.f64 d14, d27, d20 │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf607fa21 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ - blx 0x92af08 │ │ │ │ - b 0x14d7670 │ │ │ │ + blx 0x92aed0 │ │ │ │ + b 0x14d7638 │ │ │ │ movwmi r0, #26571 @ 0x67cb │ │ │ │ msreq CPSR_, r7, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ - blx 0x26a558 │ │ │ │ + blx 0x26a520 │ │ │ │ @ instruction: 0xf1a7f101 │ │ │ │ - blx 0xa5a2ec │ │ │ │ + blx 0xa5a2b4 │ │ │ │ movwmi pc, #56332 @ 0xdc0c @ │ │ │ │ smlawteq r0, r7, r1, pc @ │ │ │ │ @ instruction: 0xf000fa08 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r7], {9} @ │ │ │ │ @ instruction: 0xf101fa28 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - b 0x13ea584 │ │ │ │ - blx 0x2dd294 │ │ │ │ + b 0x13ea54c │ │ │ │ + blx 0x2dd25c │ │ │ │ ldm lr, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ mvnsmi r8, #24, 18 @ 0x60000 │ │ │ │ ldrbmi r4, [r9], sp, ror #7 │ │ │ │ strls r9, [r7], #-772 @ 0xfffffcfc │ │ │ │ - beq 0x114ac0 │ │ │ │ + beq 0x114a88 │ │ │ │ movweq lr, #31306 @ 0x7a4a │ │ │ │ - beq 0x154ac4 │ │ │ │ - b 0x137eebc │ │ │ │ + beq 0x154a8c │ │ │ │ + b 0x137ee84 │ │ │ │ movwls r0, #13068 @ 0x330c │ │ │ │ strcc lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ - blge 0x20d4638 │ │ │ │ + blge 0x20d4600 │ │ │ │ svclt 0x0008458b │ │ │ │ smlabble r3, r2, r5, r4 │ │ │ │ ldrbtcc lr, [r8], #-2254 @ 0xfffff732 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x46594650 │ │ │ │ - blls 0x20ea70 │ │ │ │ + blls 0x20ea38 │ │ │ │ stcls 6, cr4, [r7], {203} @ 0xcb │ │ │ │ ldmdbhi r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c34422 │ │ │ │ @ instruction: 0xf1a30420 │ │ │ │ - blx 0xada36c │ │ │ │ - blx 0x3566fc │ │ │ │ - blx 0xb57304 │ │ │ │ + blx 0xada334 │ │ │ │ + blx 0x3566c4 │ │ │ │ + blx 0xb572cc │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0xb2af00 │ │ │ │ + blx 0xb2aec8 │ │ │ │ ldrmi pc, [r0], -r3, lsl #6 │ │ │ │ - blne 0x158304 │ │ │ │ - b 0x111cb2c │ │ │ │ - beq 0x7b2718 │ │ │ │ + blne 0x1582cc │ │ │ │ + b 0x111caf4 │ │ │ │ + beq 0x7b26e0 │ │ │ │ ldrbmi r1, [ip, #-2692] @ 0xfffff57c │ │ │ │ @ instruction: 0xe74bdbf6 │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf438c │ │ │ │ + blcs 0xf4354 │ │ │ │ @ instruction: 0x4631d171 │ │ │ │ @ instruction: 0xf7614638 │ │ │ │ - andcs pc, r0, r1, lsl #26 │ │ │ │ - teqpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, lsl sp @ │ │ │ │ + mvnsvc pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, asr fp │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf932f161 │ │ │ │ movweq pc, #20907 @ 0x51ab @ │ │ │ │ svclt 0x009c2b02 │ │ │ │ ldmdbne r2, {r1, r5, r7, r9, sl, lr} │ │ │ │ addhi pc, r6, r0, lsl #4 │ │ │ │ - blhi 0x15837c │ │ │ │ + blhi 0x158344 │ │ │ │ tstcs r8, pc, asr #20 │ │ │ │ tstcs r9, #323584 @ 0x4f000 │ │ │ │ stmdavs r9, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x46994592 │ │ │ │ - b 0x14ceb38 │ │ │ │ + b 0x14ceb00 │ │ │ │ @ instruction: 0xf04f03cb │ │ │ │ @ instruction: 0xf1c331ff │ │ │ │ @ instruction: 0xf00a0540 │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ - blx 0x91b000 │ │ │ │ - bl 0xfeb96b98 │ │ │ │ - blx 0x11cb88 │ │ │ │ + blx 0x91afc8 │ │ │ │ + bl 0xfeb96b60 │ │ │ │ + blx 0x11cb50 │ │ │ │ sbceq pc, r0, r4, lsl #8 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ rscmi r4, r9, r2, lsr #6 │ │ │ │ @ instruction: 0xf1a0431a │ │ │ │ @ instruction: 0xf1c00420 │ │ │ │ - blx 0x11b820 │ │ │ │ + blx 0x11b7e8 │ │ │ │ @ instruction: 0xf1a0f300 │ │ │ │ - blx 0x2da828 │ │ │ │ - blx 0x1973bc │ │ │ │ + blx 0x2da7f0 │ │ │ │ + blx 0x197384 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ @ instruction: 0xf600fa09 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ - blx 0xaeb058 │ │ │ │ + blx 0xaeb020 │ │ │ │ msrmi CPSR_fxc, #1073741824 @ 0x40000000 │ │ │ │ movwmi r4, #57474 @ 0xe082 │ │ │ │ @ instruction: 0xf700fa08 │ │ │ │ - ldrsbeq lr, [pc, #-138] @ 0xda346 │ │ │ │ + ldrsbeq lr, [pc, #-138] @ 0xda30e │ │ │ │ bicsmi r4, fp, #1207959555 @ 0x48000003 │ │ │ │ @ instruction: 0x0c00ea02 │ │ │ │ streq lr, [r7], #-2636 @ 0xfffff5b4 │ │ │ │ @ instruction: 0x0c01ea03 │ │ │ │ streq lr, [r6, #-2636] @ 0xfffff5b4 │ │ │ │ ldmdbhi pc!, {r1, r3, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084589 │ │ │ │ smlabble r3, r0, r5, r4 │ │ │ │ ldrbmi lr, [ip, #-2250]! @ 0xfffff736 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf1cde7e8 │ │ │ │ - vqdmulh.s , q7, │ │ │ │ + vqdmulh.s , q7, │ │ │ │ vsubw.s8 q10, q0, d28 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addle r2, r6, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x007ff57f │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ movwlt r7, #14363 @ 0x381b │ │ │ │ stmdage r8, {r8, sp} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - ldc2 1, cr15, [r6], #764 @ 0x2fc │ │ │ │ + ldc2 1, cr15, [r2], #764 @ 0x2fc │ │ │ │ mrc2 0, 4, pc, cr2, cr3, {3} │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ stmib sp, {r3, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6465600 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d17, d0, d0[0] │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ strb pc, [r2, -pc, ror #22]! @ │ │ │ │ - @ instruction: 0xf6462000 │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - blmi 0x2da920 │ │ │ │ + vhadd.s8 d18, d6, d0 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ + blmi 0x2da8e8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1614201 │ │ │ │ @ instruction: 0x4632f899 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vshr.s64 d17, d24, #64 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ smlsld pc, lr, fp, fp @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r4, ror r6 │ │ │ │ + eorseq sp, r3, r4, lsr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ stcls 6, cr4, [r8], {7} │ │ │ │ ldrdhi pc, [r4], -sp @ │ │ │ │ stmdbeq r4!, {r8, r9, ip, pc} │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ - blx 0xfe1184b4 │ │ │ │ + blx 0xfe11847c │ │ │ │ svclt 0x004806e3 │ │ │ │ @ instruction: 0x4602ba33 │ │ │ │ - blt 0xc8a1e4 │ │ │ │ + blt 0xc8a1ac │ │ │ │ svclt 0x00484641 │ │ │ │ @ instruction: 0x4638461d │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff9501 │ │ │ │ - bmi 0x319e1c │ │ │ │ + bmi 0x319de4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -206905,46 +206891,46 @@ │ │ │ │ vhadd.s8 d27, d20, d11 │ │ │ │ vmlsl.s8 , d0, d8 │ │ │ │ @ instruction: 0x46910a95 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ cdpne 3, 1, cr9, cr3, cr3, {0} │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ vcgt.s8 d25, d13, d5 │ │ │ │ - vqdmlal.s , d0, d1[7] │ │ │ │ + vbic.i32 d17, #1280 @ 0x00000500 │ │ │ │ movwls r0, #33570 @ 0x8322 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ movwls r8, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xff04f081 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ adchi pc, r2, r0 │ │ │ │ stmdbls r3, {r1, r7, r9, fp, sp, lr} │ │ │ │ - b 0x974960 │ │ │ │ + b 0x974928 │ │ │ │ stmibvs r7, {r0, r8, sl} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ strle r0, [fp, #-1872] @ 0xfffff8b0 │ │ │ │ svclt 0x004d0769 │ │ │ │ tsteq r2, r5, lsr #20 │ │ │ │ tstls r4, r1, lsl #2 │ │ │ │ svclt 0x00429804 │ │ │ │ smlalbteq pc, r0, r1, r3 @ │ │ │ │ andls r4, r4, r8, lsl #6 │ │ │ │ svclt 0x0008429e │ │ │ │ svclt 0x000c45b8 │ │ │ │ - bleq 0x1566c0 │ │ │ │ - bleq 0x1166c4 │ │ │ │ + bleq 0x156688 │ │ │ │ + bleq 0x11668c │ │ │ │ adcshi pc, r5, r0 │ │ │ │ andsle r4, r8, r9, lsr #11 │ │ │ │ stmdale r3, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf0029a05 │ │ │ │ svclt 0x00280201 │ │ │ │ - bllt 0xd62da0 │ │ │ │ + bllt 0xd62d68 │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ - bllt 0xff03a91c │ │ │ │ + bllt 0xff03a8e4 │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf0813c08 │ │ │ │ stmdbls r8, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf07c4620 │ │ │ │ ldrmi pc, [r8, #3253]! @ 0xcb5 │ │ │ │ @ instruction: 0x1c7ed96b │ │ │ │ strbmi lr, [sl, #-1976] @ 0xfffff848 │ │ │ │ @@ -206953,18 +206939,18 @@ │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], #516 @ 0x204 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ cmnvs r3, r6, lsr #2 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xfe8167f2 │ │ │ │ + blx 0xfe8167ba │ │ │ │ eorscs lr, r8, r5, ror #15 │ │ │ │ @ instruction: 0xf1529306 │ │ │ │ - blls 0x299b4c │ │ │ │ + blls 0x299b14 │ │ │ │ ldrbmi r6, [r1], -r6, lsl #3 │ │ │ │ @ instruction: 0xf8c03b01 │ │ │ │ andvs fp, r3, #36 @ 0x24 │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ andcc r9, r8, r0, lsr r0 │ │ │ │ @ instruction: 0xf0816143 │ │ │ │ ldrmi pc, [r8, #2953]! @ 0xb89 │ │ │ │ @@ -206972,32 +206958,32 @@ │ │ │ │ strb r6, [lr, r5, lsr #5] │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf0819206 │ │ │ │ cdpne 12, 7, cr15, cr3, cr3, {4} │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ andslt pc, ip, r4, asr #17 │ │ │ │ @ instruction: 0xf08161a3 │ │ │ │ - bls 0x299414 │ │ │ │ + bls 0x2993dc │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ stccs 0, cr8, [r0, #-672] @ 0xfffffd60 │ │ │ │ ldrhtcs sp, [r8], -fp │ │ │ │ stc2 1, cr15, [ip, #-328]! @ 0xfffffeb8 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ stmib r0, {r0, r2, r8, r9, sp, lr}^ │ │ │ │ andcc r3, r8, r7, lsl #14 │ │ │ │ - blx 0x191686a │ │ │ │ + blx 0x1916832 │ │ │ │ ldrbmi lr, [r1], -r9, lsr #15 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a43206 │ │ │ │ movwls r0, #37640 @ 0x9308 │ │ │ │ mrrc2 0, 8, pc, sl, cr1 @ │ │ │ │ - bls 0x2c1294 │ │ │ │ + bls 0x2c125c │ │ │ │ ldmdale r5, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ ldmib sp, {r2, r4, r5, r8, pc}^ │ │ │ │ @ instruction: 0xf07c1008 │ │ │ │ ldrb pc, [r1, -fp, asr #24] @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdals r4, {r2, r3, r6, r8, ip, lr, pc} │ │ │ │ @@ -207007,40 +206993,40 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x46201e73 │ │ │ │ andslt pc, ip, r4, asr #17 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r6, r6, #-1073741784 @ 0xc0000028 │ │ │ │ - blx 0xd168ca │ │ │ │ + blx 0xd16892 │ │ │ │ ldrmi r9, [r8, #2566]! @ 0xa06 │ │ │ │ svcge 0x0034f63f │ │ │ │ sbchi pc, r1, r0, asr #1 │ │ │ │ rscle r2, r0, r0, lsl #26 │ │ │ │ @ instruction: 0xf1522038 │ │ │ │ movwcs pc, #3299 @ 0xce3 @ │ │ │ │ vrhadd.s8 d22, d20, d6 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ stmib r0, {r0, r2, r4, r7, r8}^ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ addvs r3, r5, #8 │ │ │ │ - blx 0x7168fa │ │ │ │ + blx 0x7168c2 │ │ │ │ cmplt sp, pc, asr #15 │ │ │ │ adcvs r9, r5, #4, 16 @ 0x40000 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ stccc 1, cr0, [r8], {149} @ 0x95 │ │ │ │ stc2 0, cr15, [r6], {129} @ 0x81 │ │ │ │ vmax.s8 d20, d13, d16 │ │ │ │ - vmla.f d17, d0, d1[7] │ │ │ │ + vbic.i32 d17, #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf07c0122 │ │ │ │ @ instruction: 0xe7b2fbfb │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1b880a8 │ │ │ │ strdle r3, [r1, #-255] @ 0xffffff01 │ │ │ │ @ instruction: 0xf1522038 │ │ │ │ movwcs pc, #3247 @ 0xcaf @ │ │ │ │ @@ -207050,21 +207036,21 @@ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ @ instruction: 0xf8c03008 │ │ │ │ @ instruction: 0xf0819028 │ │ │ │ ldr pc, [sl, r3, ror #21] │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ andls r0, r3, #1073741861 @ 0x40000025 │ │ │ │ - blx 0xff896976 │ │ │ │ + blx 0xff89693e │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0x46200195 │ │ │ │ @ instruction: 0x61236162 │ │ │ │ - blx 0xff49698c │ │ │ │ + blx 0xff496954 │ │ │ │ addle r2, r4, r0, lsl #26 │ │ │ │ stccs 7, cr14, [r0, #-648] @ 0xfffffd78 │ │ │ │ eorscs sp, r8, ip, asr #2 │ │ │ │ @ instruction: 0xf1529203 │ │ │ │ strmi pc, [r3], -r3, lsl #25 │ │ │ │ vpmax.s8 d25, d4, d3 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ @@ -207106,15 +207092,15 @@ │ │ │ │ ldc2 1, cr15, [r6], #-328 @ 0xfffffeb8 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ bicvs r6, r3, r5, lsl #6 │ │ │ │ movwhi lr, #35264 @ 0x89c0 │ │ │ │ @ instruction: 0xf0813008 │ │ │ │ - bls 0x1d91fc │ │ │ │ + bls 0x1d91c4 │ │ │ │ mlascs r8, pc, r7, lr @ │ │ │ │ @ instruction: 0xf1529203 │ │ │ │ strmi pc, [r3], -r3, lsr #24 │ │ │ │ vpmax.s8 d25, d4, d3 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ movwvs r0, #8597 @ 0x2195 │ │ │ │ @ instruction: 0xf1086207 │ │ │ │ @@ -207127,15 +207113,15 @@ │ │ │ │ cdpne 7, 7, cr14, cr2, cr6, {1} │ │ │ │ andls r4, r1, r3, lsl #12 │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf0819200 │ │ │ │ @ instruction: 0x4605fd59 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bvs 0xfe1c65cc │ │ │ │ + bvs 0xfe1c6594 │ │ │ │ @ instruction: 0xf47f4599 │ │ │ │ vmax.f32 q13, q2, q3 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf0810195 │ │ │ │ @ instruction: 0xf1b8fb3b │ │ │ │ strdle r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf1084623 │ │ │ │ @@ -207145,37 +207131,37 @@ │ │ │ │ @ instruction: 0xf0819200 │ │ │ │ @ instruction: 0x4604fd3d │ │ │ │ movwcs fp, #2520 @ 0x9d8 │ │ │ │ andshi pc, r8, r5, asr #17 │ │ │ │ strtmi r6, [r8], -fp, ror #3 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x816af0 │ │ │ │ + blx 0x816ab8 │ │ │ │ @ instruction: 0xf108e6d3 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0x46200195 │ │ │ │ andslt pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xf0816123 │ │ │ │ vstrcs s30, [r0, #-60] @ 0xffffffc4 │ │ │ │ mcrge 4, 6, pc, cr5, cr15, {1} @ │ │ │ │ - bvs 0xfe9d4498 │ │ │ │ + bvs 0xfe9d4460 │ │ │ │ @ instruction: 0xd1e04599 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x296b26 │ │ │ │ + blx 0x296aee │ │ │ │ streq pc, [r8], -r4, lsr #3 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ stmib r5, {r4, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d18, d13, d6 │ │ │ │ - vmla.f d17, d0, d1[7] │ │ │ │ + vbic.i32 d17, #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf07c0122 │ │ │ │ @ instruction: 0xe7d0faf5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31b44 │ │ │ │ + bl 0xfec31b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf9d6f087 │ │ │ │ @ instruction: 0xf8d4b1a0 │ │ │ │ @ instruction: 0xf5043088 │ │ │ │ @ instruction: 0xf64f5200 │ │ │ │ @@ -207183,30 +207169,30 @@ │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ andne pc, sl, #10616832 @ 0xa20000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strpl pc, [r4], #1613 @ 0x64d │ │ │ │ + strbpl pc, [r4], #-1613 @ 0xfffff9b3 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnne pc, r6, asr #12 │ │ │ │ + asrne pc, r6, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf1609400 │ │ │ │ svclt 0x0000fe05 │ │ │ │ - eorseq sp, r3, r4, lsl #13 │ │ │ │ + eorseq sp, r3, r4, asr #12 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [sl], {112} @ 0x70 │ │ │ │ stmiapl r3!, {r1, r9, sl, lr}^ │ │ │ │ - blcs 0x146f3c │ │ │ │ + blcs 0x146f04 │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ andle r2, r0, r2 │ │ │ │ andsvs r4, r3, r8, lsl #12 │ │ │ │ - blmi 0x218b34 │ │ │ │ + blmi 0x218afc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi r6, [r8], -r3, lsl #16 │ │ │ │ ldrb r3, [r4, r2, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -207247,39 +207233,39 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ movwcs fp, #32902 @ 0x8086 │ │ │ │ - andcs pc, ip, #73400320 @ 0x4600000 │ │ │ │ + sbcne pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ andls r3, r5, #1044480 @ 0xff000 │ │ │ │ - rsbseq pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + eorseq pc, r0, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r9, r4, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmvn.i32 d18, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ andls r0, r0, #-536870910 @ 0xe0000002 │ │ │ │ - rscsne pc, r8, #73400320 @ 0x4600000 │ │ │ │ + adcsne pc, r8, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blcc 0xd6bfc │ │ │ │ - cdp2 1, 2, cr15, cr0, cr12, {6} │ │ │ │ + blcc 0xd6bc4 │ │ │ │ + cdp2 1, 1, cr15, cr12, cr12, {6} │ │ │ │ cdp2 0, 0, cr15, cr8, cr12, {0} │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blge 0x11520c │ │ │ │ + blge 0x1151d4 │ │ │ │ ldc2 0, cr15, [r8], #-516 @ 0xfffffdfc │ │ │ │ @ instruction: 0xf646b390 │ │ │ │ - vmov.i16 d18, #4 @ 0x0004 │ │ │ │ + @ instruction: 0xf2c018d4 │ │ │ │ strmi r0, [r4], -lr, lsr #16 │ │ │ │ strbmi r6, [r2], -r1, lsr #21 │ │ │ │ @ instruction: 0xf01169a5 │ │ │ │ stmdbvs r3!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e2d │ │ │ │ @ instruction: 0xf0110e72 │ │ │ │ @@ -207290,25 +207276,25 @@ │ │ │ │ streq lr, [r3], -r5, lsr #23 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c2d │ │ │ │ tstcs r1, r8, ror ip │ │ │ │ @ instruction: 0x0c03e9cd │ │ │ │ @ instruction: 0x6e01e9cd │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ - stc2l 1, cr15, [sl, #816]! @ 0x330 │ │ │ │ + stc2l 1, cr15, [r6, #816]! @ 0x330 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf081ab00 │ │ │ │ strmi pc, [r4], -r7, lsr #24 │ │ │ │ bicsle r2, r1, r0, lsl #16 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00c4df0 │ │ │ │ svclt 0x0000bddb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31d58 │ │ │ │ + bl 0xfec31d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf0810095 │ │ │ │ @@ -207325,140 +207311,140 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldc2 0, cr15, [r8, #48] @ 0x30 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ strtmi r4, [fp], -r0, lsl #10 │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xff316dc2 │ │ │ │ + blx 0xff316d8a │ │ │ │ cmplt r0, r4, lsl #12 │ │ │ │ stc2 0, cr15, [r0, #48]! @ 0x30 │ │ │ │ andlt r6, r3, r0, lsr #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf00cbd30 │ │ │ │ bfi pc, r5, (invalid: 27:26) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31de4 │ │ │ │ + bl 0xfec31dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r9, #268435464 @ 0x10000008 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stc2 0, cr15, [r8, #48]! @ 0x30 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xfe916e12 │ │ │ │ + blx 0xfe916dda │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ andlt r0, r3, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mvnne pc, r6, asr #12 │ │ │ │ + asrne pc, r6, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorcs pc, ip, r6, asr #12 │ │ │ │ + rscne pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1972265 │ │ │ │ - svclt 0x0000ff43 │ │ │ │ - mlaseq r3, r4, r6, sp │ │ │ │ + svclt 0x0000ff3f │ │ │ │ + eorseq sp, r3, r4, asr r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed855 │ │ │ │ msrvc SPSR_, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ ldmdale r1!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ - bcs 0xec4d0 │ │ │ │ + bcs 0xec498 │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r0], lr, asr #2 │ │ │ │ - bcc 0xd70a4 │ │ │ │ + bcc 0xd706c │ │ │ │ @ instruction: 0xf1c64444 │ │ │ │ - b 0x1dcc90 │ │ │ │ + b 0x1dcc58 │ │ │ │ @ instruction: 0xf00c0408 │ │ │ │ adcmi pc, r5, #5696 @ 0x1640 │ │ │ │ vcgt.s8 d29, d4, d24 │ │ │ │ vabdl.s8 , d0, d8 │ │ │ │ mul sl, r5, r7 │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ andsle r0, sp, #0, 6 │ │ │ │ - b 0x1ebd84 │ │ │ │ + b 0x1ebd4c │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ - blne 0xbcf91c │ │ │ │ + blne 0xbcf8e4 │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0811900 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xdacf0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xdacb8 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64687f0 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ - blmi 0x65add0 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ + blmi 0x65ad98 │ │ │ │ rsbcs pc, pc, #64, 4 │ │ │ │ - mrc2 1, 6, pc, cr2, cr7, {4} │ │ │ │ - mvnne pc, r6, asr #12 │ │ │ │ + mcr2 1, 6, pc, cr14, cr7, {4} @ │ │ │ │ + asrne pc, r6, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, ip, r6, asr #12 │ │ │ │ + eorcs pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ @ instruction: 0xf1972272 │ │ │ │ - @ instruction: 0xf646fec5 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + @ instruction: 0xf646fec1 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ - blmi 0x31ae04 │ │ │ │ + vaddl.s8 q9, d0, d16 │ │ │ │ + blmi 0x31adcc │ │ │ │ rsbscs pc, r1, #64, 4 │ │ │ │ - mrc2 1, 5, pc, cr8, cr7, {4} │ │ │ │ - mvnne pc, r6, asr #12 │ │ │ │ + mrc2 1, 5, pc, cr4, cr7, {4} │ │ │ │ + asrne pc, r6, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r6, asr #12 │ │ │ │ + andcs pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf197721c │ │ │ │ - svclt 0x0000feab │ │ │ │ - eorseq sp, r3, ip, lsr #13 │ │ │ │ + svclt 0x0000fea7 │ │ │ │ + eorseq sp, r3, ip, ror #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ - cdp2 1, 8, cr15, cr10, cr8, {6} │ │ │ │ + cdp2 1, 8, cr15, cr6, cr8, {6} │ │ │ │ @ instruction: 0xf00c4680 │ │ │ │ @ instruction: 0xf5b8fcdb │ │ │ │ svclt 0x00c35f80 │ │ │ │ movweq pc, #456 @ 0x1c8 @ │ │ │ │ - ldrbcc pc, [pc, #264]! @ 0xdaea8 @ │ │ │ │ + ldrbcc pc, [pc, #264]! @ 0xdae70 @ │ │ │ │ vqadd.u32 d20, d15, d12 │ │ │ │ @ instruction: 0xf04f040b │ │ │ │ svclt 0x00d40700 │ │ │ │ - ldrbvc pc, [pc, #1540]! @ 0xdb3b4 @ │ │ │ │ + ldrbvc pc, [pc, #1540]! @ 0xdb37c @ │ │ │ │ vmla.i8 d17, d4, d29 │ │ │ │ vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0x46220095 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0815700 │ │ │ │ smlalbtlt pc, r0, r3, sl @ │ │ │ │ movwcs lr, #27088 @ 0x69d0 │ │ │ │ @@ -207469,143 +207455,143 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #9769 @ 0x2629 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xfe118dfa │ │ │ │ + blx 0xfe118dc2 │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #6 │ │ │ │ - bcc 0xe1fb0 │ │ │ │ + bcc 0xe1f78 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdavs r8, {r0, r3, r8, r9, fp, ip} │ │ │ │ andlt r4, r2, r0, lsr #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmiblt sl!, {r0, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmiblt r6!, {r0, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svcpl 0x0080f5b8 │ │ │ │ and sp, ip, r2, lsl #24 │ │ │ │ tstmi lr, #536576 @ 0x83000 │ │ │ │ strtmi r3, [r2], -r8, lsl #16 │ │ │ │ movwcs r3, #8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - blx 0xfeb17040 │ │ │ │ + blx 0xfeb17008 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf646e7c9 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ - blmi 0x15af0c │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ + blmi 0x15aed4 │ │ │ │ eorvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 1, 1, pc, cr4, cr7, {4} │ │ │ │ - eorseq sp, r3, r4, asr #13 │ │ │ │ + mrc2 1, 1, pc, cr0, cr7, {4} │ │ │ │ + eorseq sp, r3, r4, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ strmi r2, [r9], r0, lsl #10 │ │ │ │ stc2 0, cr15, [lr], #-48 @ 0xffffffd0 │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1897094 │ │ │ │ + blx 0x189705c │ │ │ │ suble r2, r1, r0, lsl #16 │ │ │ │ ldrbteq r6, [r1], r6, lsl #21 │ │ │ │ @ instruction: 0xf016d53e │ │ │ │ cmnle r8, r2, lsl #14 │ │ │ │ - ldc2l 1, cr15, [lr, #800]! @ 0x320 │ │ │ │ + ldc2l 1, cr15, [sl, #800]! @ 0x320 │ │ │ │ @ instruction: 0xf5b04683 │ │ │ │ - stclle 15, cr5, [pc, #-512]! @ 0xdacac │ │ │ │ + stclle 15, cr5, [pc, #-512]! @ 0xdac74 │ │ │ │ vhsub.s8 q10, , │ │ │ │ @ instruction: 0xf6cf0a01 │ │ │ │ strdmi r7, [r3], -pc @ │ │ │ │ stmdavc r8, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - beq 0x1d5d6c │ │ │ │ - ldrbvc pc, [pc, #1539]! @ 0xdb4cb @ │ │ │ │ + beq 0x1d5d34 │ │ │ │ + ldrbvc pc, [pc, #1539]! @ 0xdb493 @ │ │ │ │ movwls r4, #9788 @ 0x263c │ │ │ │ and r9, fp, r3 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1518ece │ │ │ │ + blx 0x1518e96 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - bl 0x36bb60 │ │ │ │ + bl 0x36bb28 │ │ │ │ ldrmi r0, [fp, #773] @ 0x305 │ │ │ │ stmdble r4!, {r2, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrbtvc pc, [pc], r5, lsr #13 @ │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ @ instruction: 0xf0819301 │ │ │ │ stmdacs r0, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - bvs 0xfe1cf2a0 │ │ │ │ + bvs 0xfe1cf268 │ │ │ │ @ instruction: 0x06da431f │ │ │ │ movwcs sp, #1508 @ 0x5e4 │ │ │ │ strtmi r2, [r9], -r2, lsl #4 │ │ │ │ @ instruction: 0xf0474630 │ │ │ │ @ instruction: 0xf7ff0702 │ │ │ │ @ instruction: 0xe7dbfaf3 │ │ │ │ - blx 0xffe16f4e │ │ │ │ + blx 0xffe16f16 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdbls r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vaba.s8 q8, q2, │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ svclt 0x00440395 │ │ │ │ streq pc, [r5, -r7, lsr #32] │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ andeq pc, r7, #7 │ │ │ │ - blls 0x174fb0 │ │ │ │ + blls 0x174f78 │ │ │ │ ldrmi r4, [r8], -r3, lsl #8 │ │ │ │ - @ instruction: 0xf91ef1c9 │ │ │ │ - blx 0xff616f8e │ │ │ │ + @ instruction: 0xf91af1c9 │ │ │ │ + blx 0xff616f56 │ │ │ │ andlt r1, r5, r0, ror #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf00c8ff0 │ │ │ │ andcs pc, r1, r7, asr #23 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r4, r2, #34603008 @ 0x2100000 │ │ │ │ - b 0x126c840 │ │ │ │ + b 0x126c808 │ │ │ │ vabd.u32 d16, d15, d2 │ │ │ │ tstls r2, fp, lsl #2 │ │ │ │ @ instruction: 0xf601460c │ │ │ │ @ instruction: 0x462071ff │ │ │ │ - blx 0xfeb98fa4 │ │ │ │ + blx 0xfeb98f6c │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xffa18fa4 │ │ │ │ + blx 0xffa18f6c │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ ldr r4, [sp, r4, lsl #12]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec321c0 │ │ │ │ + bl 0xfec32188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r2, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, #56, 26 @ 0xe00 │ │ │ │ @ instruction: 0xf19b4629 │ │ │ │ - strtmi pc, [r0], -fp, ror #22 │ │ │ │ - cdp2 7, 7, cr15, cr10, cr0, {3} │ │ │ │ + strtmi pc, [r0], -r7, ror #22 │ │ │ │ + cdp2 7, 9, cr15, cr6, cr0, {3} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r1, r5, r5, asr #28 │ │ │ │ adcmi r4, r8, #218103808 @ 0xd000000 │ │ │ │ andcs fp, r0, r8, lsl #31 │ │ │ │ @@ -207623,26 +207609,26 @@ │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0xf980f081 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmib ip, {r6, r8, r9, ip, sp, pc}^ │ │ │ │ addsmi r2, r4, #402653184 @ 0x18000000 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ @ instruction: 0xf8dcd33a │ │ │ │ - b 0xa63124 │ │ │ │ + b 0xa630ec │ │ │ │ @ instruction: 0xf0330302 │ │ │ │ teqle r3, r2, lsl #2 │ │ │ │ @ instruction: 0x06d3b193 │ │ │ │ @ instruction: 0x4620d530 │ │ │ │ mrc2 7, 7, pc, cr4, cr15, {7} │ │ │ │ - blne 0xbc7dfc │ │ │ │ + blne 0xbc7dc4 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ andcs sp, r1, r5, lsr #4 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ andls sp, r3, r7, asr #3 │ │ │ │ - blx 0xf970c2 │ │ │ │ + blx 0xf9708a │ │ │ │ strb r9, [r2, r3, lsl #16] │ │ │ │ movwmi lr, #35292 @ 0x89dc │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ rscsle r0, r0, #0, 6 │ │ │ │ strb r3, [ip, r1, lsl #8] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf00cd1ec │ │ │ │ @@ -207659,15 +207645,15 @@ │ │ │ │ ldrb r2, [r5, r0] │ │ │ │ ldrb r4, [r6, r0, asr #12] │ │ │ │ str fp, [sp, r1, lsl #2] │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec322f4 │ │ │ │ + bl 0xfec322bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, asr #31 │ │ │ │ addlt r4, r9, r5, lsr fp │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf00c0300 │ │ │ │ @@ -207675,62 +207661,62 @@ │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andscs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs r8, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff1a20 │ │ │ │ ldmiblt r0!, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ - blx 0xffb17164 │ │ │ │ + blx 0xffb1712c │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf00cbdf0 │ │ │ │ @ instruction: 0xf64efad5 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi fp, [r9], -fp, lsr #18 │ │ │ │ @ instruction: 0xf7604630 │ │ │ │ - @ instruction: 0xf1ccfddf │ │ │ │ - @ instruction: 0xf24efc8f │ │ │ │ + @ instruction: 0xf1ccfdfb │ │ │ │ + @ instruction: 0xf24efc8b │ │ │ │ vbic.i32 d20, #512 @ 0x00000200 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1be1104 │ │ │ │ - @ instruction: 0xf072fe01 │ │ │ │ - blls 0x21b124 │ │ │ │ - bls 0x16c9b8 │ │ │ │ + @ instruction: 0xf072fdfd │ │ │ │ + blls 0x21b0ec │ │ │ │ + bls 0x16c980 │ │ │ │ @ instruction: 0xf6469700 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vmla.i d18, d0, d0[6] │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ @ instruction: 0xe7d0fcbb │ │ │ │ @ instruction: 0xf6464639 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ @ instruction: 0xe7c8fcb3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldmdbeq sp, {r0, r1, r2, r3, r7, ip, sp, pc} │ │ │ │ - beq 0x11732c │ │ │ │ + beq 0x1172f4 │ │ │ │ strmi r4, [fp], pc, asr #22 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ ldrmi sl, [r1], -r0 │ │ │ │ @ instruction: 0x462a4658 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7fe9b18 │ │ │ │ @@ -207740,40 +207726,40 @@ │ │ │ │ stmib sp, {r3, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7feaa0a │ │ │ │ strdcc pc, [r3], -r7 │ │ │ │ stmdacs r7, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldm pc, {r0, r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrtvc pc, [r2], #-0 @ │ │ │ │ strbvs r4, [sp, #-628] @ 0xfffffd8c │ │ │ │ - bls 0x6dc3f0 │ │ │ │ + bls 0x6dc3b8 │ │ │ │ ldrbmi sl, [r9], -r4, lsl #16 │ │ │ │ @ instruction: 0xff56f7ff │ │ │ │ @ instruction: 0x6704e9dd │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xee1d493a │ │ │ │ @ instruction: 0xf04f3f70 │ │ │ │ @ instruction: 0xf8410c00 │ │ │ │ strbteq ip, [fp], r3 │ │ │ │ - blt 0x550670 │ │ │ │ - blt 0xd89a6c │ │ │ │ + blt 0x550638 │ │ │ │ + blt 0xd89a34 │ │ │ │ @ instruction: 0x460eba38 │ │ │ │ - blmi 0xd6cae4 │ │ │ │ + blmi 0xd6caac │ │ │ │ strvs lr, [r0, -r4, asr #19] │ │ │ │ andeq lr, r2, #196, 18 @ 0x310000 │ │ │ │ - blls 0x4352dc │ │ │ │ + blls 0x4352a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ - blls 0x1da3e0 │ │ │ │ + blls 0x1da3a8 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andeq pc, r8, r3, lsl #2 │ │ │ │ mcrr2 7, 15, pc, sl, cr14 @ │ │ │ │ strmi r4, [r9], r0, lsl #13 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ cdpge 7, 0, cr14, cr8, cr10, {6} │ │ │ │ ldmdavs r8, {r1, r3, r4, r7, fp, sp, lr} │ │ │ │ @@ -207786,36 +207772,36 @@ │ │ │ │ addslt r8, r2, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0xc006f8b3 │ │ │ │ strmi lr, [r0], -r1, asr #20 │ │ │ │ strmi lr, [ip, -r2, asr #20] │ │ │ │ addlt r8, r9, #409600 @ 0x64000 │ │ │ │ addlt r8, r0, #88, 18 @ 0x160000 │ │ │ │ addslt r8, r2, #2523136 @ 0x268000 │ │ │ │ - b 0x113da5c │ │ │ │ - b 0x116d2f4 │ │ │ │ + b 0x113da24 │ │ │ │ + b 0x116d2bc │ │ │ │ ldrb r4, [r9, r3, lsl #18] │ │ │ │ ldmdavs sl, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ ldmvs fp, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ldm r3, {r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movwcc r6, #34687 @ 0x877f │ │ │ │ ldmdbhi pc!, {r0, r1, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - teqpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf93cf160 │ │ │ │ - blx 0xfed17a62 │ │ │ │ + blx 0xfec17a2a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrsbteq sp, [r3], -r4 │ │ │ │ + mlaseq r3, r4, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32544 │ │ │ │ + bl 0xfec3250c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ stmdami r3!, {r0, r9, sl, lr} │ │ │ │ streq pc, [r7], #-3 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andls r6, r5, r0, lsl #16 │ │ │ │ @@ -207823,38 +207809,38 @@ │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ rsceq pc, r4, r1, asr #29 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ ldmib sp, {r2, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1c45302 │ │ │ │ @ instruction: 0xf1c40240 │ │ │ │ rscmi r0, r0, r0, lsr #24 │ │ │ │ - blx 0x22b5d0 │ │ │ │ - b 0x11da3b8 │ │ │ │ + blx 0x22b598 │ │ │ │ + b 0x11da380 │ │ │ │ @ instruction: 0xf1c4030c │ │ │ │ - blx 0x21e410 │ │ │ │ - blx 0x157b9c │ │ │ │ - b 0x111a3c8 │ │ │ │ + blx 0x21e3d8 │ │ │ │ + blx 0x157b64 │ │ │ │ + b 0x111a390 │ │ │ │ @ instruction: 0xf1a4000c │ │ │ │ - blx 0xa1e420 │ │ │ │ - b 0x11da3d4 │ │ │ │ + blx 0xa1e3e8 │ │ │ │ + b 0x11da39c │ │ │ │ @ instruction: 0xf1a4030c │ │ │ │ - blx 0x91e42c │ │ │ │ - blx 0x9583c0 │ │ │ │ - b 0x11da3e4 │ │ │ │ - b 0x10db7c8 │ │ │ │ + blx 0x91e3f4 │ │ │ │ + blx 0x958388 │ │ │ │ + b 0x11da3ac │ │ │ │ + b 0x10db790 │ │ │ │ tstmi r0, #12 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1ccbd30 │ │ │ │ - svclt 0x0000fb59 │ │ │ │ + svclt 0x0000fb55 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbeq r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r0], r0, lsl #4 │ │ │ │ @@ -207862,15 +207848,15 @@ │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ @ instruction: 0x4604fad9 │ │ │ │ tstle r7, r2, asr #14 │ │ │ │ @ instruction: 0x677fe8d0 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0xdcb124 │ │ │ │ + blt 0xdcb0ec │ │ │ │ @ instruction: 0x4616ba3a │ │ │ │ @ instruction: 0x4630461f │ │ │ │ andlt r4, r3, r9, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -207883,88 +207869,88 @@ │ │ │ │ ldmdaeq r4, {r0, r1, r2, r4, r8, sl, fp, ip} │ │ │ │ stmdavs r2!, {r0, r1} │ │ │ │ ldrmi r6, [r6], -r3, ror #16 │ │ │ │ bfc r4, #12, #10 │ │ │ │ addslt r8, r2, #2228224 @ 0x220000 │ │ │ │ addlt r8, r9, #6356992 @ 0x610000 │ │ │ │ addslt r8, fp, #10682368 @ 0xa30000 │ │ │ │ - b 0x117d7f4 │ │ │ │ - b 0x11acc7c │ │ │ │ + b 0x117d7bc │ │ │ │ + b 0x11acc44 │ │ │ │ strb r4, [r9, r0, lsl #14] │ │ │ │ stmdavs r7!, {r1, r2, r5, fp, sp, lr}^ │ │ │ │ strtmi lr, [r0], -r6, asr #15 │ │ │ │ - blx 0x1799482 │ │ │ │ + blx 0x179944a │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andcs lr, r0, r0, asr #15 │ │ │ │ - teqpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf880f160 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r7, asr #30 │ │ │ │ str r4, [sp, pc, lsl #12]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq sp, r3, r4, ror #13 │ │ │ │ + eorseq sp, r3, r4, lsr #13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strmi pc, [r4], -sp, ror #20 │ │ │ │ stmdaeq r3, {r4, ip, sp, lr, pc} │ │ │ │ stmdavs r0, {r1, r4, r8, ip, lr, pc} │ │ │ │ vnmls.f32 s8, s26, s19 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x10b218 │ │ │ │ + blt 0x10b1e0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcc sp, r1, r0, lsl ip │ │ │ │ - b 0x14d21d0 │ │ │ │ + b 0x14d2198 │ │ │ │ @ instruction: 0xf02408c8 │ │ │ │ stmdavs r3!, {r0, r1, sl} │ │ │ │ @ instruction: 0xf1c86860 │ │ │ │ - blx 0x99bd30 │ │ │ │ + blx 0x99bcf8 │ │ │ │ @ instruction: 0xf002f308 │ │ │ │ addsmi r0, r0, pc, lsl r2 │ │ │ │ bfi r4, r8, #6, #16 │ │ │ │ tstle fp, r2, lsl #16 │ │ │ │ strle r0, [r5, #-1890] @ 0xfffff89e │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0xe7cbfef7 │ │ │ │ movweq pc, #28708 @ 0x7024 @ │ │ │ │ @ instruction: 0x677fe8d3 │ │ │ │ andeq pc, r7, r4 │ │ │ │ @ instruction: 0xf1c000c0 │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ - blx 0xa5c1e8 │ │ │ │ - blx 0x2d756c │ │ │ │ - blx 0xad7d78 │ │ │ │ + blx 0xa5c1b0 │ │ │ │ + blx 0x2d7534 │ │ │ │ + blx 0xad7d40 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b74318 │ │ │ │ - @ instruction: 0xf6462000 │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - blmi 0x1dba3c │ │ │ │ + vhadd.s8 d18, d6, d0 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ + blmi 0x1dba04 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf16012db │ │ │ │ svclt 0x0000f80b │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrshteq sp, [r3], -r0 │ │ │ │ + ldrhteq sp, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #152, 12 @ 0x9800000 │ │ │ │ @@ -207972,181 +207958,181 @@ │ │ │ │ bicmi pc, r2, #4177920 @ 0x3fc000 │ │ │ │ @ instruction: 0xf0124604 │ │ │ │ andsle r0, r4, r1, lsl #12 │ │ │ │ addlt r8, r0, #0, 16 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x110b2e8 │ │ │ │ + blt 0x110b2b0 │ │ │ │ andlt fp, r2, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460181f0 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0x4195f0 │ │ │ │ + blx 0x4195b8 │ │ │ │ stmdacs r1, {r3, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf004d11c │ │ │ │ - blcs 0x11c210 │ │ │ │ + blcs 0x11c1d8 │ │ │ │ @ instruction: 0xf004d02c │ │ │ │ - blcs 0x29c248 │ │ │ │ + blcs 0x29c210 │ │ │ │ @ instruction: 0xf024d021 │ │ │ │ ldm r3, {r0, r1, r2, r8, r9}^ │ │ │ │ @ instruction: 0xf004677f │ │ │ │ sbceq r0, r0, r7 │ │ │ │ eoreq pc, r0, #192, 2 @ 0x30 │ │ │ │ msreq CPSR_, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf000fa26 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ strb fp, [r7, r0, lsl #5] │ │ │ │ - teqpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ @ instruction: 0x463072d7 │ │ │ │ @ instruction: 0xf15f9600 │ │ │ │ stmdahi r0!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4622e7ba │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 3, pc, cr0, cr15, {7} │ │ │ │ ldr fp, [r3, r0, lsl #5]! │ │ │ │ stceq 8, cr15, [r1], {84} @ 0x54 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7ae │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrshteq sp, [r3], -ip │ │ │ │ + ldrhteq sp, [r3], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1caceb8 │ │ │ │ + b 0x1cace80 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ @ instruction: 0xf89d4249 │ │ │ │ addsmi r7, r1, #36 @ 0x24 │ │ │ │ ldrmi sp, [lr], -lr, asr #6 │ │ │ │ stmdale r0, {r1, r8, r9, fp, sp}^ │ │ │ │ msrvc SPSR_, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r2, {r0, r8, sp} │ │ │ │ - teqpvs r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + mvnspl pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d34620 │ │ │ │ @ instruction: 0xf7ff8104 │ │ │ │ - b 0x719fd4 │ │ │ │ + b 0x719f9c │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ biceq pc, r0, r0, asr #7 │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ svccs 0x0000b2c9 │ │ │ │ - blls 0x38f7c8 │ │ │ │ + blls 0x38f790 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ andsvs r6, ip, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {sp} │ │ │ │ - blls 0x36c77c │ │ │ │ + blls 0x36c744 │ │ │ │ andlt r6, r2, ip, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ - mvnne pc, r6, asr #12 │ │ │ │ + asrne pc, r6, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ eorcc pc, r2, #64, 4 │ │ │ │ @ instruction: 0xff36f15f │ │ │ │ - strcc pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ + strbcs pc, [r4], #1606 @ 0x646 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - mvnne pc, r6, asr #12 │ │ │ │ + asrne pc, r6, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ andcs r7, r0, r0, asr r2 │ │ │ │ @ instruction: 0xf15f9400 │ │ │ │ @ instruction: 0xf5a5ff27 │ │ │ │ strmi r5, [fp], -r8 │ │ │ │ stcls 6, cr4, [fp], {33} @ 0x21 │ │ │ │ ldmdacc r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00e9400 │ │ │ │ svclt 0x0000ff1d │ │ │ │ - eorseq sp, r3, ip, lsl r7 │ │ │ │ - eorseq sp, r3, r8, lsl #14 │ │ │ │ + ldrsbteq sp, [r3], -ip │ │ │ │ + eorseq sp, r3, r8, asr #13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1cacfb8 │ │ │ │ + b 0x1cacf80 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ addsmi r4, r1, #-1879048188 @ 0x90000004 │ │ │ │ @ instruction: 0x461dd33e │ │ │ │ stmdale sl, {r1, r8, r9, fp, sp}^ │ │ │ │ msrvc SPSR_, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r4, {r0, r8, r9, sp} │ │ │ │ - teqpvs r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + mvnspl pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrmi r4, [r6], -r0, lsr #12 │ │ │ │ ldrdhi pc, [r4, -r3] │ │ │ │ @ instruction: 0xf9c2f7ff │ │ │ │ svceq 0x0000ea18 │ │ │ │ vaddw.u8 , q0, d14 │ │ │ │ @ instruction: 0xf08c0cc0 │ │ │ │ - blx 0x189e7e0 │ │ │ │ + blx 0x189e7a8 │ │ │ │ @ instruction: 0xf5a7f38c │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ strtmi r9, [sl], -r9, lsl #24 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ cdp2 0, 13, cr15, cr10, cr14, {0} │ │ │ │ @ instruction: 0xb12e4630 │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - andcc pc, r4, #73400320 @ 0x4600000 │ │ │ │ + sbccs pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, r6, asr #12 │ │ │ │ + asrne pc, r6, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d7 │ │ │ │ @ instruction: 0xf15f324b │ │ │ │ @ instruction: 0x2000feb9 │ │ │ │ - mvnne pc, r6, asr #12 │ │ │ │ + asrne pc, r6, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ eorcc pc, r2, #64, 4 │ │ │ │ mcr2 1, 5, pc, cr14, cr15, {2} @ │ │ │ │ - eorseq sp, r3, r0, asr #14 │ │ │ │ - eorseq sp, r3, ip, lsl r7 │ │ │ │ + eorseq sp, r3, r0, lsl #14 │ │ │ │ + ldrsbteq sp, [r3], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32a58 │ │ │ │ + bl 0xfec32a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ umulllt r0, r2, r5, r3 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blcs 0xf58dc │ │ │ │ + blcs 0xf58a4 │ │ │ │ addsmi fp, r9, #24, 30 @ 0x60 │ │ │ │ strmi sp, [r8], -r5, lsr #16 │ │ │ │ @ instruction: 0xf7ff4616 │ │ │ │ strbeq pc, [r3, -r9, ror #18] @ │ │ │ │ vraddhn.i16 d29, q0, │ │ │ │ @ instruction: 0xf08303c0 │ │ │ │ sbcslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ @@ -208167,62 +208153,62 @@ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r2, lr, lsl #12 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - b 0x1c9d8e4 │ │ │ │ + b 0x1c9d8ac │ │ │ │ @ instruction: 0xf00b3616 │ │ │ │ vpmin.f32 d31, d15, d31 │ │ │ │ stmdami pc!, {r0, r1, r3, r8, sl} @ │ │ │ │ strcc lr, [r6], -pc, ror #20 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc2 0, cr15, [r6, #-512]! @ 0xfffffe00 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vmul.f d17, d0, d1[7] │ │ │ │ + vbic.i16 d17, #5 @ 0x0005 │ │ │ │ @ instruction: 0xf0800922 │ │ │ │ @ instruction: 0x4607fd39 │ │ │ │ andcs r6, r0, r3, lsr #18 │ │ │ │ @ instruction: 0x1e05e9d4 │ │ │ │ stmibvs r2!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf171469c │ │ │ │ tstle pc, #0, 20 │ │ │ │ - bl 0x1eecf0c │ │ │ │ + bl 0x1eeced4 │ │ │ │ eorle r0, pc, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x463345b6 │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uhasxmi fp, r3, r8 │ │ │ │ mrrcne 1, 0, r2, sl, cr0 │ │ │ │ - bl 0xfe96c9d0 │ │ │ │ - bleq 0x55c184 │ │ │ │ + bl 0xfe96c998 │ │ │ │ + bleq 0x55c14c │ │ │ │ @ instruction: 0xf1ba01d2 │ │ │ │ - strtmi lr, [sl], -r6, ror #28 │ │ │ │ + strtmi lr, [sl], -r2, ror #28 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #16 │ │ │ │ ldc2 0, cr15, [r0, #-512] @ 0xfffffe00 │ │ │ │ ldrb r4, [r5, r7, lsl #12] │ │ │ │ strtmi r1, [ip], fp, ror #21 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ - b 0x119e5e8 │ │ │ │ + b 0x119e5b0 │ │ │ │ bicseq r5, r8, r1, lsl #6 │ │ │ │ ldrdlt lr, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmdbmi r4, {r5, r9, sl, lr} │ │ │ │ - blx 0xff297ba0 │ │ │ │ + blx 0xff297b68 │ │ │ │ @ instruction: 0xf1a44649 │ │ │ │ @ instruction: 0xf07b0008 │ │ │ │ @ instruction: 0xe7d6fabd │ │ │ │ addseq r4, r5, r0, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -208238,15 +208224,15 @@ │ │ │ │ vcgt.s8 d9, d0, d5 │ │ │ │ @ instruction: 0xf00280c8 │ │ │ │ ldrmi r0, [r7], -r0, asr #7 │ │ │ │ @ instruction: 0xf0002b80 │ │ │ │ @ instruction: 0x460580b5 │ │ │ │ ldrcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ cdp2 0, 10, cr15, cr6, cr11, {0} │ │ │ │ - bleq 0x317a5c │ │ │ │ + bleq 0x317a24 │ │ │ │ streq pc, [fp, #-879] @ 0xfffffc91 │ │ │ │ strcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ @ instruction: 0xf027d01e │ │ │ │ ldreq r0, [fp, r0, asr #22]! │ │ │ │ strbeq pc, [r0], -r7 @ │ │ │ │ @ instruction: 0xf04bbf48 │ │ │ │ @ instruction: 0xf46f0b10 │ │ │ │ @@ -208264,54 +208250,54 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ strvc pc, [r8, -r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0xf7ff464e │ │ │ │ vrecps.f32 d31, d13, d19 │ │ │ │ - vqdmlal.s , d0, d1[7] │ │ │ │ + vbic.i32 d17, #1280 @ 0x00000500 │ │ │ │ movwls r0, #13090 @ 0x3322 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0804900 │ │ │ │ strmi pc, [r2], r9, ror #24 │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ mlacs r8, r0, r8, pc @ │ │ │ │ @ instruction: 0xf1a04639 │ │ │ │ vmlal.u8 q8, d2, d8 │ │ │ │ tstmi r6, #128, 4 │ │ │ │ - blx 0x1417c94 │ │ │ │ + blx 0x1417c5c │ │ │ │ ldrdeq lr, [r4, -sl] │ │ │ │ @ instruction: 0x2018f8da │ │ │ │ @ instruction: 0xf17142a8 │ │ │ │ movwle r0, #24832 @ 0x6100 │ │ │ │ teqle sl, #148, 4 @ 0x40000009 │ │ │ │ strbmi r9, [r0], -r3, lsl #18 │ │ │ │ - blx 0xf97c9c │ │ │ │ + blx 0xf97c64 │ │ │ │ mcrne 7, 3, lr, cr9, cr12, {6} │ │ │ │ @ instruction: 0xf8ca4650 │ │ │ │ @ instruction: 0x46391018 │ │ │ │ andsls pc, ip, sl, asr #17 │ │ │ │ @ instruction: 0xf0809204 │ │ │ │ - bls 0x219f84 │ │ │ │ + bls 0x219f4c │ │ │ │ sbcle r4, pc, #148, 4 @ 0x40000009 │ │ │ │ @ instruction: 0xf8da2038 │ │ │ │ andls r7, r3, #40 @ 0x28 │ │ │ │ - blx 0xffa1801c │ │ │ │ - bls 0x1ad2e8 │ │ │ │ + blx 0xffa17fe4 │ │ │ │ + bls 0x1ad2b0 │ │ │ │ vhsub.s8 d22, d4, d2 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ movwvs r0, #29077 @ 0x7195 │ │ │ │ andsls pc, ip, r0, asr #17 │ │ │ │ @ instruction: 0xf8c01c62 │ │ │ │ andcc r9, r8, r4, lsr #32 │ │ │ │ @ instruction: 0xf080619a │ │ │ │ @ instruction: 0xf1bbf915 │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - blcs 0x102718 │ │ │ │ + blcs 0x1026e0 │ │ │ │ @ instruction: 0xf46fbf0c │ │ │ │ @ instruction: 0xf04f6348 │ │ │ │ @ instruction: 0xe78733ff │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4ff0 │ │ │ │ stclne 12, cr11, [r2], #-908 @ 0xfffffc74 │ │ │ │ @@ -208320,48 +208306,48 @@ │ │ │ │ andscs pc, r0, sl, asr #17 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ andscs pc, r4, sl, asr #17 │ │ │ │ @ instruction: 0xf8f6f080 │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x0077f43f │ │ │ │ @ instruction: 0xf646e7de │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ - blmi 0x49bc0c │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ + blmi 0x49bbd4 │ │ │ │ rscsne pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xffb4f196 │ │ │ │ - mvnne pc, r6, asr #12 │ │ │ │ + @ instruction: 0xffb0f196 │ │ │ │ + asrne pc, r6, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r6, asr #12 │ │ │ │ + andscc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ @ instruction: 0xf19672fc │ │ │ │ - @ instruction: 0xf646ffa7 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + @ instruction: 0xf646ffa3 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ - blmi 0x15bc40 │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ + blmi 0x15bc08 │ │ │ │ rscsvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff9af196 │ │ │ │ - eorseq sp, r3, r0, asr r7 │ │ │ │ + @ instruction: 0xff96f196 │ │ │ │ + eorseq sp, r3, r0, lsl r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, r0, lsl #13 │ │ │ │ - ldrbvs pc, [pc, #-1064]! @ 0xdb784 @ │ │ │ │ + ldrbvs pc, [pc, #-1064]! @ 0xdb74c @ │ │ │ │ @ instruction: 0xf0252600 │ │ │ │ - b 0x149cff0 │ │ │ │ + b 0x149cfb8 │ │ │ │ ldmdami sp, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ - blx 0xff217dc6 │ │ │ │ + blx 0xff217d8e │ │ │ │ @ instruction: 0x460404bf │ │ │ │ - blne 0xffc4818c │ │ │ │ + blne 0xffc48154 │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ subsne lr, r5, r0, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -208369,18 +208355,18 @@ │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ strtmi r5, [sl], -r0, lsl #8 │ │ │ │ @ instruction: 0xf080480d │ │ │ │ strmi pc, [r4], -r9, lsr #23 │ │ │ │ @ instruction: 0xf00bb110 │ │ │ │ strb pc, [r2, r1, lsl #27]! @ │ │ │ │ eorseq pc, r0, r2, asr #4 │ │ │ │ - blx 0x1b98150 │ │ │ │ - b 0x1cad420 │ │ │ │ + blx 0x1b98118 │ │ │ │ + b 0x1cad3e8 │ │ │ │ stmdbmi r6, {r3, r4, r7, lr} │ │ │ │ - b 0x1cb45b0 │ │ │ │ + b 0x1cb4578 │ │ │ │ stmib r4, {r7, lr}^ │ │ │ │ strcc r7, [r8], #-1542 @ 0xfffff9fa │ │ │ │ strtmi r6, [r0], -r0, lsr #3 │ │ │ │ @ instruction: 0xf87ef080 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ addseq r4, r5, r0, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -208407,41 +208393,41 @@ │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7fc4421 │ │ │ │ @ instruction: 0xf8dbfc2b │ │ │ │ mrscs r3, (UNDEF: 0) │ │ │ │ strtmi r4, [fp], #-1570 @ 0xfffff9de │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ strbmi r3, [r1], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff78f1c2 │ │ │ │ + @ instruction: 0xff74f1c2 │ │ │ │ @ instruction: 0xd12c42a0 │ │ │ │ strtmi r4, [r5], #-1184 @ 0xfffffb60 │ │ │ │ subsle r1, r2, r6, lsr fp │ │ │ │ ldrbmi r9, [r0], -r4, lsl #22 │ │ │ │ streq lr, [r3, -r5, lsl #20] │ │ │ │ - blne 0x1fe48bc │ │ │ │ + blne 0x1fe4884 │ │ │ │ @ instruction: 0xf504463a │ │ │ │ stmib sp, {r7, sl, ip, lr}^ │ │ │ │ adcsmi r7, r4, #0, 6 │ │ │ │ ldrtmi fp, [r4], -r8, lsr #30 │ │ │ │ - blx 0x1097ed2 │ │ │ │ - bvs 0xfe1c89f4 │ │ │ │ + blx 0x1097e9a │ │ │ │ + bvs 0xfe1c89bc │ │ │ │ ldrle r0, [ip, #-1817]! @ 0xfffff8e7 │ │ │ │ - bcs 0x1024e8 │ │ │ │ + bcs 0x1024b0 │ │ │ │ ldrbeq sp, [fp, ip, asr #3] │ │ │ │ @ instruction: 0xf1b9d451 │ │ │ │ strdle r3, [r5], #-255 @ 0xffffff01 @ │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ strtmi r9, [fp], #-257 @ 0xfffffeff │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf1c29300 │ │ │ │ - adcmi pc, r0, #61, 30 @ 0xf4 │ │ │ │ + adcmi pc, r0, #57, 30 @ 0xe4 │ │ │ │ @ instruction: 0xf04fd0d2 │ │ │ │ @ instruction: 0x464836ff │ │ │ │ - ldc2 1, cr15, [r0], {196} @ 0xc4 │ │ │ │ + stc2 1, cr15, [ip], {196} @ 0xc4 │ │ │ │ ldc2l 0, cr15, [sl], #44 @ 0x2c │ │ │ │ andlt r4, r7, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf00b8ff0 │ │ │ │ @@ -208463,88 +208449,88 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8db8ff0 │ │ │ │ strtmi r0, [r2], -r0 │ │ │ │ strtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ - ldmib ip!, {r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x719a1c │ │ │ │ @ instruction: 0xf8dbe790 │ │ │ │ strtmi r1, [r2], -r0 │ │ │ │ strtmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ - ldmib r4!, {r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x519a2c │ │ │ │ smlabbcs r1, r8, r7, lr │ │ │ │ - addcc pc, r0, r6, asr #12 │ │ │ │ + subcc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffd984bc │ │ │ │ + blx 0xffc98484 │ │ │ │ @ instruction: 0xf1b04681 │ │ │ │ @ instruction: 0xf47f3fff │ │ │ │ @ instruction: 0xf04faf6b │ │ │ │ @ instruction: 0xe7ab36ff │ │ │ │ @ instruction: 0xf6469903 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d19, d0, d0[0] │ │ │ │ @ instruction: 0xf1c6002e │ │ │ │ - strmi pc, [r1], r3, ror #21 │ │ │ │ + pkhtbmi pc, r1, pc, asr #21 @ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ ldrb sp, [r0, lr, lsl #3]! │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ mrrcpl 8, 1, r6, r0, cr2 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219f60 │ │ │ │ + blmi 0x219f28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bpl 0x14f5e58 │ │ │ │ + bpl 0x14f5e20 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219f8c │ │ │ │ + blmi 0x219f54 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdapl r0, {r1, r4, fp, sp, lr}^ │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219fb8 │ │ │ │ + blmi 0x219f80 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [fp], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bl 0x175eb0 │ │ │ │ + bl 0x175e78 │ │ │ │ ldmdapl r0, {r0, sl, fp}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219fec │ │ │ │ + blmi 0x219fb4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33090 │ │ │ │ + bl 0xfec33058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149eec4 │ │ │ │ + b 0x149ee8c │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ stcmi 1, cr13, [ip], {17} │ │ │ │ svccs 0x0070ee1d │ │ │ │ subsvc pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @@ -208555,71 +208541,71 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ andcs r5, r2, #8 │ │ │ │ @ instruction: 0xf00e3810 │ │ │ │ svclt 0x0000fb89 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec330f4 │ │ │ │ + bl 0xfec330bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ ldc2l 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ - bmi 0x33df10 │ │ │ │ + bmi 0x33ded8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004405e3 │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33140 │ │ │ │ + bl 0xfec33108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ ldc2 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - bmi 0x2f5f5c │ │ │ │ + bmi 0x2f5f24 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004805e3 │ │ │ │ andlt fp, r3, r0, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33188 │ │ │ │ + bl 0xfec33150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ stc2 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ stmdavs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bmi 0x2f610c │ │ │ │ + bmi 0x2f60d4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strbeq r5, [r3, #213]! @ 0xd5 │ │ │ │ - blt 0x1cbcbc │ │ │ │ + blt 0x1cbc84 │ │ │ │ ldrmi fp, [r9], -r8, lsl #20 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec331d4 │ │ │ │ + bl 0xfec3319c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208629,35 +208615,35 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3321c │ │ │ │ + bl 0xfec331e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ @ instruction: 0x2100fab3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - blt 0xe1a050 │ │ │ │ + blt 0xe1a018 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3326c │ │ │ │ + bl 0xfec33234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208667,15 +208653,15 @@ │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec332b4 │ │ │ │ + bl 0xfec3327c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ andlt pc, r0, #421888 @ 0x67000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -208683,82 +208669,82 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec332f4 │ │ │ │ + bl 0xfec332bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ movwls r9, #2823 @ 0xb07 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x35a294 │ │ │ │ - blls 0x1b618c │ │ │ │ + blmi 0x35a25c │ │ │ │ + blls 0x1b6154 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 1, cr15, [r6], #812 @ 0x32c │ │ │ │ + stc2 1, cr15, [r2], #812 @ 0x32c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33350 │ │ │ │ + bl 0xfec33318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x35a238 │ │ │ │ - blls 0x1b61e8 │ │ │ │ + blmi 0x35a200 │ │ │ │ + blls 0x1b61b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 1, cr15, [r8], #-812 @ 0xfffffcd4 │ │ │ │ + ldc2l 1, cr15, [r4], #-812 @ 0xfffffcd4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec333ac │ │ │ │ + bl 0xfec33374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r1], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ - blls 0x21b1a8 │ │ │ │ - bmi 0x2b81dc │ │ │ │ + blls 0x21b170 │ │ │ │ + bmi 0x2b81a4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ @ instruction: 0xc004f8bd │ │ │ │ - blls 0x16da44 │ │ │ │ + blls 0x16da0c │ │ │ │ strls r3, [r1], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ @ instruction: 0xf7fd4b04 │ │ │ │ svclt 0x0000bd03 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ @@ -208771,55 +208757,55 @@ │ │ │ │ @ instruction: 0xf5a04502 │ │ │ │ movwls r5, #8200 @ 0x2008 │ │ │ │ @ instruction: 0x46223810 │ │ │ │ strtmi r9, [fp], -r5, lsl #24 │ │ │ │ ldclt 4, cr9, [r0], #-12 │ │ │ │ stmdblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec33454 │ │ │ │ + bl 0xfec3341c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ - blge 0x2edcb0 │ │ │ │ + blge 0x2edc78 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ tstls r2, sl, lsl #4 │ │ │ │ muleq r3, r3, r8 │ │ │ │ stm sp, {r1, r2, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf5ae0003 │ │ │ │ andls r5, r3, #8 │ │ │ │ ldmdacc r0, {r0, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fdcb0c │ │ │ │ mullt r5, fp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21a40a │ │ │ │ + blx 0x21a3d2 │ │ │ │ @ instruction: 0x4605b530 │ │ │ │ addlt r4, r5, r4, lsl r6 │ │ │ │ - blgt 0x4c6ec0 │ │ │ │ + blgt 0x4c6e88 │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ movwls r9, #43788 @ 0xab0c │ │ │ │ @ instruction: 0xf8cdab04 │ │ │ │ ldmdb r3, {r2, r3, r5, sp, lr, pc} │ │ │ │ - blge 0x2dc2c0 │ │ │ │ + blge 0x2dc288 │ │ │ │ andeq lr, r3, r3, lsl #17 │ │ │ │ andpl pc, r8, r5, lsr #11 │ │ │ │ ldmdacc r0, {r0, r5, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bd75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec334d8 │ │ │ │ + bl 0xfec334a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0x1a1a2e6 │ │ │ │ - bmi 0x27a2f4 │ │ │ │ + blx 0x1a1a2ae │ │ │ │ + bmi 0x27a2bc │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ @@ -208829,15 +208815,15 @@ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b8cb │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b859 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3353c │ │ │ │ + bl 0xfec33504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @@ -208849,26 +208835,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r9, lsl #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cbbd30 │ │ │ │ - svclt 0x0000fb83 │ │ │ │ + svclt 0x0000fb7f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33598 │ │ │ │ + bl 0xfec33560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ - blx 0x19a3aa │ │ │ │ - bmi 0x2b83c8 │ │ │ │ + blx 0x19a372 │ │ │ │ + bmi 0x2b8390 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -208901,59 +208887,59 @@ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3365c │ │ │ │ + bl 0xfec33624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xfe99a468 │ │ │ │ - bmi 0x27a478 │ │ │ │ + blx 0xfe99a430 │ │ │ │ + bmi 0x27a440 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3369c │ │ │ │ + bl 0xfec33664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xfe19a4a8 │ │ │ │ - bmi 0x2ba4b8 │ │ │ │ + blx 0xfe19a470 │ │ │ │ + bmi 0x2ba480 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl fp, r4, r0, asr #4 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec336e0 │ │ │ │ + bl 0xfec336a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf852f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3370c │ │ │ │ + bl 0xfec336d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf83cf7ff │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -208965,26 +208951,26 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bfbd │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addsvc pc, r8, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf49 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3375c │ │ │ │ + bl 0xfec33724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xf814f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33788 │ │ │ │ + bl 0xfec33750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xfffef7fe │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -208996,58 +208982,58 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf7f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ eorseq pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf0b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec337d8 │ │ │ │ + bl 0xfec337a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ @ instruction: 0xf9e2f7fd │ │ │ │ - bmi 0x2b8608 │ │ │ │ + bmi 0x2b85d0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrvc pc, r8, #1124073472 @ 0x43000000 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ - blt 0xffe9a61c │ │ │ │ + blt 0xffe9a5e4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrsvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bc9b │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ vst2.8 {d19-d20}, [r4 :64], r0 │ │ │ │ strls r7, [r1], #-1176 @ 0xfffffb68 │ │ │ │ - blmi 0x21a7c0 │ │ │ │ + blmi 0x21a788 │ │ │ │ svclt 0x001ef7fd │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ - blt 0xff79a654 │ │ │ │ + blt 0xff79a61c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bc7f │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ @ instruction: 0xf0443810 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - blmi 0x21a7f8 │ │ │ │ + blmi 0x21a7c0 │ │ │ │ svclt 0x0002f7fd │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ subsvc pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ @@ -209059,32 +209045,32 @@ │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ subsvc pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ sublt r5, r0, #226 @ 0xe2 │ │ │ │ - blmi 0x21a848 │ │ │ │ + blmi 0x21a810 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec338e8 │ │ │ │ + bl 0xfec338b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ tstpcs r0, sp, asr #30 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33918 │ │ │ │ + bl 0xfec338e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ andlt pc, r0, #53, 30 @ 0xd4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -209096,26 +209082,26 @@ │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr6, cr14, {7} │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r1, r4, r9, sl, lr} │ │ │ │ addsvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ mcrlt 7, 2, pc, cr2, cr14, {7} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33968 │ │ │ │ + bl 0xfec33930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xff0ef7fe │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33994 │ │ │ │ + bl 0xfec3395c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ mrc2 7, 7, pc, cr8, cr14, {7} │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209137,46 +209123,46 @@ │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ movwcs r5, #1226 @ 0x4ca │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21a982 │ │ │ │ + blx 0x21a94a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33a18 │ │ │ │ + bl 0xfec339e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ orrvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf9f0f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33a50 │ │ │ │ + bl 0xfec33a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ orrsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r1, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33a88 │ │ │ │ + bl 0xfec33a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], r0, ror #31 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [pc], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ @@ -209191,42 +209177,42 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33ae4 │ │ │ │ + bl 0xfec33aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ ldmdacc r0, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, fp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33b1c │ │ │ │ + bl 0xfec33ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ strls r2, [r0], #-800 @ 0xfffffce0 │ │ │ │ - blx 0x81a92a │ │ │ │ + blx 0x81a8f2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33b50 │ │ │ │ + bl 0xfec33b18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, ror #31 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [lr], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ @@ -209261,27 +209247,27 @@ │ │ │ │ stcpl 0, cr5, [r8], {229} @ 0xe5 │ │ │ │ sublt r5, r0, #229 @ 0xe5 │ │ │ │ tstcs r0, r0, lsr ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33bfc │ │ │ │ + bl 0xfec33bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ smlabtcs r0, r3, sp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33c2c │ │ │ │ + bl 0xfec33bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ andlt pc, r0, #10944 @ 0x2ac0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -209293,26 +209279,26 @@ │ │ │ │ ldmdacc r0, {r4, r7, r9, ip, sp, lr} │ │ │ │ stclt 7, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ ldmdacc r0, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ ldclt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33c7c │ │ │ │ + bl 0xfec33c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ stc2 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33ca8 │ │ │ │ + bl 0xfec33c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ stc2l 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209336,93 +209322,93 @@ │ │ │ │ sbcpl r5, r4, sl, asr #10 │ │ │ │ andcs fp, r0, r0, lsr ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33d28 │ │ │ │ + bl 0xfec33cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ addslt r7, r2, #136, 6 @ 0x20000002 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf868f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33d60 │ │ │ │ + bl 0xfec33d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ ldmdacc r0, {r4, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33d98 │ │ │ │ + bl 0xfec33d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x46940495 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strcs fp, [r0, -r3, lsl #1] │ │ │ │ stmdbne sl, {r2, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x51a74c0c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf58cfa9c │ │ │ │ ldmdacc r0, {r0, r1, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ ldrtmi r9, [r9], -r0, lsl #6 │ │ │ │ strls r2, [r1, #-787] @ 0xfffffced │ │ │ │ - blx 0xff61abc4 │ │ │ │ + blx 0xff61ab8c │ │ │ │ andlt r5, r3, r7, lsr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33df4 │ │ │ │ + bl 0xfec33dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstcs r0, #0, 8 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33e2c │ │ │ │ + bl 0xfec33df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopcs {0} @ │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf994f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33e60 │ │ │ │ + bl 0xfec33e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ vmov.i32 , #262144 @ 0x00040000 │ │ │ │ mcrmi 4, 0, r0, cr14, cr5, {4} │ │ │ │ addlt r4, r3, r7, lsl r6 │ │ │ │ stmdavs r4!, {r8, sl, sp} │ │ │ │ @ instruction: 0xee1d190a │ │ │ │ @@ -209435,26 +209421,26 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33eb4 │ │ │ │ + bl 0xfec33e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blls 0x1e0c9c │ │ │ │ - b 0x14ae504 │ │ │ │ + blls 0x1e0c64 │ │ │ │ + b 0x14ae4cc │ │ │ │ @ instruction: 0x46731c13 │ │ │ │ rsceq pc, r0, #28 │ │ │ │ - bcs 0xff910d00 │ │ │ │ - b 0x14cc920 │ │ │ │ + bcs 0xff910cc8 │ │ │ │ + b 0x14cc8e8 │ │ │ │ @ instruction: 0xf00c1c52 │ │ │ │ andcs r0, r1, #1792 @ 0x700 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 0xdcd10 │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 0xdccd8 │ │ │ │ svceq 0x0001ea1c │ │ │ │ vrhadd.s8 d29, d4, d19 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ ldcmi 2, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf8446812 │ │ │ │ strmi r3, [sl], #-12 │ │ │ │ @@ -209471,90 +209457,90 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ stc2l 0, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec33f44 │ │ │ │ + bl 0xfec33f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x26ad98 │ │ │ │ + bls 0x26ad60 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff24f7fc │ │ │ │ - bls 0x243974 │ │ │ │ + bls 0x24393c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x154b6d8 │ │ │ │ + blt 0x154b6a0 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r2, sl, #380 @ 0x17c │ │ │ │ stmia r0, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc1f5c │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ecb4c │ │ │ │ + blt 0x14ecb14 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec33fb4 │ │ │ │ + bl 0xfec33f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910dfc │ │ │ │ + bcs 0xff910dc4 │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x1655e0 │ │ │ │ + blx 0x1655a8 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd123 │ │ │ │ @ instruction: 0xd1230501 │ │ │ │ mrc 12, 0, r4, cr13, cr3, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ mlspl r3, r5, r2, r0 │ │ │ │ ldrmi r6, [ip], #2067 @ 0x813 │ │ │ │ - bls 0x243a14 │ │ │ │ + bls 0x2439dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldm ip, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r0, r8, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ tstcs r0, r5, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4661bd38 │ │ │ │ - blx 0xff998e6a │ │ │ │ + blx 0xff998e32 │ │ │ │ @ instruction: 0xf75e4619 │ │ │ │ - svclt 0x0000ff79 │ │ │ │ + svclt 0x0000ff95 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34048 │ │ │ │ + bl 0xfec34010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x26ae9c │ │ │ │ + bls 0x26ae64 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr2, cr12, {7} @ │ │ │ │ - bls 0x243a78 │ │ │ │ + bls 0x243a40 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x58b6dc │ │ │ │ + blt 0x58b6a4 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0xd103459c │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209563,25 +209549,25 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec340b4 │ │ │ │ + bl 0xfec3407c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910efc │ │ │ │ + bcs 0xff910ec4 │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x1656e0 │ │ │ │ + blx 0x1656a8 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd122 │ │ │ │ @ instruction: 0xd1220503 │ │ │ │ mrc 12, 0, r4, cr13, cr2, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @@ -209596,41 +209582,41 @@ │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ ldrmi pc, [r9], -r3, ror #22 │ │ │ │ - mrc2 7, 7, pc, cr10, cr14, {2} │ │ │ │ + @ instruction: 0xff16f75e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbhi ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc9a0e │ │ │ │ - blx 0xfe75c7e8 │ │ │ │ - blx 0xfe71a194 │ │ │ │ - blt 0xf9a594 │ │ │ │ + blx 0xfe75c7b0 │ │ │ │ + blx 0xfe71a15c │ │ │ │ + blt 0xf9a55c │ │ │ │ vshll.u32 , d19, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x300d00 │ │ │ │ + bmi 0x300cc8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xee539c │ │ │ │ - blt 0xd312e4 │ │ │ │ + blt 0xee5364 │ │ │ │ + blt 0xd312ac │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -209642,15 +209628,15 @@ │ │ │ │ ldmdacc r0, {r0, r1, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0140924 │ │ │ │ andle r0, fp, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0040954 │ │ │ │ andcs r0, r1, #117440512 @ 0x7000000 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ - b 0x5ebff4 │ │ │ │ + b 0x5ebfbc │ │ │ │ @ instruction: 0xd1270f0c │ │ │ │ streq pc, [r7, #-28] @ 0xffffffe4 │ │ │ │ ldcmi 1, cr13, [r5], {39} @ 0x27 │ │ │ │ svcne 0x0070ee1d │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r3, {r0, r1, r5, r6, ip, lr} │ │ │ │ @@ -209666,136 +209652,136 @@ │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ @ instruction: 0x46194610 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ @ instruction: 0x4619fad7 │ │ │ │ - mcr2 7, 3, pc, cr14, cr14, {2} @ │ │ │ │ + mcr2 7, 4, pc, cr10, cr14, {2} @ │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ - blmi 0xd0929c │ │ │ │ + blmi 0xd09264 │ │ │ │ strpl pc, [r8, -r1, lsr #11] │ │ │ │ svccc 0x0010460e │ │ │ │ andls r4, r5, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8cd4639 │ │ │ │ stmdage r6, {sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r2, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ - blls 0x85dc88 │ │ │ │ + blls 0x85dc50 │ │ │ │ @ instruction: 0xf8a6f7fe │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blt 0x29780c │ │ │ │ + blt 0x2977d4 │ │ │ │ svclt 0x00084543 │ │ │ │ ldmib sp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ svclt 0x000c1216 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00084552 │ │ │ │ @ instruction: 0xf0034559 │ │ │ │ svclt 0x00180301 │ │ │ │ - bllt 0x1a5cb8 │ │ │ │ + bllt 0x1a5c80 │ │ │ │ @ instruction: 0x46309b1e │ │ │ │ andscs r9, r0, #81920 @ 0x14000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ movwls r9, #1281 @ 0x501 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - blmi 0x69be1c │ │ │ │ - blt 0x1177e4 │ │ │ │ + blmi 0x69bde4 │ │ │ │ + blt 0x1177ac │ │ │ │ stmdals r2, {r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x3b7144 │ │ │ │ + blls 0x3b710c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x8810bc │ │ │ │ + blls 0x881084 │ │ │ │ movwls sl, #11782 @ 0x2e06 │ │ │ │ strls sl, [r3, #-2842] @ 0xfffff4e6 │ │ │ │ - blgt 0x4c8528 │ │ │ │ + blgt 0x4c84f0 │ │ │ │ andeq lr, pc, r6, lsl #17 │ │ │ │ muleq r3, r5, r8 │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #18 │ │ │ │ movwcs lr, #2518 @ 0x9d6 │ │ │ │ mcr2 7, 2, pc, cr12, cr12, {7} @ │ │ │ │ @ instruction: 0xf1cae7d5 │ │ │ │ - svclt 0x0000fcb5 │ │ │ │ + svclt 0x0000fcb1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34334 │ │ │ │ + bl 0xfec342fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b188 │ │ │ │ + bls 0x22b150 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c0edc │ │ │ │ + bmi 0x2c0ea4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b302 │ │ │ │ + blx 0x21b2ca │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34398 │ │ │ │ + bl 0xfec34360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b1ec │ │ │ │ + bls 0x22b1b4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c0f40 │ │ │ │ + bmi 0x2c0f08 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b366 │ │ │ │ + blx 0x21b32e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec343fc │ │ │ │ + bl 0xfec343c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b250 │ │ │ │ + bls 0x22b218 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8], {252} @ 0xfc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r1, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c0fa0 │ │ │ │ + bmi 0x2c0f68 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -209808,115 +209794,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ @ instruction: 0x4603fc97 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd205 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd1cd │ │ │ │ streq lr, [fp], #-2832 @ 0xfffff4f0 │ │ │ │ streq lr, [ip, #-2881] @ 0xfffff4bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec344c4 │ │ │ │ + bl 0xfec3448c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b318 │ │ │ │ + bls 0x22b2e0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c106c │ │ │ │ + bmi 0x2c1034 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b492 │ │ │ │ + blx 0x21b45a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34528 │ │ │ │ + bl 0xfec344f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b37c │ │ │ │ + bls 0x22b344 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c10b8 │ │ │ │ + blt 0x17c1080 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, lsl #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b4fa │ │ │ │ + blx 0x21b4c2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34590 │ │ │ │ + bl 0xfec34558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b3e4 │ │ │ │ + bls 0x22b3ac │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x9b39e │ │ │ │ + blx 0x9b366 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c1138 │ │ │ │ + bmi 0x2c1100 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b55e │ │ │ │ + blx 0x21b526 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec345f4 │ │ │ │ + bl 0xfec345bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b448 │ │ │ │ + bls 0x22b410 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff41b402 │ │ │ │ + blx 0xff41b3ca │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c1184 │ │ │ │ + blt 0x7c114c │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #12, 20 @ 0xc000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209925,22 +209911,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3465c │ │ │ │ + bl 0xfec34624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b4b0 │ │ │ │ + bls 0x22b478 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe71b46a │ │ │ │ + blx 0xfe71b432 │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #0, 20 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -209949,26 +209935,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec346bc │ │ │ │ + bl 0xfec34684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x3954d8 │ │ │ │ - blx 0x1a9b4ce │ │ │ │ - blt 0x9cbd88 │ │ │ │ + bls 0x3954a0 │ │ │ │ + blx 0x1a9b496 │ │ │ │ + blt 0x9cbd50 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdcc18 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdcbe0 │ │ │ │ streq lr, [r2], -r4, lsl #20 │ │ │ │ streq lr, [r3, -r5, lsl #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209987,115 +209973,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ @ instruction: 0x4603fb31 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd4d1 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd499 │ │ │ │ streq lr, [fp], #-2560 @ 0xfffff600 │ │ │ │ streq lr, [ip, #-2561] @ 0xfffff5ff │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34790 │ │ │ │ + bl 0xfec34758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b5e4 │ │ │ │ + bls 0x22b5ac │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x9b59c │ │ │ │ + blx 0x9b564 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c1338 │ │ │ │ + bmi 0x2c1300 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b75e │ │ │ │ + blx 0x21b726 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec347f4 │ │ │ │ + bl 0xfec347bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b648 │ │ │ │ + bls 0x22b610 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff41b600 │ │ │ │ + blx 0xff41b5c8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c1384 │ │ │ │ + blt 0x17c134c │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, asr #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b7c6 │ │ │ │ + blx 0x21b78e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3485c │ │ │ │ + bl 0xfec34824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b6b0 │ │ │ │ + bls 0x22b678 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe71b668 │ │ │ │ + blx 0xfe71b630 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c1404 │ │ │ │ + bmi 0x2c13cc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b82a │ │ │ │ + blx 0x21b7f2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec348c0 │ │ │ │ + bl 0xfec34888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b714 │ │ │ │ + bls 0x22b6dc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1a9b6cc │ │ │ │ + blx 0x1a9b694 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c1450 │ │ │ │ + blt 0x7c1418 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #76, 20 @ 0x4c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210104,22 +210090,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34928 │ │ │ │ + bl 0xfec348f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b77c │ │ │ │ + bls 0x22b744 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xd9b734 │ │ │ │ + blx 0xd9b6fc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -210128,26 +210114,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34988 │ │ │ │ + bl 0xfec34950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x3957a4 │ │ │ │ - blx 0x11b798 │ │ │ │ - blt 0x9cc054 │ │ │ │ + bls 0x39576c │ │ │ │ + blx 0x11b760 │ │ │ │ + blt 0x9cc01c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdcee4 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdceac │ │ │ │ streq lr, [r2], -r4, asr #20 │ │ │ │ streq lr, [r3, -r5, asr #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210166,115 +210152,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -fp, asr #19 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd79d │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd765 │ │ │ │ streq lr, [fp], #-2624 @ 0xfffff5c0 │ │ │ │ streq lr, [ip, #-2625] @ 0xfffff5bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34a5c │ │ │ │ + bl 0xfec34a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b8b0 │ │ │ │ + bls 0x22b878 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf998f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c1604 │ │ │ │ + bmi 0x2c15cc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21ba2a │ │ │ │ + blx 0x21b9f2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34ac0 │ │ │ │ + bl 0xfec34a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b914 │ │ │ │ + bls 0x22b8dc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf966f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c1650 │ │ │ │ + blt 0x17c1618 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ smlabbeq r3, r2, sl, lr │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21ba92 │ │ │ │ + blx 0x21ba5a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34b28 │ │ │ │ + bl 0xfec34af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b97c │ │ │ │ + bls 0x22b944 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf932f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c16d0 │ │ │ │ + bmi 0x2c1698 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21baf6 │ │ │ │ + blx 0x21babe │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34b8c │ │ │ │ + bl 0xfec34b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b9e0 │ │ │ │ + bls 0x22b9a8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf900f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c171c │ │ │ │ + blt 0x7c16e4 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #140, 20 @ 0x8c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210283,20 +210269,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34bf4 │ │ │ │ + bl 0xfec34bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22ba48 │ │ │ │ + bls 0x22ba10 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8ccf7fc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #128, 20 @ 0x80000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ @@ -210307,26 +210293,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34c54 │ │ │ │ + bl 0xfec34c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x395a70 │ │ │ │ + bls 0x395a38 │ │ │ │ @ instruction: 0xf89af7fc │ │ │ │ - blt 0x9cc320 │ │ │ │ + blt 0x9cc2e8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdd1b0 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdd178 │ │ │ │ streq lr, [r2], -r4, lsl #21 │ │ │ │ streq lr, [r3, -r5, lsl #21] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210345,97 +210331,97 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -r5, ror #16 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdda69 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdda31 │ │ │ │ streq lr, [fp], #-2688 @ 0xfffff580 │ │ │ │ streq lr, [ip, #-2689] @ 0xfffff57f │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34d28 │ │ │ │ + bl 0xfec34cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22bb7c │ │ │ │ + bls 0x22bb44 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf832f7fc │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a4b0 │ │ │ │ + blls 0x20a478 │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x292328 │ │ │ │ + bmi 0x2922f0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34da4 │ │ │ │ + bl 0xfec34d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22bbf8 │ │ │ │ + bls 0x22bbc0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xfff4f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a42c │ │ │ │ + blls 0x20a3f4 │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2923a4 │ │ │ │ + bmi 0x29236c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34e20 │ │ │ │ + bl 0xfec34de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bc74 │ │ │ │ + bls 0x22bc3c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ @ instruction: 0x4603ffb5 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -210464,15 +210450,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ vcvt.u32.f32 , , #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [ip, #1561] @ 0x619 │ │ │ │ - bl 0x1d2f5f8 │ │ │ │ + bl 0x1d2f5c0 │ │ │ │ strbmi r0, [r5], -r8, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210489,20 +210475,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34f2c │ │ │ │ + bl 0xfec34ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bd80 │ │ │ │ + bls 0x22bd48 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -pc, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00284622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210555,82 +210541,82 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35034 │ │ │ │ + bl 0xfec34ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22be88 │ │ │ │ + bls 0x22be50 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr12, cr11, {7} @ │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a7bc │ │ │ │ + blls 0x20a784 │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x292634 │ │ │ │ + bmi 0x2925fc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec350b0 │ │ │ │ + bl 0xfec35078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22bf04 │ │ │ │ + bls 0x22becc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 3, pc, cr14, cr11, {7} @ │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a738 │ │ │ │ + blls 0x20a700 │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2926b0 │ │ │ │ + bmi 0x292678 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3512c │ │ │ │ + bl 0xfec350f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bf80 │ │ │ │ + bls 0x22bf48 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -pc, lsr #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @@ -210659,15 +210645,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ @ instruction: 0xf3bffdf3 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [r1, #1561]! @ 0x619 │ │ │ │ - bl 0x1eef904 │ │ │ │ + bl 0x1eef8cc │ │ │ │ strbmi r0, [r5], -r1, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210684,20 +210670,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35238 │ │ │ │ + bl 0xfec35200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c08c │ │ │ │ + bls 0x22c054 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -r9, lsr #27 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00384622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210750,198 +210736,198 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35340 │ │ │ │ + bl 0xfec35308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c194 │ │ │ │ + bls 0x22c15c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xede78 │ │ │ │ + bcs 0xede40 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec353a4 │ │ │ │ + bl 0xfec3536c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c1f8 │ │ │ │ + bls 0x22c1c0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xedf1c │ │ │ │ + bcs 0xedee4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35408 │ │ │ │ + bl 0xfec353d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c25c │ │ │ │ + bls 0x22c224 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r2], {251} @ 0xfb │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, sl, lr}^ │ │ │ │ - bcs 0xdea38 │ │ │ │ + bcs 0xdea00 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c1fac │ │ │ │ + bmi 0x2c1f74 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c3d2 │ │ │ │ + blx 0x21c39a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35468 │ │ │ │ + bl 0xfec35430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec2bc │ │ │ │ + bls 0x2ec284 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r0, {r0, r1, r2, r3, r4, r5, r6, r8} │ │ │ │ stmia r3, {r0, r3, r5, r6, r8, lr}^ │ │ │ │ - bcs 0xde864 │ │ │ │ + bcs 0xde82c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282010 │ │ │ │ + bmi 0x281fd8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec354c8 │ │ │ │ + bl 0xfec35490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c31c │ │ │ │ + bls 0x22c2e4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xee000 │ │ │ │ + bcs 0xedfc8 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3552c │ │ │ │ + bl 0xfec354f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c380 │ │ │ │ + bls 0x22c348 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c20bc │ │ │ │ + blt 0x17c2084 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ andsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee12c │ │ │ │ + blt 0x14ee0f4 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35594 │ │ │ │ + bl 0xfec3555c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c3e8 │ │ │ │ + bls 0x22c3b0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1c39e │ │ │ │ + blx 0x1c366 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xee10c │ │ │ │ + bcs 0xee0d4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec355f8 │ │ │ │ + bl 0xfec355c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c44c │ │ │ │ + bls 0x22c414 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff39c402 │ │ │ │ + blx 0xff39c3ca │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2188 │ │ │ │ + blt 0x7c2150 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea0c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210950,174 +210936,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35660 │ │ │ │ + bl 0xfec35628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c4b4 │ │ │ │ + bls 0x22c47c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe69c46a │ │ │ │ + blx 0xfe69c432 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, lr}^ │ │ │ │ - bcs 0xdec90 │ │ │ │ + bcs 0xdec58 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c2204 │ │ │ │ + bmi 0x2c21cc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c62a │ │ │ │ + blx 0x21c5f2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec356c0 │ │ │ │ + bl 0xfec35688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x3164dc │ │ │ │ - blx 0x1a1c4ce │ │ │ │ - blt 0x9ccd8c │ │ │ │ + bls 0x3164a4 │ │ │ │ + blx 0x1a1c496 │ │ │ │ + blt 0x9ccd54 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xddc1c │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xddbe4 │ │ │ │ andsmi r4, sp, r4, lsl r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35728 │ │ │ │ + bl 0xfec356f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec57c │ │ │ │ + bls 0x2ec544 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xd9c532 │ │ │ │ + blx 0xd9c4fa │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, lr}^ │ │ │ │ - bcs 0xdeb24 │ │ │ │ + bcs 0xdeaec │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2822d0 │ │ │ │ + bmi 0x282298 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35788 │ │ │ │ + bl 0xfec35750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c5dc │ │ │ │ + bls 0x22c5a4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x19c592 │ │ │ │ + blx 0x19c55a │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xee2c0 │ │ │ │ + bcs 0xee288 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec357ec │ │ │ │ + bl 0xfec357b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c640 │ │ │ │ + bls 0x22c608 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff51c5f4 │ │ │ │ + blx 0xff51c5bc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c237c │ │ │ │ + blt 0x17c2344 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ tstmi sl, #380 @ 0x17c │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee3ec │ │ │ │ + blt 0x14ee3b4 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35854 │ │ │ │ + bl 0xfec3581c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c6a8 │ │ │ │ + bls 0x22c670 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe81c65c │ │ │ │ + blx 0xfe81c624 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xee3cc │ │ │ │ + bcs 0xee394 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec358b8 │ │ │ │ + bl 0xfec35880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c70c │ │ │ │ + bls 0x22c6d4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1b9c6c0 │ │ │ │ + blx 0x1b9c688 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2448 │ │ │ │ + blt 0x7c2410 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211126,174 +211112,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35920 │ │ │ │ + bl 0xfec358e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c774 │ │ │ │ + bls 0x22c73c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xe9c728 │ │ │ │ + blx 0xe9c6f0 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r8, r9, lr}^ │ │ │ │ - bcs 0xdef50 │ │ │ │ + bcs 0xdef18 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c24c4 │ │ │ │ + bmi 0x2c248c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c8ea │ │ │ │ + blx 0x21c8b2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35980 │ │ │ │ + bl 0xfec35948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x31679c │ │ │ │ - blx 0x21c78c │ │ │ │ - blt 0x9cd04c │ │ │ │ + bls 0x316764 │ │ │ │ + blx 0x21c754 │ │ │ │ + blt 0x9cd014 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xddedc │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xddea4 │ │ │ │ tstmi sp, #20, 6 @ 0x50000000 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec359e8 │ │ │ │ + bl 0xfec359b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec83c │ │ │ │ + bls 0x2ec804 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9d2f7fb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4320017f │ │ │ │ stmia r3, {r0, r3, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xdede4 │ │ │ │ + bcs 0xdedac │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282590 │ │ │ │ + bmi 0x282558 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35a48 │ │ │ │ + bl 0xfec35a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c89c │ │ │ │ + bls 0x22c864 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9a2f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee580 │ │ │ │ + bcs 0xee548 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35aac │ │ │ │ + bl 0xfec35a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c900 │ │ │ │ + bls 0x22c8c8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf970f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c263c │ │ │ │ + blt 0x17c2604 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ subsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee6ac │ │ │ │ + blt 0x14ee674 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35b14 │ │ │ │ + bl 0xfec35adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c968 │ │ │ │ + bls 0x22c930 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf93cf7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee68c │ │ │ │ + bcs 0xee654 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35b78 │ │ │ │ + bl 0xfec35b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c9cc │ │ │ │ + bls 0x22c994 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf90af7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2708 │ │ │ │ + blt 0x7c26d0 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211302,94 +211288,94 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35be0 │ │ │ │ + bl 0xfec35ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22ca34 │ │ │ │ + bls 0x22c9fc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8d6f7fb │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r6, lr}^ │ │ │ │ - bcs 0xdf210 │ │ │ │ + bcs 0xdf1d8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c2784 │ │ │ │ + bmi 0x2c274c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21cbaa │ │ │ │ + blx 0x21cb72 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35c40 │ │ │ │ + bl 0xfec35c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x316a5c │ │ │ │ + bls 0x316a24 │ │ │ │ @ instruction: 0xf8a4f7fb │ │ │ │ - blt 0x9cd30c │ │ │ │ + blt 0x9cd2d4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xde19c │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xde164 │ │ │ │ subsmi r4, sp, r4, asr r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35ca8 │ │ │ │ + bl 0xfec35c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ecafc │ │ │ │ + bls 0x2ecac4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf872f7fb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, r6, lr}^ │ │ │ │ - bcs 0xdf0a4 │ │ │ │ + bcs 0xdf06c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282850 │ │ │ │ + bmi 0x282818 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35d08 │ │ │ │ + bl 0xfec35cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22cb5c │ │ │ │ + bls 0x22cb24 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf842f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211407,20 +211393,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35d84 │ │ │ │ + bl 0xfec35d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22cbd8 │ │ │ │ + bls 0x22cba0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf804f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211438,35 +211424,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35e00 │ │ │ │ + bl 0xfec35dc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cc54 │ │ │ │ + bls 0x22cc1c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ strmi pc, [r2], -r5, asr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00a84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d33fc │ │ │ │ + bmi 0x2d33c4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211480,60 +211466,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bfff87 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db0598 │ │ │ │ + bl 0x1db0560 │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313464 │ │ │ │ + bmi 0x31342c │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35f0c │ │ │ │ + bl 0xfec35ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cd60 │ │ │ │ + bls 0x22cd28 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602ff3f │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00284620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3508 │ │ │ │ + bmi 0x2d34d0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211547,45 +211533,45 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bfff01 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db06a4 │ │ │ │ + bl 0x1db066c │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313570 │ │ │ │ + bmi 0x313538 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36018 │ │ │ │ + bl 0xfec35fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22ce6c │ │ │ │ + bls 0x22ce34 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 5, pc, cr10, cr10, {7} │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211603,20 +211589,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36094 │ │ │ │ + bl 0xfec3605c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22cee8 │ │ │ │ + bls 0x22ceb0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211634,35 +211620,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36110 │ │ │ │ + bl 0xfec360d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cf64 │ │ │ │ + bls 0x22cf2c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fe3d │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00b84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d370c │ │ │ │ + bmi 0x2d36d4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211676,60 +211662,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bffdff │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e708a8 │ │ │ │ + bl 0x1e70870 │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313774 │ │ │ │ + bmi 0x31373c │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3621c │ │ │ │ + bl 0xfec361e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d070 │ │ │ │ + bls 0x22d038 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fdb7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00384620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3818 │ │ │ │ + bmi 0x2d37e0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211743,122 +211729,122 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ vcvt.u16.f16 , , #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e709b4 │ │ │ │ + bl 0x1e7097c │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313880 │ │ │ │ + bmi 0x313848 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36328 │ │ │ │ + bl 0xfec362f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22d17c │ │ │ │ + bls 0x22d144 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2, #-1000]! @ 0xfffffc18 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcne 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c2ecc │ │ │ │ + bmi 0x2c2e94 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21d2f2 │ │ │ │ + blx 0x21d2ba │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36388 │ │ │ │ + bl 0xfec36350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22d1dc │ │ │ │ + bls 0x22d1a4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2f18 │ │ │ │ + blt 0x17c2ee0 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ svccc 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14eef84 │ │ │ │ + blt 0x14eef4c │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec363ec │ │ │ │ + bl 0xfec363b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22d240 │ │ │ │ + bls 0x22d208 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0], {250} @ 0xfa │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcne 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c2f90 │ │ │ │ + bmi 0x2c2f58 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21d3b6 │ │ │ │ + blx 0x21d37e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3644c │ │ │ │ + bl 0xfec36414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d2a0 │ │ │ │ + bls 0x22d268 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2fdc │ │ │ │ + blt 0x7c2fa4 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andcc lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf08cfa9c │ │ │ │ @@ -211866,20 +211852,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec364b0 │ │ │ │ + bl 0xfec36478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d304 │ │ │ │ + bls 0x22d2cc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andne lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -211890,63 +211876,63 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36510 │ │ │ │ + bl 0xfec364d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x31732c │ │ │ │ + bls 0x3172f4 │ │ │ │ ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ - blt 0x9cdbdc │ │ │ │ + blt 0x9cdba4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdea6c │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdea34 │ │ │ │ cmncs r1, #192, 16 @ 0xc00000 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36574 │ │ │ │ + bl 0xfec3653c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ed3c8 │ │ │ │ + bls 0x2ed390 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r3, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ - bcs 0xf096c │ │ │ │ + bcs 0xf0934 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x283118 │ │ │ │ + bmi 0x2830e0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec365d0 │ │ │ │ + bl 0xfec36598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0x1c14ea4f │ │ │ │ mcreq 0, 7, pc, cr0, cr12, {0} @ │ │ │ │ @ instruction: 0xf1bed00f │ │ │ │ @ instruction: 0xf04f0fe0 │ │ │ │ svclt 0x000c0401 │ │ │ │ @@ -211969,50 +211955,50 @@ │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8442300 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd38 │ │ │ │ - blls 0x23346c │ │ │ │ + blls 0x233434 │ │ │ │ ldmdacc r0, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d2f00b │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36660 │ │ │ │ + bl 0xfec36628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed4b4 │ │ │ │ + blls 0x1ed47c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfe69d466 │ │ │ │ + blx 0xfe69d42e │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcmi 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c3200 │ │ │ │ + bmi 0x2c31c8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec366bc │ │ │ │ + bl 0xfec36684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed510 │ │ │ │ + blls 0x1ed4d8 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x1b1d4c2 │ │ │ │ + blx 0x1b1d48a │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r6, r8, r9, sl, fp, sp} │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ @@ -212020,184 +212006,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36718 │ │ │ │ + bl 0xfec366e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed56c │ │ │ │ + blls 0x1ed534 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xf9d51e │ │ │ │ + blx 0xf9d4e6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c32bc │ │ │ │ + bmi 0x2c3284 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36778 │ │ │ │ + bl 0xfec36740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed5cc │ │ │ │ + blls 0x1ed594 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x39d57e │ │ │ │ + blx 0x39d546 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c331c │ │ │ │ + bmi 0x2c32e4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec367d8 │ │ │ │ + bl 0xfec367a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed62c │ │ │ │ + blls 0x1ed5f4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xff79d5dc │ │ │ │ + blx 0xff79d5a4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c337c │ │ │ │ + bmi 0x2c3344 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36838 │ │ │ │ + bl 0xfec36800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed68c │ │ │ │ + blls 0x1ed654 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfeb9d63c │ │ │ │ + blx 0xfeb9d604 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xef36c │ │ │ │ + bcs 0xef334 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36894 │ │ │ │ + bl 0xfec3685c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed6e8 │ │ │ │ + blls 0x1ed6b0 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x201d698 │ │ │ │ + blx 0x201d660 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xef3c8 │ │ │ │ + bcs 0xef390 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec368f0 │ │ │ │ + bl 0xfec368b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed744 │ │ │ │ + blls 0x1ed70c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x149d6f4 │ │ │ │ + blx 0x149d6bc │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xef424 │ │ │ │ + bcs 0xef3ec │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3694c │ │ │ │ + bl 0xfec36914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed7a0 │ │ │ │ + blls 0x1ed768 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x91d750 │ │ │ │ + blx 0x91d718 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xef480 │ │ │ │ + bcs 0xef448 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec369a8 │ │ │ │ + bl 0xfec36970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed7fc │ │ │ │ + blls 0x1ed7c4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9f2f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ @@ -212214,20 +212200,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36a20 │ │ │ │ + bl 0xfec369e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed874 │ │ │ │ + blls 0x1ed83c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9b6f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212246,23 +212232,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21da14 │ │ │ │ + bl 0x21d9dc │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36aac │ │ │ │ + bl 0xfec36a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed900 │ │ │ │ + blls 0x1ed8c8 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf970f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ @@ -212279,20 +212265,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36b24 │ │ │ │ + bl 0xfec36aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed978 │ │ │ │ + blls 0x1ed940 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf934f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212311,54 +212297,54 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21db18 │ │ │ │ + bl 0x21dae0 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36bb0 │ │ │ │ + bl 0xfec36b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eda04 │ │ │ │ + blls 0x1ed9cc │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf8eef7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b146c │ │ │ │ + blx 0x14b1434 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2941a8 │ │ │ │ + bmi 0x294170 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36c2c │ │ │ │ + bl 0xfec36bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eda80 │ │ │ │ + blls 0x1eda48 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf8b0f7fa │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -212376,54 +212362,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21dc1c │ │ │ │ + bl 0x21dbe4 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36cb4 │ │ │ │ + bl 0xfec36c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edb08 │ │ │ │ + blls 0x1edad0 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf86cf7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b1570 │ │ │ │ + blx 0x14b1538 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2942ac │ │ │ │ + bmi 0x294274 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36d30 │ │ │ │ + bl 0xfec36cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edb84 │ │ │ │ + blls 0x1edb4c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf82ef7fa │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ @@ -212441,31 +212427,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21dd20 │ │ │ │ + bl 0x21dce8 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec36db8 │ │ │ │ + bl 0xfec36d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14adc08 │ │ │ │ + b 0x14adbd0 │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a33fc │ │ │ │ - blx 0x1e755c │ │ │ │ + b 0x14a33c4 │ │ │ │ + blx 0x1e7524 │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x86f7e8 │ │ │ │ + b 0x86f7b0 │ │ │ │ @ instruction: 0xd1240f01 │ │ │ │ streq pc, [r1, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d21 │ │ │ │ vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -212477,49 +212463,49 @@ │ │ │ │ svccc 0x005ee8c1 │ │ │ │ svceq 0x0000f1be │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ @ instruction: 0xf8448f5b │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blls 0x24f11c │ │ │ │ + blls 0x24f0e4 │ │ │ │ @ instruction: 0xf00a4622 │ │ │ │ stmdbls r5, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf872f75c │ │ │ │ + @ instruction: 0xf88ef75c │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36e54 │ │ │ │ + bl 0xfec36e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edca8 │ │ │ │ + blls 0x1edc70 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff9cf7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcmi 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c39f4 │ │ │ │ + bmi 0x2c39bc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36eb0 │ │ │ │ + bl 0xfec36e78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edd04 │ │ │ │ + blls 0x1edccc │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff6ef7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ @@ -212529,184 +212515,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36f0c │ │ │ │ + bl 0xfec36ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edd60 │ │ │ │ + blls 0x1edd28 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff40f7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3ab0 │ │ │ │ + bmi 0x2c3a78 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36f6c │ │ │ │ + bl 0xfec36f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eddc0 │ │ │ │ + blls 0x1edd88 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff10f7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3b10 │ │ │ │ + bmi 0x2c3ad8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36fcc │ │ │ │ + bl 0xfec36f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ede20 │ │ │ │ + blls 0x1edde8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 7, pc, cr0, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3b70 │ │ │ │ + bmi 0x2c3b38 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3702c │ │ │ │ + bl 0xfec36ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ede80 │ │ │ │ + blls 0x1ede48 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 5, pc, cr0, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xefba0 │ │ │ │ + bcs 0xefb68 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37088 │ │ │ │ + bl 0xfec37050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ededc │ │ │ │ + blls 0x1edea4 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 4, pc, cr2, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xefbfc │ │ │ │ + bcs 0xefbc4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec370e4 │ │ │ │ + bl 0xfec370ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edf38 │ │ │ │ + blls 0x1edf00 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 2, pc, cr4, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xefc58 │ │ │ │ + bcs 0xefc20 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37140 │ │ │ │ + bl 0xfec37108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edf94 │ │ │ │ + blls 0x1edf5c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xefcb4 │ │ │ │ + bcs 0xefc7c │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3719c │ │ │ │ + bl 0xfec37164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edff0 │ │ │ │ + blls 0x1edfb8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b283 │ │ │ │ @@ -212723,20 +212709,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37214 │ │ │ │ + bl 0xfec371dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee068 │ │ │ │ + blls 0x1ee030 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212755,23 +212741,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e208 │ │ │ │ + bl 0x21e1d0 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec372a0 │ │ │ │ + bl 0xfec37268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee0f4 │ │ │ │ + blls 0x1ee0bc │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b283 │ │ │ │ @@ -212788,20 +212774,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37318 │ │ │ │ + bl 0xfec372e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee16c │ │ │ │ + blls 0x1ee134 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [sl, #-996]! @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212820,54 +212806,54 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e30c │ │ │ │ + bl 0x21e2d4 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec373a4 │ │ │ │ + bl 0xfec3736c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee1f8 │ │ │ │ + blls 0x1ee1c0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1c60 │ │ │ │ + blx 0x4b1c28 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x29499c │ │ │ │ + bmi 0x294964 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37420 │ │ │ │ + bl 0xfec373e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee274 │ │ │ │ + blls 0x1ee23c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [r6], #996 @ 0x3e4 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -212885,54 +212871,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e410 │ │ │ │ + bl 0x21e3d8 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec374a8 │ │ │ │ + bl 0xfec37470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee2fc │ │ │ │ + blls 0x1ee2c4 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1d64 │ │ │ │ + blx 0x4b1d2c │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294aa0 │ │ │ │ + bmi 0x294a68 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37524 │ │ │ │ + bl 0xfec374ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee378 │ │ │ │ + blls 0x1ee340 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ @@ -212950,225 +212936,225 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e514 │ │ │ │ + bl 0x21e4dc │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec375ac │ │ │ │ + bl 0xfec37574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0x1c31c2c │ │ │ │ + blt 0x1c31bf4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #10256 @ 0x2810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x19f1c18 │ │ │ │ + blt 0x19f1be0 │ │ │ │ @ instruction: 0xf7f99a06 │ │ │ │ vtbx.8 d15, {d31- instruction: 0xee1d4907 │ │ │ │ - blt 0x14f01b0 │ │ │ │ + blt 0x14f0178 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37614 │ │ │ │ + bl 0xfec375dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1c70 │ │ │ │ + blt 0x19f1c38 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4448 │ │ │ │ + blls 0x1f4410 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffbbb │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp}^ │ │ │ │ - blcs 0xf418c │ │ │ │ + blcs 0xf4154 │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37674 │ │ │ │ + bl 0xfec3763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1cd0 │ │ │ │ + blt 0x19f1c98 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f44a8 │ │ │ │ + blls 0x1f4470 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec376d8 │ │ │ │ + bl 0xfec376a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1d34 │ │ │ │ + blt 0x19f1cfc │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f450c │ │ │ │ + blls 0x1f44d4 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffb59 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x116c27c │ │ │ │ + b 0x116c244 │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3773c │ │ │ │ + bl 0xfec37704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1d98 │ │ │ │ + blt 0x19f1d60 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4570 │ │ │ │ + blls 0x1f4538 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vtbl.8 d15, {d15-d18}, d23 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe16c2e0 │ │ │ │ + b 0xfe16c2a8 │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec377a0 │ │ │ │ + bl 0xfec37768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee5f4 │ │ │ │ + blls 0x1ee5bc │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xffe9e5a0 │ │ │ │ + blx 0xffe9e568 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, lr}^ │ │ │ │ - blcs 0xe831c │ │ │ │ + blcs 0xe82e4 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x304344 │ │ │ │ + bmi 0x30430c │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37804 │ │ │ │ + bl 0xfec377cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee658 │ │ │ │ + blls 0x1ee620 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xff21e604 │ │ │ │ + blx 0xff21e5cc │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r8, r9, lr}^ │ │ │ │ - blcs 0xe8380 │ │ │ │ + blcs 0xe8348 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x3043a8 │ │ │ │ + bmi 0x304370 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37868 │ │ │ │ + bl 0xfec37830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee6bc │ │ │ │ + blls 0x1ee684 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xfe59e668 │ │ │ │ + blx 0xfe59e630 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r6, lr}^ │ │ │ │ - blcs 0xe83e4 │ │ │ │ + blcs 0xe83ac │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x30440c │ │ │ │ + bmi 0x3043d4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec378cc │ │ │ │ + bl 0xfec37894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e720 │ │ │ │ + blls 0x26e6e8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x191e6cc │ │ │ │ + blx 0x191e694 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213186,25 +213172,25 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e8c4 │ │ │ │ + bl 0x21e88c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3795c │ │ │ │ + bl 0xfec37924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee7b0 │ │ │ │ + blls 0x1ee778 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x71e75c │ │ │ │ + blx 0x71e724 │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @ instruction: 0x46014290 │ │ │ │ ldrmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -213222,23 +213208,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e954 │ │ │ │ + bl 0x21e91c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec379ec │ │ │ │ + bl 0xfec379b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e840 │ │ │ │ + blls 0x26e808 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf9d0f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @@ -213258,23 +213244,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e9e4 │ │ │ │ + bl 0x21e9ac │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37a7c │ │ │ │ + bl 0xfec37a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee8d0 │ │ │ │ + blls 0x1ee898 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf988f7f9 │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @@ -213294,29 +213280,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ea74 │ │ │ │ + bl 0x21ea3c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37b0c │ │ │ │ + bl 0xfec37ad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e960 │ │ │ │ + blls 0x26e928 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf940f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf498 │ │ │ │ + blx 0x8cf460 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213330,65 +213316,65 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21eb04 │ │ │ │ + bl 0x21eacc │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37b9c │ │ │ │ + bl 0xfec37b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee9f0 │ │ │ │ + blls 0x1ee9b8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8f8f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00a84290 │ │ │ │ - blx 0xfe4f2214 │ │ │ │ + blx 0xfe4f21dc │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x295194 │ │ │ │ + bmi 0x29515c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21eb94 │ │ │ │ + bl 0x21eb5c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37c2c │ │ │ │ + bl 0xfec37bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26ea80 │ │ │ │ + blls 0x26ea48 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8b0f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf5b8 │ │ │ │ + blx 0x8cf580 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213402,67 +213388,67 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ec24 │ │ │ │ + bl 0x21ebec │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37cbc │ │ │ │ + bl 0xfec37c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eeb10 │ │ │ │ + blls 0x1eead8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf868f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00b84290 │ │ │ │ - blx 0xfe4f2334 │ │ │ │ + blx 0xfe4f22fc │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x2952b4 │ │ │ │ + bmi 0x29527c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ecb4 │ │ │ │ + bl 0x21ec7c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37d4c │ │ │ │ + bl 0xfec37d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0x4602f81f │ │ │ │ svchi 0x005bf3bf │ │ │ │ addslt r8, fp, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ - blt 0x1326c04 │ │ │ │ + blt 0x1326bcc │ │ │ │ svcgt 0x005fe8d2 │ │ │ │ @ instruction: 0xd104459c │ │ │ │ svcne 0x005ee8c2 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vshll.u8 , d15, #4 │ │ │ │ @@ -213473,31 +213459,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ed40 │ │ │ │ + bl 0x21ed08 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37dd8 │ │ │ │ + bl 0xfec37da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f82302 │ │ │ │ pkhtbmi pc, r4, r9, asr #31 @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ addlt r8, r9, #65536 @ 0x10000 │ │ │ │ vtbx.8 d11, {d15-d17}, d11 │ │ │ │ - blx 0x604974 │ │ │ │ - blt 0x179da18 │ │ │ │ + blx 0x60493c │ │ │ │ + blt 0x179d9e0 │ │ │ │ ldm ip, {r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addmi r3, fp, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ vrsubhn.i d4, , q5 │ │ │ │ addslt r8, r9, #364 @ 0x16c │ │ │ │ @@ -213508,31 +213494,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21edcc │ │ │ │ + bl 0x21ed94 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec37e64 │ │ │ │ + bl 0xfec37e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14aecb4 │ │ │ │ + b 0x14aec7c │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a44a8 │ │ │ │ - blx 0x1e8608 │ │ │ │ + b 0x14a4470 │ │ │ │ + blx 0x1e85d0 │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x870894 │ │ │ │ + b 0x87085c │ │ │ │ @ instruction: 0xd1230f01 │ │ │ │ streq pc, [r3, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d20 │ │ │ │ vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -213547,46 +213533,46 @@ │ │ │ │ andpl pc, ip, r4, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r9, [r2], -r5, lsl #22 │ │ │ │ stc2 0, cr15, [r6], {9} │ │ │ │ @ instruction: 0xf75b9905 │ │ │ │ - svclt 0x0000f81d │ │ │ │ + svclt 0x0000f839 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37f00 │ │ │ │ + bl 0xfec37ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eed54 │ │ │ │ + blls 0x1eed1c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff46f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp}^ │ │ │ │ - bcs 0xf152c │ │ │ │ + bcs 0xf14f4 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4aa0 │ │ │ │ + bmi 0x2c4a68 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37f5c │ │ │ │ + bl 0xfec37f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eedb0 │ │ │ │ + blls 0x1eed78 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff18f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r2, {r8, r9, sl, fp} │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ @@ -213596,92 +213582,92 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37fb8 │ │ │ │ + bl 0xfec37f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eee0c │ │ │ │ + blls 0x1eedd4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 7, pc, cr10, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xe49e0 │ │ │ │ + b 0xe49a8 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4b5c │ │ │ │ + bmi 0x2c4b24 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38018 │ │ │ │ + bl 0xfec37fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eee6c │ │ │ │ + blls 0x1eee34 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 5, pc, cr10, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x10e4a40 │ │ │ │ + b 0x10e4a08 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4bbc │ │ │ │ + bmi 0x2c4b84 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38078 │ │ │ │ + bl 0xfec38040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eeecc │ │ │ │ + blls 0x1eee94 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 4, pc, cr10, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe0e4aa0 │ │ │ │ + b 0xfe0e4a68 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4c1c │ │ │ │ + bmi 0x2c4be4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec380d8 │ │ │ │ + bl 0xfec380a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eef2c │ │ │ │ + blls 0x1eeef4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 2, pc, cr10, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r0, [r0], #-3840 @ 0xfffff100 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213691,20 +213677,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38134 │ │ │ │ + bl 0xfec380fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eef88 │ │ │ │ + blls 0x1eef50 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 1, pc, cr12, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213714,20 +213700,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38190 │ │ │ │ + bl 0xfec38158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eefe4 │ │ │ │ + blls 0x1eefac │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ nopmi {0} @ │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213737,20 +213723,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec381ec │ │ │ │ + bl 0xfec381b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ef040 │ │ │ │ + blls 0x1ef008 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213760,49 +213746,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38248 │ │ │ │ + bl 0xfec38210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef09c │ │ │ │ + blls 0x1ef064 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00a84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x295840 │ │ │ │ + bmi 0x295808 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec382bc │ │ │ │ + bl 0xfec38284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef110 │ │ │ │ + blls 0x1ef0d8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2l 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213818,49 +213804,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38330 │ │ │ │ + bl 0xfec382f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef184 │ │ │ │ + blls 0x1ef14c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00b84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x295928 │ │ │ │ + bmi 0x2958f0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec383a4 │ │ │ │ + bl 0xfec3836c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef1f8 │ │ │ │ + blls 0x1ef1c0 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ qasxmi fp, r1, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213876,20 +213862,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38418 │ │ │ │ + bl 0xfec383e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef26c │ │ │ │ + blls 0x1ef234 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213904,20 +213890,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38488 │ │ │ │ + bl 0xfec38450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef2dc │ │ │ │ + blls 0x1ef2a4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213932,20 +213918,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec384f8 │ │ │ │ + bl 0xfec384c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef34c │ │ │ │ + blls 0x1ef314 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcrr2 7, 15, pc, sl, cr8 @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213960,20 +213946,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38568 │ │ │ │ + bl 0xfec38530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef3bc │ │ │ │ + blls 0x1ef384 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213988,147 +213974,147 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec385d8 │ │ │ │ + bl 0xfec385a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0xc32c58 │ │ │ │ + blt 0xc32c20 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #18448 @ 0x4810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x9f2c44 │ │ │ │ + blt 0x9f2c0c │ │ │ │ @ instruction: 0xf7f89a06 │ │ │ │ @ instruction: 0xf3bffbd7 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi ip, [r4, #3840]! @ 0xf00 │ │ │ │ stmda r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - blcs 0xf600c │ │ │ │ + blcs 0xf5fd4 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x305180 │ │ │ │ + bmi 0x305148 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e981c │ │ │ │ + blx 0xfe7e97e4 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38640 │ │ │ │ + bl 0xfec38608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2c9c │ │ │ │ + blt 0x9f2c64 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f5474 │ │ │ │ + blls 0x1f543c │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x3051e0 │ │ │ │ + bmi 0x3051a8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e987c │ │ │ │ + blx 0xfe7e9844 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec386a0 │ │ │ │ + bl 0xfec38668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2cfc │ │ │ │ + blt 0x9f2cc4 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f54d4 │ │ │ │ + blls 0x1f549c │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffb75 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x4150c8 │ │ │ │ + b 0x415090 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedcd0 │ │ │ │ + bcs 0xedc98 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x305244 │ │ │ │ + bmi 0x30520c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e98e0 │ │ │ │ + blx 0xfe7e98a8 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38704 │ │ │ │ + bl 0xfec386cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2d60 │ │ │ │ + blt 0x9f2d28 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f5538 │ │ │ │ + blls 0x1f5500 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbx.8 d15, {d15-d18}, d3 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x141512c │ │ │ │ + b 0x14150f4 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedd34 │ │ │ │ + bcs 0xedcfc │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x3052a8 │ │ │ │ + bmi 0x305270 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9944 │ │ │ │ + blx 0xfe7e990c │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38768 │ │ │ │ + bl 0xfec38730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2dc4 │ │ │ │ + blt 0x9f2d8c │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f559c │ │ │ │ + blls 0x1f5564 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffb11 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe415190 │ │ │ │ + b 0xfe415158 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedd98 │ │ │ │ + bcs 0xedd60 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x30530c │ │ │ │ + bmi 0x3052d4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e99a8 │ │ │ │ + blx 0xfe7e9970 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec387cc │ │ │ │ + bl 0xfec38794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef620 │ │ │ │ + blls 0x1ef5e8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xff91f5c8 │ │ │ │ + blx 0xff91f590 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ andsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214137,22 +214123,22 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3882c │ │ │ │ + bl 0xfec387f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef680 │ │ │ │ + blls 0x1ef648 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xfed1f628 │ │ │ │ + blx 0xfed1f5f0 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstmi r4, #0, 30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214161,22 +214147,22 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3888c │ │ │ │ + bl 0xfec38854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef6e0 │ │ │ │ + blls 0x1ef6a8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xfe11f688 │ │ │ │ + blx 0xfe11f650 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ subsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214185,28 +214171,28 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec388ec │ │ │ │ + bl 0xfec388b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f740 │ │ │ │ + blls 0x26f708 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0x151f6e8 │ │ │ │ + blx 0x151f6b0 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #31 │ │ │ │ - blt 0x332f88 │ │ │ │ + blt 0x332f50 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214216,66 +214202,66 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f8dc │ │ │ │ + bl 0x21f8a4 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38974 │ │ │ │ + bl 0xfec3893c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef7c8 │ │ │ │ + blls 0x1ef790 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0x41f770 │ │ │ │ + blx 0x41f738 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00288f5b │ │ │ │ - blt 0x332fac │ │ │ │ + blt 0x332f74 │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x295f68 │ │ │ │ + bmi 0x295f30 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f968 │ │ │ │ + bl 0x21f930 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38a00 │ │ │ │ + bl 0xfec389c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f854 │ │ │ │ + blls 0x26f81c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf9c6f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @ instruction: 0x4621bfb8 │ │ │ │ - blt 0x33309c │ │ │ │ + blt 0x333064 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214285,58 +214271,58 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f9f0 │ │ │ │ + bl 0x21f9b8 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38a88 │ │ │ │ + bl 0xfec38a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef8dc │ │ │ │ + blls 0x1ef8a4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf982f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00388f5b │ │ │ │ - blt 0x3330c0 │ │ │ │ + blt 0x333088 │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x29607c │ │ │ │ + bmi 0x296044 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fa7c │ │ │ │ + bl 0x21fa44 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38b14 │ │ │ │ + bl 0xfec38adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f968 │ │ │ │ + blls 0x26f930 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf93cf7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -214354,23 +214340,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fb04 │ │ │ │ + bl 0x21facc │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38b9c │ │ │ │ + bl 0xfec38b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef9f0 │ │ │ │ + blls 0x1ef9b8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8f8f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ @@ -214388,23 +214374,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fb8c │ │ │ │ + bl 0x21fb54 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38c24 │ │ │ │ + bl 0xfec38bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26fa78 │ │ │ │ + blls 0x26fa40 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8b4f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ @@ -214422,23 +214408,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fc14 │ │ │ │ + bl 0x21fbdc │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38cac │ │ │ │ + bl 0xfec38c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efb00 │ │ │ │ + blls 0x1efac8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf870f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ @@ -214456,23 +214442,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fc9c │ │ │ │ + bl 0x21fc64 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38d34 │ │ │ │ + bl 0xfec38cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efb88 │ │ │ │ + blls 0x1efb50 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf82cf7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ stmdane r1!, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldmda ip, {r0, r3, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214489,23 +214475,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fd20 │ │ │ │ + bl 0x21fce8 │ │ │ │ svclt 0x00bef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38db8 │ │ │ │ + bl 0xfec38d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efc0c │ │ │ │ + blls 0x1efbd4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xffeaf7f7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ strtmi r8, [r0], #-3931 @ 0xfffff0a5 │ │ │ │ ldmda r1, {r1, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214522,21 +214508,21 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fda4 │ │ │ │ + bl 0x21fd6c │ │ │ │ svclt 0x00bef7ff │ │ │ │ - blmi 0x1f1c0ec │ │ │ │ + blmi 0x1f1c0b4 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blls 0x3734bc │ │ │ │ + blls 0x373484 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf013091b │ │ │ │ andle r0, sl, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ andcs r0, r1, #469762048 @ 0x1c000000 │ │ │ │ @@ -214557,225 +214543,225 @@ │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vsra.u64 , , #1 │ │ │ │ sbcspl r8, r6, fp, asr pc │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1f1bfb0 │ │ │ │ + blhi 0x1f1bf78 │ │ │ │ @ instruction: 0xf0089b0b │ │ │ │ stmdbls fp, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf832f75a │ │ │ │ + @ instruction: 0xf84ef75a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38ed4 │ │ │ │ + bl 0xfec38e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afd28 │ │ │ │ + blls 0x2afcf0 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603ff5b │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1c79 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1c41 │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38f30 │ │ │ │ + bl 0xfec38ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fd84 │ │ │ │ + blls 0x32fd4c │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -sp, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1cd5 │ │ │ │ - bl 0x1128174 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1c9d │ │ │ │ + bl 0x112813c │ │ │ │ stmia r3, {r0, r2, r8, r9, sl}^ │ │ │ │ - bcs 0xfbb2c │ │ │ │ + bcs 0xfbaf4 │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ - bmi 0x285ad8 │ │ │ │ + bmi 0x285aa0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38f90 │ │ │ │ + bl 0xfec38f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fde4 │ │ │ │ + blls 0x32fdac │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fefd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1d35 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1cfd │ │ │ │ streq lr, [r4], -r0, lsl #20 │ │ │ │ streq lr, [r5, -r1, lsl #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38ff4 │ │ │ │ + bl 0xfec38fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fe48 │ │ │ │ + blls 0x32fe10 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -fp, asr #29 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1d99 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1d61 │ │ │ │ streq lr, [r4], -r0, asr #20 │ │ │ │ streq lr, [r5, -r1, asr #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39058 │ │ │ │ + bl 0xfec39020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32feac │ │ │ │ + blls 0x32fe74 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fe99 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1dfd │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1dc5 │ │ │ │ streq lr, [r4], -r0, lsl #21 │ │ │ │ streq lr, [r5, -r1, lsl #21] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec390bc │ │ │ │ + bl 0xfec39084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2aff10 │ │ │ │ + blls 0x2afed8 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -r7, ror #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1e61 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1e29 │ │ │ │ cmnmi r9, r0, lsl #18 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3911c │ │ │ │ + bl 0xfec390e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2aff70 │ │ │ │ + blls 0x2aff38 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fe37 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1ec1 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1e89 │ │ │ │ eormi r4, r9, r0, lsr #32 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3917c │ │ │ │ + bl 0xfec39144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2affd0 │ │ │ │ + blls 0x2aff98 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -r7, lsl #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1f21 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1ee9 │ │ │ │ @ instruction: 0x43294320 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec391dc │ │ │ │ + bl 0xfec391a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2b0030 │ │ │ │ + blls 0x2afff8 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fdd7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1f81 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1f49 │ │ │ │ rsbmi r4, r9, r0, rrx │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ @@ -214788,15 +214774,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36ac78 │ │ │ │ + bls 0x36ac40 │ │ │ │ stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -r1, ror #11 │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214809,15 +214795,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6824 │ │ │ │ + bmi 0x2d67ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214831,29 +214817,29 @@ │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ ldc2l 7, cr15, [sl, #-988] @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r3, #1407]! @ 0x57f │ │ │ │ - bl 0x1f7399c │ │ │ │ + bl 0x1f73964 │ │ │ │ strtmi r0, [pc], -r5, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfbeec │ │ │ │ + bcs 0xfbeb4 │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d68c0 │ │ │ │ + bmi 0x2d6888 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214862,15 +214848,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36ada0 │ │ │ │ + bls 0x36ad68 │ │ │ │ ldc2 7, cr15, [r2, #-988] @ 0xfffffc24 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -ip, asr #11 │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214883,15 +214869,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d694c │ │ │ │ + bmi 0x2d6914 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214905,29 +214891,29 @@ │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ stc2l 7, cr15, [r6], {247} @ 0xf7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e33ac4 │ │ │ │ + bl 0x1e33a8c │ │ │ │ strtmi r0, [pc], -sl, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfc014 │ │ │ │ + bcs 0xfbfdc │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d69e8 │ │ │ │ + bmi 0x2d69b0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214936,20 +214922,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f3afc │ │ │ │ + bls 0x2f3ac4 │ │ │ │ ldc2l 7, cr15, [lr], #-988 @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r5, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1df3afc │ │ │ │ + bl 0x1df3ac4 │ │ │ │ ldrmi r0, [r9], -r3, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -214976,29 +214962,29 @@ │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ ldc2 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r1, #1407]! @ 0x57f │ │ │ │ - bl 0x1ef3bc8 │ │ │ │ + bl 0x1ef3b90 │ │ │ │ strtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe2930 │ │ │ │ + bcs 0xe28f8 │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6b04 │ │ │ │ + bmi 0x2d6acc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -215007,20 +214993,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f3c18 │ │ │ │ - blx 0xffd203a6 │ │ │ │ + bls 0x2f3be0 │ │ │ │ + blx 0xffd2036e │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db3c18 │ │ │ │ + bl 0x1db3be0 │ │ │ │ ldrmi r0, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -215043,246 +215029,246 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ - blx 0xfeba0432 │ │ │ │ + blx 0xfeba03fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e33ce4 │ │ │ │ + bl 0x1e33cac │ │ │ │ strtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe2a4c │ │ │ │ + bcs 0xe2a14 │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6c20 │ │ │ │ + bmi 0x2d6be8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ - blx 0xfe6f3f38 │ │ │ │ - blx 0xfe75faf8 │ │ │ │ + blx 0xfe6f3f00 │ │ │ │ + blx 0xfe75fac0 │ │ │ │ @ instruction: 0xf5a0f489 │ │ │ │ @ instruction: 0xf8dd5008 │ │ │ │ ldmdacc r0, {r4, r5, sp, pc} │ │ │ │ ldrsbtlt pc, [r4], -sp @ │ │ │ │ @ instruction: 0xf78afa9a │ │ │ │ - blx 0xfe7c912c │ │ │ │ + blx 0xfe7c90f4 │ │ │ │ movwls pc, #1675 @ 0x68b @ │ │ │ │ movwcs r9, #35342 @ 0x8a0e │ │ │ │ - blx 0x16a04da │ │ │ │ + blx 0x16a04a2 │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x000845a9 │ │ │ │ smlatble r3, r0, r5, r4 │ │ │ │ ldrbvs lr, [r3, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf089fa99 │ │ │ │ - blx 0xfe6f686c │ │ │ │ + blx 0xfe6f6834 │ │ │ │ andlt pc, r3, r8, lsl #3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39748 │ │ │ │ + bl 0xfec39710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x1007564 │ │ │ │ + blt 0x100752c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffb1f │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr}^ │ │ │ │ - blcs 0xf3b44 │ │ │ │ + blcs 0xf3b0c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c62ec │ │ │ │ + bmi 0x2c62b4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea988 │ │ │ │ - blt 0xd368d0 │ │ │ │ + blt 0xeea950 │ │ │ │ + blt 0xd36898 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec397a8 │ │ │ │ + bl 0xfec39770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10075c4 │ │ │ │ + blt 0x100758c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbx.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c6354 │ │ │ │ + bmi 0x2c631c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea9f0 │ │ │ │ - blt 0xd36938 │ │ │ │ + blt 0xeea9b8 │ │ │ │ + blt 0xd36900 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39810 │ │ │ │ + bl 0xfec397d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100762c │ │ │ │ + blt 0x10075f4 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffabb │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x127c438 │ │ │ │ - b 0x12a2e50 │ │ │ │ + b 0x127c400 │ │ │ │ + b 0x12a2e18 │ │ │ │ stmia r0, {r0, r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c63bc │ │ │ │ + bmi 0x2c6384 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaa58 │ │ │ │ - blt 0xd369a0 │ │ │ │ + blt 0xeeaa20 │ │ │ │ + blt 0xd36968 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39878 │ │ │ │ + bl 0xfec39840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x1007694 │ │ │ │ + blt 0x100765c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c6424 │ │ │ │ + bmi 0x2c63ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaac0 │ │ │ │ - blt 0xd36a08 │ │ │ │ + blt 0xeeaa88 │ │ │ │ + blt 0xd369d0 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec398e0 │ │ │ │ + bl 0xfec398a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10076fc │ │ │ │ + blt 0x10076c4 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffa53 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r6, r6, pc, ror r7 │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, lr}^ │ │ │ │ - blcs 0xfc4e0 │ │ │ │ + blcs 0xfc4a8 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c6488 │ │ │ │ + bmi 0x2c6450 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeab24 │ │ │ │ - blt 0xd36a6c │ │ │ │ + blt 0xeeaaec │ │ │ │ + blt 0xd36a34 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39944 │ │ │ │ + bl 0xfec3990c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x1007760 │ │ │ │ + blt 0x1007728 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d15-d17}, d17 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4326677f │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, r8, r9, lr}^ │ │ │ │ - blcs 0xfc544 │ │ │ │ + blcs 0xfc50c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c64ec │ │ │ │ + bmi 0x2c64b4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeab88 │ │ │ │ - blt 0xd36ad0 │ │ │ │ + blt 0xeeab50 │ │ │ │ + blt 0xd36a98 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec399a8 │ │ │ │ + bl 0xfec39970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10077c4 │ │ │ │ + blt 0x100778c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbx.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c6550 │ │ │ │ + bmi 0x2c6518 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeabec │ │ │ │ - blt 0xd36b34 │ │ │ │ + blt 0xeeabb4 │ │ │ │ + blt 0xd36afc │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -215294,20 +215280,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf9bef7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4210 │ │ │ │ + blt 0xaf41d8 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef4054 │ │ │ │ + bl 0x1ef401c │ │ │ │ strmi r0, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x67415c │ │ │ │ + blt 0x674124 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215338,20 +215324,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf962f7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf3eec │ │ │ │ + blt 0xaf3eb4 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d34224 │ │ │ │ + bl 0x1d341ec │ │ │ │ strbmi r0, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x67412c │ │ │ │ + blt 0x6740f4 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215384,20 +215370,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf90af7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4378 │ │ │ │ + blt 0xaf4340 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d341bc │ │ │ │ + bl 0x1d34184 │ │ │ │ strmi r0, [sl], -r8, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x6742c4 │ │ │ │ + blt 0x67428c │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215428,20 +215414,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf8aef7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf4054 │ │ │ │ + blt 0xaf401c │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef438c │ │ │ │ + bl 0x1ef4354 │ │ │ │ strbmi r0, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x674294 │ │ │ │ + blt 0x67425c │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215474,20 +215460,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf856f7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf44e0 │ │ │ │ + blt 0xaf44a8 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x474428 │ │ │ │ + blt 0x4743f0 │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215517,20 +215503,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xfffcf7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb741b8 │ │ │ │ + blt 0xb74180 │ │ │ │ strbmi fp, [sl, #-2595] @ 0xfffff5dd │ │ │ │ - bl 0x1db44e4 │ │ │ │ + bl 0x1db44ac │ │ │ │ strbmi r0, [r1], -r8, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x474434 │ │ │ │ + blt 0x4743fc │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215563,20 +215549,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xffa4f7f6 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4644 │ │ │ │ + blt 0xaf460c │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x47458c │ │ │ │ + blt 0x474554 │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215606,20 +215592,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xff4af7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb7431c │ │ │ │ + blt 0xb742e4 │ │ │ │ ldrmi fp, [r1, #2595] @ 0xa23 │ │ │ │ - bl 0x1ef4648 │ │ │ │ + bl 0x1ef4610 │ │ │ │ strbmi r0, [r1], -r3, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x474598 │ │ │ │ + blt 0x474560 │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215650,19 +215636,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mrc2 7, 7, pc, cr2, cr6, {7} │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf43cc │ │ │ │ - bl 0x711658 │ │ │ │ + blt 0xaf4394 │ │ │ │ + bl 0x711620 │ │ │ │ vsubw.u q0, , d0 │ │ │ │ - bl 0x1146b48 │ │ │ │ - blt 0x8a3604 │ │ │ │ + bl 0x1146b10 │ │ │ │ + blt 0x8a35cc │ │ │ │ ldm ip, {r1, r2, r4, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215692,19 +215678,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mrc2 7, 4, pc, cr14, cr6, {7} │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xbb4474 │ │ │ │ - bl 0x711700 │ │ │ │ + blt 0xbb443c │ │ │ │ + bl 0x7116c8 │ │ │ │ vaddl.u q0, d15, d3 │ │ │ │ - bl 0x1146bf0 │ │ │ │ - blt 0x2a32ac │ │ │ │ + bl 0x1146bb8 │ │ │ │ + blt 0x2a3274 │ │ │ │ ldm ip, {r1, r2, r3, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215749,30 +215735,30 @@ │ │ │ │ stmiavs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ tstcs r0, r8, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4673bd30 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - addscc pc, r4, sp, asr #12 │ │ │ │ + subscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3a198 │ │ │ │ + bl 0xfec3a160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ suble r2, sp, r0, lsl #22 │ │ │ │ eorsle r2, r7, r0, lsl #18 │ │ │ │ cmnpvc ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ @@ -215786,15 +215772,15 @@ │ │ │ │ stccs 8, cr6, [r0, #-20] @ 0xffffffec │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r6, ip, lr, pc} │ │ │ │ strcs r6, [r1], -r3, lsr #32 │ │ │ │ rsbvs r6, r3, r3, lsl #16 │ │ │ │ svcmi 0x0071f513 │ │ │ │ shasxmi fp, r5, ip │ │ │ │ andle r3, sp, #1048576 @ 0x100000 │ │ │ │ - ldc2l 1, cr15, [r8, #-768] @ 0xfffffd00 │ │ │ │ + ldc2l 1, cr15, [r4, #-768] @ 0xfffffd00 │ │ │ │ biceq lr, r5, #4, 22 @ 0x1000 │ │ │ │ vld1.16 {d20-d23}, [pc], r0 │ │ │ │ vld1.16 {d4-d7}, [r0 :128], r1 │ │ │ │ @ instruction: 0xf0204070 │ │ │ │ @ instruction: 0xf84400ff │ │ │ │ subsvs r0, sl, r5, lsr r0 │ │ │ │ @ instruction: 0x61a62001 │ │ │ │ @@ -215825,107 +215811,107 @@ │ │ │ │ biceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ stmdavs r3, {r1, r3, r4, r6, sp, lr} │ │ │ │ @ instruction: 0x462be7b4 │ │ │ │ ldrb r2, [r5, r1, lsl #12]! │ │ │ │ ldr r2, [r5, r1, lsl #10]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x19e540 │ │ │ │ + blhi 0x19e508 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [ip], #-3695 @ 0xfffff191 │ │ │ │ - ldclne 1, cr15, [pc], #8 @ 0xe30a8 │ │ │ │ + ldclne 1, cr15, [pc], #8 @ 0xe3070 │ │ │ │ cdpvc 2, 6, cr15, cr0, cr4, {2} │ │ │ │ cdpeq 2, 9, cr15, cr5, cr0, {6} │ │ │ │ - ldclmi 5, cr15, [pc], #-48 @ 0xe307c │ │ │ │ + ldclmi 5, cr15, [pc], #-48 @ 0xe3044 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xbde73c │ │ │ │ + blhi 0xbde704 │ │ │ │ ldrbtmi r4, [r1], r0, ror #13 │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ - @ instruction: 0xf828f1c1 │ │ │ │ + @ instruction: 0xf824f1c1 │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x15e40f0 │ │ │ │ + bllt 0x15e40b8 │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x12c0fc │ │ │ │ - bl 0x1a4928 │ │ │ │ + bl 0x12c0c4 │ │ │ │ + bl 0x1a48f0 │ │ │ │ stmdblt r7!, {r1, r3} │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ svclt 0x00183c00 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x19e428 │ │ │ │ + blhi 0x19e3f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ - @ instruction: 0xf85ef1c1 │ │ │ │ + @ instruction: 0xf85af1c1 │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ ldclne 13, cr3, [fp], #-32 @ 0xffffffe0 │ │ │ │ andcs sp, r1, lr, asr #3 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x10f394 │ │ │ │ + blcs 0x10f35c │ │ │ │ mrcne 0, 2, sp, cr13, cr7, {2} │ │ │ │ mcrne 6, 2, r4, cr3, cr8, {4} │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @ instruction: 0xf105050b │ │ │ │ ldrble r0, [r8], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0x46474691 │ │ │ │ orreq lr, r0, #1024 @ 0x400 │ │ │ │ - blls 0x107da8 │ │ │ │ + blls 0x107d70 │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ - @ instruction: 0xff06f1b3 │ │ │ │ + @ instruction: 0xff02f1b3 │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ - bl 0x1e9da8 │ │ │ │ + bl 0x1e9d70 │ │ │ │ addsmi r0, r6, #6144 @ 0x1800 │ │ │ │ adcsmi sp, r5, #3735552 @ 0x390000 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfeba9e88 │ │ │ │ + bl 0xfeba9e50 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x334b40 │ │ │ │ - blne 0x10a31f4 │ │ │ │ + bl 0x334b08 │ │ │ │ + blne 0x10a31bc │ │ │ │ @ instruction: 0xf72c1b36 │ │ │ │ - bicslt lr, sp, ip, asr #31 │ │ │ │ + bicslt lr, sp, r8, ror #31 │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x149df4 │ │ │ │ + blcc 0x149dbc │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea1727c │ │ │ │ - bl 0x323a28 │ │ │ │ + bl 0xfea17244 │ │ │ │ + bl 0x3239f0 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ @ instruction: 0x4638f879 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -215942,19 +215928,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ @ instruction: 0xf643e7f4 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ andscs r0, r2, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vshr.s64 d19, d0, #64 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - cdp2 1, 2, cr15, cr0, cr2, {5} │ │ │ │ + cdp2 1, 1, cr15, cr12, cr2, {5} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf87cf194 │ │ │ │ + @ instruction: 0xf878f194 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strhtcc pc, [ip], #-128 @ 0xffffff80 @ │ │ │ │ svcvs 0x00064680 │ │ │ │ biclt r4, fp, #145752064 @ 0x8b00000 │ │ │ │ @@ -215982,15 +215968,15 @@ │ │ │ │ andvc pc, r0, ip, asr #17 │ │ │ │ stc2l 0, cr15, [r0], #136 @ 0x88 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a46003 │ │ │ │ adcsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ bicsle r4, r3, ip, lsl r6 │ │ │ │ streq pc, [ip, -fp, lsr #3] │ │ │ │ - bleq 0x35e1a0 │ │ │ │ + bleq 0x35e168 │ │ │ │ streq pc, [r4], #-427 @ 0xfffffe55 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ stc2l 0, cr15, [ip], {34} @ 0x22 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r8, #3 │ │ │ │ @ instruction: 0xf1ab2202 │ │ │ │ @@ -216004,15 +215990,15 @@ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x4684b570 │ │ │ │ stmdavs r4, {r8, sl, sp} │ │ │ │ - bne 0x156b360 │ │ │ │ + bne 0x156b328 │ │ │ │ andsmi r6, r8, r0, lsr #32 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ rscvs r6, r5, r1, lsr #1 │ │ │ │ @ instruction: 0xf003d005 │ │ │ │ stmdacs r4, {r2, r4} │ │ │ │ ldrmi sp, [r6], fp, lsr #32 │ │ │ │ @ instruction: 0x61204610 │ │ │ │ @@ -216055,20 +216041,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0x101fb2a │ │ │ │ + blx 0xf1faf2 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ - blne 0x19f7634 │ │ │ │ + blne 0x19f75fc │ │ │ │ and r4, r1, r6, lsl #12 │ │ │ │ - blne 0xfe9f4510 │ │ │ │ + blne 0xfe9f44d8 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [lr, #-988] @ 0xfffffc24 │ │ │ │ ldmle r7!, {r2, r4, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -216089,19 +216075,19 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ vqdmulh.s d31, d4, d4 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ stclpl 8, cr1, [fp], {200} @ 0xc8 │ │ │ │ mvnle r2, pc, ror fp │ │ │ │ @ instruction: 0xf1007843 │ │ │ │ - blcs 0x1226cb4 │ │ │ │ + blcs 0x1226c7c │ │ │ │ @ instruction: 0xf81ed1e2 │ │ │ │ - blcs 0x13f30bc │ │ │ │ + blcs 0x13f3084 │ │ │ │ @ instruction: 0xf89ed1de │ │ │ │ - blcs 0x126f4c4 │ │ │ │ + blcs 0x126f48c │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ bicsle r0, r7, r0, lsl #28 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ svceq 0x0001f013 │ │ │ │ ldrblt sp, [r0, #-75]! @ 0xffffffb5 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -216114,93 +216100,93 @@ │ │ │ │ ldmdavs sp, {r1, r2, fp, sp, lr} │ │ │ │ and r4, r5, sp, lsl #8 │ │ │ │ streq lr, [r0], #-2980 @ 0xfffff45c │ │ │ │ andle r4, sp, r5, lsl #8 │ │ │ │ stcle 12, cr2, [r9, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1bf4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf186daf2 │ │ │ │ - stmdavs r3, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmiane ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20ba870 │ │ │ │ + blcs 0x20ba838 │ │ │ │ stmdavc r3!, {r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 0x122a6e0 │ │ │ │ + blcs 0x122a6a8 │ │ │ │ @ instruction: 0xf815d1cc │ │ │ │ - blcs 0x13f3158 │ │ │ │ + blcs 0x13f3120 │ │ │ │ stmdavc fp!, {r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ bicle r2, r5, r6, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0xf5a1b0b9 │ │ │ │ - bmi 0x6381b0 │ │ │ │ + bmi 0x638178 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ andcs r9, r3, r1 │ │ │ │ addvc pc, r0, #13828096 @ 0xd30000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eorsls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf1c29307 │ │ │ │ - stmiblt r8!, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x32c5c0 │ │ │ │ - blls 0xebd62c │ │ │ │ + stmiblt r8!, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blmi 0x32c588 │ │ │ │ + blls 0xebd5f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r0, asr #4 │ │ │ │ tstcs r0, r9, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andcs sl, r4, sl, lsl #18 │ │ │ │ - mrc2 1, 0, pc, cr12, cr15, {5} │ │ │ │ - blle 0xff9ad5f4 │ │ │ │ + mrc2 1, 0, pc, cr8, cr15, {5} │ │ │ │ + blle 0xff9ad5bc │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - stc2l 7, cr15, [r8], #188 @ 0xbc │ │ │ │ + stc2 7, cr15, [r4, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf86af004 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vmla.f d19, d16, d1[0] │ │ │ │ @ instruction: 0xf7f7010e │ │ │ │ stmdage r8, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - cmppmi r9, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R9_usr, r3 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf9d8f7f7 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ strcc fp, [r1, #-315] @ 0xfffffec5 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x22c4e2 │ │ │ │ + blx 0x22c4aa │ │ │ │ @ instruction: 0xf8d7f303 │ │ │ │ cdpls 0, 0, cr2, cr8, cr8, {6} │ │ │ │ - blvs 0xff649a74 │ │ │ │ + blvs 0xff649a3c │ │ │ │ andcs r3, r0, #1048576 @ 0x100000 │ │ │ │ cmneq r6, r3, lsl #10 │ │ │ │ streq pc, [r3, #-37] @ 0xffffffdb │ │ │ │ sbceq pc, r4, r6, lsl r1 @ │ │ │ │ ldreq pc, [r4, #-261] @ 0xfffffefb │ │ │ │ stmdaeq r0, {r1, r6, r8, ip, sp, lr, pc} │ │ │ │ stmdals fp, {r0, r2, r3, r5, fp, ip} │ │ │ │ @@ -216212,58 +216198,58 @@ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf1b1bf08 │ │ │ │ vminnm.f32 , , │ │ │ │ movwls r0, #8971 @ 0x230b │ │ │ │ andle r4, r8, sl, lsl r6 │ │ │ │ ldmne fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ - bl 0x1cf4100 │ │ │ │ + bl 0x1cf40c8 │ │ │ │ @ instruction: 0xf0c00c0c │ │ │ │ @ instruction: 0xf13881d3 │ │ │ │ @ instruction: 0xf646f901 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vmla.f d19, d0, d0[7] │ │ │ │ strmi r0, [r3], lr, lsr #2 │ │ │ │ - blx 0xffc1fba2 │ │ │ │ + blx 0xffc1fb6a │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8d34682 │ │ │ │ @ instruction: 0xf13d0428 │ │ │ │ pkhbtmi pc, r1, r9, lsl #25 @ │ │ │ │ - @ instruction: 0xf9b6f1bb │ │ │ │ + @ instruction: 0xf9b2f1bb │ │ │ │ strmi r4, [r3], -r9, asr #12 │ │ │ │ @ instruction: 0xf6464652 │ │ │ │ - vshr.s64 d19, d28, #64 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf150002e │ │ │ │ strmi pc, [r3], -fp, lsl #27 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ stc2l 1, cr15, [r6, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf1494650 │ │ │ │ @ instruction: 0xf1bbfd43 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1374658 │ │ │ │ @ instruction: 0xf44fff59 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ strbmi r2, [r8], -r1, asr #2 │ │ │ │ - mcr2 1, 2, pc, cr2, cr14, {5} @ │ │ │ │ + mrc2 1, 1, pc, cr14, cr14, {5} │ │ │ │ strbmi r9, [r8], -r7 │ │ │ │ ldc2 1, cr15, [r2, #-292]! @ 0xfffffedc │ │ │ │ - blcs 0x10a32c │ │ │ │ + blcs 0x10a2f4 │ │ │ │ cmnphi r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r8], -sp │ │ │ │ - blne 0xfec30fec │ │ │ │ - beq 0x11f85c │ │ │ │ + blne 0xfec30fb4 │ │ │ │ + beq 0x11f824 │ │ │ │ @ instruction: 0xf1494648 │ │ │ │ @ instruction: 0xf646fcdd │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ + vqdmlal.s , d0, d0[5] │ │ │ │ strmi r0, [r3], lr, lsr #6 │ │ │ │ vcgt.s8 d22, d19, d6 │ │ │ │ - vmla.f d19, d0, d1[3] │ │ │ │ + vorr.i32 d19, #5 @ 0x00000005 │ │ │ │ strbvs r0, [r5], #-270 @ 0xfffffef2 │ │ │ │ vtst.8 d22, d4, d8 │ │ │ │ vorr.i32 , #262144 @ 0x00040000 │ │ │ │ - blls 0x2e4d9c │ │ │ │ + blls 0x2e4d64 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ movwcc sl, #6158 @ 0x180e │ │ │ │ eorge pc, r4, fp, asr #17 │ │ │ │ eorcc pc, ip, fp, lsr #17 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ teqcs r4, #20 │ │ │ │ andscc pc, ip, fp, asr #17 │ │ │ │ @@ -216275,93 +216261,93 @@ │ │ │ │ teqcs r4, #16 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ eorcc pc, r8, fp, asr #17 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ andcc pc, r4, fp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - ldmcc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmcc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ subls pc, r0, sp, asr #17 │ │ │ │ eorsge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf916f7f7 │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8989b0e │ │ │ │ - blvs 0xff5877c4 │ │ │ │ + blvs 0xff58778c │ │ │ │ streq pc, [ip], -r3, lsl #2 │ │ │ │ andcc r6, r3, #90 @ 0x5a │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @ instruction: 0xf88360d8 │ │ │ │ @ instruction: 0xf1029010 │ │ │ │ andcs r0, r5, #8, 2 │ │ │ │ andcs r6, r6, #26 │ │ │ │ @ instruction: 0xf8d7609a │ │ │ │ @ instruction: 0xf10320c8 │ │ │ │ tstls r4, r4, lsl r0 │ │ │ │ movwls r1, #22643 @ 0x5873 │ │ │ │ stmdavs fp!, {r0, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ ldrmi r6, [r9], #-3026 @ 0xfffff42e │ │ │ │ - stcl 7, cr15, [r6], {44} @ 0x2c │ │ │ │ + stcl 7, cr15, [r2], #176 @ 0xb0 │ │ │ │ stmdbls r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8d82205 │ │ │ │ rsbspl r0, r2, r0 │ │ │ │ @ instruction: 0xf883227c │ │ │ │ @ instruction: 0xf10d9010 │ │ │ │ sbcsvs r0, r8, r8, asr #18 │ │ │ │ subsvs r2, sl, r3, lsl #2 │ │ │ │ addsvs r4, r9, r8, asr #12 │ │ │ │ @ instruction: 0xf1034651 │ │ │ │ @ instruction: 0x96040614 │ │ │ │ - svc 0x0004f1b2 │ │ │ │ - @ instruction: 0xf94af1bb │ │ │ │ + svc 0x0000f1b2 │ │ │ │ + @ instruction: 0xf946f1bb │ │ │ │ subseq pc, r0, sp, lsr #17 │ │ │ │ - @ instruction: 0xf8d6f1bb │ │ │ │ + @ instruction: 0xf8d2f1bb │ │ │ │ subseq pc, r2, sp, lsr #17 │ │ │ │ - @ instruction: 0xf902f1bb │ │ │ │ + @ instruction: 0xf8fef1bb │ │ │ │ @ instruction: 0xf1bb9015 │ │ │ │ - andsls pc, r6, r7, lsl #18 │ │ │ │ - @ instruction: 0xf8f4f1bb │ │ │ │ + andsls pc, r6, r3, lsl #18 │ │ │ │ + @ instruction: 0xf8f0f1bb │ │ │ │ @ instruction: 0x46509017 │ │ │ │ - @ instruction: 0xf928f1bb │ │ │ │ + @ instruction: 0xf924f1bb │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ andsls r6, r8, r9, lsr #16 │ │ │ │ ldmib r2, {r0, r2, r3, r4, fp, sp, pc}^ │ │ │ │ - bl 0xfea790b4 │ │ │ │ + bl 0xfea7907c │ │ │ │ strtmi r0, [r9], #-2565 @ 0xfffff5fb │ │ │ │ svceq 0x0050f1ba │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @ instruction: 0x46520a50 │ │ │ │ - stc 7, cr15, [sl], {44} @ 0x2c │ │ │ │ - blls 0x234324 │ │ │ │ + stc 7, cr15, [r6], #176 @ 0xb0 │ │ │ │ + blls 0x2342ec │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, r3, ror r1 │ │ │ │ strmi sp, [sl], -r9 │ │ │ │ svcpl 0x0001f811 │ │ │ │ andvc fp, r8, r5, lsl #18 │ │ │ │ - bl 0xfe97212c │ │ │ │ + bl 0xfe9720f4 │ │ │ │ ldrmi r0, [r2, #521] @ 0x209 │ │ │ │ @ instruction: 0xf8d7d8f5 │ │ │ │ movwls r2, #20684 @ 0x50cc │ │ │ │ strteq pc, [r8], #-2258 @ 0xfffff72e │ │ │ │ - blx 0xfec9fd8e │ │ │ │ + blx 0xfec9fd56 │ │ │ │ @ instruction: 0x46012210 │ │ │ │ ldmdage r9, {r0, r2, r9, sl, lr} │ │ │ │ - ldc2 1, cr15, [r4, #-716] @ 0xfffffd34 │ │ │ │ + ldc2 1, cr15, [r0, #-716] @ 0xfffffd34 │ │ │ │ @ instruction: 0xf1494628 │ │ │ │ stmdals r4, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4649227c │ │ │ │ - stcl 7, cr15, [r4], #-176 @ 0xffffff50 │ │ │ │ + stc 7, cr15, [r0], {44} @ 0x2c │ │ │ │ ldmdavs lr, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmlacs.f64 d9, d0, d5 │ │ │ │ addhi pc, r7, r0 │ │ │ │ - bpl 0x320f54 │ │ │ │ + bpl 0x320f1c │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldreq pc, [ip, #259] @ 0x103 │ │ │ │ - beq 0x51ff78 │ │ │ │ + beq 0x51ff40 │ │ │ │ ldrmi r4, [r2, #1731]! @ 0x6c3 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ mulcs r4, fp, r8 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ orrseq pc, r4, #79 @ 0x4f │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8ddbf0c │ │ │ │ @@ -216372,25 +216358,25 @@ │ │ │ │ @ instruction: 0xf04f712a │ │ │ │ @ instruction: 0xf8450205 │ │ │ │ @ instruction: 0xf04f2c0c │ │ │ │ @ instruction: 0xf8450201 │ │ │ │ @ instruction: 0xf04f2c04 │ │ │ │ svclt 0x00080290 │ │ │ │ vst3.32 {d15[0],d16[0],d17[0]}, [r8] │ │ │ │ - mcr 1, 4, pc, cr4, cr2, {5} @ │ │ │ │ + mcr 1, 4, pc, cr0, cr2, {5} @ │ │ │ │ addscs pc, r0, #14024704 @ 0xd60000 │ │ │ │ subsmi pc, r4, sp, lsr #17 │ │ │ │ strpl pc, [r0], #-1286 @ 0xfffffafa │ │ │ │ subhi pc, r8, sp, asr #17 │ │ │ │ andsls r6, r8, #1179648 @ 0x120000 │ │ │ │ - @ instruction: 0xf888f1bb │ │ │ │ + @ instruction: 0xf884f1bb │ │ │ │ @ instruction: 0xf1bb9019 │ │ │ │ - andsls pc, sl, r5, ror r8 @ │ │ │ │ + andsls pc, sl, r1, ror r8 @ │ │ │ │ @ instruction: 0xf1bb2000 │ │ │ │ - @ instruction: 0xf8d4f8a9 │ │ │ │ + @ instruction: 0xf8d4f8a5 │ │ │ │ eorls r2, r5, #20, 4 @ 0x40000001 │ │ │ │ andscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d49226 │ │ │ │ eorls r2, r7, #28, 4 @ 0xc0000001 │ │ │ │ eorcs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d49228 │ │ │ │ eorls r2, r9, #36, 4 @ 0x40000002 │ │ │ │ @@ -216409,74 +216395,74 @@ │ │ │ │ subcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf506901b │ │ │ │ eorsls r5, r2, #8 │ │ │ │ @ instruction: 0xf8d43010 │ │ │ │ eorls r2, r4, #16, 4 │ │ │ │ subcs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf76b9233 │ │ │ │ - @ instruction: 0xf8d4f819 │ │ │ │ + @ instruction: 0xf8d4f835 │ │ │ │ @ instruction: 0x46492210 │ │ │ │ @ instruction: 0x46389034 │ │ │ │ addscs r9, r4, #1342177283 @ 0x50000003 │ │ │ │ - bl 0xff8a1670 │ │ │ │ + bl 0xfffa1638 │ │ │ │ rsbsvs pc, r4, #14024704 @ 0xd60000 │ │ │ │ cdpcs 5, 0, cr3, cr0, cr8, {5} │ │ │ │ @ instruction: 0xf8ddd183 │ │ │ │ cdpls 0, 0, cr11, cr7, cr12, {0} │ │ │ │ stcls 6, cr4, [r2], {93} @ 0x5d │ │ │ │ andle lr, pc, r4 │ │ │ │ - bne 0x9f49f0 │ │ │ │ + bne 0x9f49b8 │ │ │ │ ldcle 12, cr2, [sp, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1bf4630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf186daf3 │ │ │ │ - stmdavs r3, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ @ instruction: 0xf1494658 │ │ │ │ @ instruction: 0xf186fbb9 │ │ │ │ - stmdavs r4, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034264 │ │ │ │ @ instruction: 0xf72ffe7d │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r7, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ff2800 │ │ │ │ @ instruction: 0xf1bcadd4 │ │ │ │ - ldrb pc, [r0, #3593] @ 0xe09 @ │ │ │ │ + ldrb pc, [r0, #3589] @ 0xe05 @ │ │ │ │ @ instruction: 0xf1494658 │ │ │ │ stmdage r7, {r0, r1, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bicmi pc, r9, r3, asr #4 │ │ │ │ + orrsmi pc, r1, r3, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffd2f7f6 │ │ │ │ @ instruction: 0xf1864604 │ │ │ │ - stccs 12, cr15, [r0], {91} @ 0x5b │ │ │ │ + stccs 12, cr15, [r0], {87} @ 0x57 │ │ │ │ movwcs sp, #2819 @ 0xb03 │ │ │ │ andvs r2, r3, r0, lsl #8 │ │ │ │ stmdavs r4, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrb r4, [lr, r4, ror #4] │ │ │ │ - mrrc2 1, 8, pc, r0, cr6 @ │ │ │ │ + mcrr2 1, 8, pc, ip, cr6 @ │ │ │ │ @ instruction: 0xf1c4e7f5 │ │ │ │ - svclt 0x0000f81f │ │ │ │ + svclt 0x0000f81b │ │ │ │ @ instruction: 0xf5a06d80 │ │ │ │ - blx 0xfeceba5c │ │ │ │ + blx 0xfeceba24 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ac6c │ │ │ │ + bl 0xfec3ac34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ tstcs fp, #131 @ 0x83 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - msrvc (UNDEF: 96), sp │ │ │ │ + msrvc R8_usr, sp │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf02b012d │ │ │ │ @ instruction: 0xf500f8a1 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf8535140 │ │ │ │ @ instruction: 0xf4022c08 │ │ │ │ @ instruction: 0xf4126300 │ │ │ │ @ instruction: 0xf3c24f00 │ │ │ │ @@ -216536,29 +216522,29 @@ │ │ │ │ strb r4, [r0, r0, asr #7] │ │ │ │ andvs pc, r3, r2, asr #7 │ │ │ │ svclt 0x00942802 │ │ │ │ andcs r2, r1, r0 │ │ │ │ @ instruction: 0xf412e7c9 │ │ │ │ mvnle r6, r0, ror #30 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - strdeq ip, [r2], r0 │ │ │ │ + addeq ip, r2, r8, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3adb4 │ │ │ │ + bl 0xfec3ad7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6!, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdp 0, 1, cr11, cr13, cr3, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - msrvc (UNDEF: 96), sp │ │ │ │ + msrvc R8_usr, sp │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf02a012d │ │ │ │ @ instruction: 0xf500fffd │ │ │ │ @ instruction: 0xf8d25240 │ │ │ │ @ instruction: 0xf0133544 │ │ │ │ strdle r0, [r4], -r0 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ andcs fp, r3, r4, lsl pc │ │ │ │ @@ -216579,42 +216565,42 @@ │ │ │ │ svclt 0x00180ff0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq ip, r2, r8, lsr #5 │ │ │ │ + addeq ip, r2, r0, ror #5 │ │ │ │ svclt 0x009f281b │ │ │ │ - msrvc SPSR_, #-805306364 @ 0xd0000004 │ │ │ │ + msrvc CPSR_, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - msrvc SPSR_, #-805306364 @ 0xd0000004 │ │ │ │ + msrvc CPSR_, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ vqadd.s8 d27, d20, d5 │ │ │ │ vmul.f d23, d0, d0[4] │ │ │ │ - blmi 0xff466300 │ │ │ │ + blmi 0xff4662c8 │ │ │ │ pkhbtmi r4, sl, r4, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, pc} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ @ instruction: 0xf1bf0300 │ │ │ │ - @ instruction: 0xf8d9fef1 │ │ │ │ - b 0x14bbcc4 │ │ │ │ + @ instruction: 0xf8d9feed │ │ │ │ + b 0x14bbc8c │ │ │ │ @ instruction: 0xf5b80880 │ │ │ │ svclt 0x00b85f80 │ │ │ │ stmpl r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00182e00 │ │ │ │ svclt 0x003442a6 │ │ │ │ andcs r2, r0, r1 │ │ │ │ bicshi pc, r8, r0, asr #1 │ │ │ │ @@ -216623,106 +216609,106 @@ │ │ │ │ svccs 0x0000781f │ │ │ │ vqadd.s8 , q2, q12 │ │ │ │ vorr.i32 , #262144 @ 0x00040000 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, sl}^ │ │ │ │ stmib sp, {r2, r3}^ │ │ │ │ stmib sp, {r1, r2, r3}^ │ │ │ │ andsls r0, r2, r0, lsl r0 │ │ │ │ - blx 0xfe7a0408 │ │ │ │ + blx 0xfe6a03d0 │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x11a0326 │ │ │ │ + blx 0x11a02ee │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - blx 0xfee84444 │ │ │ │ + blx 0xfee8440c │ │ │ │ strtmi pc, [r2], -r6, lsl #7 │ │ │ │ stmdage ip, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff095b │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7ffa80c │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ orrshi pc, lr, r0 │ │ │ │ vnmls.f64 d4, d29, d25 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ - vqdmlsl.s , d0, d0[4] │ │ │ │ + vabdl.s8 , d0, d16 │ │ │ │ ldrbtmi r0, [fp], #-1843 @ 0xfffff8cd │ │ │ │ vtst.8 d22, d13, d11 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ ldmpl r0, {r0, r2, r3, r5, r8}^ │ │ │ │ smladls r0, fp, r3, r2 │ │ │ │ - rscscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xff3cf02a │ │ │ │ subpl pc, pc, r0, lsl #10 │ │ │ │ stcvs 8, cr15, [r8], {80} @ 0x50 │ │ │ │ strbcs pc, [r0], -r6, asr #7 @ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1bf80d6 │ │ │ │ - submi pc, r4, #2288 @ 0x8f0 │ │ │ │ + submi pc, r4, #2224 @ 0x8b0 │ │ │ │ vld2.8 {d6-d7}, [r4 :128], fp │ │ │ │ - ldc 4, cr4, [pc, #448] @ 0xe3f4c │ │ │ │ + ldc 4, cr4, [pc, #448] @ 0xe3f14 │ │ │ │ @ instruction: 0xf0247b94 │ │ │ │ @ instruction: 0xf8d904ff │ │ │ │ - bl 0x1ebd98 │ │ │ │ + bl 0x1ebd60 │ │ │ │ @ instruction: 0x23220903 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00384294 │ │ │ │ @ instruction: 0x46012332 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #136314880 @ 0x8200000 │ │ │ │ andcs r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - blvc 0x19f3ec │ │ │ │ - @ instruction: 0xf9b8f1c0 │ │ │ │ + blvc 0x19f3b4 │ │ │ │ + @ instruction: 0xf9b4f1c0 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strmi r8, [r1, #401] @ 0x191 │ │ │ │ addshi pc, sp, r0 │ │ │ │ - cmpppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ orrseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ rsccc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff9a033e │ │ │ │ + blx 0xff9a0306 │ │ │ │ movwcs sl, #7436 @ 0x1d0c │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x97127710 │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ ldrtmi fp, [r8], -r0, ror #2 │ │ │ │ - blx 0x820504 │ │ │ │ + blx 0x7204cc │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdvs pc, [r0], -r9 │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ movwcc lr, #10693 @ 0x29c5 │ │ │ │ movwcc lr, #18885 @ 0x49c5 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf51680e1 │ │ │ │ @ instruction: 0x960d4f71 │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ @ instruction: 0xf0c0930a │ │ │ │ - blls 0x384204 │ │ │ │ - beq 0x120560 │ │ │ │ + blls 0x3841cc │ │ │ │ + beq 0x120528 │ │ │ │ @ instruction: 0xf0799312 │ │ │ │ strmi pc, [r6], -r5, lsr #16 │ │ │ │ @ instruction: 0xf1c02000 │ │ │ │ - @ instruction: 0xf108f9f7 │ │ │ │ + @ instruction: 0xf108f9f3 │ │ │ │ strdls r3, [r6], -pc @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ eorcs r8, r8, ip, ror #1 │ │ │ │ @ instruction: 0xf1492700 │ │ │ │ stmdbls r6, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbsmi pc, pc, #111 @ 0x6f │ │ │ │ stmne sl, {r0, r8, sp, lr} │ │ │ │ ldrtmi r6, [r1], -r7, asr #2 │ │ │ │ - bl 0x12bc47c │ │ │ │ + bl 0x12bc444 │ │ │ │ bicvs r0, r2, r7, lsl #4 │ │ │ │ @ instruction: 0xff54f077 │ │ │ │ @ instruction: 0xf44f9b0a │ │ │ │ ldrbmi r1, [ip], -r0, lsl #3 │ │ │ │ rsbsvc pc, ip, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r4, r6, r7, r9, sl, lr}^ │ │ │ │ @@ -216736,41 +216722,41 @@ │ │ │ │ stccc 8, cr15, [r8], {90} @ 0x5a │ │ │ │ stmdaeq r3, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], {90} @ 0x5a │ │ │ │ ldrmi r4, [r8, #1099] @ 0x44b │ │ │ │ stmib sp, {r0, r3, r4, r6, fp, ip, lr, pc}^ │ │ │ │ strbmi r3, [r2], -r0, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - blx 0x11200ac │ │ │ │ + blx 0x1120074 │ │ │ │ cmnle pc, r0, lsl #16 │ │ │ │ - beq 0x32057c │ │ │ │ + beq 0x320544 │ │ │ │ mvnle r4, sl, lsr #11 │ │ │ │ - bls 0x27580c │ │ │ │ + bls 0x2757d4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x801cf8dd │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf0794630 │ │ │ │ vtst.8 , q10, │ │ │ │ vorr.i32 , #262144 @ 0x00040000 │ │ │ │ mlavs ip, r5, r5, r0 │ │ │ │ stmdavs fp!, {r1, r2, r3, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbmi r2, [r1], -r5, lsl #4 │ │ │ │ cmnpmi r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ stccs 8, cr15, [r4], {67} @ 0x43 │ │ │ │ @ instruction: 0xf1c02201 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, fp, r0, asr #32 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ @ instruction: 0x4321220d │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ stmdavs ip!, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xda0544 │ │ │ │ + blx 0xda050c │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ vqadd.s8 q12, q15, q6 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svcmi 0x0080f413 │ │ │ │ @ instruction: 0xf0404b26 │ │ │ │ ldmdavs sl, {r1, r2, r7, pc} │ │ │ │ @@ -216778,51 +216764,51 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adchi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x347f34 │ │ │ │ - bl 0xfe9bdfe4 │ │ │ │ - bcs 0xe479c │ │ │ │ - bl 0x758230 │ │ │ │ + blls 0x347efc │ │ │ │ + bl 0xfe9bdfac │ │ │ │ + bcs 0xe4764 │ │ │ │ + bl 0x7581f8 │ │ │ │ orrle r0, ip, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0794630 │ │ │ │ strcs pc, [r0], #-2223 @ 0xfffff751 │ │ │ │ - strtpl pc, [r0], -r6, asr #12 │ │ │ │ + strbtmi pc, [r0], r6, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ strcs r4, [r8, -r0, lsr #13] │ │ │ │ @ instruction: 0xf646990b │ │ │ │ - vmla.i d20, d16, d0[3] │ │ │ │ + vaddl.s8 q10, d16, d12 │ │ │ │ @ instruction: 0xf06f002e │ │ │ │ @ instruction: 0xf8cdfa09 │ │ │ │ tstcs r8, ip │ │ │ │ ldrtmi r9, [r0], -r0, lsl #14 │ │ │ │ strcc r3, [r8, #-1025] @ 0xfffffbff │ │ │ │ stccc 8, cr15, [r4], {85} @ 0x55 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf81ef06f │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ andcs sp, r1, sp, ror #3 │ │ │ │ - @ instruction: 0xf9cef193 │ │ │ │ + @ instruction: 0xf9caf193 │ │ │ │ @ instruction: 0xf1c86983 │ │ │ │ ldrmi r0, [sl], #-513 @ 0xfffffdff │ │ │ │ svclt 0x0000e7cf │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq ip, r2, lr, lsl r1 │ │ │ │ + addeq ip, r2, r6, asr r1 │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf1ba930d │ │ │ │ andsle r0, r2, r0, lsl #30 │ │ │ │ strge lr, [lr], #-2509 @ 0xfffff633 │ │ │ │ movwcs r2, #13314 @ 0x3402 │ │ │ │ @ instruction: 0xf1bf930a │ │ │ │ - bl 0x46353c │ │ │ │ + bl 0x4634f4 │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld2.8 {d22-d25}, [pc :64], r3 │ │ │ │ cmpvs r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #9997 @ 0x270d │ │ │ │ movwls r2, #41985 @ 0xa401 │ │ │ │ @@ -216840,55 +216826,55 @@ │ │ │ │ @ instruction: 0xf816f7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r1, lsr #2 │ │ │ │ @ instruction: 0xf646460b │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ andslt r0, r5, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 0, cr15, [lr, #-460] @ 0xfffffe34 │ │ │ │ @ instruction: 0xf646990b │ │ │ │ - vmla.i d20, d0, d0[6] │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ @ instruction: 0xf06f002e │ │ │ │ mulcs r1, r7, r9 │ │ │ │ - @ instruction: 0xf96ef193 │ │ │ │ + @ instruction: 0xf96af193 │ │ │ │ strtmi r9, [r2], -fp, lsl #18 │ │ │ │ strls r2, [r0], -r0, lsl #6 │ │ │ │ - sbcscc pc, r8, r6, asr #12 │ │ │ │ + addscc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf98af06f │ │ │ │ @ instruction: 0xf1932001 │ │ │ │ - @ instruction: 0xf1c3f961 │ │ │ │ - @ instruction: 0xf643fcf1 │ │ │ │ + @ instruction: 0xf1c3f95d │ │ │ │ + @ instruction: 0xf643fced │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf8cd0095 │ │ │ │ ldrtmi r8, [r3], -r0 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vsubl.s8 q10, d0, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - blx 0x8207da │ │ │ │ + blx 0x7207a2 │ │ │ │ @ instruction: 0xf1932001 │ │ │ │ - @ instruction: 0xf646f94d │ │ │ │ - vmla.i d21, d0, d0[6] │ │ │ │ + @ instruction: 0xf646f949 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf72c002e │ │ │ │ - andcs pc, r1, fp, ror #26 │ │ │ │ - @ instruction: 0xf944f193 │ │ │ │ - eorspl pc, r4, r6, asr #12 │ │ │ │ + andcs pc, r1, r7, lsl #27 │ │ │ │ + @ instruction: 0xf940f193 │ │ │ │ + rscsmi pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 7, cr15, [r2, #-176]! @ 0xffffff50 │ │ │ │ + ldc2l 7, cr15, [lr, #-176]! @ 0xffffff50 │ │ │ │ @ instruction: 0xf646e76b │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ - blmi 0x1641bc │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ + blmi 0x164184 │ │ │ │ rsccc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [ip], {142} @ 0x8e │ │ │ │ - eorseq sp, r3, r8, lsl #16 │ │ │ │ + ldc2l 1, cr15, [r8], {142} @ 0x8e │ │ │ │ + eorseq sp, r3, r8, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461cb091 │ │ │ │ strmi r4, [r5], -r6, lsr #23 │ │ │ │ mcrge 6, 0, r4, cr14, cr2, {4} │ │ │ │ @@ -216902,51 +216888,51 @@ │ │ │ │ @ instruction: 0xf8cd9f1a │ │ │ │ @ instruction: 0xf0028038 │ │ │ │ @ instruction: 0xb1a8fa5b │ │ │ │ vadd.i8 d22, d4, d18 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ @ instruction: 0xf646d01a │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vrshr.s64 d21, d0, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0xfe5b5a38 │ │ │ │ + blmi 0xfe5b5a00 │ │ │ │ addsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ stc2l 0, cr15, [r4, #-440]! @ 0xfffffe48 │ │ │ │ strtmi r9, [sl], -lr, lsl #16 │ │ │ │ - tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + biceq pc, r4, r9, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 1, cr15, cr12, cr14, {3} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf8eaf193 │ │ │ │ + @ instruction: 0xf8e6f193 │ │ │ │ vadd.i8 d24, d16, d18 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf894d1df │ │ │ │ @ instruction: 0xf1b99006 │ │ │ │ bicsle r0, sl, r1, lsl #30 │ │ │ │ - blcs 0xb06b3c │ │ │ │ - blmi 0xfe2181f0 │ │ │ │ + blcs 0xb06b04 │ │ │ │ + blmi 0xfe2181b8 │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vrshr.s64 d21, d0, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ addsmi pc, sp, #64, 12 @ 0x4000000 │ │ │ │ ldc2 0, cr15, [ip, #-440]! @ 0xfffffe48 │ │ │ │ - bvs 0xfe99e12c │ │ │ │ + bvs 0xfe99e0f4 │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - bhi 0x9d8984 │ │ │ │ + bhi 0x9d894c │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r4!, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrbmi r9, [fp], -r0, lsl #12 │ │ │ │ stchi 6, cr4, [r2, #260]! @ 0x104 │ │ │ │ cmpeq r2, r0, ror #19 │ │ │ │ - blx 0x20a0200 │ │ │ │ + blx 0x20a01c8 │ │ │ │ stmdacs r0, {r1, r3, ip, pc} │ │ │ │ @ instruction: 0xf8aad0c0 │ │ │ │ @ instruction: 0xf8ca806c │ │ │ │ @ instruction: 0xf0038074 │ │ │ │ @ instruction: 0xf88afa67 │ │ │ │ stchi 0, cr9, [r2, #368]! @ 0x170 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @@ -216975,146 +216961,146 @@ │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ mvnle r2, r1, lsl #22 │ │ │ │ strhtne pc, [ip], #-138 @ 0xffffff76 @ │ │ │ │ ldrdcs pc, [r8], -r8 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ @ instruction: 0xf8aa3101 │ │ │ │ stmdbls r7, {r2, r3, r5, r6, ip} │ │ │ │ - blcc 0x1352d8 │ │ │ │ + blcc 0x1352a0 │ │ │ │ addsmi r4, r5, #10 │ │ │ │ ldrmi fp, [r5], -r8, lsr #30 │ │ │ │ svclt 0x0038429f │ │ │ │ @ instruction: 0xf8d8461f │ │ │ │ stchi 0, cr3, [r2, #112]! @ 0x70 │ │ │ │ - bleq 0x1debd0 │ │ │ │ - blls 0x29e218 │ │ │ │ + bleq 0x1deb98 │ │ │ │ + blls 0x29e1e0 │ │ │ │ sbcsle r2, r9, r0, lsl #22 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ movthi pc, #41024 @ 0xa040 @ │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ ldrdeq pc, [r4], -r8 │ │ │ │ strls r9, [r0], -r8, lsl #22 │ │ │ │ - blx 0x7202cc │ │ │ │ + blx 0x720294 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ teqphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf8124402 │ │ │ │ stmdacs r0, {r0, sl, fp} │ │ │ │ tstphi sp, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ andsvs r9, r3, r6, lsl #20 │ │ │ │ @ instruction: 0xff46f148 │ │ │ │ ldr r8, [fp, r2, lsr #27]! │ │ │ │ strls r4, [r5, #-1752] @ 0xfffff928 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ - bl 0x1989f10 │ │ │ │ + bl 0x1989ed8 │ │ │ │ svcls 0x00060202 │ │ │ │ strlt lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ tstlt sl, r0, lsr #6 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f828b │ │ │ │ @ instruction: 0xf1c34200 │ │ │ │ - blcc 0x9263a4 │ │ │ │ + blcc 0x92636c │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subsle r2, r0, r0, lsl #30 │ │ │ │ - blcs 0x186bc0 │ │ │ │ + blcs 0x186b88 │ │ │ │ stmdbls r7, {r3, r6, ip, lr, pc} │ │ │ │ - blls 0x235bdc │ │ │ │ + blls 0x235ba4 │ │ │ │ smlabtcs r0, pc, sl, r1 @ │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf245fca5 │ │ │ │ vsubw.s8 , q8, d24 │ │ │ │ - bls 0x2251a4 │ │ │ │ - bl 0x17e3c0 │ │ │ │ + bls 0x22516c │ │ │ │ + bl 0x17e388 │ │ │ │ @ instruction: 0xf1b80903 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - bhi 0x944d10 │ │ │ │ + bhi 0x944cd8 │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ @ instruction: 0xf04f9200 │ │ │ │ andcs r0, r0, #0, 16 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc2 0, cr15, [r2], {3} │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf185d163 │ │ │ │ - @ instruction: 0xf646ffa9 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + @ instruction: 0xf646ffa5 │ │ │ │ + vqdmlal.s q11, d0, d0[3] │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - cmpppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x1b8f0c │ │ │ │ + blmi 0x1b8ed4 │ │ │ │ ldc2l 0, cr15, [r4], #-440 @ 0xfffffe48 │ │ │ │ svclt 0x0000e6e0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, ip, lsl r8 │ │ │ │ + ldrsbteq sp, [r3], -ip │ │ │ │ strtmi r9, [r8], -r7, lsl #20 │ │ │ │ @ instruction: 0xf7ff9905 │ │ │ │ @ instruction: 0xf8ddfc5f │ │ │ │ - bls 0x2c8428 │ │ │ │ + bls 0x2c83f0 │ │ │ │ stmdbls r5, {r0, r1, r5, r9, fp, pc} │ │ │ │ - blcs 0x170be4 │ │ │ │ + blcs 0x170bac │ │ │ │ streq lr, [r1, -r2, lsr #23] │ │ │ │ andshi pc, r8, #0 │ │ │ │ - blx 0x17a0aea │ │ │ │ + blx 0x16a0ab2 │ │ │ │ vrshl.s8 d20, d0, d16 │ │ │ │ - ldc 2, cr8, [pc, #400] @ 0xe4584 │ │ │ │ + ldc 2, cr8, [pc, #400] @ 0xe454c │ │ │ │ strbmi r7, [r8], -r0, asr #23 │ │ │ │ ldmibcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andeq lr, r7, #9216 @ 0x2400 │ │ │ │ ldrmi r9, [r1], -r0, lsl #6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 2, cr2, [sp] │ │ │ │ tstls r6, r2, lsl #22 │ │ │ │ ldc2 0, cr15, [lr], #-12 │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ - bls 0x29870c │ │ │ │ + bls 0x2986d4 │ │ │ │ mulsle ip, r7, r2 │ │ │ │ @ instruction: 0xf1c84481 │ │ │ │ - b 0x32642c │ │ │ │ + b 0x3263f4 │ │ │ │ @ instruction: 0xf6070808 │ │ │ │ @ instruction: 0xf60279ff │ │ │ │ strbmi r7, [r1], #2047 @ 0x7ff │ │ │ │ vst3.8 {d20-d22}, [pc], r7 │ │ │ │ @ instruction: 0xf6cf4370 │ │ │ │ strbmi r7, [r0, #-1023] @ 0xfffffc01 │ │ │ │ stmdbeq r3, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, -r7, lsl #20] │ │ │ │ - bl 0xfeb1845c │ │ │ │ + bl 0xfeb18424 │ │ │ │ @ instruction: 0xf0040100 │ │ │ │ ldrmi pc, [r9, #2263]! @ 0x8d7 │ │ │ │ cmpphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - bls 0x235d6c │ │ │ │ + bls 0x235d34 │ │ │ │ andls r1, r6, #630784 @ 0x9a000 │ │ │ │ - bcs 0x1142bf0 │ │ │ │ + bcs 0x1142bb8 │ │ │ │ mvnhi pc, r0 │ │ │ │ vst2.8 {d25-d26}, [pc], r6 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ @ instruction: 0xf8ca7cff │ │ │ │ @ instruction: 0xf8ca3004 │ │ │ │ strcs r0, [r0, -r0] │ │ │ │ andeq lr, ip, sl, asr #19 │ │ │ │ stmibvs r1!, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ rscsvc pc, pc, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf8ca4401 │ │ │ │ strmi r1, [r2], #-44 @ 0xffffffd4 │ │ │ │ - b 0x17ec1c │ │ │ │ + b 0x17ebe4 │ │ │ │ @ instruction: 0xf8ca020c │ │ │ │ strmi r7, [fp], #-16 │ │ │ │ andscs pc, ip, sl, asr #17 │ │ │ │ andcc pc, r8, sl, asr #17 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andsvc pc, r8, sl, asr #17 │ │ │ │ andcc pc, ip, sl, asr #17 │ │ │ │ @@ -217134,27 +217120,27 @@ │ │ │ │ mvnsle r2, r1, lsl #22 │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ ldrdmi pc, [r8], -r9 │ │ │ │ vqshl.u64 d16, d9, #3 │ │ │ │ @ instruction: 0xf0030580 │ │ │ │ svclt 0x00480301 │ │ │ │ streq pc, [r2, #-69] @ 0xffffffbb │ │ │ │ - b 0x124a91c │ │ │ │ - blls 0x265b18 │ │ │ │ + b 0x124a8e4 │ │ │ │ + blls 0x265ae0 │ │ │ │ stmibvs r9, {r2, r3, r4, sl, lr}^ │ │ │ │ andcc lr, r4, #3555328 @ 0x364000 │ │ │ │ stmdaeq r2, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrdcs pc, [r4], -r9 │ │ │ │ - bleq 0x21f12c │ │ │ │ + bleq 0x21f0f4 │ │ │ │ stmdale r8, {r1, r3, r7, r9, lr} │ │ │ │ addmi r1, r1, #152, 16 @ 0x980000 │ │ │ │ - bne 0xfe9d4228 │ │ │ │ + bne 0xfe9d41f0 │ │ │ │ @ instruction: 0xf8ca185b │ │ │ │ @ instruction: 0xf8d93008 │ │ │ │ - blcs 0xf0578 │ │ │ │ + blcs 0xf0540 │ │ │ │ strbmi sp, [r3, #340] @ 0x154 │ │ │ │ @ instruction: 0x0768d31e │ │ │ │ @ instruction: 0xf8dad50b │ │ │ │ adcmi r3, r3, #12 │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-12] │ │ │ │ @@ -217162,117 +217148,117 @@ │ │ │ │ @ instruction: 0x07a9b010 │ │ │ │ @ instruction: 0xf8dad50b │ │ │ │ adcmi r3, r3, #20 │ │ │ │ @ instruction: 0x3018f8da │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-20] @ 0xffffffec │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ - blls 0x2505d8 │ │ │ │ + blls 0x2505a0 │ │ │ │ @ instruction: 0xe7ad8d9a │ │ │ │ @ instruction: 0xf6089a07 │ │ │ │ - b 0x302980 │ │ │ │ + b 0x302948 │ │ │ │ movwls r0, #33538 @ 0x8302 │ │ │ │ mvnsvc pc, #11534336 @ 0xb00000 │ │ │ │ stmdaeq r2, {r0, r1, r9, fp, sp, lr, pc} │ │ │ │ teqle sl, #817889280 @ 0x30c00000 │ │ │ │ strbmi r9, [r3, #-2824] @ 0xfffff4f8 │ │ │ │ @ instruction: 0xed9fd9d1 │ │ │ │ - bl 0xfe9c32f8 │ │ │ │ + bl 0xfe9c32c0 │ │ │ │ strbmi r0, [r0], -r8, lsl #2 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ - blvc 0x19fbe4 │ │ │ │ + blvc 0x19fbac │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ andcc pc, r1, pc, ror #22 │ │ │ │ @ instruction: 0xf185d1c1 │ │ │ │ - @ instruction: 0xf646fe97 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf646fe93 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - cmpppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ vst1.8 {d25-d28}, [pc], r0 │ │ │ │ - blmi 0x12fce3c │ │ │ │ + blmi 0x12fce04 │ │ │ │ @ instruction: 0xf06e9d0b │ │ │ │ strb pc, [sp, #2913] @ 0xb61 @ │ │ │ │ ldrdcs pc, [r4], -r9 │ │ │ │ stmdals r7, {r0, r3, r8, fp, ip, pc} │ │ │ │ vaddw.u8 , q2, d0 │ │ │ │ - bne 0x1564a20 │ │ │ │ + bne 0x15649e8 │ │ │ │ ldrmi r4, [r9], #-32 @ 0xffffffe0 │ │ │ │ tstcs r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf002462a │ │ │ │ andcc pc, r1, fp, lsr #17 │ │ │ │ stcls 1, cr13, [fp, #-612] @ 0xfffffd9c │ │ │ │ ldrbmi lr, [r8], -r5, asr #13 │ │ │ │ - blx 0xfe9225e8 │ │ │ │ + blx 0xfe9225b0 │ │ │ │ svclt 0x00080742 │ │ │ │ stmpl r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf010d0bc │ │ │ │ movwls r0, #54018 @ 0xd302 │ │ │ │ teqphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0459b07 │ │ │ │ vst1.8 {d16-d19}, [pc], r2 │ │ │ │ - b 0x3b8c30 │ │ │ │ + b 0x3b8bf8 │ │ │ │ movwls r0, #49923 @ 0xc303 │ │ │ │ @ instruction: 0xf0034618 │ │ │ │ @ instruction: 0x3001f8b7 │ │ │ │ mrshi pc, (UNDEF: 75) @ │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ andeq lr, fp, #168, 22 @ 0x2a000 │ │ │ │ @ instruction: 0xf1b14458 │ │ │ │ - stmdals ip, {r3, r5, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdals ip, {r2, r5, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ @ instruction: 0xf0035180 │ │ │ │ andcc pc, r1, r3, lsr #17 │ │ │ │ @ instruction: 0xf185d196 │ │ │ │ - @ instruction: 0xf646fe41 │ │ │ │ - vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf646fe3d │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - cmpppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x82905c │ │ │ │ + blmi 0x829024 │ │ │ │ @ instruction: 0xf06e9d0b │ │ │ │ ldrb pc, [r7, #-2827]! @ 0xfffff4f5 @ │ │ │ │ @ instruction: 0x3018f8da │ │ │ │ ldrdlt pc, [r4], -sp @ │ │ │ │ ldmdblt fp, {r0, r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ movwcc lr, #22986 @ 0x59ca │ │ │ │ @ instruction: 0xf9e2f073 │ │ │ │ @ instruction: 0xf003bb60 │ │ │ │ @ instruction: 0xf8dbf82b │ │ │ │ @ instruction: 0xf1bb0008 │ │ │ │ - stmdals sl, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals sl, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 1, cr15, [sl, #-288] @ 0xfffffee0 │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ msrhi CPSR_xc, r0, asr #32 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bl 0xfeac86a4 │ │ │ │ + bl 0xfeac866c │ │ │ │ strbmi r0, [r8], -r9, lsl #2 │ │ │ │ @ instruction: 0xff8cf003 │ │ │ │ ldrt r4, [r6], r3, asr #12 │ │ │ │ ldr r2, [r0], -r0, asr #6 │ │ │ │ ... │ │ │ │ - eorseq sp, r3, ip, lsr #16 │ │ │ │ + eorseq sp, r3, ip, ror #15 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ eorcs r8, r8, #592 @ 0x250 │ │ │ │ strcs r6, [r0], #-2592 @ 0xfffff5e0 │ │ │ │ @ instruction: 0x4621465b │ │ │ │ - blx 0x249716 │ │ │ │ + blx 0x2496de │ │ │ │ @ instruction: 0xf001f202 │ │ │ │ strmi pc, [r6], -sp, ror #31 │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ rsble r2, pc, r0, lsl #26 │ │ │ │ strmi r4, [r4], -r3, lsr #12 │ │ │ │ movwcc lr, #4099 @ 0x1003 │ │ │ │ addsmi r3, sp, #40, 8 @ 0x28000000 │ │ │ │ @@ -217282,50 +217268,50 @@ │ │ │ │ strvs pc, [r5, #-2819] @ 0xfffff4fd │ │ │ │ ldrtmi r6, [r8], -pc, ror #18 │ │ │ │ stc2 1, cr15, [r0, #-288]! @ 0xfffffee0 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ adcshi pc, r8, r0 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r6, [fp], -sl, lsr #18 │ │ │ │ - blvc 0x11ee90 │ │ │ │ + blvc 0x11ee58 │ │ │ │ andls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xff52f001 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs r5!, {r0, r1, r3, r5, r7, pc}^ │ │ │ │ @ instruction: 0xf1484628 │ │ │ │ strmi pc, [r7], -fp, lsl #26 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, pc} │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ strls fp, [r0, #-2305] @ 0xfffff6ff │ │ │ │ @ instruction: 0xff40f001 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ pusheq {r1, r3, r4, r7, pc} │ │ │ │ ldclvs 6, cr15, [lr], #316 @ 0x13c │ │ │ │ - ble 0x4b5e3c │ │ │ │ + ble 0x4b5e04 │ │ │ │ strne lr, [r9], #-2823 @ 0xfffff4f9 │ │ │ │ - blcc 0x146f2c │ │ │ │ + blcc 0x146ef4 │ │ │ │ strbmi fp, [r3, #-667]! @ 0xfffffd65 │ │ │ │ - blvc 0x9da7bc │ │ │ │ + blvc 0x9da784 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ stccc 0, cr8, [r1, #-668] @ 0xfffffd64 │ │ │ │ - blle 0xb35e5c │ │ │ │ + blle 0xb35e24 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ andscs r8, r0, #130 @ 0x82 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2 1, cr15, [r2, #288] @ 0x120 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ andscs sp, r0, #121 @ 0x79 │ │ │ │ @ instruction: 0xf6424629 │ │ │ │ - vqdmlal.s , d0, d1[6] │ │ │ │ + vbic.i32 d23, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf193030e │ │ │ │ - mulscs r4, r7, r9 │ │ │ │ + mulscs r4, r3, r9 │ │ │ │ mrrc2 1, 4, pc, lr, cr8 @ │ │ │ │ - andsvc pc, r1, #69206016 @ 0x4200000 │ │ │ │ + sbcsvs pc, r9, #69206016 @ 0x4200000 │ │ │ │ andeq pc, lr, #192, 4 │ │ │ │ vhadd.s8 d22, d4, d2 │ │ │ │ vrshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf8c00295 │ │ │ │ stmib r0, {r2, r3, pc}^ │ │ │ │ ldmdavs r1, {r0, sl, ip, lr} │ │ │ │ andsvs r6, r0, r1, lsl #2 │ │ │ │ @@ -217338,23 +217324,23 @@ │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi lr, [r0], r8, lsr #11 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r9, #20999 @ 0x5207 │ │ │ │ @ instruction: 0xf888fab8 │ │ │ │ ldmdane r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1c8e57a │ │ │ │ - b 0x32543c │ │ │ │ + b 0x325404 │ │ │ │ strb r0, [sl, #2307] @ 0x903 │ │ │ │ strhtcs pc, [ip], #-138 @ 0xffffff76 @ │ │ │ │ movwls r2, #20492 @ 0x500c │ │ │ │ @ instruction: 0xf000fb02 │ │ │ │ stc2 1, cr15, [r8], #-288 @ 0xfffffee0 │ │ │ │ rsbseq pc, r0, sl, asr #17 │ │ │ │ strmi r9, [r4], r5, lsl #22 │ │ │ │ - bcs 0x107ee4 │ │ │ │ + bcs 0x107eac │ │ │ │ mcrge 4, 0, pc, cr6, cr15, {1} @ │ │ │ │ strcs r9, [r0, -sl, lsl #18] │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ stmdacs r2, {r0, r1, r3, sp, lr, pc} │ │ │ │ stmvs sl, {r2, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8ca4472 │ │ │ │ stchi 0, cr2, [r2, #464]! @ 0x1d0 │ │ │ │ @@ -217367,243 +217353,243 @@ │ │ │ │ stceq 8, cr15, [ip], {76} @ 0x4c │ │ │ │ @ instruction: 0xf84c6888 │ │ │ │ stmdbvs r8, {r3, sl, fp}^ │ │ │ │ stceq 8, cr15, [r4], {76} @ 0x4c │ │ │ │ vabd.s8 q15, q10, q13 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x21000295 │ │ │ │ - bl 0xfeafe8f0 │ │ │ │ + bl 0xfeafe8b8 │ │ │ │ ldrbmi r0, [r8], #-523 @ 0xfffffdf5 │ │ │ │ - mrc 1, 5, APSR_nzcv, cr6, cr1, {5} │ │ │ │ + mrc 1, 5, APSR_nzcv, cr2, cr1, {5} │ │ │ │ vmax.s8 q15, q2, q14 │ │ │ │ ldrb r0, [r9, #-802] @ 0xfffffcde │ │ │ │ strbmi r2, [r0], -r0, lsl #14 │ │ │ │ mrrc2 1, 4, pc, r4, cr8 @ │ │ │ │ @ instruction: 0xf1484638 │ │ │ │ @ instruction: 0x4630fc51 │ │ │ │ mcrr2 1, 4, pc, lr, cr8 @ │ │ │ │ @ instruction: 0xf185e6e9 │ │ │ │ - @ instruction: 0xf646fd09 │ │ │ │ - vsubw.s8 q11, q0, d28 │ │ │ │ + @ instruction: 0xf646fd05 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - cmpppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x82929c │ │ │ │ + blmi 0x829264 │ │ │ │ @ instruction: 0xf06e9d0b │ │ │ │ - ldrt pc, [pc], #-2515 @ 0xe4900 @ │ │ │ │ + ldrt pc, [pc], #-2515 @ 0xe48c8 @ │ │ │ │ @ instruction: 0xf1096863 │ │ │ │ - bls 0x266d0c │ │ │ │ + bls 0x266cd4 │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ @ instruction: 0xf1c3e740 │ │ │ │ - @ instruction: 0x461cf8bd │ │ │ │ - andsvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ + @ instruction: 0x461cf8b9 │ │ │ │ + sbcspl pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmpppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blmi 0x54912c │ │ │ │ + blmi 0x5490f4 │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ stcls 2, cr6, [r9, #-308] @ 0xfffffecc │ │ │ │ @ instruction: 0xf988f06e │ │ │ │ @ instruction: 0xf1484620 │ │ │ │ - ldr pc, [pc], #-3097 @ 0xe4940 │ │ │ │ + ldr pc, [pc], #-3097 @ 0xe4908 │ │ │ │ movwcs r9, #3337 @ 0xd09 │ │ │ │ @ instruction: 0xe7f7461c │ │ │ │ ldrtmi r4, [r0], -r9, lsl #22 │ │ │ │ - rscspl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + adcspl pc, r8, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmpppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ stcls 2, cr4, [r9, #-792] @ 0xfffffce8 │ │ │ │ @ instruction: 0xf970f06e │ │ │ │ svclt 0x0000e7eb │ │ │ │ - eorseq sp, r3, ip, lsr #16 │ │ │ │ - eorseq sp, r3, ip, lsl r8 │ │ │ │ + eorseq sp, r3, ip, ror #15 │ │ │ │ + ldrsbteq sp, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bb7c │ │ │ │ + bl 0xfec3bb44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b31 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ strcs r0, [r0, -r0, lsl #6] │ │ │ │ - mcr 1, 2, pc, cr4, cr1, {5} @ │ │ │ │ + mcr 1, 2, pc, cr0, cr1, {5} @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ - blx 0xff9a109e │ │ │ │ + blx 0xff8a1066 │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ stmdbge r2, {r2, r4, r5, r9, sp} │ │ │ │ @ instruction: 0xf1bd4620 │ │ │ │ - ldmdacs r3!, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r3!, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r0, lsl r8 │ │ │ │ ldmdavs sl, {r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r1, r7, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ - blx 0xff0210ea │ │ │ │ + blx 0xfef210b2 │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r2], #255 @ 0xff @ │ │ │ │ vpmax.s8 d25, d4, d2 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ @ instruction: 0xf8bdd1db │ │ │ │ vhadd.s8 d18, d0, d12 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf89dd1d5 │ │ │ │ - blcs 0x130a58 │ │ │ │ + blcs 0x130a20 │ │ │ │ @ instruction: 0xf8bdd1d1 │ │ │ │ - blcs 0xaf0a90 │ │ │ │ - bls 0x419160 │ │ │ │ + blcs 0xaf0a58 │ │ │ │ + bls 0x419128 │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8bdd1c7 │ │ │ │ - blcc 0x170a9c │ │ │ │ - blcs 0x1514ac │ │ │ │ + blcc 0x170a64 │ │ │ │ + blcs 0x151474 │ │ │ │ stmdals fp, {r0, r6, r7, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1c3e7c0 │ │ │ │ - svclt 0x0000f823 │ │ │ │ + svclt 0x0000f81f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr0, cr12, {6} │ │ │ │ ldrhtlt r4, [r3], #186 @ 0xba │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb20ea4 │ │ │ │ + beq 0xb20e6c │ │ │ │ @ instruction: 0xf10da853 │ │ │ │ ldmdavs fp, {r2, r6, r7, r8, r9, fp} │ │ │ │ @ instruction: 0xf04f9371 │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf1b10800 │ │ │ │ - addcs lr, r8, #208, 26 @ 0x3400 │ │ │ │ + addcs lr, r8, #204, 26 @ 0x3300 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #2 │ │ │ │ - stcl 1, cr15, [sl, #708] @ 0x2c4 │ │ │ │ + stcl 1, cr15, [r6, #708] @ 0x2c4 │ │ │ │ strbmi r2, [r1], -r8, lsl #5 │ │ │ │ @ instruction: 0xf8caa80f │ │ │ │ @ instruction: 0xf1b18000 │ │ │ │ - @ instruction: 0xf8cdedc4 │ │ │ │ + @ instruction: 0xf8cdedc0 │ │ │ │ strtmi sl, [sl], -r0 │ │ │ │ orrvs pc, r0, r6, lsl #10 │ │ │ │ @ instruction: 0xf8d6ab53 │ │ │ │ @ instruction: 0xf7ff0428 │ │ │ │ @ instruction: 0xf64cfb2f │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ ldmdavs ip, {r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf1be3400 │ │ │ │ - @ instruction: 0xf895ffeb │ │ │ │ + @ instruction: 0xf895ffe7 │ │ │ │ @ instruction: 0xf5b0305c │ │ │ │ - ldc 15, cr5, [pc, #512] @ 0xe4cd4 │ │ │ │ + ldc 15, cr5, [pc, #512] @ 0xe4c9c │ │ │ │ svclt 0x00387b9c │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ - bl 0x1f5fec │ │ │ │ + bl 0x1f5fb4 │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ svclt 0x001433ff │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ strmi r9, [r7], -r0, lsl #6 │ │ │ │ strbmi r2, [r0], -r2, lsr #6 │ │ │ │ - blvc 0x1a012c │ │ │ │ + blvc 0x1a00f4 │ │ │ │ @ instruction: 0xf8ccf003 │ │ │ │ mcrrne 6, 8, r4, r3, cr1 │ │ │ │ strthi pc, [r8], #-0 │ │ │ │ @ instruction: 0x46424639 │ │ │ │ stccc 4, cr4, [r4], {79} @ 0x4f │ │ │ │ cdp2 0, 4, cr15, cr12, cr2, {0} │ │ │ │ rsbvs r4, pc, #60, 8 @ 0x3c000000 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ strmi pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ - blx 0xff921040 │ │ │ │ + blx 0xff921008 │ │ │ │ movwls r6, #2667 @ 0xa6b │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ orrvs pc, r5, r6, lsl #10 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ @ instruction: 0xf8c6fb1f │ │ │ │ strvs r0, [r8, #-1036]! @ 0xfffffbf4 │ │ │ │ - bvs 0x1b7634c │ │ │ │ + bvs 0x1b76314 │ │ │ │ strtmi r9, [r2], -r0, lsl #4 │ │ │ │ strtne pc, [r4], #-2262 @ 0xfffff72a │ │ │ │ ldreq pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ - blx 0x5a2b4a │ │ │ │ + blx 0x5a2b12 │ │ │ │ streq pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ strmi r6, [r3], -r8, ror #12 │ │ │ │ andls r6, r0, #434176 @ 0x6a000 │ │ │ │ @ instruction: 0xf8d64622 │ │ │ │ @ instruction: 0xf8d61420 │ │ │ │ @ instruction: 0xf7fe0418 │ │ │ │ strmi pc, [r3], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8c64620 │ │ │ │ strtvs r3, [fp], -ip, lsl #8 │ │ │ │ - blx 0x21098 │ │ │ │ + blx 0x21060 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8da83b1 │ │ │ │ svcge 0x0060a000 │ │ │ │ @ instruction: 0xf1baac0c │ │ │ │ suble r0, r6, r0, lsl #30 │ │ │ │ eorscs sl, r4, #12, 24 @ 0xc00 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - stcl 1, cr15, [r4, #-708] @ 0xfffffd3c │ │ │ │ + stcl 1, cr15, [r0, #-708] @ 0xfffffd3c │ │ │ │ stmib r4, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8c48800 │ │ │ │ @ instruction: 0xf8cd8008 │ │ │ │ @ instruction: 0xf06b802c │ │ │ │ strbmi pc, [r1], -r1, lsl #29 @ │ │ │ │ - blx 0xffba12aa │ │ │ │ + blx 0xffaa1272 │ │ │ │ vmull.p8 , d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :256], lr │ │ │ │ ldrtmi r6, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf1bd9305 │ │ │ │ - blls 0x26405c │ │ │ │ + blls 0x264014 │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf8cd83a4 │ │ │ │ - bge 0x4c4bd4 │ │ │ │ + bge 0x4c4b9c │ │ │ │ movweq lr, #6596 @ 0x19c4 │ │ │ │ ldrtmi r4, [fp], -r1, lsr #12 │ │ │ │ eorvs r4, r6, r0, asr r6 │ │ │ │ - blx 0xfe6a2be0 │ │ │ │ + blx 0xfe6a2ba8 │ │ │ │ stmibvs fp!, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ stmdble r5, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0xff34b02c │ │ │ │ + bne 0xff34aff4 │ │ │ │ svcvc 0x0080f1b1 │ │ │ │ mvnvs fp, r8, lsr pc │ │ │ │ - mvnvs pc, r6, asr #12 │ │ │ │ + @ instruction: 0x61a4f646 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b14650 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r3, r0 │ │ │ │ - mvnsvs pc, r6, asr #12 │ │ │ │ + @ instruction: 0x61b8f646 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b14650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorscs sp, r4, #121 @ 0x79 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldcl 1, cr15, [lr], #708 @ 0x2c4 │ │ │ │ + ldcl 1, cr15, [sl], #708 @ 0x2c4 │ │ │ │ svcmi 0x0049463b │ │ │ │ eorvs r4, r7, r1, lsr #12 │ │ │ │ mrrccs 6, 4, pc, r8, cr0 @ │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ andls r3, r0, #4080 @ 0xff0 │ │ │ │ - andvc pc, ip, r6, asr #12 │ │ │ │ + sbcvs pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xce01e9c4 │ │ │ │ @ instruction: 0xf7ff465a │ │ │ │ @ instruction: 0xf607fa61 │ │ │ │ ldmib fp, {r2, r4, r6, r8, sp}^ │ │ │ │ vmla.i8 d20, d4, d0 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ @@ -217625,15 +217611,15 @@ │ │ │ │ @ instruction: 0xf8d6040c │ │ │ │ @ instruction: 0xf8d67418 │ │ │ │ @ instruction: 0xf1ba841c │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stclge 2, cr8, [sp], #-796 @ 0xfffffce4 │ │ │ │ @ instruction: 0xf04f2a41 │ │ │ │ svclt 0x00180300 │ │ │ │ - bleq 0x10210ec │ │ │ │ + bleq 0x10210b4 │ │ │ │ stmib r4, {r0, r2, r3, r5, r6, r8, r9, ip, pc}^ │ │ │ │ rscvs r3, r3, r1, lsl #6 │ │ │ │ rschi pc, r3, #0 │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movtpl pc, #62723 @ 0xf503 @ │ │ │ │ @@ -217641,19 +217627,19 @@ │ │ │ │ ldrtle r0, [sp], #-345 @ 0xfffffea7 │ │ │ │ strle r0, [lr], #-1690 @ 0xfffff966 │ │ │ │ @ instruction: 0xf100071a │ │ │ │ @ instruction: 0xf41382cb │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf0000304 │ │ │ │ @ instruction: 0xf64682bf │ │ │ │ - vsra.s64 d22, d20, #64 │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ ldreq lr, [r9, #50] @ 0x32 │ │ │ │ adchi pc, pc, #64, 2 │ │ │ │ - @ instruction: 0x61a4f646 │ │ │ │ + msrvs (UNDEF: 100), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r2, r5, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fe028 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ movwcs r0, #6400 @ 0x1900 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strvs r2, [fp, #517]! @ 0x205 │ │ │ │ @@ -217663,39 +217649,39 @@ │ │ │ │ movwls r2, #0 │ │ │ │ vsubw.s8 q9, q0, d18 │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ strb pc, [lr, -fp, lsr #31]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r8, asr #16 │ │ │ │ - addeq fp, r2, r2, lsr #3 │ │ │ │ + eorseq sp, r3, r8, lsl #16 │ │ │ │ + ldrdeq fp, [r2], sl │ │ │ │ @ instruction: 0xf6462304 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ movwls r1, #31427 @ 0x7ac3 │ │ │ │ @ instruction: 0xf0014618 │ │ │ │ - blls 0x2e388c │ │ │ │ + blls 0x2e3854 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @ instruction: 0xf0769305 │ │ │ │ - blls 0x263614 │ │ │ │ + blls 0x2635dc │ │ │ │ andscs r4, r0, #34603008 @ 0x2100000 │ │ │ │ movwls r3, #39696 @ 0x9b10 │ │ │ │ @ instruction: 0x461c4618 │ │ │ │ - blx 0xfeea0d94 │ │ │ │ + blx 0xfeea0d5c │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ andcs r3, r3, fp, lsr #6 │ │ │ │ - bl 0xfe9fde58 │ │ │ │ + bl 0xfe9fde20 │ │ │ │ @ instruction: 0xf1080383 │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ movwls r0, #33551 @ 0x830f │ │ │ │ ldclne 6, cr4, [fp], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0xf8c53204 │ │ │ │ - bl 0x184ed4 │ │ │ │ + bl 0x184e9c │ │ │ │ andls r0, r6, #201326594 @ 0xc000002 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ movwls r6, #21610 @ 0x546a │ │ │ │ strbtvs r2, [fp], #516 @ 0x204 │ │ │ │ movcs r4, #34603008 @ 0x2100000 │ │ │ │ mvnvs r6, #172, 6 @ 0xb0000002 │ │ │ │ @ instruction: 0xf0202300 │ │ │ │ @@ -217775,49 +217761,49 @@ │ │ │ │ ldrdlt pc, [r8, -fp] │ │ │ │ andvs r2, r3, fp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ teqpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ pkhtbmi pc, r3, r1, asr #29 @ │ │ │ │ @ instruction: 0xf1b9b118 │ │ │ │ - @ instruction: 0xf8cbfdd1 │ │ │ │ + @ instruction: 0xf8cbfdcd │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr #2 │ │ │ │ cdp2 0, 12, cr15, cr4, cr0, {1} │ │ │ │ movwcs fp, #49416 @ 0xc108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr #2 │ │ │ │ cdp2 0, 11, cr15, cr10, cr0, {1} │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - stc2l 1, cr15, [r2, #-740] @ 0xfffffd1c │ │ │ │ + ldc2 1, cr15, [lr, #-740]! @ 0xfffffd1c │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlatblt r8, sp, lr, pc @ │ │ │ │ andvs r2, r3, sp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], r3, lsr #29 │ │ │ │ @ instruction: 0xf1b9b118 │ │ │ │ - @ instruction: 0xf8cbfd33 │ │ │ │ + @ instruction: 0xf8cbfd2f │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr r1 │ │ │ │ cdp2 0, 9, cr15, cr6, cr0, {1} │ │ │ │ movwcs fp, #57608 @ 0xe108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr r1 │ │ │ │ cdp2 0, 8, cr15, cr12, cr0, {1} │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - stc2 1, cr15, [ip, #-740] @ 0xfffffd1c │ │ │ │ + stc2 1, cr15, [r8, #-740] @ 0xfffffd1c │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, pc, ror lr @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -217833,25 +217819,25 @@ │ │ │ │ tstcs r1, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, ror #2 │ │ │ │ cdp2 0, 5, cr15, cr14, cr0, {1} │ │ │ │ smlawblt r0, r3, r6, r4 │ │ │ │ @ instruction: 0xf1ba2002 │ │ │ │ - @ instruction: 0xf8cbfe89 │ │ │ │ + @ instruction: 0xf8cbfe85 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, ror #2 │ │ │ │ cdp2 0, 5, cr15, cr0, cr0, {1} │ │ │ │ tstcs r9, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, ror #2 │ │ │ │ cdp2 0, 4, cr15, cr6, cr0, {1} │ │ │ │ - blls 0x351444 │ │ │ │ + blls 0x35140c │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, ror r1 │ │ │ │ cdp2 0, 3, cr15, cr12, cr0, {1} │ │ │ │ tstcs r7, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ @@ -217879,36 +217865,36 @@ │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsl #3 │ │ │ │ cdp2 0, 0, cr15, cr6, cr0, {1} │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ stc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf1049b07 │ │ │ │ - blcs 0xe7ed4 │ │ │ │ + blcs 0xe7e9c │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ ldc2l 0, cr15, [r4, #128]! @ 0x80 │ │ │ │ @ instruction: 0x2321b108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ - bl 0x3adcd0 │ │ │ │ + bl 0x3adc98 │ │ │ │ andcs r0, r3, r2, lsl #2 │ │ │ │ stc2l 0, cr15, [sl, #128]! @ 0x80 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ movwcs r9, #0 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ stc2l 0, cr15, [r0, #128]! @ 0x80 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, ip, lsl #2 │ │ │ │ ldc2l 0, cr15, [r6, #128] @ 0x80 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ - blvs 0xfebbd114 │ │ │ │ + blvs 0xfebbd0dc │ │ │ │ @ instruction: 0xf1c36bea │ │ │ │ ldrbmi r0, [fp], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ stmdbls r8, {r3, r5, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabtlt r0, r5, sp, pc @ │ │ │ │ @@ -217921,15 +217907,15 @@ │ │ │ │ ldc2 0, cr15, [r6, #128]! @ 0x80 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ ldrbmi fp, [r8], -r0 │ │ │ │ @ instruction: 0xf0203401 │ │ │ │ andcc pc, r1, r1, ror lr @ │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r4, r7, #-2097152000 @ 0x83000000 │ │ │ │ - blls 0x29990c │ │ │ │ + blls 0x2998d4 │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ stmdbls r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108fd9f │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrdls pc, [r4], #-133 @ 0xffffff7b @ │ │ │ │ @@ -217940,29 +217926,29 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabblt r8, pc, sp, pc @ │ │ │ │ andls pc, r0, r0, asr #17 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ cdp2 0, 4, cr15, cr10, cr0, {1} │ │ │ │ strcc r3, [r4, -r1] │ │ │ │ strmi r4, [r0, #1153]! @ 0x481 │ │ │ │ - blls 0x25995c │ │ │ │ + blls 0x259924 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ stmdbls r5, {r0, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r9, ror sp @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c69b08 │ │ │ │ eorvs r3, fp, #12, 8 @ 0xc000000 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - bls 0x4d91e8 │ │ │ │ - blls 0x776b14 │ │ │ │ + bls 0x4d91b0 │ │ │ │ + blls 0x776adc │ │ │ │ rscvs r6, fp, #42 @ 0x2a │ │ │ │ @ instruction: 0xffcaf147 │ │ │ │ - cmnppl r5, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + teqppl sp, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ strtcc pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ ldmdavs sl, {r0, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, ror fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r0, sp, asr r1 │ │ │ │ tstcs r0, r3, ror r0 │ │ │ │ @@ -217974,109 +217960,109 @@ │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2l 0, cr15, [sl, #-128] @ 0xffffff80 │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ stc2l 0, cr15, [r0, #-128] @ 0xffffff80 │ │ │ │ - blls 0x2d1650 │ │ │ │ + blls 0x2d1618 │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe73f0b90 │ │ │ │ @ instruction: 0xac6d2a41 │ │ │ │ @ instruction: 0x46d3bf18 │ │ │ │ - bge 0x1c5f978 │ │ │ │ - bge 0x1cdf97c │ │ │ │ + bge 0x1c5f940 │ │ │ │ + bge 0x1cdf944 │ │ │ │ ldcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ tstpeq r3, r0, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldrbmi pc, [r3], pc, lsl #16 @ │ │ │ │ addge pc, r0, r5, asr #17 │ │ │ │ - bge 0x89f974 │ │ │ │ + bge 0x89f93c │ │ │ │ movwcs lr, #17712 @ 0x4530 │ │ │ │ - @ instruction: 0x61acf646 │ │ │ │ + msrvs (UNDEF: 108), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r9, #-1562]! @ 0xfffff9e6 │ │ │ │ - @ instruction: 0x61b8f646 │ │ │ │ + cmnpvs r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r3, #-1562]! @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf6462304 │ │ │ │ - vsra.s64 d22, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ @ instruction: 0xf020e56c │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xfff0f7fd │ │ │ │ strmi sl, [r1], -pc, lsl #22 │ │ │ │ addcc pc, r0, r5, asr #17 │ │ │ │ - strls r4, [pc, #-1560]! @ 0xe4c88 │ │ │ │ + strls r4, [pc, #-1560]! @ 0xe4c50 │ │ │ │ @ instruction: 0xffe8f7fd │ │ │ │ strvs r9, [fp, r9, lsr #22]! │ │ │ │ - bleq 0x10216e0 │ │ │ │ + bleq 0x10216a8 │ │ │ │ strbvs r9, [fp, ip, lsr #22]! │ │ │ │ @ instruction: 0xf1c2e508 │ │ │ │ - @ instruction: 0xf185fbed │ │ │ │ - @ instruction: 0xf8cdf819 │ │ │ │ - blmi 0xd4d2d0 │ │ │ │ + @ instruction: 0xf185fbe9 │ │ │ │ + @ instruction: 0xf8cdf815 │ │ │ │ + blmi 0xd4d298 │ │ │ │ rscpl pc, r6, #64, 12 @ 0x4000000 │ │ │ │ stmdage fp, {r0, fp, sp, lr} │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06d012e │ │ │ │ stmdals fp, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe421492 │ │ │ │ + blx 0xfe42145a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf844f192 │ │ │ │ + @ instruction: 0xf840f192 │ │ │ │ subcc pc, r4, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ strtpl pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ ldmdavs r4, {r0, r1, r2, sp} │ │ │ │ - stc2 1, cr15, [r4, #708]! @ 0x2c4 │ │ │ │ + stc2 1, cr15, [r0, #708]! @ 0x2c4 │ │ │ │ strmi r4, [r2], -fp, lsr #12 │ │ │ │ andls r2, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf6474620 │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf1c2022e │ │ │ │ - @ instruction: 0xf04ff9fb │ │ │ │ + @ instruction: 0xf04ff9f7 │ │ │ │ @ instruction: 0xf19230ff │ │ │ │ - @ instruction: 0xf184f82b │ │ │ │ - @ instruction: 0xf646ffe9 │ │ │ │ - vqdmlal.s q11, d16, d0[2] │ │ │ │ + @ instruction: 0xf184f827 │ │ │ │ + @ instruction: 0xf646ffe5 │ │ │ │ + vsubw.s8 q11, q8, d8 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - cmpppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdage fp, {r1, fp, sp, lr} │ │ │ │ andls r4, r0, #20, 22 @ 0x5000 │ │ │ │ rscpl pc, sp, #64, 12 @ 0x4000000 │ │ │ │ ldc2 0, cr15, [r4], #436 @ 0x1b4 │ │ │ │ ldrbmi r9, [r2], -fp, lsl #16 │ │ │ │ - tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + biceq pc, r4, r9, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldc2 0, cr15, [lr, #-436]! @ 0xfffffe4c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf80cf192 │ │ │ │ - adcsvs pc, ip, r6, asr #12 │ │ │ │ + @ instruction: 0xf808f192 │ │ │ │ + rsbsvs pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2 7, cr15, [sl], #-172 @ 0xffffff54 │ │ │ │ - @ instruction: 0xf1924648 │ │ │ │ - @ instruction: 0xf646f803 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + mcrr2 7, 2, pc, r6, cr11 @ │ │ │ │ + @ instruction: 0xf1914648 │ │ │ │ + @ instruction: 0xf646ffff │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ - blmi 0x1e5430 │ │ │ │ + vshr.s64 q11, q6, #64 │ │ │ │ + blmi 0x1e53f8 │ │ │ │ rsbcs pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe9a19b6 │ │ │ │ + blx 0xfe8a197e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r8, lsr r8 │ │ │ │ - eorseq lr, r3, ip, lsr r3 │ │ │ │ + ldrshteq sp, [r3], -r8 │ │ │ │ + ldrshteq lr, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c594 │ │ │ │ + bl 0xfec3c55c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ subcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ - bvs 0xcad7a4 │ │ │ │ - ldmdb lr!, {r0, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + bvs 0xcad76c │ │ │ │ + ldmdb sl!, {r0, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strtvs r2, [r3], #-784 @ 0xfffffcf0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0116ae9 │ │ │ │ @ instruction: 0xf1070f01 │ │ │ │ svclt 0x000c0108 │ │ │ │ eorscs r2, r0, r0, lsl r0 │ │ │ │ ldrmi r6, [r8], -r0, lsr #8 │ │ │ │ @@ -218109,30 +218095,30 @@ │ │ │ │ svcvs 0x006bbdf8 │ │ │ │ andcs r6, r0, r3, ror #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c64c │ │ │ │ + bl 0xfec3c614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ - blx 0x82151c │ │ │ │ + blx 0x8214e4 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ stcllt 0, cr15, [r4], #-344 @ 0xfffffea8 │ │ │ │ stmdble r6!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c66c │ │ │ │ + bl 0xfec3c634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ adcmi lr, r3, #16 │ │ │ │ @ instruction: 0x47b0d812 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x46f488 │ │ │ │ + blle 0x46f450 │ │ │ │ tstcc r3, r9, lsr #16 │ │ │ │ adcmi r4, r3, #11 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-518 @ 0xfffffdfa │ │ │ │ stmdble r3, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ stmiale sl!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @@ -218157,23 +218143,23 @@ │ │ │ │ ldmvs r2, {r4, r8, r9, ip, sp}^ │ │ │ │ addmi r4, r3, #318767104 @ 0x13000000 │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c70c │ │ │ │ + bl 0xfec3c6d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0204616 │ │ │ │ orrlt pc, r0, r7, asr #23 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ - cdp 7, 2, cr15, cr8, cr10, {1} │ │ │ │ + cdp 7, 4, cr15, cr4, cr10, {1} │ │ │ │ stmdahi r3!, {sp} │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd70 │ │ │ │ tstcs r0, sp │ │ │ │ @@ -218191,33 +218177,33 @@ │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vaba.s8 q10, , q8 │ │ │ │ - vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf6464770 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf072002e │ │ │ │ strb pc, [ip, sp, asr #21]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c7a8 │ │ │ │ + bl 0xfec3c770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xffb6f003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdble ip, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c7dc │ │ │ │ + bl 0xfec3c7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff0 │ │ │ │ ldmdavs r5, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf1052d0f │ │ │ │ svclt 0x008c0303 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @@ -218232,15 +218218,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b4bd38 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ submi pc, fp, r0, asr #4 │ │ │ │ stmdale r3, {r2, r7, r9, lr} │ │ │ │ rsccc pc, sp, r0, asr #4 │ │ │ │ smlabble sp, r4, r2, r4 │ │ │ │ - bl 0xfebf6bc4 │ │ │ │ + bl 0xfebf6b8c │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4608d8d1 │ │ │ │ @ instruction: 0xf6a4e7e5 │ │ │ │ @ instruction: 0xf5b00034 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ @@ -218251,28 +218237,28 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4608bd38 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf072002e │ │ │ │ ubfx pc, r7, #20, #9 │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c898 │ │ │ │ + bl 0xfec3c860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4adeb0 │ │ │ │ + blcs 0x4ade78 │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x1478c0 │ │ │ │ + bcs 0x147888 │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d14, d8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ @@ -218285,17 +218271,17 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - addeq pc, r4, r7, asr #4 │ │ │ │ + subeq pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x5a18dc │ │ │ │ + blx 0x5a18a4 │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -218312,15 +218298,15 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x473fb8 │ │ │ │ + bcs 0x473f80 │ │ │ │ msrhi R8_fiq, r0 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r4, r4, lsl #1 │ │ │ │ smlawbeq r6, r4, r0, r0 │ │ │ │ ldrhteq r0, [r6], r6 │ │ │ │ @@ -218336,59 +218322,59 @@ │ │ │ │ @ instruction: 0xf1b9448a │ │ │ │ ldmdale ip, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x8df6ec │ │ │ │ + blcs 0x8df6b4 │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1040920 │ │ │ │ @ instruction: 0xf1b90a20 │ │ │ │ stmible ip!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - blvc 0xffd22124 │ │ │ │ - blcs 0xfe6622f0 │ │ │ │ - cmpppl r5, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + blvc 0xffd220ec │ │ │ │ + blcs 0xfe6622b8 │ │ │ │ + tstppl sp, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ @ instruction: 0xf8ba9301 │ │ │ │ - bcs 0x1ad800 │ │ │ │ + bcs 0x1ad7c8 │ │ │ │ @ instruction: 0x4617d9de │ │ │ │ ldmle fp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ submi pc, r0, r1, lsr #8 │ │ │ │ ldmdacs r9, {r2, fp, ip, sp} │ │ │ │ vadd.i8 , , │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andeq r5, lr, r5, lsr #15 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - andeq r5, lr, r5, lsr #15 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - andeq r5, lr, pc, asr #19 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - muleq lr, fp, r7 │ │ │ │ - andeq r5, lr, r5, lsr #15 │ │ │ │ + andeq r5, lr, sp, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, sp, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + muleq lr, r7, r9 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, r3, ror #14 │ │ │ │ + andeq r5, lr, sp, ror #14 │ │ │ │ ldmible sl, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmible r4, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ ldmibvc r0!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12298 @ 0x300a │ │ │ │ @@ -218398,31 +218384,31 @@ │ │ │ │ ldrmi sp, [r0], #646 @ 0x286 │ │ │ │ stmible r3, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ adcsmi sl, fp, #508 @ 0x1fc │ │ │ │ svcge 0x007cf63f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x12d1f8 │ │ │ │ + bcs 0x12d1c0 │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ vrshl.s8 , , │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf072002e │ │ │ │ @ instruction: 0xf8b8f929 │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af68 │ │ │ │ @ instruction: 0xf104071c │ │ │ │ svccs 0x0003081c │ │ │ │ svcge 0x0061f67f │ │ │ │ - bvc 0xffd2223c │ │ │ │ - bcs 0xfe662408 │ │ │ │ + bvc 0xffd22204 │ │ │ │ + bcs 0xfe6623d0 │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb5d950 │ │ │ │ + blx 0xb5d918 │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13592 @ 0x3518 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x004cf67f │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -218431,75 +218417,75 @@ │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ addsmi sl, pc, #268 @ 0x10c │ │ │ │ svcge 0x0040f4ff │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ stmible r2!, {r0, r1, r2, r3, r8, fp, sp}^ │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ strble r0, [r2, #1362]! @ 0x552 │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + rscseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eef072 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x7df8c8 │ │ │ │ + blcs 0x7df890 │ │ │ │ svcge 0x002df67f │ │ │ │ ldreq pc, [ip, -r3, lsr #3] │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ vmax.f32 d26, d14, d22 │ │ │ │ @ instruction: 0xf2c079f0 │ │ │ │ mul ip, r5, r9 │ │ │ │ @ instruction: 0xf64f3303 │ │ │ │ @ instruction: 0x401a72fc │ │ │ │ - bl 0xfeab6474 │ │ │ │ + bl 0xfeab643c │ │ │ │ @ instruction: 0xf4bf0702 │ │ │ │ ldrmi sl, [r0], #3863 @ 0xf17 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af13 │ │ │ │ - blcs 0x1b19a0 │ │ │ │ + blcs 0x1b1968 │ │ │ │ svcge 0x000ef67f │ │ │ │ @ instruction: 0xf63f42bb │ │ │ │ @ instruction: 0xf8b8af0b │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e6 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ vrshl.s8 , q9, │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf072002e │ │ │ │ @ instruction: 0xf8b8f8b9 │ │ │ │ ldrb r3, [r9, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ @ instruction: 0xf10ae6c8 │ │ │ │ - bcs 0x1e79e8 │ │ │ │ + bcs 0x1e79b0 │ │ │ │ strbt sp, [r5], pc, lsl #2 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ strtle r0, [r4], #-1347 @ 0xfffffabd │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfeab64d8 │ │ │ │ + bl 0xfeab64a0 │ │ │ │ andsle r0, r9, #524288 @ 0x80000 │ │ │ │ svccs 0x00044490 │ │ │ │ @ instruction: 0xf8b8d916 │ │ │ │ stmdbcs r3, {ip} │ │ │ │ adcsmi sp, r9, #294912 @ 0x48000 │ │ │ │ @ instruction: 0xf8b8d810 │ │ │ │ vld4.8 {d2-d5}, [r2], r2 │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ - bls 0x15a1a4 │ │ │ │ + bls 0x15a16c │ │ │ │ andeq pc, r4, r8, lsl #2 │ │ │ │ stc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf8b8aecf │ │ │ │ ldrb r1, [sp, r0] │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ @ instruction: 0x4611e6bc │ │ │ │ - adceq pc, r8, r7, asr #4 │ │ │ │ + rsbeq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf87ef072 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf072002e │ │ │ │ @ instruction: 0xf8baf877 │ │ │ │ strt r2, [fp], r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @@ -218511,115 +218497,115 @@ │ │ │ │ ldmdble r1, {r0, r3, r7, r9, sl, lr} │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ svclt 0x0094454c │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982c0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8b8b933 │ │ │ │ - blcs 0x131aa4 │ │ │ │ + blcs 0x131a6c │ │ │ │ cdpne 0, 9, cr13, cr10, cr12, {1} │ │ │ │ ldmdale r0, {r0, r9, fp, sp} │ │ │ │ - blmi 0xfe8b7340 │ │ │ │ - blls 0x63fb0c │ │ │ │ + blmi 0xfe8b7308 │ │ │ │ + blls 0x63fad4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, r7, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x509a80 │ │ │ │ + blcc 0x509a48 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r0, r2, r4, r6, r8, pc}^ @ │ │ │ │ subeq pc, fp, r3, lsl r0 @ │ │ │ │ subeq r0, fp, fp, asr #32 │ │ │ │ sbcseq r0, r3, r3, asr r1 │ │ │ │ ldrsbeq r0, [r3], #3 │ │ │ │ tsteq r2, r3, asr r1 │ │ │ │ tsteq r2, r2, lsl r1 │ │ │ │ andseq r0, pc, r3, asr r1 @ │ │ │ │ andseq r0, pc, pc, lsl r0 @ │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strhi lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0xf0243403 │ │ │ │ strbmi r0, [ip, #-1027] @ 0xfffffbfd │ │ │ │ - bl 0xfeb5a63c │ │ │ │ + bl 0xfeb5a604 │ │ │ │ strtmi r0, [r0], #2308 @ 0x904 │ │ │ │ svceq 0x0010f1b9 │ │ │ │ @ instruction: 0xe7c9d8b8 │ │ │ │ ldmible r1!, {r0, r1, r3, r4, sl, fp, sp}^ │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x821f34 │ │ │ │ + beq 0x821efc │ │ │ │ stmible fp!, {r0, r1, r8, r9, sl, fp, sp}^ │ │ │ │ - blvc 0xffd22454 │ │ │ │ - blcs 0xfe662620 │ │ │ │ + blvc 0xffd2241c │ │ │ │ + blcs 0xfe6625e8 │ │ │ │ strcc lr, [r3], -r9 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, pc, #51 @ 0x33 │ │ │ │ - bne 0xdc2b0 │ │ │ │ + bne 0xdc278 │ │ │ │ svccs 0x0003449a │ │ │ │ @ instruction: 0xf8bad9dc │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ adcsmi sp, r7, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf8bad3d6 │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9eb │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ vrshl.s8 , , │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ strb pc, [r0, sp, ror #31]! @ │ │ │ │ stmible r5, {r0, r1, r2, r3, r4, sl, fp, sp}^ │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ eoreq pc, r0, #8, 2 │ │ │ │ ldmible pc!, {r0, r1, r9, sl, fp, sp} @ │ │ │ │ ldrbvc pc, [r0, lr, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ tstpmi sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ mvnspl pc, #192, 12 @ 0xc000000 │ │ │ │ - blcs 0xff5224a0 │ │ │ │ - bleq 0xca2688 │ │ │ │ + blcs 0xfe522468 │ │ │ │ + bleq 0xca2650 │ │ │ │ vcgt.s8 d25, d7, d3 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf8cd032e │ │ │ │ movwls fp, #36896 @ 0x9020 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r8, fp, lr}^ │ │ │ │ eor r8, r0, ip, lsl #10 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380e6 │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x699fe0 │ │ │ │ + blcs 0x699fa8 │ │ │ │ andshi pc, r2, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ ldmdavs fp!, {r0, r2, r7, r8, pc} │ │ │ │ @ instruction: 0xf100055a │ │ │ │ @ instruction: 0xf1098370 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x342bc8 │ │ │ │ + b 0x342b90 │ │ │ │ adcsmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffe9a5f0 │ │ │ │ + bne 0xffe9a5b8 │ │ │ │ mcrcs 4, 0, r4, cr3, cr11, {4} │ │ │ │ @ instruction: 0xf8bbd980 │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ @ instruction: 0xf67f0f03 │ │ │ │ @ instruction: 0x464caf7b │ │ │ │ @ instruction: 0xf63f45b1 │ │ │ │ @ instruction: 0xf8bbaf77 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9b6904 │ │ │ │ - blcc 0xa5d340 │ │ │ │ + blcs 0x9b68cc │ │ │ │ + blcc 0xa5d308 │ │ │ │ ldmle ip, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x4da384 │ │ │ │ + blcs 0x4da34c │ │ │ │ subshi pc, pc, #0 │ │ │ │ bicsle r2, r2, r6, lsl #22 │ │ │ │ - beq 0x222050 │ │ │ │ + beq 0x222018 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ ldrb sp, [r0, sl, lsl #2] │ │ │ │ @ instruction: 0xf64f3503 │ │ │ │ strdmi r7, [fp], -ip @ │ │ │ │ sbcle r4, sl, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ stmible r6, {r2, sl, fp, sp}^ │ │ │ │ @@ -218628,15 +218614,15 @@ │ │ │ │ stmiale r0, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r7, r0, lsl #22 │ │ │ │ ldrbeq r6, [r8, #-2107] @ 0xfffff7c5 │ │ │ │ vrshl.s8 , q10, │ │ │ │ - vshr.s64 d18, d0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ ldrb pc, [sp, r5, ror #30] @ │ │ │ │ @ instruction: 0xf67f2c17 │ │ │ │ @ instruction: 0xf1a4af3d │ │ │ │ @ instruction: 0xf1080718 │ │ │ │ svccs 0x00030a18 │ │ │ │ svcge 0x0036f67f │ │ │ │ @@ -218653,92 +218639,92 @@ │ │ │ │ vmax.f32 d18, d0, d3 │ │ │ │ @ instruction: 0xf8ba8243 │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ eorshi pc, lr, #64, 4 │ │ │ │ @ instruction: 0xf0c042b7 │ │ │ │ @ instruction: 0xf8ba823b │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x392738 │ │ │ │ - blx 0xbdbcdc │ │ │ │ + blcs 0x392700 │ │ │ │ + blx 0xbdbca4 │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r0, r5, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [lr, #1368] @ 0x558 │ │ │ │ - subscc pc, r0, r7, asr #4 │ │ │ │ + andscc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0719200 │ │ │ │ - bls 0x125988 │ │ │ │ + bls 0x125950 │ │ │ │ ldccs 7, cr14, [fp], {213} @ 0xd5 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x82211c │ │ │ │ + beq 0x8220e4 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf24eaef7 │ │ │ │ vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0x462b2295 │ │ │ │ - bleq 0xffda2634 │ │ │ │ - bleq 0x522814 │ │ │ │ + bleq 0xffda25fc │ │ │ │ + bleq 0x5227dc │ │ │ │ ldrmi r4, [r4], -r5, lsr #12 │ │ │ │ svclt 0x0000e012 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r7, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ vqsub.s8 d20, d16, d7 │ │ │ │ - bne 0xff0c6530 │ │ │ │ + bne 0xff0c64f8 │ │ │ │ svccs 0x00034492 │ │ │ │ mvnshi pc, r0, asr #4 │ │ │ │ @ instruction: 0x6000f8ba │ │ │ │ vceq.f32 d18, d0, d3 │ │ │ │ adcsmi r8, r7, #244, 2 @ 0x3d │ │ │ │ mvnshi pc, r0, asr #1 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ stmible r3!, {r2, r4, r8, fp, sp}^ │ │ │ │ ldrbeq r6, [r2, #-2082] @ 0xfffff7de │ │ │ │ vrshl.s8 , q10, │ │ │ │ - vshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ mcr2 0, 7, pc, cr6, cr1, {3} @ │ │ │ │ ldrb r9, [fp, r0, lsl #22] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ - blcc 0x15f7c4 │ │ │ │ + blcc 0x15f78c │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ - blcs 0x551a10 │ │ │ │ + blcs 0x5519d8 │ │ │ │ svcge 0x0021f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r5, lr, fp, asr #23 │ │ │ │ - andeq r5, lr, fp, asr #23 │ │ │ │ - andeq r5, lr, fp, asr #23 │ │ │ │ - andeq r5, lr, fp, asr #23 │ │ │ │ - andeq r5, lr, fp, asr #23 │ │ │ │ - andeq r5, lr, fp, asr #23 │ │ │ │ - andeq r5, lr, fp, asr #23 │ │ │ │ - andeq r5, lr, r3, asr #23 │ │ │ │ - andeq r5, lr, r3, asr #23 │ │ │ │ - andeq r5, lr, fp, asr #23 │ │ │ │ - andeq r5, lr, r3, asr #23 │ │ │ │ - andeq r5, lr, r3, asr #23 │ │ │ │ - andeq r5, lr, fp, asr #23 │ │ │ │ - andeq r5, lr, fp, asr #23 │ │ │ │ - andeq r5, lr, fp, asr #23 │ │ │ │ - andeq r5, lr, fp, asr #23 │ │ │ │ - andeq r5, lr, fp, asr #23 │ │ │ │ - ldrdeq r5, [lr], -r1 │ │ │ │ + muleq lr, r3, fp │ │ │ │ + muleq lr, r3, fp │ │ │ │ + muleq lr, r3, fp │ │ │ │ + muleq lr, r3, fp │ │ │ │ + muleq lr, r3, fp │ │ │ │ + muleq lr, r3, fp │ │ │ │ + muleq lr, r3, fp │ │ │ │ + andeq r5, lr, fp, lsl #23 │ │ │ │ + andeq r5, lr, fp, lsl #23 │ │ │ │ + muleq lr, r3, fp │ │ │ │ + andeq r5, lr, fp, lsl #23 │ │ │ │ + andeq r5, lr, fp, lsl #23 │ │ │ │ + muleq lr, r3, fp │ │ │ │ + muleq lr, r3, fp │ │ │ │ + muleq lr, r3, fp │ │ │ │ + muleq lr, r3, fp │ │ │ │ + muleq lr, r3, fp │ │ │ │ + muleq lr, r9, sp │ │ │ │ @ instruction: 0xf10b2300 │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ stmib sp, {r2, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r0, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf43f3313 │ │ │ │ @ instruction: 0x469caef2 │ │ │ │ strls lr, [r5], -sp, asr #19 │ │ │ │ strbtmi r4, [r1], r5, ror #12 │ │ │ │ - cdpne 2, 5, cr15, cr0, cr7, {2} │ │ │ │ + cdpne 2, 1, cr15, cr0, cr7, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ - cmnpne r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + teqpne r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd9304 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf8cdb01c │ │ │ │ @ instruction: 0xf8bae008 │ │ │ │ @ instruction: 0xf1b88000 │ │ │ │ @@ -218750,74 +218736,74 @@ │ │ │ │ ldm pc, {r1, r2, r4, r6, r9, pc}^ @ │ │ │ │ stmdbne r3, {r0, r1, ip, sp, lr, pc} │ │ │ │ eorseq r4, r4, r8, lsl #14 │ │ │ │ streq pc, [r4, #-266] @ 0xfffffef6 │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ @ instruction: 0xf1089300 │ │ │ │ @ instruction: 0xf64f0803 │ │ │ │ - b 0x303a40 │ │ │ │ + b 0x303a08 │ │ │ │ adcmi r0, r6, #6291456 @ 0x600000 │ │ │ │ - blne 0xfea1a664 │ │ │ │ + blne 0xfea1a62c │ │ │ │ stccs 4, cr4, [r4], {178} @ 0xb2 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9605 │ │ │ │ ssat fp, #19, ip │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b19902 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ orrshi pc, sl, r0 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b19904 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ bichi pc, r8, r0 │ │ │ │ ldrbeq r6, [lr, #-2107] @ 0xfffff7c5 │ │ │ │ @ instruction: 0x4629d5db │ │ │ │ - addsne pc, ip, r7, asr #4 │ │ │ │ + subsne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcr2 0, 2, pc, cr14, cr1, {3} @ │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf93cf1b1 │ │ │ │ + @ instruction: 0xf938f1b1 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdavs fp!, {r3, r6, r8, pc} │ │ │ │ strble r0, [r8, #1371] @ 0x55b │ │ │ │ vmax.s8 q10, , │ │ │ │ - vmla.i d17, d16, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7c0fe3b │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r1, lsl #6]! │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - teqpcs r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + mvnsne pc, #1879048196 @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf8cd463e │ │ │ │ strtmi fp, [pc], -r8 │ │ │ │ ands r4, r4, sp, lsl r6 │ │ │ │ suble r2, r5, sl, lsl #18 │ │ │ │ ldrbeq r6, [r3, #-2098] @ 0xfffff7ce │ │ │ │ orrhi pc, r5, r0, lsl #2 │ │ │ │ - beq 0x1e232c │ │ │ │ + beq 0x1e22f4 │ │ │ │ ldmibvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r9, {r1, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf08045a1 │ │ │ │ - bl 0xfea06338 │ │ │ │ - strbmi r0, [pc], #-1033 @ 0xe5f18 │ │ │ │ + bl 0xfea06300 │ │ │ │ + strbmi r0, [pc], #-1033 @ 0xe5ee0 │ │ │ │ @ instruction: 0xf2402c04 │ │ │ │ @ instruction: 0xf8b78103 │ │ │ │ @ instruction: 0xf1baa000 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0x46d180fd │ │ │ │ vrshl.s8 d4, d18, d16 │ │ │ │ ldmdahi r9!, {r0, r3, r4, r5, r6, r7, pc}^ │ │ │ │ bicsle r2, sp, r2, lsl #18 │ │ │ │ - bleq 0x222358 │ │ │ │ + bleq 0x222320 │ │ │ │ svceq 0x0004f1ba │ │ │ │ strb sp, [r6, lr, lsl #2]! │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ sbcsle r4, r5, #314572800 @ 0x12c00000 │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -218828,15 +218814,15 @@ │ │ │ │ strbmi sp, [r8, #2506] @ 0x9ca │ │ │ │ @ instruction: 0xf8bbd8c8 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs r3!, {r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r3, #1368]! @ 0x558 │ │ │ │ @ instruction: 0xf0714628 │ │ │ │ @ instruction: 0xe7dffddb │ │ │ │ - bleq 0x2223a4 │ │ │ │ + bleq 0x22236c │ │ │ │ svceq 0x0004f1ba │ │ │ │ bfi sp, r2, (invalid: 2:0) │ │ │ │ ldmdavs r3!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [lr], #-1370 @ 0xfffffaa6 │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ @@ -218849,31 +218835,31 @@ │ │ │ │ strbmi sp, [r8, #2464] @ 0x9a0 │ │ │ │ @ instruction: 0xf8bbd89e │ │ │ │ stmdbcs r3, {r1, ip} │ │ │ │ svcne 0x004bd9e2 │ │ │ │ stmible r3!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ ldrbeq r6, [sl, #-2099] @ 0xfffff7cd │ │ │ │ vrshl.s8 , q8, │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ ldrb pc, [r9, fp, lsr #27] @ │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ - stclge 4, cr15, [pc, #252]! @ 0xe60ec │ │ │ │ + stclge 4, cr15, [pc, #252]! @ 0xe60b4 │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ strbmi r4, [lr], -sl, lsr #13 │ │ │ │ @ instruction: 0x5000f8ba │ │ │ │ stmdble r0!, {r0, r1, r8, sl, fp, sp} │ │ │ │ adcsmi r4, r5, #168, 12 @ 0xa800000 │ │ │ │ @ instruction: 0xf8bad81d │ │ │ │ cdpne 0, 4, cr1, cr10, cr2, {0} │ │ │ │ vpmax.s8 d2, d0, d12 │ │ │ │ ldm pc, {r0, r1, r2, r4, r6, r8, pc}^ @ │ │ │ │ - beq 0x3a2020 │ │ │ │ - beq 0x368844 │ │ │ │ + beq 0x3a1fe8 │ │ │ │ + beq 0x36880c │ │ │ │ streq r1, [sl, -sl, lsl #18] │ │ │ │ andeq r3, sl, r7, lsl #26 │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ strcc r2, [r3, #-16] │ │ │ │ ldmvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ andle r4, r4, #176, 10 @ 0x2c000000 │ │ │ │ @@ -218881,17 +218867,17 @@ │ │ │ │ cdpcs 4, 0, cr4, cr4, cr2, {6} │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ strb r9, [r2, #1536] @ 0x600 │ │ │ │ streq pc, [r4], #-266 @ 0xfffffef6 │ │ │ │ tstle lr, r4, lsl #26 │ │ │ │ @ instruction: 0xf109e7f2 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x34304c │ │ │ │ + b 0x343014 │ │ │ │ ldrmi r0, [r8, #771] @ 0x303 │ │ │ │ - bl 0xfeb1c7f0 │ │ │ │ + bl 0xfeb1c7b8 │ │ │ │ ldrmi r0, [ip], #-2051 @ 0xfffff7fd │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b4d9dd │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ ldmible r8, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ bicsle r4, r6, #200, 10 @ 0x32000000 │ │ │ │ stmdbcs r8, {r0, r5, r6, fp, pc} │ │ │ │ @@ -218900,25 +218886,25 @@ │ │ │ │ @ instruction: 0xf0719808 │ │ │ │ ubfx pc, r5, #26, #1 │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ tstle ip, r4, lsl #26 │ │ │ │ strcc lr, [r3], #-1998 @ 0xfffff832 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ ldrmi r4, [r8, #35] @ 0x23 │ │ │ │ - bl 0xfeb1c7ac │ │ │ │ + bl 0xfeb1c774 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9bb │ │ │ │ stccs 0, cr4, [r3], {-0} │ │ │ │ strmi sp, [r0, #2487]! @ 0x9b7 │ │ │ │ @ instruction: 0xf8b9d3b5 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs fp!, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r6, #1370]! @ 0x55a │ │ │ │ - adccs pc, ip, r7, asr #4 │ │ │ │ + rsbcs pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #-452]! @ 0xfffffe3c │ │ │ │ @ instruction: 0xf10be7df │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ tstle ip, r4, lsl #30 │ │ │ │ strcc lr, [r3, #-1395] @ 0xfffffa8d │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @@ -218942,27 +218928,27 @@ │ │ │ │ strtmi lr, [ip], -sp, asr #10 │ │ │ │ ldrb r4, [fp], #1565 @ 0x61d │ │ │ │ ldrmi r4, [r5], -ip, lsr #12 │ │ │ │ @ instruction: 0xf10ae4d8 │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ ldrtmi sl, [r9], -r6, lsl #29 │ │ │ │ - blvc 0xffd22a88 │ │ │ │ - blcs 0xfe662c54 │ │ │ │ + blvc 0xffd22a50 │ │ │ │ + blcs 0xfe662c1c │ │ │ │ strtmi r4, [r7], -fp, lsr #12 │ │ │ │ @ instruction: 0x4614465d │ │ │ │ strmi r4, [sl], -r3, asr #13 │ │ │ │ mcrne 0, 2, lr, cr8, cr2, {0} │ │ │ │ stmdble r3, {r1, r2, r4, fp, sp} │ │ │ │ strbeq r6, [r0, #-2088] @ 0xfffff7d8 │ │ │ │ addhi pc, r9, r0, lsl #2 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ andsle r4, r3, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x16102c │ │ │ │ + bleq 0x160ff4 │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ stmdble sp, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2314] @ 0xfffff6f6 │ │ │ │ stmdahi r1!, {r3, fp, ip, lr, pc}^ │ │ │ │ rscle r2, fp, r9, lsl r9 │ │ │ │ @ instruction: 0xf1a1d9e3 │ │ │ │ @@ -218976,98 +218962,98 @@ │ │ │ │ vmin.s8 d20, d14, d25 │ │ │ │ @ instruction: 0xf2c07bf0 │ │ │ │ @ instruction: 0x462b2b95 │ │ │ │ ldrbmi r4, [sp], -r7, lsr #12 │ │ │ │ @ instruction: 0x46c34614 │ │ │ │ and r4, pc, sl, lsl #12 │ │ │ │ stmdavs r8!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ - ldrble r0, [pc], #-1344 @ 0xe61d8 │ │ │ │ + ldrble r0, [pc], #-1344 @ 0xe61a0 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ sbcsle r4, pc, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x161094 │ │ │ │ + bleq 0x16105c │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ ldmible r9, {r2, r8, r9, sl, fp}^ │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2518] @ 0xfffff62a │ │ │ │ stmdahi r1!, {r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ stmible r7!, {r0, r1, r2, r5, r8, fp, sp}^ │ │ │ │ eoreq pc, r9, r1, lsr #3 │ │ │ │ stmible r7!, {r0, r2, fp, sp}^ │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe673fc91 │ │ │ │ andeq pc, r4, #-2147483646 @ 0x80000002 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr9, cr15, {1} │ │ │ │ vmin.s8 d20, d14, d25 │ │ │ │ @ instruction: 0xf2c07bf0 │ │ │ │ @ instruction: 0x462b2b95 │ │ │ │ ldrbmi r4, [sp], -r7, lsr #12 │ │ │ │ @ instruction: 0x46c34614 │ │ │ │ and r4, fp, sl, lsl #12 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ adcle r4, sp, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x1610f8 │ │ │ │ + bleq 0x1610c0 │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ stmible r7!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2468] @ 0xfffff65c │ │ │ │ stmdahi r1!, {r1, r5, r7, fp, ip, lr, pc}^ │ │ │ │ stmdacs r8, {r3, r6, r9, sl, fp, ip} │ │ │ │ stmdavs r8!, {r1, r3, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r7, #1344]! @ 0x540 │ │ │ │ - rsbsne pc, ip, r7, asr #4 │ │ │ │ + eorsne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ mrrc2 0, 7, pc, lr, cr1 @ │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ vaba.s8 q15, , q6 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf071320e │ │ │ │ ldmib sp, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r3, [fp, -lr, lsl #4]! │ │ │ │ - subsne pc, r8, r7, asr #4 │ │ │ │ + andsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ mcrr2 0, 7, pc, r8, cr1 @ │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ vaba.s8 d30, d23, d4 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ str pc, [r8], #3135 @ 0xc3f │ │ │ │ - blx 0xffb229c6 │ │ │ │ + blx 0xffa2298e │ │ │ │ rscsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [r4, #-2066] @ 0xfffff7ee │ │ │ │ mcrge 5, 5, pc, cr13, cr15, {3} @ │ │ │ │ - rscscs pc, r0, r7, asr #4 │ │ │ │ + adcscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr], #-452 @ 0xfffffe3c │ │ │ │ vmax.s8 d30, d30, d21 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f055e │ │ │ │ vadd.f32 d26, d23, d28 │ │ │ │ - vaddl.s8 q9, d0, d8 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ str pc, [r4, #3103]! @ 0xc1f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3d504 │ │ │ │ + bl 0xfec3d4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ ldrmi r2, [r5], -r3 │ │ │ │ stc2l 0, cr15, [sl], {31} │ │ │ │ strtmi fp, [sl], -r0, ror #2 │ │ │ │ @ instruction: 0xf7294621 │ │ │ │ - andcs lr, r0, lr, lsr #30 │ │ │ │ + andcs lr, r0, sl, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -219080,28 +219066,28 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [r8], ip, asr #22 │ │ │ │ svcne 0x0070ee1d │ │ │ │ andls r4, r1, #135266304 @ 0x8100000 │ │ │ │ streq pc, [r1, #-265] @ 0xfffffef7 │ │ │ │ @ instruction: 0xf1084610 │ │ │ │ ldrbtmi r0, [fp], #-1537 @ 0xfffff9ff │ │ │ │ - bl 0xfe9003e4 │ │ │ │ - bl 0xfea27990 │ │ │ │ - bls 0x3e7d98 │ │ │ │ + bl 0xfe9003ac │ │ │ │ + bl 0xfea27958 │ │ │ │ + bls 0x3e7d60 │ │ │ │ stmiapl fp, {r0, r1, r4, r5, r7, r9, sl, lr}^ │ │ │ │ addsge pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ @ instruction: 0xf8da64dd │ │ │ │ @ instruction: 0xf8c330c8 │ │ │ │ @ instruction: 0xf8da9048 │ │ │ │ ldrbvs r3, [lr], #-200 @ 0xffffff38 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ subhi pc, r0, r3, asr #17 │ │ │ │ cmple lr, r0, lsl #20 │ │ │ │ - bleq 0x222a58 │ │ │ │ + bleq 0x222a20 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ ldc2l 0, cr15, [sl], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ @ instruction: 0xf8da8000 │ │ │ │ @ instruction: 0xf10830c8 │ │ │ │ @ instruction: 0xf1b837ff │ │ │ │ @@ -219129,15 +219115,15 @@ │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ strcc pc, [r4, #-3141] @ 0xfffff3bb │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ andsvs fp, ip, r3, lsl #2 │ │ │ │ stc2 0, cr15, [r0, #-124] @ 0xffffff84 │ │ │ │ andcc r3, r1, r1, lsl #28 │ │ │ │ strmi r1, [r4], #-3187 @ 0xfffff38d │ │ │ │ - blls 0x15abf0 │ │ │ │ + blls 0x15abb8 │ │ │ │ movwcs r1, #3869 @ 0xf1d │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ tstplt r8, r1, lsr ip @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -219151,175 +219137,175 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2824 @ 0xb08 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ stmdacs r0, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ andvs sp, r6, lr, lsl #1 │ │ │ │ svclt 0x0000e78c │ │ │ │ - strdeq r9, [r2], sl │ │ │ │ + addeq r9, r2, r2, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d69c │ │ │ │ + bl 0xfec3d664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror pc @ │ │ │ │ - blmi 0x16b7f18 │ │ │ │ + blmi 0x16b7ee0 │ │ │ │ svcls 0x00264604 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcls 14, cr9, [r5, #-144]! @ 0xffffff70 │ │ │ │ strtne pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ streq pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ teqlt r1, r1, lsl r8 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ svccc 0x0004f850 │ │ │ │ - blcs 0xf28d4 │ │ │ │ + blcs 0xf289c │ │ │ │ @ instruction: 0xf8c7d1fa │ │ │ │ @ instruction: 0xf8c71418 │ │ │ │ @ instruction: 0xf8dc2420 │ │ │ │ teqlt r2, r0 │ │ │ │ andcs r4, r0, #101711872 @ 0x6100000 │ │ │ │ svceq 0x0004f851 │ │ │ │ stmdacs r0, {r0, r9, ip, sp} │ │ │ │ strdcs sp, [r0, -sl] │ │ │ │ ldrcs pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ strtgt pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ @ instruction: 0x46682270 │ │ │ │ - ldm r2, {r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stm lr, {r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ - blx 0xfe222bf2 │ │ │ │ - blle 0x1a3050c │ │ │ │ + blx 0xfe122bba │ │ │ │ + blle 0x1a304d4 │ │ │ │ @ instruction: 0xf4049c04 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ cmple ip, r0, lsl #30 │ │ │ │ svceq 0x0049f014 │ │ │ │ @ instruction: 0xf1b8d059 │ │ │ │ - @ instruction: 0xf8c7fa51 │ │ │ │ + @ instruction: 0xf8c7fa4d │ │ │ │ @ instruction: 0xf1b80410 │ │ │ │ - streq pc, [r3, #-2629]! @ 0xfffff5bb │ │ │ │ + streq pc, [r3, #-2625]! @ 0xfffff5bf │ │ │ │ strvs pc, [r1], #1028 @ 0x404 │ │ │ │ ldreq pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ - blls 0x296258 │ │ │ │ + blls 0x296220 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c7bf48 │ │ │ │ @ instruction: 0xf5b43410 │ │ │ │ @ instruction: 0xf8d76f81 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #8 │ │ │ │ - blls 0x2d6160 │ │ │ │ + blls 0x2d6128 │ │ │ │ ldrcc pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ - @ instruction: 0xf85cf1bc │ │ │ │ - blle 0x132dd6c │ │ │ │ + @ instruction: 0xf858f1bc │ │ │ │ + blle 0x132dd34 │ │ │ │ svcvs 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c7db2b │ │ │ │ @ instruction: 0xf8c77400 │ │ │ │ ldmdavs sl!, {r2, sl, lr} │ │ │ │ cmnppl pc, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movtvs pc, #49860 @ 0xc2c4 @ │ │ │ │ mlasle r4, sl, r2, r4 │ │ │ │ msrvs SPSR_x, #68, 4 @ 0x40000004 │ │ │ │ movtmi pc, #49861 @ 0xc2c5 @ │ │ │ │ @ instruction: 0xd126429a │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 0, 6, pc, cr6, cr15, {0} │ │ │ │ - blle 0x1f0590 │ │ │ │ + blle 0x1f0558 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ mrc2 7, 7, pc, cr10, cr14, {7} │ │ │ │ - blmi 0x76e59c │ │ │ │ - blls 0x840608 │ │ │ │ + blmi 0x76e564 │ │ │ │ + blls 0x8405d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1210300 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf5c4bdf0 │ │ │ │ smlabbcs r0, r0, r2, r6 │ │ │ │ @ instruction: 0xf1b01938 │ │ │ │ - @ instruction: 0xf8c7e830 │ │ │ │ + @ instruction: 0xf8c7e82c │ │ │ │ @ instruction: 0xf8c77400 │ │ │ │ stccs 4, cr4, [r3], {4} │ │ │ │ @ instruction: 0xf06fdccb │ │ │ │ strb r0, [r0, r7]! │ │ │ │ - cdp2 1, 8, cr15, cr8, cr3, {4} │ │ │ │ + cdp2 1, 8, cr15, cr4, cr3, {4} │ │ │ │ rsbmi r6, r4, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0x4629e7f5 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ @ instruction: 0xe7cffa33 │ │ │ │ - blx 0x1522cf4 │ │ │ │ - adcscc pc, r0, r7, asr #4 │ │ │ │ + blx 0x1422cbc │ │ │ │ + rsbscc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff8242a4 │ │ │ │ + blx 0xfff2426c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - mrc2 1, 5, pc, cr4, cr0, {4} │ │ │ │ + mrc2 1, 5, pc, cr0, cr0, {4} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d810 │ │ │ │ + bl 0xfec3d7d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldmib sp, {r2, r4, r9, sl, lr}^ │ │ │ │ - bl 0x63be40 │ │ │ │ + bl 0x63be08 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldmdavs r7!, {r9}^ │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ - bl 0x1d77c0c │ │ │ │ - ble 0x1026e64 │ │ │ │ + bl 0x1d77bd4 │ │ │ │ + ble 0x1026e2c │ │ │ │ ldmvs r0!, {r0, r9, sl, lr} │ │ │ │ - blle 0x12f063c │ │ │ │ + blle 0x12f0604 │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf1b89301 │ │ │ │ - adcmi pc, r8, #626688 @ 0x99000 │ │ │ │ + adcmi pc, r8, #610304 @ 0x95000 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ vpadd.i8 d29, d7, d10 │ │ │ │ - @ instruction: 0xf2c034f0 │ │ │ │ + @ instruction: 0xf2c034b0 │ │ │ │ vshl.s8 d16, d30, d14 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d7, d19 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-717 @ 0xfffffd33 │ │ │ │ - blx 0xffc22820 │ │ │ │ + blx 0xffc227e8 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - cdp2 1, 3, cr15, cr2, cr3, {4} │ │ │ │ - bicvs pc, r8, #73400320 @ 0x4600000 │ │ │ │ + cdp2 1, 2, cr15, cr14, cr3, {4} │ │ │ │ + orrvs pc, r8, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs r9, fp, #67108864 @ 0x4000000 │ │ │ │ - cmppcc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + tstpcc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vadd.i8 d22, d7, d4 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf06c9400 │ │ │ │ @ instruction: 0xe7dffafb │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf7294421 │ │ │ │ - andcs lr, r1, r2, ror #26 │ │ │ │ + andcs lr, r1, lr, ror sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals sl, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vhsub.s8 q9, , q1 │ │ │ │ - @ instruction: 0xf2c034d8 │ │ │ │ + @ instruction: 0xf2c03498 │ │ │ │ vshl.s8 d16, d30, d14 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d7, d19 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0xfec228a0 │ │ │ │ + blx 0xfec22868 │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d8fc │ │ │ │ + bl 0xfec3d8c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ @ instruction: 0xf146460d │ │ │ │ - blls 0x3a5a30 │ │ │ │ + blls 0x3a59f8 │ │ │ │ movwvc lr, #6605 @ 0x19cd │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ strmi r4, [r4], -fp, lsr #12 │ │ │ │ @ instruction: 0xff72f7ff │ │ │ │ strtmi fp, [r0], -r8, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -219333,82 +219319,82 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x592980 │ │ │ │ + blcs 0x592948 │ │ │ │ strvc lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ ldmvs lr!, {r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ - ble 0x12b1f78 │ │ │ │ + ble 0x12b1f40 │ │ │ │ adcmi r6, fp, #8060928 @ 0x7b0000 │ │ │ │ @ instruction: 0xf04fd96e │ │ │ │ @ instruction: 0x469133ff │ │ │ │ andcs r9, r3, #0, 6 │ │ │ │ @ instruction: 0xf04f2332 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ strmi sl, [r0], r2, lsl #22 │ │ │ │ @ instruction: 0xf001460c │ │ │ │ @ instruction: 0x4606fa7b │ │ │ │ eorle r1, r2, r3, asr #24 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ - blx 0x20a282c │ │ │ │ + blx 0x20a27f4 │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r7, {r1, r2, r6, ip, lr, pc}^ │ │ │ │ - bl 0x22c3bc │ │ │ │ + bl 0x22c384 │ │ │ │ strtmi r0, [r9], #-2820 @ 0xfffff4fc │ │ │ │ ldmdble sp, {r0, r1, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x462a1b7d │ │ │ │ - ldcl 7, cr15, [r8], {41} @ 0x29 │ │ │ │ + ldcl 7, cr15, [r4], #164 @ 0xa4 │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ andeq lr, r5, sl, lsl #22 │ │ │ │ @ instruction: 0xf1af2100 │ │ │ │ - @ instruction: 0xf1b9ef26 │ │ │ │ + @ instruction: 0xf1b9ef22 │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ @ instruction: 0x4630ffdf │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7294622 │ │ │ │ - @ instruction: 0xe7e8ecbc │ │ │ │ + ubfx lr, r8, #25, #9 │ │ │ │ strcs r9, [r0], #-1536 @ 0xfffffa00 │ │ │ │ strls r9, [r3], #-1282 @ 0xfffffafe │ │ │ │ - blx 0x1122818 │ │ │ │ + blx 0x11227e0 │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - biccc pc, r0, r7, asr #4 │ │ │ │ + orrcc pc, r0, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsmi pc, r0, r7, asr #4 │ │ │ │ + sbcscc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r6, #13312 @ 0x3400 │ │ │ │ - @ instruction: 0xf940f18c │ │ │ │ - biccc pc, r0, r7, asr #4 │ │ │ │ + @ instruction: 0xf93cf18c │ │ │ │ + orrcc pc, r0, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsmi pc, r0, r7, asr #4 │ │ │ │ + andsmi pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r9, #7168 @ 0x1c00 │ │ │ │ - @ instruction: 0xf934f18c │ │ │ │ - biccc pc, r0, r7, asr #4 │ │ │ │ + @ instruction: 0xf930f18c │ │ │ │ + orrcc pc, r0, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsmi pc, r4, r7, asr #4 │ │ │ │ + rscscc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r1, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf928f18c │ │ │ │ - eorseq lr, r3, ip, asr r3 │ │ │ │ + @ instruction: 0xf924f18c │ │ │ │ + eorseq lr, r3, ip, lsl r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqpvc ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ teqpvc ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @@ -219425,413 +219411,413 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ teqpvc ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dadc │ │ │ │ + bl 0xfec3daa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1b00ff8 │ │ │ │ - vpmin.s8 d31, d20, d11 │ │ │ │ + vpmin.s8 d31, d20, d7 │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x61180395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3db08 │ │ │ │ + bl 0xfec3dad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1b00ff8 │ │ │ │ - @ instruction: 0xf64cfa85 │ │ │ │ + @ instruction: 0xf64cfa81 │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ mulsvs r8, r4, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3db34 │ │ │ │ + bl 0xfec3dafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1b00ff8 │ │ │ │ - vpmax.s8 , q2, │ │ │ │ + vpmax.s8 , q2, │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x61580395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ mcrlt 0, 1, pc, cr10, cr4, {2} @ │ │ │ │ ldcllt 0, cr15, [sl, #336] @ 0x150 │ │ │ │ ldmlt r6, {r0, r1, r3, r4, r5, r6, ip, sp, lr, pc}^ │ │ │ │ cmppvs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ stmiblt r0, {r0, r4, r5, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3db78 │ │ │ │ + bl 0xfec3db40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf1934611 │ │ │ │ - vadd.f32 d31, d20, d21 │ │ │ │ + vadd.f32 d31, d20, d17 │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ andcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dbb0 │ │ │ │ + bl 0xfec3db78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf14d0ff8 │ │ │ │ vqdmulh.s , q2, │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ andsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3dbdc │ │ │ │ + bl 0xfec3dba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x26004b17 │ │ │ │ strls r4, [r0], -r5, lsl #12 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf854f1bd │ │ │ │ + @ instruction: 0xf850f1bd │ │ │ │ strmi r4, [r4], -fp, ror #12 │ │ │ │ ldrtmi r2, [r1], -sl, lsl #4 │ │ │ │ @ instruction: 0xf0664628 │ │ │ │ ldmdblt r0, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ adcmi r9, r3, #0, 22 │ │ │ │ vhadd.s8 d29, d7, d6 │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ + vaddl.s8 q10, d0, d16 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ ldc2l 0, cr15, [sl], #432 @ 0x1b0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1c1bd70 │ │ │ │ - svclt 0x0000f827 │ │ │ │ + svclt 0x0000f823 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dc50 │ │ │ │ + bl 0xfec3dc18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vmla.i d20, d0, d0[4] │ │ │ │ @ instruction: 0xf19f002e │ │ │ │ - andcs pc, r0, r7, lsr #25 │ │ │ │ - stc2 1, cr15, [r2], {144} @ 0x90 │ │ │ │ + andcs pc, r0, r3, lsr #25 │ │ │ │ + ldc2l 1, cr15, [lr], #-576 @ 0xfffffdc0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - eorpl pc, r4, r7, asr #4 │ │ │ │ + rscmi pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbtcc pc, [r8], #-590 @ 0xfffffdb2 @ │ │ │ │ + strtcc pc, [r8], #-590 @ 0xfffffdb2 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf19f2608 │ │ │ │ - and pc, r8, fp, lsl #25 │ │ │ │ + and pc, r8, r7, lsl #25 │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ - blx 0xfe523164 │ │ │ │ + blx 0xfe42312c │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - blx 0xfe42316c │ │ │ │ - bvc 0x9b84b0 │ │ │ │ + blx 0xfe323134 │ │ │ │ + bvc 0x9b8478 │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1b03701 │ │ │ │ - strmi pc, [r7], #-2693 @ 0xfffff57b │ │ │ │ + strmi pc, [r7], #-2689 @ 0xfffff57f │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0xf83c4 │ │ │ │ + blcs 0xf838c │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ vhadd.s8 d18, d7, d1 │ │ │ │ - vrsra.s64 , q6, #64 │ │ │ │ + vrsra.s64 d21, d12, #64 │ │ │ │ vcgt.s8 d16, d7, d30 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ vcgt.s8 d21, d7, d0 │ │ │ │ - vrsra.s64 d21, d24, #64 │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ vcgt.s8 d16, d7, d30 │ │ │ │ - vmlal.s8 q11, d0, d0 │ │ │ │ + vmul.i d21, d16, d0[0] │ │ │ │ vadd.i8 d16, d7, d30 │ │ │ │ - vqdmull.s , d16, d0[7] │ │ │ │ + vqdmlsl.s , d16, d28 │ │ │ │ @ instruction: 0x4c250b2e │ │ │ │ - cdp2 1, 6, cr15, cr8, cr0, {6} │ │ │ │ + cdp2 1, 6, cr15, cr4, cr0, {6} │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf1b04650 │ │ │ │ - mrcne 10, 3, APSR_nzcv, cr3, cr9, {2} │ │ │ │ + mrcne 10, 3, APSR_nzcv, cr3, cr5, {2} │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @ instruction: 0xf8540c1c │ │ │ │ ldrbmi r7, [r2], -r0, lsr #24 │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ - cdp2 1, 5, cr15, cr0, cr0, {6} │ │ │ │ + cdp2 1, 4, cr15, cr12, cr0, {6} │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0xf5b80 │ │ │ │ + blcs 0xf5b48 │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - cdp2 1, 3, cr15, cr10, cr0, {6} │ │ │ │ + cdp2 1, 3, cr15, cr6, cr0, {6} │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ sbcsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ vhadd.s8 d18, d7, d1 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ ldmib r2, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf1c02300 │ │ │ │ - vceq.f32 d31, d7, d25 │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vceq.f32 d31, d7, d21 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf19f002e │ │ │ │ - @ instruction: 0x4648fc11 │ │ │ │ - blx 0xffc231d6 │ │ │ │ - eorseq lr, r3, r0, lsl #7 │ │ │ │ + strbmi pc, [r8], -sp, lsl #24 @ │ │ │ │ + blx 0xffb2319e │ │ │ │ + eorseq lr, r3, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dda0 │ │ │ │ + bl 0xfec3dd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3ddb4 │ │ │ │ + bl 0xfec3dd7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andcs r4, r0, #48, 22 @ 0xc000 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf9b8f194 │ │ │ │ + @ instruction: 0xf9b4f194 │ │ │ │ ldmdavc sl, {r8, r9, fp, ip, pc} │ │ │ │ eorle r2, sp, sp, asr #20 │ │ │ │ - bcs 0x12dcc58 │ │ │ │ - bcs 0x13dac90 │ │ │ │ + bcs 0x12dcc20 │ │ │ │ + bcs 0x13dac58 │ │ │ │ sadd16mi fp, ip, ip │ │ │ │ andsle r4, sl, r1, lsl #12 │ │ │ │ tstlt r1, r2, asr #22 │ │ │ │ vmla.i8 d19, d4, d1 │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ subsvs r0, r9, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, sl, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x1bd605c │ │ │ │ + bcs 0x1bd6024 │ │ │ │ andcs sp, sl, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf102fa00 │ │ │ │ strls r1, [r0], #-3164 @ 0xfffff3a4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ tstle r7, r2, lsl #5 │ │ │ │ @ instruction: 0xe7d9785a │ │ │ │ @ instruction: 0xe7f32214 │ │ │ │ @ instruction: 0xe7f1221e │ │ │ │ @ instruction: 0xf6434623 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - rsbsne pc, r8, #74448896 @ 0x4700000 │ │ │ │ + eorsne pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1c06800 │ │ │ │ - andcs pc, r1, r7, asr sp @ │ │ │ │ - blx 0xfe32329e │ │ │ │ - @ instruction: 0xff18f1c0 │ │ │ │ + andcs pc, r1, r3, asr sp @ │ │ │ │ + blx 0xfe223266 │ │ │ │ + @ instruction: 0xff14f1c0 │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - subsne pc, r4, r7, asr #12 │ │ │ │ + andsne pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19f681b │ │ │ │ - andcs pc, r1, r9, lsl r9 @ │ │ │ │ - blx 0x1ea32c2 │ │ │ │ + andcs pc, r1, r5, lsl r9 @ │ │ │ │ + blx 0x1da328a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3de8c │ │ │ │ + bl 0xfec3de54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0710ff8 │ │ │ │ vtst.8 , q10, │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ addsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ movtcc pc, #34371 @ 0x8643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0716818 │ │ │ │ andcs pc, r1, pc, asr #18 │ │ │ │ - blx 0x1623306 │ │ │ │ + blx 0x15232ce │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3decc │ │ │ │ + bl 0xfec3de94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1b00ff8 │ │ │ │ - vadd.i8 d31, d20, d19 │ │ │ │ + vtst.8 d31, d20, d15 │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ sbcsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - orrsne pc, ip, r7, asr #12 │ │ │ │ + cmppne ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2 1, cr15, [r0, #700]! @ 0x2bc │ │ │ │ + ldc2 1, cr15, [ip, #700] @ 0x2bc │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf888f7ed │ │ │ │ @ instruction: 0xf1902001 │ │ │ │ - svclt 0x0000fb2b │ │ │ │ + svclt 0x0000fb27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3df20 │ │ │ │ + bl 0xfec3dee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf902f194 │ │ │ │ + @ instruction: 0xf8fef194 │ │ │ │ bicsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ mvnslt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13a78d8 │ │ │ │ + bcs 0x13a78a0 │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3beec4 │ │ │ │ - blls 0x140dd0 │ │ │ │ + blmi 0x3bee8c │ │ │ │ + blls 0x140d98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ andcs pc, r1, r4, lsl #22 │ │ │ │ mcr2 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ - cdp2 1, 8, cr15, cr0, cr0, {6} │ │ │ │ + cdp2 1, 7, cr15, cr12, cr0, {6} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3df9c │ │ │ │ + bl 0xfec3df64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6484b17 │ │ │ │ - vmvn.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c024fc │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1b00595 │ │ │ │ - strmi pc, [r6], -sp, lsr #16 │ │ │ │ + strmi pc, [r6], -r9, lsr #16 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0696b28 │ │ │ │ ldmiblt r8, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x12349a │ │ │ │ + blx 0x23460 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b5b0 │ │ │ │ - blls 0x140e4c │ │ │ │ + blmi 0x35b578 │ │ │ │ + blls 0x140e14 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldclt 1, cr15, [ip], #-692 @ 0xfffffd4c │ │ │ │ + ldclt 1, cr15, [r8], #-692 @ 0xfffffd4c │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1c0fe35 │ │ │ │ - svclt 0x0000fe47 │ │ │ │ + svclt 0x0000fe43 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3e010 │ │ │ │ + bl 0xfec3dfd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6484b17 │ │ │ │ - vmvn.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c024fc │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1af0595 │ │ │ │ - @ instruction: 0x4606fff3 │ │ │ │ + strmi pc, [r6], -pc, ror #31 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0696b28 │ │ │ │ ldmiblt r8, {r0, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xff2a350c │ │ │ │ + blx 0xff1a34d4 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b624 │ │ │ │ - blls 0x140ec0 │ │ │ │ + blmi 0x35b5ec │ │ │ │ + blls 0x140e88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 1, cr15, [r2], {173} @ 0xad │ │ │ │ + bllt 0xa34e8 │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1c0fdfb │ │ │ │ - svclt 0x0000fe0d │ │ │ │ + svclt 0x0000fe09 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e084 │ │ │ │ + bl 0xfec3e04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ @ instruction: 0xff5cf065 │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fddd │ │ │ │ addseq r4, r5, r0, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3e0bc │ │ │ │ + bl 0xfec3e084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf72c0ff8 │ │ │ │ - @ instruction: 0xf016f9f7 │ │ │ │ + @ instruction: 0xf016fa13 │ │ │ │ @ instruction: 0xf000f839 │ │ │ │ @ instruction: 0xf72cfc4b │ │ │ │ - @ instruction: 0xf030f87f │ │ │ │ + @ instruction: 0xf030f89b │ │ │ │ vadd.i8 , q9, │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ - @ instruction: 0x11a4f647 │ │ │ │ + msrne (UNDEF: 100), r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldrmi r2, [r8, -r9, lsr #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf680fab0 │ │ │ │ eorcs r4, lr, #5242880 @ 0x500000 │ │ │ │ - @ instruction: 0x11a4f647 │ │ │ │ + msrne (UNDEF: 100), r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vmul.i8 q8, q2, q11 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0680095 │ │ │ │ @ instruction: 0x4630fc3d │ │ │ │ ldc2 0, cr15, [r4], #-0 │ │ │ │ vqdmulh.s , q8, │ │ │ │ @@ -219849,126 +219835,126 @@ │ │ │ │ mulle r9, r9, r2 │ │ │ │ @ instruction: 0x109de9d3 │ │ │ │ @ instruction: 0xf8c1b321 │ │ │ │ @ instruction: 0xf8d30278 │ │ │ │ andvs r1, r1, r4, ror r2 │ │ │ │ rsbspl pc, r8, #12779520 @ 0xc30000 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ - @ instruction: 0xf80af72c │ │ │ │ + @ instruction: 0xf826f72c │ │ │ │ andcc pc, r7, r8, asr r8 @ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8f0f067 │ │ │ │ @ instruction: 0xf8586020 │ │ │ │ strtmi r0, [r9], -r7 │ │ │ │ @ instruction: 0xf8c6f030 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ pop {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72c41f0 │ │ │ │ - @ instruction: 0xf8dfba3b │ │ │ │ + @ instruction: 0xf8dfba57 │ │ │ │ mrc 0, 0, r8, cr13, cr4, {0} │ │ │ │ @ instruction: 0xf72c7f70 │ │ │ │ - @ instruction: 0xe7ecf81f │ │ │ │ + @ instruction: 0xe7ecf83b │ │ │ │ andeq pc, r4, lr, asr #17 │ │ │ │ svclt 0x0000e7db │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfeced828 │ │ │ │ + blx 0xfeced7f0 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - ldmdblt r0, {r0, r1, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt ip!, {r0, r1, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ rsccs r4, r0, r4, lsl #12 │ │ │ │ - @ instruction: 0xf9baf1bd │ │ │ │ + @ instruction: 0xf9b6f1bd │ │ │ │ andcs r6, r0, r0, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldmdblt r0, {r2, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt ip!, {r2, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3e21c │ │ │ │ + bl 0xfec3e1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd8 │ │ │ │ @ instruction: 0xf504b086 │ │ │ │ stmdbmi sl!, {r9, ip, lr} │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ stmib r2, {r2, r6, r7, ip}^ │ │ │ │ @ instruction: 0xf8c230d7 │ │ │ │ stmib sp, {r2, r5, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1b83302 │ │ │ │ - mcrne 14, 0, pc, cr5, cr13, {2} @ │ │ │ │ - blmi 0x8de098 │ │ │ │ - blls 0x2410c4 │ │ │ │ + mcrne 14, 0, pc, cr5, cr9, {2} @ │ │ │ │ + blmi 0x8de060 │ │ │ │ + blls 0x24108c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r4, r7, r9, ror #12 │ │ │ │ - stc2 1, cr15, [r0, #-728] @ 0xfffffd28 │ │ │ │ + ldc2l 1, cr15, [ip], #728 @ 0x2d8 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ movwvs lr, #2525 @ 0x9dd │ │ │ │ stmdals r2, {r0, r3, r5, r6, r7, r8, r9, sl, ip} │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - blx 0x12cfa2 │ │ │ │ - blx 0xf3cb6 │ │ │ │ - blx 0x2634a6 │ │ │ │ - blx 0xfe8eb4ae │ │ │ │ - blx 0xfea678be │ │ │ │ + blx 0x12cf6a │ │ │ │ + blx 0xf3c7e │ │ │ │ + blx 0x26346e │ │ │ │ + blx 0xfe8eb476 │ │ │ │ + blx 0xfea67886 │ │ │ │ ldrmi r6, [r1], #-1285 @ 0xfffffafb │ │ │ │ movwge r4, #29725 @ 0x741d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ stc2l 1, cr15, [lr, #516]! @ 0x204 │ │ │ │ - bl 0x122d194 │ │ │ │ + bl 0x122d15c │ │ │ │ stmib r4, {r0, r8, sl}^ │ │ │ │ strb r6, [r8, sl, lsl #10] │ │ │ │ - stc2l 1, cr15, [r4], #768 @ 0x300 │ │ │ │ + stc2l 1, cr15, [r0], #768 @ 0x300 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - blcc 0xfe7998d0 │ │ │ │ + blcc 0xfe799898 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3e2e0 │ │ │ │ + bl 0xfec3e2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46070395 │ │ │ │ strpl pc, [r8], #-1447 @ 0xfffffa59 │ │ │ │ @ instruction: 0xf72b6b98 │ │ │ │ - @ instruction: 0x4605f813 │ │ │ │ + strmi pc, [r5], -pc, lsr #16 │ │ │ │ strpl pc, [r8], -r0, lsl #10 │ │ │ │ - @ instruction: 0xf8a8f72b │ │ │ │ + @ instruction: 0xf8c4f72b │ │ │ │ @ instruction: 0xf8d43610 │ │ │ │ @ instruction: 0xf8c532bc │ │ │ │ vhsub.s8 , , q6 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7294630 │ │ │ │ - andcs lr, r0, #3276800 @ 0x320000 │ │ │ │ + andcs lr, r0, #5111808 @ 0x4e0000 │ │ │ │ tstpvc pc, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ orrscs lr, pc, #3227648 @ 0x314000 │ │ │ │ rsbmi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ @ instruction: 0xf72c4628 │ │ │ │ - stmiavs r4!, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ @@ -219995,15 +219981,15 @@ │ │ │ │ stmdavc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8f0f075 │ │ │ │ ldmib r4, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xf17342b2 │ │ │ │ movwle r0, #21248 @ 0x5300 │ │ │ │ movwcs lr, #27093 @ 0x69d5 │ │ │ │ - bl 0x1ef7c20 │ │ │ │ + bl 0x1ef7be8 │ │ │ │ andle r0, ip, #201326592 @ 0xc000000 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -220026,15 +220012,15 @@ │ │ │ │ svclt 0x00480699 │ │ │ │ stmeq r0, {r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdale r0, {r1, r3, r5, r7, r9, lr}^ │ │ │ │ ldmdale r1!, {r1, r7, r9, lr} │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xfef25212 │ │ │ │ + blx 0xfef251da │ │ │ │ @ instruction: 0xd32342bd │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xff8cf7ff │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbvc pc, [r0, #590]! @ 0x24e @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @@ -220050,274 +220036,274 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f41c68 │ │ │ │ ldrb pc, [r5, sp, lsl #23] @ │ │ │ │ cdpne 6, 7, cr4, cr1, cr10, {2} │ │ │ │ - blx 0xfe325272 │ │ │ │ + blx 0xfe32523a │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xfe1a527e │ │ │ │ + blx 0xfe1a5246 │ │ │ │ sbcle r4, r9, #-805306357 @ 0xd000000b │ │ │ │ strbmi lr, [sl], -ip, ror #15 │ │ │ │ @ instruction: 0xf7f44639 │ │ │ │ @ instruction: 0xe7c3fb7b │ │ │ │ - blx 0x23482 │ │ │ │ + blx 0x2344a │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0d0 │ │ │ │ tstcs r1, r3, lsr #4 │ │ │ │ - adccs pc, r0, r8, asr #4 │ │ │ │ + rsbcs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 1, cr15, [sl, #632]! @ 0x278 │ │ │ │ + stc2l 1, cr15, [r6, #632]! @ 0x278 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r8], -r7, asr #23 │ │ │ │ - blx 0xffc234a6 │ │ │ │ + blx 0xffc2346e │ │ │ │ vabd.s8 q15, q15, q0 │ │ │ │ vsubl.s8 q10, d0, d12 │ │ │ │ ldmdahi r2, {r0, r2, r4, r7, r9, sp} │ │ │ │ adcsle r2, r7, r0, lsl #20 │ │ │ │ ldrle r0, [r5, #1050]! @ 0x41a │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf1b26604 │ │ │ │ - @ instruction: 0xf066fd4b │ │ │ │ - blls 0x226fb8 │ │ │ │ - bls 0x178b24 │ │ │ │ + @ instruction: 0xf066fd47 │ │ │ │ + blls 0x226f80 │ │ │ │ + bls 0x178aec │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - subcs pc, r4, r8, asr #4 │ │ │ │ + andcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {112} @ 0x70 │ │ │ │ ldr r6, [r7, fp, lsr #16] │ │ │ │ vmax.s8 d20, d8, d18 │ │ │ │ - vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf070002e │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c0e78e │ │ │ │ - svclt 0x0000fba3 │ │ │ │ + svclt 0x0000fb9f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ stmdavc sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1b77800 │ │ │ │ - adcmi pc, r0, #259072 @ 0x3f400 │ │ │ │ + adcmi pc, r0, #254976 @ 0x3e400 │ │ │ │ andcs sp, r1, sl, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r7, {r1, r2, r8, sl, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe9f83b8 │ │ │ │ - bl 0x12e83a8 │ │ │ │ + bl 0xfe9f8380 │ │ │ │ + bl 0x12e8370 │ │ │ │ strb r7, [r1, r0, ror #17]! │ │ │ │ - @ instruction: 0xff9ef182 │ │ │ │ - blcs 0x2013c0 │ │ │ │ + @ instruction: 0xff9af182 │ │ │ │ + blcs 0x201388 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf1af4628 │ │ │ │ - ldrb lr, [sl, lr, lsr #18] │ │ │ │ + ldrb lr, [sl, sl, lsr #18] │ │ │ │ msrvc SPSR_, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - svclt 0x0014f1bc │ │ │ │ + svclt 0x0010f1bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3e5e4 │ │ │ │ + bl 0xfec3e5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - mrc2 1, 4, pc, cr4, cr12, {5} │ │ │ │ + mrc2 1, 4, pc, cr0, cr12, {5} │ │ │ │ svclt 0x00181a20 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf1bc4615 │ │ │ │ - blls 0x526104 │ │ │ │ + blls 0x5260bc │ │ │ │ @ instruction: 0xf0034680 │ │ │ │ - blcs 0x128104 │ │ │ │ + blcs 0x1280cc │ │ │ │ vhadd.s8 , q2, q10 │ │ │ │ vorr.i16 , #4 @ 0x0004 │ │ │ │ @ instruction: 0x1e620995 │ │ │ │ - bl 0x177f28 │ │ │ │ + bl 0x177ef0 │ │ │ │ @ instruction: 0xf8d90a08 │ │ │ │ strtmi r3, [r3], #-0 │ │ │ │ rsble r9, r8, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x1235a4 │ │ │ │ + bleq 0x12356c │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7f35480 │ │ │ │ adcmi pc, r6, #113664 @ 0x1bc00 │ │ │ │ - bleq 0x121da4 │ │ │ │ + bleq 0x121d6c │ │ │ │ strmi sp, [sl, #2294]! @ 0x8f6 │ │ │ │ ldrbmi sp, [r0], -r8, lsl #18 │ │ │ │ - bpl 0xfe124b2c │ │ │ │ - blx 0x1a25456 │ │ │ │ - b 0x13b89e0 │ │ │ │ + bpl 0xfe124af4 │ │ │ │ + blx 0x1a2541e │ │ │ │ + b 0x13b89a8 │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x12db5e8 │ │ │ │ + b 0x12db5b0 │ │ │ │ vsubl.u8 q8, d11, d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ vsubw.u8 q8, q1, d3 │ │ │ │ @ instruction: 0xf0020780 │ │ │ │ tstmi ip, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x07a24317 │ │ │ │ - blls 0x51c954 │ │ │ │ + blls 0x51c91c │ │ │ │ @ instruction: 0xf8d91c6a │ │ │ │ - blne 0xfe56b4bc │ │ │ │ + blne 0xfe56b484 │ │ │ │ @ instruction: 0x069b4431 │ │ │ │ ldmib sp, {r0, r1, r3, r4, sl, ip, lr, pc}^ │ │ │ │ movwcs r5, #5650 @ 0x1612 │ │ │ │ stmib sp, {r0, r4, fp, ip, pc}^ │ │ │ │ movwls r5, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xff3ef7ff │ │ │ │ adcsmi fp, ip, #32, 6 @ 0x80000000 │ │ │ │ stmdals r5, {r2, ip, lr, pc} │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - mrc2 1, 2, pc, cr8, cr12, {5} │ │ │ │ + mrc2 1, 2, pc, cr4, cr12, {5} │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x46088ff0 │ │ │ │ @ instruction: 0xf1af2100 │ │ │ │ - @ instruction: 0xe7e8e892 │ │ │ │ + strb lr, [r8, lr, lsl #17]! │ │ │ │ streq pc, [r2], #-68 @ 0xffffffbc │ │ │ │ strbmi r9, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf1bc4622 │ │ │ │ - strb pc, [lr, r1, asr #28] @ │ │ │ │ + @ instruction: 0xe7cefe3d │ │ │ │ ldrle r0, [r8, #1977] @ 0x7b9 │ │ │ │ - cdp2 1, 14, cr15, cr8, cr2, {4} │ │ │ │ + cdp2 1, 14, cr15, cr4, cr2, {4} │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strmi r8, [sl, #4080]! @ 0xff0 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle lr, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x562bc4 │ │ │ │ + blvc 0x562b8c │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46419b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @ instruction: 0xf1bc0320 │ │ │ │ - addmi pc, r7, #14400 @ 0x3840 │ │ │ │ + addmi pc, r7, #14144 @ 0x3740 │ │ │ │ svclt 0x00084603 │ │ │ │ addsle r4, ip, r7, lsr #12 │ │ │ │ sbcsle r3, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4641 │ │ │ │ @ instruction: 0xf182ff27 │ │ │ │ - tstpcs r1, #2896 @ p-variant is OBSOLETE @ 0xb50 │ │ │ │ + tstpcs r1, #2832 @ p-variant is OBSOLETE @ 0xb10 │ │ │ │ strb r6, [fp, r3] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe75ac @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe7574 @ │ │ │ │ ldrtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ - blx 0x1ea3ca4 │ │ │ │ + blx 0x1da3c6c │ │ │ │ vhsub.u32 q10, , │ │ │ │ - b 0x1a85e8 │ │ │ │ + b 0x1a85b0 │ │ │ │ stccc 8, cr0, [r1], {7} │ │ │ │ - beq 0x2221c4 │ │ │ │ - beq 0x1e1df0 │ │ │ │ + beq 0x22218c │ │ │ │ + beq 0x1e1db8 │ │ │ │ ldmibcc pc!, {r1, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ movweq lr, #35753 @ 0x8ba9 │ │ │ │ stmdale r7!, {r3, r4, r7, r9, lr} │ │ │ │ strmi r4, [r6], -r7, asr #10 │ │ │ │ strbmi fp, [r5], -r4, lsl #31 │ │ │ │ - beq 0x12371c │ │ │ │ + beq 0x1236e4 │ │ │ │ strtmi sp, [r8], -ip, lsl #18 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0xfeda55b8 │ │ │ │ - b 0x13780ac │ │ │ │ + blx 0xfeda5580 │ │ │ │ + b 0x1378074 │ │ │ │ ldmle r6!, {r9, fp}^ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrtmi sp, [r0], #0 │ │ │ │ andle r4, ip, #76, 10 @ 0x13000000 │ │ │ │ stclne 5, cr2, [r0], #-0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0xfe9a55d8 │ │ │ │ - b 0x1238c94 │ │ │ │ + blx 0xfe9a55a0 │ │ │ │ + b 0x1238c5c │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ - bl 0xfeb53a4c │ │ │ │ + bl 0xfeb53a14 │ │ │ │ strbmi r0, [r8, #2310] @ 0x906 │ │ │ │ @ instruction: 0xf109d82f │ │ │ │ ands r0, r8, r1, lsl #20 │ │ │ │ ldmdble r1, {r0, r1, r2, r6, r8, sl, lr}^ │ │ │ │ strcs r4, [r0, #-1606] @ 0xfffff9ba │ │ │ │ @ instruction: 0xf5064630 │ │ │ │ @ instruction: 0xf7f35680 │ │ │ │ adcsmi pc, r7, #577536 @ 0x8d000 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ strbmi sp, [ip, #-2294] @ 0xfffff70a │ │ │ │ stclne 2, cr13, [r0], #-32 @ 0xffffffe0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0xfe1a5618 │ │ │ │ - b 0x1238cd4 │ │ │ │ + blx 0xfe1a55e0 │ │ │ │ + b 0x1238c9c │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ vmul.i8 d27, d20, d13 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ vqsub.s8 d16, d20, d5 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0xfeb684bc │ │ │ │ + bl 0xfeb68484 │ │ │ │ ldmdavs r2, {r3, r8} │ │ │ │ ldrmi r6, [r8], #2075 @ 0x81b │ │ │ │ strbmi fp, [r0], -r2, lsl #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1bc47f0 │ │ │ │ - andcs fp, r0, r3, asr #27 │ │ │ │ + @ instruction: 0x2000bdbf │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vrshl.s8 d20, d2, d4 │ │ │ │ @ instruction: 0xf1bc0332 │ │ │ │ - bl 0xfef26bac │ │ │ │ + bl 0xfef26b64 │ │ │ │ svclt 0x00180000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -220328,57 +220314,57 @@ │ │ │ │ stmpl fp, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ addpl r1, r8, r8, asr ip │ │ │ │ andcs fp, r0, r3, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1a64802 │ │ │ │ - svclt 0x0000bf17 │ │ │ │ + svclt 0x0000bf13 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e90c │ │ │ │ + bl 0xfec3e8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0xfd948 │ │ │ │ - blcc 0x15eb58 │ │ │ │ + blcs 0xfd910 │ │ │ │ + blcc 0x15eb20 │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ - stcllt 1, cr15, [r0], {167} @ 0xa7 │ │ │ │ - ldc2 7, cr15, [r4, #160]! @ 0xa0 │ │ │ │ + ldclt 1, cr15, [ip], #668 @ 0x29c │ │ │ │ + ldc2l 7, cr15, [r0, #160] @ 0xa0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e96c │ │ │ │ + bl 0xfec3e934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x26b754 │ │ │ │ + bmi 0x26b71c │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1a64803 │ │ │ │ - @ instruction: 0xf729bed1 │ │ │ │ - svclt 0x0000f999 │ │ │ │ + @ instruction: 0xf729becd │ │ │ │ + svclt 0x0000f9b5 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ - stmdami r1, {r0, r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - stclt 1, cr15, [ip], {167} @ 0xa7 │ │ │ │ + stmdami r1, {r0, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + stclt 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ strcs fp, [r0], #-153 @ 0xffffff67 │ │ │ │ ldmdaeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -220394,16 +220380,16 @@ │ │ │ │ stmib sp, {r1, r4, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r2, r4, sl, lr} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vorr.i32 d24, #222 @ 0x000000de │ │ │ │ ldmdblt r3, {r0, r1, r3, r8, r9} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf06fd912 │ │ │ │ - blmi 0xfeb27c58 │ │ │ │ - blls 0x6c1870 │ │ │ │ + blmi 0xfeb27c20 │ │ │ │ + blls 0x6c1838 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x4608815c │ │ │ │ tstcs r0, r9, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220417,71 +220403,71 @@ │ │ │ │ @ instruction: 0xf1c633ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ stmdble r6, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ tstpeq fp, pc, rrx @ p-variant is OBSOLETE │ │ │ │ mrcne 7, 3, lr, cr2, cr7, {6} │ │ │ │ ldmle r9!, {r1, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf1bce7f3 │ │ │ │ - svcmi 0x0093f921 │ │ │ │ + svcmi 0x0093f91d │ │ │ │ cdp 14, 1, cr1, cr13, cr11, {3} │ │ │ │ ldrtmi r1, [r3], #-3952 @ 0xfffff090 │ │ │ │ movwls r4, #30338 @ 0x7682 │ │ │ │ @ instruction: 0xf1ca3b01 │ │ │ │ ldrbmi r0, [r3], #-1536 @ 0xfffffa00 │ │ │ │ andeq lr, r6, #12288 @ 0x3000 │ │ │ │ @ instruction: 0x4608587b │ │ │ │ eormi r9, lr, r6, lsl #2 │ │ │ │ mrcne 12, 2, r1, cr4, cr9, {2} │ │ │ │ - blcs 0xfb96c │ │ │ │ + blcs 0xfb934 │ │ │ │ sbchi pc, fp, r0 │ │ │ │ ldrmi r1, [sl, #2979] @ 0xba3 │ │ │ │ adcsmi sp, r5, #100, 18 @ 0x190000 │ │ │ │ tstphi r6, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x464f46b3 │ │ │ │ @ instruction: 0xf50b4658 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [sp, #-2389] @ 0xfffff6ab @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ - blls 0x2ddc88 │ │ │ │ + blls 0x2ddc50 │ │ │ │ andle r4, sl, #805306378 @ 0x3000000a │ │ │ │ @ instruction: 0xf10b469b │ │ │ │ @ instruction: 0xf50b0001 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [ip, #-2375] @ 0xfffff6b9 @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ @ instruction: 0x960ed8f5 │ │ │ │ subge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9714 │ │ │ │ vpmax.s8 d16, d4, d1 │ │ │ │ vorr.i16 , #1024 @ 0x0400 │ │ │ │ vmovge.32 r0, d17[0] │ │ │ │ strcs sl, [r0], #-3860 @ 0xfffff0ec │ │ │ │ strcc lr, [r1], #-2 │ │ │ │ - ble 0xbb8e3c │ │ │ │ - blcc 0x225a4c │ │ │ │ + ble 0xbb8e04 │ │ │ │ + blcc 0x225a14 │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ - blne 0x225a54 │ │ │ │ + blne 0x225a1c │ │ │ │ vmov.i32 d20, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - mcrr2 1, 11, pc, r4, cr12 @ │ │ │ │ + mcrr2 1, 11, pc, r0, cr12 @ │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x1a79118 │ │ │ │ + blmi 0x1a790e0 │ │ │ │ ldmpl fp, {r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x19c7c80 │ │ │ │ + bmi 0x19c7c48 │ │ │ │ stmdals r6, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfb974 │ │ │ │ + blcs 0xfb93c │ │ │ │ svcge 0x006bf47f │ │ │ │ tstls r6, r0, ror #16 │ │ │ │ - blx 0xff223fd2 │ │ │ │ + blx 0xff123f9a │ │ │ │ strb r9, [r4, -r6, lsl #18]! │ │ │ │ svclt 0x003c42a6 │ │ │ │ - beq 0x163a7c │ │ │ │ + beq 0x163a44 │ │ │ │ teqle r2, #0, 2 │ │ │ │ andeq pc, r7, #9 │ │ │ │ @ instruction: 0xf0429907 │ │ │ │ strtmi r0, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf82ef7f4 │ │ │ │ ldrb r2, [ip, r0, lsl #2] │ │ │ │ smmlar r2, r1, r6, r4 │ │ │ │ @@ -220490,26 +220476,26 @@ │ │ │ │ @ instruction: 0x462646b1 │ │ │ │ andls r4, r8, #92, 12 @ 0x5c00000 │ │ │ │ @ instruction: 0xf5074638 │ │ │ │ @ instruction: 0xf7f35780 │ │ │ │ adcsmi pc, sp, #15532032 @ 0xed0000 │ │ │ │ streq lr, [r0], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x465bd8f6 │ │ │ │ - bls 0x2f9410 │ │ │ │ + bls 0x2f93d8 │ │ │ │ ldrbmi r4, [fp, #-1588] @ 0xfffff9cc │ │ │ │ ldrmi r4, [r9], lr, asr #12 │ │ │ │ - blls 0x2db9f0 │ │ │ │ + blls 0x2db9b8 │ │ │ │ ldrbmi r9, [r6], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0xf8cd42a3 │ │ │ │ @ instruction: 0xf8cdb050 │ │ │ │ cmnle r6, #68 @ 0x44 │ │ │ │ ldmible r6, {r2, r4, r5, r7, r9, lr} │ │ │ │ - beq 0x1a3ae4 │ │ │ │ - blge 0x6efdb0 │ │ │ │ - bl 0x1ae7f8 │ │ │ │ + beq 0x1a3aac │ │ │ │ + blge 0x6efd78 │ │ │ │ + bl 0x1ae7c0 │ │ │ │ @ instruction: 0xf8410181 │ │ │ │ @ instruction: 0xf8416c28 │ │ │ │ @ instruction: 0xf8412c1c │ │ │ │ usada8 sl, r0, ip, r9 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0x2100d2b8 │ │ │ │ strbmi r9, [fp], r7, lsl #30 │ │ │ │ @@ -220525,22 +220511,22 @@ │ │ │ │ strbmi r6, [sp], -r8, lsl #2 │ │ │ │ @ instruction: 0x4699463a │ │ │ │ suble r4, sl, fp, asr r5 │ │ │ │ addeq lr, r1, sp, lsl #22 │ │ │ │ streq lr, [sl], #-2980 @ 0xfffff45c │ │ │ │ adcsmi r1, r4, #25088 @ 0x6200 │ │ │ │ subge pc, r4, r0, asr #17 │ │ │ │ - beq 0x163e14 │ │ │ │ + beq 0x163ddc │ │ │ │ subslt pc, r0, r0, asr #17 │ │ │ │ @ instruction: 0xf67f6382 │ │ │ │ stcne 15, cr10, [fp], {94} @ 0x5e │ │ │ │ @ instruction: 0x469a4651 │ │ │ │ stmdami r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a69208 │ │ │ │ - bls 0x327028 │ │ │ │ + bls 0x326fe0 │ │ │ │ vabd.s8 d30, d14, d30 │ │ │ │ vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf24eaeda │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -220548,19 +220534,19 @@ │ │ │ │ @ instruction: 0xf24eaed2 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi fp, [r1], -r3, ror #6 │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf1b2440c │ │ │ │ - @ instruction: 0xf066f9a1 │ │ │ │ - blls 0x426864 │ │ │ │ - bls 0x379278 │ │ │ │ + @ instruction: 0xf066f99d │ │ │ │ + blls 0x42682c │ │ │ │ + bls 0x379240 │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - rsccs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strvs lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf856f070 │ │ │ │ @ instruction: 0x2101e6b1 │ │ │ │ adcsmi lr, r4, #40370176 @ 0x2680000 │ │ │ │ @ instruction: 0xf101bf88 │ │ │ │ @@ -220568,180 +220554,180 @@ │ │ │ │ @ instruction: 0xf43f2901 │ │ │ │ smlald sl, pc, r8, pc @ │ │ │ │ str r4, [r2, -pc, asr #12] │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ vhsub.s8 d25, d8, d2 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ strtmi r0, [sl], -lr, lsr #32 │ │ │ │ movwne lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf838f070 │ │ │ │ @ instruction: 0xf1bfe693 │ │ │ │ - @ instruction: 0xf728ffe1 │ │ │ │ - svclt 0x0000fbeb │ │ │ │ + @ instruction: 0xf728ffdd │ │ │ │ + svclt 0x0000fc07 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1a2f94 │ │ │ │ + blhi 0x1a2f5c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ - @ instruction: 0xffd6f1bb │ │ │ │ + @ instruction: 0xffd2f1bb │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ orrvc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bvs 0x7f8428 │ │ │ │ + bvs 0x7f83f0 │ │ │ │ @ instruction: 0xf2441e71 │ │ │ │ vmlsl.s , d0, d0[4] │ │ │ │ strmi r0, [r1], #-1685 @ 0xfffff96b │ │ │ │ @ instruction: 0xf105400f │ │ │ │ - bl 0x1f631c │ │ │ │ + bl 0x1f62e4 │ │ │ │ @ instruction: 0xf1c50309 │ │ │ │ ldmdavs r1!, {r9, sl, fp} │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ stmdbcs r0, {r2, r8, r9, ip, pc} │ │ │ │ stcls 1, cr13, [r4], {123} @ 0x7b │ │ │ │ ldrbvc pc, [r4], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ strmi r4, [r8], fp, lsl #13 │ │ │ │ - blhi 0x15a31c0 │ │ │ │ + blhi 0x15a3188 │ │ │ │ vst1.8 {d20-d22}, [pc]! │ │ │ │ @ instruction: 0xf6cf4270 │ │ │ │ vqsub.s8 , q10, │ │ │ │ vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8cd0395 │ │ │ │ stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ stc 2, cr3, [sp, #24] │ │ │ │ @ instruction: 0xf04f8b02 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ strtmi r4, [r0], #-1593 @ 0xfffff9c7 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ - blx 0xff7a4268 │ │ │ │ + blx 0xff6a4230 │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ @ instruction: 0xd01d3fff │ │ │ │ strmi r6, [r0, #2099] @ 0x833 │ │ │ │ movweq lr, #15264 @ 0x3ba0 │ │ │ │ tsteq r3, r9, lsl #20 │ │ │ │ stmdbcs r0, {r0, r1, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fd064 │ │ │ │ - bls 0x22a798 │ │ │ │ + bls 0x22a760 │ │ │ │ ldrtmi r4, [r9], -fp, asr #8 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ - blx 0xd24296 │ │ │ │ - blls 0x214838 │ │ │ │ + blx 0xc2425e │ │ │ │ + blls 0x214800 │ │ │ │ svclt 0x008c42a3 │ │ │ │ @ instruction: 0xf0052100 │ │ │ │ ldmdblt r9, {r0, r8} │ │ │ │ @ instruction: 0xe7d246d0 │ │ │ │ - blx 0xa242ae │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe7bc0 @ │ │ │ │ + blx 0x924276 │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe7b88 @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1a2ebc │ │ │ │ + blhi 0x1a2e84 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf10b8ff0 │ │ │ │ stmdbcs r0, {r0, r8, r9, fp} │ │ │ │ @ instruction: 0xf1bbd03e │ │ │ │ andsle r0, r8, r1, lsl #30 │ │ │ │ @ instruction: 0xf1bb4639 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ - blx 0x3a42e2 │ │ │ │ + blx 0x2a42aa │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ ldmdavs fp, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1, #-3996] @ 0xfffff064 │ │ │ │ strpl pc, [r0], #1103 @ 0x44f │ │ │ │ - bls 0x2de360 │ │ │ │ + bls 0x2de328 │ │ │ │ mvnsvc pc, #3145728 @ 0x300000 │ │ │ │ ldrbmi r2, [r0], r1, lsl #10 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ - bls 0x261aa4 │ │ │ │ - b 0x179500 │ │ │ │ + bls 0x261a6c │ │ │ │ + b 0x1794c8 │ │ │ │ @ instruction: 0xf1bc0403 │ │ │ │ - @ instruction: 0xe7bffaf1 │ │ │ │ + ldr pc, [pc, sp, ror #21]! │ │ │ │ eorsmi r4, ip, r7, asr #4 │ │ │ │ addsmi lr, r9, #112, 14 @ 0x1c00000 │ │ │ │ vhsub.s8 d29, d4, d21 │ │ │ │ vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r9, r3, #4, 22 @ 0x1000 │ │ │ │ - blls 0x21e338 │ │ │ │ + blls 0x21e300 │ │ │ │ ldmdavs r4!, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x462b1e59 │ │ │ │ svclt 0x002842a1 │ │ │ │ andlt r4, r9, r1, lsr #12 │ │ │ │ - blhi 0x1a2f48 │ │ │ │ + blhi 0x1a2f10 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00f4f7f2 │ │ │ │ vmin.s8 d20, d5, d12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmdbls r4, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, sl, #106496 @ 0x1a000 │ │ │ │ - bvs 0x179c310 │ │ │ │ + bvs 0x179c2d8 │ │ │ │ svclt 0x009c42a2 │ │ │ │ andsvs r1, pc, #1032192 @ 0xfc000 │ │ │ │ strtmi lr, [fp], -r2, lsr #15 │ │ │ │ ldrtmi r9, [sl], -r4, lsl #16 │ │ │ │ @ instruction: 0xffe0f7f2 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ bfi sp, sl, #3, #14 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ - blmi 0xfecb9520 │ │ │ │ + blmi 0xfecb94e8 │ │ │ │ @ instruction: 0x4617b0b3 │ │ │ │ teqls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bls 0x10b94d4 │ │ │ │ + bls 0x10b949c │ │ │ │ @ instruction: 0xf8dd460c │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, r7, pc} │ │ │ │ - blcs 0x10c4f4 │ │ │ │ + blcs 0x10c4bc │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ stmdale r9!, {r0, r1, r2, r3, r8, r9, sl, fp, sp}^ │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe7cdc @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe7ca4 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 q12, q6, #56 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andsls r9, r0, #939524096 @ 0x38000000 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ tstpne r0, #22 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0004930f │ │ │ │ - blvc 0x1924610 │ │ │ │ - bleq 0xfe664804 │ │ │ │ + blvc 0x19245d8 │ │ │ │ + bleq 0xfe6647cc │ │ │ │ vmov.i32 d29, #212 @ 0x000000d4 │ │ │ │ - blcs 0xe8938 │ │ │ │ + blcs 0xe8900 │ │ │ │ vrhadd.s8 , q2, q7 │ │ │ │ vqdmull.s , d0, d0[4] │ │ │ │ @ instruction: 0xf8db0b95 │ │ │ │ - bcs 0xefd1c │ │ │ │ + bcs 0xefce4 │ │ │ │ adcshi pc, fp, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, r4, r1, pc @ │ │ │ │ addsmi r4, r5, #167772160 @ 0xa000000 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ eorsge pc, r8, #14614528 @ 0xdf0000 │ │ │ │ svcls 0x0070ee1d │ │ │ │ andcs pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf84a1c51 │ │ │ │ - bcs 0xebd68 │ │ │ │ + bcs 0xebd30 │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ - mcr2 1, 5, pc, cr10, cr11, {5} @ │ │ │ │ + mcr2 1, 5, pc, cr6, cr11, {5} @ │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ - blcs 0x10bd80 │ │ │ │ + blcs 0x10bd48 │ │ │ │ rscseq sp, r0, #67 @ 0x43 │ │ │ │ rschi pc, r0, r0, lsl #2 │ │ │ │ svclt 0x004806f1 │ │ │ │ @ instruction: 0xf14046b3 │ │ │ │ @ instruction: 0xf007822e │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @ instruction: 0xf0430203 │ │ │ │ @@ -220752,21 +220738,21 @@ │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vrshr.s64 d8, d30, #64 │ │ │ │ @ instruction: 0xf00b80f3 │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x101dfc │ │ │ │ + blcs 0x101dc4 │ │ │ │ adchi pc, r8, #0 │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ cmp r6, ip, lsr r0 │ │ │ │ - blx 0xfe8a43b8 │ │ │ │ + blx 0xfe7a4380 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe7db8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe7d80 @ │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, #64 @ 0x40 │ │ │ │ eorslt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -220780,278 +220766,278 @@ │ │ │ │ movwls r4, #49939 @ 0xc313 │ │ │ │ @ instruction: 0xf5b39b0b │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vsubl.s8 q4, d0, d10 │ │ │ │ @ instruction: 0xf006814b │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x10e64c │ │ │ │ + bcs 0x10e614 │ │ │ │ orrshi pc, pc, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04681a8 │ │ │ │ svcls 0x000f0320 │ │ │ │ @ instruction: 0x960f9611 │ │ │ │ @ instruction: 0xf504990b │ │ │ │ - ldc 2, cr5, [pc, #512] @ 0xe802c │ │ │ │ + ldc 2, cr5, [pc, #512] @ 0xe7ff4 │ │ │ │ ldrtmi r7, [r8], -ip, asr #22 │ │ │ │ @ instruction: 0xf04f1a57 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ stc 2, cr9, [sp] │ │ │ │ - bls 0x406a48 │ │ │ │ - @ instruction: 0xf974f1bc │ │ │ │ + bls 0x406a10 │ │ │ │ + @ instruction: 0xf970f1bc │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ rschi pc, r6, #0 │ │ │ │ - bleq 0x3e4d50 │ │ │ │ + bleq 0x3e4d18 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adchi pc, r3, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0c042bc │ │ │ │ - blls 0x5488cc │ │ │ │ + blls 0x548894 │ │ │ │ @ instruction: 0xf140069a │ │ │ │ vqsub.s8 q12, q2, q11 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ - bls 0x468cc4 │ │ │ │ + bls 0x468c8c │ │ │ │ ldmdavs fp, {r0, r5, r6, r9, sl, fp, ip} │ │ │ │ - blls 0x4eea2c │ │ │ │ + blls 0x4ee9f4 │ │ │ │ tstmi r3, #687865856 @ 0x29000000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ stmdals lr, {r0, r1, r3, r9, fp, ip, pc} │ │ │ │ subsmi r1, r2, #1328 @ 0x530 │ │ │ │ - bne 0x7b8ebc │ │ │ │ - blcc 0x137ee0 │ │ │ │ + bne 0x7b8e84 │ │ │ │ + blcc 0x137ea8 │ │ │ │ mcrne 0, 3, lr, cr1, cr6, {7} │ │ │ │ @ instruction: 0xf67f4291 │ │ │ │ @ instruction: 0xf182af43 │ │ │ │ - movwcs pc, #51749 @ 0xca25 @ │ │ │ │ + movwcs pc, #51745 @ 0xca21 @ │ │ │ │ str r6, [r5, r3] │ │ │ │ movwmi pc, #57934 @ 0xe24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x109f20 │ │ │ │ + blcs 0x109ee8 │ │ │ │ svcge 0x000cf43f │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0004f57f │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blcs 0x105f44 │ │ │ │ + blcs 0x105f0c │ │ │ │ nophi {0} │ │ │ │ ldmdage r4, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldmdbls r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdbls r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff60f1b1 │ │ │ │ + @ instruction: 0xff5cf1b1 │ │ │ │ @ instruction: 0xf93cf066 │ │ │ │ movwls r9, #39690 @ 0x9b0a │ │ │ │ - blls 0xff96fc │ │ │ │ - rsbcc pc, r0, r8, asr #4 │ │ │ │ + blls 0xff96c4 │ │ │ │ + eorcc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwvs lr, #22989 @ 0x59cd │ │ │ │ - blls 0x68e758 │ │ │ │ + blls 0x68e720 │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, lr}^ │ │ │ │ @ instruction: 0xf06f5900 │ │ │ │ ldrb pc, [r9], pc, lsl #28 @ │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7f24421 │ │ │ │ @ instruction: 0xf026fe5b │ │ │ │ @ instruction: 0xf0431310 │ │ │ │ stmdacs r0, {r4, r8, r9, fp} │ │ │ │ svcge 0x0019f47f │ │ │ │ - @ instruction: 0xf9daf182 │ │ │ │ + @ instruction: 0xf9d6f182 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r1, lsl r2 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x1484d8 │ │ │ │ + blcc 0x1484a0 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ tst r6, r1, lsr pc │ │ │ │ @ instruction: 0xf1a64804 │ │ │ │ - ldrbt pc, [r5], r7, ror #21 @ │ │ │ │ + ldrbt pc, [r5], r3, ror #21 @ │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ subsmi r9, fp, #11264 @ 0x2c00 │ │ │ │ stccs 3, cr9, [r0, #-56] @ 0xffffffc8 │ │ │ │ addshi pc, sl, r0 │ │ │ │ vqsub.s8 d18, d4, d0 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ movwls r1, #63723 @ 0xf8eb │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - bls 0x4886f0 │ │ │ │ + bls 0x4886b8 │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - b 0x18ebc4 │ │ │ │ + b 0x18eb8c │ │ │ │ stmdals pc, {r3, r8, sl} @ │ │ │ │ strls r1, [r2, #-2889] @ 0xfffff4b7 │ │ │ │ mvnvc lr, #12288 @ 0x3000 │ │ │ │ - blls 0x100cbb8 │ │ │ │ + blls 0x100cb80 │ │ │ │ ldrbmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1bc9a0c │ │ │ │ - mcrrne 8, 11, pc, r3, cr11 @ │ │ │ │ + mcrrne 8, 11, pc, r3, cr7 @ │ │ │ │ eorhi pc, lr, #0 │ │ │ │ vqdmulh.s d25, d4, d13 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ movwls r0, #4757 @ 0x1295 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ cdpne 4, 6, cr4, cr3, cr8, {1} │ │ │ │ - bne 0xfe182020 │ │ │ │ + bne 0xfe181fe8 │ │ │ │ @ instruction: 0x46104413 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ strmi pc, [r4], -fp, lsl #18 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148430 │ │ │ │ + blcc 0x1483f8 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ stclne 1, cr11, [r2], #-940 @ 0xfffffc54 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0xff013b6c │ │ │ │ + blmi 0xff013b34 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andpl pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0xf7534628 │ │ │ │ - stmdacs r0, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr12, cr15, {3} @ │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf7534100 │ │ │ │ - strtmi pc, [r8], -r5, lsr #28 │ │ │ │ + strtmi pc, [r8], -r1, asr #28 │ │ │ │ @ instruction: 0xf934f7f0 │ │ │ │ ldmmi r2!, {r1, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf842f1a7 │ │ │ │ + @ instruction: 0xf83ef1a7 │ │ │ │ ssatmi lr, #20, sp, asr #15 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - strtmi r6, [pc], #-2071 @ 0xe8048 │ │ │ │ + strtmi r6, [pc], #-2071 @ 0xe8010 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf01b8090 │ │ │ │ @ instruction: 0xf0001f10 │ │ │ │ @ instruction: 0xf8cd80af │ │ │ │ - blls 0x39414c │ │ │ │ + blls 0x394114 │ │ │ │ ldmdbls ip!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r9, [fp], -r3, lsl #6 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ @ instruction: 0xf1bc8008 │ │ │ │ - adcsmi pc, r8, #6094848 @ 0x5d0000 │ │ │ │ + adcsmi pc, r8, #5832704 @ 0x590000 │ │ │ │ svclt 0x00024603 │ │ │ │ mvnscc pc, #4, 2 │ │ │ │ @ instruction: 0x4619195b │ │ │ │ rsbhi pc, lr, #64 @ 0x40 │ │ │ │ strtmi r9, [r8], -sp, lsl #20 │ │ │ │ - bls 0x4cc890 │ │ │ │ + bls 0x4cc858 │ │ │ │ strtmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8b2f7ff │ │ │ │ str r4, [r5, r4, lsl #12]! │ │ │ │ ldrtmi r9, [r3], fp, lsl #22 │ │ │ │ movwls r4, #57947 @ 0xe25b │ │ │ │ ldrmi r9, [sl], -pc, lsl #22 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ - blcs 0x113e54 │ │ │ │ + blcs 0x113e1c │ │ │ │ svcge 0x0071f43f │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ streq pc, [r0, #-27]! @ 0xffffffe5 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ sbcshi pc, r7, r0 │ │ │ │ vmulne.f64 d25, d2, d11 │ │ │ │ - blcc 0x14e504 │ │ │ │ + blcc 0x14e4cc │ │ │ │ ldrmi r9, [r3], #-528 @ 0xfffffdf0 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ addsmi r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf04f461d │ │ │ │ tstls r1, #32, 4 │ │ │ │ tstls r2, #805306369 @ 0x30000001 │ │ │ │ orrhi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf1c29a11 │ │ │ │ strtmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ - blls 0x4ccd20 │ │ │ │ + blls 0x4ccce8 │ │ │ │ strtmi r1, [r3], #-2900 @ 0xfffff4ac │ │ │ │ - blls 0x5b996c │ │ │ │ + blls 0x5b9934 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x5888dc │ │ │ │ + blls 0x5888a4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x388808 │ │ │ │ + blls 0x3887d0 │ │ │ │ stmdaeq r5, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ tstpeq r0, r3, ror #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x70ed60 │ │ │ │ + bl 0x70ed28 │ │ │ │ movwls r0, #8963 @ 0x2303 │ │ │ │ @ instruction: 0xf1419b3c │ │ │ │ movwls r0, #256 @ 0x100 │ │ │ │ tstls r3, fp, asr r6 │ │ │ │ @ instruction: 0xf1bb990b │ │ │ │ - @ instruction: 0x4607fffd │ │ │ │ + @ instruction: 0x4607fff9 │ │ │ │ @ instruction: 0xf0004284 │ │ │ │ @ instruction: 0xf85a80d1 │ │ │ │ ldclne 0, cr4, [r8], #-36 @ 0xffffffdc │ │ │ │ stmdbls fp, {r0, r1, r2, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0xf182f941 │ │ │ │ - tstpcs r1, #13565952 @ p-variant is OBSOLETE @ 0xcf0000 │ │ │ │ + tstpcs r1, #13303808 @ p-variant is OBSOLETE @ 0xcb0000 │ │ │ │ stccs 0, cr6, [r0], {3} │ │ │ │ stccc 13, cr13, [r1], {91} @ 0x5b │ │ │ │ andmi pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ stmdami r6!, {r0, r3, r5, r9, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xffaaf1a6 │ │ │ │ + @ instruction: 0xffa6f1a6 │ │ │ │ ldrtmi lr, [r3], r4, lsr #12 │ │ │ │ rsbscs r4, r0, #49283072 @ 0x2f00000 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ - b 0x16a4830 │ │ │ │ + b 0x15a47f8 │ │ │ │ ldmdbge r4, {r2, r3, r4, r5, fp, ip, pc} │ │ │ │ - stc2l 1, cr15, [r8, #-736] @ 0xfffffd20 │ │ │ │ + stc2l 1, cr15, [r4, #-736] @ 0xfffffd20 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ ldmib sp, {r0, r3, r6, r8, pc}^ │ │ │ │ @ instruction: 0xf00b321e │ │ │ │ stmdals sl, {r4, r8, ip} │ │ │ │ @ instruction: 0x41904598 │ │ │ │ - bl 0x61eb04 │ │ │ │ + bl 0x61eacc │ │ │ │ andls r0, pc, r8 │ │ │ │ @ instruction: 0xf140980a │ │ │ │ stmdals pc, {sl, fp} @ │ │ │ │ - bl 0x1d78bb4 │ │ │ │ + bl 0x1d78b7c │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, pc} │ │ │ │ svcge 0x0051f47f │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ sublt pc, r4, sp, asr #17 │ │ │ │ - blls 0x3e1a84 │ │ │ │ + blls 0x3e1a4c │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - bleq 0x1248d8 │ │ │ │ + bleq 0x1248a0 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ andeq lr, r5, fp, lsl #20 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ - b 0x3bcfdc │ │ │ │ + b 0x3bcfa4 │ │ │ │ ldrmi r0, [sl], -r8, lsl #22 │ │ │ │ smlatbeq fp, r1, fp, lr │ │ │ │ ldc2l 7, cr15, [r6], #-1020 @ 0xfffffc04 │ │ │ │ svclt 0x001e1c42 │ │ │ │ - bleq 0x3e3090 │ │ │ │ + bleq 0x3e3058 │ │ │ │ streq lr, [r0, #-2827] @ 0xfffff4f5 │ │ │ │ - bleq 0x524310 │ │ │ │ + bleq 0x5242d8 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ - @ instruction: 0xf876f182 │ │ │ │ + @ instruction: 0xf872f182 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, ip, lsl #4 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xf728ae9c │ │ │ │ - stmdals pc, {r0, r1, r3, r6, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdals pc, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} @ │ │ │ │ cmnle r3, r8, lsr #6 │ │ │ │ strtmi r9, [r1], -sl, lsl #22 │ │ │ │ - blls 0x100ce2c │ │ │ │ + blls 0x100cdf4 │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf1bb8008 │ │ │ │ - @ instruction: 0x4602ff7f │ │ │ │ + @ instruction: 0x4602ff7b │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vqadd.s8 q12, q10, │ │ │ │ vorr.i32 , #67108864 @ 0x04000000 │ │ │ │ ssatmi r0, #20, r5, lsl #15 │ │ │ │ stmib sp, {r0, r2, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs fp!, {r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0x1e631ad2 │ │ │ │ @@ -221060,81 +221046,81 @@ │ │ │ │ tstls r1, #60 @ 0x3c │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf04f8172 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ @ instruction: 0xf8dd2300 │ │ │ │ movwls fp, #41028 @ 0xa044 │ │ │ │ - blls 0x3e1e40 │ │ │ │ + blls 0x3e1e08 │ │ │ │ andeq lr, r8, #544768 @ 0x85000 │ │ │ │ - blcc 0x14e6a4 │ │ │ │ - b 0x1382e8 │ │ │ │ + blcc 0x14e66c │ │ │ │ + b 0x1382b0 │ │ │ │ tstmi sl, #-1946157053 @ 0x8c000003 │ │ │ │ addshi pc, r7, r0 │ │ │ │ movweq pc, #61451 @ 0xf00b @ │ │ │ │ svclt 0x00022b02 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf0403c12 │ │ │ │ - bls 0x48887c │ │ │ │ + bls 0x488844 │ │ │ │ stmdbne r3!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x18cee8 │ │ │ │ + b 0x18ceb0 │ │ │ │ ldrmi r0, [r9], -r5 │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - bls 0x3c8780 │ │ │ │ + bls 0x3c8748 │ │ │ │ stmne r2, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bcc 0x14cb00 │ │ │ │ + bcc 0x14cac8 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ movwls r4, #12945 @ 0x3291 │ │ │ │ - bls 0x101e4b4 │ │ │ │ + bls 0x101e47c │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi fp, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, lr, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwlt lr, #2509 @ 0x9cd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xff84f7fe │ │ │ │ ldrbt r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0xe73a461d │ │ │ │ - addeq r7, r2, r0, ror #28 │ │ │ │ + umulleq r7, r2, r8, lr │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ - blls 0x379dd0 │ │ │ │ + blls 0x379d98 │ │ │ │ ldrbvc pc, [r4, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ - blls 0x100cf1c │ │ │ │ + blls 0x100cee4 │ │ │ │ movwls r4, #1569 @ 0x621 │ │ │ │ @ instruction: 0xf8cd465b │ │ │ │ ldmdavs r8!, {r3, pc} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf1bb4628 │ │ │ │ - strmi pc, [r2], -r3, lsl #30 │ │ │ │ + @ instruction: 0x4602feff │ │ │ │ rsbsle r1, r5, r3, asr #24 │ │ │ │ svclt 0x00181a2d │ │ │ │ - b 0x631738 │ │ │ │ + b 0x631700 │ │ │ │ addle r5, r3, fp, lsl r5 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ ldrb pc, [r9, #2119]! @ 0x847 @ │ │ │ │ svceq 0x0020f01b │ │ │ │ movwcs sp, #149 @ 0x95 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x3e12e9cd │ │ │ │ - blls 0x3a21e8 │ │ │ │ + blls 0x3a21b0 │ │ │ │ ldmdbls ip!, {r3, r5, r9, sl, lr} │ │ │ │ tstls r0, r3, lsl #6 │ │ │ │ stmdbls lr, {r0, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0439a0c │ │ │ │ - bne 0x1928fa8 │ │ │ │ + bne 0x1928f70 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - mrc2 1, 6, pc, cr14, cr11, {5} │ │ │ │ + mrc2 1, 6, pc, cr10, cr11, {5} │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf181ad78 │ │ │ │ - @ instruction: 0x4606ffb9 │ │ │ │ + @ instruction: 0x4606ffb5 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ @ instruction: 0xf85af823 │ │ │ │ eorsvs r3, r4, r9 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe73cadda │ │ │ │ stmdbne r8!, {r0, r3, r4, r5, r8, r9, fp, ip} │ │ │ │ @@ -221143,183 +221129,183 @@ │ │ │ │ tstls r2, r0, lsl #3 │ │ │ │ @ instruction: 0xf812f7ff │ │ │ │ @ instruction: 0xf5a79912 │ │ │ │ strmi r5, [sp], #-896 @ 0xfffffc80 │ │ │ │ streq lr, [fp, -r3, lsl #22] │ │ │ │ movwcs lr, #1360 @ 0x550 │ │ │ │ tstcc r2, #3358720 @ 0x334000 │ │ │ │ - blls 0x102217c │ │ │ │ + blls 0x1022144 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi fp, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf82af7ff │ │ │ │ - blls 0x3d5050 │ │ │ │ + blls 0x3d5018 │ │ │ │ stmdbls lr, {r4, r9, fp, ip, pc} │ │ │ │ ldrmi r3, [r3], #-2817 @ 0xfffff4ff │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #17408 @ 0x4400 │ │ │ │ mcrge 4, 4, pc, cr0, cr15, {5} @ │ │ │ │ - blls 0x3e21cc │ │ │ │ - bne 0xffa0ece0 │ │ │ │ + blls 0x3e2194 │ │ │ │ + bne 0xffa0eca8 │ │ │ │ stclne 8, cr9, [r1], #-40 @ 0xffffffd8 │ │ │ │ andlt lr, r0, #3358720 @ 0x334000 │ │ │ │ andeq lr, r5, #184, 22 @ 0x2e000 │ │ │ │ @ instruction: 0xf160463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4f9c30 │ │ │ │ + bls 0x4f9bf8 │ │ │ │ @ instruction: 0xf806f7ff │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ usat sl, #20, r2, lsl #27 │ │ │ │ - bne 0xff1ce464 │ │ │ │ - bl 0x1c0d064 │ │ │ │ + bne 0xff1ce42c │ │ │ │ + bl 0x1c0d02c │ │ │ │ tstls r0, #134217728 @ 0x8000000 │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - ldc 0, cr8, [pc, #568] @ 0xe8674 │ │ │ │ + ldc 0, cr8, [pc, #568] @ 0xe863c │ │ │ │ @ instruction: 0xf04f7b70 │ │ │ │ @ instruction: 0x462132ff │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vstr s18, [sp, #48] @ 0x30 │ │ │ │ @ instruction: 0xf1bb7b02 │ │ │ │ - strmi pc, [r3], -sp, ror #28 │ │ │ │ + strmi pc, [r3], -r9, ror #28 │ │ │ │ @ instruction: 0xf04042b8 │ │ │ │ - blls 0x388668 │ │ │ │ + blls 0x388630 │ │ │ │ movwls r9, #14606 @ 0x390e │ │ │ │ - bne 0x194f154 │ │ │ │ + bne 0x194f11c │ │ │ │ @ instruction: 0xf02b9300 │ │ │ │ - bls 0x3ed0ac │ │ │ │ + bls 0x3ed074 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - mrc2 1, 2, pc, cr10, cr11, {5} │ │ │ │ + mrc2 1, 2, pc, cr6, cr11, {5} │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ mcrne 0, 3, r8, cr1, cr3, {4} │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ ldrbt r4, [sp], #1065 @ 0x429 │ │ │ │ - blvc 0x1823b08 │ │ │ │ + blvc 0x1823ad0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf04b9300 │ │ │ │ stmdbls fp, {r5, r8, r9} │ │ │ │ andeq pc, r2, #66 @ 0x42 │ │ │ │ - blvc 0x1a3ad8 │ │ │ │ - mcr2 1, 2, pc, cr2, cr11, {5} @ │ │ │ │ + blvc 0x1a3aa0 │ │ │ │ + mrc2 1, 1, pc, cr14, cr11, {5} │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrge 4, 2, pc, cr5, cr15, {3} @ │ │ │ │ - bl 0xfef0f0dc │ │ │ │ + bl 0xfef0f0a4 │ │ │ │ ldmdals ip!, {r0, r2, fp} │ │ │ │ @ instruction: 0xf1634639 │ │ │ │ - blls 0x528cc0 │ │ │ │ + blls 0x528c88 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @ instruction: 0xf1429300 │ │ │ │ movwcs r0, #512 @ 0x200 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7fe9a0b │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x41c6bc │ │ │ │ + blls 0x41c684 │ │ │ │ @ instruction: 0xf53f0799 │ │ │ │ stmdbls fp, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - mrc2 1, 2, pc, cr4, cr11, {5} │ │ │ │ - ldc 6, cr14, [pc, #984] @ 0xe88c8 │ │ │ │ + mrc2 1, 2, pc, cr0, cr11, {5} │ │ │ │ + ldc 6, cr14, [pc, #984] @ 0xe8890 │ │ │ │ @ instruction: 0xf04f7b43 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ movwls r1, #523 @ 0x20b │ │ │ │ ldrbmi r4, [fp], -r0, lsr #12 │ │ │ │ - blvc 0x1a3b38 │ │ │ │ - mrc2 1, 0, pc, cr2, cr11, {5} │ │ │ │ + blvc 0x1a3b00 │ │ │ │ + mcr2 1, 0, pc, cr14, cr11, {5} @ │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - blcs 0x10f15c │ │ │ │ + blcs 0x10f124 │ │ │ │ strbt sp, [r1], ip, asr #3 │ │ │ │ smmla r8, r1, r0, r9 │ │ │ │ vpmax.s8 d25, d8, d10 │ │ │ │ - vshr.s64 d19, d28, #64 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ andls r0, r7, #46 @ 0x2e │ │ │ │ stmib sp, {r2, r3, r4, r5, r9, fp, ip, pc}^ │ │ │ │ strtmi r6, [sl], -r3, lsl #4 │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf06f1300 │ │ │ │ @ instruction: 0xf7fffafd │ │ │ │ @ instruction: 0xf04fbbc7 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ - blls 0x54c978 │ │ │ │ + blls 0x54c940 │ │ │ │ ldrtmi lr, [r3], r8, ror #8 │ │ │ │ @ instruction: 0xf8cde41e │ │ │ │ @ instruction: 0xf8cdb03c │ │ │ │ strbt fp, [r1], #-68 @ 0xffffffbc │ │ │ │ andpl pc, r9, sl, asr r8 @ │ │ │ │ andle r1, r7, r8, asr ip │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xff2ef7fe │ │ │ │ - cdp2 1, 11, cr15, cr12, cr1, {4} │ │ │ │ + cdp2 1, 11, cr15, cr8, cr1, {4} │ │ │ │ andvs r2, r3, r1, lsl r3 │ │ │ │ @ instruction: 0xf77f2d00 │ │ │ │ stccc 14, cr10, [r1, #-288] @ 0xfffffee0 │ │ │ │ andpl pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [sl, #3093]! @ 0xc15 │ │ │ │ - cdp2 1, 10, cr15, cr14, cr1, {4} │ │ │ │ + cdp2 1, 10, cr15, cr10, cr1, {4} │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r6, lsl r2 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe636acd4 │ │ │ │ - blx 0x1ea4ca0 │ │ │ │ - cdp2 1, 10, cr15, cr2, cr1, {4} │ │ │ │ + blx 0x1da4c68 │ │ │ │ + cdp2 1, 9, cr15, cr14, cr1, {4} │ │ │ │ svcne 0x0080f41b │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ andsle r4, r0, r6, lsl #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff08f7fe │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe620acbe │ │ │ │ ldrtmi r9, [r8], -fp, lsl #18 │ │ │ │ mrc2 7, 7, pc, cr12, cr14, {7} │ │ │ │ cdpne 7, 6, cr14, cr1, cr0, {1} │ │ │ │ strtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0xa65a8 │ │ │ │ + blx 0xa6570 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1ae4640 │ │ │ │ - strmi pc, [r1], -fp, lsr #24 │ │ │ │ - andmi pc, ip, r8, asr #4 │ │ │ │ + strmi pc, [r1], -r7, lsr #24 │ │ │ │ + sbccc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe9247b4 │ │ │ │ + blx 0xfe92477c │ │ │ │ svclt 0x0000e7dc │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addlt r4, sl, r0, asr sl │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ - blcs 0xe8e30 │ │ │ │ + blcs 0xe8df8 │ │ │ │ vorr.i32 , #219 @ 0x000000db │ │ │ │ stmiblt fp, {r0, r1, r3, r8, r9} │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe863c @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe8604 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ vrhadd.s8 , q2, q10 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf04fb9f3 │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ ldmdble pc, {r0, r2, r3, r4, r7, r9, lr} @ │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - cdp2 1, 4, cr15, cr4, cr1, {4} │ │ │ │ + cdp2 1, 4, cr15, cr0, cr1, {4} │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4640d170 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -221338,79 +221324,79 @@ │ │ │ │ @ instruction: 0x4680ff71 │ │ │ │ @ instruction: 0x1e69b950 │ │ │ │ strmi r4, [ip], #-1538 @ 0xfffff9fe │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf976f7f3 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ - blcs 0xfedbc │ │ │ │ - blcc 0x15fbe4 │ │ │ │ - blcs 0xfcdc4 │ │ │ │ + blcs 0xfed84 │ │ │ │ + blcc 0x15fbac │ │ │ │ + blcs 0xfcd8c │ │ │ │ stmdami r3!, {r1, r2, r6, r7, r8, ip, lr, pc} │ │ │ │ - stc2l 1, cr15, [lr], #664 @ 0x298 │ │ │ │ + stc2l 1, cr15, [sl], #664 @ 0x298 │ │ │ │ stmdami r1!, {r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xff20f1a5 │ │ │ │ + @ instruction: 0xff1cf1a5 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vsubw.s8 q10, q0, d10 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, ip, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d5, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1bb781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - blx 0x1224dea │ │ │ │ + blx 0x1124db2 │ │ │ │ stc2 0, cr15, [r0, #-404]! @ 0xfffffe6c │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d8, d2 │ │ │ │ - vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06f5600 │ │ │ │ @ instruction: 0xe776f9fb │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d17, d8, d0 │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ + vaddl.s8 q10, d0, d20 │ │ │ │ @ instruction: 0xf06f002e │ │ │ │ @ instruction: 0xe76cf9f1 │ │ │ │ - @ instruction: 0xf99af1bf │ │ │ │ - stc2 7, cr15, [r4, #156]! @ 0x9c │ │ │ │ + @ instruction: 0xf996f1bf │ │ │ │ + stc2l 7, cr15, [r0, #156] @ 0x9c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [fp], r7, lsl #1 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0134614 │ │ │ │ andle r0, lr, r2, lsl #20 │ │ │ │ rsbvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bcs 0x1027e0 │ │ │ │ + bcs 0x1027a8 │ │ │ │ @ instruction: 0xf04fd142 │ │ │ │ - blls 0x4f539c │ │ │ │ + blls 0x4f5364 │ │ │ │ smlabteq r1, r4, r1, pc @ │ │ │ │ addsmi r4, r3, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0xf01bd835 │ │ │ │ andsle r0, sp, r1, lsl #2 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ vqadd.s8 d24, d20, d0 │ │ │ │ vmul.f d23, d0, d0[4] │ │ │ │ @ instruction: 0xf8d90995 │ │ │ │ cdpne 0, 7, cr2, cr3, cr0, {0} │ │ │ │ cmnlt sl, #201326592 @ 0xc000000 │ │ │ │ stmdble pc!, {r0, r1, r4, r7, r9, lr} @ │ │ │ │ - stc2 1, cr15, [lr, #516] @ 0x204 │ │ │ │ + stc2 1, cr15, [sl, #516] @ 0x204 │ │ │ │ andvs r2, r3, lr, lsl #6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -221421,15 +221407,15 @@ │ │ │ │ mcrne 0, 3, r8, cr0, cr10, {5} │ │ │ │ svclt 0x00984290 │ │ │ │ stmdale r6, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ andeq pc, r1, r4, asr #3 │ │ │ │ addmi r4, r5, #56, 8 @ 0x38000000 │ │ │ │ cdpcs 8, 0, cr13, cr0, cr1, {0} │ │ │ │ @ instruction: 0xf181d1d5 │ │ │ │ - tstpcs r6, #6720 @ p-variant is OBSOLETE @ 0x1a40 │ │ │ │ + tstpcs r6, #6464 @ p-variant is OBSOLETE @ 0x1940 │ │ │ │ ldrb r6, [r9, r3] │ │ │ │ addsmi r1, r1, #1552 @ 0x610 │ │ │ │ @ instruction: 0xe7bad8f7 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andeq pc, r1, r6, asr #3 │ │ │ │ addsmi r4, r5, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8dfd8ca │ │ │ │ @@ -221447,26 +221433,26 @@ │ │ │ │ vqsub.s8 d4, d16, d20 │ │ │ │ vhadd.s8 q12, q10, q12 │ │ │ │ vmov.i16 , #1024 @ 0x0400 │ │ │ │ @ instruction: 0x465b0a95 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ @ instruction: 0xf1bd4428 │ │ │ │ - strmi pc, [r2], -r5, lsl #22 │ │ │ │ + strmi pc, [r2], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ @ instruction: 0xf8d980f5 │ │ │ │ cdpne 0, 6, cr1, cr3, cr0, {0} │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ - bl 0xfe98d4a8 │ │ │ │ + bl 0xfe98d470 │ │ │ │ stmdbcs r0, {r8, fp} │ │ │ │ tstphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [sl, #-610] @ 0xfffffd9e │ │ │ │ tstphi r5, r0, asr #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - blls 0x1e6df4 │ │ │ │ + blls 0x1e6dbc │ │ │ │ strmi r2, [r6], -r0, lsl #4 │ │ │ │ strtmi r4, [r8], -fp, lsr #8 │ │ │ │ @ instruction: 0x4619469b │ │ │ │ @ instruction: 0xf878f7f3 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ mcrr2 7, 15, pc, lr, cr14 @ │ │ │ │ @ instruction: 0xf0469c04 │ │ │ │ @@ -221480,41 +221466,41 @@ │ │ │ │ rsbsle r2, r6, r0, lsl #20 │ │ │ │ svceq 0x0000f1ba │ │ │ │ vhadd.s8 , q2, q4 │ │ │ │ vorr.i16 , #4 @ 0x0004 │ │ │ │ @ instruction: 0x9e100995 │ │ │ │ tstcs r0, fp, asr r6 │ │ │ │ @ instruction: 0xf8d94622 │ │ │ │ - bl 0x268908 │ │ │ │ + bl 0x2688d0 │ │ │ │ strtmi r0, [r8], #-3072 @ 0xfffff400 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff025008 │ │ │ │ + blx 0xfef24fd0 │ │ │ │ svclt 0x001c1c41 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ stmdbeq r3, {r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ stccc 0, cr13, [r1], {76} @ 0x4c │ │ │ │ strbmi r4, [ip], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf912f7f2 │ │ │ │ @ instruction: 0xf0404621 │ │ │ │ strbmi r0, [r8], -r8, asr #4 │ │ │ │ @ instruction: 0xf83cf7f3 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2 7, cr15, [r2], {254} @ 0xfe │ │ │ │ andcc pc, r7, r8, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148cf8 │ │ │ │ + blcc 0x148cc0 │ │ │ │ andcc pc, r7, r8, asr #16 │ │ │ │ @ instruction: 0x4648b153 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1a6486e │ │ │ │ - strbmi pc, [r8], -r7, lsr #23 @ │ │ │ │ + strbmi pc, [r8], -r3, lsr #23 @ │ │ │ │ @ instruction: 0xf04fe7f0 │ │ │ │ @ instruction: 0xf1c437ff │ │ │ │ ldrtmi r0, [r8], #-1 │ │ │ │ @ instruction: 0xf63f4285 │ │ │ │ strb sl, [r6, -sl, asr #30] │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @@ -221524,106 +221510,106 @@ │ │ │ │ vqadd.s8 d24, d20, d26 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf04b0295 │ │ │ │ ldrbmi r0, [r1], -r2, lsl #6 │ │ │ │ @ instruction: 0x46226810 │ │ │ │ streq lr, [r0], -r9, lsl #22 │ │ │ │ strls r4, [r0], -r8, lsr #8 │ │ │ │ - blx 0x1ba50ac │ │ │ │ + blx 0x1aa5074 │ │ │ │ @ instruction: 0xd1b23001 │ │ │ │ andcc pc, r7, r8, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148c7c │ │ │ │ + blcc 0x148c44 │ │ │ │ andcc pc, r7, r8, asr #16 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ ldmdami r4, {r0, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - blx 0x1da5072 │ │ │ │ + blx 0x1ca503a │ │ │ │ ldmdami r2, {r2, r3, r4, r5, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ - stc2 1, cr15, [r4, #660]! @ 0x294 │ │ │ │ + stc2 1, cr15, [r0, #660]! @ 0x294 │ │ │ │ ldmdami r0, {r2, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a59104 │ │ │ │ - stmdbls r4, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x0031f43f │ │ │ │ - bvc 0x1625308 │ │ │ │ - beq 0xfe6654fc │ │ │ │ + bvc 0x16252d0 │ │ │ │ + beq 0xfe6654c4 │ │ │ │ @ instruction: 0x465b9810 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrdgt pc, [r0], -sl │ │ │ │ andls r4, r0, r0, ror #8 │ │ │ │ andeq lr, ip, r5, lsl #22 │ │ │ │ - blx 0x1025108 │ │ │ │ + blx 0xf250d0 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ - blcs 0xfa420 │ │ │ │ + blcs 0xfa3e8 │ │ │ │ @ instruction: 0xf1b0d049 │ │ │ │ strdle r3, [r7], -pc @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldc2 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ movwls r1, #20067 @ 0x4e63 │ │ │ │ - bl 0x262714 │ │ │ │ + bl 0x2626dc │ │ │ │ stmdbne r2!, {r1, r2, r9, fp}^ │ │ │ │ @ instruction: 0xf4bf4592 │ │ │ │ strls sl, [r4, #-3858] @ 0xfffff0ee │ │ │ │ strls r4, [r5], #-1621 @ 0xfffff9ab │ │ │ │ @ instruction: 0x460c4692 │ │ │ │ strcc r4, [r1, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf87cf7f2 │ │ │ │ - b 0x11f9fb0 │ │ │ │ + b 0x11f9f78 │ │ │ │ mvnsle r0, r0, lsl #8 │ │ │ │ ldmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ stmdbcs r0, {r2, sl, ip, lr} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr15, cr15, {1} │ │ │ │ - ldc2 1, cr15, [lr], #-516 @ 0xfffffdfc │ │ │ │ + ldc2 1, cr15, [sl], #-516 @ 0xfffffdfc │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ vst1.16 {d30}, [pc :128], r2 │ │ │ │ ldrbmi r5, [r0], -r0, lsl #5 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ mcrrne 8, 2, pc, r2, cr7 @ │ │ │ │ vqadd.s8 , q10, q8 │ │ │ │ vmov.i16 , #1024 @ 0x0400 │ │ │ │ @ instruction: 0xf04b0a95 │ │ │ │ strtmi r0, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf8da4631 │ │ │ │ strbtmi ip, [r0], #-0 │ │ │ │ - bl 0x24caa4 │ │ │ │ + bl 0x24ca6c │ │ │ │ @ instruction: 0xf1bd000c │ │ │ │ - @ instruction: 0xf8d9f9f1 │ │ │ │ + @ instruction: 0xf8d9f9ed │ │ │ │ strmi r3, [r1], r0 │ │ │ │ @ instruction: 0xf1b9b9d3 │ │ │ │ ldrshle r3, [sp], #255 @ 0xff │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ movwls r1, #20067 @ 0x4e63 │ │ │ │ addmi lr, fp, #240, 12 @ 0xf000000 │ │ │ │ tstcc r1, r3, lsl #16 │ │ │ │ strbmi r1, [r9, #-2825] @ 0xfffff4f7 │ │ │ │ ldrbmi sp, [fp], -pc, lsl #4 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf1bd4428 │ │ │ │ - @ instruction: 0xf181f9d7 │ │ │ │ - movwcs pc, #52229 @ 0xcc05 @ │ │ │ │ + @ instruction: 0xf181f9d3 │ │ │ │ + movwcs pc, #52225 @ 0xcc01 @ │ │ │ │ strb r6, [r5, r3] │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldc2l 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ adcsmi lr, r4, #58458112 @ 0x37c0000 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr8, cr15, {5} │ │ │ │ stmdbne r0!, {r0, r4, r5, r8, r9, fp, ip}^ │ │ │ │ @ instruction: 0xf7fe9205 │ │ │ │ @ instruction: 0xf8dafd49 │ │ │ │ - bls 0x234b08 │ │ │ │ + bls 0x234ad0 │ │ │ │ stmdbeq r3, {r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf181e6cc │ │ │ │ - @ instruction: 0xf858fbed │ │ │ │ + @ instruction: 0xf858fbe9 │ │ │ │ andcs r3, ip, #7 │ │ │ │ - blcs 0x100b24 │ │ │ │ + blcs 0x100aec │ │ │ │ svcge 0x0053f73f │ │ │ │ - blx 0xff1a67c2 │ │ │ │ + blx 0xff8a678a │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @@ -221662,31 +221648,31 @@ │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ strmi pc, [r5], -fp, lsl #21 │ │ │ │ vrhadd.s8 , q10, q12 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andcs r0, r4, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs r8, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1bb4430 │ │ │ │ - @ instruction: 0xf014fa3b │ │ │ │ + @ instruction: 0xf014fa37 │ │ │ │ @ instruction: 0x4605f813 │ │ │ │ @ instruction: 0x1e71b978 │ │ │ │ strtmi r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ mcr2 7, 3, pc, cr12, cr2, {7} @ │ │ │ │ bicslt lr, sp, #9 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ - blx 0x1c26bcc │ │ │ │ + blx 0x1c26b94 │ │ │ │ @ instruction: 0xf857bb20 │ │ │ │ - blcs 0xf4c2c │ │ │ │ - blcc 0x160100 │ │ │ │ + blcs 0xf4bf4 │ │ │ │ + blcc 0x1600c8 │ │ │ │ andcc pc, r8, r7, asr #16 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ @ instruction: 0xf1a6481d │ │ │ │ - strtmi pc, [r8], -pc, asr #20 │ │ │ │ + strtmi pc, [r8], -fp, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ tstlt sp, #248, 6 @ 0xe0000003 │ │ │ │ svclt 0x00c82b00 │ │ │ │ andpl pc, r8, r7, asr #16 │ │ │ │ @@ -221695,65 +221681,65 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - @ instruction: 0xf9f8f1bb │ │ │ │ + @ instruction: 0xf9f4f1bb │ │ │ │ @ instruction: 0xffd0f013 │ │ │ │ strb r4, [ip, r5, lsl #12] │ │ │ │ @ instruction: 0xf1a54808 │ │ │ │ - sbfx pc, fp, #24, #32 │ │ │ │ + sbfx pc, r7, #24, #32 │ │ │ │ @ instruction: 0xf1a54806 │ │ │ │ - @ instruction: 0xe79efc57 │ │ │ │ + @ instruction: 0xe79efc53 │ │ │ │ @ instruction: 0xf1a54804 │ │ │ │ - @ instruction: 0xf857fc53 │ │ │ │ + @ instruction: 0xf857fc4f │ │ │ │ strb r3, [r0, r8] │ │ │ │ - blx 0x4a692a │ │ │ │ + blx 0xba68f2 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsr #1 │ │ │ │ strmi r4, [pc], -r2, asr #23 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ subscs r9, r8, #5 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf1ad0300 │ │ │ │ - @ instruction: 0xf1baecb2 │ │ │ │ - b 0x14e887c │ │ │ │ + @ instruction: 0xf1baecae │ │ │ │ + b 0x14e8834 │ │ │ │ @ instruction: 0xf5bb0b80 │ │ │ │ svclt 0x00b84f80 │ │ │ │ - blmi 0xfe125e10 │ │ │ │ + blmi 0xfe125dd8 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf10b80d7 │ │ │ │ eormi r3, r3, #-67108861 @ 0xfc000003 │ │ │ │ sbchi pc, fp, r0, asr #32 │ │ │ │ tstcs r2, sl, lsl #20 │ │ │ │ @ instruction: 0xf1be4638 │ │ │ │ - @ instruction: 0xf013fb05 │ │ │ │ + @ instruction: 0xf013fb01 │ │ │ │ strmi pc, [r6], -fp, lsl #31 │ │ │ │ svcpl 0x0080f510 │ │ │ │ adchi pc, ip, r0, lsl #1 │ │ │ │ - mrc2 1, 6, pc, cr0, cr10, {5} │ │ │ │ + mcr2 1, 6, pc, cr12, cr10, {5} @ │ │ │ │ @ instruction: 0xf2449e13 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf6060395 │ │ │ │ mcrcc 8, 0, r7, cr1, cr15, {7} │ │ │ │ submi r4, r0, #100663296 @ 0x6000000 │ │ │ │ vceq.i32 d22, d15, d10 │ │ │ │ andmi r0, r6, fp, lsl #16 │ │ │ │ ldrmi r4, [r0, #1730]! @ 0x6c2 │ │ │ │ @ instruction: 0x46b2bf38 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ - bcs 0x10d144 │ │ │ │ + bcs 0x10d10c │ │ │ │ adcshi pc, r3, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, sl, r1, pc @ │ │ │ │ addsmi r4, r4, #167772160 @ 0xa000000 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xee1d4a9d │ │ │ │ andls r0, r7, r0, ror pc │ │ │ │ @@ -221766,36 +221752,36 @@ │ │ │ │ addshi pc, pc, r0 │ │ │ │ addmi pc, r0, #352321536 @ 0x15000000 │ │ │ │ adcshi pc, fp, r0 │ │ │ │ @ instruction: 0xf0c045b0 │ │ │ │ vrhadd.s8 d24, d4, d9 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, r9} │ │ │ │ - bleq 0x1a3990 │ │ │ │ + bleq 0x1a3958 │ │ │ │ cmpphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f415 │ │ │ │ andcs fp, r3, #12, 30 @ 0x30 │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - ldc 3, cr2, [pc, #200] @ 0xe8e5c │ │ │ │ + ldc 3, cr2, [pc, #200] @ 0xe8e24 │ │ │ │ @ instruction: 0xf04f7b86 │ │ │ │ @ instruction: 0x465831ff │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ - blvc 0x1a43d8 │ │ │ │ - @ instruction: 0xf9c2f1bb │ │ │ │ + blvc 0x1a43a0 │ │ │ │ + @ instruction: 0xf9bef1bb │ │ │ │ ldrbmi r4, [r8, #-1542] @ 0xfffff9fa │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ @ instruction: 0xf1be4659 │ │ │ │ - @ instruction: 0x4602fa55 │ │ │ │ + @ instruction: 0x4602fa51 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ ldrbmi r8, [sl, #-324] @ 0xfffffebc │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4199d06 │ │ │ │ - b 0x14c0bd4 │ │ │ │ + b 0x14c0b9c │ │ │ │ svclt 0x000c3969 │ │ │ │ subcs r2, r9, #-1342177276 @ 0xb0000004 │ │ │ │ @ instruction: 0xf0094425 │ │ │ │ strtmi r0, [r9], -r4, lsl #18 │ │ │ │ andeq lr, r2, #299008 @ 0x49000 │ │ │ │ @ instruction: 0xf7f24620 │ │ │ │ strtmi pc, [r9], -r1, ror #27 │ │ │ │ @@ -221803,26 +221789,26 @@ │ │ │ │ strhtcs pc, [r8], -r7 @ │ │ │ │ @ instruction: 0xf972f144 │ │ │ │ orrvs r2, r5, r0, lsl #4 │ │ │ │ orrvc pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ bicvs r6, r2, r2, asr #2 │ │ │ │ @ instruction: 0xf0726104 │ │ │ │ - blmi 0x1b68c38 │ │ │ │ + blmi 0x1b68c00 │ │ │ │ ldmpl fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x1a892c8 │ │ │ │ + bmi 0x1a89290 │ │ │ │ stmdbls r7, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfcf74 │ │ │ │ + blcs 0xfcf3c │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf44f9b05 │ │ │ │ @ instruction: 0xf5a34100 │ │ │ │ ldccc 5, cr5, [r0, #-32] @ 0xffffffe0 │ │ │ │ @ instruction: 0xf7524628 │ │ │ │ - stmdacs r0, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r3, r0 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4626d475 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ @@ -221846,98 +221832,98 @@ │ │ │ │ @ instruction: 0x4620e7d8 │ │ │ │ @ instruction: 0x4651465a │ │ │ │ @ instruction: 0xf7fe9308 │ │ │ │ @ instruction: 0x4604fe13 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vhadd.s8 q12, q10, q1 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ - blls 0x2e9914 │ │ │ │ + blls 0x2e98dc │ │ │ │ ldmdavs r2, {r4, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x102f34 │ │ │ │ + bl 0x102efc │ │ │ │ @ instruction: 0xf0000b02 │ │ │ │ @ instruction: 0xf4158099 │ │ │ │ - blx 0xfedc0cd4 │ │ │ │ + blx 0xfedc0c9c │ │ │ │ svclt 0x000cf583 │ │ │ │ andcs r2, r1, #805306368 @ 0x30000000 │ │ │ │ teqcs r2, #1785856 @ 0x1b4000 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r8, lsl #6 │ │ │ │ stmiane r1!, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ mrc2 7, 3, pc, cr6, cr1, {7} │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ ldrmi r9, [r0, #2825]! @ 0xb09 │ │ │ │ ldmdavs r9, {r3, r9, fp, ip, pc} │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bl 0x202f74 │ │ │ │ + bl 0x202f3c │ │ │ │ rsble r0, r9, r3, lsl #22 │ │ │ │ svcpl 0x0080f415 │ │ │ │ svclt 0x00144615 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ svclt 0x00180310 │ │ │ │ @ instruction: 0xe7342332 │ │ │ │ vld2.8 {d4-d5}, [r5 :128], r4 │ │ │ │ movwls r5, #35072 @ 0x8900 │ │ │ │ - blx 0xfffa55c8 │ │ │ │ + blx 0xffea5590 │ │ │ │ @ instruction: 0x2c009b08 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf06ee7b1 │ │ │ │ @ instruction: 0x4605fdbb │ │ │ │ addle r2, r4, r0, lsl #16 │ │ │ │ eorcs r4, r4, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d8, d1 │ │ │ │ - vshr.s64 d20, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r6], -lr, lsr #32 │ │ │ │ - @ instruction: 0xffa8f19c │ │ │ │ + @ instruction: 0xffa4f19c │ │ │ │ @ instruction: 0xf7f14628 │ │ │ │ strtmi pc, [r8], -r5, lsl #27 │ │ │ │ stc2 0, cr15, [sl, #440]! @ 0x1b8 │ │ │ │ @ instruction: 0x4628e774 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 4, pc, cr0, cr2, {2} @ │ │ │ │ + mrc2 7, 4, pc, cr12, cr2, {2} │ │ │ │ @ instruction: 0xf7ef4628 │ │ │ │ strb pc, [r3, -pc, lsl #19]! @ │ │ │ │ @ instruction: 0xf1a6480f │ │ │ │ - @ instruction: 0xe753f89d │ │ │ │ - bl 0x1f090c │ │ │ │ + @ instruction: 0xe753f899 │ │ │ │ + bl 0x1f08d4 │ │ │ │ ldrtmi r0, [r1], #-8 │ │ │ │ mcr2 7, 1, pc, cr6, cr1, {7} @ │ │ │ │ vand d27, d20, d16 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf4150395 │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ - bl 0x203014 │ │ │ │ + bl 0x202fdc │ │ │ │ ldrbt r0, [r0], r3, lsl #22 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ stmdbls r7, {r1, r4, r5, r9, fp, lr} │ │ │ │ - blcs 0xff118 │ │ │ │ - blcc 0x160514 │ │ │ │ - blcs 0xfd120 │ │ │ │ + blcs 0xff0e0 │ │ │ │ + blcc 0x1604dc │ │ │ │ + blcs 0xfd0e8 │ │ │ │ svcge 0x003ef47f │ │ │ │ @ instruction: 0xf1a6482e │ │ │ │ - ldr pc, [r9, -pc, ror #16]! │ │ │ │ + ldr pc, [r9, -fp, ror #16]! │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r9], r9 │ │ │ │ strbmi r4, [sl], -r0, lsl #19 │ │ │ │ @ instruction: 0x46384659 │ │ │ │ - @ instruction: 0xf93cf1be │ │ │ │ + @ instruction: 0xf938f1be │ │ │ │ mcrrne 6, 0, r4, r1, cr2 │ │ │ │ mcrge 4, 7, pc, cr7, cr15, {3} @ │ │ │ │ mcr2 0, 0, pc, cr6, cr3, {0} @ │ │ │ │ strb r4, [r1, r6, lsl #12]! │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ movwls r4, #34393 @ 0x8659 │ │ │ │ - @ instruction: 0xf92cf1be │ │ │ │ + @ instruction: 0xf928f1be │ │ │ │ strmi r9, [r2], -r8, lsl #22 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ movwls sl, #24278 @ 0x5ed6 │ │ │ │ ldc2l 0, cr15, [r4, #76]! @ 0x4c │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x46584651 │ │ │ │ @@ -221948,31 +221934,31 @@ │ │ │ │ strb r0, [r1, fp, lsl #12] │ │ │ │ andle r1, r8, r7, asr #24 │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ adcsle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf013e7ec │ │ │ │ @ instruction: 0x4606fddb │ │ │ │ @ instruction: 0xf181e7e8 │ │ │ │ - stmdavs r3, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r1, lsl fp │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ @ instruction: 0x4606fdd1 │ │ │ │ adcle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf1bee7dc │ │ │ │ - @ instruction: 0xf727fd0f │ │ │ │ - vmul.i8 d31, d8, d9 │ │ │ │ - vmla.f d18, d16, d0[1] │ │ │ │ + @ instruction: 0xf727fd0b │ │ │ │ + vmul.i8 d31, d8, d21 │ │ │ │ + vaddw.s8 q9, q8, d4 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ - blmi 0x1e9140 │ │ │ │ + vmla.i d20, d0, d0[3] │ │ │ │ + blmi 0x1e9108 │ │ │ │ sbcspl pc, r3, #64, 4 │ │ │ │ - ldc2 1, cr15, [sl, #-548] @ 0xfffffddc │ │ │ │ + ldc2 1, cr15, [r6, #-548] @ 0xfffffddc │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ - ldrshteq lr, [r3], -r4 │ │ │ │ + ldrhteq lr, [r3], -r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr12, {1} │ │ │ │ addlt r6, r3, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -221993,274 +221979,274 @@ │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ @ instruction: 0xf8d0d1f1 │ │ │ │ @ instruction: 0xf1b88018 │ │ │ │ eorsle r0, pc, r0, lsl #30 │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - @ instruction: 0xf8c4f1be │ │ │ │ + @ instruction: 0xf8c0f1be │ │ │ │ ldc2l 0, cr15, [sl, #-76]! @ 0xffffffb4 │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0xff808 │ │ │ │ - blcc 0x160614 │ │ │ │ + blcs 0xff7d0 │ │ │ │ + blcc 0x1605dc │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami sl, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - @ instruction: 0xf9f4f1a5 │ │ │ │ + @ instruction: 0xf9f0f1a5 │ │ │ │ ldmdami r8, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xffbaf1a5 │ │ │ │ + @ instruction: 0xffb6f1a5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460283f0 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stmdbeq r1, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2], #-968 @ 0xfffffc38 │ │ │ │ strbmi r4, [r1], -r1, asr #9 │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ @ instruction: 0x4649fff7 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strb pc, [fp, fp, lsl #20] @ │ │ │ │ - blcs 0xff870 │ │ │ │ - blcc 0x1605ac │ │ │ │ + blcs 0xff838 │ │ │ │ + blcc 0x160574 │ │ │ │ @ instruction: 0xb11351bb │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ stmdami r4, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xff92f1a5 │ │ │ │ + @ instruction: 0xff8ef1a5 │ │ │ │ @ instruction: 0xf727e7f8 │ │ │ │ - svclt 0x0000f885 │ │ │ │ + svclt 0x0000f8a1 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec403b4 │ │ │ │ + bl 0xfec4037c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x52cf5c │ │ │ │ + blmi 0x52cf24 │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf1ad0300 │ │ │ │ - stmdage r1, {r1, r3, r5, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xff62580c │ │ │ │ + stmdage r1, {r1, r2, r5, r9, fp, sp, lr, pc} │ │ │ │ + blx 0xff5257d4 │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18d4620 │ │ │ │ - @ instruction: 0xf1b5f99d │ │ │ │ - strtmi pc, [r1], -r7, lsr #24 │ │ │ │ - blx 0xfe225820 │ │ │ │ + @ instruction: 0xf1b5f999 │ │ │ │ + strtmi pc, [r1], -r3, lsr #24 │ │ │ │ + blx 0xfe1257e8 │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1a582a │ │ │ │ + blx 0xa57f0 │ │ │ │ @ instruction: 0xf18da801 │ │ │ │ - andcs pc, r1, r1, lsr #21 │ │ │ │ - @ instruction: 0xf922f1b5 │ │ │ │ + mulcs r1, sp, sl │ │ │ │ + @ instruction: 0xf91ef1b5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4040c │ │ │ │ + bl 0xfec403d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x166d174 │ │ │ │ + bmi 0x166d13c │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwls r9, #25349 @ 0x6305 │ │ │ │ - blcs 0x2b0e7c │ │ │ │ + blcs 0x2b0e44 │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - ldrtvc pc, [ip], -r8, asr #12 @ │ │ │ │ + ldrbtvs pc, [ip], r8, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf1be9600 │ │ │ │ - stmiavs r3!, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf1be9600 │ │ │ │ - bge 0x228110 │ │ │ │ + bge 0x2280c8 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - eorspl pc, ip, r8, asr #4 │ │ │ │ + rscsmi pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89ef06a │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrmi pc, [r8, #1611] @ 0x64b │ │ │ │ + ldrbmi pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bcs 0x270bf8 │ │ │ │ + bcs 0x270bc0 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x18f7430 │ │ │ │ + blpl 0x18f73f8 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - ldrbmi pc, [r0, #584] @ 0x248 @ │ │ │ │ + ldrmi pc, [r0, #584] @ 0x248 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - andspl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbcsmi pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strbmi pc, [r4, #584] @ 0x248 @ │ │ │ │ + strmi pc, [r4, #584] @ 0x248 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - rscmi pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + adcmi pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrbmi pc, [r4, #584] @ 0x248 @ │ │ │ │ + ldrmi pc, [r4, #584] @ 0x248 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - eorpl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + rscmi pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d24, d28 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vabal.s8 q10, d16, d8 │ │ │ │ @ instruction: 0xf648052e │ │ │ │ - vmvn.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ + @ instruction: 0xf2c066fc │ │ │ │ stmvs r3, {r0, r1, r2, r3, r5, r9, sl} │ │ │ │ @ instruction: 0xf648e7a9 │ │ │ │ - vmvn.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ + @ instruction: 0xf2c066fc │ │ │ │ str r0, [r4, pc, lsr #12]! │ │ │ │ - rscmi pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcmi pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vabd.s8 d30, d24, d24 │ │ │ │ - vrshr.s64 q10, q6, #64 │ │ │ │ + vrshr.s64 d20, d12, #64 │ │ │ │ str r0, [r3, lr, lsr #4]! │ │ │ │ - eorpl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + rscmi pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d24, d14 │ │ │ │ - vrshr.s64 q10, q10, #64 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ ldr r0, [r9, lr, lsr #4] │ │ │ │ - eorspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + rscsmi pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d24, d4 │ │ │ │ - vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 q10, q2, #64 │ │ │ │ str r0, [pc, lr, lsr #4] │ │ │ │ - andpl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbcmi pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vabd.s8 d30, d24, d10 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + vmlal.s q10, d16, d0[1] │ │ │ │ str r0, [r5, lr, lsr #4] │ │ │ │ - rscsmi pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + adcsmi pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40578 │ │ │ │ + bl 0xfec40540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd0 │ │ │ │ - bmi 0x1afdfa4 │ │ │ │ + bmi 0x1afdf6c │ │ │ │ strmi fp, [ip], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ @ instruction: 0xf64e7280 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ stmdbcs r6, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd572900 │ │ │ │ mrrcle 9, 4, r2, lr, cr0 @ │ │ │ │ adcvc pc, ip, #1342177284 @ 0x50000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x100510 │ │ │ │ + blcs 0x1004d8 │ │ │ │ @ instruction: 0x4621d15d │ │ │ │ @ instruction: 0xf02d4628 │ │ │ │ stccs 12, cr15, [r8], {25} │ │ │ │ stccs 13, cr13, [fp], {78} @ 0x4e │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf838f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x128f80 │ │ │ │ + blcs 0x128f48 │ │ │ │ @ instruction: 0x2606d177 │ │ │ │ stc2 0, cr15, [r8], {45} @ 0x2d │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mcr2 7, 0, pc, cr14, cr13, {7} @ │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svcge 0x0004d1e1 │ │ │ │ andeq lr, r4, sp, asr #19 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ andcs r0, r4, r6 │ │ │ │ - @ instruction: 0xff08f1b9 │ │ │ │ + @ instruction: 0xff04f1b9 │ │ │ │ andcs r4, r4, r9, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - @ instruction: 0xff1cf1b9 │ │ │ │ + @ instruction: 0xff18f1b9 │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs pc, {r4, r5, r9, sl, lr} @ │ │ │ │ - @ instruction: 0xffe4f1ad │ │ │ │ + @ instruction: 0xffe0f1ad │ │ │ │ andls r4, r0, r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - andvs pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbcpl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vhsub.s8 d25, d8, d1 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1be022e │ │ │ │ - sbfx pc, r7, #18, #25 │ │ │ │ + sbfx pc, r3, #18, #25 │ │ │ │ cmple r9, r0, lsl #22 │ │ │ │ @ instruction: 0xf02d4626 │ │ │ │ ldr pc, [r2, r9, asr #23]! │ │ │ │ ldcle 12, cr2, [r0, #8]! │ │ │ │ - blcs 0x12335c │ │ │ │ + blcs 0x123324 │ │ │ │ @ instruction: 0x2641d157 │ │ │ │ - blx 0xff12552a │ │ │ │ + blx 0xff1254f2 │ │ │ │ vabd.s8 d30, d30, d25 │ │ │ │ vorr.i32 d20, #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, sl, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d3, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ eorsle r2, r4, r0, lsl #22 │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - ldc2l 1, cr15, [lr], #-704 @ 0xfffffd40 │ │ │ │ + ldc2l 1, cr15, [sl], #-704 @ 0xfffffd40 │ │ │ │ cdp2 0, 5, cr15, cr10, cr4, {3} │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ strls r0, [r0, #-46] @ 0xffffffd2 │ │ │ │ - blx 0xea5686 │ │ │ │ + blx 0xea564e │ │ │ │ vaba.s8 q15, q7, │ │ │ │ vorr.i32 d20, #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addle r2, r0, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0079f57f │ │ │ │ ldrb r4, [r0, r6, lsr #12] │ │ │ │ vmax.s8 d20, d14, d14 │ │ │ │ vorr.i32 d20, #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1ea55be │ │ │ │ + blx 0x1ea5586 │ │ │ │ @ instruction: 0x4633e75f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - adcpl pc, r8, r8, asr #4 │ │ │ │ + rsbpl pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x4a56d6 │ │ │ │ + blx 0x4a569e │ │ │ │ strbcs lr, [r1], -sp, asr #14 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ @@ -222286,97 +222272,97 @@ │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ subvs r6, r3, r3 │ │ │ │ @ instruction: 0xf8154629 │ │ │ │ ldrbmi r4, [r1], #-3841 @ 0xfffff0ff │ │ │ │ stccc 6, cr4, [r1], {48} @ 0x30 │ │ │ │ stmdale ip, {r0, r1, r2, r3, r4, r5, sl, fp, sp} │ │ │ │ - @ instruction: 0xf950f18d │ │ │ │ + @ instruction: 0xf94cf18d │ │ │ │ @ instruction: 0xf0041162 │ │ │ │ teqlt r0, pc, lsl r4 │ │ │ │ eorcc pc, r2, r7, asr r8 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r8 │ │ │ │ @ instruction: 0xf8474323 │ │ │ │ strbmi r3, [sp, #-34] @ 0xffffffde │ │ │ │ andcs sp, r0, r8, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec407d8 │ │ │ │ + bl 0xfec407a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x4b61f0 │ │ │ │ + blmi 0x4b61b8 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb4f7ff │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ rsbvs r9, r3, r2, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ - svclt 0x0000fa35 │ │ │ │ + svclt 0x0000fa31 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strvc pc, [ip, #581]! @ 0x245 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ strmi r4, [r9], r7, lsl #12 │ │ │ │ stmdaeq r0, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ strcs r4, [r1], -ip, lsr #12 │ │ │ │ - @ instruction: 0xf882f18d │ │ │ │ + @ instruction: 0xf87ef18d │ │ │ │ strbmi lr, [r4, #-1] │ │ │ │ @ instruction: 0x4623d014 │ │ │ │ svcne 0x0001f814 │ │ │ │ @ instruction: 0xf0031b5b │ │ │ │ mcrne 2, 2, r0, cr8, cr15, {0} │ │ │ │ ldmdacs pc!, {r0, r1, r3, r4, r6, r8, ip} @ │ │ │ │ vpmax.s8 d15, d2, d6 │ │ │ │ @ instruction: 0xf859d8f1 │ │ │ │ andsmi r3, sl, #35 @ 0x23 │ │ │ │ ldrtmi sp, [r8], -sp, ror #1 │ │ │ │ - @ instruction: 0xf896f18d │ │ │ │ + @ instruction: 0xf892f18d │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 10, cr15, cr0, cr12, {6} │ │ │ │ smulllt r4, pc, r9, fp @ │ │ │ │ - bpl 0x326d30 │ │ │ │ + bpl 0x326cf8 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ stmdage sp, {r7, r9, sp} │ │ │ │ movtls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x00aef1ac │ │ │ │ + svc 0x00aaf1ac │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf1aca82d │ │ │ │ - @ instruction: 0xf64eefaa │ │ │ │ + @ instruction: 0xf64eefa6 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1aa2395 │ │ │ │ tstcs r0, r0, lsl sl │ │ │ │ addshi pc, r0, #14286848 @ 0xda0000 │ │ │ │ smlabtne r9, sp, r9, lr │ │ │ │ - bcs 0x103754 │ │ │ │ + bcs 0x10371c │ │ │ │ vrhadd.s8 , q7, q15 │ │ │ │ @ instruction: 0xf2c076f0 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ @ instruction: 0xf1046023 │ │ │ │ ldmdavs r3!, {r2, r8, fp} │ │ │ │ ldrble r0, [sp], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ @@ -222388,180 +222374,180 @@ │ │ │ │ @ instruction: 0x61236923 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #7 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #6 │ │ │ │ andcs r4, r0, #78643200 @ 0x4b00000 │ │ │ │ @ instruction: 0xf940f02d │ │ │ │ @ instruction: 0x46046833 │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ - bllt 0xfebd7d9c │ │ │ │ + bllt 0xfebd7d64 │ │ │ │ ldmdavs sl, {r2, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ andcs fp, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mcrne 15, 2, r8, cr7, cr0, {7} │ │ │ │ vqsub.s8 d18, d5, d4 │ │ │ │ vsubhn.i16 d23, q8, q14 │ │ │ │ - blx 0x16b1c6 │ │ │ │ + blx 0x16b18e │ │ │ │ mrrcvs 2, 0, r6, r2, cr7 │ │ │ │ - bcs 0x117f04 │ │ │ │ + bcs 0x117ecc │ │ │ │ @ instruction: 0xf1a4d154 │ │ │ │ - blcs 0x16a3d0 │ │ │ │ + blcs 0x16a398 │ │ │ │ @ instruction: 0x2c1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ @ instruction: 0x41237379 │ │ │ │ ldrble r0, [r3, #2009] @ 0x7d9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2l 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ - @ instruction: 0xf94af1b5 │ │ │ │ + @ instruction: 0xf946f1b5 │ │ │ │ @ instruction: 0xf18c2113 │ │ │ │ - strb pc, [r9, r7, lsr #31] @ │ │ │ │ + strb pc, [r9, r3, lsr #31] @ │ │ │ │ @ instruction: 0xf00aa92d │ │ │ │ @ instruction: 0xe7c5fc5b │ │ │ │ andls sl, r3, #737280 @ 0xb4000 │ │ │ │ mrrc2 0, 0, pc, r6, cr10 @ │ │ │ │ - bcs 0x10ffc8 │ │ │ │ + bcs 0x10ff90 │ │ │ │ ldrsbt sp, [r1], -sp │ │ │ │ strbmi r2, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf726a82d │ │ │ │ - @ instruction: 0xe79becda │ │ │ │ + @ instruction: 0xe79becf6 │ │ │ │ tstpmi r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbtvc pc, [r0], lr, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x10b84c │ │ │ │ + blcs 0x10b814 │ │ │ │ ldmdavs r3!, {r0, r3, r7, ip, lr, pc} │ │ │ │ strle r0, [r6, #1051] @ 0x41b │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x107860 │ │ │ │ + blcs 0x107828 │ │ │ │ @ instruction: 0xf10dd072 │ │ │ │ stmib sp, {r4, r8, fp}^ │ │ │ │ strbmi r1, [r8], -r4, lsl #2 │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - blx 0xff5a5ec8 │ │ │ │ + blx 0xff4a5e90 │ │ │ │ stc2 0, cr15, [lr], #400 @ 0x190 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vabd.s8 d21, d8, d0 │ │ │ │ - vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ strb pc, [r8, -fp, lsl #19]! @ │ │ │ │ addle r2, r9, r1, lsl #20 │ │ │ │ adcsle r3, r3, r1, lsl #4 │ │ │ │ - bleq 0x62596c │ │ │ │ + bleq 0x625934 │ │ │ │ stmdbge fp, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - blx 0x3d386e │ │ │ │ - bl 0x1e8458 │ │ │ │ + blx 0x3d3836 │ │ │ │ + bl 0x1e8420 │ │ │ │ ldrtmi r0, [r3], #2571 @ 0xa0b │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0xf8da930c │ │ │ │ movwls r3, #45068 @ 0xb00c │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ ldrdcc pc, [r8], #-139 @ 0xffffff75 │ │ │ │ strle r0, [sl], #-90 @ 0xffffffa6 │ │ │ │ svclt 0x00d82c00 │ │ │ │ stcle 6, cr4, [r3, #-132] @ 0xffffff7c │ │ │ │ svclt 0x00cc2c40 │ │ │ │ ldcpl 1, cr2, [r1, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0xf18ca80d │ │ │ │ - @ instruction: 0xf508ff9f │ │ │ │ + @ instruction: 0xf508ff9b │ │ │ │ stmdage r9, {r0, r3, r8, r9, fp, ip, lr} │ │ │ │ - bleq 0x625ca4 │ │ │ │ + bleq 0x625c6c │ │ │ │ @ instruction: 0xf7ff4659 │ │ │ │ @ instruction: 0xf508fe71 │ │ │ │ @ instruction: 0xf5085300 │ │ │ │ tstcc r4, fp, lsl #2 │ │ │ │ cmppcs r4, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ ldrbmi fp, [r9], -r2, lsl #18 │ │ │ │ ldrbmi sl, [r8], -sp, lsl #20 │ │ │ │ @ instruction: 0xf18c9303 │ │ │ │ - andscs pc, r4, #988 @ 0x3dc │ │ │ │ + andscs pc, r4, #972 @ 0x3cc │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ andvs pc, r7, #2048 @ 0x800 │ │ │ │ cmppne r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ @ instruction: 0x07536c92 │ │ │ │ - blge 0x35ecec │ │ │ │ + blge 0x35ecb4 │ │ │ │ ldrbmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - ldc2l 7, cr15, [r8, #352] @ 0x160 │ │ │ │ - blx 0x1b2512 │ │ │ │ + ldc2l 7, cr15, [r4, #352]! @ 0x160 │ │ │ │ + blx 0x1b24da │ │ │ │ ldcvs 6, cr6, [r3], #28 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ ldrbtvs r2, [r3], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0x462be736 │ │ │ │ ldrbmi sl, [r1], -r9, lsl #20 │ │ │ │ @ instruction: 0xf7584620 │ │ │ │ - @ instruction: 0xe7effd3d │ │ │ │ + ubfx pc, r9, #26, #16 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ - subvs pc, ip, r8, asr #4 │ │ │ │ + andvs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf926f06e │ │ │ │ @ instruction: 0xf1bee703 │ │ │ │ - andcs pc, r0, pc, asr #17 │ │ │ │ - movwvs pc, #16974 @ 0x424e @ │ │ │ │ + andcs pc, r0, fp, asr #17 │ │ │ │ + bicpl pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpvs r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvs r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1519000 │ │ │ │ svclt 0x0000fe4b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0x009557f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40b20 │ │ │ │ + bl 0xfec40ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x515b40 │ │ │ │ + bmi 0x515b08 │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x3a9318 │ │ │ │ - blls 0x1c39b0 │ │ │ │ + blmi 0x3a92e0 │ │ │ │ + blls 0x1c3978 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1befb04 │ │ │ │ - svclt 0x0000f893 │ │ │ │ + svclt 0x0000f88f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40b78 │ │ │ │ + bl 0xfec40b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x476590 │ │ │ │ + blmi 0x476558 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ - svclt 0x0000f867 │ │ │ │ + svclt 0x0000f863 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40bd0 │ │ │ │ + bl 0xfec40b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -222572,34 +222558,34 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x227b92 │ │ │ │ - @ instruction: 0xf838f1be │ │ │ │ + blx 0x227b5a │ │ │ │ + @ instruction: 0xf834f1be │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40c2c │ │ │ │ + bl 0xfec40bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x82d7f4 │ │ │ │ - blmi 0x855cc0 │ │ │ │ + bmi 0x82d7bc │ │ │ │ + blmi 0x855c88 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ - stcl 1, cr15, [r6, #688]! @ 0x2b0 │ │ │ │ + stcl 1, cr15, [r2, #688]! @ 0x2b0 │ │ │ │ @ instruction: 0xf18ca801 │ │ │ │ - andcs pc, r0, #2320 @ 0x910 │ │ │ │ + andcs pc, r0, #2256 @ 0x8d0 │ │ │ │ andcs sl, r2, r1, lsl #18 │ │ │ │ - cdp2 1, 3, cr15, cr2, cr12, {4} │ │ │ │ + cdp2 1, 2, cr15, cr14, cr12, {4} │ │ │ │ movwpl pc, #54532 @ 0xd504 @ │ │ │ │ andcs r3, r1, #24, 6 @ 0x60000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -222607,41 +222593,41 @@ │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xfff4f1bd │ │ │ │ + @ instruction: 0xfff0f1bd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r6, r2, r6, lsr #8 │ │ │ │ + addeq r6, r2, lr, asr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40cb8 │ │ │ │ + bl 0xfec40c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r5, cr8 │ │ │ │ - blmi 0x1255d58 │ │ │ │ + blmi 0x1255d20 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d758f7 │ │ │ │ teqlt r2, r0 @ │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r4, r0, lsl r6 │ │ │ │ @ instruction: 0xf7262280 │ │ │ │ - vstrcs d14, [r0, #-288] @ 0xfffffee0 │ │ │ │ + vstrcs d14, [r0, #-400] @ 0xfffffe70 │ │ │ │ addcs sp, r0, #56 @ 0x38 │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ addsvc pc, r0, #14090240 @ 0xd70000 │ │ │ │ - ldc 1, cr15, [r2, #688] @ 0x2b0 │ │ │ │ + stc 1, cr15, [lr, #688] @ 0x2b0 │ │ │ │ @ instruction: 0xf18ca803 │ │ │ │ - andcs pc, r0, #976 @ 0x3d0 │ │ │ │ + andcs pc, r0, #912 @ 0x390 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - ldc2l 1, cr15, [lr, #560] @ 0x230 │ │ │ │ + ldc2l 1, cr15, [sl, #560] @ 0x230 │ │ │ │ movwpl pc, #54535 @ 0xd507 @ │ │ │ │ andcs r3, r1, #24, 6 @ 0x60000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -222650,142 +222636,142 @@ │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ eorle r3, r9, r4, lsl r6 │ │ │ │ eorle r2, lr, r2, lsl #24 │ │ │ │ teqle ip, r0, lsl #24 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ ldrcc r4, [r4], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 1, 9, cr15, cr10, cr12, {4} │ │ │ │ + cdp2 1, 9, cr15, cr6, cr12, {4} │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ - cdp2 1, 4, cr15, cr14, cr12, {4} │ │ │ │ - @ instruction: 0x46302113 │ │ │ │ cdp2 1, 4, cr15, cr10, cr12, {4} │ │ │ │ - blmi 0x7b1b68 │ │ │ │ - blls 0x9c3bd4 │ │ │ │ + @ instruction: 0x46302113 │ │ │ │ + cdp2 1, 4, cr15, cr6, cr12, {4} │ │ │ │ + blmi 0x7b1b30 │ │ │ │ + blls 0x9c3b9c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf18c4630 │ │ │ │ - strcc pc, [r1], #-3639 @ 0xfffff1c9 │ │ │ │ + strcc pc, [r1], #-3635 @ 0xfffff1cd │ │ │ │ rscle r2, r1, r2, asr #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - cdp2 1, 5, cr15, cr6, cr12, {4} │ │ │ │ + cdp2 1, 5, cr15, cr2, cr12, {4} │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andscc r4, r4, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - b 0xffaa7848 │ │ │ │ + bl 0x1a7810 │ │ │ │ bfi r3, r4, #12, #4 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ vaba.s8 q15, q12, │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ - blmi 0x22a080 │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ + blmi 0x22a048 │ │ │ │ andls r2, r0, r9, ror #5 │ │ │ │ stc2l 1, cr15, [sl], #324 @ 0x144 │ │ │ │ - @ instruction: 0xff5ef1bd │ │ │ │ + @ instruction: 0xff5af1bd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - umulleq r6, r2, sl, r3 │ │ │ │ - eorseq lr, r3, r4, lsl r6 │ │ │ │ + ldrdeq r6, [r2], r2 │ │ │ │ + ldrsbteq lr, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec40de8 │ │ │ │ + bl 0xfec40db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x3edbd0 │ │ │ │ + blmi 0x3edb98 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf7263014 │ │ │ │ - @ instruction: 0x2000eab8 │ │ │ │ + ldrdcs lr, [r0], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - addeq r6, r2, r4, ror r2 │ │ │ │ + addeq r6, r2, ip, lsr #5 │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - addeq r6, r2, r2, asr #4 │ │ │ │ + addeq r6, r2, sl, ror r2 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ msrcc SPSR_s, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe0f29e4 │ │ │ │ + bne 0xfe0f29ac │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r6, r2, r2, lsl r2 │ │ │ │ + addeq r6, r2, sl, asr #4 │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x3df0e0 │ │ │ │ + blmi 0x3df0a8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2364 │ │ │ │ cmppcc ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - ldrdeq r6, [r2], r0 │ │ │ │ + addeq r6, r2, r8, lsl #4 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x7f5a90 │ │ │ │ + blmi 0x7f5a58 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, ip, asr r3 │ │ │ │ ldrbtmi r4, [ip], #-3095 @ 0xfffff3e9 │ │ │ │ ldmdbpl r2, {r2, r5, fp, sp, lr} │ │ │ │ addscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ stcpl 5, cr15, [r0], {2} │ │ │ │ msrcs SPSR_s, #220, 16 @ 0xdc0000 │ │ │ │ @ instruction: 0xf8dcb1a2 │ │ │ │ - blvs 0x133aa70 │ │ │ │ + blvs 0x133aa38 │ │ │ │ @ instruction: 0xf85d1b09 │ │ │ │ addmi r4, sl, #4, 22 @ 0x1000 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ subvs r2, r2, r1, lsl #4 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ subvs r2, r2, r2, lsl #4 │ │ │ │ - blmi 0x227ea0 │ │ │ │ + blmi 0x227e68 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - umulleq r6, r2, ip, r1 │ │ │ │ - addeq r6, r2, r6, lsl #3 │ │ │ │ + ldrdeq r6, [r2], r4 │ │ │ │ + @ instruction: 0x008261be │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x79db10 │ │ │ │ + blmi 0x79dad8 │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ stmdavs r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppmi ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ @ instruction: 0xf8d31b12 │ │ │ │ @@ -222804,15 +222790,15 @@ │ │ │ │ stmvs r2, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ stmdavs r1, {r2, r8, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fe7ec │ │ │ │ @ instruction: 0xe7ee30ff │ │ │ │ andeq pc, fp, pc, rrx │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r6, r2, sl, lsl r1 │ │ │ │ + addeq r6, r2, r2, asr r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r4, r5, r9, asr #22 │ │ │ │ strmi r6, [pc], -sp, lsl #16 │ │ │ │ @ instruction: 0x9323681b │ │ │ │ @@ -222823,28 +222809,28 @@ │ │ │ │ vqdmlal.s q10, d16, d0[5] │ │ │ │ ldclpl 3, cr0, [sp, #-592] @ 0xfffffdb0 │ │ │ │ ldmvs ip!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46412274 │ │ │ │ strls sl, [r3, #-2054] @ 0xfffff7fa │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - stc 1, cr15, [lr], {172} @ 0xac │ │ │ │ + stc 1, cr15, [sl], {172} @ 0xac │ │ │ │ ldrdcs lr, [r3, -r7] │ │ │ │ orreq pc, r0, #52 @ 0x34 │ │ │ │ stcne 0, cr13, [r3, #104]! @ 0x68 │ │ │ │ ldccs 0, cr13, [r1, #-96] @ 0xffffffa0 │ │ │ │ ldccs 0, cr13, [sp, #-212] @ 0xffffff2c │ │ │ │ vst4.8 {d29,d31,d33,d35}, [pc :128], lr │ │ │ │ strbmi r3, [r5], -r0, lsl #6 │ │ │ │ adclt r4, r4, #64, 12 @ 0x4000000 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ movwcs r4, #796 @ 0x31c │ │ │ │ stceq 0, cr6, [r3], #-460 @ 0xfffffe34 │ │ │ │ eorlt r9, r4, #83886080 @ 0x5000000 │ │ │ │ - blcs 0x24210c │ │ │ │ + blcs 0x2420d4 │ │ │ │ ldm pc, {r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, ip, sp, lr, pc} │ │ │ │ ldmdacc ip!, {r0, r3, r8, r9, lr} │ │ │ │ movwcs fp, #548 @ 0x224 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ ldrhtvs r6, [r3], #-4 │ │ │ │ ldrshvs r6, [r1, -r2]! │ │ │ │ @@ -222858,15 +222844,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst2.16 {d22,d24}, [pc :256], r8 │ │ │ │ strbmi r2, [r5], -r0, lsr #7 │ │ │ │ ldmdbvs r8!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #24 │ │ │ │ cmnpeq pc, #16 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x111deb0 │ │ │ │ + blcs 0x111de78 │ │ │ │ movtcs fp, #8143 @ 0x1fcf │ │ │ │ strbmi pc, [r4, #1612]! @ 0x64c @ │ │ │ │ ldreq pc, [r4, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0205ceb │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ stmdapl r6, {r0, r1, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ orrcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -222875,22 +222861,22 @@ │ │ │ │ rscsvs lr, r2, lr, asr #15 │ │ │ │ cmnvs r0, r1, lsr r1 │ │ │ │ @ instruction: 0xf8c661b5 │ │ │ │ bfi r8, ip, #0, #8 │ │ │ │ @ instruction: 0xe7c560f2 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ str r4, [lr, sp, asr #12] │ │ │ │ - ldc2l 1, cr15, [ip, #756] @ 0x2f4 │ │ │ │ + ldc2l 1, cr15, [r8, #756] @ 0x2f4 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vsubw.s8 q11, q0, d4 │ │ │ │ + vqdmlal.s , d16, d0[1] │ │ │ │ vcge.s8 d16, d8, d19 │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ andls r7, r0, sp, ror #5 │ │ │ │ - blx 0x172643a │ │ │ │ + blx 0x1726402 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ sbcvs r6, r3, fp, asr #17 │ │ │ │ tstvs r3, fp, lsl #18 │ │ │ │ cmpvs r3, fp, asr #18 │ │ │ │ @@ -222909,17 +222895,17 @@ │ │ │ │ stcge 8, cr6, [r5, #-108] @ 0xffffff94 │ │ │ │ @ instruction: 0xf10dae06 │ │ │ │ addcs r0, ip, #28, 16 @ 0x1c0000 │ │ │ │ stmiapl fp, {r2, r9, sl, lr}^ │ │ │ │ tstcs r0, r0, asr r6 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1ac9303 │ │ │ │ - addcs lr, ip, #100, 22 @ 0x19000 │ │ │ │ + addcs lr, ip, #96, 22 @ 0x18000 │ │ │ │ ldmdage r0!, {r8, sp} │ │ │ │ - bl 0x18a6618 │ │ │ │ + bl 0x17a65e0 │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c86033 │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ cmnphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ strbmi pc, [r4, ip, asr #12]! @ │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ stmdbeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -222927,15 +222913,15 @@ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ ldc2l 0, cr15, [r8, #-392]! @ 0xfffffe78 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d98201 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x908014 │ │ │ │ + blcs 0x907fdc │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf0624649 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ @@ -222943,76 +222929,76 @@ │ │ │ │ @ instruction: 0xf0402b20 │ │ │ │ @ instruction: 0x464381d7 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ ldc2l 0, cr15, [r6, #-392] @ 0xfffffe78 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x81bef040 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blcs 0x108034 │ │ │ │ - blcs 0xc19c4c │ │ │ │ + blcs 0x107ffc │ │ │ │ + blcs 0xc19c14 │ │ │ │ @ instruction: 0x81b6f040 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c82900 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ - stc2l 1, cr15, [r4], #-560 @ 0xfffffdd0 │ │ │ │ + stc2l 1, cr15, [r0], #-560 @ 0xfffffdd0 │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf18cdc17 │ │ │ │ - stmdavs fp!, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x57aa78 │ │ │ │ - bllt 0x1f81404 │ │ │ │ + stmdavs fp!, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + blle 0x57aa40 │ │ │ │ + bllt 0x1f813cc │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ @ instruction: 0xf643e7a2 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - eorvc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + rscvs pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6800 │ │ │ │ - andcs pc, r1, r7, asr fp @ │ │ │ │ - @ instruction: 0xf988f18d │ │ │ │ + andcs pc, r1, r3, asr fp @ │ │ │ │ + @ instruction: 0xf984f18d │ │ │ │ subcc pc, r4, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - andvc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbcvs pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6800 │ │ │ │ - andcs pc, r1, r7, asr #22 │ │ │ │ - @ instruction: 0xf978f18d │ │ │ │ + andcs pc, r1, r3, asr #22 │ │ │ │ + @ instruction: 0xf974f18d │ │ │ │ subcc pc, r4, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - subvc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + andvc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6800 │ │ │ │ - andcs pc, r1, r7, lsr fp @ │ │ │ │ - @ instruction: 0xf968f18d │ │ │ │ + andcs pc, r1, r3, lsr fp @ │ │ │ │ + @ instruction: 0xf964f18d │ │ │ │ strbtmi pc, [r4], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ vabdl.s8 , d16, d28 │ │ │ │ @ instruction: 0x71a30795 │ │ │ │ - stc2 1, cr15, [lr], {140} @ 0x8c │ │ │ │ + stc2 1, cr15, [sl], {140} @ 0x8c │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ec │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf18c602b │ │ │ │ - stmdavs fp!, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0xea2e4 │ │ │ │ - stc2 1, cr15, [r0], {140} @ 0x8c │ │ │ │ + stmdavs fp!, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0xea2ac │ │ │ │ + blx 0x266d6 │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlawthi r4, r0, r2, pc @ │ │ │ │ stclmi 6, cr15, [r4], #304 @ 0x130 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ vhsub.s8 d18, d5, d1 │ │ │ │ vabdl.s8 , d16, d28 │ │ │ │ @ instruction: 0x46640795 │ │ │ │ @@ -223020,15 +223006,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #247 @ 0xf7 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x112d920 │ │ │ │ + bcs 0x112d8e8 │ │ │ │ stmdbmi r4, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ strtvc pc, [ip], #581 @ 0x245 │ │ │ │ @@ -223045,33 +223031,33 @@ │ │ │ │ addmi ip, r3, #0 │ │ │ │ movtcs sp, #4597 @ 0x11f5 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, sp, lr} │ │ │ │ addshi pc, r5, r0 │ │ │ │ andls pc, r0, r8, asr #17 │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x1041ec │ │ │ │ + blcs 0x1041b4 │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ stcmi 6, cr4, [sl, #-32]! @ 0xffffffe0 │ │ │ │ andpl pc, r9, #12582912 @ 0xc00000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x26013214 │ │ │ │ - blx 0xfe7267cc │ │ │ │ + blx 0xfe626794 │ │ │ │ @ instruction: 0xf18ca80e │ │ │ │ - movwcs pc, #19183 @ 0x4aef @ │ │ │ │ + movwcs pc, #19179 @ 0x4aeb @ │ │ │ │ addcc pc, r4, sl, asr #17 │ │ │ │ - teqpvs r1, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + mvnspl pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ mcrcs 0, 0, lr, cr3, cr4, {0} │ │ │ │ ldrbmi fp, [r1], -ip, lsr #31 │ │ │ │ - bge 0xcf25c0 │ │ │ │ + bge 0xcf2588 │ │ │ │ @ instruction: 0xf18c4640 │ │ │ │ - blls 0xd28874 │ │ │ │ + blls 0xd2882c │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ strcc r3, [r1], -r9, lsr #32 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ eorle r2, fp, r1, asr #28 │ │ │ │ svchi 0x0001f814 │ │ │ │ @@ -223079,150 +223065,150 @@ │ │ │ │ mcrcs 12, 0, sp, cr6, cr5, {7} │ │ │ │ cdpcs 0, 0, cr13, cr8, cr6, {0} │ │ │ │ cdpcs 13, 0, cr13, cr11, cr1, {7} │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r0, r0, lsl #2]! │ │ │ │ @ instruction: 0x4630aa30 │ │ │ │ strcs r2, [r7], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf98af18c │ │ │ │ + @ instruction: 0xf986f18c │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18c4640 │ │ │ │ - blls 0xd28828 │ │ │ │ + blls 0xd287e0 │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1093029 │ │ │ │ ldrb r0, [fp, r5, lsl #18] │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, lr, lsr #30 │ │ │ │ + addeq r5, r2, r6, ror #30 │ │ │ │ addseq ip, r4, r4, lsr #26 │ │ │ │ @ instruction: 0x009557f0 │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ - @ instruction: 0xf96cf18c │ │ │ │ + @ instruction: 0xf968f18c │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r4, r0, asr #32 │ │ │ │ andcs fp, r0, r5, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf18c8ff0 │ │ │ │ - @ instruction: 0xf64cfb31 │ │ │ │ + @ instruction: 0xf64cfb2d │ │ │ │ vmls.i d20, d16, d0[5] │ │ │ │ stcne 4, cr0, [r3], {148} @ 0x94 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x1104348 │ │ │ │ + bcs 0x1104310 │ │ │ │ svcge 0x0010f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf18c6032 │ │ │ │ - stmdavs fp!, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r9], r4, lsl #14 │ │ │ │ andcs lr, r6, #27787264 @ 0x1a80000 │ │ │ │ ldr r5, [r9, -r2, ror #9] │ │ │ │ msrmi CPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10c31c │ │ │ │ + blcs 0x10c2e4 │ │ │ │ svcge 0x0068f43f │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0060f57f │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10833c │ │ │ │ + blcs 0x108304 │ │ │ │ stcge 0, cr13, [r8, #-240] @ 0xffffff10 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - stc2l 1, cr15, [r4, #-700]! @ 0xfffffd44 │ │ │ │ + stc2l 1, cr15, [r0, #-700]! @ 0xfffffd44 │ │ │ │ @ instruction: 0xff40f063 │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ vhadd.s8 d25, d8, d0 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ smlald pc, r1, sp, ip @ │ │ │ │ @ instruction: 0xf1be6033 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, r0, r5, asr #17 │ │ │ │ strbcc pc, [r4], #-1603 @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ - addsvc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + subsvc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6820 │ │ │ │ - andcs pc, r1, pc, ror #19 │ │ │ │ - @ instruction: 0xf820f18d │ │ │ │ + andcs pc, r1, fp, ror #19 │ │ │ │ + @ instruction: 0xf81cf18d │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r5, lsr r2 │ │ │ │ - subsvc pc, ip, r8, asr #4 │ │ │ │ + andsvc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - @ instruction: 0x2001fdb3 │ │ │ │ - @ instruction: 0xf810f18d │ │ │ │ + andcs pc, r1, pc, lsr #27 │ │ │ │ + @ instruction: 0xf80cf18d │ │ │ │ vmax.s8 q10, q4, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vshr.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ ldr pc, [r3, -pc, ror #23] │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r9, lsr #4 │ │ │ │ - rscvs pc, r0, r8, asr #4 │ │ │ │ + adcvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - mulcs r1, fp, sp │ │ │ │ - @ instruction: 0xfff8f18c │ │ │ │ + mulcs r1, r7, sp │ │ │ │ + @ instruction: 0xfff4f18c │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r8, lsr #4 │ │ │ │ - adcsvs pc, r4, r8, asr #4 │ │ │ │ + rsbsvs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - andcs pc, r1, fp, lsl #27 │ │ │ │ - @ instruction: 0xffe8f18c │ │ │ │ + andcs pc, r1, r7, lsl #27 │ │ │ │ + @ instruction: 0xffe4f18c │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - addvs pc, r8, r8, asr #4 │ │ │ │ + subvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - andcs pc, r1, fp, ror sp @ │ │ │ │ - @ instruction: 0xffd8f18c │ │ │ │ - blx 0x1b26ab6 │ │ │ │ + andcs pc, r1, r7, ror sp @ │ │ │ │ + @ instruction: 0xffd4f18c │ │ │ │ + blx 0x1a26a7e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xe3bc48 │ │ │ │ + blmi 0xe3bc10 │ │ │ │ strmi fp, [r6], -r8, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf8d0681b │ │ │ │ - bllt 0x5c6dfc │ │ │ │ + bllt 0x5c6dc4 │ │ │ │ addcs r8, r0, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf1074621 │ │ │ │ - b 0x11aa758 │ │ │ │ + b 0x11aa720 │ │ │ │ adcvs r4, r3, r8, lsl #6 │ │ │ │ - cdp 7, 11, cr15, cr6, cr5, {1} │ │ │ │ + cdp 7, 13, cr15, cr2, cr5, {1} │ │ │ │ @ instruction: 0xf5072201 │ │ │ │ @ instruction: 0xf8c75300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ - blmi 0x9b3180 │ │ │ │ - blls 0x2c448c │ │ │ │ + blmi 0x9b3148 │ │ │ │ + blls 0x2c4454 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle sp, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -223236,91 +223222,91 @@ │ │ │ │ vrshl.s8 , q7, q15 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, fp, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1af1104 │ │ │ │ - @ instruction: 0xf063fc99 │ │ │ │ - blls 0x229e54 │ │ │ │ - bls 0x17bc88 │ │ │ │ + @ instruction: 0xf063fc95 │ │ │ │ + blls 0x229e1c │ │ │ │ + bls 0x17bc50 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - eoreq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x15a664a │ │ │ │ + blx 0x15a6612 │ │ │ │ @ instruction: 0x4631e7b2 │ │ │ │ @ instruction: 0xf648462a │ │ │ │ - vmla.i d16, d0, d0[4] │ │ │ │ + vaddl.s8 q8, d0, d16 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ str pc, [r9, r9, asr #22]! │ │ │ │ - blx 0xffda6ba0 │ │ │ │ + blx 0xffca6b68 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec416b8 │ │ │ │ + bl 0xfec41680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x6ee260 │ │ │ │ - blmi 0x716750 │ │ │ │ + bmi 0x6ee228 │ │ │ │ + blmi 0x716718 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ andpl pc, r3, ip, asr r8 @ │ │ │ │ - stmia r0!, {r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldm ip, {r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs sl, r0, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ strls r2, [r1], #-1408 @ 0xfffffa80 │ │ │ │ @ instruction: 0xf7ff9503 │ │ │ │ - blmi 0x36a290 │ │ │ │ - blls 0x944568 │ │ │ │ + blmi 0x36a258 │ │ │ │ + blls 0x944530 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfef26c14 │ │ │ │ + blx 0xfee26bdc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - umulleq r5, r2, sl, r9 │ │ │ │ + ldrdeq r5, [r2], r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41730 │ │ │ │ + bl 0xfec416f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r9], {96} @ 0x60 │ │ │ │ - blmi 0x7567c8 │ │ │ │ + blmi 0x756790 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strtls r6, [r1], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ stmdage r2, {r2, r3, r4, r5, r6, r9, sp} │ │ │ │ andvc pc, r3, ip, asr r8 @ │ │ │ │ - stmda r2!, {r2, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmda lr, {r2, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs sl, r3, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r7, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ stmib sp, {r0, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff6503 │ │ │ │ - blmi 0x36a214 │ │ │ │ - blls 0x9445e4 │ │ │ │ + blmi 0x36a1dc │ │ │ │ + blls 0x9445ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x1fa6c90 │ │ │ │ + blx 0x1ea6c58 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, r2, lsr #18 │ │ │ │ + addeq r5, r2, sl, asr r9 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec417ac │ │ │ │ + bl 0xfec41774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ ldrdgt pc, [r4], r7 @ │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ ldrdhi pc, [r0], -ip @ │ │ │ │ @@ -223331,30 +223317,30 @@ │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r1, r2, lsl #2 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ @ instruction: 0xf44fffa1 │ │ │ │ strbmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fb8b │ │ │ │ + svclt 0x0000fba7 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec41800 │ │ │ │ + bl 0xfec417c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr8, {7} │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d7461d │ │ │ │ - bvs 0x20c68a4 │ │ │ │ + bvs 0x20c686c │ │ │ │ ldrmi fp, [r8, r7, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ @ instruction: 0xf44fff83 │ │ │ │ strtmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fb6d │ │ │ │ + svclt 0x0000fb89 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ umlalslt r4, r1, pc, ip @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -223362,47 +223348,47 @@ │ │ │ │ strmi r0, [sp], -r0, lsl #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf858a80e │ │ │ │ @ instruction: 0xf8d77003 │ │ │ │ @ instruction: 0xf1ab9290 │ │ │ │ - vrecps.f32 q15, , q5 │ │ │ │ + vrecps.f32 q15, , q3 │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ adcmi r3, r3, #68, 10 @ 0x11000000 │ │ │ │ mrshi pc, (UNDEF: 3) @ │ │ │ │ - blcs 0x104934 │ │ │ │ + blcs 0x1048fc │ │ │ │ svcne 0x0022dd08 │ │ │ │ stmdale r5, {r0, r1, r2, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ strls r9, [r4, #-658] @ 0xfffffd6e │ │ │ │ strgt r0, [r4], #-1170 @ 0xfffffb6e │ │ │ │ - bcs 0x10b2028 │ │ │ │ + bcs 0x10b1ff0 │ │ │ │ andcs sp, r0, #7798784 @ 0x770000 │ │ │ │ andls r9, r4, #1610612736 @ 0x60000000 │ │ │ │ - bmi 0xffa27fdc │ │ │ │ - beq 0xfe6271b0 │ │ │ │ + bmi 0xffa27fa4 │ │ │ │ + beq 0xfe627178 │ │ │ │ andcs pc, r4, sl, lsl r8 @ │ │ │ │ @ instruction: 0xf1029205 │ │ │ │ @ instruction: 0xf1bb3bff │ │ │ │ stmdale r8!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp}^ │ │ │ │ rsbseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x104714 │ │ │ │ + bcs 0x1046dc │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr4 │ │ │ │ msrhi SP_hyp, r0 │ │ │ │ andmi pc, r4, sl, lsl r8 @ │ │ │ │ rsbscs r2, r4, #0, 2 │ │ │ │ tstls r0, #1114112 @ 0x110000 │ │ │ │ strls r9, [lr], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf1ab910f │ │ │ │ - blls 0x2e655c │ │ │ │ + blls 0x2e6514 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ @ instruction: 0xf0001d99 │ │ │ │ ldmib r5, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldccs 2, cr1, [r1], {3} │ │ │ │ teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00042c1d │ │ │ │ @@ -223411,39 +223397,39 @@ │ │ │ │ msrhi CPSR_c, r0, asr #32 │ │ │ │ addslt r2, fp, #132, 8 @ 0x84000000 │ │ │ │ stmdbge lr, {r0, r1, r4, r8, r9, lr} │ │ │ │ tstls r0, #128, 4 │ │ │ │ strls pc, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ adcvc pc, ip, r4, lsl #10 │ │ │ │ - stc 7, cr15, [r2, #-148]! @ 0xffffff6c │ │ │ │ + ldc 7, cr15, [lr, #-148]! @ 0xffffff6c │ │ │ │ @ instruction: 0xf8c49b05 │ │ │ │ movwcs r3, #4436 @ 0x1154 │ │ │ │ cmppcc r8, #13172736 @ p-variant is OBSOLETE @ 0xc90000 │ │ │ │ - blcs 0x111358 │ │ │ │ + blcs 0x111320 │ │ │ │ cmpphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vmla.f32 q11, , q9 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ addsmi r0, sl, #4, 6 @ 0x10000000 │ │ │ │ vmla.i8 d29, d1, d6 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ addmi r0, sl, #4, 2 │ │ │ │ ldrbvs fp, [r3, #3896]! @ 0xf38 │ │ │ │ strbteq pc, [r8], #-262 @ 0xfffffefa @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtvs r2, [r3], fp, lsl #2 │ │ │ │ @ instruction: 0x462066f3 │ │ │ │ - @ instruction: 0xf83ef18c │ │ │ │ - strtmi r2, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf83af18c │ │ │ │ + strtmi r2, [r0], -r7, lsl #2 │ │ │ │ + @ instruction: 0xf836f18c │ │ │ │ ldrbtmi r4, [fp], #-2897 @ 0xfffff4af │ │ │ │ @ instruction: 0xf858681b │ │ │ │ @ instruction: 0xf7270003 │ │ │ │ - blmi 0x1429c68 │ │ │ │ - blls 0xcc4800 │ │ │ │ + blmi 0x1429ca0 │ │ │ │ + blls 0xcc47c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r1, r3, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -223456,104 +223442,104 @@ │ │ │ │ vadd.i8 , , │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ pkhbtmi r2, r2, r5, lsl #7 │ │ │ │ ldmdavs fp, {r1, r3, fp, ip, pc} │ │ │ │ @ instruction: 0xf0311ac0 │ │ │ │ ldrdls pc, [r4], -r7 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x144a98 │ │ │ │ - bls 0x39a460 │ │ │ │ + blcs 0x144a60 │ │ │ │ + bls 0x39a428 │ │ │ │ @ instruction: 0xf47f9206 │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ stmiavs ip!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa04878 │ │ │ │ - @ instruction: 0xff5ef18b │ │ │ │ + bne 0xffa04840 │ │ │ │ + @ instruction: 0xff5af18b │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdage r9, {r2, r4, r5, r7, r8, fp, sp, lr} │ │ │ │ ldmdavs fp, {r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ strbcs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmdbeq r3, {r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ ldclvs 6, cr4, [r3, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ @ instruction: 0x4680f8b1 │ │ │ │ eorsle r2, fp, r0, lsl #24 │ │ │ │ - blcs 0x184af4 │ │ │ │ + blcs 0x184abc │ │ │ │ stmdacs r2, {r1, r2, r3, r5, ip, lr, pc} │ │ │ │ vhadd.s8 d29, d7, d14 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ stmdals r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff1048c8 │ │ │ │ + bne 0xff104890 │ │ │ │ ldc2 0, cr15, [r8, #196] @ 0xc4 │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ - blcs 0x184b14 │ │ │ │ + blcs 0x184adc │ │ │ │ addshi pc, r8, r0 │ │ │ │ @ instruction: 0xf1062501 │ │ │ │ andcs r0, r0, #104, 2 │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ - stcls 15, cr15, [r9], {41} @ 0x29 │ │ │ │ + stcls 15, cr15, [r9], {37} @ 0x25 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0xf509fe8d │ │ │ │ movwcs r5, #6400 @ 0x1900 │ │ │ │ @ instruction: 0xf8c94638 │ │ │ │ @ instruction: 0xf7273358 │ │ │ │ - @ instruction: 0xe77afcb1 │ │ │ │ + ldrb pc, [sl, -sp, asr #25]! @ │ │ │ │ andsls r6, r1, #15335424 @ 0xea0000 │ │ │ │ andsls r6, r2, #688128 @ 0xa8000 │ │ │ │ ldr r2, [r9, -r0, lsl #4]! │ │ │ │ strbmi r9, [fp], -r9, lsl #20 │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ @ instruction: 0xf7f04638 │ │ │ │ stmdacs r0, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ strb sp, [pc, r5, asr #3] │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, r4, lsl r8 │ │ │ │ - addeq r5, r2, r6, ror #13 │ │ │ │ + addeq r5, r2, ip, asr #16 │ │ │ │ + addeq r5, r2, lr, lsl r7 │ │ │ │ andsmi pc, r6, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x10c924 │ │ │ │ + bcs 0x10c8ec │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ rscsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r0], #-2066 @ 0xfffff7ee │ │ │ │ mrcge 5, 7, APSR_nzcv, cr0, cr15, {3} │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf507781a │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ subsle r2, r6, r0, lsl #20 │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1af110c │ │ │ │ - @ instruction: 0xf063fa4b │ │ │ │ - blls 0x2e99b8 │ │ │ │ + @ instruction: 0xf063fa47 │ │ │ │ + blls 0x2e9980 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6489b05 │ │ │ │ - vaddl.s8 q8, d16, d4 │ │ │ │ + vmla.i d16, d0, d0[1] │ │ │ │ movwls r0, #8238 @ 0x202e │ │ │ │ - blls 0x411158 │ │ │ │ + blls 0x411120 │ │ │ │ @ instruction: 0xf06d9401 │ │ │ │ stmiavs fp!, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr14, [pc, #808] @ 0xeac64 │ │ │ │ + ldc 6, cr14, [pc, #808] @ 0xeac2c │ │ │ │ rsbscs r7, r4, #40, 22 @ 0xa000 │ │ │ │ ldmdage r1, {r8, sp} │ │ │ │ stc 3, cr9, [sp, #28] │ │ │ │ @ instruction: 0xf1ab7b0e │ │ │ │ - blls 0x2e6300 │ │ │ │ + blls 0x2e62b8 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [sl, #648] @ 0x288 │ │ │ │ ldmib r5, {r5, r7, ip, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r9, ip}^ │ │ │ │ stmdbvs sl!, {r0, r4, r9, ip}^ │ │ │ │ vst1.8 {d25-d28}, [pc :64], r3 │ │ │ │ ldrb r2, [r7], r0, lsr #5 │ │ │ │ @@ -223571,74 +223557,74 @@ │ │ │ │ ldrt r2, [pc], r0, lsl #5 │ │ │ │ @ instruction: 0xf7f04648 │ │ │ │ @ instruction: 0x0704f8d7 │ │ │ │ strcs fp, [r0, #-3912] @ 0xfffff0b8 │ │ │ │ svcge 0x0061f53f │ │ │ │ adcvs r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4619e75c │ │ │ │ - blls 0x23c240 │ │ │ │ - sbceq pc, r0, r8, asr #12 │ │ │ │ + blls 0x23c208 │ │ │ │ + addeq pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8baf06d │ │ │ │ str r6, [r3], fp, lsr #17 │ │ │ │ - @ instruction: 0xf862f1bd │ │ │ │ + @ instruction: 0xf85ef1bd │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #18 │ │ │ │ sbcscc pc, r4, #13041664 @ 0xc70000 │ │ │ │ - @ instruction: 0xf998f751 │ │ │ │ + @ instruction: 0xf9b4f751 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec41bec │ │ │ │ + bl 0xfec41bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x82e7b4 │ │ │ │ + blmi 0x82e77c │ │ │ │ stmdacs fp, {r1, r5, r7, ip, sp, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs fp, r0, #2, 30 │ │ │ │ @ instruction: 0x73acf245 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0008a802 │ │ │ │ smlabtcs ip, r3, r8, pc @ │ │ │ │ - blmi 0x5b3410 │ │ │ │ + blmi 0x5b33d8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, ip, asr r8 @ │ │ │ │ - ldcl 1, cr15, [ip, #684]! @ 0x2ac │ │ │ │ - blge 0x132e5c │ │ │ │ + ldcl 1, cr15, [r8, #684]! @ 0x2ac │ │ │ │ + blge 0x132e24 │ │ │ │ andpl pc, r8, r4, lsl #10 │ │ │ │ andscc r2, r0, r0, lsl #4 │ │ │ │ smlabbls r1, r0, r4, r2 │ │ │ │ @ instruction: 0xf7ff9403 │ │ │ │ - blmi 0x369d48 │ │ │ │ - blls 0x944ab0 │ │ │ │ + blmi 0x369d10 │ │ │ │ + blls 0x944a78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf814f1bd │ │ │ │ + @ instruction: 0xf810f1bd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, ip, asr #8 │ │ │ │ + addeq r5, r2, r4, lsl #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41c78 │ │ │ │ + bl 0xfec41c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [ip], -pc, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xaf2aa0 │ │ │ │ - blls 0x1c4b0c │ │ │ │ + blmi 0xaf2a68 │ │ │ │ + blls 0x1c4ad4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -223650,73 +223636,73 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01b2003 │ │ │ │ @ instruction: 0x4607f8df │ │ │ │ - blmi 0x6176f4 │ │ │ │ + blmi 0x6176bc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32364 │ │ │ │ movwcs r1, #9052 @ 0x235c │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17c58e4 │ │ │ │ + bne 0x17c58ac │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2bc4d8 │ │ │ │ + blgt 0x2bc4a0 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1bce7b1 │ │ │ │ - svclt 0x0000ffa9 │ │ │ │ + svclt 0x0000ffa5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, r4, ror r3 │ │ │ │ + addeq r5, r2, ip, lsr #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldmdaeq r0!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xfe8fc3bc │ │ │ │ + bmi 0xfe8fc384 │ │ │ │ strmi fp, [r7], -fp, lsr #1 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9229 │ │ │ │ - blcs 0xeb378 │ │ │ │ + blcs 0xeb340 │ │ │ │ sbcshi pc, r0, r0, asr #32 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ svceq 0x003ff1b9 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0013b124 │ │ │ │ svccs 0x0009bf18 │ │ │ │ mrshi pc, (UNDEF: 12) @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrbtmi sl, [fp], #-2054 @ 0xfffff7fa │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32280 │ │ │ │ @ instruction: 0xf1ab5290 │ │ │ │ - stmdage r6, {r2, r3, r4, r5, r8, sl, fp, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r6, #556]! @ 0x22c │ │ │ │ + stmdage r6, {r3, r4, r5, r8, sl, fp, sp, lr, pc} │ │ │ │ + stc2l 1, cr15, [r2, #556]! @ 0x22c │ │ │ │ andcs sl, r0, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ - @ instruction: 0xf505fd87 │ │ │ │ + @ instruction: 0xf505fd83 │ │ │ │ tstcc r8, #872415232 @ 0x34000000 │ │ │ │ vaddw.u q1, , d1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdacs r0, {ip} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bcs 0x10e948 │ │ │ │ + bcs 0x10e910 │ │ │ │ rscshi pc, r2, r0, asr #32 │ │ │ │ andscs fp, r4, #-2147483609 @ 0x80000027 │ │ │ │ @ instruction: 0x73acf245 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ movwcc pc, #39682 @ 0x9b02 @ │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ cmppeq r0, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -223734,121 +223720,121 @@ │ │ │ │ ldrbvs r5, [sl], #-3566 @ 0xfffff212 │ │ │ │ subseq pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ ldrvs r6, [r8], #2144 @ 0x860 │ │ │ │ ldrbvs r6, [r8], #2208 @ 0x8a0 │ │ │ │ stm r2, {r0, r1, r8, fp, lr, pc} │ │ │ │ @ instruction: 0xf1bc0003 │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ - cdp2 1, 4, cr15, cr12, cr11, {4} │ │ │ │ - blle 0x5fb708 │ │ │ │ + cdp2 1, 4, cr15, cr8, cr11, {4} │ │ │ │ + blle 0x5fb6d0 │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ strdle r0, [ip, #-251] @ 0xffffff05 │ │ │ │ - blmi 0x19f2c54 │ │ │ │ - blls 0xb44cc0 │ │ │ │ + blmi 0x19f2c1c │ │ │ │ + blls 0xb44c88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhtlt r8, [fp], -pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vcge.s8 q12, q15, q8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmla.i d17, d16, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe7dfff55 │ │ │ │ msrmi CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10cd08 │ │ │ │ + blcs 0x10ccd0 │ │ │ │ vqadd.s8 , q15, q0 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108d24 │ │ │ │ + blcs 0x108cec │ │ │ │ addhi pc, r9, r0 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf870f1af │ │ │ │ - blx 0x1426e5c │ │ │ │ + @ instruction: 0xf86cf1af │ │ │ │ + blx 0x1426e24 │ │ │ │ strmi r2, [r1], -r0, asr #6 │ │ │ │ - bls 0x18f8dc │ │ │ │ - rsbne pc, ip, r8, asr #12 │ │ │ │ + bls 0x18f8a4 │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r9, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xff28f06c │ │ │ │ addcs lr, ip, #44564480 @ 0x2a80000 │ │ │ │ stmdage r6, {r8, sp} │ │ │ │ - ldc 1, cr15, [r8], {171} @ 0xab │ │ │ │ + ldc 1, cr15, [r4], {171} @ 0xab │ │ │ │ @ instruction: 0xf18ba807 │ │ │ │ - tstpcs r4, #4288 @ p-variant is OBSOLETE @ 0x10c0 │ │ │ │ + tstpcs r4, #4032 @ p-variant is OBSOLETE @ 0xfc0 │ │ │ │ eorls r2, r7, #4, 4 @ 0x40000000 │ │ │ │ strpl pc, [r9, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x145eb4 │ │ │ │ - blcs 0x11edfc │ │ │ │ + blcs 0x145e7c │ │ │ │ + blcs 0x11edc4 │ │ │ │ svccs 0x0008d141 │ │ │ │ svccs 0x0002dc32 │ │ │ │ movwcs sp, #3122 @ 0xc32 │ │ │ │ eors r9, r4, r6, lsl #6 │ │ │ │ msrmi CPSR_sx, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10cd94 │ │ │ │ + blcs 0x10cd5c │ │ │ │ svcge 0x0028f43f │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0020f57f │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108db4 │ │ │ │ + blcs 0x108d7c │ │ │ │ tstcs r0, r3, lsr r0 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1af1104 │ │ │ │ - @ instruction: 0xf063f829 │ │ │ │ + @ instruction: 0xf063f825 │ │ │ │ movtcs pc, #2565 @ 0xa05 @ │ │ │ │ movwls r4, #5633 @ 0x1601 │ │ │ │ @ instruction: 0xf6489a02 │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ - blls 0x1eae28 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ + blls 0x1eadf0 │ │ │ │ @ instruction: 0xf06c9700 │ │ │ │ str pc, [r1, -r1, ror #29] │ │ │ │ bicle r2, ip, fp, lsl #30 │ │ │ │ - teqpvs r1, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + mvnspl pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcs r9, r0, #402653184 @ 0x18000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff2a73be │ │ │ │ + blx 0xff1a7386 │ │ │ │ stcvs 7, cr14, [sl], #380 @ 0x17c │ │ │ │ - teqpvs r1, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + mvnspl pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ sbcseq r9, r3, r6, lsl #6 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ strb r9, [ip, r7, lsr #6]! │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ subcs lr, r0, #20709376 @ 0x13c0000 │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ + vshr.s64 q8, q10, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe6dbfebb │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ subcs lr, r0, #17039360 @ 0x1040000 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d17, d0, d0[7] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ str pc, [pc, -sp, lsr #29]! │ │ │ │ - mrc2 1, 2, pc, cr6, cr12, {5} │ │ │ │ + mrc2 1, 2, pc, cr2, cr12, {5} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, lr, asr #5 │ │ │ │ + addeq r5, r2, r6, lsl #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ vrhadd.s8 d18, d5, d0 │ │ │ │ @@ -223857,160 +223843,160 @@ │ │ │ │ andls r6, r0, r0, lsl #5 │ │ │ │ @ instruction: 0xf506484d │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf10a5b00 │ │ │ │ stmdavs r0, {r3, r4, r9, fp} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - bl 0xfffa74dc │ │ │ │ + bl 0xffea74a4 │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ rsble r2, sl, r0, lsl #20 │ │ │ │ vadd.i8 d26, d2, d3 │ │ │ │ @ instruction: 0xf18b2954 │ │ │ │ - andcs pc, r0, #40704 @ 0x9f00 │ │ │ │ + andcs pc, r0, #39680 @ 0x9b00 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - mcrr2 1, 8, pc, r0, cr11 @ │ │ │ │ + ldc2 1, cr15, [ip], #-556 @ 0xfffffdd4 │ │ │ │ ldrsbmi pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0x4635bb3c │ │ │ │ - bl 0x273e5c │ │ │ │ + bl 0x273e24 │ │ │ │ and r0, r3, r9, lsl #14 │ │ │ │ strcc r3, [r4, #1025] @ 0x401 │ │ │ │ eorsle r2, r8, r1, asr #24 │ │ │ │ cmppcs r4, #14352384 @ p-variant is OBSOLETE @ 0xdb0000 │ │ │ │ andpl pc, fp, r6, lsl #10 │ │ │ │ stmdblt r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf8d54638 │ │ │ │ - bcs 0xf33c8 │ │ │ │ + bcs 0xf3390 │ │ │ │ @ instruction: 0xf818d0f0 │ │ │ │ @ instruction: 0xf18b1004 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpne 1, 6, cr13, cr2, cr10, {7} │ │ │ │ strtmi r2, [r1], -r4, lsl #11 │ │ │ │ - blx 0x250e92 │ │ │ │ + blx 0x250e5a │ │ │ │ @ instruction: 0xf5026202 │ │ │ │ @ instruction: 0xf7fe72aa │ │ │ │ @ instruction: 0xf8d6fbff │ │ │ │ stccs 0, cr4, [r0], {208} @ 0xd0 │ │ │ │ @ instruction: 0xf506d0d7 │ │ │ │ @ instruction: 0xf8185509 │ │ │ │ ldrcc r1, [r4, #-4] │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xf18b1e67 │ │ │ │ - stmdbls r1, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ teqle ip, r0, lsl #16 │ │ │ │ - blx 0x173712 │ │ │ │ + blx 0x1736da │ │ │ │ mrrcvs 2, 0, r8, r2, cr7 │ │ │ │ eorsle r2, r6, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ @ instruction: 0x462102d0 │ │ │ │ - blx 0xff9a8ece │ │ │ │ + blx 0xff9a8e96 │ │ │ │ strcs lr, [r0], #-1978 @ 0xfffff846 │ │ │ │ andmi pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf50b2280 │ │ │ │ stmdage r3, {r0, r2, r4, r8, ip, sp, lr} │ │ │ │ cmppmi r4, #13303808 @ p-variant is OBSOLETE @ 0xcb0000 │ │ │ │ - stmdb r8, {r0, r2, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r4!, {r0, r2, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r3, {r0, r1, r3, r8, sp} │ │ │ │ - stc2 1, cr15, [r2], {139} @ 0x8b │ │ │ │ - stmdage r3, {r0, r1, r2, r8, sp} │ │ │ │ ldc2l 1, cr15, [lr], #-556 @ 0xfffffdd4 │ │ │ │ + stmdage r3, {r0, r1, r2, r8, sp} │ │ │ │ + ldc2l 1, cr15, [sl], #-556 @ 0xfffffdd4 │ │ │ │ stmdbge r3, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ - @ instruction: 0xf8dafbe3 │ │ │ │ - bcs 0xf2f0c │ │ │ │ - blmi 0x4df560 │ │ │ │ + @ instruction: 0xf8dafbdf │ │ │ │ + bcs 0xf2ed4 │ │ │ │ + blmi 0x4df528 │ │ │ │ cmppcs r4, #13303808 @ p-variant is OBSOLETE @ 0xcb0000 │ │ │ │ - blls 0x9c4f80 │ │ │ │ + blls 0x9c4f48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r5, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r8, r0 │ │ │ │ - mrrc2 1, 8, pc, lr, cr11 @ │ │ │ │ - blx 0x173792 │ │ │ │ + mrrc2 1, 8, pc, sl, cr11 @ │ │ │ │ + blx 0x17375a │ │ │ │ andcs r8, r0, #1835008 @ 0x1c0000 │ │ │ │ @ instruction: 0xe7bf647a │ │ │ │ - stc2 1, cr15, [r2, #752]! @ 0x2f0 │ │ │ │ + ldc2 1, cr15, [lr, #752] @ 0x2f0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42158 │ │ │ │ + bl 0xfec42120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], {224} @ 0xe0 │ │ │ │ - blmi 0x817178 │ │ │ │ + blmi 0x817140 │ │ │ │ stmdavs r4!, {r3, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f9403 │ │ │ │ cdp 4, 1, cr0, cr13, cr0, {0} │ │ │ │ ldrbtmi r4, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwcs sp, #4384 @ 0x1120 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ mrc2 0, 4, pc, cr2, cr10, {0} │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdbge r1, {r0, r1, r3, sl, ip, lr} │ │ │ │ ldmib r0, {r2, r4, sl, ip, sp}^ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x12a8f9a │ │ │ │ + blx 0x12a8f62 │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ - stc2l 1, cr15, [r0, #-752]! @ 0xfffffd10 │ │ │ │ + ldc2l 1, cr15, [ip, #-752] @ 0xfffffd10 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - strdeq r4, [r2], sl │ │ │ │ + addeq r4, r2, r2, lsr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec421e0 │ │ │ │ + bl 0xfec421a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ ldrmi r6, [r6], -r1, asr #16 │ │ │ │ ldmdblt r9, {r2, r9, sl, lr} │ │ │ │ stmiavs r1!, {r5, sp, lr, pc}^ │ │ │ │ mvnlt r3, r8, lsl #8 │ │ │ │ adcmi r6, fp, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf640d1f9 │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf06c0032 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf648b193 │ │ │ │ - vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf64d032e │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 0, cr15, [r2, #432] @ 0x1b0 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vaddl.s8 q9, d0, d8 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe7e4fd7b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0xfc890 │ │ │ │ + bcs 0xfc858 │ │ │ │ @ instruction: 0xf64dd050 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - @ instruction: 0xf2c06990 │ │ │ │ + vorr.i16 q11, #0 @ 0x0000 │ │ │ │ vmul.i8 d16, d9, d18 │ │ │ │ - vmlal.s8 q8, d16, d24 │ │ │ │ + vmul.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf100082e │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ orrslt r3, sl, ip, lsl #8 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ @@ -224019,233 +224005,233 @@ │ │ │ │ stmiavs r2!, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strcc r4, [ip], #-1601 @ 0xfffff9bf │ │ │ │ streq lr, [r3, #-2597] @ 0xfffff5db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ stcle 14, cr2, [r7, #-0] │ │ │ │ @ instruction: 0xf648b19d │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf64d022e │ │ │ │ - vrsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ svccs 0x0000032f │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - andcs pc, ip, r8, asr #12 │ │ │ │ + sbcne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf06c47f0 │ │ │ │ @ instruction: 0xf648bd2f │ │ │ │ - vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf64d032e │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ svccs 0x0000012f │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 0, cr15, [ip, #-432] @ 0xfffffe50 │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - andscs pc, r4, r8, asr #12 │ │ │ │ + sbcsne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 0, cr15, [r8, #-432] @ 0xfffffe50 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42330 │ │ │ │ + bl 0xfec422f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ @ instruction: 0x4621fcf9 │ │ │ │ vhsub.s8 d18, d14, d1 │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf7ff0033 │ │ │ │ vrecps.f32 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4010 │ │ │ │ svclt 0x0000bce9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42370 │ │ │ │ + bl 0xfec42338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ stmdami r6, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff5af7ff │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 0, cr15, [ip], {108} @ 0x6c │ │ │ │ - eorseq lr, r3, r0, ror #14 │ │ │ │ + eorseq lr, r3, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec423ac │ │ │ │ + bl 0xfec42374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x339dc0 │ │ │ │ + blcs 0x339d88 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x23b2ac │ │ │ │ + bleq 0x23b274 │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - subscs pc, r0, r8, asr #12 │ │ │ │ + andscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], #432 @ 0x1b0 │ │ │ │ - strle r0, [pc], #-802 @ 0xeb1dc │ │ │ │ + strle r0, [pc], #-802 @ 0xeb1a4 │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsbscs pc, ip, r8, asr #12 │ │ │ │ + eorscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [lr], {108} @ 0x6c │ │ │ │ - rsbcs pc, ip, r8, asr #12 │ │ │ │ + eorcs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], {108} @ 0x6c │ │ │ │ @ instruction: 0xf648e7e8 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vaddl.s8 q9, d0, d16 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ bfi pc, r1, #25, #7 @ │ │ │ │ - eorcs pc, ip, r8, asr #12 │ │ │ │ + rscne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], {108} @ 0x6c │ │ │ │ @ instruction: 0xf648e7d8 │ │ │ │ - vaddl.s8 q9, d0, d16 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ldrb pc, [r1, r3, lsl #25] @ │ │ │ │ - eorscs pc, r8, r8, asr #12 │ │ │ │ + rscsne pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip], #-432 @ 0xfffffe50 │ │ │ │ @ instruction: 0xf648e7ca │ │ │ │ - vmla.i d18, d0, d0[1] │ │ │ │ + vaddl.s8 q9, d0, d4 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe7c3fc75 │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x373ad0 │ │ │ │ - beq 0x36da8c │ │ │ │ + beq 0x373a98 │ │ │ │ + beq 0x36da54 │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ @ instruction: 0xf6485852 │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf06c002f │ │ │ │ @ instruction: 0xf648bc5f │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vmla.i d18, d0, d0[3] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc59 │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc53 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d18, d0, d0[4] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc4d │ │ │ │ - vaddl.s8 q9, d16, d28 │ │ │ │ + vmla.i d18, d0, d0[7] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc47 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc41 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q9, d16, d4 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc3b │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vshr.s64 d18, d0, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc35 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc2f │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 q9, d16, d24 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc29 │ │ │ │ - vshr.s64 q9, q8, #64 │ │ │ │ + vshr.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc23 │ │ │ │ - vshr.s64 q9, q12, #64 │ │ │ │ + vshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc1d │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bc17 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d18, d16, d0[3] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ svclt 0x0000bc11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42520 │ │ │ │ + bl 0xfec424e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf6485404 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vshr.s64 q9, q4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ stc2 0, cr15, [r0], {108} @ 0x6c │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strtmi pc, [r1], -r9, lsl #31 │ │ │ │ - eorcc pc, r4, r8, asr #12 │ │ │ │ + rsccs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xffe27500 │ │ │ │ + bllt 0xffe274c8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf64e4604 │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vshr.s64 d20, d28, #64 │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ - blx 0xffa27522 │ │ │ │ + blx 0xffa274ea │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrmi r1, [sl], #-338 @ 0xfffffeae │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ strmi pc, [r5], -pc, lsl #25 │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ @ instruction: 0xf648db22 │ │ │ │ - vbic.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ + vqshl.s64 q9, q14, #0 │ │ │ │ @ instruction: 0xf64d072e │ │ │ │ - @ instruction: 0xf2c03694 │ │ │ │ + vmov.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf648062f │ │ │ │ - vmvn.i16 d19, #0 @ 0x0000 │ │ │ │ + @ instruction: 0xf2c028f0 │ │ │ │ @ instruction: 0xf04f082e │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ - blx 0xfeda7586 │ │ │ │ + blx 0xfeda754e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - rscsvs pc, r0, r7, asr #12 │ │ │ │ + adcsvs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfeaa759c │ │ │ │ + bllt 0xfeaa7564 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42608 │ │ │ │ + bl 0xfec425d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - sbcne pc, ip, sp, asr #12 │ │ │ │ + addne pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf648460e │ │ │ │ - vbic.i32 d19, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 q9, q12, #0 │ │ │ │ @ instruction: 0xf06c052e │ │ │ │ and pc, r9, r9, lsl #23 │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ stc2l 0, cr15, [r4, #-104] @ 0xffffff98 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf06cb109 │ │ │ │ strcc pc, [r4], #-2943 @ 0xfffff481 │ │ │ │ @@ -224254,32 +224240,32 @@ │ │ │ │ ldc2 0, cr15, [r2], #-104 @ 0xffffff98 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf648bd70 │ │ │ │ - vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf64d032e │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - subcc pc, r0, r8, asr #12 │ │ │ │ + andcc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x17a7634 │ │ │ │ + bllt 0x17a75fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4268c │ │ │ │ + bl 0xfec42654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ stmdavs lr!, {r0, r1, r2, r3, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r7, r6, lsr #32 │ │ │ │ - ldm lr!, {r0, r1, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldm sl!, {r0, r1, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf03768eb │ │ │ │ andsle r0, r9, r0, lsl #5 │ │ │ │ @ instruction: 0xd0171dba │ │ │ │ eorsle r2, r8, r1, lsl lr │ │ │ │ eorle r2, r4, sp, lsl lr │ │ │ │ vst1.8 {d6[7]}, [r7], r3 │ │ │ │ stmdbvs sl!, {r5, r7, r8, r9, sp} │ │ │ │ @@ -224325,295 +224311,295 @@ │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ @ instruction: 0xf648000f │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf06c002f │ │ │ │ @ instruction: 0xf648bad9 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bad3 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bacd │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bac7 │ │ │ │ - vmla.i d19, d0, d0[2] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ svclt 0x0000bac1 │ │ │ │ andsle r2, r3, r0, lsl r8 │ │ │ │ eorle r2, sp, r1, lsl r9 │ │ │ │ @ instruction: 0xb329dc08 │ │ │ │ tstle sp, r6, lsl #18 │ │ │ │ - andpl pc, r4, r8, asr #12 │ │ │ │ + sbcmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xfeda7784 │ │ │ │ + blt 0xfeda774c │ │ │ │ @ instruction: 0xd11529ff │ │ │ │ - andspl pc, ip, r8, asr #12 │ │ │ │ + sbcsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xfeba7794 │ │ │ │ + blt 0xfeba775c │ │ │ │ stmdale sp, {r1, r2, r4, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrtcc r2, [r0], -r4, lsr #20 │ │ │ │ mcrmi 2, 2, r4, cr8, cr12, {1} │ │ │ │ @ instruction: 0x66605a54 │ │ │ │ cdpvc 2, 7, cr7, cr8, cr12, {3} │ │ │ │ addls r0, sl, r4, lsl #25 │ │ │ │ mulseq lr, r6, ip │ │ │ │ - eorsvc pc, ip, r8, asr #12 │ │ │ │ + rscsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blt 0xfe6277c0 │ │ │ │ - rscsmi pc, r8, r8, asr #12 │ │ │ │ + blt 0xfe627788 │ │ │ │ + adcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xfe4a77cc │ │ │ │ - andspl pc, r0, r8, asr #12 │ │ │ │ + blt 0xfe4a7794 │ │ │ │ + sbcsmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xfe3277d8 │ │ │ │ - rscmi pc, ip, r8, asr #12 │ │ │ │ + blt 0xfe3277a0 │ │ │ │ + adcmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xfe1a77e4 │ │ │ │ - rsbscc pc, r0, r8, asr #12 │ │ │ │ + blt 0xfe1a77ac │ │ │ │ + eorscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x20277f0 │ │ │ │ - addcc pc, r0, r8, asr #12 │ │ │ │ + blt 0x20277b8 │ │ │ │ + subcc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1ea77fc │ │ │ │ - addscc pc, r0, r8, asr #12 │ │ │ │ + blt 0x1ea77c4 │ │ │ │ + subscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1d27808 │ │ │ │ - adccc pc, r4, r8, asr #12 │ │ │ │ + blt 0x1d277d0 │ │ │ │ + rsbcc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1ba7814 │ │ │ │ - adcscc pc, r8, r8, asr #12 │ │ │ │ + blt 0x1ba77dc │ │ │ │ + rsbscc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1a27820 │ │ │ │ - sbccc pc, ip, r8, asr #12 │ │ │ │ + blt 0x1a277e8 │ │ │ │ + addcc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x18a782c │ │ │ │ - sbcscc pc, ip, r8, asr #12 │ │ │ │ + blt 0x18a77f4 │ │ │ │ + addscc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1727838 │ │ │ │ - rsccc pc, ip, r8, asr #12 │ │ │ │ + blt 0x1727800 │ │ │ │ + adccc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x15a7844 │ │ │ │ - rscscc pc, ip, r8, asr #12 │ │ │ │ + blt 0x15a780c │ │ │ │ + adcscc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1427850 │ │ │ │ - andmi pc, ip, r8, asr #12 │ │ │ │ + blt 0x1427818 │ │ │ │ + sbccc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x12a785c │ │ │ │ - andsmi pc, ip, r8, asr #12 │ │ │ │ + blt 0x12a7824 │ │ │ │ + sbcscc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1127868 │ │ │ │ - eorsmi pc, r0, r8, asr #12 │ │ │ │ + blt 0x1127830 │ │ │ │ + rscscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xfa7874 │ │ │ │ - submi pc, r4, r8, asr #12 │ │ │ │ + blt 0xfa783c │ │ │ │ + andmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xe27880 │ │ │ │ - subsmi pc, r8, r8, asr #12 │ │ │ │ + blt 0xe27848 │ │ │ │ + andsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xca788c │ │ │ │ - rsbmi pc, r8, r8, asr #12 │ │ │ │ + blt 0xca7854 │ │ │ │ + eormi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xb27898 │ │ │ │ - rsbsmi pc, r8, r8, asr #12 │ │ │ │ + blt 0xb27860 │ │ │ │ + eorsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x9a78a4 │ │ │ │ - addsmi pc, r0, r8, asr #12 │ │ │ │ + blt 0x9a786c │ │ │ │ + subsmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x8278b0 │ │ │ │ - adcmi pc, r0, r8, asr #12 │ │ │ │ + blt 0x827878 │ │ │ │ + rsbmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x6a78bc │ │ │ │ - adcsmi pc, r8, r8, asr #12 │ │ │ │ + blt 0x6a7884 │ │ │ │ + rsbsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x5278c8 │ │ │ │ - sbcmi pc, ip, r8, asr #12 │ │ │ │ + blt 0x527890 │ │ │ │ + addmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x3a78d4 │ │ │ │ - sbcsmi pc, ip, r8, asr #12 │ │ │ │ + blt 0x3a789c │ │ │ │ + addsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x2278e0 │ │ │ │ + blt 0x2278a8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42938 │ │ │ │ + bl 0xfec42900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fc7b │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf6404619 │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06c4038 │ │ │ │ vmul.i8 , , │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0x462af9d9 │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e458 │ │ │ │ - mlaseq r3, r0, r7, lr │ │ │ │ - eorseq lr, r3, r0, asr #15 │ │ │ │ + eorseq lr, r3, r0, asr r7 │ │ │ │ + eorseq lr, r3, r0, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec429a4 │ │ │ │ + bl 0xfec4296c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vsubl.s8 , d0, d24 │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ stcmi 2, cr0, [r0], #-184 @ 0xffffff48 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ stmdbvs r2!, {r1, sp, lr, pc}^ │ │ │ │ cmplt r2, #12, 8 @ 0xc000000 │ │ │ │ @ instruction: 0x43ab6823 │ │ │ │ @ instruction: 0x4611d1f9 │ │ │ │ - addsvs pc, r0, ip, asr #12 │ │ │ │ + subsvs pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf9aef06c │ │ │ │ vadd.i8 d22, d9, d19 │ │ │ │ - vaddw.s8 q8, q8, d24 │ │ │ │ - b 0xa2bca0 │ │ │ │ + vmla.f d16, d0, d0[6] │ │ │ │ + b 0xa2bc68 │ │ │ │ @ instruction: 0xf4350503 │ │ │ │ tstle r9, r0, ror r2 │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082e00 │ │ │ │ @ instruction: 0xf6404619 │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06c4070 │ │ │ │ @ instruction: 0xf64db991 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf435012f │ │ │ │ rscle r4, r5, r0, ror r2 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + rscsmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf984f06c │ │ │ │ svclt 0x0000e7de │ │ │ │ - mlaseq r3, r8, r8, lr │ │ │ │ + eorseq lr, r3, r8, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42a40 │ │ │ │ + bl 0xfec42a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ - blmi 0x16bd0c │ │ │ │ + vsra.s64 q10, q14, #64 │ │ │ │ + blmi 0x16bcd4 │ │ │ │ mulls r0, r1, r2 │ │ │ │ cdp2 1, 10, cr15, cr4, cr15, {2} │ │ │ │ - ldrshteq lr, [r3], -r8 │ │ │ │ + ldrhteq lr, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ - beq 0x1679b4 │ │ │ │ - rscsmi pc, ip, lr, asr #12 │ │ │ │ + beq 0x16797c │ │ │ │ + adcsmi pc, ip, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - strbcc pc, [r4, r2, asr #4]! @ │ │ │ │ + strcc pc, [r4, r2, asr #4]! │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf954f06c │ │ │ │ - strbvs pc, [r0, #1600]! @ 0x640 @ │ │ │ │ + strvs pc, [r0, #1600]! @ 0x640 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - stmdacc r4!, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacc r4!, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a94650 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ ldrbmi r9, [r1], r0, lsl #22 │ │ │ │ - bleq 0x1279ec │ │ │ │ + bleq 0x1279b4 │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1b9 │ │ │ │ strbmi r4, [r9], -r8, lsr #12 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ @ instruction: 0xf936f06c │ │ │ │ @ instruction: 0xf10b2000 │ │ │ │ @ instruction: 0xf1090b01 │ │ │ │ @ instruction: 0xf1bb0901 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x133ce4 │ │ │ │ + blx 0x133cac │ │ │ │ eormi pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ @ instruction: 0xf924f06c │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1ba │ │ │ │ - bls 0x15f94c │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + bls 0x15f914 │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, r4, r8, asr #12 │ │ │ │ + andspl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdblt sl, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x967a64 │ │ │ │ + beq 0x967a2c │ │ │ │ svclt 0x0000e7be │ │ │ │ - eorseq lr, r3, ip, lsl #18 │ │ │ │ + eorseq lr, r3, ip, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42b38 │ │ │ │ + bl 0xfec42b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf06c9e04 │ │ │ │ @ instruction: 0x4628f8f3 │ │ │ │ mcr2 7, 0, pc, cr2, cr15, {7} @ │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eaf06c │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf648fc1d │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ldccs 8, cr15, [r1, #-900] @ 0xfffffc7c │ │ │ │ @ instruction: 0xf1a4d017 │ │ │ │ - blx 0xfedec9a8 │ │ │ │ + blx 0xfedec970 │ │ │ │ stmdbeq r4!, {r2, r7, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142d02 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ stmdblt r3!, {r0, r8, r9}^ │ │ │ │ strtmi fp, [r8], -r3, ror #18 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ vceq.f32 d31, d9, d15 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4070 │ │ │ │ adcslt fp, r6, #13041664 @ 0xc70000 │ │ │ │ andle r2, lr, r3, lsl #28 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf06c002f │ │ │ │ vtst.8 d31, d25, d29 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4070 │ │ │ │ @ instruction: 0xf648b8b5 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vadd.i8 d31, d25, d31 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4070 │ │ │ │ svclt 0x0000b8a7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -224630,1022 +224616,1022 @@ │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ movwcs r4, #5709 @ 0x164d │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf93af01a │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r6, lsl #16 │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf876f06c │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf648fd85 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ strtmi pc, [r8], -sp, ror #16 │ │ │ │ - blx 0xfe929a62 │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + blx 0xfe929a2a │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf864f06c │ │ │ │ svceq 0x0011f1b8 │ │ │ │ @ instruction: 0xf1b8d015 │ │ │ │ svclt 0x00080f02 │ │ │ │ svceq 0x000af1b9 │ │ │ │ ldrtmi sp, [r1], -pc │ │ │ │ svclt 0x00082c02 │ │ │ │ andle r2, fp, sl, lsl #26 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmla.f32 d31, d25, d3 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c43f8 │ │ │ │ adcslt fp, r1, #4915200 @ 0x4b0000 │ │ │ │ andsle r2, r3, r3, lsl #18 │ │ │ │ - eorsvc pc, ip, r8, asr #12 │ │ │ │ + rscsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf842f06c │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt sl!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ strmi r4, [r1], r5, lsl #12 │ │ │ │ strmi lr, [r4], -pc, lsr #15 │ │ │ │ str r4, [r1, r0, lsl #13]! │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + andspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82ef06c │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r6!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42cf4 │ │ │ │ + bl 0xfec42cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf818f06c │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -lr, lsl #4 │ │ │ │ - sbcvs pc, r4, r8, asr #12 │ │ │ │ + addvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf80ef06c │ │ │ │ - adcvc pc, ip, ip, asr #12 │ │ │ │ + rsbvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmdalt r6, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ @ instruction: 0xf886f011 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r9], -r9, ror #1 │ │ │ │ - rsbpl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff8f06b │ │ │ │ - adcvc pc, ip, ip, asr #12 │ │ │ │ + rsbvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x00f0f06b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42d60 │ │ │ │ + bl 0xfec42d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06b4614 │ │ │ │ stmiblt ip, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f06b │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00cef06b │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vmax.f32 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4010 │ │ │ │ svclt 0x0000bfbb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42dcc │ │ │ │ + bl 0xfec42d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xffaaf06b │ │ │ │ eorpl pc, r8, ip, asr #12 │ │ │ │ addseq pc, r4, r0, asr #5 │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9f2f7ff │ │ │ │ @ instruction: 0xf64db98c │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vrecps.f32 d31, d25, d7 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ strtmi fp, [r1], -pc, lsl #31 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff84f06b │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x007cf06b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42e48 │ │ │ │ + bl 0xfec42e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xff6cf06b │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff5cf06b │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0054f06b │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vmax.f32 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000bf41 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42ec4 │ │ │ │ + bl 0xfec42e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xff2ef06b │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff1ef06b │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0016f06b │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vmax.f32 d31, d9, d11 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000bf03 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42f40 │ │ │ │ + bl 0xfec42f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 15, cr15, cr0, cr11, {3} │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr0, cr11, {3} │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 13, cr15, cr8, cr11, {3} │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vceq.f32 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000bec5 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42fbc │ │ │ │ + bl 0xfec42f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06b9d04 │ │ │ │ pldw [r4, #-3763] @ 0xfffff14d │ │ │ │ andle r5, r8, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64cb9ed │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ rsbmi fp, r6, #2672 @ 0xa70 │ │ │ │ @ instruction: 0xf0104630 │ │ │ │ strmi pc, [r2], -r7, lsr #30 │ │ │ │ rscle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf64cfe99 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ movwcs fp, #7825 @ 0x1e91 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ strmi pc, [r5], -r5, asr #30 │ │ │ │ bicsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strtmi pc, [r9], -r1, lsl #29 │ │ │ │ - addspl pc, ip, r8, asr #12 │ │ │ │ + subspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr10, cr11, {3} │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr4, cr11, {3} │ │ │ │ svclt 0x0000e7c3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4305c │ │ │ │ + bl 0xfec43024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ cdp2 0, 6, cr15, cr2, cr11, {3} │ │ │ │ @ instruction: 0xf648b9e5 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldmiblt r4!, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr12, cr11, {3} │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 4, cr15, cr4, cr11, {3} │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4629 │ │ │ │ stccs 14, cr15, [r0], {57} @ 0x39 │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr12, cr11, {3} │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 2, cr15, cr4, cr11, {3} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec430f8 │ │ │ │ + bl 0xfec430c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdp2 0, 1, cr15, cr6, cr11, {3} │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21c │ │ │ │ - eorsvc pc, ip, r8, asr #12 │ │ │ │ + rscsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr12, cr11, {3} │ │ │ │ stmdale fp, {r0, r2, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ svccs 0x00363d44 │ │ │ │ @ instruction: 0xf6482128 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ ldc2l 0, cr15, [lr, #428]! @ 0x1ac │ │ │ │ - adcvc pc, ip, ip, asr #12 │ │ │ │ + rsbvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r6, #428]! @ 0x1ac │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ mrc2 0, 3, pc, cr6, cr0, {0} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r1], -r9, ror #3 │ │ │ │ - eorsvc pc, ip, r8, asr #12 │ │ │ │ + rscsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8, #428]! @ 0x1ac │ │ │ │ @ instruction: 0xf648e7e8 │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vmla.i d22, d0, d0[0] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r1, r1, ror #27]! @ │ │ │ │ - subsvs pc, r8, r8, asr #12 │ │ │ │ + andsvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #428] @ 0x1ac │ │ │ │ @ instruction: 0xf648e7da │ │ │ │ - vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7d3fdd3 │ │ │ │ - andsvs pc, r4, r8, asr #12 │ │ │ │ + sbcspl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #428] @ 0x1ac │ │ │ │ @ instruction: 0xf648e7cc │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vshr.s64 d21, d20, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r5, r5, asr #27] @ │ │ │ │ - sbcpl pc, r4, r8, asr #12 │ │ │ │ + addpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #428]! @ 0x1ac │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec431c8 │ │ │ │ + bl 0xfec43190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2 0, cr15, [r6, #428]! @ 0x1ac │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl, #428] @ 0x1ac │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vmvn.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c064fc │ │ │ │ @ instruction: 0xf1aa042f │ │ │ │ - movtcs lr, #2824 @ 0xb08 │ │ │ │ + movtcs lr, #2820 @ 0xb04 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - stc2l 1, cr15, [r2], {187} @ 0xbb │ │ │ │ + ldc2 1, cr15, [lr], #748 @ 0x2ec │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [ip, #-428]! @ 0xfffffe54 │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d4 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stcllt 0, cr15, [ip, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r5, r1, ror #26] @ │ │ │ │ - stc2 1, cr15, [sl, #-748] @ 0xfffffd14 │ │ │ │ + stc2 1, cr15, [r6, #-748] @ 0xfffffd14 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43288 │ │ │ │ + bl 0xfec43250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, sl, lsr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2l 0, cr15, [r6, #-428] @ 0xfffffe54 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1aaa805 │ │ │ │ - movtcs lr, #2744 @ 0xab8 │ │ │ │ + movtcs lr, #2740 @ 0xab4 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrtvc pc, [ip], -r8, asr #12 @ │ │ │ │ + ldrbtvs pc, [ip], r8, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf64c9601 │ │ │ │ - @ instruction: 0xf2c06690 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - stc2l 1, cr15, [lr], #-748 @ 0xfffffd14 │ │ │ │ + stc2l 1, cr15, [sl], #-748 @ 0xfffffd14 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r8, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf64db9cc │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ - blmi 0x4eb574 │ │ │ │ - blls 0x64616c │ │ │ │ + blmi 0x4eb53c │ │ │ │ + blls 0x646134 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ strtmi fp, [r1], -sp, lsl #26 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-428] @ 0xfffffe54 │ │ │ │ @ instruction: 0xf1bbe7e3 │ │ │ │ - svclt 0x0000fcab │ │ │ │ + svclt 0x0000fca7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0xf6484b2a │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b8070 │ │ │ │ subcs pc, r0, #58112 @ 0xe300 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtcc pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ + ldrbtcs pc, [ip], #1608 @ 0x648 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - b 0x152882c │ │ │ │ + b 0x14287f4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vbic.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ + vqshl.s64 q11, q14, #0 │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - ldrvs pc, [r0, ip, asr #12] │ │ │ │ + ldrbvs pc, [r0, -ip, asr #12] @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1bb9700 │ │ │ │ - ldrtmi pc, [r1], -fp, lsl #24 @ │ │ │ │ + ldrtmi pc, [r1], -r7, lsl #24 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ ldmiblt sp, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ andcs pc, r1, #48384 @ 0xbd00 │ │ │ │ @ instruction: 0x46414810 │ │ │ │ @ instruction: 0xff3ef7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d1 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [r8], #428 @ 0x1ac │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], #428 @ 0x1ac │ │ │ │ @ instruction: 0xf1bbe7e1 │ │ │ │ - svclt 0x0000fc49 │ │ │ │ + svclt 0x0000fc45 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r8, lsl #19 │ │ │ │ + eorseq lr, r3, r8, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43410 │ │ │ │ + bl 0xfec433d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3da90 │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + blmi 0xc3da58 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06b0300 │ │ │ │ stccs 12, cr15, [r0], {129} @ 0x81 │ │ │ │ @ instruction: 0xf648d13c │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ subcs pc, r0, #29952 @ 0x7500 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtvc pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec25c │ │ │ │ - stmib r2!, {r1, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldrbtvs pc, [ip], #1608 @ 0x648 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xec224 │ │ │ │ + ldmib lr, {r1, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - @ instruction: 0x4629fb9d │ │ │ │ + @ instruction: 0x4629fb99 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ andcs pc, r1, #22272 @ 0x5700 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 6, pc, cr8, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d4 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrrlt 0, 6, pc, r2, cr11 @ │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c0fc37 │ │ │ │ - blx 0xff9289be │ │ │ │ + blx 0xff828986 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, asr #19 │ │ │ │ + eorseq lr, r3, r4, lsl #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec434e0 │ │ │ │ + bl 0xfec434a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3db60 │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + blmi 0xc3db28 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06b0300 │ │ │ │ stccs 12, cr15, [r0], {25} │ │ │ │ @ instruction: 0xf648d13c │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ subcs pc, r0, #3328 @ 0xd00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtvc pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec32c │ │ │ │ - ldmdb sl!, {r1, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldrbtvs pc, [ip], #1608 @ 0x648 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xec2f4 │ │ │ │ + ldmdb r6!, {r1, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - @ instruction: 0x4629fb35 │ │ │ │ + @ instruction: 0x4629fb31 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ andcs pc, r1, #244736 @ 0x3bc00 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 1, pc, cr10, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d4 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff7a8530 │ │ │ │ + bllt 0xff7a84f8 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r0, pc, asr #23] @ │ │ │ │ - blx 0x1f28a8e │ │ │ │ + blx 0x1e28a56 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0x0094cdb0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec435b0 │ │ │ │ + bl 0xfec43578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfeda8582 │ │ │ │ + blx 0xfeda854a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1aaa805 │ │ │ │ - movtcs lr, #2340 @ 0x924 │ │ │ │ + movtcs lr, #2336 @ 0x920 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrtvc pc, [ip], -r8, asr #12 @ │ │ │ │ + ldrbtvs pc, [ip], r8, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf64c9601 │ │ │ │ - @ instruction: 0xf2c06690 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - blx 0xff7a8af4 │ │ │ │ + blx 0xff6a8abc │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfe6285be │ │ │ │ + blx 0xfe628586 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - msrvs CPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ + mvnpl pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfe2285de │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + blx 0xfe2285a6 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0x1fa85f2 │ │ │ │ + blx 0x1fa85ba │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d0 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x1ba8610 │ │ │ │ + bllt 0x1ba85d8 │ │ │ │ vmax.s8 d20, d2, d17 │ │ │ │ - vmla.i d19, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ ldrb pc, [sp, r3, ror #22] @ │ │ │ │ - blx 0x428b66 │ │ │ │ + blx 0x328b2e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43684 │ │ │ │ + bl 0xfec4364c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1328656 │ │ │ │ + blx 0x132861e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1aaa805 │ │ │ │ - movtcs lr, #2234 @ 0x8ba │ │ │ │ + movtcs lr, #2230 @ 0x8b6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrtvc pc, [ip], -r8, asr #12 @ │ │ │ │ + ldrbtvs pc, [ip], r8, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf64c9601 │ │ │ │ - @ instruction: 0xf2c06690 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - blx 0x1d28bc8 │ │ │ │ + blx 0x1c28b90 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xba8692 │ │ │ │ + blx 0xba865a │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - msrvs CPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ + mvnpl pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x7a86b2 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + blx 0x7a867a │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0x5286c6 │ │ │ │ + blx 0x52868e │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d0 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x1286e4 │ │ │ │ + bllt 0x1286ac │ │ │ │ vmax.s8 d20, d2, d17 │ │ │ │ - vmla.i d19, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ @ instruction: 0xe7ddfaf9 │ │ │ │ - blx 0xfe9a8c38 │ │ │ │ + blx 0xfe8a8c00 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ strmi r4, [r4], -pc, lsr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r0], lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf06b9e1c │ │ │ │ subcs pc, r0, #897024 @ 0xdb000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmda ip, {r1, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda r8, {r1, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldrcc pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ + ldrbcs pc, [ip, #1608]! @ 0x648 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6489502 │ │ │ │ - vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 q11, q14, #0 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - ldrvs pc, [r0, #1612] @ 0x64c │ │ │ │ + ldrbvs pc, [r0, #-1612] @ 0xfffff9b4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1bb9500 │ │ │ │ - strbmi pc, [r1], -r1, lsl #20 @ │ │ │ │ + @ instruction: 0x4641f9fd │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ @ instruction: 0xf894fabb │ │ │ │ subcs r3, r0, #0, 4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1aa463e │ │ │ │ - movtcs lr, #2088 @ 0x828 │ │ │ │ + movtcs lr, #2084 @ 0x824 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #10 │ │ │ │ - @ instruction: 0x61a8f648 │ │ │ │ + msrvs (UNDEF: 104), r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf9e2f1bb │ │ │ │ + @ instruction: 0xf9def1bb │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfe8287ac │ │ │ │ + blx 0xfe828774 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe4287cc │ │ │ │ - blx 0xea8d10 │ │ │ │ + blt 0xfe428794 │ │ │ │ + blx 0xda8cd8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43830 │ │ │ │ + bl 0xfec437f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf06b461d │ │ │ │ @ instruction: 0x2c1ffa77 │ │ │ │ vtst.8 , q7, │ │ │ │ - vsubw.s8 q11, q0, d24 │ │ │ │ - bl 0x1ad324 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ + bl 0x1ad2ec │ │ │ │ @ instruction: 0xf6400384 │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06b12e0 │ │ │ │ @ instruction: 0xf648fa67 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ stmiblt r5!, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x15a8840 │ │ │ │ + blx 0x15a8808 │ │ │ │ @ instruction: 0xf64db9f6 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vpmax.s8 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ @ instruction: 0xf648ba3f │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ - blx 0xe2887c │ │ │ │ + blx 0xe28844 │ │ │ │ rscle r2, r0, r0, lsl #28 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vpmax.s8 d31, d9, d23 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ @ instruction: 0x4621ba1f │ │ │ │ - rsccc pc, r4, r2, asr #4 │ │ │ │ + adccc pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0x7288b4 │ │ │ │ + blx 0x72887c │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ @ instruction: 0xf6484b34 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b8070 │ │ │ │ subcs pc, r0, #4145152 @ 0x3f4000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrcc pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ + ldrbcs pc, [ip, #1608]! @ 0x648 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - svc 0x006af1a9 │ │ │ │ + svc 0x0066f1a9 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489502 │ │ │ │ - vmvn.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c064fc │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - ldrtmi pc, [r9], -r5, lsr #18 @ │ │ │ │ + ldrtmi pc, [r9], -r1, lsr #18 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ - bllt 0xfe2aaef8 │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + bllt 0xfe2aaec0 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4629 │ │ │ │ subcs pc, r0, #3522560 @ 0x35c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x0048f1a9 │ │ │ │ + svc 0x0044f1a9 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d2, d2 │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1bb4619 │ │ │ │ - strbmi pc, [r1], -r3, lsl #18 @ │ │ │ │ + @ instruction: 0x4641f8ff │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ - blmi 0x46aeb4 │ │ │ │ - blls 0x64682c │ │ │ │ + blmi 0x46ae7c │ │ │ │ + blls 0x6467f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06b41f0 │ │ │ │ strtmi fp, [sl], -sp, lsr #19 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [ip, r5, lsr #19] @ │ │ │ │ - @ instruction: 0xf94ef1bb │ │ │ │ + @ instruction: 0xf94af1bb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ @ instruction: 0xf6484b39 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b9078 │ │ │ │ subcs pc, r0, #2211840 @ 0x21c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtcc pc, [ip], -r8, asr #12 @ │ │ │ │ + ldrbtcs pc, [ip], r8, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdp 1, 15, cr15, cr4, cr9, {5} │ │ │ │ + cdp 1, 15, cr15, cr0, cr9, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489602 │ │ │ │ - vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 q11, q14, #0 │ │ │ │ @ instruction: 0xf64c052f │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - strbmi pc, [r1], -pc, lsr #17 @ │ │ │ │ + strbmi pc, [r1], -fp, lsr #17 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ subcs pc, r0, #1720320 @ 0x1a4000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 13, cr15, cr10, cr9, {5} │ │ │ │ + cdp 1, 13, cr15, cr6, cr9, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - @ instruction: 0x4639f89d │ │ │ │ + @ instruction: 0x4639f899 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ @ instruction: 0xf1b9f957 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - msrvs CPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ + mvnpl pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf946f06b │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf93cf06b │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d0 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt ip!, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 q10, q1, │ │ │ │ - vmla.i d19, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ ldrb pc, [sp, r5, lsr #18] @ │ │ │ │ - @ instruction: 0xf8cef1bb │ │ │ │ + @ instruction: 0xf8caf1bb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0xf6484b39 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b8070 │ │ │ │ subcs pc, r0, #114688 @ 0x1c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtcc pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ + ldrbtcs pc, [ip], #1608 @ 0x648 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cdp 1, 7, cr15, cr4, cr9, {5} │ │ │ │ + cdp 1, 7, cr15, cr0, cr9, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vbic.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ + vqshl.s64 q11, q14, #0 │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - ldrvs pc, [r0, ip, asr #12] │ │ │ │ + ldrbvs pc, [r0, -ip, asr #12] @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1bb9700 │ │ │ │ - ldrtmi pc, [r1], -pc, lsr #16 @ │ │ │ │ + ldrtmi pc, [r1], -fp, lsr #16 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ - bllt 0x86ad0c │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + bllt 0x86acd4 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ @ instruction: 0xf1b8f8e1 │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d4f06b │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d23 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt r4, {r0, r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8bcf06b │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4314 @ 0x10da │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ strmi pc, [r1], -sp, ror #18 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adcsvs pc, r0, r8, asr #12 │ │ │ │ + rsbsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a6f06b │ │ │ │ @ instruction: 0xf1bbe7d0 │ │ │ │ - svclt 0x0000f84f │ │ │ │ + svclt 0x0000f84b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43c00 │ │ │ │ + bl 0xfec43bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050f90 │ │ │ │ addslt r4, r7, r2, lsr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -225653,348 +225639,348 @@ │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4604f93d │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf648002e │ │ │ │ - vmvn.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ + @ instruction: 0xf2c066fc │ │ │ │ @ instruction: 0xf06b062f │ │ │ │ subcs pc, r0, #7667712 @ 0x750000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrvs pc, [r0, #1612] @ 0x64c │ │ │ │ + ldrbvs pc, [r0, #-1612] @ 0xfffff9b4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - stcl 1, cr15, [r2, #676]! @ 0x2a4 │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + ldcl 1, cr15, [lr, #676] @ 0x2a4 │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwvs lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - ldrtmi pc, [r9], -r1, lsr #31 @ │ │ │ │ + shadd8mi pc, r9, sp @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ subcs pc, r0, #5963776 @ 0x5b0000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stcl 1, cr15, [ip, #676] @ 0x2a4 │ │ │ │ + stcl 1, cr15, [r8, #676] @ 0x2a4 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ strls r0, [r1], -pc, lsr #4 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - strtmi pc, [r1], -fp, lsl #31 │ │ │ │ + strtmi pc, [r1], -r7, lsl #31 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ - blmi 0x36abc4 │ │ │ │ - blls 0x646b1c │ │ │ │ + blmi 0x36ab8c │ │ │ │ + blls 0x646ae4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06b40f0 │ │ │ │ @ instruction: 0xf1bab835 │ │ │ │ - svclt 0x0000ffdf │ │ │ │ + svclt 0x0000ffdb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0xf6484b38 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf6488078 │ │ │ │ - vbic.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 q9, q14, #0 │ │ │ │ svcls 0x0020052e │ │ │ │ @ instruction: 0xf812f06b │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #3460 @ 0xd84 │ │ │ │ + movtcs lr, #3456 @ 0xd80 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - ldrtvc pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xecb30 │ │ │ │ + ldrbtvs pc, [ip], #1608 @ 0x648 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xecaf8 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - @ instruction: 0xff3ef1ba │ │ │ │ + @ instruction: 0xff3af1ba │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xfff8f06a │ │ │ │ ldrtmi r4, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ subcs pc, r0, #495616 @ 0x79000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stcl 1, cr15, [r4, #-676]! @ 0xfffffd5c │ │ │ │ + stcl 1, cr15, [r0, #-676]! @ 0xfffffd5c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vabal.s8 q11, d16, d24 │ │ │ │ + vmls.f d22, d0, d0[6] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf1ba4500 │ │ │ │ - strbmi pc, [r1], -r3, lsr #30 @ │ │ │ │ + @ instruction: 0x4641ff1f │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #884 @ 0x374 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stcl 1, cr15, [lr, #-676] @ 0xfffffd5c │ │ │ │ + stcl 1, cr15, [sl, #-676] @ 0xfffffd5c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - ldrtmi pc, [r9], -sp, lsl #30 @ │ │ │ │ + ldrtmi pc, [r9], -r9, lsl #30 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x36cac8 │ │ │ │ - blls 0x646c18 │ │ │ │ + blmi 0x36ca90 │ │ │ │ + blls 0x646be0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a43f0 │ │ │ │ @ instruction: 0xf1babfb7 │ │ │ │ - svclt 0x0000ff61 │ │ │ │ + svclt 0x0000ff5d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, lsr #20 │ │ │ │ + eorseq lr, r3, r4, ror #19 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ ldrmi r5, [pc], -r0, lsl #1 │ │ │ │ ldrmi r4, [r1], r1, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ @ instruction: 0xf648381f │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ - bcs 0x114df4 │ │ │ │ + bcs 0x114dbc │ │ │ │ ldrmi fp, [r8], r8, lsl #30 │ │ │ │ @ instruction: 0xff8ef06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vbic.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 q9, q14, #0 │ │ │ │ @ instruction: 0xf1a9052e │ │ │ │ - movtcs lr, #3324 @ 0xcfc │ │ │ │ + movtcs lr, #3320 @ 0xcf8 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - ldrtvc pc, [ip], -r8, asr #12 @ │ │ │ │ + ldrbtvs pc, [ip], r8, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mrc2 1, 5, pc, cr6, cr10, {5} │ │ │ │ + mrc2 1, 5, pc, cr2, cr10, {5} │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff70f06a │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4629 │ │ │ │ subcs pc, r0, #412 @ 0x19c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldcl 1, cr15, [r8], {169} @ 0xa9 │ │ │ │ + ldcl 1, cr15, [r4], {169} @ 0xa9 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strvs lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4651fe9b │ │ │ │ + @ instruction: 0x4651fe97 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #340 @ 0x154 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stcl 1, cr15, [r6], {169} @ 0xa9 │ │ │ │ + stcl 1, cr15, [r2], {169} @ 0xa9 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6489102 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - strbmi pc, [r1], -r1, lsl #29 @ │ │ │ │ + @ instruction: 0x4641fe7d │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x46c9b0 │ │ │ │ - blls 0x646d30 │ │ │ │ + blmi 0x46c978 │ │ │ │ + blls 0x646cf8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ ldrtmi fp, [r9], -fp, lsr #30 │ │ │ │ @ instruction: 0xf648462a │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldr pc, [sl, r3, lsr #30]! │ │ │ │ - mcr2 1, 6, pc, cr12, cr10, {5} @ │ │ │ │ + mcr2 1, 6, pc, cr8, cr10, {5} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ ldrmi r4, [r4], -r6, asr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf648981e │ │ │ │ - vbic.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 q9, q14, #0 │ │ │ │ svcls 0x0020052e │ │ │ │ @ instruction: 0xff00f06a │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ - eorvs pc, r8, lr, asr #4 │ │ │ │ + rscpl pc, r8, lr, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - ldrtvs pc, [r8], #1608 @ 0x648 @ │ │ │ │ + ldrbtvs pc, [r8], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf97af7fe │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #3174 @ 0xc66 │ │ │ │ + movtcs lr, #3170 @ 0xc62 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ @ instruction: 0xf64c9502 │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - mcr2 1, 1, pc, cr4, cr10, {5} @ │ │ │ │ + mcr2 1, 1, pc, cr0, cr10, {5} @ │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - strbvs pc, [ip], r8, asr #12 @ │ │ │ │ + strvs pc, [ip], r8, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr10, cr10, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #3148 @ 0xc4c │ │ │ │ + movtcs lr, #3144 @ 0xc48 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ strls r9, [r1], -r0, lsl #8 │ │ │ │ - mcr2 1, 0, pc, cr14, cr10, {5} @ │ │ │ │ + mcr2 1, 0, pc, cr10, cr10, {5} @ │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 12, cr15, cr8, cr10, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - @ instruction: 0xf648ec3a │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + @ instruction: 0xf648ec36 │ │ │ │ + vsubw.s8 q11, q8, d20 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - ldc2l 1, cr15, [r8, #744]! @ 0x2e8 │ │ │ │ + ldc2l 1, cr15, [r4, #744]! @ 0x2e8 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ cdp2 0, 11, cr15, cr2, cr10, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #3108 @ 0xc24 │ │ │ │ + movtcs lr, #3104 @ 0xc20 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - mvnsvs pc, r8, asr #12 │ │ │ │ + asrsvs pc, r8, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - ldc2l 1, cr15, [lr, #744] @ 0x2e8 │ │ │ │ + ldc2l 1, cr15, [sl, #744] @ 0x2e8 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 9, cr15, cr8, cr10, {3} │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 8, cr15, cr8, cr10, {3} │ │ │ │ - mrc2 1, 1, pc, cr2, cr10, {5} │ │ │ │ + mcr2 1, 1, pc, cr14, cr10, {5} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ @ instruction: 0xf6484b48 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf648a91e │ │ │ │ - vmvn.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c024fc │ │ │ │ @ instruction: 0xf8dd042e │ │ │ │ @ instruction: 0xf06a8080 │ │ │ │ subcs pc, r0, #1616 @ 0x650 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xff6a951c │ │ │ │ + bl 0xff5a94e4 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 q11, q14, #0 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - ldrvs pc, [r0, #1612] @ 0x64c │ │ │ │ + ldrbvs pc, [r0, #-1612] @ 0xfffff9b4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - @ instruction: 0x4631fd91 │ │ │ │ + ldrtmi pc, [r1], -sp, lsl #27 @ │ │ │ │ vadd.i8 d26, d6, d5 │ │ │ │ - vmlsl.s , d16, d0[1] │ │ │ │ + vsubhn.i16 d21, q8, q2 │ │ │ │ @ instruction: 0xf06a0632 │ │ │ │ subcs pc, r0, #1136 @ 0x470 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfef29558 │ │ │ │ + bl 0xfee29520 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strls r9, [r0, #-1026] @ 0xfffffbfe │ │ │ │ @ instruction: 0xf1ba9601 │ │ │ │ - @ instruction: 0x4639fd7b │ │ │ │ + @ instruction: 0x4639fd77 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #848 @ 0x350 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfeaa957c │ │ │ │ + bl 0xfe9a9544 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf1ba9402 │ │ │ │ - ldrbmi pc, [r1], -r9, ror #26 @ │ │ │ │ + ldrbmi pc, [r1], -r5, ror #26 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf1b9fe23 │ │ │ │ @ instruction: 0xd12c0f00 │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ @ instruction: 0xf1b8fe19 │ │ │ │ @ instruction: 0xf6400f02 │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ svclt 0x009d0032 │ │ │ │ - msrvs CPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ + mvnpl pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ - tstpvc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicvs pc, r4, r8, asr #12 │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf06a1450 │ │ │ │ - blmi 0x46c740 │ │ │ │ - blls 0x646fa0 │ │ │ │ + blmi 0x46c708 │ │ │ │ + blls 0x646f68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ @ instruction: 0x4622bdf3 │ │ │ │ @ instruction: 0xf6484649 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [r0, fp, ror #27] @ │ │ │ │ - ldc2 1, cr15, [r4, #744] @ 0x2e8 │ │ │ │ + ldc2 1, cr15, [r0, #744] @ 0x2e8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec44174 │ │ │ │ + bl 0xfec4413c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, r0, asr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -226007,166 +225993,166 @@ │ │ │ │ movwcs r0, #4360 @ 0x1108 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stmdavs r4, {r0, r2, r3, r6, ip, lr, pc} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ mrc2 0, 3, pc, cr8, cr8, {0} │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ ldrtmi r6, [r9], -sp, lsr #16 │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrcc pc, [ip, -r8, asr #12]! │ │ │ │ + ldrbcs pc, [ip, r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ldc2 0, cr15, [r0, #424]! @ 0x1a8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2850 @ 0xb22 │ │ │ │ + movtcs lr, #2846 @ 0xb1e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, -r5, lsl #16] │ │ │ │ - ldcvc 6, cr15, [ip], #-288 @ 0xfffffee0 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0xeccf4 │ │ │ │ + ldclvs 6, cr15, [ip], #288 @ 0x120 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0xeccbc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcvs 6, cr15, [r0], {76} @ 0x4c │ │ │ │ + mrrcvs 6, 4, pc, r0, cr12 @ │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 1, cr15, [sl], {186} @ 0xba │ │ │ │ + ldc2l 1, cr15, [r6], {186} @ 0xba │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r4, #424] @ 0x1a8 │ │ │ │ suble r2, r8, r0, lsl #24 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stc2 0, cr15, [sl, #424] @ 0x1a8 │ │ │ │ stmdami r7!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4629 │ │ │ │ - blmi 0xa2b05c │ │ │ │ - blls 0x64709c │ │ │ │ + blmi 0xa2b024 │ │ │ │ + blls 0x647064 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a40f0 │ │ │ │ andcs fp, r4, #7488 @ 0x1d40 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r5], -fp, lsr #28 │ │ │ │ @ instruction: 0xd1b12800 │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf648002e │ │ │ │ - vmvn.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c064fc │ │ │ │ @ instruction: 0xf06a042f │ │ │ │ subcs pc, r0, #6336 @ 0x18c0 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - b 0xff629720 │ │ │ │ + b 0xff5296e8 │ │ │ │ strls r2, [r1], #-832 @ 0xfffffcc0 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - ldrtmi pc, [r1], -pc, lsl #25 @ │ │ │ │ + ldrtmi pc, [r1], -fp, lsl #25 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf648fd49 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7b3fd3f │ │ │ │ - stc2l 1, cr15, [r8], #744 @ 0x2e8 │ │ │ │ + stc2l 1, cr15, [r4], #744 @ 0x2e8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, lsl #21 │ │ │ │ + eorseq lr, r3, r4, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ ldrmi r4, [r0], pc, asr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmvn.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c024fc │ │ │ │ @ instruction: 0xf648042e │ │ │ │ - vmvn.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ + @ instruction: 0xf2c066fc │ │ │ │ @ instruction: 0xf64c062f │ │ │ │ - vshl.s64 d22, d0, #0 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ ldmib sp, {r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbge r4!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc2 0, cr15, [r0, #-424] @ 0xfffffe58 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a807 │ │ │ │ - movtcs lr, #2690 @ 0xa82 │ │ │ │ + movtcs lr, #2686 @ 0xa7e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - mcrr2 1, 11, pc, r4, cr10 @ │ │ │ │ + mcrr2 1, 11, pc, r0, cr10 @ │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [lr], #424 @ 0x1a8 │ │ │ │ cmnle r1, r0, lsl #30 │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ subcs pc, r0, #62720 @ 0xf500 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - b 0x1aa97fc │ │ │ │ + b 0x19a97c4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ strvs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - ldrbmi pc, [r9], -r9, lsr #24 @ │ │ │ │ + ldrbmi pc, [r9], -r5, lsr #24 @ │ │ │ │ @ instruction: 0xf06aa807 │ │ │ │ stmdami fp!, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xff64f7fd │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf648d126 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xf1b9fcd1 │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4], {106} @ 0x6a │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d27 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldclt 0, cr15, [r4], #424 @ 0x1a8 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4651 │ │ │ │ @ instruction: 0xf1b9fca9 │ │ │ │ sbcsle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0xf64d4649 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ bfi pc, fp, (invalid: 25:21) @ │ │ │ │ @ instruction: 0x46224639 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], {106} @ 0x6a │ │ │ │ @ instruction: 0xf1bae79b │ │ │ │ - svclt 0x0000fc3b │ │ │ │ + svclt 0x0000fc37 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, lsl #21 │ │ │ │ + eorseq lr, r3, r4, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5a │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ @@ -226179,110 +226165,110 @@ │ │ │ │ stc2 0, cr15, [r8, #-96]! @ 0xffffffa0 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r0, r2, r3, r7, pc}^ │ │ │ │ ldmib r0, {r8, r9, sl, lr}^ │ │ │ │ ldmib r0, {r1, r9, fp, sp, lr}^ │ │ │ │ and r9, r1, r4, lsl #16 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a6869 │ │ │ │ stccs 12, cr15, [r0], {91} @ 0x5b │ │ │ │ @ instruction: 0xf648d06f │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ mcrr2 0, 6, pc, lr, cr10 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vbic.i16 d19, #3072 @ 0x0c00 │ │ │ │ + @ instruction: 0xf2c02bfc │ │ │ │ @ instruction: 0xf1a90b2e │ │ │ │ - movtcs lr, #2492 @ 0x9bc │ │ │ │ + movtcs lr, #2488 @ 0x9b8 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ @ instruction: 0xf648b008 │ │ │ │ - vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 q11, q14, #0 │ │ │ │ @ instruction: 0xf64c052f │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4639fb75 │ │ │ │ + @ instruction: 0x4639fb71 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ ldmdami r3!, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ @ instruction: 0x46514831 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ subcs pc, r0, #2736 @ 0xab0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmib r6, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r2, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blpl 0x167a38 │ │ │ │ + blpl 0x167a00 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4649fb59 │ │ │ │ + @ instruction: 0x4649fb55 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #4864 @ 0x1300 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmib r4, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmib r0, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6489102 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vmla.f d17, d16, d0[2] │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - @ instruction: 0x4641fb3f │ │ │ │ + @ instruction: 0x4641fb3b │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x6ec32c │ │ │ │ - blls 0x6473b4 │ │ │ │ + blmi 0x6ec2f4 │ │ │ │ + blls 0x64737c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a4ff0 │ │ │ │ @ instruction: 0xf648bbe9 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe78ffbdf │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1ea9a8e │ │ │ │ + blx 0x1da9a56 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, asr #19 │ │ │ │ - eorseq lr, r3, ip, lsr #22 │ │ │ │ + eorseq lr, r3, r4, lsl #19 │ │ │ │ + eorseq lr, r3, ip, ror #21 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1025 @ 0xfffffbff │ │ │ │ - blmi 0x22b544 │ │ │ │ + blmi 0x22b50c │ │ │ │ svclt 0x0000e728 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1024 @ 0xfffffc00 │ │ │ │ - blmi 0x22b568 │ │ │ │ + blmi 0x22b530 │ │ │ │ svclt 0x0000e716 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stmdami fp, {r7, r9, sl, lr}^ │ │ │ │ movwcs fp, #4246 @ 0x1096 │ │ │ │ @@ -226303,546 +226289,546 @@ │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [r8], #-96 @ 0xffffffa0 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ strbmi r6, [r1], -r7, lsl #16 │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1a2961a │ │ │ │ + blx 0x1a295e2 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf648f873 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0x4628fb5b │ │ │ │ mcr2 7, 4, pc, cr14, cr13, {7} @ │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x15a963e │ │ │ │ + blx 0x15a9606 │ │ │ │ eorsle r2, fp, r1, lsl ip │ │ │ │ svclt 0x00082c02 │ │ │ │ eorsle r2, r7, sl, lsl #26 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf888f7fe │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x11a965e │ │ │ │ + blx 0x11a9626 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2228 @ 0x8b4 │ │ │ │ + movtcs lr, #2224 @ 0x8b0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - addscc pc, r4, sp, asr #12 │ │ │ │ + subscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbtvs pc, [r0], #1605 @ 0x645 @ │ │ │ │ + strtvs pc, [r0], #1605 @ 0x645 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - blx 0x1ba9bd0 │ │ │ │ + blx 0x1aa9b98 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xa2969a │ │ │ │ + blx 0xa29662 │ │ │ │ ldmdavs sl, {r0, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d9 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x6296b8 │ │ │ │ + bllt 0x629680 │ │ │ │ andle r2, r7, r3, lsl #28 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf06a002f │ │ │ │ strb pc, [r1, fp, lsl #22] @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + andspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x2296da │ │ │ │ + blx 0x2296a2 │ │ │ │ @ instruction: 0xf1bae7ba │ │ │ │ - svclt 0x0000faad │ │ │ │ + svclt 0x0000faa9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4617b099 │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls fp, #23074 @ 0x5a22 │ │ │ │ vtst.8 d29, d14, d7 │ │ │ │ - vsubw.s8 q11, q0, d24 │ │ │ │ - bl 0x1ae240 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ + bl 0x1ae208 │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrtcc pc, [ip], -r8, asr #12 @ │ │ │ │ + ldrbtcs pc, [ip], r8, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - blx 0xff229758 │ │ │ │ + blx 0xff229720 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a807 │ │ │ │ - vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 q11, q14, #0 │ │ │ │ @ instruction: 0xf1a9052f │ │ │ │ - movtcs lr, #2098 @ 0x832 │ │ │ │ + movtcs lr, #2094 @ 0x82e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf9f0f1ba │ │ │ │ + @ instruction: 0xf9ecf1ba │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfeba978c │ │ │ │ + blx 0xfeba9754 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a807 │ │ │ │ - movtcs lr, #2076 @ 0x81c │ │ │ │ + movtcs lr, #2072 @ 0x818 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf9def1ba │ │ │ │ + @ instruction: 0xf9daf1ba │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0xfe7297b0 │ │ │ │ + blx 0xfe729778 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a807 │ │ │ │ - movtcs lr, #2058 @ 0x80a │ │ │ │ + movtcs lr, #2054 @ 0x806 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf9ccf1ba │ │ │ │ + @ instruction: 0xf9c8f1ba │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0xfe2a97d4 │ │ │ │ + blx 0xfe2a979c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #4088 @ 0xff8 │ │ │ │ + movtcs lr, #4084 @ 0xff4 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf9baf1ba │ │ │ │ + @ instruction: 0xf9b6f1ba │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x1e297f8 │ │ │ │ + blx 0x1e297c0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #4070 @ 0xfe6 │ │ │ │ + movtcs lr, #4066 @ 0xfe2 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf9a8f1ba │ │ │ │ + @ instruction: 0xf9a4f1ba │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x19a981c │ │ │ │ + blx 0x19a97e4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #4052 @ 0xfd4 │ │ │ │ + movtcs lr, #4048 @ 0xfd0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf996f1ba │ │ │ │ + @ instruction: 0xf992f1ba │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0x1529840 │ │ │ │ + blx 0x1529808 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1129860 │ │ │ │ - @ instruction: 0xf9eaf1ba │ │ │ │ + blt 0x1129828 │ │ │ │ + @ instruction: 0xf9e6f1ba │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec448c8 │ │ │ │ + bl 0xfec44890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ strtmi pc, [r0], -sp, lsr #20 │ │ │ │ - blx 0xffba9746 │ │ │ │ + blx 0xffba970e │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x8a98a4 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + blx 0x8a986c │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x6a98b4 │ │ │ │ + blt 0x6a987c │ │ │ │ @ instruction: 0xf648b954 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strb pc, [fp, fp, lsl #20]! @ │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7dff9ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44944 │ │ │ │ + bl 0xfec4490c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ strtmi pc, [r0], -pc, ror #19 │ │ │ │ - blx 0xfec297c2 │ │ │ │ + blx 0xfec2978a │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e0f06a │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r8, {r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strb pc, [fp, sp, asr #19]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [pc, r1, asr #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec449c0 │ │ │ │ + bl 0xfec44988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ @ instruction: 0x4620f9b1 │ │ │ │ - blx 0x1ca983e │ │ │ │ + blx 0x1ca9806 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a2f06a │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt sl, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strb pc, [fp, pc, lsl #19]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [pc, r3, lsl #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44a3c │ │ │ │ + bl 0xfec44a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ @ instruction: 0x4620f973 │ │ │ │ - blx 0xd298ba │ │ │ │ + blx 0xd29882 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf964f06a │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt ip, {r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ubfx pc, r1, #18, #12 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [pc, r5, asr #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44ab8 │ │ │ │ + bl 0xfec44a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ @ instruction: 0x4620f935 │ │ │ │ - blx 0xffda9934 │ │ │ │ + blx 0xffda98fc │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf926f06a │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt lr, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7ebf913 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [pc, r7, lsl #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44b34 │ │ │ │ + bl 0xfec44afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ @ instruction: 0x4620f8f7 │ │ │ │ - blx 0xfee299b0 │ │ │ │ + blx 0xfee29978 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e8f06a │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt r0!, {r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ubfx pc, r5, #17, #12 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [pc, r9, asr #17] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44bb0 │ │ │ │ + bl 0xfec44b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ @ instruction: 0x4620f8b9 │ │ │ │ - blx 0x1ea9a2c │ │ │ │ + blx 0x1ea99f4 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8aaf06a │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt r2!, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7ebf897 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [pc, fp, lsl #17] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ ldrmi r4, [r4], -r5, asr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06a0300 │ │ │ │ stccs 8, cr15, [sl], {113} @ 0x71 │ │ │ │ vtst.8 , q7, │ │ │ │ - vsubw.s8 q11, q0, d24 │ │ │ │ - bl 0x1ae730 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ + bl 0x1ae6f8 │ │ │ │ @ instruction: 0xf64c0384 │ │ │ │ - vqshl.s64 d22, d0, #0 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ stcge 7, cr0, [r5, #-200] @ 0xffffff38 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - addsvs pc, r0, ip, asr #12 │ │ │ │ + subsvs pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf858f06a │ │ │ │ @ instruction: 0xf648bb9e │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ subcs pc, r0, #5046272 @ 0x4d0000 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc 1, cr15, [lr, #672]! @ 0x2a0 │ │ │ │ + ldc 1, cr15, [sl, #672]! @ 0x2a0 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ strls r0, [r0, -pc, lsr #2] │ │ │ │ @ instruction: 0xf6489102 │ │ │ │ - vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q11, q14, #64 │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1b94619 │ │ │ │ - @ instruction: 0x4641ff79 │ │ │ │ + @ instruction: 0x4641ff75 │ │ │ │ @ instruction: 0xf06a4628 │ │ │ │ - blmi 0x8ebba0 │ │ │ │ - blls 0x647b40 │ │ │ │ + blmi 0x8ebb68 │ │ │ │ + blls 0x647b08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a41f0 │ │ │ │ ldrtmi fp, [r1], -r3, lsr #16 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf818f06a │ │ │ │ stcge 7, cr14, [r5, #-804] @ 0xfffffcdc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a84628 │ │ │ │ - @ instruction: 0xf648ed88 │ │ │ │ - vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf648ed84 │ │ │ │ + vrsra.s64 q9, q14, #64 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - bicpl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + orrpl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vqshl.s64 d22, d0, #0 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ smladxls r0, r2, r7, r0 │ │ │ │ - @ instruction: 0xff3ef1b9 │ │ │ │ + @ instruction: 0xff3af1b9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xfff8f069 │ │ │ │ @ instruction: 0xf1b9e79e │ │ │ │ - svclt 0x0000ffa1 │ │ │ │ + svclt 0x0000ff9d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44d5c │ │ │ │ + bl 0xfec44d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xffe2f069 │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ lslslt pc, pc @ @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0x4628ffd3 │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ vfma.f32 d31, d9, d19 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r4, {r0, r1, r2, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffbcf069 │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffb0f069 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf858f018 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf64b4605 │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ mcrcs 15, 0, pc, cr0, cr5, {4} @ │ │ │ │ @ instruction: 0xf648dd55 │ │ │ │ - vmov.i16 d23, #4 @ 0x0004 │ │ │ │ + @ instruction: 0xf2c068d4 │ │ │ │ vadd.i8 d16, d6, d30 │ │ │ │ - vabdl.s8 , d0, d24 │ │ │ │ + vqdmlsl.s q9, d16, d0[6] │ │ │ │ @ instruction: 0xf1840731 │ │ │ │ - stccc 15, cr15, [r1, #-412] @ 0xfffffe64 │ │ │ │ + stccc 15, cr15, [r1, #-396] @ 0xfffffe74 │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0694640 │ │ │ │ stccs 15, cr15, [r8], #-484 @ 0xfffffe1c │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0xf64bdcee │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ adcmi pc, r6, #444 @ 0x1bc │ │ │ │ @ instruction: 0xf648d107 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ @ instruction: 0xf648bf65 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vshr.s64 q11, q4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf648ff5f │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ ldmdblt ip, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x004af069 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ strcs fp, [r0], #-3901 @ 0xfffff0c3 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -226866,3032 +226852,3032 @@ │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xffc2f017 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r1], -r5, lsl #16 │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bcc 0x102b65c │ │ │ │ - beq 0xcaa840 │ │ │ │ + bcs 0x2b624 │ │ │ │ + beq 0xcaa808 │ │ │ │ cdp2 0, 15, cr15, cr10, cr9, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vbic.i16 d23, #12 @ 0x000c │ │ │ │ + @ instruction: 0xf2c069fc │ │ │ │ @ instruction: 0xf1a8092f │ │ │ │ - movtcs lr, #3176 @ 0xc68 │ │ │ │ + movtcs lr, #3172 @ 0xc64 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ @ instruction: 0xf64ca008 │ │ │ │ - @ instruction: 0xf2c06890 │ │ │ │ + vmov.i16 q11, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf8cd0832 │ │ │ │ @ instruction: 0xf8cd9004 │ │ │ │ @ instruction: 0xf1b98000 │ │ │ │ - ldrtmi pc, [r9], -r3, lsr #28 @ │ │ │ │ + @ instruction: 0x4639fe1f │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ @ instruction: 0x4621fedd │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - mcrr 1, 10, pc, sl, cr8 @ │ │ │ │ + mcrr 1, 10, pc, r6, cr8 @ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bls 0x1684d0 │ │ │ │ + bls 0x168498 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - mcr2 1, 0, pc, cr12, cr9, {5} @ │ │ │ │ + mcr2 1, 0, pc, cr8, cr9, {5} @ │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ cdp2 0, 12, cr15, cr6, cr9, {3} │ │ │ │ stmdami ip, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - blmi 0x36c2d4 │ │ │ │ - blls 0x647e24 │ │ │ │ + blmi 0x36c29c │ │ │ │ + blls 0x647dec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06947f0 │ │ │ │ @ instruction: 0xf1b9beb1 │ │ │ │ - svclt 0x0000fe5b │ │ │ │ + svclt 0x0000fe57 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, lsl #21 │ │ │ │ + eorseq lr, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44fec │ │ │ │ + bl 0xfec44fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ cdp2 0, 9, cr15, cr10, cr9, {3} │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ @ instruction: 0xb1b8f857 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf90cf7fd │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 7, cr15, cr14, cr9, {3} │ │ │ │ @ instruction: 0xf648b954 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7e6fe73 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [sl, r7, ror #28] @ │ │ │ │ - ldrsbteq lr, [r3], -r8 │ │ │ │ + mlaseq r3, r8, ip, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45078 │ │ │ │ + bl 0xfec45040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ cdp2 0, 5, cr15, cr4, cr9, {3} │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ @ instruction: 0xb1b8f811 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c6f7fd │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 3, cr15, cr8, cr9, {3} │ │ │ │ @ instruction: 0xf648b954 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r6, sp, lsr #28]! @ │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [sl, r1, lsr #28] @ │ │ │ │ - eorseq lr, r3, r8, lsl #26 │ │ │ │ + eorseq lr, r3, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45104 │ │ │ │ + bl 0xfec450cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 0, cr15, cr14, cr9, {3} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36811 @ 0x8fcb @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrshlt pc, [ip, #-223] @ 0xffffff21 @ │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r2, #420]! @ 0x1a4 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r8, asr #12 │ │ │ │ + sbcsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8, #420]! @ 0x1a4 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r0, #420]! @ 0x1a4 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7d4fdd5 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r8, r9, asr #27] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec451b0 │ │ │ │ + bl 0xfec45178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [r8, #420]! @ 0x1a4 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36725 @ 0x8f75 @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, r9, lsr #27 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xff6abfe6 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + blx 0xff6abfae │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [ip, #420] @ 0x1a4 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r8, asr #12 │ │ │ │ + sbcsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #420] @ 0x1a4 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [sl, #420] @ 0x1a4 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7d4fd7f │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7c8fd73 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4525c │ │ │ │ + bl 0xfec45224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [r2, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36639 @ 0x8f1f @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, r3, asr sp @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xfe12c092 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + blx 0xfe12c05a │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r6, #-420] @ 0xfffffe5c │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r8, asr #12 │ │ │ │ + sbcsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #-420]! @ 0xfffffe5c │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r4, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [r4, r9, lsr #26] @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ bfi pc, sp, (invalid: 26:8) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45308 │ │ │ │ + bl 0xfec452d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [ip, #-420] @ 0xfffffe5c │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #3216 @ 0xc90 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], #420 @ 0x1a4 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [sl], #420 @ 0x1a4 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vfma.f32 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], {105} @ 0x69 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], {105} @ 0x69 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec453c4 │ │ │ │ + bl 0xfec4538c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [lr], #420 @ 0x1a4 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #1712 @ 0x6b0 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], {105} @ 0x69 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [ip], {105} @ 0x69 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf249fc81 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r3, r4, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], #-420 @ 0xfffffe5c │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], #-420 @ 0xfffffe5c │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45480 │ │ │ │ + bl 0xfec45448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ mrrc2 0, 6, pc, r0, cr9 @ │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #13, 28 @ 0xd0 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], #-420 @ 0xfffffe5c │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [lr], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf249fc23 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4, sl, fp, ip, sp, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], {105} @ 0x69 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {105} @ 0x69 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4553c │ │ │ │ + bl 0xfec45504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xffdaa4fa │ │ │ │ + blx 0xffdaa4c2 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #11200 @ 0x2bc0 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff72a52e │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + blx 0xff72a4f6 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff52a53c │ │ │ │ + bllt 0xff52a504 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vqdmulh.s , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfedaa57a │ │ │ │ + blx 0xfedaa542 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfeaaa592 │ │ │ │ + blx 0xfeaaa55a │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec455f8 │ │ │ │ + bl 0xfec455c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfe62a5b6 │ │ │ │ + blx 0xfe62a57e │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #5184 @ 0x1440 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1faa5ea │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + blx 0x1faa5b2 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1daa5f8 │ │ │ │ + bllt 0x1daa5c0 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vqdmulh.s , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x162a636 │ │ │ │ + blx 0x162a5fe │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x132a64e │ │ │ │ + blx 0x132a616 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - subne pc, r0, r9, asr #12 │ │ │ │ + andne pc, r0, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ - blx 0xeaa672 │ │ │ │ + blx 0xeaa63a │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - eorsvc pc, ip, r8, asr #12 │ │ │ │ + rscsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xc2a686 │ │ │ │ - eorvc pc, r4, r8, asr #12 │ │ │ │ + blx 0xc2a64e │ │ │ │ + rscvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xaaa692 │ │ │ │ + blx 0xaaa65a │ │ │ │ subsle r2, r0, r0, lsl #28 │ │ │ │ subsle r2, r4, r0, lsl #26 │ │ │ │ - ldmibcc r4, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbcc r4, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - stmdavc ip, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs ip, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldrcc pc, [ip, -r8, asr #12]! │ │ │ │ + ldrbcs pc, [ip, r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ @ instruction: 0x4601fcd1 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ - blx 0x3aa6ca │ │ │ │ + blx 0x3aa692 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xbed738 │ │ │ │ + bne 0xbed700 │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-3197 @ 0xfffff383 │ │ │ │ ldrtmi fp, [r8], -sp, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ - blx 0xfffaa6e8 │ │ │ │ + blx 0xfffaa6b0 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0x4601fcb7 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf648bb7c │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [sp, r9, ror #21] @ │ │ │ │ strtmi r4, [r0], -ip, ror #4 │ │ │ │ - blx 0x1b2a5aa │ │ │ │ - bllt 0x1cffd7c │ │ │ │ + blx 0x1b2a572 │ │ │ │ + bllt 0x1cffd44 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf069002f │ │ │ │ @ instruction: 0xf648fadb │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0x2e00fad5 │ │ │ │ @ instruction: 0xf64fd1b0 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d20, d16, d0[5] │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ vpmax.s8 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf64cfac7 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ @ instruction: 0x4621babf │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfee2a774 │ │ │ │ + blx 0xfee2a73c │ │ │ │ strtmi lr, [r1], -r8, lsr #15 │ │ │ │ - rsbpl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfec2a784 │ │ │ │ - adcvc pc, ip, ip, asr #12 │ │ │ │ + blx 0xfec2a74c │ │ │ │ + rsbvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfea2a794 │ │ │ │ + blt 0xfea2a75c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec457f8 │ │ │ │ + bl 0xfec457c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r2, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe4aa7c0 │ │ │ │ + blx 0xfe4aa788 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x20aa7e0 │ │ │ │ + blx 0x20aa7a8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vmvn.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c064fc │ │ │ │ @ instruction: 0xf1a7042f │ │ │ │ - movtcs lr, #4076 @ 0xfec │ │ │ │ + movtcs lr, #4072 @ 0xfe8 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xf9a6f1b9 │ │ │ │ + @ instruction: 0xf9a2f1b9 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x192a81c │ │ │ │ + blx 0x192a7e4 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d16 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x152a83c │ │ │ │ + blt 0x152a804 │ │ │ │ @ instruction: 0xf648b954 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r5, r5, asr #20] @ │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7b9fa39 │ │ │ │ - @ instruction: 0xf9e2f1b9 │ │ │ │ + @ instruction: 0xf9def1b9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec458d8 │ │ │ │ + bl 0xfec458a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, r2, lsr fp │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8aa8a0 │ │ │ │ + blx 0x8aa868 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ - movtcs lr, #3984 @ 0xf90 │ │ │ │ + movtcs lr, #3980 @ 0xf8c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrvc pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ - streq pc, [pc, #-704]! @ 0xee45c │ │ │ │ + ldrbvs pc, [ip, #1608]! @ 0x648 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xee424 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf64c9501 │ │ │ │ - vshl.s64 d22, d0, #0 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - @ instruction: 0xf946f1b9 │ │ │ │ + @ instruction: 0xf942f1b9 │ │ │ │ ldrtmi sl, [r1], -r5, lsl #16 │ │ │ │ - blx 0x12a8dc │ │ │ │ + blx 0x12a8a4 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ ldrhlt pc, [r0, #189] @ 0xbd @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ - blmi 0x66cf1c │ │ │ │ - blls 0x6487c4 │ │ │ │ + blmi 0x66cee4 │ │ │ │ + blls 0x64878c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0694070 │ │ │ │ ldmdblt r4, {r0, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d6f069 │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9caf069 │ │ │ │ @ instruction: 0xf1b9e7d7 │ │ │ │ - svclt 0x0000f973 │ │ │ │ + svclt 0x0000f96f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec459b8 │ │ │ │ + bl 0xfec45980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - bcs 0x1c18e4 │ │ │ │ + bcs 0x1c18ac │ │ │ │ ldrls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ ldcls 7, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x662944 │ │ │ │ + bcs 0x66290c │ │ │ │ stmdami r2, {r4, ip, lr, pc}^ │ │ │ │ ldmdals r5, {r2, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4044 │ │ │ │ cmnle sl, r0 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmla.i d23, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt lr, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - teqpvc r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf994f069 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ - movtcs lr, #3846 @ 0xf06 │ │ │ │ + movtcs lr, #3842 @ 0xf02 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vbic.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ + vqshl.s64 q9, q14, #0 │ │ │ │ @ instruction: 0xf648072e │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ + @ instruction: 0xf2c06cfc │ │ │ │ strls r0, [r2, -pc, lsr #24] │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcvs 6, cr15, [r0], {76} @ 0x4c │ │ │ │ + mrrcvs 6, 4, pc, r0, cr12 @ │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8baf1b9 │ │ │ │ + @ instruction: 0xf8b6f1b9 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf974f069 │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf96af069 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x86d81c │ │ │ │ - blls 0x6488dc │ │ │ │ + blmi 0x86d7e4 │ │ │ │ + blls 0x6488a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06940f0 │ │ │ │ @ instruction: 0x4633b955 │ │ │ │ @ instruction: 0xf6484622 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vshr.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrtmi pc, [r8], -r9, asr #18 @ │ │ │ │ ldc2l 7, cr15, [r2], {252} @ 0xfc │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - eorcc pc, r4, r8, asr #12 │ │ │ │ + rsccs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06940f0 │ │ │ │ @ instruction: 0x4639b935 │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92ef069 │ │ │ │ @ instruction: 0xf1b9e7c2 │ │ │ │ - svclt 0x0000f8d7 │ │ │ │ + svclt 0x0000f8d3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r8, lsl #19 │ │ │ │ + eorseq lr, r3, r8, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45af4 │ │ │ │ + bl 0xfec45abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf069461d │ │ │ │ @ instruction: 0xf114f915 │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strtmi pc, [r8], -r7, lsl #18 │ │ │ │ - blx 0xff22a98c │ │ │ │ + blx 0xff22a954 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f8f069 │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vpadd.i8 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694070 │ │ │ │ @ instruction: 0xf648b8eb │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strtmi pc, [r8], -r1, ror #17 │ │ │ │ - blx 0xfe8aa9d8 │ │ │ │ + blx 0xfe8aa9a0 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f069 │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c4f069 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - eorseq lr, r3, r4, asr #26 │ │ │ │ + eorseq lr, r3, r4, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45bc0 │ │ │ │ + bl 0xfec45b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0690640 │ │ │ │ strtmi pc, [r8], -sp, lsr #17 │ │ │ │ - blx 0x1baaa40 │ │ │ │ + blx 0x1baaa08 │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89ef069 │ │ │ │ @ instruction: 0xf186fab6 │ │ │ │ stmdbeq r9, {r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 4, pc, cr4, cr12, {7} │ │ │ │ vmul.i8 d27, d9, d30 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06940f8 │ │ │ │ @ instruction: 0xb1bfb88f │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr12, cr12, {7} │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmlt r2, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf648b9e5 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7d7f877 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r8, asr #12 │ │ │ │ + sbcsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf86cf069 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmdalt r4!, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ sbfx pc, r9, #16, #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45c90 │ │ │ │ + bl 0xfec45c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xec0318 │ │ │ │ + blmi 0xec02e0 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6484604 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ cdpls 0, 1, cr0, cr12, cr14, {1} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf840f069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03f │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf830f069 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ andne pc, r0, #148, 16 @ 0x940000 │ │ │ │ - strtvs pc, [r8], #1608 @ 0x648 │ │ │ │ + strbtvs pc, [r8], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ svclt 0x00082900 │ │ │ │ tstcs r0, lr, lsr r6 │ │ │ │ - ldc 1, cr15, [r6, #668] @ 0x29c │ │ │ │ + ldc 1, cr15, [r2, #668] @ 0x29c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ - addscc pc, r4, sp, asr #12 │ │ │ │ + subscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-2 │ │ │ │ @ instruction: 0xf1b8a805 │ │ │ │ - shsaxmi pc, r1, r1 @ │ │ │ │ + ldrtmi pc, [r1], -sp, asr #30 @ │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ - blmi 0x66cb50 │ │ │ │ - blls 0x648b90 │ │ │ │ + blmi 0x66cb18 │ │ │ │ + blls 0x648b58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff0f068 │ │ │ │ @ instruction: 0x4629e7be │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe4f068 │ │ │ │ @ instruction: 0xf1b8e7b2 │ │ │ │ - svclt 0x0000ff8d │ │ │ │ + svclt 0x0000ff89 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45d84 │ │ │ │ + bl 0xfec45d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ mcrls 6, 0, r4, cr8, cr13, {0} │ │ │ │ @ instruction: 0xffccf068 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffbef068 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ @ instruction: 0x4601f97b │ │ │ │ @ instruction: 0xf648b350 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r8], -pc, lsr #31 @ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #51380224 @ 0x3100000 │ │ │ │ - blx 0xc2cbdc │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + blx 0xc2cba4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x009ef068 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r8, asr #12 │ │ │ │ + andsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff94f068 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ @ instruction: 0x4601f951 │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [r2, r3, lsl #31] @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c6ff77 │ │ │ │ - eorseq lr, r3, ip, asr sp │ │ │ │ + eorseq lr, r3, ip, lsl sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45e58 │ │ │ │ + bl 0xfec45e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf068461d │ │ │ │ @ instruction: 0xf114ff63 │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ qsaxmi pc, r8, r5 @ │ │ │ │ @ instruction: 0xf912f017 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff46f068 │ │ │ │ @ instruction: 0x4630b15e │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ vmla.f32 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0xf64dbf39 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q6, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vmax.f32 d31, d9, d31 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0xf648bf27 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ qadd16mi pc, r8, sp @ │ │ │ │ @ instruction: 0xf8daf017 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff0cf068 │ │ │ │ strtmi lr, [r9], -r4, asr #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff00f068 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45f44 │ │ │ │ + bl 0xfec45f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ cdp2 0, 14, cr15, cr12, cr8, {3} │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr14, cr8, {3} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ @ instruction: 0x4601f89b │ │ │ │ @ instruction: 0xf648b358 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r9], -pc, asr #29 @ │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf950f7fc │ │ │ │ @ instruction: 0x4631481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vmla.i8 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ @ instruction: 0xf648bebd │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4628feb3 │ │ │ │ @ instruction: 0xf870f017 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr2, cr8, {3} │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr6, cr8, {3} │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - eorseq lr, r3, r8, lsl #26 │ │ │ │ - eorseq lr, r3, r0, lsl #27 │ │ │ │ + eorseq lr, r3, r8, asr #25 │ │ │ │ + eorseq lr, r3, r0, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46020 │ │ │ │ + bl 0xfec45fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 8, cr15, cr0, cr8, {3} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movwlt pc, #34877 @ 0x883d @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4620fe71 │ │ │ │ @ instruction: 0xf82ef017 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr2, cr8, {3} │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 5, cr15, cr10, cr8, {3} │ │ │ │ @ instruction: 0xf648b9b5 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, pc, asr #28] @ │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [pc, r3, asr #28] @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c4fe37 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, fp, lsr #28] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec460ec │ │ │ │ + bl 0xfec460b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 1, cr15, cr10, cr8, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36823 @ 0x8fd7 @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -fp, lsl #28 │ │ │ │ @ instruction: 0xffc8f016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #416]! @ 0x1a0 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r4, #416]! @ 0x1a0 │ │ │ │ @ instruction: 0xf648b9b5 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, r9, ror #27] @ │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dffddd │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c4fdd1 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, r5, asr #27] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec461b8 │ │ │ │ + bl 0xfec46180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [r4, #416]! @ 0x1a0 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36721 @ 0x8f71 @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -r5, lsr #27 │ │ │ │ @ instruction: 0xff62f016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6, #416] @ 0x1a0 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [lr, #416] @ 0x1a0 │ │ │ │ @ instruction: 0xf648b9b5 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, r3, lsl #27] @ │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dffd77 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, fp, ror #26] @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c7fd5f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46284 │ │ │ │ + bl 0xfec4624c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [lr, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36619 @ 0x8f0b @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4620fd3f │ │ │ │ mrc2 0, 7, pc, cr12, cr6, {0} │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #-416]! @ 0xfffffe60 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [r8, #-416]! @ 0xfffffe60 │ │ │ │ @ instruction: 0xf648b9b5 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, sp, #26, #3 @ │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r1, #26, #6 @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, r5, lsl #26] @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c7fcf9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46350 │ │ │ │ + bl 0xfec46318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c09cc │ │ │ │ + blmi 0x10c0994 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ strtmi pc, [r8], -r1, ror #25 │ │ │ │ mrc2 0, 4, pc, cr14, cr6, {0} │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stccs 12, cr15, [r0], {209} @ 0xd1 │ │ │ │ @ instruction: 0xf648d137 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #50432 @ 0xc500 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbtcc pc, [r4], #578 @ 0x242 @ │ │ │ │ + strtcc pc, [r4], #578 @ 0x242 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - b 0xdab85c │ │ │ │ + b 0xcab824 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - addscc pc, r4, sp, asr #12 │ │ │ │ + subscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - ldrtmi pc, [r1], -sp, ror #23 @ │ │ │ │ + ldrtmi pc, [r1], -r9, ror #23 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x7ee488 │ │ │ │ - blls 0x649258 │ │ │ │ + blmi 0x7ee450 │ │ │ │ + blls 0x649220 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0x4621bc97 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], {104} @ 0x68 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], {104} @ 0x68 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4], #-416 @ 0xfffffe60 │ │ │ │ @ instruction: 0xf1b8e7a1 │ │ │ │ - svclt 0x0000fc1d │ │ │ │ + svclt 0x0000fc19 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46464 │ │ │ │ + bl 0xfec4642c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c0ae0 │ │ │ │ + blmi 0x10c0aa8 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ @ instruction: 0x4628fc57 │ │ │ │ mrc2 0, 0, pc, cr4, cr6, {0} │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stccs 12, cr15, [r0], {71} @ 0x47 │ │ │ │ @ instruction: 0xf648d137 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #15104 @ 0x3b00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbtcc pc, [r4], #578 @ 0x242 @ │ │ │ │ + strtcc pc, [r4], #578 @ 0x242 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - stmib r8!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmib r4!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - addscc pc, r4, sp, asr #12 │ │ │ │ + subscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - ldrtmi pc, [r1], -r3, ror #22 @ │ │ │ │ + @ instruction: 0x4631fb5f │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x7ee374 │ │ │ │ - blls 0x64936c │ │ │ │ + blmi 0x7ee33c │ │ │ │ + blls 0x649334 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ strtmi fp, [r1], -sp, lsl #24 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {104} @ 0x68 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffeab4ee │ │ │ │ + blx 0xffeab4b6 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffbab506 │ │ │ │ + blx 0xffbab4ce │ │ │ │ @ instruction: 0xf1b8e7a1 │ │ │ │ - svclt 0x0000fb93 │ │ │ │ + svclt 0x0000fb8f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46578 │ │ │ │ + bl 0xfec46540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stclmi 15, cr0, [pc, #-576] @ 0xef140 │ │ │ │ + stclmi 15, cr0, [pc, #-576] @ 0xef108 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf016460c │ │ │ │ strmi pc, [r5], -fp, lsl #25 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r1, [r8], -r1, lsr #17 │ │ │ │ stc2 0, cr15, [r2], {22} │ │ │ │ @ instruction: 0xf6484604 │ │ │ │ - vmla.i d23, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ stccs 0, cr0, [r0], {46} @ 0x2e │ │ │ │ stmdavs r7!, {r1, r6, ip, lr, pc} │ │ │ │ - blx 0xff0ab55e │ │ │ │ + blx 0xff0ab526 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vmvn.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ + @ instruction: 0xf2c066fc │ │ │ │ @ instruction: 0xf1a7062f │ │ │ │ - @ instruction: 0xf648e92c │ │ │ │ - vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf648e928 │ │ │ │ + vrsra.s64 q9, q14, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r6, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - blx 0xffaabad0 │ │ │ │ + blx 0xff9aba98 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfe92b59a │ │ │ │ + blx 0xfe92b562 │ │ │ │ andsle r2, r8, r2, lsl #30 │ │ │ │ svccs 0x0000d845 │ │ │ │ @ instruction: 0xf648d03c │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ - blmi 0xbee264 │ │ │ │ - blls 0x64947c │ │ │ │ + blmi 0xbee22c │ │ │ │ + blls 0x649444 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 125) │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ @ instruction: 0xf648bb85 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7e8fb7f │ │ │ │ - blx 0x202b5e2 │ │ │ │ + blx 0x202b5aa │ │ │ │ subcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ - movtcs lr, #2286 @ 0x8ee │ │ │ │ + movtcs lr, #2282 @ 0x8ea │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrtvc pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xef460 │ │ │ │ + ldrbtvs pc, [ip], #1608 @ 0x648 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xef428 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - blx 0xfea2bb54 │ │ │ │ + blx 0xfe92bb1c │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x18ab61e │ │ │ │ - rsbsvc pc, r0, r8, asr #12 │ │ │ │ + blx 0x18ab5e6 │ │ │ │ + eorsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x172b62a │ │ │ │ + blx 0x172b5f2 │ │ │ │ subcs lr, r0, #50593792 @ 0x3040000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmia r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r1], -r5, lsl #16 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #0, 8 │ │ │ │ @ instruction: 0xf1b82201 │ │ │ │ - ldrtmi pc, [r9], -r7, lsl #21 @ │ │ │ │ + ldrtmi pc, [r9], -r3, lsl #21 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ str pc, [sl, r1, asr #22]! │ │ │ │ - blx 0xffbabb9c │ │ │ │ + blx 0xffaabb64 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec466c8 │ │ │ │ + bl 0xfec46690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xffb2b536 │ │ │ │ + blx 0xffb2b4fe │ │ │ │ @ instruction: 0x4684b170 │ │ │ │ - orrscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + cmppcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - addvc pc, ip, r8, asr #12 │ │ │ │ + subvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ - bllt 0x8ab69c │ │ │ │ + bllt 0x8ab664 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684010 │ │ │ │ svclt 0x0000bb11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46720 │ │ │ │ + bl 0xfec466e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ - blx 0xab6dc │ │ │ │ + blx 0xab6a4 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffd2b6f8 │ │ │ │ + blx 0xffd2b6c0 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -sp, lsr #25 │ │ │ │ @ instruction: 0xf648b3b0 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ orrlt pc, r6, r1, ror #21 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf90ef7fc │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fb2201 │ │ │ │ vmla.f32 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ @ instruction: 0xf648bacf │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q6, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, r5, asr #21]! @ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r8, asr #12 │ │ │ │ + andsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfefab764 │ │ │ │ + blx 0xfefab72c │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fc77 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r6, r9, lsr #21] @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7bafa9d │ │ │ │ - eorseq lr, r3, r0, lsl #27 │ │ │ │ + eorseq lr, r3, r0, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4680c │ │ │ │ + bl 0xfec467d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ - blx 0xfe32b7c8 │ │ │ │ + blx 0xfe32b790 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1fab7e4 │ │ │ │ + blx 0x1fab7ac │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fc37 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1bab804 │ │ │ │ + blx 0x1bab7cc │ │ │ │ @ instruction: 0xf648b9b6 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stmdami r0!, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x15ab834 │ │ │ │ + blt 0x15ab7fc │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r6, r7, asr #20]! @ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r8, asr #12 │ │ │ │ + andsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x102b860 │ │ │ │ + blx 0x102b828 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fbf9 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldr pc, [pc, fp, lsr #20]! │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7b3fa1f │ │ │ │ - eorseq lr, r3, r0, lsl #27 │ │ │ │ + eorseq lr, r3, r0, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46908 │ │ │ │ + bl 0xfec468d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1080f90 │ │ │ │ + blmi 0x1080f58 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ strtmi pc, [r0], -r5, lsl #20 │ │ │ │ - blx 0xff1ab78e │ │ │ │ + blx 0xff1ab756 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #4014080 @ 0x3d4000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrvc pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ - streq pc, [pc, #-704]! @ 0xef49c │ │ │ │ - svc 0x0062f1a6 │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + ldrbvs pc, [ip, #1608]! @ 0x648 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xef464 │ │ │ │ + svc 0x005ef1a6 │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - @ instruction: 0x4639f91d │ │ │ │ + @ instruction: 0x4639f919 │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ subcs pc, r0, #3522560 @ 0x35c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x0048f1a6 │ │ │ │ + svc 0x0044f1a6 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - ldrtmi pc, [r1], -r7, lsl #18 @ │ │ │ │ + ldrtmi pc, [r1], -r3, lsl #18 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x66debc │ │ │ │ - blls 0x649824 │ │ │ │ + blmi 0x66de84 │ │ │ │ + blls 0x6497ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldmdblt r4, {r0, r4, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a6f068 │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99af068 │ │ │ │ @ instruction: 0xf1b8e7a3 │ │ │ │ - svclt 0x0000f943 │ │ │ │ + svclt 0x0000f93f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46a18 │ │ │ │ + bl 0xfec469e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ @ instruction: 0xf982f068 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf974f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fb31 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf964f068 │ │ │ │ @ instruction: 0xf648b9b6 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stmdami r0!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xff7ad87e │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + blx 0xff7ad846 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmdblt ip, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r6, r1, asr #18]! @ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r8, asr #12 │ │ │ │ + andsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf936f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601faf3 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldr pc, [pc, r5, lsr #18]! │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7b3f919 │ │ │ │ - eorseq lr, r3, r0, lsl #27 │ │ │ │ + eorseq lr, r3, r0, asr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0680640 │ │ │ │ strtmi pc, [r8], -r1, lsl #18 │ │ │ │ - blx 0xff0ab994 │ │ │ │ + blx 0xff0ab95c │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ - blx 0xfeeadd1c │ │ │ │ + blx 0xfeeadce4 │ │ │ │ strtmi pc, [r0], -r6, lsl #3 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt r2!, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ @ instruction: 0xf1b8ff0f │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f068 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt r8, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vtst.8 d31, d25, d29 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06841f0 │ │ │ │ stmiblt r5, {r0, r2, r4, r5, r7, fp, ip, sp, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8aaf068 │ │ │ │ @ instruction: 0xf648e7b7 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q6, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xf1b8f89f │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ strtmi lr, [r9], -r0, asr #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf890f068 │ │ │ │ svclt 0x0000e79d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x6706e9dd │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf006461d │ │ │ │ @ instruction: 0xf0680840 │ │ │ │ @ instruction: 0xf114f879 │ │ │ │ eorsle r0, r7, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -fp, ror #16 │ │ │ │ - blx 0xb2bac0 │ │ │ │ + blx 0xb2ba88 │ │ │ │ @ instruction: 0xb3b84601 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf85cf068 │ │ │ │ @ instruction: 0xf188fab8 │ │ │ │ stmdbeq r9, {r4, r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 2, pc, cr2, cr11, {7} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vrhadd.s8 d29, d9, d7 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06841f0 │ │ │ │ teqlt pc, #4915200 @ 0x4b0000 │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 3, pc, cr8, cr11, {7} │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt lr!, {r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r8, asr #12 │ │ │ │ + andsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf834f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601f9f1 │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b9e5 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r5, r3, lsr #16] @ │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r8, asr #12 │ │ │ │ + sbcsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf818f068 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r0, {r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ str pc, [r7, r5, lsl #16]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x7606e9dd │ │ │ │ @ instruction: 0xf8dd461d │ │ │ │ @ instruction: 0xf0678020 │ │ │ │ @ instruction: 0xf114ffef │ │ │ │ suble r0, ip, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strtmi pc, [r8], -r1, ror #31 │ │ │ │ @ instruction: 0xf99ef016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf648d04b │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami sp!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ - blx 0x15adb8c │ │ │ │ + blx 0x15adb54 │ │ │ │ andcs r4, r0, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf1b8fa4d │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffbaf067 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00b2f067 │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ vmax.f32 d31, d25, d23 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ @ instruction: 0xf648bf9f │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ qadd8mi pc, r8, r5 @ │ │ │ │ @ instruction: 0xf952f016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff84f067 │ │ │ │ @ instruction: 0x4629e7b1 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff78f067 │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - eorseq lr, r3, r4, lsr #27 │ │ │ │ - ldrshteq lr, [r3], -r8 │ │ │ │ + eorseq lr, r3, r4, ror #26 │ │ │ │ + ldrhteq lr, [r3], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46e5c │ │ │ │ + bl 0xfec46e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf067461c │ │ │ │ strtmi pc, [r8], -r1, ror #30 │ │ │ │ @ instruction: 0xf91ef016 │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf114ff51 │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldrtmi pc, [r0], -r3, asr #30 @ │ │ │ │ @ instruction: 0xf900f016 │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff34f067 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x002cf067 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r8, asr #12 │ │ │ │ + andsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff22f067 │ │ │ │ @ instruction: 0xf0164630 │ │ │ │ @ instruction: 0x4601f8df │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xf64dbb16 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ bfi pc, r1, (invalid: 30:27) @ │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r2, r5, lsl #30]! │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7a6fef9 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r7, sp, ror #29]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46f68 │ │ │ │ + bl 0xfec46f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x14815e8 │ │ │ │ + blmi 0x14815b0 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ cdp2 0, 13, cr15, cr4, cr7, {3} │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr6, cr7, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r3, lsl #17 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr6, cr7, {3} │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr10, cr7, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d2, d5 │ │ │ │ - vmls.i d19, d16, d0[5] │ │ │ │ + vaddhn.i16 d19, q8, q10 │ │ │ │ @ instruction: 0xf1a60432 │ │ │ │ - movtcs lr, #3096 @ 0xc18 │ │ │ │ + movtcs lr, #3092 @ 0xc14 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - ldc2l 1, cr15, [r2, #732] @ 0x2dc │ │ │ │ + stc2l 1, cr15, [lr, #732] @ 0x2dc │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr12, cr7, {3} │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d28 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 7, cr15, cr12, cr7, {3} │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7c5fe71 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r8, asr #12 │ │ │ │ + andsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr6, cr7, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r3, lsr #16 │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe79dfe55 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r1, r9, asr #28] │ │ │ │ - ldc2l 1, cr15, [r2, #732]! @ 0x2dc │ │ │ │ + stc2l 1, cr15, [lr, #732]! @ 0x2dc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0xf6484b48 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf067971e │ │ │ │ subcs pc, r0, #688 @ 0x2b0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrcc pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ + ldrbcs pc, [ip, #1608]! @ 0x648 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0xfe72c58c │ │ │ │ + bl 0xfe62c554 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489502 │ │ │ │ - vmvn.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c064fc │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - stmdage r5, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r5, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0674641 │ │ │ │ ldrtmi pc, [r0], -sp, lsl #28 @ │ │ │ │ @ instruction: 0xffcaf015 │ │ │ │ suble r2, sl, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr0, cr7, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf648d133 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ subcs pc, r0, #15552 @ 0x3cc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x1a2c5f4 │ │ │ │ + bl 0x192c5bc │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d2, d2 │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b74619 │ │ │ │ - @ instruction: 0x4639fd1f │ │ │ │ + @ instruction: 0x4639fd1b │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - blmi 0x72f6ec │ │ │ │ - blls 0x649ff4 │ │ │ │ + blmi 0x72f6b4 │ │ │ │ + blls 0x649fbc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ strbmi fp, [r9], -r9, asr #27 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #412]! @ 0x19c │ │ │ │ ldmdblt lr!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3fdb5 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #412]! @ 0x19c │ │ │ │ @ instruction: 0xf1b7e7aa │ │ │ │ - svclt 0x0000fd55 │ │ │ │ + svclt 0x0000fd51 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ svcls 0x0020002e │ │ │ │ ldmdals lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2 0, cr15, [ip, #412] @ 0x19c │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d05f │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #-412]! @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601ff3b │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #-412]! @ 0xfffffe64 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vmvn.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ + @ instruction: 0xf2c026fc │ │ │ │ @ instruction: 0xf1a6062e │ │ │ │ - movtcs lr, #2780 @ 0xadc │ │ │ │ + movtcs lr, #2776 @ 0xad8 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - ldrvc pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ - streq pc, [pc, #-704]! @ 0xefdc0 │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [ip, #1608]! @ 0x648 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xefd88 │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - ldc2 1, cr15, [r6], {183} @ 0xb7 │ │ │ │ + ldc2 1, cr15, [r2], {183} @ 0xb7 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r0, #-412] @ 0xfffffe64 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a6a805 │ │ │ │ - movtcs lr, #2754 @ 0xac2 │ │ │ │ + movtcs lr, #2750 @ 0xabe │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - stc2 1, cr15, [r4], {183} @ 0xb7 │ │ │ │ + stc2 1, cr15, [r0], {183} @ 0xb7 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [lr, #-412]! @ 0xfffffe64 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ - blmi 0x86ffc4 │ │ │ │ - blls 0x64a134 │ │ │ │ + blmi 0x86ff8c │ │ │ │ + blls 0x64a0fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ @ instruction: 0xf648bd29 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628fd1f │ │ │ │ mrc2 0, 6, pc, cr12, cr5, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #-412] @ 0xfffffe64 │ │ │ │ @ instruction: 0x4629e79e │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-412] @ 0xfffffe64 │ │ │ │ @ instruction: 0xf1b7e792 │ │ │ │ - svclt 0x0000fcab │ │ │ │ + svclt 0x0000fca7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r0, lsl #27 │ │ │ │ + eorseq lr, r3, r0, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4734c │ │ │ │ + bl 0xfec47314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ stc2l 0, cr15, [r8], #412 @ 0x19c │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, asr #32 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], {103} @ 0x67 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fe97 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], {103} @ 0x67 │ │ │ │ svceq 0x0064f117 │ │ │ │ @ instruction: 0x4639d03e │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], #412 @ 0x19c │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fe79 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], #412 @ 0x19c │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [r4], #412 @ 0x19c │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r8, asr #12 │ │ │ │ + andsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], {103} @ 0x67 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fe57 │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ @ instruction: 0xf648bb95 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [sp, r9, lsl #25]! │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvc pc, r0, r8, asr #12 │ │ │ │ + andsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fe3b │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [pc, sp, ror #24]! │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r3, r1, ror #24]! │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe789fc55 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47498 │ │ │ │ + bl 0xfec47460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15c1b14 │ │ │ │ + blmi 0x15c1adc │ │ │ │ stmdavs r9, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ ldc2 0, cr15, [ip], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0154638 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0154620 │ │ │ │ strmi pc, [r1], -r9, ror #27 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], {103} @ 0x67 │ │ │ │ teqle r7, r0, lsl #28 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], {103} @ 0x67 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d2, d5 │ │ │ │ - vmls.i d19, d16, d0[5] │ │ │ │ + vaddhn.i16 d19, q8, q10 │ │ │ │ @ instruction: 0xf1a60432 │ │ │ │ - movtcs lr, #2430 @ 0x97e │ │ │ │ + movtcs lr, #2426 @ 0x97a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0xf2ca2a │ │ │ │ + blx 0xe2c9f2 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xffdac4f2 │ │ │ │ + blx 0xffdac4ba │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , , q2 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xff9ac510 │ │ │ │ + bllt 0xff9ac4d8 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7c5fbd7 │ │ │ │ @ instruction: 0xf648b9b7 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [sp, fp, asr #23] │ │ │ │ @ instruction: 0xf648b9b4 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7a1fbbf │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe785fbb3 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r9, r7, lsr #23] │ │ │ │ - blx 0x152cace │ │ │ │ + blx 0x142ca96 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ svcls 0x0008461d │ │ │ │ - blx 0xfe4ac5ba │ │ │ │ + blx 0xfe4ac582 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r5, asr #32 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe12c5d6 │ │ │ │ + blx 0xfe12c59e │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fd3d │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1d2c5f6 │ │ │ │ + blx 0x1d2c5be │ │ │ │ svceq 0x0064f118 │ │ │ │ strbmi sp, [r1], -r3, asr #32 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x19ac612 │ │ │ │ + blx 0x19ac5da │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fd1f │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x15ac632 │ │ │ │ + blx 0x15ac5fa │ │ │ │ ldrtmi r4, [r9], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ vmla.f32 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ @ instruction: 0xf648bb45 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628fb3b │ │ │ │ ldc2l 0, cr15, [r8], #84 @ 0x54 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe664bb8 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0xfe664b80 │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xbac682 │ │ │ │ + blx 0xbac64a │ │ │ │ @ instruction: 0xf648e7b8 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4630fb1f │ │ │ │ ldc2l 0, cr15, [ip], {21} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r2, r3, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x4ac6ba │ │ │ │ + blx 0x4ac682 │ │ │ │ @ instruction: 0x4631e7ba │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1ac6d2 │ │ │ │ + blx 0x1ac69a │ │ │ │ strtmi lr, [r9], -lr, lsr #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffeac6e8 │ │ │ │ + blx 0xffeac6b0 │ │ │ │ svclt 0x0000e784 │ │ │ │ - eorseq lr, r3, r0, lsl #27 │ │ │ │ + eorseq lr, r3, r0, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4775c │ │ │ │ + bl 0xfec47724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1581dd8 │ │ │ │ + blmi 0x1581da0 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0670300 │ │ │ │ @ instruction: 0x4628fadb │ │ │ │ ldc2 0, cr15, [r8], {21} │ │ │ │ rsbsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x2c00facb │ │ │ │ vst4.16 {d13-d16}, [r4 :64], lr │ │ │ │ strtmi r4, [r0], -r0, asr #11 │ │ │ │ @ instruction: 0xf185fab5 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt sp!, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xfed2c774 │ │ │ │ + blt 0xfed2c73c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ - stmda r0!, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + ldmda ip, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vrsra.s64 d23, d8, #64 │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrvs pc, [r0, #1612] @ 0x64c │ │ │ │ + ldrbvs pc, [r0, #-1612] @ 0xfffff9b4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b79500 │ │ │ │ - vld2. {d15,d17}, [r4 :64], r7 │ │ │ │ + vld2. {d15,d17}, [r4 :64], r3 │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - bleq 0xd6f050 │ │ │ │ + bleq 0xd6f018 │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ - svc 0x00f6f1a5 │ │ │ │ + svc 0x00f2f1a5 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409102 │ │ │ │ - vmla.f d21, d16, d0[4] │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b74619 │ │ │ │ - @ instruction: 0x4621f9b1 │ │ │ │ + strtmi pc, [r1], -sp, lsr #19 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ str pc, [r9, fp, ror #20]! │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r8, asr #12 │ │ │ │ + sbcsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x192c814 │ │ │ │ + blx 0x192c7dc │ │ │ │ ldmdblt r5, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x162c82c │ │ │ │ + blx 0x162c7f4 │ │ │ │ strtmi lr, [r9], -r7, lsl #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x132c844 │ │ │ │ + blx 0x132c80c │ │ │ │ @ instruction: 0xf1b7e77b │ │ │ │ - svclt 0x0000f9f1 │ │ │ │ + svclt 0x0000f9ed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ @ instruction: 0xf6484b4a │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0679078 │ │ │ │ subcs pc, r0, #167936 @ 0x29000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtcc pc, [ip], -r8, asr #12 @ │ │ │ │ + ldrbtcs pc, [ip], r8, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - svc 0x0096f1a5 │ │ │ │ + svc 0x0092f1a5 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489602 │ │ │ │ - vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 q11, q14, #0 │ │ │ │ @ instruction: 0xf64c052f │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - @ instruction: 0x4641f951 │ │ │ │ + strbmi pc, [r1], -sp, asr #18 @ │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ subcs pc, r0, #45056 @ 0xb000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x007cf1a5 │ │ │ │ + svc 0x0078f1a5 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - @ instruction: 0x4639f93f │ │ │ │ + @ instruction: 0x4639f93b │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ @ instruction: 0xf1b9f9f9 │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf009e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ @ instruction: 0xf6480003 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ - blmi 0xa2ef10 │ │ │ │ - blls 0x64a7d0 │ │ │ │ + blmi 0xa2eed8 │ │ │ │ + blls 0x64a798 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ @ instruction: 0xf648b9db │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ubfx pc, r5, #19, #9 │ │ │ │ - adcsvc pc, r0, r8, asr #12 │ │ │ │ + rsbsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9cef067 │ │ │ │ @ instruction: 0xf648e7e1 │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldrb pc, [sl, r7, asr #19] @ │ │ │ │ - sbcvc pc, r8, r8, asr #12 │ │ │ │ + addvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c0f067 │ │ │ │ @ instruction: 0xf1b7e7d3 │ │ │ │ - subcs pc, r0, #1720320 @ 0x1a4000 │ │ │ │ + subcs pc, r0, #1654784 @ 0x194000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x002ef1a5 │ │ │ │ + svc 0x002af1a5 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6489102 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vmla.f d17, d16, d0[2] │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b74619 │ │ │ │ - strbmi pc, [r9], -r9, ror #17 @ │ │ │ │ + strbmi pc, [r9], -r5, ror #17 @ │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ ldr pc, [r6, r3, lsr #19]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ @ instruction: 0xf98cf067 │ │ │ │ @ instruction: 0xf0154640 │ │ │ │ stmdacs r0, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97cf067 │ │ │ │ @ instruction: 0xf0154638 │ │ │ │ @ instruction: 0x4601fb39 │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf96cf067 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r9, lsr #22 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf95cf067 │ │ │ │ andcs r4, r0, #3801088 @ 0x3a0000 │ │ │ │ @ instruction: 0xf7fa4631 │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf94cf067 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r4, {r0, r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ vmul.i8 d31, d9, d25 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ @ instruction: 0xf1b8b931 │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf924f067 │ │ │ │ - bllt 0x6ea78c │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x6ea754 │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf918f067 │ │ │ │ - bllt 0x66a7b4 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x66a77c │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90cf067 │ │ │ │ strbmi lr, [r1], -lr, lsr #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf900f067 │ │ │ │ ldrtmi lr, [r9], -r2, lsl #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f4f067 │ │ │ │ strtmi lr, [r9], -r6, lsl #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e8f067 │ │ │ │ svclt 0x0000e78a │ │ │ │ - eorseq lr, r3, ip, lsr #29 │ │ │ │ + eorseq lr, r3, ip, ror #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47b78 │ │ │ │ + bl 0xfec47b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19c21f8 │ │ │ │ + blmi 0x19c21c0 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x671ce9dd │ │ │ │ @ instruction: 0xf8ccf067 │ │ │ │ svceq 0x0064f114 │ │ │ │ addhi pc, r9, r0 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628f8bd │ │ │ │ - blx 0x1faca18 │ │ │ │ + blx 0x1fac9e0 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8acf067 │ │ │ │ subsle r2, pc, r0, lsl #28 │ │ │ │ strbmi pc, [r0], #1030 @ 0x406 @ │ │ │ │ - blx 0xfee022ac │ │ │ │ + blx 0xfee02274 │ │ │ │ stmdbeq r9, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ mrc2 7, 6, pc, cr4, cr10, {7} │ │ │ │ - blmi 0x129f008 │ │ │ │ - blls 0x64aa64 │ │ │ │ + blmi 0x129efd0 │ │ │ │ + blls 0x64aa2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vhadd.s8 d24, d25, d3 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt r0, {r0, r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [ip, r5, lsl #16]! │ │ │ │ - cdp 1, 0, cr15, cr0, cr5, {5} │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + ldcl 1, cr15, [ip, #660]! @ 0x294 │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vrsra.s64 d23, d8, #64 │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrvs pc, [r0, #1612] @ 0x64c │ │ │ │ + ldrbvs pc, [r0, #-1612] @ 0xfffff9b4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ - @ instruction: 0xf424ffb7 │ │ │ │ + @ instruction: 0xf424ffb3 │ │ │ │ vbic.i32 q11, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf021260b │ │ │ │ teqmi r1, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - bleq 0xf6ec10 │ │ │ │ + bleq 0xf6ebd8 │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ - ldcl 1, cr15, [r6, #660] @ 0x294 │ │ │ │ + ldcl 1, cr15, [r2, #660] @ 0x294 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409102 │ │ │ │ - vmla.f d21, d16, d0[4] │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ - qadd8mi pc, r1, r1 @ │ │ │ │ + strtmi pc, [r1], -sp, lsl #31 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ str pc, [r8, fp, asr #16]! │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r8, asr #12 │ │ │ │ + sbcsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf840f067 │ │ │ │ @ instruction: 0xf648e79d │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628f835 │ │ │ │ @ instruction: 0xf9f2f015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldrb pc, [r5, -r3, lsr #16]! @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe769f817 │ │ │ │ - @ instruction: 0xffc0f1b6 │ │ │ │ + @ instruction: 0xffbcf1b6 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47d1c │ │ │ │ + bl 0xfec47ce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1402398 │ │ │ │ + blmi 0x1402360 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ @ instruction: 0xfffaf066 │ │ │ │ @ instruction: 0xf6482d02 │ │ │ │ - vmla.i d23, d16, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ svclt 0x009d002e │ │ │ │ - msrvs CPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ + mvnpl pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ - tstpvc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicvs pc, r4, r8, asr #12 │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf066192c │ │ │ │ cdpne 15, 2, cr15, cr3, cr5, {7} │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182e08 │ │ │ │ - blcs 0xf977c │ │ │ │ + blcs 0xf9744 │ │ │ │ movwcs sp, #4164 @ 0x1044 │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ stmdacs r0, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ qaddcs sp, r5, r0 │ │ │ │ mcr2 7, 3, pc, cr6, cr10, {7} @ │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc6f066 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d2, d5 │ │ │ │ - vmls.i d19, d16, d0[5] │ │ │ │ + vaddhn.i16 d19, q8, q10 │ │ │ │ @ instruction: 0xf1a50432 │ │ │ │ - movtcs lr, #3380 @ 0xd34 │ │ │ │ + movtcs lr, #3376 @ 0xd30 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - mcr2 1, 7, pc, cr14, cr6, {5} @ │ │ │ │ + mcr2 1, 7, pc, cr10, cr6, {5} @ │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffa8f066 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d29 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0098f066 │ │ │ │ @ instruction: 0xf648b9bc │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ svccs 0x0000ff8d │ │ │ │ @ instruction: 0x4639d0ba │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff80f066 │ │ │ │ @ instruction: 0x4621e7b8 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff74f066 │ │ │ │ @ instruction: 0xf1b6e7a0 │ │ │ │ - svclt 0x0000ff1d │ │ │ │ + svclt 0x0000ff19 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ stmdami r0, {r0, r9, sl, lr}^ │ │ │ │ @@ -229900,1442 +229886,1442 @@ │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf812f015 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdbhi r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ subcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrcc pc, [ip, -r8, asr #12]! │ │ │ │ + ldrbcs pc, [ip, r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - stcl 1, cr15, [r0], {165} @ 0xa5 │ │ │ │ + ldc 1, cr15, [ip], #660 @ 0x294 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489702 │ │ │ │ - vmls.f d23, d16, d0[5] │ │ │ │ + vabal.s8 , d16, d20 │ │ │ │ @ instruction: 0xf64c052e │ │ │ │ - @ instruction: 0xf2c06a90 │ │ │ │ + vmov.i16 q11, #0 @ 0x0000 │ │ │ │ strls r0, [r1, #-2610] @ 0xfffff5ce │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - mrc2 1, 3, pc, cr10, cr6, {5} │ │ │ │ + mrc2 1, 3, pc, cr6, cr6, {5} │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ subcs pc, r0, #51, 30 @ 0xcc │ │ │ │ strmi lr, [r2, #-2516] @ 0xfffff62c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stc 1, cr15, [r2], #660 @ 0x294 │ │ │ │ + ldc 1, cr15, [lr], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf64d2340 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ cdpcs 2, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ andls r4, r2, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ @ instruction: 0xf648a000 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vrshr.s64 d23, d20, #64 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b62201 │ │ │ │ - @ instruction: 0x4622fe59 │ │ │ │ + @ instruction: 0x4622fe55 │ │ │ │ stmdage r5, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff12f066 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r6, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + cmppcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00182e00 │ │ │ │ - blmi 0x3425b8 │ │ │ │ - blls 0x64adb8 │ │ │ │ + blmi 0x342580 │ │ │ │ + blls 0x64ad80 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 0, 14, cr15, cr4, cr6, {3} │ │ │ │ - mcr2 1, 4, pc, cr14, cr6, {5} @ │ │ │ │ + mcr2 1, 4, pc, cr10, cr6, {5} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47f80 │ │ │ │ + bl 0xfec47f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d06 │ │ │ │ pldw [r4, #-3793] @ 0xfffff12f │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - eorsvc pc, ip, r8, asr #12 │ │ │ │ + rscsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0664621 │ │ │ │ stmiblt sp!, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - adcvc pc, ip, ip, asr #12 │ │ │ │ + rsbvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 11, cr15, cr14, cr6, {3} │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ @ instruction: 0xff3ef00b │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -r8, ror #1 │ │ │ │ - rsbpl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr0, cr6, {3} │ │ │ │ - adcvc pc, ip, ip, asr #12 │ │ │ │ + rsbvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 10, cr15, cr8, cr6, {3} │ │ │ │ - andeq pc, r4, r9, asr #4 │ │ │ │ + sbcvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr2, cr6, {3} │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff30f7ff │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr8, cr6, {3} │ │ │ │ - adcvc pc, ip, ip, asr #12 │ │ │ │ + rsbvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 9, cr15, cr0, cr6, {3} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ @ instruction: 0xf6484b48 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf066981e │ │ │ │ subcs pc, r0, #1904 @ 0x770 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrcc pc, [ip, -r8, asr #12]! │ │ │ │ + ldrbcs pc, [ip, r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - bl 0xffa2d4f0 │ │ │ │ + bl 0xff92d4b8 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489702 │ │ │ │ - vmvn.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ + @ instruction: 0xf2c066fc │ │ │ │ @ instruction: 0xf64c062f │ │ │ │ - vshl.s64 d22, d0, #0 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ - @ instruction: 0x4651fd9f │ │ │ │ + @ instruction: 0x4651fd9b │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ stccs 14, cr15, [lr], {89} @ 0x59 │ │ │ │ vtst.8 d29, d14, d24 │ │ │ │ - vsubw.s8 q11, q0, d24 │ │ │ │ - bl 0x1b1b60 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ + bl 0x1b1b28 │ │ │ │ @ instruction: 0xf8d30384 │ │ │ │ cmnlt r9, #56, 18 @ 0xe0000 │ │ │ │ - rscvc pc, r0, r8, asr #12 │ │ │ │ + adcvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr8, cr6, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf648d13b │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf1b8fe3b │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr14, cr6, {3} │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d16 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 0, 1, cr15, cr14, cr6, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a5a805 │ │ │ │ - movtcs lr, #2960 @ 0xb90 │ │ │ │ + movtcs lr, #2956 @ 0xb8c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - ldc2l 1, cr15, [r2, #-728] @ 0xfffffd28 │ │ │ │ + stc2l 1, cr15, [lr, #-728] @ 0xfffffd28 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ cdp2 0, 0, cr15, cr12, cr6, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0xf1b8fe97 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe7c7fdf7 │ │ │ │ - stc2 1, cr15, [r0, #728]! @ 0x2d8 │ │ │ │ + ldc2 1, cr15, [ip, #728] @ 0x2d8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461eb09c │ │ │ │ @ instruction: 0x46154b7f │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ strcs r0, [r0], #-768 @ 0xfffffd00 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x8722e9dd │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ ldc2l 0, cr15, [r2, #408] @ 0x198 │ │ │ │ svceq 0x0064f115 │ │ │ │ @ instruction: 0x4629d075 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4, #408] @ 0x198 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -r1, lsl #31 │ │ │ │ rsbsle r2, r4, r0, lsl #16 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #408]! @ 0x198 │ │ │ │ stmdble r8, {r0, r1, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ tstcs r8, r4, lsl #16 │ │ │ │ cdp2 0, 5, cr15, cr6, cr11, {0} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1b8d06b │ │ │ │ suble r0, r1, r0, lsl #30 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0664641 │ │ │ │ subcs pc, r0, #9920 @ 0x26c0 │ │ │ │ stmdage fp, {r8, sp} │ │ │ │ - strbtcc pc, [r4], #578 @ 0x242 @ │ │ │ │ + strtcc pc, [r4], #578 @ 0x242 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - bl 0x32d6a8 │ │ │ │ + bl 0x22d670 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - addscc pc, r4, sp, asr #12 │ │ │ │ + subscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage fp, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b69400 │ │ │ │ - ldrtmi pc, [r9], -r3, asr #25 @ │ │ │ │ + @ instruction: 0x4639fcbf │ │ │ │ @ instruction: 0xf066a80b │ │ │ │ vmla.f32 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - blmi 0x12f0628 │ │ │ │ - blls 0x7cb0b8 │ │ │ │ + blmi 0x12f05f0 │ │ │ │ + blls 0x7cb080 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, ip, r4, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #-408] @ 0xfffffe68 │ │ │ │ @ instruction: 0xf648e7bd │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrtmi pc, [r0], -pc, asr #26 @ │ │ │ │ @ instruction: 0xff0cf014 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe8a56d0 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0xfe8a5698 │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-408]! @ 0xfffffe68 │ │ │ │ @ instruction: 0xf64de788 │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf066002f │ │ │ │ stcls 13, cr15, [r4, #-220] @ 0xffffff24 │ │ │ │ andcs r4, r1, #2555904 @ 0x270000 │ │ │ │ tstpeq r3, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffb6f7f9 │ │ │ │ streq pc, [r3, #-53] @ 0xffffffcb │ │ │ │ @ instruction: 0xf648d124 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf0660032 │ │ │ │ - blls 0x230580 │ │ │ │ + blls 0x230548 │ │ │ │ strtle r0, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #8, 18 @ 0x20000 │ │ │ │ @ instruction: 0xf7f9481c │ │ │ │ vmax.f32 d31, d25, d17 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe778fd15 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [r3, -r9, lsl #26] @ │ │ │ │ - adceq pc, r8, r9, asr #4 │ │ │ │ + rsbeq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-408] @ 0xfffffe68 │ │ │ │ strtmi r4, [r2], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ ldrb pc, [r8, r3, lsl #31] @ │ │ │ │ tstlt r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa2100 │ │ │ │ ldrb pc, [r5, r9, lsr #22] @ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r8, asr #12 │ │ │ │ + sbcsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], #408 @ 0x198 │ │ │ │ @ instruction: 0xf1b6e7ca │ │ │ │ - svclt 0x0000fc95 │ │ │ │ + svclt 0x0000fc91 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r3, r0, r7, lr │ │ │ │ - mlaseq r3, ip, pc, lr @ │ │ │ │ - eorseq lr, r3, r0, asr #15 │ │ │ │ + eorseq lr, r3, r0, asr r7 │ │ │ │ + eorseq lr, r3, ip, asr pc │ │ │ │ + eorseq lr, r3, r0, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48380 │ │ │ │ + bl 0xfec48348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ @ instruction: 0xb1a8fd8b │ │ │ │ @ instruction: 0xf6484684 │ │ │ │ - vmvn.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c024fc │ │ │ │ @ instruction: 0xf64d042e │ │ │ │ - vrsra.s64 d19, d4, #64 │ │ │ │ - vcgt.s8 d16, d9, d31 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf648032f │ │ │ │ + vmla.i d23, d16, d0[2] │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [sl], #408 @ 0x198 │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 0, cr15, [r6], #408 @ 0x198 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec483f4 │ │ │ │ + bl 0xfec483bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ ldc2 0, cr15, [r6], {102} @ 0x66 │ │ │ │ @ instruction: 0xf648b9e5 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldmiblt ip!, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], {102} @ 0x66 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r8], #-408 @ 0xfffffe68 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xff94f7ff │ │ │ │ rscle r2, r7, r0, lsl #24 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ vmul.i8 d31, d9, d19 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664038 │ │ │ │ svclt 0x0000bc67 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x461d4614 │ │ │ │ @ instruction: 0x8706e9dd │ │ │ │ cdpls 8, 0, cr6, cr8, cr9, {2} │ │ │ │ mrrc2 0, 6, pc, r2, cr6 @ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf85af7fa │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, r8, cr6 @ │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf850f7fa │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr], #-408 @ 0xfffffe68 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf846f7fa │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #-408 @ 0xfffffe68 │ │ │ │ @ instruction: 0xf64db98e │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf249fc29 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ ldrtmi fp, [r0], -r1, lsr #24 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vrecps.f32 d31, d9, d29 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ svclt 0x0000bc15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48518 │ │ │ │ + bl 0xfec484e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf066461e │ │ │ │ @ instruction: 0xf114fc03 │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4630fbf5 │ │ │ │ ldc2 0, cr15, [r2, #80]! @ 0x50 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf648d049 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ stmiblt sp!, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff7ad51e │ │ │ │ + blx 0xff7ad4e6 │ │ │ │ tstcs r1, r8 │ │ │ │ mrc2 7, 7, pc, cr6, cr15, {7} │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff4ad534 │ │ │ │ + bllt 0xff4ad4fc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr10, cr15, {7} @ │ │ │ │ andeq pc, r8, r5, lsl r1 @ │ │ │ │ @ instruction: 0xf64dd1ed │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vpadd.i8 d31, d25, d29 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ @ instruction: 0xf648bbb5 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrtmi pc, [r0], -fp, lsr #23 @ │ │ │ │ stc2l 0, cr15, [r8, #-80]! @ 0xffffffb0 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe7ad59e │ │ │ │ + blx 0xfe7ad566 │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe4ad5b6 │ │ │ │ + blx 0xfe4ad57e │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec48628 │ │ │ │ + bl 0xfec485f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490fe8 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r9, [sp], -r6, lsl #28 │ │ │ │ - blx 0x202d5da │ │ │ │ + blx 0x202d5a2 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d230 │ │ │ │ - eorsvc pc, ip, r8, asr #12 │ │ │ │ + rscsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1dad5ee │ │ │ │ - andeq pc, r4, r9, asr #4 │ │ │ │ + blx 0x1dad5b6 │ │ │ │ + sbcvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1c2d5fa │ │ │ │ + blx 0x1c2d5c2 │ │ │ │ @ instruction: 0xf648bbe5 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - bllt 0x1cb01fc │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + bllt 0x1cb01c4 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x16ad626 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + blx 0x16ad5ee │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x152d632 │ │ │ │ - adcvc pc, ip, ip, asr #12 │ │ │ │ + blx 0x152d5fa │ │ │ │ + rsbvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x132d640 │ │ │ │ + bllt 0x132d608 │ │ │ │ ldrtmi r4, [r8], -r7, ror #4 │ │ │ │ - blx 0xff32d4de │ │ │ │ + blx 0xff32d4a6 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r9], -r7, asr #1 │ │ │ │ - rsbpl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfad65e │ │ │ │ - adcvc pc, ip, ip, asr #12 │ │ │ │ + blx 0xfad626 │ │ │ │ + rsbvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xdad66c │ │ │ │ + bllt 0xdad634 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xe7d7fff3 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 2, pc, cr10, cr15, {7} @ │ │ │ │ svclt 0x0000e7c7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec486f0 │ │ │ │ + bl 0xfec486b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf648b990 │ │ │ │ - vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf64d032e │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ stccs 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x42d6b8 │ │ │ │ - vmax.s8 d20, d9, d4 │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ + bllt 0x42d680 │ │ │ │ + @ instruction: 0xf6484604 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ tstpcs r0, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - vceq.f32 d31, d9, d17 │ │ │ │ - vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf648fe21 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf114fafb │ │ │ │ tstle ip, r8 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffcad6f4 │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + blx 0xffcad6bc │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf6484619 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664038 │ │ │ │ ldrdcs fp, [r0, -fp] │ │ │ │ ldc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7e8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48794 │ │ │ │ + bl 0xfec4875c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d05 │ │ │ │ pldw [r4, #-2759] @ 0xfffff539 │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf066002f │ │ │ │ vpmin.s8 d31, d25, d29 │ │ │ │ - vmla.i d16, d0, d0[1] │ │ │ │ + vaddl.s8 q8, d0, d4 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4628fab7 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vmax.f32 d31, d25, d11 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf64cfaad │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ rsbmi fp, r6, #675840 @ 0xa5000 │ │ │ │ @ instruction: 0xf00b4630 │ │ │ │ strmi pc, [r2], -r5, lsr #22 │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf64cfa97 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ svclt 0x0000ba8f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48824 │ │ │ │ + bl 0xfec487ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d04 │ │ │ │ pldw [r4, #-2687] @ 0xfffff581 │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf066002f │ │ │ │ - vpmin.s8 , , │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + @ instruction: 0xf648fa75 │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strtmi pc, [r8], -pc, ror #20 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vmax.f32 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf64cfa65 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ rsbmi fp, r6, #380928 @ 0x5d000 │ │ │ │ @ instruction: 0xf00b4630 │ │ │ │ @ instruction: 0x4602fadd │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf64cfa4f │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ svclt 0x0000ba47 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - subne pc, r0, r9, asr #12 │ │ │ │ + andne pc, r0, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svcls 0x000a4615 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ - blx 0xdad86c │ │ │ │ + blx 0xdad834 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23d │ │ │ │ - subseq pc, r4, r9, asr #4 │ │ │ │ + andseq pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xb2d880 │ │ │ │ + blx 0xb2d848 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mrc2 7, 1, pc, cr0, cr9, {7} │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x8ad894 │ │ │ │ + blx 0x8ad85c │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x62d8a8 │ │ │ │ + blx 0x62d870 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ mrc2 7, 0, pc, cr12, cr9, {7} │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x3ad8bc │ │ │ │ + blx 0x3ad884 │ │ │ │ @ instruction: 0xf64dbb76 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vmul.i8 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf64cf9f9 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06647f0 │ │ │ │ @ instruction: 0xf1c5b9f1 │ │ │ │ ldrbmi r0, [r0], -r0, lsl #20 │ │ │ │ - blx 0x1d2d78c │ │ │ │ + blx 0x1d2d754 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4651d0b9 │ │ │ │ - rsbpl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e2f066 │ │ │ │ - adcvc pc, ip, ip, asr #12 │ │ │ │ + rsbvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmiblt sl, {r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ svclt 0x0000e7d5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48998 │ │ │ │ + bl 0xfec48960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0669e04 │ │ │ │ @ instruction: 0xf64cf9c3 │ │ │ │ vaddl.s8 , d0, d24 │ │ │ │ andcs r0, r0, #148 @ 0x94 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ - bllt 0x20307f0 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x20307b8 │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b0f066 │ │ │ │ @ instruction: 0xf64db98e │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vmla.i8 d31, d25, d21 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ @ instruction: 0x4631b99d │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf992f066 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmiblt sl, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ - eoreq pc, r8, r9, asr #4 │ │ │ │ + rscvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf984f066 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ - eorseq pc, r8, r9, asr #4 │ │ │ │ + rscsvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97af066 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf648d114 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf648f96d │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldr pc, [r1, r3, ror #18]! │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe7f0fc7f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48a84 │ │ │ │ + bl 0xfec48a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ @ instruction: 0xb1a8fa09 │ │ │ │ @ instruction: 0xf6484684 │ │ │ │ - vmvn.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c024fc │ │ │ │ @ instruction: 0xf64d042e │ │ │ │ - vrsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ vcgt.s8 d16, d9, d31 │ │ │ │ - vmla.i d16, d0, d0[4] │ │ │ │ + vaddl.s8 q8, d0, d16 │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r8!, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r4!, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ @ instruction: 0xf6484b85 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ mcrls 6, 1, r4, cr0, cr5, {0} │ │ │ │ @ instruction: 0x871ee9dd │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmibvc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf908f066 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf64880e3 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf1b9f8fb │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ vqadd.s8 d24, d30, d0 │ │ │ │ - vsubw.s8 q11, q0, d24 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0x06220333 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64dbf5b │ │ │ │ - @ instruction: 0xf2c03a94 │ │ │ │ + vmov.i16 , #1024 @ 0x0400 │ │ │ │ vpmax.s8 d16, d9, d31 │ │ │ │ - ldrbmi r0, [r1], -r0, lsl #3 │ │ │ │ + ldrbmi r0, [r1], -r0, asr #2 │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ @ instruction: 0xf64d012e │ │ │ │ - @ instruction: 0xf64d3a94 │ │ │ │ - vshr.s64 d19, d4, #64 │ │ │ │ + @ instruction: 0xf64d3a54 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ svclt 0x0048002f │ │ │ │ - beq 0xcee480 │ │ │ │ + beq 0xcee448 │ │ │ │ svcvc 0x0080f414 │ │ │ │ stmibcc r8, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf249ac05 │ │ │ │ - vrshr.s64 d16, d4, #64 │ │ │ │ + vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ svclt 0x0008022e │ │ │ │ vmax.s8 d20, d6, d2 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ @ instruction: 0xf6480032 │ │ │ │ - vbic.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 q9, q14, #0 │ │ │ │ @ instruction: 0xf066052e │ │ │ │ subcs pc, r0, #13041664 @ 0xc70000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp 1, 3, cr15, cr8, cr4, {5} │ │ │ │ + cdp 1, 3, cr15, cr4, cr4, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ vmax.s8 d20, d9, d16 │ │ │ │ - vabal.s8 q8, d16, d28 │ │ │ │ + vmls.f d16, d0, d0[7] │ │ │ │ strls r0, [r1, #-1326] @ 0xfffffad2 │ │ │ │ - ldrvs pc, [r0, #1612] @ 0x64c │ │ │ │ + ldrbvs pc, [r0, #-1612] @ 0xfffff9b4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - @ instruction: 0x4641fff3 │ │ │ │ + strbmi pc, [r1], -pc, ror #31 @ │ │ │ │ @ instruction: 0xf0664620 │ │ │ │ @ instruction: 0xf642f8ad │ │ │ │ - blx 0x9ba6e8 │ │ │ │ + blx 0x9ba6b0 │ │ │ │ ldrbeq pc, [fp, r9, lsl #6] @ │ │ │ │ svccs 0x0000d569 │ │ │ │ addhi pc, lr, r0, asr #32 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89af066 │ │ │ │ cmnle r9, r0, lsl #28 │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf88ef066 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a44620 │ │ │ │ - movtcs lr, #3584 @ 0xe00 │ │ │ │ + movtcs lr, #3580 @ 0xdfc │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ - teqpvc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvs pc, r8, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1b54619 │ │ │ │ - @ instruction: 0x4631ffbd │ │ │ │ + @ instruction: 0x4631ffb9 │ │ │ │ @ instruction: 0xf0664620 │ │ │ │ - blmi 0xe2fc28 │ │ │ │ - blls 0x64bab8 │ │ │ │ + blmi 0xe2fbf0 │ │ │ │ + blls 0x64ba80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06647f0 │ │ │ │ strtmi fp, [r1], -r7, ror #16 │ │ │ │ - subseq pc, r4, sp, asr #12 │ │ │ │ + andseq pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf066ac05 │ │ │ │ subcs pc, r0, #6225920 @ 0x5f0000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldcl 1, cr15, [r0, #656] @ 0x290 │ │ │ │ - bcc 0xfe62f3bc │ │ │ │ - beq 0xcee58c │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + stcl 1, cr15, [ip, #656] @ 0x290 │ │ │ │ + bcc 0x162f384 │ │ │ │ + beq 0xcee554 │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d9, d2 │ │ │ │ - vsubw.s8 q8, q8, d28 │ │ │ │ + vqdmlal.s q8, d0, d0[7] │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldrvs pc, [r0, #1612] @ 0x64c │ │ │ │ + ldrbvs pc, [r0, #-1612] @ 0xfffff9b4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - strbmi pc, [r1], -r3, lsl #31 @ │ │ │ │ + @ instruction: 0x4641ff7f │ │ │ │ @ instruction: 0xf0664620 │ │ │ │ svccs 0x0000f83d │ │ │ │ @ instruction: 0xf648d096 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ ldrtmi r0, [r9], -lr, lsr #32 │ │ │ │ @ instruction: 0xf830f066 │ │ │ │ addsle r2, r5, r0, lsl #28 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldr pc, [r3, r3, lsr #16] │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ sdiv sl, r7, r8 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ @ instruction: 0xf1b5e776 │ │ │ │ - svclt 0x0000ffbb │ │ │ │ + svclt 0x0000ffb7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec48d28 │ │ │ │ + bl 0xfec48cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xfffcf065 │ │ │ │ andcs r4, r0, #1114112 @ 0x110000 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ stmiblt ip, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffecf065 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x00e4f065 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr2, cr15, {7} @ │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x00d8f065 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0x46144b31 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf065871c │ │ │ │ @ instruction: 0x4621ffbd │ │ │ │ andcs r4, r0, #2752512 @ 0x2a0000 │ │ │ │ - ldrtcc pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ + ldrbtcs pc, [ip], #1608 @ 0x648 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - blx 0x22fbb4 │ │ │ │ + blx 0x22fb7c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vmvn.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ + @ instruction: 0xf2c066fc │ │ │ │ @ instruction: 0xf1a4062f │ │ │ │ - movtcs lr, #3362 @ 0xd22 │ │ │ │ + movtcs lr, #3358 @ 0xd1e │ │ │ │ ldrmi r9, [r9], -r1, lsl #12 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf64c9402 │ │ │ │ - @ instruction: 0xf2c06690 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - mcr2 1, 7, pc, cr0, cr5, {5} @ │ │ │ │ + mrc2 1, 6, pc, cr12, cr5, {5} │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff9af065 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf648d121 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ @ instruction: 0xff90f065 │ │ │ │ @ instruction: 0xf64db9ff │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - blmi 0x4b1a44 │ │ │ │ - blls 0x64bc9c │ │ │ │ + blmi 0x4b1a0c │ │ │ │ + blls 0x64bc64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06541f0 │ │ │ │ tstcs r0, r5, ror pc │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ svccs 0x0000fe13 │ │ │ │ ldrdcs sp, [r1, -pc] │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strb pc, [r4, sp, lsl #28]! @ │ │ │ │ - @ instruction: 0xff14f1b5 │ │ │ │ + @ instruction: 0xff10f1b5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48e78 │ │ │ │ + bl 0xfec48e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0659d04 │ │ │ │ pldw [r4, #-3925] @ 0xfffff0ab │ │ │ │ eorle r5, r5, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ - vmax.f32 , , │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + @ instruction: 0xf648ff4b │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - bllt 0x1c719c4 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + bllt 0x1c7198c │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff3af065 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff34f065 │ │ │ │ - adcvc pc, ip, ip, asr #12 │ │ │ │ + rsbvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x002cf065 │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ @ instruction: 0xffacf00a │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d0d2 │ │ │ │ - rsbpl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff1ef065 │ │ │ │ - adcvc pc, ip, ip, asr #12 │ │ │ │ + rsbvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0016f065 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48f20 │ │ │ │ + bl 0xfec48ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ vhadd.s8 d27, d25, d2 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ stmiavs ip!, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xff00f065 │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - msrvs CPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ + mvnpl pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ vmax.f32 d27, d18, d11 │ │ │ │ - vmla.i d19, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ vmvn.i32 d16, #2 @ 0x00000002 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf64dfee7 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ @ instruction: 0xf249fedd │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 q8, q4, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ stccs 14, cr15, [r0], {215} @ 0xd7 │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - biceq pc, r4, r9, asr #4 │ │ │ │ + orreq pc, r4, r9, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr14, cr5, {3} │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - sbcne pc, r0, r9, asr #4 │ │ │ │ + addne pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf06568e9 │ │ │ │ @ instruction: 0xf642fead │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ andlt r0, r2, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 10, cr15, cr4, cr5, {3} │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ vshl.s8 d16, d0, d9 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d17, d0, d0[0] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7e8fe97 │ │ │ │ - rsbsne pc, r4, r9, asr #4 │ │ │ │ + eorsne pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr0, cr5, {3} │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf64dd14d │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [r4, r3, lsl #29] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - subsne pc, ip, r9, asr #4 │ │ │ │ + andsne pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr10, cr5, {3} │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vhsub.s8 d17, d9, d3 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7c2fe71 │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - eorne pc, r4, r9, asr #4 │ │ │ │ + rsceq pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr8, cr5, {3} │ │ │ │ vaba.s8 d30, d25, d25 │ │ │ │ - vsra.s64 d16, d16, #64 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldr r0, [sp, lr, lsr #2] │ │ │ │ - mvnseq pc, r9, asr #4 │ │ │ │ + @ instruction: 0x01b4f249 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vaba.s8 d30, d25, d8 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vaddw.s8 q8, q8, d24 │ │ │ │ ldr r0, [r3, lr, lsr #2] │ │ │ │ - bicseq pc, ip, r9, asr #4 │ │ │ │ + orrseq pc, ip, r9, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vabd.s8 d30, d25, d14 │ │ │ │ - vsra.s64 q8, q0, #64 │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ str r0, [r9, lr, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - @ instruction: 0x01b8f249 │ │ │ │ + cmnpeq r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - eorsvc pc, ip, r8, asr #12 │ │ │ │ + rscsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr0, cr5, {3} │ │ │ │ @ instruction: 0xf64de780 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe786fe35 │ │ │ │ vhadd.s8 d18, d9, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ - blmi 0x232394 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ + blmi 0x23235c │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ vpadd.i8 , , │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ ldrb r0, [pc, -lr, lsr #2] │ │ │ │ - eorseq pc, r3, r8, lsr #32 │ │ │ │ + eorseq lr, r3, r8, ror #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x1603780 │ │ │ │ + blmi 0x1603748 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x873ce9dd │ │ │ │ - bl 0xfe12e5b4 │ │ │ │ + bl 0x202e57c │ │ │ │ @ instruction: 0xf6486861 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf648002e │ │ │ │ - vmvn.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c024fc │ │ │ │ @ instruction: 0xf065042e │ │ │ │ subcs pc, r0, #16320 @ 0x3fc0 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0x1d2e5d4 │ │ │ │ + bl 0x1c2e59c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf648a825 │ │ │ │ - vmvn.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c064fc │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - ldrvs pc, [r0], #1612 @ 0x64c │ │ │ │ + ldrbvs pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - ldrtmi pc, [r1], -fp, lsr #26 @ │ │ │ │ + ldrtmi pc, [r1], -r7, lsr #26 @ │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ - ldccs 13, cr15, [pc, #-916] @ 0xf1bdc │ │ │ │ + ldccs 13, cr15, [pc, #-916] @ 0xf1ba4 │ │ │ │ vtst.8 , q7, q0 │ │ │ │ - vsubw.s8 q11, q0, d24 │ │ │ │ - bl 0x1b2c48 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ + bl 0x1b2c10 │ │ │ │ @ instruction: 0xf6400385 │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf648fdd5 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ movwcs pc, #7627 @ 0x1dcb @ │ │ │ │ addcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4601fe7f │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a4a825 │ │ │ │ - movtcs lr, #2862 @ 0xb2e │ │ │ │ + movtcs lr, #2858 @ 0xb2a │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - mvncc pc, r2, asr #4 │ │ │ │ + @ instruction: 0x31a4f242 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - stc2l 1, cr15, [r8], #724 @ 0x2d4 │ │ │ │ + stc2l 1, cr15, [r4], #724 @ 0x2d4 │ │ │ │ stmdage r5!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r2, #404]! @ 0x194 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d26 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 0, cr15, [r2, #404] @ 0x194 │ │ │ │ vmax.s8 d20, d2, d25 │ │ │ │ - vmla.i d19, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ ldr pc, [r4, fp, lsl #27]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf648d10a │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7bffd7d │ │ │ │ @ instruction: 0xf6484641 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7b3fd71 │ │ │ │ - ldc2 1, cr15, [sl, #-724] @ 0xfffffd2c │ │ │ │ + ldc2 1, cr15, [r6, #-724] @ 0xfffffd2c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15038f4 │ │ │ │ + blmi 0x15038bc │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrtcc pc, [ip], -r8, asr #12 @ │ │ │ │ + ldrbtcs pc, [ip], r8, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - ldrvc pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ - streq pc, [pc, #-704]! @ 0xf1dd8 │ │ │ │ + ldrbvs pc, [ip, #1608]! @ 0x648 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xf1da0 │ │ │ │ ldmdbge lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0xff1ae730 │ │ │ │ + b 0xff0ae6f8 │ │ │ │ @ instruction: 0xf6486861 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf64c002e │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0650432 │ │ │ │ subcs pc, r0, #4160 @ 0x1040 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - b 0xfedae750 │ │ │ │ + b 0xfecae718 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - @ instruction: 0x4641fc75 │ │ │ │ + @ instruction: 0x4641fc71 │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ subcs pc, r0, #3008 @ 0xbc0 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - b 0xfe92e774 │ │ │ │ + b 0xfe82e73c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - ldrtmi pc, [r9], -r3, ror #24 @ │ │ │ │ + @ instruction: 0x4639fc5f │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ @ instruction: 0xf1bafd1d │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - msrvs CPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ + mvnpl pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, sl, #3072 @ 0xc00 │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 0, cr15, [ip, #-404] @ 0xfffffe6c │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-404] @ 0xfffffe6c │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r0, lsl #5 │ │ │ │ ldc2 0, cr15, [r6, #76]! @ 0x4c │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d26 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 0, cr15, [r4], #404 @ 0x194 │ │ │ │ vmin.s8 q10, q1, │ │ │ │ - vmla.i d19, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ @ instruction: 0xe7cffcdd │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64dd10a │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [r9, pc, asr #25] @ │ │ │ │ @ instruction: 0xf64d4649 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ strb pc, [sp, r3, asr #25] @ │ │ │ │ - stc2l 1, cr15, [ip], #-724 @ 0xfffffd2c │ │ │ │ + stc2l 1, cr15, [r8], #-724 @ 0xfffffd2c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec493c4 │ │ │ │ + bl 0xfec4938c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -sp, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ cdpls 3, 3, cr0, cr12, cr0, {0} │ │ │ │ - b 0x8ae878 │ │ │ │ + b 0x7ae840 │ │ │ │ @ instruction: 0xf6486869 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ subcs pc, r0, #41216 @ 0xa100 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - b 0x5ae890 │ │ │ │ + b 0x4ae858 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - ldrcc pc, [ip, #-1608]! @ 0xfffff9b8 │ │ │ │ + ldrbcs pc, [ip, #1608]! @ 0x648 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6489502 │ │ │ │ - vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 q11, q14, #0 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - ldrvs pc, [r0, #1612] @ 0x64c │ │ │ │ + ldrbvs pc, [r0, #-1612] @ 0xfffff9b4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - ldrtmi pc, [r9], -r9, asr #23 @ │ │ │ │ + ldrtmi pc, [r9], -r5, asr #23 @ │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ ldccs 12, cr15, [pc], {131} @ 0x83 │ │ │ │ vtst.8 d29, d14, d21 │ │ │ │ - vsubw.s8 q11, q0, d24 │ │ │ │ - bl 0x1b2f0c │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ + bl 0x1b2ed4 │ │ │ │ @ instruction: 0xf6400384 │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf648fc73 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ movwcs pc, #7273 @ 0x1c69 @ │ │ │ │ addcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4601fd1d │ │ │ │ stmdage r5, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf904f7f9 │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x7717b0 │ │ │ │ - blls 0xe4c2f0 │ │ │ │ + blmi 0x771778 │ │ │ │ + blls 0xe4c2b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf06540f0 │ │ │ │ strtmi fp, [r1], -fp, asr #24 │ │ │ │ - rsccc pc, r4, r2, asr #4 │ │ │ │ + adccc pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, r4, cr5 @ │ │ │ │ ldmdblt r6, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0x4631e7db │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf1b5e7cf │ │ │ │ - svclt 0x0000fbd5 │ │ │ │ + svclt 0x0000fbd1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r7, r1, lsl #6 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @@ -231346,129 +231332,129 @@ │ │ │ │ stmdahi r1, {r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr4, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - bvc 0x334758 │ │ │ │ + bvc 0x334720 │ │ │ │ vhadd.s8 d16, d25, d3 │ │ │ │ - vmlal.s8 , d16, d4 │ │ │ │ + vmul.i d19, d0, d0[1] │ │ │ │ stclne 8, cr0, [r5], #-184 @ 0xffffff48 │ │ │ │ stmdbeq lr, {r2, r8, ip, sp, lr, pc} │ │ │ │ - rsbcc pc, r8, r9, asr #4 │ │ │ │ + eorcc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffe2e4e6 │ │ │ │ + blx 0xffe2e4ae │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf0654640 │ │ │ │ strmi pc, [r9, #3055]! @ 0xbef │ │ │ │ - blvc 0xff966b40 │ │ │ │ - addcc pc, ip, r9, asr #4 │ │ │ │ + blvc 0xff966b08 │ │ │ │ + subcc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffaae502 │ │ │ │ - rsbcc pc, r4, r9, asr #4 │ │ │ │ + blx 0xffaae4ca │ │ │ │ + eorcc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff92e50e │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + blx 0xff92e4d6 │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ - subsvc pc, ip, r8, asr #12 │ │ │ │ + andsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf06543f0 │ │ │ │ vqdmulh.s , , │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vshr.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vmlscs.f64 d15, d18, d5 │ │ │ │ mrcne 0, 3, sp, cr3, cr0, {0} │ │ │ │ sha1c.32 , q3, │ │ │ │ - vmlal.s8 , d0, d24 │ │ │ │ + vmul.i d18, d16, d0[6] │ │ │ │ ldrmi r0, [ip], #-2097 @ 0xfffff7cf │ │ │ │ @ instruction: 0xf065e003 │ │ │ │ adcmi pc, ip, #189440 @ 0x2e400 │ │ │ │ @ instruction: 0xf815d004 │ │ │ │ strbmi r1, [r0], -r1, lsl #30 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ - andscs pc, ip, r9, asr #4 │ │ │ │ + sbcsne pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfec2e576 │ │ │ │ + blx 0xfec2e53e │ │ │ │ stmdahi r1, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - eorcs pc, r0, r9, asr #4 │ │ │ │ + rscne pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ - blx 0xfe9ae58a │ │ │ │ + blx 0xfe9ae552 │ │ │ │ stmibvc r3!, {r5, r6, r7, r8, fp, ip, sp, lr} │ │ │ │ stmdbvc r1!, {r1, r5, r6, r8, fp, ip, sp, lr} │ │ │ │ vhadd.s8 d25, d9, d0 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vpadd.i8 d31, d25, d7 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7affb91 │ │ │ │ andne lr, r1, #208, 18 @ 0x340000 │ │ │ │ - eorscc pc, r8, r9, asr #4 │ │ │ │ + rscscs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe32e5be │ │ │ │ + blx 0xfe32e586 │ │ │ │ stmdahi r1, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vadd.i8 q11, , q1 │ │ │ │ - vmla.i d18, d0, d0[7] │ │ │ │ - blt 0x13324f0 │ │ │ │ + vaddl.s8 q9, d0, d28 │ │ │ │ + blt 0x13324b8 │ │ │ │ @ instruction: 0xf065b289 │ │ │ │ - bvc 0xfe971234 │ │ │ │ + bvc 0xfe9711fc │ │ │ │ ldmdale r8, {r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcc 0x118498c │ │ │ │ + blcc 0x1184954 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4}^ │ │ │ │ - teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1bae5fa │ │ │ │ + blx 0x1bae5c2 │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x18ae612 │ │ │ │ + blx 0x18ae5da │ │ │ │ vaba.s8 q15, , q14 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vshr.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ fstmiaxvc r0!, {d31-d73} @ Deprecated │ │ │ │ - blvc 0x199131c │ │ │ │ + blvc 0x19912e4 │ │ │ │ andls r7, r4, r1, lsr #22 │ │ │ │ - andcc pc, r4, r9, asr #4 │ │ │ │ + sbccs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r7, [r3, #-3237] @ 0xfffff35b │ │ │ │ strls r7, [r2, #-3173] @ 0xfffff39b │ │ │ │ strls r7, [r1, #-3109] @ 0xfffff3db │ │ │ │ strls r7, [r0], #-3044 @ 0xfffff41c │ │ │ │ - blx 0x122e646 │ │ │ │ - rsbcc pc, r4, r9, asr #4 │ │ │ │ + blx 0x122e60e │ │ │ │ + eorcc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x10ae652 │ │ │ │ + blx 0x10ae61a │ │ │ │ vaba.s8 q15, , q6 │ │ │ │ - vmla.i d18, d16, d0[4] │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7defb37 │ │ │ │ - sbccs pc, ip, r9, asr #4 │ │ │ │ + addcs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xd2e66e │ │ │ │ + blx 0xd2e636 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [r0, r9, lsr #22] @ │ │ │ │ - adccs pc, ip, r9, asr #4 │ │ │ │ + rsbcs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x9ae68a │ │ │ │ + blx 0x9ae652 │ │ │ │ @ instruction: 0xf648e7c9 │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ bfi pc, fp, (invalid: 22:2) @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stmdami pc, {r0, r7, r9, sl, lr}^ @ │ │ │ │ @@ -231498,406 +231484,406 @@ │ │ │ │ tstpeq r0, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r2, r5, r6, ip, lr, pc} │ │ │ │ movwcs r9, #4869 @ 0x1305 │ │ │ │ tstpeq r4, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xfe42e5e2 │ │ │ │ + blx 0xfe42e5aa │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r9], -r5, lsl #16 │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blcc 0x102fec8 │ │ │ │ - bleq 0xcaf0ac │ │ │ │ - blx 0xff22e744 │ │ │ │ + blcs 0x2fe90 │ │ │ │ + bleq 0xcaf074 │ │ │ │ + blx 0xff22e70c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a807 │ │ │ │ - vmvn.i16 d23, #3072 @ 0x0c00 │ │ │ │ + @ instruction: 0xf2c06afc │ │ │ │ @ instruction: 0xf1a40a2f │ │ │ │ - movtcs lr, #2098 @ 0x832 │ │ │ │ + movtcs lr, #2094 @ 0x82e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda807 │ │ │ │ @ instruction: 0xf64cb008 │ │ │ │ - @ instruction: 0xf2c06990 │ │ │ │ + vorr.i16 q11, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf8cd0932 │ │ │ │ @ instruction: 0xf8cda004 │ │ │ │ @ instruction: 0xf1b59000 │ │ │ │ - strbmi pc, [r1], -sp, ror #19 @ │ │ │ │ + strbmi pc, [r1], -r9, ror #19 @ │ │ │ │ @ instruction: 0xf065a807 │ │ │ │ strtmi pc, [r1], -r7, lsr #21 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ subcs pc, r0, #1003520 @ 0xf5000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - ldmda r4, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmda r0, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - blge 0x16cd3c │ │ │ │ + blge 0x16cd04 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9d6f1b5 │ │ │ │ + @ instruction: 0xf9d2f1b5 │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe52e7ac │ │ │ │ + blx 0xfe52e774 │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84631 │ │ │ │ andcs pc, r0, #1088 @ 0x440 │ │ │ │ strtmi r9, [r9], -r5, lsl #16 │ │ │ │ mcr2 7, 3, pc, cr0, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d10 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1eae7e0 │ │ │ │ + blt 0x1eae7a8 │ │ │ │ ldr r9, [sl, r5] │ │ │ │ - blx 0x8aed28 │ │ │ │ + blx 0x7aecf0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, lsl #21 │ │ │ │ + eorseq lr, r3, r4, asr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49864 │ │ │ │ + bl 0xfec4982c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, lr, lsr #16 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ - blx 0x62e6d2 │ │ │ │ + blx 0x62e69a │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r5], -fp, lsl #22 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1042301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r4], -r1, lsl #22 │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ subcs pc, r0, #249856 @ 0x3d000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x00aef1a3 │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + svc 0x00aaf1a3 │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 q11, q14, #64 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - orrsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + cmppvs r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b5a805 │ │ │ │ - ldrtmi pc, [r1], -r5, ror #18 @ │ │ │ │ + ldrtmi pc, [r1], -r1, ror #18 @ │ │ │ │ @ instruction: 0xf065a805 │ │ │ │ andcs pc, r0, #126976 @ 0x1f000 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0x3ae8b8 │ │ │ │ - @ instruction: 0xf9b4f1b5 │ │ │ │ + blt 0x3ae880 │ │ │ │ + @ instruction: 0xf9b0f1b5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ @ instruction: 0xf6484b32 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r2, r5, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r0], r2, lsr #22 │ │ │ │ @ instruction: 0xf6489305 │ │ │ │ - vmvn.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ + @ instruction: 0xf2c026fc │ │ │ │ @ instruction: 0xf8dd062e │ │ │ │ @ instruction: 0xf065a094 │ │ │ │ subcs pc, r0, #3751936 @ 0x394000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - svc 0x0056f1a3 │ │ │ │ + svc 0x0052f1a3 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ @ instruction: 0xf6489602 │ │ │ │ - vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 q11, q14, #0 │ │ │ │ @ instruction: 0xf64c052f │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - bge 0x2f0be0 │ │ │ │ + bge 0x2f0b98 │ │ │ │ @ instruction: 0x46414610 │ │ │ │ @ instruction: 0xf9caf065 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x730798 │ │ │ │ + blx 0x730760 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a807 │ │ │ │ - movtcs lr, #3896 @ 0xf38 │ │ │ │ + movtcs lr, #3892 @ 0xf34 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf8faf1b5 │ │ │ │ + @ instruction: 0xf8f6f1b5 │ │ │ │ ldrmi sl, [r0], -r7, lsl #20 │ │ │ │ @ instruction: 0xf0654649 │ │ │ │ stmdami pc, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbmi r2, [r9], -r0, lsl #4 │ │ │ │ ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ stmdals r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7ff4651 │ │ │ │ - blmi 0x371df4 │ │ │ │ - blls 0x6cc854 │ │ │ │ + blmi 0x371dbc │ │ │ │ + blls 0x6cc81c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0654ff0 │ │ │ │ @ instruction: 0xf1b5b999 │ │ │ │ - svclt 0x0000f943 │ │ │ │ + svclt 0x0000f93f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, lsl #21 │ │ │ │ + eorseq lr, r3, r4, asr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49a1c │ │ │ │ + bl 0xfec499e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x944098 │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + blmi 0x944060 │ │ │ │ + sbcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r5], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0659e1a │ │ │ │ subcs pc, r0, #2015232 @ 0x1ec000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 14, cr15, cr12, cr3, {5} │ │ │ │ - teqpcc ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + cdp 1, 14, cr15, cr8, cr3, {5} │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 q11, q14, #64 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - orrsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + cmppvs r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b5a805 │ │ │ │ - strtmi pc, [r9], -r3, lsr #17 │ │ │ │ + @ instruction: 0x4629f89f │ │ │ │ @ instruction: 0xf065a805 │ │ │ │ andcs pc, r1, #1523712 @ 0x174000 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r8, {r0, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8f2f1b5 │ │ │ │ + @ instruction: 0xf8eef1b5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49ab8 │ │ │ │ + bl 0xfec49a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - subne pc, r0, r9, asr #12 │ │ │ │ + andne pc, r0, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0659d1c │ │ │ │ pldw [r4, #-2351] @ 0xfffff6d1 │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ - vmla.i8 d31, d9, d21 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + @ instruction: 0xf648f925 │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - bllt 0x1e70d78 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + bllt 0x1e70d40 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf914f065 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90ef065 │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd16b │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ andslt r0, r7, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt lr!, {r0, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ @ instruction: 0xf97ef00a │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -sl, asr #1 │ │ │ │ - rsbpl pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f0f065 │ │ │ │ movwcs lr, #6112 @ 0x17e0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r4], -r3, lsr #19 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0x6700e9d4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - @ instruction: 0xf648ee56 │ │ │ │ - vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf648ee52 │ │ │ │ + vrsra.s64 q9, q14, #64 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - orrscc pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + cmppcc r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vshl.s64 d22, d0, #0 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - @ instruction: 0xf80cf1b5 │ │ │ │ + @ instruction: 0xf808f1b5 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ @ instruction: 0xf065a805 │ │ │ │ subcs pc, r0, #12910592 @ 0xc50000 │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 3, cr15, cr4, cr3, {5} │ │ │ │ + cdp 1, 3, cr15, cr0, cr3, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vhsub.s8 d25, d9, d2 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b42201 │ │ │ │ - ldrtmi pc, [r2], -pc, ror #31 @ │ │ │ │ + ldrtmi pc, [r2], -fp, ror #31 @ │ │ │ │ stmdage r5, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a8f065 │ │ │ │ @ instruction: 0x4629e792 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89cf065 │ │ │ │ @ instruction: 0xf1b5e786 │ │ │ │ - svclt 0x0000f845 │ │ │ │ + svclt 0x0000f841 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49c14 │ │ │ │ + bl 0xfec49bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490fe8 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5607e9dd │ │ │ │ @ instruction: 0xf886f065 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d20f │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ @ instruction: 0xf87cf065 │ │ │ │ @ instruction: 0xf64cb9ed │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06540f8 │ │ │ │ rsbmi fp, r7, #7536640 @ 0x730000 │ │ │ │ @ instruction: 0xf00a4638 │ │ │ │ @ instruction: 0x4602f8f3 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf64cf865 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06540f8 │ │ │ │ vtst.8 , , │ │ │ │ - vshr.s64 d19, d20, #64 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ mcrcs 8, 0, pc, cr8, cr7, {2} @ │ │ │ │ movwcs sp, #4362 @ 0x110a │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ tstplt r8, r9, lsl #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f82101 │ │ │ │ ldrd pc, [sl], -pc @ │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0654629 │ │ │ │ vtst.8 d31, d9, d31 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf64cf839 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06540f8 │ │ │ │ svclt 0x0000b831 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49ce0 │ │ │ │ + bl 0xfec49ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490fe8 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ @ instruction: 0xf820f065 │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r9, lsr #4 │ │ │ │ strbtvc pc, [r8], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ - eorsvc pc, ip, r8, asr #12 │ │ │ │ + rscsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf812f065 │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e031 │ │ │ │ cmnlt r3, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ @ instruction: 0xf02568e5 │ │ │ │ stccs 5, cr0, [r1, #-8] │ │ │ │ - vrhadd.s8 d29, d9, d25 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + @ instruction: 0xf648d129 │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmibvs r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x3c1744 │ │ │ │ + blcs 0x3c170c │ │ │ │ ldm pc, {r1, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbcc r7!, {r0, r1, ip, sp, lr, pc} │ │ │ │ strtcs r2, [r6], -r6, lsr #12 │ │ │ │ fstmdbxcc r6!, {d3-d31} @ Deprecated │ │ │ │ rsbmi r3, r7, #1146880 @ 0x118000 │ │ │ │ @ instruction: 0xf00a4638 │ │ │ │ @ instruction: 0x4602f873 │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf64cffe5 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ stccs 15, cr11, [r0, #-884] @ 0xfffffc8c │ │ │ │ @ instruction: 0xf64cd0d0 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ strcs fp, [r4, #-4051] @ 0xfffff02d │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf886f013 │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ vceq.f32 , , │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [r4, r1, asr #31]! @ │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xffc2f012 │ │ │ │ @@ -231905,52 +231891,52 @@ │ │ │ │ @ instruction: 0xf645e7e0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmibvs r2!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ bfi pc, sp, (invalid: 31:20) @ │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ bfi pc, r1, (invalid: 31:8) @ │ │ │ │ mcr2 7, 0, pc, cr14, cr8, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ @ instruction: 0xf6484bbb │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #468 @ 0x1d4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrcc pc, [ip, -r8, asr #12]! │ │ │ │ + ldrbcs pc, [ip, r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - stcl 1, cr15, [r2], #652 @ 0x28c │ │ │ │ + ldcl 1, cr15, [lr], {163} @ 0xa3 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489702 │ │ │ │ - vmvn.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ + @ instruction: 0xf2c066fc │ │ │ │ @ instruction: 0xf64c062f │ │ │ │ - vshl.s64 d22, d0, #0 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b49500 │ │ │ │ - @ instruction: 0x4641fe9d │ │ │ │ + @ instruction: 0x4641fe99 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ stccs 15, cr15, [r6], #-348 @ 0xfffffea4 │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orreq pc, lr, r4, lsl r0 @ │ │ │ │ orrseq r0, r3, r7, lsl #3 │ │ │ │ @@ -231973,365 +231959,365 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3b4518 │ │ │ │ + bpl 0xfe3b44e0 │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - movtcs lr, #3212 @ 0xc8c │ │ │ │ + movtcs lr, #3208 @ 0xc88 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - mcr2 1, 2, pc, cr14, cr4, {5} @ │ │ │ │ + mcr2 1, 2, pc, cr10, cr4, {5} @ │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff08f064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64dd17d │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ - blmi 0x1ef2930 │ │ │ │ - blls 0x64cdb0 │ │ │ │ + blmi 0x1ef28f8 │ │ │ │ + blls 0x64cd78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vrhadd.s8 q12, , q4 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 14, cr15, cr10, cr4, {3} │ │ │ │ - addsmi pc, ip, r9, asr #4 │ │ │ │ + subsmi pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr4, cr4, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - movtcs lr, #3158 @ 0xc56 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + movtcs lr, #3154 @ 0xc52 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mrc2 1, 0, pc, cr4, cr4, {5} │ │ │ │ + mrc2 1, 0, pc, cr0, cr4, {5} │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 12, cr15, cr14, cr4, {3} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vaddl.s8 q10, d16, d24 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [sl, r7, asr #29] @ │ │ │ │ - rscsmi pc, r4, r9, asr #4 │ │ │ │ + adcsmi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d20, d16, d0[1] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7befebb │ │ │ │ - andspl pc, r4, r9, asr #4 │ │ │ │ + sbcsmi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr4, cr4, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - @ instruction: 0xf64dec26 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + @ instruction: 0xf64dec22 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ movtcs r0, #303 @ 0x12f │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - bicvs pc, r4, r8, asr #12 │ │ │ │ + orrvs pc, r4, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ vabd.s8 q15, , q5 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d20, d16, d0[5] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe79efe9b │ │ │ │ - sbcmi pc, r8, r9, asr #4 │ │ │ │ + addmi pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vabd.s8 d30, d25, d30 │ │ │ │ - vshr.s64 d20, d20, #64 │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ str r0, [r9, lr, lsr #32]! │ │ │ │ - addmi pc, ip, r9, asr #4 │ │ │ │ + submi pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr10, cr4, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr12, cr4, {3} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmla.i d20, d0, d0[7] │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fe75 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - sbcsmi pc, r4, r9, asr #4 │ │ │ │ + addsmi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr10, cr4, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fe5f │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - rscmi pc, r4, r9, asr #4 │ │ │ │ + adcmi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr4, cr4, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ + vaddl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fe49 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - subsmi pc, r4, r9, asr #4 │ │ │ │ + andsmi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr14, cr4, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ vaba.s8 d30, d25, d17 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vaddl.s8 q10, d0, d8 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fe33 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - eorsmi pc, r0, r9, asr #4 │ │ │ │ + rscscc pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr8, cr4, {3} │ │ │ │ vabd.s8 d30, d9, d27 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #528 @ 0x210 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfe5af58c │ │ │ │ + bl 0xfe4af554 │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - andsmi pc, r8, r9, asr #4 │ │ │ │ + sbcscc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr2, cr4, {3} │ │ │ │ vaba.s8 d30, d9, d5 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ strb r0, [r8, lr, lsr #32]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - andmi pc, ip, r9, asr #4 │ │ │ │ + sbccc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr4, cr4, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {1} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vaddl.s8 q10, d0, d0 │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fdf9 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe76caef0 │ │ │ │ - rscscc pc, r4, r9, asr #4 │ │ │ │ + adcscc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #400]! @ 0x190 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0063f47f │ │ │ │ vmax.s8 q15, , │ │ │ │ - vmla.i d19, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf009fde3 │ │ │ │ ldmdami ip, {r0, r1, r8} │ │ │ │ @ instruction: 0xf7f82201 │ │ │ │ @ instruction: 0xf039f863 │ │ │ │ @ instruction: 0xd1220903 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #400] @ 0x190 │ │ │ │ vmin.s8 q15, , │ │ │ │ - vmla.i d19, d16, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [ip], r9, asr #27 @ │ │ │ │ - sbccc pc, ip, r9, asr #4 │ │ │ │ + addcc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2, #400] @ 0x190 │ │ │ │ vmax.s8 q15, , │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ ldrb r0, [r5], lr, lsr #32 │ │ │ │ - sbcscc pc, r4, r9, asr #4 │ │ │ │ + addscc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vmin.s8 q15, , q0 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmdami r5, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf832f7f8 │ │ │ │ @ instruction: 0xf1b4e6af │ │ │ │ - svclt 0x0000fd55 │ │ │ │ - mlaseq r3, r0, r7, lr │ │ │ │ - eorseq lr, r3, r0, asr #15 │ │ │ │ + svclt 0x0000fd51 │ │ │ │ + eorseq lr, r3, r0, asr r7 │ │ │ │ + eorseq lr, r3, r0, lsl #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ @ instruction: 0xf6484b8c │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #8896 @ 0x22c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrcc pc, [ip, -r8, asr #12]! │ │ │ │ + ldrbcs pc, [ip, r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - b 0xfff2f6c0 │ │ │ │ + b 0xffe2f688 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489702 │ │ │ │ - vmvn.i16 d23, #12 @ 0x000c │ │ │ │ + @ instruction: 0xf2c068fc │ │ │ │ @ instruction: 0xf64c082f │ │ │ │ - @ instruction: 0xf2c06690 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8cd0632 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - ldc2 1, cr15, [r2], #720 @ 0x2d0 │ │ │ │ + stc2 1, cr15, [lr], #720 @ 0x2d0 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ vmls.i d23, d16, d0[6] │ │ │ │ stmdage r5, {r2, r4, r7, sl} │ │ │ │ stc2l 0, cr15, [r8, #-400]! @ 0xfffffe70 │ │ │ │ ldmdblt sl, {r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r2, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa4295 │ │ │ │ @ instruction: 0xf64068a1 │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf0640032 │ │ │ │ stmdbvs r3!, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06443f0 │ │ │ │ subcs fp, r0, #4416 @ 0x1140 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r8], #-1608 @ 0xfffff9b8 │ │ │ │ + strbne pc, [r8], #1608 @ 0x648 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - b 0xfedaf74c │ │ │ │ + b 0xfecaf714 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1b46400 │ │ │ │ - @ instruction: 0x4629fc75 │ │ │ │ + @ instruction: 0x4629fc71 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #3008 @ 0xbc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xfe92f770 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + b 0xfe82f738 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1b4a805 │ │ │ │ - @ instruction: 0x4649fc5f │ │ │ │ + @ instruction: 0x4649fc5b │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ bfi pc, r9, (invalid: 26:1) @ │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #-400] @ 0xfffffe70 │ │ │ │ - blcc 0x14d6a4 │ │ │ │ + blcc 0x14d66c │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x1f2f7c0 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + b 0x1e2f788 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r8, asr #12 │ │ │ │ + eorspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #400 @ 0x190 │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x17af7fc │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + b 0x16af7c4 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ vhsub.s8 d18, d2, d1 │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0x96000132 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x14d51c │ │ │ │ - blcc 0x1a7500 │ │ │ │ + blcs 0x14d4e4 │ │ │ │ + blcc 0x1a74c8 │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3c1da4 │ │ │ │ + blcs 0x3c1d6c │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - mvnne pc, r9, asr #4 │ │ │ │ + @ instruction: 0x11a8f249 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ addne pc, r5, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf9eef148 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ stc2l 0, cr15, [ip, #-72]! @ 0xffffffb8 │ │ │ │ adcsle r2, r8, r0, lsl #16 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xb2f22a │ │ │ │ + blx 0xb2f1f2 │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x1324aa │ │ │ │ + blx 0x132472 │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ msrvs CPSR_s, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x14d27e │ │ │ │ + blx 0x14d246 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6], {100} @ 0x64 │ │ │ │ @ instruction: 0xf1b4e72e │ │ │ │ - @ instruction: 0xf7f8fc2f │ │ │ │ + @ instruction: 0xf7f8fc2b │ │ │ │ svclt 0x0000fb01 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq pc, r3, r8, lsr r0 @ │ │ │ │ + ldrshteq lr, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmiami lr!, {r0, r1, r2, r9, sl, lr} │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ andsls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0124688 │ │ │ │ strmi pc, [r2], r1, lsr #26 │ │ │ │ @ instruction: 0xf8d0b108 │ │ │ │ movwcs sl, #4096 @ 0x1000 │ │ │ │ - bl 0x2fba88 │ │ │ │ + bl 0x2fba50 │ │ │ │ ldrmi r0, [r8], -r2, lsl #2 │ │ │ │ ldc2 0, cr15, [r6, #-72] @ 0xffffffb8 │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf1082204 │ │ │ │ ldrmi r0, [r8], -r8, lsl #2 │ │ │ │ stc2 0, cr15, [ip, #-72] @ 0xffffffb8 │ │ │ │ @@ -232344,597 +232330,597 @@ │ │ │ │ movwcs r6, #6149 @ 0x1805 │ │ │ │ tstpeq r0, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [r8], #72 @ 0x48 │ │ │ │ smlabblt r8, r1, r6, r4 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf648002e │ │ │ │ - vbic.i16 d19, #3072 @ 0x0c00 │ │ │ │ + @ instruction: 0xf2c02bfc │ │ │ │ @ instruction: 0xf0640b2e │ │ │ │ subcs pc, r0, #12032 @ 0x2f00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmdavc ip!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmvs ip!, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - ldmib ip, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r8, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andlt pc, r8, sp, asr #17 │ │ │ │ - ldrvs pc, [r0, ip, asr #12] │ │ │ │ + ldrbvs pc, [r0, -ip, asr #12] @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - @ instruction: 0x4651fb59 │ │ │ │ + @ instruction: 0x4651fb55 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ ldccs 12, cr15, [r1], {19} │ │ │ │ ldccs 8, cr13, [r1], {12} │ │ │ │ ldm pc, {r0, r1, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orrls pc, ip, #4 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #-1879048179 @ 0x9000000d │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ mrcle 2, 1, r3, cr2, cr2, {1} │ │ │ │ @ instruction: 0xf0002c29 │ │ │ │ - ldclcs 0, cr8, [pc], #948 @ 0xf36ec │ │ │ │ + ldclcs 0, cr8, [pc], #948 @ 0xf36b4 │ │ │ │ vrhadd.s8 d29, d9, d19 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #254976 @ 0x3e400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmdb sl!, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmdb r6!, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16da90 │ │ │ │ + blhi 0x16da58 │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - ldrtmi pc, [r1], -sp, lsr #22 @ │ │ │ │ + ldrtmi pc, [r1], -r9, lsr #22 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ vstrcs d15, [r0, #-924] @ 0xfffffc64 │ │ │ │ sbchi pc, r3, r0 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff82f512 │ │ │ │ + blx 0xff82f4da │ │ │ │ subcs lr, r0, #49 @ 0x31 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmdb ip, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmdb r8, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16dacc │ │ │ │ + blhi 0x16da94 │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - strtmi pc, [r1], -pc, lsl #22 │ │ │ │ + strtmi pc, [r1], -fp, lsl #22 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #205824 @ 0x32400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmdb sl!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb r6!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16daf0 │ │ │ │ + blhi 0x16dab8 │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - @ instruction: 0x4631fafd │ │ │ │ + @ instruction: 0x4631faf9 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ vstrcs d15, [r0, #-732] @ 0xfffffd24 │ │ │ │ addshi pc, r3, r0 │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addpl pc, r0, r8, asr #12 │ │ │ │ + subpl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0644629 │ │ │ │ subcs pc, r0, #173056 @ 0x2a400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmdb sl, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb r6, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8cd022f │ │ │ │ andls r8, r2, #4 │ │ │ │ strls r2, [r0, -r1, lsl #4] │ │ │ │ - blx 0xff72fadc │ │ │ │ + blx 0xff62faa4 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xfe5af5a6 │ │ │ │ + blx 0xfe5af56e │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r0, #64 @ 0x40 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0644ff0 │ │ │ │ vqdmulh.s d27, d25, d1 │ │ │ │ - vmla.i d21, d0, d0[2] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7b0fb7b │ │ │ │ - subspl pc, ip, r9, asr #4 │ │ │ │ + andspl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1e2f5e2 │ │ │ │ - blcs 0x7fae20 │ │ │ │ + blx 0x1e2f5aa │ │ │ │ + blcs 0x7fade8 │ │ │ │ andge sp, r1, #10944512 @ 0xa70000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r3, pc, fp, lsr r8 @ │ │ │ │ - andeq r3, pc, sp, lsr #16 │ │ │ │ - andeq r3, pc, r7, ror #15 │ │ │ │ - ldrdeq r3, [pc], -r9 │ │ │ │ - andeq r3, pc, fp, asr #15 │ │ │ │ - @ instruction: 0x000f37bd │ │ │ │ + andeq r3, pc, r3, lsl #16 │ │ │ │ + strdeq r3, [pc], -r5 │ │ │ │ andeq r3, pc, pc, lsr #15 │ │ │ │ andeq r3, pc, r1, lsr #15 │ │ │ │ muleq pc, r3, r7 @ │ │ │ │ andeq r3, pc, r5, lsl #15 │ │ │ │ - andeq r3, pc, pc, lsl r8 @ │ │ │ │ - andeq r3, pc, r1, lsl r8 @ │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsl #16 │ │ │ │ - strdeq r3, [pc], -r5 │ │ │ │ andeq r3, pc, r7, ror r7 @ │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ andeq r3, pc, r9, ror #14 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r1, ror #9 │ │ │ │ + andeq r3, pc, fp, asr r7 @ │ │ │ │ andeq r3, pc, sp, asr #14 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - muleq pc, fp, r6 @ │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r1, ror #12 │ │ │ │ - eorspl pc, r0, r9, asr #4 │ │ │ │ + andeq r3, pc, r7, ror #15 │ │ │ │ + ldrdeq r3, [pc], -r9 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, asr #15 │ │ │ │ + @ instruction: 0x000f37bd │ │ │ │ + andeq r3, pc, pc, lsr r7 @ │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, r1, lsr r7 @ │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, r9, lsr #9 │ │ │ │ + andeq r3, pc, r5, lsl r7 @ │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, r3, ror #12 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, r9, lsr #12 │ │ │ │ + rscsmi pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vaba.s8 d30, d25, d17 │ │ │ │ - vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ str r0, [ip, lr, lsr #32]! │ │ │ │ - rsbvs pc, r4, r9, asr #4 │ │ │ │ + eorvs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xa2f682 │ │ │ │ + blx 0xa2f64a │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf6488136 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe76cfb17 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - sbcsvs pc, r0, r9, asr #4 │ │ │ │ + addsvs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x4af6ae │ │ │ │ - blcs 0x143aeec │ │ │ │ + blx 0x4af676 │ │ │ │ + blcs 0x143aeb4 │ │ │ │ svcge 0x0041f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r3, pc, r3, ror #19 │ │ │ │ - ldrdeq r3, [pc], -r5 │ │ │ │ - andeq r3, pc, r7, asr #19 │ │ │ │ - @ instruction: 0x000f39b9 │ │ │ │ andeq r3, pc, fp, lsr #19 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ muleq pc, sp, r9 @ │ │ │ │ andeq r3, pc, pc, lsl #19 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ andeq r3, pc, r1, lsl #19 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ andeq r3, pc, r3, ror r9 @ │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ andeq r3, pc, r5, ror #18 │ │ │ │ - andeq r3, pc, r1, asr r9 @ │ │ │ │ - andeq r3, pc, sp, lsr r9 @ │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, pc, lsr #18 │ │ │ │ - andeq r3, pc, r1, lsr #18 │ │ │ │ - andeq r3, pc, r3, lsl r9 @ │ │ │ │ + andeq r3, pc, r7, asr r9 @ │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, r9, asr #18 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, lsr r9 @ │ │ │ │ + andeq r3, pc, sp, lsr #18 │ │ │ │ + andeq r3, pc, r9, lsl r9 @ │ │ │ │ andeq r3, pc, r5, lsl #18 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ strdeq r3, [pc], -r7 │ │ │ │ - andeq r3, pc, r3, ror #17 │ │ │ │ - ldrdeq r3, [pc], -r5 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r7, asr #17 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - @ instruction: 0x000f38b9 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ + andeq r3, pc, r9, ror #17 │ │ │ │ + ldrdeq r3, [pc], -fp │ │ │ │ + andeq r3, pc, sp, asr #17 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + @ instruction: 0x000f38bf │ │ │ │ andeq r3, pc, fp, lsr #17 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ muleq pc, sp, r8 @ │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ andeq r3, pc, pc, lsl #17 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ andeq r3, pc, r1, lsl #17 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ andeq r3, pc, r3, ror r8 @ │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ andeq r3, pc, r5, ror #16 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ andeq r3, pc, r7, asr r8 @ │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ - andeq r3, pc, r3, lsr #7 │ │ │ │ andeq r3, pc, r9, asr #16 │ │ │ │ - subvs pc, r4, r9, asr #4 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, lsr r8 @ │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, sp, lsr #16 │ │ │ │ + andeq r3, pc, pc, lsl r8 @ │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + andeq r3, pc, r1, lsl r8 @ │ │ │ │ + andvs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1a2f800 │ │ │ │ + blx 0x1a2f7c8 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4601fb15 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - eorscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcsvs pc, r0, r8, asr #12 │ │ │ │ + rsbsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x14af82c │ │ │ │ + blx 0x14af7f4 │ │ │ │ vmax.s8 d30, d25, d19 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ movwcs pc, #2631 @ 0xa47 @ │ │ │ │ strtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ @ instruction: 0x4606fafb │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf64dae86 │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf064002f │ │ │ │ ldmdavs r1!, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ strmi pc, [r3], fp, ror #21 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdahi r3!, {r0, r1, r3, r7, r8, pc} │ │ │ │ - blcs 0x1022e8 │ │ │ │ + blcs 0x1022b0 │ │ │ │ orrshi pc, r0, r0, asr #6 │ │ │ │ - bvs 0xfe730010 │ │ │ │ - beq 0xcb01f0 │ │ │ │ + bvs 0x172ffd8 │ │ │ │ + beq 0xcb01b8 │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ strtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143501 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0644650 │ │ │ │ ldmdahi r3!, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ - bl 0x3eaacc │ │ │ │ + bl 0x3eaa94 │ │ │ │ @ instruction: 0xf83b0cc5 │ │ │ │ vqadd.s8 d18, d9, d21 │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ mulcc r2, ip, r8 │ │ │ │ @ instruction: 0xf89c9401 │ │ │ │ strls r4, [r0], #-3 │ │ │ │ @ instruction: 0xf9fcf064 │ │ │ │ vtst.8 d24, d9, d17 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vaddl.s8 q11, d16, d8 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe64af9f5 │ │ │ │ - rsbsvs pc, r4, r9, asr #4 │ │ │ │ + eorsvs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9eef064 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ strtmi sl, [r8], -sl, asr #29 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ ldrt pc, [ip], -r7, lsl #26 @ │ │ │ │ - subsvs pc, r4, r9, asr #4 │ │ │ │ + andsvs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e0f064 │ │ │ │ vaba.s8 q15, , q13 │ │ │ │ - vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe773f9d9 │ │ │ │ - rscspl pc, r4, r9, asr #4 │ │ │ │ + adcspl pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d2f064 │ │ │ │ vabd.s8 q15, , q14 │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [r5, -fp, asr #19]! @ │ │ │ │ - sbcspl pc, r8, r9, asr #4 │ │ │ │ + addspl pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c4f064 │ │ │ │ vaba.s8 q15, , q7 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe757f9bd │ │ │ │ - adcspl pc, ip, r9, asr #4 │ │ │ │ + rsbspl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b6f064 │ │ │ │ vaba.s8 q15, , q0 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d21, d0, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [r9, -pc, lsr #19] @ │ │ │ │ - adcpl pc, r0, r9, asr #4 │ │ │ │ + rsbpl pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a8f064 │ │ │ │ vabd.s8 q15, , q1 │ │ │ │ - vshr.s64 d21, d4, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldr pc, [fp, -r1, lsr #19]! │ │ │ │ - addpl pc, r4, r9, asr #4 │ │ │ │ + subpl pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99af064 │ │ │ │ vaba.s8 d30, d9, d20 │ │ │ │ - vaddl.s8 q11, d0, d20 │ │ │ │ + vmla.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe72df993 │ │ │ │ - andsvs pc, r4, r9, asr #4 │ │ │ │ + sbcspl pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf98cf064 │ │ │ │ vabd.s8 d30, d9, d22 │ │ │ │ - vaddl.s8 q11, d0, d4 │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldr pc, [pc, -r5, lsl #19] │ │ │ │ - rsbspl pc, r4, r9, asr #4 │ │ │ │ + eorspl pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97ef064 │ │ │ │ vaba.s8 d30, d9, d8 │ │ │ │ - vmla.i d21, d0, d0[6] │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe711f977 │ │ │ │ - adceq pc, r4, r9, asr #12 │ │ │ │ + rsbeq pc, r4, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf970f064 │ │ │ │ @ instruction: 0xf649e70a │ │ │ │ - vshr.s64 d16, d0, #64 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ str pc, [r3, -r9, ror #18] │ │ │ │ - adcseq pc, r4, r9, asr #12 │ │ │ │ + rsbseq pc, r4, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf962f064 │ │ │ │ @ instruction: 0xf649e6fc │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + vaddl.s8 q8, d0, d20 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ usat pc, #21, fp, asr #18 @ │ │ │ │ - subseq pc, r4, r9, asr #12 │ │ │ │ + andseq pc, r4, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf954f064 │ │ │ │ vmax.s8 q15, , q15 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strbt pc, [r7], sp, asr #18 @ │ │ │ │ - rsbseq pc, ip, r9, asr #12 │ │ │ │ + eorseq pc, ip, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf946f064 │ │ │ │ - @ instruction: 0xf649e6e0 │ │ │ │ - vaddl.s8 q8, d0, d28 │ │ │ │ + vmax.s8 q15, , q8 │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe6d9f93f │ │ │ │ - rscvc pc, r4, r9, asr #4 │ │ │ │ + adcvc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf938f064 │ │ │ │ - @ instruction: 0xf649e6d2 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmin.s8 q15, , q1 │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe6cbf931 │ │ │ │ - rsbsvc pc, r4, r9, asr #4 │ │ │ │ + eorsvc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92af064 │ │ │ │ @ instruction: 0xf649e6c4 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0x2d00f923 │ │ │ │ - ldclge 4, cr15, [pc, #252]! @ 0xf39f4 │ │ │ │ + ldclge 4, cr15, [pc, #252]! @ 0xf39bc │ │ │ │ vrshl.s8 q15, q13, │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ssat pc, #20, r9, lsl #18 @ │ │ │ │ - rscsvs pc, ip, r9, asr #4 │ │ │ │ + adcsvs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf912f064 │ │ │ │ vmax.s8 d30, d25, d28 │ │ │ │ - vmla.i d23, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strt pc, [r5], fp, lsl #18 │ │ │ │ - rscsvs pc, r0, r9, asr #4 │ │ │ │ + adcsvs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf904f064 │ │ │ │ vmin.s8 d30, d25, d14 │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe697f8fd │ │ │ │ - rscseq pc, r4, r9, asr #12 │ │ │ │ + adcseq pc, r4, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f6f064 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [sp, #-3538]! @ 0xfffff22e │ │ │ │ - sbcseq pc, ip, r9, asr #12 │ │ │ │ + addseq pc, ip, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8ecf064 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [r3, #-3528]! @ 0xfffff238 │ │ │ │ - subvc pc, ip, r9, asr #4 │ │ │ │ + andvc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e2f064 │ │ │ │ vmin.s8 q15, , q14 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + vshr.s64 q11, q10, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe675f8db │ │ │ │ - eorvc pc, r0, r9, asr #4 │ │ │ │ + rscvs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d4f064 │ │ │ │ vmax.s8 q15, , q15 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmla.i d23, d0, d0[2] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strbt pc, [r7], -sp, asr #17 @ │ │ │ │ - addsvc pc, ip, r9, asr #4 │ │ │ │ + subsvc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c6f064 │ │ │ │ vmax.s8 q15, , q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vshr.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe659f8bf │ │ │ │ - subeq pc, r0, r9, asr #12 │ │ │ │ + andeq pc, r0, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b8f064 │ │ │ │ - @ instruction: 0xf649e652 │ │ │ │ - vmov.i32 d16, #8 @ 0x00000008 │ │ │ │ + vmin.s8 q15, , q1 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe64bf8b1 │ │ │ │ - adcsvc pc, ip, r9, asr #4 │ │ │ │ + rsbsvc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8aaf064 │ │ │ │ vmax.s8 q15, , q2 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrt pc, [sp], -r3, lsr #17 @ │ │ │ │ @ instruction: 0xf6456871 │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe69df89b │ │ │ │ - @ instruction: 0xf844f1b4 │ │ │ │ + @ instruction: 0xf840f1b4 │ │ │ │ str r2, [r6], r0, lsl #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r6, ip, ror #22 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ ldmib r0, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64d7802 │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0640300 │ │ │ │ @ instruction: 0xf649f87d │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0x4631f877 │ │ │ │ stmdami r1!, {r9, sp}^ │ │ │ │ - blx 0xfff31a30 │ │ │ │ - andsne pc, r8, r9, asr #12 │ │ │ │ + blx 0xfff319f8 │ │ │ │ + sbcseq pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf86cf064 │ │ │ │ andcs r4, r0, #6094848 @ 0x5d0000 │ │ │ │ cmnpmi pc, r4, lsr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xffc31a48 │ │ │ │ + blx 0xffc31a10 │ │ │ │ ldrbtle r0, [r3], #-1504 @ 0xfffffa20 │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ @ instruction: 0xf414d179 │ │ │ │ cmnle sp, r0, asr #3 │ │ │ │ @ instruction: 0xf10004a1 │ │ │ │ strbteq r8, [r2], #-130 @ 0xffffff7e │ │ │ │ addhi pc, r8, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000423 │ │ │ │ @ instruction: 0xf649808e │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d16, d16, d0[5] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vadd.i8 , , │ │ │ │ eorsmi r0, r9, pc, lsl #2 │ │ │ │ addhi pc, pc, r0, asr #32 │ │ │ │ teqpeq r0, r7, lsl r0 @ p-variant is OBSOLETE │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ orrpl pc, r1, r7, lsr #8 │ │ │ │ @ instruction: 0xf0212200 │ │ │ │ stmdami r9, {r0, r1, r2, r3, r4, r8}^ │ │ │ │ - blx 0xff231a98 │ │ │ │ - eorsne pc, r0, r9, asr #12 │ │ │ │ + blx 0xff231a60 │ │ │ │ + rscseq pc, r0, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbne pc, [r0], #-1609 @ 0xfffff9b7 @ │ │ │ │ + ldrne pc, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf834f064 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f74842 │ │ │ │ @ instruction: 0xf649fab5 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf105f829 │ │ │ │ @ instruction: 0xf6480111 │ │ │ │ - vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf649f821 │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf1a27c2d │ │ │ │ - movtcs lr, #3468 @ 0xd8c │ │ │ │ + movtcs lr, #3464 @ 0xd88 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - @ instruction: 0xf2c06490 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff46f1b3 │ │ │ │ + @ instruction: 0xff42f1b3 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf800f064 │ │ │ │ ldmdavs sl, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf642d142 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ andslt r0, r6, r2, lsr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00f0f063 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ andcs r4, r0, #2162688 @ 0x210000 │ │ │ │ - blx 0xfb1b40 │ │ │ │ + blx 0xfb1b08 │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami pc, {r0, r2, r7, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2611 @ 0xfffff5cd │ │ │ │ addle r5, r1, r0, asr #3 │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ - blx 0xc31b5c │ │ │ │ + blx 0xc31b24 │ │ │ │ @ instruction: 0xf57f04a1 │ │ │ │ andcs sl, r0, #504 @ 0x1f8 │ │ │ │ vst2.8 {d20-d21}, [pc :64], r9 │ │ │ │ @ instruction: 0xf7f75100 │ │ │ │ strbteq pc, [r2], #-2595 @ 0xfffff5dd @ │ │ │ │ svcge 0x0078f57f │ │ │ │ andcs r4, r0, #1441792 @ 0x160000 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ - blx 0x7b1b80 │ │ │ │ + blx 0x7b1b48 │ │ │ │ @ instruction: 0xf57f0423 │ │ │ │ ldmdami r3, {r1, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74100 │ │ │ │ @ instruction: 0xe76afa11 │ │ │ │ andcs r4, r0, #16, 16 @ 0x100000 │ │ │ │ - blx 0x431b9c │ │ │ │ + blx 0x431b64 │ │ │ │ stmdami pc, {r2, r4, r5, r6, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strb pc, [fp, -r7, lsl #20]! @ │ │ │ │ - @ instruction: 0xff60f1b3 │ │ │ │ + @ instruction: 0xff5cf1b3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq pc, r3, r4, asr #32 │ │ │ │ - eorseq pc, r3, r4, lsl #2 │ │ │ │ - eorseq pc, r3, r0, ror r1 @ │ │ │ │ - ldrsbteq pc, [r3], -r0 @ │ │ │ │ + eorseq pc, r3, r4 │ │ │ │ + eorseq pc, r3, r4, asr #1 │ │ │ │ + eorseq pc, r3, r0, lsr r1 @ │ │ │ │ + mlaseq r3, r0, r1, pc @ │ │ │ │ addseq ip, r4, r8, ror #28 │ │ │ │ addseq ip, r4, r0, lsl #29 │ │ │ │ addseq ip, r4, r8, lsr #29 │ │ │ │ @ instruction: 0x0094ced0 │ │ │ │ addseq ip, r4, r8, ror #29 │ │ │ │ addseq ip, r4, r0, lsl #30 │ │ │ │ addseq ip, r4, r0, asr #31 │ │ │ │ @@ -232943,25 +232929,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r6, sp, lsl #23 │ │ │ │ strhi lr, [r0, #-2512] @ 0xfffff630 │ │ │ │ ldmib r0, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64d6702 │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0630300 │ │ │ │ @ instruction: 0xf649ff81 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0x4641ff7b │ │ │ │ stmmi r2, {r9, sp} │ │ │ │ @ instruction: 0xf9fcf7f7 │ │ │ │ - andsne pc, r8, r9, asr #12 │ │ │ │ + sbcseq pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff70f063 │ │ │ │ andcs r4, r0, #8257536 @ 0x7e0000 │ │ │ │ cmnpmi pc, r5, lsr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf9f0f7f7 │ │ │ │ @ instruction: 0xf10005e8 │ │ │ │ @ instruction: 0xf41580b2 │ │ │ │ @@ -232969,91 +232955,91 @@ │ │ │ │ @ instruction: 0xf41580b8 │ │ │ │ @ instruction: 0xf04051c0 │ │ │ │ strteq r8, [r9], #188 @ 0xbc │ │ │ │ sbchi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf100046a │ │ │ │ strteq r8, [fp], #-198 @ 0xffffff3a │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ - eorne pc, r4, r9, asr #12 │ │ │ │ + rsceq pc, r4, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff50f063 │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf01680cd │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4. {d8-d11}, [r6], r4 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74868 │ │ │ │ @ instruction: 0xf649f9c5 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q8, q8, #64 │ │ │ │ vhadd.s8 d16, d2, d30 │ │ │ │ - vmlsl.s , d16, d0[5] │ │ │ │ + vsubhn.i16 d19, q8, q10 │ │ │ │ @ instruction: 0xf0630632 │ │ │ │ shasxmi pc, r9, r5 @ │ │ │ │ stmdami r2!, {r9, sp}^ │ │ │ │ - ldrcc pc, [ip, -r8, asr #12]! │ │ │ │ + ldrbcs pc, [ip, r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0xf9b2f7f7 │ │ │ │ - subsne pc, r8, r9, asr #12 │ │ │ │ + andsne pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff26f063 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf8d4a805 │ │ │ │ @ instruction: 0xf1a28024 │ │ │ │ - movtcs lr, #3222 @ 0xc96 │ │ │ │ + movtcs lr, #3218 @ 0xc92 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf64c6701 │ │ │ │ - vshl.s64 d22, d0, #0 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - mrc2 1, 2, pc, cr4, cr3, {5} │ │ │ │ + mrc2 1, 2, pc, cr0, cr3, {5} │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff0ef063 │ │ │ │ - rsbne pc, r4, r9, asr #12 │ │ │ │ + eorne pc, r4, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff08f063 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf8d4a805 │ │ │ │ @ instruction: 0xf1a28028 │ │ │ │ - movtcs lr, #3192 @ 0xc78 │ │ │ │ + movtcs lr, #3188 @ 0xc74 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - mrc2 1, 1, pc, cr10, cr3, {5} │ │ │ │ + mrc2 1, 1, pc, cr6, cr3, {5} │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ cdp2 0, 15, cr15, cr4, cr3, {3} │ │ │ │ - eorsne pc, ip, r9, asr #12 │ │ │ │ + rscseq pc, ip, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr14, cr3, {3} │ │ │ │ tstpeq r1, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - eorscc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr6, cr3, {3} │ │ │ │ - subne pc, r4, r9, asr #12 │ │ │ │ + andne pc, r4, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr0, cr3, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [r4], #-20 @ 0xffffffec │ │ │ │ - mrrc 1, 10, pc, r0, cr2 @ │ │ │ │ + mcrr 1, 10, pc, ip, cr2 @ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ strls r0, [r0, #-303] @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6499102 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b34619 │ │ │ │ - strtmi pc, [r1], -fp, lsl #28 │ │ │ │ + strtmi pc, [r1], -r7, lsl #28 │ │ │ │ @ instruction: 0xf063a805 │ │ │ │ - blmi 0xaf38c4 │ │ │ │ - blls 0x64de1c │ │ │ │ + blmi 0xaf388c │ │ │ │ + blls 0x64dde4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ - andvs pc, r0, r2, asr #12 │ │ │ │ + sbcpl pc, r0, r2, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06341f0 │ │ │ │ @ instruction: 0xf44fbeb5 │ │ │ │ stmdami r3!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r5], #-2303 @ 0xfffff701 │ │ │ │ @@ -233080,20 +233066,20 @@ │ │ │ │ @ instruction: 0xf8d4f7f7 │ │ │ │ ldmdami r1, {r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ ldr pc, [r6, -pc, asr #17]! │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf8caf7f7 │ │ │ │ @ instruction: 0xf1b3e72d │ │ │ │ - svclt 0x0000fe23 │ │ │ │ + svclt 0x0000fe1f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq pc, r3, r4, asr #32 │ │ │ │ - eorseq pc, r3, r4, lsl #2 │ │ │ │ - eorseq pc, r3, r0, ror r1 @ │ │ │ │ - ldrsbteq pc, [r3], -r0 @ │ │ │ │ + eorseq pc, r3, r4 │ │ │ │ + eorseq pc, r3, r4, asr #1 │ │ │ │ + eorseq pc, r3, r0, lsr r1 @ │ │ │ │ + mlaseq r3, r0, r1, pc @ │ │ │ │ addseq ip, r4, r8, ror #28 │ │ │ │ addseq ip, r4, r0, lsl #29 │ │ │ │ addseq ip, r4, r8, lsr #29 │ │ │ │ @ instruction: 0x0094ced0 │ │ │ │ addseq ip, r4, r8, ror #29 │ │ │ │ addseq ip, r4, r0, lsl #30 │ │ │ │ addseq ip, r4, r0, asr #31 │ │ │ │ @@ -233106,39 +233092,39 @@ │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ andls r9, r7, #77824 @ 0x13000 │ │ │ │ ldrsblt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ cdp2 0, 0, cr15, cr8, cr3, {3} │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ movwpl pc, #34214 @ 0x85a6 @ │ │ │ │ - blcc 0x4fc2b8 │ │ │ │ - addne pc, r8, #76546048 @ 0x4900000 │ │ │ │ + blcc 0x4fc280 │ │ │ │ + subne pc, r8, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r4, r7, r9, ip, sp} │ │ │ │ - ldc2 1, cr15, [lr], {179} @ 0xb3 │ │ │ │ + ldc2 1, cr15, [sl], {179} @ 0xb3 │ │ │ │ vhsub.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0x46100133 │ │ │ │ ldclne 2, cr15, [r7], #-256 @ 0xffffff00 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r1, lsl r0 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ @ instruction: 0xf1b3022e │ │ │ │ - strtmi pc, [r8], -r5, lsl #24 │ │ │ │ + strtmi pc, [r8], -r1, lsl #24 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ tstcs r4, #14016 @ 0x36c0 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ biclt r6, r4, ip, asr #17 │ │ │ │ - bls 0x2c57d4 │ │ │ │ + bls 0x2c579c │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, fp, sp, pc}^ │ │ │ │ strmi r7, [r0, r0, lsl #18]! │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 0, cr15, [r8, #396] @ 0x18c │ │ │ │ andcs fp, r0, r9 │ │ │ │ @@ -233146,130 +233132,130 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r3, [r8], -r1, lsl #8 │ │ │ │ tstcs r1, r7, lsl #20 │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ stmib sp, {r1, r2, r3, r5, r9}^ │ │ │ │ @ instruction: 0x2c00ab04 │ │ │ │ qadd16mi fp, r2, r8 │ │ │ │ stmdbvc r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - blx 0xff43063a │ │ │ │ + blx 0xff330602 │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 0, cr15, [r2, #396]! @ 0x18c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ ldrmi r4, [r5], -fp, lsl #13 │ │ │ │ tstvc r3, #3620864 @ 0x374000 │ │ │ │ cdpls 0, 1, cr9, cr2, cr6, {0} │ │ │ │ - bls 0x66e710 │ │ │ │ + bls 0x66e6d8 │ │ │ │ @ instruction: 0xf0639307 │ │ │ │ cmnplt r0, #8896 @ p-variant is OBSOLETE @ 0x22c0 │ │ │ │ strmi r2, [r4], -r0, lsl #4 │ │ │ │ - asrcs pc, pc, #4 @ │ │ │ │ + msrcs (UNDEF: 96), pc │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vmin.s8 d20, d0, d0 │ │ │ │ @ instruction: 0xf8511c77 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r8, fp, asr r5 │ │ │ │ strbmi r3, [r0, #-1]! │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ tstcs r4, #7488 @ 0x1d40 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xb010f8d1 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x2e804c │ │ │ │ + blls 0x2e8014 │ │ │ │ stmdals r6, {r1, r3, r5, r9, sl, lr} │ │ │ │ movwvc lr, #6605 @ 0x19cd │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ strls r9, [r0], -r3, lsl #20 │ │ │ │ @ instruction: 0x462047d8 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ andlt fp, r9, sp, asr sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - subne pc, r0, r9, asr #12 │ │ │ │ + andne pc, r0, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #396] @ 0x18c │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0xf648d20d │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q11, q14, #64 │ │ │ │ strtmi r0, [fp], -pc, lsr #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - blx 0x1a3070a │ │ │ │ + blx 0x19306d2 │ │ │ │ andcs r4, sl, r1, lsr #12 │ │ │ │ - ldc2 1, cr15, [r4, #584] @ 0x248 │ │ │ │ + ldc2 1, cr15, [r0, #584] @ 0x248 │ │ │ │ rsbmi lr, lr, #50069504 @ 0x2fc0000 │ │ │ │ @ instruction: 0xf0084630 │ │ │ │ @ instruction: 0x4602fdf9 │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [fp, fp, ror #26]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b26c │ │ │ │ + bl 0xfec4b234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf063460e │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf6492101 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d17, d0, d0[4] │ │ │ │ @ instruction: 0xf191002e │ │ │ │ - ldccs 15, cr15, [pc, #-52] @ 0xf4060 │ │ │ │ + ldccs 15, cr15, [pc, #-36] @ 0xf4038 │ │ │ │ vmla.i8 d29, d2, d21 │ │ │ │ - vmla.i d19, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0x46290032 │ │ │ │ stc2l 0, cr15, [sl, #-396] @ 0xfffffe74 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscvs pc, r0, r0, asr #12 │ │ │ │ + adcvs pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0, #-396] @ 0xfffffe74 │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ - ldc2l 1, cr15, [r6, #-584] @ 0xfffffdb8 │ │ │ │ + ldc2l 1, cr15, [r2, #-584] @ 0xfffffdb8 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -r9, lsr #28 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - adcne pc, r8, r9, asr #12 │ │ │ │ + rsbne pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - mcr2 1, 7, pc, cr10, cr1, {4} @ │ │ │ │ + mcr2 1, 7, pc, cr6, cr1, {4} @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0634070 │ │ │ │ sha1c.32 , q15, │ │ │ │ - vsubw.s8 q11, q0, d24 │ │ │ │ - bl 0x1b4db8 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ + bl 0x1b4d80 │ │ │ │ @ instruction: 0xf6400385 │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06312e0 │ │ │ │ bfi pc, sp, (invalid: 26:17) @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6be120 │ │ │ │ + blle 0x6be0e8 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -233277,38 +233263,38 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x38cf60 │ │ │ │ - blcs 0x3aa53c │ │ │ │ + blcs 0x38cf28 │ │ │ │ + blcs 0x3aa504 │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r4, pc, r1, asr r1 @ │ │ │ │ - andeq r4, pc, r1, asr r1 @ │ │ │ │ - andeq r4, pc, r1, asr r1 @ │ │ │ │ - andeq r4, pc, sp, asr #2 │ │ │ │ - andeq r4, pc, sp, asr #2 │ │ │ │ - andeq r4, pc, sp, asr #2 │ │ │ │ - andeq r4, pc, r1, asr r1 @ │ │ │ │ - andeq r4, pc, r1, asr r1 @ │ │ │ │ - andeq r4, pc, r1, asr r1 @ │ │ │ │ - andeq r4, pc, r1, asr r1 @ │ │ │ │ - andeq r4, pc, r1, asr r1 @ │ │ │ │ + andeq r4, pc, r9, lsl r1 @ │ │ │ │ + andeq r4, pc, r9, lsl r1 @ │ │ │ │ + andeq r4, pc, r9, lsl r1 @ │ │ │ │ + andeq r4, pc, r5, lsl r1 @ │ │ │ │ + andeq r4, pc, r5, lsl r1 @ │ │ │ │ + andeq r4, pc, r5, lsl r1 @ │ │ │ │ + andeq r4, pc, r9, lsl r1 @ │ │ │ │ + andeq r4, pc, r9, lsl r1 @ │ │ │ │ + andeq r4, pc, r9, lsl r1 @ │ │ │ │ + andeq r4, pc, r9, lsl r1 @ │ │ │ │ + andeq r4, pc, r9, lsl r1 @ │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b3bc │ │ │ │ + bl 0xfec4b384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ @@ -233330,15 +233316,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b434 │ │ │ │ + bl 0xfec4b3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2 0, cr15, [r2, #-68]! @ 0xffffffbc │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ @@ -233350,15 +233336,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b484 │ │ │ │ + bl 0xfec4b44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ stc2 0, cr15, [sl, #-68] @ 0xffffffbc │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ @@ -233372,15 +233358,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b4dc │ │ │ │ + bl 0xfec4b4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2l 0, cr15, [lr], {17} │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ @@ -233392,15 +233378,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b52c │ │ │ │ + bl 0xfec4b4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2 0, cr15, [r6], #68 @ 0x44 │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ @@ -233417,22 +233403,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b590 │ │ │ │ + bl 0xfec4b558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #34048 @ 0x8500 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x185bb8 │ │ │ │ + bcs 0x185b80 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -233448,15 +233434,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b60c │ │ │ │ + bl 0xfec4b5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ mcrr2 0, 1, pc, r6, cr1 @ │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ @@ -233473,22 +233459,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b670 │ │ │ │ + bl 0xfec4b638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #5376 @ 0x1500 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x185c98 │ │ │ │ + bcs 0x185c60 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -233504,15 +233490,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b6ec │ │ │ │ + bl 0xfec4b6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ ldrdlt pc, [r8, r7] │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233525,20 +233511,20 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b740 │ │ │ │ + bl 0xfec4b708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfec3059a │ │ │ │ + blx 0xfec30562 │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ andsvs r2, sl, r0 │ │ │ │ subsvs r6, sl, r2, lsr #17 │ │ │ │ addsvs r6, sl, r2, lsr #18 │ │ │ │ sbcsvs r6, sl, r2, lsr #19 │ │ │ │ tstvs sl, r2, lsr #20 │ │ │ │ @@ -233561,15 +233547,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b7d0 │ │ │ │ + bl 0xfec4b798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, r5, ror #22 @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233581,15 +233567,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b820 │ │ │ │ + bl 0xfec4b7e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, sp, lsr fp @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -233601,73 +233587,73 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b870 │ │ │ │ + bl 0xfec4b838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2104 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ strls r0, [r0, #-656] @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ - @ instruction: 0xf74c3018 │ │ │ │ - strdlt lr, [r3], -r4 │ │ │ │ + @ instruction: 0xf74d3018 │ │ │ │ + andlt lr, r3, r0, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r1, ip, ror #15 │ │ │ │ + addeq fp, r1, r4, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b8bc │ │ │ │ + bl 0xfec4b884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024614 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r9, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r9, lsl #24 │ │ │ │ smlabtpl r1, sp, r9, lr │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ @ instruction: 0xf74c9403 │ │ │ │ - andlt lr, r5, r8, asr #31 │ │ │ │ + andlt lr, r5, r4, ror #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r1, ip, r7 │ │ │ │ + ldrdeq fp, [r1], r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf5b2b1ba │ │ │ │ ldmdale r6, {r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ tstcs r8, r0, lsl r6 │ │ │ │ @ instruction: 0xf138461f │ │ │ │ strmi pc, [r6], -r1, asr #27 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ ldrmi r0, [r8], -r2, ror #1 │ │ │ │ - blx 0xfedb078c │ │ │ │ + blx 0xfedb0754 │ │ │ │ strcs fp, [lr], #-2448 @ 0xfffff670 │ │ │ │ @ instruction: 0xf1384630 │ │ │ │ @ instruction: 0xf175fd0f │ │ │ │ - andvs pc, r4, fp, asr #27 │ │ │ │ + andvs pc, r4, r7, asr #27 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stcne 2, cr2, [r5, #-0] │ │ │ │ @@ -233675,48 +233661,48 @@ │ │ │ │ stmdbeq r4, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46934690 │ │ │ │ strcs lr, [r0], -sp, asr #19 │ │ │ │ ldrtmi lr, [r0], -r9 │ │ │ │ stcvs 8, cr15, [r4], {73} @ 0x49 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strmi r3, [r0, #1288]! @ 0x508 │ │ │ │ - bleq 0x3328bc │ │ │ │ + bleq 0x332884 │ │ │ │ stmdavs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ - blle 0xa7ffa0 │ │ │ │ + blle 0xa7ff68 │ │ │ │ @ instruction: 0xf855d0f1 │ │ │ │ ldrtmi r1, [fp], -r4, lsl #24 │ │ │ │ @ instruction: 0x46504632 │ │ │ │ - blx 0x20b07f4 │ │ │ │ + blx 0x20b07bc │ │ │ │ stceq 8, cr15, [r4], {73} @ 0x49 │ │ │ │ - blls 0x120e38 │ │ │ │ - blcs 0xfc7bc │ │ │ │ + blls 0x120e00 │ │ │ │ + blcs 0xfc784 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :128], r6 │ │ │ │ @ instruction: 0xf6c74170 │ │ │ │ - bl 0xfe950fc4 │ │ │ │ + bl 0xfe950f8c │ │ │ │ adcsmi r0, r0, #11 │ │ │ │ ldrtmi fp, [r3], #3878 @ 0xf26 │ │ │ │ @ instruction: 0x468b4630 │ │ │ │ @ instruction: 0xf175e7da │ │ │ │ - tstpcs r6, #8768 @ p-variant is OBSOLETE @ 0x2240 │ │ │ │ + tstpcs r6, #8512 @ p-variant is OBSOLETE @ 0x2140 │ │ │ │ ldr r6, [fp, r3]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ cdpls 1, 0, cr13, cr1, cr11, {0} │ │ │ │ cdpls 7, 0, cr14, cr1, cr15, {5} │ │ │ │ mcrls 7, 0, lr, cr1, cr5, {5} │ │ │ │ @ instruction: 0xe7ab2416 │ │ │ │ - ldc2l 1, cr15, [sl, #-468]! @ 0xfffffe2c │ │ │ │ + ldc2l 1, cr15, [r6, #-468]! @ 0xfffffe2c │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ movwcs lr, #6060 @ 0x17ac │ │ │ │ strb r9, [r3, r0, lsl #6] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ba0c │ │ │ │ + bl 0xfec4b9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ - @ instruction: 0xf2c076f0 │ │ │ │ + @ instruction: 0xf2c076b0 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf950f011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, r9, asr #18 │ │ │ │ @@ -233724,16 +233710,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf942f011 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01168e8 │ │ │ │ rscvs pc, r0, fp, lsr r9 @ │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1b918e4 │ │ │ │ - bvs 0xfeb8d1e8 │ │ │ │ + bvs 0x1b918ac │ │ │ │ + bvs 0xfeb8d1b0 │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -233756,19 +233742,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4badc │ │ │ │ + bl 0xfec4baa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ - @ instruction: 0xf2c076f0 │ │ │ │ + @ instruction: 0xf2c076b0 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8e8f011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, r1, ror #17 │ │ │ │ @@ -233806,19 +233792,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bba4 │ │ │ │ + bl 0xfec4bb6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ - @ instruction: 0xf2c076f0 │ │ │ │ + @ instruction: 0xf2c076b0 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a6f011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ mlsvs r0, pc, r8, pc @ │ │ │ │ @@ -233826,16 +233812,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf898f011 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01168e8 │ │ │ │ smlalvs pc, r0, r1, r8 @ │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1b91a7c │ │ │ │ - bvs 0xfeb8d380 │ │ │ │ + bvs 0x1b91a44 │ │ │ │ + bvs 0xfeb8d348 │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -233858,19 +233844,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bc74 │ │ │ │ + bl 0xfec4bc3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ - @ instruction: 0xf2c076f0 │ │ │ │ + @ instruction: 0xf2c076b0 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf83ef011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, r7, lsr r8 @ │ │ │ │ @@ -233916,37 +233902,37 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ strmi r3, [ip], -r8, asr #1 │ │ │ │ - bvs 0x179bfbc │ │ │ │ + bvs 0x179bf84 │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r1, r2, r3, r4, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0xfe7d4ddc │ │ │ │ + bvs 0xfe7d4da4 │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813a │ │ │ │ ldmib r4, {r3, r6, ip, pc}^ │ │ │ │ ldmib r4, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x1577bc0 │ │ │ │ + b 0x1577b88 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ cmppvc r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r0!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r1!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ - bleq 0x170bf8 │ │ │ │ + bleq 0x170bc0 │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ - b 0x10fd17c │ │ │ │ + b 0x10fd144 │ │ │ │ tstls r1, r3 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf0159700 │ │ │ │ vbit d16, d2, d0 │ │ │ │ tstls ip, r7 │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ mlane fp, r4, r8, pc @ │ │ │ │ @@ -233956,287 +233942,287 @@ │ │ │ │ @ instruction: 0xf0159302 │ │ │ │ svclt 0x000c0304 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r0, #805306375 @ 0x30000007 │ │ │ │ movwls r9, #53764 @ 0xd204 │ │ │ │ - addspl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + subspl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blvc 0x4b0254 │ │ │ │ + blvc 0x4b021c │ │ │ │ tstcs r1, r3, lsr r6 │ │ │ │ stc 6, cr4, [sp, #320] @ 0x140 │ │ │ │ @ instruction: 0xf1b27b0a │ │ │ │ - @ instruction: 0xf1b9fd35 │ │ │ │ + @ instruction: 0xf1b9fd31 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1c08087 │ │ │ │ @ instruction: 0xf64d0349 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ tstcs r1, pc, lsr #4 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #4 │ │ │ │ - adcspl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + rsbspl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ - stc2 1, cr15, [r0, #-712]! @ 0xfffffd38 │ │ │ │ + ldc2 1, cr15, [ip, #-712] @ 0xfffffd38 │ │ │ │ mulcc ip, r8, r8 │ │ │ │ rsble r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf0151bbf │ │ │ │ @ instruction: 0xf8940580 │ │ │ │ - b 0x14bccfc │ │ │ │ + b 0x14bccc4 │ │ │ │ stmdbls ip, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sadd16mi fp, sp, r8 │ │ │ │ svceq 0x0000f1bb │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ adchi pc, r2, r0 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64d8178 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vabdl.s8 , d16, d0 │ │ │ │ + vqdmlsl.s , d0, d0[0] │ │ │ │ @ instruction: 0xf64b072e │ │ │ │ - vsubhn.i16 d21, q8, q2 │ │ │ │ + vmlsl.s , d0, d0[1] │ │ │ │ ldrmi r0, [r4], -lr, lsr #12 │ │ │ │ @ instruction: 0x46964694 │ │ │ │ @ instruction: 0xf64be01e │ │ │ │ - vmul.f d21, d0, d0[4] │ │ │ │ + vqdmlal.s , d0, d16 │ │ │ │ strb r0, [r4, -lr, lsr #18]! │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf64d80e1 │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vaddhn.i16 d21, q8, q4 │ │ │ │ + vmls.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vsubhn.i16 d21, q8, q2 │ │ │ │ + vmlsl.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64b062e │ │ │ │ - vmull.p8 , d16, d12 │ │ │ │ + vqrdmlah.s d21, d0, d0[3] │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ tstcs r1, r9, lsl #28 │ │ │ │ strgt lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - sbcpl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + addpl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strls r2, [r4, -r4, lsl #8] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 1, cr15, [sl], #712 @ 0x2c8 │ │ │ │ + ldc2 1, cr15, [r6], #712 @ 0x2c8 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64b8ff0 │ │ │ │ - vorr.i16 , #8 @ 0x0008 │ │ │ │ + vorr.i16 d21, #8 @ 0x0008 │ │ │ │ str r0, [r6, -lr, lsr #18]! │ │ │ │ ldrbmi r2, [r0], -r1, lsl #2 │ │ │ │ - adcvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + rsbvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - stc2 1, cr15, [r2], #712 @ 0x2c8 │ │ │ │ + ldc2 1, cr15, [lr], {178} @ 0xb2 │ │ │ │ mvnslt lr, r0, lsl #15 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ addhi pc, r5, r0 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64d812a │ │ │ │ - vshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ + vmvn.i32 d21, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vabdl.s8 , d16, d0 │ │ │ │ + vqdmlsl.s , d0, d0[0] │ │ │ │ strmi r0, [r4], -lr, lsr #14 │ │ │ │ strmi r4, [r6], r6, lsl #12 │ │ │ │ stmdbls sp, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db3c1 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ - bcs 0xf5244 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ + bcs 0xf520c │ │ │ │ msrhi CPSR_sxc, r0 │ │ │ │ - rsbspl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + eorspl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - ldclpl 6, cr15, [ip], #-300 @ 0xfffffed4 │ │ │ │ + ldcpl 6, cr15, [ip], #-300 @ 0xfffffed4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ ldr r4, [fp, lr, lsl #13] │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ svcge 0x007ef43f │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + cmppcc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64b80b8 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ + vmvn.i32 d21, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vsubhn.i16 d21, q8, q2 │ │ │ │ + vmlsl.s , d0, d0[1] │ │ │ │ strmi r0, [ip], -lr, lsr #12 │ │ │ │ strmi r4, [lr], pc, lsl #12 │ │ │ │ @ instruction: 0xf64be77c │ │ │ │ - vmul.f d21, d0, d0[6] │ │ │ │ + vqdmlal.s , d0, d24 │ │ │ │ strb r0, [r2], lr, lsr #18 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64d808a │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ ldrmi r0, [r1], -pc, lsr #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ - bcs 0x12ebb0 │ │ │ │ + bcs 0x12eb78 │ │ │ │ @ instruction: 0xf64dd05a │ │ │ │ - @ instruction: 0xf2c03494 │ │ │ │ + vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64b042f │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ + vmvn.i32 d21, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vabdl.s8 , d16, d0 │ │ │ │ + vqdmlsl.s , d0, d0[0] │ │ │ │ @ instruction: 0xf64b072e │ │ │ │ - vsubhn.i16 d21, q8, q2 │ │ │ │ + vmlsl.s , d0, d0[1] │ │ │ │ strtmi r0, [r6], lr, lsr #12 │ │ │ │ tstlt sl, #72, 14 @ 0x1200000 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmnppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strpl pc, [r0, fp, asr #12] │ │ │ │ + strbpl pc, [r0, -fp, asr #12] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ @ instruction: 0xe7354696 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbspl pc, r8, fp, asr #12 │ │ │ │ + eorspl pc, r8, fp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strpl pc, [r4], fp, asr #12 │ │ │ │ + strbpl pc, [r4], -fp, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0x46144611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe7234696 │ │ │ │ - addscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + subscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmnppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strpl pc, [r8], #1611 @ 0x64b │ │ │ │ + strbpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - strpl pc, [r0, fp, asr #12] │ │ │ │ + strbpl pc, [r0, -fp, asr #12] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - cdppl 6, 8, cr15, cr12, cr11, {2} │ │ │ │ + cdppl 6, 4, cr15, cr12, cr11, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0x46944610 │ │ │ │ smlad fp, r6, r6, r4 │ │ │ │ - rsbspl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + eorspl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmnppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, fp, asr #12 │ │ │ │ + eorspl pc, r8, fp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strpl pc, [r8], #1611 @ 0x64b │ │ │ │ + strbpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - ldclpl 6, cr15, [ip], #-300 @ 0xfffffed4 │ │ │ │ + ldcpl 6, cr15, [ip], #-300 @ 0xfffffed4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - strpl pc, [r0, fp, asr #12] │ │ │ │ + strbpl pc, [r0, -fp, asr #12] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - strpl pc, [r4], fp, asr #12 │ │ │ │ + strbpl pc, [r4], -fp, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdppl 6, 8, cr15, cr12, cr11, {2} │ │ │ │ + cdppl 6, 4, cr15, cr12, cr11, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0xf64de6ea │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vaddhn.i16 d21, q8, q4 │ │ │ │ + vmls.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vmull.p8 , d16, d12 │ │ │ │ + vqrdmlah.s d21, d0, d0[3] │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46944610 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ @ instruction: 0xf64be6d8 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vaddhn.i16 d21, q8, q4 │ │ │ │ + vmls.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ + vmvn.i32 d21, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vsubhn.i16 d21, q8, q2 │ │ │ │ + vmlsl.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64b062e │ │ │ │ - vmull.p8 , d16, d12 │ │ │ │ + vqrdmlah.s d21, d0, d0[3] │ │ │ │ strmi r0, [pc], -lr, lsr #28 │ │ │ │ @ instruction: 0xf64de6be │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vaddhn.i16 d21, q8, q4 │ │ │ │ + vmls.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vabdl.s8 , d16, d0 │ │ │ │ + vqdmlsl.s , d0, d0[0] │ │ │ │ @ instruction: 0xf64b072e │ │ │ │ - vsubhn.i16 d21, q8, q2 │ │ │ │ + vmlsl.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64b062e │ │ │ │ - vmull.p8 , d16, d12 │ │ │ │ + vqrdmlah.s d21, d0, d0[3] │ │ │ │ ldrmi r0, [r4], lr, lsr #28 │ │ │ │ @ instruction: 0xf64de6a0 │ │ │ │ - vshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vaddhn.i16 d21, q8, q4 │ │ │ │ + vmls.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ + vmvn.i32 d21, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vabdl.s8 , d16, d0 │ │ │ │ + vqdmlsl.s , d0, d0[0] │ │ │ │ @ instruction: 0xf64b072e │ │ │ │ - vmull.p8 , d16, d12 │ │ │ │ + vqrdmlah.s d21, d0, d0[3] │ │ │ │ strmi r0, [r6], -lr, lsr #28 │ │ │ │ @ instruction: 0xf64be682 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vaddhn.i16 d21, q8, q4 │ │ │ │ + vmls.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ + vmvn.i32 d21, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vmull.p8 , d16, d12 │ │ │ │ + vqrdmlah.s d21, d0, d0[3] │ │ │ │ strmi r0, [r8], -lr, lsr #28 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ svclt 0x0000e66e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4c20c │ │ │ │ + bl 0xfec4c1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r3], -r7, lsl #18 │ │ │ │ strls r4, [r0], #-1634 @ 0xfffff99e │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r1, r4, r0, lsl r8 │ │ │ │ + ldrsbteq r1, [r4], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbvc pc, [r4], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @@ -234247,87 +234233,87 @@ │ │ │ │ ldmdavs r4!, {r0, sp, lr, pc} │ │ │ │ ldmdavs r8!, {r2, r4, r8, r9, fp, ip}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0672800 │ │ │ │ strmi pc, [r1], -r9, ror #18 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ movwmi lr, #27089 @ 0x69d1 │ │ │ │ - bl 0x1f05b1c │ │ │ │ + bl 0x1f05ae4 │ │ │ │ ldmdavs r3!, {r0, r1, r8, r9} │ │ │ │ qasxmi fp, ip, r8 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ @ instruction: 0xf7ff4423 │ │ │ │ stclne 13, cr15, [r2], #-300 @ 0xfffffed4 │ │ │ │ mvnle r4, r5, lsr #5 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c2c4 │ │ │ │ + bl 0xfec4c28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1a10ff8 │ │ │ │ - blx 0xfed33f9c │ │ │ │ + blx 0xfed33f54 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c2ec │ │ │ │ + bl 0xfec4c2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc38f14 │ │ │ │ + blmi 0xc38edc │ │ │ │ @ instruction: 0x460eb099 │ │ │ │ vhsub.s8 d18, d12, d6 │ │ │ │ - vmla.f d16, d0, d0[0] │ │ │ │ + vaddw.s8 q8, q0, d0 │ │ │ │ strmi r0, [r4], -lr, lsr #2 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf808f1a2 │ │ │ │ + @ instruction: 0xf804f1a2 │ │ │ │ @ instruction: 0x1da7b9b8 │ │ │ │ vmax.s8 d20, d12, d5 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ andcs r0, r5, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1a14638 │ │ │ │ - stmdblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a14631 │ │ │ │ - blx 0xfed33f38 │ │ │ │ + blx 0xfed33ef0 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r3!, {r2, sp, lr, pc} │ │ │ │ - blcs 0x303e04 │ │ │ │ + blcs 0x303dcc │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r9, r8, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46292250 │ │ │ │ @ instruction: 0xf1a1a803 │ │ │ │ - @ instruction: 0xf1a9ea5c │ │ │ │ - cmppcs r0, #24832 @ p-variant is OBSOLETE @ 0x6100 │ │ │ │ + @ instruction: 0xf1a9ea58 │ │ │ │ + cmppcs r0, #23808 @ p-variant is OBSOLETE @ 0x5d00 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - subseq pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + andseq pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls sl, r0, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf1b22201 │ │ │ │ - stmdage r3, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff1af1a1 │ │ │ │ + stmdage r3, {r0, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff16f1a1 │ │ │ │ strmi sl, [r4], -r3, lsl #18 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffc2f1a1 │ │ │ │ + @ instruction: 0xffbef1a1 │ │ │ │ bicsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xe7c31938 │ │ │ │ - ldc2l 1, cr15, [r4], #-712 @ 0xfffffd38 │ │ │ │ + ldc2l 1, cr15, [r0], #-712 @ 0xfffffd38 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @@ -234344,148 +234330,148 @@ │ │ │ │ cdpeq 1, 1, cr9, cr9, cr5, {0} │ │ │ │ streq pc, [fp], -r2, asr #7 │ │ │ │ strls r9, [fp], -r6, lsl #2 │ │ │ │ orrvs pc, r0, r0, asr #7 │ │ │ │ stmdbcs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ - stmdbls r7, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r7, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ addhi pc, pc, r0, asr #6 │ │ │ │ - stcvs 6, cr15, [r0], #280 @ 0x118 │ │ │ │ + stclvs 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - streq pc, [ip], -sp, asr #4 │ │ │ │ + strbvc pc, [ip], ip, asr #12 @ │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ vabd.s8 d18, d12, d0 │ │ │ │ - vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ stmib sp, {r1, r2, r3, r5, r9}^ │ │ │ │ andls r1, r9, #1792 @ 0x700 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwlt lr, #6605 @ 0x19cd │ │ │ │ - bls 0x346ae8 │ │ │ │ + bls 0x346ab0 │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf1b28000 │ │ │ │ - @ instruction: 0xf1b9fa15 │ │ │ │ + @ instruction: 0xf1b9fa11 │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe606b8c │ │ │ │ - blx 0xfed314f0 │ │ │ │ + blx 0xfe606b54 │ │ │ │ + blx 0xfed314b8 │ │ │ │ @ instruction: 0xf7eef080 │ │ │ │ @ instruction: 0x4632fcf9 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf1b24628 │ │ │ │ - vmulne.f32 s31, s6, s10 │ │ │ │ + vmulne.f32 s31, s6, s2 │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r4], -pc │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldc2l 7, cr15, [r4], #952 @ 0x3b8 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf9f2f1b2 │ │ │ │ + @ instruction: 0xf9eef1b2 │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x269a60 │ │ │ │ + blls 0x269a28 │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2c6b48 │ │ │ │ - sbcseq pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + blls 0x2c6b10 │ │ │ │ + addseq pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf1b29b06 │ │ │ │ - @ instruction: 0xf1b8f9e1 │ │ │ │ + @ instruction: 0xf1b8f9dd │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr r6 │ │ │ │ vmax.s8 d20, d12, d24 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 q8, q8, #64 │ │ │ │ strcc r0, [r1, -lr, lsr #4] │ │ │ │ - @ instruction: 0xf9d4f1b2 │ │ │ │ + @ instruction: 0xf9d0f1b2 │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ @ instruction: 0xf1b8d1b0 │ │ │ │ eorle r0, r8, r8, lsl #30 │ │ │ │ @ instruction: 0xf64d9b0d │ │ │ │ - @ instruction: 0xf2c03494 │ │ │ │ + vmov.i32 , #262144 @ 0x00040000 │ │ │ │ tstcs r1, pc, lsr #8 │ │ │ │ ldrtpl pc, [r7], -r3, lsl #10 @ │ │ │ │ vmax.s8 d20, d12, d24 │ │ │ │ - vqdmlal.s , d0, d0[1] │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf8d6032e │ │ │ │ - bcs 0xfe790 │ │ │ │ + bcs 0xfe758 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf1b2022e │ │ │ │ - @ instruction: 0x2101f9b5 │ │ │ │ + @ instruction: 0x2101f9b1 │ │ │ │ vmax.s8 d20, d12, d24 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf1b2022e │ │ │ │ - vmla.i8 d31, d28, d29 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmla.i8 d31, d28, d25 │ │ │ │ + vmvn.i32 d17, #2048 @ 0x00000800 │ │ │ │ tstcs r1, lr, lsr #4 │ │ │ │ @ instruction: 0xf1b24628 │ │ │ │ - andcs pc, r0, r5, lsr #19 │ │ │ │ + andcs pc, r0, r1, lsr #19 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ vqdmulh.s d25, d12, d12 │ │ │ │ - vmov.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf1b2022e │ │ │ │ - str pc, [pc, pc, lsl #19]! │ │ │ │ + str pc, [pc, fp, lsl #19]! │ │ │ │ ldrle r0, [r6, #-1665] @ 0xfffff97f │ │ │ │ movwmi pc, #25539 @ 0x63c3 @ │ │ │ │ svcvc 0x0000f410 │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ eorsle r0, r8, r4, asr r0 │ │ │ │ - stc2l 1, cr15, [sl], {170} @ 0xaa │ │ │ │ + stc2l 1, cr15, [r6], {170} @ 0xaa │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15792 @ 0x3db0 │ │ │ │ - mrrceq 2, 4, pc, ip, cr12 @ │ │ │ │ + ldceq 2, cr15, [ip], {76} @ 0x4c │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x11af0b4 │ │ │ │ + b 0x11af07c │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ movwls r0, #45504 @ 0xb1c0 │ │ │ │ @ instruction: 0xf3c0b991 │ │ │ │ - bllt 0xfe141aa4 │ │ │ │ + bllt 0xfe141a6c │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ - mcrne 12, 0, pc, cr3, cr1, {5} @ │ │ │ │ + cdpne 12, 0, cr15, cr3, cr13, {5} │ │ │ │ ldcle 3, cr9, [r7, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d12, d7 │ │ │ │ - vqdmulh.s d16, d0, d0[5] │ │ │ │ + vmull.s8 q8, d0, d20 │ │ │ │ tstcs r1, lr, lsr #24 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [pc, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r7 │ │ │ │ - stc2 1, cr15, [r0], #680 @ 0x2a8 │ │ │ │ + ldc2 1, cr15, [ip], {170} @ 0xaa │ │ │ │ @ instruction: 0x1e039907 │ │ │ │ stcle 3, cr9, [r5, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d12, d7 │ │ │ │ - vmvn.i32 q8, #1279 @ 0x000004ff │ │ │ │ + vmvn.i32 d16, #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf1aae71e │ │ │ │ - mcrne 12, 0, pc, cr3, cr1, {4} @ │ │ │ │ + cdpne 12, 0, cr15, cr3, cr13, {4} │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16247 @ 0x3f77 │ │ │ │ - mrrceq 2, 4, pc, r4, cr12 @ │ │ │ │ + ldceq 2, cr15, [r4], {76} @ 0x4c │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, lr, lsl #14 │ │ │ │ @ instruction: 0xf1aa9107 │ │ │ │ - stmdbls r7, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r7, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0064f77f │ │ │ │ vcgt.s8 d18, d12, d7 │ │ │ │ - vqdmulh.s d16, d0, d0[7] │ │ │ │ + vmull.s8 q8, d0, d28 │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6fc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -234497,59 +234483,59 @@ │ │ │ │ strcs r4, [r0, #-1672] @ 0xfffff978 │ │ │ │ @ instruction: 0xf8d7e003 │ │ │ │ adcmi r3, fp, #24, 8 @ 0x18000000 │ │ │ │ @ instruction: 0xf8d7dd1a │ │ │ │ @ instruction: 0xf8533420 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xf1a14630 │ │ │ │ - mcrrne 13, 10, pc, r4, cr11 @ │ │ │ │ + mcrrne 13, 10, pc, r4, cr7 @ │ │ │ │ @ instruction: 0x46224631 │ │ │ │ @ instruction: 0xf1ad4640 │ │ │ │ - adcmi pc, r0, #962560 @ 0xeb000 │ │ │ │ + adcmi pc, r0, #946176 @ 0xe7000 │ │ │ │ @ instruction: 0xf04fd0eb │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c6ac │ │ │ │ + bl 0xfec4c674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [lr], -r8 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addcs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r3, r6, r7, sp}^ │ │ │ │ strtmi r1, [r2], -lr, lsl #8 │ │ │ │ - blx 0xffcb1512 │ │ │ │ + blx 0xffcb14da │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa064f0 │ │ │ │ + bne 0xa064b8 │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xfee31b9c │ │ │ │ + blx 0xfed31b64 │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1ac9100 │ │ │ │ - andcs pc, r0, r9, lsr lr @ │ │ │ │ + andcs pc, r0, r5, lsr lr @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf64b681b │ │ │ │ - vsra.s64 d16, d4, #64 │ │ │ │ + vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ mvnsmi pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -234567,324 +234553,324 @@ │ │ │ │ ldrmi r5, [r9], r0, lsl #3 │ │ │ │ tstcc ip, sp, ror #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ andscc r2, r8, #0, 2 │ │ │ │ @ instruction: 0xf1817814 │ │ │ │ - @ instruction: 0x4606fa1f │ │ │ │ + @ instruction: 0x4606fa1b │ │ │ │ andcs fp, r6, #72, 2 │ │ │ │ - cmppeq r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2l 1, cr15, [r4, #644] @ 0x284 │ │ │ │ + stc2l 1, cr15, [r0, #644] @ 0x284 │ │ │ │ svclt 0x00082800 │ │ │ │ vmin.s8 d20, d12, d21 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d17, d0, d0[5] │ │ │ │ strtmi r0, [r8], -lr, lsr #2 │ │ │ │ ldc2 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xf50db390 │ │ │ │ tstcc r4, #67108866 @ 0x4000002 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ @ instruction: 0xf0400f06 │ │ │ │ stccs 0, cr8, [r0], {170} @ 0xaa │ │ │ │ addhi pc, fp, r0, asr #32 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ tstcc r0, #77594624 @ 0x4a00000 │ │ │ │ vmax.s8 q10, q2, q0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff14f1ac │ │ │ │ + @ instruction: 0xff10f1ac │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ stc2l 1, cr15, [r6, #220] @ 0xdc │ │ │ │ orrpl pc, r0, sp, lsl #10 │ │ │ │ tstcc ip, lr, asr #22 │ │ │ │ stmdavs fp, {r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288093 │ │ │ │ stcpl 5, cr15, [r0, #52] @ 0x34 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - orrsne pc, r4, ip, asr #4 │ │ │ │ + cmppne r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ and r4, r2, r2, asr #24 │ │ │ │ svcne 0x000cf854 │ │ │ │ stmiavs r3!, {r0, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ rscsle r2, r7, r0, lsl #16 │ │ │ │ movwlt r6, #14371 @ 0x3823 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ - svc 0x00f2f1a0 │ │ │ │ + svc 0x00eef1a0 │ │ │ │ vrhadd.s8 d18, d12, d0 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ @ instruction: 0xf1b0002e │ │ │ │ - mcrne 15, 0, pc, cr5, cr3, {4} @ │ │ │ │ + cdpne 15, 0, cr15, cr5, cr15, {4} │ │ │ │ stmdavs r3!, {r2, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ @ instruction: 0xf174b3b0 │ │ │ │ - strmi pc, [r7], -r5, asr #28 │ │ │ │ + strmi pc, [r7], -r1, asr #28 │ │ │ │ strtmi r4, [r5], -r8, lsr #12 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ - @ instruction: 0xffdef1aa │ │ │ │ + @ instruction: 0xffdaf1aa │ │ │ │ andhi pc, r0, r7, asr #17 │ │ │ │ @ instruction: 0xf06fe7b3 │ │ │ │ ldr r0, [r0, r1, lsl #10]! │ │ │ │ - mrc2 1, 1, pc, cr6, cr4, {3} │ │ │ │ - blcs 0xa8f690 │ │ │ │ + mrc2 1, 1, pc, cr2, cr4, {3} │ │ │ │ + blcs 0xa8f658 │ │ │ │ vrhadd.s8 d29, d28, d27 │ │ │ │ - vshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf181002e │ │ │ │ - @ instruction: 0xf44ffe77 │ │ │ │ + @ instruction: 0xf44ffe73 │ │ │ │ vcgt.s8 d21, d28, d0 │ │ │ │ - vrshr.s64 d17, d12, #64 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdacs r0, {r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0x4602bf18 │ │ │ │ andls r4, r1, #26214400 @ 0x1900000 │ │ │ │ andcs sl, r1, #196608 @ 0x30000 │ │ │ │ - ldrne pc, [ip, #588]! @ 0x24c │ │ │ │ + ldrbne pc, [ip, #-588]! @ 0xfffffdb4 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b29500 │ │ │ │ - stmdage r3, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [ip], #696 @ 0x2b8 │ │ │ │ - blle 0xfe3fced8 │ │ │ │ + stmdage r3, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stc2l 1, cr15, [r8], #696 @ 0x2b8 │ │ │ │ + blle 0xfe3fcea0 │ │ │ │ @ instruction: 0xf1ada803 │ │ │ │ - strb pc, [r2, fp, lsl #17] @ │ │ │ │ + strb pc, [r2, r7, lsl #17] @ │ │ │ │ andcs r9, r0, #0 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - stc2l 1, cr15, [sl, #-688] @ 0xfffffd50 │ │ │ │ - blmi 0x62f4e0 │ │ │ │ + stc2l 1, cr15, [r6, #-688] @ 0xfffffd50 │ │ │ │ + blmi 0x62f4a8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ strpl pc, [r1], #1293 @ 0x50d │ │ │ │ ldrbtmi r4, [fp], #-1602 @ 0xfffff9be │ │ │ │ ldrcc r6, [r0], #-2075 @ 0xfffff7e5 │ │ │ │ vst2. {d21-d22}, [pc], r8 │ │ │ │ stmdavs r4!, {r0, r5, r7, r8, ip, sp, lr} │ │ │ │ orrvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ strls lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - @ instruction: 0x4605efbc │ │ │ │ + @ instruction: 0x4605efd8 │ │ │ │ @ instruction: 0xf174e765 │ │ │ │ - @ instruction: 0xf04ffdeb │ │ │ │ + @ instruction: 0xf04ffde7 │ │ │ │ @ instruction: 0x232835ff │ │ │ │ ldrb r6, [lr, -r3] │ │ │ │ - @ instruction: 0xf9b6f1b2 │ │ │ │ + @ instruction: 0xf9b2f1b2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r1, r4, r0, ror #16 │ │ │ │ - addeq sl, r1, r6, lsl #15 │ │ │ │ - orrseq pc, r4, fp, asr #12 │ │ │ │ + eorseq r1, r4, r0, lsr #16 │ │ │ │ + @ instruction: 0x0081a7be │ │ │ │ + cmppeq r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf05a2238 │ │ │ │ svclt 0x0000b831 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4c948 │ │ │ │ + bl 0xfec4c910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldc2l 0, cr15, [r2], {97} @ 0x61 │ │ │ │ cdp2 0, 9, cr15, cr12, cr9, {1} │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2085 @ 0xfffff7db │ │ │ │ @ instruction: 0xf5a5681b │ │ │ │ @ instruction: 0xf5a55108 │ │ │ │ ldmdbcc r0, {r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d650d1 │ │ │ │ @ instruction: 0xf1ae7080 │ │ │ │ - @ instruction: 0x4603fdfd │ │ │ │ + @ instruction: 0x4603fdf9 │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ stc2 7, cr15, [ip], #-964 @ 0xfffffc3c │ │ │ │ ldmiblt r9!, {r0, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ - bllt 0xf50f10 │ │ │ │ + bllt 0xf50ed8 │ │ │ │ cmpeq ip, r6, asr r9 │ │ │ │ stc2 0, cr15, [r2, #404] @ 0x194 │ │ │ │ andcs r1, r0, #2432 @ 0x980 │ │ │ │ msreq SPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1802002 │ │ │ │ - shadd8mi pc, r0, r5 @ │ │ │ │ - mcr2 1, 6, pc, cr0, cr8, {4} @ │ │ │ │ + shadd8mi pc, r0, r1 @ │ │ │ │ + mrc2 1, 5, pc, cr12, cr8, {4} │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ - ldc2 1, cr15, [r6, #-596]! @ 0xfffffdac │ │ │ │ + ldc2 1, cr15, [r2, #-596]! @ 0xfffffdac │ │ │ │ @ instruction: 0xf1994630 │ │ │ │ - stmdami pc, {r0, r1, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ - mrc2 1, 5, pc, cr6, cr8, {4} │ │ │ │ + stmdami pc, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + mrc2 1, 5, pc, cr2, cr8, {4} │ │ │ │ @ instruction: 0xf199480d │ │ │ │ - @ instruction: 0x4628fc7d │ │ │ │ - @ instruction: 0xf882f74d │ │ │ │ + @ instruction: 0x4628fc79 │ │ │ │ + @ instruction: 0xf89ef74d │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-864]! @ 0xfffffca0 │ │ │ │ ldrb r6, [r5, r3] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-832]! @ 0xfffffcc0 │ │ │ │ strb r6, [sp, r3] │ │ │ │ - addeq sl, r1, sl, lsl #14 │ │ │ │ + addeq sl, r1, r2, asr #14 │ │ │ │ addseq r5, r5, ip, ror sp │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r4, asr r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq sl, r1, ip, ror #12 │ │ │ │ + addeq sl, r1, r4, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4ca28 │ │ │ │ + bl 0xfec4c9f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ - blmi 0x175cf4 │ │ │ │ + vsra.s64 q10, q14, #64 │ │ │ │ + blmi 0x175cbc │ │ │ │ mulls r0, r1, r2 │ │ │ │ cdp2 1, 11, cr15, cr0, cr5, {2} │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r4, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4ca50 │ │ │ │ + bl 0xfec4ca18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1740ff8 │ │ │ │ - stmdavs r0, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 15, pc, sl, cr14 @ │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ca78 │ │ │ │ + bl 0xfec4ca40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2108 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0x91010290 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0, #-13] │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - andlt lr, r3, lr, ror #29 │ │ │ │ + andlt lr, r3, sl, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r1, r4, ror #11 │ │ │ │ + addeq sl, r1, ip, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4cac8 │ │ │ │ + bl 0xfec4ca90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe0 │ │ │ │ addlt r5, r7, r8 │ │ │ │ movwcs r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ movwls r0, #17040 @ 0x4290 │ │ │ │ movweq lr, #6605 @ 0x19cd │ │ │ │ andscs pc, r0, sp, lsl #17 │ │ │ │ ldmdavs fp, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ @ instruction: 0xf067fef1 │ │ │ │ andls pc, r2, fp, asr #21 │ │ │ │ stmdage r1, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ - teqpeq r9, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf864f7e5 │ │ │ │ @ instruction: 0xf0679802 │ │ │ │ @ instruction: 0xf7f1fbeb │ │ │ │ - blmi 0x4b54f4 │ │ │ │ - blls 0x24f984 │ │ │ │ + blmi 0x4b54bc │ │ │ │ + blls 0x24f94c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ stmdage r1, {r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - tstpeq r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicvc pc, r9, r4, asr #12 │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf846f7e5 │ │ │ │ @ instruction: 0xf1b2e7e3 │ │ │ │ - svclt 0x0000f8a1 │ │ │ │ + svclt 0x0000f89d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4cb5c │ │ │ │ + bl 0xfec4cb24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cb84 │ │ │ │ + bl 0xfec4cb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - mrc2 1, 5, pc, cr8, cr1, {5} │ │ │ │ + mrc2 1, 5, pc, cr4, cr1, {5} │ │ │ │ cmnpvc r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - sbcsne pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + addsne pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1b1681b │ │ │ │ - @ instruction: 0xf5a5feab │ │ │ │ + @ instruction: 0xf5a5fea7 │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r9, sp} │ │ │ │ - stc2 7, cr15, [lr], #-112 @ 0xffffff90 │ │ │ │ + mcrr2 7, 1, pc, sl, cr12 @ │ │ │ │ @ instruction: 0xf1914620 │ │ │ │ - andcs pc, r0, #12648448 @ 0xc10000 │ │ │ │ + andcs pc, r0, #12386304 @ 0xbd0000 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e778 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4cbd8 │ │ │ │ + bl 0xfec4cba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xff6ef7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4cc00 │ │ │ │ + bl 0xfec4cbc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ rsbcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ strmi pc, [r5], -fp, asr #18 │ │ │ │ rsbsle r2, r4, r0, lsl #16 │ │ │ │ tstcs r0, r8, ror #4 │ │ │ │ - cdp 1, 0, cr15, cr0, cr0, {5} │ │ │ │ + ldcl 1, cr15, [ip, #640]! @ 0x280 │ │ │ │ ldmib r4, {sp}^ │ │ │ │ eorvs r2, sl, r0, lsl #6 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, sp, lr}^ │ │ │ │ strbtvs r3, [sl], -r2, lsl #4 │ │ │ │ stmiavs r3!, {r0, r1, r3, r5, r9, sl, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r3, r5, r6, r7, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r3, r5, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r3, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r3, r5, r7, r8, sp, lr}^ │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, r7, r8, sp, lr}^ │ │ │ │ rsbvs r3, sl, #8, 4 @ 0x80000000 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r9, sp, lr}^ │ │ │ │ cmnvs sl, #-1610612736 @ 0xa0000000 │ │ │ │ - blvs 0x9ce708 │ │ │ │ + blvs 0x9ce6d0 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r7, r8, r9, sp, lr}^ │ │ │ │ strbtvs r3, [sl], #-526 @ 0xfffffdf2 │ │ │ │ stcvs 4, cr6, [r3], #-172 @ 0xffffff54 │ │ │ │ stcvs 4, cr6, [r3, #-684]! @ 0xfffffd54 │ │ │ │ cdpvs 5, 2, cr6, cr3, cr11, {1} │ │ │ │ stcvs 5, cr6, [r3], #684 @ 0x2ac │ │ │ │ stcvs 4, cr6, [r3, #940]! @ 0x3ac │ │ │ │ @@ -234895,28 +234881,28 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4603bd70 │ │ │ │ rsbcs r4, r0, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ strmi pc, [r6], -r9, lsl #18 │ │ │ │ eorsle r2, r2, r0, lsl #16 │ │ │ │ strtmi r2, [r9], -r0, ror #4 │ │ │ │ - ldc 1, cr15, [lr, #640]! @ 0x280 │ │ │ │ + ldc 1, cr15, [sl, #640]! @ 0x280 │ │ │ │ eorshi r8, r3, r3, lsr #16 │ │ │ │ ldmib r4, {sp}^ │ │ │ │ ldrbvs r3, [r2, #514]! @ 0x202 │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r7, r8, sl, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r6, r7, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r4, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r4, r5, r7, r8, sp, lr}^ │ │ │ │ stchi 1, cr6, [r3], #-972 @ 0xfffffc34 │ │ │ │ ldmib r4, {r0, r1, r4, r5, sl, pc}^ │ │ │ │ teqvs r2, #-1610612736 @ 0xa0000000 │ │ │ │ - blvs 0x9ce6a4 │ │ │ │ - blvs 0xfe9ce8a8 │ │ │ │ + blvs 0x9ce66c │ │ │ │ + blvs 0xfe9ce870 │ │ │ │ stcvs 3, cr6, [r3], #-716 @ 0xfffffd34 │ │ │ │ stcvs 4, cr6, [r3, #-204]! @ 0xffffff34 │ │ │ │ mcrvs 4, 1, r6, cr3, cr3, {5} │ │ │ │ stcvs 5, cr6, [r3], #204 @ 0xcc │ │ │ │ stcvs 4, cr6, [r3, #460]! @ 0x1cc │ │ │ │ mcrvs 4, 5, r6, cr3, cr3, {7} │ │ │ │ tstcs r0, r3, ror r5 │ │ │ │ @@ -234942,89 +234928,89 @@ │ │ │ │ @ instruction: 0xf005e8df │ │ │ │ stmvc r3, {r5, r7, r8, r9, fp, pc} │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ andspl r1, r7, #6029312 @ 0x5c0000 │ │ │ │ @ instruction: 0x17174517 │ │ │ │ - bcc 0x6bb7c0 │ │ │ │ + bcc 0x6bb788 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ stccs 0, cr0, [fp, #-176]! @ 0xffffff50 │ │ │ │ - tstpcs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, ip, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorcs fp, r0, #20, 30 @ 0x50 │ │ │ │ strtmi r2, [r0], -sl, lsl #4 │ │ │ │ stc2 1, cr15, [sl], #260 @ 0x104 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1ac4638 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1784298 │ │ │ │ strb r3, [pc, r1, lsl #10] │ │ │ │ stccs 5, cr2, [r0], {-0} │ │ │ │ @ instruction: 0x4625d175 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8], #136 @ 0x88 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ - bvs 0x776084 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ + bvs 0x77604c │ │ │ │ stc2 1, cr15, [r8], {65} @ 0x41 │ │ │ │ @ instruction: 0xf508e7dc │ │ │ │ strtmi r5, [r0], -sp, lsl #6 │ │ │ │ vcge.s8 d19, d12, d16 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ ldmdb r3, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf1412302 │ │ │ │ @ instruction: 0xe7cffc7b │ │ │ │ @ instruction: 0xf952f061 │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ - blcs 0x10de00 │ │ │ │ + blcs 0x10ddc8 │ │ │ │ vhadd.s8 , q0, q13 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8, r9} │ │ │ │ rsbsle r2, r9, r0, lsl #22 │ │ │ │ strcc r2, [r1], -r0, lsl #12 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf93ef061 │ │ │ │ - blcs 0x10fe28 │ │ │ │ - blcc 0x169de0 │ │ │ │ - blcs 0x10de30 │ │ │ │ + blcs 0x10fdf0 │ │ │ │ + blcc 0x169da8 │ │ │ │ + blcs 0x10ddf8 │ │ │ │ ldrtmi sp, [r2], -r3, asr #32 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf141012e │ │ │ │ sbfx pc, r5, #24, #10 │ │ │ │ - @ instruction: 0xff04f1a8 │ │ │ │ + @ instruction: 0xff00f1a8 │ │ │ │ @ instruction: 0xf6494602 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ mcrr2 1, 4, pc, sl, cr1 @ │ │ │ │ @ instruction: 0x4620e79e │ │ │ │ - mvnsne pc, ip, asr #4 │ │ │ │ + @ instruction: 0x11b4f24c │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ mrrc2 1, 4, pc, r8, cr0 @ │ │ │ │ @ instruction: 0xf8d8e796 │ │ │ │ @ instruction: 0xf64630cc │ │ │ │ - vmla.f d19, d0, d0[6] │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf8d30132 │ │ │ │ ldmdavs r8, {r5, sl, ip, sp} │ │ │ │ stc2 1, cr15, [r2], #252 @ 0xfc │ │ │ │ movlt r1, #16896 @ 0x4200 │ │ │ │ vmax.s8 d20, d12, d16 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf141012e │ │ │ │ str pc, [r1, sp, lsr #24] │ │ │ │ - cdp2 1, 13, cr15, cr4, cr8, {5} │ │ │ │ + cdp2 1, 13, cr15, cr0, cr8, {5} │ │ │ │ @ instruction: 0xf04fe7d6 │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf1404620 │ │ │ │ strtmi pc, [r8], -r1, lsl #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -235040,67 +235026,67 @@ │ │ │ │ str pc, [sl, pc, lsl #20]! │ │ │ │ msrvs CPSR_f, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d8e78b │ │ │ │ strtmi r3, [r0], -ip, asr #1 │ │ │ │ - mvnne pc, ip, asr #4 │ │ │ │ + @ instruction: 0x11a8f24c │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtcc pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf141681a │ │ │ │ @ instruction: 0xe747fbf3 │ │ │ │ usada8 r9, lr, r6, r4 │ │ │ │ - @ instruction: 0x41b4f246 │ │ │ │ + cmnpmi r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcmi pc, ip, r6, asr #4 │ │ │ │ + addmi pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r5, #1024 @ 0x400 │ │ │ │ - mrc2 1, 6, pc, cr6, cr12, {3} │ │ │ │ - eorseq r1, r4, r4, asr #17 │ │ │ │ + mrc2 1, 6, pc, cr2, cr12, {3} │ │ │ │ + eorseq r1, r4, r4, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 4, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [r9], r7, ror #1 │ │ │ │ strmi r4, [ip], -r5, asr #23 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9365 │ │ │ │ @ instruction: 0xf1a00300 │ │ │ │ - @ instruction: 0xf414ec6e │ │ │ │ + @ instruction: 0xf414ec6a │ │ │ │ suble r4, sl, r0, lsl #11 │ │ │ │ - ldrbvs pc, [pc, #1611]! @ 0xf639f @ │ │ │ │ - ldrvc pc, [pc, #1735]! @ 0xf641f │ │ │ │ + ldrbvs pc, [pc, #1611]! @ 0xf6367 @ │ │ │ │ + ldrvc pc, [pc, #1735]! @ 0xf63e7 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r5 │ │ │ │ @ instruction: 0xf6c7426f │ │ │ │ eormi r6, sl, r7, lsl #5 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ rsclt r8, fp, #-1073741798 @ 0xc000001a │ │ │ │ @ instruction: 0xf0402b11 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], r7 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x43ab0310 │ │ │ │ msrhi SPSR_, r0 │ │ │ │ mrc2 7, 2, pc, cr0, cr3, {7} │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ msrhi SPSR_x, r0, asr #32 │ │ │ │ @ instruction: 0xf892f7f1 │ │ │ │ - blx 0xff432436 │ │ │ │ + blx 0xff3323fe │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0 │ │ │ │ @ instruction: 0xf10002ea │ │ │ │ strbteq r8, [fp], #312 @ 0x138 │ │ │ │ tstphi pc, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strpl pc, [r0, -r6, lsr #11] │ │ │ │ @ instruction: 0xf7f14620 │ │ │ │ @ instruction: 0xf5a7f8a3 │ │ │ │ @ instruction: 0xf8d77704 │ │ │ │ - blcs 0x101fbc │ │ │ │ + blcs 0x101f84 │ │ │ │ cmpphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdavs sl, {r0, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ rsblt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -235109,32 +235095,32 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbeq r8, [r7, #4080]! @ 0xff0 │ │ │ │ sbchi pc, r1, r0, asr #2 │ │ │ │ strpl pc, [r0, -r6, lsr #11] │ │ │ │ strtmi r2, [r9], -r0, ror #5 │ │ │ │ @ instruction: 0xf8d7a82c │ │ │ │ @ instruction: 0xf1a0a080 │ │ │ │ - eorcs lr, r4, #20, 24 @ 0x1400 │ │ │ │ + eorcs lr, r4, #16, 24 @ 0x1000 │ │ │ │ stmdage r3, {r0, r3, r5, r9, sl, lr} │ │ │ │ - stc 1, cr15, [lr], {160} @ 0xa0 │ │ │ │ + stc 1, cr15, [sl], {160} @ 0xa0 │ │ │ │ mvnsmi pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvs pc, r7, #208666624 @ 0xc700000 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ strpl pc, [r8, #-1446] @ 0xfffffa5a │ │ │ │ @ instruction: 0xf95af137 │ │ │ │ pkhbtmi r3, r3, r0, lsl #26 │ │ │ │ @ instruction: 0xf8f0f7f1 │ │ │ │ @ instruction: 0xf1984885 │ │ │ │ - @ instruction: 0xf44ffb77 │ │ │ │ + @ instruction: 0xf44ffb73 │ │ │ │ strtmi r4, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff0ef745 │ │ │ │ + @ instruction: 0xff2af745 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldrtmi r8, [r0], -r6, lsr #1 │ │ │ │ @ instruction: 0xf944f7f1 │ │ │ │ @ instruction: 0xf1b84605 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorshi pc, r4, r0, asr #17 │ │ │ │ movwpl pc, #34213 @ 0x85a5 @ │ │ │ │ @@ -235144,107 +235130,107 @@ │ │ │ │ @ instruction: 0xf8c33114 │ │ │ │ andscc fp, r4, r0, lsl #5 │ │ │ │ @ instruction: 0xf8da2280 │ │ │ │ @ instruction: 0xf8cb30cc │ │ │ │ @ instruction: 0xf8da30cc │ │ │ │ @ instruction: 0xf8cb30c8 │ │ │ │ @ instruction: 0xf71a30c8 │ │ │ │ - adceq lr, r6, #1998848 @ 0x1e8000 │ │ │ │ - blls 0x1d65ba0 │ │ │ │ + adceq lr, r6, #2457600 @ 0x258000 │ │ │ │ + blls 0x1d65b68 │ │ │ │ adcscc pc, r4, fp, asr #17 │ │ │ │ ldrbtle r0, [r2], #-800 @ 0xfffffce0 │ │ │ │ smlattcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf1a0a82c │ │ │ │ - smlabtcs r0, r2, fp, lr │ │ │ │ + @ instruction: 0x2100ebbe │ │ │ │ @ instruction: 0xf197a82d │ │ │ │ - stmdage sp!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1032512 │ │ │ │ + stmdage sp!, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xf324da │ │ │ │ ldmdage r4!, {r8, sp} │ │ │ │ - blx 0xdb250e │ │ │ │ + blx 0xcb24d6 │ │ │ │ stmdage r3, {r0, r5, r6, r7, r8} │ │ │ │ svclt 0x0044952c │ │ │ │ movtls r9, #11121 @ 0x2b71 │ │ │ │ svclt 0x004802e2 │ │ │ │ smlabtls ip, sp, r8, pc @ │ │ │ │ - @ instruction: 0xf970f195 │ │ │ │ + @ instruction: 0xf96cf195 │ │ │ │ orrcs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf195a803 │ │ │ │ - @ instruction: 0x2101f999 │ │ │ │ + @ instruction: 0x2101f995 │ │ │ │ @ instruction: 0xf195a803 │ │ │ │ - stmdage ip, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - mcrr2 1, 8, pc, ip, cr0 @ │ │ │ │ + stmdage ip, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + mcrr2 1, 8, pc, r8, cr0 @ │ │ │ │ stmdbge ip, {r2, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf1802000 │ │ │ │ - @ instruction: 0xf065fbed │ │ │ │ - blge 0xc34574 │ │ │ │ + @ instruction: 0xf065fbe9 │ │ │ │ + blge 0xc3453c │ │ │ │ cmpeq ip, r7, asr #18 │ │ │ │ - eorsvc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ stmdage r0, {r0, r1, r8, fp, sp, pc}^ │ │ │ │ - blx 0xff5b2564 │ │ │ │ + blx 0xff4b252c │ │ │ │ strmi sl, [r4], -r4, asr #18 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - blx 0xff7b251a │ │ │ │ + blx 0xff6b24e2 │ │ │ │ @ instruction: 0xf195a803 │ │ │ │ - @ instruction: 0x2c00f93b │ │ │ │ + @ instruction: 0x2c00f937 │ │ │ │ @ instruction: 0xf04fd042 │ │ │ │ stmdage sp!, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp} │ │ │ │ - @ instruction: 0xf8c8f199 │ │ │ │ + @ instruction: 0xf8c4f199 │ │ │ │ @ instruction: 0xf195a834 │ │ │ │ - stmdage sp!, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff7cf197 │ │ │ │ + stmdage sp!, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff78f197 │ │ │ │ @ instruction: 0xf1994844 │ │ │ │ - @ instruction: 0xe73ff8bf │ │ │ │ + @ instruction: 0xe73ff8bb │ │ │ │ svceq 0x0000f1b8 │ │ │ │ smladcs r0, r8, r1, sp │ │ │ │ @ instruction: 0x46386037 │ │ │ │ @ instruction: 0xffd4f7f0 │ │ │ │ ldrtle r0, [sl], #-491 @ 0xfffffe15 │ │ │ │ strpl pc, [r0, -r6, lsr #11] │ │ │ │ @ instruction: 0xf8d70328 │ │ │ │ strtle r8, [r9], #-128 @ 0xffffff80 │ │ │ │ @ instruction: 0xf57f02a9 │ │ │ │ - blls 0x1d61c00 │ │ │ │ + blls 0x1d61bc8 │ │ │ │ adcscc pc, r4, r8, asr #17 │ │ │ │ @ instruction: 0xf024e721 │ │ │ │ vld3.8 {d4,d6,d8}, [r5], r0 │ │ │ │ ldrbt r0, [r0], r0, lsl #11 │ │ │ │ eorshi pc, r4, r6, asr #17 │ │ │ │ strtmi lr, [r8], -r3, ror #15 │ │ │ │ stc2 7, cr15, [r8], #-672 @ 0xfffffd60 │ │ │ │ stmdacs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf8c5d054 │ │ │ │ - blls 0x1d034c0 │ │ │ │ + blls 0x1d03488 │ │ │ │ strbcc pc, [r8, #-2245] @ 0xfffff73b @ │ │ │ │ strtmi lr, [r8], -r0, lsl #15 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - cdp2 7, 6, cr15, cr10, cr5, {2} │ │ │ │ + cdp2 7, 8, cr15, cr6, cr5, {2} │ │ │ │ @ instruction: 0xf7e24628 │ │ │ │ @ instruction: 0xe750f979 │ │ │ │ ldmdage r4!, {r0, r2, r3, r5, r8, fp, sp, pc} │ │ │ │ - ldc2 1, cr15, [r6, #596]! @ 0x254 │ │ │ │ + ldc2 1, cr15, [r2, #596]! @ 0x254 │ │ │ │ ldr r9, [r8, r1, asr #24]! │ │ │ │ @ instruction: 0xf7a84630 │ │ │ │ movwcs pc, #3085 @ 0xc0d @ │ │ │ │ @ instruction: 0xf8c6b3a0 │ │ │ │ - blls 0x1d034f4 │ │ │ │ + blls 0x1d034bc │ │ │ │ strbcc pc, [r8, #-2246] @ 0xfffff73a @ │ │ │ │ ldrtmi lr, [fp], -sl, asr #15 │ │ │ │ andcs r9, r4, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ strmi pc, [r7], -fp, ror #28 │ │ │ │ adcsle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf1ae20e0 │ │ │ │ - eorsvs pc, r8, r9, asr #19 │ │ │ │ + eorsvs pc, r8, r5, asr #19 │ │ │ │ andcs lr, r0, #47710208 @ 0x2d80000 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r1 │ │ │ │ @ instruction: 0xf1ae70d9 │ │ │ │ - @ instruction: 0x1e05f9c1 │ │ │ │ + @ instruction: 0x1e05f9bd │ │ │ │ strtmi sp, [pc], -r2, lsl #22 │ │ │ │ - blx 0x53215e │ │ │ │ + blx 0x532126 │ │ │ │ strbmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ cdp2 0, 5, cr15, cr2, cr15, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ andvs sl, r7, sp, asr #29 │ │ │ │ ldrtmi lr, [fp], -sl, asr #13 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @@ -235259,27 +235245,27 @@ │ │ │ │ @ instruction: 0xf8c50554 │ │ │ │ @ instruction: 0xe72b3550 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ svclt 0x0000e6bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ addseq r5, r5, ip, ror sp │ │ │ │ ldrbtmi pc, [lr], #-1103 @ 0xfffffbb1 @ │ │ │ │ - ldrbtvc pc, [pc], #1743 @ 0xf6058 @ │ │ │ │ + ldrbtvc pc, [pc], #1743 @ 0xf6020 @ │ │ │ │ @ instruction: 0xf1b1e6b2 │ │ │ │ - vmla.f32 d31, d12, d9 │ │ │ │ - vmov.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vmla.f32 d31, d12, d5 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ vhsub.s8 d16, d12, d30 │ │ │ │ - vaddw.s8 q9, q0, d4 │ │ │ │ + vmla.f d17, d16, d0[1] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x17e074 │ │ │ │ + blmi 0x17e03c │ │ │ │ eorscc pc, r0, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfe632590 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ + blx 0xfe632558 │ │ │ │ + mlaseq r4, r4, r8, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4d288 │ │ │ │ + bl 0xfec4d250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andcs r4, r8, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ biclt pc, r8, r7, lsl #28 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ @@ -235297,44 +235283,44 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4d2f0 │ │ │ │ + bl 0xfec4d2b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr4, cr8, {7} │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ vqdmulh.s d29, d2, d22 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64b2238 │ │ │ │ - vsra.s64 d16, d4, #64 │ │ │ │ + vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47980095 │ │ │ │ tstpvc r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ vhsub.s8 d29, d4, d8 │ │ │ │ vbic.i32 d23, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ eormi pc, r4, r3, asr r8 @ │ │ │ │ stmdavs r4!, {r2, r8, ip, sp, pc} │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xffdb4148 │ │ │ │ + blx 0xffdb4110 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4d364 │ │ │ │ + bl 0xfec4d32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andscs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ movwlt pc, #36249 @ 0x8d99 @ │ │ │ │ andcc lr, r0, #212, 18 @ 0x350000 │ │ │ │ @@ -235361,143 +235347,143 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r8], r1, lsl #1 │ │ │ │ @ instruction: 0x461f4691 │ │ │ │ - blle 0x15bda08 │ │ │ │ + blle 0x15bd9d0 │ │ │ │ ldrvs pc, [r8, #-578]! @ 0xfffffdbe │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ vadd.i8 d22, d4, d27 │ │ │ │ vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ eorscs r0, r8, #-1795162112 @ 0x95000000 │ │ │ │ - orrseq pc, r4, fp, asr #12 │ │ │ │ + cmppeq r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ eorsle r4, r7, #-536870903 @ 0xe0000009 │ │ │ │ - bvc 0xf32b30 │ │ │ │ - beq 0xfe672d24 │ │ │ │ + bvc 0xf32af8 │ │ │ │ + beq 0xfe672cec │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ eorcc pc, r6, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8d3b373 │ │ │ │ vhadd.s8 d27, d4, d8 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7ff0095 │ │ │ │ @ instruction: 0xf1bbfa79 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ eorscs r6, r8, #2818048 @ 0x2b0000 │ │ │ │ - orrseq pc, r4, fp, asr #12 │ │ │ │ + cmppeq r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 8 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ eormi pc, r6, r3, asr r8 @ │ │ │ │ stmiavs r4!, {r2, r8, ip, sp, pc} │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x17b4278 │ │ │ │ + blx 0x17b4240 │ │ │ │ @ instruction: 0x4649463a │ │ │ │ strtmi r4, [r3], -r0, asr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0x47184ff0 │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x1434294 │ │ │ │ + blx 0x143425c │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x4618463a │ │ │ │ stc2 0, cr15, [r4, #-60] @ 0xffffffc4 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ stccs 8, cr8, [r1], {4} │ │ │ │ @ instruction: 0x463ad010 │ │ │ │ @ instruction: 0xf7194640 │ │ │ │ - @ instruction: 0xf8a8ef64 │ │ │ │ + @ instruction: 0xf8a8ef80 │ │ │ │ andcs r4, r0, r0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x1bfdcc0 │ │ │ │ + blcs 0x1bfdc88 │ │ │ │ stclpl 8, cr13, [r3], {4} │ │ │ │ stclpl 1, cr11, [r3, #76] @ 0x4c │ │ │ │ strcc fp, [r1, -r3, lsl #18] │ │ │ │ ldrtmi r2, [sl], -lr, ror #30 │ │ │ │ svclt 0x00284640 │ │ │ │ @ instruction: 0xf719226e │ │ │ │ - movwcs lr, #8008 @ 0x1f48 │ │ │ │ + movwcs lr, #8036 @ 0x1f64 │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf06fe7e1 │ │ │ │ ldrb r0, [pc, sp] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d504 │ │ │ │ + bl 0xfec4d4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39806 │ │ │ │ ldmdbmi r1, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ andmi pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 9, 10, lr, r3, cr6 @ │ │ │ │ + mcrrne 9, 12, lr, r3, cr2 @ │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 7, pc, cr6, cr13, {7} @ │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r1, lr, asr #22 │ │ │ │ + addeq r9, r1, r6, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d568 │ │ │ │ + bl 0xfec4d530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldmdbmi r4, {r2, r4, r9, sl, lr} │ │ │ │ andscs r4, r3, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf00f9806 │ │ │ │ ldmdbmi r2, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ andmi pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 9, 7, lr, r3, cr2 @ │ │ │ │ + mcrrne 9, 8, lr, r3, cr14 @ │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 5, pc, cr2, cr13, {7} │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrsbteq r1, [r4], -ip │ │ │ │ - addeq r9, r1, r6, ror #21 │ │ │ │ + mlaseq r4, ip, r8, r1 │ │ │ │ + addeq r9, r1, lr, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d5d4 │ │ │ │ + bl 0xfec4d59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ @ instruction: 0xf2c044fc │ │ │ │ umulllt r0, r6, r5, r4 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8d44a27 │ │ │ │ - blls 0x376650 │ │ │ │ + blls 0x376618 │ │ │ │ ldrbne r9, [fp, r2, lsl #6] │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ orrlt r9, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf12ca902 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdbmi r0!, {r3, r4, r5, ip, lr, pc} │ │ │ │ @@ -235506,40 +235492,40 @@ │ │ │ │ ldrbtmi r6, [r9], #-2163 @ 0xfffff78d │ │ │ │ strtmi r6, [sl], -r9, lsl #16 │ │ │ │ andeq pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 9, 2, lr, r3, cr10 @ │ │ │ │ + mcrrne 9, 4, lr, r3, cr6 @ │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr10, cr13, {7} @ │ │ │ │ - blmi 0x546d44 │ │ │ │ - blls 0x2504b0 │ │ │ │ + blmi 0x546d0c │ │ │ │ + blls 0x250478 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r8, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf643bd70 │ │ │ │ - vmla.f d16, d0, d1[2] │ │ │ │ + vorr.i32 d16, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf6430122 │ │ │ │ - vmla.i d16, d0, d1[5] │ │ │ │ + vaddl.s8 q8, d0, d29 │ │ │ │ @ instruction: 0xf12c0022 │ │ │ │ @ instruction: 0xf8c4f80b │ │ │ │ bfi r0, r8, #1, #1 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1b1e7df │ │ │ │ - svclt 0x0000fb05 │ │ │ │ + svclt 0x0000fb01 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r9, r1, r6, asr sl │ │ │ │ + addeq r9, r1, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d698 │ │ │ │ + bl 0xfec4d660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldcmi 1, cr2, [r0, #-0] │ │ │ │ ldmdami r0!, {r1, sl, fp, sp, pc} │ │ │ │ stmdavs sp!, {r1, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9507 │ │ │ │ stmib sp, {r8, sl}^ │ │ │ │ @@ -235549,18 +235535,18 @@ │ │ │ │ vsubw.s8 , q4, d7 │ │ │ │ ldrbtmi r0, [r8], #-784 @ 0xfffffcf0 │ │ │ │ stmdapl r8, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 8, 13, lr, r3, cr4 │ │ │ │ + mcrrne 8, 15, lr, r3, cr0 │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr2, cr13, {7} │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ andsle r5, r3, #128, 30 @ 0x200 │ │ │ │ movwne pc, #30280 @ 0x7648 @ │ │ │ │ @ instruction: 0xf04f429d │ │ │ │ andsle r0, lr, r0, lsl #6 │ │ │ │ andscs r9, r0, #12, 18 @ 0x30000 │ │ │ │ @@ -235576,25 +235562,25 @@ │ │ │ │ @ instruction: 0x4620d117 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls ip, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ - blx 0xfed3258a │ │ │ │ - blls 0x1a29d0 │ │ │ │ - blls 0x20e560 │ │ │ │ + blx 0xfed32552 │ │ │ │ + blls 0x1a2998 │ │ │ │ + blls 0x20e528 │ │ │ │ strb r6, [r3, r3, asr #32]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b1e7e0 │ │ │ │ - svclt 0x0000fa97 │ │ │ │ + svclt 0x0000fa93 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r9, r1, r6, lsr #19 │ │ │ │ + ldrdeq r9, [r1], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d774 │ │ │ │ + bl 0xfec4d73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldcmi 1, cr2, [r0, #-0] │ │ │ │ ldmdami r0!, {r1, sl, fp, sp, pc} │ │ │ │ stmdavs sp!, {r1, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9507 │ │ │ │ stmib sp, {r8, sl}^ │ │ │ │ @@ -235604,18 +235590,18 @@ │ │ │ │ vsubw.s8 , q4, d6 │ │ │ │ ldrbtmi r0, [r8], #-784 @ 0xfffffcf0 │ │ │ │ stmdapl r8, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 8, 6, lr, r3, cr6 │ │ │ │ + mcrrne 8, 8, lr, r3, cr2 │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ andsle r5, r3, #128, 30 @ 0x200 │ │ │ │ movwne pc, #26184 @ 0x6648 @ │ │ │ │ @ instruction: 0xf04f429d │ │ │ │ andsle r0, lr, r0, lsl #6 │ │ │ │ andscs r9, r0, #12, 18 @ 0x30000 │ │ │ │ @@ -235631,53 +235617,53 @@ │ │ │ │ @ instruction: 0x4620d117 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls ip, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ - blx 0x11b2666 │ │ │ │ - blls 0x1a2aac │ │ │ │ - blls 0x20e63c │ │ │ │ + blx 0x11b262e │ │ │ │ + blls 0x1a2a74 │ │ │ │ + blls 0x20e604 │ │ │ │ strb r6, [r3, r3, asr #32]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b1e7e0 │ │ │ │ - svclt 0x0000fa29 │ │ │ │ + svclt 0x0000fa25 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r9, r1, sl, asr #17 │ │ │ │ + addeq r9, r1, r2, lsl #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d850 │ │ │ │ + bl 0xfec4d818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060fd8 │ │ │ │ addlt r4, r5, fp, lsr #16 │ │ │ │ movtmi pc, #25158 @ 0x6246 @ │ │ │ │ movweq pc, #33484 @ 0x82cc @ │ │ │ │ andls r6, r3, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ addsmi r6, r8, #112, 16 @ 0x700000 │ │ │ │ movwcs sp, #321 @ 0x141 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ andcs r9, r8, #163840 @ 0x28000 │ │ │ │ movwls r2, #8193 @ 0x2001 │ │ │ │ - blx 0x6326c2 │ │ │ │ + blx 0x63268a │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3, {r3, r4, r5, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ - blge 0x18e720 │ │ │ │ + blge 0x18e6e8 │ │ │ │ @ instruction: 0x463a491d │ │ │ │ ldrbtmi r6, [r9], #-99 @ 0xffffff9d │ │ │ │ ldmdavs r3!, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - svc 0x00e8f74a │ │ │ │ + stmda r4, {r0, r1, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ stmdavs r9!, {r2, r6, r9, lr}^ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ smlattlt r8, sp, sl, pc @ │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ @@ -235687,19 +235673,19 @@ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf06fbdf0 │ │ │ │ strb r0, [sp, r5, lsr #8]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b1e7ea │ │ │ │ - svclt 0x0000f9c5 │ │ │ │ + svclt 0x0000f9c1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrdeq r9, [r1], r2 │ │ │ │ + addeq r9, r1, sl, lsl #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d918 │ │ │ │ + bl 0xfec4d8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0030fd8 │ │ │ │ addlt r0, r5, pc, lsl #8 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stccs 6, cr4, [r2], {21} │ │ │ │ stccs 0, cr13, [r3], {6} │ │ │ │ stccs 0, cr13, [r1], {46} @ 0x2e │ │ │ │ @@ -235709,21 +235695,21 @@ │ │ │ │ @ instruction: 0xf00f220d │ │ │ │ strtmi pc, [sl], -r1, asr #19 │ │ │ │ movweq lr, #19008 @ 0x4a40 │ │ │ │ ldmib sp, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [sl], {2} │ │ │ │ strls r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xfe7b4724 │ │ │ │ + blx 0xfe7b46ec │ │ │ │ andle r1, r6, r3, asr #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf173bdf0 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [ip], {253} @ 0xfd │ │ │ │ andlt r4, r5, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ sbcvs pc, ip, #64, 4 │ │ │ │ @@ -235731,106 +235717,106 @@ │ │ │ │ stmdblt r2, {r1, r3, r4, lr}^ │ │ │ │ svccs 0x0000f413 │ │ │ │ andeq pc, r3, #79 @ 0x4f │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ sadd16mi fp, r4, r8 │ │ │ │ @ instruction: 0xf06fe7c6 │ │ │ │ @ instruction: 0xe7d7005e │ │ │ │ - eorseq r1, r4, ip, lsl #20 │ │ │ │ + eorseq r1, r4, ip, asr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d9c0 │ │ │ │ + bl 0xfec4d988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ stmdbmi r5!, {r2, r7, ip, sp, pc} │ │ │ │ ldrmi r2, [lr], -r0, lsl #10 │ │ │ │ stmdavs r9, {r0, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf0040100 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8}^ │ │ │ │ @ instruction: 0x03255501 │ │ │ │ @ instruction: 0xf441bf48 │ │ │ │ streq r2, [r4, #-256]! @ 0xffffff00 │ │ │ │ @ instruction: 0xf441bf48 │ │ │ │ @ instruction: 0xf1b06100 │ │ │ │ - strmi pc, [r4], -r7, ror #20 │ │ │ │ + strmi pc, [r4], -r3, ror #20 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - ldc2l 1, cr15, [r6, #-460]! @ 0xfffffe34 │ │ │ │ + ldc2l 1, cr15, [r2, #-460]! @ 0xfffffe34 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #34560 @ 0x8700 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - blmi 0x62b450 │ │ │ │ - blls 0x1d087c │ │ │ │ + blmi 0x62b418 │ │ │ │ + blls 0x1d0844 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle pc, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xf32878 │ │ │ │ - bls 0x162da0 │ │ │ │ + blx 0xf32840 │ │ │ │ + bls 0x162d68 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r0, pc, lsr #20 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf06fe7db │ │ │ │ ldrb r0, [r8, sp, lsl #8] │ │ │ │ - @ instruction: 0xf918f1b1 │ │ │ │ + @ instruction: 0xf914f1b1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4da6c │ │ │ │ + bl 0xfec4da34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ svcge 0x00004b2b │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x1337484 │ │ │ │ + blle 0x133744c │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec374e0 │ │ │ │ - bllt 0x7b9cc4 │ │ │ │ + bl 0xfec374a8 │ │ │ │ + bllt 0x7b9c8c │ │ │ │ strtmi r4, [r3], -sl, lsl #12 │ │ │ │ strtmi r4, [r8], -r9, ror #12 │ │ │ │ stc2 7, cr15, [r8], {255} @ 0xff │ │ │ │ - blmi 0x6e2e88 │ │ │ │ + blmi 0x6e2e50 │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ strbtmi r4, [r9], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf1b04628 │ │ │ │ - mcrrne 8, 0, pc, r3, cr3 @ │ │ │ │ + @ instruction: 0xf1af4628 │ │ │ │ + mcrrne 15, 15, pc, r3, cr15 @ │ │ │ │ @ instruction: 0xf173d1e9 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip], {253} @ 0xfd │ │ │ │ strb r4, [r2, r0, asr #4]! │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0x460a6018 │ │ │ │ strbtmi r4, [r9], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ubfx sp, r7, #3, #6 │ TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes